JPS58209141A - 図形編集装置 - Google Patents
図形編集装置Info
- Publication number
- JPS58209141A JPS58209141A JP57091242A JP9124282A JPS58209141A JP S58209141 A JPS58209141 A JP S58209141A JP 57091242 A JP57091242 A JP 57091242A JP 9124282 A JP9124282 A JP 9124282A JP S58209141 A JPS58209141 A JP S58209141A
- Authority
- JP
- Japan
- Prior art keywords
- data
- vector
- graphic
- inspection
- rule
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、グラフィックディスプレイ、座標人力装置お
よび計′昇機によって構成される図形輛集装置を用いた
図形＠集におけるレイアウト設計規則のｗ１１方式に関
わり、特に集積回路のマスクパターンの図形＠巣に好適
なレイアウト設計規則検車方式に関する。
よび計′昇機によって構成される図形輛集装置を用いた
図形＠集におけるレイアウト設計規則のｗ１１方式に関
わり、特に集積回路のマスクパターンの図形＠巣に好適
なレイアウト設計規則検車方式に関する。
乗値回路のマスクパターンは通常数ｌｌｌ１１＋ないし
十欽噛で構成され、これらのマスクパターン図を設置１
丁々ことをしはしはレイアウトと呼ぶ。マスクはシリコ
ン基板を加工するために用いられるので、各層マスク図
形相互間Ｉたは白層マスク目牙の図形に対して作図のた
めの多くの設計規則が存在する。これをレイアウト［Ｎ
８士規則という。もしレイアウト設計規則が守られてい
ないときは、その違反の程鼓に応じて、シリコン基板上
に形成されるはずの素子が形成されなかったり、動作不
良の素子が形成されたりする。最近の集積回路ではｌチ
ップに１万以上の素子が乗積されることも珍らしくなく
、このような集積回路では、１個の素子のレイアウト設
計規則違反のために全体が動作しなくなる胸倉がしはし
ばある。したがって、レイアウトされたマスクパターン
図に設計規則違反があるか否か検査する作業は非常に重
要な作業である。
十欽噛で構成され、これらのマスクパターン図を設置１
丁々ことをしはしはレイアウトと呼ぶ。マスクはシリコ
ン基板を加工するために用いられるので、各層マスク図
形相互間Ｉたは白層マスク目牙の図形に対して作図のた
めの多くの設計規則が存在する。これをレイアウト［Ｎ
８士規則という。もしレイアウト設計規則が守られてい
ないときは、その違反の程鼓に応じて、シリコン基板上
に形成されるはずの素子が形成されなかったり、動作不
良の素子が形成されたりする。最近の集積回路ではｌチ
ップに１万以上の素子が乗積されることも珍らしくなく
、このような集積回路では、１個の素子のレイアウト設
計規則違反のために全体が動作しなくなる胸倉がしはし
ばある。したがって、レイアウトされたマスクパターン
図に設計規則違反があるか否か検査する作業は非常に重
要な作業である。
従来、レイアウト役ｉ「規則違反があるか否かの検査は
人手または計昇機によって何なわれていた。
人手または計昇機によって何なわれていた。
人手による＠食はどうしても検査もれが発生し、検査の
匍頼性に乏しいのが欠点である。ｌだ、計算法による設
計規Ｕｌ」検査は、レイアウトされたマスクパターン図
の図形データおよびレイアウト設計規則のデータを計昇
械へ人力することによって行なわれる。今までのｔＦｎ
＠を用いた設計規則の快食は、計算時間がかかるという
ことが欠点である。すなわち、レイアウト設計規則の横
置は大形計算法ですらその処理に数１０分〜数時間がか
かる。これは集積回路に集積される素子数が多くなって
いるからである。
匍頼性に乏しいのが欠点である。ｌだ、計算法による設
計規Ｕｌ」検査は、レイアウトされたマスクパターン図
の図形データおよびレイアウト設計規則のデータを計昇
械へ人力することによって行なわれる。今までのｔＦｎ
＠を用いた設計規則の快食は、計算時間がかかるという
ことが欠点である。すなわち、レイアウト設計規則の横
置は大形計算法ですらその処理に数１０分〜数時間がか
かる。これは集積回路に集積される素子数が多くなって
いるからである。
この欠点は、レイアウト完了後行なう第１回目の設計規
則検査の場合は欠点というべきものではない。しかしな
がら、第１回目の仮置で検出された規則違反箇所を人間
が修正する限りはどうしても誤りを犯す可能性をゼロに
することはできない。
則検査の場合は欠点というべきものではない。しかしな
がら、第１回目の仮置で検出された規則違反箇所を人間
が修正する限りはどうしても誤りを犯す可能性をゼロに
することはできない。
したがって、設計規則検査は２回以上行なう必要がある
。渡米の計算法による設計規則検査はこのような２回目
以降の設計規則検査に対しては計算悄処理上大きな無駄
が生ずる。すなわち、第２回目以降の設ｇｌ゛規則検査
では、はとんどの部分が設計規則に合致しており、規則
違反が存在するとすれば修正を施した図形に関連する部
分たけのはずであるが、従来の設計規則検査ではすべて
の図形を対象にしてその検査を付なう。したがって第２
回目以降は検査音する必埜がない部分も設計規則検査を
しているわけで、これは計昇慎処理上の大きな無駄とい
うべきものである。
。渡米の計算法による設計規則検査はこのような２回目
以降の設計規則検査に対しては計算悄処理上大きな無駄
が生ずる。すなわち、第２回目以降の設ｇｌ゛規則検査
では、はとんどの部分が設計規則に合致しており、規則
違反が存在するとすれば修正を施した図形に関連する部
分たけのはずであるが、従来の設計規則検査ではすべて
の図形を対象にしてその検査を付なう。したがって第２
回目以降は検査音する必埜がない部分も設計規則検査を
しているわけで、これは計昇慎処理上の大きな無駄とい
うべきものである。
本発明の目的は、２回目以降のレイアウト設計規則の検
査における無駄な計ｊ１．後処理部分を省略し、その検
査処理時間を短節する手段を機供することにある。
査における無駄な計ｊ１．後処理部分を省略し、その検
査処理時間を短節する手段を機供することにある。
上記の目的を達成するために、本発明では、マスクパタ
ーンの修正にグラフィックディスプレイ。
ーンの修正にグラフィックディスプレイ。
座標入力装置、および計算法により構成される図形＠集
装＋ｆｔ＝用いる。そして、この図形編集装置により修
正指示さｒ、それに応じて修正された図形データを修正
されなかった図１トデータと区別して記憶するようにし
た。２回目以降の設計規則検査においては、設剖φ１則
違反があるとすればこの修正された図形に関連するもの
たけであるので、計１＃磯はこの区別された図形データ
に関してだけ設計規則検査を行なえばよいので、計葬機
の処理量は大幅に削減され、計算時間も短縮される。
装＋ｆｔ＝用いる。そして、この図形編集装置により修
正指示さｒ、それに応じて修正された図形データを修正
されなかった図１トデータと区別して記憶するようにし
た。２回目以降の設計規則検査においては、設剖φ１則
違反があるとすればこの修正された図形に関連するもの
たけであるので、計１＃磯はこの区別された図形データ
に関してだけ設計規則検査を行なえばよいので、計葬機
の処理量は大幅に削減され、計算時間も短縮される。
以下、夷朔例により本発明の詳細な説明する。
第１図は本発明を実施する図形ｌｉ＠実装直のブロック
図である。ここで１はｍ：ＪＥＷ、２はグラフィックデ
ィスプレイ、３は座楠入カ映直である。座標入力装置は
通常タブレットと呼ばれるもので、座標入力装置はグラ
フィックディスプレイのＩＩ！１１面上の位置と対応が
とられている。これにより人間は画面上の任意の位置の
座標を指定し、それを計算法へ入力してやることができ
るようにされている。
図である。ここで１はｍ：ＪＥＷ、２はグラフィックデ
ィスプレイ、３は座楠入カ映直である。座標入力装置は
通常タブレットと呼ばれるもので、座標入力装置はグラ
フィックディスプレイのＩＩ！１１面上の位置と対応が
とられている。これにより人間は画面上の任意の位置の
座標を指定し、それを計算法へ入力してやることができ
るようにされている。
図形編集装置においては計′Ｊ！機が上記のようにして
入力される座標データがどのような意味をもつか知るこ
とができるようにするため、座槓入ヵに先立ってコマン
ドの入力がグラフインクティスプレィに付属するキーボ
ードより行なわれる。コマンドとしては、新たに図形を
追加したり、修正しｆｃすするためのコマンドが各種準
備きれている。
入力される座標データがどのような意味をもつか知るこ
とができるようにするため、座槓入ヵに先立ってコマン
ドの入力がグラフインクティスプレィに付属するキーボ
ードより行なわれる。コマンドとしては、新たに図形を
追加したり、修正しｆｃすするためのコマンドが各種準
備きれている。
計＃磯はコマンドで指定されるように図形のデータケ作
成または変更するが、し１彬テータがメモリの中に記憶
されるテーブルフォーマットを第２図に示す。ここでテ
ーブルの１つの単位は図形を構成する辺ベクトルの情報
である。マスクパターンのＪｆ！；ｊ＆ 、図形は閉多
角形の果合であり、辺ベクトルの右手が埋められゐイ、
のとする。第２図で東線で囲塘れる部分が１つのベクト
ルの情報であり、ｖＮ＠はそのベクトルに与えられる固
有の番号、ＰＮ＊はそのベクトルが構成する多角形に与
えられる多角形固有の番号、ＬＹ欄はそのベクトルの調
毛、ＳＰ欄およびＥＰ＠はそれぞれベクトルの始点およ
び終点の座標値、ＳＮ欄およびＥＮ欄はそれぞれそのベ
クトルの始点側および終点側に接続している隣りのベク
トルの番号である。
成または変更するが、し１彬テータがメモリの中に記憶
されるテーブルフォーマットを第２図に示す。ここでテ
ーブルの１つの単位は図形を構成する辺ベクトルの情報
である。マスクパターンのＪｆ！；ｊ＆ 、図形は閉多
角形の果合であり、辺ベクトルの右手が埋められゐイ、
のとする。第２図で東線で囲塘れる部分が１つのベクト
ルの情報であり、ｖＮ＠はそのベクトルに与えられる固
有の番号、ＰＮ＊はそのベクトルが構成する多角形に与
えられる多角形固有の番号、ＬＹ欄はそのベクトルの調
毛、ＳＰ欄およびＥＰ＠はそれぞれベクトルの始点およ
び終点の座標値、ＳＮ欄およびＥＮ欄はそれぞれそのベ
クトルの始点側および終点側に接続している隣りのベク
トルの番号である。
このような図形データのテーブルは本図形編集装置をチ
ェックオフモードにして使用することにより入力し作成
することができる。すなわち、チェックオフモードとは
レイアウト設計規則違反をコマンドの処理に引きつづい
て行わないモードであり、このモードでのコマンドの処
理域能は従来の図形編集装置と同等の機能である。
ェックオフモードにして使用することにより入力し作成
することができる。すなわち、チェックオフモードとは
レイアウト設計規則違反をコマンドの処理に引きつづい
て行わないモードであり、このモードでのコマンドの処
理域能は従来の図形編集装置と同等の機能である。
本発明はチェックオンモードにて実行される。
チェックオンモードにはチェックオフモード時にＣＨＫ
ＯＮの文字列および改行マークを続けて投入すること
により遷移することができる。以下にチェックオンモー
ド時におけるコマンドの処理の流れを示す。
ＯＮの文字列および改行マークを続けて投入すること
により遷移することができる。以下にチェックオンモー
ド時におけるコマンドの処理の流れを示す。
ここで、第２図に示したようなマスクパターンの図形デ
ータテーブルはすでに作られているものと仮定する。こ
れは前述したように本発明が設計規則違反の少ないマス
クパターン図の修正に効果があるゆえに行なう仮定であ
る。
ータテーブルはすでに作られているものと仮定する。こ
れは前述したように本発明が設計規則違反の少ないマス
クパターン図の修正に効果があるゆえに行なう仮定であ
る。
コマンドの例としては多角形の一辺を拡げる機能をもつ
５Ｔ）ｔＥｃＨをとる。まず、キーボードより５ＴＲＥ
ＣＨというコマンドの文字列と１−名を示す文字列を入
力する。引き続き第３図に示すようにディスプレイの画
面上で拡ける辺を指定しく点４）、さらにその辺の移動
先を指定する（点５）。
５Ｔ）ｔＥｃＨをとる。まず、キーボードより５ＴＲＥ
ＣＨというコマンドの文字列と１−名を示す文字列を入
力する。引き続き第３図に示すようにディスプレイの画
面上で拡ける辺を指定しく点４）、さらにその辺の移動
先を指定する（点５）。
さらに引きつづいて、コマンドおよびパラメータの入力
終了を示す改行マークをキーボードから入力すれば、計
算慎は以下の処理を行なう。
終了を示す改行マークをキーボードから入力すれば、計
算慎は以下の処理を行なう。
まず、第２図の図形テーブルの谷ベクトルのデータを取
り出し、今入力されたノー名とじＹ欄を比較し、烙らに
、第３図の４の点の座標がＳＰ欄およびＥＰａで生成さ
れるベクトルに含まれているかどうかをチェックするこ
とにより、第３図の４の点によって指定される辺のベク
トルのデータを取り出す。ここでこのベクトルの番号を
ＶＮｏ とする。次にこのベクトルのデータのＳＮｍお
よびＥＮａｋｌのｅｉミラキー、池のベクトルのＶＮ欄
を検索しその埴が一致する各１ずつのベクトルのデータ
を取り出す。これらのベクトルの番号をそれぞれＶＨ２
，ＶＮＥとする。
り出し、今入力されたノー名とじＹ欄を比較し、烙らに
、第３図の４の点の座標がＳＰ欄およびＥＰａで生成さ
れるベクトルに含まれているかどうかをチェックするこ
とにより、第３図の４の点によって指定される辺のベク
トルのデータを取り出す。ここでこのベクトルの番号を
ＶＮｏ とする。次にこのベクトルのデータのＳＮｍお
よびＥＮａｋｌのｅｉミラキー、池のベクトルのＶＮ欄
を検索しその埴が一致する各１ずつのベクトルのデータ
を取り出す。これらのベクトルの番号をそれぞれＶＨ２
，ＶＮＥとする。
次に、第３図の４の点と５の点の変位をとる。
これをΔＸ、Δｙ（第３図の勿１ではΔｙは０）とすれ
ば、ＶＮｏ 、ＶＮｓおよびＶＮ＋＋、のベクトルのＳ
Ｐ欄およびＥＰ欄は次のように誓き侠えられる。
ば、ＶＮｏ 、ＶＮｓおよびＶＮ＋＋、のベクトルのＳ
Ｐ欄およびＥＰ欄は次のように誓き侠えられる。
ｍ ＶＮｏのベクトル
ＳＰ、＝ＳＰ、＋ΔＸ
ｓｐ、＝ｓｐ、＋Δｙ
ＥＰ、＝ＥＰ、＋ΔＸ
ＥＰ、＝ＥＰ、＋Δｙ
（２）ＶＮｓのベクトル（始点側の隣接ベクトル）ＥＰ
、＝ＥＰ、＋ΔＸ ＥＰア＝ｇＰ、＋Δｙ （３）ＶＮＥのベクトル（終点側の隣接ベクトル）ｓｐ
、＝ｓｐ、＋ΔＸ ｓｐア＝Ｓ Ｐ、＋Δｙ 以上の操作によって修正された新しい図形データテーブ
ル（第２図）が形成される。そしてこのデータをもとに
グラフィックディスプレイの画面表示は第４図に示すよ
うに更新される−ここまでの処理は原理的には従来の図
形編集装置と同じである。本発明ではチェックオンモー
ド時に更に以下の処理が行なわれる。
、＝ＥＰ、＋ΔＸ ＥＰア＝ｇＰ、＋Δｙ （３）ＶＮＥのベクトル（終点側の隣接ベクトル）ｓｐ
、＝ｓｐ、＋ΔＸ ｓｐア＝Ｓ Ｐ、＋Δｙ 以上の操作によって修正された新しい図形データテーブ
ル（第２図）が形成される。そしてこのデータをもとに
グラフィックディスプレイの画面表示は第４図に示すよ
うに更新される−ここまでの処理は原理的には従来の図
形編集装置と同じである。本発明ではチェックオンモー
ド時に更に以下の処理が行なわれる。
ます、ＶＮｏ 、ＶＮｓ、ＶＮｒ、で指シピされるベク
トル養号のベクトルデータを第２図のテーブルとｒよｊ
ｌ［るメモリ狽城へ移動する。そして移動されたデータ
ｒよもとのテーブルから削除する。つまり、修正された
ベクトルのデータケもとのデータとに区別して記１惠す
る。
トル養号のベクトルデータを第２図のテーブルとｒよｊ
ｌ［るメモリ狽城へ移動する。そして移動されたデータ
ｒよもとのテーブルから削除する。つまり、修正された
ベクトルのデータケもとのデータとに区別して記１惠す
る。
次に股１゛規則匝食を実施する。快食の基準は第５図に
示すようなテーブルとして計算伎に記憶されている。こ
こで７の行はマスクの増多、８の欄もＰＩじくマスクの
増多である。表の中は、行と欄で指定される各層間の最
小間隔である。負の数は８の欄で指定される盾が７の行
で指定される層に含まれることを意味し、＊印は規則が
存在しないことを意味する。設計規則検査は区別して記
憶されているＮＶｏ 、ＮＶｓ、ＮＶｔのベクトルと他
のもとのテーブルに記憶されているベクトル間で竹なう
。すなわち、ＮＶｏのベクトルが１＆ＩｌえばＬ）ＩＦ
Ｆｉ曽であれば、このベクトルに対して、もとのテーブ
ルに含まれるベクトルのうち、１）ＩＦＦ層のベクトル
は必ず４ミクロン以上、ＮｆＷＩのベクトルは５ミクロ
ン以上、Ｐ（ＩＬＹＩ！のベクトルは１ミクロン以上、
Ｃ０ＮＴ層のベクトルは内１μｍ１へ３ミクロン以上離
れているかどうかを検査する。同様にＮＶＳ、ＮＶＥの
ベクトルについてもｍ ｆｆｌ’規則検査を行なう。
示すようなテーブルとして計算伎に記憶されている。こ
こで７の行はマスクの増多、８の欄もＰＩじくマスクの
増多である。表の中は、行と欄で指定される各層間の最
小間隔である。負の数は８の欄で指定される盾が７の行
で指定される層に含まれることを意味し、＊印は規則が
存在しないことを意味する。設計規則検査は区別して記
憶されているＮＶｏ 、ＮＶｓ、ＮＶｔのベクトルと他
のもとのテーブルに記憶されているベクトル間で竹なう
。すなわち、ＮＶｏのベクトルが１＆ＩｌえばＬ）ＩＦ
Ｆｉ曽であれば、このベクトルに対して、もとのテーブ
ルに含まれるベクトルのうち、１）ＩＦＦ層のベクトル
は必ず４ミクロン以上、ＮｆＷＩのベクトルは５ミクロ
ン以上、Ｐ（ＩＬＹＩ！のベクトルは１ミクロン以上、
Ｃ０ＮＴ層のベクトルは内１μｍ１へ３ミクロン以上離
れているかどうかを検査する。同様にＮＶＳ、ＮＶＥの
ベクトルについてもｍ ｆｆｌ’規則検査を行なう。
もし、以上の設ｉｔ規則の＝ｉにおいて違反が発見され
れば、第６図に示すように２つのベクトルが他と区別で
きるようにして表示する。第６図の例では９の斜線部が
違反箇虜である。
れば、第６図に示すように２つのベクトルが他と区別で
きるようにして表示する。第６図の例では９の斜線部が
違反箇虜である。
設計規則検査および違反箇所の表示が終了すると、区別
して記憶されていたＶＮｏ、ＶＮｓ。
して記憶されていたＶＮｏ、ＶＮｓ。
ＶＮｚのベクトルのデータは、もとのテーブルへ戻され
る。つまり、区別して記憶することを解除する。
る。つまり、区別して記憶することを解除する。
なお、以上の実施例においては、修正された図形のデー
タをもとのデータと異なるメモリ領域に記憶することに
より区別して記憶したが、次のようにして区別して記憶
することもできる。まず、第２図のテーブルの形式でフ
ラグの欄を追加することである。すなわち、フラグが０
であれば修正が加えられていないことを、フラグが１で
あれば修正を力ｌえられたことを意味するようにする。
タをもとのデータと異なるメモリ領域に記憶することに
より区別して記憶したが、次のようにして区別して記憶
することもできる。まず、第２図のテーブルの形式でフ
ラグの欄を追加することである。すなわち、フラグが０
であれば修正が加えられていないことを、フラグが１で
あれば修正を力ｌえられたことを意味するようにする。
このフラグの埴により修正された図形のデータを他から
区別することができる。また、第２図のＶＮ徊の数は番
号をあられす数なので修正されないデータの場合は正の
数と約束して、修正されるとＶＮ個の数にマイナス符号
を付けて負の数にすることにより区別してｓｄ ｔ＝す
ることもできる。
区別することができる。また、第２図のＶＮ徊の数は番
号をあられす数なので修正されないデータの場合は正の
数と約束して、修正されるとＶＮ個の数にマイナス符号
を付けて負の数にすることにより区別してｓｄ ｔ＝す
ることもできる。
以上の本発明の大廁例の処理をわかりやすく概念的に流
れ図で表わすと第７図のようになる。
れ図で表わすと第７図のようになる。
以上のように本究明によれば、設計規則の検査は修正を
ＪＡＩえたベクトルのデータについてのみ行なうので計
葬愼の処理時間は大幅に少なくなる。
ＪＡＩえたベクトルのデータについてのみ行なうので計
葬愼の処理時間は大幅に少なくなる。
例えば、１０００個のベクトルから成るマスクパターン
図があったとき、従来は１０００Ｘ９９９÷２回の規則
慌食が必要であったものが、本発明によれば、修正され
るベクトルが例えば１０個でおれば９９９Ｘ１０回の規
則検査ですむ。すなわち検査時間は約１１５０に削減さ
れる。これは、従来５０分かかつていた検査時間が１分
になることを意味する。この意義は、対話形式の図形編
集装置を用いてマスクパターンを修正または追加すると
きには大きく、人間が修正または追加の操作をするたび
にほんの少しの時間（１ａｌ」えば１分はど）待てばそ
の操作が正しかったかどうかのチェックを計算伎かして
くれることになる。つ捷シ、従来のように修正が全部終
了してから設計規則検査をするよりも、本発明のほうが
計Ｊ１１時間が少なくて済むうえ、人聞の修正操作時の
精神的負担も少なくてすむ。
図があったとき、従来は１０００Ｘ９９９÷２回の規則
慌食が必要であったものが、本発明によれば、修正され
るベクトルが例えば１０個でおれば９９９Ｘ１０回の規
則検査ですむ。すなわち検査時間は約１１５０に削減さ
れる。これは、従来５０分かかつていた検査時間が１分
になることを意味する。この意義は、対話形式の図形編
集装置を用いてマスクパターンを修正または追加すると
きには大きく、人間が修正または追加の操作をするたび
にほんの少しの時間（１ａｌ」えば１分はど）待てばそ
の操作が正しかったかどうかのチェックを計算伎かして
くれることになる。つ捷シ、従来のように修正が全部終
了してから設計規則検査をするよりも、本発明のほうが
計Ｊ１１時間が少なくて済むうえ、人聞の修正操作時の
精神的負担も少なくてすむ。
第１図は本発明を実施するときの徴器構成例。
ここで、１は計算機、２はグラフィックディスプレイ、
３は座椰入力装置である。 第２図はマスクパターン図形のデータ（ｒ−計算機がメ
モリに記憶するときの形式を示したものである。 第３図は修正コマンドの一例で８’ｌ’Ｔ（ＥＴＣＨコ
マンドを行なうときの１＄標の入力の仕方を示したもの
である。ここで４の点は多角形のうち１辺を指定するた
めのもので、５の点は４の点で指定される辺全この点ま
で移動させるためのものである。 第４図は第５図のように座槽入力が何なわれた憶、５Ｔ
ＲＥＣＨコマンドを実行した後のグラフィックディスプ
レイ上の−Ｒｙｊ＜をあられしたものである。 第５凶はレイアウト設計規則テーブルの一列である。 第６図は設計規則検査の結果、違反があったときの表示
例を示したものである。ここで、９の斜線部が違反箇所
である。 第７図１ｌ−ｉ賽か樋例の計算機における処理の流れ図
第 １ 図 第２図 ″ｆＪ ３ 目 力４図 第５図 第７図
３は座椰入力装置である。 第２図はマスクパターン図形のデータ（ｒ−計算機がメ
モリに記憶するときの形式を示したものである。 第３図は修正コマンドの一例で８’ｌ’Ｔ（ＥＴＣＨコ
マンドを行なうときの１＄標の入力の仕方を示したもの
である。ここで４の点は多角形のうち１辺を指定するた
めのもので、５の点は４の点で指定される辺全この点ま
で移動させるためのものである。 第４図は第５図のように座槽入力が何なわれた憶、５Ｔ
ＲＥＣＨコマンドを実行した後のグラフィックディスプ
レイ上の−Ｒｙｊ＜をあられしたものである。 第５凶はレイアウト設計規則テーブルの一列である。 第６図は設計規則検査の結果、違反があったときの表示
例を示したものである。ここで、９の斜線部が違反箇所
である。 第７図１ｌ−ｉ賽か樋例の計算機における処理の流れ図
第 １ 図 第２図 ″ｆＪ ３ 目 力４図 第５図 第７図
Claims (1)
- グラフィックディスプレイ、座標入力装置、および計算
機によって構成される図形−実装置において、上記グラ
フィックディスプレイと座標人力装置！ヲ用いて行なわ
れる図形データの修正指示に応答して、指示された図形
のデータに指示された修正操作金側して侍られる修正デ
ータ會、修正前のデータのかわりに、かつ、修正はれな
かった図形のデータと区別して記憶し、上目己耐Ｊ！戦
によってこの修正された図形のデータと修正されなかり
た図形のデータとの間で設計層４則の横車を仁ない、そ
の検肴結呆會上記グラフィックディスプレイに出力する
とともに、検宜後は修正データと非修正データとの区別
を解除することを特徴とするレイアウト設計規則検査方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57091242A JPS58209141A (ja) | 1982-05-31 | 1982-05-31 | 図形編集装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57091242A JPS58209141A (ja) | 1982-05-31 | 1982-05-31 | 図形編集装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58209141A true JPS58209141A (ja) | 1983-12-06 |
| JPH0379743B2 JPH0379743B2 (ja) | 1991-12-19 |
Family
ID=14020947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57091242A Granted JPS58209141A (ja) | 1982-05-31 | 1982-05-31 | 図形編集装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58209141A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0498466A (ja) * | 1990-08-10 | 1992-03-31 | Fujitsu Ltd | 要素配置装置 |
| JPH04130966A (ja) * | 1990-09-21 | 1992-05-01 | Nec Corp | Ｃａｄシステム |
| JPH05225264A (ja) * | 1992-03-18 | 1993-09-03 | Hitachi Ltd | 設計支援方法およびその装置 |
| JP2008226011A (ja) * | 2007-03-14 | 2008-09-25 | Fujitsu Ltd | 図形データの距離測定方法及び距離測定装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5033372B2 (ja) | 2006-07-26 | 2012-09-26 | カルソニックカンセイ株式会社 | 圧縮機 |
-
1982
- 1982-05-31 JP JP57091242A patent/JPS58209141A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0498466A (ja) * | 1990-08-10 | 1992-03-31 | Fujitsu Ltd | 要素配置装置 |
| JPH04130966A (ja) * | 1990-09-21 | 1992-05-01 | Nec Corp | Ｃａｄシステム |
| JPH05225264A (ja) * | 1992-03-18 | 1993-09-03 | Hitachi Ltd | 設計支援方法およびその装置 |
| JP2008226011A (ja) * | 2007-03-14 | 2008-09-25 | Fujitsu Ltd | 図形データの距離測定方法及び距離測定装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0379743B2 (ja) | 1991-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9047437B2 (en) | Method, system and software for accessing design rules and library of design features while designing semiconductor device layout | |
| US9304981B1 (en) | System and method for providing an inter-application overlay to communicate information between users and tools in the EDA design flow | |
| JPH08212241A (ja) | 半導体集積回路用マスクパターンまたはウエハ上への直接描画パターンの設計方法，及びそれらのデザインルール確認方法 | |
| JPS58209141A (ja) | 図形編集装置 | |
| JP4108805B2 (ja) | 消費電力特性計算手段及びその方法 | |
| CN108090453A (zh) | 一种在版图中自动提取pad信息的方法 | |
| KR101041263B1 (ko) | 레티클 검증 시스템 및 프로그램이 기록된 기록매체 | |
| JPH1167923A (ja) | 半導体集積回路とその配線配置方法、および該方法を記録した記録媒体 | |
| CN120181014B (zh) | 一种物理设计方法、装置、服务器及存储介质 | |
| JP2580772B2 (ja) | プリント配線板回路設計規則検証装置 | |
| US9448706B2 (en) | Loop removal in electronic design automation | |
| JP2557856B2 (ja) | Ｃａｄシステム | |
| JPH03171648A (ja) | 自動レイアウト用セル情報検証方法 | |
| JP4071546B2 (ja) | 半導体装置の回路設計支援装置およびレイアウト変更方法 | |
| JP2921001B2 (ja) | パタン抽出方法 | |
| JP2002072438A (ja) | 露光パターン検図装置及び露光パターン検図方法 | |
| Ferrari et al. | A computer-aided approach to integrated circuit layout design | |
| JP3131047B2 (ja) | 配線試験方法 | |
| JPS6319073A (ja) | パタンデータの検査方法 | |
| JPH07147324A (ja) | Ｃａｄ装置による自動配置配線処理方法 | |
| Cullyer et al. | Computer aided layout of microcircuits | |
| JP2687701B2 (ja) | 集積回路の配線方法 | |
| JPH0793392A (ja) | レイアウトパターンデータからの素子抽出方法 | |
| JPH07287385A (ja) | マスクパターン設計支援装置 | |
| JP2006178559A (ja) | スタティクノイズチェックデータ作成方式 |