KR960006882B1 - 선충전 회로 - Google Patents

선충전 회로 Download PDF

Info

Publication number
KR960006882B1
KR960006882B1 KR1019910021919A KR910021919A KR960006882B1 KR 960006882 B1 KR960006882 B1 KR 960006882B1 KR 1019910021919 A KR1019910021919 A KR 1019910021919A KR 910021919 A KR910021919 A KR 910021919A KR 960006882 B1 KR960006882 B1 KR 960006882B1
Authority
KR
South Korea
Prior art keywords
level
terminal
input signal
transistor
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1019910021919A
Other languages
English (en)
Other versions
KR920010907A (ko
Inventor
기요하루 무라카미
리오스케 마츠오
Original Assignee
가부시기가이샤 도시바
아오이 죠이치
도시바 마이크로 일렉트로닉스 가부시기가이샤
다카다이 마사다카
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 도시바, 아오이 죠이치, 도시바 마이크로 일렉트로닉스 가부시기가이샤, 다카다이 마사다카 filed Critical 가부시기가이샤 도시바
Publication of KR920010907A publication Critical patent/KR920010907A/ko
Application granted granted Critical
Publication of KR960006882B1 publication Critical patent/KR960006882B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)

Abstract

내용 없음.

Description

선충전 회로
제 1 도는 본 발명의 선충전 회로의 실시예를 나타내는 회로도.
제 2 도는 제 1 도에 나타낸 실시예의 동작을 설명하는 타이밍챠트.
제 3 도는 종래의 선충전 회로를 나타내는 회로도.
제 4 도는 종래의 선충전 회로의 동작을 설명하는 타이밍챠트.
* 도면의 주요부분에 대한 부호의 설명
P1, P2 : P채널 MOS 트랜지스터 N1 : N채널 MOS 트랜지스터
Cap1 : N채널 MOS 커패시터 IN1,푸시 : 입력신호
부우트 : 출력단자.
본 발명은 선충전 회로에 관한 것으로, 특히 DRAM 등의 선충전에 사용되는 회로에 관한 것이다.
제 3 도에 DRAM등의 선충전에 사용되는 종래의 선충전 회로를 나타낸다. 이 선충전 회로는 N 채널 MOS 트랜지스터(이하, 트랜지스터라고도 함) N1,···, N8과, N 채널 NOS 커패시터(이하 커패시터라고도함) Cap1,···, Cap4와, 인버터회로 IMV1,···,INV3 와, NOR 회로 NOR1를 포함하고 있다. 그리고 이 선충전회로는 트랜지스터 N1의 드레인에 입력되는 입력신호 IN1 와 커패시터 Cap1의 일단에 입력되는 입력신호 IN2 와 인버터 회로 INV1의 입력단에 입력되는 입력신호 IN3의 값에 불구하고, 커패시터 Cap4의 입력단에 입력되는 입력신호 "푸시"의 값이 영레벨인 경우에 출력단 부우트의 값을 전원 전압 Vcc 레벨로 하고, 입력신호 "푸시"의 값이 전원전압 Vcc레벨인 경우는 출력단 "부우트"의 값을 Vcc+VTH이상으로 승
압하도록 동작한다. 단, VTH는 MOS트랜지스터의 임계치를 나타낸다.
이 종래의 선충전 회로의 문제점을 제4도를 참조하여 설명한다.
전원이 인가된 직후의 초기상태(시각 t0)에서는 입력신호 IN1,IN2,lN2의 값은 모두 전원 전압 Vcc 레벨, 즉 ''H" 상태 또는 영레벨 즉 "L" 상태중 한상태가 되지만 여기서는 "H"의 상태인 것으로 한다. 대체로 커패시터 Cap1(i=1,··,4)는 각 입력단에 입력되는 입력신호가 변화하여 상승완료 시점 또는 하강완료 시점에서 각 출력단에 접속된 노드와의 커플링이 발생된다.
이 때문에 시각 t0에서는 커패시터 Cao1 와 노드(101)의 접속이 발생되지 않고 트랜지스터 N1의 소스에 접속된 노드(101)의 전위는 VCC-VTH의 레벨이 되고, 이 전위가 트랜지스터 N2, N3의 게이트에 인가된다. 한편 인버터회로 INV1의 출력단에 접속된 노드(103)의 전위는 입력신호 IN3가 "H" 상태이므로 "L"의 상태가 된다. 따라서 인버터회로 INV2의 출력단에 접속되 노드(104)의 레벨은 "H"가 되고, 인버터회로 INV3의 출력단에 접속된 노드(105)의 레벨은 "L"가 된다. NOR 회로 NOR1의 각 입력단에 접속된 노드(103,105)의 레벨이 "L"이므로 NOR 회로 NOR1의 출력단에 접속된 노드(106)의 레벨은 "H", 즉 전원 전압 Vcc의 레벨이 된다. 한편, 트랜지스터 N3, N4의 드레인 및 트랜지스터 N5의 게이트에 접속된 노드(102)의 전위는트랜지스터 N4에 의하여 VCC-VTH의 레벨로 유지된다. 또 트랜지스터 N5, N6의 드레인과 트랜지스터 N7의 게이트와 커패시터 Cap3의 출력단에 접속된 노드(107)의 전위는 트FOS지스터 N6에 의하여 VCC-VTH의 레벨로 유지된다. 그리고 트랜지스터 N7, N8의 드레인 및 커패시터 Cap4의 출력단에 접속되는 선충전 회로의 출력단 "부우트"의 레벨은 트랜지스터 N8에 의하여 VCC-VTH가 된다.
다음에 시각 t1에서 입력신호 IN1를 "H"에서 "L"로 변화시키면, 트랜지스터 N1는 오프상태가 되고, 노드(101)의 전위는 외견상 VCC-VTH인데 실제는 플로팅상태(이 경우는 H 플로팅(하이 플로팅이라고도 함))가 된다. 그후 시간 t2에서 입력신호 IN2를 "H"에서 "L"로 변화시키면, 커패시터 Cap1가 커플링되고, 노드(101)의 레벨은 VCC-VTH에서 영레벨로 변화하지만 다른 노드, 예컨대 노드(107)나 출력단 부우트의 레벨은 이전 그대로이다. 그리고 시각 t3에서 입력신호 IN3를 "H"에서 ""L"로 변화시키면, 노드(103)의 레벨은 "H"로, 노드(106)의 레벨은 "L"로 되는 동시에, 커패시터 Cap2가 노드(102)와 커플링되어 노드(l02)가 승압되고, 노드(102)의 레벨은 VCC-VTH이상으로 된다. 이때문에 트랜지스디 N5의 드레인에 접속되어 있는 노드(l07)의 레벨은 Vcc가 된다. 이때(시각 t3) 입력신호 푸시의 값을 "L"에서 "H"로 변화시키면, 커패시터 Cap4가 출력단 부우트와 커플링되어 출력단 부우트의 레벨이 VCC로 승압된다. 즉 입력신호 푸시의 값이"L" 일때 출력단 부우트의 레벨은 VCC-VTH이고, 입력신호 푸시의 값이 "H" 일때 출력단 부우트의 레벨은 VCC이며, 선충전 회로의 정규의 출력, 즉 입력신호 푸시의 값이 "L" 인때는 VCC, "H" 인때는 VCC+VTH이상으로 되지 않는다. 이 때문에 하술되는 바와 같이 초기화 동작을 행할 필요가 있다.
시각 t4에서 입력신호 IN1의 레벨을 "L"에서 "H"로 하는 동시에 입력신호푸시의 레벨을 "H"에서 "L"로 한다. 그러면 노드(101)의 레벨은 트랜지스터 N1에 의하여 VCC-VTH가 되고, 출력단 부우트의 레벨은 VCC-VTH의 레벨이 된다. 그후 시각 t5에서 입력신호 IN2의 레벨을 "L에서 ''H"로 변화시키면, 커패시터 Cap2가 노드(101)와 커플링되고, 노드(101)는 VCC+VTH이상의 레벨로 승압된다. 그리고 시각 t6에서 입력신호 IN3의 레벨을 "L"에서 "H"로 변화시키면, 인버터 회로 INV1에 의하여 노드(103)의 레벨은 "L''가 되고 커패시터 Cap2가 노드(102)와 커플링된다. 이때 노드(101)의 레벨이 VCC+VTH이상이므로, 트랜지스터 N3에 의하여 노드(102)의 레벨은 Vcc가 된다. 한편 NOR 회로 NOR1의 출력단에 접속된 노드(106)는 ''L"에서 "H"로 변화하고, 이것에 의하여 커플링 커패시터 Cap3이 노드(l07)와 커플링되어 노드(107)와 커플링되어 노드(107)는 Vcc+VTH이상의 레벨로 승압된다. 따라서 트랜지스터 N7에 의하여 출력단 부우트의 레벨은 Vcc가 된다.
다음에 시각 t7에서 입력신호 IN1의 레벨올 "H"에서 "L"로 변화시키고 시각 t8에서 입력신흐 1N2의 레벨올 ''H"에서 "L"로 변화시키면, 노드(1O1)의 레벨은 커패시터 Cap1에 의하여 VCC-VTH 이하의 레벨까지강압된다. 그후 시각 t9에서 입력신호 IN3의 레벨을 "H"에서 "L"로 변화시키면, 노드(103)의 레벨은 인버터회로 1NV1에 의하여''「에서 "H"로 되고 노드(106)의 래벨은 이버터 회로 INV2,lNV3 및 NOR 회로NORl에 의하여 ''H''에서 ''L''로 된다. 따라서 커패시터 Cap2가 노드( 02)와 커플령되는 동시에 커패시터Ca띠가 노드(107)와 커플링된다. 이것에 의하여 노드(l02)는 커패시터 Cap2에 의하여 VCC에서 VCC+VTH이상의 레벨로 숭압되는 동시에 노드(107)는 커패시터 Cap3에 의하여 Vcc의 레베로 강압된다. 이때(시각t9), 입력신호 푸시의 레벨올 ''L"에서 "H"로 변화시키면, 커패시터 Cap·1에 의하여 출력단 부우트의 레벨은Vcc에서 Vcc+Vm이상의 레벨까지 숭압된다.
그후 시각 tl0, tl1, t12에서 각각 입력신흐 lNl,IN2,IN3의 레밸을 "L"에서 "H"로 변화시키는 동시에시각 tl0에서 입력신호 푸시의 레벨을 "H"에서 "L"로 하면, 선충전 회.tl늬 출력단 부우트는 Vcc의 레벨이된다.
상술한 바와 같이 종래의 선층젼 회로에 있어서 전원 인가직후는 출력단 부우트의 레벨은 Vcc-Vm 이하이고 이때 입력신호 푸시의 레벨이 "L"에서 "H"로 되어도 출력단 늑우트의 레벨은 Voc로 되어, 정규의레벨(VCC+VTH 이상) 보다도 낮다·그리고 이 레벨 다운은 전원전압이 낮을수록 현저해져 션충전 회로를사용하고 있는 장치, 예컨대 DRAM의 오동작을 일으킬 우려가 있었다.
또 정상적인 출력래벨이 되도록 초기화 설정동작을 행할 필요가있으·+, 시각 t1에서 시각 t2의 사이에서는 노드(101)의 래벨이 전술한 바와 같이 플로팅 상태가 된다. 일반적으로 이와 같은 프로팅 상태의 노드는커플령등올 위한 다른 노드에 추종하고 쉽고, 선층전 회로의 오동작의 윈인이 된다.
본 발명은 상기 문제점을 고려하여 이루어진 것으로서 초기화 동작읽 행하지 않고서도 정상동작할 수있는 선충전 회로를 제공하는 것을 목적으로 한다.
본 발명의 선충전회로는 게이트 단자에 제1입력신호가 접속되고 소스단자와 기판단자에 출력신호가 접속되는 제1 P채널 M0S 트랜지스터와, 게이트 단자에 제1입력신흐가 접속되고 소스단자에 접지전원이 접속되며 드레인 단자에 상기 제1 P채널 MOS 트랜지스터의 드레인 단지가 겁속된 N 채널 MOS 트랜지스터와, 게이트 단자에 상기 제1 P채널 M0S 트랜지스터의 드레인 단자기 접속되고 소스단자에 정의 전위공급원이 접속되며 드레인 단자와 기판단자에 출력신호가 겁속된 제2 P채널 MOS트랜지스터를 구비하고있는 것을 특징으로 한다.
이와 같이 구성된 본 발명의 선총전 회로에 의하면 제l P채널 MOS트랜지스터 및 N채널 MOS 트랜지스터로 구성되는 CM0S트랜지스터 입력단자에 제1입력신호가 입력되고, 이 CM0S 트랜지스터의 출력이제2P채널 MOS 트랜지스터의 게이트단자에 전송된다. 이에 의해, 제2 P재널 MOS 트랜지스터의 드레인 단자를 본 발명의 선충전 회로의 출력단자로 하면 본 발명의 선층전 회로는 전원 인가직후부터 정상적인 동작을 행하여 초기화 동작이 필요없게 된다.
본 발명에 의한 선충전 회로의 실시예를 제1도에 도시한다. 본 실시예의 선층전 회로는 N채널 MOS 트랜지스터 N1 및 P 채널 MOS 트랜지스터 P1으로 이루어지는 CMOS 上.랜지스터와, P 채널 MOS 트랜지스터 巴 와, N 채널 MOS커패시터(이하 커패시터라 한다) Cap1를 수비하고 있다, 트랜지스터 P2의 소스단자는 전원전압 Vcc에 접속되고, 드레인 단자는 기판단자에 접속되는 돗시에 CM0S 인버터의 트랜지스터P1의 소스 단자에 접속되어 있다. 그리고 트랜지스터 P2의 게이트 단자는 CMOS 인버터의 츨력단자인 트랜지스터 P1 과 트랜지스터 N1의 중간 노드(11)에 접속되어 있다.
커패시터 Cap1의 일단(출력단)은 트랜지스터 P2의 드레인 단자와 함꼐 출력단자 부우트에 접속되어 있다. 그리고 CMOS 인버터의 트랜지스터 N1의 소스 단자에는 접지 전위 Vss(=O)가 부가되고 트랜지스터P1 및 N1의 게이트에 입력신호 IN1가 부가된다. 커패시터 Cap1의 입력단에는 입력신호 푸시가 부가된다
다음에 상술한 선충전 회로의 동작을 제2도를 참조하여 설명한다. 전원이 인가된 직후의 초기 상태(시각t0)에서 입력신호 IN1의 레벨은 Vc⊂ 즉 "H"의 상태이고, 입력신호 푸시의 레벨은 영, 즉 "L"의 상태로 된다. 그러면 CMOS 인버터의 트갠지스터 P1은 오프되고, 트랜지스터 N1은 온상태가 되어 노드(1l)의 레벨은 접지레벨 Vss, 즉 ''L"가 된다. 이것에 의하여 트랜지스터 P2가 온싱태가 되고 출력단자 부우트의 전워레벨은 Vcc가 된다. 그후 시각 tl(>⒯)에 있어서 입력신흐 IN1의 레벨。"L"로 변화하면. 트랜지스터 N1가오프되는 동시에 트랜지스터 P1가 온되어 노드(11)의 레벨이 "L"에서 "H"로 되고. 트랜지스터 P2가 오프된다. 그러나 출력단자 부우트는 기판단자에도 접속되어 있으므로 그 전윽 레벨은 변화하지 않고, Vcc의 상태를 유지한다.
그리고 시각 t2(>tl)에서 입력신호 푸시의 레벨이 "L"에서 "H"로 넣-화하면 커패시너 Cap1가 츨력단자부우트와 커플링되어 출력단자 부우트의 전위 레벨을 VCC+VTH 이상의 레벨까지 승압한다 이때 노드(11)의 레벨은 트랜지스터 Pl 을 통하여 출력단자 부우트의 레벨과 거의 동일한 레벨까지 충전된다. 이것에 의하여 츨력단자 부우트의 전위는 트랜지스터 P2를 통하여 트랜지스터 l12 의 소스측에 접촉되어 있는 전원으로 방전되는 일은 없다 그 후 시각 t3에서, 입력신호 IN1의 레벨은·L"에서 "H"로 하고 입력신호 푸시의 레벨을 "H"에서 "L"로 하면, 트랜지스터 P1이 오프되고 트랜지스너 N1이 온되어 노드(11)의 레벨은"L"로 되며, 이에 따라 트랜지스터 P2가 온되어 츨력단자 부우트의 레벧은 Vcc가 된다.
전술한 바와 같이, 본 실시예의 선충전 회로는 전원 인가직후부터 정상적인 동작이 행하여지므로 초기화동작이 필요 없게 된다.
또 C0MS 인버터를 사용하고 있기 때문에 하이 플로팅 상태가 되그{느 노드는 존재하지 않는다 또 종래의 선충전회로와 비해 회로구성이 간단하게 된다.
본 발명에 의하면 초기화 동작을 행하지 않고, 정상적인 동작을 할 수 있다.

Claims (2)

  1. 게이트 단자에 제1입력신호(INl)가 접속되고 소스단자 및 기판단자에 출력신호(부우트)가 접속된 제1P체널 M0S 트랜지스터(P1)와;게이트 단자에 상기 제1 입력신호가 접속되고, 소스 단자에 접지전원이 접속되며, 드레인 단자에 상기 제1 P채널 MOS 트랜지스터의 드레인 단지가 접속된 N채널 MOS 트랜지스터(Nl)와;게이트 단자에 상기 제1 P채널 NlOS 트랜지스터의 드레인 단자가 접속되고, 소스 단자에 정의 전위공급원이 접속되며, 드레인 단자 및 기판단제에 상기 출력신호가 집속된 제2 P채널 MOS 트랜지스터(P2)를 구비하는 것을 특징으로 하는 선충전 회로.
  2. 제1항에 있어서, 일단에 제2입력신호(푸시)가 접속되고 타단에 상기 출력신호가 접속된 N채널 NlOS커패시터 (Cap1)를 구비하며, 상기 제2입려신호가 접지 레벨일때. 상기 제l입력신호가 정의 전위공급원 레벨이고, 상기 제2입력신호가 정의 전위공급원 레벨로 상승하기 직전에 상기 제1입력신호가 접지레벨로 하강하는 것]을 특징으로하는 선충전 회로.
KR1019910021919A 1990-11-30 1991-11-30 선충전 회로 Expired - Lifetime KR960006882B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP90-336070 1990-11-30
JP2336070A JPH04205994A (ja) 1990-11-30 1990-11-30 プリチャージ回路

Publications (2)

Publication Number Publication Date
KR920010907A KR920010907A (ko) 1992-06-27
KR960006882B1 true KR960006882B1 (ko) 1996-05-23

Family

ID=18295385

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910021919A Expired - Lifetime KR960006882B1 (ko) 1990-11-30 1991-11-30 선충전 회로

Country Status (3)

Country Link
US (1) US5212415A (ko)
JP (1) JPH04205994A (ko)
KR (1) KR960006882B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940005691B1 (ko) * 1991-10-25 1994-06-22 삼성전자 주식회사 기판전압 발생 장치의 차아지 펌프회로
US5644266A (en) * 1995-11-13 1997-07-01 Chen; Ming-Jer Dynamic threshold voltage scheme for low voltage CMOS inverter
US5828259A (en) * 1996-11-18 1998-10-27 International Business Machines Corporation Method and apparatus for reducing disturbances on an integrated circuit
EP0875991A1 (de) * 1997-04-25 1998-11-04 Philips Patentverwaltung GmbH Schaltungsanordnung zur Generierung eines elektronisch gesteuerten Widerstandes
EP0887931A1 (en) * 1997-06-24 1998-12-30 STMicroelectronics S.r.l. Protection circuit for controlling the gate voltage of a high voltage LDMOS transistor
JP3501705B2 (ja) * 2000-01-11 2004-03-02 沖電気工業株式会社 ドライバー回路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900012436A (ko) * 1989-01-25 1990-08-04 미다 가쓰시게 논리 회로
JPH02215154A (ja) * 1989-02-16 1990-08-28 Toshiba Corp 電圧制御回路

Also Published As

Publication number Publication date
JPH04205994A (ja) 1992-07-28
KR920010907A (ko) 1992-06-27
US5212415A (en) 1993-05-18

Similar Documents

Publication Publication Date Title
US5430335A (en) Simplified low-noise output buffer circuit
JP3238826B2 (ja) 出力回路
KR960011964B1 (ko) 출력버퍼장치
KR890013862A (ko) 전압레벨 변환회로
US4346310A (en) Voltage booster circuit
US4638182A (en) High-level CMOS driver circuit
US5095230A (en) Data output circuit of semiconductor device
US5300822A (en) Power-on-reset circuit
US6249146B1 (en) MOS output buffer with overvoltage protection circuitry
KR900011152A (ko) 전원전압 강하검파 및 초기화회로 재설정 회로
KR960006882B1 (ko) 선충전 회로
US4352996A (en) IGFET Clock generator circuit employing MOS boatstrap capacitive drive
JPS6122494A (ja) アクテイブプルアツプ回路
KR920005479A (ko) Mos드라이버회로
US5160860A (en) Input transition responsive CMOS self-boost circuit
US6288603B1 (en) High-voltage bidirectional switch made using high-voltage MOS transistors
KR0135477B1 (ko) 다(多)비트 출력 메모리 회로용 출력 회로
JPH06103736B2 (ja) 半導体装置
KR100210734B1 (ko) 논리 및 레벨 변환 회로 및 반도체 장치
KR940000252Y1 (ko) 씨모스 낸드게이트
JP2697444B2 (ja) 出力バッファ回路
KR940006507B1 (ko) 출력버퍼회로
KR100200927B1 (ko) 모드설정회로
JP3369771B2 (ja) 半導体集積回路
JPH0353715A (ja) 出力バッファ回路

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

St.27 status event code: A-2-2-Q10-Q13-nap-PG1605

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 14

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 15

FPAY Annual fee payment

Payment date: 20110421

Year of fee payment: 16

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 16

EXPY Expiration of term
PC1801 Expiration of term

St.27 status event code: N-4-6-H10-H14-oth-PC1801

Not in force date: 20111201

Ip right cessation event data comment text: Termination Category : EXPIRATION_OF_DURATION

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000