KR102600691B1 - Oled용 em 신호 발생 쉬프트 레지스터 및 이를 이용한 oled 표시장치 - Google Patents

Oled용 em 신호 발생 쉬프트 레지스터 및 이를 이용한 oled 표시장치 Download PDF

Info

Publication number
KR102600691B1
KR102600691B1 KR1020150190709A KR20150190709A KR102600691B1 KR 102600691 B1 KR102600691 B1 KR 102600691B1 KR 1020150190709 A KR1020150190709 A KR 1020150190709A KR 20150190709 A KR20150190709 A KR 20150190709A KR 102600691 B1 KR102600691 B1 KR 102600691B1
Authority
KR
South Korea
Prior art keywords
node
signal
signal output
scan
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020150190709A
Other languages
English (en)
Other versions
KR20170079775A (ko
Inventor
장용호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150190709A priority Critical patent/KR102600691B1/ko
Publication of KR20170079775A publication Critical patent/KR20170079775A/ko
Application granted granted Critical
Publication of KR102600691B1 publication Critical patent/KR102600691B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명은 서로 다른 형태의 클럭 신호를 이용하여 서로 다른 출력용 스위칭소자로부터 게이트 라인을 구동하기 위한 스캔 신호 출력과 상기 발광 제어 드라이버를 구동하기 위한 EM 신호 출력을 만들고, 턴-오프된 스위칭소자의 누설 전류를 방지하여 안정된 출력을 얻을 수 있는 OLED용 EM 신호 발생 쉬프트 레지스터 및 이를 이용한 OLED 표시 장치에 관한 것으로, OLED용 EM 신호 발생 쉬프트 레지스터는, 복수개의 스테이지를 구비한 쉬프트 레지스터에 있어서, 각 스테이지는, 스타트 신호, 또는 전단 스테이지에서 출력되는 EM 신호 또는 스캔 신호에 따라 상기 스타트 신호, 전단 스테이지에서 출력되는 EM 신호 또는 스캔 신호, 또는 제 1 고전위 전압을 Q 노드에 충전하는 세트부와, 리셋 신호 또는 후단 스테이지에서 출력되는 EM 신호 또는 스캔 신호에 따라 제 1 방전용 전압으로 상기 Q 노드를 방전하는 리셋부와, QB 노드의 논리 상태에 따라 제 2 방전용 전압으로 상기 Q 노드를 클리어하는 Q 클리어부와, 상기 Q 노드 전압을 반전하여 QB 노드로 출력하는 인버터부와, 복수개의 EM용 클럭 펄스들 중 하나의 EM용 클럭 펄스를 수신하여 상기 Q 노드 및 상기 QB 노드의 논리 상태에 따라 상기 EM용 클럭 펄스를 EM 신호로 출력하는 EM 신호 출력부와, 복수개의 스캔용 클럭 펄스들 중 하나의 스캔용 클럭 펄스를 수신하여 상기 Q 노드 및 상기 QB 노드의 논리 상태에 따라 상기 스캔용 클럭 펄스를 스캔 신호로 출력하는 스캔 신호 출력부를 구비하여 구성된 것이다.

Description

OLED용 EM 신호 발생 쉬프트 레지스터 및 이를 이용한 OLED 표시장치{shift register for generating EM signal for OLED and OLED display device using the same}
본 발명은 OLED용 쉬프트 레지스터에 관한 것으로, 특히 누설 전류를 방지하여 정상적인 출력 신호를 출력할 수 있는 OLED용 발광 제어(EM) 신호 발생 쉬프트 레지스터 및 이를 이용한 OLED 표시장치에 관한 것이다.
최근 표시 장치로 각광 받고 있는 평판 표시 장치로는 액정을 이용한 액정 표시 장치(Liquid Crystal Display; 이하 LCD), 유기 발광 다이오드(Organic Light Emitting Diode; 이하 OLED)를 이용한 OLED 표시 장치, 전기영동 입자를 이용한 전기영동 표시 장치(ElecToPhoretic Display; EPD) 등이 대표적이다.
이들 중 OLED 표시 장치의 픽셀 어레이를 구성하는 다수의 픽셀 또는 서브픽셀 각각은 애노드 및 캐소드 사이의 유기 발광층으로 구성된 OLED 소자와, OLED 소자를 독립적으로 구동하는 픽셀 회로를 구비한다. 상기 픽셀 회로는 데이터 전압을 스위칭하여 스토리지 커패시터에 데이터 전압에 상응하는 전압이 충전되게 하는 스위칭 박막 스위칭소자(Thin Film Tansistor; 이하 TFT)와, 스토리지 커패시터에 충전된 전압에 따라 전류를 제어하여 OLED 소자로 공급하는 구동 TFT 등을 포함하고, 상기 구동 TFT를 통해 OLED 소자로 흐르는 전류를 스위칭하여 OLED 소자의 발광 기간을 조절하는 발광 제어 TFT를 추가로 포함할 수 있다.
상기 스위칭 TFT는 전체 기간 대부분이 오프(off) 상태이고, 새로운 데이터를 충전하기 위한 일부 기간에 온(on) 상태를 갖는다. 반면, 상기 발광 제어 TFT는 전체 기간 대부분이 온 상태이고, 일부 기간에 오프 상태를 갖으며, 일부 기간에 온 및 오프를 수 차례 반복되는 경우가 흔하다.
일반적으로 OLED 표시 장치는 스위칭 TFT와 접속된 게이트 라인을 구동하는 게이트 드라이버와, 발광 제어 TFT에 접속된 발광 제어 라인을 구동하는 발광 제어 드라이버를 구비한다. 즉, 상기 게이트 드라이버와 별개로 상기 발광 제어 드라이버를 설치하고, 상기 발광 제어 드라이버를 구동하기 위한 입력 신호를 사용한다. 따라서, 상기 게이트 드라이버와 상기 발광 제어 드라이버가 OLED 표시 패널에 내장될 경우, 많은 면적을 차지하게 된다.
또한, 상기 게이트 드라이버와 상기 발광 제어 드라이버는 각각 출력을 순차적으로 발생하는 쉬프트 레지스터를 기본 구성으로 포함한다.
상기 게이트 드라이버에 구성된 쉬프트 레지스터는 서로 종속적으로 연결된 다수의 스테이지들을 구비하고, 각 스테이지는 다수의 박막 스위칭소자로 구성된다. 상기 각 스테이지의 출력은 각 게이트 라인에 스캔 펄스로 공급됨과 아울러 다른 스테이지를 제어하는 제어 신호로 공급된다. 각 스테이지는 출력을 발생시키는 출력부와, 출력부를 제어하는 제어부로 구성된다.
상기 발광 제어 드라이버에 구성된 쉬프트 레지스터도 서로 종속적으로 연결된 다수의 스테이지들을 구비하고, 각 스테이지는 내부 제어 노드의 논리 상태에 따라 입력 전압을 반전시켜 출력으로 발생시키는 다수의 TFT로 구성되며, 제어 노드의 전압이 안정적으로 유지될 때 정상적인 출력을 발생시킬 수 있다.
상기 각 쉬프트 레지스터는 N-타입 TFT로 구성되고, N-타입 TFT에서 게이트 전압은 소스 전극에 인가되는 저전위 전압 보다 낮아지지 않는다. 이에 따라, 게이트 전압으로 로우 전압이 인가되어 TFT가 논리적으로는 턴-오프되더라도 게이트-소스간 전압(Vgs)이 0V보다 크므로(Vgs>0V) 누설 전류가 발생할 수 있다. 이와 같은 현상은 상기 TFT의 문턱 전압(Vth)이 네거티브로 쉬프트하는 경우 누설 전류는 더욱 커지게 되어 게이트 드라이버 및 발광 제어 드라이버가 정상 동작을 하지 못하여 정상적인 파형을 출력할 수 없게 될 수도 있다.
예를 들면, 빛에 민감한 산화물 TFT를 이용할 때, 빛의 인가에 의해 산화물 TFT의 문턱 전압(Vth)이 네거티브로 쉬프트하는 경우, 각 스테이지의 제어 노드와 저전위 전압원 사이에 연결되어 턴-오프된 TFT에 누설 전류가 발생할 수 있다. 이로 인하여 상기 제어 노드 전압이 감소함으로써 상기 게이트 드라이버 및 상기 발광 제어 드라이버의 출력 파형이 왜곡되고 더불어 출력 불량이 발생하게 된다.
본 발명은 종래의 문제점을 해결하기 위하여 안출된 것으로, 서로 다른 형태의 클럭 신호를 이용하여 서로 다른 출력용 스위칭소자로부터 게이트 라인을 구동하기 위한 스캔 신호 출력과 상기 발광 제어 드라이버를 구동하기 위한 EM 신호 출력을 만들고, 턴-오프된 스위칭소자의 누설 전류를 방지하여 안정된 출력을 얻을 수 있는 OLED용 EM 신호 발생 쉬프트 레지스터 및 이를 이용한 OLED 표시 장치를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 OLED용 EM 신호 발생 쉬프트 레지스터는, 복수개의 스테이지를 구비한 쉬프트 레지스터에 있어서, 각 스테이지는, 스타트 신호, 또는 전단 스테이지에서 출력되는 EM 신호 또는 스캔 신호에 따라 상기 스타트 신호, 전단 스테이지에서 출력되는 EM 신호 또는 스캔 신호, 또는 제 1 고전위 전압을 Q 노드에 충전하는 세트부와, 리셋 신호 또는 후단 스테이지에서 출력되는 EM 신호 또는 스캔 신호에 따라 제 1 방전용 전압으로 상기 Q 노드를 방전하는 리셋부와, QB 노드의 논리 상태에 따라 제 2 방전용 전압으로 상기 Q 노드를 클리어하는 Q 클리어부와, 상기 Q 노드 전압을 반전하여 QB 노드로 출력하는 인버터부와, 복수개의 EM용 클럭 펄스들 중 하나의 EM용 클럭 펄스를 수신하여 상기 Q 노드 및 상기 QB 노드의 논리 상태에 따라 상기 EM용 클럭 펄스를 EM 신호로 출력하는 EM 신호 출력부와, 복수개의 스캔용 클럭 펄스들 중 하나의 스캔용 클럭 펄스를 수신하여 상기 Q 노드 및 상기 QB 노드의 논리 상태에 따라 상기 스캔용 클럭 펄스를 스캔 신호로 출력하는 스캔 신호 출력부를 구비하여 구성됨에 그 특징이 있다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 OLED 표시장치는, 복수개의 스캔 라인, 복수개의 데이터 라인 및 복수개의 발광 제어 라인들이 배열되어 복수개의 서브 픽셀들을 구성하고, 각 서브 픽셀은 OLED 소자와 상기 OLED 소자를 독립적으로 구동하는 픽셀 회로를 구비하며, 상기 픽셀 회로는 각 데이터 라인을 통해 공급된 데이터 전압을 스위칭하여 스토리지 커패시터에 데이터 전압에 상응하는 전압이 충전되게 하는 스위칭 트랜지스터와, 상기 스토리지 커패시터에 충전된 전압에 따라 전류를 제어하여 상기 OLED 소자로 공급하는 구동 트랜지스터와, 상기 구동 트랜지스터를 통해 상기 OLED 소자로 흐르는 전류를 스위칭하여 OLED 소자의 발광 기간을 조절하는 발광 제어 트랜지스터를 구비하는 OLED 표시 패널과, 서로 다른 형태의 클럭 신호를 이용하여 서로 다른 출력용 스위칭소자로부터 상기 복수개의 게이트 라인을 순차적으로 구동하기 위한 스캔 신호를 출력함과 동시에 EM 신호를 출력하는 쉬프트 레지스터와, 상기 쉬프트 레지스터에서 출력되는 EM 신호를 입력하여 상기 OLED 패널의 상기 발광 제어 트랜지스터를 구동하는 EM 조절 신호를 출력하는 발광 제어 드라이버를 구비함에 그 특징이 있다.
본 발명에 따른 OLED용 EM 신호 발생 쉬프트 레지스터 및 이를 이용한 OLED 표시장치에 있어서는 다음과 같은 효과가 있다.
첫째, 본 발명의 쉬프트 레지스터는, 단순한 회로 구성으로, 서로 다른 형태의 클럭 신호를 이용하여 서로 다른 출력용 스위칭소자로부터 스캔 라인을 구동하기 위한 스캔 신호를 출력하고 발광 제어 라인을 구동하기 위한 EM 신호를 출력하므로, 쉬프트 레지스터 및 발광 제어 드라이버를 OLED 표시 패널에 내장할 때 상기 쉬프트 레지스터 및 발광 제어 드라이버가 차지하는 면적을 줄일 수 있다.
둘째, Q 노드의 로우 상태에 따라 턴-오프된 스위칭소자의 누설 전류를 방지할 수 있으므로 안정된 출력을 얻을 수 있고, 정상 동작이 가능한 문턱 전압의 범위를 증가시킬 수 있고, 저주파 구동에 의해 게이트 온 전압의 출력 기간이 증가하더라도 안정된 출력을 유지할 수 있다.
도 1은 본 발명에 따른 OLED 표시장치를 설명하기 위한 기본 구성 블럭도
도 2a 내지 2c는 본 발명에 따른 OLED용 EM 신호 발생 쉬프트 레지스터의 각 스테이지의 다양한 구성 블럭도
도 3는 본 발명의 실시예에 따른 EM용 클럭 펄스와 스캔용 클럭 펄스의 파형도
도 4는 본 발명의 실시예에 따른 OLED용 EM 신호 발생 쉬프트 레지스터의 각 스테이지의 블럭 구성도
도 5는 본 발명의 제 1 실시예에 따른 OLED용 EM 신호 발생 쉬프트 레지스터의 각 스테이지의 회로도
도 6은 본 발명의 제 2 실시예에 따른 OLED용 EM 신호 발생 쉬프트 레지스터의 각 스테이지의 회로도
도 7은 본 발명의 제 3 실시예에 따른 OLED용 EM 신호 발생 쉬프트 레지스터의 각 스테이지의 회로도
도 8은 본 발명의 제 3 실시예에 따른 OLED용 EM 신호 발생 쉬프트 레지스터의 각 스테이지의 회로 구성에서, 제 5 스위칭소자의 다른 실시예의 회로 구성도
도 9는 본 발명의 제 4 실시예에 따른 OLED용 EM 신호 발생 쉬프트 레지스터의 각 스테이지의 회로 구성도
도 10은 본 발명의 제 4 실시예에 따른 OLED용 EM 신호 발생 쉬프트 레지스터의 각 스테이지의 회로 구성에서, 상기 세트부(QS)의 제 1 스위칭소자(T1)의 다른 실시예의 회로 구성도
도 11은 본 발명의 제 5 실시예에 따른 OLED용 EM 신호 발생 쉬프트 레지스터의 각 스테이지의 회로 구성도
도 12는 본 발명의 제 6 실시예에 따른 OLED용 EM 신호 발생 쉬프트 레지스터의 각 스테이지의 회로 구성도
도 13a 내지 13b는 본 발명의 제 6 실시예에 따른 OLED용 EM 신호 발생 쉬프트 레지스터의 각 스테이지의 회로 구성에서, 제 12 스위칭소자(T10)의 다른 실시예의 회로 구성도
도 14는 본 발명의 각 실시예에 따른 OLED용 EM 신호 발생 쉬프트 레지스터의 각 스테이지의 회로 구성에서, 상기 세트부(QS)의 제 1 스위칭소자(T1) 대신 다른 실시예의 회로 구성도
도 15a 내지 15b는 본 발명의 각 실시예에 따른 OLED용 EM 신호 발생 쉬프트 레지스터의 각 스테이지의 회로 구성에서, 상기 리셋부(QR)의 제 2 스위칭소자(T2) 대신 다른 실시예의 회로 구성도
도 16은 본 발명의 각 실시예에 따른 OLED용 EM 신호 발생 쉬프트 레지스터의 각 스테이지의 회로 구성에서, 상기 EM 신호 출력부(IO) 또는 상기 스캔 신호 출력부(SO)의 풀 다운 스위칭소자(T7 또는 T7c) 대신 다른 실시예의 회로 구성도
도 17(a) 내지 도 17(d)는 본 발명에 따른 다양한 실시예의 인버터 회로 구성도
도 18(a) 및 도 18(b)는 본 발명에 따른 실시예의 인버터에 더 추가할 수 있는 스위칭소자 회로 구성도
도 19는 도 9에서 설명한 본 발명의 제 4 실시예에 따른 EM 신호 발생 쉬프트 레지스터에서, 상기 리셋부(QR)가 도 15b와 같이 구성된 EM 신호 발생 쉬프트 레지스터의 각 스테이지의 구동 파형을 시뮬레이션한 결과를 나타낸 파형도이다.
상기와 같은 특징을 갖는 본 발명에 따른 OLED용 쉬프트 레지스터 및 이를 이용한 OLED 표시장치를 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
도 1은 본 발명에 따른 OLED 표시장치를 설명하기 위한 기본 구성 블럭도이고, 도 2a 내지 2c는 본 발명에 따른 OLED용 쉬프트 레지스터의 각 스테이지의 다양한 구성 블럭도이다. 도 3는 본 발명의 실시예에 따른 EM용 클럭 펄스와 스캔용 클럭 펄스의 파형도이다.
먼저, 본 발명에 따른 OLED 표시 장치는, 도 1에 도시한 바와 같이, OLED 표시 패널(1)과, 쉬프트 레지스터(2)와, 발광 제어 드라이버(3)를 구비하여 구성된다.
상기 OLED 표시 패널(1)은, 복수개의 스캔 라인, 복수개의 데이터 라인 및 복수개의 발광 제어 라인들이 배열되어 복수개의 서브 픽셀들을 구성하고, 각 서브 픽셀은 애노드 및 캐소드 사이의 유기 발광층으로 구성된 OLED 소자와, 상기 OLED 소자를 독립적으로 구동하는 픽셀 회로를 구비한다.
상기 픽셀 회로는 각 데이터 라인을 통해 공급된 데이터 전압을 스위칭하여 스토리지 커패시터에 데이터 전압에 상응하는 전압이 충전되게 하는 스위칭 TFT와, 상기 스토리지 커패시터에 충전된 전압에 따라 전류를 제어하여 상기 OLED 소자로 공급하는 구동 TFT와, 상기 구동 TFT를 통해 상기 OLED 소자로 흐르는 전류를 스위칭하여 OLED 소자의 발광 기간을 조절하는 발광 제어 TFT를 구비하여 구성된다.
상기 쉬프트 레지스터(2)는 서로 다른 형태의 클럭 신호를 이용하여 서로 다른 출력용 스위칭소자로부터 상기 복수개의 게이트 라인을 순차적으로 구동하기 위한 스캔 신호를 출력함과 동시에 상기 발광 제어 드라이버를 구동하기 위한 EM 신호를 출력한다.
상기 발광 제어 드라이버(3)는 상기 쉬프트 레지스터에서 출력되는 EM 신호를 입력하여 상기 OLED 패널의 발광 제어 TFT를 구동하는 EM 조절 신호를 출력한다. 상기 발광 제어 드라이버(3)는 상기 쉬프트 레지스터에서 출력되는 EM 신호를 반전하는 인버터 기능을 한다.
도면에는 도시되지 않았지만, 상기 쉬프트 레지스터(2) 및 상기 발광 제어 드라이버(3)는 복수개의 스테이지를 구비하여 구성된다.
여기서, 상기 쉬프트 레지스터는, 도 2a에 도시한 바와 같이, EM용 클럭 펄스를 이용하여 EM 신호(Vc1)를 출력하는 EM 신호 출력부를 제어하는 EM 신호 출력노드(Qnc)와 스캔용 클럭 펄스를 이용하여 스캔 신호(Vg1)를 출력하는 스캔신호 출력부를 제어하는 스캔신호 출력 노드(Qns)를 구비한다.
이 때, 상기 쉬프트 레지스터는, 도 2b에 도시한 바와 같이, 상기 EM 신호 출력 노드(Qnc)와 상기 스캔 신호 출력 노드(Qns) 사이에 형성되어 외부의 제어 신호에 따라 턴 온 또는 턴 오프되어 턴 온 시 상기 EM 신호 출력 노드(Qnc)와 상기 스캔 신호 출력 노드(Qns) 사이를 스위칭하는 스위칭소자를 더 구비할 수 있다.
또한, 상기 쉬프트 레지스터는, 도 2c에 도시한 바와 같이, 상기 EM 신호 출력 노드(Qnc)와 상기 스캔 신호 출력 노드(Qns) 사이에 형성되어 상기 스캔 신호 출력 노드(Qns)의 신호에 따라 턴 온 또는 턴 오프되어 턴 온 시 상기 EM 신호 출력 노드(Qnc)와 상기 스캔 신호 출력 노드(Qns) 사이를 스위칭하는 스위칭소자를 더 구비할 수 있다.
상기 EM용 클럭 펄스들과 상기 스캔용 클럭 펄스들은 도 3에 도시한 바와 같다.
도 3에 도시한 바와 같이, 상기 EM용 클럭 펄스와 상기 스캔용 클럭 펄스는 각각 m상 및 n상의 순환 클럭 펄스(CLKi1 ~ CLKi6 및 CLKs1 ~ CLKs6)이다. 여기서 m 및 n은 자연수이고, m 과 n은 같거나 다를 수 있다. 상기 EM용 클럭 펄스와 상기 스캔용 클럭 펄스는 2개 이상의 임펄스를 갖음에는 같지만, 상기 EM용 클럭 펄스와 상기 스캔용 클럭 펄스는 다른 펄스이다. 도 3에서는 6상의 EM용 클럭 펄스와 6상의 스캔용 클럭 펄스를 도시하였지만, 이에 한정되지 않는다.
도 4는 본 발명의 각 실시예에 따른 OLED용 EM 신호 발생 쉬프트 레지스터의 각 스테이지의 블럭 구성도이다.
본 발명의 각 실시예에 따른 OLED용 EM 신호 발생 쉬프트 레지스터의 각 스테이지의 구성은, 도 4에 도시한 바와 같이, 스타트 신호, 또는 전단 스테이지에서 출력되는 EM 신호 또는 스캔 신호에 따라 상기 스타트 신호, 전단 스테이지에서 출력되는 EM 신호 또는 스캔 신호, 또는 고전위 전압(VDD)을 Q 노드에 충전하는 세트부(QS)와, 리셋 신호 또는 후단 스테이지에서 출력되는 EM 신호 또는 스캔 신호에 따라 방전용 전압(Vssc)으로 상기 Q 노드를 방전하는 리셋부(QR)와, QB 노드의 논리 상태에 따라 방전용 전압(Vssb)으로 상기 Q 노드를 클리어하는 Q 클리어부(QC)와, 상기 Q 노드 전압을 반전하여 QB 노드로 출력하는 인버터부(IN)와, 상기 복수개의 EM용 클럭 펄스들(CLKi1 ~ CLKi6) 중 하나의 EM용 클럭 펄스를 수신하여 상기 Q 노드 및 상기 QB 노드의 논리 상태에 따라 상기 EM용 클럭 펄스를 EM 신호(Vinp)로 출력하는 EM 신호 출력부(IO)와, 상기 복수개의 스캔용 클럭 펄스들(CLKs1 ~ CLKs6) 중 하나의 스캔용 클럭 펄스를 수신하여 상기 Q 노드 및 상기 QB 노드의 논리 상태에 따라 상기 스캔용 클럭 펄스를 스캔 신호(Vout)로 출력하는 스캔 신호 출력부(SO)를 구비하여 구성된다.
이와 같이 구성된 본 발명의 각 실시예에 따른 OLED용 EM 신호 발생 쉬프트 레지스터의 각 스테이지의 구체적인 회로적 구성을 설명하면 다음과 같다.
도 5는 본 발명의 제 1 실시예에 따른 OLED용 EM 신호 발생 쉬프트 레지스터의 각 스테이지의 회로적 구성도이다.
본 발명의 제 1 실시예에 따른 OLED용 EM 신호 발생 쉬프트 레지스터의 각 스테이지의 회로적 구성은, 상기 도 4의 구성에서, 상기 세트부(QS)는 스타트 신호, 또는 전단 스테이지에서 출력되는 EM 신호 또는 스캔 신호에 따라 턴 온 또는 턴 오프되어 턴 온 시 상기 스타트 신호, 전단 스테이지에서 출력되는 EM 신호 또는 스캔 신호, 또는 고전위 전압(VDD)을 Q 노드에 충전하는 제 1 스위칭소자(T1)를 구비한다.
상기 리셋부(QR)는 리셋 신호 또는 후단 스테이지에서 출력되는 EM 신호 또는 스캔 신호에 따라 턴 온 또는 턴 오프되어 턴 온 시 상기 Q 노드를 상기 방전용 전압으로 방전하는 제 2 스위칭소자(T2)를 구비한다.
상기 Q 클리어부(QC)는 상기 Q 노드와 상기 방전용 전압(VSSb)의 공급 단자 사이에 직렬 연결되고, 상기 QB 노드의 논리 상태에 따라 턴 온 또는 턴 오프되어 턴 온 시 상기 Q 노드에 상기 방전용 전압(VSS)을 공급하는 제1 및 제2 클리어 스위칭소자(T3a, T3b)와, 상기 Q 노드의 논리 상태에 따라 턴 온 또는 턴 오프되어 턴 온 시 옵셋 전압(VD)을 상기 제1 및 제2 클리어 스위칭소자(T1, T2)의 연결 노드(cn)에 공급하는 제3 클리어 스위칭소자(T3c)를 구비하여 구성된다.
상기 Q 클리어부(QC)의 제1 및 제2 클리어 스위칭소자(T3a, T3b)는 상기 QB 노드가 하이 논리일 때 턴-온되어 상기 Q 노드를 방전용 전압(VSSb)으로 방전시키고, 상기 QB 노드가 로우 논리일 때 턴-오프되어 상기 Q 노드와 상기 방전용 전압(VSSb)의 연결을 차단한다.
상기 QB 노드의 로우 논리에 의해 상기 제1 및 제2 클리어 스위칭소자(T3a, T3b)가 턴-오프될 때, 상기 제3 클리어 스위칭소자(T3c)는 상기 Q 노드의 하이 논리에 의해 턴-온된다. 턴-온된 제3 클리어 스위칭소자(T3c)는 상기 옵셋 전압(VD)을 상기 제1 및 제2 클리어 스위칭소자(T3a, T3b)의 연결 노드(cn), 즉 상기 제2 클리어 스위칭소자(T3b)의 드레인과 연결된 제1 클리어 스위칭소자(T3a)의 소스에 옵셋 전압(VD)으로 인가한다. 이에 따라, 상기 제1 클리어 스위칭소자(T3a)의 게이트 단자에 상기 QB 노드의 로우 논리가 인가되고 상기 제1 클리어 스위칭소자(T3a)의 소스 단자에는 로우 논리보다 높은 옵셋 전압(VD)이 인가되어 게이트-소스간 전압(Vgs)이 문턱 전압보다 낮은 네거티브 값을 갖게 됨으로써 완전히 턴-오프된다. 또한, 상기 제1 클리어 스위칭소자(T3a)의 문턱 전압이 네거티브로 이동하더라도 소스에 인가된 옵셋 전압(VD)에 의해 게이트-소스간 전압(Vgs)은 문턱 전압보다 낮으므로 상기 제1 클리어 스위칭소자(T3a)는 완전히 턴-오프된다. 따라서, 제1 및 제2 클리어 스위칭소자(T3a, T3b)를 통한 상기 Q 노드의 누설 전류를 방지할 수 있다.
이와 같이, 상기 Q 노드가 하이 논리일 때, 상기 턴-온된 제3 클리어 스위칭소자(T3c)를 통해 공급된 옵셋 전압(VD)에 의해 제1 클리어 스위칭소자(T3a)는 완전한 턴-오프 상태를 유지함에 따라, 상기 Q 노드는 전하 누설이 방지되어 안정된 하이 논리를 유지하므로 OLED용 발광 제어 드라이이버에 하이 논리의 출력(Vinp)을 정상적으로 유지할 수 있다.
상기 인버터부(IN)는, 고전위 전압(VH)와 저전위 전압(VL)을 수신하여 상기 Q 노드 전압을 반전하여 상기 QB 노드로 출력하는 인버터(IN)를 구비한다.
상기 EM 신호 출력부(IO)는, 상기 복수개의 EM용 클럭 펄스들(CLKi1 ~ CLKi6) 중 하나의 EM용 클럭 펄스(CLKi)를 수신하여 상기 Q 노드의 논리 상태에 따라 턴 온 또는 턴 오프되어 턴 온 시 상기 EM용 클럭 펄스를 출력단(Vinp)으로 출력하는 제 1 풀업 스위칭소자(T6c)와, 상기 QB 노드의 논리 상태에 따라 턴 온 또는 턴 오프되어 턴 온 시 상기 방전용 전압(Vssb)으로 상기 출력단을 방전하는 제 1 풀 다운 스위칭소자(T7c)를 구비하여 구성된다.
상기 스캔 신호 출력부(SO)는, 상기 복수개의 스캔용 클럭 펄스들(CLKs1 ~ CLKs6) 중 하나의 스캔용 클럭 펄스(CLKs)를 수신하여 상기 Q 노드의 논리 상태에 따라 턴 온 또는 턴 오프되어 턴 온 시 상기 스캔용 클럭 펄스를 출력단(Vout)으로 출력하는 제 2 풀업 스위칭소자(T6)와, 상기 QB 노드의 논리 상태에 따라 턴 온 또는 턴 오프되어 턴 온 시 방전용 전압(Vssa)으로 상기 출력단(Vout)을 방전하는 제 2 풀 다운 스위칭소자(T7)를 구비하여 구성된다.
여기서, 상기 VD, VDD, VH는 같거나 다를 수 있고, 상기 스타트 신호 및 리셋 신호는 외부에서 인가되는 신호이며, Vssa, Vssb 및 Vssc는 Vssa ≥ Vssb ≥ Vssc의 조건을 만족하는 것이 바람직하다.
또한, 도 5에서, 상기 인버터(IN)의 입력단이 Q 노드에 연결됨을 제시하고 있으나, 이에 한정되지 않고, 다른 입력을 갖을 수 있다 (이 후 도면 참조).
도 6은 본 발명의 제 2 실시예에 따른 OLED용 EM 신호 발생 쉬프트 레지스터의 각 스테이지의 회로 구성도이다.
본 발명의 제 2 실시예에 따른 OLED용 EM 신호 발생 쉬프트 레지스터의 각 스테이지의 회로 구성은, 도 5에서 설명한 본 발명의 제 1 실시예에 따른 OLED용 EM 신호 발생 쉬프트 레지스터의 각 스테이지의 회로 구성에서, 도 2b에서 설명한 바와 같이, 상기 EM 신호 출력 노드(Qnc)와 상기 스캔 신호 출력 노드(Qns) 사이에 형성되어 외부의 제어 신호(Vx)에 따라 턴 온 또는 턴 오프되어 턴 온 시 상기 EM 신호 출력 노드(Qnc)와 상기 스캔 신호 출력 노드(Qns) 사이를 스위칭하는 제 3 스위칭소자(Tt)를 더 구비한 것이다.
여기서, 상기 Q 노드는 상기 EM 신호 출력부(IO)의 제 1 풀 업 스위칭소자(T6c)의 게이트 단자가 연결되는 EM 신호 출력 노드(Qnc)와 상기 스캔 신호 출력부(SO)의 제 2 풀 업 스위칭소자(T6)의 게이트 단자가 연결되는 스캔 신호 출력 노드(Qns)를 구비한다.
상기 외부의 제어 신호(Vx)는 상기 VD, VDD 또는 VH와 같은 신호일 수 있다.
나머지 구성은 도 5와 같다. 따라서, 나머지 구성의 설명은 생략한다.
도 7은 본 발명의 제 3 실시예에 따른 OLED용 EM 신호 발생 쉬프트 레지스터의 각 스테이지의 회로 구성도이고, 도 8은 본 발명의 제 3 실시예에 따른 OLED용 EM 신호 발생 쉬프트 레지스터의 각 스테이지의 회로 구성에서, 제 5 스위칭소자의 다른 실시예의 회로 구성도이다.
본 발명의 제 3 실시예에 따른 OLED용 EM 신호 발생 쉬프트 레지스터의 각 스테이지의 회로 구성은, 도 5에서 설명한 본 발명의 제 1 실시예에 따른 OLED용 EM 신호 발생 쉬프트 레지스터의 각 스테이지의 회로 구성에서, 도 2c에서 설명한 바와 같이, 상기 EM 신호 출력 노드(Qnc)와 상기 스캔 신호 출력 노드(Qns) 사이에 형성되어 상기 스캔 신호 출력 노드(Qns)의 신호에 따라 턴 온 또는 턴 오프되어 턴 온 시 상기 EM 신호 출력 노드(Qnc)와 상기 스캔 신호 출력 노드(Qns) 사이를 스위칭하는 제 4 스위칭소자(Tt1)와, 상기 QB 노드의 논리 상태에 따라 턴 온 또는 턴 오프되어 턴 온 시 상기 EM 신호 출력 노드(Qnc)를 상기 방전용 전압(Vssb)로 방전시키는 제 5 스위칭소자(Tt2)를 더 구비한 것이다.
나머지 구성은 도 5와 같다. 따라서, 나머지 구성의 설명은 생략한다.
여기서, 상기 제 5 스위칭소자(Tt2) 대신에 도 8과 같이 구성될 수 있다.
즉, 상기 Q 노드 또는 상기 EM 신호 출력 노드(Qnc)와 상기 방전용 전압(Vssb)의 공급 단자 사이에 직렬 연결되고, 상기 QB 노드의 논리 상태에 따라 턴 온 또는 턴 오프되어 턴 온 시 상기 Q 노드에 상기 방전용 전압(Vssb)을 공급하는 제 6 및 제 7 스위칭소자(Tt2a, Tt2b)와, 상기 Q 노드 또는 상기 EM 신호 출력 노드(Qnc)의 논리 상태에 따라 턴 온 또는 턴 오프되어 턴 온 시 상기 옵셋 전압(VD) 또는 고전위 전압(VH)을 상기 제 6 및 제 7 스위칭소자(Tt2a, Tt2b)의 연결 노드에 공급하는 제 8 스위칭소자(Tt2c)를 구비하여 구성될 수 있다.
상기 제 5 스위칭소자(Tt2) 대신에 도 8과 같이 구성되면, 상기 제 6 및 제 7 스위칭소자(Tt2a, Tt2b)는 상기 QB 노드가 하이 논리일 때 턴-온되어 상기 Q 노드 또는 상기 EM 신호 출력 노드(Qnc)를 방전용 전압(Vssb)으로 방전시키고, 상기 QB 노드가 로우 논리일 때 턴-오프되어 상기 Q 노드와 상기 방전용 전압(Vssb)의 연결을 차단한다.
상기 QB 노드의 로우 논리에 의해 상기 제 6 및 제 7 스위칭소자(Tt2a, Tt2b)가 턴-오프될 때, 상기 제 8 스위칭소자(Tt2c)는 상기 Q 노드의 하이 논리에 의해 턴-온된다. 턴-온된 제 8 스위칭소자(Tt2c)는 상기 옵셋 전압(VD)을 상기 제 6 및 제 7 스위칭소자(Tt2a, Tt2b)의 연결 노드, 즉 상기 제 7 스위칭소자(Tt2b)의 드레인과 연결된 제 6 스위칭소자(Tt2a)의 소스에 옵셋 전압(VD) 또는 고전위 전압(VH)으로 인가한다. 이에 따라, 상기 제 6 스위칭소자(Tt2a)의 게이트 단자에 상기 QB 노드의 로우 논리가 인가되고 상기 제 6 스위칭소자(Tt2a)의 소스 단자에는 로우 논리보다 높은 옵셋 전압(VD) 또는 고전위 전압(VH)이 인가되어 게이트-소스간 전압(Vgs)이 문턱 전압보다 낮은 네거티브 값을 갖게 됨으로써 완전히 턴-오프된다. 또한, 상기 제 6 스위칭소자(Tt2a)의 문턱 전압이 네거티브로 이동하더라도 소스에 인가된 옵셋 전압(VD)에 의해 게이트-소스간 전압(Vgs)은 문턱 전압보다 낮으므로 상기 제 6 스위칭소자(Tt2a)는 완전히 턴-오프된다. 따라서, 제 6 및 제 7 스위칭소자(Tt2a, Tt2b)를 통한 상기 Q 노드의 누설 전류를 방지할 수 있다.
도 9는 본 발명의 제 4 실시예에 따른 OLED용 EM 신호 발생 쉬프트 레지스터의 각 스테이지의 회로 구성도이고, 도 10은 본 발명의 제 4 실시예에 따른 OLED용 EM 신호 발생 쉬프트 레지스터의 각 스테이지의 회로 구성에서, 상기 세트부(QS)의 제 1 스위칭소자(T1)의 다른 실시예의 회로 구성도이다.
본 발명의 제 4 실시예에 따른 OLED용 EM 신호 발생 쉬프트 레지스터의 각 스테이지의 회로 구성은, 도 5에서 설명한 본 발명의 제 1 실시예에 따른 OLED용 EM 신호 발생 쉬프트 레지스터의 각 스테이지의 회로 구성에서, 전단 스테이지에서 출력되는 EM 신호 또는 스캔 신호 또는 스타트 신호에 따라 턴 온 또는 턴 오프되고 턴 온 시 상기 QB 노드를 방전용 전압(Vssb)로 방전시키는 제 9 스위칭소자(T5)를 더 구비한 것이다.
이와 같이, 상기 제 9 스위칭소자(T5)를 더 구비하면, 상기 QB 노드가 하이 상태에서 로우 상태로 변환됨을 촉진할 수 있다.
도 9에서는 상기 Q 클리어부(QC)의 제 3 클리어 스위칭소자(T3c)에 옵센 전압 대신에 고전위 전압(VH)이 인가됨을 도시하였다.
상기 제 4 실시예에 따른 OLED용 EM 신호 발생 쉬프트 레지스터의 각 스테이지의 회로 구성에서, 상기 세트부(QS)의 제 1 스위칭소자(T1)의 게이트 단자 및 소오스 단자에는 모두 전단 스테이지에서 출력되는 EM 신호(Vinp)가 인가될 수 있다.
또한, 상기 제 4 실시예에 따른 OLED용 EM 신호 발생 쉬프트 레지스터의 각 스테이지의 회로 구성에서, 상기 세트부(QS)의 제 1 스위칭소자(T1)의 게이트 단자에는 전단 스테이지에서 출력되는 EM 신호(Vinp)가 인가되고, 상기 제 1 스위칭소자(T1)의 소오스 단자에는 전단 스테이지에서 출력되는 스캔 신호(Vout)가 인가될 수 있다.
또한, 도 9에서는 상기 세트부(QS)를 하나의 스위칭소자(T1)로 구성함을 설명 하였으나, 이에 한정되지 않고, 도 10에 도시한 바와 같이, 2개의 스위칭소자(T1a, T1b)로 구성되고, 상기 2개의 스위칭소자(T1a, T1b)의 연결 단자에, 상기 Q 클리어부(QC)의 제 3 클리어 스위칭소자(T3c)를 통해 상기 옵센 전압(VD) 또는 고전위 전압(VH)가 인가되도록 할 수 있다.
즉, 전단 스테이지에서 출력되는 EM 신호(Vinp) 공급단과 상기 Q 노드 사이에 상기 2개의 스위칭소자(T1a, T1b)를 직렬 연결하고, 상기 2개의 스위칭소자(T1a, T1b)의 게이트 단자에 공통으로 상기 전단 스테이지에서 출력되는 EM 신호(Vinp)가 인가되고, 상기 스위칭소자(T1ab)의 소오스 단자에 상기 전단 스테이지에서 출력되는 EM 신호(Vinp)가 인가되며, 상기 2개의 스위칭소자(T1a, T1b)의 연결 단자에 상기 Q 클리어부(QC)의 제 3 클리어 스위칭소자(T3c)를 통해 상기 옵센 전압(VD) 또는 고전위 전압(VH)가 인가되도록 한 것이다.
이와 같이 구성하면, 상기 2개의 스위칭소자(T1a, T1b)는 상기 전단 스테이지에서 출력되는 EM 신호가 하이 논리일 때 턴-온되어 상기 Q 노드에 상기 전단 스테이지에서 출력되는 EM 신호를 충전하고, 상기 전단 스테이지에서 출력되는 EM 신호가 로우 논리일 때 턴-오프되어 상기 Q 노드와 상기 전단 스테이지에서 출력되는 EM 신호 공급단의 연결을 차단한다.
상기 전단 스테이지에서 출력되는 EM 신호의 로우 논리에 의해 상기 2개의 스위칭소자(T1a, T1b)가 턴-오프될 때, 상기 Q 클리어부(QC)의 제 3 클리어 스위칭소자(T3c)는 상기 Q 노드의 하이 논리에 의해 턴-온된다. 턴-온된 제 3 클리어 스위칭소자(T3c)는 상기 옵셋 전압(VD) 또는 고전위 전압(VH)을 상기 2개의 스위칭소자(T1a, T1b)의 연결 노드에 인가한다. 이에 따라, 상기 2개의 스위칭소자(T1a, T1b)는 완전히 턴-오프된다. 따라서, 상기 전단 스테이지에서 출력된 EM 신호가 로우 논리를 갖을 때 상기 2개의 스위칭소자(T1a, T1b)를 통한 상기 Q 노드의 누설 전류를 방지할 수 있다.
도 11은 본 발명의 제 5 실시예에 따른 OLED용 EM 신호 발생 쉬프트 레지스터의 각 스테이지의 회로 구성도이다.
본 발명의 제 5 실시예에 따른 OLED용 EM 신호 발생 쉬프트 레지스터의 각 스테이지의 회로 구성은, 도 9에서 설명한 본 발명의 제 4 실시예에 따른 OLED용 EM 신호 발생 쉬프트 레지스터의 각 스테이지의 회로 구성에서, 상기 고전위 전압(VH)에 의해 턴 온되어 상기 Q 노드와 상기 EM 신호 출력부(IO)의 상기 제 1 풀업 스위칭소자(T6c)의 게이트 단자 사이를 연결하는 제 10 스위칭소자(T8)를 더 구비한 것이다.
도 12는 본 발명의 제 6 실시예에 따른 OLED용 EM 신호 발생 쉬프트 레지스터의 각 스테이지의 회로 구성도이고, 도 13a 내지 13b는 본 발명의 제 6 실시예에 따른 OLED용 EM 신호 발생 쉬프트 레지스터의 각 스테이지의 회로 구성에서, 제 12 스위칭소자(T10)의 다른 실시예의 회로 구성도이다.
본 발명의 제 6 실시예에 따른 OLED용 EM 신호 발생 쉬프트 레지스터의 각 스테이지의 회로 구성은, 도 9에서 설명한 본 발명의 제 4 실시예에 따른 OLED용 EM 신호 발생 쉬프트 레지스터의 각 스테이지의 회로 구성에서, 상기 스캔 신호 출력 노드(Qns)의 논리 상태에 따라 턴 온 또는 턴 오프되어 턴 온 시 상기 스캔 신호 출력 노드(Qns)와 상기 EM 신호 출력 노드(Qnc)를 연결하는 제 11 스위칭소자(T9)와, 상기 QB 노드의 논리 상태에 따라 턴 온 또는 턴 오프되어 턴 온 시 상기 EM 신호 출력 노드(Qnc)를 방전용 전압(Vssb)으로 방전시키는 제 12 스위칭소자(T10)를 더 구비한 것이다.
그리고, 나머지 구성은 도 9와 같다.
여기서, 상기 제 12 스위칭소자(T10) 대신에 도 13a 및 도 13b와 같이 구성될 수 있다.
즉, 도 13a와 같이, 상기 Q 노드 또는 상기 EM 신호 출력 노드(Qnc)와 상기 방전용 전압(VSSb)의 공급 단자 사이에 직렬 연결되고, 상기 QB 노드의 논리 상태에 따라 턴 온 또는 턴 오프되어 턴 온 시 상기 Q 노드에 상기 방전용 전압(VSSb)을 공급하는 제 13 및 제 14 스위칭소자(T10a, T10b)와, 상기 EM 신호 출력 노드(Qnc) 또는 스캔 신호 출력 노드(Qns)의 논리 상태에 따라 턴 온 또는 턴 오프되어 턴 온 시 상기 옵셋 전압(VD)을 상기 제 13 및 제 14 스위칭소자(T10a, T10b)의 연결 노드에 공급하는 제 15 스위칭소자(T10c)를 구비하여 구성될 수 있다.
상기 제 12 스위칭소자(T10) 대신에 도 13a와 같이 구성되면, 상기 제 13 및 제 14 스위칭소자(T10a, T10b)는 상기 QB 노드가 하이 논리일 때 턴-온되어 상기 Q 노드 또는 상기 EM 신호 출력 노드(Qnc)를 방전용 전압(VSSb)으로 방전시키고, 상기 QB 노드가 로우 논리일 때 턴-오프되어 상기 Q 노드와 상기 방전용 전압(VSSb)의 연결을 차단한다.
상기 QB 노드의 로우 논리에 의해 상기 제 13 및 제 14 스위칭소자(T10a, T10b)가 턴-오프될 때, 상기 제 15 스위칭소자(T10c)는 상기 Q 노드의 하이 논리에 의해 턴-온된다. 턴-온된 제 15 스위칭소자(T10c)는 상기 옵셋 전압(VD)을 상기 제 13 및 제 14 스위칭소자(T10a, T10b)의 연결 노드, 즉 상기 제 14 스위칭소자(T10b)의 드레인과 연결된 제 13 스위칭소자(T10a)의 소스에 옵셋 전압(VD)으로 인가한다. 이에 따라, 상기 제 13 스위칭소자(T10a)의 게이트 단자에 상기 QB 노드의 로우 논리가 인가되고 상기 제 13 스위칭소자(T10a)의 소스 단자에는 로우 논리보다 높은 옵셋 전압(VD)이 인가되어 게이트-소스간 전압(Vgs)이 문턱 전압보다 낮은 네거티브 값을 갖게 됨으로써 완전히 턴-오프된다. 또한, 상기 제 13 스위칭소자(T10a)의 문턱 전압이 네거티브로 이동하더라도 소스에 인가된 옵셋 전압(VD)에 의해 게이트-소스간 전압(Vgs)은 문턱 전압보다 낮으므로 상기 제 13 스위칭소자(T10a)는 완전히 턴-오프된다. 따라서, 제 13 및 제 14 스위칭소자(T10a, T10b)를 통한 상기 Q노드 또는 상기 EM 신호 출력 노드(Qnc)의 누설 전류를 방지할 수 있다.
또한, 상기 제 12 스위칭소자(T10) 대신에, 도 13b와 같이, 상기 Q 노드 또는 상기 EM 신호 출력 노드(Qnc)와 상기 방전용 전압(VSSb)의 공급 단자 사이에 직렬 연결되고, 상기 QB 노드의 논리 상태에 따라 턴 온 또는 턴 오프되어 턴 온 시 상기 Q 노드에 상기 방전용 전압(VSSb)을 공급하는 제 13 및 제 14 스위칭소자(T10a, T10b)를 더 구비하고, 상기 13 및 제 14 스위칭소자(T10a, T10b)의 연결 단자에 상기 Q 클리어부(QC)의 제 3 클리어 스위칭소자(T3c)를 통해 상기 옵센 전압(VD) 또는 고전위 전압(VH)가 인가되도록 한 것이다.
이와 같이 구성하면, 상술한 바와 같이, 제 13 및 제 14 스위칭소자(T10a, T10b)를 통한 상기 Q노드 또는 상기 EM 신호 출력 노드(Qnc)의 누설 전류를 방지할 수 있다.
한편, 본 발명의 각 실시예에서, 상기 제 1 스위칭소자(T1), 제 2 스위칭소자(T2) 및 제 1 및 제 2 풀 다운 스위칭소자(T7, T7c) 대신에 다음과 같이 구성될 수 있다.
도 14는 본 발명의 각 실시예에 따른 OLED용 EM 신호 발생 쉬프트 레지스터의 각 스테이지의 회로 구성에서, 상기 세트부(QS)의 제 1 스위칭소자(T1) 대신 다른 실시예의 회로 구성도이다.
즉, 상기 각 실시예의 제 1 스위칭소자(T1) 대신에, 상기 스타트 신호, 또는 전단 스테이지에서 출력되는 EM 신호 또는 스캔 신호가 인가되는 단과 상기 Q 노드 사이에 직렬 연결되어 상기 스타트 신호, 또는 전단 스테이지에서 출력되는 EM 신호 또는 스캔 신호의 논리 상태에 따라 턴 온 또는 턴 오프되어 턴 온시 상기 스타트 신호, 또는 전단 스테이지에서 출력되는 EM 신호 또는 스캔 신호를 상기 Q 노드에 충전하는 제 16 및 제 17 스위칭소자(T1a, T1b)와, 상기 Q 노드의 논리 상태에 따라 턴 온 또는 턴 오프되어 턴 온 시 상기 옵셋 전압(VD)을 상기 제 16 및 제 17 스위칭소자(T1a, T1b)의 연결 노드에 공급하는 제 18 스위칭소자(T1c)를 구비하여 구성된다.
상기 각 실시예에서, 상기 세트부(QS)가 하나의 제 1 스위칭소자(T1)로 구성되고, 상기 스타트 신호, 또는 전단 스테이지에서 출력되는 EM 신호 또는 스캔 신호가 로우 상태일 때, 세트 기간에 상기 제 1 스위칭소자(T1)가 완전하게 턴 오프되지 않아, 상기 Q 노드의 전압이 누설될 수 있고, 상기 제 1 스위칭소자(T1)의 문턱 전압이 음(-)의 방향으로 편향될 경우, 상기 누설 전류가 더 심해질 수 있다.
그러나, 도 14와 같이 구성하면, 상기 제 16 및 제 17 스위칭소자(T1a, T1b)는 상기 스타트 신호, 또는 전단 스테이지에서 출력되는 EM 신호 또는 스캔 신호가 하이 논리일 때 턴-온되어 상기 Q 노드에 상기 스타트 신호, 또는 전단 스테이지에서 출력되는 EM 신호 또는 스캔 신호를 충전하고, 상기 스타트 신호, 또는 전단 스테이지에서 출력되는 EM 신호 또는 스캔 신호가 로우 논리일 때 턴-오프되어 상기 Q 노드와 상기 스타트 신호, 또는 전단 스테이지에서 출력되는 EM 신호 또는 스캔 신호 공급단의 연결을 차단한다.
상기 스타트 신호, 또는 전단 스테이지에서 출력되는 EM 신호 또는 스캔 신호의 로우 논리에 의해 상기 제 16 및 제 17 스위칭소자(T1a, T1b)가 턴-오프될 때, 상기 제 18 스위칭소자(T1c)는 상기 Q 노드의 하이 논리에 의해 턴-온된다. ㅅ상기 -온된 제 18 스위칭소자(T1c)는 상기 옵셋 전압(VD) 또는 고전위 전압(VH)을 상기 제 16 및 제 17 스위칭소자(T1a, T1b)의 연결 노드에 인가한다. 이에 따라, 상기 제 16 스위칭소자(T1a)는 완전히 턴-오프된다. 따라서, 상기 스타트 신호, 또는 전단 스테이지에서 출력되는 EM 신호 또는 스캔 신호가 로우 논리를 갖을 때 상기 제 16 및 제 17 스위칭소자(T1a, T1b)를 통한 상기 Q 노드의 누설 전류를 방지할 수 있다.
도 15a 내지 15b는 본 발명의 각 실시예에 따른 OLED용 EM 신호 발생 쉬프트 레지스터의 각 스테이지의 회로 구성에서, 상기 리셋부(QR)의 제 2 스위칭소자(T2) 대신 다른 실시예의 회로 구성도이다.
즉, 도 15a에 도시한 바와 같이, 상기 각 실시예의 제 2 스위칭소자(T2) 대신에, 상기 Q 노드, 상기 EM 신호 출력 노드(Qnc) 또는 상기 스캔 신호 출력 노드(Qns)와 상기 방전용 전압(VSSc) 단 사이에 직렬 연결되어 상기 리셋 신호(Vrst) 또는 상기 다음단 스테이지에서 출력되는 EM 신호 또는 스캔 신호의 논리 상태에 따라 턴 온 또는 턴 오프되어 턴 온시 상기 Q 노드, 상기 EM 신호 출력 노드(Qnc) 또는 상기 스캔 신호 출력 노드(Qns)를 상기 방전용 전압(VSSc)으로 방전하는 제 19 및 제 20 스위칭소자(T2a, T2b)와, 상기 Q 노드, 상기 EM 신호 출력 노드(Qnc) 또는 상기 스캔 신호 출력 노드(Qns)의 논리 상태에 따라 턴 온 또는 턴 오프되어 턴 온 시 상기 옵셋 전압(VD)을 상기 제 19 및 제 20 스위칭소자(T2a, T2b)의 연결 노드에 공급하는 제 21 스위칭소자(T2c)를 구비하여 구성된다.
상기 각 실시예에서, 상기 리셋부(QR)가 하나의 제 2 스위칭소자(T2)로 구성되고, 상기 리셋 신호(Vrst), 또는 다음단 스테이지에서 출력되는 EM 신호 또는 스캔 신호가 로우 상태일 때, 세트 기간에 상기 제 2 스위칭소자(T2)가 완전하게 턴 오프되지 않아, 상기 Q 노드, 상기 EM 신호 출력 노드(Qnc) 또는 상기 스캔 신호 출력 노드(Qns)의 전압이 누설될 수 있고, 상기 제 2 스위칭소자(T2)의 문턱 전압이 음(-)의 방향으로 편향될 경우, 상기 누설 전류가 더 심해질 수 있다.
그러나, 도 15a와 같이 구성하면, 상기 제 19 및 제 20 스위칭소자(T2a, T2b)는 상기 리셋 신호(Vrst), 또는 다음단 스테이지에서 출력되는 EM 신호 또는 스캔 신호가 하이 논리일 때 턴-온되어 상기 Q 노드, 상기 EM 신호 출력 노드(Qnc) 또는 상기 스캔 신호 출력 노드(Qns)를 상기 방전용 전압(VSSc)로 방전하고, 상기 리셋 신호 또는 다음단 스테이지에서 출력되는 EM 신호 또는 스캔 신호가 로우 논리일 때 턴-오프되어 상기 Q 노드, 상기 EM 신호 출력 노드(Qnc) 또는 상기 스캔 신호 출력 노드(Qns)와 상기 방전용 전압(VSSc)단의 연결을 차단한다.
상기 리셋 신호, 또는 다음단 스테이지에서 출력되는 EM 신호 또는 스캔 신호의 로우 논리에 의해 상기 제 19 및 제 20 스위칭소자(T2a, T2b)가 턴-오프될 때, 상기 제 21 스위칭소자(T2c)는 상기 Q 노드, 상기 EM 신호 출력 노드(Qnc) 또는 상기 스캔 신호 출력 노드(Qns)의 하이 논리에 의해 턴-온된다. 상기 턴-온된 제 21 스위칭소자(T2c)는 상기 옵셋 전압(VD) 또는 고전위 전압(VH)을 상기 제 19 및 제 20 스위칭소자(T2a, T2b)의 연결 노드에 인가한다. 이에 따라, 상기 제 19 스위칭소자(T2a)는 완전히 턴-오프된다. 따라서, 상기 리셋 신호(Vrst), 또는 다음단 스테이지에서 출력되는 EM 신호 또는 스캔 신호가 로우 논리를 갖을 때 상기 제 19 및 제 20 스위칭소자(T2a, T2b)를 통한 상기 Q 노드, 상기 EM 신호 출력 노드(Qnc) 또는 상기 스캔 신호 출력 노드(Qns)의 누설 전류를 방지할 수 있다.
한편, 도 15b에 도시한 바와 같이, 상기 각 실시예의 제 2 스위칭소자(T2) 대신에, 상기 Q 노드, 상기 EM 신호 출력 노드(Qnc) 또는 상기 스캔 신호 출력 노드(Qns)와 상기 방전용 전압(VSSc) 단 사이에 직렬 연결되어 상기 리셋 신호(Vrst) 또는 상기 다음단 스테이지에서 출력되는 EM 신호 또는 스캔 신호의 논리 상태에 따라 턴 온 또는 턴 오프되어 턴 온시 상기 Q 노드, 상기 EM 신호 출력 노드(Qnc) 또는 상기 스캔 신호 출력 노드(Qns)를 상기 방전용 전압(VSSc)으로 방전하는 제 19 및 제 20 스위칭소자(T2a, T2b)를 구비하고, 상기 19 및 제 20 스위칭소자(T2a, T2b)의 연결 단자에 상기 Q 클리어부(QC)의 제 3 클리어 스위칭소자(T3c)를 통해 상기 옵센 전압(VD) 또는 고전위 전압(VH)가 인가되도록 한 것이다.
이와 같이 구성하여도, 상기 리셋 신호(Vrst), 또는 다음단 스테이지에서 출력되는 EM 신호 또는 스캔 신호가 로우 논리를 갖을 때 상기 제 19 및 제 20 스위칭소자(T2a, T2b)를 통한 상기 Q 노드, 상기 EM 신호 출력 노드(Qnc) 또는 상기 스캔 신호 출력 노드(Qns)의 누설 전류를 방지할 수 있다.
도 16은 본 발명의 각 실시예에 따른 OLED용 EM 신호 발생 쉬프트 레지스터의 각 스테이지의 회로 구성에서, 상기 EM 신호 출력부(IO) 또는 상기 스캔 신호 출력부(SO)의 풀 다운 스위칭소자(T7 또는 T7c) 대신 다른 실시예의 회로 구성도이다.
즉, 도 16에 도시한 바와 같이, 상기 각 실시예의 제 1 또는 제 2 풀 다운 스위칭소자(T7 또는 T7c) 대신에, 상기 EM 신호 출력부(IO)의 출력단(Vinp) 또는 상기 스캔 신호 출력부(SO)의 출력단(Vout)과 상기 방전용 전압(VSSa 또는 VSSb) 단 사이에 직렬 연결되어 상기 QB 노드의 논리 상태에 따라 턴 온 또는 턴 오프되어 턴 온시 상기 EM 신호 출력부(IO)의 출력단(Vinp) 또는 상기 스캔 신호 출력부(SO)의 출력단(Vout)을 상기 방전용 전압(VSSa 또는 VSSb)으로 방전하는 제 22 및 제 23 스위칭소자(T11a, T11b)와, 상기 Q 노드, 상기 EM 신호 출력 노드(Qnc) 또는 상기 스캔 신호 출력 노드(Qns)의 논리 상태에 따라 턴 온 또는 턴 오프되어 턴 온 시 상기 옵셋 전압(VD)을 상기 제 22 및 제 23 스위칭소자(T11a, T11b)의 연결 노드에 공급하는 제 24 스위칭소자(T11c)를 구비하여 구성된다.
상기 각 실시예에서, 상기 EM 신호 출력부(IO) 또는 상기 스캔 신호 출력부(SO)가 하나의 풀 다운 스위칭소자(T7 또는 T7c)로 구성되고, 상기 QB 노드가 로우 상태일 때, 상기 풀 다운 스위칭소자(T7 또는 T7c2)가 완전하게 턴 오프되지 않아, 상기 EM 신호 출력부(IO)의 출력단(Vinp) 또는 상기 스캔 신호 출력부(SO)의 출력단(Vout)의 전압이 누설될 수 있고, 상기 풀 다운 스위칭소자(T7 또는 T7c)의 문턱 전압이 음(-)의 방향으로 편향될 경우, 상기 누설 전류가 더 심해질 수 있다.
그러나, 도 16과 같이 구성하면, 상기 제 22 및 제 23 스위칭소자(T11a, T11b)는 상기 QB 노드가 하이 논리일 때 턴-온되어 상기 Q 노드, 상기 EM 신호 출력 노드(Qnc) 또는 상기 스캔 신호 출력 노드(Qns)를 상기 방전용 전압(VSSa 또는 VSSb)로 방전하고, 상기 QB 노드가 로우 논리일 때 턴-오프되어 상기 Q 노드, 상기 EM 신호 출력 노드(Qnc) 또는 상기 스캔 신호 출력 노드(Qns)와 상기 방전용 전압(VSSa 또는 VSSb)단의 연결을 차단한다.
상기 QB 노드의 로우 논리에 의해 상기 제 22 및 제 23 스위칭소자(T11a, T11b)가 턴-오프될 때, 상기 제 24 스위칭소자(T11c)는 상기 Q 노드, 상기 EM 신호 출력 노드(Qnc) 또는 상기 스캔 신호 출력 노드(Qns)의 하이 논리에 의해 턴-온된다. 상기 턴-온된 제 24 스위칭소자(T11c)는 상기 옵셋 전압(VD) 또는 고전위 전압(VH)을 상기 제 22 및 제 23 스위칭소자(T11a, T11b)의 연결 노드에 인가한다.
이에 따라, 상기 제 22 스위칭소자(T11a)는 완전히 턴-오프된다. 따라서, 상기 QB 노드가 로우 논리를 갖을 때 상기 제 22 및 제 23 스위칭소자(T11a, T11b)를 통한 상기 EM 신호 출력부(IO)의 출력단(Vinp) 또는 상기 스캔 신호 출력부(SO)의 출력단(Vout)의 누설 전류를 방지할 수 있다.
또한, 상기에서 설명한 인버터(IN)에 관해 설명하면 다음과 같다.
일반적으로, 인버터는 Q 노드의 전압을 입력 받아 이를 반전하여 QB 노드로 반전된 전압을 출력한다. 따라서, 상기 Q 노드가 하이(high)일 때 상기 QB 노드는 로우(low)가 되고, 상기 인버터 출력의 로우 값은 저전위 전압(VL)를 갖는다. 또한, 상기 Q 노드가 로우(low)일 때 상기 QB 노드는 하이(high)가 되고, 상기 인버터 출력의 하이 값은 고전위 전압(VH)를 갖는다.
그러나, 상기 인버터(IN)의 입력단이 상기 Q 노드에 연결되지 않고, 동등한 논리 값을 갖는 신호(Qeq)와 연결할 수 있다. 상기 신호(Qeq)는 상기 Q 노드가 하이(high) 구간 중 상기 EM 신호 출력부(IO)의 출력(Vinp) 또는 상기 스캔 신호 출력부(SO)의 출력(Vout)이 하이 인 구간을 포함하는 기간 동안 하이를 갖는 신호이면 된다. 그리고, 상기 신호(Qeq)는 상기 Q 노드가 로우(low)인 기간 동안 로우 전압을 기지나 부분적으로 하이 전압을 가질 수 있다.
상기 인버터(IN)은 다향한 형태로 구성될 수 있다.
도 17(a) 내지 도 17(d)는 본 발명에 따른 다양한 실시예의 인버터 회로 구성도이다.
도 17a에 도시한 바와 같이, 상기 인버터의 구성은, 고전위 전압(VH)단과 저전위 전압(VL)단 사이에 직렬 연결된 제 1 및 제 2 인버터 스위칭소자(Ia, Ib)를 구비하고, 상기 제 1 인버터 스위칭소자(Ia)의 게이트 단자 및 소오스 단자는 상기 고전위 전압(VH)이 인가되고, 상기 제 2 인버터 스위칭소자(Ib)의 게이트 단자는 상기Q 노드의 전압 또는 다른 입력 신호(Qeq)이 인가되고, 상기 제 1 및 제 2 인버터 스위칭소자(Ia, Ib)의 연결 로드는 상기 QB 노드에 연결된다.
또한, 상기 인버터의 구성은, 도 17b에 도시한 바와 같이, 상기 고전위 전압(VH)단과 저전위 전압(VL)단 사이에 직렬 연결된 제 1 및 제 2 인버터 스위칭소자(Ia, Ib)를 구비하고, 상기 제 1 인버터 스위칭소자(Ia)의 게이트 단자에는 제어신호(control)가 입력되고 상기 제 1 인버터 스위칭소자(Ia)의 소오스 단자는 상기 고전위 전압(VH)이 인가되고, 상기 제 2 인버터 스위칭소자(Ib)의 게이트 단자는 상기Q 노드 또는 다른 입력 신호(Qeq)가 인가되고, 상기 제 1 및 제 2 인버터 스위칭소자(Ia, Ib)의 연결 로드는 상기 QB 노드에 연결된다.
또한, 상기 인버터의 구성은, 도 17c에 도시한 바와 같이, 상기 고전위 전압(VH)단과 저전위 전압(VL)단 사이에 직렬 연결된 제 1 및 제 2 인버터 스위칭소자(Ia, Ib)와, 상기 고전위 전압(VH)단과 저전위 전압(VL)단 사이에 직렬 연결된 제 3 및 제 4 인버터 스위칭소자(Ic, Is)를 구비한다. 상기 제 1 및 제 2 인버터 스위칭소자(Ia, Ib)와 상기 제 3 및 제 4 인버터 스위칭소자(Ic, Is)는 서로 병렬 연결된다.
상기 제 1 인버터 스위칭소자(Ia)의 게이트 단자에는 제어신호(control)가 입력되고 상기 제 1 인버터 스위칭소자(Ia)의 소오스 단자는 상기 고전위 전압(VH)이 인가되며, 상기 제 2 인버터 스위칭소자(Ib)의 게이트 단자는 상기 Q 노드의 전압 또는 다른 입력 신호(Qeq)가 인가되고, 상기 제 1 및 제 2 인버터 스위칭소자(Ia, Ib)의 연결 로드(A 노드)는 상기 제 3 인버터 스위칭소자(Ic)의 게이트 단자에 연결된다. 상기 제 4 인버터 스위칭소자(Id)의 게이트 단자는 상기 Q 노드의 전압 또는 다른 입력 신호(Qeq)가 인가되고, 상기 제 3 및 제 4 인버터 스위칭소자(Ic, Id)의 연결 로드(A 노드)는 상기 QB 노드에 연결된다.
또한, 상기 인버터의 구성은, 도 17d에 도시한 바와 같이, 상기 고전위 전압(VH)단과 저전위 전압(VL)단 사이에 직렬 연결된 제 1 및 제 2 인버터 스위칭소자(Ia, Ib)와, 상기 고전위 전압(VH)단과 저전위 전압(VL)단 사이에 직렬 연결된 제 3 및 제 4 인버터 스위칭소자(Ic, Is)를 구비한다. 상기 제 1 및 제 2 인버터 스위칭소자(Ia, Ib)와 상기 제 3 및 제 4 인버터 스위칭소자(Ic, Is)는 서로 병렬 연결된다.
상기 제 1 인버터 스위칭소자(Ia)의 게이트 단자 및 소오스 단자는 상기 고전위 전압(VH)이 인가되며, 상기 제 2 인버터 스위칭소자(Ib)의 게이트 단자는 상기 Q 노드의 전압 또는 다른 입력 신호(Qeq)가 인가되고, 상기 제 1 및 제 2 인버터 스위칭소자(Ia, Ib)의 연결 로드(A 노드)는 상기 제 3 인버터 스위칭소자(Ic)의 게이트 단자에 연결된다. 상기 제 4 인버터 스위칭소자(Id)의 게이트 단자는 상기 Q 노드의 전압 또는 다른 입력 신호(Qeq)가 인가되고, 상기 제 3 및 제 4 인버터 스위칭소자(Ic, Id)의 연결 로드(A 노드)는 상기 QB 노드에 연결된다.
한편, 상기 본 발명의 각 실시예에서, 도 18a 및 18b와 같은 스위칭소자를 인버터에 더 추가할 수 있다.
도 18(a) 및 도 18(b)는 본 발명에 따른 실시예의 인버터에 더 추가할 수 있는 스위칭소자 회로 구성도이다.
도 18a에 도시한 바와 같이, 전단 스테이지의 EM 신호 또는 스캔 신호에 따라 턴 온 또는 턴 오프되어 턴 온 시 상기 QB 노드를 저전위 전압(VL)으로 방전시키는 스위칭소자(Tb)를 추가할 수 있다.
또한, 도 18b에 도시한 바와 같이, 다음단 스테이지의 EM 신호 또는 스캔 신호에 따라 턴 온 또는 턴 오프되어 턴 온 시 상기 QB 노드를 상기 고전위 전압(VH)으로 충전시키는 스위칭소자(Tb)를 추가할 수 있다.
도 19는 도 9에서 설명한 본 발명의 제 4 실시예에 따른 EM 신호 발생 쉬프트 레지스터에서, 상기 리셋부(QR)가 도 15b와 같이 구성된 EM 신호 발생 쉬프트 레지스터의 각 스테이지의 구동 파형을 시뮬레이션한 결과를 나타낸 파형도이다.
즉, 스위칭소자의 문턱 전압(Vth)이 -2V일 때의 시뮬레이션한 결과이다.
상기 도 3에 도시한 EM용 클럭 펄스들과 스캔용 클럭 펄스들을 이용하고, 세트부(QS)에는 전단 스테이지에서 출력되는 EM 신호(Vinp, CLKi1)가 인가되도록 하고, 상기 리셋부(QR)의 다음단 스테이지에서 출력되는 EM 신호(Vinp, CLKi5)가 인가되도록 하였다.
도 19에서 알 수 있는 바와 같이, Q 노드가 하이 인 동안 EM 신호(Vinp(2)) 및 스캔 신호(Vout(2))가 출력되고, Q 노드가 플로우팅 기간 동안 Q 노드에 누설 전류가 없음을 확인할 수 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
QS: 세트부 QR: 리셋부
QC: Q 클리어부 IN: 인버터부
IO: EM 신호 출력부 SO: 스캔 신호 출력부

Claims (16)

  1. 복수개의 스테이지를 구비한 쉬프트 레지스터에 있어서, 각 스테이지는,
    스타트 신호, 또는 전단 스테이지에서 출력되는 EM 신호 또는 스캔 신호에 따라 상기 스타트 신호, 전단 스테이지에서 출력되는 EM 신호 또는 스캔 신호, 또는 제 1 고전위 전압을 Q 노드에 충전하는 세트부;
    리셋 신호 또는 후단 스테이지에서 출력되는 EM 신호 또는 스캔 신호에 따라 제 1 방전용 전압으로 상기 Q 노드를 방전하는 리셋부;
    QB 노드의 논리 상태에 따라 제 2 방전용 전압으로 상기 Q 노드를 클리어하는 Q 클리어부;
    상기 Q 노드의 전압을 반전하여 상기 QB 노드로 출력하는 인버터부;
    복수개의 EM용 클럭 펄스들 중 하나의 EM용 클럭 펄스를 수신하여 상기 Q 노드 및 상기 QB 노드의 논리 상태에 따라 상기 EM용 클럭 펄스를 EM 신호로 출력하는 EM 신호 출력부; 그리고
    복수개의 스캔용 클럭 펄스들 중 하나의 스캔용 클럭 펄스를 수신하여 상기 Q 노드 및 상기 QB 노드의 논리 상태에 따라 상기 스캔용 클럭 펄스를 스캔 신호로 출력하는 스캔 신호 출력부를 구비하여 구성되는 OLED용 EM 신호 발생 쉬프트 레지스터.
  2. 제 1 항에 있어서,
    상기 스타트 신호 또는 상기 전단 스테이지에서 출력되는 EM 신호 또는 스캔 신호에 따라 상기 QB 노드를 제 2 방전용 전압으로 방전시키는 스위칭소자를 더 구비하는 OLED용 EM 신호 발생 쉬프트 레지스터.
  3. 제 1 항에 있어서,
    상기 Q 노드는 상기 EM 신호 출력 노드와 상기 스캔 신호 출력 노드를 구비하고,
    상기 EM 신호 출력 노드와 상기 스캔 신호 출력 노드 사이에 형성되어 외부의 제어 신호 또는 고전위 전압에 따라 상기 EM 신호 출력 노드와 상기 스캔 신호 출력 노드 사이를 스위칭하는 스위칭소자를 더 구비하는 OLED용 EM 신호 발생 쉬프트 레지스터.
  4. 제 1 항에 있어서,
    상기 Q 노드는 상기 EM 신호 출력 노드와 상기 스캔 신호 출력 노드를 구비하고,
    상기 EM 신호 출력 노드와 상기 스캔 신호 출력 노드 사이에 형성되어 상기 스캔 신호 출력 노드의 신호에 따라 상기 EM 신호 출력 노드와 상기 스캔 신호 출력 노드 사이를 스위칭하는 제 1 스위칭소자와, 상기 QB 노드의 논리 상태에 따라 상기 EM 신호 출력 노드를 상기 제 2 방전용 전압으로 방전시키는 제 2 스위칭소자를 더 구비하는 OLED용 EM 신호 발생 쉬프트 레지스터.
  5. 제 4 항에 있어서,
    상기 제 2 스위칭소자 대신에,
    상기 EM 신호 출력 노드와 상기 제 2 방전용 전압을 공급하는 제 2 방전용 전압 공급 단 사이에 직렬 연결되고, 상기 QB 노드의 논리 상태에 따라 상기 EM 신호 출력 노드를 상기 제 2 방전용 전압으로 방전시키는 제 3 및 제 4 스위칭소자와, 상기 EM 신호 출력 노드의 논리 상태에 따라 옵셋 전압을 상기 제 3 및 제 4 스위칭소자의 연결 노드에 공급하는 제 5 스위칭소자를 구비하여 구성되는 OLED용 EM 신호 발생 쉬프트 레지스터.
  6. 제 1 항에 있어서,
    상기 Q 클리어부는, 상기 Q 노드와 상기 제 2 방전용 전압을 공급하는 제 2 방전용 전원 공급단 사이에 직렬 연결되고, 상기 QB 노드의 논리 상태에 따라 상기 Q 노드를 상기 제 2 방전용 전압으로 방전하는 제 1 및 제 2 클리어 스위칭소자와,
    상기 Q 노드의 논리 상태에 따라 옵셋 전압 또는 제 2 고전위 전압을 상기 제 1 및 제 2 클리어 스위칭소자의 연결 노드에 공급하는 제 3 클리어 스위칭소자를 구비하여 구성되는 OLED용 EM 신호 발생 쉬프트 레지스터.
  7. 제 6 항에 있어서,
    상기 Q 노드는 상기 EM 신호 출력 노드와 상기 스캔 신호 출력 노드를 구비하고,
    상기 EM 신호 출력 노드와 상기 스캔 신호 출력 노드 사이에 형성되어 상기 스캔 신호 출력 노드의 신호에 따라 상기 EM 신호 출력 노드와 상기 스캔 신호 출력 노드 사이를 스위칭하는 제 1 스위칭소자와,
    상기 EM 신호 출력 노드와 상기 제 2 방전용 전압 공급 단 사이에 직렬 연결되고, 상기 QB 노드의 논리 상태에 따라 상기 EM 신호 출력 노드를 상기 제 2 방전용 전압으로 방전시키는 제 3 및 제 4 스위칭소자를 구비하고, 상기 제 3 및 제 4 스위칭소자의 연결 노드에 상기 Q 클리어부의 상기 제 3 클리어 스위칭소자를 통해 상기 옵셋 전압 또는 상기 제 2 고전위 전압이 인가되는 OLED용 EM 신호 발생 쉬프트 레지스터.
  8. 제 6 항에 있어서,
    상기 세트부는 전단 스테이지에서 출력되는 EM 신호 공급단과 상기 Q 노드 사이에 직렬 연결되어 상기 전단 스테이지에서 출력되는 EM 신호에 따라 상기 전단 스테이지에서 출력되는 EM 신호를 상기 Q 노드에 인가하는 2개의 스위칭소자를 구비하고, 상기 2개의 스위칭소자의 연결 단자에 상기 Q 클리어부의 상기 제 3 클리어 스위칭소자를 통해 상기 옵셋 전압 또는 제 2 고전위 전압이 인가되는 OLED용 EM 신호 발생 쉬프트 레지스터.
  9. 제 6 항에 있어서,
    상기 리셋부는 상기 Q 노드와 상기 제 1 방전용 전압 단 사이에 직렬 연결되어 상기 리셋 신호 또는 상기 후단 스테이지에서 출력되는 EM 신호 또는 스캔 신호의 논리 상태에 따라 상기 Q 노드를 상기 제 1방전용 전압으로 방전시키는 2개의 스위칭소자를 구비하고, 상기 2개의 스위칭소자의 연결 로드에 상기 Q 클리어부의 상기 제 3 클리어 스위칭소자를 통해 옵셋 전압 또는 고전위 전압이 인가되는 OLED용 EM 신호 발생 쉬프트 레지스터.
  10. 제 1 항에 있어서,
    상기 세트부는 상기 스타트 신호 또는 전단 스테이지에서 출력되는 EM 신호 또는 스캔 신호에 따라 상기 스타트 신호, 전단 스테이지에서 출력되는 EM 신호 또는 스캔 신호, 또는 상기 제 1 고전위 전압을 상기 Q 노드에 충전하는 제 6 스위칭소자를 구비하여 구성되거나,
    상기 스타트 신호, 또는 전단 스테이지에서 출력되는 EM 신호 또는 스캔 신호 공급 단과 상기 Q 노드 사이에 직렬 연결되어 상기 스타트 신호, 또는 전단 스테이지에서 출력되는 EM 신호 또는 스캔 신호의 논리 상태에 따라 상기 스타트 신호, 또는 전단 스테이지에서 출력되는 EM 신호 또는 스캔 신호 또는 제 1 고전위 전압을 상기 Q 노드에 충전하는 제 7 및 제 8 스위칭소자와, 상기 Q 노드의 논리 상태에 따라 옵셋 전압 또는 제 2 고전워 전압을 상기 제 7 및 제 8 스위칭소자의 연결 노드에 공급하는 제 9 스위칭소자를 구비하여 구성되는 OLED용 EM 신호 발생 쉬프트 레지스터.
  11. 제 1 항에 있어서,
    상기 리셋부는 상기 리셋 신호 또는 후단 스테이지에서 출력되는 EM 신호 또는 스캔 신호에 따라 상기 제 1 방전용 전압으로 상기 Q 노드를 방전하는 제 10 스위칭소자를 구비하여 구성되거나,
    상기 Q 노드와 상기 제 1 방전용 전압 단 사이에 직렬 연결되어 상기 리셋 신호 또는 상기 후단 스테이지에서 출력되는 EM 신호 또는 스캔 신호의 논리 상태에 따라 상기 Q 노드를 상기 제 1 방전용 전압으로 방전하는 제 11 및 제 12 스위칭소자와, 상기 Q 노드의 논리 상태에 따라 옵셋 전압 또는 제 2 고전위 전압을 상기 제 11 및 제 12 스위칭소자의 연결 노드에 공급하는 제 13 스위칭소자를 구비하여 구성되는 OLED용 EM 신호 발생 쉬프트 레지스터.
  12. 제 1 항에 있어서,
    상기 EM 신호 출력부는,
    상기 복수개의 EM용 클럭 펄스들 중 하나의 EM용 클럭 펄스(CLKi)를 수신하여 상기 Q 노드의 논리 상태에 따라 상기 EM용 클럭 펄스를 출력단으로 출력하는 제 1 풀업 스위칭소자와,
    상기 QB 노드의 논리 상태에 따라 상기 제 2 방전용 전압(Vssb)으로 상기 출력단을 방전하는 제 1 풀 다운 스위칭소자를 구비하여 구성되는 OLED용 EM 신호 발생 쉬프트 레지스터.
  13. 제 1 항에 있어서,
    상기 스캔 신호 출력부는,
    상기 복수개의 스캔용 클럭 펄스들 중 하나의 스캔용 클럭 펄스를 수신하여 상기 Q 노드의 논리 상태에 따라 상기 스캔용 클럭 펄스를 출력단으로 출력하는 제 2 풀업 스위칭소자와,
    상기 QB 노드의 논리 상태에 따라 제 3 방전용 전압으로 상기 출력단을 방전하는 제 2 풀 다운 스위칭소자를 구비하여 구성되는 OLED용 EM 신호 발생 쉬프트 레지스터.
  14. 제 12 항 또는 제 13 항에 있어서,
    상기 제 1 또는 제 2 풀 다운 스위칭소자 대신에, 상기 EM 신호 출력부의 출력단 또는 상기 스캔 신호 출력부의 출력단과 상기 제 2 또는 제 3 방전용 전압 단 사이에 직렬 연결되어 상기 QB 노드의 논리 상태에 따라 상기 EM 신호 출력부의 출력단 또는 상기 스캔 신호 출력부의 출력단을 상기 제 2 또는 제 3 방전용 전압으로 방전하는 제 14 및 제 15 스위칭소자와, 상기 Q 노드, EM 신호 출력 노드 또는 스캔 신호 출력 노드의 논리 상태에 따라 옵셋 전압 또는 고전위 전압을 상기 제 14 및 제 15 스위칭소자의 연결 노드에 공급하는 제 16 스위칭소자를 구비하여 구성되는 OLED용 EM 신호 발생 쉬프트 레지스터.
  15. 복수개의 스캔 라인, 복수개의 데이터 라인 및 복수개의 발광 제어 라인들이 배열되어 복수개의 서브 픽셀들을 구성하고, 각 서브 픽셀은 OLED 소자와 상기 OLED 소자를 독립적으로 구동하는 픽셀 회로를 구비하며, 상기 픽셀 회로는 각 데이터 라인을 통해 공급된 데이터 전압을 스위칭하여 스토리지 커패시터에 데이터 전압에 상응하는 전압이 충전되게 하는 스위칭 트랜지스터와, 상기 스토리지 커패시터에 충전된 전압에 따라 전류를 제어하여 상기 OLED 소자로 공급하는 구동 트랜지스터와, 상기 구동 트랜지스터를 통해 상기 OLED 소자로 흐르는 전류를 스위칭하여 OLED 소자의 발광 기간을 조절하는 발광 제어 트랜지스터를 구비하는 OLED 표시 패널;
    스캔용 클럭 펄스들을 이용하여 제1 출력용 스위칭소자로 부터 상기 복수개의 게이트 라인을 순차적으로 구동하기 위한 스캔 신호를 출력함과 동시에 상기 스캔용 클럭 펄스들과 다른 형태의 EM용 클럭 펄스들을 이용하여 상기 제1 출력용 스위칭소자와 다른 제2 출력용 스위칭소자로부터 EM 신호를 출력하는 쉬프트 레지스터; 그리고
    상기 쉬프트 레지스터에서 출력되는 상기 EM 신호를 입력하여 상기 OLED 표시 패널의 상기 발광 제어 트랜지스터를 구동하는 EM 조절 신호를 출력하는 발광 제어 드라이버를 구비한 OLED 표시 장치.
  16. 제 15항에 있어서,
    상기 쉬프트 레지스터는 복수개의 스테이지를 구비하고, 각 스테이지는,
    스타트 신호, 또는 전단 스테이지에서 출력되는 EM 신호 또는 스캔 신호에 따라 상기 스타트 신호, 전단 스테이지에서 출력되는 EM 신호 또는 스캔 신호, 또는 제 1 고전위 전압을 Q 노드에 충전하는 세트부;
    리셋 신호 또는 후단 스테이지에서 출력되는 EM 신호 또는 스캔 신호에 따라 제 1 방전용 전압으로 상기 Q 노드를 방전하는 리셋부;
    QB 노드의 논리 상태에 따라 제 2 방전용 전압으로 상기 Q 노드를 클리어하는 Q 클리어부;
    상기 Q 노드의 전압을 반전하여 상기 QB 노드로 출력하는 인버터부;
    복수개의 EM용 클럭 펄스들 중 하나의 EM용 클럭 펄스를 수신하여 상기 Q 노드 및 상기 QB 노드의 논리 상태에 따라 상기 발광 제어 드라이버에 상기 EM용 클럭 펄스를 EM 신호로 출력하는 EM 신호 출력부; 그리고
    복수개의 스캔용 클럭 펄스들 중 하나의 스캔용 클럭 펄스를 수신하여 상기 Q 노드 및 상기 QB 노드의 논리 상태에 따라 상기 OLED 표시 패널의 해당 스캔 라인에 상기 스캔용 클럭 펄스를 스캔 신호로 출력하는 스캔 신호 출력부를 구비하여 구성되는 OLED 표시 장치.
KR1020150190709A 2015-12-31 2015-12-31 Oled용 em 신호 발생 쉬프트 레지스터 및 이를 이용한 oled 표시장치 Active KR102600691B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150190709A KR102600691B1 (ko) 2015-12-31 2015-12-31 Oled용 em 신호 발생 쉬프트 레지스터 및 이를 이용한 oled 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150190709A KR102600691B1 (ko) 2015-12-31 2015-12-31 Oled용 em 신호 발생 쉬프트 레지스터 및 이를 이용한 oled 표시장치

Publications (2)

Publication Number Publication Date
KR20170079775A KR20170079775A (ko) 2017-07-10
KR102600691B1 true KR102600691B1 (ko) 2023-11-09

Family

ID=59356658

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150190709A Active KR102600691B1 (ko) 2015-12-31 2015-12-31 Oled용 em 신호 발생 쉬프트 레지스터 및 이를 이용한 oled 표시장치

Country Status (1)

Country Link
KR (1) KR102600691B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114944129B (zh) * 2017-08-31 2025-05-13 乐金显示有限公司 电致发光显示器
KR102652818B1 (ko) * 2018-09-12 2024-04-01 엘지디스플레이 주식회사 외부 보상용 게이트 드라이버와 이를 포함한 유기 발광 표시장치
KR102763626B1 (ko) * 2019-12-31 2025-02-05 엘지디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 발광 표시 장치
KR20240020307A (ko) 2022-08-03 2024-02-15 삼성디스플레이 주식회사 발광 구동부 및 이를 포함하는 표시 장치
CN118679513A (zh) 2022-12-19 2024-09-20 京东方科技集团股份有限公司 驱动电路、驱动方法、驱动模组和显示装置
CN119301667B (zh) * 2022-12-19 2026-01-16 京东方科技集团股份有限公司 驱动电路、驱动方法、驱动模组和显示装置
US12555526B2 (en) 2022-12-19 2026-02-17 Chengdu Boe Optoelectronics Technology Co., Ltd. Driving circuit, driving method, driving module and display device
JP2025539285A (ja) 2022-12-19 2025-12-05 京東方科技集團股▲ふん▼有限公司 駆動回路、駆動方法、駆動モジュール及び表示装置
CN118871974B (zh) 2022-12-19 2026-01-02 京东方科技集团股份有限公司 驱动电路、驱动方法、驱动模组和显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101756667B1 (ko) * 2011-04-21 2017-07-11 엘지디스플레이 주식회사 쉬프트 레지스터 및 이를 포함하는 표시장치
KR101889951B1 (ko) * 2011-12-23 2018-08-21 엘지디스플레이 주식회사 유기발광 표시장치의 발광제어신호 발생 장치
KR101923718B1 (ko) * 2011-12-26 2018-11-29 엘지디스플레이 주식회사 발광제어 드라이버 및 그를 포함한 유기발광 표시장치
KR102147645B1 (ko) * 2013-09-05 2020-08-27 엘지디스플레이 주식회사 쉬프트 레지스터

Also Published As

Publication number Publication date
KR20170079775A (ko) 2017-07-10

Similar Documents

Publication Publication Date Title
KR102600691B1 (ko) Oled용 em 신호 발생 쉬프트 레지스터 및 이를 이용한 oled 표시장치
CN110136653B (zh) 移位寄存器、栅极驱动电路及显示装置
US12230213B2 (en) Gate driver and organic light emitting display device including the same
US10074329B2 (en) Shift register
EP3832635A1 (en) Shift register, gate driving circuit, display device, and gate driving method
US9269318B2 (en) Display device
KR101352289B1 (ko) 표시장치
US20160372031A1 (en) Shift Register Unit and Method of Driving the Same, Gate Scanning Circuit
US20190066596A1 (en) Goa circuit
KR101366877B1 (ko) 표시장치
WO2013174118A1 (zh) 移位寄存器、驱动装置及显示器
US11024234B2 (en) Signal combination circuit, gate driving unit, gate driving circuit and display device
KR20150079314A (ko) 표시장치 및 그 구동방법
US20160042684A1 (en) Display device, scan driver, and method of manufacturing the same
KR102147645B1 (ko) 쉬프트 레지스터
US20180047344A1 (en) Signal Generating Unit, Shift Register, Display Device And Signal Generating Method
KR102587875B1 (ko) Oled용 발광 제어 드라이버
KR102693252B1 (ko) 주사 구동부
CN112164371B (zh) 驱动电路及显示面板
KR101127842B1 (ko) 쉬프트 레지스터와 이를 이용한 액정표시장치
KR102149945B1 (ko) 표시장치 및 그 구동방법
TWI627617B (zh) 顯示裝置
CN119600949B (zh) 一种栅极驱动电路及显示面板
KR102756226B1 (ko) 표시 장치 및 이의 구동방법
KR101127840B1 (ko) 쉬프트 레지스터와 이를 이용한 액정표시장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20151231

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20201216

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20151231

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20220627

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20230219

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20230830

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20231106

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20231107

End annual number: 3

Start annual number: 1

PG1601 Publication of registration