KR102561113B1 - 유기 발광 표시 장치 및 그 제조 방법 - Google Patents

유기 발광 표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR102561113B1
KR102561113B1 KR1020150114903A KR20150114903A KR102561113B1 KR 102561113 B1 KR102561113 B1 KR 102561113B1 KR 1020150114903 A KR1020150114903 A KR 1020150114903A KR 20150114903 A KR20150114903 A KR 20150114903A KR 102561113 B1 KR102561113 B1 KR 102561113B1
Authority
KR
South Korea
Prior art keywords
layer
common voltage
electrode
driving
voltage line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020150114903A
Other languages
English (en)
Other versions
KR20170020676A (ko
Inventor
유춘기
이광근
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150114903A priority Critical patent/KR102561113B1/ko
Priority to US15/014,570 priority patent/US10276644B2/en
Publication of KR20170020676A publication Critical patent/KR20170020676A/ko
Priority to US16/372,246 priority patent/US10811487B2/en
Priority to US17/026,991 priority patent/US11450728B2/en
Priority to US17/946,043 priority patent/US12225790B2/en
Application granted granted Critical
Publication of KR102561113B1 publication Critical patent/KR102561113B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/431—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having different compositions, shapes, layouts or thicknesses of gate insulators in different TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8428—Vertical spacers, e.g. arranged between the sealing arrangement and the OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8723—Vertical spacers, e.g. arranged between the sealing arrangement and the OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

본 발명에 따른 유기 발광 표시 장치는 화상이 표시되는 복수의 화소가 위치하는 표시 영역 및 상기 표시 영역을 둘러싸는 주변 영역을 포함하는 기판, 상기 기판 위의 상기 표시 영역에 위치하는 구동 반도체층, 상기 구동 반도체층 위에 위치하는 구동 게이트 전극, 상기 기판 위의 상기 주변 영역에 배치되고, 상기 구동 게이트 전극과 동일한 층으로 이루어지는 공통 전압선, 상기 구동 게이트 전극 위에 배치되어 있는 게이트 전극 산화 방지층, 상기 공통 전압선 위에 배치되어 있는 공통 전압선 산화 방지층, 상기 구동 반도체층, 상기 구동 게이트 전극, 상기 공통 전압선, 상기 구동 게이트 전극 산화 방지층 및 상기 공통 전압선 산화 방지층의 위에 위치하는 층간 절연막, 상기 층간 절연막 위의 상기 표시 영역에 위치하는 구동 소스 전극 및 구동 드레인 전극, 상기 층간 절연막 위의 상기 주변 영역에 위치하고, 상기 구동 소스 전극 및 상기 구동 드레인 전극과 동일한 층으로 이루어지는 공통 전압 인가 전극, 그리고 상기 공통 전압 인가 전극과 상기 공통 전압선은 상기 층간 절연막에 형성되어 있는 제1 접촉 구멍을 통해 서로 연결되고, 상기 제1 접촉 구멍은 상기 공통 전압선 산화 방지층과 중첩하지 않을 수 있다.

Description

유기 발광 표시 장치 및 그 제조 방법{ORGANIC LIGHT EMITTING DIODE DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은 유기 발광 표시 장치 및 그 제조 방법에 관한 것이다.
유기 발광 표시 장치는 화상이 표시되는 표시 영역과 주변 영역을 포함하는 표시 기판, 밀봉(encapsulation)을 위해 표시 기판 위에 봉지하는 봉지 기판을 포함한다.
표시 영역에는 스캔선(scan line) 및 데이터선(data line) 사이에 매트릭스 방식으로 연결되어 화소를 구성하는 복수 개의 유기 발광 다이오드가 형성되며, 유기 발광 다이오드는 애노드(anode), 캐소드(cathode), 그리고 애노드 및 캐소드 사이에 형성되는 유기 발광층을 포함한다. 주변 영역에는 표시 영역의 스캔선 및 데이터선으로부터 연장된 스캔 단부 및 데이터 단부, 유기 발광 다이오드의 동작을 위한 공통 전압선, 그리고 외부로부터 제공된 신호를 처리하여 스캔 단부 및 데이터 단부로 공급하는 스캔 구동부 및 데이터 구동부가 형성된다.
본 발명은 전극층과 절연층의 접촉 불량을 방지하고, 제조 공정시 기판과 마스크가 정확히 정렬될 수 있는 유기 발광 표시 장치 및 그 제조 방법을 제공하는 것이다.
본 발명은 공통 전압이 인가되는 공통 전압선의 전기 저항을 낮춰 전력 손실을 줄일 수 있는 유기 발광 표시 장치 및 그 제조 방법을 제공하는 것이다.
이러한 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 화상이 표시되는 복수의 화소가 위치하는 표시 영역 및 상기 표시 영역을 둘러싸는 주변 영역을 포함하는 기판, 상기 기판 위의 상기 표시 영역에 위치하는 구동 반도체층, 상기 구동 반도체층 위에 위치하는 구동 게이트 전극, 상기 기판 위의 상기 주변 영역에 배치되고, 상기 구동 게이트 전극과 동일한 층으로 이루어지는 공통 전압선, 상기 구동 게이트 전극 위에 배치되어 있는 게이트 전극 산화 방지층, 상기 공통 전압선 위에 배치되어 있는 공통 전압선 산화 방지층, 상기 구동 반도체층, 상기 구동 게이트 전극, 상기 공통 전압선, 상기 구동 게이트 전극 산화 방지층 및 상기 공통 전압선 산화 방지층의 위에 위치하는 층간 절연막, 상기 층간 절연막 위의 상기 표시 영역에 위치하는 구동 소스 전극 및 구동 드레인 전극, 상기 층간 절연막 위의 상기 주변 영역에 위치하고, 상기 구동 소스 전극 및 상기 구동 드레인 전극과 동일한 층으로 이루어지는 공통 전압 인가 전극, 그리고 상기 공통 전압 인가 전극과 상기 공통 전압선은 상기 층간 절연막에 형성되어 있는 제1 접촉 구멍을 통해 서로 연결되고, 상기 제1 접촉 구멍은 상기 공통 전압선 산화 방지층과 중첩하지 않는다.
상기 구동 게이트 전극 및 상기 공통 전압선은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 몰리브덴-텅스텐 합금(MoW), 구리(Cu) 중 적어도 하나를 포함하고, 상기 구동 게이트 전극 산화 방지층 및 상기 공통 전압선 산화 방지층은 투명한 도전성 금속산화물을 포함할 수 있다.
상기 구동 게이트 전극 및 상기 공통 전압선은 알루미늄(Al)을 포함하는 제1층, 상기 제1층 위에 위치하고, 몰리브덴(Mo)을 포함하는 제2층을 포함하고, 상기 구동 게이트 전극 산화 방지층 및 상기 공통 전압선 산화 방지층은 산화인듐주석(ITO)을 포함할 수 있다.
상기 구동 소스 전극, 상기 구동 드레인 전극 및 상기 공통 전압 인가 전극 위에 배치되는 보호막, 그리고 상기 보호막 위의 상기 표시 영역에 위치하고, 상기 구동 드레인 전극에 연결되어 있는 화소 전극을 더 포함할 수 있다.
상기 보호막의 위 및 상기 화소 전극의 가장자리에 배치되어 화소 전극을 노출하는 화소 정의막을 더 포함할 수 있다.
상기 노출된 화소 전극 위에 배치되어 있는 유기 발광층, 그리고 상기 유기 발광층 및 상기 화소 정의막 위에 배치되어 있는 공통 전극을 더 포함할 수 있다.
상기 화소 정의막과 상기 보호막은 상기 공통 전압 인가 전극의 일부를 노출하는 제 2 접촉 구멍을 가질 수 있다.
상기 공통 전극은 제2 접촉 구멍을 통하여 상기 공통 전압 인가 전극과 연결될 수 있다.
상기 보호막을 사이에 두고 있는 제1 축전판과 제2 축전판을 포함하는 커패시터를 더 포함할 수 있다.
상기 제1 축전판은 상기 구동 게이트 전극과 동일한 층으로 이루어지고,
상기 제2 축전판은 상기 구동 소스 전극 및 상기 구동 드레인 전극과 동일한 층으로 이루어질 수 있다.
이러한 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조 방법은 기판 위에 반도체를 형성하는 단계, 상기 반도체 위에 제1 절연층을 형성하는 단계, 상기 제1 절연층 위에 구동 게이트 전극 및 공통 전압선을 형성하는 단계, 상기 구동 게이트 전극 및 상기 공통 전압선의 위에 게이트 산화 방지층 및 공통 전압선 산화 방지층을 형성하는 단계, 도핑 공정을 진행하여 상기 구동 게이트 전극 및 게이트 산화 방지층 아래에 위치하는 상기 반도체에 각각 구동 채널 및 스위칭 채널을 형성하는 단계, 상기 공통 전압선이 노출되도록 상기 공통 전압선 산화 방지층의 일부를 식각하는 단계, 상기 구동 게이트 전극 및 상기 공통 전압선 위에, 상기 공통 전압선 산화 방지층과 중첩하지 않는 접촉 구멍게이트 산화 방지층 및 공통 전압선 산화 방지층 위에 복수의 컨택홀을 가지갖는 제2 절연층을 형성하는 단계, 그리고 상기 접촉 구멍을 통해 복수의 컨택홀을 통해 상기 반도체층 및 상기 공통 전압선과 연결되는 접촉하는 구동 소스 전극, 구동 드레인 전극 및 공통 전압 인가 전극을 형성하는 단계를 포함한다.
상기 구동 게이트 전극 및 상기 공통 전압선을 형성하는 단계는, 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 몰리브덴-텅스텐 합금(MoW), 구리(Cu) 가운데 선택된 하나 이상의 물질을 이용하여 형성하고, 상기 구동 게이트 전극 산화 방지층 및 상기 공통 전압선 산화 방지층을 형성하는 단계는 투명한 도전성 금속산화물을 이용하여 형성할 수 있다.
상기 구동 게이트 전극 및 상기 공통 전압선을 형성하는 단계는, 알루미늄(Al)을 포함하는 제1층을 형성하는 단계, 및 상기 제1층 위에 위치하고, 몰리브덴(Mo)을 포함하는 제2층을 형성하는 단계를 포함하고, 상기 구동 게이트 전극 산화 방지층 및 상기 공통 전압선 산화 방지층을 형성하는 단계는 산화인듐주석(ITO)을 포함하여 형성할 수 있다.
상기 구동 소스 전극, 상기 구동 드레인 전극 및 상기 공통 전압 인가 전극 위에 제3 절연층을 형성하는 단계, 그리고 상기 제3 절연층 위에 상기 구동 드레인 전극에 연결되어 있는 화소 전극을 형성하는 단계를 더 포함할 수 있다.
상기 제3 절연층의 위 및 상기 화소 전극의 가장자리에 화소 정의막을 형성하는 단계를 더 포함할 수 있다.
상기 노출된 화소 전극 위에 유기 발광층을 형성하는 단계, 그리고 상기 유기 발광층 및 상기 화소 정의막 위에 공통 전극을 형성하는 단계를 더 포함할 수 있다.
상기 화소 정의막과 상기 보호막에 상기 공통 전압 인가 전극의 일부를 노출하는 제 2 접촉 구멍을 형성하는 단계를 더 포함할 수 있다.
이상과 같은 유기 발광 표시 장치 및 그 제조 방법에 따르면 전극층과 절연층의 접촉 불량을 방지하고, 제조 공정시 기판과 마스크가 정확히 정렬될 수 있다.
또한 공통 전압이 인가되는 공통 전압선의 전기 저항을 낮춰 전력 손실을 줄일 수 있다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 표시 영역 및 주변 영역의 평면도이다.
도 2는 도 1의 A 부분을 확대 도시한 평면도이다.
도 3은 도 2의 Ⅲ-Ⅲ 선을 따라 잘라 도시한 단면도이다.
도 4는 본 발명의 일 실시예에 따른 주변 박막 트랜지스터의 단면을 나타낸 도면이다.
도 5는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 한 화소에 대한 등가 회로도이다.
첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
이제 본 발명의 실시예에 따른 유기 발광 표시 장치에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 표시 영역 및 주변 영역의 평면도이고, 도 2는 도 1의 A 부분을 확대 도시한 평면도이고, 도 3은 도 2의 Ⅲ-Ⅲ 선을 따라 잘라 도시한 단면도이다.
도 1 내지 도 3를 참고하면, 본 실시예에 따른 유기 발광 표시 장치는 표시 기판(100) 및 표시 기판(100)에 대향하는 봉지 기판(200)을 포함한다.
표시 기판(100)은 투명한 유리 또는 플라스틱으로 이루어진 기판(110) 위에 배치된 복수의 박막층을 포함하고, 화상을 표시하는 표시 영역(D)과 표시 영역(D)를 둘러싸고 있는 주변 영역(P)으로 나누어진다.
표시 영역(D)에는 적색 화소, 청색 화소 및 녹색 화소를 포함하는 복수의 화소가 배치되어 있다. 각 화소에는 화소 전극(191), 공통 전극(270), 그리고 화소 전극(191)과 공통 전극(270) 사이에 배치되어 있는 유기 발광층(360R, 360G, 360B)를 포함하는 유기 발광 다이오드 및 유기 발광 다이오드에 연결되어 있는 구동 박막 트랜지스터(Td)가 배치되어 있다. 또한, 도시하지는 않았지만, 구동 박막 트랜지스터(Td)에 연결되어 있는 스캔선과 데이터선이 배치되어 있다.
주변 영역(P)에는 외부로부터 제공된 신호를 처리하여 표시 영역(D)의 스캔선 및 데이터선에 공급하는 스캔 구동부(400) 및 데이터 구동부(500)가 배치되어 있다.
스캔 구동부(400) 및 데이터 구동부(500)는 외부로부터 제공되는 신호를 스캔 신호 및 데이터 신호로 변환하여 각 화소를 선택적으로 구동시키며, 표시 영역(D)의 유기 발광 다이오드에 공통 전압을 공급하는 공통 전압선(250), 공통 전압 인가 전극(253), 그리고 복수개의 주변 박막 트랜지스터(Tc)를 포함하는 구동 회로부를 포함한다.
또한, 주변 영역(P)에는 표시 영역(D)의 둘레를 따라 배치되어 표시 기판(100)과 봉지 기판(200)을 합착하는 밀봉재(310)가 배치되어 있다. 이러한 밀봉재(310)는 프릿 글라스(frit glass) 또는 글라스 패이스트(glass paste)를 포함하며, 표시 영역(D)에 습기가 침투하는 것을 방지한다.
이하에서는 본 실시예에 따른 유기 발광 표시 장치의 구조에 대해 적층 순서에 따라 구체적으로 설명한다.
먼저 표시 기판(100)에 대해 설명한다.
기판(110)은 SiO2를 주성분으로 하는 투명 재질의 글라스재로 형성될 수 있다. 다만, 기판(110)은 반드시 이에 한정되는 것은 아니며 투명한 플라스틱재 또는 금속 재 등의 다양한 재질의 기판을 이용할 수 있다.
기판(110) 위에는 불순물 이온이 확산되는 것을 방지하고, 수분이나 외기의 침투를 방지하며, 표면을 평탄화 하기 위한 베리어층, 블록킹층, 및/또는 버퍼층과 같은 보조층(120)이 구비될 수 있다. 보조층(120)은 SiO2및/또는 SiNx 등을 사용하여, 배치되어 있고, PECVD(plasma enhanced chemical vapor deosition)법, APCVD(atmospheric pressure CVD)법, LPCVD(low pressure CVD)법 등 다양한 증착 방법에 의해 형성될 수 있다.
보조층(120) 위의 표시 영역(D)에 구동 반도체층(154d)이 배치되어 있다. 여기서, 구동 반도체층(154d)은 채널 영역 및 채널 영역을 사이에 두고 서로 마주보는 소스 영역과 드레인 영역을 포함할 수 있다.
구동 반도체층(154d) 및 보조층(120) 위에는 제1 절연층(140)이 배치되어 있다. 제1 절연층(140)은 SiNx 또는 SiOx 등과 같은 무기 절연막을 PECVD법, APCVD법, LPCVD법 등의 방법으로 증착할수 있다. 제1 절연층(140)은, 박막 트랜지스터(TFT)의 반도체층(154d)과 구동 게이트 전극(125d) 사이에 개재되어 박막 트랜지스터(TFT)의 게이트 절연막 역할을 하게 된다.
표시 영역(D)의 제1 절연층(140) 위에는 구동 게이트 전극(125d)이 배치되어 있다. 구동 게이트 전극(125d)은 구동 반도체층(154d)과 중첩하고, 스캔선과 분리되어 있다. 여기서, 구동 반도체층(154d)의 채널 영역과 중첩할 수 있다. 구동 게이트 전극(125d)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 몰리브덴-텅스텐 합금(MoW), 구리(Cu) 중 적어도 하나 이상의 물질을 포함할 수 있다. 바람직하게, 구동 게이트 전극(125d)은 Al-Mo 의 2층 구조 또는 Mo-Al-Mo의 3층 구조로 형성될 수 도 있다.
주변 영역(P)의 제1 절연층(140) 위에는 공통 전압선(250)이 배치되어 있다. 본 실시예에 따른 유기 발광 표시 장치의 공통 전압선(250)과 구동 게이트 전극(125d)은 동일한 층으로 이루어져 동일한 재질로 이루어질 수 있다.
표시 영역(D)의 구동 게이트 전극(125d)의 위에는 게이트 전극 산화 방지층(145)이 배치되어 있다. 게이트 전극 산화 방지층(145)은 반도체층의 열처리 공정시 발생하는 구동 게이트 전극(125d)의 산화를 억제하기 위한 층으로, 산화인듐주석(ITO), 인듐아연산화물(IZO), 아연산화물(ZnO), 또는 산화인듐(In2O3)과 같은 투명 물질 가운데 선택된 하나 이상의 물질을 포함할 수 있다.
유기 발광 표시 장치를 형성하는 공정에서 다층의 여러 회로 패턴들은 상하층이 서로 정확히 중첩되어야 한다. 그러나 일반적으로 반도체층의 열처리 공정시 게이트 전극의 산화가 발생한다. 특히, 게이트 전극 물질이 몰리브덴(Mo)을 포함하는 경우, 몰리브덴(Mo)의 산화에 의해 게이트 전극 형성 물질을 포함하는 구동 게이트 전극(125d) 및 공통 전압선(250)의 위에 산화층이 형성된다. 이로 인하여 기판과 마스크가 정확히 정렬되지 않아(miss align) 패터닝이 불량하게 되어, 광 간섭 현상이 발생하게 된다. 또한 산화층으로 인하여 게이트 전극과 게이트 전극의 위에 배치되는 절연층 사이에 접촉불량이 일어나게 된다.
그러나 본 실시예에 따른 유기 발광 표시 장치는 게이트 전극의 위에 부식에 강한 ITO 등으로 이루어진 산화 방지층을 형성함으로써, 부식으로 인한 접촉 불량을 방지하고, 기판과 마스크가 보다 정확히 정렬되도록 할 수 있다. 이에 따라, 본 실시예에 따른 유기 발광 표시 장치는 다층의 여러 회로층이 정확히 중첩되어, 광 간섭 현상을 줄일 수 있다. 또한 게이트 전극의 산화를 방지할 수 있으므로 게이트 전극과 게이트 전극 위에 배치되는 절연층 사이의 접촉이 견고해 질 수 있다.
주변 영역(P)의 공통 전압선(250) 위에는 공통 전압선 산화 방지층(142)이 배치되어 있다. 공통 전압선 산화 방지층(142)은 반도체층의 열처리 공정시 발생하는 공통 전압선(250)의 산화를 억제하기 위한 층이다. 본 실시예에 따른 유기 발광 표시 장치의 공통 전압선 산화 방지층(142)과 게이트 전극 산화 방지층(145)는 동일한 층으로 이루지고, 동일한 재질로 형성될 수 있다.
이때, 본 실시예 따른 공통 전압선 산화 방지층(142)은 공통 전극에 공통 전압 인가 전극(253)과 중첩되지 않도록 일부가 제거된다. 공통 전압선 산화 방지층(142) 형성 물질인 투명한 도전성 금속 산화물은 상대적으로 높은 전기 저항을 갖는다. 이로 인해 유기 발광 표시 장치의 구동 전압과 소비 전력이 증대될 수 있다.
그러나 본 실시예에 따른 유기 발광 표시 장치는 공통 전압 인가 전극(253)과 중첩되는 공통 전압선 산화 방지층(142)의 일부를 제거하여 공통 전압선(250) 및 공통 전극(270)이 투명한 도전성 금속 산화물 재질을 갖는 공통 전압선 산화 방지층(142)과 접촉하지 않는다. 이에 따라 공통 전압선(250)의 전체적인 전기 저항을 낮출 수 있다. 이로 인하여 공통 전압선(250)과 접촉하는 공통 전극(270)의 전압 강하가 감소하고, 전기 저항으로 인한 전력의 손실을 줄일 수 있다.
구동 게이트 전극(125d)이 형성된 기판(110)의 전면에 제2 절연층(160)이 배치되어 있다. 제2 절연층(160)은 구동 박막 트랜지스터(Td)의 구동 게이트 전극(125d)과 구동 소스/드레인전극(173d/175d) 사이의 층간 절연막 역할을 수행한다. 한편, 제2 절연층(160)은 상기와 같은 무기 절연 물질뿐만 아니라, 폴리이미드, 폴리아마이드, 아크릴 수지, 벤조사이클로부텐 및 페놀 수지로 이루어진 군에서 선택되는 하나 이상의 유기 절연 물질로 형성될 수 있으며, 유기 절연물질과 무기 절연 물질을 교번하여 형성할 수도 있다.
표시 영역(D)의 제2 절연층(160) 위에는 구동 소스 전극(173d) 및 구동 드레인 전극(175d)이 배치되어 있다. 표시 영역(D)의 제2 절연층(160)에는 구동 반도체층(154d)의 일부를 노출하는 복수의 컨택홀이 형성되어 있고, 각 컨택홀을 통하여 구동 소스 전극(173d) 및 구동 드레인 전극(175d)은 구동 반도체층(154d)과 연결되어 있다. 여기서, 구동 소스 전극(173d)은 구동 반도체층(154d)의 소스 영역에 연결되어 있을 수 있고, 구동 드레인 전극(175d)은 구동 반도체층(154d)의 드레인 영역에 연결되어 있을 수 있다. 또한, 구동 소스 전극(173d)과 구동 드레인 전극(175d)의 재질은 동일할 수 있다.
구동 반도체층(154d), 구동 게이트 전극(125d), 구동 소스 전극(173d) 및 구동 드레인 전극(175d)은 구동 박막 트랜지스터(Td)를 형성한다.
주변 영역(P)의 제2 절연층(160) 위에는 공통 전압 인가 전극(253)이 배치되어 있다. 주변 영역(P)의 제2 절연층(160)에는 공통 전압선(250)의 일부를 노출하는 제1 접촉 구멍(165)이 형성되어 있고, 공통 전압 인가 전극(253)은 제1 접촉 구멍(165)을 통하여 공통 전압선(250)과 연결되어 있다. 여기서, 공통 전압 인가 전극(253)의 재질은 구동 소스 전극(173d) 및 구동 드레인 전극(175d)의 재질과 동일할 수 있다.
제2 절연층(160) 위에는 구동 소스 전극(173d), 구동 드레인 전극(175d) 및 공통 전압 인가 전극(253)을 덮는 제3 절연층(180)이 배치되어 있다. 제3 절연층(180)은 주변 영역(P)의 공통 전압선(250)에 대응하는 부분까지 배치되어 있어 구동 트랜지스터(Td)를 보호하는 보호막 역할을 할 수 있다.
표시 영역(D)의 제3 절연층(180) 위에는 화소 전극(191)이 배치되어 있다. 표시 영역(D)의 제3 절연층(180)에는 구동 드레인 전극(175d)의 일부를 노출하는 홀(185)이 형성되어 있고, 화소 전극(191)은 홀(185)을 통하여 구동 드레인 전극(175d)과 연결되어 있다.
화소 전극(191)의 가장자리 및 제3 절연층(180) 위에는 화소 정의막(350)이 배치되어 있다.
표시 영역(D)의 화소 정의막(350)은 화소 전극(191)을 노출하고, 노출된 화소 전극(191) 위에는 유기 발광층(360R, 360G, 360B)가 배치되어 있다. 유기 발광층(360R, 360G, 360B) 및 화소 정의막(350) 위에는 공통 전극(270)이 배치되어 있다.
화소 전극(191), 유기 발광층(360R, 360G, 360B) 및 공통 전극(270)은 유기 발광 다이오드를 이룬다. 여기서, 화소 전극(191)은 정공 주입 전극인 애노드이며, 공통 전극(270)은 전자 주입 전극인 캐소드가 된다. 그러나 본 실시예는 반드시 이에 한정되는 것은 아니며, 유기 발광 표시 장치의 구동 방법에 따라 화소 전극(191)이 캐소드가 되고, 공통 전극(270)이 애노드가 될 수도 있다. 화소 전극(191) 및 공통 전극(270)으로부터 각각 정공과 전자가 유기 발광층(360R, 360G, 360B) 내부로 주입되고, 주입된 정공과 전자가 결합한 엑시톤(exiton)이 여기 상태로부터 기저 상태로 떨어질 때 발광이 이루어진다.
유기 발광층(360R, 360G, 360B)은 저분자 유기물 또는 고분자 유기물로 이루어져 있을 수 있다. 또한, 유기 발광층(360R, 360G, 360B)은 발광층과, 정공 주입층(hole injection layer, HIL), 정공 수송층(hole transporting layer, HTL), 전자 수송층(electron transporting layer, ETL), 및 전자 주입층(electron injection layer, EIL) 중 하나 이상을 포함하는 다중막으로 형성될 수 있다. 이들 모두를 포함할 경우, 정공 주입층이 양극인 화소 전극(191) 상에 배치되고, 그 위로 정공 수송층, 발광층, 전자 수송층, 전자 주입층이 차례로 적층된다. 공통 전극(270)은 반사형 도전성 물질로 형성되므로 배면 발광형의 유기 발광 표시 장치가 된다. 반사형 물질로는 리튬(Li), 칼슘(Ca), 플루오르화리튬/칼슘(LiF/Ca), 플루오르화리튬/알루미늄(LiF/Al), 알루미늄(Al), 은(Ag), 마그네슘(Mg), 또는 금(Au) 등의 물질을 사용할 수 있다.
주변 영역(P)의 화소 정의막(350)과 제3 절연층(180)에는 공통 전압 인가 전극(253)의 일부를 노출하는 제2 접촉 구멍(355)이 형성되어 있고, 공통 전극(270)은 제2 접촉 구멍(355)을 통하여 공통 전압 인가 전극(253)과 연결되어 있다.
봉지 기판(200)은 표시 기판(100) 위에 배치되어 있고, 봉지 기판(200)과 표시 기판(100)은 스페이서(320)에 의해 간격을 유지한다.
스페이서(320)는 표시 영역(D)에 배치되어 있고, 공통 전극(270) 위에 화소 정의막(350)에 대응하는 부분에 배치되어 있다.
밀봉재(310)는 표시 기판(100)과 봉지 기판(200)을 접합하고 있다. 밀봉재(310)는 프릿 글라스(frit glass) 또는 글라스 패이스트(glass paste)를 포함하며, 표시 영역(D)에 습기가 침투하는 것을 방지한다.
한편, 주변 영역(P)의 스캔 구동부(400) 및 데이터 구동부(500)는 복수개의 주변 박막 트랜지스터(Tc)를 포함하는 구동 회로부를 포함하는데, 주변 박막 트랜지스터(Tc)에 대해 도 4를 참고하여 상세하게 설명한다.
도 4는 본 발명의 일 실시예에 따른 주변 박막 트랜지스터의 단면을 나타낸 도면이다.
도 4를 참고하면, 주변 박막 트랜지스터(Tc)는 주변 반도체층(154c), 주변 게이트 전극(125c), 주변 소스 전극(173c) 및 주변 드레인 전극(175c)을 포함한다. 주변 소스 전극(173c)과 주변 드레인 전극(175c)은 평면상 주변 게이트 전극(125c)을 기준으로 서로 마주보고 있다.
기판(110) 위에 보조층(120)이 배치되어 있고, 보조층(120) 위에 주변 반도체층(154c), 제1 절연층(140), 및 주변 게이트 전극(125c)이 차례로 배치되어 있다. 주변 게이트 전극(125c)은 주변 반도체층(154c)과 중첩하고 있다.
여기서, 주변 반도체층(154c)은 채널 영역 및 채널 영역을 사이에 두고 서로 마주보는 소스 영역과 드레인 영역을 포함할 수 있다. 주변 게이트 전극(125c)은 주변 반도체층(154c)의 채널 영역과 중첩할 수 있다. 또한, 주변 게이트 전극(125c)의 재질은 구동 게이트 전극(125d)의 재질과 동일할 수 있다. 즉, 주변 게이트 전극(125c)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 몰리브덴-텅스텐 합금(MoW), 구리(Cu) 중 하나 이상의 물질을 포함할 수 있다. 바람직하게, 주변 게이트 전극(125c)은 Al-Mo 의 2층 구조 또는 Mo-Al-Mo의 3층 구조로 형성될 수 도 있다.
주변 게이트 전극(125c)의 위에는 게이트 전극 산화 방지층(145)이 배치되어 있다. 게이트 전극 산화 방지층(145)은 반도체층의 열처리 공정시 발생하는 구동 게이트 전극(125d)의 산화를 억제하기 위한 층으로, ITO, IZO, ZnO, 또는 In2O3와 같은 투명 물질 가운데 선택된 하나 이상의 물질을 포함할 수 있다.
주변 게이트 전극(125c)이 형성된 기판(110)의 전면에 제2 절연층(160)이 배치되어 있다. 제2 절연층(160) 위에는 주변 소스 전극(173c) 및 주변 드레인 전극(175c)이 배치되어 있다. 주변 소스 전극(173c) 및 주변 드레인 전극(175c)은 주변 반도체층(154c)과 연결되어 있다. 여기서, 주변 소스 전극(173c)은 주변 반도체층(154c)의 소스 영역에 연결되어 있을 수 있고, 주변 드레인 전극(175c)은 주변 반도체층(154c)의 드레인 영역에 연결되어 있을 수 있다. 또한, 주변 소스 전극(173c) 및 주변 드레인 전극(175c)의 재질은 구동 소스 전극(173d)과 구동 드레인 전극(175d)의 재질과 동일할 수 있다.
또한, 주변 영역(P)의 스캔 구동부(400) 및 데이터 구동부(500)는 주변 박막 트랜지스터에 인접하게 위치한 커패시터를 포함한다.
커패시터는 제2 절연층(160)를 사이에 두고 배치되어 있는 제1 축전판(133)과 제2 축전판(129)를 포함한다. 제1 축전판(133)은 제1 절연층(140) 위에 배치되어 있고, 제2 축전판(129)은 제2 절연층(160) 위에 배치되어 있다. 제1 축전판(133)과 제2 축전판(129)는 서로 중첩하고 있다.
여기서, 제2 절연층(160)은 유전체가 되며, 커패시터에서 축전된 전하와 제1 및 제2 축전판(133, 129) 사이의 전압에 의해 캐패시턴스(Storage Capacitance)가 결정된다.
여기서, 제1 축전판(133)의 재질은 주변 게이트 전극(125c)의 재질과 동일할 수 있고, 제2 축전판(129)의 재질은 주변 소스/드레인 전극(173c/175c)의 재질과 동일할 수 있다.
한편, 본 실시예에 따른 유기 발광 표시 장치의 한 화소는 6개의 박막 트랜지스터와 2개의 캐패시터를 포함할 수 있다. 이에, 대해 도 5를 참고하여 상세하게 설명한다.
도 5는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 한 화소에 대한 등가 회로도이다.
도 5를 참고하면, 본 실시예에 따른 유기 발광 표시 장치의 하나의 화소는 복수의 신호선(121, 122, 123, 124, 171, 172), 스페이서(320), 복수의 신호선에 연결되어 있는 복수개의 박막 트랜지스터(T1, T2, T3, T4, T5, T6), 캐패시터(Cst, Cb) 및 유기 발광 다이오드(organic light emitting diode, OLED)를 포함한다.
박막 트랜지스터는 구동 박막 트랜지스터(T1), 스위칭 박막 트랜지스터(T2), 보상 박막 트랜지스터(T3), 초기화 박막 트랜지스터(T4), 제1 발광 제어 박막 트랜지스터(T5) 및 제2 발광 제어 박막 트랜지스터(T6)를 포함한다. 캐패시터는 스토리지 캐패시터(storage capacitor)(Cst) 및 부스팅 캐패시터(boosting capacitor)(Cb)를 포함한다.
신호선은 스캔 신호(Sn)를 전달하는 스캔선(121), 초기화 박막 트랜지스터(T4)에 이전 스캔 신호(Sn-1)를 전달하는 이전 스캔선(122), 제1 발광 제어 박막 트랜지스터(T5) 및 제2 발광 제어 박막 트랜지스터(T6)에 발광 제어 신호(En)를 전달하는 발광 제어선(123), 데이터 신호(Dm)를 전달하는 데이터선(171), 구동 전압(ELVDD)을 전달하며 데이터선(171)과 거의 평행하게 형성되어 있는 구동 전압선(172), 구동 박막 트랜지스터(T1)를 초기화하는 초기화 전압(Vint)을 전달하는 초기화 전압선(124)을 포함한다.
구동 박막 트랜지스터(T1)의 게이트 전극(G1)은 스토리지 캐패시터(Cst)의 일단(Cst1)과 연결되어 있고, 구동 박막 트랜지스터(T1)의 소스 전극(S1)은 제1 발광 제어 박막 트랜지스터(T5)를 경유하여 구동 전압선(172)과 연결되어 있으며, 구동 박막 트랜지스터(T1)의 드레인 전극(D1)은 제2 발광 제어 박막 트랜지스터(T6)를 경유하여 유기 발광 다이오드(OLED)의 애노드(anode)와 전기적으로 연결되어 있다. 구동 박막 트랜지스터(T1)는 스위칭 박막 트랜지스터(T2)의 스위칭 동작에 따라 데이터 신호(Dm)를 전달받아 유기 발광 다이오드(OLED)에 구동 전류를 공급한다.
스위칭 박막 트랜지스터(T2)의 게이트 전극(G2)은 스캔선(121)과 연결되어 있고, 스위칭 박막 트랜지스터(T2)의 소스 전극(S2)은 데이터선(171)과 연결되어 있으며, 스위칭 박막 트랜지스터(T2)의 드레인 전극(D2)은 구동 박막 트랜지스터(T1)의 소스 전극(S1)과 연결되어 있는 동시에 제1 발광 제어 박막 트랜지스터(T5)을 경유하여 구동 전압선(172)과 연결되어 있다. 스위칭 박막 트랜지스터(T2)는 스캔선(121)을 통해 전달받은 스캔 신호(Sn)에 따라 턴 온되어 데이터선(171)으로 전달된 데이터 신호(Dm)을 구동 박막 트랜지스터(T1)의 소스 전극으로 전달하는 스위칭 동작을 수행한다.
보상 박막 트랜지스터(T3)의 게이트 전극(G3)은 스캔선(121)에 연결되어 있고, 보상 박막 트랜지스터(T3)의 소스 전극(S3)은 구동 박막 트랜지스터(T1)의 드레인 전극(D1) 및 유기 발광 다이오드(OLED)의 애노드(anode)와 연결되어 있으며, 보상 박막 트랜지스터(T3)의 드레인 전극(D3)은 부스팅 캐패시터(Cb)의 일단(Cb1) 및 초기화 박막 트랜지스터(T4)의 드레인 전극(D4)과 연결되어 있다. 보상 박막 트랜지스터(T3)는 스캔선(121)을 통해 전달받은 스캔 신호(Sn)에 따라 턴 온되어 구동 박막 트랜지스터(T1)의 게이트 전극(G1)과 드레인 전극(D1)을 서로 연결하여 구동 박막 트랜지스터(T1)를 다이오드 연결시킨다. 따라서, 다이오드 연결된 구동 박막 트랜지스터(T1)를 통해 구동 전류가 흐르게 된다.
초기화 박막 트랜지스터(T4)의 게이트 전극(G4)은 이전 스캔선(122)과 연결되어 있고, 초기화 박막 트랜지스터(T4)의 소스 전극(S4)은 초기화 전압선(124)와 연결되어 있으며, 초기화 박막 트랜지스터(T4)의 드레인 전극(D4)은 부스팅 캐패시터의 일단(Cb1), 스토리지 캐패시터의 일단(Cst1), 보상 박막 트랜지스터(T3)의 드레인 전극(D3) 및 구동 박막 트랜지스터(T1)의 게이트 전극(G1)과 연결되어 있다. 초기화 박막 트랜지스터(T4)는 이전 스캔선(122)을 통해 전달받은 이전 스캔 신호(Sn-1)에 따라 턴 온되어 초기화 전압(Vint)을 구동 박막 트랜지스터(T1)의 게이트 전극(G1)에 전달하여 구동 박막 트랜지스터(T1)의 게이트 전극(G1)의 전압을 초기화시키는 초기화 동작을 수행한다.
제1 발광 제어 박막 트랜지스터(T5)의 게이트 전극(G5)은 발광 제어선(123)과 연결되어 있으며, 제1 발광 제어 박막 트랜지스터(T5)의 소스 전극(S5)은 구동 전압선(172)와 연결되어 있고, 제1 발광 제어 박막 트랜지스터(T5)의 드레인 전극(D5)은 구동 박막 트랜지스터(T1)의 소스 전극(S1) 및 스위칭 박막 트랜지스터(T2)의 드레인 전극(S2)와 연결되어 있다.
제2 발광 제어 박막 트랜지스터(T6)의 게이트 전극(G6)은 발광 제어선(123)과 연결되어 있으며, 제2 발광 제어 박막 트랜지스터(T6)의 소스 전극(S6)은 제1 발광 제어 박막 트랜지스터(T5)의 드레인 전극(D5)과 연결되어 있고, 제2 발광 제어 박막 트랜지스터(T6)의 드레인 전극(D6)은 유기 발광 다이오드(OLED)의 애노드(anode)와 전기적으로 연결되어 있다. 제1 발광 제어 박막 트랜지스터(T5) 및 제2 발광 제어 박막 트랜지스터(T6)는 발광 제어선(123)을 통해 전달받은 발광 제어 신호(En)에 따라 턴 온되어 구동 전압(ELVDD)은 유기 발광 다이오드(OLED)에 전달되어 유기 발광 다이오드(OLED)에 구동 전류가 흐르게 된다.
스위칭 박막 트랜지스터(T2)의 게이트 전극(G2)과 연결된 스캔선(121)은 부스팅 캐패시터(Cb)의 타단(Cb2)과 연결되어 있고, 부스팅 캐패시터(Cb)의 일단(Cb1)은 구동 박막 트랜지스터(T1)의 게이트 전극(G1)과 연결되어 있다.
스토리지 캐패시터(Cst)의 타단(Cst2)은 구동 전압선(172)과 연결되어 있으며, 유기 발광 다이오드(OLED)의 캐소드(cathode)는 공통 전압(ELVSS)과 연결되어 있다. 이에 따라, 유기 발광 다이오드(OLED)는 구동 박막 트랜지스터(T1)로부터 구동 전류를 전달받아 발광함으로써 화상을 표시한다.
이하에서 본 실시예에 따른 유기 발광 표시 장치의 한 화소의 구체적인 동작 과정을 상세히 설명한다.
우선, 초기화 기간 동안 이전 스캔선(122)을 통해 로우 레벨(low level)의 이전 스캔 신호(Sn-1)가 공급된다. 그러면, 로우 레벨의 이전 스캔 신호(Sn-1)에 대응하여 초기화 박막 트랜지스터(T4)가 턴 온(Turn on)되며, 초기화 전압선(124)으로부터 초기화 박막 트랜지스터(T4)를 통해 초기화 전압(Vint)이 구동 박막 트랜지스터(T1)로 공급되어 구동 박막 트랜지스터(T1)가 초기화된다.
이 후, 데이터 프로그래밍 기간 동안 스캔선(121)을 통해 로우 레벨의 스캔 신호(Sn)가 공급된다. 그러면, 로우 레벨의 스캔 신호(Sn)에 대응하여 스위칭 박막 트랜지스터(T2) 및 보상 박막 트랜지스터(T3)가 턴 온된다.
이 때, 구동 박막 트랜지스터(T1)는 보상 박막 트랜지스터(T3)에 의해 다이오드 연결되는 형태로 턴 온되며, 특히 앞선 초기화 기간 동안 구동 박막 트랜지스터(T1)가 초기화되었으므로 구동 박막 트랜지스터(T1)는 순방향으로 다이오드 연결된다. 따라서, 데이터선(171)으로부터 공급된 데이터 신호(Dm)가 스위칭 박막 트랜지스터(T2), 구동 박막 트랜지스터(T1) 및 보상 박막 트랜지스터(T3)를 경유하며, 이로 인해 스토리지 캐패시터(Cst)에는 데이터 신호(Dm)와 구동 박막 트랜지스터(T1)의 문턱 전압(Threshold voltage, Vth)의 차에 대응하는 전압이 저장된다.
이 후, 스캔 신호(Sn)의 공급이 중단되면서 스캔 신호(Sn)의 전압 레벨이 하이 레벨(high level)로 변경되면, 부스팅 캐패시터(Cb)의 커플링 작용에 의해 구동 박막 트랜지스터(T1)의 게이트 전극(G1)에 인가되는 전압이 스캔 신호(Sn)의 전압 변동폭에 대응하여 변경된다. 이때, 스토리지 캐패시터(Cst)와 부스팅 캐패시터(Cb) 간의 차지 쉐어링(charge sharing)에 의해 구동 박막 트랜지스터(T1)의 게이트 전극(G1)에 인가되는 전압이 변경되므로, 구동 게이트 전극(G1)에 인가되는 전압 변화량은 스캔 신호(Sn)의 전압 변동폭과 더불어, 스토리지 캐패시터(Cst) 및 부스팅 캐패시터(Cb) 간의 차지 쉐어링(charge sharing) 값에 비례하여 변동된다.
이 후, 발광 기간 동안 발광 제어선(123)으로부터 공급되는 발광 제어 신호(En)가 하이 레벨에서 로우 레벨로 변경된다. 그러면, 발광 기간 동안 로우 레벨의 발광 제어 신호(En)에 의해 제1 발광 제어 박막 트랜지스터(T5) 및 제2 발광 제어 박막 트랜지스터(T6)가 턴 온된다. 이에 의해, 구동 전압(ELVDD)은 구동 전압선(172)을 통해 제1 발광 제어 박막 트랜지스터(T5), 구동 박막 트랜지스터(T1), 제2 발광 제어 박막 트랜지스터(T6) 및 유기 발광 다이오드(OLED)를 경유하여 공통 전압(ELVSS)으로의 경로로 구동 전류가 흐르게 된다.
이러한 구동 전류는 구동 박막 트랜지스터(T1)에 의해 제어되는 것으로서, 구동 박막 트랜지스터(T1)는 자신의 게이트 전극(G1)에 공급되는 전압에 대응하는 크기의 구동 전류를 발생시킨다. 이때, 상술한 데이터 프로그래밍 기간 동안 스토리지 캐패시터(Cst)에는 구동 박막 트랜지스터(T1)의 문턱 전압이 반영된 전압이 저장되었으므로, 발광 기간 동안 구동 박막 트랜지스터(T1)의 문턱 전압이 보상된다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
100: 표시 기판 110 : 기판
120 : 보조층 140, 160, 180: 절연층
142 : 공통 전압선 산화 방지층 145 : 게이트 전극 산화 방지층
125d, 125c : 게이트 전극 173d, 173c : 소스 전극
175d, 175c : 드레인 전극 154d, 154c : 반도체 층
250 : 공통 전압선 350 : 화소 정의막

Claims (17)

  1. 화상이 표시되는 복수의 화소가 위치하는 표시 영역 및 상기 표시 영역을 둘러싸는 주변 영역을 포함하는 기판,
    상기 기판 위의 상기 표시 영역에 위치하는 구동 반도체층,
    상기 구동 반도체층 위에 위치하는 구동 게이트 전극,
    상기 기판 위의 상기 주변 영역에 배치되고, 상기 구동 게이트 전극과 동일한 층으로 이루어지는 공통 전압선,
    상기 구동 게이트 전극 위에 배치되어 있는 구동 게이트 전극 산화 방지층,
    상기 공통 전압선 위에 배치되어 있는 공통 전압선 산화 방지층,
    상기 구동 반도체층, 상기 구동 게이트 전극, 상기 공통 전압선, 상기 구동 게이트 전극 산화 방지층 및 상기 공통 전압선 산화 방지층의 위에 위치하는 층간 절연막,
    상기 층간 절연막 위의 상기 표시 영역에 위치하는 구동 소스 전극 및 구동 드레인 전극,
    상기 층간 절연막 위의 상기 주변 영역에 위치하고, 상기 구동 소스 전극 및 상기 구동 드레인 전극과 동일한 층으로 이루어지는 공통 전압 인가 전극, 그리고
    상기 공통 전압 인가 전극과 상기 공통 전압선은 상기 층간 절연막에 형성되어 있는 제1 접촉 구멍을 통해 서로 연결되고,
    상기 제1 접촉 구멍은 상기 공통 전압선 산화 방지층과 중첩하지 않는 유기 발광 표시 장치.
  2. 제1항에서,
    상기 구동 게이트 전극 및 상기 공통 전압선은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 몰리브덴-텅스텐 합금(MoW), 구리(Cu) 중 적어도 하나를 포함하고,
    상기 구동 게이트 전극 산화 방지층 및 상기 공통 전압선 산화 방지층은 투명한 도전성 금속산화물을 포함하는 유기 발광 표시 장치.
  3. 제2항에서,
    상기 구동 게이트 전극 및 상기 공통 전압선은 알루미늄(Al)을 포함하는 제1층, 상기 제1층 위에 위치하고, 몰리브덴(Mo)을 포함하는 제2층을 포함하고,
    상기 구동 게이트 전극 산화 방지층 및 상기 공통 전압선 산화 방지층은 산화인듐주석(ITO)을 포함하는 유기 발광 표시 장치.
  4. 제1항에서,
    상기 구동 소스 전극, 상기 구동 드레인 전극 및 상기 공통 전압 인가 전극 위에 배치되는 보호막, 그리고
    상기 보호막 위의 상기 표시 영역에 위치하고, 상기 구동 드레인 전극에 연결되어 있는 화소 전극을 더 포함하는 유기 발광 표시 장치.
  5. 제4항에서,
    상기 보호막의 위 및 상기 화소 전극의 가장자리에 배치되어 화소 전극을 노출하는 화소 정의막을 더 포함하는 유기 발광 표시 장치.
  6. 제5항에서,
    상기 노출된 화소 전극 위에 배치되어 있는 유기 발광층, 그리고 상기 유기 발광층 및 상기 화소 정의막 위에 배치되어 있는 공통 전극을 더 포함하는 유기 발광 표시 장치.
  7. 제6항에서,
    상기 화소 정의막과 상기 보호막은 상기 공통 전압 인가 전극의 일부를 노출하는 제 2 접촉 구멍을 가지는 유기 발광 표시 장치.
  8. 제7항에서,
    상기 공통 전극은 제2 접촉 구멍을 통하여 상기 공통 전압 인가 전극과 연결된 유기 발광 표시 장치.
  9. 제4항에서,
    상기 층간 절연막을 사이에 두고 있는 제1 축전판과 제2 축전판을 포함하는 커패시터를 더 포함하는 유기 발광 표시 장치.
  10. 제9항에서,
    상기 제1 축전판은 상기 구동 게이트 전극과 동일한 층으로 이루어지고,
    상기 제2 축전판은 상기 구동 소스 전극 및 상기 구동 드레인 전극과 동일한 층으로 이루어지는 유기 발광 표시 장치.
  11. 기판 위에 반도체를 형성하는 단계,
    상기 반도체 위에 제1 절연층을 형성하는 단계,
    상기 제1 절연층 위에 구동 게이트 전극 및 공통 전압선을 형성하는 단계,
    상기 구동 게이트 전극 및 상기 공통 전압선의 위에 구동 게이트 산화 방지층 및 공통 전압선 산화 방지층을 형성하는 단계,
    상기 공통 전압선이 노출되도록 상기 공통 전압선 산화 방지층의 일부를 식각하는 단계,
    상기 구동 게이트 전극 및 상기 공통 전압선 위에, 상기 공통 전압선 산화 방지층과 중첩하지 않는 접촉 구멍을 가지는 제2 절연층을 형성하는 단계, 그리고
    상기 접촉 구멍을 통해 상기 공통 전압선과 연결되는 공통 전압 인가 전극을 형성하는 단계를 포함하는 유기 발광 표시 장치의 제조 방법.
  12. 제11항에서,
    상기 구동 게이트 전극 및 상기 공통 전압선을 형성하는 단계는, 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 몰리브덴-텅스텐 합금(MoW), 구리(Cu) 가운데 선택된 하나 이상의 물질을 이용하여 형성하고,
    상기 구동 게이트 전극 산화 방지층 및 상기 공통 전압선 산화 방지층을 형성하는 단계는 투명한 도전성 금속산화물을 이용하여 형성하는 유기 발광 표시 장치의 제조 방법.
  13. 제12항에서,
    상기 구동 게이트 전극 및 상기 공통 전압선을 형성하는 단계는, 알루미늄(Al)을 포함하는 제1층을 형성하는 단계, 및 상기 제1층 위에 위치하고, 몰리브덴(Mo)을 포함하는 제2층을 형성하는 단계를 포함하고,
    상기 구동 게이트 전극 산화 방지층 및 상기 공통 전압선 산화 방지층을 형성하는 단계는 산화인듐주석(ITO)을 포함하여 형성하는 유기 발광 표시 장치의 제조 방법.
  14. 제11항에서,
    상기 제2 절연층 위에 구동 소스 전극 및 구동 드레인 전극을 형성하는 단계,
    상기 구동 소스 전극, 상기 구동 드레인 전극 및 상기 공통 전압 인가 전극 위에 제3 절연층을 형성하는 단계, 그리고
    상기 제3 절연층 위에 상기 구동 드레인 전극에 연결되어 있는 화소 전극을 형성하는 단계를 더 포함하는 유기 발광 표시 장치의 제조 방법.
  15. 제14항에서,
    상기 제3 절연층의 위 및 상기 화소 전극의 가장자리에 화소 정의막을 형성하는 단계를 더 포함하고,
    상기 화소 정의막은 상기 화소 전극을 노출하는 유기 발광 표시 장치의 제조 방법.
  16. 제15항에서,
    상기 노출된 화소 전극 위에 유기 발광층을 형성하는 단계, 그리고
    상기 유기 발광층 및 상기 화소 정의막 위에 공통 전극을 형성하는 단계를 더 포함하는 유기 발광 표시 장치의 제조 방법.
  17. 제16항에서,
    상기 화소 정의막과 상기 제3 절연층에 상기 공통 전압 인가 전극의 일부를 노출하는 제2 접촉 구멍을 형성하는 단계를 더 포함하는 유기 발광 표시 장치의 제조 방법.
KR1020150114903A 2015-08-13 2015-08-13 유기 발광 표시 장치 및 그 제조 방법 Active KR102561113B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020150114903A KR102561113B1 (ko) 2015-08-13 2015-08-13 유기 발광 표시 장치 및 그 제조 방법
US15/014,570 US10276644B2 (en) 2015-08-13 2016-02-03 Organic light emitting diode display and manufacturing method thereof
US16/372,246 US10811487B2 (en) 2015-08-13 2019-04-01 Organic light emitting diode display and manufacturing method thereof
US17/026,991 US11450728B2 (en) 2015-08-13 2020-09-21 Organic light emitting diode display and manufacturing method thereof
US17/946,043 US12225790B2 (en) 2015-08-13 2022-09-16 Organic light emitting diode display and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150114903A KR102561113B1 (ko) 2015-08-13 2015-08-13 유기 발광 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20170020676A KR20170020676A (ko) 2017-02-23
KR102561113B1 true KR102561113B1 (ko) 2023-07-28

Family

ID=57996066

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150114903A Active KR102561113B1 (ko) 2015-08-13 2015-08-13 유기 발광 표시 장치 및 그 제조 방법

Country Status (2)

Country Link
US (4) US10276644B2 (ko)
KR (1) KR102561113B1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108886073B (zh) 2015-12-24 2022-01-11 维耶尔公司 竖直固态器件
KR102483894B1 (ko) * 2016-04-05 2023-01-02 삼성디스플레이 주식회사 표시 장치
KR102716398B1 (ko) * 2016-06-17 2024-10-11 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
US11721784B2 (en) 2017-03-30 2023-08-08 Vuereal Inc. High efficient micro devices
US11600743B2 (en) 2017-03-30 2023-03-07 Vuereal Inc. High efficient microdevices
CN110709989B (zh) * 2017-03-30 2023-12-01 维耶尔公司 垂直固态装置
TWI641128B (zh) * 2017-07-10 2018-11-11 英屬開曼群島商錼創科技股份有限公司 顯示裝置
CN107394052B (zh) * 2017-08-31 2024-01-09 京东方科技集团股份有限公司 一种有机发光二极管器件及其制备方法、显示装置
CN107871776B (zh) * 2017-10-31 2020-10-16 昆山国显光电有限公司 有机电致发光器件、显示器及移动通信设备
KR102588308B1 (ko) * 2018-04-04 2023-10-12 삼성디스플레이 주식회사 표시 장치, 그 제조 방법 및 글라스 스택
KR102583898B1 (ko) * 2018-04-30 2023-10-04 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
KR102630171B1 (ko) * 2018-07-20 2024-01-26 엘지디스플레이 주식회사 터치 센서를 구비하는 표시장치
CN112530374B (zh) * 2019-04-04 2022-04-19 上海中航光电子有限公司 驱动电路及其驱动方法、面板及其驱动方法
CN111863833B (zh) * 2019-04-30 2024-03-29 成都辰显光电有限公司 一种驱动背板结构、显示面板及驱动背板结构制备方法
CN111312724B (zh) * 2020-02-24 2023-04-07 合肥鑫晟光电科技有限公司 一种阵列基板、其制作方法及显示装置
US11665944B2 (en) 2020-08-06 2023-05-30 Chengdu Boe Optoelectronics Technology Co., Ltd. Display panel and display device
WO2022067581A1 (zh) * 2020-09-29 2022-04-07 京东方科技集团股份有限公司 显示面板及显示装置
KR20240111558A (ko) * 2023-01-10 2024-07-17 엘지디스플레이 주식회사 진동 장치 및 이를 포함하는 장치
CN119907410B (zh) * 2024-09-20 2025-11-21 合肥维信诺科技有限公司 显示面板及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070096633A1 (en) 2005-11-03 2007-05-03 Lee Keun-Soo Flat panel display apparatus

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100303443B1 (ko) 1998-10-29 2002-09-27 삼성전자 주식회사 액정표시장치용박막트랜지스터기판및그제조방법
EP1760776B1 (en) 2005-08-31 2019-12-25 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device with flexible substrate
US7812523B2 (en) * 2005-11-15 2010-10-12 Samsung Electronics Co., Ltd. Display device having an auxiliary electrode for improved common voltage and fabricating method thereof
TWI339442B (en) * 2005-12-09 2011-03-21 Samsung Mobile Display Co Ltd Flat panel display and method of fabricating the same
KR101182231B1 (ko) * 2010-06-04 2012-09-12 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP2012033836A (ja) 2010-08-03 2012-02-16 Canon Inc トップゲート型薄膜トランジスタ及びこれを備えた表示装置
KR20120032904A (ko) * 2010-09-29 2012-04-06 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101825053B1 (ko) * 2011-01-11 2018-02-05 삼성디스플레이 주식회사 유기발광표시장치의 제조방법
KR20120096301A (ko) 2011-02-22 2012-08-30 삼성전자주식회사 매립형 채널 어레이 트랜지스터를 포함하는 반도체 소자의 제조 방법
US9646829B2 (en) 2011-03-04 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR101815256B1 (ko) * 2011-06-28 2018-01-08 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
KR101810047B1 (ko) * 2011-07-28 2017-12-19 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
KR101438039B1 (ko) 2012-05-24 2014-11-03 엘지디스플레이 주식회사 산화물 박막 트랜지스터, 그 제조방법, 이를 구비한 표시장치 및 그 제조방법
KR101990550B1 (ko) * 2012-10-26 2019-06-19 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 리페어 방법
KR102116896B1 (ko) 2013-10-14 2020-06-01 삼성디스플레이 주식회사 유기 발광 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070096633A1 (en) 2005-11-03 2007-05-03 Lee Keun-Soo Flat panel display apparatus

Also Published As

Publication number Publication date
US11450728B2 (en) 2022-09-20
US20230073879A1 (en) 2023-03-09
US20170047391A1 (en) 2017-02-16
US10811487B2 (en) 2020-10-20
KR20170020676A (ko) 2017-02-23
US10276644B2 (en) 2019-04-30
US20210013292A1 (en) 2021-01-14
US12225790B2 (en) 2025-02-11
US20190229179A1 (en) 2019-07-25

Similar Documents

Publication Publication Date Title
KR102561113B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US9245934B2 (en) Organic light-emitting display apparatus having bi-directional light emission and method of manufacturing the same
KR101254748B1 (ko) 유기전계발광표시장치 및 이의 제조방법
KR102021028B1 (ko) 유기 발광 표시 장치
KR102119159B1 (ko) 유기 발광 표시 장치
JP2018097361A (ja) 有機発光表示装置およびその製造方法
KR102443645B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102116896B1 (ko) 유기 발광 표시 장치
US10243033B2 (en) Organic light emitting diode display and manufacturing method thereof
US12310201B2 (en) Display device with slits and island-shaped protruding portions in the bending regions
KR20150005108A (ko) 표시장치
KR101796934B1 (ko) 반사 전극을 구비한 유기전계발광 표시장치 및 그 제조 방법
KR20210052651A (ko) 유기발광표시장치
US9893087B2 (en) Thin film transistor substrate, display apparatus including thin film transistor substrate, method of manufacturing thin film transistor substrate, and method of manufacturing display apparatus
KR102247825B1 (ko) 칼라 필터를 구비한 하부 발광형 유기발광 다이오드 표시장치 및 그 제조 방법
CN116438943A (zh) 显示装置
KR101679066B1 (ko) 유기전계발광표시장치와 이의 제조방법
KR101367000B1 (ko) 유기전계발광표시장치
US12532643B2 (en) Display device
KR101577819B1 (ko) 유기전계발광표시장치
KR20100074748A (ko) 유기전계발광표시장치
KR102863290B1 (ko) 유기 발광 표시 장치
KR101613730B1 (ko) 유기전계발광표시장치와 이의 제조방법
KR101939798B1 (ko) 유기전계발광표시장치
KR20100055255A (ko) 유기전계발광표시장치

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000