KR102258466B1 - 전계 효과 트랜지스터, 이의 제조 방법, 디스플레이 소자, 이미지 디스플레이 디바이스, 및 시스템 - Google Patents

전계 효과 트랜지스터, 이의 제조 방법, 디스플레이 소자, 이미지 디스플레이 디바이스, 및 시스템 Download PDF

Info

Publication number
KR102258466B1
KR102258466B1 KR1020197004462A KR20197004462A KR102258466B1 KR 102258466 B1 KR102258466 B1 KR 102258466B1 KR 1020197004462 A KR1020197004462 A KR 1020197004462A KR 20197004462 A KR20197004462 A KR 20197004462A KR 102258466 B1 KR102258466 B1 KR 102258466B1
Authority
KR
South Korea
Prior art keywords
metal
oxide
active layer
field effect
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020197004462A
Other languages
English (en)
Other versions
KR20190027913A (ko
Inventor
미네히데 구사야나기
나오유키 우에다
유키 나카무라
유키코 아베
신지 마츠모토
유지 소네
료이치 사오토메
사다노리 아라에
Original Assignee
가부시키가이샤 리코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 리코 filed Critical 가부시키가이샤 리코
Priority claimed from PCT/JP2017/025827 external-priority patent/WO2018016456A1/en
Publication of KR20190027913A publication Critical patent/KR20190027913A/ko
Application granted granted Critical
Publication of KR102258466B1 publication Critical patent/KR102258466B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H01L29/7869—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • H01L27/3262—
    • H01L29/45—
    • H01L29/517—
    • H01L29/66969—
    • H01L29/78618—
    • H01L29/78621—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Pharmaceuticals Containing Other Organic And Inorganic Compounds (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

전계 효과 트랜지스터는, 게이트 전압을 인가하도록 구성되는 게이트 전극, 전류를 취출하도록 구성되는 소스 전극 및 드레인 전극, 소스 전극과 드레인 전극 사이에 배치되며 산화물 반도체로 형성되는 활성 층, 및 게이트 전극과 활성 층 사이에 배치되는 게이트 절연 층을 포함하고, 소스 전극 및 드레인 전극은 각각, 금속으로 형성된 금속 영역 및 하나 이상의 금속 산화물로 형성된 산화물 영역을 포함하고, 소스 전극 및 드레인 전극 각각의 산화물 영역의 일부는 활성 층과 접촉하며, 산화물 영역의 나머지는 활성 층이 아닌 하나 이상의 컴포넌트와 접촉한다.

Description

전계 효과 트랜지스터, 이의 제조 방법, 디스플레이 소자, 이미지 디스플레이 디바이스, 및 시스템
본 개시는 전계 효과 트랜지스터, 이의 제조 방법, 디스플레이 소자, 이미지 디스플레이 디바이스, 및 시스템에 관한 것이다.
액정 디스플레이(LCD; liquid crystal display), 유기 EL(electroluminescence) 디스플레이(OLED; organic EL display), 및 전자 페이퍼와 같은 평판 패널 디스플레이(FPD; Flat panel display)는, 활성 층으로서 비정질 실리콘 또는 다결정질 실리콘이 사용되는 박막 트랜지스터(TFT; thin film transistor)를 포함하는 구동 회로에 의해 구동된다.
FPD의 개발에 있어서, 활성층의 채널 형성 영역에 높은 캐리어 모빌리티 및 소자들 간의 작은 격차(unevenness)를 갖는 산화물 반도체 막을 포함하는 전계 효과 트랜지스터를 포함한 TFT를 제조하고, 전자 디바이스 또는 광학 디바이스에 TFT를 응용하는 기술이 주목받고 있다.
활성 층으로서 작용하는 산화물 반도체를 포함하는 전계 효과 트랜지스터에서, Al의 적층된 금속 막 및 전형적인 금속 재료인 전이 금속(Mo, Ti, 또는 이들의 합금)을 포함한 배리어 층이, 소스 전극 및 드레인 전극을 위한 재료에 사용될 수 있다(예를 들어, PTL 1 참조). 이 경우, 결과적인 트랜지스터는, 트랜지스터의 게이트 전압이 인가되지 않을 때조차도 소스 전극과 드레인 전극 사이에 많은 양의 전류가 흐르는 노멀리-온(normally-on) 전계 효과 트랜지스터가 될 우려가 있다.
일본 특허 출원 공보 제2011-216694호
본 개시는, 활성 층이 될 산화물 반도체가 소스 전극과 산화물 반도체의 계면과 드레인 전극과 산화물 반도체의 계면 사이에서 환원되는 것을 막으며, 단순한 구성 및 유리한 트랜지스터 특성을 갖는 전계 효과 트랜지스터를 제공하기 위한 목적을 갖는다.
전술한 문제를 해결하기 위한 수단은 다음과 같다. 즉, 본 개시의 전계 효과 트랜지스터는, 게이트 전압을 인가하도록 구성되는 게이트 전극, 전류를 취출하도록 구성되는 소스 전극 및 드레인 전극, 소스 전극과 드레인 전극 사이에 배치되며 산화물 반도체로 형성되는 활성 층, 및 게이트 전극과 활성 층 사이에 배치되는 게이트 절연 층을 포함한다. 소스 전극 및 드레인 전극은 각각, 금속으로 형성된 금속 영역 및 하나 이상의 금속 산화물로 형성된 산화물 영역을 포함한다. 소스 전극 및 드레인 전극 각각의 산화물 영역의 일부는 활성 층과 접촉하며, 산화물 영역의 나머지는 활성 층이 아닌 하나 이상의 컴포넌트와 접촉한다.
본 개시에 따르면, 활성 층이 될 산화물 반도체가 소스 전극과 산화물 반도체의 계면과 드레인 전극과 산화물 반도체의 계면 사이에서 환원되는 것을 막으며, 단순한 구성 및 유리한 트랜지스터 특성을 갖는 전계 효과 트랜지스터를 제공하는 것이 가능하다.
도 1은 본 개시의 전계 효과 트랜지스터의 하나의 예를 예시한 개략 구조도이다.
도 2는 본 개시의 전계 효과 트랜지스터의 또다른 예를 예시한 개략 구조도이다.
도 3a는 본 개시의 전계 효과 트랜지스터를 제조하기 위한 방법을 예시한 개략 단면도이다(부분 1).
도 3b는 본 개시의 전계 효과 트랜지스터를 제조하기 위한 방법을 예시한 개략 단면도이다(부분 2).
도 3c는 본 개시의 전계 효과 트랜지스터를 제조하기 위한 방법을 예시한 개략 단면도이다(부분 3).
도 3d는 본 개시의 전계 효과 트랜지스터를 제조하기 위한 방법을 예시한 개략 단면도이다(부분 4).
도 3e는 본 개시의 전계 효과 트랜지스터를 제조하기 위한 방법을 예시한 개략 단면도이다(부분 5).
도 4는 본 개시의 전계 효과 트랜지스터의 또다른 예를 예시한 개략 구조도이다.
도 5는 본 개시의 전계 효과 트랜지스터의 또다른 예를 예시한 개략 구조도이다.
도 6은 본 개시의 전계 효과 트랜지스터의 또다른 예를 예시한 개략 구조도이다.
도 7는 본 개시의 전계 효과 트랜지스터의 또다른 예를 예시한 개략 구조도이다.
도 8은 본 개시의 전계 효과 트랜지스터의 또다른 예를 예시한 개략 구조도이다.
도 9는 도 6의 변형예로서 제공되는 본 개시의 전계 효과 트랜지스터의 또다른 예를 예시한 개략 구조도이다.
도 10은 도 7의 변형예로서 제공되는 본 개시의 전계 효과 트랜지스터의 또다른 예를 예시한 개략 구조도이다.
도 11은 도 8의 변형예로서 제공되는 본 개시의 전계 효과 트랜지스터의 또다른 예를 예시한 개략 구조도이다.
도 12는 이미지 디스플레이 디바이스를 제시하는 도면이다.
도 13은 본 개시의 디스플레이 소자의 하나의 예를 제시하는 도면이다.
도 14는 디스플레이 소자에서 유기 EL 소자와 전계 효과 트랜지스터 간의 위치 관계의 하나의 예를 예시한 개략 구조도이다.
도 15는 디스플레이 소자에서 유기 EL 소자와 전계 효과 트랜지스터 간의 위치 관계의 또다른 예를 예시한 개략 구조도이다.
도 16은 유기 EL 소자의 하나의 예를 예시한 개략 구조도이다.
도 17은 디스플레이 제어 디바이스를 제시하는 도면이다.
도 18은 액정 디스플레이를 제시하는 도면이다.
도 19는 도 18에서의 디스플레이 소자를 제시하는 도면이다.
도 20은 비교예 1의 전계 효과 트랜지스터를 예시한 개략 구조도이다.
도 21은 비교예 2의 전계 효과 트랜지스터를 예시한 개략 구조도이다.
전계 효과 트랜지스터에서, 활성 층으로서 작용하는 산화물 반도체가 1×1015 cm-3 내지 1×1016 cm-3의 전자 캐리어 농도를 가지며, 낮은 일함수를 갖는 금속(예를 들어, Al)이 소스 전극 및 드레인 전극으로서 사용될 경우, 획득되는 트랜지스터 특성으로는 높은 전계 효과 모빌리티, 높은 온/오프 비, 및 상승 전압의 작은 절대값이 있다는 것이 알려져 있다. 한편, 전자 캐리어 농도가 1.0×1018 cm-3 이상일 경우, 획득되는 트랜지스터 특성으로는 작은 온/오프 비 및 상승 전압의 큰 절대값이 있다(예를 들어, 일본 특허 출원 공보 제2010-62546호 참조).
또한, 전자 캐리어 농도가 1.0×1018 cm-3 이상일 경우에도, 금속(예를 들어, 깊은 일함수를 갖는 Au)을 소스 전극 및 드레인 전극으로 통합시키면, 높은 전계 효과 모빌리티, 높은 온/오프 비, 및 상승 전압의 작은 절대값과 같은 트랜지스터 특성을 얻는 것을 가능하게 하는 것으로 보고되어 있다(예를 들어, 일본 특허 출원 공보 제2015-046568호 참조).
상기 언급된 바와 같이, 산화물 반도체의 전자 캐리어 농도가 원하는 값으로 제어되고 적합한 재료가 소스 전극 및 드레인 전극에 선택될 경우, 높은 전계 효과 모빌리티, 높은 온/오프 비, 및 상승 전압의 작은 절대값과 같은 트랜지스터 특성을 얻는 것이 가능하다.
그러나, 활성 층을 형성하도록 산화물 반도체의 전자 캐리어 농도가 상기에 기재된 바와 같이 원하는 값으로 제어되었다 해도, 산화되지 않은 이러한 금속(예컨대, Au 또는 Pt)이 소스 전극 및 드레인 전극으로서 사용되지 않는 한, 다음 현상이 일어날 것이다. 즉, 산화물 반도체와 드레인 전극 및 소스 전극의 각각 사이의 접촉 계면에서, 전극이 될 금속 재료는 산화물 반도체에서 산소 원자를 빼앗으며, 따라서 산화물 반도체에 산소 베이컨시가 형성되어 산화물 반도체의 전자 캐리어 농도를 증가시킨다. 이는 캐리어 생성 소스로서 산소 베이컨시를 주로 사용하는 산화물 반도체를 활성층으로서 사용하는 전계 효과 트랜지스터에서 트랜지스터 특성의 저하 및 편차를 초래할 수 있다.
예를 들어, 활성 층에 산화물 반도체를 사용하는 전계 효과 트랜지스터에서, 일부 경우에 Au, Pt, 및 기타 화학적 안정 금속이 아닌, 화학적으로 안정한 금속이 아닌 전이 금속(예컨대, Mo)이 소스 전극 및 드레인 전극의 재료에 사용된다. 이 경우, 산화물 반도체와 접촉하는 영역에서, 전극은 산화물 반도체의 산소 원자를 빼앗으며, 산화물 반도체의 환원을 일으킨다. 산화물 반도체의 환원은 산화물 반도체의 산소 베이컨시를 야기하며, 전자 캐리어 농도가 증가하게 된다. 그 결과, 결과적인 트랜지스터는, 트랜지스터의 게이트 전압이 인가되지 않을 때조차도 소스 전극과 드레인 전극 사이에 많은 양의 전류가 흐르는 노멀리-온 전계 효과 트랜지스터가 될 우려가 있다.
이러한 상황 하에, 본 발명자들은 광범위한 연구를 실시하였다. 본 발명자들은, 소스 전극 및 드레인 전극의 표면을 산화시키고 활성 층과 접촉하는 소스 전극의 일부 및 드레인 전극의 일부를 산화시킴으로써 금속성 소스 전극 및 금속성 드레인 전극으로 인해 산화물 반도체가 환원되는 것을 방지할 수 있다는 것을 발견하였다. 그 결과, 본 발명자들은 본 발명을 완성하였다.
(전계 효과 트랜지스터)
본 개시의 전계 효과 트랜지스터는, 게이트 전극, 소스 전극, 드레인 전극, 활성 층, 및 게이트 절연 층을 포함하고, 필요한 경우 다른 컴포넌트를 더 포함한다.
<게이트 전극>
게이트 전극은 게이트 전압을 인가하도록 구성된 전극이라면 특별히 한정되지 않으며 의도한 목적에 따라 적절하게 선택될 수 있다.
게이트 전극의 재료는 특별히 한정되지 않고 의도한 목적에 따라 적절하게 선택될 수 있다. 게이트 전극의 재료의 예는, 금속(예컨대, Al, 플래티늄(Pt), 팔라듐(Pd), 금(Au), 은(Ag), Cu, 아연(Zn), Ni, Cr, Ta, Mo, 및 Ti), 금속의 합금, 및 이들 금속의 혼합물을 포함한다. 게이트 전극의 재료는 전도성 산화물(예컨대, 인듐 산화물, 아연 산화물, 주석 산화물, 갈륨 산화물, 및 니오븀 산화물), 이의 복합 화합물, 및 이들의 혼합물일 수 있다.
게이트 전극의 평균 두께는 특별히 한정되지 않고 의도한 목적에 따라 적절하게 선택될 수 있다. 게이트 전극의 평균 두께는 바람직하게 10 nm 내지 1 마이크로미터이고, 보다 바람직하게는 50 nm 내지 300 nm이다.
<소스 전극 및 드레인 전극>
소스 전극 및 드레인 전극은 전류를 취출하도록 구성된 전극이다.
소스 전극 및 드레인 전극은, 소스 전극과 드레인 전극 사이에 미리 결정된 간격이 배치되도록 형성된다.
소스 전극 및 드레인 전극은 각각, 금속으로 형성된 금속 영역 및 하나 이상의 금속 산화물로 형성된 산화물 영역을 포함한다.
소스 전극 및 드레인 전극 각각의 산화물 영역의 일부는 활성 층과 접촉하고, 산화물 영역의 나머지는 활성 층이 아닌 하나 이상의 컴포넌트와 접촉한다.
산화물 영역의 일부가 활성 층과 접촉하는 경우, 소스 전극 및 드레인 전극에 포함된 금속은 산화물 반도체에서의 활성 층이 환원되는 것을 방지한다. 그 결과, 산화물 반도체는 전자 캐리어 농도의 원치않는 증가가 방지될 수 있다.
소스 전극과 드레인 전극 각각에 있는 산화물 영역의, 활성 층과 접촉하는 영역에서의 산소 농도는 예를 들어 금속 영역을 향해 감소한다. 산소 농도의 이러한 변화는 금속의 표면의 산화로 인해 일어난다.
산소 농도는 TEM-EDX(energy dispersive X-ray spectroscopy)를 통해 또는 X-선 광전자 분광법을 통해 깊이 프로파일을 측정함으로써 확인될 수 있다.
금속은 바람직하게 금속 배선으로서의 안정성에 관련하여 전이 금속(단체(單體)) 또는 그의 합금이다.
산화물 영역의 산화물은 보다 바람직하게는 활성 층과의 접촉 저항을 감소시키기 위하여 전도성 산화물이다. 소스 전극 및 드레인 전극의 금속 영역을 형성하는 금속은, 산화물을 형성하면 전도성 산화물을 형성할 수 있는 원소가 바람직하다.
금속은 바람직하게 Ti, Cu, Ni, Cr, V, Nb, Ta, Mo, 및 W로 구성된 그룹으로부터 선택된 적어도 하나를 포함하는데, 전도성 산화물이 형성될 때 산화물 영역의 산소 농도가 제어될 수 있기 때문이다. 산화물 영역을 형성하는 하나 이상의 금속 산화물은 화학양론(stoichiometry)을 충족시키지 않을 수 있다.
산화물 영역은 후공정(post-process)에서의 습식 에칭에 대한 내성에 관련하여 소스 전극의 표면 및 드레인 전극의 표면 상에 형성되는 것이 바람직하다. 소스 전극의 전체 표면 및 드레인 전극의 전체 표면 위에 산화물 영역을 형성하면, 후공정에서 사용될 습식 에칭을 위한 에칭 용액에 대하여, 소스 전극 및 드레인 전극에 대한 에칭 속도 간의 선택비를 충분히 증가시키는 것이 가능하다. 예를 들어, Ti에는 불산계 에칭 용액을 이용한 에칭을 가하는 것으로 알려져 있다. 하지만, 마찬가지로 불산계를 이용해 에칭될, SiO2를 포함하는 절연층의 막이 Ti 상에 형성될 경우, 에칭의 충분한 선택비가 얻어질 수 없다. 그러나, 산화물 영역을 형성하면 에칭의 선택비를 증가시킬 수 있는데, Ti의 표면이 티타늄 산화물이 되기 때문이다.
또한, 하부 접지 및 상부 층에 대한 밀착성(close adhesiveness)에 관련하여, 소스 전극 및 드레인 전극과 접촉하는, 활성층이 아닌 컴포넌트가 산화물로 형성될 경우, 활성층이 아닌 컴포넌트에 대한 밀착성은, 소스 전극 및 드레인 전극으로 형성될 금속 상에 산화물 영역을 형성함으로써 개선된다. 따라서, 산화물 영역이 소스 전극 및 드레인 전극으로 형성될 금속 상에 형성되는 것이 바람직하다.
소스 전극 및 드레인 전극 각각은 제1 층 및 제2 층의 적층 구조를 가질 수 있으며, 제1 층은 금속 영역 및 산화물 영역을 포함하고 제2 층은 금속으로 형성된다.
이 경우에, 제2 층은 바람직하게 제1 층의 금속 영역의 전기 전도성보다 더 높은 전기 전도성을 갖는다. 그 결과, 배선 저항을 감소시키는 것이 가능하다.
제2 층의 금속은 특별히 한정되지 않고 의도한 목적에 따라 적절하게 선택될 수 있다. 제2 층의 금속의 예는 전이 금속의 단체, 전이 금속의 합금, 전형 금속의 단체, 및 전형 금속의 합금을 포함한다.
산화물은 양의 원자가(positive valence)를 갖는 전이 금속 및 전이 금속의 양의 원자가보다 더 큰 양의 원자가를 갖는 치환 도펀트(substitutional dopant)를 포함한다. 금속은 바람직하게 전이 금속의 원소 및 산화물에 대하여 도펀트로서 작용하는 원소를 포함한다. 이 경우, 산화물은 전기 전도성이 개선된다.
산화물에 대하여 도펀트로서 작용하는 원소의 예는, (n+1)족 원소 및 (n+2)족[즉, (n+1)족 이상의 원소] 원소와 같은 제2 금속 원소를 포함하며, 여기에서 n은 제1 전이 금속 원소의 주기율표에서의 족 번호이다.
전이 금속의 원소는 바람직하게 Ti, V, Nb, Ta, Mo, 및 W로 구성된 그룹으로부터 선택된 적어도 하나를 포함한다.
산화물에 대하여 도펀트로서 작용하는 원소는 바람직하게 V, Nb, Ta, Cr, Mo, W, Mn, 및 Re로 구성된 그룹으로부터 선택된 적어도 하나를 포함한다.
산화물이 5가의 Nb가 4가의 Ti로 치환되는 치환 도핑을 겪는 산화물일 경우, 저항은 인접한 활성 층에 비교하여 감소될 수 있으며, 이는 활성 층과 소스 전극 간의 접촉 저항 및 활성 층과 드레인 전극 간의 접촉 저항을 감소시키는 것을 가능하게 한다.
산화물에 대하여 치환 도펀트의 양은 특별히 한정되지 않고 의도한 목적에 따라 적절하게 선택될 수 있다. 치환 도펀트의 양은, 캐리어의 생성 및 생성된 캐리어의 산란 인자에 관련하여, 전이 금속의 양에 비해 바람직하게 0.01 원자% 내지 20 원자%, 보다 바람직하게는 0.1 원자% 내지 10 원자%이다.
산화물 영역의 평균 두께는 특별히 한정되지 않고 의도한 목적에 따라 적절하게 선택될 수 있다. 그러나, 산화물 영역의 평균 두께는 바람직하게 금속 영역의 평균 두께보다 더 얇다.
산화물 영역의 평균 두께는 특별히 한정되지 않고 의도한 목적에 따라 적절하게 선택될 수 있지만, 산화물 영역의 평균 두께는 바람직하게 1 nm 내지 50 nm이다.
하부 컨택(bottom cantact) 전계 효과 트랜지스터에서, 산화물 영역의 존재는 예를 들어 공기 중의 광전자 분광법을 통해 단순히 일함수를 평가함으로써 확인될 수 있다. 상부 컨택(top contact) 전계 효과 트랜지스터에서, 산화물 영역의 존재는 TEM-EDX(에너지 분산형 X-선 분광법)를 통해 또는 X-선 광전자 분광법을 통해 깊이 프로파일을 측정함으로써 확인될 수 있다.
산화물 영역의 일함수는 금속 영역의 일함수보다 더 크다.
소스 전극의 평균 두께 및 드레인 전극의 평균 두께는 특별히 한정되지 않고 의도한 목적에 따라 적절하게 선택될 수 있지만, 바람직하게는 10 nm 내지 1 마이크로미터이고 보다 바람직하게는 50 nm 내지 300 nm이다.
<활성 층>
활성 층은 산화물 반도체로 형성된다.
활성 층은 소스 전극과 드레인 전극 사이에 배치된다.
소스 전극과 드레인 전극 사이에 위치된 활성 층은 채널 영역이 된다.
산화물 반도체는 바람직하게 In, Zn, Sn, 및 Ti로 구성된 그룹으로부터 선택된 적어도 하나를 포함한다.
산화물 반도체는 바람직하게 알칼리 토류 원소들 중 적어도 하나를 포함한다.
산화물 반도체는 바람직하게 희토류 원소들 중 적어도 하나를 포함한다.
산화물 반도체의 예는 n-타입 산화물 반도체를 포함한다.
n-타입 산화물 반도체는 특별히 한정되지 않고 의도한 목적에 따라 적절하게 선택될 수 있다. 그러나, n-타입 산화물 반도체는 바람직하게 인듐, 아연, 주석, 갈륨, 및 티타늄으로 구성된 그룹으로부터 선택된 적어도 하나를 포함한다.
n-타입 산화물 반도체의 예는 ZnO, SnO2, In2O3, TiO2, 및 Ga2O3를 포함한다. 또한, 복수의 금속을 포함하는 산화물(예컨대, In-Zn계 산화물, In-Sn계 산화물, In-Ga계 산화물, Sn-Zn계 산화물, Sn-Ga계 산화물, Zn-Ga계 산화물, In-Zn-Sn계 산화물, In-Ga-Zn계 산화물, In-Sn-Ga계 산화물, Sn-Ga-Zn계 산화물, In-Al-Zn계 산화물, Al-Ga-Zn계 산화물, Sn-Al-Zn계 산화물, In-Hf-Zn계 산화물, 및 In-Al-Ga-Zn계 산화물)이 사용될 수 있다.
또한, n-타입 산화물 반도체는 2가의 양이온, 3가의 양이온, 4가의 양이온, 5가의 양이온, 6가의 양이온, 7가의 양이온, 및 8가의 양이온으로 구성된 그룹으로부터 선택된 적어도 하나의 도펀트로 치환 도핑을 겪는 것이 바람직하고, 도펀트가 금속 이온으로부터 제외된다면, 도펀트의 원자가는 n-타입 산화물 반도체를 구성하는 금속 이온의 원자가보다 더 큰 것이 바람직하다. 여기에서, 치환 도핑은 n-타입 도핑으로 지칭될 수 있다.
치환 도핑된 n-타입 산화물 반도체에서, 모상(mother phase)인 n-타입 산화물 반도체를 구성하는 금속 이온의 일부는 금속 이온의 원자가보다 더 높은 원자가를 갖는 도펀트로 치환되고, 원자가의 차이로 인해 생성된 추가 전자가 n-타입 전도성 캐리어로서 작용하도록 방출된다. 치환 도핑에 의해 생성된 캐리어 전자가 반도체 특성을 담당하는 경우에, 반도체 특성은 보다 안정적으로 된다. 이에 대한 이유는 다음과 같다. 구체적으로, 산소 베이컨시에 기인한 캐리어 전자의 수는, 산소가 반도체와 외부(대기 또는 인접한 층) 사이에 교환될 때 받는 영향(예컨대, 산화-환원 반응 및 막의 표면에의 산소 흡착)에 의해 쉽게 변경된다. 반면에, 치환 도핑에 기인한 캐리어 전자의 수는 이러한 상태 변화의 영향으로부터 비교적 자유롭다.
또한, 치환 도핑에 기인한 캐리어 전자의 수는 유리하게 제어될 수 있고, 원하는 캐리어 농도가 쉽게 달성될 수 있으며, 이는 하나의 장점이다. 상기에 기재된 바와 같이, 산소는 반도체 안팍으로 비교적 쉽게 이동하고, 따라서 산소의 양을 정확하게 제어하거나 산소의 양을 미리 결정된 값으로 유지하는 것이 어렵다. 반면에, 치환 도핑에 기인한 캐리어 전자의 수는 도펀트 원소의 종류 및 도핑 양을 적절하게 선택함으로써 쉽고 정확하게 제어될 수 있다.
활성 층에서의 산소 베이컨시를 감소시키기 위하여, n-타입 산화물 반도체 층(활성 층)의 막 형성 프로세스 동안 더 많은 산소 원자를 막 안으로 도입하는 것이 효과적이다. 예를 들어, n-타입 산화물 반도체 층이 스퍼터링 방법에 의해 형성되는 경우에, 스퍼터링 동안 분위기 중의 산소 농도를 증가시킴으로써 더 적은 산소 베이컨시를 갖는 막이 형성될 수 있다. 대안으로서, n-타입 산화물 반도체 층이 코팅액을 코팅하고 베이킹함으로써 형성되는 경우에, 베이킹 동안 분위기 중의 산소 농도를 증가시킴으로써 더 적은 산소 베이컨시를 갖는 막이 형성될 수 있다.
또한, 산소 베이컨시의 양은 n-타입 산화물 반도체의 조성에 따라 감소될 수 있다. 예를 들어, 산소에 대한 높은 친화도(affinity)를 갖는 금속 원소(예컨대, Si, Ge, Zr, Hf, Al, Ga, Sc, Y, Ln 및 알칼리 토류 금속)의 특정 양을 도입함으로써 산소 베이컨시의 생성이 억제될 수 있다.
도펀트의 종류는 바람직하게 이온 반경, 배위 수, 및 궤도 에너지에 따라 선택된다. 도펀트의 농도는 모상의 재료, 도펀트의 종류, 도펀트에 의해 치환된 사이트, 막 형성 프로세스, 및 원하는 트랜지스터 특성에 따라 적절하게 선택될 수 있다.
이론적으로, 하나의 원자가 치환될 때 생성되는 전자의 수는, 음이온(즉, 도펀트)의 원자가로부터 n-타입 산화물 반도체를 구성하는 모상의 금속 원자의 원자가를 감산함으로써 얻은 값이다. 즉, 더 작은 도핑 양으로 동일 수의 전자를 생성하기 위해 도펀트의 원자가는 큰 것이 바람직하다. 또한, 도펀트의 원자가와 n-타입 산화물 반도체를 구성하는 금속 원자의 원자가 간의 차이는 큰 것이 바람직하다. 도펀트가 과도하게 존재할 경우, 결정 구조 및 원자들의 정렬이 방해되며, 이는 캐리어 전자가 이동하는 것을 막는다. 따라서, 바람직한 실시예는, 필요하고 충분한 양의 캐리어 전자를 가능한 적은 도핑 양으로 생성하는 것이다.
또한, 바람직한 실시예는, 선택된 도펀트가 치환될 원자의 반경에 가까운 이온 반경을 갖는 것이다. 이는 치환 효율의 개선을 이끌며, 캐리어의 생성에 기여하지 않는 불필요한 도펀트가 트랜지스터 특성을 저하시키는 것을 막을 수 있다.
도핑을 통해 캐리어를 생성하는 것의 효율은 트랜지스터 제조시의 다양한 공정 조건에 따라 좌우되므로, 캐리어 생성 효율을 개선할 수 있는 공정 조건을 선택하는 것도 중요하다. 예를 들어, n-타입 산화물 반도체 층이 스퍼터링에 의해 형성될 경우 기판의 온도, n-타입 산화물 반도체 층이 코팅액을 코팅하고 베이킹함으로써 형성될 경우 베이킹 온도, 및 n-타입 산화물 반도체 층의 형성 후에 수행되는 어닐링의 온도를 적절하게 선택함으로써, 더 작은 도핑 양으로 원하는 캐리어 농도가 달성될 수 있다.
도펀트의 농도는 특별히 한정되지 않고 의도한 목적에 따라 적절하게 선택될 수 있다. 도펀트의 농도는 모빌리티 및 상승 특성에 관련하여, 바람직하게 0.01 mol% 내지 10 mol%, 더 바람직하게는 0.01 mol% 내지 5 mol%, 특히 바람직하게는 0.05 mol% 내지 2 mol%이다. 여기에서, mol%는, 반도체에서 치환될 금속 원소의 몰량(즉, n-타입 산화물 반도체에 포함되는, 도펀트로 치환될 금속 이온의 몰량)과 도펀트의 몰량의 합(100%)에 대한, 도펀트의 몰량의 비를 의미한다.
활성 층을 형성하는 n-타입 산화물 반도체는 치환 도핑이 효과적으로 작용하기 위하여 단결정질 또는 다결정질 상태에 있는 것이 바람직하다. X-선 회절(XRD; X-ray diffraction)에 의해 n-타입 산화물 반도체로부터의 회절 피크가 관찰되지 않고 장거리 질서가 존재하지 않는 경우에도(통상적으로 이러한 상태는 비정질 상태로 지칭됨), n-타입 산화물 반도체는 바람직하게 원자들이 단거리에서는 질서를 가지고 정렬되는 견고한(rigid) 구조를 갖는다. 상기 기재된 구조는 다음 이유로 바람직하다. 구체적으로, 모상이 될 산화물 반도체가 비정질성이 높은 재료인 경우에, 치환 도핑 후에도 구조가 국부적으로 안정적인 상태로 변경되고 캐리어는 생성되지 않는다. 견고한 구조를 갖는 산화물의 경우에, 산소 배위 다면체(예컨대, WO6 또는 InO6 8면체) 및 그의 연결 방식(예컨대, InO6 에지 공유 체인)이 유지되고, 치환 도핑이 효과적으로 작용한다. 이 구조에서, 비정질 상태 특유의 말단 상태의 상태 밀도는 작고 따라서 서브갭(sub-gap) 흡수가 작다. 그 결과, 상기 구조를 갖는 재료의 광열화(photodeterioration)는 비정질성이 높은 재료보다 우수하다.
장거리 질서가 존재하는 단결정질 또는 다결정질 상태에서도 도핑은 n-타입 산화물 반도체에 마찬가지로 효과적이다. 전도대가 중금속 이온의 4s, 5s 및 6s 대역으로 형성되는 경우에, 입계로부터의 영향이 작고 다결정질 상태에서도 우수한 특성이 얻어진다. 도핑량이 과도하고 도펀트가 입계에서 분리되는 경우, 도펀트의 농도를 낮추는 것이 바람직하다. 소스 및 드레인 전극과 활성 층 사이의 계면에서 접착력 및 전기적 접촉을 개선하기 위하여 200 ℃ 내지 300 ℃의 온도에서 포스트 어닐링을 수행하는 것도 바람직하다. 또한, 어닐링은 결정도(crystallinity)를 향상시키기 위해 더 높은 온도에서 수행될 수 있다.
활성 층의 평균 두께는 특별히 한정되지 않고 의도한 목적에 따라 적절하게 선택될 수 있지만, 활성 층의 평균 두께는 바람직하게 5 nm 내지 1 마이크로미터, 보다 바람직하게는 10 nm 내지 0.5 마이크로미터이다.
<게이트 절연 층>
게이트 절연 층이 게이트 전극과 활성 층 사이에 배치된 게이트 절연 층이라면, 게이트 절연 층은 특별히 한정되지 않고 의도한 목적에 따라 적절하게 선택될 수 있다.
게이트 절연 층의 재료는 특별히 한정되지 않고 의도한 목적에 따라 적절하게 선택될 수 있다. 게이트 절연 층의 재료의 예는 무기 절연 재료 및 유기 절연 재료를 포함한다.
무기 절연 재료의 예는 실리콘 산화물, 알루미늄 산화물, 탄탈럼 산화물, 티타늄 산화물, 이트륨 산화물, 란탄 산화물, 하프늄 산화물, 지르코늄 산화물, 실리콘 질화물, 알루미늄 질화물, 및 이의 혼합물을 포함한다.
유기 절연 재료의 예는 폴리이미드, 폴리아미드, 폴리아크릴레이트, 폴리비닐 알코올, 및 노볼락 수지를 포함한다.
게이트 절연 층의 평균 두께는 특별히 한정되지 않고 의도한 목적에 따라 적절하게 선택될 수 있지만, 게이트 절연 층의 평균 두께는 바람직하게 50 nm 내지 3 마이크로미터, 보다 바람직하게는 100 nm 내지 1 마이크로미터이다.
<다른 컴포넌트>
다른 컴포넌트의 예는 기판, 절연 층(패시베이션 층), 및 층간 절연 층을 포함한다.
<<기판>>
기판의 형상, 구조, 및 크기는 특별히 한정되지 않고 의도한 목적에 따라 적절하게 선택될 수 있다.
기판은 특별히 한정되지 않고 의도한 목적에 따라 적절하게 선택될 수 있다. 기판의 예는 유리 기판, 세라믹 기판, 플라스틱 기판, 및 필름 기판을 포함한다.
유리 기판의 재료는 특별히 한정되지 않고 의도한 목적에 따라 적절하게 선택될 수 있다. 유리 기판의 재료의 예는 무알칼리 유리 및 실리카 유리를 포함한다.
플라스틱 기판 및 필름 기판의 재료는 특별히 한정되지 않고 의도한 목적에 따라 적절하게 선택될 수 있다. 플라스틱 기판 및 필름 기판의 재료의 예는 폴리카보네이트(PC; polycarbonate), 폴리이미드(PI; polyimide), 폴리에틸렌 테레프탈레이트(PET; polyethylene terephthalate), 및 폴리에틸렌 나프탈레이트(PEN; polyethylene naphthalate)를 포함한다.
<<절연 층(패시베이션 층)>>
바람직한 실시예는, 트랜지스터가 또한 게이트 전극, 소스 전극, 드레인 전극, 활성 층, 및 게이트 절연 층을 포함한 전계 효과 트랜지스터 상에 절연 층(패시베이션 층)이 적층되는 구성을 갖는 것이다. 이 절연 층은 종종, 소스 전극, 드레인 전극, 및 활성 층이 대기 중의 산소 및 수분과 직접 접촉하여 그의 특성을 변화시키는 것을 방지하도록 구성되는 소위 패시베이션 층으로서 작용한다. 또한, 전계 효과 트랜지스터를 포함하는 디스플레이 디바이스에서, 예를 들어 발광 층을 포함하는 디스플레이 소자가 트랜지스터의 상부 상에 적층될 수 있다. 이 경우에, 절연 층은 또한, 트랜지스터의 형상으로부터 비롯된 단차를 흡수하여 표면을 평평하게 하도록 구성되는 소위 레벨링 막으로도 작용한다.
절연 층의 재료는 특별히 한정되지 않고 의도한 목적에 따라 적절하게 선택될 수 있다. 절연 층의 재료의 예는, 이미 대생산에 널리 사용되어 온 재료(예컨대, SiO2, SiON, 및 SiNx)와, 폴리이미드(PI) 및 불소계 수지와 같은 유기 재료를 포함한다.
<<층간 절연 층>>
트랜지스터의 구성으로는, 예를 들어 데이터 선을 위한 배선이 소스 전극 및 드레인 전극에 접속되는 구성 그리고 소스 전극 및 드레인 전극이 활성 층에 직접 커플링되도록 데이터 선이 배치되는 구성이 있다. 전술한 구성에서, 게이트 전극과 데이터 선 사이에 층간 절연 층이 형성되는 것이 바람직하다.
층간 절연 층의 재료는 특별히 한정되지 않고 의도한 목적에 따라 적절하게 선택될 수 있다. 층간 절연 층의 재료의 예는, 이미 대생산에 널리 사용되어 온 재료(예컨대, SiO2, SiON, 및 SiNx)와, 폴리이미드(PI) 및 불소계 수지와 같은 유기 재료를 포함한다. 게이트 절연 층은 패시베이션 층에 사용된 것과 동일한 재료를 가질 수 있다.
층간 절연 층이 절연 막이라면, 층간 절연 층의 체적 저항은 특별히 한정되지 않고 의도한 목적에 따라 적절하게 선택될 수 있다. 층간 절연 층의 체적 저항은 바람직하게 1×1010 Ωcm 이상이고, 보다 바람직하게 1×1012 Ωcm 이상이고, 특히 바람직하게 1×1013 Ωcm 이상이다. 층간 절연 층이 더 작은 절연 특성을 가질 경우, 누설 및 단락 회로와 같은 오작동이 일어날 수 있다.
층간 절연 층의 형성 방법은 특별히 한정되지 않고 의도한 목적에 따라 적절하게 선택될 수 있다. 형성 방법의 예는 다음을 포함한다: (i) 스퍼터링, 스핀 코팅, 또는 슬릿 코팅을 통해 막을 형성하고 포토리소그래피를 통해 막을 패터닝하는 단계; 및 (ii) 잉크젯 인쇄, 나노임프린팅, 노즐 인쇄, 또는 그라비어 인쇄와 같은 인쇄 프로세스를 통해 원하는 형상을 갖는 막을 직접 형성하는 방법.
전계 효과 트랜지스터를 제조하는 방법은 특별히 한정되지 않고 의도한 목적에 따라 적절하게 선택될 수 있지만, 바람직하게는 이하 기재될 본 개시의 전계 효과 트랜지스터의 제조 방법이 있다.
이하, 본 개시의 전계 효과 트랜지스터의 하나의 예를 예시한 개략 단면도가 예시될 것이다.
도 1은 본 개시의 전계 효과 트랜지스터의 하나의 예를 예시한 개략 단면도이다.
도 1에 예시된 전계 효과 트랜지스터는, 기판(11), 소스 전극(12), 드레인 전극(13), 활성 층(14), 게이트 절연 층(15) 및 게이트 전극(16)을 포함한다.
도 1에 예시된 전계 효과 트랜지스터는 상부 게이트/하부 컨택 전계 효과 트랜지스터이다.
소스 전극(12)은 금속 영역(12A) 및 산화물 영역(12B)으로 형성된다.
드레인 전극(13)은 금속 영역(13A) 및 산화물 영역(13B)으로 형성된다.
도 1에 예시된 전계 효과 트랜지스터에서, 소스 전극(12)과 드레인 전극(13)은 미리 결정된 간격을 제공하도록 절연 기판(11) 상에 배치된다. 활성 층(14)은 활성 층(14)에 채널을 형성하기 위해 소스 전극(12)을 구성하는 산화물 영역(12B)의 일부 및 드레인 전극(13)을 구성하는 산화물 영역(13B)의 일부와 접촉하도록 배치된다. 또한, 게이트 절연 층(15)은 소스 전극(12), 드레인 전극(13), 및 활성 층(14)을 덮도록 배치된다. 게이트 전극(16)은 게이트 절연 층(15) 상에 배치된다. 소스 전극(12)을 구성하는 산화물 영역(12B)은 또한 기판(11) 및 게이트 절연 층(15)과 접촉한다. 드레인 전극(13)을 구성하는 산화물 영역(13B)도 또한 기판(11) 및 게이트 절연 층(15)과 접촉한다.
도 2는 전계 효과 트랜지스터의 또다른 예를 예시한 개략 단면도이다.
도 2에 예시된 전계 효과 트랜지스터는 하부 게이트/하부 컨택 전계 효과 트랜지스터이다.
도 2에 예시된 전계 효과 트랜지스터는, 기판(11); 기판(11) 상에 배치된 게이트 전극(16); 게이트 전극(16) 상에 배치된 게이트 절연 층(15); 게이트 절연 층(15) 상에 배치된 소스 전극(12) 및 드레인 전극(13); 및 소스 전극(12)과 드레인 전극(13) 사이에 배치된 활성 층(14)을 포함한다.
소스 전극(12)은 금속 영역(12A) 및 산화물 영역(12B)으로 형성된다.
드레인 전극(13)은 금속 영역(13A) 및 산화물 영역(13B)을 포함한다.
활성 층(14)은 소스 전극(12)을 구성하는 산화물 영역(12B)의 일부 및 드레인 전극(13)을 구성하는 산화물 영역(13B)의 일부와 접촉한다.
소스 전극(12)을 구성하는 산화물 영역(12B)은 또한 게이트 절연 층(15)과 접촉한다. 드레인 전극(13)을 구성하는 산화물 영역(13B)은 또한 게이트 절연 층(15)과 접촉한다.
(전계 효과 트랜지스터를 제조하는 방법)
본 개시의 전계 효과 트랜지스터를 제조하는 방법은, 적어도 소스 전극, 드레인 전극, 및 활성 층을 형성하는 단계를 포함하고, 필요한 경우 게이트 전극을 형성하는 단계 및 게이트 절연 층을 형성하는 단계와 같은 다른 단계를 더 포함한다.
전계 효과 트랜지스터를 제조하는 방법은, 전계 효과 트랜지스터를 제조하는 방법으로서, 전계 효과 트랜지스터는 게이트 전압을 인가하도록 구성되는 게이트 전극; 전류를 취출하도록 구성되는 소스 전극 및 드레인 전극; 소스 전극과 드레인 전극 사이에 배치되고 산화물 반도체로 형성되는 활성 층; 및 게이트 전극과 활성 사이에 배치되는 게이트 절연 층을 포함하고, 소스 전극 및 드레인 전극은 각각, 금속으로 형성된 금속 영역 및 하나 이상의 금속 산화물로 형성된 산화물 영역을 포함하고, 소스 전극 및 드레인 전극 각각의 산화물 영역의 일부는 활성 층과 접촉하는 전계 효과 트랜지스터를 제조하는 방법이다.
전계 효과 트랜지스터를 제조하는 전술한 방법은 본 개시의 전계 효과 트랜지스터를 제조하기 위한 바람직한 방법이다.
<소스 전극, 드레인 전극, 및 활성 층을 형성하는 단계>
<<제1 양태>>
소스 전극, 드레인 전극, 및 활성 층을 형성하는 단계의 하나의 양태(제1 양태)는, 각각이 금속 영역 및 산화물 영역을 갖는 소스 전극 및 드레인 전극을 형성하도록 금속 층의 표면을 산화시키는 처리(treatment); 및 형성된 소스 전극 및 형성된 드레인 전극 각각의 산화물 영역의 일부와 접촉하도록 활성 층을 형성하는 처리를 포함한다.
제1 양태에서 소스 전극 및 드레인 전극을 형성하는 전술한 처리는, 처리가 소스 전극 및 드레인 전극을 형성하도록 금속 층의 표면을 산화시키는 단계라면, 특별히 한정되지 않고 의도한 목적에 따라 적절하게 선택될 수 있다. 처리의 예는, 금속 층을 가열하는 열 처리 및 금속 층을 플라즈마로 조사하는 플라즈마 처리를 포함한다.
<<제2 양태>>
소스 전극, 드레인 전극, 및 활성 층을 형성하는 단계의 또다른 하나의 양태(제2 양태)는, 활성 층을 형성하는 처리; 및 산화물 영역의 일부가 형성된 활성 층과 접속하도록 산화물 영역을 형성하고 각각이 산화물 영역 및 금속 영역을 포함하는 소스 전극 및 드레인 전극을 형성하도록 산화물 영역 상에 금속 영역을 더 형성하는 처리를 포함한다.
제2 양태에서 소스 전극 및 드레인 전극을 형성하는 처리의 예는, 금속 층 및 전도성 산화물 층을 적층하는 처리를 포함한다.
<<제3 양태>>
소스 전극, 드레인 전극, 및 활성 층을 형성하는 단계의 또다른 하나의 양태(제3 양태)는, 활성 층을 형성하는 처리; 산화물 영역의 일부가 형성된 활성 층과 접촉하도록 각각이 금속 영역 및 산화물 영역을 포함하는 소스 전극 및 드레인 전극을 형성하기 위해 금속 층의 표면을 산화시키는 처리를 포함한다.
제1 양태, 제2 양태, 및 제3 양태는, 전계 효과 트랜지스터의 구조에 따라 선택될 수 있다.
하부 컨택 전계 효과 트랜지스터는, 소스 전극의 상부 표면(최외측 표면) 및 드레인 전극의 상부 표면(최외측 표면)이 활성 층과 접촉하는 구조를 갖는다. 따라서, 활성 층의 형성 전에 임의의 처리가 수행되는 것이 바람직하다.
반면에, 상부 컨택 전계 효과 트랜지스터는, 소스 전극의 하부 표면(최하측 표면) 및 드레인 전극의 하부 표면(최하측 표면)이 활성 층과 접촉하는 구조를 갖는다. 따라서, 활성 층과 소스 전극 및 드레인 전극으로 형성될 금속 층의 형성 후에, 활성 층과 금속 층 사이의 계면에 산화물 영역을 형성하도록 열 처리가 수행된다. 이 경우, 계면에 형성된 산화물 영역을 형성하기 위한 산소는 주로 활성 층을 형성하는 산화물 반도체로부터 공급된다. 따라서, 산화물 반도체에서의 산소 농도는 과도하게 설계되고, 산소 영역이 열 처리를 통해 계면에 형성되며, 그 결과 활성 층으로서 안정적인 산화물 반도체가 형성된다. 이는 산화물 반도체가 금속 층에 산소를 빼앗긴 경우에도 적합한 캐리어 농도를 얻는 것을 가능하게 한다. 이 경우에, 활성 층이 될 산화물 반도체는, 상기에 기재된 바와 같이, 활성 층의 캐리어 농도 제어에 관련하여, 보다 바람직하게는, 치환 도핑을 겪는 산화물 반도체이다.
금속 층 및 전도성 산화물 층을 적층하는 처리에 있어서, 활성 층의 형성 후에 전도성 산화물 층의 막이 형성되며, 그 다음에 금속 층의 막의 형성이 이어진다. 전도성 산화물 층의 형성은 의도한 목적에 따라 적절하게 선택될 수 있다. 전도성 산화물 층의 형성의 예는, 스퍼터링 방법과 같은 막 형성의 진공 프로세스를 포함한다.
금속 타겟을 사용하는 반응성 스퍼터링 방법에서, 산화물 영역에서의 산소 농도를 제어하도록 막 형성시에 산소의 유량을 제어함으로써 막이 형성될 수 있다. 반응성 스퍼터링 방법에서, 박막의 넓은 범위에 걸친 화학양론을 갖는 박막을 제조하는데 동일 타겟이 사용될 수 있다. 대부분의 경우, 금속 타겟을 사용하는 반응성 스퍼터링 방법에서는, 일정 스퍼터링 전력으로 산소와 같은 반응성 가스를 특정 유량 이상으로 흘려 전기를 방전시킬 때, 캐소드 전압이 급격하게 변하는 영역이 존재한다. 이 영역 내에 안정적으로 막을 형성하기 위하여, 실시간으로 반응성 가스의 유량을 제어하기 위해 플라즈마 방출 강도 및 캐소드 전압을 모니터하도록 구성된 피드백 시스템이 사용되는 것이 바람직하다.
또한, 전도성 산화물 층을 구성하는 금속 및 금속 층을 구성하는 금속은 동일한 금속이다.
대안으로서, 전도성 산화물 층을 형성하기 위하여, 금속 층의 금속 원소와 동일한 금속 원자를 포함하는 산화물 타겟이 사용될 수 있다. 그 경우에, 전도성 산화물 층을 형성하기 위한 산화물 타겟 및 금속 층을 형성하기 위한 금속 타겟은 개별적으로 사용될 수 있다.
활성 층에 추가적으로, 활성 층이 아닌 또다른 컴포넌트가 산화물로 형성되고, 소스 전극의 일부 및 드레인 전극의 일부가 될 산화물 영역을 형성하도록 산소가 공급될 때, 하부 컴포넌트인, 활성 층 및 활성 층이 아닌 또다른 컴포넌트에는 충분한 산소가 공급된다. 따라서, 금속 영역을 형성하면, 하부 컴포넌트에 주어지는 영향을 줄이는 것이 가능하다.
금속 층의 표면이 산화될 수 있다면, 열 처리의 가열 온도는 특별히 한정되지 않고, 의도한 목적에 따라 적절하게 선택될 수 있다. 열 처리의 가열 온도는 바람직하게 50 ℃ 내지 400 ℃인 것이고, 보다 바람직하게 100 ℃ 내지 300 ℃인 것이다.
열 처리는, 금속 층의 표면 또는 활성 층과 금속 층의 계면이 산화될 수 있도록 대기 분위기에서 수행된다.
플라즈마 처리는 예를 들어 산화 분위기에서 수행된다. 산화 분위기의 예는, 예를 들어 산소, 오존, 및 이산화탄소를 포함하는 분위기를 포함한다.
<<활성 층을 형성하는 처리>>
활성 층을 형성하는 처리는 특별히 한정되지 않고 의도한 목적에 따라 적절하게 선택될 수 있다. 활성 층을 형성하는 처리의 예는, 스퍼터링 및 PLD(레이저 어블레이션)와 같은 물리적 기상 증착 방법(Physical Vapor Deposition 방법); 플라즈마 CVD와 같은 화학적 기상 증착 방법; 및 졸-겔 방법와 같은 용액 코팅 방법; 및 공지된 막 형성 방법을 포함한다. 활성 층을 패터닝하는 방법으로는, 예를 들어 쉐도우 마스크를 사용하여 패터닝하는 단계, 포토리소그래피를 통해 패터닝하는 단계, 및 인쇄 또는 잉크젯을 통해 원하는 형상을 갖는 막을 직접 형성하는 단계가 있다.
<게이트 전극을 형성하는 단계>
게이트 전극을 형성하는 단계는, 게이트 전극을 형성하는 단계라면, 특별히 한정되지 않으며 의도한 목적에 따라 적절하게 선택될 수 있다. 게이트 전극을 형성하는 단계의 예는 다음을 포함한다: (i) 스퍼터링 방법 또는 딥 코팅 방법을 통해 막을 형성하여 포토리소그래피를 통해 막을 패터닝하는 단계; 및 (ii) 잉크젯 인쇄, 나노임프린팅, 또는 그라비어 인쇄와 같은 인쇄 프로세스를 통해 원하는 형상을 갖는 막을 직접 형성하는 방법.
<게이트 절연 층을 형성하는 단계>
게이트 절연 층을 형성하는 단계는, 게이트 절연 층을 형성하는 단계라면, 특별히 한정되지 않으며 의도한 목적에 따라 적절하게 선택될 수 있다. 게이트 절연 층을 형성하는 단계의 예는 다음을 포함한다: (i) 스퍼터링 방법 또는 딥 코팅 방법을 통해 막을 형성하여 포토리소그래피를 통해 막을 패터닝하는 단계; 및 (ii) 잉크젯 인쇄, 나노임프린팅, 또는 그라비어 인쇄와 같은 인쇄 프로세스를 통해 원하는 형상을 갖는 막을 직접 형성하는 방법.
여기에서, 본 개시의 전계 효과 트랜지스터를 제조하기 위한 방법의 하나의 예가 도 3a 내지 도 3e를 참조하여 기재될 것이다.
먼저, 유리 기판으로 형성된 기판(11)이 배치된다. 그 다음, 예를 들어, 스퍼터링 방법을 통해 기판(11) 상에 금속 막이 형성된다. 형성된 금속 막은 원하는 형상을 갖는 금속 층(2) 및 금속 층(3)을 형성하도록 포토리소그래피 및 에칭을 통해 패터닝된다(도 3a). 기판(11)의 표면을 세척하고 표면의 밀착성을 개선하기 위하여, 금속 막의 형성 전에 산소 플라즈마, UV 오존, 및 UV 조사 세척과 같은 전처리가 수행되는 것이 바람직하다.
다음으로, 금속 층 2 및 금속 층 3에 산화 처리를 가한다. 산화 처리의 예는, 대기 중에 오븐을 사용하는 열 처리 단계 및 산화 분위기 하의 플라즈마 처리를 포함한다. 산화 처리에서는, 기판(11)과 접촉하지 않는 금속 층(2) 및 금속 층(3)이 산화된다. 산화 처리를 통해, 금속 층(2)은 금속 영역(12A) 및 산화물 영역(12B)을 포함하는 소스 전극(12)으로 형성되고, 금속 층(3)은 금속 영역(13A) 및 산화물 영역(13B)을 포함하는 드레인 전극(13)으로 형성된다(도 3b).
여기에서, 도 3b에서, 금속 영역(12A)과 산화물 영역(12B) 사이의 계면 및 금속 영역(13A)과 산화물 영역(13B) 사이의 계면이 명확하게 정의된다. 그러나, 본 개시의 전계 효과 트랜지스터 및 본 개시의 전계 효과 트랜지스터 제조 방법에 의해 획득된 전계 효과 트랜지스터에서는, 금속 영역 및 산화물 영역이 각각 소스 전극 및 드레인 전극에 존재한다는 것이 확인될 수 있다면, 이 계면이 반드시 명확하게 정의되어야 할 것은 아니다.
다음으로, 산화물 반도체의 막이 형성된다. 산화물 반도체의 형성된 막은 미리 결정된 형상을 갖는 활성 층(14)을 얻도록 포토리소그래피 및 습식 에칭을 통해 패터닝된다(도 3c).
그 다음, 기판(11) 상에, 소스 전극(12), 드레인 전극(13) 및 활성 층(14)을 덮도록 스퍼터링 방법을 통해 게이트 절연 층(15)이 형성된다(도 3d).
그 다음, 예를 들어 알루미늄(Al)으로 형성된 금속 막이 예를 들어 스퍼터링 방법을 통해 게이트 절연 층(15) 상에 형성된다. 형성된 금속 막은 미리 결정된 형상을 갖는 게이트 전극(16)을 형성하도록 포토리소그래피 및 에칭을 통해 패터닝된다(도 3e).
상기 단계를 통해, 상부 게이트/하부 컨택 전계 효과 트랜지스터가 제조될 수 있다.
본 개시의 전계 효과 트랜지스터의 또다른 하나의 예가 전계 효과 트랜지스터를 제조하기 위한 방법의 하나의 예를 참조하여 기재될 것이다.
<<하부 게이트/상부 컨택 전계 효과 트랜지스터>>
도 4에 예시된 전계 효과 트랜지스터는 하부 게이트/상부 컨택 전계 효과 트랜지스터이다.
이하, 전계 효과 트랜지스터를 제조하기 위한 방법의 하나의 예가 기재될 것이다.
먼저, 게이트 전극(16)이 기판(11) 상에 형성된다.
다음으로, 게이트 절연 층(15)이 기판(11) 및 게이트 전극(16) 상에 형성된다.
그 다음, 활성 층(14)이 게이트 절연 층(15) 상에 형성된다.
이어서, 소스 전극(12) 및 드레인 전극(13)이 게이트 절연 층(15) 및 활성 층(14) 상에 형성된다. 소스 전극(12)은 금속 영역(12A) 및 산화물 영역(12B)으로 형성된다. 드레인 전극(13)은 금속 영역(13A) 및 산화물 영역(13B)으로 형성된다.
소스 전극(12) 및 드레인 전극(13)은 예를 들어 다음 방법을 통해 형성된다. 게이트 절연 층(15) 및 활성 층(14) 상에 산화물 막이 형성되고, 그 다음 산화물 막 상에 금속 막이 형성되며, 이에 일괄적으로 에칭이 행해진다. 그 결과, 산화물 막 및 금속 막은 한 번에 산화물 영역(12B 및 13B) 및 금속 영역(12A 및 13A)을 형성하도록 나누어진다. 그 다음, 소스 전극(12) 및 드레인 전극(13)이 형성된다.
산화물 막의 형성은 예를 들어 스퍼터링 방법을 통해 수행될 수 있다. 금속 타겟을 사용하는 반응성 스퍼터링 방법에서, 막 형성시에 산소의 유량을 제어함으로써 그리고 산화물 영역에서의 산소 농도를 제어함으로써 막이 형성될 수 있다. 또한, 산화물 막을 구성하는 금속 및 금속 막을 구성하는 금속은 동일한 금속이다.
상기에 기재된 바와 같이, 도 4에 예시된 하부 게이트/상부 컨택 전계 효과 트랜지스터가 획득될 수 있다.
<<상부 게이트/상부 컨택 전계 효과 트랜지스터>>
도 5 및 도 7에 예시된 전계 효과 트랜지스터는 상부 게이트/상부 컨택 전계 효과 트랜지스터이다.
이하, 이 전계 효과 트랜지스터를 형성하기 위한 방법의 하나의 예가 기재될 것이다.
먼저, 활성 층(14)이 기판(11) 상에 형성된다.
다음으로, 소스 전극(12) 및 드레인 전극(13)이 기판(11) 및 활성 층(14) 상에 형성된다. 소스 전극(12)은 금속 영역(12A) 및 산화물 영역(12B)으로 형성된다. 드레인 전극(13)은 금속 영역(13A) 및 산화물 영역(13B)으로 형성된다.
소스 전극(12) 및 드레인 전극(13)은 예를 들어 다음 방법을 통해 형성된다. 기판(11) 및 활성 층(14) 상에 산화물 막이 형성되고, 그 다음 산화물 막 상에 금속 막이 형성되며, 이에 일괄적으로 에칭이 행해진다. 그 결과, 산화물 막 및 금속 막은 한 번에 산화물 영역(12B 및 13B) 및 금속 영역(12A 및 13A)을 형성하도록 나누어진다. 그 다음, 소스 전극(12) 및 드레인 전극(13)이 형성된다.
산화물 막의 형성은 예를 들어 스퍼터링 방법을 통해 수행될 수 있다. 금속 타겟을 사용하는 반응성 스퍼터링 방법에서, 막 형성시에 산소의 유량을 제어함으로써 그리고 산화물 영역에서의 산소 농도를 제어함으로써 막이 형성될 수 있다. 또한, 산화물 막을 구성하는 금속 및 금속 막을 구성하는 금속은 동일한 금속이다.
다음으로, 소스 전극(12), 드레인 전극(13), 및 활성 층(14) 상에 게이트 절연 층(15)이 형성된다.
그 다음, 게이트 절연 층(15) 상에 게이트 전극(16)이 형성된다.
상기에 기재된 바와 같이, 도 5에 예시된 상부 게이트/상부 컨택 전계 효과 트랜지스터가 획득될 수 있다.
또한, 게이트 절연 층(15) 및 게이트 전극(16) 상에 층간 절연 층(17)이 형성된다.
다음으로, 게이트 절연 층(15) 및 층간 절연 층(17)에서의 소스 전극(12) 및 드레인 전극(13)에 도달하도록 쓰루 홀이 형성된다. 그 다음, 데이터 선(18)이 형성된다.
상기에 기재된 바와 같이, 도 7에 예시된 상부 게이트/상부 컨택 전계 효과 트랜지스터가 획득될 수 있다.
<<상부 게이트/상부 컨택 전계 효과 트랜지스터>>
도 6에 예시된 전계 효과 트랜지스터는 상부 게이트/상부 컨택 전계 효과 트랜지스터이다.
이하, 전계 효과 트랜지스터를 제조하기 위한 방법의 하나의 예가 기재될 것이다.
먼저, 활성 층(14)이 기판(11) 상에 형성된다.
다음으로, 소스 전극(12) 및 드레인 전극(13)이 기판(11) 및 활성 층(14) 상에 형성된다. 소스 전극(12)은 금속 영역(12A) 및 산화물 영역(12B)으로 형성된다. 드레인 전극(13)은 금속 영역(13A) 및 산화물 영역(13B)으로 형성된다.
소스 전극(12) 및 드레인 전극(13)은 예를 들어 다음 방법을 통해 형성된다. 기판(11) 및 활성 층(14) 상에 금속 막이 형성되며, 이에 열 처리가 가해진다. 그 결과, 활성 층(14)과 금속 막 사이의 계면에 그리고 금속 막의 표면 상에 산화물 영역(12B 및 13B)이 형성된다. 즉, 도 6에 예시된 바와 같이 소스 전극(12) 및 드레인 전극(13)을 형성하도록 금속 영역(12A 및 13A) 주변에 산화물 영역(12B 및 13B)이 형성된다.
금속 막의 형성은 스퍼터링 방법을 통해 금속 마스크를 통해 수행될 수 있다.
그 다음, 소스 전극(12), 드레인 전극(13), 및 활성 층(14) 상에 게이트 절연 층(15)이 형성된다.
그 다음, 게이트 절연 층(15) 상에 게이트 전극(16)이 형성된다.
상기에 기재된 바와 같이, 도 6에 예시된 상부 게이트/상부 컨택 전계 효과 트랜지스터가 획득될 수 있다.
도 8에 예시된 전계 효과 트랜지스터는 상부 게이트/상부 컨택 전계 효과 트랜지스터이다.
이하, 전계 효과 트랜지스터를 제조하기 위한 방법의 하나의 예가 기재될 것이다.
먼저, 활성 층(14)이 기판(11) 상에 형성된다.
다음으로, 기판(11) 및 활성 층(14) 상에 게이트 절연 층(15)이 형성된다.
그 다음, 게이트 절연 층(15) 상에 게이트 전극(16)이 형성된다.
그 다음, 게이트 절연 층(15) 및 게이트 전극(16) 상에 층간 절연 층(17)이 형성된다.
그 다음, 각각이 게이트 절연 층(15) 및 층간 절연 층(17)에서 지나는, 소스 전극(12)이 될 영역 및 드레인 전극(13)이 될 영역에, 활성 층(14)이 노출될 때까지 에칭이 행해진다.
그 다음, 노출된 활성 층(14) 상에 게이트 전극(12) 및 드레인 전극(13)이 형성된다.
소스 전극(12) 및 드레인 전극(13)은 예를 들어 다음 방법을 통해 형성된다. 산화물 막이 층간 절연 층(17), 게이트 절연 층(15) 및 활성 층(14)의 표면 상에 형성된다. 그 다음, 산화물 막 상에 금속 막이 형성되며, 이에 일괄적으로 에칭이 행해진다. 그 결과, 산화물 막 및 금속 막은 한 번에 산화물 영역(12B 및 13B) 및 금속 영역(12A 및 13A)을 형성하도록 나누어진다. 그 다음, 소스 전극(12) 및 드레인 전극(13)이 형성된다.
산화물 막의 형성은 예를 들어 스퍼터링 방법을 통해 수행될 수 있다. 금속 타겟을 사용하는 반응성 스퍼터링 방법에서, 막 형성시에 산소의 유량을 제어함으로써 그리고 산화물 영역에서의 산소 농도를 제어함으로써 막이 형성될 수 있다. 또한, 산화물 막을 구성하는 금속 및 금속 막을 구성하는 금속은 동일한 금속이다.
상기에 기재된 바와 같이, 도 8에 예시된 상부 게이트/상부 컨택 전계 효과 트랜지스터가 획득될 수 있다.
도 6의 변형예로서, 하부 게이트/상부 컨택 전계 효과 트랜지스터가 도 9에 예시되어 있다.
도 7의 변형예로서, 하부 게이트/상부 컨택 전계 효과 트랜지스터가 도 10에 예시되어 있다.
도 8의 변형예로서, 하부 게이트/상부 컨택 전계 효과 트랜지스터가 도 11에 예시되어 있다.
이들 전계 효과 트랜지스터를 제조하기 위한 방법의 하나의 예로서, 상부 게이트/상부 컨택 전계 효과 트랜지스터를 제조하기 위한 방법으로부터 상이한 점만 발췌하여 아래에 기재될 것이다.
먼저, 기판(11) 상에 게이트 전극(16)이 형성된다.
다음으로, 기판(11) 및 게이트 전극(16) 상에 게이트 절연 층(15)이 형성된다.
그 다음, 게이트 절연 층(15) 상에 활성 층(14)이 형성된다.
이하, 층간 절연 층(17), 소스 전극(12), 및 드레인 전극(13)은 도 6 내지 도 8의 전계 효과 트랜지스터를 형성하기 위한 각각의 방법에서와 동일한 방식으로 형성된다.
상기에 기재된 바와 같이, 도 6 내지 도 8의 변형 예인 도 9 내지 도 11의 하부 게이트/상부 컨택 전계 효과 트랜지스터가 획득될 수 있다.
(디스플레이 소자)
본 개시의 디스플레이 소자는 적어도 광학 제어 소자 및 광학 제어 소자를 구동하도록 구성된 구동 회로를 포함한다. 디스플레이 소자는 필요에 따라 다른 컴포넌트를 더 포함한다.
<광학 제어 소자>
광학 제어 소자가 구동 신호에 따라 광 출력을 제어하도록 구성된 소자라면, 광학 제어 소자는 특별히 한정되지 않으며 의도한 목적에 따라 적절하게 선택될 수 있다. 광학 제어 소자는 바람직하게, 유기 전자발광(EL; electroluminescent) 소자, 전기변색(EC; electrochromic) 소자, 액정 소자, 전기영동 소자, 또는 전기습윤 소자를 포함한다.
<구동 회로>
구동 회로가 본 개시의 반도체 소자를 포함한다면, 구동 회로는 특별히 한정되지 않으며 의도한 목적에 따라 적절하게 선택될 수 있다.
<다른 컴포넌트>
다른 컴포넌트는 특별히 한정되지 않고 의도한 목적에 따라 적절하게 선택될 수 있다.
본 개시의 디스플레이 소자는 반도체 소자(예를 들어, 전계 효과 트랜지스터)를 포함한다. 따라서, 소자들 간의 편차는 작다. 또한, 디스플레이 소자가 시간이 지남에 따라 변할 때에도, 구동 트랜지스터는 일정한 게이트 전압으로 구동될 수 있으며, 그 결과 소자의 긴 수명으로 이어진다.
(이미지 디스플레이 디바이스)
본 개시의 이미지 디스플레이 디바이스는 적어도 복수의 디스플레이 소자, 복수의 배선, 및 디스플레이 제어 디바이스를 포함한다. 이미지 디스플레이 디바이스는 필요에 따라 다른 컴포넌트를 더 포함한다.
<디스플레이 소자>
디스플레이 소자가 매트릭스 형태로 정렬된 본 개시의 디스플레이 소자라면, 디스플레이 소자는 특별히 한정되지 않으며 의도한 목적에 따라 적절하게 선택될 수 있다.
<배선>
배선이 디스플레이 소자에서의 전계 효과 트랜지스터에 게이트 전압 및 이미지 데이터 신호를 개별적으로 인가하도록 구성된 배선이라면, 배선은 특별히 한정되지 않으며 의도한 목적에 따라 적절하게 선택될 수 있다.
<디스플레이 제어 디바이스>
디스플레이 제어 디바이스가 이미지 데이터에 대응하여 복수의 배선을 통해 전계 효과 트랜지스터의 게이트 전압 및 신호 전압을 개별적으로 제어하도록 구성된 디바이스라면, 디스플레이 제어 디바이스는 특별히 한정되지 않으며 의도한 목적에 따라 적절하게 선택될 수 있다.
<다른 컴포넌트>
다른 컴포넌트는 특별히 한정되지 않으며 의도한 목적에 따라 적절하게 선택될 수 있다.
본 개시의 이미지 디스플레이 디바이스는 본 개시의 디스플레이 소자를 포함한다. 따라서, 이미지 디스플레이 디바이스는 긴 수명을 가지며 안정적으로 구동된다.
본 개시의 이미지 디스플레이 디바이스는, 모바일 정보 디바이스(예컨대, 이동 전화, 휴대용 뮤직 플레이어, 휴대용 비디오 플레이어, 전자 책, 및 PDA) 및 카메라 디바이스(예컨대, 스틸 카메라 및 비디오 카메라)에서 디스플레이 유닛으로서 사용될 수 있다. 이미지 디스플레이 디바이스는 또한, 운송 시스템(예컨대, 자동차, 항공, 기차, 및 선박)에서 다양한 정보 조각의 디스플레이 유닛에 사용될 수 있다. 또한, 이미지 디스플레이 디바이스는 측정 디바이스, 분석 디바이스, 의료용 기기, 및 광고 매체에서 다양한 정보 조작의 디스플레이 유닛에 사용될 수 있다.
(시스템)
본 개시의 시스템은 적어도 본 개시의 이미지 디스플레이 디바이스 및 이미지 데이터 생성 디바이스를 포함한다.
이미지 데이터 생성 디바이스는 디스플레이될 이미지 정보에 기초하여 이미지 데이터를 생성하도록 그리고 이미지 디스플레이 디바이스에 이미지 데이터를 출력하도록 구성된다.
본 개시의 시스템은 본 개시의 이미지 디스플레이 디바이스를 포함하기 때문에, 고화질로 이미지 정보가 디스플레이될 수 있다.
이하, 본 개시의 이미지 디스플레이 디바이스가 이어서 기재될 것이다.
본 개시의 이미지 디스플레이 디바이스는 일본 특허 출원 공보 제2010-074148호의 단락 [0059] 내지 [0060]과 도 2 및 도 3에 기재된 구성을 채용함으로써 얻어질 수 있다.
다음으로 본 개시의 실시예의 하나의 예가 도면을 참조하여 기재될 것이다.
도 12는 디스플레이 소자들이 매트릭스 형태로 정렬되어 있는 디스플레이를 제시하는 도면이다. 도 12에 예시된 바와 같이, 디스플레이는 일정 간격으로 X축 방향을 따라 정렬된 "n" 주사 선(X0, X1, X2, X3, ... Xn-2, Xn-1), 일정 간격으로 Y축 방향을 따라 정렬된 "m" 데이터 선(Y0, Y1, Y2, Y3, ... Ym-1), 및 일정 간격으로 Y축 방향을 따라 정렬된 "m" 전류 공급선(Y0i, Y1i, Y2i, Y3i, ... Ym-1i)을 포함한다. 여기에서, 참조 번호(예를 들어, X1 및 Y1)의 의미는 도 13, 도 17, 도 18 및 도 19 전반에 걸쳐 공통이다.
따라서, 디스플레이 소자(302)는 주사 선 및 데이터 선에 의해 식별될 수 있다.
도 13은 본 개시의 디스플레이 소자의 하나의 예를 예시한 개략 구조도이다.
도 13에 하나의 예로서 예시된 바와 같이, 디스플레이 소자는 유기 전자발광(EL) 소자(350) 및 유기 EL 소자(350)가 광을 방출할 수 있게 해주도록 구성된 구동 회로(320)를 포함한다. 즉, 디스플레이(310)는 소위 액티브 매트릭스 시스템의 유기 EL 디스플레이이다. 또한, 디스플레이(310)는 컬러 지원 32인치 디스플레이이다. 디스플레이(310)의 크기는 32 인치에 한정되지 않는다.
도 13에서의 구동 회로(320)가 기재될 것이다.
구동 회로(320)는 2개의 전계 효과 트랜지스터(10 및 20) 및 커패시터(30)를 포함한다.
전계 효과 트랜지스터(10)는 스위칭 소자로서 작용한다. 전계 효과 트랜지스터(10)의 게이트 전극(G)은 미리 결정된 주사 선에 연결되고, 전계 효과 트랜지스터(10)의 소스 전극(S)은 미리 결정된 데이터 선에 연결된다. 또한, 전계 효과 트랜지스터(10)의 드레인 전극(D)은 커패시터(30)의 하나의 단자에 연결된다.
전계 효과 트랜지스터(20)는 유기 EL 소자(350)에 전류를 공급하도록 구성된다. 전계 효과 트랜지스터(20)의 게이트 전극(G)은 전계 효과 트랜지스터(10)의 드레인 전극(D)에 연결된다. 전계 효과 트랜지스터(20)의 드레인 전극(D)은 유기 EL 소자(350)의 애노드에 연결되고, 전계 효과 트랜지스터(20)의 소스 전극(S)은 미리 결정된 전류 공급 선에 연결된다.
커패시터(30)는 전계 효과 트랜지스터(10)의 상태, 즉 데이터를 기억하도록 구성된다. 커패시터(30)의 다른 단자는 미리 결정된 전류 공급 선에 연결된다.
전계 효과 트랜지스터(10)가 "온(on)" 상태로 전환될 때, 이미지 데이터가 신호 선(Y2)을 통해 커패시터(30)에 저장된다. 전계 효과 트랜지스터(10)를 "오프(off)" 상태로 전환시킨 후에도, 유기 EL 소자(350)는 이미지 데이터에 대응하는 전계 효과 트랜지스터(20)의 "온" 상태를 유지함으로써 구동된다.
도 14는 디스플레이 소자에서 유기 EL 소자(350)와 구동 회로로서 작용하는 전계 효과 트랜지스터(20) 간의 위치 관계의 하나의 예를 제시한다. 여기에서, 유기 EL 소자(350)는 전계 효과 트랜지스터(20) 옆에 배치된다. 전계 효과 트랜지스터 및 커패시터(예시되지 않음)는 또한 동일 기판 상에 형성된다는 것을 유의하자.
활성 층(22) 상에 또는 위에 패시베이션 막이 적합하게 배치되지만, 패시베이션 막은 도 14에 예시되어 있지 않다. 패시베이션 막의 재료는 SiO2, SiNx, Al2O3, 및 불소계 폴리머로부터 적절하게 선택될 수 있다.
도 15에 예시된 바와 같이, 예를 들어, 유기 EL 소자(350)는 전계 효과 트랜지스터(20) 상에 배치될 수 있다. 이 구조의 경우, 게이트 전극(26)은 투명성을 갖도록 요구된다. 따라서, 전도성 투명 산화물(예컨대, ITO, In2O3, SnO2, ZnO, Ga-첨가된 ZnO, Al-첨가된 ZnO, 및 Sb-첨가된 SnO2)이 게이트 전극(26)에 사용된다. 참조 번호 360은 층간 절연 막(레벨링 막)임을 유의하자. 폴리이미드 또는 아크릴 수지가 절연 막에 사용될 수 있다.
도 14 및 도 15에서, 전계 효과 트랜지스터(20)는, 기판(21), 활성 층(22), 소스 전극(23), 드레인 전극(24), 게이트 절연 층(25), 및 게이트 전극(26)을 포함한다. 유기 EL 소자(350)는 캐소드(312), 애노드(314) 및 유기 EL 박막 층(340)을 포함한다.
도 16은 유기 EL 소자의 하나의 예를 예시한 개략 구조도이다.
도 16에서, 유기 EL 소자(350)는 캐소드(312), 애노드(314) 및 유기 EL 박막 층(340)을 포함한다.
캐소드(312)의 재료는 특별히 한정되지 않으며 의도한 목적에 따라 적절하게 선택될 수 있다. 재료의 예는 알루미늄(Al), 마그네슘(Mg)-은(Ag) 합금, 알루미늄(Al)-리튬(Li) 합금, 및 인듐 주석 산화물(ITO)을 포함한다. 마그네슘(Mg)-은(Ag) 합금은 충분한 두께를 갖는다면 고반사성 전극이 되고 Mg-Ag 합금의 매우 얇은 막(약 20 nm보다 작음)은 반투명 전극이 된다는 것을 유의하자. 도면에서는, 광이 애노드 측으로부터 취출된다. 그러나, 캐소드가 투명 전극 또는 반투명 전극인 경우 광은 캐소드 측으로부터 취출될 수 있다.
애노드(314)의 재료는 특별히 한정되지 않으며 의도한 목적에 따라 적절하게 선택될 수 있다. 재료의 예는 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO), 및 은(Ag)-네오디뮴(Nd) 합금을 포함한다. 은 합금이 사용되는 경우에, 결과적인 전극은 캐소드 측으로부터 광을 취출하기에 적합한 고반사성 전극이 된다는 것을 유의하자.
유기 EL 박막 층(340)은 전자 수송 층(342), 발광 층(344) 및 정공 수송 층(346)을 포함한다. 전자 수송 층(342)은 캐소드(312)에 연결되고 정공 수송 층(346)은 애노드(314)에 연결된다. 발광 층(344)은 미리 결정된 전압이 애노드(314)와 캐소드(312) 사이에 인가될 때 광을 방출한다.
전자 수송 층(342) 및 발광 층(344)은 단일 층을 형성할 수 있다. 또한, 전자 주입 층이 전자 수송 층(342)과 캐소드(312) 사이에 배치될 수 있다. 또한, 정공 주입 층이 정공 수송 층(346)과 애노드(314) 사이에 배치될 수 있다.
상기 기재된 유기 EL 소자는 광이 기판 측(도 16에서의 하면)으로부터 취출된되는 소위 "하부 방출(bottom emission)" 유기 EL 소자이다. 그러나, 유기 EL 소자는 광이 기판(도 16에서의 하면)의 반대측으로부터 취출되는 "상부 방출" 유기 EL 소자일 수 있다.
도 17은 본 개시의 이미지 디스플레이 디바이스의 또다른 예를 예시한 개략 구조도이다.
도 17에서, 이미지 디스플레이 디바이스는 디스플레이 소자(302), 배선(주사 선, 데이터 선, 및 전류 공급 선을 포함함), 및 디스플레이 제어 디바이스(400)를 포함한다.
디스플레이 제어 디바이스(400)는 이미지 데이터 프로세싱 회로(402), 주사 선 구동 회로(404), 및 데이터 선 구동 회로(406)를 포함한다.
이미지 데이터 프로세싱 회로(402)는 이미지 출력 회로의 출력 신호에 기초하여 디스플레이에서의 복수의 디스플레이 소자(302)의 휘도를 결정한다.
주사 선 구동 회로(404)는 이미지 데이터 프로세싱 회로(402)의 명령에 따라 "n" 주사 선에 전압을 개별적으로 인가한다.
데이터 선 구동 회로(406)는 이미지 데이터 프로세싱 회로(402)의 명령에 따라 "m" 데이터 선에 전압을 개별적으로 인가한다.
상기의 실시예에서는, 광학 제어 소자가 유기 EL 소자인 경우가 기재되었지만, 본 개시는 상기에 한정되지 않는다. 예를 들어, 광학 제어 소자는 전기 변색 소자일 수 있다. 이 경우, 디스플레이는 전기 변색 디스플레이이다.
광학 제어 소자는 액정 소자일 수 있다. 이 경우, 디스플레이는 액정 디스플레이이다. 도 18에 예시된 바와 같이, 디스플레이 소자(302')에 대해 전류 공급 선을 제공할 필요가 없다. 도 19에 예시된 바와 같이, 구동 회로(320')는 전계 효과 트랜지스터(10 및 20)의 각각과 유사한 하나의 전계 효과 트랜지스터(40)로 제조될 수 있다. 전계 효과 트랜지스터(40)에서, 게이트 전극(G)은 미리 결정된 주사 전에 연결되고 소스 전극(S)은 미리 결정된 데이터 선에 연결된다. 또한, 드레인 전극(D)은 커패시터(361) 및 액정 소자(370)의 픽셀 전극에 연결된다.
광학 제어 소자는 전기 영동 소자, 무기 EL 소자, 또는 전기 습윤 소자일 수 있다.
상기에 기재된 바와 같이, 본 개시의 시스템이 텔레비전 디바이스인 경우가 기재되었지만, 본 개시의 시스템은 텔레비전 디바이스에 한정되지 않는다. 시스템이 이미지 및 정보를 디스플레이하도록 구성된 디바이스로서 작용하는 이미지 디스플레이 디바이스를 포함하는 한, 시스템은 특별히 한정되지 않는다. 예를 들어, 시스템은 컴퓨터(개인용 컴퓨터를 포함함)가 이미지 디스플레이 디바이스에 연결되어 있는 컴퓨터 시스템일 수 있다.
본 개시의 시스템은 본 개시의 디스플레이 소자를 포함한다. 따라서, 시스템은 긴 수명을 가지며 안정적으로 구동된다.
실시예
다음으로 본 개시가 실시예로써 기재될 것이지만, 본 개시는 이들 실시예에 한정되는 것으로 해석되어서는 안 된다.
(실시예 1)
<전계 효과 트랜지스터의 제조>
실시예 1에서, 도 1에 제시된 바와 같은 상부 게이트/하부 컨택 전계 효과 트랜지스터가 제조되었다. 여기에서, 다음 실시예에 제시된 참조 번호는 도 1 및 도 3a 내지 도 3e에서의 참조 번호에 대응한다.
<<소스 전극 및 드레인 전극의 형성>>
-소스 전극 전구체 및 드레인 전극 전구체의 형성-
기판(11) 상에 제2 층이 될 Al 막이 100 nm의 두께를 갖도록 스퍼터링 방법을 통해 형성되었다. 그 다음, Al 막 상에 제1 층이 될 Mo 막이 30 nm의 두께를 갖도록 형성되었다.
다음으로, 형성된 Al/Mo 막 상에 포토리소그래피를 통해 레지스트 패턴이 형성되었고, 결과물에는 기판(11) 상에 각각이 미리 결정된 형상을 갖는 금속 층(2) 및 금속 층(3)을 형성하도록 에칭을 행하였다.
-산화 처리-
형성된 금속 층(2) 및 형성된 금속 층(3)에는 산화물 영역(12B 및 13B)을 형성하도록 분위기 하에 오븐으로 200 ℃에서 열 처리를 가하였다.
<<활성 층의 형성>>
다음으로, 기판 상의 소스 전극 및 드레인 전극에 걸쳐 배치된 영역 상에 RF 마그네트론 스퍼터링 방법을 통해 50 nm의 막 두께를 갖도록 MgIn2O4의 막이 형성되었다. 상기에 기재된 바와 같이, 소스 전극 및 드레인 전극의 표면은 산소를 포함하고, 그 위에 활성 층이 적층된다. 따라서, 전극의 산소 함유 영역은 활성 층과 접촉한다. 활성 층이 스퍼터링을 통해 형성되었을 때, MgIn2O4의 구성을 갖는 다결정질 소결체가 타겟으로서 사용되었다. 아르곤 가스 및 산소 가스가 스퍼터링 가스로서 도입되었다. 총 압력은 1.1 Pa로 고정되었고 산소 농도는 2.5 체적%로 설정되었다. 형성된 MgIn2O4 막 상에, 포토리소그래피를 통해 레지스트 패턴이 형성되었고, 결과물에는 미리 결정된 형상을 갖는 활성 층(14)을 형성하도록 에칭을 행하였다.
<<게이트 절연 층의 형성>>
다음으로, 스퍼터링 방법을 통해, 게이트 절연 층(15)을 형성하기 위해 200 nm의 두께를 갖도록 SiO2의 막이 형성되었다.
<<게이트 전극의 형성>>
마지막으로, 게이트 절연 층(15) 상에 100 nm의 두께를 갖도록 스퍼터링 방법을 통해 Al 막이 형성되었다. 형성된 Al 막 상에, 포토리소그래피를 통해 레지스트 패턴이 형성되었고, 결과물에는 미리 결정된 형상을 갖는 게이트 전극(16)을 형성하도록 에칭을 행하였다. 그 후에, 오븐을 사용하여, 막에는 대기 중에 300 ℃에서 1시간 동안 어닐링 처리가 가해졌다. 이 어닐링 처리는 일반적으로 활성 층과 게이트 절연 층 사이의 계면 결함 밀도를 감소시킴으로써 트랜지스터 특성을 개선하기 위하여 수행된다.
상기에 기재된 바와 같이, 도 1에 제시된 상부 게이트/하부 컨택 전계 효과 트랜지스터가 완성되었다.
(일함수를 측정하기 위한 소자의 제조)
일함수를 측정하기 위하여, 금속 층의 표면이 산화된 금속 층이 유리 기판 상에 형성되었다는 것을 제외하고는, <<소스 전극 및 드레인 전극의 형성>> 에서와 동일한 방식으로 일함수를 측정하기 위한 소자가 획득되었다.
(일함수의 평가)
획득된 일함수를 측정하기 위한 소자에서, 대기 중에 일함수에 대해 표면 산화된 금속 층을 측정하도록 광전자 분광계 AC-2(Riken Keiki Co., Ltd.로부터 입수 가능)가 사용되었다. 획득된 일함수는 표 1에 제시되었다. 표 1에, 소스 전극 및 드레인 전극의 구성이 제시되어 있다. 그러나, 소스 전극 및 드레인 전극이 단일 층을 가질 때, 전극은 편의상 "제1 층"으로서 제시되어 있다.
(전기적 특성)
실시예 1에서 획득된 전계 효과 트랜지스터는 반도체 파라미터-분석기 디바이스(Agilent Technologies로부터 입수 가능, 반도체 파라미터 분석기 B1500)를 사용하여 트랜지스터 성능에 대하여 평가되었다. 구체적으로, 전류-전압 특성을 평가하기 위해, 소스/드레인 전압(Vds)을 10V로 하며 게이트 전압(Vg)을 -15V로부터 +15V로 변경함으로써 소스/드레인 전류(Ids) 및 게이트 전류(|Ig|)가 측정되었다.
트랜지스터 성능 평가의 결과로서, 유리한 트랜지스터 특성이 획득되었다. 트랜지스터의 오프 상태(예를 들어, Vg=-15V)의 소스/드레인 전류(Ids)에 대한, 온 상태(예를 들어, Vg=15V)의 소스/드레인 전류(Ids)의 비(온/오프 비)가 계산되었고 표 1에 제시되었다.
(실시예 2)
<전계 효과 트랜지스터의 제조>
실시예 2에서, -소스 전극 전구체 및 드레인 전극 전구체의 형성-, "소스 전극 및 드레인 전극의 형성"에서의 산화 처리, 및 <<활성 층의 형성>>이 아래에 기재된 방법으로 변경된 것을 제외하고는, 실시예 1에서와 동일한 방식으로 상부 게이트/하부 컨택 전계 효과 트랜지스터가 제조되었다.
실시예 1에 기재된 바와 동일한 평가가 수행되었다. 결과는 표 1에 제시되어 있다.
<<소스 전극 및 드레인 전극의 형성>>
-소스 전극 전구체 및 드레인 전극 전구체의 형성-
제1 층을 형성하기 위해 사용된 타겟이 표 1에 제시된 각각의 타겟으로 변경된 것을 제외하고는, 실시예 1에서의 전계 효과 트랜지스터의 제조 단계에서와 동일한 방식으로 금속 층(2) 및 금속 층(3)이 형성되었다.
-산화 처리-
형성된 금속 층(2) 및 금속 층(3)에는 산화물 영역(12B 및 13B)을 형성하도록 다음 조건 하에 산화 분위기에서 플라즈마 처리가 가해졌다.
산화 분위기 하의 플라즈마 처리는 다음 조건 하에 수행되었다: 챔버 내의 도달 진공도: 10 Pa 이하; 산소 유량: 50 sccm; 및 공급 전력: 500 W.
<<활성 층의 형성>>
실시예 1의 타겟이 표 1에 제시된 각각의 타겟으로 변경된 것을 제외하고는, 실시예 1에서와 동일한 방식으로 활성 층이 형성되었다.
(실시예 3)
<전계 효과 트랜지스터의 제조>
실시예 3에서, 실시예1에서의 -소스 전극 전구체 및 드레인 전극 전구체의 형성-, 및 <<활성 층의 형성>>이 변경된 것을 제외하고는, 실시예 1에서와 동일한 방식으로 상부 게이트/하부 컨택 전계 효과 트랜지스터가 제조되었다.
실시예 1에 기재된 바와 동일한 평가가 수행되었다. 결과는 표 1에 제시되어 있다.
-소스 전극 전구체 및 드레인 전극 전구체의 형성-
제1 층을 형성하기 위해 사용된 타겟이 표 1에 제시된 각각의 타겟으로 변경된 것을 제외하고는, 실시예 1에서의 전계 효과 트랜지스터의 제조 단계에서와 동일한 방식으로 금속 층(2) 및 금속 층(3)이 형성되었다.
<<활성 층의 형성>>
다음으로, 기판 상의 소스 전극 및 드레인 전극에 걸쳐 배치된 영역 상에, W-도핑된 MgIn2O4의 막이 50 nm의 막 두께를 갖도록 RF 마그네트론 스퍼터링 방법을 통해 형성되었다. 상기에 기재된 바와 같이, 소스 전극 및 드레인 전극의 표면은 산소를 포함하고, 그 위에 활성 층이 적층된다. 따라서, 전극의 산소 함유 영역이 활성 층과 접촉하도록 구성된다. 활성 층이 스퍼터링을 통해 형성되었을 때, MgIn1.99W0.01O4 의 구성을 갖는 다결정질 소결체가 타겟으로서 사용되었다. 아르곤 가스 및 산소 가스가 스퍼터링 가스로서 도입되었다. 총 압력은 1.1 Pa로 고정되었고 산소 농도는 10 체적%로 설정되었다. 형성된 W-도핑된 MgIn2O4 상에, 포토리소그래피를 통해 레지스트 패턴이 형성되었고, 결과물에는 미리 결정된 형상을 갖는 활성 층(14)을 형성하도록 에칭을 행하였다. 따라서 획득된 활성 층에서, MgIn2O4의 In은 0.5 mol%의 농도로 W로 치환 도핑되었다.
(실시예 4)
<전계 효과 트랜지스터의 제조>
실시예 4에서, 실시예 3에서의 -소스 전극 전구체 및 드레인 전극 전구체의 형성-이 아래에 기재된 방법으로 변경된 것을 제외하고는, 실시예 3에서와 동일한 방식으로 상부 게이트/하부 컨택 전계 효과 트랜지스터가 제조되었다.
실시예 1에 기재된 바와 동일한 평가가 수행되었다. 결과는 표 1에 제시되어 있다.
-소스 전극 전구체 및 드레인 전극 전구체의 형성-
제1 층을 형성하기 위해 사용된 타겟이 표 1에 제시된 각각의 타겟으로 변경된 것을 제외하고는, 실시예 3에서의 전계 효과 트랜지스터의 제조 단계에서와 동일한 방식으로 금속 층(2) 및 금속 층(3)이 형성되었다.
(실시예 5)
<전계 효과 트랜지스터의 제조>
실시예 5에서, 실시예 2에서의 -소스 전극 전구체 및 드레인 전극 전구체의 형성-, 및 <<활성 층의 형성>>이 아래에 기재된 방법으로 변경된 것을 제외하고는, 실시예 2에서와 동일한 방식으로 상부 게이트/하부 컨택 전계 효과 트랜지스터가 생성되었다.
실시예 1에 기재된 바와 동일한 평가가 수행되었다. 결과는 표 1에 제시되어 있다.
-소스 전극 전구체 및 드레인 전극 전구체의 형성-
제1 층을 형성하기 위해 사용된 타겟이 표 1에 제시된 각각의 타겟으로 변경된 것을 제외하고는, 실시예 1에서의 전계 효과 트랜지스터의 제조 단계에서와 동일한 방식으로 금속 층(2) 및 금속 층(3)이 형성되었다.
<<활성 층의 형성>>
활성 층을 형성하기 위한 소결체 타겟 및 산소(즉, 스퍼터링 가스)의 농도가 표 1에 기재된 바와 같이 변경된 것을 제외하고는, 실시예 2에서의 전계 효과 트랜지스터의 제조 단계에서와 동일한 방식으로 활성 층의 막이 형성되었다.
(실시예 6)
<전계 효과 트랜지스터의 제조>
실시예 6에서, 실시예 5에서의 -소스 전극 전구체 및 드레인 전극 전구체의 형성-이 아래에 기재된 방법으로 변경된 것을 제외하고는, 실시예 5에서와 동일한 방식으로 상부 게이트/하부 컨택 전계 효과 트랜지스터가 제조되었다.
실시예 1에 기재된 바와 동일한 평가가 수행되었다. 결과는 표 1에 제시되어 있다.
-소스 전극 전구체 및 드레인 전극 전구체의 형성-
제1 층을 형성하기 위해 사용된 타겟이 표 1에 제시된 각각의 타겟으로 변경된 것을 제외하고는, 실시예 1에서의 전계 효과 트랜지스터의 제조 단계에서와 동일한 방식으로 금속 층(2) 및 금속 층(3)이 형성되었다.
(실시예 7)
<전계 효과 트랜지스터의 제조>
실시예 7에서는, 도 5에 제시된 상부 게이트/상부 컨택 전계 효과 트랜지스터가 제조되었다. 여기에서, 다음 실시예에 제시된 참조 번호는 도 5에서의 참조 번호에 대응한다.
전기적 특성에 관하여, 실시예 1에 기재된 바와 동일한 평가가 수행되었고 결과는 표 2에 제시되어 있다. 산화물 영역이 금속 영역 아래에 배치되었기 때문에 일함수는 평가되지 않았다.
<<활성 층의 형성>>
기판 상에, W-도핑된 Y0.6In1.4O3의 막이 50 nm의 막 두께를 갖도록 RF 마그네트론 스퍼터링 방법을 통해 형성되었다. 활성 층이 스퍼터링을 통해 형성되었을 때, Y0.6In1.39W0.01O3의 구성을 갖는 다결정질 소결체가 타겟으로서 사용되었다. 아르곤 가스 및 산소 가스가 스퍼터링 가스로서 도입되었다. 총 압력은 1.1 Pa로 고정되었고 산소 농도는 10 체적%로 설정되었다. 형성된 W-도핑된 Y0.6In1.4O3 상에, 포토리소그래피를 통해 레지스트 패턴이 형성되었고, 결과물에는 미리 결정된 형상을 갖는 활성 층(14)을 형성하도록 에칭을 행하였다. 따라서 획득된 활성 층에서, Y0.6In1.39W0.01O3의 In은 0.7 mol%의 농도로 W로 치환 도핑되었다.
<<소스 전극 및 드레인 전극의 형성>>
-소스 전극 및 드레인 전극의 적층 처리-
기판(11) 및 활성 층(14) 상에, 소스 전극(12) 및 드레인 전극(13)을 형성하기 위해 반응성 스퍼터링 방법을 통해 산화물 영역(12B), 산화물 영역(13B), 금속 영역(12A), 및 금속 영역(13A)의 막들을 연속으로 퇴적하도록 Ti-Nb 합금 타겟(Ti:Nb=98:2(원자 비))이 사용되었다. 이하 상기의 방법이 기재될 것이다.
아르곤 가스 및 산소 가스가 스퍼터링 가스로서 도입되었다. 산화물 영역이 될 Nb-도핑된 티타늄 산화물 막이 5 nm의 두께를 갖도록 형성되었다. 총 압력은 1.1 Pa로 고정되었고 산소 농도는 10 체적%로 설정되었다. 여기에서, 티타늄 산화물 막은 화학양론 조성비를 충족시키지 않는 경우에도 양호한 전기적 전도성을 갖는다. 그 후에, 스퍼터링 가스로서 도입한 아르곤 가스만을 사용하여, 100 nm의 두께를 갖도록 Ti-Nb의 막을 형성하는데 동일 Ti-Nb 합금 타겟이 사용되었다. 영역의 각각이 형성되기 전에 타겟 표면의 산화 상태를 균일하게 하도록 충분한 사전-스퍼터링(pre-sputtering)이 수행되었다.
각각의 막을 형성하도록 금속 마스크를 통해 패터닝이 수행되었다. 그 다음, 각각이 미리 결정된 형상을 갖는 산화물 영역(12B), 산화물 영역(13B), 금속 영역(12A), 및 금속 영역(13A)이 기판(11) 상에 형성되었다.
<<게이트 절연 층의 형성>>
다음으로, 200 nm의 두께를 갖도록 스퍼터링 방법을 통해 SiO2의 막을 형성함으로써 게이트 절연 층(15)이 형성되었다.
<<게이트 전극의 형성>>
마지막으로, 게이트 절연 층(15) 상에 100 nm의 두께를 갖도록 스퍼터링 방법을 통해 Al 막이 형성되었다. 형성된 Al 막 상에, 포토리소그래피를 통해 레지스트 패턴이 형성되었고, 결과물에는 미리 결정된 형상을 갖는 게이트 전극(16)을 형성하도록 에칭을 행하였다. 그 후에, 대기 중에 300 ℃에서 1 시간 동안 오븐을 사용하여 막에 어닐링 처리가 가해졌다. 이 어닐링 처리는 일반적으로 활성 층과 게이트 절연 층 사이의 계면 결함 밀도를 감소시킴으로써 트랜지스터 특성을 개선하기 위하여 수행된다.
상기에 기재된 바와 같이, 도 5에 제시된 상부 게이트/하부 컨택 전계 효과 트랜지스터가 완성되었다.
(실시예 8)
<전계 효과 트랜지스터의 제조>
실시예 8에서, 실시예 7에서의 -소스 전극 및 드레인 전극의 적층 처리-, 및 <<활성 층의 형성>>이 아래에 기재된 방법으로 변경된 것을 제외하고는, 실시예 7에서와 동일한 방식으로 상부 게이트/상부 컨택 전계 효과 트랜지스터가 제조되었다.
전기적 특성에 관하여, 실시예 1에 기재된 바와 동일한 평가가 수행되었고 결과는 표 2에 제시되어 있다. 산화물 영역이 금속 영역 아래에 배치되었기 때문에 일함수는 평가되지 않았다.
-소스 전극 및 드레인 전극의 적층 처리-
산화물 영역(12B), 산화물 영역(13B), 금속 영역(12A) 및 금속 영역(13A)을 형성하도록 산화물 영역이 될 V-W 합금 타겟(V:W=98:2(원자 비))으로 타겟이 변경된 것으로 제외하고는, 실시예 7에서의 전계 효과 트랜지스터의 제조 단계에서와 동일한 방식으로 산화물 영역(12B), 산화물 영역(13B), 금속 영역(12A), 및 금속 영역(13A)이 형성되었다.
<<활성 층의 형성>>
활성 층을 형성하기 위한 소결체 타겟이 표 2에 기재된 바와 같이 변경된 것을 제외하고는, 실시예 7의 전계 효과 트랜지스터의 제조 단계에서와 동일한 방식으로 활성 층의 막이 형성되었다.
(실시예 9)
<전계 효과 트랜지스터의 제조>
실시예 9에서, 실시예 7에서의 -소스 전극 및 드레인 전극의 적층 처리-가 아래에 기재된 방법으로 변경된 것을 제외하고는, 실시예 7에서와 동일한 방식으로 상부 게이트/상부 컨택 전계 효과 트랜지스터가 제조되었다.
전기적 특성에 관하여, 실시예 1에 기재된 바와 동일한 평가가 수행되었고 결과는 표 2에 제시되어 있다. 산화물 영역이 금속 영역 아래에 배치되었기 때문에 일함수는 평가되지 않았다.
-소스 전극 및 드레인 전극의 적층 처리-
실시예 7에서의 전계 효과 트랜지스터의 제조 단계에서, 5 nm의 두께를 갖도록 DC 마그네트론 스퍼터링 방법을 통해 Nb-도핑된 TiO2의 막이 형성되었다. 산화물 영역이 스퍼터링을 통해 형성되었을 때, Ti0.9Nb0.1O2의 구성을 갖는 다결정질 소결체가 타겟으로서 사용되었다. 아르곤 가스 및 산소 가스가 스퍼터링 가스로서 도입되었다. 총 압력은 1.1 Pa로 고정되었고 산소 농도는 1 체적%로 설정되었다.
그 후에, 금속 영역이 될 Ti-Nb의 막이 Ti-Nb 합금 타겟을 사용하여 100 nm의 두께를 갖도록 형성되었다. 아르곤만이 스퍼터링 가스로서 사용되었다. 각각의 막을 형성하도록 금속 마스크를 통해 패터닝이 수행되었다. 그 다음, 각각이 미리 결정된 형상을 갖는 산화물 영역(12B), 산화물 영역(13B), 금속 영역(12A), 및 금속 영역(13A)이 형성되었다.
(실시예 10)
<전계 효과 트랜지스터의 제조>
실시예 10에서, 도 6에 제시된 상부 게이트/상부 컨택 전계 효과 트랜지스터가 제조되었다. 여기에서, 다음 예에 제시된 참조 번호는 도 6에서의 참조 번호에 대응한다. 실시예 1에 기재된 바와 동일한 평가가 수행되었다. 결과는 표 3에 제시되어 있다.
<<활성 층의 형성>>
다음으로, 기판 상에, W-도핑된 MgIn2O4의 막이 50 nm의 막 두께를 갖도록 RF 마그네트론 스퍼터링 방법을 통해 형성되었다. 활성 층이 스퍼터링을 통해 형성되었을 때, MgIn1.99W0.01O4의 구성을 갖는 다결정질 소결체가 타겟으로서 사용되었다. 아르곤 가스 및 산소 가스가 스퍼터링 가스로서 도입되었다. 총 압력은 1.1 Pa로 고정되었고, 과도하게 산화된 활성 층을 형성하도록 산소 농도는 50 체적%로 설정되었다. 형성된 W-도핑된 MgIn2O4 상에, 포토리소그래피를 통해 레지스트 패턴이 형성되었고, 결과물에는 미리 결정된 형상을 갖는 활성 층(14)을 형성하도록 에칭을 행하였다. 따라서 획득된 활성 층에서, MgIn2O4의 In은 0.5 mol%의 농도로 W로 치환 도핑되었다.
<<소스 전극 및 드레인 전극의 형성>>
-소스 전극 전구체 및 드레인 전극 전구체의 형성-
기판(11) 및 활성 층(14) 상에, Mo의 막이 스퍼터링 방법을 통해 100 nm의 두께를 갖도록 형성되었다. 각각의 막을 형성하도록 금속 마스크를 통해 패터닝이 수행되었다. 각각이 미리 결정된 형상을 갖는 금속 층(소스 전극 전구체) 및 금속 층(드레인 전극 전구체)이 기판(11) 및 활성 층(14) 상에 형성되었다.
-산화 처리-
형성된 금속 층(소스 전극 전구체) 및 금속 층(드레인 전극 전구체)에는, 활성 층과 접촉하는 영역에 산화물 영역(12B 및 13B)을 형성하도록 200 ℃에서 대기 중에 오븐에서 열 처리가 가해졌다.
<<게이트 절연 층의 형성>>
다음으로, 200 nm의 두께를 갖도록 스퍼터링 방법을 통해 SiO2의 막을 형성함으로써 게이트 절연 층(15)이 형성되었다.
<<게이트 전극의 형성>>
마지막으로, Al 막이 게이트 절연 층(15) 상에 100 nm의 두께를 갖도록 스퍼터링 방법을 통해 형성되었다. 형성된 Al 막 상에, 포토리소그래피를 통해 레지스트 패턴이 형성되었고, 결과물에는 미리 결정된 형상을 갖는 게이트 전극(16)을 형성하도록 에칭을 행하였다. 그 후에, 대기 중에 300 ℃에서 1시간 동안 오븐을 사용하여 막에 어닐링 처리가 가해졌다. 이 어닐링 처리는 일반적으로 활성 층과 게이트 절연 층 사이의 계면 결함 밀도를 감소시킴으로써 트랜지스터 특성을 개선하기 위하여 수행된다.
상기에 기재된 바와 같이, 도 6에 제시된 상부 게이트/상부 컨택 전계 효과 트랜지스터가 완성되었다.
(실시예 11 내지 실시예 12)
<전계 효과 트랜지스터의 제조>
실시예 11 내지 실시예 12에서, 실시예 10에서의 -소스 전극 전구체 및 드레인 전극 전구체의 형성- 이 아래에 기재된 방법으로 변경된 것을 제외하고는, 실시예 10에서와 동일한 방식으로 상부 게이트/하부 컨택 전계 효과 트랜지스터가 제조되었다.
실시예 1에 기재된 바와 동일한 평가가 수행되었다. 결과는 표 3에 제시되어 있다.
-소스 전극 전구체 및 드레인 전극 전구체의 형성-
금속 층을 형성하기 위한 타겟이 표 3에 기재된 각각의 타겟으로 변경된 것을 제외하고는, 실시예 10에서의 전계 효과 트랜지스터의 제조 단계에서와 동일한 방식으로 금속 층(2) 및 금속 층(3)이 형성되었다.
(실시예 13 내지 실시예 14)
<전계 효과 트랜지스터의 제조>
실시예 13 내지 실시예 14에서, 실시예 10에서의 -소스 전극 전구체 및 드레인 전극 전구체의 형성-, 및 <<활성 층의 형성>>이 아래에 기재된 방법으로 변경된 것을 제외하고는, 실시예 10에서와 동일한 방식으로 상부 게이트/하부 컨택 전계 효과 트랜지스터가 제조되었다.
실시예 1에 기재된 바와 동일한 평가가 수행되었다. 결과는 표 3에 제시되어 있다.
-소스 전극 전구체 및 드레인 전극 전구체의 형성-
금속 층을 형성하기 위해 사용된 타겟이 표 3에 제시된 각각의 타겟으로 변경된 것을 제외하고는, 실시예 10에서의 전계 효과 트랜지스터의 제조 단계에서와 동일한 방식으로 금속 층(2) 및 금속 층(3)이 형성되었다.
<<활성 층의 형성>>
활성 층을 형성하기 위한 소결체 타겟이 다음의 표 3에 기재된 각각의 타겟으로 변경된 것을 제외하고는, 실시예 10에서의 전계 효과 트랜지스터의 제조 단계에서와 동일한 방식으로 활성 층의 막이 형성되었다.
(비교예 1)
<전계 효과 트랜지스터의 제조>
실시예 1에서의 소스 전극 및 드레인 전극의 산화 처리가 생략된 것을 제외하고는, 실시예 1에서와 동일한 방식으로 도 20에 제시된 상부 게이트/하부 컨택 전계 효과 트랜지스터가 제조되었다. 도 20에서, 참조 번호 112는 소스 전극이고, 참조 번호 113은 드레인 전극이다.
실시예 1에 기재된 바와 동일한 평가가 수행되었다. 결과는 표 1에 제시되어 있다.
여기에서, 트랜지스터 성능의 평가 결과로서, 게이트 전압이 인가되지 않은 상태에서 높은 전류가 흘렀고 스위칭은 일어나지 않았다. 따라서, 계산된 온/오프 비는 101이었다.
(비교예 2)
<전계 효과 트랜지스터의 제조>
실시예 7에서의 소스 전극 및 드레인 전극의 적층 처리가 생략된 것을 제외하고는, 실시예 7에서와 동일한 방식으로 도 21에 제시된 상부 게이트/상부 컨택 전계 효과 트랜지스터가 제조되었다.
실시예 1에 기재된 바와 동일한 평가가 수행되었다. 결과는 표 2에 제시되어 있다.
여기에서, 트랜지스터 성능의 평가 결과로서, 게이트 전압이 인가되지 않은 상태에서 높은 전류가 흘렀고 스위칭은 일어나지 않았다. 따라서, 계산된 온/오프 비는 101이었다.
(비교예 3)
<전계 효과 트랜지스터의 제조>
<<활성 층의 형성>>이 아래에 기재된 바와 같이 변경되고 산화 처리가 생략된 것을 제외하고는, 실시예 10에서와 동일한 방식으로 도 6에 제시된 상부 게이트/상부 컨택 전계 효과 트랜지스터가 제조되었다.
실시예 1에 기재된 바와 동일한 평가가 수행되었다. 결과는 표 3에 제시되어 있다.
여기에서, 트랜지스터 성능의 평가 결과로서, 게이트 전압이 인가되지 않은 상태에서 높은 전류가 흘렀고 스위칭은 일어나지 않았다. 따라서, 계산된 온/오프 비는 101이었다.
<<활성 층의 형성>>
W-도핑된 MgIn2O4의 막이 50 nm의 막 두께를 갖도록 RF 마그네트론 스퍼터링 방법을 통해 기판 상에 형성되었다. 활성 층이 스퍼터링을 통해 형성되었을 때, MgIn1.99W0.01O4의 구성을 갖는 다결정질 소결체가 타겟으로서 사용되었다. 아르곤 가스 및 산소 가스가 스퍼터링 가스로서 도입되었다. 총 압력은 1.1 Pa로 고정되었고 산소 농도는 10 체적%로 설정되었다. 형성된 W-도핑된 MgIn2O4 상에, 포토리소그래피를 통해 레지스트 패턴이 형성되었고, 결과물에는 미리 결정된 형상을 갖는 활성 층(14)을 형성하도록 에칭을 행하였다. 따라서 획득된 활성 층에서, MgIn2O4의 In은 0.5 mol%의 농도로 W로 치환 도핑되었다.
Figure 112019015725914-pct00001
실시예 4의 합금 타겟 (Ti-Ta): (Ti:Ta=98:2 (원자 비))
실시예 5의 합금 타겟 (Ti-W): (Ti:W=98:2 (원자 비))
실시예 6의 합금 타겟 (V-W): (V:W=98:2 (원자 비))
Figure 112019015725914-pct00002
Figure 112019015725914-pct00003
실시예 12의 합금 타겟 (Ti-Nb): (Ti:Nb=98:2 (원자 비))
실시예 14의 합금 타겟 (Ti-V): (Ti:V=98:2 (원자 비))
표 1로부터, 실시예 1 내지 실시예 6의 일함수를 비교예 1의 일함수와 비교함에 따라, 실시예 1 내지 실시예 6의 일함수 값이 크고 소스 전극 및 드레인 전극의 표면 상에 표면 산화된 층이 형성되었다는 것을 알 수 있다. 이 때에, 실시예 1 내지 실시예 3에서, 활성 층의 막 형성이 수행될 때 도입된 산소 가스의 농도는, 소스 전극 및 드레인 전극의 표면 상에 산소 영역을 형성하도록 최적화된다. 그 결과, 캐리어 농도가 유지되면서 높은 트랜지스터 성능(온/오프 비)을 얻는 것이 가능하다. 한편, 비교예 1에서는, 소스 전극 및 드레인 전극의 표면 상에 미리 산화된 층이 없으며, 그리하여 활성 층과 소스 전극 사이의 계면 및 활성 층과 드레인 전극 사이의 계면에서 전극의 산화가 일어나게 된다. 그 결과, 게이트 전압이 인가되지 않을 때에도 높은 전류가 흐르며, 결과적으로 노멀리-온 전계 효과 트랜지스터가 된다. 이에 대한 이유는 다음과 같다. 구체적으로, 산소가 활성 층 밖으로 과도하게 이동하였다(즉, 산화물 반도체가 환원됨). 그 결과, 산소 베이컨시 생성에 기여한 캐리어는 산화물 반도체의 캐리어 농도의 증가를 유도하였으며, 이는 막 형성 조건 하에 최적화된 캐리어 농도보다 더 큰 것이고, 결과적으로 더 낮은 저항을 갖는 활성 층이 되었다.
실시예 4 내지 실시예 6의 전계 효과 트랜지스터는 실시예 1 내지 실시예 3에서보다 한 자릿수 더 높은 온/오프 비의 값을 갖는다. 이에 대한 이유는 다음과 같다. 즉, 소스 전극 및 드레인 전극 상에 형성된 산화물은 전기 전도성을 증가시키도록 치환 도핑을 겪었다(즉, 저항 감소). 그 결과, 소스 전극과 활성 층 사이의 계면 및 드레인 전극과 활성 층 사이의 계면에서 컨택 저항이 감소되었다. 따라서, 치환 도핑을 겪은 산화물이 소스 전극과 활성 층 사이에 그리고 드레인 전극과 활성 층 사이에 형성될 때, 보다 유리한 컨택이 획득될 수 있다.
표 2로부터, 실시예 7 내지 실시예 9와 비교예 2 간의 비교는 동일한 경향이 얻어질 수 있다는 것을 나타낸다. 이는, 적층 처리를 통해 형성된 산화물 영역이 활성 층에 대한 환원 방지 층으로서의 역할을 하기 때문이며, 이는 활성 층에 생성되는 산소 베이컨시의 양을 억제하였다.
표 3으로부터, 실시예 10 내지 실시예 14와 비교예 3 간의 비교는 동일한 경향이 얻어질 수 있다는 것을 나타낸다. 이에 대한 이유는 다음과 같다. 활성 층의 막 형성을 수행할 때 도입된 산소 가스 농도를 과도하게 공급함으로써, 산화 처리에서 가열을 통해 소스 전극 및 드레인 전극 상에 산화물 영역이 형성되었을 때에도, 산소 베이컨시는 활성 층에서 캐리어 생성 메커니즘의 지배적 요인이 아니기에 특성 저하를 막을 수 있었다. 여기에서, 산소 베이컨시가 억제되는 상태에서도, 활성 층은 스위칭 동작을 나타내도록 기능하였다. 이는 캐리어가 치환 도핑에 의해 생성되기 때문이다. 비교예 3에서는, 활성 층의 막 형성 수행시 도입된 산소 가스의 농도가 과도하지 않았다. 따라서, 소스 전극과 활성 층 사이의 계면 및 드레인 전극 및 활성 층 사이의 계면에서 전극의 산화가 일어날 때, 활성 층의 산화물 반도체가 환원되어 저항을 감소시키고, 게이트 전압이 인가되지 않은 상태에서 높은 전류가 흐른다. 상기에 기재된 바와 같이, 소스 전극과 활성 층 사이에 그리고 드레인 전극과 활성 층 사이에 미리 산화물 영역이 없을 때, 활성 층의 전기적 특성에 영향을 미칠 것이다. 따라서, 실시예 10 내지 실시예 14에 기재된 바와 같이 산화물 영역을 형성하기 위하여, 산화물 영역을 형성하도록 활성 층을 형성하기 위한 조건을 변경하는 것이 필요하다.
본 개시의 양태는 다음과 같다.
<1> 전계 효과 트랜지스터에 있어서,
게이트 전압을 인가하도록 구성되는 게이트 전극;
전류를 취출하도록 구성되는 소스 전극 및 드레인 전극;
상기 소스 전극과 상기 드레인 전극 사이에 배치되며, 산화물 반도체로 형성되는 활성 층; 및
상기 게이트 전극과 상기 활성 층 사이에 배치되는 게이트 절연 층을 포함하고,
상기 소스 전극 및 상기 드레인 전극은 각각, 금속으로 형성된 금속 영역 및 하나 이상의 금속 산화물로 형성된 산화물 영역을 포함하고,
상기 소스 전극 및 상기 드레인 전극 각각의 상기 산화물 영역의 일부는 상기 활성 층과 접촉하며, 상기 산화물 영역의 나머지는 상기 활성 층이 아닌 하나 이상의 컴포넌트와 접촉하는 것인 전계 효과 트랜지스터.
<2> <1>에 있어서,
상기 소스 전극 및 상기 드레인 전극 각각의 상기 산화물 영역의, 상기 활성 층과 접촉하는 영역에서의 산소 농도가 상기 금속 영역을 향해 감소하는 것인 전계 효과 트랜지스터.
<3> <1> 또는 <2>에 있어서,
상기 금속은 전이 금속의 단체(單體) 또는 이의 합금인 것인 전계 효과 트랜지스터.
<4> <1> 내지 <3> 중 어느 하나에 있어서,
상기 금속은 Ti, V, Nb, Ta, Mo, 및 W로 구성된 그룹으로부터 선택된 적어도 하나를 포함하는 것인 전계 효과 트랜지스터.
<5> <1> 내지 <4> 중 어느 하나에 있어서,
상기 소스 전극 및 상기 드레인 전극은 각각, 제1 층과 제2 층의 적층 구조를 가지며, 상기 제1 층은 상기 금속 영역 및 상기 산화물 영역을 포함하고 상기 제2 층은 금속으로 형성되는 것인 전계 효과 트랜지스터.
<6> <1> 또는 <2>에 있어서,
상기 산화물은 양의 원자가(positive valence)를 갖는 전이 금속 및 상기 전이 금속의 양의 원자가보다 더 큰 양의 원자가를 갖는 치환 도펀트(substitutional dopant)를 포함하고,
상기 금속은 상기 전이 금속의 원소 및 상기 산화물에 대하여 도펀트로서 작용하는 원소를 포함하는 것인 전계 효과 트랜지스터.
<7> <6>에 있어서,
상기 전이 금속의 원소는 Ti, V, Nb, Ta, Mo, 및 W로 구성된 그룹으로부터 선택된 적어도 하나를 포함하는 것인 전계 효과 트랜지스터.
<8> <6> 또는 <7>에 있어서,
상기 산화물에 대하여 도펀트로서 작용하는 상기 원소는 V, Nb, Ta, Cr, Mo, W, Mn, 및 Re로 구성된 그룹으로부터 선택된 적어도 하나를 포함하는 것인 전계 효과 트랜지스터.
<9> <1> 내지 <8> 중 어느 하나에 있어서,
상기 산화물 반도체는 In, Zn, Sn, 및 Ti로 구성된 그룹으로부터 선택된 적어도 하나를 포함하는 것인 전계 효과 트랜지스터.
<10> <9>에 있어서,
상기 산화물 반도체는 알칼리 토류 원소들 중 적어도 하나를 포함하는 것인 전계 효과 트랜지스터.
<11> <9>에 있어서,
상기 산화물 반도체는 희토류 원소들 중 적어도 하나를 포함하는 것인 전계 효과 트랜지스터.
<12> <9>에 있어서,
상기 산화물 반도체는 n-타입 산화물 반도체이며, 2가의 양이온, 3가의 양이온, 4가의 양이온, 5가의 양이온, 6가의 양이온, 7가의 양이온, 및 8가의 양이온으로 구성된 그룹으로부터 선택된 적어도 하나의 도펀트로의 치환 도핑을 겪고,
상기 도펀트의 원자가는, 상기 도펀트가 금속 이온으로부터 제외된다면, 상기 산화물 반도체를 구성하는 금속 이온의 원자가보다 더 큰 것인 전계 효과 트랜지스터.
<13> <1> 내지 <12> 중 어느 하나에 따른 전계 효과 트랜지스터를 제조하는 방법에 있어서,
소스 전극 및 드레인 전극 각각의 산화물 영역의 일부가 활성 층과 접촉하도록, 상기 소스 전극, 상기 드레인 전극, 및 상기 활성 층을 형성하는 단계를 포함하는, 전계 효과 트랜지스터의 제조 방법.
<14> <13>에 있어서,
상기 소스 전극, 상기 드레인 전극, 및 상기 활성 층을 형성하는 단계는,
각각이 금속 영역 및 산화물 영역을 갖는 소스 전극 및 드레인 전극을 형성하도록 금속 층의 표면을 산화시키는 처리; 및
상기 형성된 소스 전극 및 상기 형성된 드레인 전극 각각의 상기 산화물 영역의 일부와 접촉하도록 활성 층을 형성하는 처리
를 포함하는 것인, 전계 효과 트랜지스터의 제조 방법.
<15> <13>에 있어서,
상기 소스 전극, 상기 드레인 전극, 및 상기 활성 층을 형성하는 단계는,
활성 층을 형성하는 처리; 및
산화물 영역의 일부가 상기 형성된 활성 층과 접촉하도록 상기 산화물 영역을 형성하고, 각각이 산화물 영역 및 금속 영역을 포함하는 소스 전극 및 드레인 전극을 형성하도록 상기 산화물 영역 상에 상기 금속 영역을 더 형성하는 처리
를 포함하는 것인, 전계 효과 트랜지스터의 제조 방법.
<16> <13>에 있어서,
상기 소스 전극, 상기 드레인 전극, 및 상기 활성 층을 형성하는 단계는,
활성 층을 형성하는 처리;
금속 층의 일부가 상기 형성된 활성 층과 접촉하도록 상기 금속 층을 형성하는 처리; 및
산화물 영역의 일부가 상기 형성된 활성 층과 접촉하도록 각각이 금속 영역 및 산화물 영역을 포함하는 소스 전극 및 드레인 전극을 형성하기 위해 상기 금속 층의 표면을 산화시키는 처리
를 포함하는 것인, 전계 효과 트랜지스터의 제조 방법.
<17> <13> 내지 <16> 중 어느 하나에 있어서,
상기 소스 전극 및 상기 드레인 전극 각각의 상기 산화물 영역의, 상기 활성 층과 접촉하는 영역에서의 산소 농도가 상기 금속 영역을 향해 감소하는 것인, 전계 효과 트랜지스터의 제조 방법.
<18> <13> 내지 <17> 중 어느 하나에 있어서,
상기 금속은 전이 금속의 단체 또는 이의 합금인 것인, 전계 효과 트랜지스터의 제조 방법.
<19> <13> 내지 <16> 중 어느 하나에 있어서,
상기 산화물은 양의 원자가를 갖는 전이 금속 및 상기 전이 금속의 양의 원자가보다 더 큰 양의 원자가를 갖는 치환 도펀트를 포함하고,
상기 금속은 상기 전이 금속의 원소 및 상기 산화물에 대하여 도펀트로서 작용하는 원소를 포함하는 것인, 전계 효과 트랜지스터의 제조 방법.
<20> 디스플레이 소자에 있어서,
구동 신호에 따라 광 출력을 제어하도록 구성된 광학 제어 소자; 및
<1> 내지 <12> 중 어느 하나에 따른 전계 효과 트랜지스터를 포함하고 상기 광학 제어 소자를 구동시키도록 구성된 구동 회로
를 포함하는, 디스플레이 소자.
<21> <20>에 있어서,
상기 광학 제어 소자는, 유기 전자발광(electroluminescent) 소자, 전기변색(electrochromic) 소자, 액정 소자, 전기영동(electrophoretic) 소자, 또는 전기습윤(electrowetting) 소자를 포함하는 것인, 디스플레이 소자.
<22> 이미지 데이터에 대응하는 이미지를 디스플레이하도록 구성된 이미지 디스플레이 디바이스에 있어서,
매트릭스 형태로 배열된 복수의 디스플레이 소자로서, 상기 복수의 디스플레이 소자의 각각은 <20> 또는 <21>에 따른 디스플레인 소자인 것인, 상기 복수의 디스플레이 소자;
상기 복수의 디스플레이 소자에서의 전계 효과 트랜지스터에 게이트 전압 및 신호 전압을 개별적으로 인가하도록 구성된 복수의 배선; 및
상기 이미지 데이터에 대응하여 상기 복수의 배선을 통해 상기 전계 효과 트랜지스터의 게이트 전압 및 신호 전압을 개별적으로 제어하도록 구성된 디스플레이 제어 디바이스
를 포함하는, 이미지 디스플레이 디바이스.
<23> 시스템에 있어서,
<22>에 따른 이미지 디스플레이 디바이스; 및
디스플레이될 이미지 정보에 기초하여 이미지 데이터를 생성하고 상기 이미지 디스플레이 디바이스에 상기 이미지 데이터를 출력하도록 구성된 이미지 데이터 생성 디바이스
를 포함하는 시스템.
2 금속 층
3 금속 층
10 전계 효과 트랜지스터
11 기판
12 소스 전극
12A 금속 영역
12B 산화물 영역
13 드레인 전극
13A 금속 영역
13B 산화물 영역
14 활성 층
15 게이트 절연 층
16 게이트 전극
17 층간 절연 층
18 데이터 선
20 전계 효과 트랜지스터
22 활성 층
23 소스 전극
24 드레인 전극
25 게이트 절연 층
26 게이트 전극
40 전계 효과 트랜지스터
302, 302' 디스플레이 소자
310 디스플레이
320, 320' 구동 회로
370 액정 소자
400 디스플레이 제어 소자

Claims (23)

  1. 전계 효과 트랜지스터에 있어서,
    소스 전극 및 드레인 전극; 및
    산화물 반도체로 형성된 활성 층을 포함하고,
    상기 소스 전극 및 상기 드레인 전극은 각각, 금속으로 형성된 금속 영역 및 하나 이상의 금속 산화물로 형성된 산화물 영역을 포함하고,
    상기 소스 전극 및 상기 드레인 전극 각각의 상기 산화물 영역의 일부는 상기 활성 층과 접촉하며, 상기 산화물 영역의 나머지는 상기 활성 층이 아닌 하나 이상의 컴포넌트와 접촉하고,
    상기 금속 산화물은 상기 금속 영역의 금속 원소 중 적어도 하나를 포함하고,
    상기 산화물 영역은 상기 소스 전극 및 상기 드레인 전극의 금속 영역의 표면을 산화시킴으로써 형성되고,
    상기 소스 전극 및 상기 드레인 전극 각각의 상기 산화물 영역의, 상기 활성 층과 접촉하는 영역에서의 산소 농도가 상기 금속 영역을 향해 감소하는 것인 전계 효과 트랜지스터.
  2. 삭제
  3. 청구항 1에 있어서,
    상기 금속은 전이 금속의 단체(單體) 또는 이의 합금인 것인 전계 효과 트랜지스터.
  4. 청구항 1에 있어서,
    상기 금속은 Ti, V, Nb, Ta, Mo, 및 W로 구성된 그룹으로부터 선택된 적어도 하나를 포함하는 것인 전계 효과 트랜지스터.
  5. 청구항 1에 있어서,
    상기 소스 전극 및 상기 드레인 전극은 각각, 제1 층과 제2 층의 적층 구조를 가지며, 상기 제1 층은 상기 금속 영역 및 상기 산화물 영역을 포함하고 상기 제2 층은 금속으로 형성되는 것인 전계 효과 트랜지스터.
  6. 청구항 1에 있어서,
    상기 산화물은 양의 원자가(positive valence)를 갖는 전이 금속 및 상기 전이 금속의 양의 원자가보다 더 큰 양의 원자가를 갖는 치환 도펀트(substitutional dopant)를 포함하고,
    상기 금속은 상기 전이 금속의 원소 및 상기 산화물에 대하여 도펀트로서 작용하는 원소를 포함하는 것인 전계 효과 트랜지스터.
  7. 청구항 6에 있어서,
    상기 전이 금속의 원소는 Ti, V, Nb, Ta, Mo, 및 W로 구성된 그룹으로부터 선택된 적어도 하나를 포함하는 것인 전계 효과 트랜지스터.
  8. 청구항 6에 있어서,
    상기 산화물에 대하여 도펀트로서 작용하는 상기 원소는 V, Nb, Ta, Cr, Mo, W, Mn, 및 Re로 구성된 그룹으로부터 선택된 적어도 하나를 포함하는 것인 전계 효과 트랜지스터.
  9. 청구항 1에 있어서,
    상기 산화물 반도체는 In, Zn, Sn, 및 Ti로 구성된 그룹으로부터 선택된 적어도 하나를 포함하는 것인 전계 효과 트랜지스터.
  10. 청구항 9에 있어서,
    상기 산화물 반도체는 알칼리 토류 원소들 중 적어도 하나를 포함하는 것인 전계 효과 트랜지스터.
  11. 청구항 9에 있어서,
    상기 산화물 반도체는 희토류 원소들 중 적어도 하나를 포함하는 것인 전계 효과 트랜지스터.
  12. 청구항 9에 있어서,
    상기 산화물 반도체는 n-타입 산화물 반도체이며, 2가의 양이온, 3가의 양이온, 4가의 양이온, 5가의 양이온, 6가의 양이온, 7가의 양이온, 및 8가의 양이온으로 구성된 그룹으로부터 선택된 적어도 하나의 도펀트로의 치환 도핑을 겪고,
    상기 도펀트의 원자가는, 상기 도펀트가 금속 이온으로부터 제외된다면, 상기 산화물 반도체를 구성하는 금속 이온의 원자가보다 더 큰 것인 전계 효과 트랜지스터.
  13. 청구항 1, 청구항 3 내지 청구항 12 중 어느 한 항에 따른 전계 효과 트랜지스터를 제조하는 방법에 있어서,
    소스 전극 및 드레인 전극 각각의 산화물 영역의 일부가 활성 층과 접촉하도록, 상기 소스 전극, 상기 드레인 전극, 및 상기 활성 층을 형성하는 단계를 포함하는, 전계 효과 트랜지스터의 제조 방법.
  14. 청구항 13에 있어서,
    상기 소스 전극, 상기 드레인 전극, 및 상기 활성 층을 형성하는 단계는,
    각각이 금속 영역 및 산화물 영역을 갖는 소스 전극 및 드레인 전극을 형성하도록 금속 층의 표면을 산화시키는 처리; 및
    상기 형성된 소스 전극 및 상기 형성된 드레인 전극 각각의 상기 산화물 영역의 일부와 접촉하도록 활성 층을 형성하는 처리
    를 포함하는 것인, 전계 효과 트랜지스터의 제조 방법.
  15. 청구항 13에 있어서,
    상기 소스 전극, 상기 드레인 전극, 및 상기 활성 층을 형성하는 단계는,
    활성 층을 형성하는 처리; 및
    산화물 영역의 일부가 상기 형성된 활성 층과 접촉하도록 상기 산화물 영역을 형성하고, 각각이 산화물 영역 및 금속 영역을 포함하는 소스 전극 및 드레인 전극을 형성하도록 상기 산화물 영역 상에 상기 금속 영역을 더 형성하는 처리
    를 포함하는 것인, 전계 효과 트랜지스터의 제조 방법.
  16. 청구항 13에 있어서,
    상기 소스 전극, 상기 드레인 전극, 및 상기 활성 층을 형성하는 단계는,
    활성 층을 형성하는 처리;
    금속 층의 일부가 상기 형성된 활성 층과 접촉하도록 상기 금속 층을 형성하는 처리; 및
    산화물 영역의 일부가 상기 형성된 활성 층과 접촉하도록 각각이 금속 영역 및 산화물 영역을 포함하는 소스 전극 및 드레인 전극을 형성하기 위해 상기 금속 층의 표면을 산화시키는 처리
    를 포함하는 것인, 전계 효과 트랜지스터의 제조 방법.
  17. 청구항 13에 있어서,
    상기 소스 전극 및 상기 드레인 전극 각각의 상기 산화물 영역의, 상기 활성 층과 접촉하는 영역에서의 산소 농도가 상기 금속 영역을 향해 감소하는 것인, 전계 효과 트랜지스터의 제조 방법.
  18. 청구항 13에 있어서,
    상기 금속은 전이 금속의 단체 또는 이의 합금인 것인, 전계 효과 트랜지스터의 제조 방법.
  19. 청구항 13에 있어서,
    상기 산화물은 양의 원자가를 갖는 전이 금속 및 상기 전이 금속의 양의 원자가보다 더 큰 양의 원자가를 갖는 치환 도펀트를 포함하고,
    상기 금속은 상기 전이 금속의 원소 및 상기 산화물에 대하여 도펀트로서 작용하는 원소를 포함하는 것인, 전계 효과 트랜지스터의 제조 방법.
  20. 디스플레이 소자에 있어서,
    구동 신호에 따라 광 출력을 제어하도록 구성된 광학 제어 소자; 및
    청구항 1, 청구항 3 내지 청구항 12 중 어느 한 항에 따른 전계 효과 트랜지스터를 포함하고 상기 광학 제어 소자를 구동시키도록 구성된 구동 회로
    를 포함하는, 디스플레이 소자.
  21. 청구항 20에 있어서,
    상기 광학 제어 소자는, 유기 전자발광(electroluminescent) 소자, 전기변색(electrochromic) 소자, 액정 소자, 전기영동(electrophoretic) 소자, 또는 전기습윤(electrowetting) 소자를 포함하는 것인, 디스플레이 소자.
  22. 이미지 데이터에 대응하는 이미지를 디스플레이하도록 구성된 이미지 디스플레이 디바이스에 있어서,
    매트릭스 형태로 배열된 복수의 디스플레이 소자로서, 상기 복수의 디스플레이 소자의 각각은 청구항 20에 따른 디스플레인 소자인 것인, 상기 복수의 디스플레이 소자;
    상기 복수의 디스플레이 소자에서의 전계 효과 트랜지스터에 게이트 전압 및 신호 전압을 개별적으로 인가하도록 구성된 복수의 배선; 및
    상기 이미지 데이터에 대응하여 상기 복수의 배선을 통해 상기 전계 효과 트랜지스터의 게이트 전압 및 신호 전압을 개별적으로 제어하도록 구성된 디스플레이 제어 디바이스
    를 포함하는, 이미지 디스플레이 디바이스.
  23. 시스템에 있어서,
    청구항 22에 따른 이미지 디스플레이 디바이스; 및
    디스플레이될 이미지 정보에 기초하여 이미지 데이터를 생성하고 상기 이미지 디스플레이 디바이스에 상기 이미지 데이터를 출력하도록 구성된 이미지 데이터 생성 디바이스
    를 포함하는 시스템.
KR1020197004462A 2016-07-20 2017-07-14 전계 효과 트랜지스터, 이의 제조 방법, 디스플레이 소자, 이미지 디스플레이 디바이스, 및 시스템 Active KR102258466B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2016142511 2016-07-20
JPJP-P-2016-142511 2016-07-20
JPJP-P-2017-109747 2017-06-02
JP2017109747A JP2018022879A (ja) 2016-07-20 2017-06-02 電界効果型トランジスタ、及びその製造方法、並びに表示素子、画像表示装置、及びシステム
PCT/JP2017/025827 WO2018016456A1 (en) 2016-07-20 2017-07-14 Field-effect transistor, method for producing the same, display element, image display device, and system

Publications (2)

Publication Number Publication Date
KR20190027913A KR20190027913A (ko) 2019-03-15
KR102258466B1 true KR102258466B1 (ko) 2021-06-01

Family

ID=61165162

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197004462A Active KR102258466B1 (ko) 2016-07-20 2017-07-14 전계 효과 트랜지스터, 이의 제조 방법, 디스플레이 소자, 이미지 디스플레이 디바이스, 및 시스템

Country Status (6)

Country Link
US (1) US11018262B2 (ko)
EP (1) EP3488470B1 (ko)
JP (1) JP2018022879A (ko)
KR (1) KR102258466B1 (ko)
SG (1) SG11201900069UA (ko)
TW (2) TWI728293B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7254462B2 (ja) * 2018-08-09 2023-04-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102660923B1 (ko) * 2018-11-16 2024-04-24 엘지디스플레이 주식회사 도핑된 주석 산화물 박막 트랜지스터 및 그 제조 방법
JP7326795B2 (ja) 2019-03-20 2023-08-16 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
EP3973555B1 (en) * 2019-05-21 2024-04-10 Faraday Factory Japan LLC Method of fabricating superconducting wire
CN112242441A (zh) * 2019-07-16 2021-01-19 联华电子股份有限公司 高电子迁移率晶体管
DE102020130131B4 (de) 2020-05-28 2025-12-11 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung und deren herstellungsverfahren
US11450748B2 (en) 2020-05-28 2022-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
CN112530978B (zh) * 2020-12-01 2024-02-13 京东方科技集团股份有限公司 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板
WO2022176484A1 (ja) * 2021-02-17 2022-08-25 株式会社ジャパンディスプレイ 半導体装置
KR102828905B1 (ko) * 2021-10-01 2025-07-04 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 표시 장치
US20250031451A1 (en) * 2022-02-02 2025-01-23 Sharp Display Technology Corporation Display device and production method for display device
US12588241B2 (en) * 2022-05-12 2026-03-24 Intel Corporation Asymmetric source and drain contacts for a thin film transistor (TFT) structure
CN115377204B (zh) 2022-10-25 2023-04-18 Tcl华星光电技术有限公司 显示面板及其制作方法、显示装置
KR102766780B1 (ko) * 2022-11-03 2025-02-13 고려대학교산학협력단 산소면적밀도 조절 기술이 적용된 소스와 드레인 컨택의 금속-유전층-반도체 구조를 갖는 산화물 반도체 트랜지스터 및 그 제조 방법
CN115966574A (zh) * 2022-12-22 2023-04-14 广州华星光电半导体显示技术有限公司 阵列基板、显示面板及阵列基板的制备方法
KR102883321B1 (ko) * 2024-12-18 2025-11-07 경희대학교 산학협력단 알칼리 이온이 도입된 금속 산화물 기반 멤트랜지스터 소자 및 이의 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040038446A1 (en) * 2002-03-15 2004-02-26 Sanyo Electric Co., Ltd.- Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP2012094853A (ja) * 2010-09-30 2012-05-17 Kobe Steel Ltd 配線構造
JP2014160818A (ja) * 2008-07-31 2014-09-04 Semiconductor Energy Lab Co Ltd 半導体装置
JP2016028412A (ja) * 2014-07-11 2016-02-25 株式会社リコー ｎ型酸化物半導体製造用塗布液、電界効果型トランジスタ、表示素子、画像表示装置、及びシステム

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1020331A (ja) * 1996-06-28 1998-01-23 Sharp Corp 液晶表示装置
JP3819793B2 (ja) * 2002-03-15 2006-09-13 三洋電機株式会社 成膜方法及び半導体装置の製造方法
KR20080099084A (ko) * 2007-05-08 2008-11-12 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
JP5354944B2 (ja) * 2008-03-27 2013-11-27 株式会社東芝 半導体装置および電界効果トランジスタ
KR100958006B1 (ko) * 2008-06-18 2010-05-17 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5484853B2 (ja) 2008-10-10 2014-05-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5443789B2 (ja) * 2009-03-09 2014-03-19 株式会社東芝 半導体装置
WO2011043218A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102581069B1 (ko) 2010-02-05 2023-09-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법
JP2011165883A (ja) * 2010-02-09 2011-08-25 Toshiba Corp 半導体記憶装置およびその製造方法
JP5496745B2 (ja) 2010-03-31 2014-05-21 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
JP2012222171A (ja) * 2011-04-11 2012-11-12 Hitachi Ltd 表示装置およびその製造方法
US9553201B2 (en) * 2012-04-02 2017-01-24 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel, and manufacturing method of thin film transistor
KR20140143629A (ko) * 2013-06-07 2014-12-17 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
JP6264090B2 (ja) 2013-07-31 2018-01-24 株式会社リコー 電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
KR102126276B1 (ko) * 2013-08-30 2020-06-25 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20150030034A (ko) * 2013-09-11 2015-03-19 삼성디스플레이 주식회사 표시장치 및 그 제조방법
US9105526B2 (en) * 2013-12-19 2015-08-11 Intermolecular, Inc. High productivity combinatorial material screening for metal oxide films
US20160013243A1 (en) * 2014-03-10 2016-01-14 Dpix, Llc Photosensor arrays for detection of radiation and process for the preparation thereof
US20150279674A1 (en) * 2014-04-01 2015-10-01 Intermolecular, Inc. CAAC IGZO Deposited at Room Temperature
CN107004718B (zh) * 2014-11-28 2021-02-19 夏普株式会社 半导体装置及其制造方法
JP6575102B2 (ja) 2015-03-27 2019-09-18 株式会社リコー 液滴吐出装置
JP6582655B2 (ja) 2015-07-14 2019-10-02 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
EP3125296B1 (en) 2015-07-30 2020-06-10 Ricoh Company, Ltd. Field-effect transistor, display element, image display device, and system
JP2017105013A (ja) 2015-12-08 2017-06-15 株式会社リコー ガスバリア性積層体、半導体装置、表示素子、表示装置、システム
KR102800325B1 (ko) * 2017-02-16 2025-04-29 삼성디스플레이 주식회사 발광 표시 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040038446A1 (en) * 2002-03-15 2004-02-26 Sanyo Electric Co., Ltd.- Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP2014160818A (ja) * 2008-07-31 2014-09-04 Semiconductor Energy Lab Co Ltd 半導体装置
JP2012094853A (ja) * 2010-09-30 2012-05-17 Kobe Steel Ltd 配線構造
JP2016028412A (ja) * 2014-07-11 2016-02-25 株式会社リコー ｎ型酸化物半導体製造用塗布液、電界効果型トランジスタ、表示素子、画像表示装置、及びシステム

Also Published As

Publication number Publication date
TW201813099A (zh) 2018-04-01
TWI650865B (zh) 2019-02-11
TW201921698A (zh) 2019-06-01
EP3488470B1 (en) 2024-02-21
KR20190027913A (ko) 2019-03-15
EP3488470A1 (en) 2019-05-29
US11018262B2 (en) 2021-05-25
US20190245090A1 (en) 2019-08-08
SG11201900069UA (en) 2019-02-27
TWI728293B (zh) 2021-05-21
JP2018022879A (ja) 2018-02-08

Similar Documents

Publication Publication Date Title
KR102258466B1 (ko) 전계 효과 트랜지스터, 이의 제조 방법, 디스플레이 소자, 이미지 디스플레이 디바이스, 및 시스템
JP5386179B2 (ja) 半導体デバイス、画像表示装置、薄膜トランジスタの製造方法、及び、薄膜トランジスタ基板
TWI678811B (zh) 場效電晶體、顯示元件、影像顯示裝置及系統
EP2197034B1 (en) Field effect transistor and display apparatus
TWI520345B (zh) 非晶氧化物半導體材質、場效電晶體以及顯示元件
JP5322530B2 (ja) 薄膜電界効果型トランジスタの製造方法及び該製造方法によって製造された薄膜電界効果型トランジスタ
EP2819175A1 (en) Field-effect transistor, display element, image display device, and system
JP5339792B2 (ja) 薄膜電界効果型トランジスタ、その製造方法、およびそれを用いた表示装置
KR102210992B1 (ko) 전계 효과형 트랜지스터, 표시 소자, 화상 표시 장치, 및 시스템
CN109478560B (zh) 场效应晶体管及其制作方法，显示元件，图像显示装置和系统
JP2010186860A (ja) 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
JP6662432B2 (ja) 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
US11462646B2 (en) Field-effect transistor, display element, image display device, and system
WO2012124408A1 (ja) 酸化物半導体薄膜の製造方法
JP2020021814A (ja) 電界効果型トランジスタの製造方法、並びに表示素子、画像表示装置、及びシステム
KR20190015985A (ko) 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 20190214

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination
AMND Amendment
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20200727

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20210119

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20200727

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

X091 Application refused [patent]
AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20210119

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20200928

Comment text: Amendment to Specification, etc.

Patent event code: PX09012R01I

Patent event date: 20190215

Comment text: Amendment to Specification, etc.

PX0701 Decision of registration after re-examination

Patent event date: 20210312

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20210219

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20210119

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20200928

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20190215

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20210525

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20210526

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20240516

Start annual number: 4

End annual number: 4