JP2018022879A - 電界効果型トランジスタ、及びその製造方法、並びに表示素子、画像表示装置、及びシステム - Google Patents
電界効果型トランジスタ、及びその製造方法、並びに表示素子、画像表示装置、及びシステム Download PDFInfo
- Publication number
- JP2018022879A JP2018022879A JP2017109747A JP2017109747A JP2018022879A JP 2018022879 A JP2018022879 A JP 2018022879A JP 2017109747 A JP2017109747 A JP 2017109747A JP 2017109747 A JP2017109747 A JP 2017109747A JP 2018022879 A JP2018022879 A JP 2018022879A
- Authority
- JP
- Japan
- Prior art keywords
- effect transistor
- field effect
- metal
- oxide
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
- H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
- H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
- H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
- H10D30/6743—Silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/62—Electrodes ohmically coupled to a semiconductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
- H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
- H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Geometry (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thin Film Transistor (AREA)
- Pharmaceuticals Containing Other Organic And Inorganic Compounds (AREA)
- Liquid Crystal (AREA)
- Electroluminescent Light Sources (AREA)
- Electrodes Of Semiconductors (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】活性層となる酸化物半導体と、ソース電極及びドレイン電極との界面における酸化物半導体の還元を防止し、簡易な構成で良好なトランジスタ特性を有する電界効果型トランジスタを提供する。【解決手段】ゲート電圧を印加するためのゲート電極１６と、電流を取り出すためのソース電極１２及びドレイン電極１３と、ソース電極及びドレイン電極との間に設けられ、酸化物半導体からなる活性層１４と、ゲート電極と活性層との間に設けられたゲート絶縁層１５と、を有する電界効果型トランジスタであって、ソース電極及びドレイン電極が、それぞれ、金属からなる金属領域と、金属の酸化物からなる酸化物領域とを有する。ソース電極及びドレイン電極のそれぞれの酸化物領域の一部が、活性層と接し、かつ、酸化物領域の残部が、活性層以外の部材と接する。【選択図】図１
Description
本発明は、電界効果型トランジスタ、及びその製造方法、並びに表示素子、画像表示装置、及びシステムに関する。
液晶ディスプレイ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ：ＬＣＤ）、有機ＥＬ（エレクトロルミネッセンス）ディスプレイ（ＯＬＥＤ）、電子ペーパ等の平面薄型ディスプレイ（Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ：ＦＰＤ）は、非晶質シリコンや多結晶シリコンを活性層に用いた薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）を含む駆動回路により駆動されている。
そして、ＦＰＤの開発においては、活性層のチャネル形成領域に電子キャリア移動度が高く素子間のばらつきの小さい酸化物半導体膜を用いた電界効果型トランジスタを含むＴＦＴを作製し、電子デバイスや光デバイス等に応用する技術が注目されている。
酸化物半導体を活性層に用いた電界効果型トランジスタにおいて、ソース電極及びドレイン電極材料に、汎用的な金属材料としての遷移金属（Ｍｏ、Ｔｉあるいはそれらの合金）をバリア層とする、Ａｌとの積層金属膜を用いることがある（例えば、特許文献１参照）。この場合、トランジスタのゲート電圧が無印加の状態でもソース／ドレイン電極間に大きな電流が流れてしまい、ノーマリーオン型の電界効果型トランジスタになることが懸念される。
本発明は、活性層となる酸化物半導体と、ソース電極及びドレイン電極との界面における前記酸化物半導体の還元を防止し、簡易な構成で良好なトランジスタ特性を有する電界効果型トランジスタを提供することを目的とする。
前記課題を解決するための手段としては、以下の通りである。即ち、本発明の電界効果型トランジスタは、
ゲート電圧を印加するためのゲート電極と、
電流を取り出すためのソース電極及びドレイン電極と、
前記ソース電極及び前記ドレイン電極との間に設けられ、酸化物半導体からなる活性層と、
前記ゲート電極と前記活性層との間に設けられたゲート絶縁層と、を有する電界効果型トランジスタであって、
前記ソース電極及び前記ドレイン電極が、それぞれ、金属からなる金属領域と、前記金属の酸化物からなる酸化物領域とを有し、
前記ソース電極及び前記ドレイン電極のそれぞれの前記酸化物領域の一部が、前記活性層と接し、かつ、前記酸化物領域の残部が、前記活性層以外の部材と接することを特徴とする。
ゲート電圧を印加するためのゲート電極と、
電流を取り出すためのソース電極及びドレイン電極と、
前記ソース電極及び前記ドレイン電極との間に設けられ、酸化物半導体からなる活性層と、
前記ゲート電極と前記活性層との間に設けられたゲート絶縁層と、を有する電界効果型トランジスタであって、
前記ソース電極及び前記ドレイン電極が、それぞれ、金属からなる金属領域と、前記金属の酸化物からなる酸化物領域とを有し、
前記ソース電極及び前記ドレイン電極のそれぞれの前記酸化物領域の一部が、前記活性層と接し、かつ、前記酸化物領域の残部が、前記活性層以外の部材と接することを特徴とする。
本発明によると、活性層となる酸化物半導体と、ソース電極及びドレイン電極との界面における前記酸化物半導体の還元を防止し、簡易な構成で良好なトランジスタ特性を有する電界効果型トランジスタを提供することができる。
電界効果型トランジスタにおいて、活性層である酸化物半導体の電子キャリア濃度が１×１０１５ｃｍ−３〜１×１０１６ｃｍ−３で、Ａｌなどの仕事関数の浅い金属をソース電極、及びドレイン電極に用いた場合には、電界効果移動度が高く、オン／オフ比が高く、立ち上がり電圧の絶対値が小さいトランジスタ特性が得られることが知られている。一方で、電子キャリア濃度が１．０×１０１８ｃｍ−３以上であると、オン／オフ比が小さく、立ち上がり電圧の絶対値が大きいトランジスタ特性となる（例えば、特開２０１０−６２５４６号公報参照）。
また、電子キャリア濃度１×１０１８ｃｍ−３以上であっても、Ａｕのような仕事関数の深い金属をソース電極、及びドレイン電極に用いた場合には、電界効果移動度が高く、オン／オフ比が高く、立ち上がり電圧の絶対値が小さいトランジスタ特性が得られることが報告されている（例えば、特開２０１５−０４６５６８号公報参照）。
また、電子キャリア濃度１×１０１８ｃｍ−３以上であっても、Ａｕのような仕事関数の深い金属をソース電極、及びドレイン電極に用いた場合には、電界効果移動度が高く、オン／オフ比が高く、立ち上がり電圧の絶対値が小さいトランジスタ特性が得られることが報告されている（例えば、特開２０１５−０４６５６８号公報参照）。
このように酸化物半導体の電子キャリア濃度を所望の値に制御し、適したソース電極、及びドレイン電極材料を選択すれば電界効果移動度が高く、オン／オフ比が高く、立ち上がり電圧の絶対値が小さいトランジスタ特性が得られる。
しかしながら、酸化物半導体の電子キャリア濃度を上記のように所望の値に制御して活性層を形成したとしても、ＡｕやＰｔのような酸化しない金属をソース電極、及びドレイン電極として用いない限り、ソース電極、及びドレイン電極と酸化物半導体との接触界面において、電極となる金属材料が酸化物半導体から酸素原子を奪うことで、酸化物半導体に酸素空孔が生じ、酸化物半導体の電子キャリア濃度が増加する。これは特に、酸素空孔を主なキャリアの生成源とする酸化物半導体を活性層に用いた電界効果型トランジスタにおいて、トランジスタ特性の特性劣化やばらつきの原因と成り得る。
例えば、酸化物半導体を活性層に用いた電界効果型トランジスタにおいて、ソース電極及びドレイン電極材料にＡｕやＰｔなどの化学的に安定な金属ではない遷移金属（例えば、Ｍｏ）を用いることがある。この場合、酸化物半導体と接触する領域で電極が酸化物半導体から酸素原子を奪い、酸化物半導体が還元される。この酸化物半導体の還元により、酸化物半導体は酸素空孔を生じ、電子キャリア濃度が増加する。これにより、トランジスタのゲート電圧が無印加の状態でもソース／ドレイン電極間に大きな電流が流れてしまい、ノーマリーオン型の電界効果型トランジスタになることが懸念される。
そこで、本発明者らは、鋭意検討を行った。そして、金属製のソース電極及びドレイン電極の表面を酸化させ、前記ソース電極及び前記ドレイン電極において活性層と接する箇所を酸化させることにより、前記ソース電極及び前記ドレイン電極による酸化物半導体の還元を防止することができることを見出し、本発明の完成に至った。
（電界効果型トランジスタ）
本発明の電界効果型トランジスタは、ゲート電極と、ソース電極と、ドレイン電極と、活性層と、ゲート絶縁層とを少なくとも有し、更に必要に応じて、その他の部材を有する。
本発明の電界効果型トランジスタは、ゲート電極と、ソース電極と、ドレイン電極と、活性層と、ゲート絶縁層とを少なくとも有し、更に必要に応じて、その他の部材を有する。
＜ゲート電極＞
前記ゲート電極は、ゲート電圧を印加するための電極であれば、特に制限はなく、目的に応じて適宜選択することができる。
前記ゲート電極の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、Ａｌ、白金（Ｐｔ）、パラジウム（Ｐｄ）、金（Ａｕ）、銀（Ａｇ）、Ｃｕ、亜鉛（Ｚｎ）、Ｎｉ、Ｃｒ、Ｔａ、Ｍｏ、Ｔｉ等の金属、これらの合金、これら金属の混合物などが挙げられる。また、前記ゲート電極の材質は、酸化インジウム、酸化亜鉛、酸化スズ、酸化ガリウム、酸化ニオブ等の導電性酸化物、これらの複合化合物、これらの混合物などであってもよい。
前記ゲート電極の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、１０ｎｍ〜１μｍが好ましく、５０ｎｍ〜３００ｎｍがより好ましい。
前記ゲート電極は、ゲート電圧を印加するための電極であれば、特に制限はなく、目的に応じて適宜選択することができる。
前記ゲート電極の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、Ａｌ、白金（Ｐｔ）、パラジウム（Ｐｄ）、金（Ａｕ）、銀（Ａｇ）、Ｃｕ、亜鉛（Ｚｎ）、Ｎｉ、Ｃｒ、Ｔａ、Ｍｏ、Ｔｉ等の金属、これらの合金、これら金属の混合物などが挙げられる。また、前記ゲート電極の材質は、酸化インジウム、酸化亜鉛、酸化スズ、酸化ガリウム、酸化ニオブ等の導電性酸化物、これらの複合化合物、これらの混合物などであってもよい。
前記ゲート電極の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、１０ｎｍ〜１μｍが好ましく、５０ｎｍ〜３００ｎｍがより好ましい。
＜ソース電極、及びドレイン電極＞
前記ソース電極、及び前記ドレイン電極は、電流を取り出すための電極である。
前記ソース電極、及び前記ドレイン電極は、所定の間隔を隔てて形成されている。
前記ソース電極、及び前記ドレイン電極は、電流を取り出すための電極である。
前記ソース電極、及び前記ドレイン電極は、所定の間隔を隔てて形成されている。
前記ソース電極及び前記ドレイン電極は、それぞれ、金属からなる金属領域と、前記金属の酸化物からなる酸化物領域とを有する。
前記ソース電極及び前記ドレイン電極のそれぞれの前記酸化物領域の一部は、前記活性層と接し、かつ、前記酸化物領域の残部は、前記活性層以外の部材と接する。
前記酸化物領域の一部が、前記活性層と接していることで、前記ソース電極及び前記ドレイン電極である金属による前記活性層である前記酸化物半導体の還元が防止される。その結果、前記酸化物半導体の望まない電子キャリア濃度の増加を防止できる。
前記酸化物領域の一部が、前記活性層と接していることで、前記ソース電極及び前記ドレイン電極である金属による前記活性層である前記酸化物半導体の還元が防止される。その結果、前記酸化物半導体の望まない電子キャリア濃度の増加を防止できる。
前記ソース電極及び前記ドレイン電極の前記酸化物領域における前記活性層に接する領域において、酸素濃度は、例えば、前記金属領域に向かうにしたがって減少する。このような酸素濃度の変化は、金属の表面を酸化させることによって起こる。
前記酸素濃度は、例えば、Ｘ線光電子分光法によるデプスプロファイルの計測や、ＴＥＭ−ＥＤＸ（エネルギー分散型Ｘ線分光法）により確認することができる。
前記酸素濃度は、例えば、Ｘ線光電子分光法によるデプスプロファイルの計測や、ＴＥＭ−ＥＤＸ（エネルギー分散型Ｘ線分光法）により確認することができる。
前記金属としては、例えば、遷移金属単体及び合金のいずれかであることが、金属配線としての安定性の点で好ましい。
また、前記酸化物領域の酸化物は、活性層との接触抵抗の低減の観点から導電性酸化物であることがより好ましい。前記ソース電極及び前記ドレイン電極の金属領域を形成する前記金属は、酸化物を形成する際に、導電性酸化物と成り得る元素であることが好ましい。
前記金属は、Ｔｉ、Ｃｕ、Ｎｉ、Ｃｒ、Ｖ、Ｎｂ、Ｔａ、Ｍｏ、及びＷの少なくともいずれかを含むことが、導電性酸化物を形成する際に酸化物領域の酸素濃度の制御性の点でより好ましい。前記酸化物領域を形成する前記金属の酸化物は、化学量論組成を満たさなくても良い。
また、前記酸化物領域の酸化物は、活性層との接触抵抗の低減の観点から導電性酸化物であることがより好ましい。前記ソース電極及び前記ドレイン電極の金属領域を形成する前記金属は、酸化物を形成する際に、導電性酸化物と成り得る元素であることが好ましい。
前記金属は、Ｔｉ、Ｃｕ、Ｎｉ、Ｃｒ、Ｖ、Ｎｂ、Ｔａ、Ｍｏ、及びＷの少なくともいずれかを含むことが、導電性酸化物を形成する際に酸化物領域の酸素濃度の制御性の点でより好ましい。前記酸化物領域を形成する前記金属の酸化物は、化学量論組成を満たさなくても良い。
前記ソース電極及びドレイン電極表面に酸化物領域が形成されていることは、後工程におけるウェットエッチング耐性の観点からも好ましい。酸化物領域を前記ソース電極及び前記ドレイン電極表面全体に形成することで、後工程で使用するウェットエッチング用のエッチング液に対して、前記ソース電極及び前記ドレイン電極のエッチングレートの選択比を十分大きくすることが可能である。例えば、Ｔｉはフッ酸系エッチング液でエッチングされることが知られているが、同じくフッ酸でエッチングされるＳｉＯ２などの絶縁層をＴｉ上に成膜した場合には、エッチングの選択比が十分得られない。しかし、酸化物領域を形成すれば、Ｔｉの表面は酸化チタンとなるためエッチングの選択比をつけることが可能である。
また、下地、及び上層との密着性の観点から、ソース電極及びドレイン電極に接する活性層以外の部材が、酸化物から成る場合、ソース電極及びドレイン電極となる金属に酸化物領域が形成されることで、活性層以外の部材との密着性が向上するため、ソース電極及びドレイン電極となる金属に酸化物領域が形成されることが好ましい。
また、下地、及び上層との密着性の観点から、ソース電極及びドレイン電極に接する活性層以外の部材が、酸化物から成る場合、ソース電極及びドレイン電極となる金属に酸化物領域が形成されることで、活性層以外の部材との密着性が向上するため、ソース電極及びドレイン電極となる金属に酸化物領域が形成されることが好ましい。
前記ソース電極及び前記ドレイン電極は、それぞれ、前記金属領域、及び前記酸化物領域を有する第１の層と、金属からなる第２の層とを有する積層構造であってもよい。
その際、前記第２の層は、前記第１の層の前記金属領域よりも導電性が高いことが好ましい。そうすることにより、配線抵抗を下げることが可能となる。
その際、前記第２の層は、前記第１の層の前記金属領域よりも導電性が高いことが好ましい。そうすることにより、配線抵抗を下げることが可能となる。
前記第２の層の前記金属としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、遷移金属単体、遷移金属の合金、典型金属単体、典型金属の合金などが挙げられる。
また、前記酸化物は、正の価数を有する遷移金属と、前記遷移金属の価数よりも大きい正の価数を有する置換ドーパントとを含み、前記金属は、前記遷移金属の元素と、前記酸化物に対しドーパンとして機能する元素とを含むことが好ましい。この場合、前記酸化物は導電性が向上する。
前記酸化物に対しドーパントとして機能する元素は、周期表における第１のｎ族の遷移金属の元素に対し、（ｎ＋１）族、（ｎ＋２）族等〔つまり（ｎ＋１）族以上となるような〕第２の金属元素が挙げられる。
前記酸化物に対しドーパントとして機能する元素は、周期表における第１のｎ族の遷移金属の元素に対し、（ｎ＋１）族、（ｎ＋２）族等〔つまり（ｎ＋１）族以上となるような〕第２の金属元素が挙げられる。
前記遷移金属の元素としては、Ｔｉ、Ｖ、Ｎｂ、Ｔａ、Ｍｏ、及びＷの少なくともいずれかを含むことが好ましい。
前記酸化物に対しドーパントとして機能する元素としては、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｍｎ、及びＲｅの少なくともいずれかを含むことが好ましい。
例えば、前記酸化物が、四価のＴｉに対し五価のＮｂが置換型ドープした酸化物であると、隣接する前記活性層よりも抵抗率を低減でき、前記活性層及び前記ソース電極間、並びに前記活性層及び前記ドレイン電極間の接触抵抗を低減できる。
前記酸化物における前記置換ドーパントの含有量としては、特に制限はなく、目的に応じて適宜選択することができるが、キャリア生成及び生成したキャリアの散乱因子の点から、前記遷移金属に対して、０．０１ａｔｏｍ％〜２０ａｔｏｍ％が好ましく、０．１ａｔｏｍ％〜１０ａｔｏｍ％がより好ましい。
前記酸化物に対しドーパントとして機能する元素としては、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｍｎ、及びＲｅの少なくともいずれかを含むことが好ましい。
例えば、前記酸化物が、四価のＴｉに対し五価のＮｂが置換型ドープした酸化物であると、隣接する前記活性層よりも抵抗率を低減でき、前記活性層及び前記ソース電極間、並びに前記活性層及び前記ドレイン電極間の接触抵抗を低減できる。
前記酸化物における前記置換ドーパントの含有量としては、特に制限はなく、目的に応じて適宜選択することができるが、キャリア生成及び生成したキャリアの散乱因子の点から、前記遷移金属に対して、０．０１ａｔｏｍ％〜２０ａｔｏｍ％が好ましく、０．１ａｔｏｍ％〜１０ａｔｏｍ％がより好ましい。
前記酸化物領域の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、前記金属領域の平均厚みよりも薄いことが好ましい。
また、前記酸化物領域の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、１ｎｍ〜５０ｎｍが好ましい。
また、前記酸化物領域の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、１ｎｍ〜５０ｎｍが好ましい。
前記酸化物領域の存在は、ボトムコンタクト型の電界効果型トランジスタにおいては、例えば、大気中光電子分光法等を用いて、簡易的に仕事関数の評価を行うことにより確認できる。前記酸化物領域の存在は、トップコンタクト型の電界効果型トランジスタにおいては、Ｘ線光電子分光法によるデプスプロファイルの計測や、ＴＥＭ−ＥＤＸ（エネルギー分散型Ｘ線分光法）によって確認できる。
前記酸化物領域の仕事関数は、前記金属領域の仕事関数よりも大きい。
前記酸化物領域の仕事関数は、前記金属領域の仕事関数よりも大きい。
前記ソース電極及び前記ドレイン電極の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、１０ｎｍ〜１μｍが好ましく、５０ｎｍ〜３００ｎｍがより好ましい。
＜活性層＞
前記活性層は、酸化物半導体からなる。
前記活性層は、前記ソース電極及び前記ドレイン電極との間に設けられる。
前記ソース電極及び前記ドレイン電極との間に位置する前記活性層は、チャネル領域となる。
前記活性層は、酸化物半導体からなる。
前記活性層は、前記ソース電極及び前記ドレイン電極との間に設けられる。
前記ソース電極及び前記ドレイン電極との間に位置する前記活性層は、チャネル領域となる。
前記酸化物半導体は、Ｉｎ、Ｚｎ、Ｓｎ、及びＴｉの少なくとも何れかを含有することが好ましい。
前記酸化物半導体は、アルカリ土類元素の少なくとも何れかを含有することが好ましい。
前記酸化物半導体は、希土類元素の少なくとも何れかを含有することが好ましい。
前記酸化物半導体は、アルカリ土類元素の少なくとも何れかを含有することが好ましい。
前記酸化物半導体は、希土類元素の少なくとも何れかを含有することが好ましい。
前記酸化物半導体としては、例えば、ｎ型酸化物半導体などが挙げられる。
前記ｎ型酸化物半導体としては、特に制限はなく、目的に応じて適宜選択することができるが、インジウム、亜鉛、錫、ガリウム、及びチタンの少なくともいずれかを含有することが好ましい。
前記ｎ型酸化物半導体としては、例えば、ＺｎＯ、ＳｎＯ２、Ｉｎ２Ｏ３、ＴｉＯ２、Ｇａ２Ｏ３などが挙げられる。また、Ｉｎ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ系酸化物、Ｉｎ−Ｇａ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ系酸化物、Ｚｎ−Ｇａ系酸化物、Ｉｎ−Ｚｎ−Ｓｎ系酸化物、Ｉｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物等、複数の金属を含む酸化物を用いることもできる。
また、前記ｎ型酸化物半導体は、２価のカチオン、３価のカチオン、４価のカチオン、５価のカチオン、６価のカチオン、７価のカチオン、及び８価のカチオンの少なくともいずれかのドーパントで置換ドーピングされており、前記ドーパントの価数が、前記ｎ型酸化物半導体を構成する金属イオン（ただし、前記ドーパントを除く）の価数よりも大きいことが好ましい。なお、前記置換ドーピングは、ｎ型ドーピングともいう。
この置換ドーピングされたｎ型酸化物半導体においては、母相であるｎ型酸化物半導体を構成する金属イオンの一部が、価数がより大きいドーパントによって置換され、価数に差があることで過剰となり放出された電子がｎ型電導のキャリアとして寄与する。このような置換ドーピングによって生成されたキャリア電子が半導体特性を担っている場合、その特性はより安定なものとなる。なぜなら、酸素欠損由来のキャリア電子数が、半導体と外部（雰囲気や隣接する層）との間で酸素がやり取りされることによる酸化・還元反応や膜表面への酸素吸着等の影響を受けて容易に変動するのに対し、置換ドーピング由来のキャリア電子数はそのような状態変化の影響を比較的受けないからである。
この置換ドーピングされたｎ型酸化物半導体においては、母相であるｎ型酸化物半導体を構成する金属イオンの一部が、価数がより大きいドーパントによって置換され、価数に差があることで過剰となり放出された電子がｎ型電導のキャリアとして寄与する。このような置換ドーピングによって生成されたキャリア電子が半導体特性を担っている場合、その特性はより安定なものとなる。なぜなら、酸素欠損由来のキャリア電子数が、半導体と外部（雰囲気や隣接する層）との間で酸素がやり取りされることによる酸化・還元反応や膜表面への酸素吸着等の影響を受けて容易に変動するのに対し、置換ドーピング由来のキャリア電子数はそのような状態変化の影響を比較的受けないからである。
また、置換ドーピング由来のキャリア電子数は制御性が良く、所望のキャリア濃度を容易に実現できる点も利点の一つである。前述のように、酸素は比較的容易に半導体の外部に出入りすることから、その量を精密にコントロールしたり、所望の値に保ったりすることが難しい。一方、置換ドーピング由来のキャリア電子数は、主にドーパント元素の種類とドープ量の選択によって容易かつ精密にコントロールすることができる。
活性層中の酸素欠損を減らすには、ｎ型酸化物半導体層（活性層）の成膜工程においてより多くの酸素を膜中に導入することが有効である。例えば、スパッタ法でｎ型酸化物半導体層を形成する場合、スパッタ雰囲気中の酸素濃度を高めることで酸素欠損の少ない膜を形成できる。或いは、塗布液の塗布・焼成によってｎ型酸化物半導体層を形成する場合、焼成時の雰囲気中の酸素濃度を高めることで酸素欠損の少ない膜を形成できる。
また、ｎ型酸化物半導体の組成によって、酸素欠損量を減少させることもできる。例えば、酸素との親和性の高い金属元素（Ｓｉ、Ｇｅ、Ｚｒ、Ｈｆ、Ａｌ、Ｇａ、Ｓｃ、Ｙ、Ｌｎ、及びアルカリ土類金属等）を一定量導入することで、酸素欠損の発生を抑制できる。
ドーパントの種類は、イオン半径、配位数、軌道エネルギー等を考慮して選択することが好ましい。ドーパント濃度は、母相の材料、ドーパントの種類や置換するサイト、成膜プロセス、所望のトランジスタ特性等に応じて、適切に選択することができる。
理論的には、一つの原子が置換された場合に生成される電子の数は、ドーパントであるカチオンの価数からｎ型酸化物半導体を構成する母相の金属原子の価数を引いた値となる。すなわち、より少ないドープ量で同じ数の電子を発生させるためには、ドーパントの価数が大きいことが好ましい。更に、ドーパントの価数とｎ型酸化物半導体を構成する金属原子の価数との差が大きい方が好ましい。ドーパントは多量に存在すると結晶構造や原子の配列を乱しキャリア電子の移動を妨げる要因となってしまうため、なるべく少ないドープ量で必要充分なキャリア電子を発生させることは好ましい形態である。
また、イオン半径が置換される原子のものと近いドーパントを選択することも好ましい形態である。これにより置換効率が上がり、キャリア生成に寄与しない不要なドーパントがトランジスタ特性を悪化させることを抑制できる。
ドーピングによるキャリア生成効率はトランジスタ作製時の各種プロセス条件にも依存するため、生成効率が上がるプロセス条件を選択することも重要である。例えば、スパッタ法でｎ型酸化物半導体層を形成する場合の基板温度や、塗布液の塗布・焼成によってｎ型酸化物半導体層を形成する場合の焼成温度、ｎ型酸化物半導体層を形成した後に施すアニールの温度等を適切に選択することで、より少ないドープ量で所望のキャリア濃度を達成することができる。
ドーパントの濃度は、特に制限はなく目的に応じて適宜選択することができるが、移動度及び立ち上がり特性の点から、０．０１ｍｏｌ％〜１０ｍｏｌ％が好ましく、０．０１ｍｏｌ％〜５ｍｏｌ％がより好ましく、０．０５ｍｏｌ％〜２ｍｏｌ％が特に好ましい。ここでのｍｏｌ％とは、置換される金属元素の半導体中のモル数（即ち、前記ｎ型酸化物半導体に含まれる、前記ドーパントにより置換される対象となる前記金属イオンのモル数）とドーパントのモル数との和を１００％とし、それに対するドーパントのモル数の割合を表したものである。
活性層を形成するｎ型酸化物半導体において、置換ドーピングが効果的に作用するために、該ｎ型酸化物半導体は単結晶或いは多結晶となっていることが好ましい。或いは、Ｘ線回折（ＸＲＤ）等で回折線が観測されず長距離秩序が存在しない場合（一般にはこれをアモルファス状態と呼んでいる。）であっても、短距離においては秩序を持って原子が配列しているリジッドな構造を有していることが好ましい。これは、母相となる酸化物半導体がアモルファス性の高い材料である場合、置換ドープを行ったとしても局所的に安定した状態に構造が変化してしまうことでキャリアが発生しないからである。リジッドな構造を有する酸化物であれば、酸素配位多面体（例えばＷＯ６やＩｎＯ６八面体）やその連結様式（例えばＩｎＯ６稜共有鎖）が維持され、置換ドーピングが有効に作用する。このような構造においてはアモルファス状態特有の裾状態（Ｔａｉｌ Ｓｔａｔｅｓ）の状態密度は小さいため、サブギャップ吸収は少なく、その結果、光劣化特性は、アモルファス性の高い材料よりも優れる。
長距離秩序が存在する単結晶・多結晶状態であっても、同様にドーピングは有効である。重金属イオンの４ｓ、５ｓ、６ｓバンドで伝導帯が構成される場合は粒界の影響も少なく、多結晶状態であっても良好な特性が得られる。但し、ドープ量が過多でドーパントが粒界に偏析するような場合には、ドーパント濃度を下げることが好ましい。また、ソース・ドレイン電極と活性層との界面の密着性や電気的な接触を良好にするために、２００℃〜３００℃でポストアニールすることも好ましい。また、より高温でアニールして結晶性を高めてもよい。
前記活性層の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、５ｎｍ〜１μｍが好ましく、１０ｎｍ〜０．５μｍがより好ましい。
＜ゲート絶縁層＞
前記ゲート絶縁層としては、前記ゲート電極と前記活性層との間に形成された絶縁層であれば、特に制限はなく、目的に応じて適宜選択することができる。
前記ゲート絶縁層の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、無機絶縁材料、有機絶縁材料などが挙げられる。
前記無機絶縁材料としては、例えば、酸化ケイ素、酸化アルミニウム、酸化タンタル、酸化チタン、酸化イットリウム、酸化ランタン、酸化ハフニウム、酸化ジルコニウム、窒化ケイ素、窒化アルミニウム、これらの混合物などが挙げられる。
前記有機絶縁材料としては、例えば、ポリイミド、ポリアミド、ポリアクリレート、ポリビニルアルコール、ノボラック樹脂などが挙げられる。
前記ゲート絶縁層の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、５０ｎｍ〜３μｍが好ましく、１００ｎｍ〜１μｍがより好ましい。
前記ゲート絶縁層としては、前記ゲート電極と前記活性層との間に形成された絶縁層であれば、特に制限はなく、目的に応じて適宜選択することができる。
前記ゲート絶縁層の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、無機絶縁材料、有機絶縁材料などが挙げられる。
前記無機絶縁材料としては、例えば、酸化ケイ素、酸化アルミニウム、酸化タンタル、酸化チタン、酸化イットリウム、酸化ランタン、酸化ハフニウム、酸化ジルコニウム、窒化ケイ素、窒化アルミニウム、これらの混合物などが挙げられる。
前記有機絶縁材料としては、例えば、ポリイミド、ポリアミド、ポリアクリレート、ポリビニルアルコール、ノボラック樹脂などが挙げられる。
前記ゲート絶縁層の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、５０ｎｍ〜３μｍが好ましく、１００ｎｍ〜１μｍがより好ましい。
＜その他部材＞
前記その他の部材としては、例えば、基材、絶縁層（保護層）、層間絶縁層などが挙げられる。
前記その他の部材としては、例えば、基材、絶縁層（保護層）、層間絶縁層などが挙げられる。
＜＜基材＞＞
前記基材の形状、構造、及び大きさとしては、特に制限はなく、目的に応じて適宜選択することができる。
前記基材としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ガラス基材、セラミック基材、プラスチック基材、フィルム基材などが挙げられる。
前記ガラス基材の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、無アルカリガラス、シリカガラスなどが挙げられる。
前記プラスチック基材や前記フィルム基材の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ポリカーボネート（ＰＣ）、ポリイミド（ＰＩ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）などが挙げられる。
前記基材の形状、構造、及び大きさとしては、特に制限はなく、目的に応じて適宜選択することができる。
前記基材としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ガラス基材、セラミック基材、プラスチック基材、フィルム基材などが挙げられる。
前記ガラス基材の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、無アルカリガラス、シリカガラスなどが挙げられる。
前記プラスチック基材や前記フィルム基材の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ポリカーボネート（ＰＣ）、ポリイミド（ＰＩ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）などが挙げられる。
＜＜絶縁層（保護層）＞＞
ゲート電極と、ソース電極と、ドレイン電極と、活性層と、ゲート絶縁層とを少なくとも有する電界効果型トランジスタの上に絶縁層（保護層）が積層されている構成もトランジスタとして好ましい形態である。この絶縁層は多くの場合、ソース電極、ドレイン電極、及び活性層が直接大気中の酸素や水分に触れて特性が変化することを防ぐ所謂保護層の役割を果たす。また、電界効果型トランジスタを用いた表示装置においては、トランジスタの上部に発光層等を含む表示素子が積層されることがあるが、その際はこの絶縁層がトランジスタの形状に応じた段差を吸収して面を平滑にする所謂平坦化膜の役割を兼ねる場合もある。
ゲート電極と、ソース電極と、ドレイン電極と、活性層と、ゲート絶縁層とを少なくとも有する電界効果型トランジスタの上に絶縁層（保護層）が積層されている構成もトランジスタとして好ましい形態である。この絶縁層は多くの場合、ソース電極、ドレイン電極、及び活性層が直接大気中の酸素や水分に触れて特性が変化することを防ぐ所謂保護層の役割を果たす。また、電界効果型トランジスタを用いた表示装置においては、トランジスタの上部に発光層等を含む表示素子が積層されることがあるが、その際はこの絶縁層がトランジスタの形状に応じた段差を吸収して面を平滑にする所謂平坦化膜の役割を兼ねる場合もある。
前記絶縁層の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ＳｉＯ２、ＳｉＯＮ、ＳｉＮｘ等の既に広く量産に利用されている材料や、ポリイミド（ＰＩ）やフッ素系樹脂等の有機材料などが挙げられる。
＜＜層間絶縁層＞＞
トランジスタの構成として、ソース電極、ドレイン電極に対し、データライン用の配線を接続する構成をとる場合、あるいは活性層に直接ソース電極、ドレイン電極となるようなデータラインを接続するような構成では、ゲート電極とデータラインとの間に層間絶縁層を形成することが好ましい。
トランジスタの構成として、ソース電極、ドレイン電極に対し、データライン用の配線を接続する構成をとる場合、あるいは活性層に直接ソース電極、ドレイン電極となるようなデータラインを接続するような構成では、ゲート電極とデータラインとの間に層間絶縁層を形成することが好ましい。
前記層間絶縁層の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ＳｉＯ２、ＳｉＯＮ、ＳｉＮｘ等の既に広く量産に利用されている材料や、ポリイミド（ＰＩ）やフッ素系樹脂等の有機材料などが挙げられ、ゲート絶縁層や保護層と同じ材料を用いることも可能である。
前記層間絶縁層は、絶縁性の膜であれば、その体積抵抗率としては、特に制限はなく、目的に応じて適宜選択することができるが、１×１０１０Ωｃｍ以上が好ましく、１×１０１２Ωｃｍ以上がより好ましく、１×１０１３Ωｃｍ以上が特に好ましい。前記層間絶縁層の絶縁性が小さいと、リーク、ショートといった不具合が発生してしまうことがある。
前記層間絶縁層の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、（ｉ）スパッタ、スピンコーティング、スリットコーティング等による成膜後、フォトリソグラフィーによってパターニングする方法、（ｉｉ）インクジェット、ナノインプリント、ノズルプリンティング、グラビア等の印刷プロセスによって、所望の形状を直接成膜する方法などが挙げられる。
前記電界効果型トランジスタの製造方法としては、特に制限はなく、目的に応じて適宜選択することができるが、後述する本発明の電界効果型トランジスタの製造方法が好ましい。
ここで、本発明の電界効果型トランジスタの一例の概略断面図を示す。
図１は、電界効果型トランジスタの一例の概略断面図である。
図１に示す電界効果型トランジスタは、基材１１と、ソース電極１２と、ドレイン電極１３と、活性層１４と、ゲート絶縁層１５と、ゲート電極１６とを有する。
図１に示す電界効果型トランジスタは、トップゲート／ボトムコンタクト型の電界効果型トランジスタである。
ソース電極１２は、金属領域１２Ａと酸化物領域１２Ｂとから構成されている。
ドレイン電極１３は、金属領域１３Ａと、酸化物領域１３Ｂとから構成されている。
図１に示す電界効果型トランジスタでは、絶縁性の基材１１上に、ソース電極１２と、ドレイン電極１３とが所定の間隔を隔てて設けられている。活性層１４は、ソース電極１２を構成する酸化物領域１２Ｂの一部及びドレイン電極１３を構成する酸化物領域１３Ｂの一部と接するように設けられ、活性層１４においてチャネルが形成されている。更に、ソース電極１２、ドレイン電極１３、及び活性層１４を覆うようにゲート絶縁層１５が設けられ、ゲート絶縁層１５上にゲート電極１６が設けられている。ソース電極１２を構成する酸化物領域１２Ｂは、基材１１及びゲート絶縁層１５とも接している。ドレイン電極１３を構成する酸化物領域１３Ｂは、基材１１及びゲート絶縁層１５とも接している。
図１は、電界効果型トランジスタの一例の概略断面図である。
図１に示す電界効果型トランジスタは、基材１１と、ソース電極１２と、ドレイン電極１３と、活性層１４と、ゲート絶縁層１５と、ゲート電極１６とを有する。
図１に示す電界効果型トランジスタは、トップゲート／ボトムコンタクト型の電界効果型トランジスタである。
ソース電極１２は、金属領域１２Ａと酸化物領域１２Ｂとから構成されている。
ドレイン電極１３は、金属領域１３Ａと、酸化物領域１３Ｂとから構成されている。
図１に示す電界効果型トランジスタでは、絶縁性の基材１１上に、ソース電極１２と、ドレイン電極１３とが所定の間隔を隔てて設けられている。活性層１４は、ソース電極１２を構成する酸化物領域１２Ｂの一部及びドレイン電極１３を構成する酸化物領域１３Ｂの一部と接するように設けられ、活性層１４においてチャネルが形成されている。更に、ソース電極１２、ドレイン電極１３、及び活性層１４を覆うようにゲート絶縁層１５が設けられ、ゲート絶縁層１５上にゲート電極１６が設けられている。ソース電極１２を構成する酸化物領域１２Ｂは、基材１１及びゲート絶縁層１５とも接している。ドレイン電極１３を構成する酸化物領域１３Ｂは、基材１１及びゲート絶縁層１５とも接している。
図２は、電界効果型トランジスタの他の一例の概略断面図である。
図２に示す電界効果型トランジスタは、ボトムゲート／ボトムコンタクト型の電界効果型トランジスタである。
図２に示す電界効果型トランジスタは、基材１１と、基材１１上に設けられたゲート電極１６と、ゲート電極１６上に設けられたゲート絶縁層１５と、ゲート絶縁層１５上に設けられたソース電極１２及びドレイン電極１３と、ソース電極１２とドレイン電極１３との間に形成された活性層１４とを有している。
ソース電極１２は、金属領域１２Ａと酸化物領域１２Ｂとから構成されている。
ドレイン電極１３は、金属領域１３Ａと、酸化物領域１３Ｂとから構成されている。
活性層１４は、ソース電極１２を構成する酸化物領域１２Ｂの一部及びドレイン電極１３を構成する酸化物領域１３Ｂの一部と接している。
ソース電極１２を構成する酸化物領域１２Ｂは、基材１１及びゲート絶縁層１５とも接している。ドレイン電極１３を構成する酸化物領域１３Ｂは、基材１１及びゲート絶縁層１５とも接している。
図２に示す電界効果型トランジスタは、ボトムゲート／ボトムコンタクト型の電界効果型トランジスタである。
図２に示す電界効果型トランジスタは、基材１１と、基材１１上に設けられたゲート電極１６と、ゲート電極１６上に設けられたゲート絶縁層１５と、ゲート絶縁層１５上に設けられたソース電極１２及びドレイン電極１３と、ソース電極１２とドレイン電極１３との間に形成された活性層１４とを有している。
ソース電極１２は、金属領域１２Ａと酸化物領域１２Ｂとから構成されている。
ドレイン電極１３は、金属領域１３Ａと、酸化物領域１３Ｂとから構成されている。
活性層１４は、ソース電極１２を構成する酸化物領域１２Ｂの一部及びドレイン電極１３を構成する酸化物領域１３Ｂの一部と接している。
ソース電極１２を構成する酸化物領域１２Ｂは、基材１１及びゲート絶縁層１５とも接している。ドレイン電極１３を構成する酸化物領域１３Ｂは、基材１１及びゲート絶縁層１５とも接している。
（電界効果型トランジスタの製造方法）
本発明の電界効果型ドランジスタの製造方法は、ソース電極、ドレイン電極、及び活性層を形成する工程を少なくとも含み、更に必要に応じて、ゲート電極形成工程、ゲート絶縁層形成工程などのその他の工程を含む。
本発明の電界効果型ドランジスタの製造方法は、ソース電極、ドレイン電極、及び活性層を形成する工程を少なくとも含み、更に必要に応じて、ゲート電極形成工程、ゲート絶縁層形成工程などのその他の工程を含む。
前記電界効果型ドランジスタの製造方法は、ゲート電圧を印加するためのゲート電極と、電流を取り出すためのソース電極及びドレイン電極と、前記ソース電極及び前記ドレイン電極との間に設けられ、酸化物半導体からなる活性層と、前記ゲート電極と前記活性層との間に設けられたゲート絶縁層と、を有し、前記ソース電極及び前記ドレイン電極が、それぞれ、金属からなる金属領域と、前記金属の酸化物からなる酸化物領域とを有し、前記ソース電極及び前記ドレイン電極のそれぞれの前記酸化物領域の一部が、前記活性層と接する電界効果型トランジスタを製造する方法である。
また、前記電界効果型ドランジスタの製造方法は、本発明の前記電界効果型トランジスタの好適な製造方法である。
また、前記電界効果型ドランジスタの製造方法は、本発明の前記電界効果型トランジスタの好適な製造方法である。
＜ソース電極、ドレイン電極、及び活性層を形成する工程＞
＜＜第１の態様＞＞
ソース電極、ドレイン電極、及び活性層を形成する工程の１態様（第１の態様）は、金属層の表面を酸化させ、前記金属領域と前記酸化物領域とを有する前記ソース電極及び前記ドレイン電極を形成する処理と、形成された前記ソース電極及び前記ドレイン電極のそれぞれの前記酸化物領域の一部に接するように、前記活性層を形成する処理と、を含む。
前記第１の態様における前記ソース電極及び前記ドレイン電極を形成する処理としては、例えば、金属層の表面を酸化させ、前記ソース電極及び前記ドレイン電極を形成する工程であれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、前記金属層を加熱する加熱処理、前記金属層にプラズマを照射するプラズマ処理などが挙げられる。
＜＜第１の態様＞＞
ソース電極、ドレイン電極、及び活性層を形成する工程の１態様（第１の態様）は、金属層の表面を酸化させ、前記金属領域と前記酸化物領域とを有する前記ソース電極及び前記ドレイン電極を形成する処理と、形成された前記ソース電極及び前記ドレイン電極のそれぞれの前記酸化物領域の一部に接するように、前記活性層を形成する処理と、を含む。
前記第１の態様における前記ソース電極及び前記ドレイン電極を形成する処理としては、例えば、金属層の表面を酸化させ、前記ソース電極及び前記ドレイン電極を形成する工程であれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、前記金属層を加熱する加熱処理、前記金属層にプラズマを照射するプラズマ処理などが挙げられる。
＜＜第２の態様＞＞
ソース電極、ドレイン電極、及び活性層を形成する工程の他の１態様（第２の態様）は、前記活性層を形成する処理と、形成された前記活性層に前記酸化物領域の一部が接するように前記酸化物領域を形成し、更に前記酸化物領域上に前記金属領域を形成することにより、前記酸化物領域と前記金属領域とを有する前記ソース電極及び前記ドレイン電極を形成する処理とを含む。
前記第２の態様における前記ソース電極及び前記ドレイン電極を形成する処理としては、例えば、金属層と導電性酸化物層の積層処理などが挙げられる。
ソース電極、ドレイン電極、及び活性層を形成する工程の他の１態様（第２の態様）は、前記活性層を形成する処理と、形成された前記活性層に前記酸化物領域の一部が接するように前記酸化物領域を形成し、更に前記酸化物領域上に前記金属領域を形成することにより、前記酸化物領域と前記金属領域とを有する前記ソース電極及び前記ドレイン電極を形成する処理とを含む。
前記第２の態様における前記ソース電極及び前記ドレイン電極を形成する処理としては、例えば、金属層と導電性酸化物層の積層処理などが挙げられる。
＜＜第３の態様＞＞
ソース電極、ドレイン電極、及び活性層を形成する工程の他の１態様（第３の態様）は、前記活性層を形成する処理と、形成された前記活性層に一部が接するように金属層を形成する処理と、前記金属層の表面を酸化させ、形成された前記活性層に前記酸化物領域の一部が接するように、前記金属領域と前記酸化物領域とを有する前記ソース電極及び前記ドレイン電極を形成する処理とを含む。
ソース電極、ドレイン電極、及び活性層を形成する工程の他の１態様（第３の態様）は、前記活性層を形成する処理と、形成された前記活性層に一部が接するように金属層を形成する処理と、前記金属層の表面を酸化させ、形成された前記活性層に前記酸化物領域の一部が接するように、前記金属領域と前記酸化物領域とを有する前記ソース電極及び前記ドレイン電極を形成する処理とを含む。
前記第１の態様〜前記第３の態様は、電界効果型トランジスタの構造によって適宜選択できる。
ボトムコンタクト型の電界効果型トランジスタでは、前記ソース電極及びドレイン電極の上面（最表面）が活性層と接する構造となるため、活性層の形成前に処理を実施することが望ましい。
一方で、トップコンタクト型の電界効果型トランジスタでは、前記ソース電極及びドレイン電極の下面（最下面）が活性層と接する構造となるため、例えば、前記加熱処理は活性層と前記ソース電極及びドレイン電極となる金属層の形成後に実施し、活性層と金属層の界面に酸化物領域を形成する。この場合、界面に形成される酸化物領域を形成するための酸素は、主に活性層を形成している酸化物半導体から供給されるため、酸化物半導体中の酸素濃度は過剰に設計しておき、前記加熱処理を経て界面に酸化物領域が形成されることで、活性層として安定な酸化物半導体となるようにする。こうすることで、酸化物半導体から金属層へ酸素が奪われても、適したキャリア濃度とすることができる。この場合、このときの活性層となる酸化物半導体は、前述したように、活性層のキャリア濃度の制御の観点から置換ドーピングされた酸化物半導体であることがより好ましい。
ボトムコンタクト型の電界効果型トランジスタでは、前記ソース電極及びドレイン電極の上面（最表面）が活性層と接する構造となるため、活性層の形成前に処理を実施することが望ましい。
一方で、トップコンタクト型の電界効果型トランジスタでは、前記ソース電極及びドレイン電極の下面（最下面）が活性層と接する構造となるため、例えば、前記加熱処理は活性層と前記ソース電極及びドレイン電極となる金属層の形成後に実施し、活性層と金属層の界面に酸化物領域を形成する。この場合、界面に形成される酸化物領域を形成するための酸素は、主に活性層を形成している酸化物半導体から供給されるため、酸化物半導体中の酸素濃度は過剰に設計しておき、前記加熱処理を経て界面に酸化物領域が形成されることで、活性層として安定な酸化物半導体となるようにする。こうすることで、酸化物半導体から金属層へ酸素が奪われても、適したキャリア濃度とすることができる。この場合、このときの活性層となる酸化物半導体は、前述したように、活性層のキャリア濃度の制御の観点から置換ドーピングされた酸化物半導体であることがより好ましい。
また、金属層と導電性酸化物層の積層処理では、活性層の形成後に導電性酸化物層を成膜し、続けて金属層を成膜する。導電性酸化物層の形成は、例えば、スパッタリング法などの真空成膜など目的に応じて適宜選択ができる。
例えば金属ターゲットを用いた反応性スパッタリング法において、成膜時の酸素流量を制御することで、酸化物領域の濃度を制御して成膜できる。反応性スパッタリング法では、同一ターゲットで幅広いストイキオメトリーを有する薄膜を作製できる。多くの金属ターゲットを用いた反応性スパッタリングでは、酸素のような反応性ガスをある一定流量以上流して放電した場合に、急激にカソード電圧が変化する領域が存在する。この領域内で安定して成膜を行う為に、プラズマ発光強度や、カソード電圧を監視して反応性ガス流量をリアルタイムで制御するフィードバックシステムを用いることが好ましい。
また、導電性酸化物層を構成する金属と、金属層を構成する金属とは同じ種類の金属が使用される。
或いは導電性酸化物層の形成に金属層と同じ金属元素となる酸化物ターゲットを用いてもよい。この場合は、導電性酸化物層の形成用の酸化物ターゲットと、金属層の形成のための金属ターゲットを使い分けることとなる。
また、活性層だけでなく、活性層以外の部材が酸化物から成る場合、ソース電極及びドレイン電極の一部となる酸化物領域を形成するための酸素を供給すると、下地である活性層及び活性層以外の部材にも十分な酸素が供給されるため、金属領域の形成の際に下地が受ける影響をより小さくすることが可能である。
例えば金属ターゲットを用いた反応性スパッタリング法において、成膜時の酸素流量を制御することで、酸化物領域の濃度を制御して成膜できる。反応性スパッタリング法では、同一ターゲットで幅広いストイキオメトリーを有する薄膜を作製できる。多くの金属ターゲットを用いた反応性スパッタリングでは、酸素のような反応性ガスをある一定流量以上流して放電した場合に、急激にカソード電圧が変化する領域が存在する。この領域内で安定して成膜を行う為に、プラズマ発光強度や、カソード電圧を監視して反応性ガス流量をリアルタイムで制御するフィードバックシステムを用いることが好ましい。
また、導電性酸化物層を構成する金属と、金属層を構成する金属とは同じ種類の金属が使用される。
或いは導電性酸化物層の形成に金属層と同じ金属元素となる酸化物ターゲットを用いてもよい。この場合は、導電性酸化物層の形成用の酸化物ターゲットと、金属層の形成のための金属ターゲットを使い分けることとなる。
また、活性層だけでなく、活性層以外の部材が酸化物から成る場合、ソース電極及びドレイン電極の一部となる酸化物領域を形成するための酸素を供給すると、下地である活性層及び活性層以外の部材にも十分な酸素が供給されるため、金属領域の形成の際に下地が受ける影響をより小さくすることが可能である。
前記加熱処理の加熱温度としては、前記金属層の表面を酸化できれば、特に制限はなく、目的に応じて適宜選択することができるが、５０℃〜４００℃が好ましく、１００℃〜３００℃がより好ましい。
前記加熱処理は、前記金属層の表面や、活性層と金属層の界面を酸化できるように、例えば、大気雰囲気下で行われる。
前記加熱処理は、前記金属層の表面や、活性層と金属層の界面を酸化できるように、例えば、大気雰囲気下で行われる。
前記プラズマ処理としては、例えば、酸化性雰囲気中で行われる。前記酸化性雰囲気としては、例えば、酸素、オゾン、二酸化炭素などを含む雰囲気などが挙げられる。
＜＜活性層を形成する処理＞＞
前記活性層を形成する処理としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スパッタ、ＰＬＤ（レーザーアブレーション）等の物理蒸着法（物理気相成長法）、プラズマＣＶＤ等の化学気相成長法、ゾルゲル法等の溶液塗布法、公知の製膜方法を用いることができる。前記活性層のパターニング方法としては、シャドウマスクを用いる工程、フォトリソグラフィを用いる工程、印刷やインクジェットによって所望の形状を直接製膜する工程などが挙げられる。
前記活性層を形成する処理としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スパッタ、ＰＬＤ（レーザーアブレーション）等の物理蒸着法（物理気相成長法）、プラズマＣＶＤ等の化学気相成長法、ゾルゲル法等の溶液塗布法、公知の製膜方法を用いることができる。前記活性層のパターニング方法としては、シャドウマスクを用いる工程、フォトリソグラフィを用いる工程、印刷やインクジェットによって所望の形状を直接製膜する工程などが挙げられる。
＜ゲート電極形成工程＞
前記ゲート電極形成工程としては、ゲート電極を形成する工程であれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、（ｉ）スパッタ法、ディップコーティング法等による成膜後、フォトリソグラフィによってパターニングする工程、（ｉｉ）インクジェット、ナノインプリント、グラビア等の印刷プロセスによって、所望の形状を直接成膜する工程などが挙げられる。
前記ゲート電極形成工程としては、ゲート電極を形成する工程であれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、（ｉ）スパッタ法、ディップコーティング法等による成膜後、フォトリソグラフィによってパターニングする工程、（ｉｉ）インクジェット、ナノインプリント、グラビア等の印刷プロセスによって、所望の形状を直接成膜する工程などが挙げられる。
＜ゲート絶縁層形成工程＞
前記ゲート絶縁層形成工程としては、ゲート絶縁層を形成する工程であれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、（ｉ）スパッタ法、ディップコーティング法等による成膜後、フォトリソグラフィによってパターニングする工程、（ｉｉ）インクジェット、ナノインプリント、グラビア等の印刷プロセスによって、所望の形状を直接成膜する工程などが挙げられる。
前記ゲート絶縁層形成工程としては、ゲート絶縁層を形成する工程であれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、（ｉ）スパッタ法、ディップコーティング法等による成膜後、フォトリソグラフィによってパターニングする工程、（ｉｉ）インクジェット、ナノインプリント、グラビア等の印刷プロセスによって、所望の形状を直接成膜する工程などが挙げられる。
ここで、本発明の電界効果型トランジスタの製造方法の一例を図３Ａ〜図３Ｅを用いて説明する。
まず、ガラス基材等からなる基材１１を準備する。そして、基材１１上に、スパッタ法等により金属膜を成膜する。形成した金属膜をフォトリソグラフィとエッチングによりパターニングして所定形状の金属層２及び金属層３を形成する（図３Ａ）。基材１１の表面の清浄化及び密着性向上の点で、金属膜を形成する前に、酸素プラズマ、ＵＶオゾン、ＵＶ照射洗浄等の前処理が行われることが好ましい。
まず、ガラス基材等からなる基材１１を準備する。そして、基材１１上に、スパッタ法等により金属膜を成膜する。形成した金属膜をフォトリソグラフィとエッチングによりパターニングして所定形状の金属層２及び金属層３を形成する（図３Ａ）。基材１１の表面の清浄化及び密着性向上の点で、金属膜を形成する前に、酸素プラズマ、ＵＶオゾン、ＵＶ照射洗浄等の前処理が行われることが好ましい。
次に、金属層２、及び金属層３の酸化処理を行う。酸化処理としては大気中のオーブン等による熱処理工程や、酸化性雰囲気下のプラズマ処理が挙げられる。酸化処理では、金属層２、３において、基材１１と接していない面が参加される。酸化処理により金属層２は、金属領域１２Ａと、酸化物領域１２Ｂとを有するソース電極１２となり、金属層３は、金属領域１３Ａと、酸化物領域１３Ｂとを有するドレイン電極１３となる（図３Ｂ）。
なお、図３Ｂにおいては、金属領域１２Ａと、酸化物領域１２Ｂとの界面、及び金属領域１３Ａと、酸化物領域１３Ｂとの界面が明瞭になっているが、本発明の前記電界効果型トランジスタ、及び本発明の前記電界効果型トランジスタの製造方法により得られる電界効果型トランジスタにおいては、ソース電極及びドレイン電極に金属領域及び酸化物領域の存在が確認できればよく、それらの界面が明瞭である必要はない。
なお、図３Ｂにおいては、金属領域１２Ａと、酸化物領域１２Ｂとの界面、及び金属領域１３Ａと、酸化物領域１３Ｂとの界面が明瞭になっているが、本発明の前記電界効果型トランジスタ、及び本発明の前記電界効果型トランジスタの製造方法により得られる電界効果型トランジスタにおいては、ソース電極及びドレイン電極に金属領域及び酸化物領域の存在が確認できればよく、それらの界面が明瞭である必要はない。
次に、酸化物半導体膜を形成する。形成した酸化物半導体膜をフォトリソグラフィとエッチングによりパターニングして所定形状の活性層１４を得る（図３Ｃ）。
次に、基材１１上に、スパッタ法等により、ソース電極１２、ドレイン電極１３、活性層１４を被覆するゲート絶縁層１５を形成する（図３Ｄ）。
次に、スパッタ法等によりアルミニウム（Ａｌ）等からなる金属膜を、ゲート絶縁層１５上に成膜する。形成した金属膜をフォトリソグラフィとウェットエッチングによりパターニングして所定形状のゲート電極１６を形成する（図３Ｅ）。
以上の工程により、トップゲート／ボトムコンタクト型の電界効果型トランジスタを作製できる。
以上の工程により、トップゲート／ボトムコンタクト型の電界効果型トランジスタを作製できる。
本発明の電界効果型トランジスタの他の一例について、その製造方法の一例を含めて説明する。
＜＜ボトムゲート／トップコンタクト型の電界効果型トランジスタ＞＞
図４に示す電界効果型トランジスタは、ボトムゲート／トップコンタクト型の電界効果型トランジスタである。
この電界効果型トランジスタの製造方法の一例を以下に示す。
まず、基材１１上にゲート電極１６を形成する。
次に、基材１１及びゲート電極１６上にゲート絶縁層１５を形成する。
次に、ゲート絶縁層１５上に活性層１４を形成する。
次に、ゲート絶縁層１５及び活性層１４上に、ソース電極１２及びドレイン電極１３を形成する。ソース電極１２は、金属領域１２Ａ及び酸化物領域１２Ｂから構成される。ドレイン電極１３は、金属領域１３Ａ及び酸化物領域１３Ｂから構成される。
ソース電極１２及びドレイン電極１３は、例えば、以下の方法で形成される。ゲート絶縁層１５及び活性層１４上に、酸化物膜を形成し、続いて、前記酸化物膜上に金属膜を形成し、これらを、一括してエッチングする。そうすることで、酸化物膜、及び金属膜を分割し、酸化物領域１２Ｂ及び１３Ｂ、並びに金属領域１２Ａ及び１３Ａを一括して形成し、結果、ソース電極１２、及びドレイン電極１３が形成される。
酸化物膜の形成は、例えば、スパッタリング法により行うことができる。金属ターゲットを用いた反応性スパッタリング法において、成膜時の酸素流量を制御することで、酸化物領域の濃度を制御して成膜できる。また、酸化物膜を構成する金属と、金属膜を構成する金属とは同じ種類の金属が使用される。
以上により、図４に示すボトムゲート／トップコンタクト型の電界効果型トランジスタが得られる。
＜＜ボトムゲート／トップコンタクト型の電界効果型トランジスタ＞＞
図４に示す電界効果型トランジスタは、ボトムゲート／トップコンタクト型の電界効果型トランジスタである。
この電界効果型トランジスタの製造方法の一例を以下に示す。
まず、基材１１上にゲート電極１６を形成する。
次に、基材１１及びゲート電極１６上にゲート絶縁層１５を形成する。
次に、ゲート絶縁層１５上に活性層１４を形成する。
次に、ゲート絶縁層１５及び活性層１４上に、ソース電極１２及びドレイン電極１３を形成する。ソース電極１２は、金属領域１２Ａ及び酸化物領域１２Ｂから構成される。ドレイン電極１３は、金属領域１３Ａ及び酸化物領域１３Ｂから構成される。
ソース電極１２及びドレイン電極１３は、例えば、以下の方法で形成される。ゲート絶縁層１５及び活性層１４上に、酸化物膜を形成し、続いて、前記酸化物膜上に金属膜を形成し、これらを、一括してエッチングする。そうすることで、酸化物膜、及び金属膜を分割し、酸化物領域１２Ｂ及び１３Ｂ、並びに金属領域１２Ａ及び１３Ａを一括して形成し、結果、ソース電極１２、及びドレイン電極１３が形成される。
酸化物膜の形成は、例えば、スパッタリング法により行うことができる。金属ターゲットを用いた反応性スパッタリング法において、成膜時の酸素流量を制御することで、酸化物領域の濃度を制御して成膜できる。また、酸化物膜を構成する金属と、金属膜を構成する金属とは同じ種類の金属が使用される。
以上により、図４に示すボトムゲート／トップコンタクト型の電界効果型トランジスタが得られる。
＜＜トップゲート／トップコンタクト型の電界効果型トランジスタ＞＞
図５及び図７に示す電界効果型トランジスタは、トップゲート／トップコンタクト型の電界効果型トランジスタである。
これらの電界効果型トランジスタの製造方法の一例を以下に示す。
まず、基材１１上に活性層１４を形成する。
次に、基材１１及び活性層１４上に、ソース電極１２及びドレイン電極１３を形成する。ソース電極１２は、金属領域１２Ａ及び酸化物領域１２Ｂから構成される。ドレイン電極１３は、金属領域１３Ａ及び酸化物領域１３Ｂから構成される。
ソース電極１２及びドレイン電極１３は、例えば、以下の方法で形成される。基材１１及び活性層１４上に、酸化物膜を形成し、続いて、前記酸化物膜上に金属膜を形成し、これらを、一括してエッチングする。そうすることで、酸化物膜、及び金属膜を分割し、酸化物領域１２Ｂ及び１３Ｂ、並びに金属領域１２Ａ及び１３Ａを一括して形成し、結果、ソース電極１２、及びドレイン電極１３が形成される。
酸化物膜の形成は、例えば、スパッタリング法により行うことができる。金属ターゲットを用いた反応性スパッタリング法において、成膜時の酸素流量を制御することで、酸化物領域の濃度を制御して成膜できる。また、酸化物膜を構成する金属と、金属膜を構成する金属とは同じ種類の金属が使用される。
次に、ソース電極１２、ドレイン電極１３、及び活性層１４上に、ゲート絶縁層１５を形成する。
次に、ゲート絶縁層１５上にゲート電極１６を形成する。
以上により、図５に示すトップゲート／トップコンタクト型の電界効果型トランジスタが得られる。
図５及び図７に示す電界効果型トランジスタは、トップゲート／トップコンタクト型の電界効果型トランジスタである。
これらの電界効果型トランジスタの製造方法の一例を以下に示す。
まず、基材１１上に活性層１４を形成する。
次に、基材１１及び活性層１４上に、ソース電極１２及びドレイン電極１３を形成する。ソース電極１２は、金属領域１２Ａ及び酸化物領域１２Ｂから構成される。ドレイン電極１３は、金属領域１３Ａ及び酸化物領域１３Ｂから構成される。
ソース電極１２及びドレイン電極１３は、例えば、以下の方法で形成される。基材１１及び活性層１４上に、酸化物膜を形成し、続いて、前記酸化物膜上に金属膜を形成し、これらを、一括してエッチングする。そうすることで、酸化物膜、及び金属膜を分割し、酸化物領域１２Ｂ及び１３Ｂ、並びに金属領域１２Ａ及び１３Ａを一括して形成し、結果、ソース電極１２、及びドレイン電極１３が形成される。
酸化物膜の形成は、例えば、スパッタリング法により行うことができる。金属ターゲットを用いた反応性スパッタリング法において、成膜時の酸素流量を制御することで、酸化物領域の濃度を制御して成膜できる。また、酸化物膜を構成する金属と、金属膜を構成する金属とは同じ種類の金属が使用される。
次に、ソース電極１２、ドレイン電極１３、及び活性層１４上に、ゲート絶縁層１５を形成する。
次に、ゲート絶縁層１５上にゲート電極１６を形成する。
以上により、図５に示すトップゲート／トップコンタクト型の電界効果型トランジスタが得られる。
更に、ゲート絶縁層１５及びゲート電極１６上に、層間絶縁層１７を形成する。
次に、ゲート絶縁層１５及び層間絶縁層１７に、ソース電極１２及びドレイン電極１３に届くスルーホールを形成した後に、データライン１８を形成する。
以上により、図７に示すトップゲート／トップコンタクト型の電界効果型トランジスタが得られる。
次に、ゲート絶縁層１５及び層間絶縁層１７に、ソース電極１２及びドレイン電極１３に届くスルーホールを形成した後に、データライン１８を形成する。
以上により、図７に示すトップゲート／トップコンタクト型の電界効果型トランジスタが得られる。
＜＜トップゲート／トップコンタクト型の電界効果型トランジスタ＞＞
図６に示す電界効果型トランジスタは、トップゲート／トップコンタクト型の電界効果型トランジスタである。
これらの電界効果型トランジスタの製造方法の一例を以下に示す。
まず、基材１１上に活性層１４を形成する。
次に、基材１１及び活性層１４上に、ソース電極１２及びドレイン電極１３を形成する。ソース電極１２は、金属領域１２Ａ及び酸化物領域１２Ｂから構成される。ドレイン電極１３は、金属領域１３Ａ及び酸化物領域１３Ｂから構成される。
ソース電極１２及びドレイン電極１３は、例えば、以下の方法で形成される。基材１１及び活性層１４上に、金属膜を形成し、これらを加熱処理する。そうすることで、活性層１４と金属膜の界面、及び、金属膜の表面に酸化物領域１２Ｂ及び１３Ｂが形成される。即ち、図６に示すように、金属領域１２Ａ及び１３Ａの周囲に酸化物領域１２Ｂ及び１３Ｂが形成され、結果、ソース電極１２、及びドレイン電極１３が形成される。
金属膜の形成は、例えば、メタルマスクを介したスパッタリング法により行うことができる。
次に、ソース電極１２、ドレイン電極１３、及び活性層１４上に、ゲート絶縁層１５を形成する。
次に、ゲート絶縁層１５上にゲート電極１６を形成する。
以上により、図６に示すトップゲート／トップコンタクト型の電界効果型トランジスタが得られる。
図６に示す電界効果型トランジスタは、トップゲート／トップコンタクト型の電界効果型トランジスタである。
これらの電界効果型トランジスタの製造方法の一例を以下に示す。
まず、基材１１上に活性層１４を形成する。
次に、基材１１及び活性層１４上に、ソース電極１２及びドレイン電極１３を形成する。ソース電極１２は、金属領域１２Ａ及び酸化物領域１２Ｂから構成される。ドレイン電極１３は、金属領域１３Ａ及び酸化物領域１３Ｂから構成される。
ソース電極１２及びドレイン電極１３は、例えば、以下の方法で形成される。基材１１及び活性層１４上に、金属膜を形成し、これらを加熱処理する。そうすることで、活性層１４と金属膜の界面、及び、金属膜の表面に酸化物領域１２Ｂ及び１３Ｂが形成される。即ち、図６に示すように、金属領域１２Ａ及び１３Ａの周囲に酸化物領域１２Ｂ及び１３Ｂが形成され、結果、ソース電極１２、及びドレイン電極１３が形成される。
金属膜の形成は、例えば、メタルマスクを介したスパッタリング法により行うことができる。
次に、ソース電極１２、ドレイン電極１３、及び活性層１４上に、ゲート絶縁層１５を形成する。
次に、ゲート絶縁層１５上にゲート電極１６を形成する。
以上により、図６に示すトップゲート／トップコンタクト型の電界効果型トランジスタが得られる。
図８に示す電界効果型トランジスタは、トップゲート／トップコンタクト型の電界効果型トランジスタである。
この電界効果型トランジスタの製造方法の一例を以下に示す。
まず、基材１１上に活性層１４を形成する。
次に、基材１１及び活性層１４上に、ゲート絶縁層１５を形成する。
次に、ゲート絶縁層１５上に、ゲート電極１６を形成する。
次に、ゲート絶縁層１５及びゲート電極１６上に層間絶縁層１７を形成する。
次に、ゲート絶縁層１５及び層間絶縁層１７における、ソース電極１２及びドレイン電極１３となる箇所を、活性層１４が露出するまでエッチングする。
次に、露出した活性層１４上に、ゲート電極１２及びドレイン電極１３を形成する。
ソース電極１２及びドレイン電極１３は、例えば、以下の方法で形成される。層間絶縁層１７、ゲート絶縁層１５、及び活性層１４の表面に、酸化物膜を形成し、続いて、前記酸化物膜上に金属膜を形成し、これらを、一括してエッチングする。そうすることで、酸化物膜、及び金属膜を分割し、酸化物領域１２Ｂ及び１３Ｂ、並びに金属領域１２Ａ及び１３Ａを一括して形成し、結果、ソース電極１２、及びドレイン電極１３が形成される。
酸化物膜の形成は、例えば、スパッタリング法により行うことができる。金属ターゲットを用いた反応性スパッタリング法において、成膜時の酸素流量を制御することで、酸化物領域の濃度を制御して成膜できる。また、酸化物膜を構成する金属と、金属膜を構成する金属とは同じ種類の金属が使用される。
以上により、図８に示すトップゲート／トップコンタクト型の電界効果型トランジスタが得られる。
この電界効果型トランジスタの製造方法の一例を以下に示す。
まず、基材１１上に活性層１４を形成する。
次に、基材１１及び活性層１４上に、ゲート絶縁層１５を形成する。
次に、ゲート絶縁層１５上に、ゲート電極１６を形成する。
次に、ゲート絶縁層１５及びゲート電極１６上に層間絶縁層１７を形成する。
次に、ゲート絶縁層１５及び層間絶縁層１７における、ソース電極１２及びドレイン電極１３となる箇所を、活性層１４が露出するまでエッチングする。
次に、露出した活性層１４上に、ゲート電極１２及びドレイン電極１３を形成する。
ソース電極１２及びドレイン電極１３は、例えば、以下の方法で形成される。層間絶縁層１７、ゲート絶縁層１５、及び活性層１４の表面に、酸化物膜を形成し、続いて、前記酸化物膜上に金属膜を形成し、これらを、一括してエッチングする。そうすることで、酸化物膜、及び金属膜を分割し、酸化物領域１２Ｂ及び１３Ｂ、並びに金属領域１２Ａ及び１３Ａを一括して形成し、結果、ソース電極１２、及びドレイン電極１３が形成される。
酸化物膜の形成は、例えば、スパッタリング法により行うことができる。金属ターゲットを用いた反応性スパッタリング法において、成膜時の酸素流量を制御することで、酸化物領域の濃度を制御して成膜できる。また、酸化物膜を構成する金属と、金属膜を構成する金属とは同じ種類の金属が使用される。
以上により、図８に示すトップゲート／トップコンタクト型の電界効果型トランジスタが得られる。
図６の変形例として、ボトムゲート／トップコンタクト型の電界効果型トランジスタを図９に示す。
図７の変形例として、ボトムゲート／トップコンタクト型の電界効果型トランジスタを図１０に示す。
図８の変形例として、ボトムゲート／トップコンタクト型の電界効果型トランジスタを図１１に示す。
これらの電界効果型トランジスタの製造方法の一例として、トップゲート／トップコンタクト型の電界効果型トランジスタの製造方法との相違点のみを抜粋して以下に記載する。
まず、基材１１上にゲート電極１６を形成する。
次に、基材１１及びゲート電極１６に、ゲート絶縁層１５を形成する。
次に、ゲート絶縁層１５上に活性層１４を形成する。
以下、層間絶縁層１７、ソース電極１２及びドレイン電極１３の形成に関しては図６〜図８の電界効果トランジスタと同様に形成する。
以上により、図６〜図８の変形例である図９〜図１１のボトムゲート／トップコンタクト型の電界効果型トランジスタが得られる。
図７の変形例として、ボトムゲート／トップコンタクト型の電界効果型トランジスタを図１０に示す。
図８の変形例として、ボトムゲート／トップコンタクト型の電界効果型トランジスタを図１１に示す。
これらの電界効果型トランジスタの製造方法の一例として、トップゲート／トップコンタクト型の電界効果型トランジスタの製造方法との相違点のみを抜粋して以下に記載する。
まず、基材１１上にゲート電極１６を形成する。
次に、基材１１及びゲート電極１６に、ゲート絶縁層１５を形成する。
次に、ゲート絶縁層１５上に活性層１４を形成する。
以下、層間絶縁層１７、ソース電極１２及びドレイン電極１３の形成に関しては図６〜図８の電界効果トランジスタと同様に形成する。
以上により、図６〜図８の変形例である図９〜図１１のボトムゲート／トップコンタクト型の電界効果型トランジスタが得られる。
（表示素子）
本発明の表示素子は、少なくとも、光制御素子と、前記光制御素子を駆動する駆動回路とを有し、更に必要に応じて、その他の部材を有する。
本発明の表示素子は、少なくとも、光制御素子と、前記光制御素子を駆動する駆動回路とを有し、更に必要に応じて、その他の部材を有する。
＜光制御素子＞
前記光制御素子としては、駆動信号に応じて光出力を制御する素子である限り、特に制限はなく、目的に応じて適宜選択することができるが、有機エレクトロルミネッセンス（ＥＬ）素子、エレクトロクロミック（ＥＣ）素子、液晶素子、電気泳動素子、及びエレクトロウェッティング素子のいずれかを有することが好ましい。
前記光制御素子としては、駆動信号に応じて光出力を制御する素子である限り、特に制限はなく、目的に応じて適宜選択することができるが、有機エレクトロルミネッセンス（ＥＬ）素子、エレクトロクロミック（ＥＣ）素子、液晶素子、電気泳動素子、及びエレクトロウェッティング素子のいずれかを有することが好ましい。
＜駆動回路＞
前記駆動回路としては、本発明の前記半導体素子を有する限り、特に制限はなく、目的に応じて適宜選択することができる。
前記駆動回路としては、本発明の前記半導体素子を有する限り、特に制限はなく、目的に応じて適宜選択することができる。
＜その他の部材＞
前記その他の部材としては、特に制限はなく、目的に応じて適宜選択することができる。
前記その他の部材としては、特に制限はなく、目的に応じて適宜選択することができる。
本発明の前記表示素子は、前記半導体素子（例えば、前記電界効果型トランジスタ）を有しているため、素子間のばらつきが小さい。また、表示素子に経時変化が起きても駆動トランジスタを一定のゲート電圧で動作させることができるため、素子の長寿命化につながる。
（画像表示装置）
本発明の画像表示装置は、少なくとも、複数の表示素子と、複数の配線と、表示制御装置とを有し、更に必要に応じて、その他の部材を有する。
本発明の画像表示装置は、少なくとも、複数の表示素子と、複数の配線と、表示制御装置とを有し、更に必要に応じて、その他の部材を有する。
＜表示素子＞
前記表示素子としては、マトリックス状に配置された本発明の前記表示素子である限り、特に制限はなく、目的に応じて適宜選択することができる。
前記表示素子としては、マトリックス状に配置された本発明の前記表示素子である限り、特に制限はなく、目的に応じて適宜選択することができる。
＜配線＞
前記配線は、前記表示素子における各電界効果型トランジスタにゲート電圧と画像データ信号とを個別に印加可能である限り、特に制限はなく、目的に応じて適宜選択することができる。
前記配線は、前記表示素子における各電界効果型トランジスタにゲート電圧と画像データ信号とを個別に印加可能である限り、特に制限はなく、目的に応じて適宜選択することができる。
＜表示制御装置＞
前記表示制御装置としては、画像データに応じて、前記各電界効果型トランジスタの前記ゲート電圧と前記信号電圧とを複数の前記配線を介して個別に制御可能である限り、特に制限はなく、目的に応じて適宜選択することができる。
前記表示制御装置としては、画像データに応じて、前記各電界効果型トランジスタの前記ゲート電圧と前記信号電圧とを複数の前記配線を介して個別に制御可能である限り、特に制限はなく、目的に応じて適宜選択することができる。
＜その他の部材＞
前記その他の部材としては、特に制限はなく、目的に応じて適宜選択することができる。
前記その他の部材としては、特に制限はなく、目的に応じて適宜選択することができる。
本発明の画像表示装置は、本発明の前記表示素子を有しているため、長寿命で安定して動作する。
本発明の画像表示装置は、携帯電話、携帯型音楽再生装置、携帯型動画再生装置、電子ＢＯＯＫ、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）等の携帯情報機器、スチルカメラやビデオカメラ等の撮像機器における表示手段に用いることができる。また、車、航空機、電車、船舶等の移動体システムにおける各種情報の表示手段にも用いることができる。更に、計測装置、分析装置、医療機器、広告媒体における各種情報の表示手段を用いることができる。
（システム）
本発明のシステムは、少なくとも、本発明の前記画像表示装置と、画像データ作成装置とを有する。
前記画像データ作成装置は、表示する画像情報に基づいて画像データを作成し、該画像データを前記画像表示装置に出力する。
本発明のシステムは、少なくとも、本発明の前記画像表示装置と、画像データ作成装置とを有する。
前記画像データ作成装置は、表示する画像情報に基づいて画像データを作成し、該画像データを前記画像表示装置に出力する。
本発明のシステムは、本発明の前記画像表示装置を備えているため、画像情報を高精細に表示することが可能となる。
次に、本発明の画像表示装置について説明する。
本発明の画像表示装置としては、例えば、特開２０１０−０７４１４８号公報の段落〔００５９〕〜〔００６０〕、図２、及び図３に記載の構成などを採ることができる。
本発明の画像表示装置としては、例えば、特開２０１０−０７４１４８号公報の段落〔００５９〕〜〔００６０〕、図２、及び図３に記載の構成などを採ることができる。
以下、本発明の実施態様の一例を、図を用いて説明する。
図１２は、表示素子がマトリックス上に配置されたディスプレイを表す図である。図１２に示されるように、ディスプレイは、Ｘ軸方向に沿って等間隔に配置されているｎ本の走査線（Ｘ０、Ｘ１、Ｘ２、Ｘ３、・・・、Ｘｎ−２、Ｘｎ−１）と、Ｙ軸方向に沿って等間隔に配置されているｍ本のデータ線（Ｙ０、Ｙ１、Ｙ２、Ｙ３、・・・、Ｙｍ−１）、Ｙ軸方向に沿って等間隔に配置されているｍ本の電流供給線（Ｙ０ｉ、Ｙ１ｉ、Ｙ２ｉ、Ｙ３ｉ、・・・・・、Ｙｍ−１ｉ）とを有する。なお、図１３、図１７、図１８、及び図１９において、同じ符号（例えば、Ｘ１、Ｙ１）は、同じ意味を有する。
よって、走査線とデータ線とによって、表示素子３０２を特定することができる。
図１２は、表示素子がマトリックス上に配置されたディスプレイを表す図である。図１２に示されるように、ディスプレイは、Ｘ軸方向に沿って等間隔に配置されているｎ本の走査線（Ｘ０、Ｘ１、Ｘ２、Ｘ３、・・・、Ｘｎ−２、Ｘｎ−１）と、Ｙ軸方向に沿って等間隔に配置されているｍ本のデータ線（Ｙ０、Ｙ１、Ｙ２、Ｙ３、・・・、Ｙｍ−１）、Ｙ軸方向に沿って等間隔に配置されているｍ本の電流供給線（Ｙ０ｉ、Ｙ１ｉ、Ｙ２ｉ、Ｙ３ｉ、・・・・・、Ｙｍ−１ｉ）とを有する。なお、図１３、図１７、図１８、及び図１９において、同じ符号（例えば、Ｘ１、Ｙ１）は、同じ意味を有する。
よって、走査線とデータ線とによって、表示素子３０２を特定することができる。
図１３は、本発明の表示素子の一例を示す概略構成図である。
前記表示素子は、一例として図１３に示されるように、有機ＥＬ（エレクトロルミネッセンス）素子３５０と、該有機ＥＬ素子３５０を発光させるためのドライブ回路３２０とを有している。即ち、ディスプレイ３１０は、いわゆるアクティブマトリックス方式の有機ＥＬディスプレイである。また、ディスプレイ３１０は、カラー対応の３２インチ型のディスプレイである。なお、大きさは、これに限定されるものではない。
前記表示素子は、一例として図１３に示されるように、有機ＥＬ（エレクトロルミネッセンス）素子３５０と、該有機ＥＬ素子３５０を発光させるためのドライブ回路３２０とを有している。即ち、ディスプレイ３１０は、いわゆるアクティブマトリックス方式の有機ＥＬディスプレイである。また、ディスプレイ３１０は、カラー対応の３２インチ型のディスプレイである。なお、大きさは、これに限定されるものではない。
図１３におけるドライブ回路３２０について説明する。
ドライブ回路３２０は、２つの電界効果型トランジスタ１０及び２０と、キャパシタ３０とを有する。
ドライブ回路３２０は、２つの電界効果型トランジスタ１０及び２０と、キャパシタ３０とを有する。
電界効果型トランジスタ１０は、スイッチ素子として動作する。電界効果型トランジスタ１０のゲート電極Ｇは、所定の走査線に接続され、電界効果型トランジスタ１０のソース電極Ｓは、所定のデータ線に接続されている。また、電界効果型トランジスタ１０のドレイン電極Ｄは、キャパシタ３０の一方の端子に接続されている。
電界効果型トランジスタ２０は、有機ＥＬ素子３５０に電流を供給する。電界効果型トランジスタ２０のゲート電極Ｇは、電界効果型トランジスタ１０のドレイン電極Ｄと接続されている。そして、電界効果型トランジスタ２０のドレイン電極Ｄは、有機ＥＬ素子３５０の陽極に接続され、電界効果型トランジスタ２０のソース電極Ｓは、所定の電流供給線に接続されている。
電界効果型トランジスタ２０は、有機ＥＬ素子３５０に電流を供給する。電界効果型トランジスタ２０のゲート電極Ｇは、電界効果型トランジスタ１０のドレイン電極Ｄと接続されている。そして、電界効果型トランジスタ２０のドレイン電極Ｄは、有機ＥＬ素子３５０の陽極に接続され、電界効果型トランジスタ２０のソース電極Ｓは、所定の電流供給線に接続されている。
キャパシタ３０は、電界効果型トランジスタ１０の状態、即ちデータを記憶する。キャパシタ３０の他方の端子は、所定の電流供給線に接続されている。
そこで、電界効果型トランジスタ１０が「オン」状態になると、信号線Ｙ２を介して画像データがキャパシタ３０に記憶され、電界効果型トランジスタ１０が「オフ」状態になった後も、電界効果型トランジスタ２０を画像データに対応した「オン」状態に保持することによって、有機ＥＬ素子３５０は駆動される。
図１４には、表示素子における有機ＥＬ素子３５０とドライブ回路としての電界効果型トランジスタ２０との位置関係の一例が示されている。ここでは、電界効果型トランジスタ２０の横に有機ＥＬ素子３５０が配置されている。なお、電界効果型トランジスタ及びキャパシタ（図示せず）も同一基材上に形成されている。
図１４には図示されていないが、活性層２２の上部に保護膜を設けることも好適である。前記保護膜の材料としては、ＳｉＯ２、ＳｉＮｘ、Ａｌ２Ｏ３、フッ素系ポリマーなどが適宜利用できる。
また、例えば、図１５に示されるように、電界効果型トランジスタ２０の上に有機ＥＬ素子３５０が配置されてもよい。この場合には、ゲート電極２６に透明性が要求されるので、ゲート電極２６には、ＩＴＯ、Ｉｎ２Ｏ３、ＳｎＯ２、ＺｎＯ、Ｇａが添加されたＺｎＯ、Ａｌが添加されたＺｎＯ、Ｓｂが添加されたＳｎＯ２などの導性を有する透明な酸化物が用いられる。なお、符号３６０は層間絶縁膜（平坦化膜）である。この絶縁膜にはポリイミドやアクリル系の樹脂等を利用できる。
また、例えば、図１５に示されるように、電界効果型トランジスタ２０の上に有機ＥＬ素子３５０が配置されてもよい。この場合には、ゲート電極２６に透明性が要求されるので、ゲート電極２６には、ＩＴＯ、Ｉｎ２Ｏ３、ＳｎＯ２、ＺｎＯ、Ｇａが添加されたＺｎＯ、Ａｌが添加されたＺｎＯ、Ｓｂが添加されたＳｎＯ２などの導性を有する透明な酸化物が用いられる。なお、符号３６０は層間絶縁膜（平坦化膜）である。この絶縁膜にはポリイミドやアクリル系の樹脂等を利用できる。
ここで、図１４及び図１５において、電界効果型トランジスタ２０は、基材２１と、活性層２２と、ソース電極２３と、ドレイン電極２４と、ゲート絶縁層２５と、ゲート電極２６とを有する。有機ＥＬ素子３５０は、陰極３１２と、陽極３１４と、有機ＥＬ薄膜層３４０とを有する。
図１６は、有機ＥＬ素子の一例を示す概略構成図である。
図１６において、有機ＥＬ素子３５０は、陰極３１２と、陽極３１４と、有機ＥＬ薄膜層３４０とを有する。
図１６において、有機ＥＬ素子３５０は、陰極３１２と、陽極３１４と、有機ＥＬ薄膜層３４０とを有する。
陰極３１２の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）−銀（Ａｇ）合金、アルミニウム（Ａｌ）−リチウム（Ｌｉ）合金、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）などが挙げられる。なお、マグネシウム（Ｍｇ）−銀（Ａｇ）合金は、充分厚ければ高反射率電極となり、極薄膜（２０ｎｍ程度未満）では半透明電極となる。図では陽極側から光を取りだしているが、陰極を透明、または半透明電極とすることによって陰極側から光を取り出すことができる。
陽極３１４の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、銀（Ａｇ）−ネオジウム（Ｎｄ）合金などが挙げられる。なお、銀合金を用いた場合は、高反射率電極となり、陰極側から光を取り出す場合に好適である。
有機ＥＬ薄膜層３４０は、電子輸送層３４２と、発光層３４４と、正孔輸送層３４６とを有する。電子輸送層３４２は、陰極３１２に接続され、正孔輸送層３４６は、陽極３１４に接続されている。陽極３１４と陰極３１２との間に所定の電圧を印加すると、発光層３４４が発光する。
有機ＥＬ薄膜層３４０は、電子輸送層３４２と、発光層３４４と、正孔輸送層３４６とを有する。電子輸送層３４２は、陰極３１２に接続され、正孔輸送層３４６は、陽極３１４に接続されている。陽極３１４と陰極３１２との間に所定の電圧を印加すると、発光層３４４が発光する。
ここで、電子輸送層３４２と発光層３４４が１つの層を形成してもよく、また、電子輸送層３４２と陰極３１２との間に電子注入層が設けられてもよく、更に、正孔輸送層３４６と陽極３１４との間に正孔注入層が設けられてもよい。
また、基材側（図１６における下側）から光を取り出すいわゆる「ボトムエミッション」の場合について説明したが、基材（図１６における下側）と反対側から光を取り出す「トップエミッション」であってもよい。
また、基材側（図１６における下側）から光を取り出すいわゆる「ボトムエミッション」の場合について説明したが、基材（図１６における下側）と反対側から光を取り出す「トップエミッション」であってもよい。
図１７は、本発明の画像表示装置の他の一例を示す概略構成図である。
図１７において、画像表示装置は、表示素子３０２と、配線（走査線、データ線、電流供給線）と、表示制御装置４００とを有する。
表示制御装置４００は、画像データ処理回路４０２と、走査線駆動回路４０４と、データ線駆動回路４０６とを有する。
画像データ処理回路４０２は、映像出力回路の出力信号に基づいて、ディスプレイにおける複数の表示素子３０２の輝度を判断する。
走査線駆動回路４０４は、画像データ処理回路４０２の指示に応じてｎ本の走査線に個別に電圧を印加する。
データ線駆動回路４０６は、画像データ処理回路４０２の指示に応じてｍ本のデータ線に個別に電圧を印加する。
図１７において、画像表示装置は、表示素子３０２と、配線（走査線、データ線、電流供給線）と、表示制御装置４００とを有する。
表示制御装置４００は、画像データ処理回路４０２と、走査線駆動回路４０４と、データ線駆動回路４０６とを有する。
画像データ処理回路４０２は、映像出力回路の出力信号に基づいて、ディスプレイにおける複数の表示素子３０２の輝度を判断する。
走査線駆動回路４０４は、画像データ処理回路４０２の指示に応じてｎ本の走査線に個別に電圧を印加する。
データ線駆動回路４０６は、画像データ処理回路４０２の指示に応じてｍ本のデータ線に個別に電圧を印加する。
また、上記実施形態では、光制御素子が有機ＥＬ素子の場合について説明したが、これに限定されるものではなく、例えば、光制御素子がエレクトロクロミック素子であってもよい。この場合は、上記ディスプレイは、エレクトロクロミックディスプレイとなる。
また、前記光制御素子が液晶素子であってもよく、この場合ディスプレイは、液晶ディスプレイとなり、図１８に示されるように、表示素子３０２’に対する電流供給線は不要となる。また、図１９に示されるように、ドライブ回路３２０’は、電界効果型トランジスタ１０及び２０と同様の１つの電界効果型トランジスタ４０により構成することができる。電界効果型トランジスタ４０において、ゲート電極Ｇが所定の走査線に接続され、ソース電極Ｓが所定のデータ線に接続されている。また、ドレイン電極Ｄが、キャパシタ３６１及び液晶素子３７０の画素電極に接続されている。
また、前記光制御素子は、電気泳動素子、無機ＥＬ素子、及びエレクトロウェッティング素子のいずれかであってもよい。
以上、本発明のシステムがテレビジョン装置である場合について説明したが、これに限定されるものではなく、画像及び情報を表示する装置として画像表示装置を備えていればよい。例えば、コンピュータ（パソコンを含む）と画像表示装置とが接続されたコンピュータシステムであってもよい。
本発明のシステムは、本発明の画像表示装置を有しているため、長寿命で安定して動作する。
以下、本発明の実施例について説明するが、本発明は下記実施例に何ら限定されるものではない。
（実施例１）
＜電界効果型トランジスタの作製＞
実施例１では、図１に示すトップゲート／ボトムコンタクト型の電界効果型トランジスタを作製した。なお、以下の実施例における符号は、図１、及び図３Ａ〜図３Ｅの符号に対応している。
＜電界効果型トランジスタの作製＞
実施例１では、図１に示すトップゲート／ボトムコンタクト型の電界効果型トランジスタを作製した。なお、以下の実施例における符号は、図１、及び図３Ａ〜図３Ｅの符号に対応している。
＜＜ソース電極及びドレイン電極の形成＞＞
−ソース電極前駆体及びドレイン電極前駆体の形成−
基材１１上に、第２の層となるＡｌ膜をスパッタ法により１００ｎｍの厚みになるように形成した。続いて、前記Ａｌ膜上に、第１の層となるＭｏ膜を３０ｎｍの厚みとなるように形成した。
次に、形成したＡｌ／Ｍｏ膜上にフォトリソグラフィによりレジストパターンを形成し、エッチングを行って、基材１１上に所定形状の金属層２及び金属層３を形成した。
−ソース電極前駆体及びドレイン電極前駆体の形成−
基材１１上に、第２の層となるＡｌ膜をスパッタ法により１００ｎｍの厚みになるように形成した。続いて、前記Ａｌ膜上に、第１の層となるＭｏ膜を３０ｎｍの厚みとなるように形成した。
次に、形成したＡｌ／Ｍｏ膜上にフォトリソグラフィによりレジストパターンを形成し、エッチングを行って、基材１１上に所定形状の金属層２及び金属層３を形成した。
−酸化処理−
形成した金属層２、及び金属層３をオーブンによって大気下、２００℃の加熱処理を行うことで、酸化物領域１２Ｂ、１３Ｂを形成した。
形成した金属層２、及び金属層３をオーブンによって大気下、２００℃の加熱処理を行うことで、酸化物領域１２Ｂ、１３Ｂを形成した。
＜＜活性層の形成＞＞
次に、前記基板上のソース電極とドレイン電極に跨る領域に、ＲＦマグネトロンスパッタリング法で、ＭｇＩｎ２Ｏ４を５０ｎｍの膜厚で成膜した。前述のようにソース電極及びドレイン電極の表面は酸素を含む状態となっており、その上に活性層を積層しているため、電極は酸素を含む部位において活性層と接する構成となっている。活性層のスパッタの際は、ターゲットにＭｇＩｎ2Ｏ４の組成を有する多結晶焼結体を用いた。スパッタガスとしてアルゴンガス及び酸素ガスを導入した。全圧を１．１Ｐａに固定し、酸素濃度を２．５体積％とした。形成したＭｇＩｎ２Ｏ４上に、フォトリソグラフィによりレジストパターンを形成し、エッチングを行って、所定形状の活性層１４を形成した。
次に、前記基板上のソース電極とドレイン電極に跨る領域に、ＲＦマグネトロンスパッタリング法で、ＭｇＩｎ２Ｏ４を５０ｎｍの膜厚で成膜した。前述のようにソース電極及びドレイン電極の表面は酸素を含む状態となっており、その上に活性層を積層しているため、電極は酸素を含む部位において活性層と接する構成となっている。活性層のスパッタの際は、ターゲットにＭｇＩｎ2Ｏ４の組成を有する多結晶焼結体を用いた。スパッタガスとしてアルゴンガス及び酸素ガスを導入した。全圧を１．１Ｐａに固定し、酸素濃度を２．５体積％とした。形成したＭｇＩｎ２Ｏ４上に、フォトリソグラフィによりレジストパターンを形成し、エッチングを行って、所定形状の活性層１４を形成した。
＜＜ゲート絶縁層の形成＞＞
次に、スパッタ法により、２００ｎｍの厚みになるようにＳｉＯ２を成膜することによって、ゲート絶縁層１５を形成した。
次に、スパッタ法により、２００ｎｍの厚みになるようにＳｉＯ２を成膜することによって、ゲート絶縁層１５を形成した。
＜＜ゲート電極の形成＞＞
最後に、ゲート絶縁層１５上に、スパッタ法を用いて１００ｎｍの厚みになるようにＡｌ膜を形成した。形成したＡｌ膜上にフォトリソグラフィによりレジストパターンを形成し、エッチングを行って、所定形状のゲート電極１６を形成した。続けて、オーブンを用い、大気中で１時間３００℃のアニール処理を行った。このようなアニール処理は、活性層とゲート絶縁層との間の界面欠陥準位密度を減らすことによりトランジスタ特性を向上させることを目的として一般的に行われるものである。
最後に、ゲート絶縁層１５上に、スパッタ法を用いて１００ｎｍの厚みになるようにＡｌ膜を形成した。形成したＡｌ膜上にフォトリソグラフィによりレジストパターンを形成し、エッチングを行って、所定形状のゲート電極１６を形成した。続けて、オーブンを用い、大気中で１時間３００℃のアニール処理を行った。このようなアニール処理は、活性層とゲート絶縁層との間の界面欠陥準位密度を減らすことによりトランジスタ特性を向上させることを目的として一般的に行われるものである。
以上により、図１に示すトップゲート／ボトムコンタクト型の電界効果型トランジスタが完成した。
（仕事関数測定用素子の作製）
仕事関数を測定するため、前記ソース電極及びドレイン電極の形成と同様の方法を用いて、ガラス基板上に表面を酸化した金属層を形成し、仕事関数測定用素子を得た。
仕事関数を測定するため、前記ソース電極及びドレイン電極の形成と同様の方法を用いて、ガラス基板上に表面を酸化した金属層を形成し、仕事関数測定用素子を得た。
（仕事関数評価）
得られた仕事関数測定用素子について、大気中光電子分光装置ＡＣ−２（理研計器株式会社製）を用いて、表面酸化した金属層の仕事関数を求めた。得られた仕事関数を表１に示した。表１にはソース電極、ドレイン電極の構成も示しているが、便宜上、ソース電極、ドレイン電極が単層の場合、第１の層として記載している。
得られた仕事関数測定用素子について、大気中光電子分光装置ＡＣ−２（理研計器株式会社製）を用いて、表面酸化した金属層の仕事関数を求めた。得られた仕事関数を表１に示した。表１にはソース電極、ドレイン電極の構成も示しているが、便宜上、ソース電極、ドレイン電極が単層の場合、第１の層として記載している。
（電気特性）
実施例１で得られた電界効果型トランジスタについて、半導体パラメータ・アナライザ装置（アジレントテクノロジー社製、半導体パラメータ・アナライザＢ１５００）を用いて、トランジスタ性能評価を実施した。具体的には、ソース／ドレイン電圧Ｖｄｓを１０Ｖとし、ゲート電圧をＶｇ＝−１５Ｖから＋１５Ｖに変化させてソース／ドレイン電流Ｉｄｓ及びゲート電流｜Ｉｇ｜を測定し、電流−電圧特性を評価した。
実施例１で得られた電界効果型トランジスタについて、半導体パラメータ・アナライザ装置（アジレントテクノロジー社製、半導体パラメータ・アナライザＢ１５００）を用いて、トランジスタ性能評価を実施した。具体的には、ソース／ドレイン電圧Ｖｄｓを１０Ｖとし、ゲート電圧をＶｇ＝−１５Ｖから＋１５Ｖに変化させてソース／ドレイン電流Ｉｄｓ及びゲート電流｜Ｉｇ｜を測定し、電流−電圧特性を評価した。
トランジスタ性能評価の結果、良好なトランジスタ特性が得られた。トランジスタのオン状態（例えばＶｇ＝１５Ｖ）とオフ状態（例えばＶｇ＝−１５Ｖ）のソース／ドレイン電流Ｉｄｓの比（オン／オフ比）を算出し表１に記載した。
（実施例２）
＜電界効果型トランジスタの作製＞
実施例２では、実施例１のソース電極前駆体及びドレイン電極前駆体の形成と、ソース電極及びドレイン電極形成における酸化処理と、活性層の形成とを以下の方法に変えた以外は、実施例１と同様にしてトップゲート／ボトムコンタクトの電界効果型トランジスタを作製した。
また、実施例１と同様の評価を行い、結果を表１に示した。
＜電界効果型トランジスタの作製＞
実施例２では、実施例１のソース電極前駆体及びドレイン電極前駆体の形成と、ソース電極及びドレイン電極形成における酸化処理と、活性層の形成とを以下の方法に変えた以外は、実施例１と同様にしてトップゲート／ボトムコンタクトの電界効果型トランジスタを作製した。
また、実施例１と同様の評価を行い、結果を表１に示した。
＜＜ソース電極及びドレイン電極の形成＞＞
−ソース電極前駆体及びドレイン電極前駆体の形成−
実施例１の電界効果型トランジスタ作製手順において、第１の層の形成の際のターゲットを表１に記載のターゲットに変えて金属層２、及び金属層３の形成を行った。
−ソース電極前駆体及びドレイン電極前駆体の形成−
実施例１の電界効果型トランジスタ作製手順において、第１の層の形成の際のターゲットを表１に記載のターゲットに変えて金属層２、及び金属層３の形成を行った。
−酸化処理−
形成した金属層２、及び金属層３に対し、以下の条件で酸化性雰囲気下のプラズマ処理を行い酸化物領域１２Ｂ、１３Ｂを形成した。
酸化性雰囲気下のプラズマ処理はチャンバー内到達真空度１０Ｐａ以下、酸素流量５０ｓｃｃｍ、投入電力５００Ｗで実施した。
形成した金属層２、及び金属層３に対し、以下の条件で酸化性雰囲気下のプラズマ処理を行い酸化物領域１２Ｂ、１３Ｂを形成した。
酸化性雰囲気下のプラズマ処理はチャンバー内到達真空度１０Ｐａ以下、酸素流量５０ｓｃｃｍ、投入電力５００Ｗで実施した。
＜＜活性層の形成＞＞
実施例１において、ターゲットを表１に記載のターゲットに変えた以外は、実施例１と同様にして活性層を形成した。
実施例１において、ターゲットを表１に記載のターゲットに変えた以外は、実施例１と同様にして活性層を形成した。
（実施例３）
＜電界効果型トランジスタの作製＞
実施例３では、実施例１において、ソース電極前駆体及びドレイン電極前駆体の形成と、活性層の形成を変えた以外は、実施例１と同様にしてトップゲート／ボトムコンタクトの電界効果型トランジスタを作製した。
また、実施例１と同様の評価を行い、結果を表１に示した。
＜電界効果型トランジスタの作製＞
実施例３では、実施例１において、ソース電極前駆体及びドレイン電極前駆体の形成と、活性層の形成を変えた以外は、実施例１と同様にしてトップゲート／ボトムコンタクトの電界効果型トランジスタを作製した。
また、実施例１と同様の評価を行い、結果を表１に示した。
−ソース電極前駆体及びドレイン電極前駆体の形成−
実施例１の電界効果型トランジスタ作製手順において、第１の層の形成の際のターゲットを表１に記載のターゲットに変えて金属層２、及び金属層３の形成を行った。
実施例１の電界効果型トランジスタ作製手順において、第１の層の形成の際のターゲットを表１に記載のターゲットに変えて金属層２、及び金属層３の形成を行った。
＜＜活性層の形成＞＞
次に、前記基板上のソース電極とドレイン電極に跨る領域に、ＲＦマグネトロンスパッタリング法で、ＷをドーピングしたＭｇＩｎ２Ｏ４を５０ｎｍの膜厚で成膜した。前述のようにソース電極及びドレイン電極の表面は酸素を含む状態となっており、その上に活性層を積層しているため、電極は酸素を含む部位において活性層と接する構成となっている。活性層のスパッタの際は、ターゲットにＭｇＩｎ１．９９Ｗ０．０１Ｏ４の組成を有する多結晶焼結体を用いた。スパッタガスとしてアルゴンガス及び酸素ガスを導入した。全圧を１．１Ｐａに固定し、酸素濃度を１０体積％とした。形成したＷをドーピングしたＭｇＩｎ２Ｏ４上に、フォトリソグラフィによりレジストパターンを形成し、エッチングを行って、所定形状の活性層１４を形成した。これによって得られる活性層では、ＭｇＩｎ２Ｏ４中のＩｎに対しＷが０．５ｍｏｌ％の濃度で置換ドープされている。
次に、前記基板上のソース電極とドレイン電極に跨る領域に、ＲＦマグネトロンスパッタリング法で、ＷをドーピングしたＭｇＩｎ２Ｏ４を５０ｎｍの膜厚で成膜した。前述のようにソース電極及びドレイン電極の表面は酸素を含む状態となっており、その上に活性層を積層しているため、電極は酸素を含む部位において活性層と接する構成となっている。活性層のスパッタの際は、ターゲットにＭｇＩｎ１．９９Ｗ０．０１Ｏ４の組成を有する多結晶焼結体を用いた。スパッタガスとしてアルゴンガス及び酸素ガスを導入した。全圧を１．１Ｐａに固定し、酸素濃度を１０体積％とした。形成したＷをドーピングしたＭｇＩｎ２Ｏ４上に、フォトリソグラフィによりレジストパターンを形成し、エッチングを行って、所定形状の活性層１４を形成した。これによって得られる活性層では、ＭｇＩｎ２Ｏ４中のＩｎに対しＷが０．５ｍｏｌ％の濃度で置換ドープされている。
（実施例４）
＜電界効果型トランジスタの作製＞
実施例４では、実施例３において、ソース電極前駆体及びドレイン電極前駆体の形成を以下の方法に変えた以外は、実施例３と同様にしてトップゲート／ボトムコンタクトの電界効果型トランジスタを作製した。
また、実施例１と同様の評価を行い、結果を表１に示した。
＜電界効果型トランジスタの作製＞
実施例４では、実施例３において、ソース電極前駆体及びドレイン電極前駆体の形成を以下の方法に変えた以外は、実施例３と同様にしてトップゲート／ボトムコンタクトの電界効果型トランジスタを作製した。
また、実施例１と同様の評価を行い、結果を表１に示した。
−ソース電極前駆体及びドレイン電極前駆体の形成−
実施例３の電界効果型トランジスタ作製手順において、第１の層の形成の際のターゲットを表１に記載のターゲットに変えて金属層２、及び金属層３の形成を行った。
実施例３の電界効果型トランジスタ作製手順において、第１の層の形成の際のターゲットを表１に記載のターゲットに変えて金属層２、及び金属層３の形成を行った。
（実施例５）
＜電界効果型トランジスタの作製＞
実施例５では、実施例２において、ソース電極前駆体及びドレイン電極前駆体の形成と、活性層の形成を以下の方法に変えた以外は、実施例２と同様にしてトップゲート／ボトムコンタクトの電界効果型トランジスタを作製した。
また、実施例１と同様の評価を行い、結果を表１に示した。
＜電界効果型トランジスタの作製＞
実施例５では、実施例２において、ソース電極前駆体及びドレイン電極前駆体の形成と、活性層の形成を以下の方法に変えた以外は、実施例２と同様にしてトップゲート／ボトムコンタクトの電界効果型トランジスタを作製した。
また、実施例１と同様の評価を行い、結果を表１に示した。
−ソース電極前駆体及びドレイン電極前駆体の形成−
実施例１の電界効果型トランジスタ作製手順において、第１の層の形成の際のターゲットを表１に記載のターゲットに変えて金属層２、及び金属層３の形成を行った。
実施例１の電界効果型トランジスタ作製手順において、第１の層の形成の際のターゲットを表１に記載のターゲットに変えて金属層２、及び金属層３の形成を行った。
＜＜活性層の形成＞＞
実施例２の電界効果型トランジスタ作製手順において、活性層の形成の焼結体ターゲット、及びスパッタガスである酸素の濃度を下記表１に示すように変えて活性層を成膜した。
実施例２の電界効果型トランジスタ作製手順において、活性層の形成の焼結体ターゲット、及びスパッタガスである酸素の濃度を下記表１に示すように変えて活性層を成膜した。
（実施例６）
＜電界効果型トランジスタの作製＞
実施例６では、実施例５において、ソース電極前駆体及びドレイン電極前駆体の形成を以下の方法に変えた以外は、実施例５と同様にしてトップゲート／ボトムコンタクトの電界効果型トランジスタを作製した。
また、実施例１と同様の評価を行い、結果を表１に示した。
＜電界効果型トランジスタの作製＞
実施例６では、実施例５において、ソース電極前駆体及びドレイン電極前駆体の形成を以下の方法に変えた以外は、実施例５と同様にしてトップゲート／ボトムコンタクトの電界効果型トランジスタを作製した。
また、実施例１と同様の評価を行い、結果を表１に示した。
−ソース電極前駆体及びドレイン電極前駆体の形成−
実施例１の電界効果型トランジスタ作製手順において、第１の層の形成の際のターゲットを表１に記載のターゲットに変えて金属層２、及び金属層３の形成を行った。
実施例１の電界効果型トランジスタ作製手順において、第１の層の形成の際のターゲットを表１に記載のターゲットに変えて金属層２、及び金属層３の形成を行った。
（実施例７）
＜電界効果型トランジスタの作製＞
実施例７では、図５に示すトップゲート／トップコンタクト型の電界効果型トランジスタを作製した。なお、以下の実施例における符号は、図５の符号に対応している。
また、電気特性に関しては、実施例１と同様の評価を行い、結果を表２に示した。仕事関数評価に関しては、酸化物領域が金属領域の下側にあるため未評価である。
＜電界効果型トランジスタの作製＞
実施例７では、図５に示すトップゲート／トップコンタクト型の電界効果型トランジスタを作製した。なお、以下の実施例における符号は、図５の符号に対応している。
また、電気特性に関しては、実施例１と同様の評価を行い、結果を表２に示した。仕事関数評価に関しては、酸化物領域が金属領域の下側にあるため未評価である。
＜＜活性層の形成＞＞
基板上に、ＲＦマグネトロンスパッタリング法で、ＷをドーピングしたＹ０．６Ｉｎ１．4Ｏ３を５０ｎｍの膜厚で成膜した。活性層のスパッタの際は、ターゲットにＹ０．６Ｉｎ１．３９Ｗ０．０１Ｏ３の組成を有する多結晶焼結体を用いた。スパッタガスとしてアルゴンガス及び酸素ガスを導入した。全圧を１．１Ｐａに固定し、酸素濃度を１０体積％とした。形成したＷをドーピングしたＹ０．６Ｉｎ１．４Ｏ３上に、フォトリソグラフィによりレジストパターンを形成し、エッチングを行って、所定形状の活性層１４を形成した。これによって得られる活性層では、Ｙ０．６Ｉｎ１．３９Ｗ０．０１Ｏ３中のＩｎに対しＷが０．７ｍｏｌ％の濃度で置換ドープされている。
基板上に、ＲＦマグネトロンスパッタリング法で、ＷをドーピングしたＹ０．６Ｉｎ１．4Ｏ３を５０ｎｍの膜厚で成膜した。活性層のスパッタの際は、ターゲットにＹ０．６Ｉｎ１．３９Ｗ０．０１Ｏ３の組成を有する多結晶焼結体を用いた。スパッタガスとしてアルゴンガス及び酸素ガスを導入した。全圧を１．１Ｐａに固定し、酸素濃度を１０体積％とした。形成したＷをドーピングしたＹ０．６Ｉｎ１．４Ｏ３上に、フォトリソグラフィによりレジストパターンを形成し、エッチングを行って、所定形状の活性層１４を形成した。これによって得られる活性層では、Ｙ０．６Ｉｎ１．３９Ｗ０．０１Ｏ３中のＩｎに対しＷが０．７ｍｏｌ％の濃度で置換ドープされている。
＜＜ソース電極及びドレイン電極の形成＞＞
−ソース電極及びドレイン電極の積層処理−
基材１１及び活性層１４上に、Ｔｉ−Ｎｂ合金ターゲット（Ｔｉ：Ｎｂ＝９８：２（原子比））を用いた反応性スパッタ法により酸化物領域１２Ｂ、１３Ｂ及び、金属領域１２Ａ、１３Ａを連続成膜することでソース電極１２及びドレイン電極１３を形成した。以下にその方法を記載する。
まず、スパッタガスとしてアルゴンガス及び酸素ガスを導入し、酸化物領域となるＮｂが添加された酸化チタン膜を厚み５ｎｍとなるように成膜した。このとき全圧を１．１Ｐａに固定し、酸素濃度を１０体積％とした。ここで酸化チタン膜は、化学量論組成比を満たさなくてもよく導電性を有する。続いて、同Ｔｉ−Ｎｂ合金ターゲットを用いてスパッタガスとしてアルゴンガスのみを導入し、１００ｎｍの厚みになるようにＴｉ−Ｎｂ膜を形成した。ここで、それぞれの領域を成膜する前には、ターゲット表面の状態が一定になるように十分プレスパッタを実施した。
パターニングはメタルマスクを介して成膜することで行い、基材１１上に所定形状の酸化物領域１２Ｂ、１３Ｂ及び、金属領域１２Ａ、１３Ａを形成した。
−ソース電極及びドレイン電極の積層処理−
基材１１及び活性層１４上に、Ｔｉ−Ｎｂ合金ターゲット（Ｔｉ：Ｎｂ＝９８：２（原子比））を用いた反応性スパッタ法により酸化物領域１２Ｂ、１３Ｂ及び、金属領域１２Ａ、１３Ａを連続成膜することでソース電極１２及びドレイン電極１３を形成した。以下にその方法を記載する。
まず、スパッタガスとしてアルゴンガス及び酸素ガスを導入し、酸化物領域となるＮｂが添加された酸化チタン膜を厚み５ｎｍとなるように成膜した。このとき全圧を１．１Ｐａに固定し、酸素濃度を１０体積％とした。ここで酸化チタン膜は、化学量論組成比を満たさなくてもよく導電性を有する。続いて、同Ｔｉ−Ｎｂ合金ターゲットを用いてスパッタガスとしてアルゴンガスのみを導入し、１００ｎｍの厚みになるようにＴｉ−Ｎｂ膜を形成した。ここで、それぞれの領域を成膜する前には、ターゲット表面の状態が一定になるように十分プレスパッタを実施した。
パターニングはメタルマスクを介して成膜することで行い、基材１１上に所定形状の酸化物領域１２Ｂ、１３Ｂ及び、金属領域１２Ａ、１３Ａを形成した。
＜＜ゲート絶縁層の形成＞＞
次に、スパッタ法により、２００ｎｍの厚みになるようにＳｉＯ２を成膜することによって、ゲート絶縁層１５を形成した。
次に、スパッタ法により、２００ｎｍの厚みになるようにＳｉＯ２を成膜することによって、ゲート絶縁層１５を形成した。
＜＜ゲート電極の形成＞＞
最後に、ゲート絶縁層１５上に、スパッタ法を用いて１００ｎｍの厚みになるようにＡｌ膜を形成した。形成したＡｌ膜上にフォトリソグラフィによりレジストパターンを形成し、エッチングを行って、所定形状のゲート電極１６を形成した。続けて、オーブンを用い、大気中で１時間３００℃のアニール処理を行った。このようなアニール処理は、活性層とゲート絶縁層との間の界面欠陥準位密度を減らすことによりトランジスタ特性を向上させることを目的として一般的に行われるものである。
最後に、ゲート絶縁層１５上に、スパッタ法を用いて１００ｎｍの厚みになるようにＡｌ膜を形成した。形成したＡｌ膜上にフォトリソグラフィによりレジストパターンを形成し、エッチングを行って、所定形状のゲート電極１６を形成した。続けて、オーブンを用い、大気中で１時間３００℃のアニール処理を行った。このようなアニール処理は、活性層とゲート絶縁層との間の界面欠陥準位密度を減らすことによりトランジスタ特性を向上させることを目的として一般的に行われるものである。
以上により、図５に示すトップゲート／トップコンタクト型の電界効果型トランジスタが完成した。
（実施例８）
＜電界効果型トランジスタの作製＞
実施例８では、実施例７において、ソース電極及びドレイン電極の積層処理と、活性層の形成を以下の方法に変えた以外は、実施例７と同様にしてトップゲート／トップコンタクトの電界効果型トランジスタを作製した。
また、電気特性に関しては、実施例１と同様の評価を行い、結果を表２に示した。仕事関数評価に関しては、酸化物領域が金属領域の下側にあるため未評価である。
＜電界効果型トランジスタの作製＞
実施例８では、実施例７において、ソース電極及びドレイン電極の積層処理と、活性層の形成を以下の方法に変えた以外は、実施例７と同様にしてトップゲート／トップコンタクトの電界効果型トランジスタを作製した。
また、電気特性に関しては、実施例１と同様の評価を行い、結果を表２に示した。仕事関数評価に関しては、酸化物領域が金属領域の下側にあるため未評価である。
−ソース電極及びドレイン電極の積層処理−
実施例７の電界効果型トランジスタ作製手順において、ターゲットを酸化物領域となるＶ−Ｗ合金ターゲット（Ｖ：Ｗ＝９８：２（原子比））に変えて、酸化物領域１２Ｂ、１３Ｂ及び、金属領域１２Ａ、１３Ａの形成を行った。
実施例７の電界効果型トランジスタ作製手順において、ターゲットを酸化物領域となるＶ−Ｗ合金ターゲット（Ｖ：Ｗ＝９８：２（原子比））に変えて、酸化物領域１２Ｂ、１３Ｂ及び、金属領域１２Ａ、１３Ａの形成を行った。
＜＜活性層の形成＞＞
実施例７の電界効果型トランジスタ作製手順において、活性層の形成の焼結体ターゲットを下記表２に示すように変えて活性層を成膜した。
実施例７の電界効果型トランジスタ作製手順において、活性層の形成の焼結体ターゲットを下記表２に示すように変えて活性層を成膜した。
（実施例９）
＜電界効果型トランジスタの作製＞
実施例９では、実施例７において、ソース電極及びドレイン電極の積層処理を以下の方法に変えた以外は、実施例７と同様にしてトップゲート／トップコンタクトの電界効果型トランジスタを作製した。
また、電気特性に関しては、実施例１と同様の評価を行い、結果を表２に示した。仕事関数評価に関しては、酸化物領域が金属領域の下側にあるため未評価である。
＜電界効果型トランジスタの作製＞
実施例９では、実施例７において、ソース電極及びドレイン電極の積層処理を以下の方法に変えた以外は、実施例７と同様にしてトップゲート／トップコンタクトの電界効果型トランジスタを作製した。
また、電気特性に関しては、実施例１と同様の評価を行い、結果を表２に示した。仕事関数評価に関しては、酸化物領域が金属領域の下側にあるため未評価である。
−ソース電極及びドレイン電極の積層処理−
実施例７の電界効果型トランジスタ作製手順において、ＤＣマグネトロンスパッタリング法で、ＮｂをドーピングしたＴｉＯ２膜を５ｎｍとなるように成膜した。酸化物領域のスパッタの際は、ターゲットにＴｉ０．９Ｎｂ０．１Ｏ２の組成を有する多結晶焼結体を用いた。スパッタガスとしてアルゴンガス及び酸素ガスを導入した。全圧を１．１Ｐａに固定し、酸素濃度を１体積％とした。
続いて金属領域となるＴｉ−Ｎｂ膜をＴｉ−Ｎｂ合金ターゲットを用いて１００ｎｍの厚みになるように形成した。スパッタガスとしてアルゴンガスのみを導入した。パターニングはメタルマスクを介して成膜することで行い、酸化物領域１２Ｂ、１３Ｂ、及び金属領域１２Ａ、１３Ａの形成を行った。
実施例７の電界効果型トランジスタ作製手順において、ＤＣマグネトロンスパッタリング法で、ＮｂをドーピングしたＴｉＯ２膜を５ｎｍとなるように成膜した。酸化物領域のスパッタの際は、ターゲットにＴｉ０．９Ｎｂ０．１Ｏ２の組成を有する多結晶焼結体を用いた。スパッタガスとしてアルゴンガス及び酸素ガスを導入した。全圧を１．１Ｐａに固定し、酸素濃度を１体積％とした。
続いて金属領域となるＴｉ−Ｎｂ膜をＴｉ−Ｎｂ合金ターゲットを用いて１００ｎｍの厚みになるように形成した。スパッタガスとしてアルゴンガスのみを導入した。パターニングはメタルマスクを介して成膜することで行い、酸化物領域１２Ｂ、１３Ｂ、及び金属領域１２Ａ、１３Ａの形成を行った。
（実施例１０）
＜電界効果型トランジスタの作製＞
実施例１０では、図６に示すトップゲート／トップコンタクト型の電界効果型トランジスタを作製した。なお、以下の実施例における符号は、図６の符号に対応している。また、実施例１と同様の評価を行い、結果を表３に示した。
＜電界効果型トランジスタの作製＞
実施例１０では、図６に示すトップゲート／トップコンタクト型の電界効果型トランジスタを作製した。なお、以下の実施例における符号は、図６の符号に対応している。また、実施例１と同様の評価を行い、結果を表３に示した。
＜＜活性層の形成＞＞
次に、基板上に、ＲＦマグネトロンスパッタリング法で、ＷをドーピングしたＭｇＩｎ２Ｏ４を５０ｎｍの膜厚で成膜した。活性層のスパッタの際は、ターゲットにＭｇＩｎ１．９９Ｗ０．０１Ｏ４の組成を有する多結晶焼結体を用いた。スパッタガスとしてアルゴンガス及び酸素ガスを導入した。全圧を１．１Ｐａに固定し、酸素濃度を５０体積％とすることにより、過剰に酸化された活性層を形成した。形成したＷをドーピングしたＭｇＩｎ２Ｏ４上に、フォトリソグラフィによりレジストパターンを形成し、エッチングを行って、所定形状の活性層１４を形成した。これによって得られる活性層では、ＭｇＩｎ２Ｏ４中のＩｎに対しＷが０．５ｍｏｌ％の濃度で置換ドープされている。
次に、基板上に、ＲＦマグネトロンスパッタリング法で、ＷをドーピングしたＭｇＩｎ２Ｏ４を５０ｎｍの膜厚で成膜した。活性層のスパッタの際は、ターゲットにＭｇＩｎ１．９９Ｗ０．０１Ｏ４の組成を有する多結晶焼結体を用いた。スパッタガスとしてアルゴンガス及び酸素ガスを導入した。全圧を１．１Ｐａに固定し、酸素濃度を５０体積％とすることにより、過剰に酸化された活性層を形成した。形成したＷをドーピングしたＭｇＩｎ２Ｏ４上に、フォトリソグラフィによりレジストパターンを形成し、エッチングを行って、所定形状の活性層１４を形成した。これによって得られる活性層では、ＭｇＩｎ２Ｏ４中のＩｎに対しＷが０．５ｍｏｌ％の濃度で置換ドープされている。
＜＜ソース電極及びドレイン電極の形成＞＞
−ソース電極前駆体及びドレイン電極前駆体の形成−
基材１１及び活性層１４上に、１００ｎｍの厚みのＭｏ膜をスパッタ法により成膜した。パターニングはメタルマスクを介して成膜することで行い、基材１１及び活性層１４上に所定形状の金属層（ソース電極前駆体）及び金属層（ドレイン電極前駆体）を形成した。
−ソース電極前駆体及びドレイン電極前駆体の形成−
基材１１及び活性層１４上に、１００ｎｍの厚みのＭｏ膜をスパッタ法により成膜した。パターニングはメタルマスクを介して成膜することで行い、基材１１及び活性層１４上に所定形状の金属層（ソース電極前駆体）及び金属層（ドレイン電極前駆体）を形成した。
−酸化処理−
形成した金属層（ソース電極前駆体）、及び金属層（ドレイン電極前駆体）をオーブンによって大気下、２００℃の加熱処理を行うことで、活性層と接触する領域に酸化物領域１２Ｂ、１３Ｂを形成した。
形成した金属層（ソース電極前駆体）、及び金属層（ドレイン電極前駆体）をオーブンによって大気下、２００℃の加熱処理を行うことで、活性層と接触する領域に酸化物領域１２Ｂ、１３Ｂを形成した。
＜＜ゲート絶縁層の形成＞＞
次に、スパッタ法により、２００ｎｍの厚みになるようにＳｉＯ２を成膜することによって、ゲート絶縁層１５を形成した。
次に、スパッタ法により、２００ｎｍの厚みになるようにＳｉＯ２を成膜することによって、ゲート絶縁層１５を形成した。
＜＜ゲート電極の形成＞＞
最後に、ゲート絶縁層１５上に、スパッタ法を用いて１００ｎｍの厚みになるようにＡｌ膜を形成した。形成したＡｌ膜上にフォトリソグラフィによりレジストパターンを形成し、エッチングを行って、所定形状のゲート電極１６を形成した。続けて、オーブンを用い、大気中で１時間３００℃のアニール処理を行った。このようなアニール処理は、活性層とゲート絶縁層との間の界面欠陥準位密度を減らすことによりトランジスタ特性を向上させることを目的として一般的に行われるものである。
最後に、ゲート絶縁層１５上に、スパッタ法を用いて１００ｎｍの厚みになるようにＡｌ膜を形成した。形成したＡｌ膜上にフォトリソグラフィによりレジストパターンを形成し、エッチングを行って、所定形状のゲート電極１６を形成した。続けて、オーブンを用い、大気中で１時間３００℃のアニール処理を行った。このようなアニール処理は、活性層とゲート絶縁層との間の界面欠陥準位密度を減らすことによりトランジスタ特性を向上させることを目的として一般的に行われるものである。
以上により、図６に示すトップゲート／トップコンタクト型の電界効果型トランジスタが完成した。
（実施例１１〜１２）
＜電界効果型トランジスタの作製＞
実施例１１〜１２では、実施例１０において、ソース電極前駆体及びドレイン電極前駆体の形成を以下の方法に変えた以外は、実施例１０と同様にしてトップゲート／ボトムコンタクトの電界効果型トランジスタを作製した。
また、実施例１と同様の評価を行い、結果を表３に示した。
＜電界効果型トランジスタの作製＞
実施例１１〜１２では、実施例１０において、ソース電極前駆体及びドレイン電極前駆体の形成を以下の方法に変えた以外は、実施例１０と同様にしてトップゲート／ボトムコンタクトの電界効果型トランジスタを作製した。
また、実施例１と同様の評価を行い、結果を表３に示した。
−ソース電極前駆体及びドレイン電極前駆体の形成−
実施例１０の電界効果型トランジスタ作製手順において、金属層の形成の際のターゲットを表３に記載のターゲットに変えて金属層２、及び金属層３の形成を行った。
実施例１０の電界効果型トランジスタ作製手順において、金属層の形成の際のターゲットを表３に記載のターゲットに変えて金属層２、及び金属層３の形成を行った。
（実施例１３〜１４）
＜電界効果型トランジスタの作製＞
実施例１３〜１４では、実施例１０において、ソース電極前駆体及びドレイン電極前駆体の形成と、活性層の形成を以下の方法に変えた以外は、実施例１０と同様にしてトップゲート／ボトムコンタクトの電界効果型トランジスタを作製した。
また、実施例１と同様の評価を行い、結果を表３に示した。
−ソース電極前駆体及びドレイン電極前駆体の形成−
実施例１０の電界効果型トランジスタ作製手順において、金属層の形成の際のターゲットを表３に記載のターゲットに変えて金属層２、及び金属層３の形成を行った。
＜電界効果型トランジスタの作製＞
実施例１３〜１４では、実施例１０において、ソース電極前駆体及びドレイン電極前駆体の形成と、活性層の形成を以下の方法に変えた以外は、実施例１０と同様にしてトップゲート／ボトムコンタクトの電界効果型トランジスタを作製した。
また、実施例１と同様の評価を行い、結果を表３に示した。
−ソース電極前駆体及びドレイン電極前駆体の形成−
実施例１０の電界効果型トランジスタ作製手順において、金属層の形成の際のターゲットを表３に記載のターゲットに変えて金属層２、及び金属層３の形成を行った。
＜＜活性層の形成＞＞
実施例１０の電界効果型トランジスタ作製手順において、活性層の形成の焼結体ターゲットを下記表３に示すように変えて活性層を成膜した。
実施例１０の電界効果型トランジスタ作製手順において、活性層の形成の焼結体ターゲットを下記表３に示すように変えて活性層を成膜した。
（比較例１）
＜電界効果型トランジスタの作製＞
実施例１において、ソース電極、ドレイン電極の酸化処理を実施しなかった以外は、実施例１と同様にして、図２０に示すトップゲート／ボトムコンタクト型の電界効果型トランジスタを作製した。図２０において、符号１１２はソース電極、符号１１３はドレイン電極を示す。
また、実施例１と同様の評価を行い、結果を表１に示した。
ただし、トランジスタ性能評価した結果、ゲート電圧無印加状態で高い電流が流れ、スイッチングしていないため、オン／オフ比を算出すると１０１となった。
＜電界効果型トランジスタの作製＞
実施例１において、ソース電極、ドレイン電極の酸化処理を実施しなかった以外は、実施例１と同様にして、図２０に示すトップゲート／ボトムコンタクト型の電界効果型トランジスタを作製した。図２０において、符号１１２はソース電極、符号１１３はドレイン電極を示す。
また、実施例１と同様の評価を行い、結果を表１に示した。
ただし、トランジスタ性能評価した結果、ゲート電圧無印加状態で高い電流が流れ、スイッチングしていないため、オン／オフ比を算出すると１０１となった。
（比較例２）
＜電界効果型トランジスタの作製＞
実施例７において、ソース電極、ドレイン電極の積層処理を実施しなかった以外は、実施例７と同様にして、図２１に示すトップゲート／トップコンタクト型の電界効果型トランジスタを作製した。
また、実施例１と同様の評価を行い、結果を表２に示した。
ただし、トランジスタ性能評価した結果、ゲート電圧無印加状態で高い電流が流れ、スイッチングしていない。オン／オフ比を算出すると１０１となった。
＜電界効果型トランジスタの作製＞
実施例７において、ソース電極、ドレイン電極の積層処理を実施しなかった以外は、実施例７と同様にして、図２１に示すトップゲート／トップコンタクト型の電界効果型トランジスタを作製した。
また、実施例１と同様の評価を行い、結果を表２に示した。
ただし、トランジスタ性能評価した結果、ゲート電圧無印加状態で高い電流が流れ、スイッチングしていない。オン／オフ比を算出すると１０１となった。
（比較例３）
＜電界効果型トランジスタの作製＞
実施例１０において、活性層の形成を以下のようにし、更に酸化処理は実施しなかった以外は、実施例１０と同様にして、図６に示すトップゲート／トップコンタクト型の電界効果型トランジスタを作製した。
また、実施例１と同様の評価を行い、結果を表３に示した。
ただし、トランジスタ性能評価した結果、ゲート電圧無印加状態で高い電流が流れ、スイッチングしていない。オン／オフ比を算出すると１０１となった。
＜電界効果型トランジスタの作製＞
実施例１０において、活性層の形成を以下のようにし、更に酸化処理は実施しなかった以外は、実施例１０と同様にして、図６に示すトップゲート／トップコンタクト型の電界効果型トランジスタを作製した。
また、実施例１と同様の評価を行い、結果を表３に示した。
ただし、トランジスタ性能評価した結果、ゲート電圧無印加状態で高い電流が流れ、スイッチングしていない。オン／オフ比を算出すると１０１となった。
＜＜活性層の形成＞＞
基板上に、ＲＦマグネトロンスパッタリング法で、ＷをドーピングしたＭｇＩｎ２Ｏ４を５０ｎｍの膜厚で成膜した。活性層のスパッタの際は、ターゲットにＭｇＩｎ１．９９Ｗ０．０１Ｏ４の組成を有する多結晶焼結体を用いた。スパッタガスとしてアルゴンガス及び酸素ガスを導入した。全圧を１．１Ｐａに固定し、酸素濃度を１０体積％とした。形成したＷをドーピングしたＭｇＩｎ２Ｏ４上に、フォトリソグラフィによりレジストパターンを形成し、エッチングを行って、所定形状の活性層１４を形成した。これによって得られる活性層では、ＭｇＩｎ２Ｏ４中のＩｎに対しＷが０．５ｍｏｌ％の濃度で置換ドープされている。
基板上に、ＲＦマグネトロンスパッタリング法で、ＷをドーピングしたＭｇＩｎ２Ｏ４を５０ｎｍの膜厚で成膜した。活性層のスパッタの際は、ターゲットにＭｇＩｎ１．９９Ｗ０．０１Ｏ４の組成を有する多結晶焼結体を用いた。スパッタガスとしてアルゴンガス及び酸素ガスを導入した。全圧を１．１Ｐａに固定し、酸素濃度を１０体積％とした。形成したＷをドーピングしたＭｇＩｎ２Ｏ４上に、フォトリソグラフィによりレジストパターンを形成し、エッチングを行って、所定形状の活性層１４を形成した。これによって得られる活性層では、ＭｇＩｎ２Ｏ４中のＩｎに対しＷが０．５ｍｏｌ％の濃度で置換ドープされている。
実施例４の合金ターゲット（Ｔｉ−Ｔａ）： （Ｔｉ：Ｔａ＝９８：２（原子比））
実施例５の合金ターゲット（Ｔｉ−Ｗ）：（Ｔｉ：Ｗ＝９８：２（原子比））
実施例６の合金ターゲット（Ｖ−Ｗ）：（Ｖ：Ｗ＝９８：２（原子比））
実施例５の合金ターゲット（Ｔｉ−Ｗ）：（Ｔｉ：Ｗ＝９８：２（原子比））
実施例６の合金ターゲット（Ｖ−Ｗ）：（Ｖ：Ｗ＝９８：２（原子比））
実施例１２の合金ターゲット（Ｔｉ−Ｎｂ）： （Ｔｉ：Ｎｂ＝９８：２（原子比））
実施例１４の合金ターゲット（Ｔｉ−Ｖ）：（Ｔｉ：Ｖ＝９８：２（原子比））
実施例１４の合金ターゲット（Ｔｉ−Ｖ）：（Ｔｉ：Ｖ＝９８：２（原子比））
表１より、実施例１〜６と比較例１の仕事関数を比較すると、実施例１〜６では仕事関数の値が大きくなっており、ソース電極、ドレイン電極に表面酸化層が形成されたことが分かる。このとき実施例１〜３は、活性層の成膜を実施した際に導入した酸素ガスの濃度を最適化した上で、ソース電極、ドレイン電極に表面に酸化物領域が形成され、キャリア濃度を維持したまま高いトランジスタ特性（オン／オフ比）を得ることができている。一方、比較例１では、ソース電極、ドレイン電極表面に予め酸化層が存在しないため、活性層とソース電極、ドレイン電極の界面で電極の酸化が生じている。これによりゲート電圧が無印加でも高い電流が流れノーマリーオン型の電界効果型トランジスタとなっている。これは酸素が大量に活性層の外へ移動した（酸化物半導体が還元された）ことで生成した酸素欠損に由来するキャリア濃度が、成膜条件で最適化したキャリア濃度を上回ったことにより、活性層が低抵抗化したためである。
実施例４〜６では、実施例１〜３と比較してオン／オフ比が一桁高い値となっている。これはソース電極、及びドレイン電極に形成された酸化物が置換ドープされたことで導電性が高くなり（抵抗が低下し）、ソース電極、ドレイン電極と活性層との界面において接触抵抗が低減したためである。従って、置換ドープした酸化物をソース電極、及びドレイン電極と活性層との間に形成する場合の方がより良好なコンタクトが得られる。
表２より、実施例７〜９と比較例２とを対比しても、同様の傾向が得られる。これは、積層処理によって形成した酸化物領域が、活性層の還元防止層として機能し、活性層に生成する酸素欠損量を抑制したためである。
表３より、実施例１０〜１４と比較例３とを対比しても、同様の傾向が得られる。これは、活性層の成膜を実施した際に導入した酸素ガスの濃度を過剰にしたことで、酸化処理の加熱によってソース電極及びドレイン電極に酸化物領域が形成されても、活性層は酸素欠損がキャリア生成メカニズムの支配的な要因にならず、特性劣化を防止できたためである。ここで、酸素欠損を抑えた状態でも活性層が機能し、スイッチング動作をしているのは、置換ドーピングによりキャリアが生成しているためである。比較例３では、活性層の成膜を実施した際に導入した酸素ガスの濃度も過剰にしていないため、活性層とソース電極、ドレイン電極の界面で電極の酸化が生じた際に、活性層の酸化物半導体が還元された結果、抵抗率が減少し、ゲート電圧が無印加でも高い電流が流れた。このように、ソース電極、ドレイン電極と活性層の間に酸化物領域が予め無い場合には、活性層の電気特性に影響を与えるため、実施例１０〜１４のように酸化物領域を形成するために活性層の形成条件を変化させ、酸化物領域を形成する必要がある。
本発明の態様は、例えば、以下のとおりである。
＜１＞ ゲート電圧を印加するためのゲート電極と、
電流を取り出すためのソース電極及びドレイン電極と、
前記ソース電極及び前記ドレイン電極との間に設けられ、酸化物半導体からなる活性層と、
前記ゲート電極と前記活性層との間に設けられたゲート絶縁層と、を有する電界効果型トランジスタであって、
前記ソース電極及び前記ドレイン電極が、それぞれ、金属からなる金属領域と、前記金属の酸化物からなる酸化物領域とを有し、
前記ソース電極及び前記ドレイン電極のそれぞれの前記酸化物領域の一部が、前記活性層と接し、かつ、前記酸化物領域の残部が、前記活性層以外の部材と接することを特徴とする電界効果型トランジスタである。
＜２＞ 前記ソース電極及び前記ドレイン電極の前記酸化物領域における前記活性層に接する領域において、酸素濃度が、前記金属領域に向かうにしたがって減少する前記＜１＞に記載の電界効果型トランジスタである。
＜３＞ 前記金属が、遷移金属単体及び合金のいずれかである前記＜１＞から＜２＞のいずれかに記載の電界効果型トランジスタである。
＜４＞ 前記金属が、Ｔｉ、Ｖ、Ｎｂ、Ｔａ、Ｍｏ、及びＷの少なくともいずれかを含む前記＜１＞から＜３＞のいずれかに記載の電界効果型トランジスタである。
＜５＞ 前記ソース電極及び前記ドレイン電極が、それぞれ、前記金属領域、及び前記酸化物領域を有する第１の層と、金属からなる第２の層とを有する積層構造である前記＜１＞から＜４＞のいずれかに記載の電界効果型トランジスタである。
＜６＞ 前記酸化物が、正の価数を有する遷移金属と、前記遷移金属の価数よりも大きい正の価数を有する置換ドーパントとを含み、
前記金属が、前記遷移金属の元素と、前記酸化物に対しドーパントとして機能する元素とを含む前記＜１＞から＜２＞のいずれかに記載の電界効果型トランジスタである。
＜７＞ 前記遷移金属の元素が、Ｔｉ、Ｖ、Ｎｂ、Ｔａ、Ｍｏ、及びＷの少なくともいずれかを含む前記＜６＞に記載の電界効果型トランジスタである。
＜８＞ 前記酸化物に対しドーパントとして機能する元素が、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｍｎ、及びＲｅの少なくともいずれかを含む前記＜６＞から＜７＞のいずれかに記載の電界効果型トランジスタである。
＜９＞ 前記酸化物半導体が、Ｉｎ、Ｚｎ、Ｓｎ、及びＴｉの少なくとも何れかを含有する前記＜１＞から＜８＞のいずれかに記載の電界効果型トランジスタである。
＜１０＞ 前記酸化物半導体が、アルカリ土類元素の少なくとも何れかを含有する前記＜９＞に記載の電界効果型トランジスタである。
＜１１＞ 前記酸化物半導体が、希土類元素の少なくとも何れかを含有する前記＜９＞に記載の電界効果型トランジスタである。
＜１２＞ 前記酸化物半導体は、ｎ型であって、２価のカチオン、３価のカチオン、４価のカチオン、５価のカチオン、６価のカチオン、７価のカチオン、及び８価のカチオンの少なくとも何れかのドーパントで置換ドーピングされており、
前記ドーパントの価数は、前記酸化物半導体を構成する金属イオン（但し、前記ドーパントを除く）の価数よりも大きい前記＜９＞に記載の電界効果型トランジスタである。
＜１３＞ 前記＜１＞から＜１２＞のいずれかに記載の電界効果型トランジスタを製造する電界効果型トランジスタの製造方法であって、
前記ソース電極及び前記ドレイン電極のそれぞれの前記酸化物領域の一部と、前記活性層とが接するように、前記ソース電極、前記ドレイン電極、及び前記活性層を形成する工程を含むことを特徴とする電界効果型トランジスタの製造方法である。
＜１４＞ 前記ソース電極、前記ドレイン電極、及び前記活性層を形成する工程が、金属層の表面を酸化させ、前記金属領域と前記酸化物領域とを有する前記ソース電極及び前記ドレイン電極を形成する処理と、形成された前記ソース電極及び前記ドレイン電極のそれぞれの前記酸化物領域の一部に接するように、前記活性層を形成する処理と、を含む、
前記＜１３＞に記載の電界効果型トランジスタの製造方法である。
＜１５＞ 前記ソース電極、前記ドレイン電極、及び前記活性層を形成する工程が、前記活性層を形成する処理と、形成された前記活性層に前記酸化物領域の一部が接するように前記酸化物領域を形成し、更に前記酸化物領域上に前記金属領域を形成することにより、前記酸化物領域と前記金属領域とを有する前記ソース電極及び前記ドレイン電極を形成する処理とを含む、前記＜１３＞に記載の電界効果型トランジスタの製造方法である。
＜１６＞ 前記ソース電極、前記ドレイン電極、及び前記活性層を形成する工程が、前記活性層を形成する処理と、形成された前記活性層に一部が接するように金属層を形成する処理と、前記金属層の表面を酸化させ、形成された前記活性層に前記酸化物領域の一部が接するように、前記金属領域と前記酸化物領域とを有する前記ソース電極及び前記ドレイン電極を形成する処理とを含む、前記＜１３＞に記載の電界効果型トランジスタの製造方法である。
＜１７＞ 前記ソース電極及び前記ドレイン電極の前記酸化物領域における前記活性層に接する領域において、酸素濃度が、前記金属領域に向かうにしたがって減少する前記＜１３＞から＜１６＞のいずれかに記載の電界効果型トランジスタの製造方法である。
＜１８＞ 前記金属が、遷移金属単体及び合金のいずれかである前記＜１３＞から＜１７＞のいずれかに記載の電界効果型トランジスタの製造方法である。
＜１９＞ 前記酸化物が、正の価数を有する遷移金属と、前記遷移金属の価数よりも大きい正の価数を有する置換ドーパントとを含み、
前記金属が、前記遷移金属の元素と、前記酸化物に対しドーパントとして機能する元素とを含む前記＜１３＞から＜１６＞のいずれかに記載の電界効果型トランジスタの製造方法である。
＜２０＞ 駆動信号に応じて光出力が制御される光制御素子と、
前記＜１＞から＜１２＞のいずれかに記載の電界効果型トランジスタを有し、かつ前記光制御素子を駆動する駆動回路と、を有することを特徴とする表示素子である。
＜２１＞ 前記光制御素子が、有機エレクトロルミネッセンス素子、エレクトロクロミック素子、液晶素子、電気泳動素子、及びエレクトロウェッティング素子のいずれかを有する前記＜２０＞に記載の表示素子である。
＜２２＞ 画像データに応じた画像を表示する画像表示装置であって、
マトリックス状に配置された複数の前記＜２０＞から＜２１＞のいずれかに記載の表示素子と、
前記複数の表示素子における各電界効果型トランジスタにゲート電圧と信号電圧とを個別に印加するための複数の配線と、
前記画像データに応じて、前記各電界効果型トランジスタの前記ゲート電圧と前記信号電圧とを前記複数の配線を介して個別に制御する表示制御装置とを有することを特徴とする画像表示装置である。
＜２３＞ 前記＜２２＞に記載の画像表示装置と、
表示する画像情報に基づいて画像データを作成し、該画像データを前記画像表示装置に出力する画像データ作成装置とを有することを特徴とするシステムである。
＜１＞ ゲート電圧を印加するためのゲート電極と、
電流を取り出すためのソース電極及びドレイン電極と、
前記ソース電極及び前記ドレイン電極との間に設けられ、酸化物半導体からなる活性層と、
前記ゲート電極と前記活性層との間に設けられたゲート絶縁層と、を有する電界効果型トランジスタであって、
前記ソース電極及び前記ドレイン電極が、それぞれ、金属からなる金属領域と、前記金属の酸化物からなる酸化物領域とを有し、
前記ソース電極及び前記ドレイン電極のそれぞれの前記酸化物領域の一部が、前記活性層と接し、かつ、前記酸化物領域の残部が、前記活性層以外の部材と接することを特徴とする電界効果型トランジスタである。
＜２＞ 前記ソース電極及び前記ドレイン電極の前記酸化物領域における前記活性層に接する領域において、酸素濃度が、前記金属領域に向かうにしたがって減少する前記＜１＞に記載の電界効果型トランジスタである。
＜３＞ 前記金属が、遷移金属単体及び合金のいずれかである前記＜１＞から＜２＞のいずれかに記載の電界効果型トランジスタである。
＜４＞ 前記金属が、Ｔｉ、Ｖ、Ｎｂ、Ｔａ、Ｍｏ、及びＷの少なくともいずれかを含む前記＜１＞から＜３＞のいずれかに記載の電界効果型トランジスタである。
＜５＞ 前記ソース電極及び前記ドレイン電極が、それぞれ、前記金属領域、及び前記酸化物領域を有する第１の層と、金属からなる第２の層とを有する積層構造である前記＜１＞から＜４＞のいずれかに記載の電界効果型トランジスタである。
＜６＞ 前記酸化物が、正の価数を有する遷移金属と、前記遷移金属の価数よりも大きい正の価数を有する置換ドーパントとを含み、
前記金属が、前記遷移金属の元素と、前記酸化物に対しドーパントとして機能する元素とを含む前記＜１＞から＜２＞のいずれかに記載の電界効果型トランジスタである。
＜７＞ 前記遷移金属の元素が、Ｔｉ、Ｖ、Ｎｂ、Ｔａ、Ｍｏ、及びＷの少なくともいずれかを含む前記＜６＞に記載の電界効果型トランジスタである。
＜８＞ 前記酸化物に対しドーパントとして機能する元素が、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｍｎ、及びＲｅの少なくともいずれかを含む前記＜６＞から＜７＞のいずれかに記載の電界効果型トランジスタである。
＜９＞ 前記酸化物半導体が、Ｉｎ、Ｚｎ、Ｓｎ、及びＴｉの少なくとも何れかを含有する前記＜１＞から＜８＞のいずれかに記載の電界効果型トランジスタである。
＜１０＞ 前記酸化物半導体が、アルカリ土類元素の少なくとも何れかを含有する前記＜９＞に記載の電界効果型トランジスタである。
＜１１＞ 前記酸化物半導体が、希土類元素の少なくとも何れかを含有する前記＜９＞に記載の電界効果型トランジスタである。
＜１２＞ 前記酸化物半導体は、ｎ型であって、２価のカチオン、３価のカチオン、４価のカチオン、５価のカチオン、６価のカチオン、７価のカチオン、及び８価のカチオンの少なくとも何れかのドーパントで置換ドーピングされており、
前記ドーパントの価数は、前記酸化物半導体を構成する金属イオン（但し、前記ドーパントを除く）の価数よりも大きい前記＜９＞に記載の電界効果型トランジスタである。
＜１３＞ 前記＜１＞から＜１２＞のいずれかに記載の電界効果型トランジスタを製造する電界効果型トランジスタの製造方法であって、
前記ソース電極及び前記ドレイン電極のそれぞれの前記酸化物領域の一部と、前記活性層とが接するように、前記ソース電極、前記ドレイン電極、及び前記活性層を形成する工程を含むことを特徴とする電界効果型トランジスタの製造方法である。
＜１４＞ 前記ソース電極、前記ドレイン電極、及び前記活性層を形成する工程が、金属層の表面を酸化させ、前記金属領域と前記酸化物領域とを有する前記ソース電極及び前記ドレイン電極を形成する処理と、形成された前記ソース電極及び前記ドレイン電極のそれぞれの前記酸化物領域の一部に接するように、前記活性層を形成する処理と、を含む、
前記＜１３＞に記載の電界効果型トランジスタの製造方法である。
＜１５＞ 前記ソース電極、前記ドレイン電極、及び前記活性層を形成する工程が、前記活性層を形成する処理と、形成された前記活性層に前記酸化物領域の一部が接するように前記酸化物領域を形成し、更に前記酸化物領域上に前記金属領域を形成することにより、前記酸化物領域と前記金属領域とを有する前記ソース電極及び前記ドレイン電極を形成する処理とを含む、前記＜１３＞に記載の電界効果型トランジスタの製造方法である。
＜１６＞ 前記ソース電極、前記ドレイン電極、及び前記活性層を形成する工程が、前記活性層を形成する処理と、形成された前記活性層に一部が接するように金属層を形成する処理と、前記金属層の表面を酸化させ、形成された前記活性層に前記酸化物領域の一部が接するように、前記金属領域と前記酸化物領域とを有する前記ソース電極及び前記ドレイン電極を形成する処理とを含む、前記＜１３＞に記載の電界効果型トランジスタの製造方法である。
＜１７＞ 前記ソース電極及び前記ドレイン電極の前記酸化物領域における前記活性層に接する領域において、酸素濃度が、前記金属領域に向かうにしたがって減少する前記＜１３＞から＜１６＞のいずれかに記載の電界効果型トランジスタの製造方法である。
＜１８＞ 前記金属が、遷移金属単体及び合金のいずれかである前記＜１３＞から＜１７＞のいずれかに記載の電界効果型トランジスタの製造方法である。
＜１９＞ 前記酸化物が、正の価数を有する遷移金属と、前記遷移金属の価数よりも大きい正の価数を有する置換ドーパントとを含み、
前記金属が、前記遷移金属の元素と、前記酸化物に対しドーパントとして機能する元素とを含む前記＜１３＞から＜１６＞のいずれかに記載の電界効果型トランジスタの製造方法である。
＜２０＞ 駆動信号に応じて光出力が制御される光制御素子と、
前記＜１＞から＜１２＞のいずれかに記載の電界効果型トランジスタを有し、かつ前記光制御素子を駆動する駆動回路と、を有することを特徴とする表示素子である。
＜２１＞ 前記光制御素子が、有機エレクトロルミネッセンス素子、エレクトロクロミック素子、液晶素子、電気泳動素子、及びエレクトロウェッティング素子のいずれかを有する前記＜２０＞に記載の表示素子である。
＜２２＞ 画像データに応じた画像を表示する画像表示装置であって、
マトリックス状に配置された複数の前記＜２０＞から＜２１＞のいずれかに記載の表示素子と、
前記複数の表示素子における各電界効果型トランジスタにゲート電圧と信号電圧とを個別に印加するための複数の配線と、
前記画像データに応じて、前記各電界効果型トランジスタの前記ゲート電圧と前記信号電圧とを前記複数の配線を介して個別に制御する表示制御装置とを有することを特徴とする画像表示装置である。
＜２３＞ 前記＜２２＞に記載の画像表示装置と、
表示する画像情報に基づいて画像データを作成し、該画像データを前記画像表示装置に出力する画像データ作成装置とを有することを特徴とするシステムである。
２ 金属層
３ 金属層
１０ 電界効果型トランジスタ
１１ 基材
１２ ソース電極
１２Ａ 金属領域
１２Ｂ 酸化物領域
１３ ドレイン電極
１３Ａ 金属領域
１３Ｂ 酸化物領域
１４ 活性層
１５ ゲート絶縁層
１６ ゲート電極
１７ 層間絶縁層
１８ データライン
２０ 電界効果型トランジスタ
２２ 活性層
２３ ソース電極
２４ ドレイン電極
２５ ゲート絶縁層
２６ ゲート電極
４０ 電界効果型トランジスタ
３０２、３０２’ 表示素子
３１０ ディスプレイ
３２０、３２０’ 画素回路
３７０ 液晶素子
４００ 表示制御装置
３ 金属層
１０ 電界効果型トランジスタ
１１ 基材
１２ ソース電極
１２Ａ 金属領域
１２Ｂ 酸化物領域
１３ ドレイン電極
１３Ａ 金属領域
１３Ｂ 酸化物領域
１４ 活性層
１５ ゲート絶縁層
１６ ゲート電極
１７ 層間絶縁層
１８ データライン
２０ 電界効果型トランジスタ
２２ 活性層
２３ ソース電極
２４ ドレイン電極
２５ ゲート絶縁層
２６ ゲート電極
４０ 電界効果型トランジスタ
３０２、３０２’ 表示素子
３１０ ディスプレイ
３２０、３２０’ 画素回路
３７０ 液晶素子
４００ 表示制御装置
Claims (23)
- ゲート電圧を印加するためのゲート電極と、
電流を取り出すためのソース電極及びドレイン電極と、
前記ソース電極及び前記ドレイン電極との間に設けられ、酸化物半導体からなる活性層と、
前記ゲート電極と前記活性層との間に設けられたゲート絶縁層と、を有する電界効果型トランジスタであって、
前記ソース電極及び前記ドレイン電極が、それぞれ、金属からなる金属領域と、前記金属の酸化物からなる酸化物領域とを有し、
前記ソース電極及び前記ドレイン電極のそれぞれの前記酸化物領域の一部が、前記活性層と接し、かつ、前記酸化物領域の残部が、前記活性層以外の部材と接することを特徴とする電界効果型トランジスタ。 - 前記ソース電極及び前記ドレイン電極の前記酸化物領域における前記活性層に接する領域において、酸素濃度が、前記金属領域に向かうにしたがって減少する請求項１に記載の電界効果型トランジスタ。
- 前記金属が、遷移金属単体及び合金のいずれかである請求項１から２のいずれかに記載の電界効果型トランジスタ。
- 前記金属が、Ｔｉ、Ｖ、Ｎｂ、Ｔａ、Ｍｏ、及びＷの少なくともいずれかを含む請求項１から３のいずれかに記載の電界効果型トランジスタ。
- 前記ソース電極及び前記ドレイン電極が、それぞれ、前記金属領域、及び前記酸化物領域を有する第１の層と、金属からなる第２の層とを有する積層構造である請求項１から４のいずれかに記載の電界効果型トランジスタ。
- 前記酸化物が、正の価数を有する遷移金属と、前記遷移金属の価数よりも大きい正の価数を有する置換ドーパントとを含み、
前記金属が、前記遷移金属の元素と、前記酸化物に対しドーパントとして機能する元素とを含む請求項１から２のいずれかに記載の電界効果型トランジスタ。 - 前記遷移金属の元素が、Ｔｉ、Ｖ、Ｎｂ、Ｔａ、Ｍｏ、及びＷの少なくともいずれかを含む請求項６に記載の電界効果型トランジスタ。
- 前記酸化物に対しドーパントとして機能する元素が、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｍｎ、及びＲｅの少なくともいずれかを含む請求項６から７のいずれかに記載の電界効果型トランジスタ。
- 前記酸化物半導体が、Ｉｎ、Ｚｎ、Ｓｎ、及びＴｉの少なくとも何れかを含有する請求項１から８のいずれかに記載の電界効果型トランジスタ。
- 前記酸化物半導体が、アルカリ土類元素の少なくとも何れかを含有する請求項９に記載の電界効果型トランジスタ。
- 前記酸化物半導体が、希土類元素の少なくとも何れかを含有する請求項９に記載の電界効果型トランジスタ。
- 前記酸化物半導体は、ｎ型であって、２価のカチオン、３価のカチオン、４価のカチオン、５価のカチオン、６価のカチオン、７価のカチオン、及び８価のカチオンの少なくとも何れかのドーパントで置換ドーピングされており、
前記ドーパントの価数は、前記酸化物半導体を構成する金属イオン（但し、前記ドーパントを除く）の価数よりも大きい請求項９に記載の電界効果型トランジスタ。 - 請求項１から１２のいずれかに記載の電界効果型トランジスタを製造する電界効果型トランジスタの製造方法であって、
前記ソース電極及び前記ドレイン電極のそれぞれの前記酸化物領域の一部と、前記活性層とが接するように、前記ソース電極、前記ドレイン電極、及び前記活性層を形成する工程を含むことを特徴とする電界効果型トランジスタの製造方法。 - 前記ソース電極、前記ドレイン電極、及び前記活性層を形成する工程が、金属層の表面を酸化させ、前記金属領域と前記酸化物領域とを有する前記ソース電極及び前記ドレイン電極を形成する処理と、形成された前記ソース電極及び前記ドレイン電極のそれぞれの前記酸化物領域の一部に接するように、前記活性層を形成する処理と、を含む、
請求項１３に記載の電界効果型トランジスタの製造方法。 - 前記ソース電極、前記ドレイン電極、及び前記活性層を形成する工程が、前記活性層を形成する処理と、形成された前記活性層に前記酸化物領域の一部が接するように前記酸化物領域を形成し、更に前記酸化物領域上に前記金属領域を形成することにより、前記酸化物領域と前記金属領域とを有する前記ソース電極及び前記ドレイン電極を形成する処理とを含む、請求項１３に記載の電界効果型トランジスタの製造方法。
- 前記ソース電極、前記ドレイン電極、及び前記活性層を形成する工程が、前記活性層を形成する処理と、形成された前記活性層に一部が接するように金属層を形成する処理と、前記金属層の表面を酸化させ、形成された前記活性層に前記酸化物領域の一部が接するように、前記金属領域と前記酸化物領域とを有する前記ソース電極及び前記ドレイン電極を形成する処理とを含む、請求項１３に記載の電界効果型トランジスタの製造方法。
- 前記ソース電極及び前記ドレイン電極の前記酸化物領域における前記活性層に接する領域において、酸素濃度が、前記金属領域に向かうにしたがって減少する請求項１３から１６のいずれかに記載の電界効果型トランジスタの製造方法。
- 前記金属が、遷移金属単体及び合金のいずれかである請求項１３から１７のいずれかに記載の電界効果型トランジスタの製造方法。
- 前記酸化物が、正の価数を有する遷移金属と、前記遷移金属の価数よりも大きい正の価数を有する置換ドーパントとを含み、
前記金属が、前記遷移金属の元素と、前記酸化物に対しドーパントとして機能する元素とを含む請求項１３から１６のいずれかに記載の電界効果型トランジスタの製造方法。 - 駆動信号に応じて光出力が制御される光制御素子と、
請求項１から１２のいずれかに記載の電界効果型トランジスタを有し、かつ前記光制御素子を駆動する駆動回路と、を有することを特徴とする表示素子。 - 前記光制御素子が、有機エレクトロルミネッセンス素子、エレクトロクロミック素子、液晶素子、電気泳動素子、及びエレクトロウェッティング素子のいずれかを有する請求項２０に記載の表示素子。
- 画像データに応じた画像を表示する画像表示装置であって、
マトリックス状に配置された複数の請求項２０から２１のいずれかに記載の表示素子と、
前記複数の表示素子における各電界効果型トランジスタにゲート電圧と信号電圧とを個別に印加するための複数の配線と、
前記画像データに応じて、前記各電界効果型トランジスタの前記ゲート電圧と前記信号電圧とを前記複数の配線を介して個別に制御する表示制御装置とを有することを特徴とする画像表示装置。 - 請求項２２に記載の画像表示装置と、
表示する画像情報に基づいて画像データを作成し、該画像データを前記画像表示装置に出力する画像データ作成装置とを有することを特徴とするシステム。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16/318,597 US11018262B2 (en) | 2016-07-20 | 2017-07-14 | Field-effect transistor, method for producing the same, display element, image display device, and system |
| SG11201900069UA SG11201900069UA (en) | 2016-07-20 | 2017-07-14 | Field-effect transistor, method for producing the same, display element, image display device, and system |
| PCT/JP2017/025827 WO2018016456A1 (en) | 2016-07-20 | 2017-07-14 | Field-effect transistor, method for producing the same, display element, image display device, and system |
| EP17745523.5A EP3488470B1 (en) | 2016-07-20 | 2017-07-14 | Field-effect transistor, method for producing the same, display element, image display device, and system |
| KR1020197004462A KR102258466B1 (ko) | 2016-07-20 | 2017-07-14 | 전계 효과 트랜지스터, 이의 제조 방법, 디스플레이 소자, 이미지 디스플레이 디바이스, 및 시스템 |
| CN201780044106.3A CN109478560B (zh) | 2016-07-20 | 2017-07-14 | 场效应晶体管及其制作方法，显示元件，图像显示装置和系统 |
| TW106123864A TWI650865B (zh) | 2016-07-20 | 2017-07-17 | 場效電晶體、用於製造場效電晶體的方法、顯示元件、影像顯示裝置及系統 |
| TW107147247A TWI728293B (zh) | 2016-07-20 | 2017-07-17 | 場效電晶體、用於製造場效電晶體的方法、顯示元件、影像顯示裝置及系統 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016142511 | 2016-07-20 | ||
| JP2016142511 | 2016-07-20 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2018022879A true JP2018022879A (ja) | 2018-02-08 |
Family
ID=61165162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017109747A Pending JP2018022879A (ja) | 2016-07-20 | 2017-06-02 | 電界効果型トランジスタ、及びその製造方法、並びに表示素子、画像表示装置、及びシステム |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US11018262B2 (ja) |
| EP (1) | EP3488470B1 (ja) |
| JP (1) | JP2018022879A (ja) |
| KR (1) | KR102258466B1 (ja) |
| SG (1) | SG11201900069UA (ja) |
| TW (2) | TWI728293B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020027825A (ja) * | 2018-08-09 | 2020-02-20 | 株式会社半導体エネルギー研究所 | 半導体装置、および半導体装置の作製方法 |
| WO2020101164A1 (ko) * | 2018-11-16 | 2020-05-22 | 엘지디스플레이 주식회사 | 도핑된 주석 산화물 박막 트랜지스터 및 그 제조 방법 |
| WO2022176484A1 (ja) * | 2021-02-17 | 2022-08-25 | 株式会社ジャパンディスプレイ | 半導体装置 |
| JPWO2023148852A1 (ja) * | 2022-02-02 | 2023-08-10 | ||
| JP7422209B1 (ja) | 2022-10-25 | 2024-01-25 | ティーシーエル チャイナスター オプトエレクトロニクス テクノロジー カンパニー リミテッド | 表示パネル及びその製造方法、表示装置 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7326795B2 (ja) | 2019-03-20 | 2023-08-16 | 株式会社リコー | 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム |
| EP3973555B1 (en) * | 2019-05-21 | 2024-04-10 | Faraday Factory Japan LLC | Method of fabricating superconducting wire |
| CN112242441A (zh) * | 2019-07-16 | 2021-01-19 | 联华电子股份有限公司 | 高电子迁移率晶体管 |
| DE102020130131B4 (de) | 2020-05-28 | 2025-12-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Halbleitervorrichtung und deren herstellungsverfahren |
| US11450748B2 (en) | 2020-05-28 | 2022-09-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and manufacturing method thereof |
| CN112530978B (zh) * | 2020-12-01 | 2024-02-13 | 京东方科技集团股份有限公司 | 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板 |
| KR102828905B1 (ko) * | 2021-10-01 | 2025-07-04 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 표시 장치 |
| US12588241B2 (en) * | 2022-05-12 | 2026-03-24 | Intel Corporation | Asymmetric source and drain contacts for a thin film transistor (TFT) structure |
| KR102766780B1 (ko) * | 2022-11-03 | 2025-02-13 | 고려대학교산학협력단 | 산소면적밀도 조절 기술이 적용된 소스와 드레인 컨택의 금속-유전층-반도체 구조를 갖는 산화물 반도체 트랜지스터 및 그 제조 방법 |
| CN115966574A (zh) * | 2022-12-22 | 2023-04-14 | 广州华星光电半导体显示技术有限公司 | 阵列基板、显示面板及阵列基板的制备方法 |
| KR102883321B1 (ko) * | 2024-12-18 | 2025-11-07 | 경희대학교 산학협력단 | 알칼리 이온이 도입된 금속 산화물 기반 멤트랜지스터 소자 및 이의 제조방법 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003273134A (ja) * | 2002-03-15 | 2003-09-26 | Sanyo Electric Co Ltd | 成膜方法及び半導体装置の製造方法 |
| JP2011100982A (ja) * | 2009-10-09 | 2011-05-19 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2012094853A (ja) * | 2010-09-30 | 2012-05-17 | Kobe Steel Ltd | 配線構造 |
| JP2012222171A (ja) * | 2011-04-11 | 2012-11-12 | Hitachi Ltd | 表示装置およびその製造方法 |
| JP2016028412A (ja) * | 2014-07-11 | 2016-02-25 | 株式会社リコー | ｎ型酸化物半導体製造用塗布液、電界効果型トランジスタ、表示素子、画像表示装置、及びシステム |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1020331A (ja) * | 1996-06-28 | 1998-01-23 | Sharp Corp | 液晶表示装置 |
| US7049190B2 (en) * | 2002-03-15 | 2006-05-23 | Sanyo Electric Co., Ltd. | Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device |
| KR20080099084A (ko) * | 2007-05-08 | 2008-11-12 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법 |
| JP5354944B2 (ja) * | 2008-03-27 | 2013-11-27 | 株式会社東芝 | 半導体装置および電界効果トランジスタ |
| KR100958006B1 (ko) * | 2008-06-18 | 2010-05-17 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 |
| TWI770659B (zh) * | 2008-07-31 | 2022-07-11 | 日商半導體能源研究所股份有限公司 | 半導體裝置及半導體裝置的製造方法 |
| JP5627071B2 (ja) | 2008-09-01 | 2014-11-19 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP5484853B2 (ja) | 2008-10-10 | 2014-05-07 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP5443789B2 (ja) * | 2009-03-09 | 2014-03-19 | 株式会社東芝 | 半導体装置 |
| KR102581069B1 (ko) | 2010-02-05 | 2023-09-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 및 반도체 장치의 제조 방법 |
| JP2011165883A (ja) * | 2010-02-09 | 2011-08-25 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
| JP5496745B2 (ja) | 2010-03-31 | 2014-05-21 | 富士フイルム株式会社 | 薄膜電界効果型トランジスタおよびその製造方法 |
| US9553201B2 (en) * | 2012-04-02 | 2017-01-24 | Samsung Display Co., Ltd. | Thin film transistor, thin film transistor array panel, and manufacturing method of thin film transistor |
| KR20140143629A (ko) * | 2013-06-07 | 2014-12-17 | 삼성디스플레이 주식회사 | 유기발광표시장치 및 그 제조방법 |
| JP6264090B2 (ja) | 2013-07-31 | 2018-01-24 | 株式会社リコー | 電界効果型トランジスタ、及び電界効果型トランジスタの製造方法 |
| KR102126276B1 (ko) * | 2013-08-30 | 2020-06-25 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| KR20150030034A (ko) * | 2013-09-11 | 2015-03-19 | 삼성디스플레이 주식회사 | 표시장치 및 그 제조방법 |
| US9105526B2 (en) * | 2013-12-19 | 2015-08-11 | Intermolecular, Inc. | High productivity combinatorial material screening for metal oxide films |
| US20160013243A1 (en) * | 2014-03-10 | 2016-01-14 | Dpix, Llc | Photosensor arrays for detection of radiation and process for the preparation thereof |
| US20150279674A1 (en) * | 2014-04-01 | 2015-10-01 | Intermolecular, Inc. | CAAC IGZO Deposited at Room Temperature |
| CN107004718B (zh) * | 2014-11-28 | 2021-02-19 | 夏普株式会社 | 半导体装置及其制造方法 |
| JP6575102B2 (ja) | 2015-03-27 | 2019-09-18 | 株式会社リコー | 液滴吐出装置 |
| JP6582655B2 (ja) | 2015-07-14 | 2019-10-02 | 株式会社リコー | 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム |
| EP3125296B1 (en) | 2015-07-30 | 2020-06-10 | Ricoh Company, Ltd. | Field-effect transistor, display element, image display device, and system |
| JP2017105013A (ja) | 2015-12-08 | 2017-06-15 | 株式会社リコー | ガスバリア性積層体、半導体装置、表示素子、表示装置、システム |
| KR102800325B1 (ko) * | 2017-02-16 | 2025-04-29 | 삼성디스플레이 주식회사 | 발광 표시 장치 |
-
2017
- 2017-06-02 JP JP2017109747A patent/JP2018022879A/ja active Pending
- 2017-07-14 KR KR1020197004462A patent/KR102258466B1/ko active Active
- 2017-07-14 EP EP17745523.5A patent/EP3488470B1/en active Active
- 2017-07-14 SG SG11201900069UA patent/SG11201900069UA/en unknown
- 2017-07-14 US US16/318,597 patent/US11018262B2/en active Active
- 2017-07-17 TW TW107147247A patent/TWI728293B/zh active
- 2017-07-17 TW TW106123864A patent/TWI650865B/zh active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003273134A (ja) * | 2002-03-15 | 2003-09-26 | Sanyo Electric Co Ltd | 成膜方法及び半導体装置の製造方法 |
| JP2011100982A (ja) * | 2009-10-09 | 2011-05-19 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2012094853A (ja) * | 2010-09-30 | 2012-05-17 | Kobe Steel Ltd | 配線構造 |
| JP2012222171A (ja) * | 2011-04-11 | 2012-11-12 | Hitachi Ltd | 表示装置およびその製造方法 |
| JP2016028412A (ja) * | 2014-07-11 | 2016-02-25 | 株式会社リコー | ｎ型酸化物半導体製造用塗布液、電界効果型トランジスタ、表示素子、画像表示装置、及びシステム |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020027825A (ja) * | 2018-08-09 | 2020-02-20 | 株式会社半導体エネルギー研究所 | 半導体装置、および半導体装置の作製方法 |
| JP7254462B2 (ja) | 2018-08-09 | 2023-04-10 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| WO2020101164A1 (ko) * | 2018-11-16 | 2020-05-22 | 엘지디스플레이 주식회사 | 도핑된 주석 산화물 박막 트랜지스터 및 그 제조 방법 |
| WO2022176484A1 (ja) * | 2021-02-17 | 2022-08-25 | 株式会社ジャパンディスプレイ | 半導体装置 |
| JPWO2022176484A1 (ja) * | 2021-02-17 | 2022-08-25 | ||
| JPWO2023148852A1 (ja) * | 2022-02-02 | 2023-08-10 | ||
| WO2023148852A1 (ja) * | 2022-02-02 | 2023-08-10 | シャープディスプレイテクノロジー株式会社 | 表示装置および表示装置の製造方法 |
| JP7608642B2 (ja) | 2022-02-02 | 2025-01-06 | シャープディスプレイテクノロジー株式会社 | 表示装置および表示装置の製造方法 |
| JP7422209B1 (ja) | 2022-10-25 | 2024-01-25 | ティーシーエル チャイナスター オプトエレクトロニクス テクノロジー カンパニー リミテッド | 表示パネル及びその製造方法、表示装置 |
| JP2024062907A (ja) * | 2022-10-25 | 2024-05-10 | ティーシーエル チャイナスター オプトエレクトロニクス テクノロジー カンパニー リミテッド | 表示パネル及びその製造方法、表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201813099A (zh) | 2018-04-01 |
| TWI650865B (zh) | 2019-02-11 |
| KR102258466B1 (ko) | 2021-06-01 |
| TW201921698A (zh) | 2019-06-01 |
| EP3488470B1 (en) | 2024-02-21 |
| KR20190027913A (ko) | 2019-03-15 |
| EP3488470A1 (en) | 2019-05-29 |
| US11018262B2 (en) | 2021-05-25 |
| US20190245090A1 (en) | 2019-08-08 |
| SG11201900069UA (en) | 2019-02-27 |
| TWI728293B (zh) | 2021-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102258466B1 (ko) | 전계 효과 트랜지스터, 이의 제조 방법, 디스플레이 소자, 이미지 디스플레이 디바이스, 및 시스템 | |
| TWI678811B (zh) | 場效電晶體、顯示元件、影像顯示裝置及系統 | |
| KR102267890B1 (ko) | Ｎ형 산화물 반도체 제조용 도포액, 전계 효과 트랜지스터, 표시 소자, 화상 표시 장치, 및 시스템 | |
| JP5386179B2 (ja) | 半導体デバイス、画像表示装置、薄膜トランジスタの製造方法、及び、薄膜トランジスタ基板 | |
| JP6421446B2 (ja) | 電界効果型トランジスタ、表示素子、画像表示装置及びシステム | |
| TWI520345B (zh) | 非晶氧化物半導體材質、場效電晶體以及顯示元件 | |
| CN109478560B (zh) | 场效应晶体管及其制作方法，显示元件，图像显示装置和系统 | |
| KR102210992B1 (ko) | 전계 효과형 트랜지스터, 표시 소자, 화상 표시 장치, 및 시스템 | |
| JP6904444B2 (ja) | 電界効果型トランジスタ、表示素子、画像表示装置及びシステム | |
| JP5716407B2 (ja) | 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム | |
| KR20200011025A (ko) | 금속 산화물, 전계 효과형 트랜지스터, 및 전계 효과형 트랜지스터의 제조 방법 | |
| US11462646B2 (en) | Field-effect transistor, display element, image display device, and system | |
| CN106876475B (zh) | 场效应晶体管、显示元件、图像显示装置以及系统 | |
| JP2020021814A (ja) | 電界効果型トランジスタの製造方法、並びに表示素子、画像表示装置、及びシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210309 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210507 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210921 |