KR101540816B1 - 플라즈마 에칭 방법, 컴퓨터 기억 매체 및 플라즈마 에칭 장치 - Google Patents

플라즈마 에칭 방법, 컴퓨터 기억 매체 및 플라즈마 에칭 장치 Download PDF

Info

Publication number
KR101540816B1
KR101540816B1 KR1020090060728A KR20090060728A KR101540816B1 KR 101540816 B1 KR101540816 B1 KR 101540816B1 KR 1020090060728 A KR1020090060728 A KR 1020090060728A KR 20090060728 A KR20090060728 A KR 20090060728A KR 101540816 B1 KR101540816 B1 KR 101540816B1
Authority
KR
South Korea
Prior art keywords
film
etching
plasma
organic film
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020090060728A
Other languages
English (en)
Other versions
KR20100004891A (ko
Inventor
마사히로 오가사와라
성태 이
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20100004891A publication Critical patent/KR20100004891A/ko
Application granted granted Critical
Publication of KR101540816B1 publication Critical patent/KR101540816B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/73—Etching of wafers, substrates or parts of devices using masks for insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
    • H10P50/242—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
    • H10P50/285—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means of materials not containing Si, e.g. PZT or Al2O3
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
    • H10P76/408—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes
    • H10P76/4085—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes characterised by the processes involved to create the masks

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

종래에 비해 보잉의 발생을 억제할 수 있고, 더욱 미세한 가공을 정밀도 좋게 실행할 수 있는 플라즈마 에칭 방법, 제어 프로그램 및 컴퓨터 기억 매체를 제공한다. 유기막(102)을 에칭해서 피에칭막(101)의 마스크 패턴을 형성할 때에, 적어도, 유기막(102)의 일부를 에칭하는 제 1 유기막 에칭 공정과, 제 1 유기막 에칭 공정 후, Si 함유막(103)과 유기막(102)을 희가스의 플라즈마에 노출시키는 트리트먼트 공정과, 트리트먼트 공정 후, 유기막(102)의 잔부를 에칭하는 제 2 유기막 에칭 공정을 구비하고 있다.

Description

플라즈마 에칭 방법, 컴퓨터 기억 매체 및 플라즈마 에칭 장치{PLASMA ETCHING METHOD, COMPUTER STORAGE MEDIUM AND PLASMA ETCHING APPARATUS}
본 발명은 피처리 기판을 플라즈마를 이용해서 에칭하는 플라즈마 에칭 방법, 제어 프로그램 및 컴퓨터 기억 매체에 관한 것이다.
종래부터, 반도체 장치의 제조공정에 있어서는 마스크층을 거쳐서 플라즈마 에칭을 실행하고, 실리콘 산화막 등을 원하는 패턴으로 형성하는 것이 실행되고 있다. 또한, 이와 같은 플라즈마 에칭에서는 반도체 장치의 회로의 미세화에 수반하여, 더욱 미세한 가공을 정밀도 좋게 실행하는 것이 요구되고 있다.
상기와 같은 미세한 가공을 정밀도 좋게 실행하는 기술의 하나로서, 예를 들면, 콘택트 홀을 플라즈마 에칭에 의해서 형성할 때의 마스크로서 아몰퍼스 카본이나 SOH(Spin On Hardmask) 등의 하드 마스크를 이용하는 기술이 있다. 이와 같은 아몰퍼스 카본이나 SOH 등의 탄소(C)를 포함하는 막을 플라즈마 에칭하는 경우, O2계의 플라즈마로 에칭하는 경우가 많고, 예를 들면, CO와 O2의 혼합 가스를 에칭가 스로서 사용하는 것이 알려져 있다 (예를 들면, 특허문헌 1 참조).
(특허문헌 1) 일본국 특허공개공보 제2007-294943호
그러나, 상기와 같이 예를 들면, CO와 O2의 혼합 가스를 에칭가스로서 사용하여 아몰퍼스 카본을 플라즈마 에칭한 경우, 에칭패턴이 미세화되고, 예를 들면 콘택트 홀의 직경이 작아지면, 측벽의 형상이 외측 방향으로 만곡되는 소위 보잉(bowing)이 생기기 쉬워진다. 그리고, 보잉이 발생한 아몰퍼스 카본 등의 마스크를 사용해서 실리콘 산화막을 플라즈마 에칭하면, 실리콘 산화막의 홀의 형상에도 오차가 발생한다고 하는 과제가 있었다. 또, 이와 같은 보잉은 콘택트 홀 등의 홀을 형성하는 경우, 홀 직경이 0.8㎛보다 작아지면 현저하게 된다.
본 발명은 상기 종래의 사정에 대처해서 이루어진 것으로, 종래에 비해 보잉의 발생을 억제할 수 있고, 더욱 미세한 가공을 정밀도 좋게 실행할 수 있는 플라즈마 에칭 방법, 제어 프로그램 및 컴퓨터 기억 매체를 제공하려고 하는 것이다.
본 발명의 일 태양에 따른 플라즈마 에칭 방법은 하측부터 차례로 적어도, 피에칭막과, 상기 피에칭막의 마스크로 되는 유기막과, Si 함유막과, 상기 Si 함유막상에 패턴닝된 포토 레지스트막이 적층된 피처리 기판을 플라즈마를 이용하여 에칭하는 플라즈마 에칭 방법으로서, 상기 Si 함유막의 개구가 형성되도록 상기 포토 레지스트막을 제 1 마스크로서 이용하여 상기 Si 함유막을 에칭하는 Si 함유막 에칭 공정과, 상기 유기막의 일부를 에칭하여 상기 유기막의 일부에 홀을 형성하는 제 1 유기막 에칭 공정과, 상기 제 1 유기막 에칭 공정 후, 상기 홀의 측벽에 Si 함유 보호막이 형성되도록 상기 Si 함유막과 상기 유기막을 희가스의 플라즈마에 노출시키는 트리트먼트 공정과, 상기 트리트먼트 공정 후, 상기 개구를 통해 노출된 상기 유기막의 잔부를 에칭하는 제 2 유기막 에칭 공정과, 상기 유기막을 제 2 마스크로서 이용하여 피에칭막을 에칭하는 피에칭막 에칭 공정을 포함하며, 상기 트리트먼트 공정은, 플라즈마 발생용 고주파 전력을 이용하여 상기 희가스의 플라즈마를 발생시키면서 상기 피처리 기판에 바이어스용 고주파 전력을 인가하는 것을 특징으로 한다.
상기 희가스는 Ar 가스, Xe 가스 및 Kr 가스의 적어도 하나일 수 있다.
삭제
삭제
상기 유기막이 아몰퍼스 카본막일 수 있다.
상기 Si 함유막이 SiON막, SiC막, SiN막 중의 어느 하나일 수 있다.
삭제
본 발명의 다른 태양에 따른 컴퓨터 기억 매체는, 컴퓨터상에서 동작하는 제어 프로그램이 기억된 컴퓨터 기억 매체로서, 상기 제어 프로그램은 실행시에 상기플라즈마 에칭 방법이 실행되도록 플라즈마 에칭 장치를 제어한다.
본 발명의 또 다른 태양에 따른 플라즈마 에칭 방법은, 하측부터 차례로 적어도, 피에칭막과, 상기 피에칭막의 마스크로 되는 유기막과, Si 함유막과, 상기 Si 함유막상에 패턴닝된 포토 레지스트막이 적층된 피처리 기판을 플라즈마를 이용하여 에칭하는 플라즈마 에칭 방법으로서, 상기 Si 함유막의 개구가 형성되도록 상기 포토 레지스트막을 제 1 마스크로서 이용하여 상기 Si 함유막을 에칭하는 Si 함유막 에칭 공정과, 상기 유기막의 일부를 에칭하여 상기 유기막의 일부에 제 1 깊이를 갖는 홀을 형성하는 제 1 유기막 에칭 공정과, 상기 제 1 유기막 에칭 공정 후, 보잉(bowing)이 발생하기 쉬운 상기 홀의 측벽에 Si 함유 보호막이 형성되도록 상기 Si 함유막과 상기 유기막을 희가스의 플라즈마에 노출시키는 트리트먼트 공정과, 상기 트리트먼트 공정 후, 상기 개구를 통해 노출된 상기 유기막의 잔부를 에칭하여 제 2 깊이를 갖는 홀을 생성하는 제 2 유기막 에칭 공정과, 상기 유기막을 제 2 마스크로서 이용하여 피에칭막을 에칭하는 피에칭막 에칭 공정을 포함하는 것을 특징으로 한다.
상기 제 1 깊이는 상기 제 1 및 제 2 깊이의 합의 5∼20%일 수 있다.
상기 트리트먼트 공정은, 플라즈마 발생용 고주파 전력을 이용하여 상기 희가스의 플라즈마를 발생시키면서 상기 피처리 기판에 바이어스용 고주파 전력을 인가하며, 상기 바이어스용 고주파 전력의 주파수 범위는 상기 플라즈마 발생용 고주파 전력의 주파수 범위보다 낮은 것일 수 있다.
상기 희가스는 Ar 가스, Xe 가스 및 Kr 가스의 적어도 하나일 수 있다.
상기 트리트먼트 공정에 있어서, 바이어스용 고주파 전력이 상기 피처리 기판에 인가될 수 있다.
상기 유기막이 아몰퍼스 카본막일 수 있다.
상기 Si 함유막이 SiON막, SiC막, SiN막 중의 어느 하나일 수 있다.
상기 트리트먼트 공정에 있어서, 상기 Si 함유막과 상기 유기막은 상기 희가스의 플라즈마를 포함하는 첨가 가스의 플라즈마에 노출되며, 상기 첨가 가스의 유량은 상기 첨가 가스 및 상기 희가스의 총 유량의 약 5% 이하일 수 있다.
본 발명의 또 다른 태양에 따른 플라즈마 에칭 방법은, 하측부터 차례로 적어도, 피에칭막과, 상기 피에칭막의 마스크로 되는 유기막과, Si 함유막과, 상기 Si 함유막상에 패턴닝된 포토 레지스트막이 적층된 피처리 기판을 플라즈마를 이용하여 에칭하는 플라즈마 에칭 방법으로서, 상기 Si 함유막의 개구가 형성되도록 상기 포토 레지스트막을 제 1 마스크로서 이용하여 상기 Si 함유막을 에칭하는 Si 함유막 에칭 공정과, 상기 유기막의 일부를 에칭하여 상기 유기막의 일부에 제 1 깊이를 갖는 홀을 형성하는 제 1 유기막 에칭 공정과, 상기 제 1 유기막 에칭 공정 후, 보잉(bowing)이 발생하기 쉬운 상기 홀의 측벽에 Si 함유 보호막이 형성되도록 상기 Si 함유막과 상기 유기막을 희가스의 플라즈마에 노출시키는 트리트먼트 공정과, 상기 트리트먼트 공정 후, 상기 개구를 통해 노출된 상기 유기막의 잔부를 에칭하여 제 2 깊이를 갖는 홀을 생성하는 제 2 유기막 에칭 공정과, 상기 유기막을 제 2 마스크로서 이용하여 피에칭막을 에칭하는 피에칭막 에칭 공정을 포함하며, 상기 Si 함유 보호막은 실리콘 카바이드를 함유하는 것을 특징으로 한다.
상기 제 1 깊이는 상기 제 1 및 제 2 깊이의 합의 5∼20%일 수 있다.
상기 트리트먼트 공정은, 플라즈마 발생용 고주파 전력을 이용하여 상기 희가스의 플라즈마를 발생시키면서 상기 피처리 기판에 바이어스용 고주파 전력을 인가하며, 상기 바이어스용 고주파 전력의 주파수 범위는 상기 플라즈마 발생용 고주파 전력의 주파수 범위보다 낮은 것일 수 있다.
상기 희가스는 Ar 가스, Xe 가스 및 Kr 가스의 적어도 하나일 수 있다.
상기 트리트먼트 공정에 있어서, 바이어스용 고주파 전력이 상기 피처리 기판에 인가될 수 있다.
상기 유기막이 아몰퍼스 카본막일 수 있다.
상기 Si 함유막이 SiON막, SiC막, SiN막 중의 어느 하나일 수 있다.
상기 트리트먼트 공정에 있어서, 상기 Si 함유막과 상기 유기막은 상기 희가스의 플라즈마를 포함하는 첨가 가스의 플라즈마에 노출되며, 상기 첨가 가스의 유량은 상기 첨가 가스 및 상기 희가스의 총 유량의 약 5% 이하일 수 있다.
본 발명의 또 다른 태양에 따른 플라즈마 에칭 장치는, 하측부터 차례로 적어도, 피에칭막과, 상기 피에칭막의 마스크로 되는 유기막과, Si 함유막과, 상기 Si 함유막상에 패턴닝된 포토 레지스트막이 적층된 피처리 기판을 플라즈마를 이용하여 에칭하는 플라즈마 에칭 장치로서, 상기 피처리 기판을 수용하기 위한 챔버와, 상기 챔버내에서 상기 피처리 기판을 탑재하기 위한 서셉터와, 상기 챔버내에 처리 가스를 도입하기 위한 가스 도입구와, 상기 챔버내에 상기 처리 가스의 플라즈마를 생성하기 위한 플라즈마 생성 유닛과, 상기 챔버 내부를 배기하기 위한 배기 장치에 접속된 배기관과, 상기 피처리 기판에 행해지는 상기 플라즈마 에칭 방법을 제어하기 위한 제어부를 포함하는 것을 특징으로 한다.
상기 Si 함유 보호막은 실리콘 카바이드를 함유할 수 있다.
본 발명에 따르면, 종래에 비해 보잉의 발생을 억제할 수 있고, 더욱 미세한 가공을 정밀도 좋게 실행할 수 있는 플라즈마 에칭 방법, 제어 프로그램 및 컴퓨터 기억 매체를 제공할 수 있다.
이하, 본 발명의 상세를 도면을 참조해서 실시형태에 대해 설명한다. 도 1은 본 실시형태에 관한 플라즈마 에칭 장치의 구성을 나타내는 것이다. 우선, 도 1을 참조해서 플라즈마 에칭 장치의 구성에 대해 설명한다.
플라즈마 에칭 장치(1)는 전극판이 상하 평행하게 대향하고, 플라즈마 형성용 전원이 접속된 용량 결합형 평행 평판 에칭 장치로서 구성되어 있다.
플라즈마 에칭 장치(1)는 예를 들면 표면이 양극산화 처리된 알루미늄 등으로 이루어지고 원통형형상으로 성형된 처리 챔버(처리용기)(2)를 갖고 있고, 이 처 리 챔버(2)는 접지되어 있다. 처리 챔버(2)내의 바닥부에는 세라믹 등의 절연판(3)을 거쳐서, 피처리 기판, 예를 들면 반도체 웨이퍼 W를 탑재하기 위한 대략 원주형상의 서셉터 지지대(4)가 마련되어 있다. 또한, 이 서셉터 지지대(4)의 위에는 하부 전극을 구성하는 서셉터(5)가 마련되어 있다. 이 서셉터(5)에는 하이 패스 필터(HPF)(6)가 접속되어 있다.
서셉터 지지대(4)의 내부에는 냉매실(7)이 마련되어 있고, 이 냉매실(7)에는 냉매가 냉매 도입관(8)을 거쳐서 도입되어 순환하고 냉매 배출관(9)으로부터 배출된다. 그리고, 그 냉열이 서셉터(5)를 거쳐서 반도체 웨이퍼 W에 대해 전열되고, 이것에 의해 반도체 웨이퍼 W가 원하는 온도로 제어된다.
서셉터(5)는 그 상측 중앙부가 볼록 형상의 원판형상으로 성형되고, 그 위에 반도체 웨이퍼 W와 대략 동일 형태의 정전 척(11)이 마련되어 있다. 정전 척(11)은 절연재의 사이에 전극(12)을 배치해서 구성되어 있다. 그리고, 전극(12)에 접속된 직류 전원(13)으로부터 예를 들면 1.5㎸의 직류 전압이 인가되는 것에 의해, 예를 들면 쿨롱력에 의해서 반도체 웨이퍼 W를 정전 흡착한다.
절연판(3), 서셉터 지지대(4), 서셉터(5), 정전 척(11)에는 반도체 웨이퍼 W의 이면에, 전열 매체(예를 들면 He 가스 등)를 공급하기 위한 가스 통로(14)가 형성되어 있고, 이 전열 매체를 거쳐서 서셉터(5)의 냉열이 반도체 웨이퍼 W에 전달되고 반도체 웨이퍼 W가 소정의 온도로 유지되도록 되어 있다.
서셉터(5)의 상단 둘레가장자리부에는 정전 척(11)상에 탑재된 반도체 웨이퍼 W를 둘러싸도록, 환상<고리형상>의 포커스 링(15)이 배치되어 있다. 이 포커스 링(15)은 에칭의 균일성을 향상시키는 작용을 갖는다.
서셉터(5)의 위쪽에는 이 서셉터(5)와 평행하게 대향해서 상부 전극(21)이 마련되어 있다. 이 상부 전극(21)은 절연재(22)를 거쳐서, 처리 챔버(2)의 상부에 지지되어 있다. 상부 전극(21)은 전극판(24)과, 이 전극판(24)을 지지하는 도전성 재료로 이루어지는 전극 지지체(25)에 의해서 구성되어 있다. 전극판(24)은 예를 들면, 도전체 또는 반도체로 구성되고, 다수의 토출 구멍(23)을 갖는다. 이 전극판(24)은 서셉터(5)와의 대향면을 형성한다.
상부 전극(21)에 있어서의 전극 지지체(25)의 중앙에는 가스 도입구(26)가 마련되고, 이 가스 도입구(26)에는 가스 공급관(27)이 접속되어 있다. 또한, 이 가스 공급관(27)에는 밸브(28) 및 매스플로 컨트롤러(29)를 거쳐서, 처리 가스 공급원(30)이 접속되어 있다. 처리 가스 공급원(30)으로부터, 플라즈마 에칭처리를 위한 에칭가스 및 트리트먼트를 위한 희가스가 공급된다.
처리 챔버(2)의 바닥부에는 배기관(31)이 접속되어 있고, 이 배기관(31)에는 배기 장치(35)가 접속되어 있다. 배기 장치(35)는 터보 분자 펌프 등의 진공 펌프를 구비하고 있고, 처리 챔버(2)내를 소정의 감압 분위기, 예를 들면 1Pa 이하의 소정의 압력까지 진공배기 가능하도록 구성되어 있다. 또한, 처리 챔버(2)의 측벽에는 게이트밸브(32)가 마련되어 있고, 이 게이트밸브(32)를 연 상태에서 반도체 웨이퍼 W가 인접하는 로드록실(도시하지 않음)과의 사이에서 반송되도록 되어 있다.
상부 전극(21)에는 제 1 고주파 전원(40)이 접속되어 있고, 그 급전선에는 정합기(41)가 개재 삽입되어 있다. 또한, 상부 전극(21)에는 로우 패스 필터(LPF)(42)가 접속되어 있다. 이 제 1 고주파 전원(40)은 50∼150㎒의 범위의 주파수(본 실시형태에서는 60㎒)를 갖고 있다. 이와 같이 높은 주파수를 인가하는 것에 의해 처리 챔버(2)내에 바람직한 해리 상태이고 또한 고밀도의 플라즈마를 형성할 수 있다.
하부 전극으로서의 서셉터(5)에는 제 ２ 고주파 전원(50)이 접속되어 있고, 그 급전선에는 정합기(51)가 개재 삽입되어 있다. 이 제 ２ 고주파 전원(50)은 제 1 고주파 전원(40)보다 낮은 주파수의 범위를 갖고 있고, 이와 같은 범위의 주파수의 고주파 전력을 인가하는 것에 의해, 피처리 기판인 반도체 웨이퍼 W에 대해 데미지를 주는 일 없이 적절한 이온 작용을 부여할 수 있다. 즉, 제 ２ 고주파 전원(50)은 바이어스용 고주파 전력을 인가하기 위한 것이다. 제 ２ 고주파 전원(50)의 주파수는 1∼20㎒의 범위가 바람직하다(본 실시형태에서는 2㎒).
상기 구성의 플라즈마 에칭 장치(1)는 제어부(60)에 의해서, 그 동작이 통괄적으로 제어된다. 이 제어부(60)에는 CPU를 구비하고 플라즈마 에칭 장치(1)의 각 부를 제어하는 프로세스 컨트롤러(61)와, 사용자 인터페이스부(62)와, 기억부(63)가 마련되어 있다.
사용자 인터페이스부(62)는 공정 관리자가 플라즈마 에칭 장치(1)를 관리하기 위해 커맨드의 입력 조작을 실행하는 키보드나, 플라즈마 에칭 장치(1)의 가동 상황을 가시화해서 표시하는 디스플레이 등으로 구성되어 있다.
기억부(63)에는 플라즈마 에칭 장치(1)에서 실행되는 각종 처리를 프로세스 컨트롤러(61)의 제어로 실현하기 위한 제어 프로그램(소프트웨어)이나 처리 조건 데이터 등이 기억된 레시피가 저장되어 있다. 그리고, 필요에 따라, 사용자 인터페이스부(62)로부터의 지시 등으로 임의의 레시피를 기억부(63)로부터 호출해서 프로세스 컨트롤러(61)에 실행시킴으로써, 프로세스 컨트롤러(61)의 제어 하에, 플라즈마 에칭 장치(1)에서의 원하는 처리가 실행된다. 또한, 제어 프로그램이나 처리 조건 데이터 등의 레시피는 컴퓨터에서 판독 가능한 컴퓨터 기억 매체(예를 들면, 하드 디스크, CD, 플렉시블디스크, 반도체 메모리 등) 등에 저장된 상태의 것을 이용하거나, 혹은 다른 장치로부터 예를 들면 전용 회선을 거쳐서 수시 전송시켜 온라인에서 이용하는 것도 가능하다.
상기 구성의 플라즈마 에칭 장치(1)에 의해서, 반도체 웨이퍼 W의 플라즈마 에칭을 실행하는 경우, 우선, 반도체 웨이퍼 W는 게이트밸브(32)가 개방된 후, 도시하지 않은 로드록실로부터 처리 챔버(2)내로 반입되고, 정전 척(11)상에 탑재된다. 그리고, 직류 전원(13)으로부터 직류 전압이 인가되는 것에 의해서, 반도체 웨이퍼 W가 정전 척(11)상에 정전 흡착된다. 다음에, 게이트밸브(32)가 닫히고, 배기 장치(35)에 의해서, 처리 챔버(2)내가 소정의 진공도까지 진공 배기된다.
그 후, 밸브(28)가 개방되어, 처리 가스 공급원(30)으로부터 소정의 에칭가스 및 트리트먼트용의 희가스가, 매스플로 컨트롤러(29)에 의해서 그 유량을 조정받으면서, 처리 가스 공급관(27), 가스 도입구(26)를 통해 상부 전극(21)의 중공부에 도입되고, 또한 전극판(24)의 토출 구멍(23)을 통해, 도 1의 화살표로 나타내는 바와 같이 반도체 웨이퍼 W에 대해 균일하게 토출된다.
그리고, 처리 챔버(2)내의 압력이 소정의 압력으로 유지된다. 그 후, 제 1 고주파 전원(40)으로부터 소정의 주파수의 고주파 전력이 상부 전극(21)에 인가된다. 이것에 의해, 상부 전극(21)과 하부 전극으로서의 서셉터(5)의 사이에 고주파 전계가 발생하고, 에칭가스가 해리해서 플라즈마화된다.
한편, 제 ２ 고주파 전원(50)으로부터, 상기의 제 1 고주파 전원(40)보다 낮은 주파수의 고주파 전력이 하부 전극인 서셉터(5)에 인가된다. 이것에 의해, 플라즈마중의 이온이 서셉터(5)측에 인입되고, 이온 어시스트에 의해 에칭의 이방성이 높아진다.
그리고, 소정의 플라즈마 에칭 처리가 종료하면, 고주파 전력의 공급 및 처리 가스의 공급이 정지되고, 상기한 수순과는 반대의 수순으로, 반도체 웨이퍼 W가 처리 챔버(2)내로부터 반출된다.
도 2는 본 실시형태에 관한 피처리 기판으로서의 반도체 웨이퍼의 주요부를 확대해서 모식적으로 나타내는 것이다. 도 2(a)에 나타내는 바와 같이, 반도체 웨이퍼 W에는 하측부터 차례로 적어도, 피에칭막으로서의 실리콘 산화막(101)과, 실리콘 산화막(101)의 마스크로 되는 유기막으로서의 아몰퍼스 카본막(102)과, Si 함유막으로서의 SiON막(103)이 적층된 구조로 되어 있고, SiON막(103)의 위에 소정 형상으로 패터닝된 포토 레지스트막(104)이 형성되어 있다. 아몰퍼스 카본막(102)은 예를 들면, 수백 ㎚정도의 두께로 되어 있고, SiON막(103)은 예를 들면, 수십 ㎚정도의 두께로 되어 있다.
상기 SiON막(103)은 포토 레지스트막(104)을 노광할 때의 반사 방지막(BARC) 의 일부로서 작용하는 것이며, 실제로는 SiON막(103)과 포토 레지스트막(104)의 사이에 유기계의 BARC막이 존재한다. 또, SiON막 이외에, 예를 들면, SiC막, SiN막 등을 사용할 수 있다.
본 실시형태에서는 우선, 도 2(a)에 나타내는 상태로부터, 포토 레지스트막(104)을 마스크로 해서 SiON막(103)을 플라즈마 에칭하여 도 ２(b)에 나타내는 상태로 한다. 이 플라즈마 에칭은 예를 들면, CF4 등의 불소계 가스를 이용한 플라즈마 에칭에 의해 실행한다.
다음에, 유기막인 아몰퍼스 카본막(102)을 에칭해서 실리콘 산화막(101)을 에칭하기 위한 마스크를 형성하는 공정에 들어간다. 이 공정에서는 우선, 도 2(c)에 나타내는 바와 같이, 유기막인 아몰퍼스 카본막(102)의 일부를 플라즈마 에칭하는 제 1 유기막 에칭 공정을 실행한다. 이 플라즈마 에칭은 예를 들면, 산소계의 가스(예를 들면, CO와 O2의 혼합 가스)를 에칭가스로서 이용한 플라즈마 에칭에 의해 실행한다. 이 제 1 유기막 에칭 공정시에, 포토 레지스트막(104)은 대략 모두 에칭되고, SiON막(103)의 표면이 노출된 상태로 되어 있다.
다음에, 도 ２(d)에 나타내는 바와 같이, Si 함유막인 SiON막(103)과, 유기막인 아몰퍼스 카본막(102)을 희가스의 플라즈마에 노출시키는 트리트먼트 공정을 실행한다. 이 희가스의 플라즈마로서는 Ar 가스의 플라즈마를 바람직하게 사용할 수 있지만, 그 밖의 희가스, 예를 들면, Xe 가스, Kr 가스 등의 플라즈마도 이용할 수 있다. 여기서, 「희가스의 플라즈마」는 기본적으로 희가스 단가스, 혹은 희가 스와 희가스의 혼합 가스의 플라즈마를 나타낸다. 그러나, 아몰퍼스 카본막(102)의 에칭 및 SiON막(103)의 에칭이 실질적으로 진행하지 않는 가스종 및 가스량이면, 희가스 이외에 미량(예를 들면 유량비로 5% 이하 정도)의 다른 첨가 가스가 포함되어 있어도 좋다.
다음에, 도 2(e)에 나타내는 바와 같이, 유기막인 아몰퍼스 카본막(102)의 잔부를 플라즈마 에칭하는 제 2 유기막 에칭 공정을 실행한다. 이 플라즈마 에칭은 제 1 유기막 에칭 공정과 마찬가지의 에칭가스, 예를 들면, 산소계의 가스(예를 들면, CO와 O2의 혼합 가스)를 에칭가스로서 이용한 플라즈마 에칭에 의해 실행한다. 이상의 3개의 공정에 의해서 아몰퍼스 카본막(102)으로 이루어지는 하드 마스크가 형성된다. 그리고 그 후, 아몰퍼스 카본막(102)을 마스크로 해서, 실리콘 산화막(101)을 플라즈마 에칭하여 콘택트홀 등을 형성한다.
상기와 같이, 본 실시형태에서는 유기막인 아몰퍼스 카본막(102)을 한번에 플라즈마 에칭하는 것이 아니라, 아몰퍼스 카본막(102)의 일부를 플라즈마 에칭하는 제 1 유기막 에칭 공정과, 희가스의 플라즈마에 노출시키는 트리트먼트 공정과, 아몰퍼스 카본막(102)의 잔부를 플라즈마 에칭하는 제 2 유기막 에칭 공정의 3개의 공정을 실행한다. 이것에 의해서, 아몰퍼스 카본막(102)의 측벽에 보잉이 발생하는 것을 억제할 수 있다.
본 실시형태에 있어서 상기와 같이, 보잉의 발생이 억제되는 것은 이하와 같은 이유에 의한 것으로 추측된다. 즉, 도 3(a)에 나타내는 바와 같이, 아몰퍼스 카본막(102)의 측벽에 보잉이 발생하는 것은 홀(110)의 바닥부를 향해 에칭이 진행하는 동안에, 홀(110)의 입구 가까이에 있어서, 산소의 래디컬이 홀(110)의 측벽부에 작용해서 측벽부를 에칭해 버리기 때문이다. 한편, 상기한 희가스의 플라즈마에 노출시키는 트리트먼트 공정을 실행하면, 도 3(b)에 나타내는 바와 같이, 희가스의 플라즈마에 의해 두드려져 Si 함유막인 SiON막(103)으로부터 발생한 Si와 유기막인 아몰퍼스 카본막(102)의 C에 의해서, 아몰퍼스 카본막(102)의 홀(110)내의 측벽부에 SiC의 보호막이 형성된다. 그리고, 이 SiC의 보호막의 작용에 의해서, 보잉의 발생이 억제된다.
실시예로서, 도 1에 나타낸 플라즈마 에칭 장치(1)를 사용하고, 도 ２(a)에 나타낸 구조(포토 레지스트(104)의 개구직경(탑 CD) 60㎚)의 반도체 웨이퍼 W(직경 30㎝)에 플라즈마 에칭을, 이하에 나타낸 바와 같은 레시피에 의해 실시하였다.
또, 이하에 나타나는 각 실시예의 처리 레시피는 제어부(60)의 기억부(63)로부터 읽어내어져, 프로세스 컨트롤러(61)에 받아들여지고, 프로세스 컨트롤러(61)가 플라즈마 에칭 장치(1)의 각 부를 제어 프로그램에 의거하여 제어하는 것에 의해, 읽어내어진 처리 레시피대로의 플라즈마 에칭 공정이 실행된다.
（SiON막의 에칭 공정）
에칭 가스：CF4=150sccm
압력 6. 67Pa(50mTorr)
전력(상부/하부)=300/300Ｗ
시간=1분 17초
(제 1 유기막 에칭 공정）
에칭 가스：CO/O2=150/300sccm
압력 2.67Pa(20mTorr)
전력(상부/하부=2000/1000W
시간=10초
(트리트먼트 공정)
트리트먼트 가스：Ar＝750sccm
압력=2.67Pa(20mTorr)
전력(상부/하부)=2000/1000W
시간=15초
(제 2 유기막 에칭 공정)
에칭 가스：CO/O2=150/300sccm
압력=2.67Pa(20mTorr)
전력(상부/ 하부)=2000/1000W
시간=1분 20초
비교예로서, 상기의 트리트먼트 공정을 갖지 않는 이하의 레시피에 의해 플 라즈마 에칭을 실행하였다.
(SiON막의 에칭 공정)
에칭가스: CF4=150sccm
압력 6.67Pa(50mTorr)
전력(상부/하부)=300/300W
시간=1분 17초
(유기막 에칭 공정)
에칭가스: CO/O2=150/300sccm
압력=2.67Pa(20mTorr)
전력(상부/하부)=2000/1000W
시간=1분 30초
상기의 비교예에서는 도 4(a)에 나타내는 바와 같이, 아몰퍼스 카본막(102)의 홀(110)의 측벽부에 큰 보잉이 발생하였다. 이 경우, 마스크 잔량(에칭후의 SiON막(103)의 두께)은 62㎚, 보잉 CD(가장 직경이 큰 부위의 직경)은 63㎚, 보텀 CD(홀 바닥부의 직경)은 24㎚이었다.
한편, 상기의 실시예에서는 도 4(b)에 나타내는 바와 같이, 비교예의 경우에 비해, 아몰퍼스 카본막(102)의 홀(110)의 측벽부의 보잉의 발생을 억제할 수 있었 다. 이 경우, 마스크 잔량(에칭후의 SiON막(103)의 두께)은 44㎚, 보잉 CD(가장 직경이 큰 부위의 직경)는 43㎚, 보텀 CD(홀 바닥부의 직경)는 25㎚이었다.
그런데, 상기와 같이 희가스로서 Ar을 이용한 경우, 트리트먼트 공 정에서는 어느 정도의 바이어스용 고주파 전력(도 1에 나타낸 서셉터(하부 전극)(5)에 인가하는 고주파 전력)을 공급하는 것이 바람직하다. 도 5는 트리트먼트 공정에 있어서의 바이어스용 고주파 전력의 값과, 보잉의 발생량의 관계를 조사한 결과를 나타내는 것으로, 트리트먼트 공정에 있어서의 바이어스용 고주파 전력의 값 이외는 모두 이하에 나타내는 바와 같이 동일한 조건에서 처리를 실행하였다.
(SiON막의 에칭 공정)
에칭가스: CF4=150sccm
압력 6.67Pa(50mTorr)
전력(상부/하부)=300/300W
시간=1분 17초
(제 1 유기막 에칭 공정)
에칭가스: CO/O2=150/300sccm
압력 2.67Pa(20mTorr)
전력(상부/하부)=2000/1000W
시간=10초
(트리트먼트 공정)
트리트먼트 가스: Ar=750sccm
압력=2.67Pa(20mTorr)
전력(상부/하부)=2000/(0, 200, 1000)W
시간=15초
(제 2 유기막 에칭 공정)
에칭 가스: CO/O2=150/300sccm
압력=2.67Pa(20mTorr)
전력(상부/하부)=2000/1000W
시간=1분 20초
도 5(a)는 트리트먼트 공정에 있어서의 바이어스용 고주파 전력이 0W, 도 5(b)는 200W, 도 5(c)는 1000W의 경우를 나타내고 있다. 동일 도면에 나타내는 바와 같이, 바이어스용 고주파 전력의 값이 낮아지면, 보잉의 발생량이 증가하는 경향이 있다.
도 6은 종축을 보잉 CD(가장 직경이 큰 부위의 직경)(㎚), 횡축을 트리트먼트 공정에 있어서의 바이어스용 고주파 전력(W)으로 해서, 이들 관계를 나타낸 것이다. 도 6에 나타나는 바와 같이, 트리트먼트 공정에 있어서의 바이어스용의 고주파 전력의 값을 증가시키면, 보잉 CD가 직선적으로 감소하는 경향이 관찰되었다. 이것은 트리트먼트 공정에 있어서의 바이어스용 고주파 전력을 증대시키면, Ar 플라즈마에 의한 SiC 보호막의 형성이 촉진되기 때문으로 추측된다. 이 때문에, 트리트먼트 공정에 있어서의 바이어스용의 고주파 전력은 100W이상 인가하는 것이 바람직하고, 500W이상 인가하는 것이 더욱 바람직하다. 이 경우, 직경이 30㎝인 반도체 웨이퍼를 사용하고 있기 때문에, 단위면적당의 전력으로 나타내면, 0.14W/㎠이상 인가하는 것이 바람직하고, 0.7W/㎠이상 인가하는 것이 더욱 바람직하다. 또, 상기의 결과는 희가스로서 Ar 가스를 이용한 경우이며, 더욱 무거운 희가스, 예를 들면, Xe 가스, Kr 가스 등을 사용한 경우, 트리트먼트 공정에 있어서의 바이어스용의 고주파 전력을 인가하지 않는 경우에도 어느 정도의 효과가 있다고 고려된다.
도 7은 트리트먼트 공정에 있어서의 상부 전극(도 1에 나타낸 상부 전극(21))에 인가하는 고주파 전력의 값과, 보잉의 발생량의 관계를 조사한 결과를 나타내는 것으로, 트리트먼트 공정에 있어서의 상부 전극에의 고주파 전력의 값 이외는 모두 이하에 나타내는 동일한 조건에서 처리를 실행하고 있다.
(SiON막의 에칭 공정)
에칭가스: CF4=150sccm
압력 6.67Pa(50mTorr)
전력(상부/하부)=300/300W
시간=1분 17초
(제 1 유기막 에칭 공정)
에칭가스: CO/O2=150/300sccm
압력 6.67Pa(50mTorr)
전력(상부/하부)=2000/1000W
시간=10초
(트리트먼트 공정)
트리트먼트 가스: Ar=750sccm
압력=2.67Pa(20mTorr)
전력(상부/하부)=(2000, 1000, 800)/1000W
시간=15초
(제 2 유기막 에칭 공정)
에칭가스: CO/O2=150/300sccm
압력=2.67Pa(20mTorr)
전력(상부/하부)=2000/1000W
시간=1분 30초
도 7(a)는 상부 전극에 인가한 고주파 전력이 2000W, 도 7(b)는 1000W, 도 7(c)는 800W의 경우를 나타내고 있다. 동일 도면에 나타내는 바와 같이, 트리트먼 트 공정에 있어서 상부 전극에 인가하는 고주파 전력의 대소는 보잉의 발생량에 거의 영향을 주지 않는다.
도 8(b)와 도8(c)은 도 2(c)에 나타나는 제 1 유기막 에칭 공정을 실행하지 않고, 도 ２(d)에 나타나는 트리트먼트 공정을 실행하고, 그 후 유기막 에칭 공정을 실행한 경우에 대해, 에칭형상이 어떻게 되는지를 조사한 결과를 나타내는 것이다. 도 8(a)는 비교를 위해 상기한 제 1 유기막 에칭 공정을 실행한 경우를 나타내고 있으며, 이하의 레시피에 의해 처리를 실행하였다.
(SiON막의 에칭 공정)
에칭 가스：CF4＝150sccm
압력 6.67Pa(50mTorr）
전력(상부/하부)=300/300Ｗ
시간=1분 17초
(제 1 유기막 에칭 공정）
에칭 가스：CO/O2=150/300sccm
압력 2.67Pa(20mTorr)
전력(상부/하부)=2000/1000W
시간=10초
(트리트먼트 공정)
트리트먼트 가스：Ar＝750sccm
압력=2.67Pa(20mTorr）
전력(상부/하부)=2000/1000Ｗ
시간=15초
(제 2 유기막 에칭 공정)
에칭 가스：CO/O2=150/300sccm
압력=2.67Pa(20mTorr)
전력(상부/하부)=2000/1000W
시간=1분 20초
또한, 도 8(b), 도 8(c)는 상기한 제 1 유기막 에칭 공정을 실행하지 않는 경우를 나타내고 있으며, 이하의 레시피에 의해 처리를 실행하였다. 또, 도 8(b)는 트리트먼트 공정에 있어서의 바이어스용 고주파 전력을 1000W로 하고, 도 8(c)는 트리트먼트 공정에 있어서의 바이어스용 고주파 전력을 500W로 한 점만이 도 8(b)와 도 8(c)에서 상이하다.
(SiON막의 에칭 공정)
에칭가스: CF4=150sccm
압력 6.67Pa(50mTorr)
전력(상부/하부)=300/300W
시간=1분 17초
(트리트먼트 공정)
트리트먼트 가스: Ar=750sccm
압력=2.67Pa(20mTorr)
전력(상부/하부)=2000/(1000, 500)W
시간=15초
(유기막 에칭 공정)
에칭가스: CO/O2=150/300sccm
압력=2.67Pa(20mTorr)
전력(상부/하부)=2000/1000W
시간=1분 30초
도 8(b), 도 8(c)에서 나타나는 바와 같이, 제 1 유기막 에칭 공정을 실행하지 않고, 트리트먼트 공정을 실행한 경우, 유기막 에칭 공정에 있어서, 아몰퍼스 카본막(102)을 마지막까지 에칭할 수는 없어, 도중에 에치 스톱해버렸다.
따라서, 트리트먼트 공정 전의 제 1 유기막 에칭 공정은 필수적인 공정인 것을 알 수 있다. 또한, 도 3(b)에 나타낸 보잉 억제의 메커니즘으로부터 알 수 있는 바와 같이, 제 1 유기막 에칭 공정은 보호막이 보잉이 발생하기 쉬운 부위에 빠 짐없이 형성되도록, 보잉이 발생하기 쉬운 측벽 부위의 전체(예를 들면 홀 전체의 깊이에 대해 상부 5∼20% 정도)가 노출될 때까지 실행하는 것이 바람직하다.
도 1은 본 발명의 1실시형태에 관한 플라즈마 에칭 장치의 구성을 나타내는 도면.
도 2는 본 발명의 1실시형태에 관한 플라즈마 에칭 방법의 공정을 나타내는 도면.
도 3은 본 발명의 1실시형태에 있어서의 보잉 억제 메커니즘을 설명하기 위한 도면.
도 4는 본 발명의 1실시예와 비교예에 있어서의 에칭형상을 모식적으로 나타내는 도면.
도 5는 트리트먼트 공정의 바이어스용 고주파 전력과 에칭형상의 관계를 조사한 결과를 모식적으로 나타내는 도면.
도 6은 트리트먼트 공정의 바이어스용 고주파 전력과 보잉 CD의 관계를 나타내는 그래프.
도 7은 트리트먼트 공정의 상부 전극 인가 고주파 전력과 에칭형상의 관계를 조사한 결과를 모식적으로 나타내는 도면.
도 8은 제 1 유기막 에칭 공정의 유무가 에칭형상에 주는 영향을 조사한 결과를 모식적으로 나타내는 도면.
(부호의 설명)
101…실리콘 산화막(피에칭막), 102…아몰퍼스 카본막(유기막), 103…SiON막(Si 함유막), 104…포토 레지스트막, W…반도체 웨이퍼.

Claims (32)

  1. 하측부터 차례로 적어도, 피에칭 대상막과, 유기막과, Si 함유막과, 상기 Si 함유막상에 패턴닝된 포토 레지스트막이 적층된 피처리 기판에 대해 플라즈마를 이용하여 에칭하는 플라즈마 에칭 방법으로서,
    상기 포토 레지스트막을 제 1 마스크로서 이용하여 상기 Si 함유막을 에칭하여, 상기 Si 함유막의 개구를 형성하는 Si 함유막 에칭 공정과,
    상기 Si 함유막을 제 2 마스크로 하여 상기 유기막의 일부를 에칭하여 상기 유기막의 일부에 홀을 형성하는 제 1 유기막 에칭 공정과,
    상기 제 1 유기막 에칭 공정 후, 상기 Si 함유막과 상기 유기막을 희가스의 플라즈마에 노출시켜 상기 홀의 측벽상에 Si 함유 보호막을 형성하는 트리트먼트 공정과,
    상기 트리트먼트 공정 후, 상기 제 2 마스크로 하여 상기 개구를 통해 노출된 상기 유기막의 잔부를 에칭하는 제 2 유기막 에칭 공정과,
    상기 유기막을 제 3 마스크로서 이용하여 상기 피에칭 대상막을 에칭하는 대상막 에칭 공정을 포함하는 것을 특징으로 하는 플라즈마 에칭 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 하측부터 차례로 적어도, 피에칭 대상막과, 유기막과, Si 함유막과, 상기 Si 함유막상에 패턴닝된 포토 레지스트막이 적층된 피처리 기판에 대해 플라즈마를 이용하여 에칭하는 플라즈마 에칭 방법으로서,
    상기 포토 레지스트막을 제 1 마스크로서 이용하여 상기 Si 함유막을 에칭하여 상기 Si 함유막의 개구를 형성하는 Si 함유막 에칭 공정과,
    상기 Si 함유막을 제 2 마스크로 하여 상기 유기막의 일부를 에칭하여 상기 유기막의 일부에 각각 제 1 깊이를 갖는 홀을 형성하는 제 1 유기막 에칭 공정과,
    상기 제 1 유기막 에칭 공정 후, 상기 Si 함유막과 상기 유기막을 희가스의 플라즈마에 노출시켜, 보잉(bowing)이 발생하기 쉬운 상기 홀의 측벽상에 Si 함유 보호막을 형성하는 트리트먼트 공정과,
    상기 트리트먼트 공정 후, 상기 제 2 마스크로 하여 상기 개구를 통해 노출된 상기 유기막의 잔부를 에칭하여 각각 제 2 깊이를 갖는 홀을 생성하는 제 2 유기막 에칭 공정과,
    상기 유기막을 제 3 마스크로서 이용하여 상기 피에칭 대상막을 에칭하는 대상막 에칭 공정을 포함하는 것을 특징으로 하는 플라즈마 에칭 방법.
  7. 제 6 항에 있어서,
    상기 제 1 깊이는 상기 제 1 및 제 2 깊이의 합의 5∼20%인 것을 특징으로 하는 플라즈마 에칭 방법.
  8. 제 6 항에 있어서,
    상기 트리트먼트 공정은, 플라즈마 발생용 고주파 전력을 이용하여 상기 희가스의 플라즈마를 발생시키면서 상기 피처리 기판에 바이어스용 고주파 전력을 인가하며, 상기 바이어스용 고주파 전력의 주파수 범위는 상기 플라즈마 발생용 고주파 전력의 주파수 범위보다 낮은 것을 특징으로 하는 플라즈마 에칭 방법.
  9. 제 6 항에 있어서,
    상기 희가스는 Ar 가스, Xe 가스 및 Kr 가스의 적어도 하나인 것을 특징으로 하는 플라즈마 에칭 방법.
  10. 제 6 항에 있어서,
    상기 트리트먼트 공정에 있어서, 바이어스용 고주파 전력이 상기 피처리 기판에 인가되는 것을 특징으로 하는 플라즈마 에칭 방법.
  11. 제 6 항에 있어서,
    상기 유기막이 아몰퍼스 카본막인 것을 특징으로 하는 플라즈마 에칭 방법.
  12. 제 6 항에 있어서,
    상기 Si 함유막이 SiON막, SiC막, SiN막 중의 어느 하나인 것을 특징으로 하는 플라즈마 에칭 방법.
  13. 제 6 항에 있어서,
    상기 트리트먼트 공정에 있어서, 상기 Si 함유막과 상기 유기막은 상기 희가스의 플라즈마를 포함하는 첨가 가스의 플라즈마에 노출되며,
    상기 첨가 가스의 유량은 상기 첨가 가스 및 상기 희가스의 총 유량의 5% 이하인 것을 특징으로 하는 플라즈마 에칭 방법.
  14. 하측부터 차례로 적어도, 피에칭 대상막과, 상기 피에칭 대상막의 마스크로 되는 유기막과, Si 함유막과, 상기 Si 함유막상에 패턴닝된 포토 레지스트막이 적층된 피처리 기판을 플라즈마를 이용하여 에칭하는 플라즈마 에칭 방법으로서,
    상기 Si 함유막의 개구가 형성되도록 상기 포토 레지스트막을 제 1 마스크로서 이용하여 상기 Si 함유막을 에칭하는 Si 함유막 에칭 공정과,
    상기 유기막의 일부를 에칭하여 상기 유기막의 일부에 제 1 깊이를 갖는 홀을 형성하는 제 1 유기막 에칭 공정과,
    상기 제 1 유기막 에칭 공정 후, 보잉(bowing)이 발생하기 쉬운 상기 홀의 측벽상에 Si 함유 보호막이 형성되도록 상기 Si 함유막과 상기 유기막을 희가스의 플라즈마에 노출시키는 트리트먼트 공정과,
    상기 트리트먼트 공정 후, 상기 개구를 통해 노출된 상기 유기막의 잔부를 에칭하여 제 2 깊이를 갖는 홀을 생성하는 제 2 유기막 에칭 공정과,
    상기 유기막을 제 2 마스크로서 이용하여 피에칭 대상막을 에칭하는 대상막 에칭 공정을 포함하며,
    상기 Si 함유 보호막은 실리콘 카바이드를 함유하는 것을 특징으로 하는 플라즈마 에칭 방법.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 하측부터 차례로 적어도, 피에칭 대상막과, 유기막과, Si 함유막과, 상기 Si 함유막상에 패턴닝된 포토 레지스트막이 적층된 피처리 기판에 대해 플라즈마를 이용하여 에칭하는 플라즈마 에칭 장치로서,
    상기 피처리 기판을 내부에 수용하는 챔버와,
    상기 챔버내에서 상기 피처리 기판을 탑재하는 서셉터와,
    상기 챔버내에 처리 가스를 도입하는 가스 도입구와,
    상기 챔버를 배기하는 가스 배기부에 연결된 배기관과,
    상기 피처리 기판상에 행해지는 플라즈마 에칭 방법을 제어하기 위한 제어부를 포함하며,
    상기 플라즈마 에칭 방법은,
    상기 포토 레지스트막을 제 1 마스크로서 이용하여 상기 Si 함유막을 에칭하여, 상기 Si 함유막의 개구를 형성하는 Si 함유막 에칭 공정과,
    상기 Si 함유막을 제 2 마스크로 하여 상기 유기막의 일부를 에칭하여 상기 유기막의 일부에 각각 제 1 깊이를 갖는 홀을 형성하는 제 1 유기막 에칭 공정과,
    상기 제 1 유기막 에칭 공정 후, 상기 Si 함유막과 상기 유기막을 희가스의 플라즈마에 노출시켜, 보잉이 발생하기 쉬운 상기 홀의 측벽상에 Si 함유 보호막을 형성하는 트리트먼트 공정과,
    상기 트리트먼트 공정 후, 상기 제 2 마스크로 하여 상기 개구를 통해 노출된 상기 유기막의 잔부를 에칭하여 각각 제 2 깊이를 갖는 홀을 형성하는 제 2 유기막 에칭 공정과,
    상기 유기막을 제 3 마스크로서 이용하여 상기 피에칭 대상막을 에칭하는 대상막 에칭 공정을 구비한 것을 특징으로 하는
    플라즈마 에칭 장치.
  23. 삭제
  24. 하측부터 차례로 적어도, 피에칭 대상막과, 상기 피에칭 대상막의 마스크로 되는 유기막과, Si 함유막이 적층된 피처리 기판에 대해 플라즈마를 이용하여 에칭하는 플라즈마 에칭 방법으로서,
    상기 유기막을 에칭하여 상기 피에칭 대상막의 마스크 패턴을 형성할 때에 상기 Si 함유막을 제 1 마스크로 하여 적어도 상기 유기막의 일부를 에칭하는 제 1 유기막 에칭 공정과,
    상기 제 1 유기막 에칭 공정 후, 상기 Si 함유막과 상기 유기막을 희가스의 플라즈마에 노출시키는 트리트먼트 공정과,
    상기 트리트먼트 공정 후, 상기 제 1 마스크로 하여 상기 유기막의 잔부를 에칭하는 제 2 유기막 에칭 공정을 구비하며,
    상기 트리트먼트 공정은,
    플라즈마 발생용 고주파 전력에 의해 상기 플라즈마를 발생시키는 것과 함께, 상기 플라즈마 발생용 고주파 전력보다 주파수가 낮은 바이어스용 고주파 전력을 상기 피처리 기판에 작용시키는 것을 특징으로 하는 플라즈마 에칭 방법.
  25. 제 1 항, 제 6 항 및 제 24 항 중 어느 한 항에 있어서,
    상기 트리트먼트 공정은, 플라즈마 발생용 고주파 전력을 이용하여 상기 희가스의 플라즈마를 발생시키면서 상기 피처리 기판에 바이어스용 고주파 전력을 인가하며, 상기 바이어스용 고주파 전력의 주파수 범위는 상기 플라즈마 발생용 고주파 전력의 주파수 범위보다 낮은 것을 특징으로 하는 플라즈마 에칭 방법.
  26. 제 1 항, 제 6 항 및 제 24 항 중 어느 한 항에 있어서,
    상기 희가스는 Ar 가스, Xe 가스 및 Kr 가스의 적어도 하나인 것을 특징으로 하는 플라즈마 에칭 방법.
  27. 제 1 항, 제 6 항 및 제 24 항 중 어느 한 항에 있어서,
    상기 트리트먼트 공정에 있어서, 바이어스용 고주파 전력이 상기 피처리 기판에 인가되는 것을 특징으로 하는 플라즈마 에칭 방법.
  28. 제 1 항, 제 6 항 및 제 24 항 중 어느 한 항에 있어서,
    상기 유기막이 아몰퍼스 카본막인 것을 특징으로 하는 플라즈마 에칭 방법.
  29. 제 1 항, 제 6 항 및 제 24 항 중 어느 한 항에 있어서,
    상기 Si 함유막이 SiON막, SiC막, SiN막 중의 어느 하나인 것을 특징으로 하는 플라즈마 에칭 방법.
  30. 제 1 항, 제 6 항 및 제 24 항 중 어느 한 항에 있어서,
    상기 트리트먼트 공정에 있어서, 상기 Si 함유막과 상기 유기막은 상기 희가스의 플라즈마를 포함하는 첨가 가스의 플라즈마에 노출되며,
    상기 첨가 가스의 유량은 상기 첨가 가스 및 상기 희가스의 총 유량의 5% 이하인 것을 특징으로 하는 플라즈마 에칭 방법.
  31. 삭제
  32. 컴퓨터상에서 동작하는 제어 프로그램이 기억된 컴퓨터 기억 매체로서, 상기 제어 프로그램은 실행시에 청구항 1, 6 및 24 중 어느 한 항 기재의 플라즈마 에칭 방법이 실행되도록 플라즈마 에칭 장치를 제어하는 것을 특징으로 하는 컴퓨터 기억 매체.
KR1020090060728A 2008-07-04 2009-07-03 플라즈마 에칭 방법, 컴퓨터 기억 매체 및 플라즈마 에칭 장치 Active KR101540816B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-175391 2008-07-04
JP2008175391A JP5064319B2 (ja) 2008-07-04 2008-07-04 プラズマエッチング方法、制御プログラム及びコンピュータ記憶媒体

Publications (2)

Publication Number Publication Date
KR20100004891A KR20100004891A (ko) 2010-01-13
KR101540816B1 true KR101540816B1 (ko) 2015-07-30

Family

ID=41464713

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090060728A Active KR101540816B1 (ko) 2008-07-04 2009-07-03 플라즈마 에칭 방법, 컴퓨터 기억 매체 및 플라즈마 에칭 장치

Country Status (5)

Country Link
US (2) US8298960B2 (ko)
JP (1) JP5064319B2 (ko)
KR (1) KR101540816B1 (ko)
CN (1) CN101621000B (ko)
TW (1) TWI525692B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5064319B2 (ja) * 2008-07-04 2012-10-31 東京エレクトロン株式会社 プラズマエッチング方法、制御プログラム及びコンピュータ記憶媒体
JP5289863B2 (ja) * 2008-08-28 2013-09-11 東京エレクトロン株式会社 アモルファスカーボンナイトライド膜の形成方法、多層レジスト膜、半導体装置の製造方法および制御プログラムが記憶された記憶媒体
US8227339B2 (en) * 2009-11-02 2012-07-24 International Business Machines Corporation Creation of vias and trenches with different depths
JP2012109472A (ja) * 2010-11-19 2012-06-07 Hitachi High-Technologies Corp プラズマ処理方法
US8304262B2 (en) * 2011-02-17 2012-11-06 Lam Research Corporation Wiggling control for pseudo-hardmask
US9865459B2 (en) * 2015-04-22 2018-01-09 Applied Materials, Inc. Plasma treatment to improve adhesion between hardmask film and silicon oxide film
RU2018134937A (ru) 2016-03-07 2020-04-08 Хайтек Пауэр, Инк. Способ формирования и распределения второго топлива для двигателя внутреннего сгорания
US10964590B2 (en) * 2017-11-15 2021-03-30 Taiwan Semiconductor Manufacturing Co., Ltd. Contact metallization process
JP2021028968A (ja) * 2019-08-13 2021-02-25 東京エレクトロン株式会社 基板および基板処理方法
JP7330078B2 (ja) * 2019-11-25 2023-08-21 東京エレクトロン株式会社 エッチング方法およびエッチング装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253245A (ja) * 2005-03-09 2006-09-21 Tokyo Electron Ltd 微細パターン形成方法
KR20070070098A (ko) * 2005-12-28 2007-07-03 동경 엘렉트론 주식회사 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체
JP2007294943A (ja) * 2006-03-30 2007-11-08 Tokyo Electron Ltd 半導体装置の製造方法、エッチング装置及び記憶媒体

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2468410B1 (fr) 1979-10-31 1985-06-21 Saget Pierre Procede de separation centrifuge et appareil pour sa mise en oeuvre applicables a un melange de phases d'etats quelconques
US4443233A (en) 1982-08-27 1984-04-17 Monsanto Company Mist separator
EP0246514A3 (en) * 1986-05-16 1989-09-20 Air Products And Chemicals, Inc. Deep trench etching of single crystal silicon
US5112375A (en) 1991-04-18 1992-05-12 Natco Radial vane demisting system in a separator for removing entrained droplets from a gas stream
FI97024C (fi) 1991-07-15 1996-10-10 Ahlstroem Oy Menetelmä ja laite kaasun erottamiseksi kaasupitoisesta materiaalista
EP0949956A4 (en) 1997-01-02 2000-05-10 Thermo Black Clawson Inc IMPROVED DROPLET SEPARATOR
US5972171A (en) 1997-04-08 1999-10-26 Mobil Oil Corporation De-entrainment tray and method of operation
JP2000091308A (ja) * 1998-09-07 2000-03-31 Sony Corp 半導体装置の製造方法
WO2001003803A1 (en) 1999-07-12 2001-01-18 Thermo Black Clawson Inc. Improved mist eliminator
US6391094B2 (en) 2000-07-19 2002-05-21 Daniel A. Ramos Method and apparatus for removing gas from drilling mud
US6468321B2 (en) 2001-01-10 2002-10-22 John W. Kinsel Blade and skirt assembly for directional gas cleaning and drying system
US6599437B2 (en) * 2001-03-20 2003-07-29 Applied Materials Inc. Method of etching organic antireflection coating (ARC) layers
US7547635B2 (en) * 2002-06-14 2009-06-16 Lam Research Corporation Process for etching dielectric films with improved resist and/or etch profile characteristics
DE102004036568A1 (de) 2004-07-28 2006-02-16 Liebherr-Aerospace Lindenberg Gmbh Wasserabscheider für Klimaanlagen
KR100780944B1 (ko) * 2005-10-12 2007-12-03 삼성전자주식회사 탄소함유막 식각 방법 및 이를 이용한 반도체 소자의 제조방법
US7445200B2 (en) 2005-12-23 2008-11-04 Amt International, Inc. Gas-liquid contactor baffle
JP4749174B2 (ja) * 2006-02-13 2011-08-17 パナソニック株式会社 ドライエッチング方法、微細構造形成方法、モールド及びその製造方法
JP2007224383A (ja) * 2006-02-24 2007-09-06 Tokyo Electron Ltd アモルファスカーボン膜の成膜方法、それを用いた半導体装置の製造方法、およびコンピュータ読取可能な記憶媒体
JP4877747B2 (ja) * 2006-03-23 2012-02-15 東京エレクトロン株式会社 プラズマエッチング方法
US8070972B2 (en) * 2006-03-30 2011-12-06 Tokyo Electron Limited Etching method and etching apparatus
EP1930059B1 (de) 2006-11-13 2013-05-15 Sulzer Chemtech AG Tropfenabscheider
JP2009076661A (ja) * 2007-09-20 2009-04-09 Elpida Memory Inc 半導体装置の製造方法
JP5064319B2 (ja) * 2008-07-04 2012-10-31 東京エレクトロン株式会社 プラズマエッチング方法、制御プログラム及びコンピュータ記憶媒体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253245A (ja) * 2005-03-09 2006-09-21 Tokyo Electron Ltd 微細パターン形成方法
KR20070070098A (ko) * 2005-12-28 2007-07-03 동경 엘렉트론 주식회사 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체
JP2007294943A (ja) * 2006-03-30 2007-11-08 Tokyo Electron Ltd 半導体装置の製造方法、エッチング装置及び記憶媒体

Also Published As

Publication number Publication date
TW201021116A (en) 2010-06-01
US8642482B2 (en) 2014-02-04
JP2010016213A (ja) 2010-01-21
KR20100004891A (ko) 2010-01-13
TWI525692B (zh) 2016-03-11
US20130029493A1 (en) 2013-01-31
US20100003825A1 (en) 2010-01-07
US8298960B2 (en) 2012-10-30
CN101621000A (zh) 2010-01-06
JP5064319B2 (ja) 2012-10-31
CN101621000B (zh) 2011-12-28

Similar Documents

Publication Publication Date Title
KR101540816B1 (ko) 플라즈마 에칭 방법, 컴퓨터 기억 매체 및 플라즈마 에칭 장치
JP6035117B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
CN101826435B (zh) 等离子蚀刻方法及等离子蚀刻装置
US20210134604A1 (en) Etching method
CN101241859B (zh) 等离子体蚀刻方法和装置、控制程序和计算机存储介质
US11462412B2 (en) Etching method
JP6017928B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
CN102194686B (zh) 等离子体蚀刻方法
CN101521158A (zh) 等离子体蚀刻方法和等离子体蚀刻装置
TW201840893A (zh) 電漿處理方法及電漿處理裝置
CN111223775A (zh) 蚀刻方法和基板处理装置
JP2008172184A (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
JP5089871B2 (ja) 半導体装置の製造方法
JP2007116031A (ja) 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体
US20070218691A1 (en) Plasma etching method, plasma etching apparatus and computer-readable storage medium
JP4800077B2 (ja) プラズマエッチング方法
JP5058478B2 (ja) 半導体装置の製造方法、プラズマ処理方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体
JP2006278517A (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

A201 Request for examination
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

FPAY Annual fee payment

Payment date: 20180717

Year of fee payment: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000