CN102194686B - 等离子体蚀刻方法 - Google Patents

等离子体蚀刻方法 Download PDF

Info

Publication number
CN102194686B
CN102194686B CN201110062422.8A CN201110062422A CN102194686B CN 102194686 B CN102194686 B CN 102194686B CN 201110062422 A CN201110062422 A CN 201110062422A CN 102194686 B CN102194686 B CN 102194686B
Authority
CN
China
Prior art keywords
film
amorphous carbon
carbon layer
etching
plasma etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110062422.8A
Other languages
English (en)
Other versions
CN102194686A (zh
Inventor
李诚泰
小笠原正宏
佐佐木淳一
柳田直人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN102194686A publication Critical patent/CN102194686A/zh
Application granted granted Critical
Publication of CN102194686B publication Critical patent/CN102194686B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/73—Etching of wafers, substrates or parts of devices using masks for insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6502—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed before formation of the materials
    • H10P14/6512—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed before formation of the materials by exposure to a gas or vapour
    • H10P14/6514—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed before formation of the materials by exposure to a gas or vapour by exposure to a plasma
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H10P14/6927—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
    • H10P50/242—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
    • H10P50/264—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
    • H10P50/266—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
    • H10P50/267—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/20—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
    • H10P76/204—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials of organic photoresist masks
    • H10P76/2041—Photolithographic processes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供即使对于深度较深的孔也能够蚀刻成良好的形状的等离子体蚀刻方法、等离子体蚀刻装置和计算机存储介质。本发明的等离子体蚀刻方法，由形成为规定图案的光致抗蚀剂层、位于上述光致抗蚀剂层的下层的有机类的防反射膜、位于上述防反射膜的下层的SiON膜和位于上述SiON膜的下层的无定形碳层构成多层掩膜，利用作为最终的掩膜的无定形碳层的图案，对位于上述无定形碳层的下层的硅氧化膜或硅氮化膜进行等离子体蚀刻，在开始上述硅氧化膜或上述硅氮化膜的等离子体蚀刻时的初始掩膜，是在上述无定形碳层之上残留有上述SiON膜的状态，并且上述无定形碳层的膜厚/残留的上述SiON膜的膜厚≤14。

Description

等离子体蚀刻方法
技术领域
本发明涉及等离子体蚀刻方法、等离子体蚀刻装置和计算机存储介质。 
背景技术
一直以来，在半导体装置的制造工序中，隔着光致抗蚀剂等掩膜进行等离子体蚀刻处理，将硅氧化膜等被蚀刻膜形成期望的图案。作为这种等离子体蚀刻装置，例如已知电容耦合型的等离子体蚀刻装置：在兼作用于载置半导体晶片等基板的载置台的下部电极，和以与该下部电极相对的方式配置的上部电极之间，施加高频电力来产生等离子体。 
通过上述等离子体蚀刻在硅氧化膜或硅氮化膜等绝缘膜上形成孔的工序中，随着孔深加深，掩膜的膜厚有变薄的倾向，获得垂直的孔形状变得越来越难。因此，在等离子体蚀刻工艺中，进行了用于获得良好的开口性和选择性的研究。例如，提出了在上述电容耦合型等离子体蚀刻装置中，通过对上部电极施加直流电压以获得良好的开口性和选择性的方法(例如参照专利文献1)。 
专利文献1：日本特开2008—21791号公报 
发明内容
如上所述，希望开发出在等离子体蚀刻工艺中即使对于深度较深的孔也能够蚀刻成良好的形状的技术。 
本发明鉴于上述现有的问题，提供一种即使对于深度较深的孔也能够蚀刻成良好的形状的等离子体蚀刻方法、等离子体蚀刻装置和计算机存储介质。 
本发明的等离子体蚀刻方法的一种方式，由形成为规定图案的光致抗蚀剂层、位于上述光致抗蚀剂层的下层的有机类的防反射膜、位于上述防反射膜的下层的SiON膜和位于上述SiON膜的下层的无定形碳层构成多层掩膜，利用作为最终的掩膜的无定形碳层的图案，对位于上述无定形碳层的下层的硅氧化膜或硅氮化膜进行等离子体蚀刻，其特征在于，在开始上述硅氧化膜或上述硅氮化膜的等离子体蚀刻时的初始掩膜，是在上述无定形碳层之上残留有上述SiON膜的状态，并且上述无定形碳层的膜厚/残留的上述SiON膜的膜厚≤14。 
根据本发明，能够提供一种即使对于深度较深的孔也能够蚀刻成良好的形状的等离子体蚀刻方法、等离子体蚀刻装置和计算机存储介质。 
附图说明
图1是表示本发明的等离子体蚀刻方法的实施方式中的半导体晶片的截面结构的图。 
图2是表示本发明实施方式的等离子体蚀刻装置的大致结构的图。 
图3是表示实施例的半导体晶片的状态的电子显微镜照片。 
图4是表示比较例的半导体晶片的状态的电子显微镜照片。 
图5是表示SiON膜的残膜量和无定形碳的残膜量的关系的图表。 
图6是表示因施加直流电压而引起的光致抗蚀剂的状态的变化的电子显微镜照片。 
附图标记说明 
W    半导体晶片 
101  光致抗蚀剂层 
102  有机类的防反射膜(BARC) 
103  SiON膜 
104  无定形碳层 
105  硅氧化膜 
具体实施方式
以下，参照附图对本发明的实施方式进行说明。图1是将本实施方式的等离子体蚀刻方法中作为被处理基板的半导体晶片的截面结构 放大表示的图。另外，图2表示本实施方式的等离子体蚀刻装置的结构。首先，参照图2对等离子体蚀刻装置的结构进行说明。 
等离子体蚀刻装置具有气密地构成的、处于电接地电位的处理腔室1。该处理腔室1为圆筒状，例如由铝等构成。在处理腔室1内，设置有将作为被处理基板的半导体晶片W水平支承的载置台2。载置台2例如由铝等构成，具有作为下部电极的功能。该载置台2通过绝缘板3支承在导体的支承台4上。并且，在载置台2的上方的外周，设置有例如由单晶硅形成的聚焦环5。另外，以包围载置台2和支承台4的周围的方式，设置有例如由石英等形成的圆筒状的内壁部件3a。 
在载置台2，经由第一匹配器11a连接有第一RF电源10a，并且，经由第二匹配器11b连接有第二RF电源10b。第一RF电源10a是等离子体产生用的电源，从该第一RF电源10a对载置台2供给规定频率(27MHz以上，例如40MHz)的高频电力。而第二RF电源10b是离子引入用(偏置用)的电源，从该第二RF电源10b对载置台2供给比第一RF电源10a低的规定频率(13.56MHz以下，例如2MHz)的高频电力。另一方面，在载置台2的上方，以与载置台2平行相对的方式，设置有具有作为上部电极的功能的喷淋头16，喷淋头16和载置台2，作为一对电极(上部电极和下部电极)起作用。 
在载置台2的上表面，设置有用于静电吸附半导体晶片W的静电卡盘6。该静电卡盘6采用使电极6a介于绝缘体6b之间的结构，电极6a与直流电源12连接。这样，通过从直流电源12对电极6a施加直流电压，来利用库仑力吸附半导体晶片W。 
在支承台4的内部形成有制冷剂流路4a，在制冷剂流路4a，连接有制冷剂入口配管4b和制冷剂出口配管4c。这样，能够通过使适宜的制冷剂例如冷却水等在制冷剂流路4a中循环，来将支承台4和载置台2控制成规定的温度。另外，以贯通载置台2等的方式，设置有向半导体晶片W的背面侧供给氦气体等冷热传递用气体(背侧气体，back-sidegas)的背侧气体供给配管30，该背侧气体供给配管30与未图示的背侧气体供给源连接。利用这些结构，能够将通过静电卡盘6吸附保持在载置台2的上表面的半导体晶片W，控制成规定的温度。 
上述喷淋头16设置在处理腔室1的顶壁部分。喷淋头16具备主 体部16a和作为电极板的上部顶板16b，通过绝缘性部件45支承在处理腔室1的上部。主体部16a由导电性材料——例如表面经过阳极氧化处理的铝——构成，能够在其下部以自由装卸的方式支承上部顶板16b。 
在主体部16a的内部，设置有气体扩散室16c，以位于该气体扩散室16c的下部的方式，在主体部16a的底部形成有多个气体流通孔16d。另外，在上部顶板16b，以在厚度方向上贯通该上部顶板16b的方式，设置有与上述气体流通孔16d重合的气体导入孔16e。利用这样的结构，供给到气体扩散室16c的处理气体，经过气体流通孔16d和气体导入孔16e喷淋状地分散供给到处理腔室1内。另外，在主体部16a等，设置有用于使制冷剂循环的未图示的配管，以能够在等离子体处理中将喷淋头16冷却到规定温度。 
在上述主体部16a，形成有用于向气体扩散室16c导入处理气体的气体导入口16f。该气体导入口16f与气体供给配管15a连接，在该气体供给配管15a的另一端，连接有供给蚀刻用或处理(treatment)用的处理气体的处理气体供给源15。在气体供给配管15a，从上游侧起依次设置有质量流控制器(MFC)15b和开闭阀V1。这样，用于等离子体蚀刻的处理气体，从处理气体供给源15经过气体供给配管15a供给到气体扩散室16c，并从该气体扩散室16c，经过气体流通孔16d和气体导入孔16e喷淋状地分散供给到处理腔室1内。 
在上述作为上部电极的喷淋头16，经由低通滤波器(LPF)51电连接有可变直流电源52。该可变直流电源52，能够通过ON(导通)·OFF(关断)开关53实现供电的ON·OFF。可变直流电源52的电流·电压和ON·OF开关53的ON·OFF，由后述的控制部60控制。另外，如后文所述，在从第一RF电源10a、第二RF电源10b对载置台2施加高频电力来在处理空间产生等离子体时，根据需要，利用控制部60使ON·OF开关53为ON，对作为上部电极的喷淋头16施加规定的直流电压。 
以从处理腔室1的侧壁起延伸至喷淋头16的高度位置的上方的方式，设置有圆筒状的接地导体1a。该圆筒状的接地导体1a在其上部具有顶壁。 
在处理腔室1的底部形成有排气口71，该排气口71通过排气管72与排气装置73连接。排气装置73具有真空泵，能够通过使该真空泵动作来将处理腔室1内减压至规定的真空度。另一方面，在处理腔室1的侧壁设置有晶片W的搬入搬出口74，在该搬入搬出口74，设置有用于开闭该搬入搬出口74的闸阀75。 
图中76、77是可自由装卸的沉积屏蔽板。沉积屏蔽板76沿着处理腔室1的内壁面设置，具有防止蚀刻副产物(沉积)附着在处理腔室1的功能，在该沉积屏蔽板76的与半导体晶片W大致相同高度的位置，设置有与地直流连接的导电性部件(GND模块)79，由此防止异常放电。 
上述结构的等离子体蚀刻装置，利用控制部60对其动作进行整体控制。该控制部60设置有：具有CPU，对等离子体蚀刻装置的各部分进行控制的处理控制器61；用户界面62和存储部63。 
用户界面62包括：用于工序管理者为管理等离子体蚀刻装置而进行指令的输入操作的键盘、将等离子体蚀刻装置的运行状况可视化显示的显示器等。 
存储部63中保存有方案，在方案中存储有用于通过处理控制器61的控制来实现等离子体蚀刻装置中执行的各种处理的控制程序(软件)或处理条件数据等。这样，按照需要，根据来自用户界面62的指示等，从存储部63调出任意的方案来使处理控制器61执行，由此在处理控制器61的控制下，在等离子体蚀刻装置中进行期望的处理。此外，控制程序或处理条件数据等方案，以保存在计算机可读取的存储介质(例如，硬盘、CD、软盘、半导体存储器等)中的状态使用，或者例如经由专用线路从其它的装置随时传送，以在线的方式使用方案。 
下面说明在这种结构的等离子体蚀刻装置中，对形成在半导体晶片W上的硅氧化膜或硅氮化膜、无定形碳层、SiON膜、有机类防反射膜(BARC)等进行等离子体蚀刻的步骤。首先，打开闸阀75，利用未图示的搬送机械手等，将半导体晶片W经由未图示的负载锁定室从搬入搬出口74搬入处理腔室1内，载置在载置台2上。然后，使搬送机械手退出到处理腔室1外，关闭闸阀75。接着，利用排气装置73的真空泵，经由排气口71将处理腔室1内排气。 
在处理腔室1内到达规定的真空度之后，从处理气体供给源15向处理腔室1内导入规定的处理气体(蚀刻气体)，将处理腔室1内保持为规定的压力，在该状态下，从第一RF电源10a向载置台2供给频率为例如40MHz的高频电力。并且，为了进行离子引入，从第二RF电源10b向载置台2供给频率为例如2.0MHz的高频电力(偏置用)。此处，从直流电源12对静电卡盘6的电极6a施加规定的直流电压，半导体晶片W通过库仑力被吸附在静电卡盘6上。 
这种情况下，如上所述，由于对作为下部电极的载置台2施加了高频电力，所以在作为上部电极的喷淋头16和作为下部电极的载置台2之间形成有电场。在半导体晶片W存在的处理空间产生放电，利用由此形成的处理气体的等离子体，对形成在半导体晶片W上的硅氧化膜或硅氮化膜、无定形碳层、SiON膜、有机类防反射膜(BARC)等实施蚀刻处理。 
此处，如上所述，因为在等离子体处理中能够对喷淋头16施加直流电压，所以具有下述效果。即，根据处理的不同，存在需要高电子密度且低离子能量的等离子体的情况。在这种情况下若使用直流电压，则轰击入半导体晶片W的离子能量得到抑制，同时等离子体的电子密度得到增加，由此，半导体晶片W的作为蚀刻对象的膜的蚀刻率上升，并且对设置在蚀刻对象的上部的作为掩膜的膜的溅射率降低，选择性得到提高。并且，存在使光致抗蚀剂层硬化的作用，能够增大光致抗蚀剂层的残膜量。 
在上述蚀刻处理结束时，停止高频电力的供给、直流电压的供给和处理气体的供给，以与上述步骤相反的顺序，从处理腔室1内搬出半导体晶片W。 
接着，参照图1对本实施方式的等离子体蚀刻方法进行说明。图1是将本实施方式中作为被处理基板的半导体晶片W的主要部分截面结构放大表示的示意图。如图1(a)所示，在半导体晶片W的最上层，以规定的形状图案化，即，形成有在规定位置处形成了孔的光致抗蚀剂层101。 
在光致抗蚀剂层101的下侧，形成有有机类的防反射膜(BARC)102，在有机类的防反射膜102的下侧，形成有SiON膜103，而在SiON 膜103的下侧，形成有无定形碳层104。 
在上述无定形碳层104的下侧，形成有作为被蚀刻层的硅氧化膜105(或硅氮化膜)。在该硅氧化膜105之上形成的上述光致抗蚀剂层101、防反射层102、SiON膜103和无定形碳层104构成多层掩膜。 
将上述结构的半导体晶片W收容到图2所示的等离子体蚀刻装置的处理腔室1内，载置到载置台2上，从图1(a)所示的状态起，以光致抗蚀剂层101作为最初的掩膜，首先对有机类的防反射膜(BARC)102和SiON膜103进行蚀刻，达到图1(b)的状态。此处，优选使光致抗蚀剂层101的残膜量在某种程度上多一些。 
接着，以残留的光致抗蚀剂层101和被蚀刻后的有机类防反射膜(BARC)102及SiON膜103作为掩膜，对无定形碳层104进行蚀刻，达到图1(c)所示的状态。最后，如图1(d)所示，以无定形碳层104作为掩膜，对硅氧化膜105进行蚀刻。该硅氧化膜105的厚度在2500nm以上，本实施方式中厚度为2600nm。 
图1(c)表示开始蚀刻硅氧化膜105时的初始掩膜的状态。该开始蚀刻硅氧化膜105时的初始掩膜，为无定形碳层104(本实施方式中厚度为850nm)之上残留有SiON膜103的状态。本实施方式中，此时的无定形碳层104的膜厚与残留的SiON膜103的膜厚的比为，无定形碳层的膜厚/残留的SiON膜103的膜厚≤14，更优选无定形碳层的膜厚/残留的SiON膜103的膜厚≤13.6。 
即，在本实施方式的情况下，以厚度850nm的无定形碳层104之上残留有大致60.0nm以上——优选62.5nm以上——厚度的SiON膜的状态，作为开始蚀刻硅氧化膜105时的初始掩膜。由此，如图1(d)所示，能够使在硅氧化膜105蚀刻结束时残留的无定形碳层104的厚度(残膜量)变多。另外，由此能够进行形状良好的硅氧化膜105的蚀刻。 
图3是表示实施方式中硅氧化膜105蚀刻结束时的晶片的状态的电子显微镜照片，图3(a)表示晶片的中央部，图3(b)表示晶片的周缘部，下部所示的电子显微镜照片，将上部所示的电子显微镜照片的开口附近放大表示。 
这种情况下，开始蚀刻硅氧化膜105时的初始掩膜中，无定形碳 层104的膜厚/残留的SiON膜103的膜厚(残膜量)＝约13.6，图3(a)中的无定形碳层104的膜厚(残膜量)为645nm，图3(b)中的无定形碳层104的膜厚(残膜量)为600nm。像这样，若使最终蚀刻结束时硅氧化膜105之上残留的无定形碳层104的膜厚(残膜量)较大，则硅氧化膜105的孔形状大致垂直，能够抑制弯曲等的产生。另外，无定形碳层104的膜厚/残留的SiON膜103的膜厚(残膜量)为约14左右以下即可。 
图4表示拍摄了比较例中硅氧化膜105蚀刻结束时晶片的状态的电子显微镜照片。图4(a)表示晶片的中央部，图4(b)表示晶片的周缘部，下部所示的电子显微镜照片，将上部所示的电子显微镜照片的开口附近放大表示。 
在该比较例的情况下，开始蚀刻硅氧化膜105时的初始掩膜中，无定形碳层104的膜厚/残留的SiON膜103的膜厚(残膜量)＝约17，图4(a)中的无定形碳层104的膜厚(残膜量)为595nm，图4(b)中的无定形碳层104的膜厚(残膜量)为545nm。像这样，在比较例的情况下，无定形碳层104的膜厚(残膜量)不足600nm，与实施例相比较少，硅氧化膜105的孔中发生弯曲。 
上述实施例与比较例中最终的无定形碳层104的残膜量存在大致50nm的差异。图5表示对开始蚀刻硅氧化膜105时的初始掩膜中SiON膜103的残膜增加量与无定形碳层104的残膜增加量的关系进行了调查的结果。如该图所示可知，为了过多的残留大致40～60nm的无定形碳层104，需要使初始掩膜的SiON膜的膜厚(残膜量)增加10～15nm左右。 
在上述实施例中，等离子体蚀刻按照以下的方案进行。该方案从控制部60的存储部63中读出，由处理控制器61获取，处理控制器61基于控制程序来控制等离子体蚀刻装置的各部分，由此按照读出的方案执行等离子体蚀刻处理工序。 
(有机类防反射膜102和SiON膜103的蚀刻) 
处理气体：CF4/CHF3/C4F8/O2＝240/60/10/10sccm 
压力：16.0Pa(120mTorr) 
直流电压：1100V(施加的直流电压的值，根据施加的高频电力的 条件决定，在大约400V～1100V的范围内施加) 
高频电力(HF/LF)：300/300W 
温度(上部/侧壁部/下部)：95/60/0℃ 
时间：80秒 
(无定形碳104的蚀刻) 
处理气体：O2/COS＝740/5sccm 
压力：2.66Pa(20mTorr) 
高频电力(HF/LF)：2800/3000W 
温度(上部/侧壁部/下部)：95/60/0℃ 
时间：40秒 
(硅氧化膜105的蚀刻) 
处理气体：C4F8/Ar/O2＝60/450/59sccm 
压力：2.66Pa(20mTorr) 
高频电力(HF/LF)：2000/4500W 
直流电压：1100V 
温度(上部/侧壁部/下部)：95/60/0℃ 
时间：2分30秒 
在上述有机类防反射膜102和SiON膜103的蚀刻中，使高频电力低至300W/300W，并使氧流量低至10sccm。由此，能够提高对光致抗蚀剂层101的选择比，能够使结束无定形碳104的蚀刻时的SiON膜103的残膜量多至60nm以上。另外，若使高频电力例如为1500W/1500W，使氧流量为30sccm，则SiON膜103的残膜减少至55nm左右。 
另外，在有机类防反射膜102和SiON膜103的蚀刻中，优选对上部电极施加直流电压进行蚀刻。这是因为，若像这样对上部电极施加直流电压进行蚀刻，则产生使光致抗蚀剂101硬化的作用，能够使其残膜量增多。这种作用在使上部电极和下部电极(载置台)的间隔变窄至例如30nm左右时变得更为显著。因此，优选在使上部电极与下部电极(载置台)的间隔变窄的状态下，对上部电极施加直流电压。 
图6(a)～(c)是表示硅氧化膜的蚀刻中对上部电极施加的直流电压与掩膜残膜量的关系的电子显微镜照片。图6(c)的电子显微镜 照片表示没有施加直流电压的情况，图6(b)的电子显微镜照片表示施加了600V直流电压的情况，图6(a)的电子显微镜照片表示施加了1050V直流电压的情况。另外，在图6(a)～(c)中，上部所示的电子显微镜照片表示半导体晶片的上表面的状态，下部所述的电子显微镜照片表示半导体晶片的纵截面结构。 
如图6所示，通过对上部电极施加直流电压，能够使掩膜残膜量与不施加直流电压的情况相比，在600V的情况大致增加60nm，在1050V的情况下大致增加83nm。另外，图6所示的例子是进行硅氧化膜的蚀刻的情况，在使用氟化碳类蚀刻气体的有机类防反射膜等的蚀刻中也为相同的结果。图6所示的情况的蚀刻条件如下所示。 
处理气体：C4F8/C4F6/C3F8/Ar/O2＝37/5/28/450/59sccm 
压力：3.99Pa(30mTorr) 
高频电力(HF/LF)：1500/4500W 
时间：60秒 
另外，通常来说，在蚀刻有机类防反射膜时，利用含有较多氧的蚀刻气体进行蚀刻。像这样，若在含有较多氧的蚀刻气体的条件下对上部电极施加直流电压，则蚀刻气体中的氧与上部电极的硅发生反应，形成硅氧化膜。其结果，由于硅氧化膜是绝缘膜，所以将导致作为上部电极的功能降低。不过，通过使蚀刻气体中的氧减少，即使施加直流电压也能够抑制硅氧化膜形成。 
另一方面，在无定形碳104的蚀刻中，因为是有机膜的蚀刻，所以在不对上部电极施加直流电压的情况下进行蚀刻。在该无定形碳104的蚀刻中，因为光致蚀刻剂层101和有机类防反射膜102也被蚀刻，所以最终以SiON膜103为掩膜进行无定形碳104的蚀刻。不过，在防反射膜102和SiON膜103的蚀刻时，通过使光致抗蚀剂层101的残膜量保留较多，能够使SiON膜103的残膜量较多。另外，在该无定形碳104的蚀刻中，通过使压力上升，例如使压力为6.65Pa(50mTorr)左右，也能够使无定形碳104蚀刻结束时的SiON膜103的残膜量较多。 
在硅氧化膜105的蚀刻中，如上所述，优选对上部电极施加直流电压。另外，在硅氧化膜105的蚀刻中，通常为使选择比高于无定形碳104，利用沉积物较多的气体类进行蚀刻，但本实施方式中，由于使 用在无定形碳104之上残留了较厚的SiON膜103的状态的初始掩膜，所以能够在沉积物较少的条件下进行蚀刻。由此，能够形成提高穿透性、形成形状良好的孔。 
不过，在形成上述深度较深的孔时，存在发生孔底部的形状变形的底部畸变(bottom distortion)的情况。这种情况下，通过使载置半导体晶片W的载置台(下部电极)的温度为例如40℃左右，能够抑制底部畸变的发生。 
如以上说明那样，利用本实施方式和实施例，即使是深度较深的孔，也能够抑制弯曲等的发生，蚀刻成良好的形状。另外，本发明不限于上述实施方式和实施例，能够进行各种变形。 

Claims (6)

1.一种在处理腔室内对在基板上形成的规定图案的光致抗蚀剂层、有机类的防反射膜、SiON膜、无定形碳层、和硅氧化膜或硅氮化膜进行等离子体蚀刻的等离子体蚀刻方法，该等离子体蚀刻方法的特征在于，包括：
准备基板的工序，该基板具有：形成有规定图案的所述光致抗蚀剂层、所述有机类的防反射膜、所述SiON膜、所述无定形碳层、和所述硅氧化膜或硅氮化膜；
第一蚀刻工序，其以所述光致抗蚀剂层为掩膜，对所述防反射膜和所述SiON膜进行蚀刻；
第二蚀刻工序，其以所述光致抗蚀剂层、所述防反射膜和所述SiON膜为掩膜，对所述无定形碳层进行蚀刻；和
第三蚀刻工序，其以所述SiON膜和所述无定形碳层为掩膜，对所述硅氧化膜或硅氮化膜进行蚀刻，
所述第一蚀刻工序，对所述防反射膜和所述SiON膜进行蚀刻，使得在所述防反射膜上，所述光致抗蚀剂层残留规定的残膜量，
所述第二蚀刻工序，对所述无定形碳层进行蚀刻，使得按照所述无定形碳层的膜厚与残留的所述SiON膜的膜厚之比成为所述无定形碳层的膜厚／残留的所述SiON膜的膜厚≤14的方式，在所述无定形碳层上以期望的膜厚残留所述SiON膜，
并且，所述第三蚀刻工序，以所述无定形碳层的膜厚与残留的所述SiON膜的膜厚之比为所述无定形碳层的膜厚／残留的所述SiON膜的膜厚≤14的所述SiON膜和所述无定形碳层为掩膜，对所述硅氧化膜或硅氮化膜进行蚀刻。
2.如权利要求1所述的等离子体蚀刻方法，其特征在于，
具有：配置于处理腔室内的下部电极；和以与所述下部电极相对的方式配置的上部电极，
在所述第一蚀刻工序中，所述有机类防反射膜和所述SiON膜的蚀刻，在对所述上部电极施加直流电压的状态下进行。
3.如权利要求2所述的等离子体蚀刻方法，其特征在于，
在所述第二蚀刻工序中，所述无定形碳层的蚀刻，在不对所述上部电极施加直流电压的状态下进行。
4.如权利要求1所述的等离子体蚀刻方法，其特征在于，
在所述第二蚀刻工序中，使初始掩模的所述SiON膜的膜厚为10～15nm左右。
5.如权利要求1～4中任一项所述的等离子体蚀刻方法，其特征在于，
所述硅氧化膜或所述硅氮化膜的膜厚为2500nm以上。
6.如权利要求1～4中任一项所述的等离子体蚀刻方法，其特征在于，
在所述第三蚀刻工序中，对所述硅氧化膜或所述硅氮化膜进行蚀刻时，采用沉积物生成较少的气体类进行蚀刻。
CN201110062422.8A 2010-03-12 2011-03-11 等离子体蚀刻方法 Expired - Fee Related CN102194686B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010055896A JP5568340B2 (ja) 2010-03-12 2010-03-12 プラズマエッチング方法及びプラズマエッチング装置
JP2010-055896 2010-03-12

Publications (2)

Publication Number Publication Date
CN102194686A CN102194686A (zh) 2011-09-21
CN102194686B true CN102194686B (zh) 2014-05-28

Family

ID=44352168

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110062422.8A Expired - Fee Related CN102194686B (zh) 2010-03-12 2011-03-11 等离子体蚀刻方法

Country Status (6)

Country Link
US (1) US8609549B2 (zh)
EP (1) EP2367199A2 (zh)
JP (1) JP5568340B2 (zh)
KR (1) KR101772701B1 (zh)
CN (1) CN102194686B (zh)
TW (1) TWI525700B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130011569A (ko) * 2011-07-22 2013-01-30 삼성전자주식회사 콘택홀 형성 방법 및 이를 형성하기에 적합한 식각 장치
KR101325557B1 (ko) * 2011-12-13 2013-11-05 주식회사 테스 비정질 탄소막 형성 방법
CN103094072B (zh) * 2011-11-01 2016-03-30 无锡华润上华科技有限公司 改善晶圆上栅极光刻关键尺寸均匀性的方法
WO2014042192A1 (ja) * 2012-09-13 2014-03-20 東京エレクトロン株式会社 被処理基体を処理する方法、及びプラズマ処理装置
JP6063264B2 (ja) 2012-09-13 2017-01-18 東京エレクトロン株式会社 被処理基体を処理する方法、及びプラズマ処理装置
JP6035117B2 (ja) * 2012-11-09 2016-11-30 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
JP5956933B2 (ja) * 2013-01-15 2016-07-27 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP6255187B2 (ja) * 2013-08-20 2017-12-27 東京エレクトロン株式会社 シリコン酸化膜をエッチングする方法
JP6157385B2 (ja) * 2014-03-11 2017-07-05 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
JP2016157793A (ja) * 2015-02-24 2016-09-01 東京エレクトロン株式会社 エッチング方法
JP6637838B2 (ja) * 2016-05-26 2020-01-29 東京エレクトロン株式会社 プラズマ処理方法
KR102411067B1 (ko) 2017-05-10 2022-06-21 삼성전자주식회사 3차원 반도체 장치의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1220483A (zh) * 1997-12-19 1999-06-23 日本电气株式会社 蚀刻方法
CN1647263A (zh) * 2002-04-02 2005-07-27 陶氏环球技术公司 用于图形化双波纹互连的三层掩膜结构
CN101320706A (zh) * 2007-06-07 2008-12-10 台湾积体电路制造股份有限公司 形成多层半导体结构与其双层镶嵌凹陷的方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7988816B2 (en) * 2004-06-21 2011-08-02 Tokyo Electron Limited Plasma processing apparatus and method
US20060071301A1 (en) * 2004-10-06 2006-04-06 Luo Shing A Silicon rich dielectric antireflective coating
JP5323306B2 (ja) 2006-07-12 2013-10-23 東京エレクトロン株式会社 プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
US20080014755A1 (en) 2006-07-12 2008-01-17 Tokyo Electron Limited Plasma etching method and computer-readable storage medium
JP2008028022A (ja) * 2006-07-19 2008-02-07 Tokyo Electron Ltd プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
KR100965775B1 (ko) * 2007-09-12 2010-06-24 주식회사 하이닉스반도체 반도체 소자의 미세패턴 형성방법
WO2009085597A2 (en) * 2007-12-21 2009-07-09 Lam Research Corporation Cd bias loading control with arc layer open
JP5226296B2 (ja) * 2007-12-27 2013-07-03 東京エレクトロン株式会社 プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
JP2010041028A (ja) * 2008-07-11 2010-02-18 Tokyo Electron Ltd 基板処理方法
JP5289863B2 (ja) * 2008-08-28 2013-09-11 東京エレクトロン株式会社 アモルファスカーボンナイトライド膜の形成方法、多層レジスト膜、半導体装置の製造方法および制御プログラムが記憶された記憶媒体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1220483A (zh) * 1997-12-19 1999-06-23 日本电气株式会社 蚀刻方法
CN1647263A (zh) * 2002-04-02 2005-07-27 陶氏环球技术公司 用于图形化双波纹互连的三层掩膜结构
CN101320706A (zh) * 2007-06-07 2008-12-10 台湾积体电路制造股份有限公司 形成多层半导体结构与其双层镶嵌凹陷的方法

Also Published As

Publication number Publication date
JP5568340B2 (ja) 2014-08-06
US20110250761A1 (en) 2011-10-13
TWI525700B (zh) 2016-03-11
TW201201276A (en) 2012-01-01
JP2011192718A (ja) 2011-09-29
KR20110103356A (ko) 2011-09-20
EP2367199A2 (en) 2011-09-21
KR101772701B1 (ko) 2017-08-29
CN102194686A (zh) 2011-09-21
US8609549B2 (en) 2013-12-17

Similar Documents

Publication Publication Date Title
CN102194686B (zh) 等离子体蚀刻方法
CN101826435B (zh) 等离子蚀刻方法及等离子蚀刻装置
CN102655086B (zh) 半导体器件的制造方法
JP6035117B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
JP4912907B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
JP5064319B2 (ja) プラズマエッチング方法、制御プログラム及びコンピュータ記憶媒体
CN101521158A (zh) 等离子体蚀刻方法和等离子体蚀刻装置
JP5934523B2 (ja) 半導体装置の製造方法及びコンピュータ記録媒体
TW200952064A (en) Plasma etching method and computer-readable storage medium
CN101471257A (zh) 等离子体蚀刻方法、等离子体蚀刻装置和控制程序
JP4652140B2 (ja) プラズマエッチング方法、制御プログラム、コンピュータ記憶媒体
JP2014096500A (ja) プラズマエッチング方法及びプラズマエッチング装置
CN101609799B (zh) 等离子体蚀刻方法和等离子体蚀刻装置
JP5804978B2 (ja) プラズマエッチング方法及びコンピュータ記録媒体
JP2008172184A (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
JP5840973B2 (ja) 半導体装置の製造方法及びコンピュータ記録媒体
JP5089871B2 (ja) 半導体装置の製造方法
JP2007116031A (ja) 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体
JP4800077B2 (ja) プラズマエッチング方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140528