KR100766498B1 - 반도체 패키지 및 그 제조방법 - Google Patents

반도체 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR100766498B1
KR100766498B1 KR1020060100429A KR20060100429A KR100766498B1 KR 100766498 B1 KR100766498 B1 KR 100766498B1 KR 1020060100429 A KR1020060100429 A KR 1020060100429A KR 20060100429 A KR20060100429 A KR 20060100429A KR 100766498 B1 KR100766498 B1 KR 100766498B1
Authority
KR
South Korea
Prior art keywords
insulator
semiconductor chip
substrate
modulus
window
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020060100429A
Other languages
English (en)
Inventor
변형직
정소영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060100429A priority Critical patent/KR100766498B1/ko
Priority to US11/901,815 priority patent/US20080088037A1/en
Application granted granted Critical
Publication of KR100766498B1 publication Critical patent/KR100766498B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H10W74/117—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/40—Encapsulations, e.g. protective coatings characterised by their materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/121—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by multiple encapsulations, e.g. by a thin protective coating and a thick encapsulation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/015—Manufacture or treatment of bond wires
    • H10W72/01515—Forming coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
    • H10W72/07352—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in structures or sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07553—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/321—Structures or relative sizes of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/865—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로, 본 발명의 반도체 패키지는, 반도체 칩에 부착된 기판과, 상기 반도체 칩과 기판을 전기적으로 연결시키는 와이어와, 상기 반도체 칩을 외부와 전기적으로 연결시키는 외부접속단자와, 상기 와이어 및 그 주변을 봉지하며 물성이 상이한 절연체들로 구성된 봉지제를 포함하고, 본 발명의 반도체 패키지의 제조방법은, 반도체 패키지의 창을 낮은 모듈러스를 갖는 봉지제로 1차 봉지하고 높은 모듈러스를 갖는 봉지제로 2차 봉지하는 것을 특징으로 한다.
반도체 패키지, 센터 패드, 봉지제, 모듈러스

Description

반도체 패키지 및 그 제조방법{SEMICONDUCTOR PACKAGE AND METHOD FOR MANUFACTURING THE SAME}
도 1은 종래 기술에 따른 반도체 패키지를 도시한 단면도.
도 2 내지 5는 본 발명의 실시예에 따른 반도체 패키지의 제조방법을 나타내는 단면도.
도 6은 본 발명의 실시예에 따른 반도체 패키지를 이용한 듀얼 스택 패키지의 일례를 도시한 단면도.
도 7은 본 발명의 변형 실시예에 따른 반도체 패키지를 도시한 단면도.
< 도면의 주요부분에 대한 부호의 설명 >
100; 반도체 패키지 112; 반도체 칩의 패드
110; 반도체 칩 120; 기판
122, 123, 124; 기판의 패드 126; 창(window)
130; 본딩 와이어 132; 제1 절연체
134; 제2 절연체 136; 봉지제
140; 솔더볼
본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로, 보다 구체적으로는 신뢰성을 향상시킬 수 있는 반도체 패키지 및 그 제조방법에 관한 것이다.
일반적으로, 반도체 패키지는 반도체 칩과 기판이 접착되고, 본딩 와이어에 의해 반도체 칩이 기판과 전기적으로 접속되며, 절연체에 의해 본딩 와이어 및 반도체 칩이 외부의 수분이나 오염으로부터 보호되는 구조를 갖는다. 반도체 패키지는 기판에 부착된 솔더볼 어레이를 더 갖는다. 솔더볼은 외부와의 입출력 단자로서 역할을 수행한다. 반도체 칩을 본딩 와이어와 전기적으로 연결시키는 패드는 반도체 칩의 에지 또는 센터에 마련된다. 패드가 반도체 칩의 센터에 마련된 이른바 센터 패드 구조를 갖는 반도체 패키지는 에지 패드 구조에 비해 본딩 와이어의 길이가 줄어들게 되므로 본딩 와이어의 손상이나 불량 및 기타 신호전달의 지연 등의 문제점이 해결되는 장점이 있다.
도 1은 종래 기술에 따른 센터 패드 구조를 갖는 반도체 패키지를 도시한 단면도이다. 도 1을 참조하면, 종래의 센터 패드 구조를 갖는 반도체 패키지(1)는 반도체 칩(10) 상에 접착제(14)를 매개로 기판(20)이 부착되어 있다. 기판(20)의 중심부에는 개구된 창(26;Window)이 형성되고, 창(26)을 통해 반도체 칩(10)의 센터에 형성된 패드(12)가 노출되어 있다. 기판(20)에는 절연층(27)에 의해 보호되는 패드(22)가 마련되어 있다. 선택적으로 기판(20)에는 절연층(28)과 그 절연층(28)에 의해 보호되는 패드가 더 포함될 수 있다. 반도체 칩(10)의 패드(12)와 기판(20)의 패드(22)는 창(26)을 통해 본딩 와이어(30)에 의해 전기적으로 연결된다. 기판(20)에는 또한 외부접속단자인 솔더볼(40)이 부착되어 있다. 창(26)은 봉지제로서 절연체(32)에 의해 채워져 패드(12,22)와 본딩 와이어(30)를 수분이나 오염물로부터 보호한다.
종래의 반도체 패키지(1)는 창(26)을 채우는 절연체(32)에 의해 그 전기적 특성 및 신뢰성이 의존된다. 예를 들어, 절연체(32)로서 낮은 모듈러스(low modulus)를 갖는 물질을 채택할 경우 반도체 패키지(1)의 신뢰성과 관련된 TC(Temperature Cycle), HTS(High Temperature Storage) 등을 진행할 때 절연체(32)가 팽창하여 본딩 와이어(30)에 인장력이 생기고 이에 따라 본딩 와이어(30)가 끊어지는 현상이 발생한다.
이의 해결책으로서 절연체(32)로서 높은 모듈러스(high modulus)를 갖는 물질을 채택할 경우 기판(20)이 휘는 현상이 초래되어 반도체 패키지(1)를 적층하는데 문제점이 발생한다. 또한, 열팽창계수(CTE)의 차이로 인해 기판(20)과 절연체(32)와의 계면에 크랙(crack)이 생겨나는 문제점이 있다.
본 발명은 상술한 종래 기술상의 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 신뢰성을 향상시킬 수 있는 반도체 패키지 및 그 제조방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체 패키지 및 그 제조방법은 창을 채우는 절연체를 모듈러스가 상이한 물질들로 구성함으로써 절연체의 팽창에 의해 발생되는 문제는 물론 열에 의한 신뢰도 문제를 동시에 해결하는 것을 특징으로 한다.
상기 특징을 구현할 수 있는 본 발명의 일 실시예에 따른 반도체 패키지는, 반도체 칩과; 상기 반도체 칩에 부착된 기판과; 상기 반도체 칩과 기판을 전기적으로 연결시키는 와이어와; 상기 반도체 칩을 외부와 전기적으로 연결시키는 외부접속단자와; 상기 와이어 및 그 주변을 봉지하며 물성이 상이한 복수의 절연체들로 구성된 봉지제를 포함하는 것을 특징으로 한다.
본 일 실시예의 반도체 패키지에 있어서, 상기 물성은 상기 절연체의 모듈러스이다.
본 일 실시예의 반도체 패키지에 있어서, 상기 봉지제는 제1 절연체와 상기 제1 절연체를 덮는 제2 절연체를 포함한다. 상기 제1 절연체는 상기 제2 절연체에 비해 낮은 모듈러스를 가진다. 상기 제2 절연체는 상기 제1 절연체에 비해 높은 모듈러스를 가진다.
본 일 실시예의 반도체 패키지에 있어서, 상기 봉지제는 상기 제1 및 제2 절연체 사이에 배치되며, 상기 제1 절연체에 비해 높으나 상기 제2 절연체 보다는 낮은 모듈러스를 갖는 제3 절연체를 더 포함한다.
상기 특징을 구현할 수 있는 본 발명의 다른 실시예에 따른 반도체 패키지는, 반도체 칩과; 상기 반도체 칩에 부착되고 상기 반도체 칩의 일부를 개방시키는 창이 구비된 기판과; 상기 창을 통해 상기 반도체 칩과 기판을 전기적으로 연결시키는 와이어와; 상기 기판에 부착되어 상기 반도체 칩을 외부와 전기적으로 연결시 키는 외부접속단자와; 상기 창을 봉지하며 각각 상이한 모듈러스를 갖는 다수개의 절연체들로 구성된 봉지제를 포함하는 것을 특징으로 한다.
본 다른 실시예의 반도체 패키지에 있어서, 상기 절연체는 상기 창에 의해 개방된 반도체 칩의 센터를 덮는 제1 모듈러스를 갖는 제1 절연체와, 상기 제1 절연체를 덮으며 상기 제1 모듈러스에 비해 큰 제2 모듈러스를 갖는 제2 절연체를 포함한다.
본 다른 실시예의 반도체 패키지에 있어서, 상기 제1 절연체는 3 ~ 300 MPa의 모듈러스를 갖는 열경화성 수지를 포함한다. 상기 제2 절연체는 5 ~ 10 GPa의 모듈러스를 갖는 열경화성 수지를 포함한다. 상기 제1 절연체는 실리콘 수지를 포함한다. 상기 제2 절연체는 에폭시 수지를 포함한다.
본 다른 실시예의 반도체 패키지에 있어서, 상기 절연체는 상기 제1 및 제2 절연체 사이에 배치되고 상기 제1 모듈러스에 비해 크고 상기 제2 모듈러스에 비해 작은 제3 모듈러스를 갖는 제3 절연체를 더 포함한다.
본 다른 실시예의 반도체 패키지에 있어서, 상기 제1 절연체는 상기 창의 50 내지 70 %의 체적을 차지한다.
본 다른 실시예의 반도체 패키지에 있어서, 상기 반도체 칩은 상기 기판이 부착되는 활성면과 그 반대면인 비활성면을 구비한다. 상기 활성면의 센터에는 상기 와이어와 전기적으로 연결되는 제1 패드를 포함한다.
본 다른 실시예의 반도체 패키지에 있어서, 상기 기판은 상기 반도체 칩의 활성면에 부착되는 하면과 그 반대면인 상면을 구비한다. 상기 상면에는 상기 와이 어에 의해 상기 제1 패드와 전기적으로 연결되는 제2 패드를 포함한다.
본 다른 실시예의 반도체 패키지에 있어서, 상기 외부접속단자는 상기 반도체 칩의 외측에 배치되도록 상기 기판의 상면에 부착된다.
본 다른 실시예의 반도체 패키지에 있어서, 상기 기판의 하면은 제3 패드를 더 포함한다.
상기 특징을 구현할 수 있는 본 발명의 실시예에 따른 반도체 패키지의 제조방법은, 반도체 칩에 창이 구비된 기판을 부착시키는 단계와; 상기 창을 통해 상기 반도체 칩과 기판을 전기적으로 연결시키는 단계와; 상기 창의 일부를 제1 모듈러스를 갖는 제1 절연체로 1차 봉지하는 단계와; 상기 제1 절연체를 상기 제1 모듈러스에 비해 큰 제2 모듈러스를 갖는 제2 절연체로 2차 봉지하는 단계와; 상기 기판에 외부접속단자를 부착시키는 단계를 포함하는 것을 특징으로 한다.
본 실시예의 반도체 패키지의 제조방법에 있어서, 상기 반도체 칩에 창이 구비된 기판을 부착시키는 단계는; 상기 반도체 칩의 활성면 일부가 상기 창에 의해 개방되도록, 상기 반도체 칩의 활성면과 상기 기판의 하면 사이에 접착제를 개재시켜 상기 반도체 칩의 활성면과 상기 기판의 하면을 접착시키는 단계를 포함한다.
본 실시예의 반도체 패키지의 제조방법에 있어서, 상기 반도체 칩과 기판을 전기적으로 연결시키는 단계는; 상기 창에 의해 개방된 상기 반도체 칩의 활성면과 상기 기판의 상면을 상기 창을 통과하는 전도성 와이어를 매개로 전기적으로 연결시키는 단계를 포함한다.
본 실시예의 반도체 패키지의 제조방법에 있어서, 상기 1차 봉지하는 단계 는; 상기 제1 절연체로서 제1 열경화성 수지를 채택하고, 상기 창에 의해 개방된 상기 반도체 칩의 활성면 상에 상기 제1 열경화성 수지를 도포하고 경화시키는 단계를 포함한다.
본 실시예의 반도체 패키지의 제조방법에 있어서, 상기 제1 열경화성 수지를 도포하고 경화시키는 단계는; 상기 제1 열경화성 수지로서 실리콘 수지를 채택하고, 상기 실리콘 수지가 상기 창의 50 내지 70% 체적을 차지하도록 도포하는 단계를 포함한다.
본 실시예의 반도체 패키지의 제조방법에 있어서, 상기 2차 봉지하는 단계는; 상기 제2 절연체로서 제2 열경화성 수지를 채택하고, 상기 제1 열경화성 수지 상에 상기 제2 열경화성 수지를 도포하고 경화시키는 단계를 포함한다.
본 실시예의 반도체 패키지의 제조방법에 있어서, 상기 제2 열경화성 수지를 도포하고 경화시키는 단계는; 상기 제2 열경화성 수지로서 에폭시 수지를 채택하고, 상기 에폭시 수지를 상기 제1 열경화성 수지 상에 도포하고 경화시키는 단계를 포함한다.
본 실시예의 반도체 패키지의 제조방법에 있어서, 상기 기판에 외부접속단자를 부착시키는 단계는; 상기 외부접속단자가 상기 반도체 칩의 외측에 배치되도록 상기 기판의 상면에 부착시키는 단계를 포함한다.
본 실시예의 반도체 패키지의 제조방법에 있어서, 상기 1차 봉지하는 단계와 상기 2차 봉지하는 단계 사이에; 상기 제1 절연체를 상기 제1 모듈러스에 비해 크고 상기 제2 모듈러스에 비해 작은 제3 모듈러스를 갖는 제3 절연체로 봉지하는 단 계를 더 포함한다.
본 발명에 의하면, 센터 패드 구조를 갖는 반도체 패키지의 창(window)을 1차로 낮은 모듈러스를 갖는 봉지제(encapsulant)로 봉지(encapsulation)하고 2차로 높은 모듈러스를 갖는 봉지제(encapsulant)로 봉지한다. 따라서, 반도체 패키지의 제조나 동작 및 기타 신뢰성 테스트시 낮은 모듈러스의 봉지제의 팽창을 높은 모듈러스의 봉지제가 억압하게 된다.
이하, 본 발명에 따른 반도체 패키지 및 그 제조방법을 첨부한 도면을 참조로 하여 상세히 설명한다.
본 발명과 종래 기술과 비교한 이점은 첨부된 도면을 참조한 상세한 설명과 특허청구범위를 통하여 명백하게 될 것이다. 특히, 본 발명은 특허청구범위에서 잘 지적되고 명백하게 청구된다. 그러나, 본 발명은 첨부된 도면과 관련해서 다음의 상세한 설명을 참조함으로써 가장 잘 이해될 수 있다. 도면에 있어서 동일한 참조부호는 다양한 도면을 통해서 동일한 구성요소를 나타낸다.
(실시예)
도 2 내지 도 5는 본 발명의 실시예에 따른 반도체 패키지의 제조방법을 나타내는 단면도들이다.
도 2를 참조하면, 반도체 칩(110)과 기판(120)을 준비한다. 반도체 칩(110)은 제1 면(110a)과 그 반대면인 제2 면(110b)을 가지며, 제1 면(110a)은 회로패턴과 다수개의 패드(112)가 형성된 활성면이고, 제2 면(110b)은 비활성면이다. 기 판(120)은 일례로 인쇄회로기판(Printed Circuit Board)이고 반도체 칩(110)의 활성면(110a)과 접촉하는 하면(120b)과 그 반대면인 상면(120a)을 가진다. 기판(120)의 중심부에는 기판(120)을 상하 관통하는 창(126;Window)이 형성된다. 기판(120)의 상면(120a)에는 다수개의 패드(122,123)가 형성되고, 패드(122,123)를 보호하는 절연층(127)이 마련된다. 선택적으로, 기판(120)은 2 레이어(two layer) 구조, 즉 기판(120)의 하면(120b)에도 상면(120a)에서와 같이 다수개의 패드(124)와 패드(124)를 보호하는 절연층(128)이 더 마련될 수 있다.
반도체 칩(110)의 활성면(110a)이 기판(120)의 하면(120b)과 마주보도록 접착제(114)를 매개로 반도체 칩(110) 상에 기판(120)을 마운트한다. 즉, 반도체 칩(110) 상에 기판(120)이 마운트되는 보드-온-칩(Board On Chin) 구조로 형성한다. 기판(120)을 반도체 칩(110) 상에 마운트할 때 반도체 칩(110)의 활성면(110a)에 형성된 패드(112)가 창(126)을 통해 노출되도록 한다. 기판(120)의 하면(120b)에 절연층(128)이 더 형성된 경우 반도체 칩(110)의 활성면(110a)이 접착제(114)를 매개로 절연층(128)과 접착됨으로써 반도체 칩(110) 상에 기판(120)이 마운트된다. 반도체 칩(110) 상에 기판(120)이 마운트되면, 창(126)을 통해 다수개의 본딩 와이어(130)를 주지된 공정으로 형성한다. 본딩 와이어(130)의 일단과 타단이 반도체 칩(110)의 패드(112)와 기판(120)의 패드(122)와 각각 접속됨으로써 반도체 칩(110)과 기판(120)을 전기적으로 연결시킨다. 본딩 와이어(130)는 전도체로 구성되는데, 일례로 금(Au)으로 구성될 수 있다.
도 3을 참조하면, 본딩 와이어(130)와 패드(112,122)를 수분과 오염으로부터 보호하고자 1차로 창(126)을 절연체를 이용하여 봉지(encapsulation)한다. 먼저, 1차로 창(126)의 일부가 봉지되도록 창(126)에 의해 개방된 반도체 칩(110)의 활성면(110a) 상에 절연체(132; 이하, 제1 절연체)를 도포한 후 경화시킨다. 제1 절연체(132)로는 주지된 바와 같이 열경화성 수지(thermosetting resin)를 채택한다. 제1 절연체(132)로서 비교적 큰 모듈러스(Modulus), 즉 영률(Young's Modulus)를 갖는 물질을 채택하게 되면 기판(120)이 휘는 현상이 초래될 가능성이 있으며, 열팽창계수(CTE)의 차이로 인해 기판(120)과 제1 절연체(132)과의 계면 및/또는 반도체 칩(110)과 제1 절연체(132)와의 계면에 크랙(crack)이 생길 가능성이 있게 된다. 따라서, 제1 절연체(132)로 채택되는 열경화성 수지는 비교적 낮은 모듈러스(low modulus)를 갖는 물질을 채택하는 것이 바람직하다.
일례로서, 제1 절연체(132)로는 실리콘 수지(silicon resin), 가령 대략적으로 3 ~ 300 MPa 정도의 모듈러스를 갖는 실리콘 수지를 채택할 수 있다. 후술한 바와 같이, 제1 절연체(132)는 창(126)의 총 체적에서 대략 50% 이상, 예를 들어 약 50 ~ 70% 정도의 체적을 점유하도록 채워질 수 있다. 본딩 와이어(130)는 제1 절연체(132)에 의해 완전히 매립되지 아니하고 그 일부가 노출된 상태일 수 있다. 제1 절연체(132)의 형성은 주지된 방법, 가령 리드 실링(lid sealing)이나 디스펜싱(dispensing) 또는 프린팅(priting) 기법 등을 이용할 수 있다.
도 4를 참조하면, 창(126)이 완전히 봉지되도록 제1 절연체(132)와 패드(122)를 덮도록 절연체(134; 이하, 제2 절연체)를 도포한 후 경화시킨다. 일부가 제1 절연체(132)에 의해 봉지되지 아니한 본딩 와이어(130)는 제2 절연체(136)에 의해 완전히 봉지된다. 제2 절연체(134)는 기판(120) 일부 상에 형성될 수 있다. 제2 절연체(134)는 주지된 바와 같이 열경화성 수지로서 제1 절연체(132)와는 물성이 다른 물질을 채택한다. 제1 절연체(132)가 비교적 낮은 모듈러스를 갖는 수지, 가령 실리콘 수지인 경우 반도체 패키지의 신뢰성과 관련된 TC(Temperature Cycle), HTS(High Temperature Storage) 등을 진행할 때 제1 절연체(132)가 팽창할 수 있다. 제1 절연체(132)가 팽창하게 되면 본딩 와이어(132)에 인장력이 생겨 끊길 염려가 있을 수 있다. 따라서, 제1 절연체(132)의 팽창을 막아줄 수 있는 물질로서 제2 절연체(134)를 형성하여 제1 절연체(132)를 봉지한다. 제2 절연체(134)로는 제1 절연체(132)에 비해 비교적 큰 모듈러스(high modulus)를 갖는 물질을 채택하는 것이 바람직하다.
일례로서, 제2 절연체(134)로는 에폭시 수지(epoxy resin), 가령 대략적으로 5 ~ 10 GPa 정도의 모듈러스를 갖는 에폭시 수지를 채택할 수 있다. 제2 절연체(134)의 형성은 주지된 방법, 가령 리드 실링(lid sealing)이나 디스펜싱(dispensing) 또는 프린팅(priting) 기법 등을 이용할 수 있다. 상술한 바와 같이, 낮은 모듈러스를 갖는 제1 절연체(132)의 도포 및 경화와, 높은 모듈러스를 갖는 제2 절연체(134)의 도포 및 경화에 의해 패드(112,122)와 본딩 와이어(130)를 보호하는 봉지제(136; encapsulant)가 구성된다.
제1 절연체(132)가 창(126)에서 차지하는 양이 너무 적은 경우 제2 절연체(134)가 창(126)에서 차지하는 양이 많아질 수 밖에 없고 따라서 반도체 칩(110)이나 기판(120)이 휘거나, 반도체 칩(110)과 봉지제(136)와의 계면 및/또는 기 판(120)과 봉지제(136)와의 계면에서 크랙이 발생할 염려가 있다. 반대로, 제1 절연체(132)가 창(126)에서 차지하는 양이 너무 많게 되면 제1 절연체(132)의 팽창을 제2 절연체(134)가 충분히 막을 수 없을 수 있게 된다. 따라서, 제1 절연체(132)는 창(126)의 총 체적에서 대략 50% 이상, 예를 들어 약 50 ~ 70% 정도의 체적을 점유하도록 채워지는 바람직하다.
도 5를 참조하면, 기판(120)의 상면(120a)에 형성된 다수개의 패드(123)와 전기적으로 연결되도록 외부접속단자의 일례로서 다수개의 솔더볼(140)을 기판(120) 상에 부착시켜 반도체 패키지(100), 즉 모노 스택 패키지(MSP)를 구성한다. 솔더볼(140)은 반도체 칩(110)의 외측 영역(A)에 배치되도록 한다. 본 실시예의 반도체 패키지(100)는 반도체 칩(110)의 외측으로 솔더볼(140)이 배치된 이른바 팬 아웃(Fan Out) 구조이다. 솔더볼(140)의 최상단부(140a)가 봉지제(136)의 최상단부(136a)에 비해 높도록 한다. 이에 따라, 다수개의 반도체 패키지(100)가 적층되기에 용이하고, 또한 반도체 패키지(100)가 외부 기판에 실장될 때 봉지제(136)가 외부 기판에 접촉되는 것이 억제된다.
상술한 일련의 단계에 의해 형성되는 반도체 패키지(100)는 반도체 칩(110)의 센터에 패드(112)가 형성되고 기판(120)의 센터에 창(126)이 형성되어, 창(126)을 통해 본딩 와이어(130)가 기판(120)과 반도체 칩(110)을 전기적으로 연결시킨 이른바 센터 패드(Center Pad) 구조이다. 본딩 와이어(130)와 패드(112,122)를 보호하는 봉지제(136)는 낮은 모듈러스의 제1 절연체(132)와 높은 모듈러스의 제2 절연체(134)로 구성되어, 제1 절연체(132)의 팽창을 제2 절연체(134)가 막아준다.
도 6은 본 발명의 실시예에 따른 반도체 패키지가 2중으로 적층된 듀얼 스택 패키지(DSP)의 일례를 도시한 단면도이다.
도 6을 참조하면, 듀얼 스택 패키지(1000)는 2개의 반도체 패키지(100,100')가 상하로 적층된 것이다. 반도체 패키지(100; 이하, 제1 반도체 패키지)는 상술한 일련의 단계로 구성된 것이고, 반도체 패키지(100'; 이하, 제2 반도체 패키지) 역시 이와 같다. 제1 반도체 패키지(100)와 제2 반도체 패키지(100')는 제1 반도체 패키지(100)의 기판(120)의 상면(120a)이 제2 반도체 패키지(100')의 반도체 칩(110')의 하면(110b')과 마주보도록 적층된다. 제1 반도체 패키지(100)와 제2 반도체 패키지(100')와의 전기적 연결은 제1 반도체 패키지(100)의 솔더볼(140)이 제2 반도체 패키지(100')의 패드(124')에 전기적으로 접속됨으로써 구현된다. 제2 반도체 패키지(100')의 솔더볼(140')은 외부 기판(미도시)과 전기적으로 연결된다.
제1 반도체 패키지(100)의 봉지제(136)는 낮은 모듈러스를 갖는 제1 절연체(132)와 높은 모듈러스를 갖는 제2 절연체(134)로 구성된다. 제2 반도체 패키지(100') 역시 봉지제(136')도 역시 이와 같다. 따라서, 이미 언급한 바와 같이 기판(120,120')이나 반도체 칩(110,110')이 휘거나 크랙 발생 등이 발생되지 아니하므로 반도체 패키지(100,100')를 적층하는데 있어 적층 불량이 일으킬 여지가 없어지거나 최소화된다.
듀얼 스택 패키지(1000)의 보호를 위해 보호층 역할을 하는 절연체로 구성된 캡(152;Cap)이 솔더볼(150)의 매개로 제1 반도체 패키지(100)의 기판(120)의 하면(120b)에 더 부착될 수 있다. 여기서의 솔더볼(150)은 외부접속단자로서의 역할 을 하지 아니할 것이다.
(변형 실시예)
도 7은 본 발명의 변형 실시예에 따른 반도체 패키지를 도시한 단면도이다.
도 7을 참조하면, 본 변형 실시예의 반도체 패키지(200)는 앞서 설명한 반도체 패키지(100)의 제조 방법과 동일한 공정에 의해 형성된다. 다만, 봉지제(236)는 제1 절연체(232)의 도포와 경화, 제2 절연체(233)의 도포와 경화, 및 제3 절연체(234)의 도포 및 경화에 의해 구성된 3중 구조이다. 제1 절연체(232)는 제2 및 제3 절연체(233,234)에 비해 비교적 낮은 모듈러스를 갖는 열경화성 수지를 채택하고, 제3 절연체(234)는 제1 및 제2 절연체(232,233)에 비해 비교적 높은 모듈러스를 갖는 열경화성 수지를 채택하고, 제2 절연체(233)는 제1 절연체(232)보다는 높고 제3 절연체(234)보다는 낮은 모듈러스를 갖는 열경화성 수지를 채택한다. 일례로서, 제1 절연체(232)는 대략 3 ~ 300 MPa 정도의 모듈러스를 갖는 실리콘 수지를 채택하고, 제3 절연체(234)는 대략 5 ~ 10 GPa 정도의 모듈러스를 갖는 에폭시 수지를 채택하고, 제2 절연체(233)는 중간 정도의 모듈러스를 갖는 실리콘 수지, 에폭시 수지, 폴리이미드 수지, BT(bismaleimide triazine) 수지, FR4 수지 및 기타 열경화성 수지를 임의적으로 채택할 수 있다.
지금까지는 반도체 칩의 센터를 개방시킨 창을 구비한 소위 센터 패드 구조의 반도체 패키지에 대하여 설명하였으나 본 발명은 봉지제를 사용하는 모든 반도체 패키지에 대하여 적용가능하다는 것에 유의하여야 할 것이다, 즉, 어떠한 반도 체 패키지의 봉지제를 모듈러스가 상이한 절연체들로 구성할 수 있다.
이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니며, 본 발명의 요지를 벗어나지 않는 범위 내에서 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 할 것이다.
이상에서 상세히 설명한 바와 같이, 본 발명에 의하면, 반도체 패키지의 창을 낮은 모듈러스를 갖는 봉지제(encapsulant)로 1차 봉지(encapsulation)하고 높은 모듈러스를 갖는 봉지제로 2차 봉지한다. 따라서, 반도체 패키지를 제조하는 과정이나 실제 동작 중 및 기타 신뢰성 테스트시 낮은 모듈러스의 봉지제의 팽창을 높은 모듈러스의 봉지제가 억압함으로써 반도체 패키지의 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (21)

  1. 반도체 칩과;
    상기 반도체 칩에 부착된 기판과;
    상기 반도체 칩과 기판을 전기적으로 연결시키는 와이어와;
    상기 반도체 칩을 외부와 전기적으로 연결시키는 외부접속단자와;
    상기 와이어 및 그 주변을 봉지하며 물성이 상이한 복수의 절연체들로 구성된 봉지제;
    를 포함하는 것을 특징으로 하는 반도체 패키지.
  2. 제1항에 있어서,
    상기 물성은 상기 절연체의 모듈러스인 것을 특징으로 하는 반도체 패키지.
  3. 제2항에 있어서,
    상기 봉지제는 제1 절연체와 상기 제1 절연체를 덮는 제2 절연체를 포함하고, 상기 제1 절연체는 상기 제2 절연체에 비해 낮은 모듈러스를 가지는 것을 특징으로 하는 반도체 패키지.
  4. 제3항에 있어서,
    상기 봉지제는 상기 제1 및 제2 절연체 사이에 배치되며, 상기 제1 절연체에 비해 높으나 상기 제2 절연체 보다는 낮은 모듈러스를 갖는 제3 절연체를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  5. 반도체 칩과;
    상기 반도체 칩에 부착되고 상기 반도체 칩의 일부를 개방시키는 창이 구비된 기판과;
    상기 창을 통해 상기 반도체 칩과 기판을 전기적으로 연결시키는 와이어와;
    상기 기판에 부착되어 상기 반도체 칩을 외부와 전기적으로 연결시키는 외부접속단자와;
    상기 창을 봉지하며 각각 상이한 모듈러스를 갖는 다수개의 절연체들로 구성된 봉지제;
    를 포함하는 것을 특징으로 하는 반도체 패키지.
  6. 제5항에 있어서,
    상기 절연체는 상기 창에 의해 개방된 반도체 칩의 센터를 덮는 제1 모듈러스를 갖는 제1 절연체와, 상기 제1 절연체를 덮으며 상기 제1 모듈러스에 비해 큰 제2 모듈러스를 갖는 제2 절연체를 포함하는 것을 특징으로 하는 반도체 패키지.
  7. 제6항에 있어서,
    상기 제1 절연체는 3 ~ 300 MPa의 모듈러스를 갖는 열경화성 수지를 포함하 고, 상기 제2 절연체는 5 ~ 10 GPa의 모듈러스를 갖는 열경화성 수지를 포함하는 것을 특징으로 하는 반도체 패키지.
  8. 제7항에 있어서,
    상기 제1 절연체는 실리콘 수지를 포함하고, 상기 제2 절연체는 에폭시 수지를 포함하는 것을 특징으로 하는 반도체 패키지.
  9. 제6항에 있어서,
    상기 절연체는 상기 제1 및 제2 절연체 사이에 배치되고 상기 제1 모듈러스에 비해 크고 상기 제2 모듈러스에 비해 작은 제3 모듈러스를 갖는 제3 절연체를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  10. 제5항에 있어서,
    상기 제1 절연체는 상기 창의 50 내지 70 %의 체적을 차지하는 것을 특징으로 하는 반도체 패키지.
  11. 제5항에 있어서,
    상기 반도체 칩은 상기 기판이 부착되는 활성면과 그 반대면인 비활성면을 구비하고, 상기 활성면의 센터에는 상기 와이어와 전기적으로 연결되는 제1 패드를 포함하는 것을 특징으로 하는 반도체 패키지.
  12. 제11항에 있어서,
    상기 기판은 상기 반도체 칩의 활성면에 부착되는 하면과 그 반대면인 상면을 구비하고, 상기 상면에는 상기 와이어에 의해 상기 제1 패드와 전기적으로 연결되는 제2 패드를 포함하는 것을 특징으로 하는 반도체 패키지.
  13. 제12항에 있어서,
    상기 외부접속단자는 상기 반도체 칩의 외측에 배치되도록 상기 기판의 상면에 부착된 것을 특징으로 하는 반도체 패키지.
  14. 제12항에 있어서,
    상기 기판의 하면은 제3 패드를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  15. 반도체 칩에 창이 구비된 기판을 부착시키는 단계와;
    상기 창을 통해 상기 반도체 칩과 기판을 전기적으로 연결시키는 단계와;
    상기 창의 일부를 제1 모듈러스를 갖는 제1 절연체로 1차 봉지하는 단계와;
    상기 제1 절연체를 상기 제1 모듈러스에 비해 큰 제2 모듈러스를 갖는 제2 절연체로 2차 봉지하는 단계와;
    상기 기판에 외부접속단자를 부착시키는 단계;
    를 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  16. 제15항에 있어서,
    상기 반도체 칩에 창이 구비된 기판을 부착시키는 단계는;
    상기 반도체 칩의 활성면 일부가 상기 창에 의해 개방되도록, 상기 반도체 칩의 활성면과 상기 기판의 하면 사이에 접착제를 개재시켜 상기 반도체 칩의 활성면과 상기 기판의 하면을 접착시키는 단계를 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  17. 제16항에 있어서,
    상기 반도체 칩과 기판을 전기적으로 연결시키는 단계는;
    상기 창에 의해 개방된 상기 반도체 칩의 활성면과 상기 기판의 상면을 상기 창을 통과하는 전도성 와이어를 매개로 전기적으로 연결시키는 단계를 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  18. 제16항에 있어서,
    상기 1차 봉지하는 단계는;
    상기 제1 절연체로서 실리콘 수지를 채택하고, 상기 창에 의해 개방된 상기 반도체 칩의 활성면 상에 상기 실리콘 수지를 도포하고 경화시키는 단계를 포함하되, 상기 실리콘 수지가 상기 창의 50 내지 70% 체적을 차지하도록 도포하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  19. 제18항에 있어서,
    상기 2차 봉지하는 단계는;
    상기 제2 절연체로서 에폭시 수지를 채택하고, 상기 에폭시 수지를 상기 실리콘 수지 상에 도포하고 경화시키는 단계를 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  20. 제15항에 있어서,
    상기 기판에 외부접속단자를 부착시키는 단계는;
    상기 외부접속단자가 상기 반도체 칩의 외측에 배치되도록 상기 기판의 상면에 부착시키는 단계를 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  21. 제15항에 있어서,
    상기 1차 봉지하는 단계와 상기 2차 봉지하는 단계 사이에;
    상기 제1 절연체를 상기 제1 모듈러스에 비해 크고 상기 제2 모듈러스에 비해 작은 제3 모듈러스를 갖는 제3 절연체로 봉지하는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.
KR1020060100429A 2006-10-16 2006-10-16 반도체 패키지 및 그 제조방법 Expired - Fee Related KR100766498B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060100429A KR100766498B1 (ko) 2006-10-16 2006-10-16 반도체 패키지 및 그 제조방법
US11/901,815 US20080088037A1 (en) 2006-10-16 2007-09-19 Semiconductor package and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060100429A KR100766498B1 (ko) 2006-10-16 2006-10-16 반도체 패키지 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100766498B1 true KR100766498B1 (ko) 2007-10-15

Family

ID=39302398

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060100429A Expired - Fee Related KR100766498B1 (ko) 2006-10-16 2006-10-16 반도체 패키지 및 그 제조방법

Country Status (2)

Country Link
US (1) US20080088037A1 (ko)
KR (1) KR100766498B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7678610B2 (en) * 2004-10-28 2010-03-16 UTAC-United Test and Assembly Test Center Ltd. Semiconductor chip package and method of manufacture
JP4968371B2 (ja) * 2010-06-30 2012-07-04 大日本印刷株式会社 センサデバイスの製造方法及びセンサデバイス
US20250079281A1 (en) * 2023-08-30 2025-03-06 Qualcomm Incorporated Package substrate employing film substrate and an outer pre-impregnated (ppg) substrate(s) to support high density bump and wire bond connections, and related hybrid integrated circuit (ic) packages and fabrication methods

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001298108A (ja) 2000-04-14 2001-10-26 Cmk Corp チップ・スケール・パッケージ
JP2002093950A (ja) 2000-09-20 2002-03-29 Mitsui Mining & Smelting Co Ltd 電子部品の実装方法および電子部品実装体
KR20030045224A (ko) * 2001-12-01 2003-06-11 삼성전자주식회사 와이어 본딩 방식의 칩 스케일 패키지 및 그 제조방법
KR20060079996A (ko) * 2005-01-04 2006-07-07 삼성전자주식회사 칩 스케일 패키지 및 그 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6835898B2 (en) * 1993-11-16 2004-12-28 Formfactor, Inc. Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures
US5719440A (en) * 1995-12-19 1998-02-17 Micron Technology, Inc. Flip chip adaptor package for bare die
JP2000138317A (ja) * 1998-10-31 2000-05-16 Anam Semiconductor Inc 半導体装置及びその製造方法
US6531335B1 (en) * 2000-04-28 2003-03-11 Micron Technology, Inc. Interposers including upwardly protruding dams, semiconductor device assemblies including the interposers, and methods
US6791168B1 (en) * 2002-07-10 2004-09-14 Micron Technology, Inc. Semiconductor package with circuit side polymer layer and wafer level fabrication method
KR100499289B1 (ko) * 2003-02-07 2005-07-04 삼성전자주식회사 패턴 리드를 갖는 반도체 패키지 및 그 제조 방법
DE10332009B4 (de) * 2003-07-14 2008-01-31 Infineon Technologies Ag Halbleiterbauelement mit elektromagnetischer Abschirmvorrichtung
US20050062152A1 (en) * 2003-09-24 2005-03-24 Chung-Che Tsai Window ball grid array semiconductor package with substrate having opening and mehtod for fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001298108A (ja) 2000-04-14 2001-10-26 Cmk Corp チップ・スケール・パッケージ
JP2002093950A (ja) 2000-09-20 2002-03-29 Mitsui Mining & Smelting Co Ltd 電子部品の実装方法および電子部品実装体
KR20030045224A (ko) * 2001-12-01 2003-06-11 삼성전자주식회사 와이어 본딩 방식의 칩 스케일 패키지 및 그 제조방법
KR20060079996A (ko) * 2005-01-04 2006-07-07 삼성전자주식회사 칩 스케일 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
US20080088037A1 (en) 2008-04-17

Similar Documents

Publication Publication Date Title
US8035127B2 (en) Packaging substrate structure with a semiconductor chip embedded therein
US6404049B1 (en) Semiconductor device, manufacturing method thereof and mounting board
KR100401020B1 (ko) 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지
US6323066B2 (en) Heat-dissipating structure for integrated circuit package
JP3407184B2 (ja) パッケージされた集積回路素子及びその製造方法
KR101398404B1 (ko) 기계적으로 분리된 리드 부착물을 갖는 플라스틱오버몰딩된 패키지들
US20020140085A1 (en) Semiconductor package including passive elements and method of manufacture
JP2010010301A (ja) 半導体装置及びその製造方法
US20020079570A1 (en) Semiconductor package with heat dissipating element
KR101059629B1 (ko) 반도체 패키지 제조방법
US20080237855A1 (en) Ball grid array package and its substrate
CN100585839C (zh) 芯片封装结构与芯片封装工艺
CN101471307B (zh) 半导体封装体及其制造方法
US20030111716A1 (en) Wirebonded multichip module
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
US7432601B2 (en) Semiconductor package and fabrication process thereof
US6265768B1 (en) Chip scale package
KR100766498B1 (ko) 반도체 패키지 및 그 제조방법
US20220148955A1 (en) Semiconductor package
US20040061209A1 (en) Strengthened window-type semiconductor package
JP3568402B2 (ja) 半導体装置
US6710434B1 (en) Window-type semiconductor package and fabrication method thereof
CN113990807B (zh) 芯片封装结构
US6822323B1 (en) Semiconductor package having more reliable electrical conductive patterns
KR100401018B1 (ko) 반도체패키지를 위한 웨이퍼의 상호 접착 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20101006

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20101006

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000