JPH09139476A - Ceramic electrode for ferroelectric capacitor - Google Patents

Ceramic electrode for ferroelectric capacitor

Info

Publication number
JPH09139476A
JPH09139476A JP7295670A JP29567095A JPH09139476A JP H09139476 A JPH09139476 A JP H09139476A JP 7295670 A JP7295670 A JP 7295670A JP 29567095 A JP29567095 A JP 29567095A JP H09139476 A JPH09139476 A JP H09139476A
Authority
JP
Japan
Prior art keywords
ferroelectric
electrode
film
layer
compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7295670A
Other languages
Japanese (ja)
Other versions
JP3419974B2 (en
Inventor
Koji Watabe
浩司 渡部
Miho Sadamoto
美保 貞本
Akio Machida
暁夫 町田
Naohiro Tanaka
均洋 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP29567095A priority Critical patent/JP3419974B2/en
Publication of JPH09139476A publication Critical patent/JPH09139476A/en
Application granted granted Critical
Publication of JP3419974B2 publication Critical patent/JP3419974B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】 強誘電体の組成ずれと、これによる誘電体特
性の劣化を抑止し、特性の良好な強誘電体キャパシタを
形成すものである。 【解決手段】 強誘電体キャパシタの導電性セラミック
電極からなる上部電極層、下部電極層の少なくとも一方
の電極層において、電極層とキャパシタの強誘電体との
間に、強誘電体に含まれる元素と導電性セラミック電極
に含まれる元素とを少なくともそれぞれ1元素ずつ含ん
でなる良導電性のパイロクロア型構造の化合物からなる
層が配置形成された強誘電体キャパシタのセラミック電
極を構成する。
(57) Abstract: It is intended to form a ferroelectric capacitor having good characteristics by suppressing the composition deviation of the ferroelectric material and the deterioration of the dielectric characteristics due to the composition deviation. In at least one of an upper electrode layer and a lower electrode layer formed of a conductive ceramic electrode of a ferroelectric capacitor, an element contained in the ferroelectric substance between the electrode layer and the ferroelectric substance of the capacitor. A ceramic electrode of a ferroelectric capacitor in which a layer made of a compound having a good conductivity and having a pyrochlore structure containing at least one element each of which is included in the conductive ceramic electrode and one element is included.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、例えばDRAM
(ダイナミック・ランダム・アクセス・メモリ)、FR
AM(フェロエレクトリック・ランダム・アクセス・メ
モリ)等の強誘電体キャパシタ、特に強誘電体メモリに
適用して好適な強誘電体キャパシタ用のセラミック電極
に係わる。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to, for example, a DRAM.
(Dynamic Random Access Memory), FR
The present invention relates to a ferroelectric capacitor such as AM (ferroelectric random access memory), particularly a ceramic electrode for a ferroelectric capacitor suitable for application to a ferroelectric memory.

【0002】[0002]

【従来の技術】従来の半導体メモリ、例えば強誘電体不
揮発性メモリのFRAMは、強誘電体キャパシタを形成
し、そこで強誘電体に誘導分極を生じさせ、その分極の
向きにより情報の記録を行っている。
2. Description of the Related Art In a conventional semiconductor memory, for example, an FRAM of a ferroelectric non-volatile memory, a ferroelectric capacitor is formed, an induced polarization is generated in the ferroelectric, and information is recorded according to the direction of the polarization. ing.

【0003】このような強誘電体キャパシタにおける強
誘電体材料としては、SrTiO3,Bax Sr1-x
iO3 ,PbZrx Ti1-x 3 ,SrBi2 Ta2
9 等の酸化物によって構成することの検討がなされてい
る。
Ferroelectric materials for such a ferroelectric capacitor include SrTiO 3 , Ba x Sr 1-x T.
iO 3 , PbZr x Ti 1-x O 3 , SrBi 2 Ta 2 O
Consideration is being made to construct with an oxide such as 9 .

【0004】ところでこれらの酸化物材料の形成には、
酸化雰囲気中での熱処理工程を必要とするが、通常の金
属を電極材料として用いると、この酸化物の熱処理の際
に電極金属の表面が酸化される。この結果、誘電体膜と
電極材料との間に低誘電体層が生成したり、常誘電体層
が生成したりするために、DRAMやFRAMのデバイ
ス特性が劣化してしまう。
By the way, in forming these oxide materials,
Although a heat treatment step in an oxidizing atmosphere is required, when a normal metal is used as an electrode material, the surface of the electrode metal is oxidized during the heat treatment of this oxide. As a result, a low dielectric layer or a paraelectric layer is formed between the dielectric film and the electrode material, which deteriorates the device characteristics of the DRAM or FRAM.

【0005】従って、一般には化学的に安定な白金を電
極材料として用いている。
Therefore, chemically stable platinum is generally used as an electrode material.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、白金は
加工性がよくないために、半導体メモリの高集積化に不
向きであるとされている。
However, it is said that platinum is not suitable for high integration of a semiconductor memory because of its poor workability.

【0007】そこで、加工性に優れた電極材料として、
酸化物導電材料が注目を集めている。この酸化物導電材
料の1種である、ReO3 ,SrRuO3 ,SrIrO
3 等のペロブスカイト型構造の酸化物は、その金属的な
電気伝導性と優れた加工性から、近年盛んに研究が行わ
れている。
Therefore, as an electrode material excellent in workability,
Oxide conductive materials are attracting attention. One of the oxide conductive materials, ReO 3 , SrRuO 3 , SrIrO
Oxides having a perovskite structure such as 3 have been actively studied in recent years because of their metallic electrical conductivity and excellent workability.

【0008】しかしながら、これらのペロブスカイト型
構造の酸化物等によるセラミック電極においては、強誘
電体薄膜の製造工程における高温での熱処理工程によっ
て、強誘電体に含まれているPb,Biなどの元素が、
セラミック電極中に拡散してしまい、強誘電体の組成が
ずれてしまうという問題が生じることがある。
However, in the ceramic electrodes made of these oxides having the perovskite structure, the elements such as Pb and Bi contained in the ferroelectric substance are removed by the heat treatment process at a high temperature in the manufacturing process of the ferroelectric thin film. ,
There is a problem that the composition of the ferroelectric substance is deviated due to diffusion into the ceramic electrode.

【0009】この強誘電体の組成のずれは、強誘電体の
誘電体特性を劣化させたり、抵抗を低下させることにつ
ながり、これを用いた強誘電体キャパシタの特性が著し
く劣化してしまうことになる。
The deviation of the composition of the ferroelectric material leads to deterioration of the dielectric characteristics of the ferroelectric material and reduction of the resistance, and the characteristics of the ferroelectric capacitor using the same are significantly deteriorated. become.

【0010】本発明は、上述した強誘電体の組成ずれを
抑止し、上述した問題の解決をはかるものである。
The present invention is intended to solve the above-mentioned problems by suppressing the composition deviation of the above-mentioned ferroelectric substance.

【0011】[0011]

【課題を解決するための手段】本発明による強誘電体キ
ャパシタ用セラミック電極は、強誘電体キャパシタの導
電性セラミック電極からなる上部電極層、下部電極層の
少なくとも一方の電極層において、電極層とキャパシタ
の強誘電体との間に、強誘電体に含まれる元素と導電性
セラミック電極に含まれる元素とを少なくともそれぞれ
1元素ずつ含んでなる良導電性のパイロクロア型構造の
化合物からなる層が配置形成された構成とする。
A ceramic electrode for a ferroelectric capacitor according to the present invention is provided with an electrode layer in at least one of an upper electrode layer and a lower electrode layer made of a conductive ceramic electrode of a ferroelectric capacitor. A layer made of a compound having a good conductive pyrochlore structure containing at least one element contained in the ferroelectric substance and one element contained in the conductive ceramic electrode is disposed between the ferroelectric substance of the capacitor. The formed structure.

【0012】上述の本発明の構成によれば、強誘電体キ
ャパシタ用セラミック電極において、強誘電体層に隣接
してセラミック電極に含まれる元素および強誘電体に含
まれる元素をそれぞれ含有する良導電性のパイロクロア
型構造の化合物からなる層が配置形成されたことによ
り、セラミック電極と強誘電体層との被着強度を有し、
かつ強誘電体キャパシタの製造における強誘電体の成分
元素の電極層への拡散を抑制することができる。
According to the above-described structure of the present invention, in the ceramic electrode for a ferroelectric capacitor, the good conductivity containing the element contained in the ceramic electrode adjacent to the ferroelectric layer and the element contained in the ferroelectric substance, respectively. By having a layer formed of a compound having a conductive pyrochlore structure, the ceramic electrode and the ferroelectric layer have adhesion strength,
In addition, it is possible to suppress the diffusion of the component element of the ferroelectric substance into the electrode layer in the manufacture of the ferroelectric capacitor.

【0013】[0013]

【発明の実施の形態】本発明による強誘電体キャパシタ
用セラミック電極は、強誘電体キャパシタの導電性セラ
ミック電極からなる上部電極層、下部電極層の少なくと
も一方の電極層において、電極層とキャパシタの強誘電
体との間に、強誘電体に含まれる元素と導電性セラミッ
ク電極に含まれる元素とを少なくともそれぞれ1元素ず
つ含んでなる良導電性のパイロクロア型構造の化合物か
らなる層が配置形成された構成とする。
BEST MODE FOR CARRYING OUT THE INVENTION A ceramic electrode for a ferroelectric capacitor according to the present invention has a structure in which at least one of an upper electrode layer and a lower electrode layer, which is a conductive ceramic electrode of the ferroelectric capacitor, includes an electrode layer and a capacitor. A layer made of a compound having a good conductive pyrochlore structure containing at least one element contained in the ferroelectric substance and one element contained in the conductive ceramic electrode is disposed between the ferroelectric substance and the ferroelectric substance. It has a different configuration.

【0014】そして、この本発明を適用した強誘電体キ
ャパシタの一例の概略構成図を図1に示す。図1の例は
上部電極層、下部電極層にともに良導電性のパイロクロ
ア型構造の化合物を配置形成するものである。図1に示
すように、電極形成面10上に形成された強誘電体キャ
パシタ1の強誘電体層2の上部および下部に配置される
セラミック電極3と強誘電体層2との間に、強誘電体に
含まれる元素とセラミック電極に含まれる元素を少なく
ともそれぞれ1つ含むパイロクロア型構造の化合物から
なる層4を配置形成する。
FIG. 1 is a schematic block diagram of an example of a ferroelectric capacitor to which the present invention is applied. In the example of FIG. 1, a compound having a pyrochlore structure having good conductivity is arranged and formed in both the upper electrode layer and the lower electrode layer. As shown in FIG. 1, between the ferroelectric layer 2 and the ceramic electrode 3 arranged above and below the ferroelectric layer 2 of the ferroelectric capacitor 1 formed on the electrode forming surface 10, A layer 4 made of a compound having a pyrochlore structure containing at least one element contained in the dielectric and one element contained in the ceramic electrode is arranged and formed.

【0015】電極形成面10としては、シリコン層、多
結晶シリコン層、SiO2 等の絶縁層等が用いられる。
As the electrode forming surface 10, a silicon layer, a polycrystalline silicon layer, an insulating layer such as SiO 2 or the like is used.

【0016】強誘電体層2を構成する強誘電体材料とし
ては、例えばPb(Zr,Ti)O 3 (PZT),Pb
TiO3 等の鉛系化合物や、BiSr2 Ta2 9 ,B
4Ti3 12等のビスマス層状化合物を用いることが
できる。
As a ferroelectric material forming the ferroelectric layer 2,
For example, Pb (Zr, Ti) O Three(PZT), Pb
TiOThreeLead compounds such as BiSrTwoTaTwoO9, B
iFourTiThreeO12Bismuth layered compounds such as
it can.

【0017】これらの強誘電体層は、アルコキシドを原
料としたゾルゲル法や、レーザアブレーション法(スパ
ッタ法の1種;レーザをターゲットにぶつけてとばす方
法)等により成膜することができる。成膜後は熱処理を
行って安定化させる。
These ferroelectric layers can be formed by a sol-gel method using alkoxide as a raw material, a laser ablation method (a kind of sputtering method; a method of hitting a laser with a target and skipping). After film formation, heat treatment is performed to stabilize.

【0018】導電性セラミック電極3の材料としては、
RuO2 ,IrO2 ,OsO2 等のルチル型構造の化合
物や、ReO2 ,SrRuO2 ,SrIrO2 等のペロ
ブスカイト型構造の化合物を用いることができる。これ
らの導電性セラミックは、例えばアルコキシドを原料と
したゾルゲル法や、レーザアブレーション法等により成
膜することができる。またRu等金属層を蒸着した後
に、熱酸化させて導電性セラミックを形成することもで
きる。
As the material of the conductive ceramic electrode 3,
Compounds having a rutile structure such as RuO 2 , IrO 2 and OsO 2 and compounds having a perovskite structure such as ReO 2 , SrRuO 2 and SrIrO 2 can be used. These conductive ceramics can be formed into a film by a sol-gel method or a laser ablation method using alkoxide as a raw material. It is also possible to deposit a metal layer such as Ru and then thermally oxidize it to form a conductive ceramic.

【0019】そして、強誘電体に含まれる元素と導電性
セラミックに含まれる元素とを少なくとも1つ含む良導
電性のパイロクロア型構造の化合物層4の材料として
は、例えばPb系ではPb2 Ru2 7 ,Pb2 (Ru
2-x Pbx )O7 ,Pb2 Ir 2 7 等を、Bi系では
Bi2 Ru2 7 ,Bi2 (Ru2-x Bix )O7 ,B
2 Ir2 7 等を用いることができる。そして、これ
らのパイロクロア型構造の化合物は、例えばレーザアブ
レーション法等により成膜形成することができる。
The elements contained in the ferroelectric and the conductivity
Ryoudou, which contains at least one element contained in ceramics
As a material for the compound layer 4 having an electrically conductive pyrochlore structure
Is, for example, Pb in the Pb systemTwoRuTwoO7, PbTwo(Ru
2-xPbx) O7, PbTwoIr TwoO7Etc. in the Bi system
BiTwoRuTwoO7, BiTwo(Ru2-xBix) O7, B
iTwoIrTwoO7Etc. can be used. And this
Compounds having a pyrochlore type structure are disclosed in
It can be formed into a film by the aeration method or the like.

【0020】また本発明による他の強誘電体キャパシタ
用セラミック電極は、強誘電体キャパシタの導電性セラ
ミック電極からなる上部電極層、下部電極層の少なくと
も一方の電極層において、導電性セラミック電極が強誘
電体に含まれる元素の少なくとも1元素以上含んでなる
良導電性のパイロクロア型構造の化合物からなる構成と
する。
Further, in another ceramic electrode for a ferroelectric capacitor according to the present invention, the conductive ceramic electrode is strong in at least one of the upper electrode layer and the lower electrode layer made of the conductive ceramic electrode of the ferroelectric capacitor. The compound is composed of a compound having a good conductive pyrochlore structure containing at least one element contained in the dielectric.

【0021】次に、本発明による強誘電体キャパシタの
セラミック電極の実施例を説明する。実施例1〜実施例
12は、図1に示した構成の強誘電体キャパシタを構成
する例である。
Next, an embodiment of the ceramic electrode of the ferroelectric capacitor according to the present invention will be described. Examples 1 to 12 are examples of configuring the ferroelectric capacitor having the configuration shown in FIG.

【0022】(実施例1)充分に洗浄した高抵抗シリコ
ン基板に、下部電極を構成する導電性セラミック電極と
して、ルテニウムアルコキシドからなるゾルゲル溶液を
使って、ゾルゲル法によりRuO2 の膜を成膜した。こ
のとき成膜温度を400〜800℃として、膜厚は20
0nmとした。
Example 1 A RuO 2 film was formed by a sol-gel method using a sol-gel solution containing ruthenium alkoxide as a conductive ceramic electrode constituting a lower electrode on a sufficiently washed high-resistance silicon substrate. . At this time, the film forming temperature is 400 to 800 ° C. and the film thickness is 20.
It was set to 0 nm.

【0023】これの上にレーザアブレーション法によ
り、パイロクロア型構造を有する導電性酸化物であるP
2 Ru2 7 薄膜を100nmの厚さに成膜した。
On top of this, a conductive oxide P having a pyrochlore type structure was formed by laser ablation.
A b 2 Ru 2 O 7 thin film was formed to a thickness of 100 nm.

【0024】さらにこの上にゾルゲル法によって、強誘
電体Pb(Zr,Ti)O3 を300nmの厚さに成膜
した。成膜温度は600〜700℃の範囲とした。これ
の上にさらに上部電極として、パイロクロア型構造の化
合物Pb2 Ru27 ,導電性セラミックRuO2 を順
次積層形成し、キャパシタ構造を作製した。
[0024] According to yet a sol-gel method on this was formed a ferroelectric Pb (Zr, Ti) a O 3 in a thickness of 300 nm. The film forming temperature was in the range of 600 to 700 ° C. On top of this, a compound Pb 2 Ru 2 O 7 having a pyrochlore structure and a conductive ceramic RuO 2 were successively laminated as an upper electrode to form a capacitor structure.

【0025】(実施例2)高抵抗シリコン基板上に熱酸
化膜のSiO2 膜を約300nm成膜した後に、ルテニ
ウムアルコキシドからなるゾルゲル溶液を使って、ゾル
ゲル法によりRuO2 の膜を成膜した。このとき成膜温
度を400〜800℃として、膜厚は200nmとし
た。
Example 2 A SiO 2 film of a thermal oxide film was formed to a thickness of about 300 nm on a high resistance silicon substrate, and then a RuO 2 film was formed by a sol-gel method using a sol-gel solution containing ruthenium alkoxide. . At this time, the film forming temperature was 400 to 800 ° C. and the film thickness was 200 nm.

【0026】これの上にレーザアブレーション法によ
り、パイロクロア型構造を有する導電性酸化物であるP
2 Ru2 7 薄膜を100nmの厚さに成膜した。
On top of this, a conductive oxide P having a pyrochlore type structure was formed by laser ablation.
A b 2 Ru 2 O 7 thin film was formed to a thickness of 100 nm.

【0027】さらにこの上にゾルゲル法によって、強誘
電体Pb(Zr,Ti)O3 を300nmの厚さに成膜
した。成膜温度は600〜700℃の範囲とした。これ
の上にさらに上部電極として、Pb2 Ru2 7 ,Ru
2 を順次積層形成し、キャパシタ構造を作製した。
[0027] According to yet a sol-gel method on this was formed a ferroelectric Pb (Zr, Ti) a O 3 in a thickness of 300 nm. The film forming temperature was in the range of 600 to 700 ° C. On top of this, Pb 2 Ru 2 O 7 and Ru were further formed as upper electrodes.
O 2 was sequentially laminated to form a capacitor structure.

【0028】(実施例3)充分に洗浄した高抵抗シリコ
ン基板上に、スパッタ法によりRu膜を成膜し、酸素中
アニールを行いRuO2 の膜を成膜した。このとき成膜
温度を400〜800℃として、膜厚は200nmとし
た。
Example 3 A Ru film was formed by sputtering on a sufficiently cleaned high-resistance silicon substrate and annealed in oxygen to form a RuO 2 film. At this time, the film forming temperature was 400 to 800 ° C. and the film thickness was 200 nm.

【0029】これの上にレーザアブレーション法によ
り、パイロクロア型構造を有する導電性酸化物であるP
2 Ru2 7 薄膜を100nmの厚さに成膜した。
On top of this, a conductive oxide P having a pyrochlore type structure was formed by laser ablation.
A b 2 Ru 2 O 7 thin film was formed to a thickness of 100 nm.

【0030】さらにこの上にゾルゲル法によって、強誘
電体Pb(Zr,Ti)O3 を300nmの厚さに成膜
した。成膜温度は600〜700℃の範囲とした。これ
の上にさらに上部電極として、Pb2 Ru2 7 ,Ru
2 を順次積層形成し、キャパシタ構造を作製した。
Further, a ferroelectric Pb (Zr, Ti) O 3 having a thickness of 300 nm was formed thereon by the sol-gel method. The film forming temperature was in the range of 600 to 700 ° C. On top of this, Pb 2 Ru 2 O 7 and Ru were further formed as upper electrodes.
O 2 was sequentially laminated to form a capacitor structure.

【0031】(実施例4)高抵抗シリコン基板上に熱酸
化膜のSiO2 膜を約300nm成膜した後に、スパッ
タ法によりRu膜を成膜し、酸素中アニールを行いRu
2 の膜を成膜した。このとき成膜温度を400〜80
0℃として、膜厚は200nmとした。
(Embodiment 4) After a SiO 2 film of a thermal oxide film is formed to a thickness of about 300 nm on a high resistance silicon substrate, a Ru film is formed by a sputtering method and annealed in oxygen to perform Ru.
A film of O 2 was formed. At this time, the film forming temperature is 400 to 80
The film thickness was 200 nm at 0 ° C.

【0032】これの上にレーザアブレーション法によ
り、パイロクロア型構造を有する導電性酸化物であるP
2 Ru2 7 薄膜を100nmの厚さに成膜した。
On top of this, a conductive oxide P having a pyrochlore type structure was formed by laser ablation.
A b 2 Ru 2 O 7 thin film was formed to a thickness of 100 nm.

【0033】さらにこの上にゾルゲル法によって、強誘
電体Pb(Zr,Ti)O3 を300nmの厚さに成膜
した。成膜温度は600〜700℃の範囲とした。これ
の上にさらに上部電極として、Pb2 Ru2 7 ,Ru
2 を順次積層形成し、キャパシタ構造を作製した。
Further, a ferroelectric Pb (Zr, Ti) O 3 having a thickness of 300 nm was formed thereon by the sol-gel method. The film forming temperature was in the range of 600 to 700 ° C. On top of this, Pb 2 Ru 2 O 7 and Ru were further formed as upper electrodes.
O 2 was sequentially laminated to form a capacitor structure.

【0034】(実施例5)充分に洗浄した高抵抗シリコ
ン基板上に、レーザアブレーション法によりSrRuO
3 膜を成膜した。このとき成膜温度を600〜800℃
として、膜厚は200nmとした。
(Embodiment 5) SrRuO is formed on a sufficiently cleaned high resistance silicon substrate by a laser ablation method.
Three films were formed. At this time, the film forming temperature is 600 to 800 ° C.
The film thickness was 200 nm.

【0035】これの上にレーザアブレーション法によ
り、パイロクロア型構造を有する導電性酸化物であるP
2 Ru2 7 薄膜を100nmの厚さに成膜した。
On top of this, a conductive oxide P having a pyrochlore type structure was formed by laser ablation.
A b 2 Ru 2 O 7 thin film was formed to a thickness of 100 nm.

【0036】さらにこの上にゾルゲル法によって、強誘
電体Pb(Zr,Ti)O3 を300nmの厚さに成膜
した。成膜温度は600〜700℃の範囲とした。
[0036] According to yet a sol-gel method on this was formed a ferroelectric Pb (Zr, Ti) a O 3 in a thickness of 300 nm. The film forming temperature was in the range of 600 to 700 ° C.

【0037】これの上にさらに上部電極として、Pb2
Ru2 7 ,SrRuO3 を順次積層形成し、キャパシ
タ構造を作製した。
On top of this, Pb 2
Ru 2 O 7 and SrRuO 3 were sequentially laminated to form a capacitor structure.

【0038】(実施例6)高抵抗シリコン基板上に熱酸
化膜のSiO2 膜を約300nm成膜した後に、レーザ
アブレーション法によりSrRuO2 膜を成膜した。こ
のとき成膜温度を600〜800℃として、膜厚は20
0nmとした。これの上にレーザアブレーション法によ
り、パイロクロア型構造を有する導電性酸化物であるP
2 Ru2 7 薄膜を100nmの厚さに成膜した。
(Example 6) A SiO 2 film of a thermal oxide film was formed to a thickness of about 300 nm on a high resistance silicon substrate, and then a SrRuO 2 film was formed by a laser ablation method. At this time, the film forming temperature is 600 to 800 ° C., and the film thickness is 20.
It was set to 0 nm. A conductive oxide P having a pyrochlore type structure is formed on this by a laser ablation method.
A b 2 Ru 2 O 7 thin film was formed to a thickness of 100 nm.

【0039】さらにこの上にゾルゲル法によって、強誘
電体Pb(Zr,Ti)O3 を300nmの厚さに成膜
した。成膜温度は600〜700℃の範囲とした。
Further, a ferroelectric Pb (Zr, Ti) O 3 having a thickness of 300 nm was formed thereon by the sol-gel method. The film forming temperature was in the range of 600 to 700 ° C.

【0040】これの上にさらに上部電極として、Pb2
Ru2 7 ,SrRuO3 を順次積層形成し、キャパシ
タ構造を作製した。
On top of this, Pb 2
Ru 2 O 7 and SrRuO 3 were sequentially laminated to form a capacitor structure.

【0041】(実施例7)充分に洗浄した高抵抗シリコ
ン基板に、ルテニウムアルコキシドからなるゾルゲル溶
液を使って、ゾルゲル法によりRuO2 の膜を成膜し
た。このとき成膜温度を400〜800℃として、膜厚
は200nmとした。
Example 7 A RuO 2 film was formed by a sol-gel method using a sol-gel solution containing ruthenium alkoxide on a sufficiently washed high-resistance silicon substrate. At this time, the film forming temperature was 400 to 800 ° C. and the film thickness was 200 nm.

【0042】これの上にレーザアブレーション法によ
り、パイロクロア型構造を有する導電性酸化物であるB
2 Ru2 7 薄膜を100nmの厚さに成膜した。
A conductive oxide having a pyrochlore type structure, B, is formed thereon by a laser ablation method.
An i 2 Ru 2 O 7 thin film was formed to a thickness of 100 nm.

【0043】さらにこの上にレーザアブレーション法に
よって、強誘電体SrBi2 Ta29 を300nmの
厚さに成膜した。成膜温度は500〜600℃の範囲と
し、700℃のポストアニールにより結晶化させる。こ
れの上にさらに上部電極として、Bi2 Ru2 7 ,R
uO2 を順次積層形成し、キャパシタ構造を作製した。
Further, a ferroelectric SrBi 2 Ta 2 O 9 film having a thickness of 300 nm was formed thereon by laser ablation. The film formation temperature is in the range of 500 to 600 ° C., and crystallization is performed by post annealing at 700 ° C. On top of this, Bi 2 Ru 2 O 7 , R
uO 2 was sequentially laminated to form a capacitor structure.

【0044】(実施例8)高抵抗シリコン基板上に熱酸
化膜のSiO2 膜を約300nm成膜した後に、ルテニ
ウムアルコキシドからなるゾルゲル溶液を使って、ゾル
ゲル法によりRuO2 の膜を成膜した。このとき成膜温
度を400〜800℃として、膜厚は200nmとし
た。
(Embodiment 8) A SiO 2 film of a thermal oxide film was formed to a thickness of about 300 nm on a high resistance silicon substrate, and then a RuO 2 film was formed by a sol-gel method using a sol-gel solution containing ruthenium alkoxide. . At this time, the film forming temperature was 400 to 800 ° C. and the film thickness was 200 nm.

【0045】これの上にレーザアブレーション法によ
り、パイロクロア型構造を有する導電性酸化物であるB
2 Ru2 7 薄膜を100nmの厚さに成膜した。
On top of this, a conductive oxide B having a pyrochlore type structure was formed by laser ablation.
An i 2 Ru 2 O 7 thin film was formed to a thickness of 100 nm.

【0046】さらにこの上にレーザアブレーション法に
よって、強誘電体SrBi2 Ta29 を300nmの
厚さに成膜した。成膜温度は500〜600℃の範囲と
し、700℃のポストアニールにより結晶化させる。こ
れの上にさらに上部電極として、Bi2 Ru2 7 ,R
uO2 を順次積層形成し、キャパシタ構造を作製した。
Further, a ferroelectric SrBi 2 Ta 2 O 9 film having a thickness of 300 nm was formed thereon by laser ablation. The film formation temperature is in the range of 500 to 600 ° C., and crystallization is performed by post annealing at 700 ° C. On top of this, Bi 2 Ru 2 O 7 , R
uO 2 was sequentially laminated to form a capacitor structure.

【0047】(実施例9)充分に洗浄した高抵抗シリコ
ン基板上に、スパッタ法によりRu膜を成膜し、酸素中
アニールを行いRuO2 の膜を成膜した。このとき成膜
温度を400〜800℃として、膜厚は200nmとし
た。
Example 9 A Ru film was formed by sputtering on a sufficiently cleaned high resistance silicon substrate and annealed in oxygen to form a RuO 2 film. At this time, the film forming temperature was 400 to 800 ° C. and the film thickness was 200 nm.

【0048】これの上にレーザアブレーション法によ
り、パイロクロア型構造を有する導電性酸化物であるB
2 Ru2 7 薄膜を100nmの厚さに成膜した。
A conductive oxide having a pyrochlore type structure, B, is formed thereon by a laser ablation method.
An i 2 Ru 2 O 7 thin film was formed to a thickness of 100 nm.

【0049】さらにこの上にレーザアブレーション法に
よって、強誘電体Bi2 Sr2 7を300nmの厚さ
に成膜した。成膜温度は500〜600℃の範囲とし、
700℃のポストアニールにより結晶化させる。これの
上にさらに上部電極として、Bi2 Ru2 7 ,RuO
2 を順次積層形成し、キャパシタ構造を作製した。
Further, a ferroelectric material Bi 2 Sr 2 O 7 was formed thereon to a thickness of 300 nm by laser ablation. The film forming temperature is in the range of 500 to 600 ° C.,
It is crystallized by post annealing at 700 ° C. On top of this, Bi 2 Ru 2 O 7 and RuO are further formed as upper electrodes.
2 was sequentially laminated to form a capacitor structure.

【0050】(実施例10)高抵抗シリコン基板上に熱
酸化膜のSiO2 膜を約300nm成膜した後に、スパ
ッタ法によりRu膜を成膜し、酸素中アニールを行いR
uO2 の膜を成膜した。このとき成膜温度を400〜8
00℃として、膜厚は200nmとした。
(Embodiment 10) After forming a SiO 2 film of about 300 nm in thickness as a thermal oxide film on a high resistance silicon substrate, a Ru film is formed by a sputtering method and annealed in oxygen to perform R.
A film of uO 2 was formed. At this time, the film forming temperature is 400 to 8
The film thickness was 200 nm at 00 ° C.

【0051】これの上にレーザアブレーション法によ
り、パイロクロア型構造を有する導電性酸化物であるB
2 Ru2 7 薄膜を100nmの厚さに成膜した。
A conductive oxide B having a pyrochlore type structure is formed on this layer by a laser ablation method.
An i 2 Ru 2 O 7 thin film was formed to a thickness of 100 nm.

【0052】さらにこの上にレーザアブレーション法に
よって、強誘電体Bi2 Sr2 7を300nmの厚さ
に成膜した。成膜温度は500〜600℃の範囲とし、
700℃のポストアニールにより結晶化させる。これの
上にさらに上部電極として、Bi2 Ru2 7 ,RuO
2 を順次積層形成し、キャパシタ構造を作製した。
Further, a ferroelectric material Bi 2 Sr 2 O 7 was formed into a film having a thickness of 300 nm on this by a laser ablation method. The film forming temperature is in the range of 500 to 600 ° C.,
It is crystallized by post annealing at 700 ° C. On top of this, Bi 2 Ru 2 O 7 and RuO are further formed as upper electrodes.
2 was sequentially laminated to form a capacitor structure.

【0053】(実施例11)充分に洗浄した高抵抗シリ
コン基板上に、レーザアブレーション法によりSrRu
3 膜を成膜した。このとき成膜温度を600〜800
℃として、膜厚は200nmとした。これの上にレーザ
アブレーション法により、パイロクロア型構造を有する
導電性酸化物であるBi2 Ru2 7 薄膜を100nm
の厚さに成膜した。
(Embodiment 11) SrRu is laser-ablated on a sufficiently cleaned high-resistance silicon substrate.
An O 3 film was formed. At this time, the film forming temperature is 600 to 800.
The film thickness was 200 nm as the temperature. A 100 nm thick Bi 2 Ru 2 O 7 thin film, which is a conductive oxide having a pyrochlore type structure, is formed thereon by laser ablation.
Was formed to a thickness of

【0054】さらにこの上にレーザアブレーション法に
よって、強誘電体Bi2 Sr2 7を300nmの厚さ
に成膜した。成膜温度は500〜600℃の範囲とし、
700℃のポストアニールにより結晶化させる。
Further, a ferroelectric material Bi 2 Sr 2 O 7 was formed thereon to a thickness of 300 nm by laser ablation. The film forming temperature is in the range of 500 to 600 ° C.,
It is crystallized by post annealing at 700 ° C.

【0055】これの上にさらに上部電極として、Bi2
Ru2 7 ,SrRuO3 を順次積層形成し、キャパシ
タ構造を作製した。
On top of this, Bi 2
Ru 2 O 7 and SrRuO 3 were sequentially laminated to form a capacitor structure.

【0056】(実施例12)高抵抗シリコン基板上に熱
酸化膜のSiO2 膜を約300nm成膜した後に、レー
ザアブレーション法によりSrRuO3 膜を成膜した。
このとき成膜温度を600〜800℃として、膜厚は2
00nmとした。
(Example 12) A SiO 2 film of a thermal oxide film was formed to a thickness of about 300 nm on a high resistance silicon substrate, and then a SrRuO 3 film was formed by a laser ablation method.
At this time, the film formation temperature is 600 to 800 ° C., and the film thickness is 2
00 nm.

【0057】これの上にレーザアブレーション法によ
り、パイロクロア型構造を有する導電性酸化物であるB
2 Ru2 7 薄膜を100nmの厚さに成膜した。
A conductive oxide B having a pyrochlore type structure was formed thereon by a laser ablation method.
An i 2 Ru 2 O 7 thin film was formed to a thickness of 100 nm.

【0058】さらにこの上にレーザアブレーション法に
よって、強誘電体Bi2 Sr2 7を300nmの厚さ
に成膜した。成膜温度は500〜600℃の範囲とし、
700℃のポストアニールにより結晶化させる。これの
上にさらに上部電極として、Bi2 Ru2 7 ,SrR
uO3 を順次積層形成し、キャパシタ構造を作製した。
Further, a ferroelectric material Bi 2 Sr 2 O 7 was formed into a film having a thickness of 300 nm on this by the laser ablation method. The film forming temperature is in the range of 500 to 600 ° C.,
It is crystallized by post annealing at 700 ° C. On top of this, Bi 2 Ru 2 O 7 , SrR is further formed as an upper electrode.
uO 3 was sequentially laminated to form a capacitor structure.

【0059】パイロクロア型構造の化合物層は、各実施
例で示したように上部電極と下部電極との両方に設ける
構成とする場合に限られるものではなく、キャパシタの
配置構成によっては、いずれか一方だけに設ける構成と
する場合もある。しかしながら、一般には強誘電体層の
組成ずれを抑止する目的から、上部電極または下部電極
のうちの一方の電極層のみにパイロクロア型構造の化合
物層を配置形成するより、両方にパイロクロア型構造の
化合物層を配置形成した方が好ましい。
The compound layer having the pyrochlore structure is not limited to the structure provided on both the upper electrode and the lower electrode as shown in each embodiment, and one of them may be formed depending on the arrangement of the capacitors. There is also a case where it is configured to be provided only. However, in general, for the purpose of suppressing the compositional deviation of the ferroelectric layer, rather than disposing a compound layer having a pyrochlore structure on only one of the upper electrode or the lower electrode, a compound having a pyrochlore structure is formed on both electrode layers. It is preferable to form and arrange layers.

【0060】また、セラミック電極およびパイロクロア
型構造の化合物層は、上部電極と下部電極で同じ材料を
用いることが製造上好ましいが、それぞれ異なる材料で
構成することもできる。
Further, the ceramic electrode and the compound layer having the pyrochlore structure are preferably made of the same material for the upper electrode and the lower electrode in manufacturing, but they may be made of different materials.

【0061】熱処理の温度は、使用する強誘電体材料に
合わせて選択する。例えばPZTでは650〜700
℃、SrBi2 Ta2 9 では650〜800℃で熱処
理を行うことが好ましい。
The temperature of the heat treatment is selected according to the ferroelectric material used. For example, 650-700 for PZT
It is preferable to perform heat treatment at 650 to 800 ° C. for SrBi 2 Ta 2 O 9 .

【0062】このように、上部電極および下部電極の強
誘電体層と接する位置に強誘電体層に含まれる元素を少
なくとも1つ以上含有するパイロクロア型構造の化合物
層を配置形成することにより、強誘電体層からの成分元
素の拡散を防ぎ、強誘電体の誘電体特性を充分に発揮す
ることができる。
As described above, by disposing and forming the compound layer having the pyrochlore structure containing at least one element contained in the ferroelectric layer at the position in contact with the ferroelectric layer of the upper electrode and the lower electrode, Diffusion of constituent elements from the dielectric layer can be prevented, and the dielectric characteristics of the ferroelectric substance can be sufficiently exhibited.

【0063】次に、この本発明の強誘電体キャパシタ用
セラミック電極を不揮発メモリ等の半導体メモリに適用
した例を示す。
Next, an example in which the ferroelectric capacitor ceramic electrode of the present invention is applied to a semiconductor memory such as a non-volatile memory will be described.

【0064】図2は、本発明による強誘電体キャパシタ
用セラミック電極を適用したプレーナー型構造の不揮発
性メモリの一例の断面図を示す。この不揮発メモリは、
半導体基板11に局部的酸化いわゆるLOCOSによっ
て形成した素子分離絶縁層12が形成され、これによっ
て分離された領域に、ソース領域15およびドレイン領
域16が形成され、これらソースおよびドレイン領域1
5および16間上にSiO2 などのゲート絶縁膜13を
介してゲート電極14が形成されたMISトランジスタ
(絶縁ゲート型電界効果トランジスタ)が形成される。
さらに、このMISトランジスタ上に例えばSiO2
BPSG(ボロン・リン・シリケートガラス)等による
層間絶縁層17が形成される。
FIG. 2 shows a sectional view of an example of a nonvolatile memory having a planar structure to which the ceramic electrode for a ferroelectric capacitor according to the present invention is applied. This non-volatile memory is
An element isolation insulating layer 12 formed by local oxidation so-called LOCOS is formed on a semiconductor substrate 11, and a source region 15 and a drain region 16 are formed in regions separated by the element isolation insulating layer 12. These source and drain regions 1
A MIS transistor (insulated gate type field effect transistor) in which a gate electrode 14 is formed via a gate insulating film 13 such as SiO 2 is formed between 5 and 16.
Further, an interlayer insulating layer 17 made of, for example, SiO 2 or BPSG (boron phosphorus silicate glass) is formed on the MIS transistor.

【0065】そして、素子分離絶縁層12の上の層間絶
縁層17上に、導電性セラミック電極3による下部電極
18を形成するものであるが、本発明においては、この
下部電極18の上、強誘電体層2との間にパイロクロア
型構造の化合物層4を介在させる。そして、このパイロ
クロア型構造の化合物層4上に、強誘電体層2を形成
し、これの上に同様にパイロクロア型構造の化合物層4
を介在させて、導電性セラミック電極3による上部電極
19を形成する。これにより、下部電極18と強誘電体
層2と上部電極19による大容量の強誘電体キャパシタ
1が構成される。
Then, the lower electrode 18 made of the conductive ceramic electrode 3 is formed on the inter-layer insulating layer 17 on the element isolation insulating layer 12. In the present invention, the lower electrode 18 is formed on the lower electrode 18 by a strong force. A compound layer 4 having a pyrochlore structure is interposed between the dielectric layer 2 and the dielectric layer 2. Then, the ferroelectric layer 2 is formed on the compound layer 4 having the pyrochlore structure, and the compound layer 4 having the pyrochlore structure is similarly formed thereon.
The upper electrode 19 is formed of the conductive ceramic electrode 3 with the interposition of. As a result, the large-capacity ferroelectric capacitor 1 is constituted by the lower electrode 18, the ferroelectric layer 2, and the upper electrode 19.

【0066】さらに上部電極19上を含んで全面的に上
層絶縁層21が形成され、この上層絶縁層21の、例え
ば上部電極19上と層間絶縁層17のソース領域15上
とにコンタクトホール22が穿設され、これらコンタク
トホール22を通じて上部電極19とソース領域15と
が配線23によってコンタクトされた構成とされる。
Further, an upper insulating layer 21 is formed over the entire surface including the upper electrode 19, and contact holes 22 are formed in the upper insulating layer 21, for example, on the upper electrode 19 and on the source region 15 of the interlayer insulating layer 17. The upper electrode 19 and the source region 15 are drilled and contacted by the wiring 23 through the contact holes 22.

【0067】次に、本発明の強誘電体キャパシタ用セラ
ミック電極を他の型の半導体メモリに適用した例につい
て説明する。
Next, an example in which the ceramic electrode for a ferroelectric capacitor of the present invention is applied to another type of semiconductor memory will be described.

【0068】図3は、本発明による強誘電体キャパシタ
用セラミック電極を適用したスタック型構造の不揮発メ
モリの一例の断面図を示す。図3では、図2の各対応す
る部分に同一の記号を付している。この不揮発メモリ
は、半導体基板11に局部的酸化いわゆるLOCOSに
より素子分離絶縁層12が形成され、これによって分離
された領域に、MISトランジスタが形成される。すな
わち、この場合においても図2において説明したと同様
に、ソース領域15およびドレイン領域16が形成さ
れ、これらソースおよびドレイン領域15および16間
上にSiO2 などのゲート絶縁膜13を介してゲート電
極14が形成されたMISトランジスタが形成され、さ
らにこれの上にSiO2 等の層間絶縁層17が形成され
る。
FIG. 3 is a sectional view showing an example of a nonvolatile memory having a stack type structure to which a ceramic electrode for a ferroelectric capacitor according to the present invention is applied. In FIG. 3, the same symbols are given to the corresponding portions in FIG. In this non-volatile memory, an element isolation insulating layer 12 is formed on a semiconductor substrate 11 by local oxidation so-called LOCOS, and a MIS transistor is formed in a region separated by this. That is, also in this case, the source region 15 and the drain region 16 are formed in the same manner as described with reference to FIG. 2, and the gate electrode is formed between the source and drain regions 15 and 16 via the gate insulating film 13 such as SiO 2. The MIS transistor 14 is formed, and the interlayer insulating layer 17 such as SiO 2 is further formed on the MIS transistor.

【0069】そして、層間絶縁層17のソース領域15
上に穿設したコンタクトホール22に、多結晶シリコ
ン、タングステン等よりなるプラグ電極24を形成し、
プラグ電極24の上に、導電性セラミック電極3からな
る下部電極18を形成する。
Then, the source region 15 of the interlayer insulating layer 17 is formed.
A plug electrode 24 made of polycrystalline silicon, tungsten or the like is formed in the contact hole 22 formed above,
The lower electrode 18 made of the conductive ceramic electrode 3 is formed on the plug electrode 24.

【0070】次に、この下部電極18の上にパイロクロ
ア型構造の化合物層4を介して強誘電体層2を形成し、
さらにこれの上にパイロクロア構造の化合物層4を介し
て導電性セラミック電極3からなる上部電極19を形成
する。これにより、下部電極18と強誘電体層2と上部
電極19による大容量の強誘電体キャパシタ1が構成さ
れる。
Next, the ferroelectric layer 2 is formed on the lower electrode 18 via the compound layer 4 having the pyrochlore structure,
Further, the upper electrode 19 made of the conductive ceramic electrode 3 is formed on the above with the compound layer 4 having the pyrochlore structure interposed therebetween. As a result, the large-capacity ferroelectric capacitor 1 is constituted by the lower electrode 18, the ferroelectric layer 2, and the upper electrode 19.

【0071】そして上部電極19の上を含んで全面的に
上層絶縁層21が形成され、この上層絶縁層21に開け
られたコンタクトホールとを通して上部電極19上にコ
ンタクトした配線23が形成された構成になっている。
Then, the upper insulating layer 21 is formed over the entire surface including the upper electrode 19, and the wiring 23 contacting the upper electrode 19 is formed through the contact hole formed in the upper insulating layer 21. It has become.

【0072】本発明の強誘電体キャパシタ用セラミック
電極を適用することにより、強誘電体の組成のずれによ
る特性の劣化を防ぐことができるので、強誘電体の特性
を充分に発揮することができ、このような半導体メモリ
を良好な電気的特性を有する半導体メモリとすることが
できる。
By applying the ceramic electrode for a ferroelectric capacitor of the present invention, it is possible to prevent the deterioration of the characteristics due to the deviation of the composition of the ferroelectric, so that the characteristics of the ferroelectric can be sufficiently exhibited. It is possible to use such a semiconductor memory as a semiconductor memory having good electrical characteristics.

【0073】本発明の強誘電体キャパシタ用セラミック
電極は、上述の実施例に限定されるものではなく、本発
明の要旨を逸脱しない範囲でその他様々な構成が取り得
る。
The ceramic electrode for a ferroelectric capacitor of the present invention is not limited to the above-mentioned embodiments, and various other structures can be adopted without departing from the gist of the present invention.

【0074】本発明を適用した強誘電体キャパシタは、
キャパシタ単体の他、不揮発性メモリ、圧電素子、光ス
イッチ等にこれを適用して、良好な電気特性を有する素
子を構成することができる。
The ferroelectric capacitor to which the present invention is applied is
By applying this to a non-volatile memory, a piezoelectric element, an optical switch, etc., in addition to a capacitor alone, an element having good electric characteristics can be constructed.

【0075】[0075]

【発明の効果】上述の本発明による強誘電体キャパシタ
用セラミック電極によれば、強誘電体層と導電性セラミ
ック電極との間に、強誘電体層に含まれる元素および導
電性セラミック電極に含まれる元素を少なくともそれぞ
れ1元素含んだ良導電性のパイロクロア型構造の化合物
を配置形成することにより、強誘電体層の組成のずれを
生じることがなく、誘電体特性など良好な特性を有し、
かつ微細加工に適した強誘電体キャパシタを構成するこ
とができる。
According to the above-mentioned ceramic electrode for a ferroelectric capacitor according to the present invention, the element contained in the ferroelectric layer and the conductive ceramic electrode are contained between the ferroelectric layer and the conductive ceramic electrode. By arranging and forming a compound having a highly conductive pyrochlore structure containing at least one of each of the elements to be formed, the composition of the ferroelectric layer does not shift, and good characteristics such as dielectric characteristics are obtained.
Further, it is possible to configure a ferroelectric capacitor suitable for fine processing.

【0076】微細加工ができることにより、不揮発性メ
モリ、圧電素子、光スイッチ等の強誘電体キャパシタを
有する素子の高集積化を図ることができる。
Since fine processing can be performed, high integration of elements having a ferroelectric capacitor such as a non-volatile memory, a piezoelectric element, and an optical switch can be achieved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の強誘電体キャパシタ用セラミック電極
を適用した強誘電体キャパシタの概略構成図である。
FIG. 1 is a schematic configuration diagram of a ferroelectric capacitor to which a ceramic electrode for a ferroelectric capacitor of the present invention is applied.

【図2】本発明の強誘電体キャパシタ用セラミック電極
を適用したプレーナー型構造の不揮発性メモリの一例の
断面図である。
FIG. 2 is a cross-sectional view of an example of a nonvolatile memory having a planar structure to which the ceramic electrode for a ferroelectric capacitor of the present invention is applied.

【図3】本発明の強誘電体キャパシタ用セラミック電極
を適用したスタック型構造の不揮発性メモリの一例の断
面図である。
FIG. 3 is a cross-sectional view of an example of a nonvolatile memory having a stack type structure to which the ceramic electrode for a ferroelectric capacitor of the present invention is applied.

【符号の説明】[Explanation of symbols]

1 強誘電体キャパシタ 2 強誘電体層 3 セラミック電極 4 パイロクロア型構造の化合物層 10 電極形成面 11 基板 12 素子分離絶縁層 13 ゲート絶縁膜 14 ゲート電極 15 ソース領域 16 ドレイン領域 17 層間絶縁層 18 下部電極 19 上部電極 21 上層絶縁層 22 コンタクトホール 23 配線 24 プラグ電極 DESCRIPTION OF SYMBOLS 1 Ferroelectric capacitor 2 Ferroelectric layer 3 Ceramic electrode 4 Pyrochlore type compound layer 10 Electrode forming surface 11 Substrate 12 Element isolation insulating layer 13 Gate insulating film 14 Gate electrode 15 Source region 16 Drain region 17 Interlayer insulating layer 18 Lower part Electrode 19 Upper electrode 21 Upper insulating layer 22 Contact hole 23 Wiring 24 Plug electrode

───────────────────────────────────────────────────── フロントページの続き (72)発明者 田中 均洋 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Hitoshi Tanaka 6-735 Kita-Shinagawa, Shinagawa-ku, Tokyo Sony Corporation

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 強誘電体キャパシタの導電性セラミック
電極からなる上部電極層、下部電極層の少なくとも一方
の電極層において、 該電極層との上記キャパシタの強誘電体との間に、 上記強誘電体に含まれる元素と上記導電性セラミックに
含まれる元素とを少なくともそれぞれ1元素ずつ含んで
なる良導電性のパイロクロア型構造の化合物からなる層
が配置形成されたことを特徴とする強誘電体キャパシタ
用セラミック電極。
1. In at least one of an upper electrode layer and a lower electrode layer formed of a conductive ceramic electrode of a ferroelectric capacitor, between the electrode layer and the ferroelectric substance of the capacitor, the ferroelectric A ferroelectric capacitor in which a layer made of a compound having a good conductive pyrochlore structure containing at least one element contained in the body and at least one element contained in the conductive ceramic is arranged and formed. For ceramic electrodes.
【請求項2】 上記強誘電体が鉛系の強誘電体からな
り、上記導電性セラミックがルチル型構造の化合物また
はペロブスカイト型構造の化合物からなり、上記良導電
性のパイロクロア型構造の化合物が鉛系のパイロクロア
型構造の化合物からなることを特徴とする請求項1に記
載の強誘電体キャパシタ用セラミック電極。
2. The ferroelectric material is a lead-based ferroelectric material, the conductive ceramic is a compound having a rutile structure or a compound having a perovskite structure, and the compound having a good conductive pyrochlore structure is lead. The ceramic electrode for a ferroelectric capacitor according to claim 1, wherein the ceramic electrode is made of a compound having a pyrochlore structure.
【請求項3】 上記強誘電体がビスマス層状化合物の強
誘電体からなり、上記導電性セラミックがルチル型構造
の化合物またはペロブスカイト型構造の化合物からな
り、上記良導電性のパイロクロア型構造の化合物がビス
マス系のパイロクロア型構造の化合物からなることを特
徴とする請求項1に記載の強誘電体キャパシタ用セラミ
ック電極。
3. The ferroelectric substance is a bismuth layered compound ferroelectric substance, the conductive ceramic is a rutile type compound or a perovskite type compound, and the good conductive pyrochlore type compound is The ceramic electrode for a ferroelectric capacitor according to claim 1, comprising a bismuth-based compound having a pyrochlore structure.
JP29567095A 1995-11-14 1995-11-14 Method for manufacturing ferroelectric capacitor Expired - Fee Related JP3419974B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29567095A JP3419974B2 (en) 1995-11-14 1995-11-14 Method for manufacturing ferroelectric capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29567095A JP3419974B2 (en) 1995-11-14 1995-11-14 Method for manufacturing ferroelectric capacitor

Publications (2)

Publication Number Publication Date
JPH09139476A true JPH09139476A (en) 1997-05-27
JP3419974B2 JP3419974B2 (en) 2003-06-23

Family

ID=17823672

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29567095A Expired - Fee Related JP3419974B2 (en) 1995-11-14 1995-11-14 Method for manufacturing ferroelectric capacitor

Country Status (1)

Country Link
JP (1) JP3419974B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000108245A (en) * 1998-10-07 2000-04-18 Haldor Topsoe As Ceramic laminate material
KR100454582B1 (en) * 1999-01-15 2004-10-28 오리온전기 주식회사 LTCC-M Embedded Capacitor And Manufacture Method Thereof
JP2007500465A (en) * 2003-07-28 2007-01-11 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ High frequency components
JP2007110111A (en) * 2005-10-12 2007-04-26 Seoul National Univ Industry Foundation Capacitor for semiconductor device using ruthenium electrode and titanium dioxide dielectric film and method for manufacturing the same
WO2010013438A1 (en) * 2008-07-31 2010-02-04 Fujifilm Corporation Piezoelectric device, piezoelectric device manufacturing method, and liquid discharge apparatus

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000108245A (en) * 1998-10-07 2000-04-18 Haldor Topsoe As Ceramic laminate material
KR100454582B1 (en) * 1999-01-15 2004-10-28 오리온전기 주식회사 LTCC-M Embedded Capacitor And Manufacture Method Thereof
JP2007500465A (en) * 2003-07-28 2007-01-11 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ High frequency components
JP2007110111A (en) * 2005-10-12 2007-04-26 Seoul National Univ Industry Foundation Capacitor for semiconductor device using ruthenium electrode and titanium dioxide dielectric film and method for manufacturing the same
WO2010013438A1 (en) * 2008-07-31 2010-02-04 Fujifilm Corporation Piezoelectric device, piezoelectric device manufacturing method, and liquid discharge apparatus
JP2010034448A (en) * 2008-07-31 2010-02-12 Fujifilm Corp Piezoelectric element, method of manufacturing the same, and liquid discharge device
US8801150B2 (en) 2008-07-31 2014-08-12 Fujifilm Corporation Piezoelectric device, piezoelectric device manufacturing method, and liquid discharge apparatus

Also Published As

Publication number Publication date
JP3419974B2 (en) 2003-06-23

Similar Documents

Publication Publication Date Title
JP3929513B2 (en) Dielectric capacitor and manufacturing method thereof
JP3319994B2 (en) Semiconductor storage element
JP4405710B2 (en) A ferroelectric memory device using a ferroelectric film as a planarizing film and a method for manufacturing the same.
JP3103916B2 (en) Ferroelectric capacitor, method of manufacturing the same, and memory cell using the same
JPH07111318A (en) Ferroelectric memory
JP2000208725A (en) Semiconductor device and method of manufacturing semiconductor device
JPH11111930A (en) Method for manufacturing semiconductor storage element
JP4930371B2 (en) Semiconductor device and manufacturing method thereof
JP3171110B2 (en) Method of manufacturing ferroelectric capacitor structure
JPH09246490A (en) Semiconductor device and manufacturing method thereof
JP2001237402A (en) Structured metal oxide-containing layer and method for producing semiconductor structural element
JP3419974B2 (en) Method for manufacturing ferroelectric capacitor
WO2008038343A1 (en) Semiconductor device having capacitor and its manufacturing method
JPH09102587A (en) Ferroelectric thin film element
JP4375561B2 (en) Semiconductor memory device and manufacturing method thereof
KR100459796B1 (en) A method for fabricating a storage capacitor and a semiconductor component fabricated by using a storage capacitor based on the same method
JP3294214B2 (en) Thin film capacitors
JP2004207681A (en) Semiconductor device and manufacturing method thereof
JPH113976A (en) Dielectric element, ferroelectric memory and its operation method
JP2002094014A (en) Semiconductor memory device and method of manufacturing the same
JP2003197772A (en) Capacitor, semiconductor memory device and method of manufacturing the same
KR100498608B1 (en) Method for forming ferroelectric capacitor
JP2002329844A (en) Thin film multilayer wiring circuit board and method of manufacturing the same
JP2003282827A (en) Ferroelectric thin film memory
KR100896027B1 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees