JP6300589B2

JP6300589B2 - 半導体装置の作製方法

Info

Publication number: JP6300589B2
Application number: JP2014054599A
Authority: JP
Inventors: 崇廣笠原
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2013-04-04
Filing date: 2014-03-18
Publication date: 2018-03-28
Anticipated expiration: 2034-03-18
Also published as: KR102392189B1; US20190043899A1; JP2019204961A; JP2019204960A; KR102241241B1; KR20230169062A; KR102868066B1; JP7509949B2; JP2019009451A; KR102173071B1; JP6821617B2; JP2025186277A; US10128282B2; JP2024133515A; US20240347553A1; US20140302670A1; KR102502556B1; US11495626B2; KR102721679B1; JP6936897B2

Description

本発明は、半導体装置および半導体装置の製造方法に関する。

近年、ガラス基板等の絶縁性表面を有する基板上に形成された、厚さ数ｎｍから数百ｎｍ程度の半導体薄膜により構成されるトランジスタが注目されている。トランジスタは、ＩＣ（ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）および電気光学装置を始めとした電子デバイスに広く応用されている。また、トランジスタは、液晶表示装置および有機ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）素子を用いた発光装置に代表される、アクティブマトリクス型の表示装置および発光装置のスイッチング素子としても用いられている。

上記のようなアクティブマトリクス型の表示装置および発光装置の用途は拡大しており、画面サイズの大面積化、高精細化および高開口率化の要求が高まっている。また、これらの装置には高い信頼性が求められ、その生産方法には高い生産性および生産コストの削減が求められている。

アクティブマトリクス型表示装置および発光装置に用いられるトランジスタの作製において、フォトリソグラフィ工程数の削減は、コスト削減のために重要である。例えば第８世代のフォトマスクは１枚当たり数千万円、第１０世代および第１１世代のフォトマスクに至っては１枚当たり数億円にもなる。また、作製工程におけるフォトリソグラフィ工程数が１つ増加するだけで、関連する工程を含め工程数が大幅に増加する。そのため、フォトリソグラフィ工程数を削減するために、数多くの技術開発がなされている。

トランジスタの作製工程における、フォトリソグラフィ工程数を削減するための代表的な手段として、多階調マスク（ハーフトーンマスクまたはグレートーンマスクとも呼ばれる。）を用いた技術が広く知られている。多階調マスクを用いて作製工程を低減した例としては、特許文献１乃至特許文献３が挙げられる。

特開２０１２−１７８５４５号公報特開２０１１−１５５３０３号公報特開２００９−１２４１２４号公報

本発明の一態様は、半導体装置の製造工程に用いるマスク枚数を削減することを目的の一とする。また、フォトリソグラフィ工程を削減することを目的の一とする。また、半導体装置の製造時間を短縮することを目的の一とする。また、半導体装置の製造コストを低減することを目的の一とする。

本発明の一態様は、基板の上方に第１の導電膜を形成し、第１の導電膜の上方に第１の絶縁膜を形成し、第１の絶縁膜の上方に半導体膜を形成し、半導体膜の少なくとも一部をエッチングしてチャネル領域を含む半導体膜を形成し、チャネル領域を含む半導体膜の上方に、第２の絶縁膜を形成し、第２の絶縁膜の上方に、マスクを形成し、第２の絶縁膜の、チャネル領域を含む半導体膜と重なりかつマスクと重ならない第１の部分を除去することと同時に、第１の絶縁膜及び第２の絶縁膜の、マスクおよびチャネル領域を含む半導体膜と重ならない第２の部分を除去する第１の工程を行い、第１の工程の後にマスクを除去し、第２の絶縁膜の少なくとも一部の上方に、チャネル領域を含む半導体膜に電気的に接続される第２の導電膜を形成することを含むことを特徴とする半導体装置の製造方法である。

また、上記において、第１の工程の後、マスクを除去するより前に、マスクを後退させ第２の絶縁膜の一部を露出させ、第２の絶縁膜の一部を除去することが好ましい。

また、本発明の別の一態様は、基板の上方に第１の導電膜を形成し、第１の導電膜の上方に第１の絶縁膜を形成し、第１の絶縁膜の上方に半導体膜を形成し、半導体膜の少なくとも一部をエッチングしてチャネル領域を含む半導体膜を形成し、チャネル領域を含む半導体膜の上方に、第２の絶縁膜を形成し、第２の絶縁膜の上方に、第１の領域と、第１の領域における厚さよりも小さな厚さを有する第２の領域と、を有するマスクを形成し、第１の絶縁膜及び第２の絶縁膜のマスクと重ならない部分を除去する第１の工程を行い、第１の工程の後、マスクを後退させることにより第２の領域のマスクを除去する第２の工程を行い、第２の工程の後、第２の絶縁膜の第２の領域と重なる部分を除去する第３の工程を行い、第３の工程の後、マスクを除去し、第２の絶縁膜の少なくとも一部の上方に、チャネル領域を含む半導体膜と電気的に接続される第２の導電膜を形成することを含むことを特徴とする半導体装置の製造方法である。

また、本発明の別の一態様は、基板の上方に第１の導電膜を形成し、第１の導電膜の上方に第１の絶縁膜を形成し、第１の絶縁膜の上方に半導体膜を形成し、半導体膜の上方に、第１の領域と、第１の領域における厚さよりも小さな厚さを有する第２の領域と、を有するマスクを形成し、第１の絶縁膜及び半導体膜のマスクと重ならない部分を除去して第１の絶縁膜に開口を形成する第１の工程を行い、第１の工程の後、マスクを後退させることにより第２の領域のマスクを除去する第２の工程を行い、第２の工程の後、半導体膜の第２の領域と重なる部分を除去してチャネル領域を含む半導体膜を形成する第３の工程を行い、第３の工程の後、マスクを除去し、チャネル領域を含む半導体膜の上方に第２の絶縁膜を形成し、第２の絶縁膜の少なくとも開口と重なる部分を除去し、第２の絶縁膜の少なくとも一部の上方にチャネル領域を含む半導体膜と電気的に接続される第２の導電膜を形成することを含むことを特徴とする半導体装置の製造方法である。

また、本発明の別の一態様は、基板上に第１の電極を形成し、第１の電極の上方に第１の絶縁膜を形成し、第１の絶縁膜の上方に第２の絶縁膜を形成し、第２の絶縁膜の上方に第１の導電膜を形成し、第１の導電膜の上方に、第１の領域と、第１の領域における厚さよりも小さな厚さを有する第２の領域と、を有するマスクを形成し、第１の絶縁膜、第２の絶縁膜及び第１の導電膜の、マスクと重ならない部分を除去する第１の工程を行い、第１の工程の後、マスクを後退させることにより第２の領域のマスクを除去する第２の工程を行い、第２の工程の後、第１の導電膜の第２の領域と重なる部分を除去する第３の工程を行い、第３の工程の後、マスクを除去し、第２の絶縁膜の少なくとも一部の上方に第３の絶縁膜を形成し、第３の絶縁膜の少なくとも一部の上方に第１の電極と電気的に接続される第２の導電膜を形成することを含むことを特徴とする半導体装置の製造方法である。

また、上記において、第１の電極を形成する前に、基板の上方に半導体膜を形成する工程を行い、半導体膜の上方に第４の絶縁膜を形成する工程を行い、第４の絶縁膜に第１の開口を形成する工程を行う工程をさらに含んでいてもよい。また、上記において、第１の電極は第４の絶縁膜に形成された第１の開口を経て前記半導体膜に電気的に接続してもよい。また上記において、半導体膜は酸化物半導体を有していてもよい。また、第１の開口はテーパー形状を有していてもよい。また、上記において、第１の工程により第２の絶縁膜に形成された開口は、テーパー形状を有していてもよい。また、第１の工程により第１の絶縁膜に形成された開口は、テーパー形状を有していてもよい。また、上記において第３の絶縁膜は、側面にテーパー形状を有していてもよい。

また、本発明の別の一態様は、基板上に第１の電極を形成し、第１の電極の上方に第１の絶縁膜を形成し、第１の絶縁膜の上方に第２の絶縁膜を形成し、第２の絶縁膜の上方に第１の導電膜を形成し、第１の導電膜の上方に、第１の領域と、第１の領域における厚さよりも小さな厚さを有する第２の領域と、を有するマスクを形成し、第１の絶縁膜、第２の絶縁膜及び第１の導電膜の、マスクと重ならない部分を除去する第１の工程を行い、第１の工程の後、マスクを後退させることにより第２の領域のマスクを除去する第２の工程を行い、第２の工程の後、第１の導電膜の第２の領域と重なる部分を除去する第３の工程を行い、第３の工程の後、マスクを除去し、第２の絶縁膜の上面の少なくとも一部の上方と、第１の工程により第２の絶縁膜に形成された開口における第２の絶縁膜の側面の少なくとも一部の上方と、に第３の絶縁膜を形成し、第３の絶縁膜の少なくとも一部の上方に第１の電極と電気的に接続される第２の導電膜を形成することを含むことを特徴とする半導体装置の製造方法である。

また、本発明の別の一態様は、基板上に第１の電極を形成し、第１の電極の上方に第１の絶縁膜を形成し、第１の絶縁膜の上方に第２の絶縁膜を形成し、第２の絶縁膜の上方に第１の導電膜を形成し、第１の導電膜の上方に、第１の領域と、第１の領域における厚さよりも小さな厚さを有する第２の領域と、を有するマスクを形成し、第１の絶縁膜、第２の絶縁膜及び第１の導電膜の、マスクと重ならない部分を除去する第１の工程を行い、第１の工程の後、マスクを後退させることにより第２の領域のマスクを除去する第２の工程を行い、第２の工程の後、第１の導電膜の第２の領域と重なる部分を除去する第３の工程を行い、第３の工程の後、マスクを除去し、第２の絶縁膜の上面の少なくとも一部の上方と、第１の工程により第２の絶縁膜に形成された開口における第２の絶縁膜の側面の上方と、第１の電極の少なくとも一部の上方と、に第３の絶縁膜を形成し、第３の絶縁膜の少なくとも一部の上方に第１の電極と電気的に接続される第２の導電膜を形成することを含むことを特徴とする半導体装置の製造方法である。

本発明の一態様により、半導体装置の製造工程に用いるマスク枚数を削減することができる。また、フォトリソグラフィ工程を削減することができる。また、半導体装置の製造時間を短縮することができる。また、半導体装置の製造コストを低減することができる。

半導体装置を説明する上面図。本発明の一態様である半導体装置の製造方法を説明する断面図。本発明の一態様である半導体装置の製造方法を説明する断面図。本発明の一態様である半導体装置の製造方法を説明する断面図。本発明の一態様である半導体装置の製造方法を説明する断面図。本発明の一態様である半導体装置の製造方法を説明する断面図。本発明の一態様である半導体装置の製造方法を説明する断面図。本発明の一態様である半導体装置の製造方法を説明する断面図。本発明の一態様である半導体装置の製造方法を説明する断面図。本発明の一態様である半導体装置の製造方法を説明する断面図。本発明の一態様である半導体装置の製造方法を説明する断面図。本発明の一態様である半導体装置の製造方法を説明する断面図。液晶表示装置を説明する図。電子機器を説明する図。本発明の一態様である半導体装置の製造方法を説明する断面図。

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更しうることは当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。

なお、本明細書等において第１、第２として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。そのため、例えば、「第１の」を「第２の」又は「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。

また、本明細書等において「上」という用語は、構成要素の位置関係が「直上」であることを限定するものではない。例えば、「絶縁層上のゲート電極」の表現であれば、絶縁層とゲート電極との間に他の構成要素を含むものを除外しない。「下」についても同様である。また、平面的な重なりのない場合（重畳しない場合といってもよい）も除外しない。

また、本明細書等において「電極」や「配線」という用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」という用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。

また、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」という用語は、入れ替えて用いることができるものとする。

また、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線などが含まれる。

なお、「半導体」と表記した場合でも、例えば、導電性が十分低い場合は「絶縁体」としての特性を有する場合がある。また、「半導体」と「絶縁体」は境界が曖昧であり、厳密に区別できない場合がある。従って、本明細書に記載の「半導体」は、「絶縁体」と言い換えることができる場合がある。同様に、本明細書に記載の「絶縁体」は、「半導体」と言い換えることができる場合がある。

また、「半導体」と表記した場合でも、例えば、導電性が十分高い場合は「導電体」としての特性を有する場合がある。また、「半導体」と「導電体」は境界が曖昧であり、厳密に区別できない場合がある。従って、本明細書に記載の「半導体」は、「導電体」と言い換えることができる場合がある。同様に、本明細書に記載の「導電体」は、「半導体」と言い換えることができる場合がある。

また、本明細書等において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。

また、本明細書等において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。

（実施の形態１）
本発明の一態様である半導体装置の製造方法について、図１乃至図１０を用いて説明する。図１は半導体装置の上面図であり、図１（Ａ）に液晶表示装置の画素領域として機能させることができる部分、図１（Ｂ）および（Ｃ）は液晶表示装置のドライバ等が設けられた周辺部として機能させることができる部分を示す。図を簡潔にするため、構成要素の一部を抜粋して示しており、たとえば後述する絶縁膜１０４、絶縁膜１０８等は図示していない。図１（Ａ）の一点鎖線Ｘ１−Ｘ２で示した部分の断面構造を、図２乃至図１０の断面Ｘ１−Ｘ２に示す。断面Ｘ１−Ｘ２は、トランジスタが形成される領域の一部の断面構造である。図１（Ｂ）の一点鎖線Ｙ１−Ｙ２で示した部分の断面構造を、図２乃至図１０の断面Ｙ１−Ｙ２に示す。断面Ｙ１−Ｙ２は、半導体膜の下に設けられた導電膜と半導体膜の上に設けられた導電膜が電気的に接続される領域の一部の断面構造である。

≪製造方法１≫
まず、図２および図３を用いて、図３（Ｄ）に示すトランジスタ１５０および接続部１６０を形成する方法を説明する。

＜基板＞
まず、基板１００を用意する（図２（Ａ））。基板１００の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有する材料を用いる。例えば、ガラス基板、セラミック基板、石英基板、サファイヤ基板、ＹＳＺ（イットリア安定化ジルコニア）基板等を、基板１００として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板等を適用することも可能である。

また、半導体基板やＳＯＩ基板上に半導体素子が設けられたものを、基板１００として用いてもよい。その場合、基板１００上に層間絶縁層を介してトランジスタ１５０を形成する。このとき、層間絶縁層に埋め込まれた接続電極により、トランジスタ１５０の導電膜１０２ｂ、導電膜１１４ｂおよび導電膜１１４ｃの少なくとも一つが、上記半導体素子と電気的に接続する構成とすればよい。半導体素子上に層間絶縁層を介してトランジスタ１５０を設けることにより、トランジスタ１５０を付加することによる面積の増大を抑制することができる。

また、基板１００として、プラスチックなどの可撓性基板を用い、該可撓性基板上に直接、トランジスタ１５０を形成してもよい。または、基板１００とトランジスタ１５０の間に剥離層を設けてもよい。剥離層は、その上層にトランジスタの一部あるいは全部を形成した後、基板１００より分離し、他の基板に転載するのに用いることができる。その結果、トランジスタ１５０は耐熱性の劣る基板や可撓性の基板にも転載できる。

＜導電膜形成＞
次に、基板１００の上方にスパッタリング法、ＣＶＤ法、蒸着法等により導電膜を形成し、該導電膜上にフォトリソグラフィ工程によりレジストマスクを形成する。次に、該レジストマスクを用いて導電膜の一部をエッチングして、導電膜１０２ａおよび導電膜１０２ｂを形成する（図３（Ｂ））。導電膜１０２ｂは、トランジスタ１５０においてゲート電極として機能させることができる。

導電膜１０２ａおよび導電膜１０２ｂは、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属、または上述した金属を成分とする合金か、上述した金属を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属を用いてもよい。

また、導電膜１０２ａおよび導電膜１０２ｂは単層構造でも、２層以上の積層構造としてもよい。例えばアルミニウム膜の上または下に、タングステン、チタン、モリブデンから選ばれた金属、または上述した金属を成分とする合金等のバリア膜として機能する膜を積層する２層構造としてもよい。またアルミニウム膜の上下に、上述のバリア膜として機能する膜を積層する３層構造としてもよい。同様に、銅膜の上または下に、上述のバリア膜として機能する膜を積層する２層構造としてもよい。また銅膜の上下に、上述のバリア膜として機能する膜を積層する３層構造としてもよい。

アルミニウム膜および銅膜は抵抗が低いため、導電膜１０２ａおよび導電膜１０２ｂに用いることで半導体装置の消費電力を削減することができる。また、タングステン膜、チタン膜、モリブデン膜等のバリア膜として機能する膜を、アルミニウム膜および銅膜等と接して積層することで、これらの拡散を抑制し、半導体装置の信頼性を向上させることができる。

また、導電膜１０２ｂと後述する絶縁膜１０４との間に、Ｉｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜、Ｉｎ−Ｓｎ系酸窒化物半導体膜、Ｉｎ−Ｇａ系酸窒化物半導体膜、Ｉｎ−Ｚｎ系酸窒化物半導体膜、Ｓｎ系酸窒化物半導体膜、Ｉｎ系酸窒化物半導体膜、金属窒化膜（ＩｎＮ、ＺｎＮ等）等を設けてもよい。これらの膜は５ｅＶ以上、好ましくは５．５ｅＶ以上の仕事関数を有し、酸化物半導体の電子親和力よりも大きい値であるため、後述する半導体膜に酸化物半導体を用いる場合、トランジスタのしきい値電圧をプラスにシフトすることができ、所謂ノーマリーオフ特性のスイッチング素子を実現できる。例えば、Ｉｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜を用いる場合、少なくとも半導体膜１０６ｂより高い窒素濃度、具体的には７原子％以上のＩｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜を用いる。

＜絶縁膜形成＞
次に、基板１００、導電膜１０２ａおよび導電膜１０２ｂの上方に、絶縁膜１０４を形成する（図２（Ｃ））。絶縁膜１０４は、トランジスタ１５０においてゲート絶縁膜として機能させることができる。

絶縁膜１０４は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ系金属酸化物などを用いればよく、積層または単層で設ける。

また、絶縁膜１０４として、ハフニウムシリケート（ＨｆＳｉＯ_ｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉ_ｘＯ_ｙＮ_ｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌ_ｘＯ_ｙＮ_ｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材料を用いることでトランジスタのゲートリークを低減できる。

絶縁膜１０４は、スパッタリング法、ＣＶＤ法、蒸着法等で形成する。

絶縁膜１０４として窒化シリコン膜を形成する場合、２段階の形成方法を用いることが好ましい。はじめに、シラン、窒素、及びアンモニアの混合ガスを原料ガスとして用いたプラズマＣＶＤ法により、欠陥の少ない第１の窒化シリコン膜を形成する。次に、原料ガスを、シラン及び窒素の混合ガスに切り替えて、水素濃度が低く、且つ水素をブロッキングすることが可能な第２の窒化シリコン膜を成膜する。このような形成方法により、絶縁膜１０４として、欠陥が少なく、且つ水素ブロッキング性を有する窒化シリコン膜を形成することができる。

また、絶縁膜１０４として酸化ガリウム膜を形成する場合、ＭＯＣＶＤ（ＭｅｔａｌＯｒｇａｎｉｃＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法を用いて形成することができる。

＜半導体膜形成＞
次に、絶縁膜１０４の上方に、スパッタリング法、ＣＶＤ法、蒸着法等により半導体膜を形成し、該半導体膜上にフォトリソグラフィ工程によりレジストマスクを形成する。次に、該レジストマスクを用いて半導体膜の少なくとも一部をエッチングして、半導体膜１０６ａおよび半導体膜１０６ｂを形成する（図２（Ｄ））。半導体膜１０６ｂは、トランジスタ１５０におけるチャネル領域を含む。

半導体膜１０６ａおよび半導体膜１０６ｂには、さまざまな半導体材料を用いることができる。具体的には、非晶質シリコン、微結晶シリコン、多結晶シリコン、単結晶シリコン等を用いることができ、これらの膜を単層または積層で設けることができる。また、これらの半導体膜の一部、また積層した場合は少なくとも１つの層に、導電型を付与する不純物を添加してもよい。

また上記の半導体材料の他に、酸化物半導体を用いることができる。酸化物半導体を用いたトランジスタには、極めてオフ電流が低い特性を有するものがある。当該トランジスタを用いると、液晶表示装置における各画素の容量素子に入力された信号の保持能力が高くなり、例えば静止画表示などにおいてフレーム周波数を小さくすることができる。フレーム周波数を小さくすることによって、表示装置の消費電力を低減させることができる。

以下に、半導体膜１０６ａおよび半導体膜１０６ｂに適用可能な酸化物半導体について説明する。

酸化物半導体は、例えば、インジウムを含む。インジウムを含む酸化物半導体は、キャリア移動度（電子移動度）が高くなる。また、酸化物半導体は、元素Ｍを含むと好ましい。元素Ｍとして、例えば、アルミニウム、ガリウム、イットリウムまたはスズなどがある。元素Ｍは、例えば、酸素との結合エネルギーが高い元素である。元素Ｍは、例えば、酸化物半導体のエネルギーギャップを大きくする機能を有する元素である。また、酸化物半導体は、亜鉛を含むと好ましい。酸化物半導体が亜鉛を含むと、結晶質の酸化物半導体となりやすい。また、酸化物半導体の価電子帯上端のエネルギー（Ｅｖ）は、例えば、亜鉛の原子数比によって制御できる場合がある。

ただし、酸化物半導体は、インジウムを含まなくてもよい。酸化物半導体は、例えば、Ｚｎ−Ｓｎ酸化物、Ｇａ−Ｓｎ酸化物であっても構わない。

なお、酸化物半導体は、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、ＩｎとＭの原子数比率をＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以上、またはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上であるＩｎ−Ｍ−Ｚｎ酸化物としてもよい。また、酸化物半導体は、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、ＩｎとＭの原子数比率をＩｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未満、またはＩｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未満であるＩｎ−Ｍ−Ｚｎ酸化物としてもよい。

また、酸化物半導体は、エネルギーギャップが大きい。酸化物半導体のエネルギーギャップは、２．７ｅＶ以上４．９ｅＶ以下、好ましくは３ｅＶ以上４．７ｅＶ以下、さらに好ましくは３．２ｅＶ以上４．４ｅＶ以下とする。

トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減し、高純度真性化することが有効である。なお、酸化物半導体において、主成分以外（１ａｔｏｍｉｃ％未満）の軽元素、半金属元素、金属元素などは不純物となる。例えば、水素、リチウム、炭素、窒素、フッ素、ナトリウム、シリコン、塩素、カリウム、カルシウム、チタン、鉄、ニッケル、銅、ゲルマニウム、ストロンチウム、ジルコニウムおよびハフニウムは酸化物半導体中で不純物となる場合がある。従って、近接する膜中の不純物濃度も低減することが好ましい。

例えば、酸化物半導体中にシリコンが含まれることで不純物準位を形成する場合がある。また、酸化物半導体の表層にシリコンがあることで不純物準位を形成する場合がある。そのため、酸化物半導体の内部、表層におけるシリコン濃度は、二次イオン質量分析法（ＳＩＭＳ：ＳｅｃｏｎｄａｒｙＩｏｎＭａｓｓＳｐｅｃｔｒｏｍｅｔｒｙ）において、１×１０^１９ａｔｏｍｓ／ｃｍ^３未満、好ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３未満、さらに好ましくは２×１０^１８ａｔｏｍｓ／ｃｍ^３未満とする。

また、酸化物半導体中で水素は、不純物準位を形成し、キャリア密度を増大させてしまう場合がある。そのため、酸化物半導体の水素濃度はＳＩＭＳにおいて、２×１０^２０ａｔｏｍｓ／ｃｍ^３以下、好ましくは５×１０^１９ａｔｏｍｓ／ｃｍ^３以下、より好ましくは１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、さらに好ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３以下とする。また、酸化物半導体中で窒素は、不純物準位を形成し、キャリア密度を増大させてしまう場合がある。そのため、酸化物半導体中の窒素濃度は、ＳＩＭＳにおいて、５×１０^１９ａｔｏｍｓ／ｃｍ^３未満、好ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３以下、より好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、さらに好ましくは５×１０^１７ａｔｏｍｓ／ｃｍ^３以下とする。

酸化物半導体膜は、非単結晶酸化物半導体膜と単結晶酸化物半導体膜とに大別される。非単結晶酸化物半導体膜とは、ＣＡＡＣ−ＯＳ（ＣＡｘｉｓＡｌｉｇｎｅｄＣｒｙｓｔａｌｌｉｎｅＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）膜、多結晶酸化物半導体膜、微結晶酸化物半導体膜、非晶質酸化物半導体膜などをいう。

酸化物半導体膜は、ＣＡＡＣ−ＯＳ膜を有していてもよい。まずは、ＣＡＡＣ−ＯＳ膜について説明する。

ＣＡＡＣ−ＯＳ膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。

ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：ＴｒａｎｓｍｉｓｓｉｏｎＥｌｅｃｔｒｏｎＭｉｃｒｏｓｃｏｐｅ）によって観察すると、明確な結晶部同士の境界、即ち結晶粒界（グレインバウンダリーともいう）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。

ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。

一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。

断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有していることがわかる。

ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−ＲａｙＤｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ_４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。

一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ_４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ_４の単結晶酸化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。

以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。

なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルと平行にならないこともある。

また、ＣＡＡＣ−ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡＡＣ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分的に結晶化度の異なる領域が形成されることもある。

なお、ＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。

ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純物は、キャリアトラップやキャリア発生源となる場合がある。

また、ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリア発生源となることがある。

不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性または実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定となる場合がある。

また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。

次に、微結晶酸化物半導体膜について説明する。

微結晶酸化物半導体膜は、ＴＥＭによる観察像では、明確に結晶部を確認することができない場合がある。微結晶酸化物半導体膜に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体膜を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。また、ｎｃ−ＯＳ膜は、例えば、ＴＥＭによる観察像では、結晶粒界を明確に確認できない場合がある。

ｎｃ−ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。従って、ｎｃ−ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない場合がある。例えば、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、ｎｃ−ＯＳ膜は、結晶部よりも大きい径（例えば５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行うと、ハローパターンのような回折像が観測される。一方、ｎｃ−ＯＳ膜は、結晶部の大きさと近いか結晶部より小さい径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、スポットが観測される。また、ｎｃ−ＯＳ膜のナノビーム電子線回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。また、ｎｃ−ＯＳ膜のナノビーム電子線回折を行うと、リング状の領域内に複数のスポットが観測される場合がある。

ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。そのため、ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて欠陥準位密度が高くなる。

なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。

例えば、酸化物半導体層（Ｓ１）と、酸化物半導体層（Ｓ２）とが、この順番で形成された多層膜であってもよい。

このとき、例えば、酸化物半導体層（Ｓ２）の伝導帯下端のエネルギー（Ｅｃ）を、酸化物半導体層（Ｓ１）よりも高くする。具体的には、酸化物半導体層（Ｓ２）として、酸化物半導体層（Ｓ１）よりも電子親和力の０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅＶ以下、さらに好ましくは０．１５ｅＶ以上０．４ｅＶ以下小さい酸化物半導体を用いる。なお、電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。

または、例えば、酸化物半導体層（Ｓ２）のエネルギーギャップを、酸化物半導体層（Ｓ１）よりも大きくする。なお、エネルギーギャップは、例えば、光学的な手法により導出することができる。具体的には、酸化物半導体層（Ｓ２）として、酸化物半導体層（Ｓ１）よりもエネルギーギャップの０．１ｅＶ以上１．２ｅＶ以下、好ましくは０．２ｅＶ以上０．８ｅＶ以下大きい酸化物半導体を用いる。

または、酸化物半導体は、例えば、酸化物半導体層（Ｓ１）と、酸化物半導体層（Ｓ２）と、酸化物半導体層（Ｓ３）とが、この順番で形成された多層膜であってもよい。

または、例えば、酸化物半導体層（Ｓ２）の伝導帯下端のエネルギー（Ｅｃ）を、酸化物半導体層（Ｓ１）および酸化物半導体層（Ｓ３）よりも低くする。具体的には、酸化物半導体層（Ｓ２）として、酸化物半導体層（Ｓ１）および酸化物半導体層（Ｓ３）よりも電子親和力の０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅＶ以下、さらに好ましくは０．１５ｅＶ以上０．４ｅＶ以下大きい酸化物半導体を用いる。

または、例えば、酸化物半導体層（Ｓ２）のエネルギーギャップを、酸化物半導体層（Ｓ１）および酸化物半導体層（Ｓ３）よりも小さくする。具体的には、酸化物半導体層（Ｓ２）として、酸化物半導体層（Ｓ１）および酸化物半導体層（Ｓ３）よりもエネルギーギャップの０．１ｅＶ以上１．２ｅＶ以下、好ましくは０．２ｅＶ以上０．８ｅＶ以下小さい酸化物半導体を用いる。

または、例えば、トランジスタのオン電流を高くするためには、酸化物半導体層（Ｓ３）の厚さは小さいほど好ましい。例えば、酸化物半導体層（Ｓ３）は、１０ｎｍ未満、好ましくは５ｎｍ以下、さらに好ましくは３ｎｍ以下とする。一方、酸化物半導体層（Ｓ３）は、電流密度の高い酸化物半導体層（Ｓ２）へ、絶縁膜１０４を構成する元素（シリコンなど）が入り込まないようブロックする機能も有する。そのため、酸化物半導体層（Ｓ３）は、ある程度の厚さを有することが好ましい。例えば、酸化物半導体層（Ｓ３）の厚さは、０．３ｎｍ以上、好ましくは１ｎｍ以上、さらに好ましくは２ｎｍ以上とする。

また、酸化物半導体層（Ｓ１）の厚さは酸化物半導体層（Ｓ２）の厚さより厚く、酸化物半導体層（Ｓ２）の厚さは酸化物半導体層（Ｓ３）の厚さより厚く設けられることが好ましい。具体的には、酸化物半導体層（Ｓ１）の厚さは、２０ｎｍ以上、好ましくは３０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以上とする。酸化物半導体層（Ｓ１）の厚さを、２０ｎｍ以上、好ましくは３０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以上とすることで、絶縁膜と酸化物半導体層（Ｓ１）との界面から電流密度の高い酸化物半導体層（Ｓ２）までを２０ｎｍ以上、好ましくは３０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以上離すことができる。ただし、半導体装置の生産性が低下する場合があるため、酸化物半導体層（Ｓ１）の厚さは、２００ｎｍ以下、好ましくは１２０ｎｍ以下、さらに好ましくは８０ｎｍ以下とする。また、酸化物半導体層（Ｓ２）の厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上８０ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。

次に、酸化物半導体膜の形成方法について説明する。酸化物半導体膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて形成すればよい。

半導体膜１０６となる酸化物半導体膜として、Ｉｎ−Ｍ−Ｚｎ酸化物をスパッタリング法で成膜する場合、ターゲットの原子数比は、Ｉｎ：Ｍ：Ｚｎが３：１：１、３：１：２、３：１：４、１：１：０．５、１：１：１、１：１：２、１：３：１、１：３：２、１：３：４、１：３：６、１：６：２、１：６：４、１：６：６、１：６：８、１：６：１０、１：９：２、１：９：４、１：９：６、１：９：８、１：９：１０などとすればよい。元素Ｍは、例えば、アルミニウム、ガリウム、イットリウムまたはスズなどである。

酸化物半導体膜をスパッタリング法で成膜する場合、酸素を含む雰囲気で成膜する。例えば、雰囲気全体に占める酸素の割合を、１０ｖｏｌｕｍｅ％以上、好ましくは２０ｖｏｌｕｍｅ％以上、さらに好ましくは５０ｖｏｌｕｍｅ％以上、より好ましくは８０ｖｏｌｕｍｅ％以上とする。特に、雰囲気全体に占める酸素の割合を、１００ｖｏｌｕｍｅ％とすると好ましい。雰囲気全体に占める酸素の割合を、１００ｖｏｌｕｍｅ％とすると、半導体膜１０６となる酸化物半導体膜に含まれる、希ガスなどの不純物濃度を低減することができる。

半導体膜１０６となる酸化物半導体膜をスパッタリング法で成膜する場合、ターゲットの原子数比からずれた原子数比の膜が形成される場合がある。例えば、亜鉛は、酸素を含む雰囲気で成膜すると、ターゲットの原子数比よりも膜の原子数比が小さくなりやすい場合がある。具体的には、ターゲットに含まれる亜鉛の原子数比の４０ａｔｏｍｉｃ％以上９０ａｔｏｍｉｃ％以下程度となる場合がある。また、例えば、インジウムは、酸素を含む雰囲気で成膜すると、ターゲットの原子数比よりも膜の原子数比が小さくなりやすい場合がある。

半導体膜１０６となる酸化物半導体膜を形成した後で、第１の加熱処理を行うと好ましい。第１の加熱処理は、７０℃以上４５０℃以下、好ましくは１００℃以上３００℃以下、さらに好ましくは１５０℃以上２５０℃以下で行えばよい。第１の加熱処理の雰囲気は、不活性ガス雰囲気、または酸化性ガスを１０ｐｐｍ以上、１ｖｏｌｕｍｅ％以上もしくは１０ｖｏｌｕｍｅ％以上含む雰囲気で行う。第１の加熱処理は減圧状態で行ってもよい。または、第１の加熱処理の雰囲気は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを０．００１ｖｏｌｕｍｅ％以上、１％以上または１０％以上含む雰囲気で加熱処理を行ってもよい。第１の加熱処理によって、半導体膜１０６となる酸化物半導体膜から水素や水などの不純物を除去することができる。また、第１の加熱処理によって、半導体膜１０６となる酸化物半導体膜の高純度真性化ができる。

＜絶縁膜形成＞
次に、絶縁膜１０４、半導体膜１０６ａおよび半導体膜１０６ｂの上方に、絶縁膜１０８を形成する（図２（Ｅ））。絶縁膜１０８は、トランジスタ１５０において半導体膜１０６ｂのチャネル領域を保護する膜として機能する。

絶縁膜１０８は、絶縁膜１０４と同様の材料、構成および方法で形成することができる。

なお、絶縁膜１０４を異なる材料からなる膜の積層で設ける場合、絶縁膜１０４の上層と絶縁膜１０８に同じ材料を適用することができる。絶縁膜１０４の上層と絶縁膜１０８が同じ材料であると、後の工程で絶縁膜１０４および絶縁膜１０８をエッチングする際に、絶縁膜１０４の上層と絶縁膜１０８を同時にエッチングすることができる。その後、残った絶縁膜１０４の下層をエッチングする。これにより、絶縁膜１０４の上層および絶縁膜１０８のテーパー角と、絶縁膜１０４の下層のテーパー角とが異なる開口部を形成することができる。テーパー角の異なる開口部とすることで、該開口部に形成する導電膜の段切れが抑制される。

＜マスク形成と絶縁膜のエッチング＞
次に、絶縁膜１０８の上方に、フォトリソグラフィ工程によりレジストマスク１１０を形成する（図３（Ａ））。

次に、絶縁膜１０４および絶縁膜１０８のレジストマスク１１０と重ならない部分をエッチングにより除去し、開口１１１ａ、１１１ｂ、１１１ｃ、１１１ｄを形成する（図３（Ｂ））。

図３（Ｂ）に示すように、開口１１１ａ、１１１ｃ、１１１ｄは、絶縁膜１０８の、半導体膜１０６ａまたは半導体膜１０６ｂと重なり、かつレジストマスク１１０と重ならない部分を除去することにより形成される。

また開口１１１ｂは、絶縁膜１０４および絶縁膜１０８の、導電膜１０２ａと重なり、かつ半導体膜１０６ａ、半導体膜１０６ｂおよびレジストマスク１１０と重ならない部分を除去することにより形成される。

次に、レジストマスク１１０を除去する（図３（Ｃ））。

＜導電膜形成＞
次に、絶縁膜１０８、半導体膜１０６ａ、半導体膜１０６ｂおよび導電膜１０２ａの上方に導電膜を形成し、該導電膜上にフォトリソグラフィ工程によりレジストマスクを形成する。次に、該レジストマスクを用いて導電膜の一部をエッチングして、導電膜１１４ａ、１１４ｂ、１１４ｃを形成する（図３（Ｄ））。

導電膜１１４ａは、導電膜１０２ａおよび半導体膜１０６ａと電気的に接続される。また導電膜１１４ｂおよび導電膜１１４ｃは、半導体膜１０６ｂと電気的に接続される。

導電膜１１４ａは、導電膜１０２ａと半導体膜１０６ａを電気的に接続する配線として機能させることができる。導電膜１１４ｂは、トランジスタ１５０においてソース電極として機能させることができ、導電膜１１４ｃは、トランジスタ１５０においてドレイン電極として機能させることができる。

導電膜１１４ａ、１１４ｂ、１１４ｃは、導電膜１０２ａおよび導電膜１０２ｂと同様の材料、構成および方法で形成することができる。

以上の工程で、トランジスタ１５０および接続部１６０を形成することができる。

このように製造方法１では、絶縁膜１０８の半導体膜と重なる部分に開口を形成することと同時に、半導体膜と重ならない部分では絶縁膜１０８だけでなく絶縁膜１０４にも開口を形成する。このような工程とすることで、絶縁膜１０８と絶縁膜１０４の開口を別々に形成する場合よりも、マスクおよびフォトリソグラフィ工程を削減することができる。そのため半導体装置の製造時間を短縮し、製造コストを抑制することができる。

≪製造方法２≫
次に、図４および図５を用いて、図５（Ｅ）に示すトランジスタ１５０および接続部１６０を形成する方法を説明する。

図４（Ａ）乃至（Ｅ）に示す、基板１００、導電膜１０２ａおよび導電膜１０２ｂ、絶縁膜１０４、半導体膜１０６ａおよび半導体膜１０６ｂ、ならびに絶縁膜１０８については、製造方法１と同様の材料、構成および方法で形成することができる。

＜マスク形成と絶縁膜のエッチング＞
絶縁膜１０８の上方に、フォトリソグラフィ工程によりレジストマスク２１０を形成する（図４（Ｆ））。図４（Ｆ）に示すように、レジストマスク２１０は領域により厚さが異なり、領域２１０ａと、領域２１０ａにおける厚さよりも小さな厚さを有する領域２１０ｂと、を有する。領域２１０ｂは、半導体膜１０６ａおよび半導体膜１０６ｂと重なる部分を有する。

レジストマスク２１０は、多階調マスク（ハーフトーンフォトマスクまたはグレートーンフォトマスク）を用いたフォトリソグラフィ工程により形成する。

次に、絶縁膜１０４および絶縁膜１０８の、導電膜１０２ａと重なり、かつレジストマスク２１０と重ならない部分をエッチングにより除去し、開口１１１ｂを形成する（図５（Ａ））。

次に、レジストマスク２１０にアッシングをする。これにより、レジストマスク２１０の面積（３次元的に見れば体積）が縮小し、厚さが小さくなる。そのため厚さの小さい領域２１０ｂのレジストマスク２１０は除去され、レジストマスク２１２が形成される（図５（Ｂ））。すなわち、レジストマスク２１０を後退させることにより、領域２１０ｂのレジストマスク２１０を除去し、レジストマスク２１２を形成する。

アッシングとしては、たとえば酸素プラズマによるアッシングを行うことができる。

次に、絶縁膜１０８のレジストマスク２１２と重ならない部分をエッチングにより除去し、開口２１１ａ、２１１ｂ、２１１ｃ、２１１ｄを形成する（図５（Ｃ））。

図５（Ｃ）に示すように、開口２１１ａ、２１１ｃ、２１１ｄは、絶縁膜１０８の、半導体膜１０６ａまたは半導体膜１０６ｂと重なり、かつレジストマスク２１２と重ならない部分を除去することにより形成される。

また開口２１１ｂは、絶縁膜１０８の、半導体膜１０６ａ、半導体膜１０６ｂおよびレジストマスク２１２と重ならない部分が除去されることにより形成される。図５（Ｃ）に示すように、開口２１１ｂは開口１１１ｂの周囲の絶縁膜１０８が除去されて開口が広くなることにより形成されている。これにより、後の工程で開口２１１ｂに形成する導電膜の段切れが抑制される。

次に、レジストマスク２１２を除去する（図５（Ｄ））。

＜導電膜形成＞
次に、絶縁膜１０８、半導体膜１０６ａ、半導体膜１０６ｂおよび導電膜１０２ａの上方に導電膜を形成し、該導電膜上にフォトリソグラフィ工程によりレジストマスクを形成する。次に、該レジストマスクを用いて導電膜の一部をエッチングして、導電膜１１４ａ、１１４ｂ、１１４ｃを形成する（図５（Ｅ））。

導電膜１１４ａ、１１４ｂ、１１４ｃは、製造方法１と同様の材料、構成および方法で形成することができる。

このように製造方法２では、多階調マスクを用いることにより、開口２１１ａ、２１１ｂ、２１１ｃ、２１１ｄを１つのマスクで形成することができる。また、開口２１１ｂについて、絶縁膜１０４の開口よりも絶縁膜１０８の開口を広くすることができ、導電膜１１４ａの段切れを抑制することができる。

このような工程とすることで、マスクおよびフォトリソグラフィ工程を削減することができる。そのため半導体装置の製造時間を短縮し、製造コストを抑制することができる。また、半導体装置の歩留まりおよび信頼性を向上させることができる。

≪製造方法３≫
次に、図６および図７を用いて、図７（Ｅ）に示すトランジスタ１５０および接続部１６０を形成する方法を説明する。

図６（Ａ）乃至（Ｃ）に示す、基板１００、導電膜１０２ａおよび導電膜１０２ｂ、ならびに絶縁膜１０４については、製造方法１と同様の材料、構成および方法で形成することができる。

＜半導体膜形成＞
絶縁膜１０４の上方に、半導体膜１０６を形成する。半導体膜１０６については、製造方法１と同様の材料、構成および方法で形成することができる。

＜マスク形成と絶縁膜および半導体膜のエッチング＞
次に、半導体膜１０６の上方に、フォトリソグラフィ工程によりレジストマスク３０７を形成する（図６（Ｄ））。図６（Ｄ）に示すように、レジストマスク３０７は領域により厚さが異なり、領域３０７ａと、領域３０７ａにおける厚さよりも小さな厚さを有する領域３０７ｂと、を有する。領域３０７ｂは、半導体膜１０６と重なる部分を有する。

レジストマスク３０７は、多階調マスク（ハーフトーンフォトマスクまたはグレートーンフォトマスク）を用いたフォトリソグラフィ工程により形成する。

次に、絶縁膜１０４および半導体膜１０６の、導電膜１０２ａと重なり、かつレジストマスク３０７と重ならない部分をエッチングにより除去し、開口３０８ｂを形成する（図６（Ｅ））。

次に、レジストマスク３０７にアッシングをする。これにより、レジストマスク３０７の面積（３次元的に見れば体積）が縮小し、厚さが小さくなる。そのため厚さの小さい領域３０７ｂのレジストマスク３０７は除去され、レジストマスク３０９が形成される（図７（Ａ））。すなわち、レジストマスク３０７を後退させることにより、領域３０７ｂのレジストマスク３０７を除去し、レジストマスク３０９を形成する。

次に、半導体膜１０６のレジストマスク３０９と重ならない部分をエッチングにより除去し、半導体膜１０６ａおよび半導体膜１０６ｂを形成する（図７（Ｂ））。半導体膜１０６ｂは、トランジスタ１５０におけるチャネル領域を含む半導体膜として機能させることができる。

次に、レジストマスク３０９を除去する（図７（Ｃ））。

＜絶縁膜形成＞
次に、絶縁膜１０４、半導体膜１０６ａおよび半導体膜１０６ｂの上方に、絶縁膜を形成し、該絶縁膜上にフォトリソグラフィ工程によりレジストマスクを形成する。次に、該レジストマスクを用いて絶縁膜の一部をエッチングして、開口３１１ａ、３１１ｂ、３１１ｃ、３１１ｄを有する絶縁膜１０８を形成する（図７（Ｄ））。

図７（Ｄ）に示すように、開口３１１ａ、３１１ｃ、３１１ｄは、半導体膜１０６ａまたは半導体膜１０６ｂと重なる部分に形成される。

また開口３１１ｂは、半導体膜１０６ａおよび半導体膜１０６ｂと重ならない部分が除去されることにより形成される。なお図７（Ｄ）に示すように、開口３１１ｂは開口３０８ｂと重なる部分に形成されている。また、開口３１１ｂでは、絶縁膜１０４の開口よりも絶縁膜１０８の開口が広くなるよう形成することができる。これにより、後の工程で開口３１１ｂに形成する導電膜の段切れが抑制される。

絶縁膜１０８は、トランジスタ１５０において半導体膜１０６ｂのチャネル領域を保護する膜として機能し、製造方法１と同様の材料、構成および方法で形成することができる。

＜導電膜形成＞
次に、絶縁膜１０８、半導体膜１０６ａ、半導体膜１０６ｂおよび導電膜１０２ａの上方に導電膜を形成し、該導電膜上にフォトリソグラフィ工程によりレジストマスクを形成する。次に、該レジストマスクを用いて導電膜の一部をエッチングして、導電膜１１４ａ、１１４ｂ、１１４ｃを形成する（図７（Ｅ））。

このように製造方法３では、ハーフトーンフォトマスクを用いることにより、絶縁膜１０４の開口と、半導体膜１０６ａおよび半導体膜１０６ｂの形成を１つのマスクで形成することができる。また、開口３１１ｂについて、絶縁膜１０４の開口よりも絶縁膜１０８の開口を広くすることができ、導電膜１１４ａの段切れを抑制することができる。

＜開口のバリエーション＞
なお、レジストマスク３０７の形状を変更することで、図７（Ｅ）に示す接続部１６０と異なる形状である、図８（Ｄ）に示す接続部１６０を形成することができる。

これにはまず、レジストマスク３０７を、図８（Ａ）に示すような形状（例えば図６（Ｅ）に示す場合よりも大きな開口を有する形状）とし、開口３０８ｂを形成する（図８（Ａ））。

次に、図７（Ａ）乃至（Ｃ）と同様の工程で半導体膜１０６ａおよび半導体膜１０６ｂを形成する（図８（Ｂ））。

次に、絶縁膜１０４、半導体膜１０６ａおよび半導体膜１０６ｂの上方に、絶縁膜を形成し、該絶縁膜上にフォトリソグラフィ工程によりレジストマスクを形成する。次に、該レジストマスクを用いて絶縁膜の一部をエッチングして、開口３１１ａ、３１２ｂ、３１１ｃ、３１１ｄを有する絶縁膜１０８を形成する。このとき、絶縁膜１０８における開口３１２ｂが、絶縁膜１０４における開口３０８ｂより小さくなるよう形成する。

以上の工程で、図８（Ｄ）に示す接続部１６０を形成することができる。

このような工程としても、絶縁膜１０４の開口と、半導体膜１０６ａおよび半導体膜１０６ｂの形成を１つのマスクで形成し、また導電膜１１４ａの段切れを抑制することができる。そのためマスクおよびフォトリソグラフィ工程を削減し、半導体装置の製造時間を短縮し、製造コストを抑制することができる。また、半導体装置の歩留まりおよび信頼性を向上させることができる。

≪製造方法４≫
次に、図９および図１０を用いて、図１０（Ｅ）に示すトランジスタ１５０および接続部１６０を形成する方法を説明する。

図９（Ａ）乃至（Ｆ）および図１０（Ａ）に示す、基板１００、導電膜１０２ａおよび導電膜１０２ｂ、絶縁膜１０４、半導体膜１０６ａおよび半導体膜１０６ｂ、絶縁膜１０８、開口１１１ａ、１１１ｂ、１１１ｃ、１１１ｄについては、製造方法１と同様の材料、構成および方法で形成することができる。

＜マスクのアッシング＞
図１０（Ａ）に示すようにレジストマスク１１０を用いて開口１１１ａ、１１１ｂ、１１１ｃ、１１１ｄを形成した後、レジストマスク１１０にアッシングをする。アッシングとしては、たとえば酸素プラズマによるアッシングを行うことができる。

これにより、レジストマスク１１０の面積（３次元的に見れば体積）が縮小し、厚さが小さくなり、レジストマスク４１２が形成される（図１０（Ｂ））。これにより絶縁膜１０８の一部に、レジストマスク４１２に重ならない部分が生じる。すなわち、レジストマスク１１０を後退させることにより、絶縁膜１０８の一部が露出する。

次に、絶縁膜１０８のレジストマスク４１２に重ならない部分をエッチングにより除去し、開口４１１ａ、４１１ｂ、４１１ｃ、４１１ｄを形成する（図１０（Ｃ））。

図１０（Ｃ）に示すように、開口４１１ａ、４１１ｃ、４１１ｄは、半導体膜１０６ａまたは半導体膜１０６ｂと重なる部分に形成される。

また開口４１１ｂは、導電膜１０２ａと重なり、かつ半導体膜１０６ａおよび半導体膜１０６ｂと重ならない部分が除去されることにより形成される。なお図１０（Ｃ）に示すように、開口４１１ｂは開口１１１ｂの周囲の絶縁膜１０８が除去されて開口が広くなることにより形成されている。これにより、後の工程で開口４１１ｂに形成する導電膜の段切れが抑制される。

また、レジストマスク１１０をアッシングすることによりレジストマスク４１２が形成されているため、レジストマスク１１０とレジストマスク４１２の大きさの差、すなわちレジストマスク４１２から露出した絶縁膜１０８の幅は概ね等しくなる。

そのため、開口４１１ｂにおいて絶縁膜１０４と絶縁膜１０８が形成する段差の幅、すなわち図１０（Ｃ）におけるＬは、開口４１１ｂの周囲で概ね等しくなる。

次に、レジストマスク４１２を除去する（図１０（Ｄ））。

＜導電膜形成＞
次に、絶縁膜１０８、半導体膜１０６ａ、半導体膜１０６ｂおよび導電膜１０２ａの上方に導電膜を形成し、該導電膜上にフォトリソグラフィ工程によりレジストマスクを形成する。次に、該レジストマスクを用いて導電膜の一部をエッチングして、導電膜１１４ａ、１１４ｂ、１１４ｃを形成する（図１０（Ｅ））。

このように製造方法４では、絶縁膜１０８の半導体膜と重なる部分に開口を形成することと同時に、半導体膜と重ならない部分では絶縁膜１０８だけでなく絶縁膜１０４にも開口を形成する。このような工程とすることで、絶縁膜１０８と絶縁膜１０４の開口を別々に形成する場合よりも、マスクおよびフォトリソグラフィ工程を削減することができる。またレジストマスク１１０をアッシングすることにより、開口４１１ｂについて、絶縁膜１０４の開口よりも絶縁膜１０８の開口を広くすることができ、導電膜１１４ａの段切れを抑制することができる。

（実施の形態２）
本発明の一態様である半導体装置の製造方法について、図１、図１１および図１２を用いて説明する。図１は上述したように半導体装置の上面図である。図１（Ａ）の一点鎖線Ｘ１−Ｘ２で示した部分の断面構造を、図１１および図１２の断面Ｘ１−Ｘ２に示す。断面Ｘ１−Ｘ２は、トランジスタと、トランジスタの上方に設けられた導電膜が電気的に接続される領域の一部の断面構造である。図１（Ｂ）の一点鎖線Ｙ１−Ｙ２で示した部分の断面構造を、図１１および図１２の断面Ｙ１−Ｙ２に示す。断面Ｙ１−Ｙ２は、半導体膜の下に設けられた導電膜と半導体膜の上に設けられた導電膜が電気的に接続される領域の一部の断面構造である。図１（Ｃ）の一点鎖線Ｚ１−Ｚ２で示した部分の断面構造を、図１１および図１２の断面Ｚ１−Ｚ２に示す。断面Ｚ１−Ｚ２は、トランジスタのソース電極およびドレイン電極として機能させることができる導電膜と同時に形成された導電膜と、トランジスタの上部に形成された２つの導電膜が電気的に接続される領域の一部の断面構造である。

本実施の形態で示す半導体装置の製造方法は、トランジスタの上部に複数の導電膜を形成する場合に適用することができる。たとえば、同一基板上にコモン電極と画素電極を形成する、ＩＰＳ（ＩｎＰｌａｎｅＳｗｉｔｃｈｉｎｇ）（またはＦＦＳ（ｆｒｉｎｇｅｆｉｅｌｄｓｗｉｔｃｈｉｎｇ））モードの液晶表示装置などに好適である。

≪製造方法５≫
図１１および図１２を用いて、図１２（Ｅ）に示す接続部５５０および接続部５６０を形成する方法を説明する。

＜下部構成＞
まず、導電膜が設けられた基板を用意する。該基板は、実施の形態１で示したトランジスタ１５０および接続部１６０が形成された基板でもよいし、他の方法および構成で導電膜が形成された基板でもよい。たとえば実施の形態１で示したボトムゲート構造のトランジスタ１５０に限らず、トップゲート構造のトランジスタが形成された基板を用いてもよい。

本実施の形態では、実施の形態１の製造方法２と同様に、断面Ｘ１−Ｘ２にトランジスタ１５０、断面Ｙ１−Ｙ２に接続部１６０が形成され、さらに製造方法２と同様の工程を経て断面Ｚ１−Ｚ２に絶縁膜１０４、絶縁膜１０８および導電膜１１４ｄが形成された基板を用意することとする（図１１（Ａ））。導電膜１１４ｄは、導電膜１１４ａ、１１４ｂ、１１４ｃと同様の材料、構成および方法で形成することができる。該基板の導電膜１１４ａおよび導電膜１１４ｄ上に、以下の工程で接続部５５０および接続部５６０を形成する。

＜絶縁膜形成＞
導電膜１１４ａ、１１４ｂ、１１４ｃ、１１４ｄの上方に、絶縁膜５００を形成する（図１１（Ｂ））。絶縁膜５００は、実施の形態１の絶縁膜１０４と同様の材料、構成および方法で形成することができる。

＜絶縁膜形成＞
次に、絶縁膜５００の上方に、絶縁膜５０２を形成する（図１１（Ｃ））。絶縁膜５０２は、半導体装置における平坦化膜として機能させることができる。

絶縁膜５０２には、例えばアクリル、アクリルアミド、エステル、その他公知の材料を用いることができ、積層または単層で設ける。

＜導電膜形成＞
次に、絶縁膜５０２の上方に、導電膜５０４を形成する（図１１（Ｄ））。導電膜５０４としては、透光性を有する材料を用いることが好ましい。

導電膜５０４には、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。

また、導電膜５０４として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した透光性導電膜は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。

導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、アニリン、ピロールおよびチオフェンの２種以上からなる共重合体若しくはその誘導体などがあげられる。

導電膜５０４は、上述の材料の積層または単層で設けることができる。

＜マスク形成と導電膜および絶縁膜のエッチング＞
次に、導電膜５０４の上方に、フォトリソグラフィ工程によりレジストマスク５０６を形成する（図１１（Ｅ））。図１１（Ｅ）に示すように、レジストマスク５０６は領域により厚さが異なり、領域５０６ａと、領域５０６ａにおける厚さよりも小さな厚さを有する領域５０６ｂと、を有する。領域５０６ｂは、導電膜５０４と重なる部分を有する。

レジストマスク５０６は、多階調マスク（ハーフトーンフォトマスクまたはグレートーンフォトマスク）を用いたフォトリソグラフィ工程により形成する。

次に、絶縁膜５００、絶縁膜５０２および導電膜５０４のレジストマスク５０６と重ならない部分をエッチングにより除去し、開口５０７ａおよび開口５０７ｃを形成する（図１２（Ａ））。

次に、レジストマスク５０６にアッシングをする。これにより、レジストマスク５０６の面積（３次元的に見れば体積）が縮小し、厚さが小さくなる。そのため厚さの小さい領域５０６ｂのレジストマスク５０６は除去され、レジストマスク５０８が形成される（図１２（Ｂ））。すなわち、レジストマスク５０６を後退させることにより、領域５０６ｂのレジストマスク５０６を除去し、レジストマスク５０８を形成する。

次に、導電膜５０４のレジストマスク５０８と重ならない部分をエッチングにより除去し、その後、レジストマスク５０８を除去して導電膜５０４ａを形成する（図１２（Ｃ））。導電膜５０４ａは、液晶表示装置におけるコモン電極として機能させることができる。

＜絶縁膜形成＞
次に、導電膜５０４ａ、絶縁膜５０２、絶縁膜５００、導電膜１１４ｄおよび導電膜１１４ｃの上方に絶縁膜を形成し、該絶縁膜上にフォトリソグラフィ工程によりレジストマスクを形成する。次に、該レジストマスクを用いて絶縁膜の一部をエッチングして、絶縁膜５１０を形成する（図１２（Ｄ））。図１２（Ｄ）に示すように、絶縁膜５１０では開口５０７ａと重なる部分に開口５１１ａが、導電膜５０４ａと重なる部分に開口５１１ｂが形成されている。また開口５０７ｃと重なる部分に開口５１１ｃが形成されている。

絶縁膜５１０は、実施の形態１の絶縁膜１０４と同様の材料、構成および方法で形成することができる。

＜導電膜形成＞
次に、絶縁膜５１０、導電膜５０４ａ、絶縁膜５０２、絶縁膜５００、導電膜１１４ｄおよび導電膜１１４ｃの上方に導電膜を形成し、該導電膜上にフォトリソグラフィ工程によりレジストマスクを形成する。次に、該レジストマスクを用いて導電膜の一部をエッチングして、導電膜５１２ａおよび導電膜５１２ｂを形成する（図１２（Ｅ））。

導電膜５１２ａは、導電膜１１４ｄおよび導電膜５０４ａと電気的に接続される。また導電膜５１２ｂは、導電膜１１４ｃと電気的に接続される。導電膜５１２ｂは、液晶表示装置における画素電極として機能させることができる。また図示しないが、導電膜５０４ａと導電膜５１２ｂが重畳した部分を、容量素子として機能させることができる。ただしこれに限られず、容量素子は導電膜５０４ａと導電膜５１２ｂが重畳した部分以外で形成してもよい。たとえば導電膜５０４ａと、別に形成した導電膜とが重畳した部分を容量素子として機能させてもよい。

導電膜５１２ａおよび導電膜５１２ｂは、導電膜５０４ａと同様の材料、構成および方法で形成することができる。

以上の工程で、接続部５５０および接続部５６０を形成することができる。

このように製造方法５では、ハーフトーンフォトマスクを用いることにより、開口５０７ａおよび開口５０７ｃと、導電膜５０４ａを１つのマスクで形成することができる。

このような工程とすることで、マスクおよびフォトリソグラフィ工程を削減することができる。そのため半導体装置の製造時間を短縮し、製造コストを抑制することができる。

（実施の形態３）
実施の形態２で説明した本発明の一態様である半導体装置の製造方法の他の態様について、図１および図１５を用いて説明する。図１は上述したように半導体装置の上面図である。図１（Ａ）の一点鎖線Ｘ１−Ｘ２で示した部分の断面構造を、図１５の断面Ｘ１−Ｘ２に示す。断面Ｘ１−Ｘ２は、トランジスタと、トランジスタの上方に設けられた導電膜が電気的に接続される領域の一部の断面構造である。図１（Ｂ）の一点鎖線Ｙ１−Ｙ２で示した部分の断面構造を、図１５の断面Ｙ１−Ｙ２に示す。断面Ｙ１−Ｙ２は、半導体膜の下に設けられた導電膜と半導体膜の上に設けられた導電膜が電気的に接続される領域の一部の断面構造である。図１（Ｃ）の一点鎖線Ｚ１−Ｚ２で示した部分の断面構造を、図１５の断面Ｚ１−Ｚ２に示す。断面Ｚ１−Ｚ２は、トランジスタのソース電極およびドレイン電極として機能させることができる導電膜と同時に形成された導電膜と、トランジスタの上部に形成された２つの導電膜が電気的に接続される領域の一部の断面構造である。

≪製造方法６≫
図１５を用いて、図１５（Ｃ）に示す接続部６５０および接続部６６０を形成する方法を説明する。本実施の形態に示す本発明の一態様である半導体装置の製造方法は、導電膜５０４ａを形成するまでの工程は実施の形態２の製造方法５と同様であるので、当該記載を参照されたい。図１５（Ａ）は導電膜５０４ａまでを形成した状態の断面構造である。導電膜５０４ａ、開口５０７ａ、及び開口５０７ｃは１つの多階調マスク（ハーフトーンフォトマスクまたはグレートーンフォトマスク）を用いて形成されているため、マスクおよびフォトリソグラフィ工程を削減することができる。そのため半導体装置の製造時間を短縮し、製造コストを抑制することができる。

＜絶縁膜形成＞
次に、導電膜５０４ａ、絶縁膜５０２、絶縁膜５００、導電膜１１４ｄおよび導電膜１１４ｃの上方に絶縁膜を形成し、該絶縁膜上にフォトリソグラフィ工程によりレジストマスクを形成する。次に、該レジストマスクを用いて絶縁膜の一部をエッチングして、絶縁膜６１０を形成する（図１５（Ｂ））。図１５（Ｂ）に示すように、絶縁膜６１０では開口５０７ａの内部に開口６１１ａが、導電膜５０４ａと重なる部分に開口５１１ｂが形成されている。また開口５０７ｃの内部に開口６１１ｃが形成されている。

絶縁膜６１０は、実施の形態２の製造方法５とは異なり、開口５０７ａ及び開口５０７ｃの内部にも形成されている。このため絶縁膜５０２の側面は開口５０７ａ及び開口５０７ｃにおいて、絶縁膜６１０に覆われている。このような構造とすることにより、絶縁膜５０２内部の不純物や、開口５０７ａ及び開口５０７ｃにおける絶縁膜５０２の側面に上述の多階調マスクのアッシング工程等で付着した不純物等が、絶縁膜５０２の外部の方向に拡散することを抑制することができる。例えば、後述の実施の形態４で示す液晶表示装置において、当該不純物が液晶に混入すると液晶の劣化を生じる。絶縁膜５０２が当該不純物の拡散を抑制できることにより、液晶表示装置の劣化を抑制することができる。

＜導電膜形成＞
次に、絶縁膜６１０、導電膜５０４ａ、絶縁膜５０２、絶縁膜５００、導電膜１１４ｄおよび導電膜１１４ｃの上方に導電膜を形成し、該導電膜上にフォトリソグラフィ工程によりレジストマスクを形成する。次に、該レジストマスクを用いて導電膜の一部をエッチングして、導電膜６１２ａおよび導電膜６１２ｂを形成する（図１５（Ｃ））。

導電膜６１２ａは、導電膜１１４ｄおよび導電膜５０４ａと電気的に接続される。また導電膜６１２ｂは、導電膜１１４ｃと電気的に接続される。導電膜６１２ｂは、液晶表示装置における画素電極として機能させることができる。また図示しないが、導電膜５０４ａと導電膜６１２ｂが重畳した部分を、容量素子として機能させることができる。ただし容量素子はこれに限られず、容量素子は導電膜５０４ａと導電膜６１２ｂが重畳した部分以外で形成してもよい。たとえば導電膜５０４ａと、別に形成した導電膜とが重畳した部分を容量素子として機能させてもよい。

導電膜６１２ａおよび導電膜６１２ｂは、導電膜５０４ａと同様の材料、構成および方法で形成することができる。

以上の工程で、接続部６５０および接続部６６０を形成することができる。

なお、接続部６５０および接続部６６０において、図１５に示した断面図から理解されるように、絶縁膜５００、絶縁膜５０２、及び、絶縁膜６１０は側面にテーパー形状を有していてもよい。絶縁膜５００、絶縁膜５０２、及び、絶縁膜６１０の側面がテーパー形状であると、接続部６５０および接続部６６０において導電膜６１２ａおよび導電膜６１２ｂもテーパー形状を有する形状となる。接続部６５０および接続部６６０において絶縁膜５００、絶縁膜５０２、及び、絶縁膜６１０の側面が垂直形状であると、導電膜６１２ａおよび導電膜６１２ｂの成膜が不十分となり段切れを生じる恐れがある。絶縁膜５００、絶縁膜５０２、及び、絶縁膜６１０の側面がテーパー形状であると、導電膜６１２ａおよび導電膜６１２ｂの段切れを防ぐことができ、半導体装置の信頼性を向上することができる。

このように製造方法６では、ハーフトーンフォトマスクを用いることにより、開口５０７ａおよび開口５０７ｃと、導電膜５０４ａを１つのマスクで形成することができる。さらに、絶縁膜５０２の側面から不純物が拡散することを抑制することができる。

このような工程とすることで、マスクおよびフォトリソグラフィ工程を削減することができる。そのため半導体装置の製造時間を短縮し、製造コストを抑制することができる。また、信頼性を損なうことなく半導体装置を利用することができる。

（実施の形態４）
本実施の形態では、実施の形態１乃至実施の形態３で示した半導体装置の製造方法を適用することのできる、表示装置をはじめとする半導体装置について説明する。

実施の形態１で示した製造方法は、アクティブマトリクス型の液晶表示装置のスイッチング素子の製造方法として好適に用いることができ、ＴＮ（ＴｗｉｓｔｅｄＮｅｍａｔｉｃ）モード、ＶＡ（ＶｅｒｔｉｃａｌＡｌｉｇｎｍｅｎｔ）モード、ＩＰＳモードなど各モードの液晶表示装置において適用可能である。

また、実施の形態１で示した製造方法は、アクティブマトリクス型の有機ＥＬ素子を用いた発光装置のスイッチング素子の製造方法としても好適に用いることができる。

また、実施の形態２及び実施の形態３で示した製造方法は、特にＩＰＳモードの液晶表示装置のスイッチング素子の製造方法として好適に用いることができる。このとき、画素電極をスリット状に形成する。また、実施の形態２及び実施の形態３における画素電極およびコモン電極の積層順を入れ替え、コモン電極をスリット状に形成してもよい。

また、実施の形態１乃至実施の形態３で示した製造方法は、表示装置および発光装置に限らず、記憶装置、演算装置、ＣＰＵ、マイクロコンピュータなどの半導体装置の製造方法としても適用することができる。

以下に、半導体装置の例として、実施の形態１で示した半導体装置を適用したＩＰＳ（ＦＦＳ）モードの液晶表示装置１０００について、図１３を用いて説明する。

図１３（Ａ）は液晶表示装置１０００の上面図である。図１３（Ａ）の破線Ｍ１−Ｍ２で示した部分の断面構造を、図１３（Ｂ）の断面Ｍ１−Ｍ２に示す。断面Ｍ１−Ｍ２は、実施の形態１で示したトランジスタ１５０が形成された領域を含む断面構造であり、液晶表示装置の画素領域として機能させることができる部分である。図１３（Ａ）の破線Ｎ１−Ｎ２で示した部分の断面構造を、図１３（Ｃ）の断面Ｎ１−Ｎ２に示す。断面Ｎ１−Ｎ２は、液晶表示装置のドライバ等が設けられた周辺部および接続部として機能させることができる部分である。

図１３（Ａ）に示すように、液晶表示装置１０００は基板１１１１および基板１１２１の間に、画素部１２０１、ドライバ１２００およびドライバ１２０２を有する。

また、図１３（Ｂ）および（Ｃ）に示すように、液晶表示装置１０００は基板１１１１上にトランジスタ１５０を有する。また液晶表示装置１０００は、偏光板１１６１、液晶層１１１５、基板１１２１、タッチパネル部１１００、接着層１１６３、偏光板１１６２および基板１１３１等を有する。タッチパネル部１１００は、電極１１２２、電極１１２３等を有する。また、液晶層の上方および下方に配向膜１１５５および配向膜１１５６が設けられ、液晶層のセルギャップを保持するためにスペーサ１１６５が設けられている。また、トランジスタ１５０と重畳しない部分にカラーフィルタ１１１４が設けられ、カラーフィルタ１１１４と重畳して導電膜１１１３および導電膜１２３５が設けられている。

端子部において、基板１１２１と基板１１１１はシール部材１４２１により接着されている。また導電膜１４３１、導電膜１４３２を介して、電極１１２２とＦＰＣ１４３３は電気的に接続される。また導電膜１４２３を介して、導電膜１４２２とＦＰＣ１４２４は電気的に接続される。

また、図１３では、平坦化膜として機能することができる絶縁膜５０２を有する構造を示したが、本発明の一態様はこれに限らない。絶縁膜５０２を設けない構造の表示装置としてもよい。

（実施の形態５）
本実施の形態では、本発明の一態様を適用した液晶表示装置を用いた電子機器の一例について、図１４を用いて説明する。

本実施の形態の電子機器は、表示部に本発明の一態様の液晶表示装置を備える。

液晶表示装置を適用した電子機器として、例えば、テレビジョン装置（テレビ、又はテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。これらの電子機器の具体例を図１４に示す。

図１４（Ａ）は、テレビジョン装置の一例を示している。テレビジョン装置７１００は、筐体７１０１に表示部７１０２が組み込まれている。表示部７１０２では、映像を表示することが可能である。本発明の一態様を適用した液晶表示装置は、表示部７１０２に用いることができる。また、ここでは、スタンド７１０３により筐体７１０１を支持した構成を示している。

テレビジョン装置７１００の操作は、筐体７１０１が備える操作スイッチや、別体のリモコン操作機７１１１により行うことができる。リモコン操作機７１１１が備える操作キーにより、チャンネルや音量の操作を行うことができ、表示部７１０２に表示される映像を操作することができる。また、リモコン操作機７１１１に、当該リモコン操作機７１１１から出力する情報を表示する表示部を設ける構成としてもよい。

なお、テレビジョン装置７１００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線又は無線による通信ネットワークに接続することにより、一方向（送信者から受信者）又は双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。

図１４（Ｂ）は、コンピュータの一例を示している。コンピュータ７２００は、本体７２０１、筐体７２０２、表示部７２０３、キーボード７２０４、外部接続ポート７２０５、ポインティングデバイス７２０６等を含む。なお、コンピュータは、本発明の一態様の液晶表示装置をその表示部７２０３に用いることにより作製される。

図１４（Ｃ）は、携帯型ゲーム機の一例を示している。携帯型ゲーム機７３００は、筐体７３０１ａ及び筐体７３０１ｂの二つの筐体で構成されており、連結部７３０２により、開閉可能に連結されている。筐体７３０１ａには表示部７３０３ａが組み込まれ、筐体７３０１ｂには表示部７３０３ｂが組み込まれている。また、図１４（Ｃ）に示す携帯型ゲーム機は、スピーカ部７３０４、記録媒体挿入部７３０５、操作キー７３０６、接続端子７３０７、センサ７３０８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、ＬＥＤランプ、マイクロフォン等を備えている。もちろん、携帯型ゲーム機の構成は上述のものに限定されず、少なくとも表示部７３０３ａ、表示部７３０３ｂの両方、又は一方に本発明の一態様の液晶表示装置を用いていればよく、その他付属設備が適宜設けられた構成とすることができる。図１４（Ｃ）に示す携帯型ゲーム機は、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能や、他の携帯型ゲーム機と無線通信を行って情報を共有する機能を有する。なお、図１４（Ｃ）に示す携帯型ゲーム機が有する機能はこれに限定されず、様々な機能を有することができる。

図１４（Ｄ）は、携帯電話機の一例を示している。携帯電話機７４００は、筐体７４０１に組み込まれた表示部７４０２の他、操作ボタン７４０３、外部接続ポート７４０４、スピーカ７４０５、マイク７４０６などを備えている。なお、携帯電話機７４００は、本発明の一態様の液晶表示装置を表示部７４０２に用いることにより作製される。

図１４（Ｄ）に示す携帯電話機７４００は、表示部７４０２を指などで触れることで、情報を入力することができる。また、電話を掛ける、或いはメールを作成するなどの操作は、表示部７４０２を指などで触れることにより行うことができる。

表示部７４０２の画面は主として３つのモードがある。第１は、画像の表示を主とする表示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示モードと入力モードの二つのモードが混合した表示＋入力モードである。

例えば、電話を掛ける、或いはメールを作成する場合は、表示部７４０２を文字の入力を主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。

また、携帯電話機７４００内部に、ジャイロセンサ、加速度センサ等の傾きを検出するセンサを有する検出装置を設けることで、携帯電話機７４００の向き（縦か横か）を判断して、表示部７４０２の画面表示を自動的に切り替えるようにすることができる。

また、画面モードの切り替えは、表示部７４０２を触れること、又は筐体７４０１の操作ボタン７４０３の操作により行われる。また、表示部７４０２に表示される画像の種類によって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画のデータであれば表示モード、テキストデータであれば入力モードに切り替える。

また、入力モードにおいて、表示部７４０２の光センサで検出される信号を検知し、表示部７４０２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モードから表示モードに切り替えるように制御してもよい。

表示部７４０２は、イメージセンサとして機能させることもできる。例えば、表示部７４０２に掌や指で触れ、掌紋、指紋等を撮像することで、本人認証を行うことができる。また、表示部に近赤外光を発光するバックライト又は近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。

図１４（Ｅ）は、二つ折り可能なタブレット型端末（開いた状態）の一例を示している。タブレット型端末７５００は、筐体７５０１ａ、筐体７５０１ｂ、表示部７５０２ａ、表示部７５０２ｂを有する。筐体７５０１ａと筐体７５０１ｂは、軸部７５０３により接続されており、該軸部７５０３を軸として開閉動作を行うことができる。また、筐体７５０１ａは、電源７５０４、操作キー７５０５、スピーカ７５０６等を備えている。なお、タブレット型端末７５００は、本発明の一態様の液晶表示装置を表示部７５０２ａ、表示部７５０２ｂの両方、又は一方に用いることにより作製される。

表示部７５０２ａや表示部７５０２ｂは、少なくとも一部をタッチパネルの領域とすることができ、表示された操作キーにふれることでデータ入力をすることができる。例えば、表示部７５０２ａの全面にキーボードボタンを表示させてタッチパネルとし、表示部７５０２ｂを表示画面として用いることができる。

本実施の形態は、他の実施の形態と適宜組み合わせることができる。

１００基板
１０２ａ導電膜
１０２ｂ導電膜
１０４絶縁膜
１０６半導体膜
１０６ａ半導体膜
１０６ｂ半導体膜
１０８絶縁膜
１１０レジストマスク
１１１ａ開口
１１１ｂ開口
１１１ｃ開口
１１１ｄ開口
１１４ａ導電膜
１１４ｂ導電膜
１１４ｃ導電膜
１１４ｄ導電膜
１５０トランジスタ
１６０接続部
２１０レジストマスク
２１０ａ領域
２１０ｂ領域
２１１ａ開口
２１１ｂ開口
２１１ｃ開口
２１１ｄ開口
２１２レジストマスク
３０７レジストマスク
３０７ａ領域
３０７ｂ領域
３０８ｂ開口
３０９レジストマスク
３１１ａ開口
３１１ｂ開口
３１１ｃ開口
３１１ｄ開口
３１２ｂ開口
４１１ａ開口
４１１ｂ開口
４１１ｃ開口
４１１ｄ開口
４１２レジストマスク
５００絶縁膜
５０２絶縁膜
５０４導電膜
５０４ａ導電膜
５０６レジストマスク
５０６ａ領域
５０６ｂ領域
５０７ａ開口
５０７ｃ開口
５０８レジストマスク
５１０絶縁膜
５１１ａ開口
５１１ｂ開口
５１１ｃ開口
５１２ａ導電膜
５１２ｂ導電膜
５５０接続部
５６０接続部
６１０絶縁膜
６１２ａ導電膜
６１２ｂ導電膜
６５０接続部
６６０接続部
１０００液晶表示装置
１１００タッチパネル部
１１１１基板
１１１３導電膜
１１１４カラーフィルタ
１１１５液晶層
１１２１基板
１１２２電極
１１２３電極
１１３１基板
１１５５配向膜
１１５６配向膜
１１６１偏光板
１１６２偏光板
１１６３接着層
１１６５スペーサ
１２００ドライバ
１２０１画素部
１２０２ドライバ
１２３５導電膜
１４２１シール部材
１４２２導電膜
１４２３導電膜
１４２４ＦＰＣ
１４３１導電膜
１４３２導電膜
１４３３ＦＰＣ
７１００テレビジョン装置
７１０１筐体
７１０２表示部
７１０３スタンド
７１１１リモコン操作機
７２００コンピュータ
７２０１本体
７２０２筐体
７２０３表示部
７２０４キーボード
７２０５外部接続ポート
７２０６ポインティングデバイス
７３００携帯型ゲーム機
７３０１ａ筐体
７３０１ｂ筐体
７３０２連結部
７３０３ａ表示部
７３０３ｂ表示部
７３０４スピーカ部
７３０５記録媒体挿入部
７３０６操作キー
７３０７接続端子
７３０８センサ
７４００携帯電話機
７４０１筐体
７４０２表示部
７４０３操作ボタン
７４０４外部接続ポート
７４０５スピーカ
７４０６マイク
７５００タブレット型端末
７５０１ａ筐体
７５０１ｂ筐体
７５０２ａ表示部
７５０２ｂ表示部
７５０３軸部
７５０４電源
７５０５操作キー
７５０６スピーカ

Claims

基板の上方に第１の導電膜を形成する工程と、
前記第１の導電膜の上方に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の上方に半導体膜を形成する工程と、
前記半導体膜の上方に第２の絶縁膜を形成する工程と、
前記第２の絶縁膜の上方に、第１の領域と、前記第１の領域における厚さよりも小さな厚さを有する第２の領域と、を有する第１のマスクを形成する工程と、
前記第１のマスクを用いて、前記第１の絶縁膜及び前記第２の絶縁膜のうち前記第１のマスクと重ならない部分を除去することにより、前記第１の絶縁膜及び前記第２の絶縁膜に第１の開口を形成する工程と、
前記第２の領域における前記第１のマスクを後退させることにより、第２のマスクを形成する工程と、
前記第２のマスクを用いて、前記第２の絶縁膜のうち前記第２の領域と重なる部分を除去することにより、前記第２の絶縁膜における前記第１の開口よりも開口が広い第２の開口を形成すると共に、前記半導体膜と重なる領域に第３の開口を形成する工程と、
前記第２のマスクを除去する工程と、
前記第２の絶縁膜の少なくとも一部の上方に、前記第１の絶縁膜における前記第１の開口、前記第２の開口、及び前記第３の開口を介して前記第１の導電膜と前記半導体膜とを電気的に接続する第２の導電膜を形成する工程と、
を有することを特徴とする半導体装置の作製方法。
請求項１において、
前記第１の絶縁膜における前記第１の開口は、テーパー形状を有することを特徴とする半導体装置の作製方法。
請求項１または請求項２において、
前記第２の開口及び前記第３の開口は、テーパー形状を有することを特徴とする半導体装置の作製方法。