JP5552753B2 - 薄膜トランジスタおよび表示装置 - Google Patents

薄膜トランジスタおよび表示装置 Download PDF

Info

Publication number
JP5552753B2
JP5552753B2 JP2009107732A JP2009107732A JP5552753B2 JP 5552753 B2 JP5552753 B2 JP 5552753B2 JP 2009107732 A JP2009107732 A JP 2009107732A JP 2009107732 A JP2009107732 A JP 2009107732A JP 5552753 B2 JP5552753 B2 JP 5552753B2
Authority
JP
Japan
Prior art keywords
layer
film
oxide semiconductor
oxide
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009107732A
Other languages
English (en)
Other versions
JP2010114413A5 (ja
JP2010114413A (ja
Inventor
成浩 諸沢
康浩 寺井
俊明 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2009107732A priority Critical patent/JP5552753B2/ja
Application filed by Sony Corp filed Critical Sony Corp
Priority to PCT/JP2009/067492 priority patent/WO2010041686A1/ja
Priority to CN2009801390331A priority patent/CN102171833A/zh
Priority to KR1020117007563A priority patent/KR20110069042A/ko
Priority to US13/122,307 priority patent/US8461594B2/en
Priority to RU2011113550/28A priority patent/RU2011113550A/ru
Priority to BRPI0920797A priority patent/BRPI0920797A2/pt
Priority to TW098134019A priority patent/TWI429085B/zh
Publication of JP2010114413A publication Critical patent/JP2010114413A/ja
Publication of JP2010114413A5 publication Critical patent/JP2010114413A5/ja
Priority to US13/888,878 priority patent/US8742418B2/en
Application granted granted Critical
Publication of JP5552753B2 publication Critical patent/JP5552753B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、チャネルとして酸化物半導体層を有する薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）およびこれを備えた表示装置に関する。
酸化亜鉛または酸化インジウムガリウム亜鉛（ＩＧＺＯ）等の酸化物半導体は、半導体デバイスの活性層として優れた性質を示し、近年、ＴＦＴ，発光デバイス，透明導電膜などへの応用を目指して開発が進められている。
例えば、酸化物半導体を用いたＴＦＴは、従来液晶表示装置に用いられているアモルファスシリコン（ａ−Ｓｉ：Ｈ）をチャネルに用いたものと比較して、電子移動度が大きく、優れた電気特性を有している。また、室温付近の低温でも高い移動度が期待できるという利点もある。
一方、酸化物半導体は耐熱性が充分でなく、ＴＦＴ製造プロセス中の熱処理により酸素や亜鉛などが脱離して格子欠陥を形成することが知られている。この格子欠陥は、電気的には浅い不純物準位を形成し、酸化物半導体層の低抵抗化を引き起こす。そのため、そのため、ゲート電圧を印加しなくてもドレイン電流が流れるノーマリーオン型すなわちデプレッション型の動作となり、欠陥準位の増大と共に閾値電圧が小さくなり、リーク電流が増大する。
従来では、例えば、酸化物半導体よりなるチャネル層に接するゲート絶縁層を、アモルファス状の酸化アルミニウム（Ａｌ2 Ｏ3 ）により構成し、界面の欠陥準位を低減することが提案されている（例えば、特許文献１参照。）
特許第３９１３７５６号明細書
Cetin Kilic外１名、n-type doping of oxides by hydrogen、"Applied Physics Letters"、２００２年、第８１巻、第１号、ｐ．７３−ｐ．７５
しかしながら、特許文献１に記載された構造では、ゲート絶縁層の厚みを１００ｎｍ以上、より好ましくは２００ｎｍ以上としていた。酸化アルミニウムは成膜レートが遅いので、そのような厚い酸化アルミニウムの層を形成するために長い成膜時間を要していた。
また、酸素の脱離による格子欠陥のほかにも、酸化物半導体に浅い不純物準位を形成する元素として水素が報告されている（例えば、非特許文献１参照。）。すなわち、酸化物半導体が大気にふれると、大気中の水素が酸化物半導体中の酸素を還元してしまう。この対策として、ＴＦＴ上にはシリコン酸化物またはシリコン窒化物などのパッシベーション膜（保護膜）を形成し、水素の透過を抑えるようにしていた。しかしながら、このような従来のパッシベーション膜の保護性はなお十分とはいえず、酸素や水素に対して更に高いバリア性能を有するパッシベーション膜の開発が望まれていた。
本発明はかかる問題点に鑑みてなされたもので、その第１の目的は、酸化物半導体層から酸素などが脱離することを抑えると共に成膜時間を短縮することが可能な薄膜トランジスタおよびこれを備えた表示装置を提供することにある。
本発明の第２の目的は、大気中の水素による酸化物半導体中の酸素の還元を抑えると共に、酸化物半導体層から酸素などの脱離を抑えることが可能な薄膜トランジスタおよびこれを備えた表示装置を提供することにある。
本発明による第１の薄膜トランジスタは、基板上に、ゲート電極，ゲート絶縁膜，酸化物半導体層，チャネル保護膜，ソース・ドレイン電極およびパッシベーション膜を順に備え、ゲート絶縁膜、チャネル保護膜およびパッシベーション膜が、それぞれ、酸化アルミニウムよりなる第１層とシリコン（Ｓｉ）を含む絶縁材料よりなる第２層との積層膜であり、第１層および第２層が、第１層を酸化物半導体層側にして積層されているものである。
本発明による第２の薄膜トランジスタは、基板上に、ゲート電極，ゲート絶縁膜，酸化物半導体層，チャネル保護膜，ソース・ドレイン電極およびパッシベーション膜を順に備え、パッシベーション膜が、チタン（Ｔｉ）およびタンタル（Ｔａ）のうち少なくとも１種を含む酸化物、窒化物あるいは酸窒化物により構成されているものである。
本発明による表示装置は、薄膜トランジスタおよび表示素子を備えたものであって、薄膜トランジスタが、上記本発明の第１の薄膜トランジスタにより構成されたものである。
本発明の第１の薄膜トランジスタでは、ゲート絶縁膜、チャネル保護膜およびパッシベーション膜が、それぞれ、酸化アルミニウムよりなる第１層とシリコン（Ｓｉ）を含む絶縁材料よりなる第２層との積層膜であり、第１層および第２層が、第１層を酸化物半導体層側にして積層されているので、酸化物半導体層が、酸化アルミニウムよりなる第１層によって両側から挟み込まれた構造となる。よって、酸化物半導体層から酸素などが脱離することが抑制され、電気特性が安定する。また、第２層はシリコン（Ｓｉ）を含む絶縁材料により構成されているので、従来の酸化アルミニウム単層のゲート絶縁層に比べて、成膜時間が短くなる。
本発明の第２の薄膜トランジスタでは、パッシベーション膜が、チタン（Ｔｉ）およびタンタル（Ｔａ）のうち少なくとも１種を含む酸化物、窒化物あるいは酸窒化物により構成されている。このため、酸化物半導体層への水素の透過が抑制され、大気中の水素による酸化物半導体中の酸素の還元が抑えられる。また、酸化物半導体層から酸素などの脱離が抑制され、薄膜トランジスタの閾値電圧が安定しオフ電流の増大が抑制される。
本発明の第１の薄膜トランジスタによれば、ゲート絶縁膜、チャネル保護膜およびパッシベーション膜を、それぞれ、酸化アルミニウムよりなる第１層とシリコン（Ｓｉ）を含む絶縁材料よりなる第２層との積層膜とし、第１層および第２層を、第１層を酸化物半導体層側にして積層するようにしたので、酸化物半導体層を、酸化アルミニウムよりなる第１層によって両側から挟み込むことができる。よって、酸化物半導体層から酸素などが脱離することを抑制し、電気特性を安定化させることが可能となる。また、第２層をシリコン（Ｓｉ）を含む絶縁材料により構成することにより、従来の酸化アルミニウム単層のゲート絶縁層に比べて、成膜時間の短縮が可能となる。
本発明の第２の薄膜トランジスタによれば、パッシベーション膜を、チタン（Ｔｉ）およびタンタル（Ｔａ）のうち少なくとも１種を含む酸化物、窒化物あるいは酸窒化物により構成するようにした。これにより、大気中の水素による酸化物半導体中の酸素の還元を抑えると共に、酸化物半導体層から酸素などの脱離を抑えることが可能となる。
本発明の第１の実施の形態に係る表示装置の構成を表す図である。 図１に示した画素駆動回路の一例を表す等価回路図である。 図２に示したＴＦＴの構成を表す断面図である。 図１に示した表示領域の構成を表す断面図である。 図１に示した表示装置の製造方法を工程順に表す断面図である。 図５に続く工程を表す断面図である。 変形例１に係るＴＦＴの構成を表す断面図である。 変形例２に係るＴＦＴの構成を表す断面図である。 変形例３に係るＴＦＴの構成を表す断面図である。 本発明の第２の実施の形態に係るＴＦＴの構成を表す断面図である。 図１０に示したＴＦＴの製造方法を工程順に表す断面図である。 図１１に続く工程を表す断面図である。 窒素の添加とパッシベーション膜の密度との相関関係を調べた結果を表す図である。 本発明の第３の実施の形態に係るＴＦＴの構成を表す断面図である。 パッシベーション膜を積層膜にした場合と単層膜にした場合とのＴＦＴ特性を表す図である。 上記実施の形態の表示装置を含むモジュールの概略構成を表す平面図である。 上記実施の形態の表示装置の適用例１の外観を表す斜視図である。 （Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。 適用例３の外観を表す斜視図である。 適用例４の外観を表す斜視図である。 （Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
以下、本発明の実施の形態について図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（第１の薄膜トランジスタにおいてゲート絶縁膜，チャネル保護層およびパッシベーション膜を積層膜とした例）
２．第２の実施の形態（第２の薄膜トランジスタにおいて単層のパッシベーション膜の例）
３．第３の実施の形態（第２の薄膜トランジスタにおいて積層のパッシベーション膜の例）
４．変形例１（第１の薄膜トランジスタにおいてゲート絶縁膜およびチャネル保護層を積層膜とした例）
５．変形例２（第１の薄膜トランジスタにおいてゲート絶縁膜およびパッシベーション膜を積層膜とした例）
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る表示装置の構成を表すものである。この表示装置は、極薄型の有機発光カラーディスプレイ装置などとして用いられるものであり、例えば、後述するＴＦＴ基板１に、表示素子として後述する複数の有機発光素子１０Ｒ，１０Ｇ，１０Ｂよりなる画素ＰＸＬＣがマトリクス状に配置されてなる表示領域１１０が形成されると共に、この表示領域１１０の周辺に、信号部である水平セレクタ（ＨＳＥＬ）１２１と、スキャナ部であるライトスキャナ（ＷＳＣＮ）１３１および電源スキャナ（ＤＳＣＮ）１３２とが形成されたものである。
表示領域１１０において、列方向には信号線ＤＴＬ１０１〜１０ｎが配置され、行方向には走査線ＷＳＬ１０１〜１０ｍおよび電源ラインＤＳＬ１０１〜１０ｍが配置されている。各信号線ＤＴＬと各走査線ＷＳＬとの交差点に、有機発光素子ＰＸＬＣ（１０Ｒ，１０Ｇ，１０Ｂのいずれか一つ（サブピクセル））を含む画素回路１４０が設けられている。各信号線ＤＴＬは、水平セレクタ１２１に接続され、この水平セレクタ１２１から信号線ＤＴＬに映像信号が供給される。各走査線ＷＳＬは、ライトスキャナ１３１に接続されている。各電源ラインＤＳＬは、電源ラインスキャナ１３２に接続されている。
図２は、画素回路１４０の一例を表したものである。画素回路１４０は、サンプリング用トランジスタ３Ａおよび駆動用トランジスタ３Ｂと、保持容量３Ｃと、有機発光素子ＰＸＬＣよりなる発光素子３Ｄとを有するアクティブ型の駆動回路である。サンプリング用トランジスタ３Ａは、そのゲートが対応する走査線ＷＳＬ１０１に接続され、そのソースおよびドレインの一方が対応する信号線ＤＴＬ１０１に接続され、他方が駆動用トランジスタ３Ｂのゲートｇに接続されている。駆動用トランジスタ３Ｂは、そのドレインｄが対応する電源線ＤＳＬ１０１に接続され、ソースｓが発光素子３Ｄのアノードに接続されされている。発光素子３Ｄのカソードは接地配線３Ｈに接続されている。なお、この接地配線３Ｈは全ての画素ＰＸＬＣに対して共通に配線されている。保持容量３Ｃは、駆動用トランジスタ３Ｂのソースｓとゲートｇとの間に接続されている。
サンプリング用トランジスタ３Ａは、走査線ＷＳＬ１０１から供給される制御信号に応じて導通し、信号線ＤＴＬ１０１から供給された映像信号の信号電位をサンプリングして保持容量３Ｃに保持するものである。駆動用トランジスタ３Ｂは、第１電位にある電源線ＤＳＬ１０１から電流の供給を受け、保持容量３Ｃに保持された信号電位に応じて駆動電流を発光素子３Ｄに供給するものである。発光素子３Ｄは、供給された駆動電流により、映像信号の信号電位に応じた輝度で発光するようになっている。
図３は、図２に示したサンプリング用トランジスタ３Ａおよび駆動用トランジスタ３Ｂを構成するＴＦＴ２０の断面構成を表したものである。ＴＦＴ２０は、例えば、基板１０上に、ゲート電極２１、ゲート絶縁膜２２、酸化物半導体層２３、チャネル保護層２４，ソース・ドレイン電極２５およびパッシベーション膜２６を順に有する酸化物半導体トランジスタである。ここで酸化物半導体とは、亜鉛，インジウム，ガリウム，スズまたはそれらの混合物の酸化物をいい、優れた半導体特性を示すことが知られている。
ゲート電極２１は、ＴＦＴ２０に印加されるゲート電圧により酸化物半導体層２３中の電子密度を制御するものであり、例えば、厚みが５０ｎｍのモリブデン（Ｍｏ）層と、厚みが４００ｎｍのアルミニウム（Ａｌ）層またはアルミニウム合金層との二層構造を有している。アルミニウム合金層としては、例えばアルミニウム−ネオジム合金層が挙げられる。
ゲート絶縁膜２２，チャネル保護層２４およびパッシベーション膜２６は、それぞれ、酸化アルミニウムよりなる第１層３１とシリコン（Ｓｉ）を含む絶縁材料よりなる第２層３２との積層構造を有している。これにより、この表示装置では、酸化物半導体層２３から酸素などが脱離することを抑えると共に、ゲート絶縁膜２２，チャネル保護層２４およびパッシベーション膜２６の成膜時間を短縮することができるようになっている。
第１層３１は、酸化アルミニウムの優れたガスバリア耐性により、酸化物半導体層２３から酸素などが脱離することを抑え、酸化物半導体中のキャリア濃度が変化するのを抑制してＴＦＴ２０の電気特性を安定化させるためのものである。
第２層３２は、ＴＦＴ２０の特性劣化を招くことなく、ゲート絶縁膜２２，チャネル保護層２４およびパッシベーション膜２６の成膜時間を短縮するためのものである。第２層３２は、例えば、シリコン酸化膜，シリコン窒化膜およびシリコン酸窒化膜のうち少なくとも一つを含むことが好ましい。
酸化物半導体は酸素や水分の影響を受けて半導体中のキャリア濃度が大きく変化する。この結果、ＴＦＴ２０の長時間の駆動により、あるいはＴＦＴ２０の製造プロセスにおいて、ＴＦＴ２０の電気特性が変化することが多い。そこで、酸化物半導体層２３を、ゲート絶縁膜２２の第１層３１と、チャネル保護層２４の第１層３１とで挟み込むことにより、酸素等のガスの影響を低減し、ＴＦＴ２０の電気特性の安定化や信頼性の向上が可能となる。
第１層３１および第２層３２は、第１層３１を酸化物半導体層２３側にして積層されていることが好ましい。酸化物半導体層２３を、ゲート絶縁膜２２の第１層３１と、チャネル保護層２４の第１層３１とで直接挟み込むことができ、より高い効果が得られるからである。
これに加えて、酸化物半導体層２３を、パッシベーション膜２６の第１層３１で覆うことにより、更にＴＦＴ２０の安定性および信頼性を高めることが可能となり、より高い効果を得ることができる。
ゲート絶縁膜２２の第１層３１の厚みは、例えば、１０ｎｍ以上１００ｎｍ以下、第２層３２の厚みは、例えば、１００ｎｍ以上６００ｎｍ以下であることが好ましい。チャネル保護層２４の第１層３１の厚みは、例えば、１０ｎｍ以上１００ｎｍ以下、第２層３２の厚みは、例えば、１００ｎｍ以上６００ｎｍ以下であることが好ましい。パッシベーション膜２６の第１層３１の厚みは、例えば、１０ｎｍ以上１００ｎｍ以下、第２層３２の厚みは、例えば、１００ｎｍ以上６００ｎｍ以下であることが好ましい。
酸化物半導体層２３は、例えば、厚みが２０ｎｍ以上１００ｎｍ以下であり、酸化インジウムガリウム亜鉛（ＩＧＺＯ）により構成されている。
ソース・ドレイン電極２５は、モリブデン，アルミニウム，チタン等の金属あるいはそれらの多層膜により構成されている。ソース・ドレイン電極２５の具体的な構成としては、例えば、酸化物半導体層２３の側から、厚みが５０ｎｍのモリブデン層２５Ａ、厚みが５００ｎｍのアルミニウム層２５Ｂおよび厚みが５０ｎｍのチタン層２５Ｃの積層膜が好ましい。その理由は、以下の通りである。後述する有機発光素子１０Ｒ，１０Ｇ，１０Ｂのアノード５２をアルミニウムを主成分とする金属により構成した場合、アノード５２をリン酸・硝酸、酢酸等を含む混合液を用いてウェットエッチングする必要がある。その際、チタン層２５Ｃはエッチングレートが非常に低いので、基板１０側に残すことができる。その結果、後述する有機発光素子１０Ｒ，１０Ｇ，１０Ｂのカソード５５と、基板１０側のチタン層２５Ｃとを接続することが可能となる。
なお、ソース・ドレイン電極２５は、ＴＦＴ２０の用途・応用によっては、モリブデン層，アルミニウム層およびモリブデン層の積層膜、または、チタン層，アルミニウム層およびチタン層の積層膜により構成することも可能である。
図４は、表示領域１１０の断面構成を表したものである。表示領域１１０には、赤色の光を発生する有機発光素子１０Ｒと、緑色の光を発生する有機発光素子１０Ｇと、青色の光を発生する有機発光素子１０Ｂとが、順に全体としてマトリクス状に形成されている。なお、有機発光素子１０Ｒ，１０Ｇ，１０Ｂは短冊形の平面形状を有し、隣り合う有機発光素子１０Ｒ，１０Ｇ，１０Ｂの組み合わせが一つの画素（ピクセル）を構成している。
有機発光素子１０Ｒ，１０Ｇ，１０Ｂは、それぞれ、ＴＦＴ基板１上に、平坦化絶縁膜５１を間にして、アノード（陽極）５２、電極間絶縁膜５３、後述する発光層を含む有機層５４、およびカソード（陰極）５５がこの順に積層された構成を有している。
このような有機発光素子１０Ｒ，１０Ｇ，１０Ｂは、必要に応じて、窒化ケイ素（ＳｉＮ）または酸化ケイ素（ＳｉＯ）などの保護膜５６により被覆され、更にこの保護膜５５上に、熱硬化型樹脂または紫外線硬化型樹脂などの接着層６０を間にしてガラスなどよりなる封止用基板７１が全面にわたって貼り合わされることにより封止されている。封止用基板７１には、必要に応じてカラーフィルタ７２およびブラックマトリクスとしての光遮蔽膜（図示せず）が設けられていてもよい。
平坦化絶縁膜５１は、上述したＴＦＴ２０よりなるサンプリング用トランジスタ３Ａおよび駆動用トランジスタ３Ｂを含む画素駆動回路１４０が形成されたＴＦＴ基板１の表面を平坦化するためのものである。平坦化絶縁膜５１は、微細な接続孔５１Ａが形成されるためパターン精度が良い材料により構成されていることが好ましい。平坦化絶縁膜５１の構成材料としては、例えば、ポリイミド等の有機材料、あるいは酸化シリコン（ＳｉＯ2 ）などの無機材料が挙げられる。図２に示した駆動トランジスタ３Ｂは、平坦化絶縁膜５１に設けられた接続孔５１Ａを介してアノード５２に電気的に接続されている。
アノード５２は、有機発光素子１０Ｒ，１０Ｇ，１０Ｂの各々に対応して形成されている。また、アノード５２は、発光層で発生した光を反射させる反射電極としての機能を有しており、できるだけ高い反射率を有するようにすることが発光効率を高める上で望ましい。アノード５２は、例えば、厚みが１００ｎｍ以上１０００ｎｍ以下であり、銀（Ａｇ），アルミニウム（Ａｌ），クロム（Ｃｒ），チタン（Ｔｉ），鉄（Ｆｅ），コバルト（Ｃｏ），ニッケル（Ｎｉ），モリブデン（Ｍｏ），銅（Ｃｕ），タンタル（Ｔａ），タングステン（Ｗ），白金（Ｐｔ）あるいは金（Ａｕ）などの金属元素の単体または合金により構成されている。
電極間絶縁膜５３は、アノード５２とカソード５５との絶縁性を確保すると共に発光領域を正確に所望の形状にするためのものであり、例えば、ポリイミドなどの有機材料、または酸化シリコン（ＳｉＯ2 ）などの無機絶縁材料により構成されている。電極間絶縁膜５３は、アノード５２の発光領域に対応して開口部を有している。なお、有機層５４およびカソード５５は、発光領域だけでなく電極間絶縁膜５３の上にも連続して設けられていてもよいが、発光が生じるのは電極間絶縁膜５３の開口部だけである。
有機層５４は、例えば、アノード５２の側から順に、正孔注入層，正孔輸送層，発光層および電子輸送層（いずれも図示せず）を積層した構成を有するが、これらのうち発光層以外の層は必要に応じて設ければよい。また、有機層５４は、有機発光素子１０Ｒ，１０Ｇ，１０Ｂの発光色によってそれぞれ構成が異なっていてもよい。正孔注入層は、正孔注入効率を高めるためのものであると共に、リークを防止するためのバッファ層である。正孔輸送層は、発光層への正孔輸送効率を高めるためのものである。発光層は、電界をかけることにより電子と正孔との再結合が起こり、光を発生するものである。電子輸送層は、発光層への電子輸送効率を高めるためのものである。なお、有機層５４の構成材料は、一般的な低分子または高分子有機材料であればよく、特に限定されない。
カソード５５は、例えば、厚みが５ｎｍ以上５０ｎｍ以下であり、アルミニウム（Ａｌ），マグネシウム（Ｍｇ），カルシウム（Ｃａ），ナトリウム（Ｎａ）などの金属元素の単体または合金により構成されている。中でも、マグネシウムと銀との合金（ＭｇＡｇ合金）、またはアルミニウム（Ａｌ）とリチウム（Ｌｉ）との合金（ＡｌＬｉ合金）が好ましい。また、カソード５５は、ＩＴＯ（インジウム・スズ複合酸化物）またはＩＺＯ（インジウム・亜鉛複合酸化物）により構成されていてもよい。
この表示装置は、例えば次のようにして製造することができる。
（ＴＦＴ基板１を形成する工程）
まず、ガラスよりなる基板１０上に、例えばスパッタリング法により、例えば、厚みが５０ｎｍのモリブデン（Ｍｏ）層と、厚みが４００ｎｍのアルミニウム（Ａｌ）層またはアルミニウム合金層との二層構造を形成する。次いで、この二層構造に対して、フォトリソグラフィおよびエッチングを施すことにより、図５（Ａ）に示したように、ゲート電極２１を形成する。
続いて、同じく図５（Ａ）に示したように、基板１０の全面に、例えばプラズマＣＶＤ（Chemical Vapor Deposition ；化学気相成長）法により、上述した厚みおよび材料よりなるゲート絶縁膜２２の第２層３２を形成する。
そののち、図５（Ｂ）に示したように、例えば原子層成膜法またはスパッタリング法により、上述した厚みおよび材料よりなるゲート絶縁膜２２の第１層３１を形成する。
ゲート絶縁膜２２の第１層３１を形成したのち、同じく図５（Ｂ）に示したように、例えば酸化亜鉛等の酸化物ターゲットを用いたスパッタリング法により、上述した厚みおよび材料よりなる酸化物半導体層２３を形成する。その際、例えば、酸化物半導体層２３をＩＧＺＯにより構成する場合には、ＩＧＺＯのセラミックをターゲットとしたＤＣスパッタ法を用い、アルゴン（Ａｒ）と酸素（Ｏ2 ）との混合ガスによるプラズマ放電により基板１０上に酸化物半導体層２３を形成する。なお、プラズマ放電の前に真空容器内の真空度が１×１０-4Ｐａ以下になるまで排気したのち、アルゴンと酸素との混合ガスを導入する。また、例えば、酸化物半導体層２３を酸化亜鉛により構成する場合は、酸化亜鉛のセラミックをターゲットとしたＲＦスパッタ法により、または亜鉛の金属ターゲットを用いてアルゴンと酸素とを含むガス雰囲気中でＤＣスパッタ法により酸化物半導体層２３を形成する。
酸化物半導体層２３を形成したのち、同じく図５（Ｂ）に示したように、例えば原子層成膜法またはスパッタリング法により、上述した厚みおよび材料よりなるチャネル保護層２４の第１層３１を形成する。
このとき、ゲート絶縁膜２２の第１層３１、酸化物半導体層２３、およびチャネル保護層２４の第１層３１を、スパッタリング法により連続して形成することが好ましい。このようにすれば、酸化物半導体層２３を大気中に出すことなく、真空中で形成することができ、酸化物半導体層２３とゲート絶縁膜２２の第１層３１との接合界面、および酸化物半導体層２３とチャネル保護層２４の第１層３１との接合界面で、欠陥や固定電荷の少ない良好な界面を形成することが可能となる。よって、良好なトランジスタ特性および信頼性を得ることが可能となる。
チャネル保護層２４の第１層３１を形成したのち、図５（Ｃ）に示したように、例えばＣＶＤ法により、上述した厚みおよび材料よりなるチャネル保護層２４の第２層３２を形成し、フォトリソグラフィおよびエッチングにより、チャネル保護層２４の第１層３１および第２層３２を所定の形状に成形する。
続いて、図６（Ａ）に示したように、フォトリソグラフィおよびエッチングにより、酸化物半導体層２３を所定の形状に成形する。
そののち、例えばスパッタリング法により、厚みが５０ｎｍのチタン層２５Ａ、厚みが５００ｎｍのアルミニウム層２５Ｂおよび厚みが５０ｎｍのモリブデン層２５Ｃを形成し、フォトリソグラフィおよびエッチングにより所定の形状に成形する。その際、例えば、リン酸、硝酸および酢酸を含む混合液を用いたウェットエッチングにより、モリブデン層２５Ｃおよびアルミニウム層２５Ｂをエッチングしたのち、塩素系のガスを用いたドライエッチングによりチタン層２５Ａをエッチングする。これにより、図６（Ｂ）に示したように、ソース・ドレイン電極２５を形成する。
ソース・ドレイン電極２５を形成したのち、図６（Ｃ）に示したように、例えば原子層成膜法またはスパッタリング法により、上述した厚みおよび材料よりなるパッシベーション膜２６の第１層３１を形成する。原子層成膜法による場合には、原料ガスとなるトリメチルアルミニウムガスを真空チャンバーに導入し、基板１０の表面に原子層のアルミニウム膜を形成する。続いて、オゾンガスあるいは酸素ガスをプラズマで励起した酸素ラジカルを基板１０の表面まで導入してアルミニウム膜を酸化する。最初に形成したアルミニウム膜は原子層の厚みであるので、オゾンあるいは酸素ラジカルによって容易に酸化することが可能であり、基板１０全面に均一な酸化アルミニウム膜を形成することが可能となる。そののち、アルミニウム膜の形成と酸化プロセスとを繰り返すことにより、所望の厚みの酸化アルミニウム膜よりなる第１層３１を形成することが可能である。この方法では、酸化アルミニウム膜中の酸素濃度を不足させることなく、化学量論比となる組成にすることが可能である。そのために、アルミニウムと酸素との組成比を理想的な２：３にすることが可能であり、優れた電気特性とガスバリア耐性を有する第１層３１を形成することが可能となる。また、原子層成膜法を用いることで、酸化物半導体層２３の電気特性を劣化させる水素の発生を抑制した状態で、緻密な酸化アルミニウムよりなる第１層３１を形成することが可能となる。
そののち、例えばＣＶＤ法により、上述した厚みおよび材料よりなるパッシベーション膜２６の第２層３２を形成する。以上により、図３に示したＴＦＴ２０を有するＴＦＴ基板１が形成される。
（有機発光素子１０Ｒ，１０Ｇ，１０Ｂを形成する工程）
まず、ＴＦＴ基板１の全面に感光性樹脂を塗布し、露光および現像することにより、平坦化絶縁膜５１および接続孔５１Ａを形成し、焼成する。次いで、例えば直流スパッタリングにより、上述した材料よりなるアノード５２を成膜し、例えばリソグラフィ技術を用いて選択的にエッチングし、所定の形状にパターニングする。続いて、例えばＣＶＤ法により上述した厚みおよび材料よりなる電極間絶縁膜５３を形成し、例えばリソグラフィ技術を用いて開口部を形成する。そののち、例えば蒸着法により、上述した材料よりなる有機層５４およびカソード５５を順次成膜し、有機発光素子１０Ｒ，１０Ｇ，１０Ｂを形成する。続いて、有機発光素子１０Ｒ，１０Ｇ，１０Ｂを、上述した材料よりなる保護膜５６で覆う。
そののち、保護膜５６の上に、接着層６０を形成する。そののち、カラーフィルタ７２が設けられ、上述した材料よりなる封止用基板７１を用意し、ＴＦＴ基板１と封止用基板７１とを接着層６０を間にして貼り合わせる。以上により、図４に示した表示装置が完成する。
この表示装置では、走査線ＷＳＬから供給される制御信号に応じてサンプリング用トランジスタ３Ａが導通し、信号線ＤＴＬから供給された映像信号の信号電位がサンプリングされて保持容量３Ｃに保持される。また、第１電位にある電源線ＤＳＬから駆動用トランジスタ３Ｂに電流が供給され、保持容量３Ｃに保持された信号電位に応じて、駆動電流が発光素子３Ｄ（有機発光素子１０Ｒ，１０Ｇ，１０Ｂ）に供給される。発光素子３Ｄ（有機発光素子１０Ｒ，１０Ｇ，１０Ｂ）は、供給された駆動電流により、映像信号の信号電位に応じた輝度で発光する。この光は、カソード５５，カラーフィルタ７２および封止用基板７１を透過して取り出される。
ここでは、ゲート絶縁膜２２，チャネル保護層２４およびパッシベーション膜２６は、それぞれ、酸化アルミニウムよりなる第１層３１とシリコン（Ｓｉ）を含む絶縁材料よりなる第２層３２との積層構造を有しているので、酸化物半導体層２３が、酸化アルミニウムよりなる第１層３１によって両側から挟み込まれた構造となる。よって、酸化物半導体層２３から酸素などが脱離することが抑制され、ＴＦＴ２０の閾値電圧が安定してオフ電流の増大が抑制される。よって、ＴＦＴ２０のリーク電流が小さくなり、輝度の高い明るい表示が可能となる。また、第２層３２はシリコン（Ｓｉ）を含む絶縁材料により構成されているので、従来の酸化アルミニウム単層のゲート絶縁層に比べて、成膜時間が短くなる。
更に、ＴＦＴ２０の特性も均一になるので、ざらつきのない均一な表示品位を得ることが可能となる。加えて、ＴＦＴ２０の長時間駆動による信頼性も向上する。
このように本実施の形態では、ゲート絶縁膜２２，チャネル保護層２４およびパッシベーション膜２６を、それぞれ、酸化アルミニウムよりなる第１層３１とシリコン（Ｓｉ）を含む絶縁材料よりなる第２層３２との積層構造とするようにしたので、酸化物半導体層２３を、酸化アルミニウムよりなる第１層３１によって両側から挟み込むことができる。よって、酸化物半導体層２３から酸素などが脱離することを抑制し、ＴＦＴ２０の電気特性を安定化させることが可能となる。また、第２層３２をシリコン（Ｓｉ）を含む絶縁材料により構成することにより、従来の酸化アルミニウム単層のゲート絶縁層に比べて、成膜時間の短縮が可能となる。
特に、第１層３１および第２層３２を、第１層３１を酸化物半導体層２３側にして積層するようにしたので、酸化物半導体層２３を、ゲート絶縁膜２２の第１層３１と、チャネル保護層２４の第１層３１とで直接挟み込むことができ、より高い効果を得ることができる。
また、特に、ゲート絶縁膜２２，チャネル保護層２４およびパッシベーション膜２６を、それぞれ、酸化アルミニウムよりなる第１層３１とシリコン（Ｓｉ）を含む絶縁材料よりなる第２層３２との積層構造としたので、酸化物半導体層２３を、ゲート絶縁膜２２の第１層３１と、チャネル保護層２４の第１層３１とで挟み込むと共に、パッシベーション膜２６の第１層３１で覆うことができ、更にＴＦＴ２０の安定性および信頼性を高めることが可能となり、より高い効果を得ることができる。
（変形例１）
なお、上記第1の実施の形態では、ゲート絶縁膜２２，チャネル保護層２４およびパッシベーション膜２６を、それぞれ、酸化アルミニウムよりなる第１層３１とシリコン（Ｓｉ）を含む絶縁材料よりなる第２層３２との積層構造とした場合について説明した。しかしながら、図７に示したように、ゲート絶縁膜２２およびチャネル保護層２４のみを、それぞれ、酸化アルミニウムよりなる第１層３１とシリコン（Ｓｉ）を含む絶縁材料よりなる第２層３２との積層構造としてもよい。このようにした場合も、酸化物半導体層２３を、ゲート絶縁膜２２の第１層３１と、チャネル保護層２４の第１層３１とで挟み込むことにより、酸素等のガスの影響を低減することができ、ＴＦＴ２０の電気特性の安定化や信頼性の向上が可能となる。
この場合、パッシベーション膜２６は、例えば、厚みが３００ｎｍ程度であり、酸化アルミニウム膜，シリコン酸化膜，シリコン窒化膜およびシリコン酸窒化膜のうち少なくとも一つにより構成されている。
（変形例２）
また、図８に示したように、ゲート絶縁膜２２およびパッシベーション膜２６のみを、それぞれ、酸化アルミニウムよりなる第１層３１とシリコン（Ｓｉ）を含む絶縁材料よりなる第２層３２との積層構造としてもよい。このようにした場合も、酸化物半導体層２３を、ゲート絶縁膜２２の第１層３１と、パッシベーション膜２６の第１層３１とで挟み込むことにより、酸素等のガスの影響を低減することができ、ＴＦＴ２０の電気特性の安定化や信頼性の向上が可能となる。
この場合、チャネル保護層２４は、例えば、厚みが３００ｎｍであり、酸化アルミニウム膜，シリコン酸化膜，シリコン窒化膜およびシリコン酸窒化膜のうち少なくとも一つにより構成されている。
（変形例３）
また、例えば、上記実施の形態では、パッシベーション膜２６の第１層３１および第２層３２を、第１層３１を酸化物半導体層２３側にして積層するようにした場合について説明したが、図９に示したように、第２層３２を酸化物半導体層２３側にして積層するようにしてもよい。ゲート絶縁膜２２およびチャネル保護層２４についても、第１層３１および第２層３２を、第２層３２を酸化物半導体層２３側にして積層するようにしてもよい。
（第２の実施の形態）
図１０は、本発明の第２の実施の形態に係る薄膜トランジスタ（ＴＦＴ）２０Ｂの断面構成を表すものである。このＴＦＴ２０Ｂは、パッシベーション膜２６Ｂの構成が異なることを除いては、上記第１の実施の形態のＴＦＴ２０と同様の構成を有している。よって、対応する構成要素には同一の符号を付して説明する。
基板１０、ゲート電極２１およびソース・ドレイン電極２５は第１の実施の形態と同様に構成されている。
ゲート絶縁膜２２Ｂは、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜および、ハフニウム酸化物膜、アルミ酸化物膜、タンタル酸化膜、ジリコニウム酸化膜あるいはこれらの酸窒化膜のうちの少なくとも1種類の絶縁膜により形成される。また、これらの２種類以上の絶縁膜３１Ｂ，３２Ｂの積層構造とすることにより、酸化物半導体層２３Ｂとの界面特性を改善したり、基板１０に含まれる不純物が酸化物半導体層２３Ｂに拡散することを防ぐことが可能となる。
酸化物半導体層２３Ｂは、第１の実施の形態と同様に酸化インジウムガリウム亜鉛（ＩＧＺＯ）により構成されていてもよいし、この他にスズ（Ｓｎ）、チタン等の元素を含んでいてもよい。酸化物半導体層２３Ｂの厚みは、例えば２０ｎｍないし１００ｎｍ程度である。
チャネル保護層２４Ｂは、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜および、ハフニウム酸化物膜、アルミ酸化物膜、タンタル酸化膜、ジリコニウム酸化膜あるいはこれらの酸窒化膜のうちの少なくとも1種類の絶縁膜により形成される。
パッシベーション膜２６Ｂは、アルミニウム（Ａｌ）、チタン（Ｔｉ）およびタンタル（Ｔａ）のうち少なくとも１種を含む酸化物、窒化物あるいは酸窒化物により構成されている。これにより、このＴＦＴ２０Ｂでは、大気中の水素による酸化物半導体中の酸素の還元を抑えると共に、酸化物半導体層から酸素などの脱離を抑えることが可能となっている。
パッシベーション膜２６Ｂは、中でも、アルミニウムの酸窒化物あるいは窒化物により構成されていることが好ましい。より高い効果を得ることが可能となるからである。
パッシベーション膜２６Ｂの密度は、例えば、３．０ｇ／ｃｍ3以上４．０ｇ／ｃｍ3以下であることが好ましい。製造工程中あるいは大気中の水素による酸化物半導体の還元、熱処理による酸化物半導体中の酸素の脱離を防ぐバリア機能を高めることが可能となるからである。一般的にパッシベーション膜は、密度が高いほうが酸素や水素の透過性を軽減できるので保護膜として優れたものとなる。因みに、理想的な酸化アルミニウム（Ａｌ2Ｏ3）バルクの密度が４．０ｇ／ｃｍ3である。
パッシベーション膜２６Ｂは、例えば単層膜である。パッシベーション膜２６Ｂの厚みは、例えば、１０ｎｍ以上１０００ｎｍ以下、具体的には５０ｎｍ程度であることが好ましい。
このＴＦＴ２０Ｂは、例えば、次のようにして製造することができる。
図１１および図１２は、このＴＦＴ２０Ｂの製造方法を工程順に表したものである。まず、図１１（Ａ）に示したように、上記第１の実施の形態と同様の基板１０を用意し、この基板１０の全面に、図１１（Ｂ）に示したように、例えばスパッタリング法またはＣＶＤ法により、上述した材料よりなるゲート電極２１を形成する。
次いで、同じく図１１（Ｂ）に示したように、基板１０及びゲート電極２１上の全面に、上述した材料よりなるゲート絶縁膜２２Ｂの膜３２Ｂを形成する。
続いて、図１１（Ｃ）に示したように、ゲート絶縁膜２２Ｂの膜３２Ｂの上に、上述した厚みおよび材料よりなるゲート絶縁膜２２Ｂの膜３１Ｂ、酸化物半導体層２３Ｂおよびチャネル保護層２４Ｂを順に形成する。酸化物半導体膜２３Ｂを酸化インジウムガリウム亜鉛（ＩＧＺＯ）により構成する場合には、酸化インジウムガリウム亜鉛のセラミックをターゲットとしたＤＣスパッタ法を用い、アルゴン（Ａｒ）と酸素（Ｏ2）の混合ガスによるプラズマ放電にて基板１０上に酸化物半導体を形成する。なお、プラズマ放電の前に真空容器内の真空度が１×１０-4Ｐａ以下になるまで排気した後、アルゴンと酸素の混合ガスを導入する。酸化物半導体層２３Ｂの材料として酸化亜鉛を用いる場合には、酸化亜鉛のセラミックをターゲットとしたＲＦスパッタ法あるいは亜鉛の金属ターゲットを用いてアルゴンと酸素を含むガス雰囲気中でＤＣスパッタ法を用いて、酸化物半導体層２３Ｂとなる酸化亜鉛膜を形成することが可能である。
そののち、図１２（Ａ）に示したように、例えばフォトリソグラフィおよびエッチングによりチャネル保護層２４Ｂをパターニングし、所定の形状に成形する。
チャネル保護層２４Ｂをパターニングしたのち、例えばスパッタリング法により、例えばチタン層２５Ａ、アルミニウム層２５Ｂ、チタン層２５Ｃをこの順で、それぞれ５０ｎｍ、５００ｎｍ、５０ｎｍ程度の厚みで形成する。続いて、塩素系のガスを用いたドライエッチングにより、チタン層２５Ａ，アルミニウム層２５Ｂおよびチタン層２５Ｃをパターニングすることにより、図１２（Ｂ）に示したように、ソース・ドレイン電極２５を形成する。なお、ソース・ドレイン電極２５については、液晶パネル駆動用の薄膜トランジスタに応用する場合等にはモリブデン、アルミニウムの積層膜を用いることも可能である。
ソース・ドレイン電極２５を形成したのち、図１２（Ｃ）に示したように、上述した厚みおよび材料よりなるパッシベーション膜２６Ｂを形成する。パッシベーション膜２６Ｂは、スパッタリング法により形成することが好ましい。以下その理由について説明する。
例えば化学量論的な酸化アルミニウムの膜密度は約３．５ｇ／ｃｍ3〜４ｇ／ｃｍ3と言われているが、理想的な薄膜の成膜方法と言われているＡＬＤ(原子層堆積法)で成膜した酸化アルミニウムは良好な信頼性を実現する。しかしながら、成膜に時間を要することによる量産時のスループットの遅さ、アルミニウムの有機金属を使う必要があるなどといった課題がある。
一方、スパッタリング法では成膜時間を短くすることが可能となる一方で、成膜した酸化アルミニウム膜は酸素欠陥が多数存在するためにＡＬＤ成膜した酸化アルミニウムほどの信頼性は得られない。そのため、酸化アルミニウム膜（パッシベーション膜２６Ｂ）の成膜時に窒素ガスを添加することが好ましい。これにより、酸素欠陥を窒素で補償してさらに密度の高い緻密なパッシベーション膜２６Ｂを形成することが可能となる。具体的な窒素ガスの添加条件としては、例えば、全圧０．１〜５Ｐａに対して窒素またはアンモニア（ＮＨ3）ガスを０．１〜７０％添加することが好ましい。
図１３は、窒素添加量と酸化窒化アルミニウムの密度との相関関係を調べた結果を表したものであり、窒素を添加しない場合と、窒素添加量を小にした場合と、窒素添加量を大にした場合とについて、各９サンプルの結果およびそれらの平均を表している。図１３から分かるように、窒素の添加により、酸化窒化アルミニウム膜の密度が約０．２ｇ／ｃｍ3増加している。また、添加する窒素の濃度を上げることによりさらに密度を向上させることが可能となる。
このＴＦＴ２０Ｂは、上記第１の実施の形態と同様に表示装置を構成することが可能である。表示装置の製造方法は、上記第１の実施の形態と同様である。
このＴＦＴ２０Ｂを用いた表示装置は、上記第１の実施の形態と同様に動作する。ここでは、ＴＦＴ２０Ｂのパッシベーション膜２６Ｂが、アルミニウム（Ａｌ）、チタン（Ｔｉ）およびタンタル（Ｔａ）のうち少なくとも１種を含む酸化物、窒化物あるいは酸窒化物により構成されている。このため、酸化物半導体層２３Ｂへの水素の透過が抑制され、大気中の水素による酸化物半導体層２３Ｂ中の酸素の還元が抑えられる。また、酸化物半導体層２３Ｂからの酸素などの脱離が抑制され、ＴＦＴ２０Ｂの閾値電圧が安定しオフ電流の増大が抑制される。よって、ＴＦＴ２０Ｂのリーク電流が小さくなり、輝度の高い明るい表示が可能となる。また、ＴＦＴ２０Ｂの特性も均一になるので、むらのない均一な表示品位を得ることが可能となる。加えて、ＴＦＴ２０の駆動による信頼性も向上する。
このように本実施の形態では、パッシベーション膜２６Ｂを、アルミニウム（Ａｌ）、チタン（Ｔｉ）およびタンタル（Ｔａ）のうち少なくとも１種を含む酸化物、窒化物あるいは酸窒化物により構成するようにしている。これにより、大気中の水素による酸化物半導体中の酸素の還元を抑えると共に、酸化物半導体層から酸素などの脱離を抑えることが可能となる。
（第３の実施の形態）
図１４は、本発明の第３の実施の形態に係る薄膜トランジスタ（ＴＦＴ）２０Ｃの断面構成を表すものである。このＴＦＴ２０Ｃは、パッシベーション膜２６Ｃが積層膜であることを除いては、上記第２の実施の形態のＴＦＴ２０Ｂと同様の構成を有し、同様にして製造することができる。よって、対応する構成要素には同一の符号を付して、その説明を省略する。
パッシベーション膜２６Ｃは、具体的には、アルミニウム（Ａｌ）を含む酸化物よりなる下層３５Ｃと、アルミニウム（Ａｌ）を含む酸窒化物または窒化物よりなる上層３６Ｃとを有する積層膜である。このようにする理由は以下の通りである。
パッシベーション膜２６Ｃを上述した酸化物の単層膜とする場合には、スパッタリング成膜するときに酸素雰囲気中で処理を行うことにより、酸化物半導体層２３Ｂの酸素脱離が抑制され、トランジスタ特性が安定した状態でプロセスが可能となる。一方、パッシベーション膜２６Ｃを上述した酸窒化物または窒化物の単層膜とする場合には、第２の実施の形態で説明したようにスパッタリング成膜時に窒素を添加するので、上述した酸素雰囲気の効果が弱まり、トランジスタ特性の劣化を招くおそれがある。パッシベーション膜２６Ｃを上述した積層膜とすることにより、アルミニウム（Ａｌ）を含む酸化物よりなる下層３５Ｃにより酸化物半導体層２３Ｂの酸素脱離を押さえると共に、アルミニウム（Ａｌ）を含む酸窒化物または窒化物よりなる上層３６Ｃにより水素の透過を抑えることが可能となる。
図１５は、パッシベーション膜を酸化アルミニウムの単層膜とした場合と、酸化アルミニウムの下層３５Ｂおよび酸窒化アルミニウムの上層３６Ｃの積層膜とした場合とについて、ＢＴＳ（Bias Temperature Stress）後の閾値電圧のシフト量を調べた結果を表したものである。図１５から分かるように、パッシベーション膜２６Ｂを積層膜にした場合には、単層膜にした場合に比べて、閾値電圧のシフト量が小さくなっている。すなわち、パッシベーション膜２６Ｂを上述した積層膜とすることにより、ＴＦＴ２０Ｃの閾値電圧を更に安定させてオフ電流の増大を抑制することが可能となる。また、薄膜トランジスタの駆動による信頼性も向上する。
このＴＦＴ２０Ｃは、上記第１および第２の実施の形態と同様に表示装置を構成することが可能である。表示装置の製造方法、作用および効果については、上記第１および第２の実施の形態と同様である。
このように本実施の形態では、パッシベーション膜２６Ｃを積層膜、具体的には、アルミニウム（Ａｌ）を含む酸化物よりなる下層３５Ｃと、アルミニウム（Ａｌ）を含む酸窒化物よりなる上層３６Ｃとを有するようにしている。これにより、アルミニウム（Ａｌ）を含む酸化物よりなる下層３５Ｃにより酸化物半導体層２３Ｂの酸素脱離を押さえると共に、アルミニウム（Ａｌ）を含む酸窒化物よりなる上層３６Ｃにより水素の透過を抑えることが可能となる。
なお、上記第３の実施の形態では、パッシベーション膜２６Ｃを酸化アルミニウムよりなる下層３５Ｃと、酸窒化アルミニウムを含む上層３６Ｃとの積層膜とした場合について説明したが、アルミニウム以外の金属酸化膜と金属酸窒化膜とを積層してもよい。更に、２層以上の多層膜としてもよい。
（モジュールおよび適用例）
以下、上記実施の形態で説明した表示装置の適用例について説明する。上記実施の形態の表示装置は、テレビジョン装置，デジタルカメラ，ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
（モジュール）
上記実施の形態の表示装置は、例えば、図１６に示したようなモジュールとして、後述する適用例１〜５などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板１０の一辺に、封止用基板７１および接着層６０から露出した領域２１０を設け、この露出した領域２１０に、信号線駆動回路１２０および走査線駆動回路１３０の配線を延長して外部接続端子（図示せず）を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）２２０が設けられていてもよい。
（適用例１）
図１７は、上記実施の形態の表示装置が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００は、上記各実施の形態に係る表示装置により構成されている。
（適用例２）
図１８は、上記実施の形態の表示装置が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、その表示部４２０は、上記各実施の形態に係る表示装置により構成されている。
（適用例３）
図１９は、上記実施の形態の表示装置が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、その表示部５３０は、上記各実施の形態に係る表示装置により構成されている。
（適用例４）
図２０は、上記実施の形態の表示装置が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有しており、その表示部６４０は、上記各実施の形態に係る表示装置により構成されている。
（適用例５）
図２１は、上記実施の形態の表示装置が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そのディスプレイ７４０またはサブディスプレイ７５０は、上記各実施の形態に係る表示装置により構成されている。
以上、実施の形態を挙げて本発明を説明したが、本発明は上記実施の形態に限定されるものではなく、種々変形が可能である。例えば、上記第１の実施の形態では、ゲート絶縁膜２２，チャネル保護層２４およびパッシベーション膜２６の全部または一部を、それぞれ、酸化アルミニウムよりなる第１層３１とシリコン（Ｓｉ）を含む絶縁材料よりなる第２層３２との積層構造とした場合について説明した。しかしながら、ゲート絶縁膜２２，チャネル保護層２４およびパッシベーション膜２６とは別に、酸化物半導体層２３のゲート電極２１側およびゲート電極２１と反対側に、酸化アルミニウムよりなる第１層３１とシリコン（Ｓｉ）を含む絶縁材料よりなる第２層３２との積層膜を設けるようにしてもよい。
また、例えば、上記実施の形態等において説明した各層の材料および厚み、または成膜方法および成膜条件などは限定されるものではなく、他の材料および厚みとしてもよく、または他の成膜方法および成膜条件としてもよい。
更に、上記実施の形態等では、有機発光素子１０Ｒ，１０Ｂ，１０Ｇの構成を具体的に挙げて説明したが、全ての層を備える必要はなく、また、他の層を更に備えていてもよい。
加えて、本発明は、有機発光素子のほか、液晶表示素子、無機エレクトロルミネッセンス素子、またはエレクトロデポジション型もしくエレクトロクロミック型の表示素子などの他の表示素子を用いた表示装置にも適用可能である。
１…ＴＦＴ基板、３Ａ…サンプリング用トランジスタ、３Ｂ…駆動用トランジスタ、３Ｃ…保持容量、３Ｄ…発光素子、１０…基板、１０Ｒ，１０Ｇ，１０Ｂ…有機発光素子、２０Ａ，２０Ｂ，２０Ｃ…ＴＦＴ、２１…ゲート電極、２２Ａ，２２Ｂ，２２Ｃ…ゲート絶縁膜、２３Ａ，２３Ｂ，２３Ｃ…酸化物半導体層、２４Ａ，２４Ｂ，２４Ｃ…チャネル保護層、２５…ソース・ドレイン電極、２６Ａ，２６Ｂ，２６Ｃ…パッシベーション膜、３１…第１層、３２…第２層、５１…平坦化絶縁膜、５２…アノード、５３…電極間絶縁膜、５４…有機層、５５…カソード、５６…保護膜、６０…接着層、７１…封止用基板、１１０…表示領域、１４０…画素駆動回路

Claims (10)

  1. 基板上に、ゲート電極，ゲート絶縁膜，酸化物半導体層，チャネル保護膜，ソース・ドレイン電極およびパッシベーション膜を順に備え、
    前記ゲート絶縁膜、前記チャネル保護膜および前記パッシベーション膜が、それぞれ、酸化アルミニウムよりなる第１層とシリコン（Ｓｉ）を含む絶縁材料よりなる第２層との積層膜であり、
    前記第１層および前記第２層が、前記第１層を前記酸化物半導体層側にして積層されている
    薄膜トランジスタ。
  2. 前記第２層は、シリコン酸化膜，シリコン窒化膜およびシリコン酸窒化膜のうち少なくとも一つを含む
    請求項１記載の薄膜トランジスタ。
  3. 基板上に、ゲート電極，ゲート絶縁膜，酸化物半導体層，チャネル保護膜，ソース・ドレイン電極およびパッシベーション膜を順に備え、
    前記パッシベーション膜が、チタン（Ｔｉ）およびタンタル（Ｔａ）のうち少なくとも１種を含む酸化物、窒化物あるいは酸窒化物により構成されている
    薄膜トランジスタ。
  4. 前記パッシベーション膜の密度は、３．０ｇ／ｃｍ3 以上４．０ｇ／ｃｍ3 以下である
    請求項３記載の薄膜トランジスタ。
  5. 前記パッシベーション膜は単層膜である
    請求項３または４記載の薄膜トランジスタ。
  6. 前記パッシベーション膜は積層膜である
    請求項３または４記載の薄膜トランジスタ。
  7. 前記パッシベーション膜は、スパッタリング法により形成された
    請求項３ないし６のいずれか１項に記載の薄膜トランジスタ。
  8. 前記パッシベーション膜は、窒素を添加したスパッタリング法により形成された
    請求項７記載の薄膜トランジスタ。
  9. 薄膜トランジスタおよび表示素子を備え、
    前記薄膜トランジスタは、
    基板上に、ゲート電極，ゲート絶縁膜，酸化物半導体層，チャネル保護膜，ソース・ドレイン電極およびパッシベーション膜を順に備え、
    前記ゲート絶縁膜、前記チャネル保護膜および前記パッシベーション膜が、酸化アルミニウムよりなる第１層とシリコン（Ｓｉ）を含む絶縁材料よりなる第２層との積層膜であり、
    前記第１層および前記第２層が、前記第１層を前記酸化物半導体層側にして積層されている
    表示装置。
  10. 前記表示素子は、前記薄膜トランジスタの側から順に、アノードと、発光層を含む有機層と、カソードとを有する有機発光素子である
    請求項９記載の表示装置。
JP2009107732A 2008-10-08 2009-04-27 薄膜トランジスタおよび表示装置 Active JP5552753B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2009107732A JP5552753B2 (ja) 2008-10-08 2009-04-27 薄膜トランジスタおよび表示装置
TW098134019A TWI429085B (zh) 2008-10-08 2009-10-07 Thin film transistor and display device
KR1020117007563A KR20110069042A (ko) 2008-10-08 2009-10-07 박막 트랜지스터 및 표시 장치
US13/122,307 US8461594B2 (en) 2008-10-08 2009-10-07 Thin film transistor and display device
RU2011113550/28A RU2011113550A (ru) 2008-10-08 2009-10-07 Тонкопленочный транзистор и устройство отображения
BRPI0920797A BRPI0920797A2 (pt) 2008-10-08 2009-10-07 transistor de película fina, e , dispositivo de exibição
PCT/JP2009/067492 WO2010041686A1 (ja) 2008-10-08 2009-10-07 薄膜トランジスタおよび表示装置
CN2009801390331A CN102171833A (zh) 2008-10-08 2009-10-07 薄膜晶体管和显示器件
US13/888,878 US8742418B2 (en) 2008-10-08 2013-05-07 Thin film transistor and display device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008261831 2008-10-08
JP2008261831 2008-10-08
JP2009107732A JP5552753B2 (ja) 2008-10-08 2009-04-27 薄膜トランジスタおよび表示装置

Publications (3)

Publication Number Publication Date
JP2010114413A JP2010114413A (ja) 2010-05-20
JP2010114413A5 JP2010114413A5 (ja) 2012-04-12
JP5552753B2 true JP5552753B2 (ja) 2014-07-16

Family

ID=42100634

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009107732A Active JP5552753B2 (ja) 2008-10-08 2009-04-27 薄膜トランジスタおよび表示装置

Country Status (8)

Country Link
US (2) US8461594B2 (ja)
JP (1) JP5552753B2 (ja)
KR (1) KR20110069042A (ja)
CN (1) CN102171833A (ja)
BR (1) BRPI0920797A2 (ja)
RU (1) RU2011113550A (ja)
TW (1) TWI429085B (ja)
WO (1) WO2010041686A1 (ja)

Families Citing this family (114)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5552753B2 (ja) * 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
CN103151387A (zh) * 2009-09-04 2013-06-12 株式会社半导体能源研究所 半导体器件及其制造方法
CN102511082B (zh) * 2009-09-16 2016-04-27 株式会社半导体能源研究所 半导体器件及其制造方法
KR20130026404A (ko) * 2009-09-24 2013-03-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
CN107195328B (zh) 2009-10-09 2020-11-10 株式会社半导体能源研究所 移位寄存器和显示装置以及其驱动方法
KR102393447B1 (ko) 2009-11-13 2022-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101877377B1 (ko) 2010-04-23 2018-07-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101806271B1 (ko) * 2010-05-14 2017-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011145468A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
JP5133469B2 (ja) * 2010-06-08 2013-01-30 シャープ株式会社 薄膜トランジスタ基板及びそれを備えた液晶表示装置並びに薄膜トランジスタ基板の製造方法
WO2011155302A1 (en) 2010-06-11 2011-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8610180B2 (en) * 2010-06-11 2013-12-17 Semiconductor Energy Laboratory Co., Ltd. Gas sensor and method for manufacturing the gas sensor
JP2012004371A (ja) * 2010-06-17 2012-01-05 Sony Corp 薄膜トランジスタおよび表示装置
KR101862808B1 (ko) * 2010-06-18 2018-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US20120001179A1 (en) * 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN107195686B (zh) * 2010-07-02 2021-02-09 株式会社半导体能源研究所 半导体装置
US8785241B2 (en) 2010-07-16 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI405335B (zh) 2010-09-13 2013-08-11 Au Optronics Corp 半導體結構及其製造方法
KR101932576B1 (ko) * 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR20120037838A (ko) * 2010-10-12 2012-04-20 삼성전자주식회사 트랜지스터 및 이를 포함하는 전자소자
JP5636867B2 (ja) * 2010-10-19 2014-12-10 富士通株式会社 半導体装置及び半導体装置の製造方法
JP5668917B2 (ja) * 2010-11-05 2015-02-12 ソニー株式会社 薄膜トランジスタおよびその製造方法
WO2012063614A1 (ja) * 2010-11-10 2012-05-18 株式会社日立製作所 半導体装置
JP5707914B2 (ja) 2010-12-13 2015-04-30 ソニー株式会社 酸化物半導体を用いる装置、表示装置、及び、電子機器
TWI570809B (zh) 2011-01-12 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN102610652A (zh) * 2011-01-20 2012-07-25 元太科技工业股份有限公司 金属氧化物半导体结构及其制造方法
JP5685989B2 (ja) * 2011-02-28 2015-03-18 ソニー株式会社 表示装置および電子機器
US9023684B2 (en) * 2011-03-04 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI624878B (zh) 2011-03-11 2018-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5615744B2 (ja) * 2011-03-14 2014-10-29 富士フイルム株式会社 電界効果型トランジスタ、表示装置、センサ及び電界効果型トランジスタの製造方法
US8927329B2 (en) * 2011-03-30 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor device with improved electronic properties
US9082860B2 (en) * 2011-03-31 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8541266B2 (en) * 2011-04-01 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9012905B2 (en) * 2011-04-08 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor comprising oxide semiconductor and method for manufacturing the same
JP6006975B2 (ja) * 2011-05-19 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8901554B2 (en) 2011-06-17 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including channel formation region including oxide semiconductor
US9627439B2 (en) 2011-07-13 2017-04-18 Rutgers, The State University Of New Jersey ZnO-based system on glass (SOG) for advanced displays
JP6128775B2 (ja) * 2011-08-19 2017-05-17 株式会社半導体エネルギー研究所 半導体装置
US9660092B2 (en) 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
US9252279B2 (en) * 2011-08-31 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101506303B1 (ko) * 2011-09-29 2015-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
WO2013054823A1 (en) * 2011-10-14 2013-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI567985B (zh) * 2011-10-21 2017-01-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6226518B2 (ja) * 2011-10-24 2017-11-08 株式会社半導体エネルギー研究所 半導体装置
JP2013097195A (ja) * 2011-11-01 2013-05-20 Tokyo Institute Of Technology 表示装置とその製造方法
CN102646676B (zh) * 2011-11-03 2015-06-10 京东方科技集团股份有限公司 一种tft阵列基板
KR102072244B1 (ko) * 2011-11-30 2020-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP6239227B2 (ja) * 2011-11-30 2017-11-29 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
US8785258B2 (en) * 2011-12-20 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2013147738A (ja) * 2011-12-22 2013-08-01 Kobe Steel Ltd Ｔａを含有する酸化アルミニウム薄膜
TWI580047B (zh) 2011-12-23 2017-04-21 半導體能源研究所股份有限公司 半導體裝置
JP5917385B2 (ja) * 2011-12-27 2016-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN202423298U (zh) * 2011-12-31 2012-09-05 京东方科技集团股份有限公司 一种tft、阵列基板以及显示器件
KR102097171B1 (ko) * 2012-01-20 2020-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9099560B2 (en) * 2012-01-20 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI605597B (zh) * 2012-01-26 2017-11-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US8916424B2 (en) * 2012-02-07 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2013183001A (ja) * 2012-03-01 2013-09-12 Semiconductor Energy Lab Co Ltd 半導体装置
US8981370B2 (en) 2012-03-08 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9349849B2 (en) 2012-03-28 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device including the semiconductor device
TWI463670B (zh) 2012-03-28 2014-12-01 E Ink Holdings Inc 主動元件
JP6175740B2 (ja) 2012-03-30 2017-08-09 株式会社Ｊｏｌｅｄ 薄膜トランジスタおよびその製造方法並びに表示装置および電子機器
JP6059566B2 (ja) * 2012-04-13 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5838119B2 (ja) * 2012-04-24 2015-12-24 株式会社ジャパンディスプレイ 薄膜トランジスタ及びそれを用いた表示装置
JP5636392B2 (ja) * 2012-05-24 2014-12-03 株式会社東芝 表示装置
US8995607B2 (en) 2012-05-31 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
JPWO2014010745A1 (ja) * 2012-07-12 2016-06-23 日立化成株式会社 太陽電池素子及びその製造方法
US20150214375A1 (en) 2012-09-12 2015-07-30 Sharp Kabushiki Kaisha Circuit substrate, manufacturing method thereof and display device
JP5779161B2 (ja) * 2012-09-26 2015-09-16 株式会社東芝 薄膜トランジスタおよび表示装置
CN103077943B (zh) * 2012-10-26 2016-04-06 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
KR101976133B1 (ko) * 2012-11-20 2019-05-08 삼성디스플레이 주식회사 표시 장치
CN103000628B (zh) * 2012-12-14 2015-04-22 京东方科技集团股份有限公司 显示装置、阵列基板及其制作方法
JP6142331B2 (ja) * 2013-04-19 2017-06-07 株式会社Ｊｏｌｅｄ 薄膜半導体装置、有機ｅｌ表示装置、及びそれらの製造方法
WO2014192221A1 (ja) 2013-05-29 2014-12-04 パナソニック株式会社 薄膜トランジスタ装置とその製造方法、および表示装置
JP6264090B2 (ja) * 2013-07-31 2018-01-24 株式会社リコー 電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
KR20150033155A (ko) * 2013-09-23 2015-04-01 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
CN103681717B (zh) * 2013-09-24 2017-04-26 徐廷贵 α‑IGZO薄膜传感阵列的影像传感器及其制备方法
JP6104775B2 (ja) 2013-09-24 2017-03-29 株式会社東芝 薄膜トランジスタ及びその製造方法
JP6394171B2 (ja) * 2013-10-30 2018-09-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
CN103762178A (zh) * 2013-12-25 2014-04-30 深圳市华星光电技术有限公司 一种低温多晶硅薄膜晶体管及其制造方法
US20150187956A1 (en) * 2013-12-26 2015-07-02 Intermolecular Inc. IGZO Devices with Increased Drive Current and Methods for Forming the Same
KR102188690B1 (ko) 2014-01-20 2020-12-09 삼성디스플레이 주식회사 박막트랜지스터, 그의 제조방법 및 박막트랜지스터를 구비하는 평판 표시장치
KR102194823B1 (ko) 2014-03-06 2020-12-24 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 기판, 표시 장치 및 박막 트랜지스터 제조 방법
WO2015159179A1 (en) * 2014-04-18 2015-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
KR102437450B1 (ko) * 2014-06-13 2022-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치를 포함하는 전자 기기
KR20150146409A (ko) 2014-06-20 2015-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치, 입출력 장치, 및 전자 기기
DE102014111140B4 (de) * 2014-08-05 2019-08-14 Infineon Technologies Austria Ag Halbleitervorrichtung mit Feldeffektstrukturen mit verschiedenen Gatematerialien und Verfahren zur Herstellung davon
KR20160017795A (ko) 2014-08-05 2016-02-17 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법, 및 박막 트랜지스터 기판을 포함하는 표시 장치
KR102279884B1 (ko) * 2014-12-05 2021-07-22 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
CN104465670B (zh) * 2014-12-12 2018-01-23 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
KR102333759B1 (ko) * 2015-01-07 2021-12-01 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조방법
CN105552133A (zh) * 2016-02-24 2016-05-04 深圳市华星光电技术有限公司 一种薄膜晶体管及其制备方法
US10816865B2 (en) * 2016-03-15 2020-10-27 Sharp Kabushiki Kaisha Active matrix substrate
US11302717B2 (en) 2016-04-08 2022-04-12 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the same
CN106531768A (zh) * 2016-12-07 2017-03-22 厦门天马微电子有限公司 一种有机电致发光显示面板及其制备方法
KR102676341B1 (ko) * 2016-12-30 2024-06-17 엘지디스플레이 주식회사 박막 트랜지스터, 그의 제조방법, 및 그를 포함한 표시장치
JP2018170324A (ja) 2017-03-29 2018-11-01 株式会社ジャパンディスプレイ 表示装置
JP2018170325A (ja) 2017-03-29 2018-11-01 株式会社ジャパンディスプレイ 表示装置
CN106847932B (zh) * 2017-04-13 2019-10-22 上海天马微电子有限公司 一种薄膜晶体管、阵列基板、显示装置及薄膜晶体管制造方法
CN110998863A (zh) 2017-07-31 2020-04-10 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
JP6782211B2 (ja) * 2017-09-08 2020-11-11 株式会社東芝 透明電極、それを用いた素子、および素子の製造方法
JP6930885B2 (ja) * 2017-09-21 2021-09-01 株式会社東芝 半導体装置
WO2019125496A1 (en) * 2017-12-22 2019-06-27 Intel Corporation Sealant layers for thin film transistors
JP2019129281A (ja) 2018-01-26 2019-08-01 株式会社ジャパンディスプレイ 表示装置及びその製造方法
WO2020089733A1 (ja) * 2018-11-02 2020-05-07 株式会社半導体エネルギー研究所 半導体装置
US20220230878A1 (en) * 2019-09-05 2022-07-21 Hewlett-Packard Development Company, L.P. Semiconductor composite layers
CN111403336A (zh) * 2020-03-31 2020-07-10 成都中电熊猫显示科技有限公司 阵列基板、显示面板以及阵列基板的制作方法
CN111816668A (zh) * 2020-08-12 2020-10-23 成都中电熊猫显示科技有限公司 金属氧化物阵列基板的制造方法、阵列基板及显示面板
CN111799281B (zh) * 2020-08-12 2025-02-18 成都京东方显示科技有限公司 金属氧化物阵列基板的制造方法、阵列基板及显示面板
TW202243178A (zh) 2021-04-23 2022-11-01 元太科技工業股份有限公司 電子裝置及其線路結構
CN114743992A (zh) * 2022-04-24 2022-07-12 广州华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板
US12364014B2 (en) 2022-04-24 2025-07-15 Guangzhou China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate, manufacturing method thereof, and display panel
CN117497633B (zh) * 2023-04-12 2024-06-04 天合光能股份有限公司 薄膜制备方法、太阳能电池、光伏组件和光伏系统
CN220543924U (zh) 2023-06-25 2024-02-27 天合光能股份有限公司 太阳能电池、光伏组件和光伏系统

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06188265A (ja) * 1992-12-22 1994-07-08 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
KR100223153B1 (ko) * 1996-05-23 1999-10-15 구자홍 액티브 매트릭스 액정표시장치의 제조방법 및 액티브매트릭스액정표시장치
TW543206B (en) * 1999-06-28 2003-07-21 Semiconductor Energy Lab EL display device and electronic device
CN100521226C (zh) * 1999-09-03 2009-07-29 株式会社半导体能源研究所 显示装置
KR100701555B1 (ko) 2002-05-22 2007-03-30 마사시 카와사키 반도체 장치 및 그것을 이용하는 표시 장치
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
CN1806322A (zh) * 2003-06-20 2006-07-19 夏普株式会社 半导体装置及其制造方法以及电子设备
KR100539623B1 (ko) * 2003-06-25 2005-12-28 엘지.필립스 엘시디 주식회사 버텀 게이트형 폴리 실리콘 박막트랜지스터 소자의 제조방법
KR100721555B1 (ko) * 2004-08-13 2007-05-23 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
JP4761981B2 (ja) * 2005-01-28 2011-08-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7858415B2 (en) * 2005-04-28 2010-12-28 Sharp Kabushiki Kaisha Production methods of pattern thin film, semiconductor element, and circuit substrate, and resist material, semiconductor element, and circuit substrate
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998373A3 (en) * 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5127183B2 (ja) * 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
KR101410926B1 (ko) * 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP5552753B2 (ja) * 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置

Also Published As

Publication number Publication date
TWI429085B (zh) 2014-03-01
TW201025614A (en) 2010-07-01
RU2011113550A (ru) 2012-10-20
US20130240878A1 (en) 2013-09-19
JP2010114413A (ja) 2010-05-20
WO2010041686A1 (ja) 2010-04-15
US8742418B2 (en) 2014-06-03
KR20110069042A (ko) 2011-06-22
BRPI0920797A2 (pt) 2015-12-22
US8461594B2 (en) 2013-06-11
US20110180802A1 (en) 2011-07-28
CN102171833A (zh) 2011-08-31

Similar Documents

Publication Publication Date Title
JP5552753B2 (ja) 薄膜トランジスタおよび表示装置
JP4752925B2 (ja) 薄膜トランジスタおよび表示装置
CN101794823B (zh) 薄膜晶体管和显示装置
JP5515281B2 (ja) 薄膜トランジスタ、表示装置、電子機器および薄膜トランジスタの製造方法
JP4844617B2 (ja) 薄膜トランジスタ基板および表示装置
US8378351B2 (en) Thin film transistor, display device, and electronic unit
JP5679143B2 (ja) 薄膜トランジスタならびに表示装置および電子機器
JP4752927B2 (ja) 薄膜トランジスタおよび表示装置
JP6175740B2 (ja) 薄膜トランジスタおよびその製造方法並びに表示装置および電子機器
JP2013080769A (ja) 薄膜トランジスタならびに表示装置および電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120224

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140430

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140513

R151 Written notification of patent or utility model registration

Ref document number: 5552753

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316303

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S803 Written request for registration of cancellation of provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R316803

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350