JP4349434B2 - 電気光学装置、その駆動回路、駆動方法および電子機器 - Google Patents

Description

本発明は、１フィールドを複数のサブフィールドに分割し、各サブフィールドにおいて表示素子にオンまたはオフ電圧を印加することにより、当該表示素子を階調表示させる技術に関する。

液晶素子のような表示素子を画素に用いた電気光学装置において階調表示を行う場合に、電圧変調方式に代わるものとして次のような技術が提案されている。すなわち、１フィールドを複数のサブフィールドに分割するとともに、各サブフィールドにおいて画素（液晶素子）にオンまたはオフ電圧を印加して、１フィールドにおいて画素にオン電圧（またはオフ電圧）が印加される時間の割合を変化させることによって階調表示を行う技術が提案されている（特許文献１参照）。
さらに上記技術では、液晶素子における応答速度が比較的遅い点を利用して、詳細には、１つのサブフィールドにおいてのみ液晶素子にオン電圧を印加しても、反射率（または透過率）がオンに相当する黒色に達しない（飽和しない）点を利用して、液晶素子の反射率を細かく制御している。
特開２００３−１１４６６１号公報

しかしながら、上記技術において、最高の明るさに相当する階調から１〜数レベル程度暗い階調や、これとは反対に、最低の明るさに相当する階調から１〜数レベル程度明るい階調（上・下限近傍の階調）表現を表現しようとする場合に、目的とする明るさが得られにくい、という問題が生じた。
なお、上・下限近傍の階調を表現する場合、１フィールドを構成するサブフィールドの期間長を短く設定すれば良いが、サブフィールドの期間長を短く設定し過ぎると、画素にオンまたはオフ電圧を印加するための走査に要する時間が追いつかなくなる、という問題もある。
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、階調を適切に表現することが可能な電気光学装置、その駆動回路、駆動方法および電子機器を提供することにある。

上記目的を達成するために本発明に係る電気光学装置の駆動回路にあっては、複数の書込走査線と複数のデータ線との交差に対応した画素を複数有し、各画素は、前記書込走査線が選択されたときに、前記データ線に供給されたデータ信号に応じた状態になり、１フィールドを複数に分割したサブフィールド毎に、前記画素に少なくともオン電圧またはオフ電圧を印加することによって階調表示を行う電気光学装置において、１フィールドを構成するサブフィールドのうち、少なくとも２つを互いに異なる期間長に設定し、１フィールドの各サブフィールドにおいて前記画素にオンまたはオフ電圧を印加させるかについて、当該画素に指定される階調に応じて予め割り当て、前記複数の書込走査線を所定の順番で選択する走査線駆動回路と、一の書込走査線が選択されたときに、当該一の書込走査線と一のデータ線とに対応する画素の階調について、当該選択に対応するサブフィールドに割り当てられたオンまたはオフ電圧のデータ信号を、当該一のデータ線に供給するデータ線駆動回路と、を具備し、前記複数のサブフィールドのうち、最も短いサブフィールドの期間長を、前記走査線駆動回路によって前記複数の書込走査線の選択に要する期間長よりも短く設定したことを特徴とする。本発明によれば、１フィールドを構成する複数のサブフィールドのうち、一部のサブフィールドについて期間長を短く設定することができるので、階調を適切に、特に上・下限近傍の階調を適切に表現することが可能となる。

本発明において、前記書込走査線は行方向に、前記データ線は列方向に、それぞれ形成され、前記走査線駆動回路は、前記複数行の書込走査線に対応した段を有し、前記各サブフィールドに応じた間隔毎に供給されるパルスをクロック信号にしたがい、各段にわたって順次転送するシフトレジスタと、前記複数行の書込走査線の各々に設けられ、前記シフトレジスタの段から重複して出力されるパルスを、複数行において互いに重複しないように論理演算して、前記書込走査線に選択を示す走査信号として供給する論理回路と、を有する構成としても良い。この構成により、いわゆる領域走査駆動となるので、短く設定されたサブフィールドにおいて画素にオンまたはオフ電圧を印加することが容易となる。
ここで、前記シフトレジスタの段から重複されて出力されるパルスの個数は「２」であり、前記各行に設けられた論理回路は、イネーブル信号と前記シフトレジスタとの論理積信号を出力するものであって、奇数行と偶数行とで異なるイネーブル信号が供給される構成にすると、走査線駆動回路の構成を簡易化することができる。
また、１フィールドをｐ（ｐは２以上の整数）個のグループに分割して、各グループを２個のサブフィールドに分割し、前記ｐ個のグループを互いに等しい期間長に設定し、各グループを構成する２個のサブフィールドの期間を、それぞれ相対的に短および長に設定して、シフトレジスタにパルスを短および長に応じて供給する構成としても良い。

本発明において、前記複数の書込走査線の各々と対をなすように消去走査線を有し、前記画素には、前記消去走査線が選択されたとき、前記データ信号にかかわらず、オフ電圧が印加され、前記走査線駆動回路は、各画素に前記最も短い期間のサブフィールドに応じてオンまたはオフ電圧を書き込むために一の書込走査線を選択し、この選択から当該サブフィールドの期間が経過したとき、当該一の書込走査線と対をなす消去走査線を選択する構成としても良い。この構成によれば、領域走査駆動としなくても、短く設定されたサブフィールドにおいて画素にオンまたはオフ電圧を印加することが容易となる。

本発明において、前記画素は、液晶素子を含み、前記サブフィールドのうち、最も短いサブフィールドの期間長を、前記オン電圧を前記液晶素子に印加した場合に当該液晶素子の反射率または透過率が飽和するまでの飽和応答時間よりも短く設定しても良い。これにより、本発明では、最も短いサブフィールドの期間長が、走査線の選択や、液晶素子の飽和応答時間に依存させずに済む。
本発明において、表現可能な階調のうち、最も明るい階調よりも１レベル暗い階調について、最も短い期間長に設定されたサブフィールドで前記画素にオンまたはオフ電圧のいずれか一方を印加し、他のサブフィールドでオンまたはオフ電圧のいずれか他方を印加し、表現可能な階調のうち、最も暗い階調よりも１レベル明るい階調について、最も短い期間長に設定されたサブフィールドで前記画素にオンまたはオフ電圧のいずれか他方を印加し、他のサブフィールドでオンまたはオフ電圧のいずれか一方を印加することが好ましい。
また、本発明では、前記サブフィールドにおいて、前記画素に、前記オン電圧と前記オフ電圧と、さらに前記オン電圧およびオフ電圧のあいだの中間電圧とのいずれかを印加しても良い。このようにオンおよびオフ電圧に、さらに中間電圧状態を加えると、サブフィールドの配列を変更せずに、表現可能な階調数を増加させることが可能となる。この際、中間電圧としては、２以上の複数（やや明るい、やや暗い等）としても良い。
なお、本発明は、電気光学装置の駆動回路のみならず、駆動方法や、電気光学装置それ自体、さらには、当該電気光学装置を有する電子機器としても概念することが可能である。

以下、本発明の実施形態について図面を参照して説明する。

＜第１実施形態＞
まず、本発明の第１実施形態について説明する。図１は、第１実施形態に係る電気光学装置１の全体構成を示すブロック図である。
この図に示されるように、電気光学装置１は、制御回路１０、メモリ２０、変換テーブル３０、表示回路１００、走査線駆動回路１３０およびデータ線駆動回路１４０に大別される。このうち、制御回路１０は、後述するように各部を制御するものである。
表示回路１００には、画素がマトリクス状に配列している。詳細には、表示回路１００には、１０８０行の走査線（書込走査線）１１２が図において水平のＸ方向に延在し、１９２０列のデータ線１１４が走査線１１２と電気的な絶縁を保ちつつ、図において垂直のＹ方向に延在している。そして、これらの走査線１１２とデータ線１１４との交差に対応するように画素１１０がそれぞれ設けられている。したがって、本実施形態において、画素１１０は、縦１０８０行×横１９２０列のマトリクス状に配列することになるが、本発明をこの配列に限定する趣旨ではない。

メモリ２０は、縦１０８０行×横１９２０列で配列する画素に対応した記憶領域を有し、各記憶領域は、それぞれに対応する画素１１０の表示データＤaを記憶する。表示データＤaは、画素１１０の明るさ（階調レベル）を指定するものであり、本実施形態では、「０」から「１５」まで、「１」毎の刻みの１６段階で指定する。ここで、階調レベル「０」が最低階調の黒色を指定し、階調レベルが上がるにつれて徐々に明るさが増し、階調レベル「１５」が最高階調の白色を指定するものとする。
なお、この表示データＤaは、図示しない上位装置から供給されて、制御回路１０により画素に対応する記憶領域に記憶される一方で、表示回路１００で走査される画素に対応したものがメモリ２０から読み出される構成となっている。
変換テーブル３０は、メモリ２０から読み出された表示データＤaを、当該表示データＤaで指定される階調レベル、および、サブフィールドにしたがって、画素１１０（液晶素子）にオンまたはオフ電圧のどちらを印加するのかを示すデータＤbに変換するものである。なお、この変換内容については後述する。

＜画素の構成＞
説明の便宜上、画素１１０の構成について図２を参照して説明する。図２は、画素１１０の詳細な構成を示す図であり、ｉ行およびこれに隣接する（ｉ＋１）行と、ｊ列およびこれに隣接する（ｊ＋１）列との交差に対応する２×２の計４画素分の構成を示している。ここで、ｉ、（ｉ＋１）とは、画素１１０が配列する行を一般的に示す場合の記号であって、本実施形態では、１以上１０８０以下の整数であり、ｊ、（ｊ＋１）とは、画素１１０が配列する列を一般的に示す場合の記号であって、１以上１９２０以下の整数である。

図２に示されるように、各画素１１０は、ｎチャネル型のトランジスタ（ＭＯＳ型ＦＥＴ）１１６と液晶素子１２０とを含む。
ここで、各画素１１０については互いに同一構成なので、ｉ行ｊ列に位置するもので代表させて説明すると、当該ｉ行ｊ列の画素１１０におけるトランジスタのゲート電極はｉ行目の走査線１１２に接続される一方、そのソース電極はｊ列目のデータ線１１４に接続され、そのドレイン電極は液晶素子１２０の一端たる画素電極１１８に接続されている。また、液晶素子１２０の他端は、対向電極１０８である。この対向電極１０８は、全ての画素１１０にわたって共通であって、本実施形態では電圧ＬＣcomに保たれている。

表示回路１００は、走査線１１２や、データ線１１４、トランジスタ１１６、画素電極１１８などが形成された素子基板と、対向電極１０８が形成された対向基板とが一定の間隙を保って、電極形成面が互いに対向するように貼り合わせられるとともに、この間隙に液晶１０５が封止された構成となっている（図示省略）。このため、本実施形態において液晶素子１２０は、画素電極１１８と対向電極１０８とが液晶１０５を挟持した構成となる。
なお、本実施形態では、素子基板に半導体基板を用い、対向基板にガラス等の透明基板を用いて、液晶素子１２０を反射型としたＬＣＯＳ（Liquid Crystal on Silicon）型である。このため、素子基板には、走査線駆動回路１３０、データ線駆動回路１４０のほかに、制御回路１０や、メモリ２０、変換テーブル３０をすべて形成した構成としても良い。

この構成において、走査線１１２に選択電圧を印加して、トランジスタ１１６をオン（導通）させるとともに、画素電極１１８に、データ線１１４およびオン状態のトランジスタ１１６を介して、データ信号を供給すると、選択電圧を印加した走査線１１２とデータ信号を供給したデータ線１１４との交差に対応する液晶素子１２０には、当該データ信号の電圧と対向電極１０８に印加された電圧ＬＣcomとの差電圧が書き込まれる。なお、走査線１１２が非選択電圧になると、トランジスタ１１６がオフ（非導通）状態となるが、液晶素子１２０では、トランジスタ１１６が導通状態となったときに書き込まれた電圧が、その容量性により保持される。

本実施形態において、液晶素子１２０はノーマリーブラックモードに設定されている。このため、液晶素子１２０の反射率（透過型とした場合には透過率）は、画素電極１１８および対向電極１０８とによる差電圧の実効値が小さくなるにつれて暗くなり、電圧無印加状態においてほぼ黒色となる
ただし、本実施形態において、画素電極１１８には、上記差電圧を飽和電圧以上とさせるオン電圧、または、しきい値電圧以下のオフ電圧のいずれか一方の電圧のみが印加される。

ノーマリーブラックモードにおいて、最も暗い状態の反射率を相対反射率０％とし、最も明るい状態の反射率を相対反射率１００％としたとき、液晶素子１２０に印加される電圧のうち、相対反射率が１０％となる電圧を光学的しきい値電圧といい、相対反射率が９０％となる電圧を光学的飽和電圧という。電圧変調方式（アナログ駆動）において、液晶素子１２０を中間調（灰色）とさせる場合には、液晶１０５に光学的飽和電圧以下の電圧が印加されるように設計される。このため、液晶１０５の反射率は、液晶１０５の印加電圧にほぼ比例した値となる。
これに対して、本実施形態では、液晶素子１２０に印加する電圧としては、オン電圧とオフ電圧との２つのみを用いて階調表示が行われる。詳細には、本実施形態において階調表示は、１フィールドを複数のサブフィールドに分割するとともに、液晶素子１２０にオンまたはオフ電圧を印加する期間を、サブフィールドを単位として配分することによって実行される。

本実施形態において、オン電圧として用いる電圧は、飽和電圧の１〜１．５倍程度の電圧が用いられる。これは液晶の応答特性における立ち上がりが液晶素子に印加される電圧レベルとほぼ比例関係にあるから、液晶の応答特性を改善するために好ましいからである。
また、オフ電圧として用いる電圧は、液晶素子１２０の光学的しきい値電圧以下の電圧が用いられる。
なお、液晶素子の実際の反射率は、液晶の応答ゆえにオン電圧が印加される期間の積分値におおよそ比例するが、説明を簡略化するために、オン電圧が印加される期間に比例するものとして説明する場合がある。

＜サブフィールド構成＞
そこでまず、本実施形態におけるサブフィールドの構成について、図３を参照して説明する。
この図において、１フィールドとは、１枚分の画像を形成するのに要する期間をいい、ノンインターレース方式におけるフレームと同義であって、１６．７ミリ秒（６０Ｈｚの１周波数分）で一定である。
この図に示されるように、本実施形態において１フィールドの期間は、４つのグループに等分割され、さらに各グループは、２つのサブフィールドに分割されている。このため、１フィールドは、計８つのサブフィールドに分割されるが、便宜的に、各サブフィールドについて、１フィールドの最初から順番にｓｆ１、ｓｆ２、ｓｆ３、…、ｓｆ８と呼ぶことにする。

ここで、後述するクロック信号Ｃlyの１周期を１Ｈと表記すると、１グループの期間長は１０８０Ｈであり、このため、１フィールドの期間長は、４３２０（＝１０８０×４）Ｈとなる。
また、奇数サブフィールドｓｆ１、ｓｆ３、ｓｆ５、ｓｆ７の期間長は、それぞれ３６０Ｈに設定され、偶数サブフィールドｓｆ２、ｓｆ４、ｓｆ６、ｓｆ８の期間長は、それぞれ７２０Ｈに設定されている。したがって、奇数サブフィールドｓｆ１、ｓｆ３、ｓｆ５、ｓｆ７の期間長の比率を「１」とした場合、偶数サブフィールドｓｆ２、ｓｆ４、ｓｆ６、ｓｆ８の期間長の比率は「２」となるので、１フィールドの期間長の比率は「１２」となる。
なお、フィールドは、時間的にみれば連続するので、あるフィールドのサブフィールドｓｆ８は、次フィールドのサブフィールドｓｆ１に隣接することになる。

＜階調表示＞
次に、このようなサブフィールドｓｆ１〜ｓｆ８に対し、どのようにオンまたはオフ電圧を印加して、階調表示を行うかについて説明する。図４は、「０」から「１５」までの各階調レベルについて、サブフィールドｓｆ１〜ｓｆ８へのオンオフの割り当てを示す図である。
この図において、各サブフィールドに対応した□および■は、それぞれ対応するサブフィールドの期間長を有し、このうち、□が液晶素子１２０にオン電圧（白色）を、■が液晶素子１２０にオフ電圧（黒色）を、それぞれ印加することを示している。

本実施形態では、上述したように液晶素子１２０がノーマリーブラックモードに設定されているので、階調レベルが最低の「０」に指定された画素の液晶素子１２０に対しては、すべてのサブフィールドｓｆ１〜ｓｆ８にわたってオフ電圧を印加させる。これにより、１フィールドを単位時間としてみたときに、最低階調の黒色表示となる。
次に、階調レベルが「１」に指定された画素の液晶素子１２０に対しては、１フィールドを構成するサブフィールドのうち、最も期間の短く、かつ、時間的に最も前方に位置するサブフィールドｓｆ１のみについてオン電圧を印加させる。これにより、階調レベル「０」が指定された画素の黒色に最も近接して、かつ、当該黒色よりも明るい表示にすることができる。
なお、階調レベルが「１」である場合に、オン電圧を印加するサブフィールドを、１フィールドにおいて時間的に最も前方に位置するｓｆ１とした理由は、フィールドの切り替わりに対して、液晶をすばやく応答させるためである。

続いて、階調レベルが「２」である場合よりも前に、階調レベルが「３」である場合について説明する。階調レベルが「３」に指定された画素の液晶素子１２０に対しては、階調レベルが「１」である場合にオン電圧を印加させたサブフィールドｓｆ１よりも長いサブフィールドであって、かつ、時間的に最も前方に位置するサブフィールドｓｆ２のみについてオン電圧を印加させる。これにより、階調レベル「３」が指定された画素の液晶素子１２０における実際の反射率は、階調レベル「１」が指定された画素の液晶素子における実際の反射率よりも明るくなる。

ここで、階調レベルが「２」に指定された画素の液晶素子１２０に対しては、実際の反射率が、階調レベル「１」と「３」との間（望ましくは設計的に設定された値）になれば良い。このため、階調レベルが「２」に指定された画素の液晶素子１２０に対しては、階調レベルが「１」である場合にオン電圧を印加させたサブフィールドｓｆ１とともに、このサブフィールドｓｆ１との比率の和が、階調レベル「３」である場合にオン電圧を印加させたサブフィールドｓｆ２の比率「２」以下となるサブフィールドｓｆ５においてオン電圧を印加させる。
これにより、まず、階調レベル「２」が指定された画素の液晶素子１２０における実際の反射率は、階調レベル「１」が指定された画素の液晶素子における実際の反射率よりも明るくなる。

サブフィールドｓｆ１およびｓｆ５においてオン電圧を印加すると、１フィールドにわたってオン電圧が印加されるサブフィールドの期間長の比率の和は「２」であり、これは、階調レベルが「３」である場合と同じである。ただし、上述したように、液晶素子の実際の反射率は、オン電圧が印加される期間の積分値に比例する。このため、比率が「１」であるサブフィールドｓｆ１とｓｆ５とでオン電圧を時間的に離れて印加する階調レベル「２」の方が、比率が「２」であるサブフィールドｓｆ２にわたってオン電圧を印加する階調レベル「３」よりも、液晶素子の実際の反射率は暗くなる。
したがって、階調レベルが「２」に指定された液晶素子１２０における実際の反射率は、階調レベル「１」と「３」との間になる。

本実施形態において、サブフィールドｓｆ１に対して、ｓｆ３、ｓｆ５、ｓｆ７が同じ期間長の比率「１」に設定されており、ｓｆ２、ｓｆ４、ｓｆ６、ｓｆ８は期間長の比率「２」に設定されているので、サブフィールドｓｆ１との比率の和が「２」以下となるサブフィールドは、ｓｆ３、ｓｆ５、ｓｆ７である。このうち、本実施形態では、サブフィールドｓｆ５でオン電圧を印加させているが、これは、設計的に要求される反射率を得るためには、ｓｆ５が良いからである。
もし仮に、階調レベル「２」において、より明るい反射率が設計的に要求されるのであれば、サブフィールドｓｆ３またはｓｆ７にオン電圧を印加すれば良い。サブフィールドｓｆ１およびｓｆ３（ｓｆ１およびｓｆ７）にオン電圧を印加すると、サブフィールドｓｆ１とｓｆ５にオン電圧を印加する場合と比較して、オン電圧が印加されるサブフィールド同士の時間的な距離が接近するので、期間長の比率の和が同じであっても、実際の反射率が明るくなるからである。
なお、サブフィールドｓｆ１に対して、サブフィールドｓｆ３の方がｓｆ７よりも時間的に近いように見えるが、ｓｆ１・ｓｆ３の時間的な距離と、ｓｆ１と・ｓｆ７の時間的な距離とは互いに同一である。これは、上述したようにフィールドは繰り返しながら連続するので、あるフィールドにおけるサブフィールドｓｆ７は、次のフィールドにおけるサブフィールドｓｆ１に対して、時間的に近接するためである。

次に、階調レベルが「４」に指定された画素の液晶素子１２０に対しては、階調レベルが「３」である場合にオン電圧を印加させたサブフィールドｓｆ２とともに、このサブフィールドｓｆ２から時間的に離れた位置するサブフィールドｓｆ５においてオン電圧を印加させる。これにより、階調レベル「４」が指定された画素の液晶素子１２０における実際の反射率は、階調レベル「３」が指定された画素の液晶素子における実際の反射率よりも明るくなる。

続いて、階調レベルが「６」については、オン電圧を印加させるサブフィールドの期間長の和を、階調レベルが「４」である場合の比率「３」よりも大きい、例えば「４」にすれば良い。
このため、階調レベルが「６」に指定された画素の液晶素子１２０に対しては、サブフィールドｓｆ２と、このｓｆ２に対して時間的に離れたサブフィールドｓｆ６とにわたってオン電圧を印加させる。これにより、階調レベル「６」が指定された画素の液晶素子１２０における実際の反射率は、階調レベル「４」が指定された画素の液晶素子における実際の反射率よりも明るくなる。

ここで、階調レベルが「５」に指定された画素の液晶素子１２０に対しては、実際の反射率が、階調レベル「４」と「６」との間（望ましくは設計的に設定された値）になれば良い。このため、階調レベルが「５」に指定された画素の液晶素子１２０に対しては、階調レベルが「４」である場合にオン電圧を印加させたサブフィールドｓｆ２・ｓｆ５とともに、これらサブフィールドの比率の和が、階調レベル「５」である場合にオン電圧を印加させたサブフィールドｓｆ２・ｓｆ６の比率の和「４」以下となるサブフィールドｓｆ７においてオン電圧を印加させる。
これにより、階調レベル「５」が指定された画素の液晶素子１２０における実際の反射率が、階調レベル「４」が指定された画素の液晶素子における実際の反射率よりも明るくなる。階調レベル「５」についてサブフィールドｓｆ２、ｓｆ５に加えてｓｆ７でオン電圧を印加すると、１フィールドにわたってオン電圧が印加されるサブフィールドの期間長の比率の和は「４」であり、これは、階調レベルが「６」である場合と同じであるが、階調レベル「５」では、オン電圧が印加される比率「４」のうち、「２」の部分がサブフィールドｓｆ５とｓｆ７とで時間的に離れているので、「２」の部分がサブフィールドｓｆ６の１つである階調レベル「６」よりも、液晶素子の実際の反射率は暗くなる。
したがって、階調レベルが「５」に指定された液晶素子１２０における実際の反射率は、階調レベル「４」と「６」との間になる。

次に、階調レベルが「７」については、サブフィールドｓｆ２とｓｆ４とにおいてオン電圧を印加させることにより、階調レベルが「６」である場合よりも、オン電圧を印加させるサブフィールド同士の距離を接近させている。
このため、オン電圧が印加される比率が同じ「４」であっても、階調レベル「７」が指定された画素の液晶素子１２０における実際の反射率は、階調レベル「６」が指定された画素の液晶素子における実際の反射率よりも明るくなる。
なお、図４において、階調レベル「８」から「１５」までは、オン電圧が印加される比率が「５」から「１２」まで段階的に増加しているので、液晶素子１２０の実際の反射率についても、段階的に明るくなる。

ここで、階調レベルが最高の「１５」に指定された画素の液晶素子１２０に対しては、すべてのサブフィールドｓｆ１〜ｓｆ８にわたってオン電圧が印加されるので、１フィールドを単位時間としてみたときに、最高階調の白色表示になる。
この階調レベル「１５」に対して１つ暗い階調を指定する階調レベル「１４」については、１フィールドを構成するサブフィールドのうち、最も期間が短く、かつ、時間的に最も後方に位置するサブフィールドｓｆ７のみについてオフ電圧を印加させる。

本実施形態における階調表示特性について説明するために、まず、背景技術に挙げた比較例での問題点について説明する。
図２２は、背景技術の項目で述べた技術を用いて「０」から「１５」までの各階調レベルについて階調表示を行う場合に、サブフィールドｓｆ１〜ｓｆ８においてオンまたはオン電圧の割り当てを示す図である。
図２２において、１フィールドを構成するサブフィールドの数は、本実施形態と同じ「８」であるが、サブフィールドの期間は互いに等しくなるように設定される。この技術においても、階調レベルが「０」である場合、すべてのサブフィールドにわたってオフ電圧が印加され、これに隣接する階調レベルが「１」である場合、１つのサブフィールド、ここでは１フィールドにおいて時間的に前方に位置するサブフィールドｓｆ１だけにオン電圧が印加される。

ところが、上記技術では、８個のサブフィールドの期間が互いに等しいので、１つのサブフィールドの期間長の比率を「１」とした場合に、１サブフィールドは、１フィールドに対して１／８を占めることになる。したがって、上記技術では、階調レベル「０」から階調レベル「１」に変化する場合でみたとき、１フィールドにおいて液晶素子にオン電圧が印加される期間は、階調レベルの差に対して１／８も増加するので、液晶素子において階調レベル「１」が指定されたときの実際の明るさ（反射率）は、図２３に示されるように、要求される視覚特性よりも明るくなる傾向がある。
ここでは、階調レベルが最低の「０」よりも１レベルだけ明るい「１」について説明したが、階調レベル「１」付近、すなわち、階調レベル「０」以外で暗い階調レベルにおいても同様な傾向にある。
また、階調レベル「１５」から階調レベル「１４」に変化する場合でみたとき、１フィールドにおいて液晶素子にオン電圧が印加される期間が、階調レベルの差に対して１／８も減少するので、液晶素子において階調レベル「１４」が指定されたときの実際の明るさは、同図に示されるように、要求される視覚特性よりも暗くなる傾向がある。

なお、人間の視覚特性は、対数的または指数的な性質を持つことが一般に知られている。このため、階調レベルが直線的に変化していても、人間の目にはそれが直線的に変化している、とは感じられないことがある。また、液晶素子や有機ＥＬ素子（Electronic Luminescence）などの表示素子では、電圧等がリニアに変化しても、表示素子の実際の明るさは曲線的となる。
こうした事情から、表示装置においては、画素の階調を指定する階調レベルに対して、表示素子の明るさを、人間の視覚特性を考慮して曲線的な特性（γ特性）に変換することが一般的に行われる。このようなγ特性にしたがって階調を表現させると、人間の目で見て階調変化が直線的に現れるのである。ここで、γ特性におけるγ係数は、表示素子に液晶素子を用いる場合には「２．２」が理想的とされている。

本実施形態では、１フィールドを８個のサブフィールドに分割しているが、その期間長は、比率でいえば短の「１」および長の「２」というように、１グループにおいて異なるように設定している。このため、本実施形態において、最も短いサブフィールドｓｆ１（ｓｆ３、ｓｆ５、ｓｆ７）が、１フィールドに占める割合は、１／８よりも細かい１／１２である。
したがって、本実施形態によれば、階調レベル「０」から階調レベル「１」に変化する場合でみたとき、１フィールドにおいて液晶素子にオン電圧が印加される期間は、階調レベルの差に対して１／１２だけの増加で済むので、液晶素子において階調レベル「１」が指定されたときの実際の明るさ（反射率）を、図５に示されるように、要求される視覚特性とほぼ一致させることが可能となる。
なお、階調レベル「１」付近、すなわち、階調レベル「０」以外で暗い階調レベルにおいても同様に、要求される視覚特性とほぼ一致させることが可能となる。また、階調レベル「１５」から階調レベル「１４」に変化する場合でみたとき、１フィールドにおいて液晶素子にオン電圧が印加される期間は、階調レベルの差に対して１／１２の減少で済むので、液晶素子において階調レベル「１４」（およびその近辺）が指定されたときの実際の明るさについても、同図に示されるように、要求される視覚特性とほぼ一致させることが可能となる。

＜変換テーブルの変換内容＞
次に、このような階調表示を実際に行うための変換テーブル３０の変換内容について図６を参照して説明する。
この図に示されるように、変換テーブル３０では、メモリ２０から読み出された表示データＤaで指定される階調レベルが、サブフィールドｓｆ１〜ｓｆ８毎に、液晶素子１２０にオンまたはオフ電圧のいずれかを指定するデータＤbに変換される。なお、この図において「１」が液晶素子１２０にオン電圧を、「０」が液晶素子１２０のオフ電圧を、それぞれ印加することを指定する。例えば、階調レベルが「５」である場合、液晶素子１２０に対して、サブフィールドｓｆ２、ｓｆ５、ｓｆ７でオン電圧を印加し、他のサブフィールドではオフ電圧を印加することが指定される。
この変換テーブルによって変換されたデータＤbにしたがって液晶素子にオン電圧またはオフ電圧をサブフィールド毎に印加することによって、図４で示した階調表示が実現されることになる。

＜走査線駆動回路＞
本実施形態のように、サブフィールドｓｆ１〜ｓｆ８の各々において液晶素子１２０にオン電圧またはオフ電圧を印加させる場合、走査線を１、２、３、４、…、１０７９、１０８０行目という順番で単純に選択する構成では、最も短いサブフィールドｓｆ１の期間内に、すべての走査線の選択を完了させる必要がある。換言すれば、走査線を１、２、３、４、…、１０７９、１０８０行目という順番で選択する構成では、すべての走査線の選択に要する時間以上に、最も短いサブフィールドｓｆ１の期間長を設定する必要が生じ、上・下限近傍の階調を適切に表現することが困難になる。
そこで、本実施形態では、特開２００４−１７７９３０号公報に記載された技術を用いて、走査線を１、２、３、４、…行目という順番ではなく、１、（ｎ＋１）、２、（ｎ＋２）、３、（ｎ＋３）、４、（ｎ＋４）、…行目というようにｎ行だけ飛び越した順番で選択する構成（領域走査駆動）とする。ただし、本実施形態では、偶数サブフィールドと奇数サブフィールドとにおいて期間長が互いに異なる点に注意する必要がある。

図７は、本実施形態における走査線駆動回路１３０の構成を示すブロック図である。
この図において、クロック信号Ｃly、スタートパルスＤy、イネーブル信号Ｅnb1およびＥnb2は、それぞれ制御回路１０から供給される。このうち、クロック信号Ｃlyはデューティ比が５０％であり、スタートパルスＤyは、図８に示されるように、クロック信号Ｃlyの１周期分のパルス幅（Ｈレベル）を有し、クロック信号Ｃlyの立ち上がりタイミングと一致してＨレベルとなるように供給される。
１フィールドの期間において、スタートパルスＤyは、図１１（ａ）に示されるように出力される。詳細には、同図に示されるように、あるフィールドのサブフィールドｓｆ１における走査線走査のために、第１回目のスタートパルスＤyを出力されると、この後、クロック信号Ｃlyの３５９周期経過したときに第２回目のスタートパルスＤyが出力され、さらにこの後、クロック信号Ｃlyの７２１周期経過したときに第３回目のスタートパルスＤyが出力され、以降３５９、７２１周期の繰り返しパターンにしたがって、第４回目から第８回目までスタートパルスＤyが出力される。

上述したように、本実施形態では、走査線駆動回路１３０が飛び越し走査をするので、１フィールドの開始からみたときに、当該走査線駆動回路１３０による走査線の走査（選択）と、各サブフィールドにおける電圧書込とが直感的に判りづらい場合がある。
そこで、走査線駆動回路１３０の動作を説明するために、上記タイミングからクロック信号Ｃlyの１周期だけ遅延したタイミングを基準としたときに、当該基準からクロック信号Ｃlyの３５９、７２１、３５９、７２１、３５９、７２１、３５９、７２１周期分の期間を順番に、それぞれ期間Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇ、Ｈとする。ここで、期間ＡおよびＢの期間長の和は、クロック信号Ｃlyの１０８０周期分であり、同様に、期間ＣおよびＤ、期間ＥおよびＦ、期間長ＧおよびＨの期間長の和は、それぞれクロック信号Ｃlyの１０８０周期分である。

さて、シフトレジスタ１３２は、第１段から第１０８０段までの単位回路を有する。各段の単位回路は、入力信号をクロック信号Ｃlyの１周期分だけ遅延させて、シフト信号として出力するとともに、次段の単位回路に入力信号として転送するものである。ただし、第１段の単位回路の入力信号は、制御回路１０から供給されるスタートパルスＤyである。

ＡＮＤ回路１３４は、各段（各行）に対応して設けられる。このうち、奇数行目のＡＮＤ回路１３４は、対応する段のシフト信号とイネーブル信号Ｅnb1との論理積信号を、当該行の走査信号として走査線１１２に出力し、偶数行目のＡＮＤ回路１３４は、対応する段のシフト信号とイネーブル信号Ｅnb2との論理積信号を、当該行の走査信号として走査線１１２に出力する。
ここで、１、２、３、４、…、１０７９、１０８０行目の走査線１１２に供給される走査信号をそれぞれＧ１、Ｇ２、Ｇ３、Ｇ４、…、Ｇ１０７９、Ｇ１０８０と表記する。

イネーブル信号Ｅnb1は、図８に示されるように、クロック信号Ｃlyの２倍の周期を有し、当該クロック信号Ｃlyの半周期よりもやや狭い幅のパルスが２つ連続したものが、クロック信号ＣlyがＬからＨレベルに立ち上がるタイミングを挟むように出力される。また、イネーブル信号Ｅnb2は、同図に示されるように、イネーブル信号Ｅnb1の位相を１８０度シフトさせたものであり、イネーブル信号Ｅnb1と排他的にＨレベルとなる関係にある。 ここで、イネーブル信号Ｅnb1およびＥnb2については、上記期間Ａ、Ｃ、Ｅ、Ｇの開始よりもクロック信号Ｃlyの１周期前にスタートパルスＤyが出力される（Ｈレベルとなる）期間において、イネーブル信号Ｅnb2における１つのパルスの後にイネーブル信号Ｅnb1における１つのパルスが出力され、上記期間Ｂ、Ｄ、Ｆ、Ｈの開始よりもクロック信号Ｃlyの１周期前にスタートパルスＤyが出力される期間において、逆にイネーブル信号Ｅnb1における１つのパルスの後にイネーブル信号Ｅnb2における１つのパルスが出力される。

上記期間Ａの開始タイミングよりもクロック信号Ｃlyの１周期前に第１回目のスタートパルスＤyが出力されると、当該スタートパルスＤyは、シフトレジスタ１３２によってクロック信号Ｃlyの１周期分ずつ順次遅延して転送される。このため、シフト信号Ｙ１、Ｙ２、Ｙ３、Ｙ４、…、Ｙ１０７９、Ｙ１０８０は、図８に示されるように、期間Ａの開始タイミングから当該スタートパルスＤyをクロック信号Ｃlyの１周期分ずつ順次遅延したものとなる。なお、このスタートパルスの転送によってシフト信号Ｙ１がＨレベルとなってからＹ１０８０がＬレベルとなるまでの期間は、クロック信号Ｃlyの１０８０周期分である。

第１回目のスタートパルスＤyが期間Ａの開始タイミングよりもクロック信号Ｃlyの１周期前に出力されてから、クロック信号Ｃlyの３５９周期経過したタイミング（すなわち期間Ｂの開始タイミングよりもクロック信号Ｃlyの１周期前のタイミング）に至ると、第２回目のスタートパルスＤyが出力される。これにより、シフト信号Ｙ１、Ｙ２、Ｙ３、Ｙ４、…、Ｙ１０７９、Ｙ１０８０は、図８に示されるように、期間Ｂの開始タイミングから当該スタートパルスＤyをクロック信号Ｃlyの１周期分ずつ順次遅延したものとなる。

このとき、第１回目のスタートパルスＤyは、シフトレジスタ１３２における単位回路で転送されている最中にある。このため、第１回目のスタートパルスＤyの転送によってシフト信号Ｙ３６０がＨレベルとなるとき、第２回目のスタートパルスＤyの転送によってシフト信号Ｙ１がＨレベルとなる。
詳細には、第１回目のスタートパルスＤyの転送によるシフト信号Ｙ３６０〜Ｙ１０８０と、第２回目のスタートパルスＤyの転送によるシフト信号Ｙ１〜Ｙ７２１とは、それぞれ互いに重複して出力される。
このとき、必ず奇数行のシフト信号と偶数行のシフト信号とが重複してＨレベルとなる。このため、シフト信号のパルスが重複していても、奇数行のシフト信号はイネーブル信号Ｅnb1によって、また、偶数行のシフト信号はイネーブル信号Ｅnb2によって、それぞれ互いに重複しないようにＡＮＤ回路１３４の論理演算によって抜き出されるので、図９に示されるように、走査線１１２に供給される走査信号としてみたときに、Ｈレベルが重複することはない。

ここでは、期間ＡおよびＢについて説明しているが、期間ＣおよびＤ、期間ＥおよびＦ、期間ＧおよびＨについても同様な動作となる。
すなわち、第２回目のスタートパルスＤyが期間Ｂの開始タイミングよりもクロック信号Ｃlyの１周期前に出力されてから、クロック信号Ｃlyの７２１周期経過したタイミング（すなわち期間Ｃの開始タイミングよりもクロック信号Ｃlyの１周期前のタイミング）に至ると、第３回目のスタートパルスＤyが出力される。これにより、シフト信号Ｙ１、Ｙ２、Ｙ３、Ｙ４、…、Ｙ１０７９、Ｙ１０８０は、図８に示されるように、期間Ｃの開始タイミングから当該スタートパルスＤyをクロック信号Ｃlyの１周期分ずつ順次遅延させたものとなる。
このため、第２回目のスタートパルスＤyの転送によってシフト信号Ｙ７２２がＨレベルとなるときに、第３回目のスタートパルスＤyの転送によってシフト信号Ｙ１がＨレベルとなる。これにより、第２回目のスタートパルスＤyの転送によるシフト信号Ｙ７２１〜Ｙ１０８０と、第３回目のスタートパルスＤyの転送によるシフト信号Ｙ１〜Ｙ３５９とは、それぞれ互いに重複して出力される。

奇数行の走査信号はシフト信号をイネーブル信号Ｅnb1で、偶数行の走査信号はシフト信号をイネーブル信号Ｅnb2で、抜き出したものとなるので、走査信号Ｇ１、Ｇ２、Ｇ３、Ｇ４、…、Ｇ１０７９、Ｇ１０８０は、図９に示される通りとなる。
このため、走査線１１２は、期間Ａ（Ｃ、Ｅ、Ｇ）において、１、７２２、２、７２３、３、７２４、…、…、３５９、１０８０行目という順番で飛び越して選択され、期間Ｂ（Ｄ、Ｆ、Ｈ）において、３６０、１、３６１、２、３６２、３、…、…、１０８０、７２１行目という順番で飛び越して選択されることになる。

なお、各行の画素においてサブフィールドに相当する期間は、走査線が選択されてオンまたはオフ電圧が書き込まれた後、再び走査線が選択されるまでの期間である。このため奇数サブフィールドｓｆ１、ｓｆ３、ｓｆ５、ｓｆ７に相当する期間は、３５９．５Ｈとなり、また、偶数サブフィールドｓｆ２、ｓｆ４、ｓｆ６、ｓｆ８に相当する期間は、７２０．５Ｈとなる。このため、各行において奇数サブフィールドに相当する期間長は、図３の説明と比較して、０．５Ｈだけ短く、また、偶数サブフィールドに相当する期間長は０．５Ｈだけ長くなるが、実質的な影響はほとんどない。

＜データ線駆動回路＞
続いて図１におけるデータ線駆動回路１４０について説明する。データ線駆動回路１４０は、変換テーブル３０により変換されたデータＤbを、制御回路１０で指定された極性の電圧に変換して、当該データＤbに対応する列のデータ線１１４にデータ信号として供給するものである。詳細には、データ線駆動回路１４０は、変換テーブル３０により変換されたデータＤbが液晶素子１２０に対してオン電圧の印加を示す「１」である場合であって、制御回路１０により正極性書込が指定されていれば電圧Ｖw(+)に、負極性書込が指定されていれば電圧Ｖw(-)に、それぞれ変換する一方、液晶素子１２０に対してオフ電圧の印加を示す「０」である場合であって、正極性書込が指定されていれば電圧Ｖb(+)に、負極性書込が指定されていれば電圧Ｖb(-)に、それぞれ変換する。
なお、１、２、３、…、１９２０列目のデータ線１１４に供給されるデータ信号を、データ信号ｄ１、ｄ２、ｄ３、…、ｄ１９２０と表記し、列を特定しないでｊ列目のデータ信号をｄｊと表記する。

電圧Ｖw(+)およびＶw(-)は、液晶素子１２０にオン電圧を印加するための電圧であり、図１０に示されるように、電圧Ｖcを基準して対称の位置関係にある。上述したように、本実施形態では、対向電極１０８には電圧ＬＣcomが印加されているので、電圧Ｖw(+)が画素電極１１８に印加されると、液晶素子１２０には当該電圧Ｖw(+)と電圧ＬＣcomとの差電圧が、電圧Ｖw(-)が画素電極１１８に印加されると、液晶素子１２０には当該電圧Ｖw(-)と電圧ＬＣcomとの差電圧が、それぞれオン電圧として印加される。
なお、このオン電圧としては、上述したように飽和電圧の１〜１．５倍程度の電圧が用いられるが、画素電極１１８に電圧Ｖw(+)、Ｖw(-)が印加された場合に、液晶素子１２０の反射率が飽和して白色となるまでの飽和応答時間は、最も短いサブフィールドｓｆ１の期間長よりも長い。換言すれば、サブフィールドｓｆ１の期間長は、液晶素子１２０の飽和応答時間よりも短く設定されている。
一方、電圧Ｖb(+)およびＶb(-)は、液晶素子１２０にオフ電圧を印加するための電圧であり、図１０に示されるように、電圧Ｖcを基準して対称の位置関係にある。この電圧Ｖb(+)が画素電極１１８に印加されると、液晶素子１２０には当該電圧Ｖb(+)と電圧ＬＣcomとの差電圧が、電圧Ｖb(-)が画素電極１１８に印加されると、液晶素子１２０には当該電圧Ｖb(-)と電圧ＬＣcomとの差電圧が、それぞれオフ電圧として印加される。

ここで、液晶素子１２０に直流成分が印加されると、液晶１０５が劣化するので、画素電極１１８には基準電圧Ｖcに対して高位側および低位側の電圧が交互に印加される（交流駆動）。この交流駆動において、画素電極１１８に印加する電圧、すなわち、データ信号の電圧を、基準電圧Ｖcに対して高位側とするか、低位側とするかが書込極性であって、高位側とする場合を正極性とし、低位側とする場合を負極性としている。
したがって、電圧Ｖw(+)、Ｖb(+)が正極性電圧であり、電圧Ｖw(-)、Ｖb(-)が負極性電圧である。
なお、本実施形態において書込極性については、電圧Ｖcを基準とするが、電圧については、特に説明のない限り、論理レベルのＬレベルに相当する接地電位Ｇn dを電圧ゼロの基準としている。

ところで、対向電極１０８への印加電圧ＬＣcomは、基準電圧Ｖcよりも若干低位側に設定される。これは、ｎチャネル型のトランジスタ１１６では、ゲート・ドレイン電極間の寄生容量に起因して、オンからオフに状態変化するときにドレイン（画素電極１１８）の電位が低下する、というプッシュダウン（フィールドスルー、突き抜けとも呼ばれる）が発生するためである。仮に電圧ＬＣcomを基準電圧Ｖcと一致させた場合、負極性書込による液晶素子１２０の電圧実効値は、プッシュダウンのために、正極性書込による電圧実効値よりも若干大きくなってしまう（トランジスタ１１６がｎチャネルの場合）。このため、プッシュダウンの影響が相殺されるような適正値に、電圧ＬＣcomを基準電圧Ｖcよりも低位側にオフセットして設定される。ただし、プッシュダウンの影響が無視できるならば、電圧ＬＣcomと基準電圧Ｖcとは一致するように設定される。

なお、本実施形態では、制御回路１０は、データ線駆動回路１４０に対して１フィールドの期間毎に書込極性を正極性および負極性に交互に切り替える構成としている。
ここで、書込極性を１フィールド毎に切り替えると、いわゆる面反転となるが、本実施形態では、液晶素子１２０を飽和領域で駆動しているので、すなわち、光学的しきい値以下のオフ電圧、または、光学的飽和電圧以上のオン電圧しきい値以下のオフ電圧のいずれかで駆動しているので、切り替え周期が１６．７ミリ秒であったとしても、フリッカとして視認されることはない。

＜書込動作＞
次に、電気光学装置１の表示動作について説明する。
制御回路１０は、上述したようにスタートパルスＤy、クロック信号Ｃly、イネーブル信号Ｅnb1およびＥnb2を走査線駆動回路１３０に供給し、走査線駆動回路１３０は、これらの信号にしたがって走査線１１２に走査信号を供給する。このため、制御回路１０が、間接的に走査線の選択を制御することになる。

上述したように期間Ａにおいて走査線１１２は、１、７２２、２、７２３、３、７２４、…、…、３５９、１０８０行目という順番で飛び越し走査される。このうち、１、２、３、…、３５９行目の走査線が選択されるときに、サブフィールドｓｆ１におけるオンまたはオフ電圧の書き込みが行われる一方、７２２、７２３、７２４、…、１０８０行目の走査線が選択されるときに、１つ前のフィールドのサブフィールドｓｆ８におけるオンまたはオフ電圧の書き込みが行われる。

制御回路１０は、期間Ａにおいて１行目の走査線１１２を選択する前に、１行目に位置する１〜１９２０列の画素１行分の表示データＤaをメモリ２０から読み出して変換テーブル３０に供給させる。これにより、変換テーブル３０は、読み出された表示データＤaを、当該表示データＤaで指定される階調レベル、および、サブフィールドｓｆ１に対応したデータＤbに順次変換する。例えば、読み出された表示データＤaが階調レベル「９」を指定するものであれば、サブフィールドｓｆ１に対応して、液晶素子１２０にオフ電圧を印加させる「０」に変換される（図６参照）。
なお、上述したように本実施形態では、１フィールドの期間毎に書込極性を正極性および負極性に交互に切り替えるが、この１フィールドにおいて、正極性書込が指定されるものとする。

データ線駆動回路１４０は、変換された１行１列〜１行１９２０列に対応したデータＤbを１行分蓄積した後、１行目の走査信号Ｇ１がＨレベルとなったときに、データＤbが「１」であれば電圧Ｖw(+)に、「０」であれば電圧Ｖb(+)に、それぞれ変換して、データ信号ｄ１〜ｄ１９２０として１〜１９２０列目のデータ線１１４にそれぞれ供給する。例えば、１行ｊ列のデータＤbが「０」であれば、走査信号Ｇ１がＨレベルとなったときに、データ信号ｄｊを電圧Ｖb(+)とする。

１行目の走査信号Ｇ１がＨレベルになると、１行目に位置する画素１１０のトランジスタ１１６がすべてオンするので、データ線１１４に供給されたデータ信号の電圧が画素電極１１８に印加される。このため、１行目であって１、２、３、４、…、１９２０列の画素における液晶素子１２０には、それぞれデータＤbで指定されたオンに相当する正極性電圧Ｖw(+)またはオフに相当する正極性電圧Ｖb(+)が画素電極に印加されて、対向電極１０８に印加された電圧ＬＣcomとの差電圧が書き込まれる。
ここで、画素電極１１８に電圧Ｖw(+)が印加された液晶素子１２０では、電圧ＬＣcomとの差電圧がオン電圧となり、電圧Ｖb(+)が印加された液晶素子では、電圧ＬＣcomとの差電圧がオフ電圧となる。この差電圧は、トランジスタ１１６がオフしても、次回トランジスタ１１６がオンしてデータ信号が画素電極に印加されるまで、その容量性によって保持される。１行目の走査線１１２において次回トランジスタ１１６がオンするのは、第２回目のスタートパルスＤyの転送等によって走査線が選択されるまであって、３５９．５Ｈ後である。したがって、今回の書き込まれたオンまたはオフ電圧は、サブフィールドｓｆ１の期間分保持されることになる。

期間Ａでは、次に７２２行目の走査線１１２が選択されるが、この選択は、１つ前のフィールドのサブフィールドｓｆ８におけるオンまたはオフ電圧の書き込みのために行われる。このため、制御回路１０は、期間Ａにおいて７２２行目の走査線１１２を選択する前に、７２２行目に位置する１〜１９２０列の画素１行分の表示データＤaをメモリ２０から読み出して変換テーブル３０に供給させるが、変換テーブル３０は、読み出された表示データＤaを、当該表示データＤaで指定される階調レベル、および、サブフィールドｓｆ８に対応したデータＤbに順次変換する。
ここで、１つ前のフィールドでは負極性書込が指定されているので、データ線駆動回路１４０は、変換された７２２行１列〜７２２行１９２０列に対応したデータＤbを１行分蓄積した後、７２２行目の走査信号Ｇ７２２がＨレベルとなったときに、データＤbが「１」であれば電圧Ｖw(-)に、「０」であれば電圧Ｖb(-)に、それぞれ変換して、データ信号ｄ１〜ｄ１９２０として１〜１９２０列目のデータ線１１４にそれぞれ供給する。走査信号Ｇ７２２がＨレベルになると、７２２行目であって１、２、３、４、…、１９２０列の画素における液晶素子１２０には、それぞれデータＤbで指定されたオンに相当する負極性電圧Ｖw(-)またはオフに相当する負極性電圧Ｖb (-)が画素電極に印加されて、電圧ＬＣcomとの差電圧が書き込まれる。
ここで、画素電極１１８に電圧Ｖw(-)が印加された液晶素子１２０では、電圧ＬＣcomとの差電圧がオン電圧となり、電圧Ｖb(-)が印加された液晶素子では、電圧ＬＣcomとの差電圧がオフ電圧となる。この差電圧は、トランジスタ１１６がオフしても、次回トランジスタ１１６がオンしてデータ信号が画素電極に印加されるまで、その容量性によって保持される。７２２行目の走査線１１２において次回トランジスタ１１６がオンするのは、第１回目のスタートパルスＤyの転送等によって走査線が選択されるまであって、７２０．５Ｈ後である。したがって、今回の書き込まれたオンまたはオフ電圧は、サブフィールドｓｆ８の期間分保持されることになる。

期間Ａでは、次に２行目の走査線が選択されるが、この選択は、１行目と同様にサブフィールドｓｆ１におけるオンまたはオフ電圧の書き込みとなる。このため、２行目の画素の液晶素子１２０には、１行目と同様にして、２行１列〜２行１９２０列の表示データＤaで指定される階調レベルおよびサブフィールドｓｆ１に応じた正極性のオンまたはオフ電圧が書き込まれて、サブフィールドｓｆ１の期間分保持されることになる。
期間Ａでは、次に７２３行目の走査線が選択されるが、この選択は、７２２行目と同様にサブフィールドｓｆ８におけるオンまたはオフ電圧の書き込みとなる。このため、７２３行目の画素の液晶素子１２０には、７２２行目と同様にして、７２３行１列〜７２３行１９２０列の表示データＤaで指定される階調レベルおよびサブフィールドｓｆ８に応じた負極性のオンまたはオフ電圧が書き込まれて、サブフィールドｓｆ８の期間分保持されることになる。
期間Ａでは、以降同様に３、７２４、４、７２５、…、…、３５９、１０８０行目の順番で走査線１１２が選択され、このうち、３、４、…、３５９行目の画素の液晶素子１２０には、階調レベルおよびサブフィールドｓｆ１に応じた正極性のオンまたはオフ電圧が書き込まれて、サブフィールドｓｆ１の期間分保持される一方、７２４、７２５、…、１０８０行目の画素の液晶素子１２０には、階調レベルおよびサブフィールドｓｆ８に応じた負極性のオンまたはオフ電圧が書き込まれて、サブフィールドｓｆ８の期間分保持される。

次に期間Ｂに移行する。期間Ｂにおいて走査線１１２は、３６０、１、３６１、２、３６２、３、…、…、１０８０、７２１行目という順番で飛び越し走査される。このうち、３６０、３６１、３６２、…、…、１０８０行目の選択により、サブフィールドｓｆ１におけるオンまたはオフ電圧の書き込みが行われる一方、１、２、３、…、７２１行目の選択により、サブフィールドｓｆ２におけるオンまたはオフ電圧の書き込みが行われる。なお、このサブフィールドｓｆ１、ｓｆ２における書き込みは、同一フィールドであるから、いずれも正極性書込となる。
３６０、３６１、３６２、…、１０８０行目の選択後、次回再び選択されるまでの期間は、３５９．５Ｈ後である。このため、３６０、３６１、３６２、…、１０８０行目の選択により書き込まれたオンまたはオフ電圧は、サブフィールドｓｆ１の期間分保持されることになる。一方、１、２、３、…、７２１行目の選択後、次回再び選択されるまでの期間は、７２０．５Ｈ後である。このため、１、２、３、…、７２１行目の選択により書き込まれたオンまたはオフ電圧は、サブフィールドｓｆ２の期間分保持されることになる。

続いて、期間Ｃに移行する。期間Ｃにおいて走査線１１２は、期間Ａと同様に、１、７２２、２、７２３、３、７２４、…、…、３５９、１０８０行目という順番で飛び越し走査される。このうち、１、２、３、…、３５９行目の走査線が選択されるときに、サブフィールドｓｆ３におけるオンまたはオフ電圧の書き込みが行われて、サブフィールドｓｆ３の期間分保持される一方、７２２、７２３、７２４、…、１０８０行目の走査線が選択されるときに、サブフィールドｓｆ２におけるオンまたはオフ電圧の書き込みが行われて、サブフィールドｓｆ２の期間分保持されることになる。
期間Ｄにおいて走査線１１２は、期間Ｂと同様に、３６０、１、３６１、２、３６２、３、…、…、１０８０、７２１行目という順番で飛び越し走査される。このうち、３６０、３６１、３６２、…、１０８０行目の選択により、サブフィールドｓｆ３におけるオンまたはオフ電圧の書き込みが行われて、サブフィールドｓｆ３の期間分保持される一方、１、２、３、…、７２１行目の選択により、サブフィールドｓｆ４におけるオンまたはオフ電圧の書き込みが行われて、サブフィールドｓｆ４の期間分保持される。

以降順番に期間Ｅ、Ｆ、Ｇ、Ｈと移行する。
このうち、期間Ｅ（Ｇ）において走査線１１２は、期間Ａと同様に、１、７２２、２、７２３、３、７２４、…、…、３５９、１０８０行目という順番で飛び越し走査され、このうち、１〜３５９行目の走査線が選択されるときに、サブフィールドｓｆ５（ｓｆ７）におけるオンまたはオフ電圧の書き込みが行われて、サブフィールドｓｆ５（ｓｆ７）の期間分保持される一方、７２２〜１０８０行目の走査線が選択されるときに、サブフィールドｓｆ４（ｓｆ６）におけるオンまたはオフ電圧の書き込みが行われて、サブフィールドｓｆ４（ｓｆ６）の期間分保持される。
また、期間Ｆ（Ｈ）において走査線１１２は、期間Ｂと同様に、３６０、１、３６１、２、３６２、３、…、…、１０８０、７２１行目という順番で飛び越し走査され、このうち、３６０〜１０８０行目の選択により、サブフィールドｓｆ５（ｓｆ７）におけるオンまたはオフ電圧の書き込みが行われて、サブフィールドｓｆ５（ｓｆ７）の期間分保持される一方、１〜７２１行目の選択により、サブフィールドｓｆ６（ｓｆ８）におけるオンまたはオフ電圧の書き込みが行われて、サブフィールドｓｆ６（ｓｆ８）の期間分保持される。

期間Ｈの次は、期間Ａに再び戻る。このとき、期間Ａにおける７２２〜１０８０行目の走査線が選択されるときには、サブフィールドｓｆ８におけるオンまたはオフ電圧の書き込みが行われるので、これは正極性書込となるが、１〜３５９行目では、負極性書込が指定されるので、液晶素子１２０には、変換されたデータＤbが「１」であれば電圧Ｖw(-)が、「０」であれば電圧Ｖb(-)が、それぞれが書き込まれて、保持されることになる。

図１０は、ｉ行ｊ列の液晶素子１２０における画素電極１１８の電圧Ｐ（ｉ，ｊ）を示す図である。
上述したように、電圧Ｐ（ｉ，ｊ）は、正極性書込が指定されていれば、走査信号ＧｉがＨレベルとなったときに、液晶素子にオン電圧を印加させる電圧Ｖw(+)、または、オフ電圧を印加させる電圧Ｖb(+)のいずれかとなり、サブフィールドの各期間にわたって保持される。また、電圧Ｐ（ｉ，ｊ）は、負極性書込が指定されていれば、走査信号ＧｉがＨレベルとなったときに、オン電圧を印加させる電圧Ｖw(-)、または、オフ電圧を印加させる電圧Ｖb(-)のいずれかとなり、サブフィールドの各期間にわたって保持される。

なお、図１０に示す例は、ｉ行ｊ列の画素に対して、階調レベル「９」が指定された場合を示す。図４または図６に示したように、階調レベル「９」が指定された場合、サブフィールドｓｆ２〜ｓｆ４、ｓｆ７においてオン電圧が、他のサブフィードにおいてオフ電圧が、それぞれ印加される。このため、図１０において、電圧Ｐ（ｉ，ｊ）は、正極性書込が指定されていれば、サブフィールドｓｆ２〜ｓｆ４、ｓｆ７に相当する期間にわたって電圧Ｖw(+)となり、サブフィールドｓｆ１、ｓｆ５、ｓｆ６、ｓｆ８に相当する期間にわたって電圧Ｖb(+)となり、負極性書込が指定されていれば、サブフィールドｓｆ２〜ｓｆ４、ｓｆ７に相当する期間にわたって電圧Ｖw(-)となり、サブフィールドｓｆ１、ｓｆ５、ｓｆ６、ｓｆ８に相当する期間にわたって電圧Ｖb(-)となる。

図１１（ａ）は、１フィールドにおいて１行目から１０８０行目までの走査線の選択の進行を示す図である。この図において、走査線の選択を微小点で示しているが、走査線が時間経過とともに下方向に向かって選択されるので、当該微小点は右下斜め方向に連続する実線のように示されている。
また、図１１（ｂ）および（ｃ）は、表示回路１００における画素の状態を示す図である。同じサブフィールドにおけるオンまたはオフ電圧が書き込まれる走査線は、１行目から１０８０行目までの順番で選択されるので、走査線の選択が完了した画素は、選択される走査線の上側に位置することになる。

したがって、図１１（ａ）に示されるように、例えば期間Ｂでは、１〜７２１行目の走査線でサブフィールドｓｆ２のための書き込みが行われ、３６０〜１０８０行目の走査線でサブフィールドｓｆ１のための書き込みが行われるので、期間Ｂの途中タイミングＴ1において、表示回路１００の画素は、図１１（ｂ）に示されるように、書き込みに係る走査線に沿って３分割した領域毎に、サブフィールドｓｆ２のオンまたはオフ電圧を保持している状態、サブフィールドｓｆ１のオンまたはオフ電圧を保持している状態、および、前フィールドのサブフィールドｓｆ８のオンまたはオフ電圧を保持している状態とに分けられる。
また、図１１（ａ）に示されるように、例えば期間Ｇでは、１〜３５９行目の走査線でサブフィールドｓｆ７のための書き込みが行われ、７２２〜１０８０行目の走査線でサブフィールドｓｆ６のための書き込みが行われるので、期間Ｇの途中タイミングＴ2において、表示回路１００の画素は、図１１（ｃ）に示されるように、書き込みに係る走査線に沿って３分割した領域毎に、サブフィールドｓｆ７のオンまたはオフ電圧を保持している状態、サブフィールドｓｆ６のオンまたはオフ電圧を保持している状態、および、サブフィールドｓｆ５のオンまたはオフ電圧を保持している状態とに分けられる。

本実施形態では、各サブフィールドの一部期間において走査線を飛び越し走査する構成としているが、この構成の優位性を説明するために、飛び越し走査をしない構成における書き込みの進行について図２４を参照して説明する。
飛び越し走査をしないで、各サブフィールドにおけるオンまたはオフ電圧書き込みのために走査線１１２を１行目から１０８０行目まで順番に選択する場合、走査線駆動回路１３０は、図７におけるＡＮＤ回路１３４を廃して、シフト信号Ｙ１〜Ｙ１０８０をそのまま走査信号Ｇ１〜Ｇ１０８０として供給する構成となる。ただし、この構成では、走査線を１行目から１０８０行目まで順番に選択するのに要する期間を、最も短い奇数サブフィールドｓｆ１（ｓｆ３、ｓｆ５、ｓｆ７）に相当する期間以下に設定する必要がある。
すなわち、スタートパルスＤyの転送によりシフト信号Ｙ１がＬ→ＨレベルとなってからＹ１０８０がＨ→Ｌレベルとなるまでの期間は、クロック信号Ｃlyの１０８０周期分であるから、この期間を、少なくとも比率が「１」である奇数サブフィールドｓｆ１（ｓｆ３、ｓｆ５、ｓｆ７）の期間以下に設定しなければならない。クロック信号Ｃlyの１０８０周期を奇数サブフィールドｓｆ１（ｓｆ３、ｓｆ５、ｓｆ７）の期間と一致させると、比率が「１２」である１フィールドは、１２９６０（＝１０８０×１２）周期となる。この構成では、クロック信号Ｃlyの１周期が走査線の１回の選択に要する期間に相当するから、１行の選択は、１フィールドの期間（１６．７ミリ秒）に対して１２９６０分の１に相当する期間となり、十分な書き込み期間が確保できない。
また、表現可能な階調数を増加させたり、階調特性の改善を図ったりする場合には、１フィールドをさらに多数のサブフィールドに分割するとともに、サブフィールドの期間を、より短く設定する必要があるが、飛び越し走査をしない構成では、このような設定も困難であることが判る。

一方、本実施形態では、１行の走査線の選択は重複するシフト信号を２つのイネーブル信号で分割しているので、走査線の１回の選択に要する期間は、クロック信号Ｃlyの１周期のおおよそ半分である。ただし、本実施形態では、図１１（ａ）に示されるように、１行目から１０８０行目までの走査線について、２つのサブフィールドに対するオンオフの書き込みを飛び越し走査により並列的に進行させているので、１フィールドは、クロック信号Ｃlyの４３２０（＝１０８０×４）周期で済む。したがって、本実施形態において、１行の選択は、１フィールドの期間に対して８６４０分の１に相当する期間となり、飛び越し走査をしない場合と比較して、書き込み期間を確保することができ、また、表現可能な階調数を増加させたり、階調特性の改善を図ったりする場合にも対処可能であることが判る。

＜第１実施形態の応用・変形：その１＞
上述した第１実施形態では、奇数行のＡＮＤ回路１３４における入力端の一方にイネーブル信号Ｅnb1を、偶数行のＡＮＤ回路１３４における入力端の一方にイネーブル信号Ｅnb2を、それぞれ供給する構成としたが、このような構成とした理由は、次の通りである。すなわち、スタートパルスＤyをシフトレジスタ１３２によって順次シフトさせたことによって、奇数行および偶数行のシフト信号が同時にＨレベルのパルスとなるが、このパルスを、奇数行ではイネーブル信号Ｅnb1によって、偶数行ではイネーブル信号Ｅnb2によって、それぞれ論理演算によって抜き出して、走査信号が重複してＨレベルとならないようにするためである。
すなわち、第１実施形態では、Ｈレベルが重複するシフト信号を２個許し、このシフト信号を奇数行と偶数行とで重複しないように抜き出して走査信号とする構成した。この構成を発展させると、例えば、Ｈレベルが重複するシフト信号をＳ個許し、このシフト信号を互いに異なるＳ行で重複しないように抜き出して走査信号とすることが考えられる。

例えば、Ｓを「４」として、Ｈレベルが重複したシフト信号の４個を第１〜第４系列のイネーブル信号で抜き出して走査信号とする場合について検討する。
ここで、第１系列とは、１〜１０８０行目の行番号を「４」で割ったときの余りが「１」である行をいい、具体的には、１、５、９、…、１０７７行目の走査線１１２に対応したものをいう。同様に、第２、第３、第４系列とは、１〜１０８０行目の行番号を、「４」で割ったときの余りが、それぞれ「２」、「３」、「０」である行をいい、第２系列でいえば、２、６、１０、…、１０７８行目の走査線１１２に対応したものをいい、第３系列でいえば、３、７、１１、…、１０７９行目の走査線１１２に対応したものをいい、第４系列でいえば、４、８、１２、…、１０８０行目の走査線１１２に対応したものをいう。
このように、第１〜第４系列のイネーブル信号を用いると、Ｈレベルが重複した４つのシフト信号から、Ｈレベルが重複しない走査信号を出力することができる。
このため、各サブフィールドにおけるオンまたはオフ電圧の書き込みを、例えば図１２に示されるように進行させることができる。

＜第１実施形態の応用・変形：その２＞
第１実施形態では、サブフィールドｓｆ１〜ｓｆ８において液晶素子１２０にオンまたはオフ電圧のいずれかを印加する構成としたが、オンまたはオフ電圧に、さらに中間（ハーフ）電圧を加えても良い。
なお、ハーフ電圧とは、例えば図１３に示されるように、正極性書込が指定されていれば、電圧Ｖw(+)およびＶb(+ )の中間電圧であるＶg(+)であり、負極性書込が指定されていれば、電圧Ｖw(-)およびＶb(-)の中間電圧であるＶg(-)である。また、実際には、ハーフ電圧を割り当てるサブフィールドについては、階調レベルに対する液晶素子１２０の実際の反射率特性を考慮しつつ選定される。

第１実施形態では、階調レベル「９」とする場合には、サブフィールドｓｆ２〜ｓｆ４およびｓｆ７にオン電圧を印加し、他のサブフィールドｓｆ１、ｓｆ５、ｓｆ６およびｓｆ８にオフ電圧を印加する構成であった。ここで、階調レベル「９」よりも１段暗い階調レベル「８」は、階調レベル「９」でオン電圧を印加したサブフィールドｓｆ７をオフ電圧に変更したものである。したがって、階調レベル「９」と「８」とのあいだの階調レベルを実現するためには、例えばサブフィールドｓｆ７にハーフ電圧を印加する構成とすれば良い。
図１３は、ｉ行ｊ列の液晶素子１２０において、階調レベル「８」および「９」のあいだに指定された場合の画素電極１１８の電圧Ｐ（ｉ，ｊ）を示す図である。

このように、サブフィールドｓｆ１〜ｓｆ８において液晶素子１２０に印加する電圧として、オン電圧およびオフ電圧に、さらにハーフ電圧を加えることによって、サブフィールドの構成を変更せずに多階調化を図ることが可能となる。
なお、ハーフ電圧としてオンおよびオフ電圧の中間電圧の１種類としたが、例えば中間電圧として例えばオン電圧の３３％、６６％の２種類や、２５％、５０％、７５％の３種類等を用いてさらなる多階調化を図っても良い。

＜第１実施形態の応用・変形：その３＞
上述した実施形態では、奇数サブフィールドｓｆ１、ｓｆ３、ｓｆ５、ｓｆ７の期間長の比率を「１」とし、偶数サブフィールドｓｆ２、ｓｆ４、ｓｆ６、ｓｆ８の期間長の比率を「２」としたが、図１４に示されるように、両者を逆転させても良い。
また、サブフィールドの期間長の比率は、液晶素子１２０における実際の反射率特性を考慮しつつ、任意に設定可能であり、る。
さらに、第１実施形態では、ｐを「４」として、１フィールドを４つのグループに等分割し、さらに１つのフィールドを奇数および偶数サブフィールドに分割したが、グループで分割せず、さらには、サブフィールドの期間長の比率を、液晶素子１２０における実際の反射率特性を考慮しつつ、任意に設定可能しても良い。すなわち、１フィールドを、期間長が相対的に短いサブフィールドと長いサブフィールドとに分割すれば良い。

サブフィールドの期間長の比率を変更する場合に、図７に示したように２系統のイネーブル信号Ｅnb1、Ｅnb2を用いる構成にあっては、クロック信号Ｃlyの１０８０周期が、連続する２つのサブフィールドのうち、期間長の和が最も短くなるものを組み合わせた期間以下に設定される。
なお、図３の例では、連続する２つのサブフィールド同士における期間長の和は、いずれも等しいので、この和がクロック信号Ｃlyの１０８０周期分に一致するように設定された。
また、４系統のイネーブルを用いる構成にあっては、クロック信号Ｃlyの１０８０周期が、連続する４つのサブフィールドのうち、期間長の和が最も短くなるものを組み合わせた期間以下に設定される。
いずれも、スタートパルスＤyは、設定されたサブフィールドの期間に応じた間隔で走査線駆動回路１３０（シフトレジスタ１３２の第１段）に供給すれば良い。

＜第２実施形態＞
上述したように、階調特性を改善する観点からいえば、最も短く設定された期間のサブフィールドにわたって、画素の液晶素子１２０にオンまたはオフ電圧を適切に印加することが重要である。このため、第１実施形態では、短いサブフィールドにおいて、液晶素子１２０にオンまたはオフ電圧を適切に印加するために、走査線を飛び越し走査（領域走査駆動）とした。
これに対し、第２実施形態では、短いサブフィールドにおいて液晶素子１２０にオンまたはオフ電圧を印加した後であって当該サブフィールドの期間が経過したときに、消去走査線の選択により液晶素子１２０にオフ電圧を強制的に印加することにより、走査線を飛び越し走査しない構成としたものである。

図１５は、第２実施形態におけるサブフィールドの構成を示す図である。
この図に示されるように、第２実施形態では、１フィールドの期間が１０８０Ｈの期間長を有するサブフィールドｓｆ１〜ｓｆ３と、これよりも短い３６０Ｈの期間長を有するサブフィールドｓｆ４とを含む。また、本実施形態では、サブフィールドｓｆ４を挟むように、時間的前方側にブランクサブフィールドＢｓｆ１が、時間的後方側にブランクサブフィールドＢｓｆ２が、それぞれ配置する。
ここで、ブランクサブフィールドＢｓｆ１、Ｂｓｆ２では、液晶素子１２０に常にオフ電圧が印加される。したがって、第２実施形態において、最高階調は、サブフィールドｓｆ１〜ｓｆ４のすべてにおいてオン電圧を印加することで実現され、最高階調よりも１レベル暗い階調は、サブフィールドｓｆ４においてオンからオフ電圧を印加するように変更することで実現される。また、最低階調は、サブフィールドｓｆ１〜ｓｆ４のすべてにおいてオフ電圧を印加することで実現され、最低階調よりも１レベル明るい階調は、サブフィールドｓｆ４においてオフからオン電圧を印加するように変更することで実現される。
なお、その他の階調については、サブフィールドｓｆ１〜ｓｆ４にオンまたはオフ電圧を印加するかについては、液晶素子１２０における実際の反射率特性を考慮しつつ、決定されるので、説明を省略する。

第２実施形態における電気光学装置の全体的な構成は、図１と同様である。ただし、制御回路１０が出力する信号、画素１１０、および、走査線駆動回路１３０が一部相違する。このため、第２実施形態については、これらの相違点を中心に説明することにする。

図１６は、第２実施形態における画素の構成を示す図である。この図に示される画素１１０が、図２に示した構成と相違する点は、各行の走査線１１２に対をなすように消去走査線１１３および給電線１２８が設けられるとともに、各画素１１０にｎチャネル型のトランジスタ１２６が設けられている点にある。
走査線１１２が１行目から１０８０行目まで設けられるので、消去走査線１１３も同様に１行目から１０８０行目まで設けられる。１行目から１０８０行目までの消去走査線１１３には、後述する走査線駆動回路から消去走査信号Ｂ１〜Ｂ１０８０がそれぞれ供給される。
ｉ行ｊ列の画素１１０におけるトランジスタ１２６のゲート電極はｉ行目の消去走査線１１３に接続され、ソース電極は給電線１２８に接続され、ドレイン電極は画素電極１１８に接続されている。

ここで、ｉ行目の給電線１２８には、サブフィールドｓｆ３、ｓｆ４にわたって液晶素子１２０に保持された電圧を強制的にオフ電圧とさせる電圧が、ブランクサブフィールドＢｓｆ１、Ｂｓｆ２とするためにｉ行目の消去走査信号ＢｉがＨレベルとなるときに給電される。すなわち、ｉ行目の給電線１２８には、ｉ行目の液晶素子１２０の画素電極１１８に対し、正極性の電圧Ｖw(+)またはＶb(+)が印加されることによってサブフィールドｓｆ３、ｓｆ４にわたってオン電圧またはオフ電圧が保持されていれば、消去走査信号ＢｉがＨレベルとなるときに電圧Ｖb(+)が給電され、負極性の電圧Ｖw(-)またはＶb(-)が印加されることによってサブフィールドｓｆ３、ｓｆ４にわたってオン電圧またはオフ電圧が保持されていれば、消去走査信号ＢｉがＨレベルとなるときに電圧Ｖb(-)が給電される。

ｉ行目の消去走査線１１３に供給される消去走査信号ＢｉがＨレベルになると、ｉ行目に位置する１〜１９２０列の画素１１０におけるトランジスタ１２６は、すべてオンする。このため、画素電極１１８には電圧Ｖb(+)またはＶb(-)が印加されるので、液晶素子１２０には強制的にオフ電圧が印加される。
このため、ブランクサブフィールドＢｓｆ１のために消去走査信号ＢｉがＨレベルになると、ｉ行目の液晶素子１２０は、サブフィールドｓｆ４のために走査信号ＧｉがＨレベルとなるまでオフ電圧を保持する。同様に、ブランクサブフィールドＢｓｆ２のために消去走査信号ＢｉがＨレベルになると、ｉ行目の液晶素子１２０は、サブフィールドｓｆ１のために走査信号ＧｉがＨレベルとなるまでオフ電圧を保持する。

次に、第２実施形態における走査線駆動回路１３０について図１７を参照して説明する。
この図に示されるように、走査線駆動回路１３０は、第１実施形態におけるＡＮＤ回路１３４（図７参照）がなく、シフトレジスタ１３２のシフト信号Ｙ１〜Ｙ１０８０がそのまま走査信号Ｇ１〜Ｇ１０８０として１〜１０８０行目の走査線１１２にそれぞれ供給される。
また、シフトレジスタ１３６は、シフトレジスタ１３２と同様に、第１段から第１０８０段までの単位回路を有し、各段の単位回路は、入力信号をクロック信号Ｃlyの１周期分だけ遅延させて、シフト信号として出力するとともに、次段の単位回路に入力信号として供給するものである。シフトレジスタ１３６のシフト信号Ｗ１〜Ｗ１０８０は、そのまま消去走査信号Ｂ１〜Ｂ１０８０として１〜１０８０行目の消去走査線１１３にそれぞれ供給される。
なお、シフトレジスタ１３６における第１段の単位回路の入力信号は、制御回路１０から供給されるスタートパルスＤbである。

第２実施形態において、制御回路１０は、図２０に示されるようにスタートパルスＤy、Ｄbを出力する。詳細には、同図に示されるように、制御回路１０は、あるフィールドのサブフィールドｓｆ１における走査線走査のために、第１回目のスタートパルスＤyを出力し、この後にクロック信号Ｃlyの１０８０周期経過したときに第２回目のスタートパルスＤyを出力し、クロック信号Ｃlyの１０８０周期経過したときに第３回目のスタートパルスＤyを出力し、クロック信号Ｃlyの１０８０周期経過したときに第１回目のスタートパルスＤbを出力し、クロック信号Ｃlyの７２０周期経過したときに第４回目のスタートパルスＤyを出力し、クロック信号Ｃlyの３６０周期経過したときに第２回目のスタートパルスＤbを出力する。この後、制御回路１０は、クロック信号Ｃlyの７２０周期経過したときに次フィールドにおけるサブフィールドｓｆ１の走査線走査のために第１回目のスタートパルスＤyを再び出力することになる。

第１回目のスタートパルスＤyが制御回路１０からシフトレジスタ１３２に供給されると、図１８に示されるように、シフトレジスタ１３２によるシフト信号、すなわち走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇ１０８０は、当該第１回目のスタートパルスＤyをクロック信号Ｃlyの１周期分ずつ順次遅延させたものとなる。ここで、例えばｉ行目の走査信号ＧｉがＨレベルとなったときに、ｊ列のデータ線１１４に供給されるデータ信号ｄｊは、ｉ行ｊ列の画素に指定された階調レベルであって、サブフィールドｓｆ１に応じて液晶素子１２０にオンまたはオフ電圧を印加させる電圧、すなわち、正極性書込が指定されていれば、電圧Ｖw(+)またはＶb(+)である。
なお、第１回目のスタートパルスＤyの転送によって走査信号Ｇ１〜Ｇ３６０が順番にＨレベルとなるときは、前フィールドにおける第２回目のスタートパルスＤbの転送によって消去走査信号Ｂ７２１〜Ｂ１０８０も順番にＨレベルになるが、消去走査信号Ｂ７２１〜Ｂ１０８０による動作については後述することにする。

次に、第１回目のスタートパルスＤyが出力されてからクロック信号Ｃlyの１０８０周期が経過すると、第２回目のスタートパルスＤyがシフトレジスタ１３２に供給される。このため、シフトレジスタ１３２によって当該第１回目のスタートパルスＤyをクロック信号Ｃlyの１周期分ずつ順次遅延させたものが、走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇ１０８０となる。ここで、走査信号ＧｉがＨレベルとなったときのデータ信号ｄｊは、ｉ行ｊ列の画素に指定された階調レベルであって、サブフィールドｓｆ２に応じて液晶素子１２０にオンまたはオフ電圧を印加させる電圧となる。
また、ｉ行目において、第１回目のスタートパルスＤyの転送によって走査信号ＧｉがＨレベルとなったときに液晶素子１２０に書き込まれた電圧は、第２回目のスタートパルスＤyの転送による走査信号ＧｉがＨレベルとなったときに書き換えられる。このため、第１回目のスタートパルスＤyの転送によって走査信号ＧｉがＨレベルとなったときに液晶素子１２０に書き込まれた電圧は、サブフィールドｓｆ１に相当する１０８０Ｈの期間にわたって保持されたことになる。

第２回目のスタートパルスＤyが出力されてからクロック信号Ｃlyの１０８０周期が経過すると、第３回目のスタートパルスＤyがシフトレジスタ１３２に供給されるとともに、当該第３回目のスタートパルスＤyをクロック信号Ｃlyの１周期分ずつ順次遅延させたものが、走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇ１０８０となる。ここで、走査信号ＧｉがＨレベルとなったときのデータ信号ｄｊは、ｉ行ｊ列の画素に指定された階調レベルであって、サブフィールドｓｆ３に応じて液晶素子１２０にオンまたはオフ電圧を印加させる電圧である。
また、ｉ行目において、第２回目のスタートパルスＤyの転送によって走査信号ＧｉがＨレベルとなったときに液晶素子１２０に書き込まれた電圧は、第３回目のスタートパルスＤyの転送による走査信号ＧｉがＨレベルとなったときに書き換えられるので、サブフィールドｓｆ２に相当する１０８０Ｈの期間にわたって保持されたことになる。

続いて、第３回目のスタートパルスＤyが出力されてからクロック信号Ｃlyの１０８０周期が経過すると、第１回目のスタートパルスＤbがシフトレジスタ１３６に供給される。このため、シフトレジスタ１３６によって当該第１回目のスタートパルスＤbをクロック信号Ｃlyの１周期分ずつ順次遅延させたものが、消去走査信号Ｂ１〜Ｂ１０８０となる。
このとき、例えばｉ行目の消去走査信号ＢｉがＨレベルになると、ｉ行ｊ列の液晶素子１２０にはオフ電圧が強制的に印加される。このため、第３回目のスタートパルスＤyの転送による走査信号ＧｉがＨレベルとなったときに液晶素子１２０に書き込まれた電圧は、結果的にサブフィールドｓｆ３に相当する１０８０Ｈの期間にわたって保持されたことになる。

第１回目のスタートパルスＤbが出力されてからクロック信号Ｃlyの７２０周期が経過すると、第４回目のスタートパルスＤyがシフトレジスタ１３２に供給される。このため、シフトレジスタ１３２によって当該第４回目のスタートパルスＤyをクロック信号Ｃlyの１周期分ずつ順次遅延させたものが、走査信号Ｇ１〜Ｇ１０８０となる。ここで、走査信号ＧｉがＨレベルとなったときのデータ信号ｄｊは、ｉ行ｊ列の画素に指定された階調レベルであって、サブフィールドｓｆ４に応じて液晶素子１２０にオンまたはオフ電圧を印加させる電圧である。
また、ｉ行目において、第１回目のスタートパルスＤbの転送によって消去走査信号ＢｉがＨレベルとなったときに液晶素子１２０に強制的に書き込まれたオフ電圧は、第４回目のスタートパルスＤyの転送による走査信号ＧｉがＨレベルとなったときに書き換えられるので、ブランクサブフィールドＢｓｆ１に相当する７２０Ｈの期間にわたって保持されたことになる。

ところで、第１回目のスタートパルスＤbの転送によって消去走査信号Ｂ１がＬ→Ｈレベルとなってから消去走査信号Ｂ１０８０がＨ→Ｌレベルとなるまでの期間、および、第４回目のスタートパルスＤyの転送によって走査信号Ｇ１がＬ→Ｈレベルとなってから走査信号Ｇ１０８０がＨ→Ｌレベルとなるまでの期間は、いずれも１０８０Ｈである。このため、第４回目のスタートパルスＤyの転送によって走査信号Ｇ１〜Ｇ３６０が順番にＨレベルとなるときは、図１９に示されるように、消去走査信号Ｂ７２１〜Ｂ１０８０も順番にＨレベルになる。詳細には、例えば走査信号Ｇ１がＨレベルとなるときに消去走査信号Ｂ７２１もＨレベルとなり、走査信号Ｇ２がＨレベルとなるときに消去走査信号Ｂ７２２もＨレベルとなる。
ここで、第２実施形態では、画素１１０が図１６に示されるように構成されているので、例えば走査信号Ｇ１がＨレベルになったときの、１行目に対するオンまたはオフ電圧の書き込みと、消去走査信号Ｂ７２１がＨレベルになったときの、７２１行目に対するオフ電圧の書き込みとは、同時に相互に影響を与えることなく実行される。

第４回目のスタートパルスＤyが出力されてからクロック信号Ｃlyの３６０周期が経過すると、第２回目のスタートパルスＤbがシフトレジスタ１３６に供給される。このため、シフトレジスタ１３６によって当該第２回目のスタートパルスＤbをクロック信号Ｃlyの１周期分ずつ順次遅延させたものが、消去走査信号Ｂ１〜Ｂ１０８０となる。
このとき、例えばｉ行目の消去走査信号ＢｉがＨレベルになると、ｉ行ｊ列の液晶素子１２０にはオフ電圧が強制的に印加されるので、第４回目のスタートパルスＤyの転送による走査信号ＧｉがＨレベルとなったときに液晶素子１２０に書き込まれた電圧は、結果的にサブフィールドｓｆ４に相当する３６０Ｈの期間にわたって保持されることになる。
なお、第２回目のスタートパルスＤbの転送によって消去走査信号Ｂ１〜Ｂ７２０が順番にＨレベルとなるときは、第４回目のスタートパルスＤyの転送によって走査信号Ｇ３６１〜Ｇ１０８０も順番にＨレベルになる。

そして、第２回目のスタートパルスＤyが出力されてからクロック信号Ｃlyの７２０周期が経過すると、次フィールドにおけるサブフィールドｓｆ１の走査のため、第１回目のスタートパルスＤyがシフトレジスタ１３２に供給され、これにより走査信号Ｇ１〜Ｇ１０８０が順番にＨレベルとなる。なお、次フィールドでは書込極性が反転するので、前フィールドが正極性であれば、負極性のオンまたはオフ電圧を液晶素子１２０に印加させるようにデータ信号の電圧極性が反転することになる。
なお、第１回目のスタートパルスＤyの転送によって走査信号Ｇ１〜Ｇ３６０が順番にＨレベルとなるときは、第２回目のスタートパルスＤbの転送によって消去走査信号Ｂ７２１〜Ｂ１０８０も順番にＨレベルになる。

また、ｉ行目において、第２回目のスタートパルスＤbの転送によって消去走査信号ＢｉがＨレベルとなったときに液晶素子１２０に書き込まれたオフ電圧は、次フィールドにおける第１回目のスタートパルスＤyの転送による走査信号ＧｉがＨレベルとなったときに書き換えられるので、ブランクサブフィールドＢｓｆ２に相当する７２０Ｈの期間にわたって保持されたことになる。

図２０は、１フィールドにおいて１行目から１０８０行目までの走査線および消去走査線の選択の進行を示す図である。この図において、走査線の選択を微小点で示しているが、走査線が時間経過とともに下方向に向かって選択されるので、当該微小点は右下斜め方向に連続する実線のように示されている。同様に、消去走査線１１３も時間経過とともに下方向に向かって選択されるので、右下斜め方向に連続するが、走査線１１２の選択と区別するために破線で示されている。
なお、図２０においてブランクサブフィールドＢｓｆ１、Ｂｓｆ２におけるオフ電圧の印加される領域にはハッチングが施されている。

スタートパルスＤyの転送によって走査信号Ｇ１がＬ→Ｈレベルとなってから走査信号Ｇ１０８０がＨ→Ｌレベルとなるまでに要する期間、または、スタートパルスＤbの転送によって消去走査信号Ｂ１がＬ→Ｈレベルとなってから消去走査信号Ｂ１０８０がＨ→Ｌレベルとなるまでに要する期間は、最も短いサブフィールドｓｆ４と、これに隣接するいずれかのブランクサブフィールドとの期間の和以下に設定する必要があるが、第２実施形態では、いずれの期間を１０８０Ｈとして両者を一致させた場合で説明している。

このように第２実施形態では、液晶素子にオンまたはオフ電圧を印加するための走査と、印加したオンまたはオフ電圧を強制的にオフ電圧とするための消去走査とを、互いに異なる走査線１１２と消去走査線１１３とで実行しているので、両走査を同一行で同時実行しない限り、独立して行うことが可能である。すなわち、第２実施形態によれば、図２０に示されるように、液晶素子にオンまたはオフ電圧を印加する画素の走査と、印加したオンまたはオフ電圧を強制的にオフ電圧とした画素の消去走査とを同時に実行することができる。
したがって、第２実施形態によれば、短いサブフィールドｓｆ４の期間を、１行目から１０８０行目まで順番に走査線１１２を選択するのに要する期間よりも短く設定できるので、階調特性の改善を容易に図ることが可能となるのである。

なお、上述した第１または第２実施形態では、書込極性を１フィールドの期間毎に正極性および負極性に交互に切り替えたが、交互に切り替える理由は、液晶に直流成分が印加されないようにするためであるので、例えば２フィールド以上としても良い。
また、いずれの実施形態では、液晶素子１２０について、ノーマリーブラックモードとして説明したが、電圧無印加状態で白色表示となるノーマリーホワイトモードとしても良い。
さらに、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３画素で１ドットを構成して、カラー表示を行うとしても良い。また、反射型に限られず、透過型や、両者の中間的な半透過半反射型であっても良い。
くわえて、表示素子としては、液晶素子に限られず、例えばＥＬ素子、電子放出素子、電気泳動素子、ディジタルミラー素子などを用いた装置や、プラズマディスプレイなどにも適用可能である。

＜電子機器＞
次に、上述した実施形態に係る電気光学装置を用いた電子機器の一例として、上述した電気光学装置１をライトバルブとして用いたプロジェクタについて説明する。図２１は、このプロジェクタの構成を示す平面図である。
この図に示されるように、プロジェクタ１１００は、実施形態に係る反射型の電気光学装置１を、Ｒ（赤）、Ｇ（緑）、Ｂ（青）に１つずつ用いた３板式である。プロジェクタ１１００内部には、偏光照明装置１１１０がシステム光軸ＰＬに沿って配置している。この偏光照明装置１１１０において、ランプ１１１２からの出射光は、リフレクタ１１１４による反射で略平行な光束となって、第１のインテグレータレンズ１１２０に入射する。この第１のインテグレータレンズ１１２０により、ランプ１１１２からの出射光は、複数の中間光束に分割される。この分割された中間光束は、第２のインテグレータレンズを光入射側に有する偏光変換素子１１３０によって、偏光方向がほぼ揃った一種類の偏光光束（ｓ偏光光束）に変換されて、偏光照明装置１１１０から出射されることとなる。

さて、偏光照明装置１１１０から出射されたｓ偏光光束は、偏光ビームスプリッタ１１４０のｓ偏光光束反射面１１４１によって反射される。この反射光束のうち、青色光（Ｂ）の光束がダイクロイックミラー１１５１の青色光反射層にて反射され、反射型のライトバルブ１００Ｂによって変調される。また、ダイクロイックミラー１１５１の青色光反射層を透過した光束のうち、赤色光（Ｒ）の光束は、ダイクロイックミラー１１５２の赤色光反射層にて反射され、反射型のライトバルブ１００Ｒによって変調される。一方、ダイクロイックミラー１１５１の青色光反射層を透過した光束のうち、緑色光（Ｇ）の光束は、ダイクロイックミラー１１５２の赤色光反射層を透過して、反射型のライトバルブ１００Ｇによって変調される。
ここで、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂは、上述した実施形態における表示回路１００と同様であり、供給されるＲ、Ｇ、Ｂの各色に対応するデータ信号でそれぞれ駆動されるものである。すなわち、このプロジェクタ１１００では、表示回路１００を含む電気光学装置１が、Ｒ、Ｇ、Ｂの各色に対応して３組設けられて、Ｒ、Ｇ、Ｂの各色に対応する表示データに応じてサブフィールド駆動される構成となっている。

ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された赤色、緑色、青色の光は、ダイクロイックミラー１１５２、１１５１、偏光ビームスプリッタ１１４０によって順次合成された後、投射光学系１１６０によって、スクリーン１１７０に投射されることとなる。なお、ライトバルブ１００Ｒ、１００Ｂおよび１００Ｇには、ダイクロイックミラー１１５１、１１５２によって、Ｒ、Ｇ、Ｂの各原色に対応する光束が入射するので、カラーフィルタは必要ない。

電子機器としては、図２１を参照して説明した他にも、テレビジョンや、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラ、携帯電話機、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して、本発明に係る電気光学装置が適用可能なのは言うまでもない。

本発明の第１実施形態に係る電気光学装置の全体構成を示す図である。 同電気光学装置における画素の構成を示す図である。 同電気光学装置におけるサブフィールドの構成を示す図である。 同電気光学装置による階調表示を示す図である。 同電気光学装置による階調特性を示す図である。 同電気光学装置における各サブフィールドのオンオフ変換を示す図である。 同電気光学装置における走査線駆動回路の構成を示す図である。 同走査線駆動回路の動作を示すタイミングチャートである。 同走査線駆動回路による走査信号を示す図である。 同電気光学装置の各サブフィールドでの書き込み例を示す図である。 同電気光学装置の各サブフィールドにおける書き込みの進行を示す図である。 第１実施形態に係る応用例（その１）の書き込みの進行を示す図である。 第１実施形態に係る応用例（その２）の書き込み例を示す図である。 同電気光学装置におけるサブフィールドの他の構成を示す図である。 第２実施形態に係る電気光学装置のサブフィールドの構成を示す図である。 同電気光学装置の画素の構成を示す図である。 同電気光学装置における走査線駆動回路の構成を示す図である。 同走査線駆動回路の動作を示すタイミングチャートである。 同走査線駆動回路の動作を示すタイミングチャートである。 同電気光学装置の各サブフィールドにおける書き込みの進行を示す図である。 実施形態に係る電気光学装置を用いたプロジェクタの構成を示す図である。 比較例に係る電気光学装置の階調表示を示す図である。 比較例に係る電気光学装置の階調特性を示す図である。 比較例に係る電気光学装置の書き込みの進行を示す図である。

符号の説明

１…電気光学装置、１０…制御回路、２０…メモリ、３０…変換テーブル、１００…表示パネル、１０５…液晶、１０８…対向電極、１１０…画素、１１２…走査線、１１４…データ線、１１６…トランジスタ、１１８…画素電極、１２０…液晶容量、１３０…走査線駆動回路、１４０…データ線駆動回路

Claims (11)

1. 複数の書込走査線と複数のデータ線との交差に対応した画素を複数有し、
   各画素は、前記書込走査線が選択されたときに、前記データ線に供給されたデータ信号に応じた状態になり、
   １フィールドを複数に分割したサブフィールド毎に、前記画素に少なくともオン電圧またはオフ電圧を印加することによって階調表示を行う電気光学装置において、
   １フィールドを構成するサブフィールドのうち、少なくとも２つを互いに異なる期間長に設定し、
   １フィールドの各サブフィールドにおいて前記画素にオンまたはオフ電圧を印加させるかについて、当該画素に指定される階調に応じて予め割り当て、
   前記複数の書込走査線を所定の順番で選択する走査線駆動回路と、
   一の書込走査線が選択されたときに、当該一の書込走査線と一のデータ線とに対応する画素の階調について、当該選択に対応するサブフィールドに割り当てられたオンまたはオフ電圧のデータ信号を、当該一のデータ線に供給するデータ線駆動回路と、
   を具備し、
   前記複数のサブフィールドのうち、最も短いサブフィールドの期間長を、前記走査線駆動回路によって前記複数の書込走査線の選択に要する期間長よりも短く設定した
   ことを特徴とする電気光学装置の駆動回路。
2. 前記書込走査線は行方向に、前記データ線は列方向に、それぞれ形成され、
   前記走査線駆動回路は、
   前記複数行の書込走査線に対応した段を有し、前記各サブフィールドに応じた間隔毎に供給されるパルスをクロック信号にしたがい、各段にわたって順次転送するシフトレジスタと、
   前記複数行の書込走査線の各々に設けられ、前記シフトレジスタの段から重複して出力されるパルスを、複数行において互いに重複しないように論理演算して、前記書込走査線に選択を示す走査信号として供給する論理回路と、
   を有することを特徴とする請求項１に記載の電気光学装置の駆動回路。
3. 前記シフトレジスタの段から重複されて出力されるパルスの個数は「２」であり、
   前記各行に設けられた論理回路は、イネーブル信号と前記シフトレジスタとの論理積信号を出力するものであって、奇数行と偶数行とで異なるイネーブル信号が供給される
   ことを特徴とする請求項２に記載の電気光学装置の駆動回路。
4. １フィールドをｐ（ｐは２以上の整数）個のグループに分割して、各グループを２個のサブフィールドに分割し、
   前記ｐ個のグループを互いに等しい期間長に設定し、
   各グループを構成する２個のサブフィールドの期間を、それぞれ相対的に短および長に設定した
   ことを特徴とする請求項２に記載の電気光学装置の駆動回路。
5. 前記複数の書込走査線の各々と対をなすように消去走査線を有し、
   前記画素には、前記消去走査線が選択されたとき、前記データ信号にかかわらず、オフ電圧が印加され、
   前記走査線駆動回路は、
   各画素に前記最も短い期間のサブフィールドに応じてオンまたはオフ電圧を書き込むために一の書込走査線を選択し、この選択から当該サブフィールドの期間が経過したとき、当該一の書込走査線と対をなす消去走査線を選択する
   ことを特徴とする請求項１に記載の電気光学装置の駆動回路。
6. 前記画素は、液晶素子を含み、
   前記サブフィールドのうち、最も短いサブフィールドの期間長を、前記オン電圧を前記液晶素子に印加した場合に当該液晶素子の反射率または透過率が飽和するまでの飽和応答時間よりも短く設定した
   ことを特徴とする請求項１に記載の電気光学装置の駆動回路。
7. 表現可能な階調のうち、最も明るい階調よりも１レベル暗い階調について、
   最も短い期間長に設定されたサブフィールドで前記画素にオンまたはオフ電圧のいずれか一方を印加し、他のサブフィールドでオンまたはオフ電圧のいずれか他方を印加し、
   表現可能な階調のうち、最も暗い階調よりも１レベル明るい階調について、
   最も短い期間長に設定されたサブフィールドで前記画素にオンまたはオフ電圧のいずれか他方を印加し、他のサブフィールドでオンまたはオフ電圧のいずれか一方を印加する
   ことを特徴とする請求項１に記載の電気光学装置の駆動回路。
8. 前記サブフィールドにおいて、前記画素に、前記オン電圧と前記オフ電圧と、さらに前記オン電圧およびオフ電圧のあいだの中間電圧とのいずれかを印加する
   ことを特徴とする請求項１に記載の電気光学装置の駆動回路。
9. 複数の書込走査線と複数のデータ線との交差に対応した画素を複数有し、
   各画素は、前記書込走査線が選択されたときに、前記データ線に供給されたデータ信号に応じた状態になり、
   １フィールドを複数に分割したサブフィールド毎に、前記画素に少なくともオン電圧またはオフ電圧を印加することによって階調表示を行う電気光学装置において、
   前記複数の走査線と前記複数のデータ線とを駆動する駆動方法であって、
   １フィールドを構成するサブフィールドのうち、少なくとも２つを互いに異なる期間長に設定し、
   １フィールドの各サブフィールドにおいて前記画素にオンまたはオフ電圧を印加させるかについて、当該画素に指定される階調に応じて予め割り当て、
   前記複数の書込走査線を所定の順番で選択し、
   一の書込走査線を選択するときに、当該一の書込走査線と一のデータ線とに対応する画素に階調について、当該選択に対応するサブフィールドに割り当てたオンまたはオフ電圧のデータ信号を、当該一のデータ線に供給し、
   前記複数のサブフィールドのうち、最も短いサブフィールドの期間長を、前記複数の書込走査線の選択に要する期間長よりも短く設定した
   ことを特徴とする電気光学装置の駆動方法。
10. 複数の書込走査線と複数のデータ線との交差に対応した画素を複数有し、
    各画素は、前記書込走査線が選択されたときに、前記データ線に供給されたデータ信号に応じた状態になり、
    １フィールドを複数に分割したサブフィールド毎に、前記画素に少なくともオン電圧またはオフ電圧を印加することによって階調表示を行う電気光学装置であって、
    １フィールドを構成するサブフィールドのうち、少なくとも２つを互いに異なる期間長に設定し、
    １フィールドの各サブフィールドにおいて前記画素にオンまたはオフ電圧を印加させるかについて、当該画素に指定される階調に応じて予め割り当て、
    前記複数の書込走査線を所定の順番で選択する走査線駆動回路と、
    一の書込走査線が選択されたときに、当該一の書込走査線と一のデータ線とに対応する画素に指定される階調について、当該選択に対応するサブフィールドに割り当てられたオンまたはオフ電圧のデータ信号を、当該一のデータ線に供給するデータ線駆動回路と、
    を具備し、
    前記複数のサブフィールドのうち、最も短いサブフィールドの期間長を、前記走査線駆動回路によって前記複数の書込走査線の選択に要する期間長よりも短く設定した
    ことを特徴とする電気光学装置。
11. 請求項１０に記載の電気光学装置を有することを特徴とする電子機器。

Images