DE2047944C3

DE2047944C3 - Device for synchronizing a freely oscillating oscillator with a phase-locked loop

Info

Publication number: DE2047944C3
Application number: DE19702047944
Authority: DE
Inventors: Josef Dipl.-Ing.; Kammermayr Kurt Dipl.-Ing.; 8000 München Gammel
Original assignee: Siemens AG
Current assignee: Siemens AG
Filing date: 1970-09-29
Publication date: 1976-06-10

Description

Die Erfindung bezieht sich auf eine Einrichtung zur Synchronisation eines frei schwingenden Oszillators mit einem Frequenzeinstellglied und einer einen Pha-The invention relates to a device for synchronizing a freely oscillating oscillator with a frequency setting element and a phase

senvergleicher enthaltenden Regelschleife, bei der an den Phasenvergleicher einerseits das Synchronisiersignal und andererseits das durch Umformung pulsförmige Oszillatorsignal angelegt ist und das Ausgangssignal des als Schalter ausgebildeten Phasenvergleicherssenvergleicher containing control loop, in which the phase comparator on the one hand the synchronization signal and on the other hand, the oscillator signal, which is pulse-shaped by conversion, is applied and the output signal the phase comparator designed as a switch

unter Zwischenschaltung eines Integriergliedes dem Stellglied des Oszillators zugeführt ist.is fed to the actuator of the oscillator with the interposition of an integrator.

Bei einem Funksystem mit digitaler Nachrichtenübertragung tritt bei der exakten Regeneration der Pulse das Problem auf, einen Oszillator (Schwungrad) auf die mittlere ankommende Pulsfolgefrequenz zu synchronisieren. Die Synchronisation erfolgt in der Regel mit Hilfe einer Phasenregeleinrichtung. Phasenregeleinrichtungen zum Vergleichen zweier pulsförmiger Spannungen sind an sich bekannt, beispiels-In a radio system with digital message transmission, the exact regeneration of the Pulse the problem, an oscillator (flywheel) to the mean incoming pulse repetition rate synchronize. The synchronization is usually carried out with the aid of a phase control device. Phase control devices for comparing two pulse-shaped voltages are known per se, for example

weise durch »Philips' Technische Rundschau«, April 1952, Seite 315,die USA.-Patentschrift 3 478 276 und die britische Patentschrift 714442.wise by "Philips' Technische Rundschau", April 1952, page 315, the USA.-Patent 3 478 276 and British patent 714442.

Insbesondere durch die ersterwähnte Literaturstelle ist ein Verfahren bekannt, bei dem ein frei schwingender Oszillator, der als Sperrschwinger ausgebildet ist, eine sägezahnförmige Spannung abgibt Durch eine Differenzierstufe wird aus jedem einzelnen Sägezahn ein gleichpoliger kurzer flankensteilei Impuls gewonnen. Dieser Impuls wird in einer al:In particular through the first-mentioned reference, a method is known in which a free oscillating oscillator, which is designed as a blocking oscillator, emits a sawtooth-shaped voltage A differentiating stage turns every single sawtooth into a short, homopolar flank slope Impulse gained. This impulse is given in an al:

Schalter und Phasendetektor wirksamen spezieilet Röhre mit den ebenfalls gleichgerichteten Pulsen ei ner Synchronisierspannungsquelle verglichen. Di< dem Phasendetektor entnehmbare Regelspannun] wird dann nach Glättung zur Nachregelung der Fre quenz des frei schwingenden Oszillators verwendel Normalerweise sind durch die Einflüsse des FunkSwitches and phase detectors are active in a special tube with the pulses that are also rectified ner synchronizing voltage source compared. The control voltage that can be taken from the phase detector is then used after smoothing to readjust the frequency of the freely oscillating oscillator Usually due to the influences of funk

systems, z. B. durch Frequenzbandbeschneidung ode Streckengeräusche, die ankommenden Pulse sowor in ihrer Amplitude wie in ihrer Phasenlage für ein saubere Weiterverarbeitung der Nachricht, insbesor dere zur Weitergabe an weitere Funksysteme, wege der Impulsverzerrungen nicht mehr geeignet. Fig. zeigt ein Beispiel für eine derartige verschliffen arsystems, e.g. B. by frequency band cutting ode track noises, the incoming pulses as well in their amplitude as in their phase position for a clean further processing of the message, especially which are no longer suitable for passing on to other radio systems because of the impulse distortion. Fig. shows an example of such a polished ar

kommende Impulsfolge. Wie in der Fig. I angedeutet, sind die Nulldurchgänge unterschiedlich und erfolgen nicht mehr zum Sollzeitpunkt. Die Zeitachse dieser Darstellung ist in Bit eingeteilt, und die Ordinate gibt die Pulsamplitude an.coming pulse train. As indicated in FIG. I, the zero crossings are different and take place no longer at the target time. The time axis of this representation is divided into bits, and the ordinate gives the pulse amplitude.

Der Erfindung liegt die Aufgabe zugrunde, unter Verwendungeines eingangs geschilderten Systems einen Oszillatoi so zu synchronisieren, daß einerseits möglichst zeitrichtig die ursprüngliche Pulsfolgefrequenz wieder hergestellt wird, und zwar soll sich die Phasenlage der Oszillatorschwingung, in bezug auf die ideale Lage der Nulldurchgänge des Nachrichtensignals, auch bei Temperaturschwankungeii oder Frequenzänderungen dieses ankommenden Digitalsignals, möglichst wenig ändern.The invention is based on the object of using a system as described in the opening paragraph To synchronize oscillators so that on the one hand the original pulse repetition frequency is as timely as possible is restored, namely the phase position of the oscillator vibration, with respect to the ideal position of the zero crossings of the message signal, even with temperature fluctuations or frequency changes change this incoming digital signal as little as possible.

Diese Aufgabe wird bei einer Einrichtung zur Synchronisation eines frei schwingenden Oszillators mit einem Frequenzeinstellglied und einer einen Phasenvergleicher enthaltenden Regelschleife, bei der an den Phasenvergleich^ einerseits das Synchronisiersignal und andererseits das durch Umformung pulsförmige Oszillatorsignal angelegt ist und das Ausgangssigna! des als Schalter ausgebildeten Phasenvergleichers unter Zwischenschaltung eines Integriergliedes dem Stellglied des Oszillators zugeführt ist, gemäß der vorliegenden Erfindung dadurch gelöst, daß als Synchronisiersignal ein Funkempfangssignal vorliegt, dessen Modulationsinhalt in Form von Paketen aus bipolaren Einzelpulsen (Bits) unterschiedlicher Zahl übermittelt wird, und daß dieses Signal zunächst einer Regenerierung unterworfen und anschließend differenziert wird, derart, daß bei jedem Nulldurchgang des Nachrichtensignals ein kurzer, flankensteiler, jeweils gleich gerichteter Puls (Sample) auftritt, der anschließend durch Begrenzung zu einem schmalen Rechteckpuls umgeformt wird, der einem den Phasenvergleicher bildenden elektronischen Schalter zu dessen Betätigung zugeführt ist, an dessen Schaltstrecke das durch Umformung pulsförmige Oszillatorsignal, dessen Frequenz im Synchronzustand gleich der Bitfolgefrequenz ist, derart angelegt ist, daß der Oszillator der mittleren Bitfrequenz des Nachrichtensignals folgt.This task is also carried out in a device for synchronizing a freely oscillating oscillator a frequency setting element and a control loop containing a phase comparator, in which the Phase comparison ^ on the one hand, the synchronization signal and, on the other hand, the pulse-shaped signal generated by reshaping Oscillator signal is applied and the output signal! of the phase comparator designed as a switch Interposition of an integrating element is supplied to the actuator of the oscillator, according to the present invention Invention achieved in that a radio reception signal is present as the synchronization signal, its modulation content in the form of packets of bipolar single pulses (bits) of different numbers is transmitted, and that this signal is first subjected to a regeneration and then differentiated is, in such a way that at each zero crossing of the message signal a short, edge divider, respectively pulse (sample) in the same direction occurs, which is then limited to a narrow one Rectangular pulse is converted to an electronic switch forming the phase comparator whose actuation is supplied, at whose switching path the oscillator signal, which is pulse-shaped by conversion, whose frequency in the synchronous state is equal to the bit rate is applied in such a way that the Oscillator of the mean bit frequency of the message signal follows.

Ein derart auigebauter Phasenvergleic'.ier hat den Vorteil einer sehr großen Regelsteilhcit. In einer vorteilhaften Ausbildung wird er aus zwei parallelgeschalteten, je zwei gleichpolig in Serie liegende Dioden enthaltenden Diodenpaaren aufgebaut, an die das Schaltsignal in Form der kurzen Pulse in Durchgangsrichtung angelegt ist; in der Diagonale der beiden Diodenpaare liegt ein Widerstand, und ferner bilden diese Diagonalpunkte die Schaltstrecke, an die einerseits das Oszillatorsignal angelegt ist und von der andererseits die Regelspannung entnommen ist.Such a well-developed phase comparison here has the Advantage of a very large number of controls. In an advantageous embodiment, it is made up of two parallel-connected, built up two pairs of diodes containing the same polarity in series, to which the switching signal is applied in the form of short pulses in the direction of passage; on the diagonal of the two Diode pairs is a resistor, and these diagonal points also form the switching path to which on the one hand the oscillator signal is applied and on the other hand the control voltage is taken from it.

Das Synchronisiersignal wird in Weiterbildung der Erfindung zunächst einer Pulsformerstufe zugeführt, bestehend aus zwei gleich ausgebildeten Transistorverstärkerstufen, deren Emitter miteinander verbunden und aus einer Stromquelle mit eingeprägtem Strom gespeist sind, deren Kollektoren die gleichen Außenwiderstände aufweisen und deren Basen auf gleiche Vorspannung gebracht sind, bei der ferner das Synchronisiersignal der Basis nur der einen Transistorstufe zugeführt ist.In a further development of the invention, the synchronization signal is first fed to a pulse shaper stage, consisting of two identically designed transistor amplifier stages, the emitters of which are connected to one another and are fed from a current source with impressed current, the collectors of which are the same Have external resistances and their bases are brought to the same bias, in which further the Synchronization signal of the base is fed to only one transistor stage.

Eine weitere vorteilhafte Ausgestaltung der Schaltung besteht darin, daß die Stromquelle mit eingeprägtem Strom aus einer Transistorstufe besteht, deren Rasis über einen Festspannungsteiler an der Versorgungsspannung liegt und dessen Emitter-Kollektorstrecke unter Zwischenschaltung eines Emitterwiderstandes einerseits an der Versorgungsspannung, andererseits an den Errjittern der beiden gleichartig ausgebildeten Transistoren zur Pulsformung liegt.Another advantageous embodiment of the circuit is that the current source is impressed with Current consists of a transistor stage, the base of which is connected to a fixed voltage divider Supply voltage is and its emitter-collector path with the interposition of an emitter resistor on the one hand at the supply voltage, on the other hand at the jitters of the two similar formed transistors for pulse shaping lies.

Eine weitere vorteilhafte Ausgestaltung ist es ferner, wenn die Kollektoren der beiden zur Impulsformung vorgesehenen Transistoren an die Basen zweier nachgeschalteter Transistorstufen angelegt sind, de-Another advantageous embodiment is when the collectors of the two are used for pulse shaping provided transistors are applied to the bases of two downstream transistor stages, from which

ren Kollektoren parallel geschaltet das Ausgangssignal abgeben, deren Emitter zur Erzielung des Differenziereffektes über kleine Kapazitäten an den Spannungsnullpunkt gelegt sind, und wenn ferner Dioden vorgesehen sind, über die sich diese Kapazitäten au-Ren collectors connected in parallel emit the output signal, their emitters to achieve the differentiating effect are connected to the voltage zero point via small capacitances, and if further diodes are provided through which these capacities are

»5 ßerhalb der Schaltzeit der beiden Differenzierstufen entladen.»5 outside the switching time of the two differentiation stages unload.

Eine weitere vorteilhafte Ausgestaltung ist es ferner, wenn den Differenzierstufen eine vorzugsweise aus zwei in Serie geschalteten Transistoren beste-It is also a further advantageous embodiment if the differentiating stages are preferably one consisting of two transistors connected in series

ao hende Begrenzerstufe nachgeschaltet ist, die gleichzeitig als Phasenumkehrstufe wirkt und deren gegenphasige pulsförmige Ausgangsspannungen an die parallelgeschalteten Diodenpaare angelegt sind.
Nachstehend wird die Erfindung an Hand derao upcoming limiter stage is connected, which acts at the same time as a phase reversal stage and whose anti-phase pulse-shaped output voltages are applied to the parallel-connected diode pairs.
The invention is based on the

»5 Fig. 1 bis 5 näher erläutert.»5 Fig. 1 to 5 explained in more detail.

Fig. 2 zeigt ein Blockschaltbild der Synchronisationseinrichtung. Diese besteht zunächst aus einem Pulsformer PFl, dem die ankommenden Signale, von denen ein beispielsweiser Verlauf in Fig. 1 dargestellt ist, bei A zugeführt werden. Der Pulsformer wandelt das verschliffene Eingangssignal in ein entsprechendes Rechtecksignal um (Fig. 4, Zeile α, nachfolgend kurz 4a, b... genannt). Dieses Rechtecksignal wird einer Differenzierstufe DG zugeführt, an deren Ausgang als Folge der Differenzierung spitze Nadelimpulse zum Zeitpunkt des Nulldurchganges beim Originalsignal erscheinen. Diese Nadelimpulse müssen, wenn jeder mögliche »Nulldurchgang« Synchronisationsinformation liefern soll, entweder mittels eines Gleichrichters oder mittels einer entsprechenden Addierstufe zu einseitig gerichteten Impulsen zusammengefaßt werden (Fig. 4b). Ein nachfolgender Begrenzer und Pulsformer PB formt aus diesen zunächst schmale Rechteckimpulse, die letztlich dem als Phasendiskriminator fungierenden elektronischen Schalter ES zugeführt werden (Fig. 4c). Dem Phasendiskriminator werden gleichzeitig die Signale des zu synchronisierenden Oszillators O, die durch Begrenzung in der Formerstufe PF2 rechteckförmiger Spannungsverlauf haben, zugeführt (Fig. 4e). Das Ausgangssignal des Phasendiskriminators, das die der Phasenablage proportionale Nachsteuerspannung U_R enthält, wird dann wiederum der Frequenzeinstelleinrichtung des Oszillators O zugeführt. Letztere kann eine Kapazitätsdiode sein, wie im Schaltbild angedeutet.Fig. 2 shows a block diagram of the synchronization device. This initially consists of a pulse shaper PF1, to which the incoming signals, of which an example curve is shown in FIG. 1, are fed at A. The pulse shaper converts the smoothed input signal into a corresponding square-wave signal (Fig. 4, line α, hereinafter referred to as 4a, b ... for short). This square-wave signal is fed to a differentiating stage DG , at the output of which, as a result of the differentiation, sharp needle pulses appear at the time of the zero crossing in the original signal. If every possible "zero crossing" is to supply synchronization information, these needle pulses must be combined into unidirectional pulses either by means of a rectifier or by means of a corresponding adding stage (FIG. 4b). A subsequent limiter and pulse shaper PB initially forms narrow rectangular pulses from these, which are ultimately fed to the electronic switch ES functioning as a phase discriminator (FIG. 4c). At the same time, the signals from the oscillator O to be synchronized, which have a rectangular voltage profile due to the limitation in the former stage PF2, are fed to the phase discriminator (FIG. 4e). The output signal of the phase discriminator, which contains the readjustment voltage U _R proportional to the phase offset, is then in turn fed to the frequency setting device of the oscillator O. The latter can be a capacitance diode, as indicated in the circuit diagram.

Die in Fig. 2 dargestellte Einrichtung hat nun die an Hand der Fig. 3 erklärbare Funktion. Darin ist O der zu regelnde Oszillator, ES ist der elektronische Schalter, der in Abhängigkeit von den Impulsen IF geschlossen wird. Nur während der Zeitdauer, während der der Impuls IF wirksam ist (Fig. 4c), ist der Schalter geschlossen, und damit werden zeitweise die rechteckförmigen Ausgangsimpulse des Oszillators O über den Schalter ES auf eine Ladekapazität CL, die am Eingang des Oszillators zur Siebung und Integration der Nachregelspannung vorgesehen ist, geschaltet. Zunächst muß verhindert werden, daß durch die Schaltimpulse /F, wenn die Phasenlage des ankom-The device shown in FIG. 2 now has the function that can be explained with reference to FIG. 3. In it, O is the oscillator to be controlled, ES is the electronic switch, which is closed as a function of the pulses IF . Only during the period during which the pulse IF is effective (Fig. 4c), the switch is closed, and thus the square-wave output pulses of the oscillator O are temporarily via the switch ES to a load capacity CL, which is at the input of the oscillator for sieving and Integration of the readjustment voltage is provided, switched. First of all, it must be prevented that the switching pulses / F when the phase position of the arriving

mention Signals mit der des synchronisierten Oszillators nicht übereinstimmt, abwechselnd positive und negative Spannungswerte des Oszillatorsignals vom Schalter ES (Fig. 3) durchgeschaltet werden, da in diesem Falle kein Regelkriterium entstehen würde. Dies wäre der Fall, wenn, wie Fig. 4d zeigt, einer Schwingung des Oszillators zwei Nachrichtenbits entsprächen. Dies kann dadurch verhindert werden, daß die Oszillatorfrequenz der Nachrichtenbitrate entspricht (Fig. 4e). Je nachdem, zu welchem Zeitpunkt die Pulse IF das Oszillatorsigiial (Ae) durchschalten, ergeben sich die Ladeströme an der Kapazität CjL nach den Fig. 4f bish. Bei exakter Übereinstimmung der Oszillatorfrequenz mit der Pulsfrequenz des ankommenden Signals und korrekter Phasenlage entsteht der Fall 4f, d. h. die entstehende Regelspannung wäre in diesem Fall Null, da auch die mittleren Ablagen der »Nulldurchgänge« am Nachrichtensignal, seien sie durch Bandbegrenzungsvorgänge oder Streckengeräusche bedingt, sich statistisch mitteln (Fig. 4f, Zeitraum A). Verschiebt sich aus irgendeinem Grund die mittlere Frequenz oder Phase der ankommenden Pulsfolge im Vergleich zum Oszillatorsignal, so entsteht eine einseitig gerichtete Spannung, wie aus den Fällen nach den F i g. 4 g und 4 h, bei denen das Signal 4c einmal gegenüber dem Oszillatorsignal Ae grundsätzlich um einige Grad vor- oder nacheilt, hervorgeht. Diese Stromfunktion dient zur Erzeugung der Regelspannun^ UR (in Fig. 3), die bei geeigneter Polung bestrebt ist, den Oszillator O auf die Folgefrequenz und mittlere Phasenlage der ankommenden Pulse zu stabilisieren. Stromanteile, die denjenigen Stromanteilen, die die Phasenablage des Oszillatorsignals korrigieren, entgegengerichtet sind (in Fig. 4g und 4h mit B gekennzeichnet), reduzieren den die Phasenablage kennzeichnenden an CL entstehenden Spannungsendwert nicht grundsätzlich, verlängern aber die Zeit, bis er erreicht wird.mention signal does not match that of the synchronized oscillator, alternating positive and negative voltage values of the oscillator signal are switched through by the switch ES (Fig. 3), since in this case no control criterion would arise. This would be the case if, as FIG. 4d shows, two message bits correspond to one oscillation of the oscillator. This can be prevented by the oscillator frequency corresponding to the message bit rate (FIG. 4e). Depending on the point in time at which the pulses IF switch through the oscillator signal (Ae) , the charging currents result at the capacitance CjL according to FIGS. 4f to 4b. If the oscillator frequency corresponds exactly to the pulse frequency of the incoming signal and the phase position is correct, case 4f arises, i.e. the resulting control voltage would be zero in this case, since the mean shifts of the "zero crossings" on the message signal, be they due to band limitation processes or line noise, are also different averaging statistically (Fig. 4f, period A). If, for whatever reason, the mean frequency or phase of the incoming pulse train is shifted compared to the oscillator signal, a unidirectional voltage arises, as in the cases according to FIGS. 4 g and 4 h, in which the signal 4c basically leads or lags the oscillator signal Ae by a few degrees. This current function is used to generate the control voltage UR (in Fig. 3) which, with suitable polarity, strives to stabilize the oscillator O to the repetition frequency and mean phase position of the incoming pulses. Current components that are directed in the opposite direction to those current components that correct the phase deviation of the oscillator signal ( marked with B in FIGS. 4g and 4h) do not fundamentally reduce the final voltage value that is characteristic of the phase deviation at CL , but lengthen the time until it is reached.

Durch die Breite der Impulse IF im Vergleich zur Breite der Oszillatorsignalpulse wird die Steilheit der Regelung bestimmt, und da die Pulse IF sehr schmal im Verhältnis zum Oszillatorsignal sind, wird auf einfache Weise eine äußerst steile Regelkennlinie erzielt. Das heißt mit anderen Worten, die Regelkennlinie ist innerhalb von einigen Prozent des Nachrichtenbits bereits voll durchlaufen, und damit folgt der Oszillator bis au ι einige Grade genau der mittleren Nullpunktfoke des ankommenden Signals, ohne daß hochtemperaturstabile Gleichspannungsverstärker verwendet werden müssen.The steepness of the control is determined by the width of the pulses IF compared to the width of the oscillator signal pulses, and since the pulses IF are very narrow in relation to the oscillator signal, an extremely steep control characteristic is achieved in a simple manner. In other words, the control characteristic has already been fully passed within a few percent of the message bit, and thus the oscillator follows the mean zero point foke of the incoming signal exactly up to a few degrees without the need for high-temperature stable DC voltage amplifiers.

Nachfolgend wird ein detailliertes Schaltbeispiel, dargestellt in Fig. 5, näher beschrieben. Die empfangenen Impulse gemäß Fig. 1 gelangen an den Eingang A der Einrichtung. Zur gleichstrommäßigen Abblockung gegen die nachfolgenden Transistorstufen ist die Kapazität Cl vorgesehen. Danach gelangen die Signale (Fig. 1) zunächst auf die Basis des Transistors TrI. Diese Stufe ist zusammen mit der Transistorstufe 7V3 dazu vorgesehen, die Impulse so zu formen, daß die Signale der F i g. 4 a entstehen. Dazu sind beide Transistoren emitterseitig über je eine Schutzdiode an den Kollektor eines Transistors TrI gelegt. Dieser Transistor 7>2 hat die Aufgabe, für die Emitter der Transistoren TrX und 7>3 eine Stromquelle mit hochohmigem Innenwiderstand zu schaffen.A detailed circuit example, shown in FIG. 5, is described in more detail below. The received pulses according to FIG. 1 arrive at input A of the device. The capacitance C1 is provided for direct current blocking against the subsequent transistor stages. The signals (FIG. 1) then first reach the base of the transistor TrI. This stage is provided together with the transistor stage 7V3 to shape the pulses so that the signals of the F i g. 4 a arise. For this purpose, both transistors on the emitter side are connected to the collector of a transistor TrI via a protective diode each. This transistor 7> 2 has the task of creating a current source with a high internal resistance for the emitters of the transistors TrX and 7> 3.

Die Basisvorspannung für den Transistor TrI ist durch die Widerstände Al und Rl fest eingestellt. r»ic ίJdsibvuispannung des Transistors 7>3 wird durch die Widerstände /?3. R4 und R5 bestimmt und läßt sich mittels /?4 so einstellen, daß der mittlere Stromfluß durch beide Transistoren gleich ist. Die Schutzdioden Dl, Dl dienen lediglich dem Zweck, einen Emitterbasisdurchhruch bei einem der nachfolgend beschriebenen Schaltvorgänge zu vermeiden. Die kollektorseitigen Arbeitswiderstände R6, Rl der Transistoren 7>1 und 7>3 sind gleich groß. Durch die Steuerspannung am Punkt A werden die Transistoren 7>1 The base bias for the transistor TrI is fixed by the resistors Al and Rl. r »ic ίJdsibvuivoltage of the transistor 7> 3 is determined by the resistors /? 3. R4 and R5 are determined and can be set using /? 4 so that the average current flow through both transistors is the same. The protective diodes Dl, Dl only serve the purpose of avoiding an emitter base penetration during one of the switching operations described below. The collector- side load resistances R6, Rl of the transistors 7> 1 and 7> 3 are the same size. The control voltage at point A makes transistors 7> 1

ίο und 7>3 nach einer Art Stromübernahmeverfahren gesteuert. Bei positiven Signalspannungen übernimmt nämlich der Transistor TrI den gesamten Strom, da dann der Emitter des Transistors TrI und somit auch der Verbindungspunkt der beiden Emitter zu größeren positiven Potentialen wandert. Da die Basisspannung des Transistors 7>3 gleich bleibt, wird die Emitter-Basisstrecke dieses Transistors stromlos und in gleicher Weise auch die Emitter-Kollektorstrecke gesperrt. Durch negative Impulse an der Basis von 7>1 erfolgt eine Stromabnahme durch diesen Transistor, weshalb das gemeinsame Emitterpotential der Transistoren TrI und 7>3 in Richtung negativer Werte wandert. Infolgedessen übernimmt nach dem Nulldurchgang der Steuerspannung am Punkt A der Transistor 7>3 den gesamten Strom. Da der Gesamtstrom begrenzt ist und jeweils einer der Transistoren TrI oder 7>3 diesen Gesamtstrom übernimmt, entstehen aus einer auch stark verschliffenen Steuerspannung an den Kollektoren der beiden Transistoren Rechteckimpulse, die zwar gleich gerichtet sind, jedoch entsprechend der Polarität der Steuerspannung A zeitlieh verschoben. Diese Rechteckimpulse steuern schließlich die Transistoren 7>4 und 7>5 über deren Basis an. Der Emitter beider Transistoren liegt über die gleich großen, absolut jedoch relativ kleinen (100 pF) Kapazitäten Cl und C3 am Schaltungsnullpunkt Im Moment der Stromübernahme, z. B. des Transistor*- TrI, wandert das Potential an Rb zu negativen Werten, und damit wird der Transistor 7>4 stromführend.ίο and 7> 3 controlled according to a kind of power transfer process. In the case of positive signal voltages, the transistor TrI takes over the entire current, since the emitter of the transistor TrI and thus also the connection point of the two emitters then migrate to greater positive potentials. Since the base voltage of transistor 7> 3 remains the same, the emitter-base path of this transistor is de-energized and, in the same way, the emitter-collector path is also blocked. Negative pulses at the base of 7> 1 result in a decrease in current through this transistor, which is why the common emitter potential of transistors TrI and 7> 3 migrates in the direction of negative values. As a result, after the control voltage has passed zero at point A, transistor 7> 3 takes over the entire current. Since the total current is limited and one of the transistors TrI or 7> 3 takes over this total current, square-wave pulses arise from a heavily flattened control voltage at the collectors of the two transistors, which are directed in the same way, but shifted over time according to the polarity of the control voltage A. These square-wave pulses finally control the transistors 7> 4 and 7> 5 via their base. The emitter of both transistors is connected to the circuit zero point via the equally large, but absolutely relatively small (100 pF) capacitances C1 and C3. B. the transistor * - TrI, the potential at Rb migrates to negative values, and thus the transistor 7> 4 is live.

Dieser Stromfiuß kann jedoch nur kurzzeitig erfolgen, da sich die Kapazität CI sehr schnell auf den Wert der Basisspannung von TrA auflädt, wodurch der Stromfluß durch 7V4 aufhört. Es entsteht also praktisch beim Nulldurchgang der Steuerspannung A inThis current flow can only take place for a short time, however, since the capacitance CI is charged very quickly to the value of the base voltage of TrA , whereby the current flow through 7V4 stops. It thus arises practically at the zero crossing of the control voltage A in

Richung positiver Werte ein kurzer Impuls am Kollektor des Transistors TrA, während beim Nulldurchgang der Steuerspannung A in Richtung negativer Werte kurzzeitig der Transistor 7>5, in der gleichen Art, wie bei TrA eirläutert, stromführend wird. Während der Zeiten, bei denen jeweils einer der Transistoren TrI oder 7>3 stromlos ist, entlädt sich die Kapazität Cl über die Diode Z>3 bzw. die Kapazität C3 übei die Diode DA. Da die Kollektoren der beiden Transistoren TrA und TrS zusammengeschaltet sind, ent-In the direction of positive values, a short pulse at the collector of the transistor TrA, while at the zero crossing of the control voltage A in the direction of negative values, the transistor 7> 5 briefly becomes live in the same way as with TrA. During the times when one of the transistors TrI or 7> 3 is de-energized, the capacitance Cl discharges via the diode Z> 3 or the capacitance C3 via the diode DA. Since the collectors of the two transistors TrA and TrS are connected together,

steht aus der Steuerspannung A am Zusammenschaltpunkt der beiden Kollektoren die Impulsfolge gemäß Fig. 4b. In den beiden Transistoren 7>6 unc TrI entsteht aus diesen kurzen dreiecksförmigen Impulsen eine Folge von schmalen Rechteckimpulsen da diese beiden Transistoren eine Begrenzerfunktior haben. Gleichzeitig wirken diese beiden Transistorer als Phasenumkehrstufe, und zwar zwischen den Schal tungspunkten B und C. Da die Außenwiderstände Ri und R9 der beiden Transistoren gleich sind, sind di<stands from the control voltage A at the interconnection point of the two collectors, the pulse sequence according to FIG. 4b. In the two transistors 7> 6 and TrI , these short triangular pulses produce a series of narrow rectangular pulses, since these two transistors have a limiter function. At the same time, these two transistors act as a phase inversion stage, between the circuit points B and C. Since the external resistances Ri and R9 of the two transistors are the same, di <

Pulse an den Punkten B und C gleich groß, aber ent gegengesetzt gerichtet. Über die Koppelkondensato ren CS und C6 gelangen diese Impulse schließlich au die eigentliche PhascirSTücke, beuchend au» 'ά.π D'Pulses at points B and C are the same size, but directed in opposite directions. These impulses finally reach the actual phase pieces via the coupling capacitors CS and C6, paying attention to »'ά.π D'

odenpaaren Dl, D9 und DS, DlO.odenpaaren Dl, D9 and DS, DlO.

Die Impulse haben dann die Form gemäß Fig. 4c. Da sie von Punkt B nach Punkt C gesehen positiv sind, werden die Diodenpaare Dl, D9 und DS, DlO durchgeschaltet. Im Zeitraum des Durchschaltens ist also zwischen den Brückenpunkteh D, F das gleiche Potential vorhanden, d. h. D und F erscheinen miteinander verbunden. Das gleiche gilt auch für ein anderes Potential, das zum gleichen Zeitpunkt zwischen den Punkten D und z. B. Masse anliegt, und in den nachgeschalteten Siebkondensator CS fließt entsprechend dem Innenwiderstand ein Ladestrom. Um die an Hand der Fig. 3 erläuterte Schaltfunktion zu erfüllen, ist daher am Punkt D über die große Kapazität Cl, die zu einer Reehteckpulsform umgeformte Oszillatorschwingung Os angelegt. Diese Pulsform ist in Fig. 4e dargestellt. Nur in der Zeit, in der die Impulse gemäß Fig. 4c vorhanden sind, schaltet also die Brücke der Dioden Dl bis DlO zwischen D und F durch und überträgt das an D herrschende Potential nach F.The pulses then have the shape shown in FIG. 4c. Since they are positive from point B to point C, the diode pairs Dl, D9 and DS, DlO are switched through. During the period of switching through, the same potential is present between the bridge points D, F, ie D and F appear to be connected to one another. The same also applies to another potential, which at the same time between points D and z. B. earth is applied, and in the downstream filter capacitor CS flows a charging current according to the internal resistance. In order to fulfill the switching function explained with reference to FIG. 3 , the oscillator oscillation Os transformed into a rectangular pulse shape is therefore applied at point D via the large capacitance C1. This pulse shape is shown in Fig. 4e. Only during the time in which the pulses according to FIG. 4c are present does the bridge of the diodes Dl to DlO switch through between D and F and transfer the potential prevailing at D to F.

In der Umgebung der Nulldurchgänge des Oszillatorsignals entsteht ein Potentialwechsel, und wie die Fig. 4f bis 4h erkennen lassen, entsteht am Ausgang F, je nachdem, zu welchem Zeitpunkt im Vergleich zum Oszillatornulldurchgang die Impulse nach Fig. 4c an den Dioden wirksam sind, ein entsprechendes Ausgangssignal. Fig. 4f zeigt dabei den Zustand des Synchronismus, denn in diesem Fall wird im Mittel die Hälfte der an D liegenden Spannung positiven Potentials und die Hälfte negativen Potentials nach F übertragen, was letzten Endes heißt, daß die über den Ladestrom entstehende Gesamtspannung an F Null ist. Dies entspräche dem absoluten Synchronzustand, d. h. die an F liegende Spannung, die letztlich die Nachstellgröße für den Oszillator O ist, hat den Wert 0.A potential change occurs in the vicinity of the zero crossings of the oscillator signal, and as can be seen in FIGS. 4f to 4h, a occurs at output F, depending on the point in time at which the pulses according to FIG. 4c are effective at the diodes compared to the oscillator zero crossing corresponding output signal. 4f shows the state of synchronism, because in this case half of the positive potential applied to D and half of the negative potential applied to F are transferred to F, which ultimately means that the total voltage at F generated by the charging current is zero is. This would correspond to the absolute synchronous state, ie the voltage applied to F, which is ultimately the readjusting variable for the oscillator O , has the value 0.

to Die Dioden DS und D6 sind lediglich dazu vorgesehen, um in der Zeit zwischen zwei kurzen Impulsen die Kondensatoren C5 und C6 zu entladen, ohne Erzeugung einer Fehlerausgangsspannung an Punkt F. Die Regelspannung an Punkt F wird schließlich über die Leitung G dem Nachstellglied des Oszillators O zugeführt. Das Nachstellglied ist z. B. eine Varaktordiode. The diodes DS and D6 are only intended to discharge the capacitors C5 and C6 in the time between two short pulses without generating an error output voltage at point F. The control voltage at point F is finally fed to the oscillator's adjusting element via line G. O supplied. The adjuster is z. B. a varactor diode.

Alle übrigen ηπ der Schaltung nicht näher erwähnten Widerstände, Kapazitäten und sonstigen Bauteile erfüllen an sich bekannte Funktionen und dienen z. B, der Vorspannungserzeugung für die Transistoren oder der Entkopplung.All other ηπ of the circuit not mentioned in detail Resistors, capacitors and other components fulfill known functions and are used, for. B, biasing the transistors or decoupling.

Die durch die geschilderte Einrichtung erzielbare phasendiskriminatorähnliche Wirkung ergibt letztlichThe phase discriminator-like effect that can be achieved by the device described ultimately results

as eine sehr steile Diskriminatorkennlinie, da innerhalb einer sehr geringen Phasenverschiebung im Vergleich zur Dauer eines Nachrichtenbits (etwa 5%) das volle Regelpotential durchlaufen wird.as a very steep discriminator characteristic, since within a very small phase shift compared to the duration of a message bit (about 5%) Control potential is run through.

Hierzu 2 Blatt ZeichnungenFor this purpose 2 sheets of drawings

Claims

Patent claims:

I. Device for synchronizing a freely oscillating oscillator with a frequency setting element and a control loop containing a phase comparator, in which the phase comparator on the one hand the synchronizing signal and on the other hand the pulse-shaped oscillator signal is applied to the phase comparator and the output signal of the phase comparator designed as a switch with the interposition of an integrating element is applied to the actuator of the oscillator is supplied, characterized in that the synchronization signal is a radio reception signal (Fig. 1), the modulation content of which is transmitted in the form of packets of bipolar individual pulses (bits) of different numbers, and that this signal is first subjected to a regeneration (PFl, Fig. 4a) and then differentiated (DG, Fig. 4b) in such a way that at each zero crossing of the message signal, a short, edge-dividing, in each case identically directed pulse (sample) occurs, which is then limited to a m narrow rectangular pulse (PB, Fig. 4c) is converted, which is fed to an electronic switch (ES) forming the phase comparator for its actuation, at whose switch path the oscillator signal (Fig. 4c), the frequency of which in the synchronous state is equal to the bit rate, is applied in such a way that the oscillator (O) follows the mean bit frequency of the message signal.

2. Device according to claim 1, characterized in that the electronic switch ( ES) consists of two parallel-connected, each two homopolar series diodes (D7 ... DlO) containing diode pairs to which the switching signal in the form of the short Pu'se is applied in the passage direction that in the diagonal (F, D) of the two pairs of diodes there is a resistor, that these diagonal points (F, D) also form the switching path to which the oscillator signal (Os) is applied on the one hand and the control voltage on the other (G) is taken.

3. Device according to claim 1 or 2, characterized in that the synchronization signal is first fed to a pulse shaper stage (PF2), consisting of two identically designed transistor amplifier stages (TrI, 7V3), the emitters of which are connected to one another and fed with impressed current from a current source, the collectors of which have the same external resistances (R6, R7) and the bases of which are brought to the same bias voltage, so that furthermore the synchronization signal (A) of the base is fed to only one transistor stage.

4. Device according to claim 3, characterized in that the current source with impressed current consists of a transistor stage (TrI) , the base of which is connected to the supply voltage via a fixed voltage divider and the emitter-collector path of which, with the interposition of an emitter resistor, on the one hand to the supply voltage and on the other hand to the Emitters of the two transistors (TrI, 7> 3) for pulse shaping

5. Device according to claim 4, characterized in that the collectors of the two transistors provided for pulse shaping (TrX, 7> 3) are applied to the bases of two downstream Tiansistor stages ( TrA, TrS) , whose collectors connected in parallel emit the output signal and their emitters for Achievement of the differentiating effect via small capacitances (C 2, CS) are placed at the voltage zero point that further diodes (D3, DA) are provided, via which these capacitances ( Cl, C3) outside the switching time of the two differentiating stages (TrA, TrS) unload.

6. Device according to claim 5, characterized in that the differentiating stages (TrA, TrS) is followed by a limiter stage consisting of two series-connected transistors (7V6, TrI) , which simultaneously acts as a phase reversal stage and whose pulse-shaped output voltages in opposition to the parallel-connected pairs of diodes ( DT ... DlO) are created.