CN102902647B - 设置在i2c从机印刷电路板的asic芯片和印刷电路板 - Google Patents
设置在i2c从机印刷电路板的asic芯片和印刷电路板 Download PDFInfo
- Publication number
- CN102902647B CN102902647B CN201210361085.7A CN201210361085A CN102902647B CN 102902647 B CN102902647 B CN 102902647B CN 201210361085 A CN201210361085 A CN 201210361085A CN 102902647 B CN102902647 B CN 102902647B
- Authority
- CN
- China
- Prior art keywords
- control module
- slave
- asic chip
- master
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bus Control (AREA)
- Dram (AREA)
Abstract
本发明提供一种设置在I2C从机印刷电路板的ASIC芯片和印刷电路板。该ASIC芯片包括至少两个功能模块、与功能模块的个数相同的Slave I2C控制模块和一个存储模块；其中，功能模块与对应的Slave I2C控制模块连接；Slave I2C控制模块通过I2C总线与Master I2C控制模块连接，Slave I2C控制模块还与存储模块连接。本发明实施例提供的ASIC芯片具有多个I2C芯片的功能，不需要对Master I2C控制模块进行改进即能够对所述AISC芯片进行访问。
Description
技术领域
本发明实施例涉及电子技术，尤其涉及一种设置在I2C从机印刷电路板的ASIC芯片和印刷电路板。
背景技术
内部整合电路（英文全称为Inter－Integrated Circuit，简称为I2C）是一种两线式串行总线，用于连接微控制器及其外围设备,是微电子通信控制领域广泛采用的一种总线标准。按照标准的I2C协议，每个I2C设备都有一个唯一的用于访问该设备的I2C地址。主机通过该地址识别其他I2C设备。上述主机是指初始化I2C总线的设备，其他被主机寻址的I2C设备称为从机。
主机的I2C控制模块通常被称为Master I2C控制模块，从机的I2C控制模块通常被称为Slave I2C控制模块。从机的印刷电路板上有多个SlaveI2C控制模块时，Master I2C模块通过I2C地址访问Slave I2C控制模块。Master I2C控制模块可以是中央处理单元（英文全称为Center ProcessorUnit，简称为CPU），也可以是其它逻辑处理器件。
为了用一个特定用途集成电路（英文全称为Application SpecificIntegrated Circuit，简称为ASIC）芯片替代多个I2C芯片，可将包含这些I2C芯片功能的模块集成到一个ASIC芯片上。然而，由于一个I2C芯片只有一个I2C地址，ASIC芯片也只有一个I2C地址，因此需要对Master I2C控制模块的软件进行改进，使得Master I2C控制模块能访问ASIC芯片上集成的多个不同模块。这增加了软件升级维护成本，从而增加了使用ASIC芯片的成本和复杂度。
发明内容
本发明实施例提供一种设置在I2C从机印刷电路板的ASIC芯片和印刷电路板，能够在不需要改进Master I2C模块软件的情况下，识别集成在I2C从机印刷电路板上的ASIC芯片中的不同I2C控制模块，降低了使用ASIC芯片的成本和复杂度。
本发明的第一方面提供一种设置在I2C从机印刷电路板的ASIC芯片，该ASIC芯片包括：至少两个功能模块、与所述功能模块的个数相同的SlaveI2C控制模块和一个存储模块；其中，所述功能模块与对应的Slave I2C控制模块连接；所述Slave I2C控制模块通过I2C总线与Master I2C控制模块连接，所述Slave I2C控制模块还与所述存储模块连接。
在本发明的第一方面中，第一种可能的实现为：所述Slave I2C控制模块用于接收Master I2C控制模块广播的I2C地址，将所述Master I2C控制模块广播的I2C地址与所述Slave I2C控制模块的I2C地址进行匹配，如果确定所述Slave I2C控制模块是Master I2C控制模块的访问对象，所述Slave I2C控制模块进一步用于与所述Master I2C控制模块进行信息交互。
本发明的第一方面中，或者，本发明第一方面的第一种可能实现中，第二种可能的实现为：所述ASIC芯片还包括一条或多条模式控制线，用于将选通信号传输到所述ASIC芯片上，以使接收到所述选通信号的所述ASIC芯片中的Slave I2C控制模块接收所述Master I2C控制模块发送的I2C地址。
本发明的第二方面提供一种I2C从机的印刷电路板，包括至少一个ASIC芯片，其中，至少有一个为本发明的第一方面、或者本发明第一方面的第一种可能实现，或者本发明第一方方面的第二中可能实现，或者本发明第一方面的第一种可能实现中的第二种可能实现描述的ASIC芯片。
本实施例提供的ASIC芯片集成了至少两个功能模块、每个功能模块连接有不同的Slave I2C控制模块，因此Master I2C控制模块可以通过不同的I2C地址访问ASIC芯片内部不同的Slave I2C控制模块，进而通过不同的SlaveI2C控制模块访问不同的功能模块。因此，不需要对Master I2C控制模块进行改进，降低了ASIC芯片的使用成本和复杂度。
附图说明
图1为本发明实施例提供的一种ASIC芯片结构示意图；
图2为本发明实施例提供的一种印刷电路板结构示意图；
图3为本发明实施例提供的另一种印刷电路板结构示意图。
具体实施方式
图1为本发明实施例提供的一种设置在I2C从机印刷电路板的ASIC芯片结构示意图。本实施例提供的具有I2C总线的ASIC芯片包括至少两个功能模块、与上述功能模块的个数相同的Slave I2C控制模块和一个存储模块。
如图1所示，ASIC芯片包括N个Slave I2C控制模块和N个功能模块，其中，N为大于1的自然数。功能模块21、功能模块22，……，功能模块2N分别为功能互不相同的N个I2C芯片中的功能模块。Slave I2C控制模块11、Slave I2C控制模块12，……，Slave I2C控制模块1N分别为上述N个I2C芯片中的Slave I2C控制模块。
每个功能模块分别连接一个Slave I2C控制模块，不同的功能模块由不同的Slave I2C控制模块控制。如图1所示，功能模块21受控于Slave I2C控制模块11，功能模块22受控于Slave I2C控制模块12，以此类推，功能模块2N受控于Slave I2C控制模块1N。
Slave I2C控制模块通过I2C总线与Master I2C控制模块连接。Slave I2C控制模块还与存储模块连接。存储模块包括每个Slave I2C控制模块访问的专用存储模块。如图1所示，存储模块31包括Slave I2C控制模块11访问的专用存储模块、Slave I2C控制模块12访问的专用存储模块，……，Slave I2C控制模块1N访问的专用存储模块。示例性的，在本发明的实施例中，上述存储模块可以为多个寄存器组成的一个寄存器组，也可以是指一个寄存器。
Slave I2C控制模块对功能模块进行控制，将数据存储在存储模块中与该Slave I2C控制模块相连的专用存储模块中，也通过该数据对功能模块进行控制。
Master I2C控制模块向该ASIC芯片的每个Slave I2C控制模块广播要访问的Slave I2C控制模块的I2C地址。该ASIC芯片内的每个Slave I2C控制模块将广播的I2C地址与自己的I2C地址进行匹配，如果确定自己是MasterI2C控制模块的访问对象，则与Master I2C控制模块进行信息交互，因而Master I2C控制模块可访问到ASIC芯片中不同的Slave I2C控制模块。
例如，Master I2C控制模块向ASIC芯片中的Slave I2C控制模块广播I2C地址，Slave I2C控制模块11或Slave I2C控制模块12接收到后，与自己的I2C地址进行匹配，确定是否自己是否为Master I2C控制模块的访问对象。如果广播的信息中目的地址是Slave I2C控制模块11的I2C地址，Slave I2C控制模块11可以与Master I2C控制模块进行信息交互。例如，可以根据MasterI2C控制模块的指示，访问功能模块11和存储模块中的专用存储模块，将获得的数据发送给Master I2C控制模块，从而实现Master I2C控制模块与ASIC芯片中Slave I2C控制模块的信息交互。
可选地，在上述方案中ASIC芯片上还可以设置一条或多条模式控制线。当上述I2C从机的印刷电路板上包括一个以上的ASIC的芯片时，通过模式控制线将选通信号传输到所述印刷电路板上的一个ASIC芯片上，以使接收到选通信号的ASIC芯片中的Slave I2C控制模块接收Master I2C控制模块发送的地址信息。
例如，印刷电路板上电源的输入端连接上拉电阻，印刷电路板上电后，电源通过上拉电阻向模式控制线输入高电平信号，此高电平信号即为选通信号。
模式控制线的条数可以根据实际需要设定。如果模式控制线的条数为n，则n条模式控制线最多能够选通2n个ASIC芯片。例如，如果有两条模式控制线，则可以通过调整高低电平信号，使得这两条模式控制线最多可以输出4种信号（00，01，10，11），因此，这两条模式控制线最多能够选通4个芯片。
本实施例提供的ASIC芯片集成了至少两个功能模块、每个功能模块连接有不同的Slave I2C控制模块，因此Master I2C控制模块可以通过不同的I2C地址访问ASIC芯片内部不同的Slave I2C控制模块，进而通过不同的SlaveI2C控制模块访问不同的功能模块。因此，不需要对Master I2C控制模块进行改进，降低了ASIC芯片的使用成本和复杂度。
本发明实施例还提供的一种I2C从机的印刷电路板，该印刷电路板包括至少一个ASIC芯片。所述ASIC芯片中至少有一个ASIC芯片为图1所示的ASIC芯片。
为便于说明，图2所示的印刷电路板包括ASIC芯片41和ASIC芯片42。其中，ASIC芯片41为图1所示的ASIC芯片，ASIC芯片42包括一个功能模块，一个Slave I2C控制模块以及一个存储模块。
如图2所示，所述I2C从机的印刷电路板上还包括模式控制线，用于将选通信号传输到ASIC芯片41或ASIC芯片42上，使ASIC芯片41或ASIC芯片42中Slave I2C控制模块接收到Master I2C控制模块广播的地址信息。
为更详细的介绍本发明的实施例，以图3所示的印刷电路板为例，进行进一步的说明。
图3所示的印刷电路板包括四个ASIC芯片：ASIC芯片51、ASIC芯片52、ASIC芯片53和ASIC芯片54。其中，ASIC芯片51、ASIC芯片52、ASIC芯片53内部分别包括一个功能模块，一个Slave I2C控制模块以及一个存储模块，ASIC芯片54为图1所示的ASIC芯片。
ASIC芯片51上Slave I2C控制模块的I2C地址为1001000，ASIC芯片52上Slave I2C控制模块的I2C地址为1001001，ASIC芯片53上Slave I2C控制模块的I2C地址为1001011，ASIC芯片54上Slave I2C控制模块543的I2C地址为1001010，ASIC芯片54上Slave I2C控制模块544的I2C地址为0100000。功能模块542受控于Slave I2C控制模块544，功能模块541受控于Slave I2C控制模块543。
图3中设置有两条模式控制线，模式控制线的高低电平值与选通的ASIC芯片的映射关系如表1所示。
表1
本实施例提供的印刷电路板上，至少一个ASIC芯片集成了至少两个功能不相同的功能模块、每个功能模块连接有不同的Slave I2C控制模块，因此Master I2C控制模块可以通过不同的I2C地址访问ASIC芯片内部不同的Slave I2C控制模块，进而通过不同的Slave I2C控制模块访问不同的功能模块。因此，不需要对Master I2C控制模块进行改进，降低了ASIC芯片的使用成本和复杂度。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (4)
1.一种设置在内部整合电路I2C从机印刷电路板的特定用途集成电路ASIC芯片，其特征在于，包括：至少两个不同的功能模块、与所述功能模块的个数相同的不同的Slave I2C控制模块和一个存储模块；其中，
每个所述功能模块与对应的Slave I2C控制模块连接，每个所述功能模块由所述对应的Slave I2C控制模块控制；所述Slave I2C控制模块通过I2C总线与Master I2C控制模块连接，所述Slave I2C控制模块还与所述存储模块连接。
2.根据权利要求1所述的特定用途集成电路ASIC芯片，其特征在于，
所述Slave I2C控制模块用于接收Master I2C控制模块广播的I2C地址，将所述Master I2C控制模块广播的I2C地址与所述Slave I2C控制模块的I2C地址进行匹配，如果确定所述Slave I2C控制模块是Master I2C控制模块的访问对象，所述Slave I2C控制模块进一步用于与所述Master I2C控制模块进行信息交互。
3.根据权利要求1或2所述的特定用途集成电路ASIC芯片，其特征在于，所述ASIC芯片还包括一条或多条模式控制线，用于将选通信号传输到所述ASIC芯片上，以使接收到所述选通信号的所述ASIC芯片中的Slave I2C控制模块接收所述Master I2C控制模块发送的I2C地址。
4.一种内部整合电路I2C从机的印刷电路板，其特征在于，包括至少一个特定用途集成电路ASIC芯片；其中，所述ASIC芯片中至少有一个为权利要求1-3中任一项所述的ASIC芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210361085.7A CN102902647B (zh) | 2012-09-25 | 2012-09-25 | 设置在i2c从机印刷电路板的asic芯片和印刷电路板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210361085.7A CN102902647B (zh) | 2012-09-25 | 2012-09-25 | 设置在i2c从机印刷电路板的asic芯片和印刷电路板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102902647A CN102902647A (zh) | 2013-01-30 |
| CN102902647B true CN102902647B (zh) | 2015-09-30 |
Family
ID=47574891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210361085.7A Expired - Fee Related CN102902647B (zh) | 2012-09-25 | 2012-09-25 | 设置在i2c从机印刷电路板的asic芯片和印刷电路板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102902647B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102015214133B4 (de) * | 2015-07-27 | 2025-01-02 | Vitesco Technologies GmbH | Integrierter Schaltkreis zum Betreiben an einem Bus und Verfahren zum Betreiben des integrierten Schaltkreises |
| CN110046120B (zh) * | 2019-04-12 | 2022-02-18 | 苏州浪潮智能科技有限公司 | 基于iic协议的数据处理方法、装置、系统及存储介质 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1494125A1 (en) * | 2003-07-03 | 2005-01-05 | Thomson Licensing S.A. | Method and data structure for random access via a bus connection |
| CN102023953A (zh) * | 2009-09-17 | 2011-04-20 | 研祥智能科技股份有限公司 | 具有多路i2c总线的系统的控制方法 |
| CN102231839A (zh) * | 2011-05-24 | 2011-11-02 | 深圳市掌网立体时代视讯技术有限公司 | 双传感器的i2c控制装置和方法 |
-
2012
- 2012-09-25 CN CN201210361085.7A patent/CN102902647B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1494125A1 (en) * | 2003-07-03 | 2005-01-05 | Thomson Licensing S.A. | Method and data structure for random access via a bus connection |
| CN102023953A (zh) * | 2009-09-17 | 2011-04-20 | 研祥智能科技股份有限公司 | 具有多路i2c总线的系统的控制方法 |
| CN102231839A (zh) * | 2011-05-24 | 2011-11-02 | 深圳市掌网立体时代视讯技术有限公司 | 双传感器的i2c控制装置和方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102902647A (zh) | 2013-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10140242B2 (en) | General purpose input/output (GPIO) signal bridging with I3C bus interfaces and virtualization in a multi-node network | |
| US7603501B2 (en) | Communication circuit of serial peripheral interface devices | |
| US8898358B2 (en) | Multi-protocol communication on an I2C bus | |
| CN105051706B (zh) | 用于具有pcie协议栈的低功率phy的操作的设备、方法和系统 | |
| US7606959B2 (en) | Multiprocessor system using stacked processor modules and board to board connectors | |
| KR102767055B1 (ko) | 반도체 집적 회로 및 그것의 동작 방법 | |
| US8700814B2 (en) | Intelligent bus address self-configuration in a multi-module system | |
| EP2388960A1 (en) | Intelligent bus address self-configuration in a multi-module system | |
| US10860513B1 (en) | I3C hub promoting backward compatibility with I2C | |
| US11921652B2 (en) | Method, apparatus and system for device transparent grouping of devices on a bus | |
| CN105279130A (zh) | 一种对同地址的多个i2c器件进行操作的方法 | |
| CN101303677B (zh) | 一种直接存储器访问控制方法、系统及控制器 | |
| CN102637453B (zh) | 一种包括串行输入输出接口的相变存储器 | |
| US7353315B2 (en) | Bus controller with virtual bridge | |
| US8943256B1 (en) | Serial data intermediary device, and related systems and methods | |
| CN117194309A (zh) | 用于芯片间互连的控制器、芯片、处理系统及电子设备 | |
| CN102902647B (zh) | 设置在i2c从机印刷电路板的asic芯片和印刷电路板 | |
| CN100383544C (zh) | 一种电平信号的实时监测方法及装置 | |
| CN116226008A (zh) | 端口地址配置器、配置方法及终端 | |
| CN109977051A (zh) | 一种基于gpio扩展总线通道数量的方法和系统 | |
| CN114297105A (zh) | 一种直接存储器访问的嵌入式控制电路、芯片和电子设备 | |
| CN108959157A (zh) | 一种可编程逻辑器件的控制系统及方法 | |
| CN118170705A (zh) | 一种总线指令控制方法及相关设备 | |
| CN113961502B (zh) | 一种交换机接口管理系统和方法 | |
| WO2024017073A1 (zh) | 一种存储器件共享的方法、装置及系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20191220 Address after: No.1, floor 3, No.319, zhanggongshan Road, Yuhui District, Bengbu City, Anhui Province Patentee after: Bengbu guijiu Intellectual Property Service Co.,Ltd. Address before: 518129 Bantian HUAWEI headquarters office building, Longgang District, Guangdong, Shenzhen Patentee before: HUAWEI TECHNOLOGIES Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20201021 Address after: 226000 south of Zhongxiu East Road West of Jinshan Road, high tech Zone, Nantong City, Jiangsu Province Patentee after: Nantong Tenglong Communication Technology Co.,Ltd. Address before: No.1, floor 3, No.319, zhanggongshan Road, Yuhui District, Bengbu City, Anhui Province Patentee before: Bengbu guijiu Intellectual Property Service Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150930 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |