WO2006123551A1 - マトリクス駆動方法及び回路並びにこれを用いた表示装置 - Google Patents

Abstract

　画像内容の視認性をなるべく落とさずに省電力化を図ることの可能なマトリクス駆動方法及び回路並びに表示装置を提供する。 　互いに交差して配列された行電極及び列電極に供給される信号により表示領域にわたり配列された画素を駆動するマトリクス駆動方法。所定の階調レベル数にて原画素情報信号に応じた多階調画素情報信号（＃０～＃６３）を発生する一方、最大階調レベル数よりも少ない階調レベル数で原画素情報信号に応じた少階調画素情報信号（＃０，＃６３）を発生し、所定モードにおいて同一画像オブジェクトを表示するのに多階調画素情報信号（＃０～＃６３）により駆動される多階調画素と少階調画素情報信号（＃０，＃６３）により駆動される少階調画素とを表示領域の少なくとも一部の領域において所定の混在パターンで離散的に混在させる。

Description

明 細 書

マトリクス駆動方法及び回路並びにこれを用いた表示装置

技術分野

[0001] 本発明は、広くマトリクス駆動回路に関する。本発明は特に、互いに交差して配列さ れた行電極及び列電極を駆動するマトリクス駆動方法及び回路に関する。本発明は また、力かる駆動回路を用いた表示装置に関する。

背景技術

[0002] 特許文献 1には、電力の供給に応答して光を放射する画像要素のマトリックスデイス プレイを用いて画像を表示する方法であって、少なくとも第 1モードと第 2モードから ディスプレイモードを選択する段階、当該第 1モードが選択された場合に、当該ディ スプレイに画像を表示する段階、及び当該第 2モードが選択された場合に、当該第 2 モードで画像を表示するための消費電力が当該第 1モードで画像を表示するための 消費電力よりも小さくなるように画像を変更して表示する段階力も構成される方法が 開示されている。これによれば、第 2モードにおいて消費電力の低減が図られること になる。

[0003] この文献に記載の方法では、当該第 2モードにおいて、表示すべきオブジェクトた る画像の表示領域を小さくしたり、表示領域を変えずに有効表示画素の数を減らし 表示領域にわたり不稼動表示画素を分布させて表示している。

特許文献 1 :特開 2004— 46125号公報（特に、請求項 1並びに図 3b、図 4b、図 4c、 図 4d、図 5b、図 6a、図 6b、図 7a、図 7b及び段落番号 [0022]ないし [0027]参照） 発明の開示

発明が解決しょうとする課題

[0004] し力しながら、特許文献 1に記載の方法では、表示すべきオブジェクトたる画像の表 示領域を小さくした場合に表示される画像が縮小するので、当該画像内容の視認性 を著しく落とす可能性がある。また、有効表示画素の数を減らした場合には、元の画 像情報の一部が一律固定値に設定され無効表示画素が目立つので、やはり当該画 像内容の視認性を大きく落としてしまうことになる。 (目的）

[0005] 本発明は、力かる問題点に鑑みてなされたものであり、その目的とするところは、画 像内容の視認性をなるベく落とさずに省電力化を図ることの可能なマトリクス駆動方 法及び回路並びに表示装置を提供することにある。

[0006] 本発明の他の目的は、省電力化を図りつつ実際に適用される機器に適合しうる新 規な表示モードを提供することのできるマトリクス駆動方法及び回路並びに表示装置 を提供することにある。

課題を解決するための手段

[0007] 上記目的を達成するため、本発明の第 1の態様は、互いに交差して配列された行 電極及び列電極に供給される信号により表示領域にわたり配列された画素を駆動す るマトリクス駆動方法であって、所定の階調レベル数にて原画素情報信号に応じた 多階調画素情報信号を発生する一方、前記所定の階調レベル数よりも少な!/、階調レ ベル数で原画素情報信号に応じた少階調画素情報信号を発生し、所定モードにお いて同一画像オブジェクトを表示するのに前記多階調画素情報信号により駆動され る多階調画素と前記少階調画素情報信号により駆動される少階調画素とを前記表示 領域の少なくとも一部の領域において所定の混在パターンで離散的に混在させる、 駆動方法としている (請求項 1)。

[0008] このようにすることにより、画像オブジェクトにおいて混在する一部の画素が少階調 画素情報信号により駆動されるので、多階調画素情報信号だけで当該画像オブジェ タトの全画素を駆動するよりも消費電力の低減ィ匕が図られるとともに、当該少数画素 情報信号は、原画素情報信号に応じて規定され、少階調画素は離散して多階調画 素と混在するので、原画像の品質をあまり落とさずに済むことになる。なお、ここで言 う「所定の階調レベル数」は、比較的平易な例では通常の表示モードにおいて設定 される階調レベル数を指すが、敢えて通常の表示モードに設定される階調レベル数 とは異なる階調レベル数を当該所定モードにおける多階調画素情報信号の発生に 適用される場合には、このような階調レベル数もカバーするものである。

[0009] この態様において、前記多階調画素の数と前記少階調画素の数の比及び Z又は 前記混在パターンを可変とすることができる（請求項 2)。これにより、表示すべき画像 に対して最適な比や混在パターンが選択可能となり、画像内容のより高い視認性を 実現することができる。

[0010] また、前記少階調画素は、前記多階調画素よりも低い頻度で当該少階調画素情報 信号により駆動されるものとすることができる（請求項 3)。これは少階調画素のリフレ ッシュレートを多階調画素よりも低くするものであり、これにより、少階調画素を駆動す るエネルギーが削減され、さらなる省電力化を図ることができる。好ましくは当該低い 頻度で前記少階調画素を駆動する場合において前記少階調画素にのみ関連する 行電極を飛び越しながら前記多階調画素に関連する行電極のみを選択する行電極 選択動作を行うものとするのがよい (請求項 4)。これにより当該行電極選択に費やす エネルギーも節約することが可能となる。また、前記少階調画素情報信号は、前記画 素の最小駆動レベルを呈する信号及び最大駆動レベルを呈する信号だけを含むも のとすることが望ましい（請求項 5)。これは、このような最小又は最大駆動レベルを有 する信号は、輝度特性の飽和領域又はその近傍に属するので、その信号について 当該駆動頻度 (リフレッシュレート)を落としても、得られる輝度を一定に (最喑又は最 明状態に)保ちうるからである。

[0011] さらに、前記多階調画素情報信号に適用されるガンマ補正特性は、前記少階調画 素情報信号により駆動される少階調画素の前記表示領域における空間的配置形態 に応じて又は入力指令その他の設定に応じて可変とすることができる（請求項 6)。こ れにより、表示すべき画像に対して最適なガンマ補正特性が選択可能となる。また、 前記表示領域における前記多階調画素及び少階調画素の配置を、所定のタイミン グで又は周期的に切り換えるようにした場合は (請求項 7)、少階調画素の配置が時 間の経過とともに切り換わるので、いわゆる画面の焼付け防止などの効果を期待する ことができる。

[0012] 特徴的実施例においては、前記少階調画素情報信号は、前記原画素情報信号に ディザリング処理を施すことにより得られるものとされる（請求項 8)。これにより、少階 調画素情報信号に最喑及び最明の 2つのレベルだけで多数の中間調を表現させる ことができ、上述した輝度特性の飽和領域に特有の利点とも相俟って、好ましい表示 態様を導くことが可能となる。さらに、これまでにない全く新規な表示モードを提供す ることができるという点もある。

[0013] また、上記目的を達成するため、本発明の第 2の態様は、互いに交差して配列され た行電極及び列電極に供給される信号により表示領域にわたり配列された画素を駆 動するマトリクス駆動回路であって、 ·所定の階調レベル数にて原画素情報信号に応 じた多階調画素情報信号を発生する多階調発生手段と、 '前記所定の階調レベル数 よりも少ない階調レベル数で原画素情報信号に応じた少階調画素情報信号を発生 する少階調発生手段と、 ·所定モードにおいて同一画像オブジェクトを表示させるの に前記多階調画素情報信号により駆動される多階調画素と前記少階調画素情報信 号により駆動される少階調画素とを前記表示領域の少なくとも一部の領域において 所定の混在パターンで離散的に混合させる混合制御手段と、を有する駆動回路とし (請求項 9)、上記態様と同様の効果を期待することができる。

[0014] この態様では、前記多階調発生手段は、漸次レベルシフトする値を有する複数の 階調電圧をそれぞれ入力する増幅器を有する階調電圧生成回路と、画素又は所定 表示単位毎に、前記増幅器の各出力信号のうちのいずれかを当該画素又は表示単 位の階調レベルを示す画素情報信号に応じて選択し前記多階調画素情報信号とし て出力する選択回路とを有し、前記少階調発生手段は、前記所定モードにおいて前 記増幅器の全ての給電を断とし、又は前記増幅器のうちの所定数の所定階調レベル に対応する増幅器のみ給電しその他の増幅器には給電を断とするスィッチ回路と、 前記選択回路に対し前記所定モードにおいて前記原画素情報信号に応じた選択制 御信号に応じて電源電圧及び接地電圧のいずれか及び Z又は当該給電された増 幅器の出力信号のうちのいずれかを選択して前記少階調画素情報信号として出力さ せる状態に設定するための手段とを有するものとし (請求項 10)、また前記少階調発 生手段は、原画素情報信号をディザリング処理する信号処理回路を有し、この信号 処理回路の出力を前記所定モードにおける前記選択制御信号とし (請求項 11)、さ らに前記混合制御手段は、前記所定モードにおいて、前記所定の混在パターンに 応じて、前記選択回路が多階調画素情報信号を出力する一方の状態と前記選択回 路が少階調画素情報信号を出力する他方の状態とに走査ライン毎に又は画素毎に 切り換えるように前記スィッチ回路及び前記選択回路に制御信号を供給する手段を 有するものとする（請求項 12)ことができる。

[0015] より好ましい実施例においては、前記選択回路の出力信号が供給されるノ ッファァ ンプ又はスィッチをさらに有し、前記バッファアンプ又はスィッチは、前記所定モード において複数フレームからなるシーケンスのうち規定されたフレームにおいて前記少 階調画素情報信号を出力しそれ以外の少なくとも 1つのフレームにおいては当該出 力を断とするよう制御されるものとされる（請求項 13)。これにより、上述した少階調画 素の駆動エネルギーの節減を達成することができる。ここで、前記所定モードにおい て前記少階調画素にのみ関連する行電極を飛び越しながら前記多階調画素に関連 する行電極のみを選択する行電極選択動作を行う行電極駆動手段を有し、前記少 階調画素情報信号の出力断状態に対応して当該行電極の飛び越しが行われるもの とすることにより（請求項 14)、当該行電極選択に費やすエネルギーも確実に節約す ることができて好ましい。

[0016] また、前記所定モードは、複数のサブモードを含み、前記階調電圧生成回路は、サ ブモード毎に給電すべき増幅器が定められているものとすれば (請求項 15)、少階調 画素の階調レベル数を段階的に切り換えることが可能となる。

[0017] 本発明はまた、上記態様及びその下位概念を用いて構成される表示装置を提供 するものである（請求項 16)。

発明を実施するための最良の形態

[0018] 以下、本発明の上記各態様その他実施の形態を、実施例に基づき添付図面を参 照して詳しく説明する。

実施例 1

[0019] 図 1は、本発明の一実施例による液晶表示装置の基本的概略構成を示している。

[0020] 図において、この液晶表示装置は、主として、例えば透過型'ノーマリホワイトモード の液晶表示パネル 1と、パネル 1を制御し又は駆動するための必要な信号及び電圧 を生成してこれらに供給する周辺回路とにより構成される。

[0021] 液晶表示パネル 1は、対向する 2つの透明基板により挟持された液晶層（図示せず

)に、表示すべき画像に応じた光学変調を担わせるものである。液晶表示パネル 1は

、本例ではアクティブマトリクス型の構成を採っており、その背面側の一方の基板 20 には、当該液晶層の対向面側において所定の表示領域内に画素駆動用能動素子と して例えば電界効果型の薄膜トランジスタ (TFT) 21が各画素に対応してマトリクス状 に配置される。これら TFT21のゲート電極は、当該表示領域において横 (水平)方向 に互いに平行に走るいわゆる走査ラインを構成する複数の行電極 Gn (n=0, 1, 2, · · · , y ;以下、適宜「ゲートライン」と呼ぶ）にそれぞれ接続され、そのソース電極は、同 表示領域にお 、て縦 (垂直)方向に互いに平行に走る 、わゆる信号ラインを構成す る複数の列電極 Sm (m=0, 1, 2, · ··, x;以下、適宜「ソースライン」と呼ぶ）にそれぞ れ接続される。 TFT21のドレイン電極は、個々に画素電極 23に接続される。

[0022] 表示パネル 1の他方の基板であって背面基板 20に間隙をもって対向配置される前 面側の基板 25は、画素電極 23に対向する主面 (パネルの内側の面）にわたり形成さ れた共通電極（図示せず)を備えている。背面基板 20と前面基板 25との間隙には図 示せぬ液晶媒体が封入され、液晶層が形成されて ヽる。

[0023] TFT21は、ゲートライン Gnを通じて供給される行選択信号としてのゲート信号によ り行毎に選択的にオンとなる一方、オンとされた各 TFTに対してソースライン Smを通 じて供給される列情報信号 (又は画素情報信号)としてのソース信号のレベルにより 表示すべき画素情報に応じた駆動状態に制御させられる。画素電極 23には、かかる 駆動状態に応じた電位がそのドレイン電極により与えられる。この画素電極電位と共 通電極に供給される電圧レベルとの差によって定まる強度の電界により、液晶媒体 の分子配向が画素電極毎に制御される。よって液晶媒体は、画素毎にその画素情 報に応じて図示せぬバックライトユニットからの背面照射光を変調し前面側に対する その光の透過量を制御することができる。力かる液晶表示パネルの基本的構成に関 する詳細は、種々様々な文献で周知であるので、ここではこれ以上の説明はしない。

[0024] 図 1において表示パネル 1以外の構成要素として示される周辺回路は、マトリクス駆 動回路 10を構成する。マトリクス駆動回路 10は、画像信号処理手段を含む信号制 御部 30と、共通電極に供給するいわゆるコモン電圧信号を含め必要な各部にそれ ぞれの基準電圧を供給する基準電圧生成部 40と、列駆動手段としてのソースドライ バ 50と、行駆動手段としてのゲートドライバ 60とを有する。

[0025] 信号制御部 30は、図示せぬ信号供給手段からの赤 (R) ,緑 (G)及び青 (B)用の 各画像データ信号〃 data〃、ドットクロック信号 CLK並びに水平及び垂直同期信号を 含む同期信号 SYNCを受信する。信号制御部 30は、受信した画像データ信号をク ロック信号 CLK及び同期信号 SYNCのタイミングに基づ!/、て表示パネル 1に適正な 画像データ信号 "dat 〃を生成しこれをソースドライバ 50に転送する。また、信号制 御部 30は、クロック信号 CLK及び同期信号 SYNCに基づいて、ソースドライバ 50を 同期動作させる制御信号 Stと、ゲートドライバ 60を制御するための制御信号 Gcとを 生成する他、電圧生成部 40に対しても必要なタイミング信号を供給する。これにより 、マトリクス駆動回路 10の動作制御及びその同期化が図られる。

[0026] 電圧生成部 40は、図示せぬ電源系からの供給電圧 Vに基づいて、ソースドライバ 5 0及びゲートドライバ 60に必要な電源電圧を生成し供給する。電圧生成部 40はまた 、供給電圧 Vに基づいて、表示パネル 1における前面基板 25に形成された共通電極 に適正な電圧信号 Vcomを生成し供給する。

[0027] ソースドライバ 50は、 R, G, Bの画像データ信号各々についてのディジタル アナ ログ変換器を有しており、各色の画像データ信号は水平走査期間毎にアナログ変換 され、 1つの水平走査期間において表示すべき画素情報片群 (すなわち 1走査ライン 分（1ゲートラインに係る画素分)の画素情報)を担う画素情報信号群が各色につき生 成される。これら画素情報信号は、各々が所定表示単位としての少なくとも 1つの画 素について呈すべき階調レベルを示す画像信号に相当するものであって、 1の水平 走査期間の始まりから次の水平走査期間が到来するまでの期間又はその内の所定 期間にわたり保持されるとともに、個々に対応するソースバスラインに供給される。な お、ソースドライバ 50に供給されるクロック信号 CLK及び制御信号 Stが、アナログ変 換ゃソースバスラインへの電圧出力等の表示動作における水平走査期間等のタイミ ングを定める基礎となって 、る。

[0028] ゲートドライバ 60は、信号制御部 30からの制御信号 Gcに応じて、表示パネル 1に おけるゲートバスラインを選択的にアクティブにし、例えば所定の高電圧をバスライン に順次又は所定の規定パターンで選択的に供給する。アクティブにされたゲートバス ラインは、それに接続される各 TFTをオン状態にする一方、これらの TFTのソースに は上記画素情報信号が供給されるので、各 TFTは、当該画素情報に応じた電位を そのドレイン及び画素電極を介して対応の液晶媒体部分に付与し、もってその媒体 部分の電界及び液晶分子配向状態を定めることになる。力べして当該走査ライン又は 行に係る画素群全部が同時に上記 1走査ライン分の画素情報に応じて光学変調さ れること〖こなる。

[0029] なお、ソースドライバ 50及びゲートドライノく 60の制御並びに共通電圧信号 Vcomに より表示パネル 1は実際には所謂交流駆動されるが、説明を簡明とするためにここで はその点については言及しないものとする。但し本実施例は、こうした交流駆動の形 態を排除するものではないことに留意すべきである。力かる交流駆動については、特 開 2003— 114647号公報などを参考にすることができる。

[0030] 電圧生成部 40、ソースドライバ 50及びゲートドライバ 60は、表示モードによってソ ース及びゲートラインの駆動形態を変える機能を有している。そのために、図示せぬ システム制御部力 それぞれモード信号 4mが供給され、このモード信号が示すモー ドに応じた出力をなす。モード信号 4mとこれによる各部の駆動形態については以下 においてさらに明ら力となる。ソースドライバ 50にはさらに、画像データにガンマ補正 を施すとともにモードに応じてその補正特性を変更するためのガンマ制御バス Cと

G

結合されている。このガンマ補正についても後述する。

[0031] 次に、ソースドライバ 50の構成を説明する。

[0032] 図 2は、ソースドライバ 50の概略的な構成を機能ブロック図にて示しており、ここに 示される構成は、 RGB画素のそれぞれにっき形成されることに留意された ヽ。

[0033] 電圧生成部 40からの供給電圧 V , Vは、階調電圧生成回路 2に供給される。階調

S P

電圧生成回路 2は、当該表示パネルが必要とする最大数 (本例では 64)の階調電圧 (以下、高電圧力も低電圧までを # 0〜# 63と表記する）を生成するものであり、詳細 は後述する。階調電圧生成回路 2にはまた、図示せぬシステム制御部力も供給され、 画素をどのように駆動するかの表示形態を表す少なくとも 1ビットからなるモード信号 4mに応じた信号 Coが供給される。モード信号 4mは、モードデコーダ 400において 解読され、当該モード信号のビットの値により、 1走査ラインに係る画素の表示に際し 呈示すべき階調レベル数に適合した制御信号 Coに変換される。これにつ 、ては後 に詳述する。さらに階調電圧生成回路 2には、ガンマ制御バス Cを通じ、同じぐンス テム制御部力 表示モードに対応した制御信号が供給される。

[0034] 階調電圧生成回路 2から出力された階調電圧 # 0, # 1, · ··, # 63は、データ解読 及び電圧選択回路 (以下、解読選択回路 (Dec&Sel)と略称する） 30, 31, · ··, 3xの 各入力端に供給される。ここで、 Xは、表示パネル 1の列電極すなわちソースライン S の数である（図 1参照)。解読選択回路 30, 31, · ··, 3xにはまた、データ変換回路 11 力 のいわゆるシリアル—パラレル変換された画素データ信号がそれぞれの選択制 御信号として供給される。解読選択回路は、この選択制御信号に応じて階調電圧の うちのいずれか 1つを選択し、その選択した電圧を対応するソースラインに供給するこ とがでさる。

[0035] データ変換回路（SZP) 11は、入力画像データ信号" data' 〃をシリアルで受信し 取り込む一方で、これを水平走査周期毎にパラレルで出力する機能を有する。より詳 しくは、図 3に示されるように、当該入力画像データ信号 dat は、本例ではブロック 各々が所定表示単位、ここでは 1つの画素の情報としてそれぞれ 6ビットからなる画 素データブロック D , D , D , · ··, D (Xは、 1走査ラインにおける当該所定表示単位

0 1 2

の数又は表示パネル 1のソースラインの数に等しい）の群がドットクロック CLKに同期 して時系列上連続的に順次到来する形態を有し、データ変換回路 11は、この画素 データブロック群を、タイミング信号 Stに基づいて、水平走査期間（H)毎に保持する とともに 1水平走査期間内の画素データブロックの各々をそれら全てを取り込んだ後 の次の水平走査期間において同時に更新出力する。したがって、 6ビットの画素デー タブロック D , D , D , · ··, D

0 1 2 は、図 3に「SZP1の出力」として示されるように、同時 にすなわち並列に出力され、解読選択回路 30, 31, 32, · ··, 3xにそれぞれ入力さ れる。

[0036] 解読選択回路の各々は、力かる 6ビット画素データブロックの並列出力に応じて、対 応する階調電圧を選択する。 1つの画素データブロックがここでは、 64種類の情報の いずれかを表すので、解読選択回路は、その情報を解読し当該解読結果に対応し た階調電圧 # 0, # 1, · ··, # 63のいずれかを選択することが可能である。力かる解 読及び選択の態様は、後述される。

[0037] 力べして画像データ信号 "data' 〃に応じた階調電圧を、水平走査期間毎に更新し つつソースラインに線順次にて出力することができる。但し、本発明による 1つの特徴 によれば、このような水平走査期間毎に階調電圧を出力する形態は、特定のモード、 例えば省電力モードにおいて変更させられる。すなわち、省電力モードにおいては、 通常よりも少ない階調レベル数で表示すべきものとして定められた画素（以下、少階 調画素という）について、一旦その少階調画素に対し階調電圧を出力した後は、後 続する所定数のフレームにおける対応の水平走査期間において階調電圧を出力さ せない形態が採られる。このために、解読選択回路 30, 31, 32, · ··, 3xの出力側に 、それぞれ、ノ ッファアンプ 500, 501, 502, · ··, 50xとこれらの給電をオンオフさせ るスィッチ 5S0, 5S1, 5S2, · ··, 5Sxを設け、モードデコーダ 400力らの制御信号 C に基づいてスィッチ 5S0〜5Sxをオンオフ制御し、予め規定されたシーケンスに従つ て、当該階調電圧非出力の水平走査期間においてバッファアンプの給電をオフとし 、ソースラインに階調電圧が出力されな 、ようにして 、る。

[0038] 制御信号 Cは、通常モードの多階調画素駆動時及び省電力モードの多階調画素 駆動時には例えば高レベルとなってスィッチ 5S0〜5Sxをオンとさせ選択回路 30〜 3xを介した階調電圧 # 0〜# 63のいずれかの出力をする。しかし制御信号 Cは、省 電力モードの少階調画素駆動時には、当該シーケンスに従い最初のフレームでは高 レベルとなってスィッチ 5S0〜5Sxをー且オンとさせ同様の階調電圧出力をなす一 方、その後続する当該シーケンスの残りの所定数フレームでは低レベルを維持しスィ ツチ 5S0〜5Sxをオフとさせ階調電圧 # 0〜 # 63の出力を断とする。そしてこのよう な当該シーケンスにおける動作を繰り返すこととなる。かかる制御信号 Cのレベル切 換は、タイミング信号 Stに基づいて行われる。

[0039] 図 4は、階調電圧生成回路 2の内部構成を概略的に示している。

[0040] 図 4において、階調電圧生成回路 2は、抵抗素子 R〜R の直列回路に基づく分

1 63

圧回路を有し、分圧回路の一端及び他端側にそれぞれ階調電圧の極性を適宜反転 させるためのスィッチ回路 POL— SWB及び POL— SWWが設けられる。喑レベル側 スィッチ回路 POL— SWBの第 1被選択端子は基礎電圧 Vsが供給され、第 2被選択 端子は接地され、非選択端子はスィッチ回路 SWを介して抵抗素子 Rに結合される

0 1

。明レベル側スィッチ回路 POL— SWWの第 1被選択端子は接地され、第 2被選択 端子は基礎電圧 Vsが供給され、非選択端子はスィッチ回路 SW を介して抵抗素子

63

R に結合される。これらスィッチ回路 POL SWB及び POL SWWは、共に制御

63 一 一

信号 Stによって切換制御され、正極性の階調電圧を生成するときはそれぞれ第 1被 選択端子が、負極性の階調電圧を生成するときはそれぞれ第 2被選択端子が選択さ れる。図 4は、正極性の階調電圧を生成する状態を示しており、この場合、（前段)電 圧生成部 40 (図 1参照)からの階調基礎電圧 Vsは、抵抗素子 Rを上側、抵抗素子 R

63を下側に配した分圧回路により分圧される。

[0041] 図に示されるように、これら分圧抵抗素子の共通接続点並びに給電点及び接地点 力もはタップ出力がなされ、この出力各々力も分圧電圧 V〜V が得られる。これら

0 63

分圧電圧は、本例では給電点及び接地点力ゝらの電圧を除き、個々にバッファ増幅器 Aないし A の入力になる。これら増幅器は、入力の分圧電圧に所定の増幅作用（

1 62

本例では入出力比で 1. 0)を施す。接地点からの最低電圧 (例えば最明表示状態に 対応する）と、給電点からの最大電圧 (例えば最喑表示状態に対応する）と、各増幅 器力ゝらの中間電圧とを併せ、最終的に階調電圧 # 0, # 1, · ··, # 63としてソースライ ンへ印加するための電圧を解読選択回路 30〜3xへ供給する。

[0042] 負極性の階調電圧を生成する場合は、スィッチ回路 POL— SWB及び POL— SW Wは図 4とは別の第 2被選択端子を選択するよう制御され、基礎電圧 Vsは、抵抗素 子 R

1を下側、抵抗素子 R

63を上側に配した分圧回路により分圧されることとなる。した がって、制御信号 Stにより、正極性の階調電圧と負極性の階調電圧とを切り換えるこ とができる。力かる切換によって、画素情報信号の交流化を達成することが可能とな る。なお、交流化の別の例としては、極性反転スィッチ POL— SWB及び POL— SW Wを用いずに、図示の Vのポイントに直接基礎電圧 Vsを供給しかつ V のポイントを

0 63 直接接地点と結合しておき、当該 Vのポイントに当該基礎電圧 Vsとして正極性の最

0

大電圧 (+Vs)又は負極性の最大電圧 (-Vs)を、呈すべき極性に合わせて供給す るようにしてちょい。

[0043] 階調電圧生成回路 2における本実施例の特徴は、通常モードのときは全ての階調 電圧 # 0, # 1, · ··, # 63が常に出力される一方、省電力モードのときは、ある水平 走査期間においては全階調電圧を出力するが他の水平走査期間においては階調 電圧の一部、本例では最小電圧 V と最大電圧 Vだけを出力する点である。そのた

63 0

めに、バッファ増幅器 Aないし A の正側電源入力端と増幅器用電源電圧 Vpとの間

1 62

にそれぞれスィッチ回路 SW〜SW を設け、さらにスィッチ POL SWWと抵抗 R

1 62 一 63 との間及びスィッチ POL SWBと抵抗 Rとの間にそれぞれスィッチ回路 SW ， SW 一 1 63 を設け、省電力モードにおいて、全階調電圧出力時に増幅器及び分圧抵抗への給

0

電をオンとしそれ以外の時はオフとして 、る。力かるスィッチ回路のオンオフ動作は、 上述した制御信号 Coを用いて行われる。モード信号 4mが通常モードを示すとき、モ 一ドデコーダ 400は、制御信号 Coが常時例えば高レベルを呈して全てのスィッチ回 路 SW〜SW をオンにするようにする。モード信号 4mが省電力モードを示すとき、

0 63

モードデコーダ 400は、制御信号 Coが通常と同じ階調レベル数で表示すべきものと して定められた画素（以下、多階調画素という）〖こ係る水平走査期間において同じく 高レベルを呈して全てのスィッチ回路 SW〜SW をオンにする一方、上記少階調

0 63

画素に係る水平走査期間においては低レベルを呈して全てのスィッチ回路 SW〜s

0

W

63をオフにするようにする。これにより、省電力モードの少階調画素に係る水平走 查期間では、正極又は負極性最大電圧 Vによる最喑表示をなすための階調電圧 #

0

0と正極又は負極性最小電圧 V による最明表示をなすための階調電圧 # 63のみ

63

が解読選択回路 30〜3xに出力されることになる。

一方、解読選択回路 30〜3xも、階調電圧生成回路 2に連動した動作を行う。すな わち、通常モードのときは常に全ての階調電圧 # 0〜 # 63を対象としてこれらのうち の 1つを画素データに応じて選択する。また、省電力モードのときは、ある水平走査 期間にお 1、ては同様に全ての階調電圧 # 0〜 # 63から選択するが、他の水平走査 期間にお ヽては階調電圧の一部、本例では最大階調電圧 # 0及び最小階調電圧 # 63のどちらかを選択する。選ばれるのが最小階調電圧か最大階調電圧かは、元の 画素データの内容に拠る。すなわち、当該画素データが最喑値に近いものであれば 最大階調電圧が選ばれ、最明値に近いものであれば最小階調電圧が選ばれる。こ のように、省電力モードにおいては、解読選択回路 30〜3xは全階調電圧からの選 択と最小及び最大階調電圧力 の選択とに態様を切り換えるが、このような選択態様 の切り換えは、解読選択回路自体が制御信号 Coを受信し、この制御信号の値に応 じて動作することによって達成される。すなわち、上記例に倣えば、各解読選択回路

30〜3xは、制御信号 Coが高レベルを呈するときは全階調電圧のいずれかを選択し 、低レベルを呈するときは最大階調電圧 # 0及び最小階調電圧 # 63のどちらかを選 択する。そして、制御信号 Coが高レベルを呈するときは、各画素データ（D , D , D

0 1 2

, · ··, D )の 6ビット全てを対象として解読して当該データが示す値 0から 63の値のい ずれかに対応した選択動作をなす。一方、制御信号 Coが低レベルを呈するときは、 画素データの最上位ビットのみを対象として解読し、当該最上位ビットが例えば" 0〃 ならば値 0として" 1〃ならば値 63として、対応する最大階調電圧又は最小階調電圧を 選択するのである。

[0045] これは解読選択回路 30〜3xを省電力モードに適合させて構成する場合であるが、 別の例としては、制御信号 Coを解読選択回路 30〜3xに入力せず、省電力モードに おける少階調画素駆動時には制御信号 Coに応じて変換回路 11の前段又は直後に おいて予め各画素データブロック（D , D , D , · ··, D )の最上位ビットをその他の下

0 1 2

位ビットに転写するなどのデータカ卩ェをしておくようにしてもよい。すなわち、入力画 素データの値力 S"000000"〜"011111"の範囲は全て値" 000000"として扱!、これ が例えば最大階調電圧 # 0に対応することになり、入力画素データの値" 100000" 〜"111111"の範囲は全て値" 111111"として扱 、これが例えば最小階調電圧 # 6 3に対応する、というものである。この場合、解読選択回路 30〜3xは、従来と同様の 構成で済むことになる。

[0046] 力べして省電力モードにおいては常に全階調レベルで画素を駆動する形態をとら ず、全階調レベルの駆動と 2階調レベルの駆動とを混在させることができる。このよう にすることにより、上述した増幅器 Aないし A 及び分圧抵抗 R〜R を稼動、すな

1 62 1 63

わち給電させる頻度が減るので、消費電力が削減されることになる。力かる省電力モ ードの表示領域上の駆動態様は、図 5に示される。

[0047] 図 5は、画素をマトリクス状に模式的に示しており、各升は画素に対応し、当該画素 が多階調画素であれば「F」が記され少階調画素であれば空白とされて 、る。

[0048] 図 5 (a)は、空白の少階調画素における 2階調レベルの駆動を 1走査ライン分、「F」 の多階調画素における全階調レベルでの駆動を 3走査ライン分行う態様の一例を示 しており、 2階調レベルの駆動を 1走査ライン分行った後は全階調レベルでの駆動を 3走査ライン分行うことが繰り返される。この態様は、 2階調レベルの駆動の割合が 25 パーセントであり、同じ割合を有する他の例としては、 2階調レベルの駆動を 2走査ラ イン分行った後に全階調レベルでの駆動を 6走査ライン分行うことを繰り返すものなど もめる。

[0049] 図 5 (b)は、 2階調レベルの駆動と全階調レベルでの駆動とを走査ライン毎に交番さ せて行う態様を示している。この態様は、 2階調レベルの駆動の割合が 50パーセント であり、同じ割合を有する他の例としては、 2階調レベルの駆動を 2つの走査ライン分 行った後に全階調レベルでの駆動を同じ数の走査ライン分行うことを繰り返すもの（ 図 5 (1/ ) )もある。

[0050] 図 5 (c)は、 2階調レベルの駆動を 3走査ライン分、全階調レベルでの駆動を 1走査 ライン分行う態様の一例を示して 、る。 2階調レベルの駆動を 3走査ライン分行った後 は全階調レベルでの駆動を 1走査ライン分行うことが繰り返される。この態様は、 2階 調レベルのみの駆動の割合が 75パーセントであり、同じ割合を有する他の例として は、 2階調レベルのみの駆動を 6走査ライン分行った後に全階調レベルでの駆動を 2 走査ライン分行うことを繰り返すものもある。

[0051] 図 5には 2階調レベルの駆動の割合が 25%, 50%及び 75%のものを代表的に示 しているが、これ以外のパーセンテージのものも、またその多階調画素と少階調画素 の配置も種々様々なものを採用することができる。

[0052] 力べして本実施例においては、省電力モードにおいて多階調画素と少階調画素と を混合させて表示しているので、少階調画素の駆動時に上記増幅器 A〜A 及び

1 62 分圧抵抗 R〜R の電力消費がなくなり、全体の消費電力を低減することが可能とな

1 63

る。し力も、元の画素データに対して粗い階調割り当てをして実際に用いられる階調 電圧を生成しソースラインに出力することにより、元の画素データに応じて少階調画 素の値を定めているので、元の画素情報に無関係に一定の値を一部の所定画素に 割り当てる従来技術に比べて全体の画像内容の視認性を向上させることができる。 また、多階調画素に対してはフレーム期間毎に対応する階調電圧を出力させるが、 図 2に示されるスィッチ 5SO〜5Sxのバッファアンプ 501〜50xの給電オンオフ制御 及びゲートドライバ 60からゲートライン Gl〜Gyへ供給されるゲート信号の出力制御 によって、少階調画素の駆動時には、一旦その少階調画素に対し階調電圧を出力し た後は、当該出力から 1フレーム期間が過ぎても同じ少階調画素に対し当該階調電 圧を更新出力すなわちリフレッシュさせな 、ようにして 、る。リフレッシュさせな 、期間 は所定数フレームにわたる。通常モード及び省電力モードにおける多階調画素駆動 時には、制御信号 Cが高レベルを呈するので、スィッチ 5S0〜5Sxがオンとなり解読 選択回路 30〜3xからの選択された階調電圧がソースライン Sl〜Sxに中継される。 一方、省電力モードにおける少階調画素駆動時には、制御信号 Cが所定シーケン スにおける例えば初期の時点でのみ高レベルとなり、スィッチ 5S0〜5Sxをオンとし て解読選択回路 30〜3xからの選択階調電圧をソースラインに中継させるが、その後 は低レベルとなりスィッチはオフとなり解読選択回路 30〜3xからの選択階調電圧は ソースラインに中継されない。この階調電圧の非中継を所定期間続けた後は、再び 制御信号 Cが高レベルとなり、上記動作を繰り返すこととなる。これに連動する形で、 ゲートドライバ 60は、制御信号 Cの低レベル期間に対応して当該水平走査期間に 対応するゲート信号を非出力とする。すなわち、少階調画素に係るゲートラインに対 しては、そのゲートラインを選択するためのゲート信号を出力するタイミングが到来し たときでも、制御信号 Cが低レベルであれば、当該ゲート信号を出力しない。一方、 制御信号 Cが高レベルのときの少階調画素に係るゲートライン及び多階調画素に係 るゲートラインに対しては、対応するゲート信号を出力する。このように、制御信号 C が低レベルのときには、少階調画素に関連するゲートラインを飛び越し (走査又は選 択せず)、多階調画素に関連するゲートラインを走査する (選択する）、という非リフレ ッシュ動作適応型の行電極選択動作が達成される。

[0053] したがって、省電力モードにおける少階調画素は、多階調画素よりも長い間隔です なわち低いレートで階調電圧の出力（リフレッシュ）力なされることになる。

[0054] これにより、省電力モードにおいてバッファアンプ 500〜50xを使う頻度が下がり、 これらに消費される電力を節減することが可能となる。階調電圧のリフレッシュが行わ れな 、場合、ソースライン及び TFTのドレイン並びに画素電極を通じて印加された液 晶層の電界は、徐々にその印加当初の状態力 逸れていくが、少階調画素用の階 調電圧は、元の画素情報の階調電圧に対して本来的に比較的大きな誤差をとりうる ものであり、表示画像に与える影響は少ない場合が多いと想定される。力べして、かか る低レートのリフレッシュ動作は、省電力モードの表示画像に極めて適合したものとな る。ここで、リフレッシュ動作させない所定期間は、静止画の画像信号の 2フレーム期 間以上とすることができる。なお、上述したようなゲート信号の非出力によっても、当 該信号をアクティブとするエネルギが不要となるので、省電力化に寄与することにな る。

[0055] 図 6は、かかる省電力モードのリフレッシュ動作態様の一例を示しており、この例で は図 5に倣って図 6の左側に示される多階調画素と少階調画素の配置関係をもって 画素を駆動することを前提として 、る。

[0056] 図 6の中央には、代表的に表示領域の第 1の走査ライン (L1)力も第 16走査ライン（ L16)に係る画素が呈しうる明暗表示が模式的に示され、図 6の右側には、これら走 查ラインに係る画素に対する駆動内容を時系列的にフレーム毎に表している。

[0057] いま、走査ライン L1〜L 16に係る全ての画素を最喑表示させるための画素データ が供給された場合を考える。この場合、このシーケンスの第 1フレームでは全走査ライ ンにっきリフレッシュ、すなわちスィッチ 5SO〜5Sxがオンとされてバッファアンプ 500 〜50xの給電がなされ最喑表示に対応する階調電圧 # 0がソースライン Sl〜Sxに 供給される。図 6の右側の表における「第 1フレーム」の列は、走査ライン毎に欄が区 切られ、各欄に「R」が記されており、このようなリフレッシュ動作がなされていることを 表している。第 1フレームでは、全ての走査ラインにつきリフレッシュがなされるものの 、階調電圧の極性は走査ライン毎に交互に替えられる。カゝかる極性は、「R」に付した 「（ + )」， 「（一；)」によって示される。したがって、第 1フレームの走査ラインに係る画素 につ ヽては、正極性と負極性とで交番させられながら階調電圧がソースラインに供給 されることが分かる。このような駆動極性の交番は、例えば共通電極に供給される電 圧信号 Vcom (図 1参照）を交流化することによって達成される。

[0058] 第 2フレームでは、走査ライン LI, L4, L7, L10, L13及び L16 (以下、高率リフレ ッシユラインという）の画素がリフレッシュされる力 その他の走査ライン（以下、低率リ フレッシュラインという）の画素はリフレッシュされず第 1フレームのリフレッシュによって 出力された階調電圧に応じた電界を液晶画素セルが保持することとなる。かかる保 持状態を図では「→」で示している。なお、第 2フレームにおいて高率リフレッシュライ ンの画素は、第 1フレームの駆動極性とは異なるものとされ、さらに高率リフレッシュラ インのうち空間的に隣接する一方の走査ラインの画素と他方の走査ラインの画素との 間でも駆動極性が異なるものとされる。

[0059] 第 3フレームも同様に高率リフレッシュラインの画素がリフレッシュされ、低率リフレツ シュラインの画素はリフレッシュされない。但し、高率リフレッシュラインの画素は第 2フ レームとは異なる駆動極性を呈して 、る。

[0060] 第 4〜第 6フレームにお!/、ては、第 1〜第 3フレームと同じように、最初のフレームは 全走査ラインの画素がリフレッシュされその後の 2フレームは高率リフレッシュラインの 画素がリフレッシュされこれ以外は保持される。但し、第 4〜第 6フレームにおける画 素のリフレッシュの駆動極性は、第 1〜第 3フレームとは異なる駆動極性が規定される

[0061] 第 6フレームの後は、シーケンスの初めに戻り（迂回矢印参照）、再び第 1フレーム における動作が開始され、以降、同じ動作を繰り返すこととなる。

[0062] このようなリフレッシュ Z保持の画素駆動によって、得られる表示画像は、中央の図 の如くである。すなわち、ここでは全ての走査ラインの全ての画素に最喑表示の駆動 をなすのであるが、高率リフレッシュライン LI, L4, L7, LIO, L13及び L16の画素 は、毎フレーム、最大階調電圧 # 0をもってリフレッシュされるので当該最大階調電圧 に厳格に対応する最喑状態を呈し（図ではクロスハッチングで示している）、低率リフ レッシュラインの画素はリフレッシュの回数が減らされ 3フレームにっき 1度のリフレツ シュしかなされないので、リフレッシュ（例えば第 1フレームでのリフレッシュ）力も時間 経過とともに最喑状態には近いものの最喑力 若干逸れうる状態を呈する（図ではシ ングルハッチングで示している）。このような最喑状態力も逸れる現象は、画素電極に 関連する容量成分の低下や TFTの漏れ電流の発生に起因するものである。

[0063] 以上の例は、全ての走査ラインの全ての画素に最喑表示の駆動をなすものとして 説明したが、全ての走査ラインの全ての画素に最明表示の駆動を行う場合は、高率 リフレッシュライン LI, L4, L7, LIO, L13及び L16の画素は、当該最小階調電圧 # 63に厳格に対応する最明状態を呈し、低率リフレッシュラインの画素は最明から 若干逸れうる状態を呈する。また、全ての走査ラインの全ての画素に中間的明度表 示の駆動を行う場合は、高率リフレッシュラインの画素は当該中間的階調電圧に厳 格に対応する階調レベルを呈し、低率リフレッシュラインの画素は当該最大又は最小 階調電圧に対応する階調レベルから若干逸れうる状態を呈することとなる。

[0064] なお、直感的に理解をし易くするために、図 6の中央にいわば縞模様の画像を示し たが、実際はこれほど極端ではなぐ画像内容の概要を把握することを主目的とする 表示モードにおいて低率リフレッシュラインの画素の表示品位低下は十分無視する ことのできるものである。また、全ての走査ラインの全ての画素に同じ最喑又は最明 表示の駆動をなす場合に、図 6の中央に示されるような視覚的縞模様を防止するた めに、次のような工夫をすることも可能である。

[0065] 図 7は、画素電極に印加される画素電圧とこれに応じて表示装置が呈する輝度との 関係を示している。横軸の画素電圧は、ソースラインを通じて印加される階調電圧に よって決まる。縦軸の輝度は、最小輝度を 0パーセント、最大輝度を 100パーセントと して示している。図から分かるように、総体的に画素電圧が高くなるほど輝度が低下 する力 画素電圧の低レベル範囲と高レベル範囲において輝度の飽和領域が存在 する。画素電圧が OVから約 0. 8Vの範囲では輝度はほぼ 100パーセントのまま変わ らず、画素電圧が約 3. 8Vを超える範囲では輝度はほぼ 0パーセントのまま変わらな い。

[0066] いま、全ての走査ラインの全ての画素に同じ最喑表示の駆動をなす場合、低率リフ レッシュラインの画素に対して供給する階調電圧を、例えば画素電圧の 4. OVに対 応する値に設定すると、第 1フレームにおいて当該低率リフレッシュラインの画素が 4 . OVで駆動され、その後第 2,第 3フレームにおいてこの 4. OVから次第に画素電圧 が低下することとなる。しかしながら、最初のリフレッシュで用いた 4. OVの画素電圧 は、輝度特性の高レベル飽和領域 Aにおいて十分高い値に入るものなので、例えば 第 2フレームの保持状態により 3. 9V、第 3フレームの保持状態により 3. 8Vとなった としても、輝度は 0パーセントを維持することになる。

[0067] また、全ての走査ラインの全ての画素に同じ最明表示の駆動をなす場合、低率リフ レッシュラインの画素に対して供給する階調電圧を、例えば画素電圧の ovに対応す る値に設定すると、第 1フレームにおいて当該低率リフレッシュラインの画素が OVで 駆動され、その後第 2,第 3フレームにおいてこの OVから次第に画素電圧が上昇す ることとなる。し力しながら、最初のリフレッシュで用いた OVの画素電圧は、輝度特性 の低レベル飽和領域 Bにお 、て十分低!、値に入るものなので、例えば第 2フレーム の保持状態により 0. 2V、第 3フレームの保持状態により 0. 4Vとなったとしても、輝 度は 100パーセントを維持することになる。

[0068] このように、低率リフレッシュラインの画素を、輝度特性の飽和領域にぉ 、てその臨 界点（上記例では 3. 8V, 0. 8V)力も十分離れた位置の画素電圧で駆動することに より、リフレッシュレートを落としても最喑又は最明の同じ輝度を保てるようにすること が可能となる。力べして図 6の中央に示したような視覚的縞模様を回避することができ る。

[ガンマ補正]

[0069] 本実施例のもう 1つの特徴は、図 4にも示されるように階調電圧生成回路 2における 分圧抵抗 R〜R

1 63が可変抵抗型とされ、それぞれの制御端に抵抗制御信号が供給 され、抵抗制御信号に応じた抵抗値を呈する点である。これら抵抗制御信号は、ガン マ制御バス Cを通じて供給され、通常モードと省電力モードとで適用されるガンマ補

G

正特性が変更されるのに合わせてそれぞれのモードの補正特性が各分圧抵抗値に おいて実現するような値が設定される。また、以下で明らかとなるように、省電力モー ドにおいてそのサブモード毎に少階調画素に呈させるべき階調レベル数が変更可能 なものである場合には、サブモード毎にガンマ補正特性を変えるようにすることもでき る。このようにすることによって、少階調画素を含む表示画像の品質ないしはその内 容の視認性を効率的に向上させることが可能となる。

[0070] なお、本発明は、例えば図 5に「原画像」として示されるような表示領域を 1つの画 像オブジェクト（ここでは小児の上半身及びその背景部）を表示する領域として用い、 この表示領域における画像全体を、多階調画素と少階調画素とを離散的に混合させ て形成するものであり、表示領域を多階調画素で表示する領域と少階調画素で表示 する領域とに 2つに分けてそれぞれ別の画像オブジェクトを表示する技術とは異質な ものであることに留意すべきである。

実施例 2

[0071] 以上は、省電力モードのときに最大電圧と最小電圧との 2つの階調電圧によって少 階調画素を駆動した例であり、 RGB画素のそれぞれにっき 2つの階調レベルが用い られると全部で 8色の表現が可能である。しかし、このように少階調画素の駆動電圧 を 2つに限定することはなぐ通常モードにおける階調電圧の数よりも少ない数であれ ば、 3以上の階調電圧を設定することができる。

[0072] 図 8は、第 2の実施例による階調電圧生成回路 2Aを示しており、図 4に示されるよう な 2階調電圧出力の構成に加えて省電力モードにおいて 3つの階調電圧を出力する 構成を含んでいる。

[0073] 本実施例では、最大及び最小階調電圧 # 0, # 63の他にこれら電圧の丁度中位 の電圧を省電力モード時の階調電圧として出力するために、最大電圧力も数えて 32 番目の出力ライン（# 31)と給電点 (Vs)との間にスィッチ回路 SW と抵抗 R との

311 1 -31 直列回路が接続され、同出力ラインと接地点との間に抵抗 R とスィッチ回路 SW

32-63 3 との直列回路が接続される。スィッチ回路 SW 及びスィッチ回路 SW の制御端

10 311 310 には、第 2の制御信号 Cが供給される。なお、図 8は、簡明とするために、図 4に示し

A

たような交流化の構成を省略して示して 、る。

[0074] 省電力モードの第 1サブモードは、制御信号 Coも制御信号 Cも低レベルとなり、図

A

4の構成と同様の 2階調電圧出力動作が行われる。

[0075] 省電力モードの第 2サブモードにおいては、制御信号 Coは低レベルとなり、図 4を 参照して説明したような最大及び最小階調電圧 # 0, # 63を出力し増幅器 A〜A

1 62 及び分圧抵抗 R〜R に電力を供給しない。しかし同時に、制御信号 Cは高レベル

0 62 A

となり、スィッチ回路 SW 及びスィッチ回路 SW をオンとさせる。これにより、抵抗

311 310

R と抵抗 R とが分圧回路を形成し、電圧 Vsと接地電位との略平均レベルの

1 -31 32-63

電圧が階調電圧 # 31として導出されることになる。なお、抵抗 R と抵抗 R の

1 - 31 32- 63 比は、抵抗素子 R〜R

1 31の合計抵抗値と抵抗素子 R 〜R

32 63の合計抵抗値の比に匹 敵するものとするのが好ま 、。

[0076] 力べして、この第 2サブモードにおいては、制御信号 Coが低レベル、制御信号 Cが 高レベルとなって 3つの階調電圧 # 0, # 31, # 63が出力されることになる。この場 合にも、抵抗素子 R〜R 及び増幅器 A〜A には電力が供給されないので、消費

1 63 1 62

電力の低減が図られることになる。なお、制御信号 Cはモードデコーダ 400により生

A

成されるものであり、モード信号 4mが省電力モードの第 1サブモードを示す場合に は制御信号 Co及び Cは低レベルとされ、省電力モードの第 2サブモードを示す場

A

合には、制御信号 Coが低レベル、制御信号 Cが高レベルとされる。

A

[0077] 第 2サブモードにおいて得られる 3つの階調電圧 # 0, # 31, # 63は、解読選択回 路 30〜3xに供給される。そして解読選択回路は、同様に制御信号 Co及び C に従

A

つて階調電圧 # 0, # 31, # 63のうちから選択するように動作する。これにより、ソー スライン Sl〜Sxには最小、最大及び中位の階調電圧のうち選択されたいずれかの 電圧が供給されることになる。

[0078] 省電力モードにおいては、適宜状況に合わせて第 1サブモードと第 2サブモードと を切り換えるようにしてもよい。例えば、当該表示装置の適用されるシステムに備わる ノ ッテリの充電レベルが満充電レベルから 1段階だけ低い場合には省電力モードに 移行して先ず第 2サブモードによる表示を行い、さらに電力消費が進んで当該満充 電レベル力 2段階低くなると、第 1サブモードによる表示を行うようにすることができ る。これにより、ノ ッテリの充電レベルが低くなるほど粗い画像になりかつ電力消費の 少ない表示形態を採ることができる。これはまた、ユーザに当該充電状態を知らせる 手段としても有効となる。なお、サブモードの切り換えは、ノ ッテリの充電レベルに応 じて行うことのみならず、ユーザ指定や予め設定した計時動作その他適用システムに 適合する制御に合わせて行うようにすることも可能である。

[0079] 第 2サブモードにおいては、 3つの階調電圧により少階調画素を駆動するので、 RG B画素のそれぞれにっき 3つの階調レベルが用いられると全部で 27色の表現が可能 である。図 5の右側に示した「27色画像」は、力かる 27色により表示される画像を示し ており、同図の (a) , (b) , (b' ) , (c)においてそれぞれの多階調及び少階調画素の 配列パターンにおいて得られる画像が示される。

[0080] なお、省電力モードにおいて 4つ以上の階調電圧を出力するサブモードをさらに設 けるようにしてもよい。いずれのサブモードにおいても省電力を達成するために、基 本的に、出力すべき階調電圧に不要な分圧抵抗及び増幅器を当該階調電圧生成 回路において不稼動とすることが望まれる。力かる思想に基づくことにより、当業者で あれば幾つものサブモードを構築することができる。因みに本願と同一出願人による 特開 2003— 228348号公報〖こは、階調電圧の出力数を種々変更する技術が開示 されており、これち参考〖こすることができる。

実施例 3

[0081] 以上は、全階調画素の駆動と少階調画素の駆動とを走査ラインを単位として切り換 えるものであるが、画素を単位として切り換えるようにしてもょ 、。

[0082] 図 9は、第 3実施例によるソースドライバ 50Bの概略構成を示しており、改変された モードデコーダ 400Bは、モード信号 4mに応じてバッファアンプの給電制御スィッチ 5Sl〜5Sxを個別にオンオフ制御するためのビットを含む制御信号 C 〜C を生成

00 Ox する。この制御信号 C 〜C はまた、解読選択回路 30〜3xにそれぞれ供給され、

00 Ox

当該解読選択回路における階調電圧の選択状態を指定するための他のビットを有 する。

[0083] このソースドライバ 50Bにおいて用いられる階調電圧生成回路 2Bは、図 4に示され る構成において制御信号 Coを用いず制御信号 Coを入力とするスィッチ回路を全て 取り除き電源ラインを直接、抵抗又は増幅器に給電する形を採っている。したがって 、階調電圧生成回路 2Bは、いずれのモードにおいても常にその分圧抵抗及び増幅 器が稼動する構成となって 、る。

[0084] 力かる図 9の構成によって実現される省電力モードの表示領域上の駆動態様は、 図 10に示される。

[0085] 図 10は、図 5と同様に表されたものであり、図 10 (a)は、空白の少階調画素におけ る 2階調レベルの駆動と「F」の多階調画素における全階調レベルでの駆動とを画素 毎に交互に切り換えた走査ライン (少階調画素混在ライン)と、全階調レベルの駆動 を全ての画素につき行った走査ライン (多階調画素ライン）とを、交互に繰り返す態様 を示している。この態様は、 2階調レベルの駆動の割合が図 5 (a)と同じ 25パーセント であり、同じ割合を有する他の例としては、少階調画素混在ラインを 2回続けて実現 した後に多階調画素ラインを 2回続けて実現することを繰り返すものなどもある。 [0086] 図 10 (b)は、少階調画素混在ラインを繰り返すものであるが、隣接する走査ライン の同じ列にぉ 、て 2階調レベルで駆動する画素が続かな 、ようにしており、列方向に おいて少階調画素と多階調画素とが交番する態様を示している。換言すれば、少階 調画素の上下左右には多階調画素が配されず、多階調画素の上下左右には少階 調画素が配されず、どちらも対角方向において連続的に現れる形態である。この態 様は、 2階調レベルの駆動の割合が図 5 (b) , (1 )と同じ 50パーセントである。

[0087] 図 10 (c)は、少階調画素混在ラインと全ての画素につき 2階調レベルの駆動をなす 少階調画素ラインとを交互に呈させる態様を示している。この態様は、 2階調レベル のみの駆動の割合が図 5 (c)と同じ 75パーセントであり、同じ割合を有する他の例と しては、少階調画素混在ラインを連続して 2回呈せしめ、その後に少階調画素ライン を連続して 2回呈せしめるものもある。

[0088] 再び図 9に戻り、図 10 (b)の駆動形態を実現する場合の動作を説明する。

[0089] この場合、モードデコーダ 400Bは図 10 (b)の駆動形態を示すモード信号を受信 する。これによりモードデコーダ 400Bは、ある先行する走査ラインの階調電圧出力期 間においては、制御信号 C 〜C の所定のビットにより、少階調画素用の階調電圧

00 Ox

を選択する第 1の状態と多階調画素用の階調電圧を選択する第 2の状態とに解読選 択回路 30〜3xのそれぞれを個別に設定する。本例では、解読選択回路 30が階調 電圧 # 0, # 63のどちらかを選択する第 1状態に、解読選択回路 31が全階調電圧 # 0〜 # 63の 、ずれかを選択する第 2状態に、 · · '解読選択回路 3xが全階調電圧 # 0〜# 63のいずれかを選択する第 2状態に設定される。これと同時に、制御信号 C

00

〜C の別の所定ビットは、スィッチ 5SO〜5Sxをオンにしバッファアンプ 500〜50x

Ox

を給電する。これにより、階調電圧 # 0, # 63から選択された階調電圧と階調電圧 # 0〜 # 63から選択された階調電圧とがソースラインすなわち画素毎に空間的に交互 に現れる形で出力される。

[0090] これに引き続く別の走査ラインの階調電圧出力期間においては、モードデコーダ 4 OOBは、制御信号 C 〜C の所定のビットにより、少階調画素用の階調電圧を選択

00 Ox

する第 1の状態と多階調画素用の階調電圧を選択する第 2の状態とに解読選択回路 30〜3xのそれぞれを、今度は当該第 1状態と第 2状態とを直前の走査ラインの階調 電圧出力期間とは逆にして、個別に設定する。本例では、解読選択回路 30が階調 電圧 # 0〜 # 63の 、ずれかを選択する第 2状態に、解読選択回路 31が階調電圧 # 0, # 63のどちらかを選択する第 1状態に、…解読選択回路 3xが階調電圧 # 0, # 6 3のどちらかを選択する第 1状態に設定される。そして制御信号 C 〜C の別の所定

00 Ox ビットは、スィッチ 5S0〜5Sxをオンにしバッファアンプ 500〜50xを給電する。これ により、階調電圧 # 0, # 63から選択された階調電圧と階調電圧 # 0〜# 63から選 択された階調電圧とが画素毎に空間的に交互に現れる形で、し力も今度は前回とは 逆に現れる形で出力される。

[0091] 以上説明した先行の走査ラインと後続の走査ラインとにつ!/、ての動作を繰り返すこ とにより、図 10 (b)に示される形態の駆動が達成される。

[0092] ここでは、対象の走査ラインが切り替わる度に解読選択回路 30〜3xのそれぞれの 選択状態を第 1状態及び第 2状態の組み合わせを変えるようにしているが、ある走査 ラインについては第 1状態と第 2状態とが画素毎に交互に現れるようにし別の走査ラ インについては全ての階調電圧のうちから選択出力するように制御することにより、図 10 (a)の駆動形態を実現できる。また、ある走査ラインについては第 1状態と第 2状態 とが画素毎に交互に現れるようにし別の走査ラインにっ 、ては第 1状態のみ現れるよ うに（すなわち全て少階調画素の駆動がなされるよう）制御することにより、図 10 (c) の駆動形態を実現できる。

[0093] 図 5及び図 10には代表的な例のみ挙げた力 以上の説明によって導かれる技術を 種々応用することによって様々な形態の駆動を行うことができる。単に表示領域にお ける多階調画素と少階調画素の配置の形態だけでなぐ時系列上も当該配置形態を 変えながら表示することもできる。例えば、図 5 (b)に示される駆動をなすフレームと図 10 (b)に示される駆動をなすフレームとを混在ないし交番させることも可能であるし、 2種類に限らず 3種類以上のフレームによりシーケンスを構成することも可能である。

[0094] 本実施例においては、階調電圧生成回路 2Bにおける分圧抵抗及び増幅器を常に 稼動するので、図 4及び図 8を参照して説明した構成のようなこれらに消費される電 力の削減効果を期待することはできない。し力しながら、図 10 (c)の如き駆動形態に おいては 1走査ラインの画素が全て少階調画素として駆動される場合は、対応するバ ッファアンプの給電をオフとしゲートラインを飛び越し走査してリフレッシュレートを下 げることができるので、この点につき消費電力削減効果を期待することができる。また 、図 10の (a)及び (b)の如き駆動形態の場合でも、図 11に示されるような構成を解読 選択回路の出力側に採用することにより、消費電力の削減が図れる。詳述するに、図 11においては、バッファアンプ 5SO〜5Sxの出力とソースライン Sl〜Sxとの間に 3ス テートスィッチ 6S0〜6Sxがそれぞれ介挿される。各 3ステートスィッチは、 3つの被 選択端子に電源電圧 Vs、バッファアンプ出力、接地点がそれぞれ結合され、非選択 端子がソースラインに結合されるように構成される。また、 3ステートスィッチ 6S0〜6S Xの制御端子には、上記制御信号 C 〜C の所定のビットがそれぞれ供給される。こ

00 Ox

のような構成の出力段によれば、多階調画素を駆動するときは、ノッファアンプをォ ンとするとともに 3ステートスィッチがバッファアンプの出力を選択するように制御され る一方、少階調画素 (この場合 2階調レベルの画素）を駆動するときには、バッファァ ンプをオフとするとともに 3ステートスィッチが電源電圧 Vs又は接地点電位を選択す るように制御される。したがって、少階調画素駆動時にオフとなったバッファアンプの 消費電力が削減されることとなる。なお、 3ステートスィッチ 6S0〜6Sxに供給される 制御信号 C 〜C の所定のビットは、画素データに応じた値を有し、 3ステートスイツ

00 Ox

チが当該画素データに応じて電源電圧 Vsか又は接地点電位を選択することとなる。

[0095] また、図 10に示される画素ベースの駆動は、図 5に示される走査ラインベースの駆 動に比べて、多階調画素と少階調画素とを木目細力べ混合することができるので、得 られる合成画も（画像オブジェクトにもよるが）概して原画像に近いものが得られる、と いう側面もある。

[0096] 図 10に示される駆動形態において少階調画素を 3つ以上の階調レベルで表示す るようにすることも、前述したように段階的に階調レベル数を変えることも勿論可能で ある。この場合、解読選択回路 30〜3xは、制御信号 C 〜C に応じて全ての階調

00 Ox

電圧を選択する状態か当該 3つ以上の階調電圧を選択する状態かが当該段階に応 じて設定されること〖こなる。

実施例 4

[0097] 以上は、少階調画素の値を元の画素の値から一義的に、すなわち元の 1画素の値 力 単に階調割り当てを粗くして対応する 1つの少階調画素の値を得るようにしてい る力 以下のようにディザリング処理を用いて少階調画素の値を得てもよい。ここで適 用されるディザリング処理は、概して、元の複数の画素の値力 例えばその平均値に 応じた密度で当該画素の領域に濃淡の画素を分布させた結果得られる個々の画素 の値を導き出すものである。

[0098] 図 12は、ディザリング処理の基本的態様を模式的に示しており、 (A)は 2 X 2画素 ブロックを処理の単位とした例、（B)は I X 4画素ブロックを処理の単位とした例、（C) は 1 X 2画素ブロックを処理の単位とした例である。

[0099] いずれの例においても、入力の所定ブロックの画素の値を受け取ると、これらの平 均をとり、得られる平均値に応じた密度で出力の当該ブロックの画素における最喑値 (又は最明値)の分布が規定される。図の右側には、力かる出力の分布状態が示され ており、右へ行くほど当該ブロックの領域における最喑画素の密度が高くなり明度が 低下する。最喑画素の全くない状態力 最喑画素により全て支配される状態まで、出 力として (A)及び (B)は 5つの状態、（C)は 3つの状態を採りうる。このように、個々に 値を有していた入力の所定ブロックの画素から、そのブロック全体の領域の明度相当 値が割り出され、当該明度相当値に応じて当該ブロック内の最喑及び最明画素の分 布状態を定めることにより、最喑及び最明の 2つ階調レベルだけで当該画素ブロック 全体の領域における 3つ以上の階調レベルを表現することができる。

[0100] 図 13は、カゝかるディザリング処理を適用した本発明の実施例によるソースドライバ 5 OCを示している。

[0101] 図 13においては、ディザリング処理回路 111が設けられ、これに画像データ data' が供給される。ディザリング処理回路 111はまた、クロック信号 CLK及びタイミング信 号 Stが供給され、これに基づいた画像データ data' の入出力制御が規定される。デ ィザリング処理回路 111は、入力される画像データを逐次取り込むとともに、上述した ようなディザリング処理を所定画素ブロック毎に行う。ディザリング処理回路 111は、こ れにより得られる画素データを 1フレーム分蓄積するメモリ機能も有する。

[0102] 図 13の構成はまた、データ変換回路 11に代え、画像データ data' を逐次取り込ん で 1フレーム分の画素データを蓄積するバッファメモリ 110を採用している。さらに、こ のバッファメモリ 110の出力とディザリング処理回路 111の出力とのどちらかを画素デ 一タブロック毎に選択するセレクタ 120, 121 , · ' · 12χが設けられ、これらセレクタの出 力が解読選択回路 30〜3χの入力とされる。

[0103] セレクタ 120〜12χの選択制御端には、モードデコーダ 400Cからの制御信号 C

D

が共通に供給される。モードデコーダ 400Cは、モード信号 4mが省電力モードのい ずれかのサブモードを示す場合、少階調画素を駆動するための水平走査期間にお いて制御信号 Cを高レベルとしそれ以外の水平走査期間においては低レベルとす

D

る。セレクタ 120〜12xは、これに応答して、制御信号 Cが高レベルのときはディザリ

D

ング処理回路 111の出力を、低レベルのときはバッファメモリ 110の出力を解読選択 回路 30〜3xに中継する。

[0104] 力かる構成に基づき、例えば図 12の（A)に示される処理手法を用い図 14の（b)に 示される駆動形態を実現する場合には、バッファメモリ 110において同図（b )に示さ

00 れるように多階調画素の画素データを 1フレーム分形成する一方、ディザリング処理 回路 111にお 、て同図（b )に示されるように少階調画素の画素データを 1フレーム

01

分形成し、先行の走査ラインについてはディザリング処理回路 111から得られる画素 データを、後続の走査ラインにっ 、てはバッファメモリ 110からの得られる画素データ を解読選択回路 30〜3xに出力する動作を繰り返す。力かるディザリング処理回路 1 11及びバッファメモリ 110の選択的出力は、制御信号 Cを用いて達成される。この

D

場合は、制御信号 c は水平走査期間毎に高レベルと低レベルとを交互に切り換えら

D

れること〖こなる。

[0105] 他の処理手法及び駆動形態を実現する場合も、一旦 1フレーム分の多階調画素デ ータとディザリング処理によって得られる 1フレーム分の少階調画素データとを得た上 で、当該実現しょうとする手法及び形態に合わせて制御信号 Cを切り換えることによ

D

り、必要な画素データを解読選択回路に出力することができる。

[0106] なお、図 14から分かるように、例えば (b)の駆動態様を実現する場合、ディザリング により得た画素データの半分は不要なものとなって効率的でな 、側面がある。これを 解消するためには、図 12の（B)又は（C)に示されるような単一のラインに係るブロック を処理単位とする手法のディザリング処理を行って、ディザリングに必要な画素のデ ータのみを得るようにすればよい。すなわち、多階調及び少階調画素のライン毎の混 在パターンのときは、ライン内で形成されるブロック毎にしかも必要なブロックにっき ディザリングすることにより、効率的な処理をすることができるのである。他の駆動形態 の場合も、当該駆動形態に適合して効率的なディザリング処理のできるブロックを選 定すればよい。

実施例 5

[0107] 図 15は、さらに別の実施例によるソースドライバ 50Dを示しており、画素毎に少階 調画素を駆動するための構成を提示して!/ヽる。

[0108] 図 15の構成は、図 9の構成を基礎として上述したようなディザリング処理が適用され たものであり、モードデコーダ 400Dは、セレクタ 120〜12xにそれぞれの制御信号 C 〜C を供給する。制御信号 C 〜C は、セレクタ 120〜12xを個別に制御するこ

20 2x 20 2x

とが可能なので、画素データ D， D， "*Dの各々にっきバッファメモリ 110の出力と

0 1

するかディザリング処理回路 111の出力とするかをセレクタに選択させることができる

[0109] モードデコーダ 400Dは、モード信号 4mが省電力モードのいずれかのサブモード を示す場合、少階調画素を駆動するための画素データに対して制御信号 C 〜C

20 2x のうちの対応する制御信号を高レベルとし多階調画素を駆動するための画素データ に対しては低レベルとする。セレクタ 120〜12xは、個々の制御信号に応答して、当 該制御信号が高レベルのときはディザリング処理回路 111の出力を、低レベルのとき はバッファメモリ 110の出力を解読選択回路 30〜3xに中継する。力べして、画素毎に 少階調画素の駆動が達成される。

[0110] 力かる構成に基づき、例えば図 12の（A)に示される処理手法を用い図 16の（b)に 示される駆動形態を実現する場合には、図 14において説明したのと同様に、ノ ッフ ァメモリ 110にお 、て同図（b )に示されるように多階調画素の画素データを 1フレー

10

ム分形成する一方、ディザリング処理回路 111において同図（b )に示されるように

11

少階調画素の画素データを 1フレーム分形成する。但し、各水平走査期間において 、ある画素にっ ヽてはディザリング処理回路 111から得られる少階調画素データを、 これに隣接する画素にっ ヽてはバッファメモリ 110からの得られる多階調画素データ を交互に解読選択回路 30〜3xに出力する形を採る。また、ここでは走査ラインが替 わる度に少階調画素データと多階調画素データとの順序を逆にしている。ディザリン グ処理回路 111及びバッファメモリ 110の選択的出力は、制御信号 C 〜C を用い

20 2x て達成される。この場合は、制御信号 c 〜

20 c は、それぞれ順に、高レベル，低レべ 2x

ル，高レベル，…に設定された水平走査期間の後は、低レベル，高レベル，低レべ ル，…に設定されることになる。

[0111] 他の処理手法及び駆動形態を実現する場合も、一旦 1フレーム分の多階調画素デ ータとディザリング処理によって得られる 1フレーム分の少階調画素データとを得た上 で、当該実現しょうとする手法及び形態に合わせて制御信号 c 〜 をそれぞれ切

20 c 2x

り換えることにより、必要な画素データを解読選択回路に出力することができる。

[0112] なお、図 14及び図 16の右側には、図 12の（C)に示されるような処理手法を用いて 得られる 27色画像が示され、この 27色画像と原画像 (左側の図）とを用いて各駆動 形態で表示した場合の画像が示されて ヽる。

[0113] ディザリングの処理手法は、図 12に示したもの以外にも色々なものがあり、適用さ れる表示システムに応じて適宜採用することができる。また、同じ処理手法において も、出力における最喑画素の分布のさせ方を適宜変更させることも可能である。例え ば、図 12の (A)における真ん中の出力形態は、最喑画素を右上と左下に配している 力 左上と右下に配するように切り換えてもよい。さらに、ここでも図 16力 分かるよう に、ディザリングにより得た画素データが無駄になる可能性がある。これを解消するた めに、例えば図 16の（c)に示される駆動形態を実現する場合に、図 17に示されるよ うな丁度少階調画素として用いられる画素からなるブロックを処理単位とする手法の ディザリング処理を行えば、無駄に処理をしてしまうデータをなくし、ディザリングに必 要な画素のデータのみを得て効率ィ匕を図るようにすることができる。他の駆動形態の 場合も、同様の趣旨に基づき、当該駆動形態に適合して効率的なディザリング処理 のできるブロックを選定すればよ!、。

[0114] また、第 4及び第 5実施例においては、説明を簡明とするためにバッファメモリ 110 及びディザリング処理回路 111の蓄積データ量が 1フレームであるとした力 S、これは 必須ではなぐ必要な量で足りることは明らかであり、適宜定めればよい。 [0115] 第 1及び第 3実施例では、低率リフレッシュラインについてはバッファアンプ 500〜5 Oxの給電をオフとし、ゲートドライバ 60において低率リフレッシュラインの走査を飛ば して高率リフレッシュラインの走査のみを行うようにすることを述べた。この場合、多階 調画素用の階調電圧の出力タイミングのみ制御する形となる。ノ ッファアンプをオフと する構成の変形例としては、図 18に示されるように、解読選択回路 30〜3xの出カラ イン又は図示のようなこれらに介挿されたバッファアンプ 500〜50xの出力にスィッチ 5SO〜5Sxを直列接続し、これらスィッチを制御信号 Cに応じて開放することにより、 解読選択回路 30〜3xからの少階調画素情報信号の出力をオフとするようにしてもよ い。同様の改変は、図 9に示される構成にも当てはまる。

[0116] また、必ずしも省電力を目的とすることに限らず、例えばいわゆる BGV (バックダラ ゥンドビデオ)などの目的で上述したような少階調画素を混在した画像表示をなすよ うにしてもよい。この場合、図 5,図 10,図 14及び図 16に示されるような原画像とは異 なる特徴的な画像が得られることになるが、本発明により、当該特徴的画像の表示を 省電力で達成できる、という利点がある。

[0117] これまでは、透過型の表示パネルについて説明した力 反射型にも、いわゆる半透 過型の表示パネルにも適用可能である。また、必ずしもアクティブマトリクス型のもの にも限定されず、基本的には、ノッシブマトリクス型のものにも本発明は適用可能で ある。また、上述においては TFTを例に挙げて説明したがこれ以外の画素駆動素子 を採用してもよい。

[0118] さらに、上記各実施例では、表示パネルとして液晶表示パネルを用いている力 こ れに限らず、 EL (エレクトロルミネセンス）ディスプレイなど他のタイプの表示パネルに も本発明を適用可能であることは明らかである。

[0119] 以上、本発明による代表的実施例を説明した力 本発明はこれらに限定されるもの ではなぐ当業者であれば、添付請求項の範囲内で種々の改変例を見出すことがで きる。

図面の簡単な説明

[0120] [図 1]本発明の第 1実施例による液晶表示装置の基本的概略構成を示すブロック図。

[図 2]図 1に示されるソースドライバの内部構成を示すブロック図。 [図 3]図 2に示されるデータ変換回路 11の動作を表すタイムチャート。

[図 4]図 2に示される階調電圧生成回路の構成を示すブロック図。

[図 5]本発明の第 1実施例による表示領域における駆動態様を示す模式図及び実際 に得られる画像を示す図。

[図 6]本発明の第 1実施例によるリフレッシュ動作の形態を示す模式図。

[図 7]本発明の第 1実施例において適用される少階調画素用の階調電圧を説明する ための画素電圧対輝度のグラフ。

[図 8]本発明の第 2実施例による階調電圧生成回路の構成を示すブロック図。

[図 9]本発明の第 3実施例によるソースドライバの内部構成を示すブロック図。

[図 10]本発明の第 3実施例による表示領域における駆動態様を示す模式図及び実 際に得られる画像を示す図。

[図 11]本発明における変形例によるソースドライバ出力段の構成を示すブロック図。

[図 12]本発明において適用されるディザリング処理の基本的手法を説明するための 模式図。

[図 13]本発明の第 4実施例によるソースドライバの内部構成を示すブロック図。

[図 14]本発明の第 4実施例による表示領域における駆動態様を示す模式図及び実 際に得られる画像を示す図。

[図 15]本発明の第 5実施例によるソースドライバの内部構成を示すブロック図。

[図 16]本発明の第 5実施例による表示領域における駆動態様を示す模式図及び実 際に得られる画像を示す図。

[図 17]本発明において適用されるディザリング処理の他の手法を説明するための模 式図。

[図 18]各実施例の変形態様における階調電圧出力段の構成を示すブロック図。 符号の説明

1…表示パネル

20…前面基板

21 - .-TFT

23…画素電極 25…背面基板

SI, S2, S3, …ソースライン

Gl, G2， G3, …ゲートライン

10…駆動回路

30…信号制御部

40…基準電圧生成部

50, 50B, 50C, 50D…ソースドライノ

60· ··ゲートドライバ

2, 2Β· ··階調電圧生成回路

11…データ変換回路

400， 400B, 400C, 400D…モードデコーダ

30〜3x…解読選択回路

500〜50χ· ··ノ ッファアンプ

5S0〜5Sx…スィッチ

R〜R ， R , R …分圧抵抗素子

1 63 1-31 32-63

A〜A …増幅器

1 62

SW〜SW , POL SWB, POL SWW, SW , SW …スィッチ回路

0 62 ― ― 310 311

111 · ··ディザリング処理回路

110· ··バッファメモリ

120〜12χ· ··セレクタ

Claims

請求の範囲

[1] 互いに交差して配列された行電極及び列電極に供給される信号により表示領域に わたり配列された画素を駆動するマトリクス駆動方法であって、

所定の階調レベル数にて原画素情報信号に応じた多階調画素情報信号を発生す る一方、前記所定の階調レベル数よりも少な 、階調レベル数で原画素情報信号に応 じた少階調画素情報信号を発生し、所定モードにお!ヽて同一画像オブジェクトを表 示するのに前記多階調画素情報信号により駆動される多階調画素と前記少階調画 素情報信号により駆動される少階調画素とを前記表示領域の少なくとも一部の領域 において所定の混在パターンで離散的に混在させる、

駆動方法。

[2] 請求項 1に記載の駆動方法であって、前記多階調画素の数と前記少階調画素の 数の比及び Z又は前記混在パターンを可変とする、駆動方法。

[3] 請求項 1又は 2に記載の駆動方法であって、前記少階調画素は、前記多階調画素 よりも低い頻度で当該少階調画素情報信号により駆動される、駆動方法。

[4] 請求項 3に記載の駆動方法であって、当該低い頻度で前記少階調画素を駆動す る場合において前記少階調画素にのみ関連する行電極を飛び越しながら前記多階 調画素に関連する行電極のみを選択する行電極選択動作を行う駆動方法。

[5] 請求項 1ないし 4のうちいずれ力 1つに記載の駆動方法であって、前記少階調画素 情報信号は、前記画素の最小駆動レベルを呈する信号及び最大駆動レベルを呈す る信号だけを含む、駆動方法。

[6] 請求項 1ないし 5のうちいずれ力 1つに記載の駆動方法であって、前記多階調画素 情報信号に適用されるガンマ補正特性は、前記少階調画素情報信号により駆動され る少階調画素の前記表示領域における空間的配置形態に応じて又は入力指令その 他の設定に応じて可変とする、駆動方法。

[7] 請求項 1ないし 6のうちいずれ力 1つに記載の駆動方法であって、前記表示領域に おける前記多階調画素及び少階調画素の配置を、所定のタイミングで又は周期的に 切り換える、駆動方法。

[8] 請求項 1ないし 7のうちいずれ力 1つに記載の駆動方法であって、前記少階調画素 情報信号は、前記原画素情報信号にディザリング処理を施すことにより得られる、駆 動方法。

[9] 互いに交差して配列された行電極及び列電極に供給される信号により表示領域に わたり配列された画素を駆動するマトリクス駆動回路であって、

•所定の階調レベル数にて原画素情報信号に応じた多階調画素情報信号を発生 する多階調発生手段と、

•前記所定の階調レベル数よりも少な 、階調レベル数で原画素情報信号に応じた 少階調画素情報信号を発生する少階調発生手段と、

•所定モードにおいて同一画像オブジェクトを表示させるのに前記多階調画素情報 信号により駆動される多階調画素と前記少階調画素情報信号により駆動される少階 調画素とを前記表示領域の少なくとも一部の領域において所定の混在パターンで離 散的に混合させる混合制御手段と、

を有する駆動回路。

[10] 請求項 9に記載の駆動回路であって、前記多階調発生手段は、漸次レベルシフト する値を有する複数の階調電圧をそれぞれ入力する増幅器を有する階調電圧生成 回路と、画素又は所定表示単位毎に、前記増幅器の各出力信号のうちのいずれカゝ を当該画素又は表示単位の階調レベルを示す画素情報信号に応じて選択し前記多 階調画素情報信号として出力する選択回路とを有し、

前記少階調発生手段は、前記所定モードにおいて前記増幅器の全ての給電を断 とし、又は前記増幅器のうちの所定数の所定階調レベルに対応する増幅器のみ給 電しその他の増幅器には給電を断とするスィッチ回路と、前記選択回路に対し前記 所定モードにおいて前記原画素情報信号に応じた選択制御信号に応じて電源電圧 及び接地電圧のいずれか及び Z又は当該給電された増幅器の出力信号のうちのい ずれかを選択して前記少階調画素情報信号として出力させる状態に設定するための 手段とを有する、

駆動回路。

[11] 請求項 10に記載の駆動回路であって、前記少階調発生手段は、原画素情報信号 をディザリング処理する信号処理回路を有し、この信号処理回路の出力を前記所定 モードにおける前記選択制御信号とする駆動回路。

[12] 請求項 10又は 11に記載の駆動回路であって、前記混合制御手段は、前記所定モ ードにおいて、前記所定の混在パターンに応じて、前記選択回路が多階調画素情 報信号を出力する一方の状態と前記選択回路が少階調画素情報信号を出力する他 方の状態とに走査ライン毎に又は画素毎に切り換えるように前記スィッチ回路及び前 記選択回路に制御信号を供給する手段を有する、駆動回路。

[13] 請求項 10, 11又は 12に記載の駆動回路であって、前記選択回路の出力信号が 供給されるバッファアンプ又はスィッチをさらに有し、前記バッファアンプ又はスィッチ は、前記所定モードにおいて複数フレーム力もなるシーケンスのうち規定されたフレ ームにおいて前記少階調画素情報信号を出力しそれ以外の少なくとも 1つのフレー ムにおいては当該出力を断とするよう制御される、駆動回路。

[14] 請求項 13に記載の駆動回路であって、前記所定モードにおいて前記少階調画素 にのみ関連する行電極を飛び越しながら前記多階調画素に関連する行電極のみを 選択する行電極選択動作を行う行電極駆動手段を有し、前記少階調画素情報信号 の出力断状態に対応して当該行電極の飛び越しが行われる、駆動回路。

[15] 請求項 10ないし 14のうちいずれか 1つに記載の駆動回路であって、前記所定モー ドは、複数のサブモードを含み、前記階調電圧生成回路は、サブモード毎に給電す べき増幅器が定められている、駆動回路。

[16] 請求項 1ないし 8のうちいずれ力 1つに記載の駆動方法を行い、又は請求項 9ない し 15のうち 、ずれか 1つに記載の駆動回路を用!、た表示装置。