TWI855650B

TWI855650B - 半導體結構的形成方法

Info

Publication number: TWI855650B
Application number: TW112115360A
Authority: TW
Inventors: 林超
Original assignee: 中國大陸商長鑫存儲技術有限公司
Priority date: 2022-08-04
Filing date: 2023-04-25
Publication date: 2024-09-11
Also published as: TW202407889A; WO2024026940A1; CN117580357A

Abstract

本案實施例提供一種半導體結構的形成方法，所述方法包括：提供基底，所述基底包括第一區域和位於所述第一區域之外的第二區域，所述第一區域包括沿第一方向交替排列的疊層結構和隔離溝槽；所述第一方向為所述基底所在平面內任意的一個方向；對所述疊層結構沿所述第一方向的側壁進行離子注入，形成沿所述第一方向延伸、且部分位於所述隔離溝槽中的主動虛擬連接層；在所述主動虛擬連接層的表面形成閘極結構。

Description

半導體結構的形成方法

本案涉及半導體技術領域，涉及但不限於一種半導體結構的形成方法。

三維動態隨機記憶體(Three Dimensions Dynamic Random Access Memory，3D DRAM)能夠在垂直方向上延伸，是未來DRAM技術發展的方向。相關技術中，3D DRAM的閘極結構可以選擇全環閘(Gate All Around，GAA)結構或者是雙閘(dual gate)結構；位於同一層的電晶體中相鄰兩個電晶體的閘極結構之間通過電子阻障層(barrier layer)進行隔離，例如，通過空氣或介質進行隔離，且位於同一層的電晶體中相鄰兩個電晶體的閘極結構需要相同的閘極金屬層(即字線)引出。然而，相關技術中的3D DRAM，連接同一層電晶體中相鄰兩個電晶體的閘極結構的閘極金屬層與位於同一層的每個電晶體的閘極結構不能同時形成，製備工藝複雜。

有鑑於此，本案實施例提供一種半導體結構的形成方法。

在一些實施例中，所述疊層結構包括沿第三方向交替堆疊的第一半導體層和第二半導體層；所述主動虛擬連接層包括沿所述第一方向交替排列的主動層和虛擬連接層；所述主動層和所述虛擬連接層通過以下步驟形成：對所述疊層結構中的所述第二半導體層沿所述第一方向的兩端進行預設深度的所述離子注入，形成所述虛擬連接層，未進行所述離子注入的所述第二半導體層構成所述主動層；其中，所述預設深度小於所述疊層結構中的所述第二半導體層的初始尺寸；所述第三方向與所述基底所在的平面相交。

在一些實施例中，對所述疊層結構中的所述第二半導體層沿所述第一方向的兩端進行預設深度的所述離子注入之後，所述方法還包括：對所述離子注入後的所述第二半導體層進行退火處理。

在一些實施例中，所述第二半導體層包括沿所述第一方向上的第一表面和第二表面；所述虛擬連接層通過以下步驟形成：沿所述第一表面對所述第二半導體層進行所述離子注入和所述退火處理，形成沿所述第一方向延伸的第一虛擬連接層；沿所述第二表面對所述第二半導體層進行所述離子注入和所述退火處理，形成沿所述第一方向延伸的第二虛擬連接層；位於同一所述隔離溝槽中的所述第一虛擬連接層和所述第二虛擬連接層構成所述虛擬連接層。

在一些實施例中，所述隔離溝槽沿所述第一方向具有第一尺寸；所述虛擬連接層沿所述第一方向具有第二尺寸；所述第一尺寸小於或者等於預設倍數的所述第二尺寸。

在一些實施例中，所述預設倍數為0.54。

在一些實施例中，在形成所述主動虛擬連接層之後，且在形成所述閘極結構之前，所述方法還包括：對所述主動虛擬連接層進行減薄處理。

在一些實施例中，所述基底還包括犧牲結構和支撐結構，所述犧牲結構和所述支撐結構通過以下步驟形成：在半導體基板上形成初始疊層結構，其中，所述初始疊層結構包括沿所述第三方向交替堆疊的所述第一半導體層和所述第二半導體層；去除部分所述初始疊層結構，形成沿第二方向排列、且沿所述第一方向和所述第三方向延伸的兩個蝕刻凹槽；所述第二方向與所述第一方向位於同一平面內；在所述蝕刻凹槽中形成支撐結構和位於所述支撐結構沿所述第二方向兩側的犧牲結構；其中，位於所述支撐結構之間的區域構成所述第一區域。

在一些實施例中，所述犧牲結構包括位於所述第一區域的第一犧牲層和位於所述第二區域的第二犧牲層。

在一些實施例中，所述犧牲結構與所述第二半導體層之間的蝕刻選擇比大於所述支撐結構與所述第二半導體層之間的蝕刻選擇比。

在一些實施例中，在形成所述犧牲結構和所述支撐結構之後，形成所述疊層結構和所述隔離溝槽；所述疊層結構和所述隔離溝槽通過以下步驟形成：在所述初始疊層結構的表面形成具有預設圖案的遮罩層，所述預設圖案包括沿所述第一方向排列的多個子圖案；所述子圖案暴露出位於所述第一區域的部分所述初始疊層結構；通過所述遮罩層，去除所述子圖案暴露出的部分所述初始疊層結構，形成沿所述第一方向交替排列的所述疊層結構和所述隔離溝槽。

在一些實施例中，在形成所述主動虛擬連接層之後，所述方法還包括：去除所述第一區域中位於所述第一半導體層沿所述第二方向投影區域內的所述第二犧牲層，形成多個第一開口。

在一些實施例中，去除所述第二犧牲層之後，所述方法還包括：去除所述第一半導體層。

在一些實施例中，所述閘極結構通過以下步驟形成：在所述主動虛擬連接層沿所述第三方向上的第三表面和第四表面依次形成閘極介質層和位於所述閘極介質層表面的閘極導電層。

在一些實施例中，形成所述閘極結構之後，所述方法還包括：在所述閘極導電層之間的空隙形成第二隔離結構。

在一些實施例中，所述第一半導體層包括鍺化矽層；所述第二半導體層包括矽層。

本案實施例中，在形成半導體結構的過程中，形成了連接第一方向上兩個主動層的虛擬連接層，虛擬連接層可以方便後續形成連接同一層閘極結構的閘極金屬層，簡化了閘極結構的工藝過程，降低了半導體結構的製備成本；另外，虛擬連接層還可以作為電子阻障層，來隔離位於同一層中相鄰的閘極結構，減少漏電流的產生，從而提高所製備的半導體結構的良率。

10:半導體基板

11:一疊層結構

11a:初始疊層結構

111:第一半導體層

112:第二半導體層

12:介質層

13:隔離溝槽

14:具有預設圖案的遮罩層

15:蝕刻凹槽

16:犧牲結構

161:第一犧牲層

162:第二犧牲層

17:支撐結構

18a:第一表面

18b:第二表面

19:主動虛擬連接層

191:主動層

192:虛擬連接層

20a:第三表面

20b:第四表面

21:閘極結構

211:閘極介質層

212:閘極導電層

22:第二隔離結構

23:第一開口

100:半導體結構

A:第一區域

B:第二區域

F:子預設圖案

S101~S103:步驟

在附圖(其不一定是按比例繪製的)中，相似的附圖標記可在不同的視圖中描述相似的部件。具有不同字母尾碼的相似附圖標記可表示相似部件的不同示例。附圖以示例而非限制的方式大體示出了本文中所討論的各個實施例。

圖1為本案實施例提供的半導體結構形成方法的流程示意圖；圖2a~2p為本案實施例提供的半導體結構形成過程中的結構示意圖；圖3a和3b為本案實施例提供的半導體結構的結構示意圖。

下面將參照附圖更詳細地描述本案的示例性實施方式。雖然附圖中顯示了本案的示例性實施方式，然而應當理解，可以以各種形式實現本案，而不應被這裡闡述的具體實施方式所限制。相反，提供這些實施方式是為了能夠更透徹地理解本案，並且能夠將本案公開的範圍完整的傳達給本領域的技術人員。

在下文的描述中，給出了大量具體的細節以便提供對本案更為徹底的理解。然而，對於本領域技術人員而言顯而易見的是，本案可以無需一個或多個這些細節而得以實施。在其他的例子中，為了避免與本案發生混淆，對於本領域公知的一些技術特徵未進行描述；即，這裡不描述實際實施例的全部特徵，不詳細描述公知的功能和結構。

在附圖中，為了清楚，層、區、元件的尺寸以及其相對尺寸可能被誇大。自始至終相同附圖標記表示相同的元件。

應當明白，當元件或層被稱為“在......上”、“與......相鄰”、“連接到”或“耦合到”其它元件或層時，其可以直接地在其它元件或層上、與之相鄰、連接或耦合到其它元件或層，或者可以存在居間的元件或層。相反，當元件被稱為“直接在......上”、“與......直接相鄰”、“直接連接到”或“直接耦合到”其它元件或層時，則不存在居間的元件或層。應當明白，儘管可使用術語第一、第二、第三等描述各種元件、部件、區、層及/或部分，這些元件、部件、區、層及/或部分不應當被這些術語限制。這些術語僅僅用來區分一個元件、部件、區、層或部分與另一個元件、部件、區、層或部分。因此，在不脫離本案教導之下，下面討論的第一元件、部件、區、層或部分可表示為第二元件、部件、區、層或部分。而當討論的第二元件、部件、區、層或部分時，並不表明本案必然存在第一元件、部件、區、層或部分。

在此使用的術語的目的僅在於描述具體實施例並且不作為本案的限制。在此使用時，單數形式的“一”、“一個”和“所述/該”也意圖包括複數形式，除非上下文清楚指出另外的方式。還應明白術語“組成”及/或“包括”，當在該說明書中使用時，確定所述特徵、整數、步驟、操作、元件及/或部件的存在，但不排除一個或更多其它的特徵、整數、步驟、操作、元件、部件及/或組的存在或添加。在此使用時，術語“及/或”包括相關所列專案的任何及所有組合。

在介紹本案實施例之前，先定義一下以下實施例可能用到的描述立體結構的三個方向，以笛卡爾坐標系為例，三個方向可以包括X軸、Y軸和Z軸方向。基底可以包括處於正面的頂表面以及處於與正面相對的背面的底表面；在忽略頂表面和底表面的平整度的情況下，定義與基底頂表面和底表面的相交(例如垂直)的方向為第三方向。在基底的頂表面和底表面(即基底所在的平面)方向上，定義兩彼此相交(例如彼此垂直)的方向，例如可以定義支撐結構延伸的方向為第一方向，定義支撐結構排列的方向為第二方向，基於第一方向和第二方向可以確定基底的平面方向。本案實施例中，第一方向、第二方向和第三方向可以兩兩相互垂直，在其它實施例中，第一方向、第二方向和第三方向也可以不垂直。本案實施例中，定義第一方向為X軸方向，定義第二方向為Y軸方向，定義第三方向為Z軸方向。

本案實施例提供一種半導體結構的形成方法，圖1為本案實施例提供的半導體結構形成方法的流程示意圖，如圖1所示，半導體結構的形成方法包括以下步驟：

步驟S101，提供基底，基底包括第一區域和位於第一區域之外的第二區域，第一區域包括沿第一方向交替排列的疊層結構和隔離溝槽。

本案實施例中，基底至少包括半導體基板；半導體基板可以是矽基板，半導體基板也可以包括其它半導體元素，例如：鍺(Ge)，或包括化合物半導體，例如：碳化矽(SiC)、砷化鎵(GaAs)、磷化鎵(GaP)、磷化銦(InP)、砷化銦(InAs)或銻化銦(InSb)，或包括其它半導體合金，例如：矽鍺(SiGe)、磷化砷鎵(GaAsP)、砷化銦鋁(AlInAs)、砷化鎵鋁(AlGaAs)、砷化銦鎵(GaInAs)、磷化銦鎵(GaInP)、及/或磷砷化銦鎵(GaInAsP)或其組合。

本案實施例中，第一區域和第二區域可以分別用於形成不同的功能結構，例如，第一區域可以用於形成閘極結構，第二區域可以用於形成其他半導體結構，例如，字線結構、電容結構或位元線結構。

本案實施例中，疊層結構包括沿第三方向自下而上交替堆疊的第一半導體層和第二半導體層。第一半導體層的材料可以是鍺(Ge)、或鍺化矽(SiGe)、碳化矽；也可以是絕緣體上覆矽(Silicon-On-Insulator，SOI)或者絕緣體上覆鍺(Germanium-on-Insulator，GOI)。第二半導體層的材料可以為矽層，也可以包括其它半導體元素，例如：鍺，或包括化合物半導體，例如：碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦或銻化銦，或包括其它半導體合金，例如：矽鍺、磷化砷鎵、砷化銦鋁、砷化鎵鋁、砷化銦鎵、磷化銦鎵、及/或磷砷化銦鎵或其組合。

本案實施例中，第一半導體層和第二半導體層的材料不同，因為後續需要去除部分第一半導體層，保留第二半導體層。因此，第一半導體層相對於第二半導體層具有較大的蝕刻選擇比，例如，第一半導體層相對於第二半導體層的蝕刻選擇比可以為5~15，從而在蝕刻過程中第一半導體層相對於第二半導體層更容易被蝕刻去除。

步驟S102，對疊層結構沿第一方向的側壁進行離子注入，形成沿第一方向延伸、且部分位於隔離溝槽中的主動虛擬連接層。

在一些實施例中，主動虛擬連接層包括沿第一方向交替排列的主動層和虛擬連接層。主動層和虛擬連接層可以通過以下步驟形成：採用等離子體摻雜(Plasma Doping，PLAD)技術對疊層結構中的第二半導體層沿第一方向的兩端進行預設深度的離子注入，形成虛擬連接層，未進行離子注入的第二半導體層構成主動層；其中，預設深度小於疊層結構中的第二半導體層的初始尺寸，進行離子注入所採用的材料可以是氧原子或者其它含氧原子的材料。

本案實施例中，在對疊層結構沿第一方向的兩端進行預設深度的離子注入之後，會進行退火處理，使得注入的離子與具有預設深度的第二半導體層發生反應，形成沿第一方向延伸的虛擬連接層。

在一些實施例中，第二半導體層包括沿第一方向上的第一表面和第二表面；沿第一表面對第二半導體層進行離子注入和退火處理，形成沿第一方向延伸的第一虛擬連接層；沿第二表面對第二半導體層進行離子注入和退火處理，形成沿第一方向延伸的第二虛擬連接層，位於同一離溝槽中的第一虛擬連接層和第二虛擬連接層構成虛擬連接層。

需要說明的是，本案實施例中，第一虛擬連接層和第二虛擬連接層是同時形成的，也就是說，沿第一表面和第二表面的離子注入過程是同時進行的、後續的退火過程也是同時進行的。

本案實施例中，消耗第一預設尺寸的第二半導體層會生成第二預設尺寸的第一虛擬連接層或第二預設尺寸的第二虛擬連接層，第二預設尺寸大於第一預設尺寸，因此，本案實施例中的隔離溝槽沿第一方向的尺寸有一個最大值，否則位於同一隔離溝槽中的第一虛擬連接層和第二虛擬連接會連接不上而無法形成虛擬連接層。

在一些實施例中，當第二半導體層的材料為矽，採用氧原子對第二半導體層進行摻雜，當摻雜深度為1奈米(nm)時，消耗1奈米(nm)的矽，會形成約2.17nm的氧化矽，那麼，隔離凹槽沿第一方向的最大尺寸為2.34奈米，當隔離凹槽沿第一方向的尺寸超過2.34nm時，第一虛擬連接層和第二虛擬連接層則不能連接在一起。因此，隔離溝槽沿第一方向的第一尺寸小於或者等於虛擬連接層沿第一方向上第二尺寸的預設倍數，其中，預設倍數可以是0.54倍。

需要說明的是，本案實施例中，在對疊層進行等離子摻雜時，對第一半導體層也進行了摻雜，但是，由於第一半導體層和第二半導體層的材料不同，退火過程中，第一半導體層不與摻雜的離子發生反應，因此，第一半導體層仍然保持不變。

本案實施例中的虛擬連接層，一方面，可以實現連接沿第一方向排列的兩個主動層，方便後續形成連接同一層閘極結構的閘極金屬層；另一方面，可以作為電子阻障層，來隔離沿第一方向的相鄰兩個閘極結構，減少漏電流的產生，從而提高所製備的半導體結構的良率。

步驟S103，在主動虛擬連接層的表面形成閘極結構。

本案實施例中，閘極結構包括：閘極介質層，以及位於閘極介質層表面的閘極導電層。

本案實施例中，閘極介質層的材料可以是氧化矽或者其它適合的材料；閘極導電層的材料可以是任意一種導電性能較好的材料，例如為鈦(Ti)、氮化鈦(TiN)、氮化鎢(WN)、鎢(W)、鈷(Co)、鉑(Pt)、鈀(Pd)、釕(Ru)、銅(Cu)中的任意一種。

本案實施例中，閘極介質層和閘極導電層可以通過任意一種合適的沉積製程形成，例如，化學氣相沉積製程(Chemical Vapor Deposition，CVD)、物理氣相沉積(Physical Vapor Deposition，PVD)製程、原子層沉積(Atomic Layer Deposition，ALD)製程、旋塗製程、塗敷製程或者爐管製程。

本案實施例中，多個閘極結構在第三方向上堆疊形成的堆疊結構可以形成三維的半導體結構，可以提高半導體結構的集成度，實現微縮。

圖2a~2p為本案實施例提供的半導體結構形成過程中的結構示意圖，下面結合圖2a~2p對本案實施例提供的半導體結構的形成過程進行詳細的說明。其中，圖2a、2c、2e、2i為三維視圖，圖2b、2d、2f~2h、2j~2p為半導體結構形成過程中沿a-a'、b-b'、c-c'和d-d'的剖視圖。

首先，可以參考圖2a~2k，步驟S101，提供基底，基底包括第一區域和位於第一區域之外的第二區域，第一區域包括沿第一方向交替排列的疊層結構和隔離溝槽。

在一些實施例中，基底包括犧牲結構和支撐結構，犧牲結構和支撐結構可以通過以下步驟形成：在半導體基板上形成初始疊層結構，其中，初始疊層結構包括沿第三方向交替堆疊的第一半導體層和第二半導體層；去除部分初始疊層結構，形成沿第二方向排列、且沿第一方向和第三方向延伸的兩個蝕刻凹槽；在蝕刻凹槽中形成支撐結構和位於支撐結構沿第二方向兩側的犧牲結構；其中，位於支撐結構之間的區域構成第一區域。

如圖2a和2b所示，在半導體基板10的表面形成初始疊層結構11a；其中，初始疊層結構11a包括沿Z軸方向自下而上交替堆疊的第一半導體層111和第二半導體層112。

本案實施例中，第一半導體層111的材料可以是鍺、或鍺化矽、碳化矽；也可以是絕緣體上覆矽或者絕緣體上覆鍺。第二半導體層112可以為矽層，也可以包括其它半導體元素，例如：鍺，或包括化合物半導體，例如：碳化矽、砷化鎵、磷化鎵磷化銦、砷化銦或銻化銦，或包括其它合金半導體，例如：矽鍺、磷化砷鎵、砷化銦鋁、砷化鎵鋁、砷化銦鎵、磷化銦鎵、及/或磷砷化銦鎵或其組合。

本案實施例中，初始疊層結構11a中第一半導體層111和第二半導體層112的層數可以根據需要的存儲密度來設置，第一半導體層111和第二半導體層112的層數越多，半導體結構的集成度更高。

本案實施例中，第一半導體層111和第二半導體層112可以通過以下任一沉積製程形成：磊晶製程、化學氣相沉積製程、物理氣相沉積製程、原子層沉積製程、旋塗製程、塗敷製程或薄膜製程等；例如可以通過磊晶製程在半導體基板10上依次形成第一半導體層111和第二半導體層112。

在一些實施例中，在形成初始疊層結構11a之後，還可以在初始疊層結構11a的表面形成介質層12(如圖2c和2d所示)；介質層12至少用於在後續對疊層結構11進行處理時，保護疊層結構11頂表面的第二半導體層112不受損傷。

本案實施例，介質層12可以通過任意一種合適的沉積製程形成，例如，化學氣相沉積製程、物理氣相沉積製程、原子層沉積製程、旋塗製程、塗敷製程或者爐管製程。

接下來，如圖2e~2g所示，去除部分初始疊層結構11a，形成沿Y軸方向排列、且沿X軸方向延伸的兩個蝕刻凹槽15；蝕刻凹槽15包括沿X軸方向延伸和Z軸方向延伸的兩個交叉的子凹槽，其中，圖2e中的b-b'僅剖至沿X軸方向延伸的子凹槽上，而圖2e中的c-c'僅剖至沿Z軸方向延伸的子凹槽上。本案實施例中，可以通過選擇性蝕刻製程去除部分初始疊層結構11a。

需要說明的是，在介質層12中也形成了蝕刻凹槽15(如圖2e~2g所示)。

如圖2h所示，在蝕刻凹槽15沿Y軸方向的兩個側壁沉積犧牲材料，形成犧牲結構16，犧牲結構16包括第一犧牲層161和第二犧牲層162；接下來，在第一犧牲層161和第二犧牲層162之間的間隙填充支撐材料，形成支撐結構17。本案實施例中，位於支撐結構17沿Y軸方向之間的區域構成第一區域A，位於第一區域A之外的其它區域構成第二區域B。其中，第一犧牲層161位於第二區域B中，第二犧牲層162位於第一區域A中。

本案實施例中，犧牲結構16和支撐結構17均可以通過任意一種合適的沉積製程形成。犧牲材料可以是旋塗硬遮罩(Spin On Hard Mask，SOH)材料、低介電常數(Low K)材料或者其他適合的材料。支撐材料可以是氮化矽或者碳氮化矽。

本案實施例中，支撐結構17可以用於支撐後續形成的閘極結構或其它功能結構，從而提高半導體結構的穩定性。

本案實施例中，通過支撐結構將基底劃分第一區域和第二區域，由於第一區域沿二方向的尺寸決定了閘極結構中溝道的尺寸，因此，可以通過調節支撐結構的位置，實現調節閘極結構中溝道的尺寸，從而可以實現調節閘極結構的控制能力，提高所形成半導體結構的性能。

在一些實施例中，犧牲結構16與第二半導體層112的蝕刻選擇比大於支撐結構17與第二半導體層112的蝕刻選擇比。

本案實施例中，犧牲結構16中的第一犧牲層161可以用於定義源極和汲極的位置，犧牲結構16中第二犧牲層162用於方便後續去除疊層結構中的第二半導體層，因此，在實施時，需要去除第二犧牲層162和第一犧牲層161，來實現後續的工藝過程。如此，則需要設置犧牲結構16與第二半導體層112之間的蝕刻選擇比大於支撐結構17與第二半導體層112之間的蝕刻選擇比，即設置第二犧牲層162與第二半導體層112之間的蝕刻選擇比大於支撐結構17與第二半導體層112之間的蝕刻選擇比，且設置第一犧牲層161與第二半導體層112之間的蝕刻選擇比大於支撐結構17與第二半導體層112之間的蝕刻選擇比，從而在蝕刻的過程中使得第二犧牲層162和第一犧牲層161相對於支撐結構17更容易被蝕刻去除。

在一些實施例中，在形成犧牲結構和支撐結構之後，形成疊層結構和隔離溝槽；疊層結構和隔離溝槽可以通過以下步驟形成：在初始疊層結構的表面形成具有預設圖案的遮罩層，預設圖案包括沿第一方向排列的多個子圖案，且子圖案暴露出位於第一區域的部分初始疊層結構；通過遮罩層，去除子圖案暴露出的部分初始疊層結構，形成沿第一方向交替排列的疊層結構和隔離溝槽。

本案實施例中，請參考圖2i，介質層12位於初始疊層結構11a的表面，在介質層12、支撐結構17和犧牲結構16的表面形成具有預設圖案的遮罩層14；預設圖案暴露出部分位於第一區域A中的介質層12。其中，具有預設圖案的遮罩層14包括多個沿第一方向排列的子預設圖案F。

本案實施例中，具有預設圖案的遮罩層14採用的材料可以是氧化矽、氮化矽、碳化矽、氮氧化矽中的一種或幾種。

如圖2j和2k所示，通過具有預設圖案的遮罩層14，依次去除預設圖案暴露出的介質層12和初始疊層結構11a，形成疊層結構11和隔離溝槽13。

本案實施例中，可以通過高縱橫比蝕刻(High Aspect Ratio，HAR)技術蝕刻去除暴露出的介質層12和初始疊層結構11a，形成疊層結構11和隔離溝槽13。

本案實施例中，形成的疊層結構11中的第二半導體層112包括沿X軸方向上的第一表面18a和第二表面18b。

接下來，可以參考圖2l~2n，執行步驟S102，對疊層結構沿第一方向的側壁進行離子注入，形成沿第一方向延伸、且部分位於隔離溝槽中的主動虛擬連接層。

本案實施例中，如圖2l所示，對疊層結構11中的第二半導體層112沿X軸方向的兩端分別進行預設深度的離子注入，即對第一表面18a和第二表面18b進行預設深度的離子注入，形成虛擬連接層192，未進行離子注入的第二半導體層112構成主動層191。

實施時，採用PLAD技術沿第一表面18a對預設深度的第二半導體層112進行離子注入，並進行退火處理，形成延伸進入隔離溝槽13的第一虛擬連接層；沿第二表面18b對預設深度的第二半導體層112進行離子注入，並進行退火處理，形成延伸進入隔離溝槽13的第二虛擬連接層；即同時沿第一表面18a和第二表面18b進行離子注入，並同時進行退火處理，形成延伸進入隔離溝槽13的第一虛擬連接層和第二虛擬連接層。其中，位於同一隔離溝槽13中的第一虛擬連接層和第二虛擬連接層構成虛擬連接層192。

在一些實施例中，隔離溝槽13沿第一方向具有第一尺寸d1；虛擬連接層192沿第一方向具有第二尺寸d2；第一尺寸d1小於或者等於預設倍數的第二尺寸d2，例如，預設倍數例如可以是0.54。

在一些實施例中，如圖2m所示，在形成主動虛擬連接層之後，半導體結構的形成方法還包括：去除第一區域中位於第一半導體層沿第二方向投影區域內的第二犧牲層162，形成沿X軸方向、Y軸方向和Z軸方向排列的多個第一開口23。

本案實施例中，形成的第一開口23用於方便後續去除第一半導體層111。

在一些實施例中，如圖2n所示，去除第二犧牲層之後，半導體結構的形成方法還包括：去除第一半導體層111。

本案實施例中，可以採用選擇性蝕刻製程，通過第一開口23，去除位於第一區域A中的第一半導體層111。

本案實施例中，請繼續參考圖2n，在去除位於第一區域A中的第一半導體層111之後，半導體結構的形成方法還包括：去除第一開口23沿X軸方向投影區域內的第二犧牲層162，剩餘的第二犧牲層162也構成了虛擬連接層192的一部分。

本案實施例中，請繼續參考圖2n，主動虛擬連接層19沿Z軸方向具有第三表面20a和第四表面20b。

在其他實施例中，半導體結構的形成方法還包括：對主動虛擬連接層19進行減薄處理。減薄處理可以使得形成的主動虛擬連接層變得圓柱化，即使得主動虛擬連接層沿第三方向的截面更接近圓形，如此，可以減少半導體結構的漏電。另外，減薄處理可以使得沿第三方向相鄰的主動層之間的空隙變大，更便於後續形成閘極結構，從而可以降低閘極結構的工藝複雜度，降低半導體結構的製造成本。

最後，可以參考圖2o和2p，執行步驟S103，在主動虛擬連接層的表面形成閘極結構。

在一些實施例中，閘極結構通過以下步驟形成：在主動虛擬連接層沿第三方向上的第三表面和第四表面依次形成閘極介質層和位於閘極介質層表面的閘極導電層。

結合圖2n、2o和2p，在主動虛擬連接層19沿Z軸方向上的第三表面20a和第四表面20b依次沉積閘極介質材料和閘極導電材料，形成閘極介質層211和閘極導電層212，閘極結構21包括閘極介質層211和和位於閘極介質層211表面的閘極導電層212。

本案實施例中，閘極介質材料可以是氧化矽或者其它適合的材料；閘極導電材料可以是任意一種導電性能較好的材料，例如為鈦、氮化鈦、鎢、鈷、鉑、鈀、釕或銅。

本案實施例中，閘極介質層211和閘極導電層212可以通過任意一種合適的沉積製程形成，例如，化學氣相沉積製程、物理氣相沉積製程、原子層沉積製程。

本案實施例中，閘極結構21可以是雙閘結構。位於虛擬連接層192表面的閘極導電層212可以作為字線，來連接同一層相鄰的兩個閘極結構。

本案實施例中，在主動虛擬連接層的表面形成了閘極導電層，位於虛擬連接層表面的閘極導電層可以作為字線，實現同一層相鄰的兩個閘極結構之間的連接。

在一些實施例中，請繼續參考圖2o和2p，在形成閘極結構21之後，半導體結構的形成方法還包括：在閘極導電層212之間的空隙形成第二隔離結構22。

本案實施例中，在閘極導電層212的空隙中填充第二隔離材料，形成第二隔離結構22。其中，第二隔離的材料可以與第一隔離材料相同，也可以不同。

本案實施例中，第二隔離結構22用於隔離沿第三方向的相鄰兩個閘極結構21，減少漏電流的產生，從而提高了半導體結構的良率。

本案實施例中，在形成第二隔離結構22之後，半導體結構的形成方法還包括：去除第一犧牲層161，形成第二開口(未示出)，通過第二開口對主動層191進行離子注入，形成源極和汲極。

本案實施例中，在形成半導體結構的過程中，形成沿第一方向連接兩個主動層的虛擬連接層，通過虛擬連接層方便後續形成連接同一層閘極結構的閘極金屬層；另外，虛擬連接層可以作為電子阻障層，以隔離沿第一方向的相鄰兩個閘極結構，減少漏電流的產生，從而提高所製備的半導體結構的良率。本案實施例中，形成的半導體結構具有水平狀的閘極結構，並且閘極結構沿第三方向堆疊，多個閘極結構在第三方向上堆疊形成的堆疊結構可以形成三維的半導體結構，進而可以提高半導體結構的集成度，實現微縮。

除此之外，本案實施例還提供一種半導體結構，圖3a和3b為本案實施例提供的半導體結構的結構示意圖，如圖3a和3b所示，半導體結構100至少包括：半導體基板10，半導體基板10包括第一區域A和位於第一區域A之外的第二區域B；沿X軸方向延伸的主動虛擬連接層19，主動虛擬連接層19位於第一區域A、且沿Z軸方向間隔排列；位於主動虛擬連接層19表面的閘極結構21。

在一些實施例中，請繼續參考圖3a和3b，主動虛擬連接層19包括沿X軸方向交替排列的主動層191和虛擬連接層192，虛擬連接層192位於主動層191沿X軸方向投影區域中。

在一些實施例中，請繼續參考圖3b，半導體結構100還包括：支撐結構17，支撐結構17沿Y軸方向間隔排列、且沿X軸方向延伸；其中，沿Y軸方向排列的兩個支撐結構17之間的區域構成第一區域A。

在一些實施例中，請繼續參考圖3b，半導體結構100還包括：第一犧牲層161，第一犧牲層161沿Y軸方向間隔排列、且沿X軸向和Z軸方向延伸；其中，第一犧牲層161位於第二區域B，且位於支撐結構17沿Y軸方向一側。

在一些實施例中，請繼續參考圖3b，半導體結構100還包括第二犧牲層162，第二犧牲層162構成了虛擬連接層192的一部分。

在一些實施例中，請繼續參考圖3a和3b，閘極結構21覆蓋主動虛擬連接層19沿Z軸方向上的第三表面20a和第四表面20b；閘極結構21包括閘極介質層211和位於閘極介質層211表面的閘極導電層212。其中，位於虛擬連接層192表面閘極導電層212可以作為字線。

在一些實施例中，請繼續參考圖3a和3b，半導體結構100還包括：位於閘極導電層212之間的第二隔離結構22。

本案實施例提供的半導體結構與上述實施例中的半導體結構的形成方法類似，對於本案實施例未詳盡披露的技術特徵，請參照上述實施例進行理解，這裡，不再贅述。

本案實施例提供的半導體結構至少包括虛擬連接層，一方面，虛擬連接層可以連接沿第一方向排列的兩個主動層，方便後續形成連接同一層閘極結構的閘極金屬層；另一方面，虛擬連接層可以作為電子阻障層，來隔離沿第一方向的相鄰兩個閘極結構，減少漏電流的產生，從而提高所製備的半導體結構的良率；另外，本案實施例中的閘極結構呈水平狀，多個水平狀閘極結構在第三方向上堆疊形成的堆疊結構可以形成三維的半導體結構，可以提高半導體結構的集成度，實現微縮。

在本案所提供的幾個實施例中，應該理解到，所揭露的設備和方法，可以通過非目標的方式實現。以上所描述的設備實施例僅僅是示意性的，例如，單元的劃分，僅僅為一種邏輯功能劃分，實際實現時可以有另外的劃分方式，如：多個單元或元件可以結合，或可以集成到另一個系統，或一些特徵可以忽略，或不執行。另外，所顯示或討論的各組成部分相互之間的耦合、或直接耦合。

本案所提供的幾個方法或設備實施例中所揭露的特徵，在不衝突的情況下可以任意組合，得到新的方法實施例或設備實施例。

以上，僅為本案的一些實施方式，但本案的保護範圍並不局限於此，任何熟悉本技術領域的技術人員在本案揭露的技術範圍內，可輕易想到變化或替換，都應涵蓋在本案的保護範圍之內。因此，本案的保護範圍應以請求項的保護範圍為準。

S101~S103:步驟

Claims

一種半導體結構的形成方法，其特徵在於，所述方法包括：提供基底，所述基底包括第一區域和位於所述第一區域之外的第二區域，所述第一區域包括沿第一方向交替排列的疊層結構和隔離溝槽；所述第一方向為所述基底所在平面內任意的一個方向；對所述疊層結構沿所述第一方向的側壁進行離子注入，形成沿所述第一方向延伸、且部分位於所述隔離溝槽中的主動虛擬連接層；在所述主動虛擬連接層的表面形成閘極結構。
根據請求項1所述的方法，其中所述疊層結構包括沿第三方向交替堆疊的第一半導體層和第二半導體層；所述主動虛擬連接層包括沿所述第一方向交替排列的主動層和虛擬連接層；所述主動層和所述虛擬連接層通過以下步驟形成：對所述疊層結構中的所述第二半導體層沿所述第一方向的兩端進行預設深度的所述離子注入，形成所述虛擬連接層，未進行所述離子注入的所述第二半導體層構成所述主動層；其中，所述預設深度小於所述疊層結構中的所述第二半導體層的初始尺寸；所述第三方向與所述基底所在的平面相交。
根據請求項2所述的方法，其中對所述疊層結構中的所述第二半導體層沿所述第一方向的兩端進行預設深度的所述離子注入之後，所述方法還包括：對所述離子注入後的所述第二半導體層進行退火處理。
根據請求項3所述的方法，其中所述第二半導體層包括沿所述第一方向上的第一表面和第二表面；所述虛擬連接層通過以下步驟形成：沿所述第一表面對所述第二半導體層進行所述離子注入和所述退火處理，形成沿所述第一方向延伸的第一虛擬連接層；沿所述第二表面對所述第二半導體層進行所述離子注入和所述退火處理，形成沿所述第一方向延伸的第二虛擬連接層；位於同一所述隔離溝槽中的所述第一虛擬連接層和所述第二虛擬連接層構成所述虛擬連接層；其中，所述隔離溝槽沿所述第一方向具有第一尺寸；所述虛擬連接層沿所述第一方向具有第二尺寸；所述第一尺寸小於或者等於預設倍數的所述第二尺寸；其中，所述預設倍數為0.54。
根據請求項2至4任一項所述的方法，其中在形成所述主動虛擬連接層之後，且在形成所述閘極結構之前，所述方法還包括：對所述主動虛擬連接層進行減薄處理。
根據請求項5所述的方法，其中所述基底還包括犧牲結構和支撐結構，所述犧牲結構和所述支撐結構通過以下步驟形成：在半導體襯底上形成初始疊層結構，其中，所述初始疊層結構包括沿所述第三方向交替堆疊的所述第一半導體層和所述第二半導體層；去除部分所述初始疊層結構，形成沿第二方向排列、且沿所述第一方向和所述第三方向延伸的兩個蝕刻凹槽；所述第二方向與所述第一方向位於同一平面內；在所述蝕刻凹槽中形成支撐結構和位於所述支撐結構沿所述第二方向兩側的犧牲結構；其中，位於所述支撐結構之間的區域構成所述第一區域；其中，所述第一半導體層包括鍺化矽層；所述第二半導體層包括矽層；其中，所述犧牲結構包括位於所述第一區域的第一犧牲層和位於所述第二區域的第二犧牲層；其中，所述犧牲結構與所述第二半導體層之間的蝕刻選擇比大於所述支撐結構與所述第二半導體層之間的蝕刻選擇比。
根據請求項6所述的方法，其中在形成所述犧牲結構和所述支撐結構之後，形成所述疊層結構和所述隔離溝槽；所述疊層結構和所述隔離溝槽通過以下步驟形成：在所述初始疊層結構的表面形成具有預設圖案的遮罩層，所述預設圖案包括沿所述第一方向排列的多個子圖案；所述子圖案暴露出位於所述第一區域的部分所述初始疊層結構；通過所述遮罩層，去除所述子圖案暴露出的部分所述初始疊層結構，形成沿所述第一方向交替排列的所述疊層結構和所述隔離溝槽。
根據請求項6所述的方法，其中在形成所述主動虛擬連接層之後，所述方法還包括：去除所述第一區域中位於所述第一半導體層沿所述第二方向投影區域內的所述第二犧牲層，形成多個第一開口。
根據請求項8所述的方法，其中去除所述第二犧牲層之後，所述方法還包括：去除所述第一半導體層。
根據請求項9所述的方法，其中所述閘極結構通過以下步驟形成：在所述主動虛擬連接層沿所述第三方向上的第三表面和第四表面依次形成閘極介質層和位於所述閘極介質層表面的閘極導電層；其中，形成所述閘極結構之後，所述方法還包括：在所述閘極導電層之間的空隙形成第二隔離結構。