RU2042282C1

RU2042282C1 - Device of digital encoding and decoding of television signal

Info

Publication number: RU2042282C1
Authority: RU
Inventors: С.М. Ибатуллин; А.В. Мигунов; Ю.М. Титов
Original assignee: Санкт-Петербургский государственный электротехнический университет им.Ульянова (Ленина В.И.)
Priority date: 1992-07-27
Filing date: 1992-07-27
Publication date: 1995-08-20

Abstract

FIELD: transmission of video information. SUBSTANCE: device of digital encoding and decoding of television signal includes in encoding part: television camera 1, analog-to-digital converter 2, two input registers 3, 4, first and second arithmetic logic units 5, 24, m buffer registers (where m= 1-(n-1) 6, adder 7, register 8 of memorization of code of first element of picture elements units, register 9 of memorization of code of average brightness gradient of picture elements units, register 10 of memorization of average brightness of picture elements units, shift register 11 of formation of code digital sequence, buffer register 12 of memorization of code of first element of picture elements units, frequency divider 13, unit 14 for determination of zero difference of codes of amplitudes of adjacent elements, register 15 of memorization of code of zero differences, unit 16 of formation of code of difference of total number of transitions of picture elements units and of number of zero transitions, buffer register 17 of memorization of code of matrix of signs of transition of levels of brightness in picture elements units and first control unit 18. In detection part it has register 19 of extraction of code digital sequence, register of memorization of code of first element of picture elements units, register of memorization of code of average gradient of brightness of picture elements units, register of memorization of code of matrix of signs of transition of levels of brightness in picture elements units, two commutators, buffer register, digital-to-analog converter, video control unit and control unit. EFFECT: reduced distortions with predetermined coefficient of compression of digital flow of video information. 4 dwg

Description

Изобретение относится к технике цифрового телевидения, в частности к блочному кодированию сигналов изображения, и может быть использовано для сжатия цифрового потока при передаче видеоинформации. The invention relates to a digital television technique, in particular to block coding of image signals, and can be used to compress a digital stream when transmitting video information.

Сущность блочного кодирования заключается в следующем. The essence of block coding is as follows.

Оцифрованное телевизионное изображение разбивается на блоки элементов изображения (БЭИ) и кодируется в целом весь БЭИ, а не каждый элемент в отдельности. The digitized television image is divided into blocks of image elements (BEI) and the whole BEI is encoded as a whole, and not each element individually.

Известен ряд устройств, реализующих алгоритмы блочного кодирования сигнала изображения. A number of devices are known that implement block coding algorithms for the image signal.

В одних из них хорошая эффективность кодирования обеспечивается применением сложных алгоритмов обработки видеоинформации. Поэтому устройство, работающее в реальном времени и построенное на унифицированных микросхемах, содержит большое количество сумматоров, вычитателей, перемножителей, регистров, элементов памяти и т.д. Общее число корпусов микросхем доходит до нескольких сотен. В других устройствах используют более простой алгоритм, легко технически реализуемый. In some of them, good coding efficiency is provided by the use of complex video processing algorithms. Therefore, a device operating in real time and built on standardized microcircuits contains a large number of adders, subtracters, multipliers, registers, memory elements, etc. The total number of microcircuit cases reaches several hundred. Other devices use a simpler algorithm that is easily technically feasible.

Наиболее близким по технической сущности к изобретению является устройство, которое состоит из передающей части, осуществляющей кодирование видеосигнала, и приемно-декодирующей части. Передающая часть содержит аналого-цифровой преобразователь (АЦП), вход которого является входом телевизионного видеосигнала, поступающего с телевизионной камеры, входные регистры, арифметико-логическое устройство (АЛУ), делитель, представляющий собой запрограммированное постоянное запоминающее устройство (ПЗУ), линейку буферных регистров, сумматор, регистр запоминания кода первого элемента БЭИ, регистр запоминания кода среднего градиента яркости БЭИ, регистр запоминания кода матрицы знаков переходов уровней яркости в БЭИ, сдвиговый регистр формирования кодовой цифровой последовательности, кроме того, кодирующая часть содержит блок управления, который состоит из тактового генератора и схемы формирования управляющих сигналов. The closest in technical essence to the invention is a device that consists of a transmitting part that encodes the video signal, and a receiving-decoding part. The transmitting part contains an analog-to-digital converter (ADC), the input of which is the input of a television video signal coming from a television camera, input registers, an arithmetic logic unit (ALU), a divider, which is a programmed read-only memory (ROM), a line of buffer registers, adder, register for remembering the code of the first element of the BEI, register for remembering the code of the average brightness gradient BEI, register for remembering the code of the matrix of signs of transitions of brightness levels in the BEI, shift Registers forming a digital code sequence further comprises encoding a portion of a control unit which consists of a clock generation circuit and the control signals.

Выход АЦП соединен с входом первого входного регистра, вход которого соединен с входом второго регистра и первым входом АЛУ, выход второго входного регистра соединен с вторым входом АЛУ, первый выход АЛУ соединен с входом делителя, выход которого соединен с информационными входами линейки буферных регистров. Выходы буферных регистров соединены с соответствующими входами сумматоров, который через регистр запоминания кода среднего градиента яркости БЭИ соединен с входом сдвигового регистра. Выход второго входного регистра и второй выход АЛУ через регистр запоминания кода первого элемента БЭИ и регистр запоминания кода матрицы знаков межэлементных переходов уровней яркости БЭИ соединены соответственно со сдвиговым регистром. Выходы блока управления соответственно соединены с управляющими входами всех регистров и АЦП. The ADC output is connected to the input of the first input register, the input of which is connected to the input of the second register and the first input of the ALU, the output of the second input register is connected to the second input of the ALU, the first output of the ALU is connected to the input of the divider, the output of which is connected to the information inputs of the buffer register line. The outputs of the buffer registers are connected to the corresponding inputs of the adders, which is connected to the input of the shift register through the register of memorization of the code of the average brightness gradient BEI. The output of the second input register and the second output of the ALU through the code memory register of the first BEI element and the code memory register of the sign matrix of inter-element transitions of the BEI brightness levels are connected respectively to the shift register. The outputs of the control unit are respectively connected to the control inputs of all the registers and the ADC.

Приемная (декодирующая) часть устройства содержит регистр разделения кодовой цифровой последовательности, регистр запоминания кода первого элемента БЭИ, регистр запоминания кода среднего градиента БЭИ, регистр запоминания кода матрицы знаков межэлементных переходов уровней яркости в БЭИ, первый коммутатор, АЛУ, буферный регистр, второй коммутатор, цифроаналоговый преобразователь (ЦАП) и блок управления (БУ). Вход регистра разделения кодовой цифровой последовательности является входом принимаемого закодированного цифрового сигнала изображения, его выход соединен с информационными входами регистра запоминания кода первого элемента БЭИ, регистра запоминания кода среднего градиента яркости и регистра запоминания кода матрицы знаков межэлементных переходов уровней яркости БЭИ. Выход регистра запоминания кода первого элемента БЭИ через первый коммутатор соединен с первым входом АЛУ, выход регистра запоминания среднего градиента яркости БЭИ соединен с вторым входом АЛУ, а выход регистра запоминания кода матрицы знаков межэлементных переходов БЭИ соединен с управляющим входом АЛУ. Выход АЛУ через буферный регистр и второй коммутатор соединен с входом ЦАП, выход которого является выходом видеосигнала. Также выход буферного регистра через первый коммутатор соединен с первым входом АЛУ. Выходы блока управления, который состоит из тактового генератора и схемы формирования сигналов управления, соединены с управляющими входами регистров, управляющими входами коммутаторов и управляющим входом ЦАП. The receiving (decoding) part of the device contains a register for dividing a code digital sequence, a register for storing the code of the first element of the BEI, a register for storing the code of the average gradient of the BEI, a register for storing the code of the matrix of signs of inter-element transitions of brightness levels in the BEI, the first switch, ALU, the buffer register, the second switch, digital-to-analog converter (DAC) and control unit (CU). The input of the separation register of the code digital sequence is the input of the received encoded digital image signal, its output is connected to the information inputs of the code memory register of the first element of the BEI, the memory register of the code for the average gradient of brightness and the register of memory of the code of the matrix of signs of inter-element transitions of brightness levels of the BEI. The output of the register for storing the code of the first element of the BEI through the first switch is connected to the first input of the ALU, the output of the register for storing the average gradient of brightness of the BEI is connected to the second input of the ALU, and the output of the register for storing the code of the matrix of the signs of the element transitions of the BEI is connected to the control input of the ALU. The ALU output through the buffer register and the second switch is connected to the input of the DAC, the output of which is the output of the video signal. Also, the output of the buffer register through the first switch is connected to the first input of the ALU. The outputs of the control unit, which consists of a clock generator and a control signal generation circuit, are connected to the control inputs of the registers, the control inputs of the switches, and the control input of the DAC.

Недостатком данного устройства являются заметные градационные искажения при заданном коэффициенте сжатия, обусловленные значительной ошибкой при определении величины межэлементных переходов в БЭИ для фрагментов изображения с резкими контурными перепадами, так как величина среднего градиента яркости БЭИ определяется как частное от деления суммы модуля разности величины межэлементных переходов на общее число переходов в БЭИ. The disadvantage of this device is the noticeable gradation distortion at a given compression ratio, due to a significant error in determining the magnitude of the interelement transitions in the BEI for image fragments with sharp contour differences, since the average brightness gradient of the BEI is determined as the quotient of the total modulus of the difference in the magnitude of the magnitude of the interelement transitions by the total number of transitions in BEI.

Цель изобретения уменьшение градационных искажений при заданном коэффициенте сжатия цифрового потока видеоинформации. The purpose of the invention is the reduction of gradation distortion at a given compression ratio of the digital video stream.

На фиг. 1 представлена структурная электрическая схема кодирующей части устройства цифрового кодирования и декодирования телевизионного (ТВ) сигнала; на фиг. 2 структурная электрическая схема декодирующей части устройства цифрового кодирования и декодирования телевизионного сигнала; на фиг. 3 временные диаграммы, иллюстрирующие работу устройства; на фиг. 4 временные диаграммы, иллюстрирующие работу устройства. In FIG. 1 is a structural electrical diagram of an encoding portion of a digital encoding and decoding apparatus for a television (TV) signal; in FIG. 2 is a structural circuit diagram of a decoding part of a digital coding and decoding apparatus of a television signal; in FIG. 3 timing diagrams illustrating the operation of the device; in FIG. 4 timing diagrams illustrating the operation of the device.

Устройство цифрового кодирования и декодирования содержит в кодирующей части (см. фиг. 1) телевизионную камеру 1, аналого-цифровой преобразователь (АЦП) 2, первый и второй входные регистры 3 и 4, первое арифметическо-логическое устройство (АЛУ) 5, m буферных регистров (где m=1-(n-1) 6, сумматор 7, регистр 8 запоминания кода первого элемента блока элементов изображения (БЭИ), регистр 9 запоминания кода среднего градиента яркости БЭИ, регистр 10 запоминания матрицы знаков перехода уровней яркости в БЭИ, сдвиговый регистр 11 формирования кодовой цифровой последовательности, буферный регистр 12 запоминания кода первого элемента БЭИ, делитель частоты 13, блок 14 определения нулевой разности кодов амплитуд двух соседних элементов, регистр 15 запоминаний кода нулевых разностей, блок 16 формирования кода разности общего числа переходов БЭИ и числа нулевых переходов, буферный регистр 17 запоминаний кода матриц знаков перехода уровней яркости в БЭИ и первый блок управления 18, а в декодирующей части (см. фиг. 2) регистр 19 разделения кодовой цифровой последовательности, регистр 20 запоминания кода первого элемента БЭИ, регистр 21 запоминания кода среднего градиента яркости БЭИ, регистр 22 запоминания кода матрицы знаков перехода уровней яркости в БЭИ, первый коммутатор 23, второе АЛУ 24, буферный регистр 25, второй коммутатор 26, цифроаналоговый преобразователь (ЦАП) 27, видеоконтрольный блок (ВКБ) 28 и блок 29 управления. The digital encoding and decoding device contains in the encoding part (see Fig. 1) a television camera 1, an analog-to-digital converter (ADC) 2, the first and second input registers 3 and 4, the first arithmetic logic device (ALU) 5, m buffer registers (where m = 1- (n-1) 6, adder 7, register 8 for storing the code of the first element of the block of image elements (BEI), register 9 for storing the code of the average brightness gradient of the BEI, register 10 for storing the matrix of signs of the transition of brightness levels in the BEI, shift register 11 forming a digital code sequences, buffer register 12 for storing the code of the first BEI element, frequency divider 13, block 14 for determining the zero difference of the amplitude codes of two neighboring elements, register 15 for storing the code of zero differences, block 16 for generating the code for the difference of the total number of BEI transitions and the number of zero transitions, buffer register 17 remembering the code of the matrix of signs of the transition of brightness levels in the BEI and the first control unit 18, and in the decoding part (see FIG. 2) a code digital sequence separation register 19, a register 20 for storing the code of the first element of the BEI, a register 21 for storing the code of the average brightness gradient of the BEI, a register 22 for storing the code of the matrix of signs of the transition of the brightness levels in the BEI, the first switch 23, the second ALU 24, the buffer register 25, the second switch 26, a digital-to-analog converter (DAC) 27, a video control unit (WKB) 28, and a control unit 29.

Устройство работает следующим образом. The device operates as follows.

Видеосигнал с телевизионного датчика 1 поступает на вход АЦП 2, с выхода которого с частотой дискретизации сформированные коды элементов изображения (см. фиг. 3, а) поступают в регистр 3. Сигнал частоты дискретизации 13,5 мГц поступает в блок АЦП 2 с блока управления (БУ) 18. Коды сформированных элементов изображения последовательно поступают в регистр 3 и регистр 4. Таким образом, в этих регистрах в любой момент времени записываются коды двух соседних элементов изображения. Тактирование регистров 3 и 4 осуществляется сигналом частоты дискретизации (см. фиг. 3, в), поступающим с выхода 1 БУ 18. С выходов регистров 3 и 4 коды двух соседних элементов поступают на соответствующие входы АЛУ 5, определяется модуль межэлементной разности двух соседних элементов и знак этой разности. Информация о знаке поступает в регистр 10, который также управляется сигналом частоты дискретизации, поступающим с выхода 1 БУ 18. Кроме того, код первого элемента БЭИ с выхода регистра 4 записывается в регистр 12, сигнал управления регистром 12 поступает с 3 выхода БУ 18 (см. фиг. 3, г). С первого выхода АЛУ 6 код модуля межэлементной разности соседних элементов БЭИ последовательно записывается в регистры 6.1-6. N-1. Сигнал записи поступает соответственно с выходов 2.1-2.N-1 БУ 18 (см. фиг. 3, д, е, ж). С выходов регистров 6.1-6.N-1 информация поступает на соответствующие входы сумматора 7, где в результате суммирования определяется код суммы межэлементных разностей БЭИ. Этот код с выхода сумматора 7 поступает на вход делителя 13, представляющий собой программируемое постоянное запоминающее устройство (ППЗУ), запрограммированное как преобразователь кода, где делимое это код, поступающий с выхода сумматора 7 на адресные входы А0, А8, а делитель код, соответствующий полученному коэффициенту деления и поступающий на входы С выбора области памяти ППЗУ, соответствующей коду коэффициента деления. Код коэффициента деления формируется в блоке 16. Блок 16 представляет собой дешифратор, выполненный в виде логического устройства. The video signal from the television sensor 1 is fed to the input of the ADC 2, from the output of which with the sampling frequency the generated image element codes (see Fig. 3, a) are sent to register 3. The signal of the sampling frequency 13.5 MHz is sent to the ADC 2 from the control unit (BU) 18. Codes of the generated image elements are sequentially entered into register 3 and register 4. Thus, codes of two adjacent image elements are recorded in these registers at any time. Clocking of registers 3 and 4 is carried out by a sampling frequency signal (see Fig. 3, c) coming from output 1 of control unit 18. From the outputs of registers 3 and 4, codes of two adjacent elements are supplied to the corresponding inputs of ALU 5, the module of the interelement difference of two neighboring elements is determined and a sign of this difference. Information about the sign enters the register 10, which is also controlled by the sampling frequency signal coming from the output 1 of the control unit 18. In addition, the code of the first BEI element from the output of the register 4 is written to the register 12, the control signal of the register 12 comes from the 3 output of the control unit 18 (see Fig. 3, d). From the first output of ALU 6, the code of the module of the interelement difference of neighboring elements of the BEI is sequentially recorded in registers 6.1-6. N-1. The recording signal comes respectively from the outputs 2.1-2.N-1 BU 18 (see Fig. 3, d, e, g). From the outputs of the registers 6.1-6.N-1, the information goes to the corresponding inputs of the adder 7, where as a result of the summation, the code of the sum of the interelement differences of the BEI is determined. This code from the output of adder 7 goes to the input of the divider 13, which is a programmable read-only memory (ROM) programmed as a code converter, where the dividend is the code coming from the output of the adder 7 to the address inputs A0, A8, and the divider is the code corresponding to the received the division coefficient and arriving at the inputs With the selection of the memory area of the ROM corresponding to the division coefficient code. The code of the division coefficient is generated in block 16. Block 16 is a decoder made in the form of a logical device.

Логическое устройство синтезировано по логическому уравнению, суть которого в следующем. При появлении на входе блока 16 кода, содержащего только одну единицу, на выходе появляется двоичный код единицы, при содержании в коде двух единиц появляется двоичный код двойки и т.д. Двоичный код с выхода блока Ф 16 поступает на управляющие входы С делителя 13. Таким образом, выбирается область памяти ППЗУ, в которой запрограммирован нужный коэффициент деления. Код с выхода делителя 13 поступает в регистр 9, который управляется сигналом с выхода 3 БУ 18. Код с первого выхода АЛУ 5 поступает на вход блока 14, где происходит определение нулевых разностей. С выхода блока 14, выполненного в виде восьмивходового логического элемента И, сигнал поступает в регистр 15, который управляется сигналом, поступающим с выхода 1 БУ 18 (см. фиг. 3, в). С выхода регистра 15 код нулевых переходов поступает на вход блока 16. Код матрицы знаков межэлементных переходов с второго выхода АЛУ 4 записывается в регистр 10, который управляется сигналом, поступающим с выхода 1 БУ 18. С выхода регистра 10 сигнал поступает в регистр 17. Таким образом, код первого элемента БЭИ, код среднего градиента яркости БЭИ и код матрицы знаков межэлементных переходов БЭИ соответственно с регистров 8, 9 и 10 записываются в регистр 11 с помощью управляющего сигнала (см. фиг. 3, г), поступающего с выхода 3 БУ 18. The logical device is synthesized by a logical equation, the essence of which is as follows. When a code containing only one unit appears at the input of block 16, the binary unit code appears at the output, when two units are contained in the code, a binary two code appears, etc. The binary code from the output of block F 16 is fed to the control inputs C of the divider 13. Thus, the memory area of the EPROM is selected in which the desired division coefficient is programmed. The code from the output of the divider 13 enters the register 9, which is controlled by the signal from the output 3 of the control unit 18. The code from the first output of the ALU 5 is fed to the input of block 14, where zero differences are determined. From the output of block 14, made in the form of an eight-input logic element AND, the signal enters the register 15, which is controlled by the signal from output 1 of the control unit 18 (see Fig. 3, c). From the output of register 15, the zero-transition code is sent to the input of block 16. The code of the matrix of signs of inter-element transitions from the second output of ALU 4 is recorded in register 10, which is controlled by the signal coming from output 1 of control unit 18. From the output of register 10, the signal goes to register 17. So Thus, the code of the first element of the BEI, the code of the average brightness gradient of the BEI, and the code of the matrix of the signs of the inter-element transitions of the BEI, respectively, from the registers 8, 9, and 10 are written to the register 11 using the control signal (see Fig. 3d) coming from the output of the 3 BU eighteen.

Регистр сдвига 11 представляет собой формирователь кодовой цифровой последовательности. Процессом формирования управляют сигналы, поступающие с выходов 3 и 4 БУ 18. Управляющий сигнал 4 БУ 18 представляет собой меандровую последовательность импульсов, частота которых определяется коэффициентом сжатия видеосигнала. С выхода регистра 11 цифровой поток поступает в канал связи. Shift register 11 is a digital code sequence generator. The formation process is controlled by signals coming from the outputs 3 and 4 of the control unit 18. The control signal 4 of the control unit 18 is a meander train of pulses whose frequency is determined by the compression ratio of the video signal. From the output of register 11, the digital stream enters the communication channel.

В декодирующей части устройства цифровой поток из канала связи поступает на регистр 19 разделитель кодовой цифровой последовательности. Регистр имеет вход последовательной записи кодов цифровой последовательности. В момент времени, когда запишется информация кода одного БЭИ, происходит параллельное считывание информации с регистра 19 в регистры 20,21, 22. Управляющий сигнал на регистр 19 поступает с выхода 4 БУ 29 и представляет собой последовательность импульсов, частота которых определяется коэффиентом сжатия видеосигнала. Кодовая комбинация, соответствующая первому элементу БЭИ, записывается в регистр 20 и через коммутатор 26 поступает на вход блок ЦАП 27. Коды среднего градиента яркости и матрицы знаков БЭИ соответственно записываются в регистры 21 и 22 и поступают на второй и третий входы АЛУ 24, на первый вход которого через коммутатор 23 в первый интервал дискретизации с выхода регистра 20 поступает код первого элемента БЭИ. В результате арифметической операции в АЛУ происходит восстановление элемента БЭИ. Во второй интервал дискретизации с выхода регистра 25 код второго элемента БЭИ через коммутатор 23 поступает на первый вход АЛУ 24, происходит восстановление третьего элемента БЭИ. Процесс повторяется до полного восстановления всех элементов БЭИ. In the decoding part of the device, the digital stream from the communication channel enters the register 19 separator code digital sequence. The register has an input for sequential recording of digital sequence codes. At the time when the code information of one BEI is recorded, information is read in parallel from register 19 to registers 20,21,22. The control signal to register 19 is received from output 4 of control unit 29 and is a sequence of pulses whose frequency is determined by the compression ratio of the video signal. The code combination corresponding to the first element of the BEI is recorded in the register 20 and through the switch 26 the DAC unit 27 is input. The codes of the average brightness gradient and the matrix of signs of the BEI are respectively recorded in the registers 21 and 22 and fed to the second and third inputs of the ALU 24, to the first whose input through the switch 23 in the first sampling interval from the output of the register 20 receives the code of the first BEI element. As a result of an arithmetic operation in ALU, the BEI element is restored. In the second sampling interval from the output of the register 25, the code of the second BEI element through the switch 23 is fed to the first input of the ALU 24, the third element of the BEI is restored. The process is repeated until all BEI elements are fully restored.

Код первого элемента с выхода регистра 20 и коды последующих восстановленных элементов с выхода регистра 20 через коммутатор поступают на вход ЦАП, с выхода которого аналоговый ТВ сигнал поступает на ВКУ 28. Сигналы управления записью на регистры 20, 21, 22 (см. фиг. 4, а) поступают с выхода 2 БУ 29. Сигнал считывания на регистр 22, сигнал записи на регистр 25 и ЦАП 27 (см. фиг. 4, в) поступают с выхода 1 БУ 29. Блок управления 29 состоит из генератора 29.1, с которого частота дискретизации 13.5 мГц поступает на делитель 29.2 и далее на логическую схему 29.3, 29.4, где происходит формирование управляющих сигналов 2 и 3. Блок синхрогенератора 29.5 формирует строчные (СИ) и кадровые (КСИ) синхимпульсы. The code of the first element from the output of the register 20 and the codes of the subsequent restored elements from the output of the register 20 through the switch are fed to the input of the DAC, from the output of which the analog TV signal is fed to the VKU 28. The control signals for writing to the registers 20, 21, 22 (see Fig. 4 , a) come from the output 2 of the control unit 29. The read signal to the register 22, the write signal to the register 25 and the DAC 27 (see Fig. 4, c) come from the output 1 of the control unit 29. The control unit 29 consists of a generator 29.1, from which the sampling frequency 13.5 MHz goes to the divider 29.2 and then to the logic circuit 29.3, 29.4, where control signals 2 and 3 are generated. Sync generator block 29.5 generates horizontal (SI) and frame (CSI) clock pulses.

Claims

DIGITAL CODING AND DECODING DEVICE OF THE TV SIGNAL, containing in the coding part of an analogue digital converter (ADC), the input of which is the input of the video signal, and the output is connected to the information input of the first input register, the output of which is connected to the information input of the second input register and the first input of the first arithmetic logical device (ALU), the second input of which is connected to the output of the second input register, the control input of which is connected to the control inputs of the ADC and the first about the input register and with the first output of the first control unit, each of the second outputs of which are connected respectively to the control inputs of each of the buffer registers, the outputs of which are connected to the inputs of the adder, a frequency divider, a code memory register of the first element of the block of image elements (BEI), the output of which connected to the first information input of the shift register forming the code digital sequence, the second and third information inputs of which are connected respectively with the outputs of the register remembering the code of the average brightness gradient of the BEI and the buffer register for storing the code of the matrix of signs of the transition of the brightness levels in the BEI, the control input of which is connected to the control inputs of the register of remembering the code of the first element of the BEI, the register of remembering the code of the average gradient of brightness of BEI and the third output of the first control unit, the fourth output of which connected to the first control input of the shift register forming the code digital sequence, the output of which is the output of the encoding part, and the decoding the part contains a register for the separation of the code digital sequence, the information input of which is the input of the encoded digital image signal, the control input is connected to the first output of the second control unit, and the first, second, and third outputs are connected respectively to the information inputs of the code memory register of the first BEI element, code memory register the average brightness gradient of the BEI and the memory register of the code matrix of the signs of the transition of the brightness levels in the BEI, the control input of which is connected to m is the output of the second control unit, the first switch, the first information input of which is connected to the output of the code memory register of the first element of the BEI, and the output is connected to the first input of the second ALU, the second and third inputs of which are connected respectively with the outputs of the memory register of the code for the average brightness gradient of the BEI and the register storing the code of the matrix of signs of the transition of brightness levels in the BEI, and the output is connected to the information input of the buffer register, the output of which is connected to the first information input of the second switch and the second information input of the first switch, the control input of which is connected to the control input of the second switch and the third output of the second control unit, the fourth output of which is connected to the control input of the DAC, the information input of which is connected to the output of the second switch, and the output is a video signal output, characterized in that in the coding part, a block for determining the zero difference of the codes of amplitudes of two neighboring elements, the input of which is connected to the outputs of m buffer p registers and the first output of the first ALU, a register for storing the code of zero differences and a block for generating a code for the difference of the total number of transitions of the BEI and the number of zero transitions, the output of which is connected to the first information input of the divider, the second input of which is connected to the output of the adder, and the output is connected to the information input of the register storing the code of the average brightness gradient of the BEI, as well as the register of storing the code of the matrix of signs of the transition of brightness levels in the BEI, the information input of which is connected to the second output of the first ALU, the input input is connected to the first output of the first control unit, and the output is connected to the information input of the buffer register for storing the code of the matrix of signs of transition of brightness levels in the BEI, and the buffer register for storing the code of the first element of the BEI, the information input of which is connected to the input of the second input register, the control input is connected with the third output of the first control unit and the second input of the shift register for the formation of a code digital sequence, while the control input of the memory register is zero different the core is connected to the first output of the first control unit, and in the decoding part, the additional input of the second switch is connected to the output of the code memory register of the first BEI element, and the fourth input of the second control unit is connected to the control inputs of the code memory register of the sign matrix of transitions of brightness levels in the BEI and the buffer register .