KR20260045906A - 단극성 트랜지스터를 사용하여 구성된 논리 회로, 및 반도체 장치 - Google Patents
단극성 트랜지스터를 사용하여 구성된 논리 회로, 및 반도체 장치Info
- Publication number
- KR20260045906A KR20260045906A KR1020267008871A KR20267008871A KR20260045906A KR 20260045906 A KR20260045906 A KR 20260045906A KR 1020267008871 A KR1020267008871 A KR 1020267008871A KR 20267008871 A KR20267008871 A KR 20267008871A KR 20260045906 A KR20260045906 A KR 20260045906A
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- oxide
- insulator
- conductor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/09432—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors with coupled sources or source coupled logic
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
- H10D30/6733—Multi-gate TFTs
- H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D87/00—Integrated devices comprising both bulk components and either SOI or SOS components on the same substrate
Abstract
단극성 트랜지스터를 사용하여, 정상 전류가 흐르지 않고, 고전원 전위 및 저전원 전위를 사용하여 하이 레벨 또는 로 레벨을 나타낼 수 있는 반도체 장치를 제공한다. 반도체 장치는 제 1 내지 제 4 트랜지스터와, 제 1 및 제 2 용량 소자와, 제 1 및 제 2 배선과, 제 1 및 제 2 입력 단자와, 출력 단자를 가진다. 제 4 트랜지스터의 소스 및 드레인 중 한쪽은 제 1 배선과 전기적으로 접속되고, 다른 쪽은 제 2 트랜지스터의 소스 및 드레인 중 한쪽, 제 2 용량 소자의 한쪽의 단자, 및 제 3 트랜지스터의 게이트와 전기적으로 접속된다. 제 4 트랜지스터의 게이트는 제 1 입력 단자, 제 1 용량 소자의 한쪽의 단자, 및 제 1 트랜지스터의 게이트와 전기적으로 접속되고, 제 2 트랜지스터의 게이트는 제 2 입력 단자와 전기적으로 접속된다. 제 1 트랜지스터의 소스 및 드레인 중 한쪽은 제 1 배선과 전기적으로 접속되고, 다른 쪽은 제 1 용량 소자의 다른 쪽의 단자, 제 2 용량 소자의 다른 쪽의 단자, 제 3 트랜지스터의 소스 및 드레인 중 한쪽, 및 출력 단자와 전기적으로 접속된다. 제 2 트랜지스터의 소스 및 드레인 중 다른 쪽 및 제 3 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 2 배선과 전기적으로 접속된다.
Description
본 발명의 일 형태는 단극성 트랜지스터를 사용하여 구성된 논리 회로에 관한 것이다.
또한, 본 발명의 일 형태는 반도체 장치에 관한 것이다. 본 명세서 등에서, 반도체 장치란 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 가리킨다. 예를 들어, 집적 회로, 집적 회로를 구비한 칩이나, 패키지에 칩을 수납한 전자 부품, 집적 회로를 구비한 전자 기기는 반도체 장치의 일례이다.
또한, 본 발명의 일 형태는 상술한 기술분야에 한정되지 않는다. 본 명세서 등에서 개시(開示)하는 발명의 기술분야는 물건, 방법, 또는 제조 방법에 관한 것이다. 또는, 본 발명의 일 형태는 공정(process), 기계(machine), 제품(manufacture), 또는 조성물(composition of matter)에 관한 것이다.
하이 레벨 또는 로 레벨(High 또는 Low, H 또는 L, 1 또는 0 등으로 나타내어지는 경우가 있음)로 나타내어지는 디지털 신호를 다루는 회로(디지털 회로, 논리 회로라고도 함)로서, CMOS(Complementary Metal Oxide Semiconductor) 회로가 널리 사용되어 있다.
많은 경우에서, 논리 회로에는 고전원 전위와 저전원 전위가 공급되고, 하이 레벨은 고전원 전위를 사용하여 나타내어지고, 로 레벨은 저전원 전위를 사용하여 나타내어진다. 또한, CMOS 회로는, 예를 들어 단결정 실리콘 기판에 형성된 n채널형 트랜지스터와 p채널형 트랜지스터를 사용하여 구성된다.
CMOS 회로는 고전원 전위와 저전원 전위 사이에 n채널형 트랜지스터와 p채널형 트랜지스터가 직렬 접속된 회로 구성을 가지고, n채널형 트랜지스터가 도통 상태일 때 p채널형 트랜지스터는 비도통 상태이고, n채널형 트랜지스터가 비도통 상태일 때 p채널형 트랜지스터는 도통 상태이다. 즉, 하이 레벨 또는 로 레벨이 결정된 후에는, 고전원 전위로부터 저전원 전위로 관통 전류가 흐르지 않는다는(트랜지스터의 오프 전류 등을 제외함) 특징을 가진다.
여기서, n채널형 트랜지스터와 p채널형 트랜지스터의 양쪽을 제작하지 못하는 경우, 또는 비용 삭감 등을 위하여 트랜지스터 제작 공정을 삭감하려고 하는 경우 등에 있어서, n채널형 트랜지스터 또는 p채널형 트랜지스터의 한쪽만(단극성 트랜지스터, 단채널 트랜지스터라고도 함)을 사용하여, 논리 회로가 구성되는 경우가 있다.
예를 들어, 특허문헌 1 및 특허문헌 2에는, 단극성 트랜지스터를 사용하여 구성된 반도체 장치나 표시 장치의 구동 회로의 예가 개시되어 있다. 특허문헌 1 및 특허문헌 2에서는 고전원 전위와 저전원 전위 사이에 단극성 트랜지스터 2개를 직렬 접속하고, 제 1 신호와, 제 1 신호의 논리(하이 레벨 또는 로 레벨)가 반전된 제 2 신호가 각각 트랜지스터의 게이트에 입력되고, 고전원 전위로부터 저전원 전위로 관통 전류가 흐르지 않는 회로 구성을 가진다. 제 1 신호와, 제 1 신호의 논리가 반전된 제 2 신호를 사용하는 방법은 듀얼 레일(dual rail)이라고 불리는 경우가 있다.
또한, 특허문헌 1 및 특허문헌 2에서는 출력 신호의 하이 레벨 및 로 레벨 중 한쪽이 고전원 전위 또는 저전원 전위에 도달하지 않는다는 문제를 출력 단자와 한쪽의 트랜지스터의 게이트 사이에 용량을 제공함으로써 해결하였다. 출력 단자와 한쪽의 트랜지스터의 게이트 사이에 용량을 제공하는 방법은 부트스트랩(bootstrap)이라고 불리는 경우가 있다.
한편, 채널 형성 영역에 금속 산화물을 가지는 트랜지스터(산화물 반도체 트랜지스터, OS 트랜지스터라고도 함)가 근년 주목되고 있다. OS 트랜지스터로서는 n채널형 트랜지스터가 실용화되어 있고, 오프 전류가 매우 작고, 소스와 드레인 사이에 높은 전압을 인가할 수 있고(내압이 높다고도 함), 박막 트랜지스터이므로 적층하여 제공할 수 있다는 등의 특징을 가진다. 또한, OS 트랜지스터는 고온 환경하에서도 오프 전류가 증가하기 어렵고, 고온 환경하에서도 온 전류와 오프 전류의 비율이 크다는 특징을 가지고, OS 트랜지스터를 사용하여 구성된 반도체 장치는 신뢰성이 높다.
예를 들어, 특허문헌 3에는 구동 회로나 제어 회로 등의 주변 회로를 형성한 반도체 기판 위에 OS 트랜지스터를 사용한 복수의 메모리 셀을 가지는 반도체 장치 및 DRAM(Dynamic Random Access Memory)의 메모리 셀에 OS 트랜지스터를 사용한 예가 개시되어 있다. 예를 들어, 단결정 실리콘 기판에 형성된 Si 트랜지스터를 사용하여 주변 회로를 구성하고, 그 위쪽에 OS 트랜지스터를 사용한 메모리 셀을 적층하여 제공할 수 있다. OS 트랜지스터를 사용한 메모리 셀을 주변 회로를 형성한 단결정 실리콘 기판 위에 제공함으로써, 칩 면적을 삭감할 수 있다. 또한, OS 트랜지스터의 오프 전류는 매우 작기 때문에, 기억한 데이터를 장시간 유지할 수 있다.
특허문헌 1 및 특허문헌 2에는 듀얼 레일 및 부트스트랩을 채용하고, 단극성 트랜지스터를 사용하여 구성된 논리 회로이면서 CMOS 회로와 마찬가지로 하이 레벨 또는 로 레벨이 결정된 후에는 고전원 전위로부터 저전원 전위로 관통 전류가 흐르지 않는다는(정상 전류가 흐르지 않는다고도 함) 특징을 가지고, 고전원 전위를 사용하여 하이 레벨을, 저전원 전위를 사용하여 로 레벨을 나타낼 수 있는 회로가 개시되어 있다.
여기서, 부트스트랩은 소스와 게이트 사이에 용량이 제공된 트랜지스터에 있어서, 트랜지스터의 소스에 대한 게이트의 전압 Vgs가 충분히 확보되어 있는 것이 바람직하다. 트랜지스터의 소스에 대한 게이트의 전압 Vgs가 충분히 확보되어 있지 않으면, 하이 레벨이 고전원 전위까지 올라가지 않거나, 또는 로 레벨이 저전원 전위까지 내려가지 않은 경우가 있다.
특허문헌 1 및 특허문헌 2에서는 트랜지스터의 소스가 출력 단자와 전기적으로 접속되고, 트랜지스터의 소스와 게이트 사이에 용량이 제공되어 있다. 예를 들어, 출력 단자에 용량성 부하가 접속되어 있는 경우 등, 출력 단자의 전위가 하이 레벨일 때 고전원 전위까지 올라가지 않거나, 또는 로 레벨일 때 저전원 전위까지 내려가지 않은 경우가 있다.
본 발명의 일 형태는 단극성 트랜지스터를 사용하여 구성된 논리 회로로서, 정상 전류가 흐르지 않고, 출력이 하이 레벨일 때 출력 단자의 전위가 고전원 전위까지 올라가고, 출력이 로 레벨일 때 출력 단자의 전위가 저전원 전위까지 내려가는 논리 회로를 제공하는 것을 과제의 하나로 한다. 또는, 본 발명의 일 형태는 단극성 트랜지스터를 사용하여 구성된 반도체 장치로서, 정상 전류가 흐르지 않고, 출력이 하이 레벨일 때 출력 단자의 전위가 고전원 전위까지 올라가고, 출력이 로 레벨일 때 출력 단자의 전위가 저전원 전위까지 내려가는 반도체 장치를 제공하는 것을 과제의 하나로 한다.
또한, 본 발명의 일 형태는 반드시 상술한 과제 모두를 해결할 필요는 없고, 적어도 하나의 과제를 해결할 수 있는 것이면 좋다. 또한, 상기 과제의 기재는 다른 과제의 존재를 방해하는 것은 아니다. 이들 외의 과제는 명세서, 청구범위, 도면 등의 기재로부터 저절로 명백해질 것이며 명세서, 청구범위, 도면 등의 기재에서 이들 외의 과제를 추출할 수 있다.
본 발명의 일 형태는 제 1 내지 제 4 트랜지스터와, 제 1 및 제 2 용량 소자와, 제 1 및 제 2 배선과, 제 1 및 제 2 입력 단자와, 출력 단자를 가지는 반도체 장치이다. 제 4 트랜지스터의 소스 및 드레인 중 한쪽은 제 1 배선과 전기적으로 접속되고, 제 4 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 2 트랜지스터의 소스 및 드레인 중 한쪽, 제 2 용량 소자의 한쪽의 단자, 및 제 3 트랜지스터의 게이트와 전기적으로 접속되고, 제 2 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 2 배선과 전기적으로 접속된다. 제 4 트랜지스터의 게이트는 제 1 입력 단자, 제 1 용량 소자의 한쪽의 단자, 및 제 1 트랜지스터의 게이트와 전기적으로 접속되고, 제 2 트랜지스터의 게이트는 제 2 입력 단자와 전기적으로 접속된다. 제 1 트랜지스터의 소스 및 드레인 중 한쪽은 제 1 배선과 전기적으로 접속되고, 제 1 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 1 용량 소자의 다른 쪽의 단자, 제 2 용량 소자의 다른 쪽의 단자, 제 3 트랜지스터의 소스 및 드레인 중 한쪽, 및 출력 단자와 전기적으로 접속되고, 제 3 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 2 배선과 전기적으로 접속된다.
또한, 상기 형태에 있어서, 제 1 배선에는 제 1 전위가 공급되고, 제 2 배선에는 제 2 전위가 공급되고, 제 2 전위는 제 1 전위보다 높은 전위이고, 제 1 입력 단자에는 제 1 신호가 입력되고, 제 2 입력 단자에는 제 2 신호가 입력되고, 제 2 신호는 제 1 신호의 논리가 반전된 신호이다.
또한, 상기 형태에 있어서, 제 1 내지 제 4 트랜지스터는 n채널형이다.
또한, 상기 형태에 있어서, 제 1 내지 제 4 트랜지스터는 채널 형성 영역에 금속 산화물을 가진다.
또한, 본 발명의 일 형태는 제 1 내지 제 3 트랜지스터와, 제 1 및 제 2 용량 소자와, 제 1 및 제 2 배선과, 제 1 및 제 2 입력 단자와, 출력 단자를 가지는 반도체 장치이다. 제 2 트랜지스터의 소스 및 드레인 중 한쪽은 제 2 입력 단자와 전기적으로 접속되고, 제 2 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 2 용량 소자의 한쪽의 단자 및 제 3 트랜지스터의 게이트와 전기적으로 접속되고, 제 2 트랜지스터의 게이트는 제 2 배선과 전기적으로 접속된다. 제 1 트랜지스터의 소스 및 드레인 중 한쪽은 제 1 배선과 전기적으로 접속되고, 제 1 트랜지스터의 게이트는 제 1 입력 단자 및 제 1 용량 소자의 한쪽의 단자와 전기적으로 접속되고, 제 1 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 1 용량 소자의 다른 쪽의 단자, 제 2 용량 소자의 다른 쪽의 단자, 제 3 트랜지스터의 소스 및 드레인 중 한쪽, 및 출력 단자와 전기적으로 접속되고, 제 3 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 2 배선과 전기적으로 접속된다.
또한, 상기 형태에 있어서, 제 1 배선에는 제 1 전위가 공급되고, 제 2 배선에는 제 2 전위가 공급되고, 제 2 전위는 제 1 전위보다 높은 전위이고, 제 1 입력 단자에는 제 1 신호가 입력되고, 제 2 입력 단자에는 제 2 신호가 입력되고, 제 2 신호는 제 1 신호의 논리가 반전된 신호이다.
또한, 상기 형태에 있어서, 제 1 내지 제 3 트랜지스터는 n채널형이다.
또한, 상기 형태에 있어서, 제 1 내지 제 3 트랜지스터는 채널 형성 영역에 금속 산화물을 가진다.
또한, 본 발명의 일 형태는 제 1 내지 제 7 트랜지스터와, 제 1 내지 제 3 용량 소자와, 제 1 및 제 2 배선과, 제 1 내지 제 4 입력 단자와, 출력 단자를 가지는 반도체 장치이다. 제 6 트랜지스터의 소스 및 드레인 중 한쪽은 제 1 배선과 전기적으로 접속되고, 제 6 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 7 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고, 제 7 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 3 트랜지스터의 소스 및 드레인 중 한쪽, 제 4 트랜지스터의 소스 및 드레인 중 한쪽, 제 3 용량 소자의 한쪽의 단자, 및 제 5 트랜지스터의 게이트와 전기적으로 접속되고, 제 3 트랜지스터의 소스 및 드레인 중 다른 쪽 및 제 4 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 2 배선과 전기적으로 접속된다. 제 6 트랜지스터의 게이트는 제 2 입력 단자, 제 2 용량 소자의 한쪽의 단자, 및 제 1 트랜지스터의 게이트와 전기적으로 접속되고, 제 7 트랜지스터의 게이트는 제 1 입력 단자, 제 1 용량 소자의 한쪽의 단자, 및 제 2 트랜지스터의 게이트와 전기적으로 접속되고, 제 3 트랜지스터의 게이트는 제 3 입력 단자와 전기적으로 접속되고, 제 4 트랜지스터의 게이트는 제 4 입력 단자와 전기적으로 접속된다. 제 1 트랜지스터의 소스 및 드레인 중 한쪽은 제 1 배선과 전기적으로 접속되고, 제 1 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 2 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고, 제 2 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 1 용량 소자의 다른 쪽의 단자, 제 2 용량 소자의 다른 쪽의 단자, 제 3 용량 소자의 다른 쪽의 단자, 제 5 트랜지스터의 소스 및 드레인 중 한쪽, 및 출력 단자와 전기적으로 접속되고, 제 5 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 2 배선과 전기적으로 접속된다.
또한, 상기 형태에 있어서, 제 1 배선에는 제 1 전위가 공급되고, 제 2 배선에는 제 2 전위가 공급되고, 제 2 전위는 제 1 전위보다 높은 전위이고, 제 1 입력 단자에는 제 1 신호가 입력되고, 제 2 입력 단자에는 제 2 신호가 입력되고, 제 3 입력 단자에는 제 3 신호가 입력되고, 제 4 입력 단자에는 제 4 신호가 입력되고, 제 3 신호는 제 1 신호의 논리가 반전된 신호이고, 제 4 신호는 제 2 신호의 논리가 반전된 신호이다.
또한, 상기 형태에 있어서, 제 1 내지 제 7 트랜지스터는 n채널형이다.
또한, 상기 형태에 있어서, 제 1 내지 제 7 트랜지스터는 채널 형성 영역에 금속 산화물을 가진다.
또한, 본 발명의 일 형태는 제 1 내지 제 7 트랜지스터와, 제 1 내지 제 3 용량 소자와, 제 1 및 제 2 배선과, 제 1 내지 제 4 입력 단자와, 출력 단자를 가지는 반도체 장치이다. 제 6 트랜지스터의 소스 및 드레인 중 한쪽 및 제 7 트랜지스터의 소스 및 드레인 중 한쪽은 제 1 배선과 전기적으로 접속되고, 제 6 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 7 트랜지스터의 소스 및 드레인 중 다른 쪽, 제 3 트랜지스터의 소스 및 드레인 중 한쪽, 제 3 용량 소자의 한쪽의 단자, 및 제 5 트랜지스터의 게이트와 전기적으로 접속되고, 제 3 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 4 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고, 제 4 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 2 배선과 전기적으로 접속된다. 제 6 트랜지스터의 게이트는 제 1 입력 단자, 제 1 용량 소자의 한쪽의 단자, 및 제 1 트랜지스터의 게이트와 전기적으로 접속되고, 제 7 트랜지스터의 게이트는 제 2 입력 단자, 제 2 용량 소자의 한쪽의 단자, 및 제 2 트랜지스터의 게이트와 전기적으로 접속되고, 제 3 트랜지스터의 게이트는 제 3 입력 단자와 전기적으로 접속되고, 제 4 트랜지스터의 게이트는 제 4 입력 단자와 전기적으로 접속된다. 제 1 트랜지스터의 소스 및 드레인 중 한쪽 및 제 2 트랜지스터의 소스 및 드레인 중 한쪽은 제 1 배선과 전기적으로 접속되고, 제 1 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 2 트랜지스터의 소스 및 드레인 중 다른 쪽, 제 1 용량 소자의 다른 쪽의 단자, 제 2 용량 소자의 다른 쪽의 단자, 제 3 용량 소자의 다른 쪽의 단자, 제 5 트랜지스터의 소스 및 드레인 중 한쪽, 및 출력 단자와 전기적으로 접속되고, 제 5 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 2 배선과 전기적으로 접속된다.
또한, 상기 형태에 있어서, 제 1 배선에는 제 1 전위가 공급되고, 제 2 배선에는 제 2 전위가 공급되고, 제 2 전위는 제 1 전위보다 높은 전위이고, 제 1 입력 단자에는 제 1 신호가 입력되고, 제 2 입력 단자에는 제 2 신호가 입력되고, 제 3 입력 단자에는 제 3 신호가 입력되고, 제 4 입력 단자에는 제 4 신호가 입력되고, 제 3 신호는 제 1 신호의 논리가 반전된 신호이고, 제 4 신호는 제 2 신호의 논리가 반전된 신호이다.
또한, 상기 형태에 있어서, 제 1 내지 제 7 트랜지스터는 n채널형이다.
또한, 상기 형태에 있어서, 제 1 내지 제 7 트랜지스터는 채널 형성 영역에 금속 산화물을 가진다.
본 발명의 일 형태에 의하여, 단극성 트랜지스터를 사용하여 구성된 논리 회로이면서, 정상 전류가 흐르지 않고, 출력이 하이 레벨일 때 출력 단자의 전위가 고전원 전위까지 올라가고, 출력이 로 레벨일 때 출력 단자의 전위가 저전원 전위까지 내려가는 논리 회로를 제공할 수 있다. 또는, 본 발명의 일 형태에 의하여, 단극성 트랜지스터를 사용하여 구성된 반도체 장치이면서, 정상 전류가 흐르지 않고, 출력이 하이 레벨일 때 출력 단자의 전위가 고전원 전위까지 올라가고, 출력이 로 레벨일 때 출력 단자의 전위가 저전원 전위까지 내려가는 반도체 장치를 제공할 수 있다.
또한, 이들 효과의 기재는 다른 효과의 존재를 방해하는 것이 아니다. 또한, 본 발명의 일 형태는 반드시 이들 효과의 모두를 가질 필요는 없다. 이들 이외의 효과는 명세서, 청구범위, 도면 등의 기재로부터 저절로 명백해지는 것이고, 명세서, 청구범위, 도면 등의 기재로부터 이들 이외의 효과를 추출할 수 있다.
도 1의 (A) 및 (B)는 반도체 장치의 구성예를 나타낸 회로도이다.
도 2는 타이밍 차트이다.
도 3은 타이밍 차트이다.
도 4의 (A) 및 (B)는 트랜지스터의 회로도 기호를 나타낸 도면이다. 도 4의 (C) 및 (D)는 반도체 장치의 구성예를 나타낸 회로도이다.
도 5는 반도체 장치의 구성예를 나타낸 회로도이다.
도 6은 타이밍 차트이다.
도 7의 (A) 및 (B)는 반도체 장치의 구성예를 나타낸 회로도이다.
도 8은 타이밍 차트이다.
도 9의 (A) 및 (B)는 반도체 장치의 심벌을 나타낸 도면이다.
도 10의 (A) 및 (B)는 반도체 장치의 구성예를 나타낸 블록도이다.
도 11은 타이밍 차트이다.
도 12는 타이밍 차트이다.
도 13은 반도체 장치의 구성예를 나타낸 단면도이다.
도 14의 (A), (B), 및 (C)는 트랜지스터의 구조예를 나타낸 단면도이다.
도 15의 (A)는 트랜지스터의 구조예를 나타낸 상면도이다. 도 15의 (B) 및 (C)는 트랜지스터의 구조예를 나타낸 단면도이다.
도 16의 (A)는 트랜지스터의 구조예를 나타낸 상면도이다. 도 16의 (B) 및 (C)는 트랜지스터의 구조예를 나타낸 단면도이다.
도 17의 (A)는 트랜지스터의 구조예를 나타낸 상면도이다. 도 17의 (B) 및 (C)는 트랜지스터의 구조예를 나타낸 단면도이다.
도 18의 (A)는 트랜지스터의 구조예를 나타낸 상면도이다. 도 18의 (B) 및 (C)는 트랜지스터의 구조예를 나타낸 단면도이다.
도 19의 (A)는 트랜지스터의 구조예를 나타낸 상면도이다. 도 19의 (B) 및 (C)는 트랜지스터의 구조예를 나타낸 단면도이다.
도 20의 (A)는 트랜지스터의 구조예를 나타낸 상면도이다. 도 20의 (B) 및 (C)는 트랜지스터의 구조예를 나타낸 단면도이다.
도 21의 (A) 및 (B)는 트랜지스터의 구조예를 나타낸 단면도이다.
도 22는 반도체 장치의 구성예를 나타낸 단면도이다.
도 23의 (A) 및 (B)는 트랜지스터의 구조예를 나타낸 단면도이다.
도 2는 타이밍 차트이다.
도 3은 타이밍 차트이다.
도 4의 (A) 및 (B)는 트랜지스터의 회로도 기호를 나타낸 도면이다. 도 4의 (C) 및 (D)는 반도체 장치의 구성예를 나타낸 회로도이다.
도 5는 반도체 장치의 구성예를 나타낸 회로도이다.
도 6은 타이밍 차트이다.
도 7의 (A) 및 (B)는 반도체 장치의 구성예를 나타낸 회로도이다.
도 8은 타이밍 차트이다.
도 9의 (A) 및 (B)는 반도체 장치의 심벌을 나타낸 도면이다.
도 10의 (A) 및 (B)는 반도체 장치의 구성예를 나타낸 블록도이다.
도 11은 타이밍 차트이다.
도 12는 타이밍 차트이다.
도 13은 반도체 장치의 구성예를 나타낸 단면도이다.
도 14의 (A), (B), 및 (C)는 트랜지스터의 구조예를 나타낸 단면도이다.
도 15의 (A)는 트랜지스터의 구조예를 나타낸 상면도이다. 도 15의 (B) 및 (C)는 트랜지스터의 구조예를 나타낸 단면도이다.
도 16의 (A)는 트랜지스터의 구조예를 나타낸 상면도이다. 도 16의 (B) 및 (C)는 트랜지스터의 구조예를 나타낸 단면도이다.
도 17의 (A)는 트랜지스터의 구조예를 나타낸 상면도이다. 도 17의 (B) 및 (C)는 트랜지스터의 구조예를 나타낸 단면도이다.
도 18의 (A)는 트랜지스터의 구조예를 나타낸 상면도이다. 도 18의 (B) 및 (C)는 트랜지스터의 구조예를 나타낸 단면도이다.
도 19의 (A)는 트랜지스터의 구조예를 나타낸 상면도이다. 도 19의 (B) 및 (C)는 트랜지스터의 구조예를 나타낸 단면도이다.
도 20의 (A)는 트랜지스터의 구조예를 나타낸 상면도이다. 도 20의 (B) 및 (C)는 트랜지스터의 구조예를 나타낸 단면도이다.
도 21의 (A) 및 (B)는 트랜지스터의 구조예를 나타낸 단면도이다.
도 22는 반도체 장치의 구성예를 나타낸 단면도이다.
도 23의 (A) 및 (B)는 트랜지스터의 구조예를 나타낸 단면도이다.
이하에서, 실시형태에 대하여 도면을 참조하면서 설명한다. 다만, 실시형태는 많은 상이한 형태로 실시될 수 있으며, 취지 및 그 범위에서 벗어남이 없이 그 형태 및 자세한 사항을 다양하게 변경할 수 있는 것은 통상의 기술자라면 용이하게 이해할 수 있다. 따라서, 본 발명은 이하의 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다.
또한, 이하에 나타내는 복수의 실시형태는 적절히 조합할 수 있다. 또한, 하나의 실시형태 중에서 복수의 구성예가 나타내어지는 경우에는, 구성예를 서로 적절히 조합할 수 있다.
또한, 본 명세서에 첨부된 도면에서는 구성 요소를 기능마다 분류하여 서로 독립된 블록으로서 블록도를 도시하였지만, 실제의 구성 요소들을 기능마다 완전히 나누는 것이 어려우며 하나의 구성 요소가 복수의 기능에 관련될 수도 있다.
또한, 도면 등에서 크기, 층의 두께, 영역 등은 명료화를 위하여 과장되어 있는 경우가 있다. 따라서, 반드시 그 스케일에 한정되는 것은 아니다. 도면은 이상적인 예를 모식적으로 도시한 것이고, 도면에 도시한 형상 또는 값 등에 한정되지 않는다.
또한, 도면 등에서 동일한 요소들 또는 비슷한 기능을 가지는 요소들, 동일한 재질의 요소들, 또는 동시에 형성되는 요소들 등에는 동일한 부호를 부여하는 경우가 있고, 이의 반복적인 설명을 생략하는 경우가 있다.
또한, 본 명세서 등에서, '막'이라는 용어와 '층'이라는 용어는 서로 바꿀 수 있다. 예를 들어, '도전층'이라는 용어를 '도전막'이라는 용어로 변경할 수 있는 경우가 있다. 또는, 예를 들어 '절연막'이라는 용어를 '절연층'이라는 용어로 바꿀 수 있는 경우가 있다.
또한, 본 명세서 등에서 '위'나 '아래' 등 배치를 나타내는 용어는 구성 요소의 위치 관계가 '바로 위' 또는 '바로 아래'인 것을 한정하는 것이 아니다. 예를 들어 '게이트 절연층 위의 게이트 전극'이라는 표현이라면 게이트 절연층과 게이트 전극 사이에 다른 구성 요소를 포함하는 것을 제외하지 않는다.
또한, 본 명세서 등에서 '제 1', '제 2', '제 3' 등의 서수사는 구성 요소의 혼동을 피하기 위하여 붙인 것이고, 수적으로 한정하는 것이 아니다.
또한, 본 명세서 등에서, '전기적으로 접속'이란, '어떠한 전기적 작용을 가지는 것'을 통하여 접속되어 있는 경우가 포함된다. 여기서, '어떠한 전기적 작용을 가지는 것'은 접속 대상 간에서의 전기 신호의 주고받음을 가능하게 하는 것이면 특별한 제한을 받지 않는다. 예를 들어, '어떠한 전기적 작용을 가지는 것'에는 전극이나 배선을 비롯하여 트랜지스터 등의 스위칭 소자, 저항 소자, 인덕터, 용량 소자, 이 외 각종 기능을 가지는 소자 등이 포함된다. 또한, '전기적으로 접속'아리고 표현되는 경우이어도, 실제의 회로에 있어서, 물리적인 접속 부분이 없고, 단지 배선이 연장되어 있을 뿐인 경우도 있다.
또한, 본 명세서 등에서, '전극'이나 '배선'이라는 용어는 이들의 구성 요소를 기능적으로 한정하는 것이 아니다. 예를 들어, '전극'은 '배선'의 일부로서 사용되는 경우가 있고, 그 반대도 마찬가지이다.
또한, 본 명세서 등에서, 전기 회로에서의 '단자'란, 전류 또는 전위의 입력(또는 출력)이나 신호의 수신(또는, 송신)이 수행되는 부분을 말한다. 따라서, 배선 또는 전극의 일부가 단자로서 기능하는 경우가 있다.
또한, 일반적으로, '용량'은 2개의 전극이 절연체(유전체)를 사이에 두고 대향되는 구성을 가진다. 본 명세서 등에서, '용량 소자'란 상술한 '용량'인 경우가 포함된다. 즉, 본 명세서 등에서, '용량 소자'란, 2개의 전극이 절연체를 사이에 두고 대향되는 구성을 가진 것, 2개의 배선이 절연체를 사이에 두고 대향되는 구성을 가진 것, 또는 2개의 배선이 절연체를 통하여 배치된 것인 경우가 포함된다.
또한, 본 명세서 등에서 '전압'이란 어떤 전위와 기준 전위(예를 들어, 그라운드 전위)의 전위차를 가리키는 경우가 많다. 따라서, 전압과 전위차는 환언할 수 있다.
또한, 본 명세서 등에서 트랜지스터란 게이트와 드레인과 소스를 포함하는 적어도 3개의 단자를 가지는 소자이다. 그리고, 드레인(드레인 단자, 드레인 영역, 또는 드레인 전극)과 소스(소스 단자, 소스 영역, 또는 소스 전극) 사이에 채널 형성 영역을 가지고, 채널 형성 영역을 통하여 소스와 드레인 사이에 전류를 흘릴 수 있는 것이다. 또한, 본 명세서 등에서 채널 형성 영역이란, 전류가 주로 흐르는 영역을 말한다.
또한, 소스나 드레인의 기능은 상이한 극성의 트랜지스터를 채용하는 경우나, 회로 동작에서 전류의 방향이 변화되는 경우 등에는 바뀌는 경우가 있다. 그래서, 본 명세서 등에서 소스나 드레인이라는 용어는 서로 바꿔 사용할 수 있는 것으로 한다.
또한, 본 명세서 등에서 특별히 언급하지 않는 경우, 오프 전류란 트랜지스터가 오프 상태(비도통 상태, 차단 상태라고도 함)일 때의 드레인 전류를 말한다. 오프 상태란, 특별히 언급하지 않는 경우, n채널형 트랜지스터에서는 소스에 대한 게이트의 전압(Vgs)이 문턱 전압(Vth)보다 낮은 상태, p채널형 트랜지스터에서는 소스에 대한 게이트의 전압(Vgs)이 문턱 전압(Vth)보다 높은 상태를 말한다. 즉, n채널형 트랜지스터의 오프 전류란, 소스에 대한 게이트의 전압 Vgs가 문턱 전압 Vth보다 낮은 경우의 드레인 전류라고 하는 경우가 있다.
상기 오프 전류의 설명에서 드레인을 소스로 바꿔 읽어도 좋다. 즉, 오프 전류란, 트랜지스터가 오프 상태일 때의 소스 전류를 말하는 경우가 있다. 또한, 오프 전류와 같은 의미로 누설 전류라고 하는 경우가 있다. 또한, 본 명세서 등에서 오프 전류란 트랜지스터가 오프 상태일 때에 소스와 드레인 사이를 흐르는 전류를 가리키는 경우가 있다.
또한, 본 명세서 등에서, 온 전류란 트랜지스터가 온 상태(도통 상태라고도 함)에 있을 때, 소스와 드레인 사이에 흐르는 전류를 가리키는 경우가 있다.
또한, 본 명세서 등에서, 금속 산화물(metal oxide)이란, 넓은 의미로의 금속의 산화물이다. 금속 산화물은 산화물 절연체, 산화물 도전체(투명 산화물 도전체를 포함함), 산화물 반도체 등으로 분류된다.
예를 들어, 트랜지스터의 채널 형성 영역에 금속 산화물을 사용한 경우, 상기 금속 산화물을 산화물 반도체라고 부르는 경우가 있다. 즉 금속 산화물이 증폭 작용, 정류 작용, 및 스위칭 작용 중 적어도 하나를 가지는 경우, 상기 금속 산화물을 금속 산화물 반도체(metal oxide semiconductor)라고 부를 수 있다. 즉 채널 형성 영역에 금속 산화물을 가지는 트랜지스터를 '산화물 반도체 트랜지스터', 'OS 트랜지스터'라고 부를 수 있다. 마찬가지로, 상술한 '산화물 반도체를 사용한 트랜지스터'도 채널 형성 영역에 금속 산화물을 가지는 트랜지스터이다.
또한, 본 명세서 등에서 질소를 가지는 금속 산화물도 금속 산화물(metal oxide)이라고 부르는 경우가 있다. 또한, 질소를 가지는 금속 산화물을 금속 산질화물(metal oxynitride)이라고 불러도 좋다. 금속 산화물의 자세한 사항에 대해서는 후술한다.
(실시형태 1)
본 실시형태에서는, 본 발명의 일 형태에 따른 반도체 장치의 구성예에 대하여 설명한다. 본 발명의 일 형태에 따른 반도체 장치는 단극성 트랜지스터를 사용하여 구성되고, 고전원 전위를 사용하여 하이 레벨이 나타내어지고, 저전원 전위를 사용하여 로 레벨이 나타내어지는, 논리 회로이다.
또한, 본 명세서 등에서 설명하는 반도체 장치에 대하여, n채널형 트랜지스터를 사용한 예를 나타내지만, p채널형 트랜지스터를 사용할 수도 있다. n채널형 트랜지스터로부터 p채널형 트랜지스터로의 변경은 통상의 기술자라면 용이하게 이해할 수 있기 때문에 이의 설명은 생략한다.
<반도체 장치의 구성예 1>
도 1의 (A)는 반도체 장치(10)의 구성예를 나타낸 회로도이다. 반도체 장치(10)는 본 발명의 일 형태에 따른 반도체 장치이고, 트랜지스터(11) 내지 트랜지스터(14), 용량 소자(C11), 및 용량 소자(C12)를 가진다. 트랜지스터(11) 내지 트랜지스터(14)는 n채널형 트랜지스터이다.
반도체 장치(10)는 저전원 전위 VSS가 공급되는 배선(VSS_IN), 고전원 전위 VDD가 공급되는 배선(VDD_IN), 신호(SI)가 입력되는 입력 단자(SI_IN), 신호(SIB)가 입력되는 입력 단자(SIB_IN), 및 신호(SO)가 출력되는 출력 단자(SO_OUT)를 가진다.
여기서, 고전원 전위 VDD는 저전원 전위 VSS보다 높은 전위이고, 저전원 전위 VSS는 반도체 장치(10)에서 기준의 전위로 하여도 좋다. 또한, 신호(SI) 및 신호(SIB)는 디지털 신호이고, 신호(SI) 및 신호(SIB)의 하이 레벨을 나타내는 전위는 고전원 전위 VDD이고, 로 레벨을 나타내는 전위는 저전원 전위 VSS이다. 또한, 신호(SIB)는 신호(SI)의 논리가 반전된 신호이다.
반도체 장치(10)에서, 트랜지스터(14)의 소스 및 드레인 중 한쪽은 배선(VSS_IN)과 전기적으로 접속되고, 트랜지스터(14)의 소스 및 드레인 중 다른 쪽은 트랜지스터(12)의 소스 및 드레인 중 한쪽, 용량 소자(C12)의 한쪽의 단자, 및 트랜지스터(13)의 게이트와 전기적으로 접속되고, 트랜지스터(12)의 소스 및 드레인 중 다른 쪽은 배선(VDD_IN)과 전기적으로 접속된다.
트랜지스터(14)의 게이트는 입력 단자(SI_IN), 용량 소자(C11)의 한쪽의 단자, 및 트랜지스터(11)의 게이트와 전기적으로 접속되고, 트랜지스터(12)의 게이트는 입력 단자(SIB_IN)와 전기적으로 접속된다.
트랜지스터(11)의 소스 및 드레인 중 한쪽은 배선(VSS_IN)과 전기적으로 접속되고, 트랜지스터(11)의 소스 및 드레인 중 다른 쪽은 용량 소자(C11)의 다른 쪽의 단자, 용량 소자(C12)의 다른 쪽의 단자, 트랜지스터(13)의 소스 및 드레인 중 한쪽, 및 출력 단자(SO_OUT)와 전기적으로 접속되고, 트랜지스터(13)의 소스 및 드레인 중 다른 쪽은 배선(VDD_IN)과 전기적으로 접속된다.
여기서, 트랜지스터(14)의 소스 및 드레인 중 다른 쪽과, 트랜지스터(12)의 소스 및 드레인 중 한쪽, 용량 소자(C12)의 한쪽의 단자, 및 트랜지스터(13)의 게이트의 접속부를 노드(N11)라고 부른다.
<반도체 장치의 구성예 2>
도 1의 (B)는 반도체 장치(20)의 구성예를 나타낸 회로도이다. 반도체 장치(20)는 본 발명의 일 형태에 따른 반도체 장치이고, 반도체 장치(10)와 상이한 구성예이다. 반도체 장치(20)는 트랜지스터(21) 내지 트랜지스터(23), 용량 소자(C21), 및 용량 소자(C22)를 가진다. 트랜지스터(21) 내지 트랜지스터(23)는 n채널형 트랜지스터이다.
반도체 장치(20)는 반도체 장치(10)와 마찬가지로, 저전원 전위 VSS가 공급되는 배선(VSS_IN), 고전원 전위 VDD가 공급되는 배선(VDD_IN), 신호(SI)가 입력되는 입력 단자(SI_IN), 신호(SIB)가 입력되는 입력 단자(SIB_IN), 및 신호(SO)가 출력되는 출력 단자(SO_OUT)를 가진다. 또한, 반복적인 설명을 피하기 위하여 전위 및 신호의 설명은 생략한다.
반도체 장치(20)에서, 트랜지스터(22)의 소스 및 드레인 중 한쪽은 입력 단자(SIB_IN)와 전기적으로 접속되고, 트랜지스터(22)의 소스 및 드레인 중 다른 쪽은 용량 소자(C22)의 한쪽의 단자 및 트랜지스터(23)의 게이트와 전기적으로 접속되고, 트랜지스터(22)의 게이트는 배선(VDD_IN)과 전기적으로 접속된다.
트랜지스터(21)의 소스 및 드레인 중 한쪽은 배선(VSS_IN)과 전기적으로 접속되고, 트랜지스터(21)의 게이트는 입력 단자(SI_IN) 및 용량 소자(C21)의 한쪽의 단자와 전기적으로 접속되고, 트랜지스터(21)의 소스 및 드레인 중 다른 쪽은 용량 소자(C21)의 다른 쪽의 단자, 용량 소자(C22)의 다른 쪽의 단자, 트랜지스터(23)의 소스 및 드레인 중 한쪽, 및 출력 단자(SO_OUT)와 전기적으로 접속되고, 트랜지스터(23)의 소스 및 드레인 중 다른 쪽은 배선(VDD_IN)과 전기적으로 접속된다.
여기서, 트랜지스터(22)의 소스 및 드레인 중 다른 쪽과, 용량 소자(C22)의 한쪽의 단자 및 트랜지스터(23)의 게이트의 접속부를 노드(N21)라고 부른다.
<반도체 장치의 동작 예 1>
도 2는 반도체 장치(10)의 동작 예를 나타낸 타이밍 차트이다. 도 2에 신호(SI), 신호(SIB), 노드(N11), 및 신호(SO)의 전위를 기간 D11 내지 기간 D15로 나누어 나타내었다. 또한, 트랜지스터(11) 내지 트랜지스터(14)의 문턱 전압은 문턱 전압 Vth로 한다.
기간 D11은 신호(SI)가 하이 레벨, 신호(SIB)가 로 레벨인 기간이다. 신호(SI)가 하이 레벨이기 때문에 트랜지스터(11) 및 트랜지스터(14)는 도통 상태이고, 노드(N11) 및 신호(SO)는 로 레벨이다. 또한, 트랜지스터(12) 및 트랜지스터(13)는 비도통 상태이다.
기간 D12는 신호(SI)가 하이 레벨로부터 로 레벨로 변화되고, 신호(SIB)가 로 레벨로부터 하이 레벨로 변화되는 기간의 일부인(신호가 하이 레벨로부터 로 레벨로 변화되는 기간을 하강 기간, 로 레벨로부터 하이 레벨로 변화되는 기간을 상승 기간이라고도 함).
기간 D12에서는, 용량 소자(C11)에 의한 용량 결합으로 인하여, 신호(SI)의 하이 레벨로부터 로 레벨로의 변화에 따라, 신호(SO)는 로 레벨(저전원 전위 VSS)보다 낮은 전위가 된다. 또한, 신호(SIB)는 로 레벨로부터 상승되고, 신호(SIB)와 노드(N11)의 전위차가 트랜지스터(12)의 문턱 전압 Vth를 넘으면, 트랜지스터(12)는 도통 상태가 되므로 노드(N11)의 전위는 로 레벨로부터 상승된다. 노드(N11)의 전위가 로 레벨로부터 상승하면, 트랜지스터(13)도 도통 상태가 되기 때문에, 신호(SO)의 전위가 로 레벨로부터 저하되는 폭은 작아지고, 후술하는 기간 D13에 있어서, 신호(SO)의 전위는 상승되기 시작한다.
기간 D13은 신호(SI)가 하강되는 기간의 일부 및 로 레벨인 기간, 그리고 신호(SIB)가 상승되는 기간의 일부 및 하이 레벨인 기간이다. 기간 D13에 있어서, 트랜지스터(12) 및 트랜지스터(13)는 도통 상태이므로, 노드(N11)의 전위는 상승되고, 로 레벨보다 낮은 전위가 된 신호(SO)의 전위도 상승되기 시작한다. 또한, 트랜지스터(11) 및 트랜지스터(14)는 비도통 상태가 된다.
기간 D13에 있어서, 노드(N11) 및 신호(SO)의 전위는 상승되지만, 신호(SO)는 로 레벨보다 낮은 전위로부터 상승되기 때문에, 노드(N11)와 신호(SO) 사이에는 전위차가 발생된다. 또한, 신호(SIB)가 하이 레벨이 되고, 노드(N11)의 전위가 상승되고, 신호(SIB)와 노드(N11)의 전위차가 트랜지스터(12)의 문턱 전압 Vth보다 작아지면, 트랜지스터(12)는 비도통 상태가 된다. 트랜지스터(12)는 비도통 상태가 되지만, 용량 소자(C12)에 의한 용량 결합으로 인하여 신호(SO)의 전위 상승에 따라 노드(N11)의 전위는 더 상승된다. 즉, 노드(N11)와 신호(SO) 사이에 전위차를 가짐으로써, 노드(N11)의 전위 상승을 확실히 수행할 수 있다.
노드(N11)의 전위는 고전원 전위 VDD를 넘어 상승되기 때문에, 신호(SO)와 고전원 전위 VDD의 전위차가 트랜지스터(13)의 문턱 전압 Vth보다 작아져도, 트랜지스터(13)는 비도통 상태가 되지 않는다. 신호(SO)는 고전원 전위 VDD와 동일하게 될 때까지 상승된다.
기간 D14는 신호(SI)가 상승되고, 신호(SIB)가 하강되는 기간이다. 기간 D14에서는, 트랜지스터(11) 및 트랜지스터(14)는 도통 상태가 되고, 트랜지스터(12) 및 트랜지스터(13)는 비도통 상태가 된다. 즉, 노드(N11) 및 신호(SO)는 로 레벨이 된다.
기간 D15는 신호(SI)가 하이 레벨, 신호(SIB)가 로 레벨인 기간이다. 기간 D15는 기간 D11과 같기 때문에 설명을 생략한다.
상술한 바와 같이, 반도체 장치(10)는 n채널형 트랜지스터를 사용하여 구성된 논리 회로이고, 출력 단자(SO_OUT)로부터 출력되는 신호(SO)는 하이 레벨일 때 고전원 전위 VDD까지 상승되고, 로 레벨일 때 저전원 전위 VSS까지 저하된다. 또한, 반도체 장치(10)에서, 신호(SI) 및 신호(SIB)의 하이 레벨 또는 로 레벨이 결정된 후에는, 고전원 전위 VDD로부터 저전원 전위 VSS로 관통 전류가 흐르지 않는다는 특징을 가진다.
<반도체 장치의 동작 예 2>
도 3은 반도체 장치(20)의 동작 예를 나타낸 타이밍 차트이다. 도 3에는 신호(SI), 신호(SIB), 노드(N21), 및 신호(SO)의 전위를 기간 D21 내지 기간 D25로 나누어 나타내었다. 또한, 트랜지스터(21) 내지 트랜지스터(23)의 문턱 전압은 문턱 전압 Vth로 한다.
기간 D21은 신호(SI)가 하이 레벨, 신호(SIB)가 로 레벨인 기간이다. 신호(SI)가 하이 레벨이기 때문에 트랜지스터(21)는 도통 상태이고, 신호(SO)는 로 레벨이다. 또한, 트랜지스터(22)는 도통 상태이고, 노드(N21)의 전위는 신호(SIB)와 마찬가지로 로 레벨이다. 따라서, 트랜지스터(23)는 비도통 상태이다.
기간 D22는 신호(SI)가 하이 레벨로부터 로 레벨로 변화되고, 신호(SIB)가 로 레벨로부터 하이 레벨로 변화되는 기간의 일부이다.
기간 D22에서는, 용량 소자(C21)에 의한 용량 결합으로 인하여, 신호(SI)의 하이 레벨로부터 로 레벨로의 변화에 따라 신호(SO)는 로 레벨보다 낮은 전위가 된다. 또한, 신호(SIB)는 로 레벨로부터 상승되고, 노드(N21)의 전위는 신호(SIB)와 마찬가지로 상승된다. 노드(N21)의 전위가 로 레벨로부터 상승하면, 트랜지스터(23)는 도통 상태가 되기 때문에 신호(SO)의 전위가 로 레벨로부터 저하되는 폭은 작아지고, 후술하는 기간 D23에 있어서, 신호(SO)의 전위는 상승되기 시작한다.
기간 D23은 신호(SI)가 하강되는 기간의 일부 및 로 레벨인 기간, 그리고 신호(SIB)가 상승되는 기간의 일부 및 하이 레벨인 기간이다. 기간 D23에 있어서도 노드(N21)의 전위는 상승되고, 트랜지스터(23)는 도통 상태이고, 로 레벨보다 낮은 전위가 된 신호(SO)의 전위도 상승되기 시작한다. 또한, 트랜지스터(21)는 비도통 상태가 된다.
기간 D23에 있어서, 노드(N21) 및 신호(SO)의 전위는 상승되지만, 신호(SO)는 로 레벨보다 낮은 전위로부터 상승되기 때문에, 노드(N21)와 신호(SO) 사이에는 전위차가 발생된다. 또한, 신호(SIB)가 하이 레벨이 되고, 노드(N21)의 전위가 상승되어 노드(N21)와 고전원 전위 VDD의 전위차가 트랜지스터(22)의 문턱 전압 Vth보다 작아지면, 트랜지스터(22)는 비도통 상태가 된다. 트랜지스터(22)는 비도통 상태가 되지만, 용량 소자(C22)에 의한 용량 결합으로 인하여 신호(SO)의 전위 상승에 따라 노드(N21)의 전위는 더 상승된다. 즉, 노드(N21)와 신호(SO) 사이에 전위차를 가짐으로써, 노드(N21)의 전위 상승을 확실히 수행할 수 있다.
노드(N21)의 전위는 고전원 전위 VDD를 넘어 상승되기 때문에, 신호(SO)와 고전원 전위 VDD의 전위차가 트랜지스터(23)의 문턱 전압 Vth보다 작아져도, 트랜지스터(23)는 비도통 상태가 되지 않는다. 신호(SO)는 고전원 전위 VDD와 동일하게 될 때까지 상승된다.
기간 D24는 신호(SI)가 상승되고, 신호(SIB)가 하강되는 기간이다. 기간 D24에서는, 트랜지스터(21)는 도통 상태가 되고, 노드(N21)의 전위는 저하되고, 트랜지스터(23)는 비도통 상태가 된다. 즉, 노드(N21) 및 신호(SO)는 로 레벨이 된다.
기간 D25는 신호(SI)가 하이 레벨, 신호(SIB)가 로 레벨인 기간이다. 기간 D25는 기간 D21과 같기 때문에 설명을 생략한다.
상술한 바와 같이, 반도체 장치(20)는 n채널형 트랜지스터를 사용하여 구성된 논리 회로이고, 출력 단자(SO_OUT)로부터 출력되는 신호(SO)는 하이 레벨일 때 고전원 전위 VDD까지 상승되고, 로 레벨일 때 저전원 전위 VSS까지 저하된다. 또한, 반도체 장치(20)에서, 신호(SI) 및 신호(SIB)의 하이 레벨 또는 로 레벨이 결정된 후에는, 고전원 전위 VDD로부터 저전원 전위 VSS로 관통 전류가 흐르지 않는다는 특징을 가진다.
<반도체 장치를 구성하는 트랜지스터>
반도체 장치(10)를 구성하는 트랜지스터(11) 내지 트랜지스터(14) 및 반도체 장치(20)를 구성하는 트랜지스터(21) 내지 트랜지스터(23)에는, 채널 형성 영역에 금속 산화물을 가지는 트랜지스터(OS 트랜지스터)를 사용할 수 있다.
OS 트랜지스터는 오프 전류가 매우 작고, 소스와 드레인 사이에 높은 전압을 인가할 수 있고, 박막 트랜지스터이므로 적층하여 제공할 수 있다는 등의 특징을 가진다. 여기서, 오프 전류란, 트랜지스터가 오프 상태일 때의 드레인 전류이고, 산화물 반도체의 밴드 갭은 2.5eV 이상, 바람직하게는 3.0eV 이상이기 때문에, OS 트랜지스터는 열 여기로 인한 누설 전류가 작고, 오프 전류가 매우 작다는 특징을 가진다. OS 트랜지스터는, 예를 들어 채널 폭 1μm당 오프 전류를 100zA/μm 이하, 또는 10zA/μm 이하, 또는 1zA/μm 이하, 또는 10yA/μm 이하로 할 수 있다.
특히, 트랜지스터(12), 트랜지스터(14), 트랜지스터(22)에는 오프 전류가 작은 트랜지스터를 사용하는 것이 바람직하다. 이로써, 기간 D13 또는 기간 D23에 있어서, 신호(SI)가 로 레벨인 기간(신호(SIB)가 하이 레벨인 기간)이 길어도, 고전원 전위 VDD를 넘어 상승한 노드(N11) 또는 노드(N21)의 전위를 장시간 유지할 수 있다.
또한, OS 트랜지스터는 고온 환경하에서도 오프 전류가 증가하기 어렵고, 고온 환경하에서도 온 전류와 오프 전류의 비율이 크다는 특징을 가진다. OS 트랜지스터를 사용하여 반도체 장치(10) 또는 반도체 장치(20)를 구성함으로써, 상기 반도체 장치의 신뢰성을 높일 수 있다.
OS 트랜지스터의 채널 형성 영역에 사용되는 금속 산화물은 인듐(In) 및 아연(Zn) 중 적어도 한쪽을 포함하는 산화물 반도체인 것이 바람직하다. 이와 같은 산화물 반도체로서는, In-M-Zn 산화물(원소 M은 예를 들어 Al, Ga, Y, 또는 Sn)이 대표적이다. 전자 공여체(도너)가 되는 수분, 수소 등의 불순물을 저감하고, 또한 산소 결손도 저감함으로써, 산화물 반도체를 i형(진성), 또는 실질적으로 i형으로 할 수 있다. 이와 같은 산화물 반도체는 고순도화된 산화물 반도체라고 부를 수 있다. 또한, OS 트랜지스터의 자세한 사항에 대해서는, 실시형태 3 및 실시형태 4에서 설명한다.
또한, OS 트랜지스터는 박막 트랜지스터이기 때문에 적층하여 제공할 수 있다. 예를 들어, 단결정 실리콘 기판에 형성된 Si 트랜지스터를 사용하여 구성된 회로 상 등에 OS 트랜지스터를 제공할 수 있다. 그러므로, 반도체 장치(10) 또는 반도체 장치(20)의 칩 면적을 축소할 수 있다.
또는, 반도체 장치(10)를 구성하는 트랜지스터(11) 내지 트랜지스터(14) 및 반도체 장치(20)를 구성하는 트랜지스터(21) 내지 트랜지스터(23)에 OS 트랜지스터 이외의 트랜지스터를 사용하여도 좋다. 예를 들어, 채널 형성 영역에 밴드 갭이 큰 반도체를 가지는 트랜지스터를 사용하여도 좋다. 밴드 갭이 큰 반도체란, 밴드 갭이 2.2eV 이상의 반도체를 가리키는 경우가 있으며, 예를 들어 탄소화 실리콘, 질화 갈륨, 다이아몬드 등을 들 수 있다.
또한, 반도체 장치(10)를 구성하는 트랜지스터(11) 내지 트랜지스터(14), 및 반도체 장치(20)를 구성하는 트랜지스터(21) 내지 트랜지스터(23)에 백 게이트를 가지는 트랜지스터를 사용하여도 좋다.
백 게이트를 가지는 트랜지스터의 예로서, 도 4의 (A)에 트랜지스터(31)의 회로도 기호를 나타내었다. 트랜지스터(31)는 게이트(프런트 게이트라고도 함), 드레인, 소스, 및 백 게이트라고 불리는, 4개의 단자를 가진다. 도 4의 (A)에서는, 각각 G(게이트), D(드레인), S(소스), BG(백 게이트)로 나타내었다.
트랜지스터(31)의 사용 예로서, 백 게이트가 게이트와 전기적으로 접속되거나, 백 게이트가 소스와 전기적으로 접속되거나, 백 게이트에 소정의 전위가 인가되거나, 또는 백 게이트가 전기적으로 부유 상태(플로팅이라고도 함)가 되어도 좋다. 예를 들어, 백 게이트를 게이트와 전기적으로 접속함으로써, 트랜지스터(31)의 온 전류를 크게 할 수 있다. 또한, 백 게이트에 소정의 전위를 인가함으로써, 트랜지스터(31)의 문턱 전압을 변화시킬 수 있다. 백 게이트를 가지는 트랜지스터의 단면 구성예는 실시형태 3에서 설명한다.
또한, 반도체 장치(10)를 구성하는 트랜지스터(11) 내지 트랜지스터(14) 및 반도체 장치(20)를 구성하는 트랜지스터(21) 내지 트랜지스터(23)에 복수의 게이트(멀티 게이트라고도 함)를 가지는 트랜지스터를 사용하여도 좋다.
복수의 게이트를 가지는 트랜지스터의 예로서, 도 4의 (B)에 2개의 게이트(더블 게이트라고도 함)를 가지는 트랜지스터(32)의 회로도 기호를 나타내었다. 트랜지스터(32)는, 4개의 단자(게이트 1, 게이트 2, 드레인, 소스)를 가진다. 도 4의 (B)에서는, 각각, G1(게이트 1), G2(게이트 2), D(드레인), S(소스)로 나타내었다.
트랜지스터(32)의 사용 예로서, 게이트 1과 게이트 2가 전기적으로 접속되거나, 또는 게이트 1 또는 게이트 2에 소정의 전위가 인가되어도 좋다. 예를 들어, 게이트 1과 게이트 2를 전기적으로 접속함으로써, 트랜지스터(32)의 오프 전류를 작게 할 수 있는 경우가 있다. 또한, 게이트 1 또는 게이트 2에 소정의 전위를 인가함으로써, 트랜지스터(32)를 내압이 높은 트랜지스터로 할 수 있는 경우가 있다.
예를 들어, 반도체 장치(10)를 구성하는 트랜지스터(11)에, 백 게이트를 가지는 트랜지스터(31)를 사용한 예를 도 4의 (C)에 도시하였다. 도 4의 (C)에서, 트랜지스터(31)의 백 게이트는 게이트와 전기적으로 접속되어 있다.
예를 들어, 반도체 장치(10)를 구성하는 트랜지스터(11)에 2개의 게이트를 가지는 트랜지스터(32)를 사용한 예를, 도 4의 (D)에 도시하였다. 도 4의 (D)에서, 트랜지스터(32)의 게이트 1은 게이트 2와 전기적으로 접속되어 있다.
또한, 본 실시형태는 본 명세서에 기재하는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 2)
본 실시형태에서는, 상기 실시형태에서 설명한 반도체 장치(10)를 응용하여, 범용적인 논리 회로를 구성하는 예에 대하여 설명한다. 또한, 본 명세서 등에서, 같은 구성 요소를 복수로 가지는 경우, 복수의 구성 요소를 구별하기 위하여, '_1' 또는 [_2] 등의 부호를 사용하는 경우가 있다(예를 들어, 반도체 장치(10_1), 반도체 장치(10_2)).
<NOT 회로, 버퍼 회로>
도 5는 반도체 장치(30)의 구성예를 나타낸 회로도이다. 반도체 장치(30)는 상기 실시형태에서 설명한 반도체 장치(10)를 2개 가지고, 논리를 반전하는 NOT 회로, 또는 논리를 반전하지 않는 버퍼 회로로서의 기능을 가진다.
도 5에 도시된 바와 같이, 반도체 장치(30)는 반도체 장치(10_1) 및 반도체 장치(10_2)를 가진다. 또한, 설명을 위하여, 도 5에서는 반도체 장치(10_1) 및 반도체 장치(10_2)를 일점쇄선으로 둘러싸고, 입출력 단자를 일점쇄선 위에 붙인 동그라미로 나타내었다. 또한, 입출력되는 전위 또는 신호를 배선의 연장선 위에 붙인 화살표를 사용하여 표기한다.
상기 실시형태에서 설명한 반도체 장치(10)와 마찬가지로, 반도체 장치(10_1)가 가지는 입력 단자(SI_IN)에는 신호(SI)가 입력되고, 입력 단자(SIB_IN)에는 신호(SIB)가 입력되고, 출력 단자(SO_OUT)로부터는 신호(SO)가 출력된다. 한편, 반도체 장치(10_2)가 가지는 입력 단자(SI_IN)에는 신호(SIB)가 입력되고, 입력 단자(SIB_IN)에는 신호(SI)가 입력된다. 반도체 장치(10_2)가 가지는 출력 단자(SO_OUT)로부터는 신호(SOB)가 출력되는 것으로 한다.
다음으로, 반도체 장치(30)의 동작 예를 나타낸 타이밍 차트를 도 6에 나타내었다. 신호(SI), 신호(SIB), 신호(SO)에 대해서는, 도 2에 나타낸 타이밍 차트와 같고, 도 6에는 신호(SOB)의 타이밍 차트를 추가적으로 나타내었다. 반도체 장치(10_2)에는 신호(SI)와 신호(SIB)가 반도체 장치(10_1)와 반대로 입력되기 때문에, 신호(SOB)는 신호(SO)의 논리가 반전된 신호이다.
상술한 바와 같이, 반도체 장치(30)는 신호(SI) 및 신호(SIB)가 입력되고, 신호(SO) 및 신호(SOB)를 출력한다. 신호(SIB)는 신호(SI)의 논리가 반전된 신호이고, 신호(SOB)는 신호(SO)의 논리가 반전된 신호이기 때문에 반도체 장치(30)의 출력 단자를, 다른 반도체 장치(30)의 입력 단자와 전기적으로 접속할 수 있다.
<NAND 회로>
도 7의 (A)는 반도체 장치(40)의 구성예를 나타낸 회로도이다. 반도체 장치(40)는 반도체 장치(10)를 응용한 반도체 장치이고, NAND 회로로서의 기능을 가진다. 반도체 장치(40)는 트랜지스터(41) 내지 트랜지스터(47), 용량 소자(C41) 내지 용량 소자(C43)를 가진다. 트랜지스터(41) 내지 트랜지스터(47)는 n채널형 트랜지스터이다.
반도체 장치(40)는 저전원 전위 VSS가 공급되는 배선(VSS_IN), 고전원 전위 VDD가 공급되는 배선(VDD_IN), 신호(SI1)가 입력되는 입력 단자(SI1_IN), 신호(SI2)가 입력되는 입력 단자(SI2_IN), 신호(SI1B)가 입력되는 입력 단자(SI1B_IN), 신호(SI2B)가 입력되는 입력 단자(SI2B_IN), 및 신호(SO1)가 출력되는 출력 단자(SO1_OUT)를 가진다.
여기서, 고전원 전위 VDD는 저전원 전위 VSS보다 높은 전위이고, 저전원 전위 VSS는 반도체 장치(40)에서 기준의 전위로 하여도 좋다. 또한, 신호(SI1), 신호(SI2), 신호(SI1B), 및 신호(SI2B)는 디지털 신호이고, 신호(SI1), 신호(SI2), 신호(SI1B), 및 신호(SI2B)의 하이 레벨을 나타내는 전위는 고전원 전위 VDD이고, 로 레벨을 나타내는 전위는 저전원 전위 VSS이다. 또한, 신호(SI1B)는 신호(SI1)의 논리가 반전된 신호이고, 신호(SI2B)는 신호(SI2)의 논리가 반전된 신호이다.
반도체 장치(40)에서, 트랜지스터(46)의 소스 및 드레인 중 한쪽은 배선(VSS_IN)과 전기적으로 접속되고, 트랜지스터(46)의 소스 및 드레인 중 다른 쪽은 트랜지스터(47)의 소스 및 드레인 중 한쪽과 전기적으로 접속되고, 트랜지스터(47)의 소스 및 드레인 중 다른 쪽은 트랜지스터(43)의 소스 및 드레인 중 한쪽, 트랜지스터(44)의 소스 및 드레인 중 한쪽, 용량 소자(C43)의 한쪽의 단자, 및 트랜지스터(45)의 게이트와 전기적으로 접속되고, 트랜지스터(43)의 소스 및 드레인 중 다른 쪽 및 트랜지스터(44)의 소스 및 드레인 중 다른 쪽은 배선(VDD_IN)과 전기적으로 접속된다.
트랜지스터(46)의 게이트는 입력 단자(SI2_IN), 용량 소자(C42)의 한쪽의 단자, 및 트랜지스터(41)의 게이트와 전기적으로 접속되고, 트랜지스터(47)의 게이트는 입력 단자(SI1_IN), 용량 소자(C41)의 한쪽의 단자, 및 트랜지스터(42)의 게이트와 전기적으로 접속되고, 트랜지스터(43)의 게이트는 입력 단자(SI1B_IN)와 전기적으로 접속되고, 트랜지스터(44)의 게이트는 입력 단자(SI2B_IN)와 전기적으로 접속된다.
트랜지스터(41)의 소스 및 드레인 중 한쪽은 배선(VSS_IN)과 전기적으로 접속되고, 트랜지스터(41)의 소스 및 드레인 중 다른 쪽은 트랜지스터(42)의 소스 및 드레인 중 한쪽과 전기적으로 접속되고, 트랜지스터(42)의 소스 및 드레인 중 다른 쪽은 용량 소자(C41)의 다른 쪽의 단자, 용량 소자(C42)의 다른 쪽의 단자, 용량 소자(C43)의 다른 쪽의 단자, 트랜지스터(45)의 소스 및 드레인 중 한쪽, 및 출력 단자(SO1_OUT)와 전기적으로 접속되고, 트랜지스터(45)의 소스 및 드레인 중 다른 쪽은 배선(VDD_IN)과 전기적으로 접속된다.
여기서, 트랜지스터(47)의 소스 및 드레인 중 다른 쪽과, 트랜지스터(43)의 소스 및 드레인 중 한쪽, 트랜지스터(44)의 소스 및 드레인 중 한쪽, 용량 소자(C43)의 한쪽의 단자, 및 트랜지스터(45)의 게이트의 접속부를 노드(N41)라고 부른다. 또한, 반도체 장치(40)의 동작 예에 대해서는 후술한다.
<NOR 회로>
도 7의 (B)는 반도체 장치(50)의 구성예를 나타낸 회로도이다. 반도체 장치(50)는 반도체 장치(10)를 응용한 반도체 장치이고, NOR 회로로서의 기능을 가진다. 반도체 장치(50)는 트랜지스터(51) 내지 트랜지스터(57), 용량 소자(C51) 내지 용량 소자(C53)를 가진다. 트랜지스터(51) 내지 트랜지스터(57)는 n채널형 트랜지스터이다.
반도체 장치(50)는 저전원 전위 VSS가 공급되는 배선(VSS_IN), 고전원 전위 VDD가 공급되는 배선(VDD_IN), 신호(SI1)가 입력되는 입력 단자(SI1_IN), 신호(SI2)가 입력되는 입력 단자(SI2_IN), 신호(SI1B)가 입력되는 입력 단자(SI1B_IN), 신호(SI2B)가 입력되는 입력 단자(SI2B_IN), 및 신호(SO2)가 출력되는 출력 단자(SO2_OUT)를 가진다. 또한, 반복되는 설명을 피하기 위하여 전위 및 신호의 설명은 생략한다.
반도체 장치(50)에서, 트랜지스터(56)의 소스 및 드레인 중 한쪽 및 트랜지스터(57)의 소스 및 드레인 중 한쪽은 배선(VSS_IN)과 전기적으로 접속되고, 트랜지스터(56)의 소스 및 드레인 중 다른 쪽은 트랜지스터(57)의 소스 및 드레인 중 다른 쪽, 트랜지스터(53)의 소스 및 드레인 중 한쪽, 용량 소자(C53)의 한쪽의 단자, 및 트랜지스터(55)의 게이트와 전기적으로 접속되고, 트랜지스터(53)의 소스 및 드레인 중 다른 쪽은 트랜지스터(54)의 소스 및 드레인 중 한쪽과 전기적으로 접속되고, 트랜지스터(54)의 소스 및 드레인 중 다른 쪽은 배선(VDD_IN)과 전기적으로 접속된다.
트랜지스터(56)의 게이트는 입력 단자(SI1_IN), 용량 소자(C51)의 한쪽의 단자, 및 트랜지스터(51)의 게이트와 전기적으로 접속되고, 트랜지스터(57)의 게이트는 입력 단자(SI2_IN), 용량 소자(C52)의 한쪽의 단자, 및 트랜지스터(52)의 게이트와 전기적으로 접속되고, 트랜지스터(53)의 게이트는 입력 단자(SI1B_IN)와 전기적으로 접속되고, 트랜지스터(54)의 게이트는 입력 단자(SI2B_IN)와 전기적으로 접속된다.
트랜지스터(51)의 소스 및 드레인 중 한쪽 및 트랜지스터(52)의 소스 및 드레인 중 한쪽은 배선(VSS_IN)과 전기적으로 접속되고, 트랜지스터(51)의 소스 및 드레인 중 다른 쪽은 트랜지스터(52)의 소스 및 드레인 중 다른 쪽, 용량 소자(C51)의 다른 쪽의 단자, 용량 소자(C52)의 다른 쪽의 단자, 용량 소자(C53)의 다른 쪽의 단자, 트랜지스터(55)의 소스 및 드레인 중 한쪽, 및 출력 단자(SO2_OUT)와 전기적으로 접속되고, 트랜지스터(55)의 소스 및 드레인 중 다른 쪽은 배선(VDD_IN)과 전기적으로 접속된다.
여기서, 트랜지스터(56)의 소스 및 드레인 중 다른 쪽과, 트랜지스터(57)의 소스 및 드레인 중 다른 쪽, 트랜지스터(53)의 소스 및 드레인 중 한쪽, 용량 소자(C53)의 한쪽의 단자, 및 트랜지스터(55)의 게이트의 접속부를 노드(N51)라고 부른다.
<반도체 장치의 동작예>
도 8은 반도체 장치(40) 및 반도체 장치(50)의 동작 예를 나타낸 타이밍 차트이다. 도 8은 신호(SI1), 신호(SI2), 신호(SI1B), 신호(SI2B)의 전위와, 신호(SO1) 및 신호(SO2)의 전위의 관계를 나타낸 것이다. 또한, 신호(SI1), 신호(SI2), 신호(SI1B), 및 신호(SI2B)의 전위가 하강되기 시작하는 시각, 또는 상승되기 시작하는 시각을 시각 T41 내지 시각 T45로 나타내었다.
시각 T41에 있어서, 신호(SI1) 및 신호(SI2)가 하이 레벨로부터 로 레벨로 변화되기 시작한다. 또한, 신호(SI1B)는 신호(SI1)의 논리가 반전된 신호이고, 신호(SI2B)는 신호(SI2)의 논리가 반전된 신호이기 때문에 설명을 생략한다.
반도체 장치(40)에서, 트랜지스터(41), 트랜지스터(42), 트랜지스터(46), 및 트랜지스터(47)는 도통 상태로부터 비도통 상태로 변화되기 시작하고, 용량 소자(C41) 및 용량 소자(C42)에 의한 용량 결합으로 인하여, 신호(SO1)는 로 레벨(저전원 전위 VSS)보다 낮은 전위가 된다. 또한, 트랜지스터(43) 및 트랜지스터(44)는 비도통 상태로부터 도통 상태로 변화되기 때문에 노드(N41)의 전위는 로 레벨로부터 상승되고, 트랜지스터(45)가 도통 상태가 되기 때문에 신호(SO1)의 전위는 이후 상승되기 시작한다. 용량 소자(C43)에 의한 용량 결합으로 인하여, 신호(SO1)의 전위 상승에 따라 노드(N41)의 전위는 고전원 전위 VDD를 넘어 상승되고, 신호(SO1)의 전위는 고전원 전위 VDD와 동일하게 될 때까지 상승된다.
반도체 장치(50)에서, 트랜지스터(51), 트랜지스터(52), 트랜지스터(56), 및 트랜지스터(57)는 도통 상태로부터 비도통 상태로 변화되기 시작하고, 용량 소자(C51) 및 용량 소자(C52)에 의한 용량 결합으로 인하여, 신호(SO2)는 로 레벨보다 낮은 전위가 된다. 또한, 트랜지스터(53) 및 트랜지스터(54)는 비도통 상태로부터 도통 상태로 변화되기 때문에 노드(N51)의 전위는 로 레벨로부터 상승되고, 트랜지스터(55)가 도통 상태가 되기 때문에 신호(SO2)의 전위는 이후 상승되기 시작한다. 용량 소자(C53)에 의한 용량 결합으로 인하여, 신호(SO2)의 전위 상승에 따라 노드(N51)의 전위는 고전원 전위 VDD를 넘어 상승되고, 신호(SO2)의 전위는 고전원 전위 VDD와 동일하게 될 때까지 상승된다.
시각 T42에 있어서, 신호(SI1)는 로 레벨로부터 하이 레벨로 변화되기 시작하고, 신호(SI2)는 로 레벨을 유지한다.
반도체 장치(40)에서, 트랜지스터(42) 및 트랜지스터(47)는 비도통 상태로부터 도통 상태로 변화되기 시작하지만, 트랜지스터(41) 및 트랜지스터(46)는 비도통 상태를 유지한다. 또한, 트랜지스터(43)는 도통 상태로부터 비도통 상태로 변화되기 시작하지만, 트랜지스터(44)는 도통 상태를 유지한다. 그러므로, 노드(N41)의 전위는 하이 레벨을 유지하고, 신호(SO1)의 전위는 고전원 전위 VDD를 유지한다.
반도체 장치(50)에서, 트랜지스터(52) 및 트랜지스터(57)는 비도통 상태를 유지하지만, 트랜지스터(51) 및 트랜지스터(56)는 비도통 상태로부터 도통 상태로 변화되기 시작한다. 또한, 트랜지스터(54)는 도통 상태를 유지하지만, 트랜지스터(53)는 도통 상태로부터 비도통 상태로 변화되기 시작한다. 그러므로, 노드(N51)의 전위는 하이 레벨로부터 저하되고, 신호(SO2)의 전위는 고전원 전위 VDD로부터 저전원 전위 VSS로 저하된다.
시각 T43에 있어서, 신호(SI1)는 하이 레벨로부터 로 레벨로 변화되기 시작하고, 신호(SI2)는 로 레벨로부터 하이 레벨로 변화되기 시작한다.
반도체 장치(40)에서, 트랜지스터(42) 및 트랜지스터(47)는 도통 상태로부터 비도통 상태로 변화되기 시작하고, 트랜지스터(41) 및 트랜지스터(46)는 비도통 상태로부터 도통 상태로 변화되기 시작한다. 또한, 트랜지스터(43)는 비도통 상태로부터 도통 상태로 변화되기 시작하고, 트랜지스터(44)는 도통 상태로부터 비도통 상태로 변화되기 시작한다. 그러므로, 노드(N41)의 전위는 하이 레벨을 유지하고, 신호(SO1)의 전위는 고전원 전위 VDD를 유지한다.
반도체 장치(50)에서, 트랜지스터(51) 및 트랜지스터(56)는 도통 상태로부터 비도통 상태로 변화되기 시작하고, 트랜지스터(52) 및 트랜지스터(57)는 비도통 상태로부터 도통 상태로 변화되기 시작한다. 또한, 트랜지스터(53)는 비도통 상태로부터 도통 상태로 변화되기 시작하고, 트랜지스터(54)는 도통 상태로부터 비도통 상태로 변화되기 시작한다. 그러므로, 노드(N51)의 전위는 로 레벨을 유지하고, 신호(SO2)의 전위는 저전원 전위 VSS를 유지한다.
시각 T44에 있어서, 신호(SI1)는 로 레벨로부터 하이 레벨로 변화되기 시작하고, 신호(SI2)는 하이 레벨을 유지한다.
반도체 장치(40)에서, 트랜지스터(42) 및 트랜지스터(47)는 비도통 상태로부터 도통 상태로 변화되기 시작하고, 트랜지스터(41) 및 트랜지스터(46)는 도통 상태를 유지한다. 또한, 트랜지스터(43)는 도통 상태로부터 비도통 상태로 변화되기 시작하고, 트랜지스터(44)는 비도통 상태를 유지한다. 그러므로, 노드(N41)의 전위는 하이 레벨로부터 저하되고, 신호(SO1)의 전위는 고전원 전위 VDD로부터 저전원 전위 VSS로 저하된다.
반도체 장치(50)에서, 트랜지스터(51) 및 트랜지스터(56)는 비도통 상태로부터 도통 상태로 변화되기 시작하고, 트랜지스터(52) 및 트랜지스터(57)는 도통 상태를 유지한다. 또한, 트랜지스터(53)는 도통 상태로부터 비도통 상태로 변화되기 시작하고, 트랜지스터(54)는 비도통 상태를 유지한다. 그러므로, 노드(N51)의 전위는 로 레벨을 유지하고, 신호(SO2)의 전위는 저전원 전위 VSS를 유지한다.
시각 T45에 있어서, 신호(SI1) 및 신호(SI2)가 하이 레벨로부터 로 레벨로 변화되기 시작한다. 시각 T45에서의 신호(SI1) 및 신호(SI2)의 변화는 시각 T41과 같기 때문에 설명을 생략한다.
상술한 바와 같이, 반도체 장치(40)에는 신호(SI1), 신호(SI2), 신호(SI1B), 신호(SI2B)가 입력되고, 반도체 장치(40)는 신호(SO1)를 출력한다. 즉, 반도체 장치(40)는 NAND 회로로서의 기능을 가진다. 또한, 반도체 장치(50)에는 신호(SI1), 신호(SI2), 신호(SI1B), 신호(SI2B)가 입력되고, 반도체 장치(50)는 신호(SO2)를 출력한다. 즉, 반도체 장치(50)는 NOR 회로로서의 기능을 가진다.
<반도체 장치의 구성예>
반도체 장치(40) 및 반도체 장치(50)는 반도체 장치(10)를 2개 가지는 반도체 장치(30)와 마찬가지로, 조합하여 사용할 수 있다.
예를 들어, 반도체 장치(40)를 도 9의 (A)에 도시된 심벌로 나타내고, 반도체 장치(50)를 도 9의 (B)에 도시된 심벌로 나타낸다. 그리고, 이들을 조합한 예에 대하여 설명한다.
도 9의 (A)는 반도체 장치(40)의 심벌을 나타낸 도면이고, 입출력에 사용되는 배선(VSS_IN), 배선(VDD_IN), 입력 단자(SI1_IN), 입력 단자(SI2_IN), 입력 단자(SI1B_IN), 입력 단자(SI2B_IN), 및 출력 단자(SO1_OUT)를 나타낸 것이다.
도 9의 (B)는 반도체 장치(50)의 심벌을 나타낸 도면이고, 입출력에 사용되는 배선(VSS_IN), 배선(VDD_IN), 입력 단자(SI1_IN), 입력 단자(SI2_IN), 입력 단자(SI1B_IN), 입력 단자(SI2B_IN), 및 출력 단자(SO2_OUT)를 나타낸 것이다.
도 10의 (A)는 반도체 장치(60)의 구성예를 나타낸 블록도이다. 반도체 장치(60)는 반도체 장치(40) 및 반도체 장치(50)를 가진다. 반도체 장치(40) 및 반도체 장치(50)에 입출력되는 전위 또는 신호를 배선의 연장선 위에 붙인 화살표를 사용하여 표기한다.
반도체 장치(60)에서, 반도체 장치(40)가 가지는 입력 단자(SI1_IN)에는 신호(SI1)가 입력되고, 입력 단자(SI2_IN)에는 신호(SI2)가 입력되고, 입력 단자(SI1B_IN)에는 신호(SI1B)가 입력되고, 입력 단자(SI2B_IN)에는 신호(SI2B)가 입력되고, 출력 단자(SO1_OUT)로부터는 신호(SO1)가 출력된다. 한편, 반도체 장치(60)에서, 반도체 장치(50)가 가지는 입력 단자(SI1_IN)에는 신호(SI1B)가 입력되고, 입력 단자(SI2_IN)에는 신호(SI2B)가 입력되고, 입력 단자(SI1B_IN)에는 신호(SI1)가 입력되고, 입력 단자(SI2B_IN)에는 신호(SI2)가 입력되고, 출력 단자(SO2_OUT)로부터는 신호(SO1B)가 출력된다.
다음으로, 반도체 장치(60)의 동작 예를 나타낸 타이밍 차트를 도 11에 나타내었다. 신호(SI1), 신호(SI2), 신호(SI1B), 신호(SI2B), 신호(SO1)에 대해서는 도 8에 나타낸 타이밍 차트와 마찬가지이고, 도 11에는 신호(SO1B)의 타이밍 차트를 추가적으로 나타내었다.
반도체 장치(60)가 가지는 반도체 장치(50)에는 신호(SI1)와 신호(SI1B) 및 신호(SI2)와 신호(SI2B)가 도 8의 타이밍 차트에서 설명한 반도체 장치(50)와 반대로 입력되어 있다. 그러므로, 반도체 장치(60)가 가지는 반도체 장치(50)는 신호(SI1B) 및 신호(SI2B)가 로 레벨일 때, 출력 단자(SO2_OUT)로부터 하이 레벨의 신호(SO1B)를 출력한다. 즉, 신호(SO1B)는 신호(SO1)의 논리가 반전된 신호이다.
또한, 도 10의 (B)는 반도체 장치(70)의 구성예를 나타낸 블록도이다. 반도체 장치(70)는 반도체 장치(50) 및 반도체 장치(40)를 가진다. 반도체 장치(50) 및 반도체 장치(40)에 입출력되는 전위 또는 신호를 배선의 연장선 위에 붙인 화살표를 사용하여 표기한다.
반도체 장치(70)에서, 반도체 장치(50)가 가지는 입력 단자(SI1_IN)에는 신호(SI1)가 입력되고, 입력 단자(SI2_IN)에는 신호(SI2)가 입력되고, 입력 단자(SI1B_IN)에는 신호(SI1B)가 입력되고, 입력 단자(SI2B_IN)에는 신호(SI2B)가 입력되고, 출력 단자(SO2_OUT)로부터는 신호(SO2)가 출력된다. 한편, 반도체 장치(70)에서, 반도체 장치(40)가 가지는 입력 단자(SI1_IN)에는 신호(SI1B)가 입력되고, 입력 단자(SI2_IN)에는 신호(SI2B)가 입력되고, 입력 단자(SI1B_IN)에는 신호(SI1)가 입력되고, 입력 단자(SI2B_IN)에는 신호(SI2)가 입력되고, 출력 단자(SO1_OUT)로부터는 신호(SO2B)가 출력된다.
다음으로, 반도체 장치(70)의 동작 예를 나타낸 타이밍 차트를 도 12에 나타내었다. 신호(SI1), 신호(SI2), 신호(SI1B), 신호(SI2B), 신호(SO2)에 대해서는 도 8에 나타낸 타이밍 차트와 마찬가지이고, 도 12에는 신호(SO2B)의 타이밍 차트를 추가적으로 나타내었다.
반도체 장치(70)가 가지는 반도체 장치(40)에는 신호(SI1)와 신호(SI1B) 및 신호(SI2)와 신호(SI2B)가 도 8의 타이밍 차트에서 설명한 반도체 장치(40)와 반대로 입력되어 있다. 그러므로, 반도체 장치(70)가 가지는 반도체 장치(40)는 신호(SI1B) 및 신호(SI2B)가 하이 레벨일 때, 출력 단자(SO1_OUT)로부터 로 레벨의 신호(SO2B)를 출력한다. 즉, 신호(SO2B)는 신호(SO2)의 논리가 반전된 신호이다.
상술한 바와 같이, 반도체 장치(60)는 신호(SI1), 신호(SI2), 신호(SI1B), 신호(SI2B)가 입력되고, 신호(SO1) 및 신호(SO1B)를 출력한다. 또한, 반도체 장치(70)는 신호(SI1), 신호(SI2), 신호(SI1B), 신호(SI2B)가 입력되고, 신호(SO2) 및 신호(SO2B)를 출력한다. 신호(SO1B)는 신호(SO1)의 논리가 반전된 신호이고, 신호(SO2B)는 신호(SO2)의 논리가 반전된 신호이다.
즉, 반도체 장치(30), 반도체 장치(60), 반도체 장치(70)는 서로 전기적으로 접속될 수 있고, 반도체 장치(30), 반도체 장치(60), 반도체 장치(70)를 사용함으로써, 범용적인 논리 회로를 구성할 수 있다.
또한, 본 실시형태는 본 명세서에 기재하는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 3)
본 실시형태에서는, 상기 실시형태에서 설명한, 반도체 장치(10)를 구성하는 트랜지스터, 반도체 장치(20)를 구성하는 트랜지스터, 반도체 장치(40)를 구성하는 트랜지스터, 및 반도체 장치(50)를 구성하는 트랜지스터에 사용할 수 있는 OS 트랜지스터의 구성예에 대하여 설명한다. 또한, OS 트랜지스터는 박막 트랜지스터이므로, 적층하여 제공할 수 있기 때문에, 본 실시형태에서는 단결정 실리콘 기판에 형성된 Si 트랜지스터의 위쪽에 OS 트랜지스터를 제공한 반도체 장치의 구성예에 대하여 설명한다.
<반도체 장치의 구성예>
도 13에 도시된 반도체 장치는 트랜지스터(300)와 트랜지스터(500) 및 용량 소자(600)를 가진다. 도 14의 (A)는 트랜지스터(500)의 채널 길이 방향의 단면도이고, 도 14의 (B)는 트랜지스터(500)의 채널 폭 방향의 단면도이고, 도 14의 (C)는 트랜지스터(300)의 채널 폭 방향의 단면도이다.
트랜지스터(500)는 채널 형성 영역에 금속 산화물을 가지는 트랜지스터(OS 트랜지스터)이다. 트랜지스터(500)는 소스와 드레인 사이에 높은 전압을 인가할 수 있고, 고온 환경하에서도 오프 전류가 증가하기 어렵고, 고온 환경하에서도 온 전류와 오프 전류의 비율이 크다는 특징을 가지기 때문에, 상기 실시형태에서는 이를 반도체 장치(10), 반도체 장치(20), 반도체 장치(40), 및 반도체 장치(50)에 사용함으로써, 상기 반도체 장치를 신뢰성이 높은 반도체 장치로 할 수 있다.
본 실시형태에서 설명하는 반도체 장치는, 도 13에 도시된 바와 같이 트랜지스터(300), 트랜지스터(500), 및 용량 소자(600)를 가진다. 트랜지스터(500)는 트랜지스터(300)의 위쪽에 제공되고, 용량 소자(600)는 트랜지스터(300) 및 트랜지스터(500)의 위쪽에 제공되어 있다.
트랜지스터(300)는 기판(311) 위에 제공되고, 도전체(316), 절연체(315), 기판(311)의 일부로 이루어지는 반도체 영역(313), 및 소스 영역 또는 드레인 영역으로서 기능하는 저저항 영역(314a) 및 저저항 영역(314b)을 가진다.
트랜지스터(300)는, 도 14의 (C)에 도시된 바와 같이 반도체 영역(313)의 상면 및 채널 폭 방향의 측면이 절연체(315)를 개재(介在)하여 도전체(316)로 덮여 있다. 이와 같이, 트랜지스터(300)를 Fin형으로 함으로써 실효적인 채널 폭이 증대하여 트랜지스터(300)의 온 특성을 향상시킬 수 있다. 또한, 게이트 전극의 전계의 기여를 높일 수 있기 때문에, 트랜지스터(300)의 오프 특성을 향상시킬 수 있다.
또한, 트랜지스터(300)는 p채널형 및 n채널형 중 어느 것이어도 좋다.
반도체 영역(313)의 채널이 형성되는 영역, 그 근방의 영역, 소스 영역 또는 드레인 영역이 되는 저저항 영역(314a) 및 저저항 영역(314b) 등에서 실리콘계 반도체 등의 반도체를 포함하는 것이 바람직하고, 단결정 실리콘을 포함하는 것이 바람직하다. 또는 Ge(저마늄), SiGe(실리콘 저마늄), GaAs(갈륨 비소), GaAlAs(갈륨 알루미늄 비소) 등을 가지는 재료로 형성하여도 좋다. 결정 격자에 응력을 가하여 격자 간격을 변화시킴으로써 유효 질량을 제어한 실리콘을 사용한 구성으로 하여도 좋다. 또는 GaAs와 GaAlAs 등을 사용함으로써, 트랜지스터(300)를 HEMT(High Electron Mobility Transistor)로 하여도 좋다.
저저항 영역(314a) 및 저저항 영역(314b)은 반도체 영역(313)에 적용되는 반도체 재료에 더하여 비소, 인 등의 n형 도전성을 부여하는 원소 또는 붕소 등의 p형 도전성을 부여하는 원소를 포함한다.
게이트 전극으로서 기능하는 도전체(316)는 비소, 인 등의 n형 도전성을 부여하는 원소, 또는 붕소 등의 p형 도전성을 부여하는 원소를 포함하는 실리콘 등의 반도체 재료, 금속 재료, 합금 재료, 또는 금속 산화물 재료 등의 도전성 재료를 사용할 수 있다.
또한, 도전체의 재료에 따라 일함수가 결정되기 때문에, 도전체의 재료를 변경함으로써 트랜지스터의 Vth를 조정할 수 있다. 구체적으로는, 도전체에 질화 타이타늄이나 질화 탄탈럼 등의 재료를 사용하는 것이 바람직하다. 또한, 도전성과 매립성을 양립하기 위하여 도전체에 텅스텐이나 알루미늄 등의 금속 재료를 적층하여 사용하는 것이 바람직하고, 특히 텅스텐을 사용하는 것이 내열성의 점에서 바람직하다.
또한 도 13에 도시된 트랜지스터(300)는 일례이며, 그 구조에 한정되지 않고, 회로 구성이나 구동 방법에 따라 적절한 트랜지스터를 사용하면 좋다.
트랜지스터(300)를 덮어 절연체(320), 절연체(322), 절연체(324), 및 절연체(326)가 순차적으로 적층되어 제공된다.
절연체(320), 절연체(322), 절연체(324), 및 절연체(326)로서 예를 들어 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화 알루미늄, 산화질화 알루미늄, 질화산화 알루미늄, 질화 알루미늄 등을 사용하면 좋다.
절연체(322)는, 그 아래쪽에 제공되는 트랜지스터(300) 등에 의하여 생기는 단차를 평탄화하는 평탄화막으로서의 기능을 가져도 좋다. 예를 들어, 절연체(322)의 상면은 평탄성을 높이기 위하여 화학 기계 연마(CMP: Chemical Mechanical Polishing)법 등을 사용한 평탄화 처리에 의하여 평탄화되어도 좋다.
또한, 절연체(324)에는 기판(311) 또는 트랜지스터(300) 등으로부터 트랜지스터(500)가 제공되는 영역으로 수소나 불순물이 확산되지 않도록 하는 배리어성을 가지는 막을 사용하는 것이 바람직하다.
수소에 대한 배리어성을 가지는 막의 일례로서, 예를 들어 CVD법으로 형성한 질화 실리콘을 사용할 수 있다. 여기서, 트랜지스터(500) 등의 산화물 반도체를 가지는 반도체 소자로 수소가 확산됨으로써 상기 반도체 소자의 특성이 저하되는 경우가 있다. 따라서, 트랜지스터(500)와, 트랜지스터(300) 사이에 수소의 확산을 억제하는 막을 사용하는 것이 바람직하다. 수소의 확산을 억제하는 막이란, 구체적으로는 수소의 이탈량이 적은 막이다.
수소의 이탈량은, 예를 들어 승온 이탈 가스 분석(TDS 분석: Thermal Desorption Spectroscopy)법 등을 사용하여 분석할 수 있다. 예를 들어, 절연체(324)의 수소의 이탈량은 TDS 분석에서 막의 표면 온도가 50℃ 내지 500℃의 범위에서 수소 원자로 환산한 이탈량이 절연체(324)의 면적당으로 환산하여, 10×1015atoms/cm2 이하, 바람직하게는 5×1015atoms/cm2 이하이면 좋다.
또한, 절연체(326)는 절연체(324)보다 유전율이 낮은 것이 바람직하다. 예를 들어, 절연체(326)의 비유전율은 4 미만이 바람직하고, 3 미만이 더 바람직하다. 또한, 예를 들어 절연체(326)의 비유전율은 절연체(324)의 비유전율의 0.7배 이하가 바람직하고, 0.6배 이하가 더 바람직하다. 비유전율이 낮은 재료를 층간막으로 함으로써, 배선 사이에 생기는 기생 용량을 저감할 수 있다.
또한, 절연체(320), 절연체(322), 절연체(324), 및 절연체(326)에는 용량 소자(600) 또는 트랜지스터(500)와 접속되는 도전체(328) 및 도전체(330) 등이 매립되어 있다. 또한, 도전체(328) 및 도전체(330)는 플러그 또는 배선으로서의 기능을 가진다. 또한, 플러그 또는 배선으로서의 기능을 가지는 도전체에는, 복수의 구조를 합쳐서 동일한 부호를 부여하는 경우가 있다. 또한, 본 명세서 등에서 배선과, 배선과 접속되는 플러그가 일체물이어도 좋다. 즉, 도전체의 일부가 배선으로서 기능하는 경우 및 도전체의 일부가 플러그로서 기능하는 경우도 있다.
각 플러그 및 배선(도전체(328) 및 도전체(330) 등)의 재료로서는, 금속 재료, 합금 재료, 금속 질화물 재료, 또는 금속 산화물 재료 등의 도전성 재료를 단층 또는 적층으로 사용할 수 있다. 내열성과 도전성을 양립하는 텅스텐이나 몰리브데넘 등의 고융점 재료를 사용하는 것이 바람직하고, 텅스텐을 사용하는 것이 바람직하다. 또는, 알루미늄이나 구리 등의 저저항 도전성 재료로 형성하는 것이 바람직하다. 저저항 도전성 재료를 사용함으로써 배선 저항을 낮출 수 있다.
절연체(326) 및 도전체(330) 위에 배선층을 제공하여도 좋다. 예를 들어, 도 13에서 절연체(350), 절연체(352), 및 절연체(354)가 순차적으로 적층되어 제공되어 있다. 또한, 절연체(350), 절연체(352), 및 절연체(354)에는 도전체(356)가 형성된다. 도전체(356)는 트랜지스터(300)와 접속되는 플러그 또는 배선으로서의 기능을 가진다. 또한, 도전체(356)는 도전체(328) 및 도전체(330)와 같은 재료를 사용하여 제공할 수 있다.
또한, 예를 들어 절연체(350)에는, 절연체(324)와 마찬가지로 수소에 대한 배리어성을 가지는 절연체를 사용하는 것이 바람직하다. 또한, 도전체(356)는 수소에 대한 배리어성을 가지는 도전체를 포함하는 것이 바람직하다. 특히, 수소에 대한 배리어성을 가지는 절연체(350)가 가지는 개구부에 수소에 대한 배리어성을 가지는 도전체가 형성된다. 상기 구성에 의하여 트랜지스터(300)와 트랜지스터(500)는 배리어층에 의하여 분리할 수 있어, 트랜지스터(300)로부터 트랜지스터(500)로 수소가 확산되는 것을 억제할 수 있다.
또한, 수소에 대한 배리어성을 가지는 도전체로서는, 예를 들어 질화 탄탈럼 등을 사용하는 것이 좋다. 또한, 질화 탄탈럼과 도전성이 높은 텅스텐을 적층함으로써, 배선으로서의 도전성을 유지한 채, 트랜지스터(300)로부터의 수소의 확산을 억제할 수 있다. 이 경우, 수소에 대한 배리어성을 가지는 질화 탄탈럼층이, 수소에 대한 배리어성을 가지는 절연체(350)와 접하는 구조인 것이 바람직하다.
절연체(354) 및 도전체(356) 위에 배선층을 제공하여도 좋다. 예를 들어, 도 13에서 절연체(360), 절연체(362), 및 절연체(364)가 순차적으로 적층되어 제공되어 있다. 또한, 절연체(360), 절연체(362), 및 절연체(364)에는 도전체(366)가 형성된다. 도전체(366)는 플러그 또는 배선으로서의 기능을 가진다. 또한, 도전체(366)는 도전체(328) 및 도전체(330)와 같은 재료를 사용하여 제공할 수 있다.
또한, 예를 들어 절연체(360)에는, 절연체(324)와 마찬가지로 수소에 대한 배리어성을 가지는 절연체를 사용하는 것이 바람직하다. 또한, 도전체(366)는 수소에 대한 배리어성을 가지는 도전체를 포함하는 것이 바람직하다. 특히, 수소에 대한 배리어성을 가지는 절연체(360)가 가지는 개구부에 수소에 대한 배리어성을 가지는 도전체가 형성된다. 상기 구성에 의하여 트랜지스터(300)와 트랜지스터(500)는 배리어층에 의하여 분리할 수 있어, 트랜지스터(300)로부터 트랜지스터(500)로 수소가 확산되는 것을 억제할 수 있다.
절연체(364) 및 도전체(366) 위에 배선층을 제공하여도 좋다. 예를 들어, 도 13에서 절연체(370), 절연체(372), 및 절연체(374)가 순차적으로 적층되어 제공되어 있다. 또한, 절연체(370), 절연체(372), 및 절연체(374)에는 도전체(376)가 형성된다. 도전체(376)는 플러그 또는 배선으로서의 기능을 가진다. 또한, 도전체(376)는 도전체(328) 및 도전체(330)와 같은 재료를 사용하여 제공할 수 있다.
또한, 예를 들어 절연체(370)에는, 절연체(324)와 마찬가지로 수소에 대한 배리어성을 가지는 절연체를 사용하는 것이 바람직하다. 또한, 도전체(376)는 수소에 대한 배리어성을 가지는 도전체를 포함하는 것이 바람직하다. 특히, 수소에 대한 배리어성을 가지는 절연체(370)가 가지는 개구부에 수소에 대한 배리어성을 가지는 도전체가 형성된다. 상기 구성에 의하여 트랜지스터(300)와 트랜지스터(500)는 배리어층에 의하여 분리할 수 있어, 트랜지스터(300)로부터 트랜지스터(500)로 수소가 확산되는 것을 억제할 수 있다.
절연체(374) 및 도전체(376) 위에 배선층을 제공하여도 좋다. 예를 들어, 도 13에서 절연체(380), 절연체(382), 및 절연체(384)가 순차적으로 적층되어 제공되어 있다. 또한, 절연체(380), 절연체(382), 및 절연체(384)에는 도전체(386)가 형성된다. 도전체(386)는 플러그 또는 배선으로서의 기능을 가진다. 또한, 도전체(386)는 도전체(328) 및 도전체(330)와 같은 재료를 사용하여 제공할 수 있다.
또한, 예를 들어 절연체(380)에는, 절연체(324)와 마찬가지로 수소에 대한 배리어성을 가지는 절연체를 사용하는 것이 바람직하다. 또한, 도전체(386)는 수소에 대한 배리어성을 가지는 도전체를 포함하는 것이 바람직하다. 특히, 수소에 대한 배리어성을 가지는 절연체(380)가 가지는 개구부에 수소에 대한 배리어성을 가지는 도전체가 형성된다. 상기 구성에 의하여 트랜지스터(300)와 트랜지스터(500)는 배리어층에 의하여 분리할 수 있어, 트랜지스터(300)로부터 트랜지스터(500)로 수소가 확산되는 것을 억제할 수 있다.
상기에서, 도전체(356)를 포함하는 배선층, 도전체(366)를 포함하는 배선층, 도전체(376)를 포함하는 배선층, 및 도전체(386)를 포함하는 배선층에 대하여 설명하였지만, 본 실시형태에 따른 반도체 장치는 이에 한정되는 것이 아니다. 도전체(356)를 포함하는 배선층과 같은 배선층을 3층 이하로 하여도 좋고, 도전체(356)를 포함하는 배선층과 같은 배선층을 5층 이상으로 하여도 좋다.
절연체(384) 위에는 절연체(510), 절연체(512), 절연체(514), 및 절연체(516)가 순차적으로 적층되어 제공된다. 절연체(510), 절연체(512), 절연체(514), 및 절연체(516) 중 어느 것에는 산소나 수소에 대하여 배리어성이 있는 물질을 사용하는 것이 바람직하다.
예를 들어, 절연체(510) 및 절연체(514)에는 기판(311) 또는 트랜지스터(300)를 제공하는 영역 등으로부터 트랜지스터(500)를 제공하는 영역으로 수소나 불순물이 확산되지 않는 배리어성을 가지는 막을 사용하는 것이 바람직하다. 따라서, 절연체(324)와 같은 재료를 사용할 수 있다.
수소에 대한 배리어성을 가지는 막의 일례로서, CVD법으로 형성한 질화 실리콘을 사용할 수 있다. 여기서, 트랜지스터(500) 등의 산화물 반도체를 가지는 반도체 소자로 수소가 확산됨으로써 상기 반도체 소자의 특성이 저하되는 경우가 있다. 따라서, 트랜지스터(500)와, 트랜지스터(300) 사이에 수소의 확산을 억제하는 막을 사용하는 것이 바람직하다. 수소의 확산을 억제하는 막이란, 구체적으로는 수소의 이탈량이 적은 막이다.
또한, 수소에 대한 배리어성을 가지는 막으로서, 예를 들어 절연체(510) 및 절연체(514)에는 산화 알루미늄, 산화 하프늄, 산화 탄탈럼 등의 금속 산화물을 사용하는 것이 바람직하다.
특히, 산화 알루미늄은 산소 및 트랜지스터의 전기 특성의 변동 요인이 되는 수소, 수분 등의 불순물의 양쪽에 대하여 막을 투과시키지 않도록 하는 차단 효과가 높다. 따라서, 산화 알루미늄은 트랜지스터의 제작 공정 중 및 제작 후에서 수소, 수분 등의 불순물의 트랜지스터(500)로의 혼입을 방지할 수 있다. 또한, 트랜지스터(500)를 구성하는 산화물로부터의 산소의 방출을 억제할 수 있다. 그러므로, 트랜지스터(500)에 대한 보호막으로서 사용하는 것에 적합하다.
또한, 예를 들어 절연체(512) 및 절연체(516)에는 절연체(320)와 같은 재료를 사용할 수 있다. 또한, 유전율이 비교적 낮은 재료를 층간막으로 함으로써, 배선 사이에 생기는 기생 용량을 저감할 수 있다. 예를 들어, 절연체(512) 및 절연체(516)로서 산화 실리콘막이나 산화질화 실리콘막 등을 사용할 수 있다.
또한, 절연체(510), 절연체(512), 절연체(514), 및 절연체(516)에는 도전체(518) 및 트랜지스터(500)를 구성하는 도전체(도전체(503)) 등이 매립되어 있다. 또한, 도전체(518)는 용량 소자(600) 또는 트랜지스터(300)와 접속되는 플러그 또는 배선으로서의 기능을 가진다. 도전체(518)는 도전체(328) 및 도전체(330)와 같은 재료를 사용하여 제공할 수 있다.
특히 절연체(510) 및 절연체(514)와 접하는 영역의 도전체(518)는 산소, 수소, 및 물에 대한 배리어성을 가지는 도전체인 것이 바람직하다. 상기 구성에 의하여 트랜지스터(300)와 트랜지스터(500)는 산소, 수소, 및 물에 대한 배리어성을 가지는 층에 의하여 분리할 수 있어, 트랜지스터(300)로부터 트랜지스터(500)로의 수소의 확산을 억제할 수 있다.
절연체(516)의 위쪽에는 트랜지스터(500)가 제공된다.
도 14의 (A), (B)에 도시된 바와 같이, 트랜지스터(500)는 절연체(514) 및 절연체(516)에 매립되도록 배치된 도전체(503)와, 절연체(516)와 도전체(503) 위에 배치된 절연체(520)와, 절연체(520) 위에 배치된 절연체(522)와, 절연체(522) 위에 배치된 절연체(524)와, 절연체(524) 위에 배치된 산화물(530a)과, 산화물(530a) 위에 배치된 산화물(530b)과, 산화물(530b) 위에 서로 이격되어 배치된 도전체(542a) 및 도전체(542b)와, 도전체(542a) 및 도전체(542b) 위에 배치되고 도전체(542a)와 도전체(542b) 사이에 중첩되어 개구가 형성된 절연체(580)와, 개구 내에 배치된 도전체(560)와, 산화물(530b), 도전체(542a), 도전체(542b), 및 절연체(580)와 도전체(560) 사이에 배치된 절연체(550)와, 산화물(530b), 도전체(542a), 도전체(542b), 및 절연체(580)와 절연체(550) 사이에 배치된 산화물(530c)을 가진다.
또한, 도 14의 (A), (B)에 도시된 바와 같이, 산화물(530a), 산화물(530b), 도전체(542a), 및 도전체(542b)와, 절연체(580) 사이에 절연체(544)가 배치되는 것이 바람직하다. 또한, 도 14의 (A), (B)에 도시된 바와 같이, 도전체(560)는 절연체(550)의 내측에 제공된 도전체(560a)와, 도전체(560a)의 내측에 매립되도록 제공된 도전체(560b)를 가지는 것이 바람직하다. 또한, 도 14의 (A), (B)에 도시된 바와 같이, 절연체(580), 도전체(560), 및 절연체(550) 위에 절연체(574)가 배치되는 것이 바람직하다.
또한, 이하에서 산화물(530a), 산화물(530b), 및 산화물(530c)을 합쳐서 산화물(530)이라고 하는 경우가 있다. 또한, 도전체(542a) 및 도전체(542b)를 합쳐서 도전체(542)라고 하는 경우가 있다.
또한, 트랜지스터(500)에서는 채널이 형성되는 영역과 그 근방에서 산화물(530a), 산화물(530b), 및 산화물(530c)의 3층을 적층하는 구성을 나타내었지만, 본 발명은 이에 한정되는 것이 아니다. 예를 들어, 산화물(530b)의 단층, 산화물(530b)과 산화물(530a)의 2층 구조, 산화물(530b)과 산화물(530c)의 2층 구조, 또는 4층 이상의 적층 구조를 제공하는 구성으로 하여도 좋다. 또한, 트랜지스터(500)에서는 도전체(560)를 2층의 적층 구조로서 나타내었지만, 본 발명은 이에 한정되는 것은 아니다. 예를 들어, 도전체(560)가 단층 구조이어도 좋고, 3층 이상의 적층 구조이어도 좋다. 또한, 도 13, 도 14의 (A), 도 14의 (B)에 도시된 트랜지스터(500)는 일례이고, 그 구조에 한정되지 않고, 회로 구성이나 구동 방법에 따라 적절한 트랜지스터를 사용하면 좋다.
여기서, 도전체(560)는 트랜지스터의 게이트 전극으로서 기능하고, 도전체(542a) 및 도전체(542b)는 각각 소스 전극 또는 드레인 전극으로서 기능한다. 상술한 바와 같이, 도전체(560)는 절연체(580)의 개구 및 도전체(542a)와 도전체(542b)에 끼워진 영역에 매립되도록 형성된다. 도전체(560), 도전체(542a), 및 도전체(542b)의 배치는 절연체(580)의 개구에 대하여 자기 정합(self-aligned)적으로 선택된다. 즉 트랜지스터(500)에서 게이트 전극을 소스 전극과 드레인 전극 사이에 자기 정합적으로 배치할 수 있다. 따라서, 도전체(560)를 위치를 맞추기 위한 마진을 제공하지 않고 형성할 수 있기 때문에, 트랜지스터(500)의 점유 면적의 축소를 도모할 수 있다. 이로써, 반도체 장치의 미세화, 고집적화를 도모할 수 있다.
또한, 도전체(560)가 도전체(542a)와 도전체(542b) 사이의 영역에 자기 정합적으로 형성되기 때문에, 도전체(560)는 도전체(542a) 또는 도전체(542b)와 중첩되는 영역을 가지지 않는다. 이로써 도전체(560)와 도전체(542a) 및 도전체(542b) 사이에 형성되는 기생 용량을 저감할 수 있다. 따라서, 트랜지스터(500)의 스위칭 속도를 향상시켜, 높은 주파수 특성을 가지게 할 수 있다.
도전체(560)는 제 1 게이트(톱 게이트라고도 함) 전극으로서 기능하는 경우가 있다. 또한, 도전체(503)는 제 2 게이트(보텀 게이트라고도 함) 전극으로서 기능하는 경우가 있다. 그 경우, 도전체(503)에 인가하는 전위를 도전체(560)에 인가하는 전위와 연동시키지 않고 독립적으로 변화시킴으로써, 트랜지스터(500)의 Vth를 제어할 수 있다. 특히, 도전체(503)에 음의 전위를 인가함으로써, 트랜지스터(500)의 Vth를 0V보다 크게 하고, 오프 전류를 저감하는 것이 가능하게 된다. 따라서, 도전체(503)에 음의 전위를 인가하는 경우, 인가하지 않는 경우보다 도전체(560)에 인가하는 전위가 0V일 때의 드레인 전류를 작게 할 수 있다.
도전체(503)는 산화물(530) 및 도전체(560)와 중첩되도록 배치된다. 이로써, 도전체(560) 및 도전체(503)에 전위를 인가한 경우, 도전체(560)로부터 발생되는 전계와 도전체(503)로부터 발생되는 전계가 연결되고, 산화물(530)에 형성되는 채널 형성 영역을 덮을 수 있다. 본 명세서 등에서 제 1 게이트 전극 및 제 2 게이트 전극의 전계에 의하여 채널 형성 영역을 전기적으로 둘러싸는 트랜지스터의 구조를 surrounded channel(S-channel) 구조라고 부른다.
또한, 본 명세서 등에서, S-channel 구조는 소스 전극 및 드레인 전극으로서 기능하는 도전체(542a) 및 도전체(542b)에 접하는 산화물(530)의 측면 및 주변이 채널 형성 영역과 마찬가지로 I형인 특징을 가진다. 또한, 도전체(542a) 및 도전체(542b)에 접하는 산화물(530)의 측면 및 주변은 절연체(544)와 접하기 때문에, 채널 형성 영역과 마찬가지로 I형이 될 수 있다. 또한, 본 명세서 등에서 I형은, 후술하는 고순도 진성과 같은 것으로 취급할 수 있다. 또한, 본 명세서 등에서 개시하는 S-channel 구조는 Fin형 구조 및 플레이너형 구조와 다르다. S-channel 구조를 채용함으로써, 단채널 효과에 대한 내성을 높일 수 있고, 환언하면 단채널 효과가 발생하기 어려운 트랜지스터로 할 수 있다.
또한 도전체(503)는 도전체(518)와 같은 구성이고, 절연체(514) 및 절연체(516)의 개구의 내벽에 접하여 도전체(503a)가 형성되고, 그 내측에 도전체(503b)가 형성된다.
절연체(520), 절연체(522), 절연체(524), 및 절연체(550)는 게이트 절연막으로서의 기능을 가진다.
여기서 산화물(530)과 접하는 절연체(524)에는 화학량론적 조성을 충족시키는 산소보다 많은 산소를 포함하는 절연체를 사용하는 것이 바람직하다. 즉 절연체(524)에는 과잉 산소 영역이 형성되는 것이 바람직하다. 이와 같은 과잉 산소를 포함하는 절연체를 산화물(530)에 접하여 제공함으로써, 산화물(530) 내의 산소 결손을 저감시키고, 트랜지스터(500)의 신뢰성을 향상시킬 수 있다.
과잉 산소 영역을 가지는 절연체로서, 구체적으로는 가열에 의하여 일부의 산소가 이탈되는 산화물 재료를 사용하는 것이 바람직하다. 가열에 의하여 산소가 이탈되는 산화물이란, TDS 분석에서 산소 원자로 환산한 산소의 이탈량이 1.0×1018atoms/cm3 이상, 바람직하게는 1.0×1019atoms/cm3 이상, 더 바람직하게는 2.0×1019atoms/cm3 이상, 또는 3.0×1020atoms/cm3 이상인 산화물막이다. 또한, 상기 TDS 분석 시에서의 막의 표면 온도로서는 100℃ 이상 700℃ 이하, 또는 100℃ 이상 400℃ 이하의 범위가 바람직하다.
또한, 절연체(524)가 과잉 산소 영역을 가지는 경우, 절연체(522)는 산소(예를 들어 산소 원자, 산소 분자 등)의 확산을 억제하는 기능을 가지는(상기 산소가 투과하기 어려운) 것이 바람직하다.
절연체(522)가 산소나 불순물의 확산을 억제하는 기능을 가짐으로써, 산화물(530)이 가지는 산소는 절연체(520) 측으로 확산되지 않아 바람직하다. 또한, 도전체(503)가 절연체(524)나 산화물(530)이 가지는 산소와 반응하는 것을 억제할 수 있다.
절연체(522)는, 예를 들어 산화 알루미늄, 산화 하프늄, 산화 탄탈럼, 산화 지르코늄, 타이타늄산 지르콘산 연(PZT), 타이타늄산 스트론튬(SrTiO3), 또는 (Ba,Sr)TiO3(BST) 등을 포함하는 절연체를 단층 또는 적층으로 사용하는 것이 바람직하다. 트랜지스터의 미세화 및 고집적화가 진행되면, 게이트 절연막의 박막화로 인하여 누설 전류 등의 문제가 생기는 경우가 있다. 게이트 절연막으로서 기능하는 절연체에 high-k 재료를 사용함으로써, 물리적 막 두께를 유지하면서, 트랜지스터 동작 시의 게이트 전위의 저감이 가능하게 된다.
특히, 불순물 및 산소 등의 확산을 억제하는 기능을 가지는(상기 산소가 투과하기 어려운) 절연성 재료인 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함하는 절연체를 사용하는 것이 좋다. 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함하는 절연체로서, 산화 알루미늄, 산화 하프늄, 알루미늄 및 하프늄을 포함하는 산화물(하프늄 알루미네이트) 등을 사용하는 것이 바람직하다. 이와 같은 재료를 사용하여 절연체(522)를 형성한 경우, 절연체(522)는 산화물(530)로부터의 산소의 방출이나 트랜지스터(500)의 주변부로부터 산화물(530)로의 수소 등의 불순물의 혼입을 억제하는 층으로서 기능한다.
또는, 이들 절연체에, 예를 들어 산화 알루미늄, 산화 비스무트, 산화 저마늄, 산화 나이오븀, 산화 실리콘, 산화 타이타늄, 산화 텅스텐, 산화 이트륨, 산화 지르코늄을 첨가하여도 좋다. 또는 이들 절연체를 질화 처리하여도 좋다. 상기 절연체에 산화 실리콘, 산화질화 실리콘, 또는 질화 실리콘을 적층하여 사용하여도 좋다.
또한, 절연체(520)는 열적으로 안정적인 것이 바람직하다. 예를 들어, 산화 실리콘 및 산화질화 실리콘은 열적으로 안정적이기 때문에 적합하다. 또한, high-k 재료의 절연체를 산화 실리콘 또는 산화질화 실리콘과 조합함으로써, 열적으로 안정적이며 비유전율이 높은 적층 구조의 절연체(520)를 얻을 수 있다.
또한 절연체(520), 절연체(522), 및 절연체(524)가 2층 이상의 적층 구조를 가져도 좋다. 그 경우, 같은 재료로 이루어지는 적층 구조에 한정되지 않고, 상이한 재료로 이루어지는 적층 구조이어도 좋다.
트랜지스터(500)는 채널 형성 영역을 포함하는 산화물(530)에 산화물 반도체로서 기능하는 금속 산화물을 사용하는 것이 바람직하다. 예를 들어, 산화물(530)로서 In-M-Zn 산화물(원소 M은 알루미늄, 갈륨, 이트륨, 구리, 바나듐, 베릴륨, 붕소, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘 등에서 선택된 1종류 또는 복수 종류) 등의 금속 산화물을 사용하면 좋다. 또한, 산화물(530)로서 In-Ga 산화물, In-Zn 산화물을 사용하여도 좋다.
또한, 트랜지스터(500)에는 캐리어 밀도가 낮은 금속 산화물을 사용하는 것이 바람직하다. 금속 산화물의 캐리어 밀도를 낮추는 경우에는, 금속 산화물 내의 불순물 농도를 낮추고, 결함 준위 밀도를 낮추면 좋다. 본 명세서 등에서 불순물 농도가 낮고 결함 준위 밀도가 낮은 것을 고순도 진성 또는 실질적으로 고순도 진성이라고 한다. 또한, 금속 산화물 내의 불순물로서는, 예를 들어 수소, 질소, 알칼리 금속, 알칼리 토금속, 철, 니켈, 실리콘 등이 있다.
특히, 금속 산화물에 포함되는 수소는 금속 원자와 결합하는 산소와 반응하여 물이 되기 때문에, 금속 산화물 내에 산소 결손을 형성하는 경우가 있다. 금속 산화물 내의 채널 형성 영역에 산소 결손이 포함되면 트랜지스터는 노멀리 온 특성을 가지는 경우가 있다. 또한 산소 결손에 수소가 들어간 결함은 도너로서 기능하고, 캐리어인 전자가 생성되는 경우가 있다. 또한 수소의 일부가 금속 원자와 결합하는 산소와 결합하여, 캐리어인 전자가 생성되는 경우가 있다. 따라서, 수소가 많이 포함되어 있는 금속 산화물을 사용한 트랜지스터는 노멀리 온 특성을 가지기 쉽다.
산소 결손에 수소가 들어간 결함은 금속 산화물의 도너로서 기능할 수 있다. 그러나 상기 결함을 정량적으로 평가하는 것은 어렵다. 그러므로, 금속 산화물에 있어서는, 도너 농도가 아니라, 캐리어 밀도로 평가되는 경우가 있다. 따라서, 본 명세서 등에서는, 금속 산화물의 파라미터로서 도너 농도가 아니라, 전계가 인가되지 않은 상태를 상정한 캐리어 밀도를 사용하는 경우가 있다. 즉, 본 명세서 등에 기재된 '캐리어 밀도'는 '도너 농도'로 환언할 수 있는 경우가 있다.
따라서, 금속 산화물을 산화물(530)에 사용하는 경우, 금속 산화물 내의 수소는 가능한 한 저감되어 있는 것이 바람직하다. 구체적으로는, 금속 산화물에 있어서, 이차 이온 질량 분석법(SIMS: Secondary Ion Mass Spectrometry)에 의하여 얻어지는 수소 농도를 1×1020atoms/cm3 미만, 바람직하게는 1×1019atoms/cm3 미만, 더 바람직하게는 5×1018atoms/cm3 미만, 더 바람직하게는 1×1018atoms/cm3 미만으로 한다. 수소 등의 불순물이 충분히 저감된 금속 산화물을 트랜지스터의 채널 형성 영역에 사용함으로써, 안정된 전기 특성을 부여할 수 있다.
또한, 산화물(530)에 금속 산화물을 사용하는 경우, 채널 형성 영역의 금속 산화물의 캐리어 밀도는 1×1018cm-3 이하인 것이 바람직하고, 1×1017cm-3 미만인 것이 더 바람직하고, 1×1016cm-3 미만인 것이 더욱 바람직하고, 1×1013cm-3 미만인 것이 더욱 바람직하고, 1×1012cm-3 미만인 것이 더욱 바람직하다. 또한, 채널 형성 영역의 금속 산화물의 캐리어 밀도의 하한 값에 대해서는 특별히 한정되지 않지만, 예를 들어 1×10-9cm-3로 할 수 있다.
또한, 산화물(530)에 금속 산화물을 사용하는 경우, 도전체(542)(도전체(542a) 및 도전체(542b))와 산화물(530)이 접함으로써, 산화물(530) 내의 산소가 도전체(542)로 확산되어, 도전체(542)가 산화되는 경우가 있다. 도전체(542)가 산화됨으로써, 도전체(542)의 도전율이 저하하는 개연성이 높다. 또한, 산화물(530) 내의 산소가 도전체(542)로 확산되는 것을 도전체(542)가 산화물(530) 내의 산소를 흡수한다고 환언할 수 있다.
또한, 산화물(530) 내의 산소가 도전체(542)(도전체(542a) 및 도전체(542b))로 확산됨으로써, 도전체(542a)와 산화물(530b) 사이 및 도전체(542b)와 산화물(530b) 사이에 이층(異層)이 형성되는 경우가 있다. 상기 이층은 도전체(542)보다 산소를 많이 포함하기 때문에, 상기 이층은 절연성을 가지는 것으로 추정된다. 이때, 도전체(542)와, 상기 이층과, 산화물(530b)의 3층 구조는 금속-절연체-반도체로 이루어지는 3층 구조로 간주할 수 있고, MIS(Metal-Insulator-Semiconductor) 구조라고 부르거나, 또는 주로 MIS 구조를 가지는 다이오드 접합 구조라고 부르는 경우가 있다.
또한, 상기 이층은 도전체(542)와 산화물(530b) 사이에 형성되는 것에 한정되지 않고, 예를 들어 이층이 도전체(542)와 산화물(530c) 사이에 형성되는 경우나, 도전체(542)와 산화물(530b) 사이 및 도전체(542)와 산화물(530c) 사이에 형성되는 경우가 있다.
또한, 산화물(530)에서, 채널 형성 영역으로서 기능하는 금속 산화물로서는, 밴드 갭이 2eV 이상, 바람직하게는 2.5eV 이상의 것을 사용하는 것이 바람직하다. 이와 같이, 밴드 갭이 큰 금속 산화물을 사용함으로써, 트랜지스터의 오프 전류를 저감할 수 있다.
그 외에, 산화물(530)에 사용할 수 있는 반도체 재료는 상술한 금속 산화물에 한정되지 않는다. 산화물(530)로서, 밴드 갭을 가지는 반도체 재료(제로 갭 반도체가 아닌 반도체 재료)를 사용하여도 좋다. 예를 들어, 실리콘 등의 단체 원소의 반도체, 비소화 갈륨 등의 화합물 반도체, 반도체로서 기능하는 층상 물질(원자층 물질, 2차원 재료 등이라고도 함) 등을 반도체 재료에 사용하는 것이 바람직하다. 특히, 반도체로서 기능하는 층상 물질을 반도체 재료에 사용하면 적합하다.
여기서, 본 명세서 등에서 층상 물질이란 층상의 결정 구조를 가지는 재료군의 총칭이다. 층상의 결정 구조는 공유 결합이나 이온 결합에 의하여 형성되는 층이, 반데르발스 힘과 같은 공유 결합이나 이온 결합보다 약한 결합에 의하여 적층되는 구조이다. 층상 물질은 단위층 내에서의 전기 전도성이 높고, 즉, 2차원 전기 전도성이 높다. 반도체로서 기능하고, 또한 2차원 전기 전도성이 높은 재료를 채널 형성 영역에 사용함으로써, 온 전류가 큰 트랜지스터를 제공할 수 있다.
층상 물질로서, 그래핀, 실리센, 칼코젠화물 등이 있다. 칼코젠화물은 칼코젠을 포함하는 화합물이다. 또한, 칼코젠이란 16족에 속하는 원소의 총칭이고, 산소, 황, 셀레늄, 텔루륨, 폴로늄, 리버모륨이 포함된다. 또한, 칼코젠화물로서 전이 금속 칼코제나이드, 13족 칼코제나이드 등을 들 수 있다.
산화물(530)로서, 예를 들어 반도체로서 기능하는 전이 금속 칼코제나이드를 사용하는 것이 바람직하다. 산화물(530)로서 적용할 수 있는 전이 금속 칼코제나이드로서, 구체적으로는, 황화 몰리브데넘(대표적으로는 MoS2), 셀레늄화 몰리브데넘(대표적으로는 MoSe2), 몰리브데넘 텔루륨(대표적으로는 MoTe2), 황화 텅스텐(대표적으로는 WS2), 셀레늄화 텅스텐(대표적으로는 WSe2), 텅스텐 텔루륨(대표적으로는 WTe2), 황화 하프늄(대표적으로는 HfS2), 셀레늄화 하프늄(대표적으로는 HfSe2), 황화 지르코늄(대표적으로는 ZrS2), 셀레늄화 지르코늄(대표적으로는 ZrSe2) 등을 들 수 있다.
산화물(530)은 산화물(530b) 아래에 산화물(530a)을 가짐으로써, 산화물(530a)보다 아래쪽에 형성된 구조물로부터 산화물(530b)로의 불순물의 확산을 억제할 수 있다. 또한, 산화물(530b) 위에 산화물(530c)을 가짐으로써, 산화물(530c)보다 위쪽에 형성된 구조물로부터 산화물(530b)로의 불순물의 확산을 억제할 수 있다.
또한, 산화물(530)은 각 금속 원자의 원자수비가 상이한 복수의 산화물층의 적층 구조를 가지는 것이 바람직하다. 구체적으로는, 산화물(530a)에 사용하는 금속 산화물에서 구성 원소 중의 원소 M의 원자수비가 산화물(530b)에 사용하는 금속 산화물에서의 구성 원소 중의 원소 M의 원자수비보다 큰 것이 바람직하다. 또한, 산화물(530a)에 사용하는 금속 산화물에서 In에 대한 원소 M의 원자수비가 산화물(530b)에 사용하는 금속 산화물에서의 In에 대한 원소 M의 원자수비보다 큰 것이 바람직하다. 또한, 산화물(530b)에 사용하는 금속 산화물에서 원소 M에 대한 In의 원자수비가 산화물(530a)에 사용하는 금속 산화물에서의 원소 M에 대한 In의 원자수비보다 큰 것이 바람직하다. 또한, 산화물(530c)에는 산화물(530a) 또는 산화물(530b)에 사용할 수 있는 금속 산화물을 사용할 수 있다.
또한, 산화물(530a) 및 산화물(530c)의 전도대 하단의 에너지가 산화물(530b)의 전도대 하단의 에너지보다 높은 것이 바람직하다. 또한, 환언하면 산화물(530a) 및 산화물(530c)의 전자 친화력이 산화물(530b)의 전자 친화력보다 작은 것이 바람직하다.
여기서, 산화물(530a), 산화물(530b), 및 산화물(530c)의 접합부에서 전도대 하단의 에너지 준위는 완만하게 변화된다. 환언하면, 산화물(530a), 산화물(530b), 및 산화물(530c)의 접합부에서의 전도대 하단의 에너지 준위는 연속적으로 변화 또는 연속 접합한다고도 할 수 있다. 이와 같이 하기 위해서는, 산화물(530a)과 산화물(530b)의 계면 및 산화물(530b)과 산화물(530c)의 계면에서 형성되는 혼합층의 결함 준위 밀도를 낮추는 것이 좋다.
구체적으로는, 산화물(530a)과 산화물(530b), 산화물(530b)과 산화물(530c)이 산소 이외에 공통의 원소를 가짐으로써(주성분으로 함으로써) 결함 준위 밀도가 낮은 혼합층을 형성할 수 있다. 예를 들어, 산화물(530b)이 In-Ga-Zn 산화물인 경우, 산화물(530a) 및 산화물(530c)로서 In-Ga-Zn 산화물, Ga-Zn 산화물, 산화 갈륨 등을 사용하는 것이 좋다.
이때, 캐리어의 주된 경로는 산화물(530b)이다. 산화물(530a), 산화물(530c)을 상술한 구성으로 함으로써, 산화물(530a)과 산화물(530b)의 계면, 및 산화물(530b)과 산화물(530c)의 계면에서의 결함 준위 밀도를 낮게 할 수 있다. 그러므로, 계면 산란으로 인한 캐리어 전도에 대한 영향이 작아지고, 트랜지스터(500)는 높은 온 전류를 얻을 수 있다.
산화물(530b) 위에는 소스 전극 및 드레인 전극으로서 기능하는 도전체(542)(도전체(542a) 및 도전체(542b))가 제공된다. 도전체(542)로서는 알루미늄, 크로뮴, 구리, 은, 금, 백금, 탄탈럼, 니켈, 타이타늄, 몰리브데넘, 텅스텐, 하프늄, 바나듐, 나이오븀, 망가니즈, 마그네슘, 지르코늄, 베릴륨, 인듐, 루테늄, 이리듐, 스트론튬, 란타넘 등에서 선택된 금속 원소, 또는 상술한 금속 원소를 성분으로 하는 합금이나 상술한 금속 원소를 조합한 합금 등을 사용하는 것이 바람직하다. 예를 들어 질화 탄탈럼, 질화 타이타늄, 텅스텐, 타이타늄과 알루미늄을 포함하는 질화물, 탄탈럼과 알루미늄을 포함하는 질화물, 산화 루테늄, 질화 루테늄, 스트론튬과 루테늄을 포함하는 산화물, 란타넘과 니켈을 포함하는 산화물 등을 사용하는 것이 바람직하다. 또한, 질화 탄탈럼, 질화 타이타늄, 타이타늄과 알루미늄을 포함하는 질화물, 탄탈럼과 알루미늄을 포함하는 질화물, 산화 루테늄, 질화 루테늄, 스트론튬과 루테늄을 포함하는 산화물, 란타넘과 니켈을 포함하는 산화물은 산화되기 어려운 도전성 재료, 또는 산소를 흡수하여도 도전성을 유지하는 재료이기 때문에 바람직하다.
또한, 도 14의 (A)에 도시된 바와 같이, 산화물(530)의 도전체(542)와의 계면과 그 근방에는 저저항 영역으로서 영역(543)(영역(543a) 및 영역(543b))이 형성되는 경우가 있다. 이때, 영역(543a)은 소스 영역 및 드레인 영역 중 한쪽으로서 기능하고, 영역(543b)은 소스 영역 및 드레인 영역 중 다른 쪽으로서 기능한다. 또한, 영역(543a)과 영역(543b) 사이에 끼워지는 영역에 채널 형성 영역이 형성된다.
산화물(530)과 접하도록 상기 도전체(542)를 제공함으로써, 영역(543)의 산소 농도가 저감되는 경우가 있다. 또한, 영역(543)에, 도전체(542)에 포함되는 금속과, 산화물(530)의 성분을 포함하는 금속 화합물층이 형성되는 경우가 있다. 이와 같은 경우, 영역(543)의 캐리어 밀도가 증가하여 영역(543)은 저저항 영역이 된다.
절연체(544)는 도전체(542)를 덮도록 제공되고, 도전체(542)의 산화를 억제한다. 이때, 절연체(544)는 산화물(530)의 측면을 덮어 절연체(524)와 접하도록 제공되어도 좋다.
절연체(544)로서 하프늄, 알루미늄, 갈륨, 이트륨, 지르코늄, 텅스텐, 타이타늄, 탄탈럼, 니켈, 저마늄, 및 마그네슘 등에서 선택된 1종류 또는 2종류 이상이 포함된 금속 산화물을 사용할 수 있다.
특히, 절연체(544)로서 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함하는 절연체인, 산화 알루미늄, 산화 하프늄, 알루미늄 및 하프늄을 포함하는 산화물(하프늄 알루미네이트) 등을 사용하는 것이 바람직하다. 특히, 하프늄 알루미네이트는 산화 하프늄막보다 내열성이 높다. 그러므로, 추후의 공정에서의 열처리에서 결정화되기 어렵기 때문에 바람직하다. 또한, 도전체(542)가 내산화성을 가지는 재료인 경우 또는 산소를 흡수하여도 현저히 도전성이 저하되지 않는 경우, 절연체(544)는 필수적인 구성이 아니다. 요구되는 트랜지스터 특성에 따라 적절히 설계하면 좋다.
절연체(550)는 게이트 절연막으로서 기능한다. 절연체(550)는 산화물(530c)의 내측(상면 및 측면)에 접하여 배치되는 것이 바람직하다. 절연체(550)는 가열에 의하여 산소가 방출되는 절연체를 사용하여 형성되는 것이 바람직하다. 예를 들어, TDS 분석에서, 산소 원자로 환산한 산소의 이탈량이 1.0×1018atoms/cm3 이상, 바람직하게는 1.0×1019atoms/cm3 이상, 더 바람직하게는 2.0×1019atoms/cm3 이상, 또는 3.0×1020atoms/cm3 이상인 산화물막이다. 또한, 상기 TDS 분석 시의 막의 표면 온도로서는 100℃ 이상 700℃ 이하의 범위가 바람직하다.
구체적으로는, 과잉 산소를 포함하는 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 공공을 포함하는 산화 실리콘을 사용할 수 있다. 특히 산화 실리콘 및 산화질화 실리콘은 열에 대하여 안정적이므로 바람직하다.
가열에 의하여 산소가 방출되는 절연체를 절연체(550)로서 산화물(530c)의 상면에 접하여 제공함으로써, 절연체(550)로부터 산화물(530c)을 통하여 산화물(530b)의 채널 형성 영역에 효과적으로 산소를 공급할 수 있다. 또한, 절연체(524)와 마찬가지로, 절연체(550) 내의 물 또는 수소 등 불순물의 농도가 저감되어 있는 것이 바람직하다. 절연체(550)의 막 두께는, 1nm 이상 20nm 이하로 하는 것이 바람직하다.
또한, 절연체(550)가 가지는 과잉 산소를 효율적으로 산화물(530)에 공급하기 위하여, 절연체(550)와 도전체(560) 사이에 금속 산화물을 제공하여도 좋다. 상기 금속 산화물은 절연체(550)로부터 도전체(560)로의 산소 확산을 억제하는 것이 바람직하다. 산소의 확산을 억제하는 금속 산화물을 제공함으로써, 절연체(550)로부터 도전체(560)로의 과잉 산소의 확산이 억제된다. 즉, 산화물(530)에 공급하는 과잉 산소량의 감소를 억제할 수 있다. 또한, 과잉 산소로 인한 도전체(560)의 산화를 억제할 수 있다. 상기 금속 산화물로서는, 절연체(544)에 사용할 수 있는 재료를 사용하면 좋다.
제 1 게이트 전극으로서 기능하는 도전체(560)는 도 14의 (A), (B)에서는 2층 구조로 나타내었지만, 단층 구조로 하여도 좋고, 3층 이상의 적층 구조로 하여도 좋다.
도전체(560a)에는 수소 원자, 수소 분자, 물 분자, 질소 원자, 질소 분자, 산화 질소 분자(N2O, NO, NO2 등), 구리 원자 등의 불순물의 확산을 억제하는 기능을 가지는 도전성 재료를 사용하는 것이 바람직하다. 또는, 산소(예를 들어, 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는 도전성 재료를 사용하는 것이 바람직하다. 도전체(560a)가 산소의 확산을 억제하는 기능을 가짐으로써, 절연체(550)에 포함되는 산소에 의하여 도전체(560b)가 산화되어 도전율이 저하되는 것을 억제할 수 있다. 산소의 확산을 억제하는 기능을 가지는 도전성 재료로서는, 예를 들어 탄탈럼, 질화 탄탈럼, 루테늄, 또는 산화 루테늄 등을 사용하는 것이 바람직하다.
또한, 도전체(560b)에는 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용하는 것이 바람직하다. 또한, 도전체(560b)는 배선으로서도 기능하기 때문에, 도전성이 높은 도전체를 사용하는 것이 바람직하다. 예를 들어, 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용할 수 있다. 또한, 도전체(560b)는 적층 구조로 하여도 좋고, 예를 들어 타이타늄 또는 질화 타이타늄과 상기 도전성 재료의 적층 구조로 하여도 좋다.
절연체(580)는 절연체(544)를 개재하여 도전체(542) 위에 제공된다. 절연체(580)는 과잉 산소 영역을 가지는 것이 바람직하다. 예를 들어, 절연체(580)로서 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 공공을 가지는 산화 실리콘, 또는 수지 등을 가지는 것이 바람직하다. 특히 산화 실리콘 및 산화질화 실리콘은 열적으로 안정적이므로 바람직하다. 특히 산화 실리콘 및 공공을 가지는 산화 실리콘은 추후의 공정에서 용이하게 과잉 산소 영역을 형성할 수 있으므로 바람직하다.
절연체(580)는 과잉 산소 영역을 가지는 것이 바람직하다. 가열에 의하여 산소가 방출되는 절연체(580)를 산화물(530c)과 접하여 제공함으로써, 절연체(580) 내의 산소를 산화물(530c)을 통하여 산화물(530)로 효율적으로 공급할 수 있다. 또한, 절연체(580) 내의 물 또는 수소 등 불순물의 농도가 저감되어 있는 것이 바람직하다.
절연체(580)의 개구는 도전체(542a)와 도전체(542b) 사이의 영역과 중첩되어 형성된다. 이에 의하여, 도전체(560)는 절연체(580)의 개구, 및 도전체(542a)와 도전체(542b) 사이의 끼워진 영역에 매립되도록 형성된다.
반도체 장치를 미세화하는 데 게이트 길이를 짧게 하는 것이 요구되지만, 도전체(560)의 도전성이 낮아지지 않도록 할 필요가 있다. 이를 위하여 도전체(560)의 막 두께를 두껍게 하면, 도전체(560)는 종횡비가 높은 형상이 될 수 있다. 본 실시형태에서는, 도전체(560)를 절연체(580)의 개구에 매립되도록 제공하기 때문에, 도전체(560)를 종횡비가 높은 형상으로 하여도 공정 중에 도전체(560)가 무너지는 일 없이 형성할 수 있다.
절연체(574)는 절연체(580)의 상면, 도전체(560)의 상면, 및 절연체(550)의 상면에 접하여 제공되는 것이 바람직하다. 절연체(574)를 스퍼터링법으로 성막함으로써, 절연체(550) 및 절연체(580)에 과잉 산소 영역을 제공할 수 있다. 이로써 상기 과잉 산소 영역으로부터 산화물(530) 내에 산소를 공급할 수 있다.
예를 들어, 절연체(574)로서 하프늄, 알루미늄, 갈륨, 이트륨, 지르코늄, 텅스텐, 타이타늄, 탄탈럼, 니켈, 저마늄, 및 마그네슘 등에서 선택된 1종류 또는 2종류 이상이 포함된 금속 산화물을 사용할 수 있다.
특히, 산화 알루미늄은 배리어성이 높아 0.5nm 이상 3.0nm 이하의 박막이어도 수소 및 질소의 확산을 억제할 수 있다. 따라서, 스퍼터링법으로 성막한 산화 알루미늄은 산소 공급원이면서 수소 등의 불순물의 배리어막으로서의 기능도 가질 수 있다.
또한, 절연체(574) 위에 층간막으로서 기능하는 절연체(581)를 제공하는 것이 바람직하다. 절연체(581)는 절연체(524) 등과 마찬가지로, 막 내의 물 또는 수소 등 불순물의 농도가 저감되어 있는 것이 바람직하다.
또한, 절연체(581), 절연체(574), 절연체(580), 및 절연체(544)에 형성된 개구에 도전체(540a) 및 도전체(540b)를 배치한다. 도전체(540a) 및 도전체(540b)는 도전체(560)를 끼워 대향하여 제공한다. 도전체(540a) 및 도전체(540b)는 후술하는 도전체(546) 및 도전체(548)와 같은 구성이다.
절연체(581) 위에는 절연체(582)가 제공된다. 절연체(582)에는 산소나 수소에 대하여 배리어성이 있는 물질을 사용하는 것이 바람직하다. 따라서, 절연체(582)에는 절연체(514)와 같은 재료를 사용할 수 있다. 예를 들어, 절연체(582)에는 산화 알루미늄, 산화 하프늄, 산화 탄탈럼 등의 금속 산화물을 사용하는 것이 바람직하다.
특히, 산화 알루미늄은 산소 및 트랜지스터의 전기 특성의 변동 요인이 되는 수소, 수분 등의 불순물의 양쪽에 대하여 막을 투과시키지 않도록 하는 차단 효과가 높다. 따라서, 산화 알루미늄은 트랜지스터의 제작 공정 중 및 제작 후에서 수소, 수분 등의 불순물의 트랜지스터(500)로의 혼입을 방지할 수 있다. 또한, 트랜지스터(500)를 구성하는 산화물로부터의 산소의 방출을 억제할 수 있다. 그러므로, 트랜지스터(500)에 대한 보호막으로서 사용하는 것에 적합하다.
또한, 절연체(582) 위에는 절연체(586)가 제공된다. 절연체(586)에는 절연체(320)와 같은 재료를 사용할 수 있다. 또한, 유전율이 비교적 낮은 재료를 층간막으로 함으로써, 배선 사이에 생기는 기생 용량을 저감할 수 있다. 예를 들어, 절연체(586)로서 산화 실리콘막이나 산화질화 실리콘막 등을 사용할 수 있다.
또한, 절연체(520), 절연체(522), 절연체(524), 절연체(544), 절연체(580), 절연체(574), 절연체(581), 절연체(582), 및 절연체(586)에는 도전체(546) 및 도전체(548) 등이 매립되어 있다.
도전체(546) 및 도전체(548)는 용량 소자(600), 트랜지스터(500), 또는 트랜지스터(300)와 접속되는 플러그 또는 배선으로서의 기능을 가진다. 도전체(546) 및 도전체(548)는 도전체(328) 및 도전체(330)와 같은 재료를 사용하여 제공할 수 있다.
이어서, 트랜지스터(500)의 위쪽에는 용량 소자(600)가 제공된다. 용량 소자(600)는 도전체(610), 도전체(620), 절연체(630)를 가진다.
또한, 도전체(546) 및 도전체(548) 위에 도전체(612)를 제공하여도 좋다. 도전체(612)는 트랜지스터(500)와 접속되는 플러그 또는 배선으로서의 기능을 가진다. 도전체(610)는 용량 소자(600)의 전극으로서의 기능을 가진다. 또한, 도전체(612) 및 도전체(610)는 동시에 형성할 수 있다.
도전체(612) 및 도전체(610)에는 몰리브데넘, 타이타늄, 탄탈럼, 텅스텐, 알루미늄, 구리, 크로뮴, 네오디뮴, 스칸듐에서 선택된 원소를 포함하는 금속막, 또는 상술한 원소를 성분으로 하는 금속 질화물막(질화 탄탈럼막, 질화 타이타늄막, 질화 몰리브데넘막, 질화 텅스텐막) 등을 사용할 수 있다. 또는, 인듐 주석 산화물, 산화 텅스텐을 포함하는 인듐 산화물, 산화 텅스텐을 포함하는 인듐 아연 산화물, 산화 타이타늄을 포함하는 인듐 산화물, 산화 타이타늄을 포함하는 인듐 주석 산화물, 인듐 아연 산화물, 산화 실리콘을 첨가한 인듐 주석 산화물 등의 도전성 재료를 적용할 수도 있다.
도 13에서는 도전체(612) 및 도전체(610)를 단층 구조로 나타내었지만, 상기 구성에 한정되지 않고, 2층 이상의 적층 구조로 하여도 좋다. 예를 들어, 배리어성을 가지는 도전체와 도전성이 높은 도전체 사이에 배리어성을 가지는 도전체 및 도전성이 높은 도전체에 대하여 밀착성이 높은 도전체를 형성하여도 좋다.
절연체(630)를 개재하여 도전체(610)와 중첩되도록 도전체(620)를 제공한다. 또한, 도전체(620)에는 금속 재료, 합금 재료, 또는 금속 산화물 재료 등의 도전성 재료를 사용할 수 있다. 내열성과 도전성을 양립하는 텅스텐이나 몰리브데넘 등의 고융점 재료를 사용하는 것이 바람직하고, 특히 텅스텐을 사용하는 것이 바람직하다. 또한, 도전체 등의 다른 구조와 동시에 형성하는 경우에는, 저저항 금속 재료인 Cu(구리)나 Al(알루미늄) 등을 사용하면 좋다.
도전체(620) 및 절연체(630) 위에는 절연체(650)가 제공된다. 절연체(650)는 절연체(320)와 같은 재료를 사용하여 제공할 수 있다. 또한, 절연체(650)는 그 아래쪽의 요철 형상을 피복하는 평탄화막으로서 기능하여도 좋다.
본 구조를 사용함으로써, 산화물 반도체를 가지는 트랜지스터를 사용한 반도체 장치에서, 전기 특성의 변동을 억제하면서 신뢰성을 향상시킬 수 있다. 또는, 온 전류가 큰 산화물 반도체를 가지는 트랜지스터를 제공할 수 있다. 또는, 오프 전류가 작은 산화물 반도체를 가지는 트랜지스터를 제공할 수 있다. 또는, 소비 전력이 저감된 반도체 장치를 제공할 수 있다. 또는, 산화물 반도체를 가지는 트랜지스터를 사용한 반도체 장치에서 미세화 또는 고집적화를 도모할 수 있다.
<트랜지스터의 구조예>
또한, 본 실시형태에 나타내는 반도체 장치의 트랜지스터(500)는 상기 구조에 한정되는 것은 아니다. 이하, 트랜지스터(500)에 사용할 수 있는 구조예에 대하여 설명한다.
<트랜지스터의 구조예 1>
도 15의 (A), (B), 및 (C)를 사용하여 트랜지스터(510A)의 구조예를 설명한다. 도 15의 (A)는 트랜지스터(510A)의 상면도이다. 도 15의 (B)는 도 15의 (A)에 일점쇄선 L1-L2로 나타낸 부분의 단면도이다. 도 15의 (C)는 도 15의 (A)에 일점쇄선 W1-W2로 나타낸 부분의 단면도이다. 또한, 도 15의 (A)의 상면도에서는, 도면의 명료화를 위하여 일부 요소를 생략하여 도시하였다.
도 15의 (A), (B), 및 (C)에서는, 트랜지스터(510A)와, 층간막으로서 기능하는 절연체(511), 절연체(512), 절연체(514), 절연체(516), 절연체(580), 절연체(582), 및 절연체(584)를 나타내었다. 또한 트랜지스터(510A)와 전기적으로 접속되고, 콘택트 플러그로서 기능하는 도전체(546)(도전체(546a) 및 도전체(546b))와, 배선으로서 기능하는 도전체(503)를 도시하였다.
트랜지스터(510A)는 제 1 게이트 전극으로서 기능하는 도전체(560)(도전체(560a) 및 도전체(560b))와, 제 2 게이트 전극으로서 기능하는 도전체(505)(도전체(505a) 및 도전체(505b))와, 제 1 게이트 절연막으로서 기능하는 절연체(550)와, 제 2 게이트 절연막으로서 기능하는 절연체(521), 절연체(522), 및 절연체(524)와, 채널이 형성되는 영역을 가지는 산화물(530)(산화물(530a), 산화물(530b), 및 산화물(530c))과, 소스 및 드레인 중 한쪽으로서 기능하는 도전체(542a)와, 소스 및 드레인 중 다른 쪽으로서 기능하는 도전체(542b)와, 절연체(574)를 가진다.
또한, 도 15에 도시된 트랜지스터(510A)에서는, 산화물(530c), 절연체(550), 및 도전체(560)가 절연체(580)에 제공된 개구부 내에 절연체(574)를 개재하여 배치된다. 또한 산화물(530c), 절연체(550), 및 도전체(560)는 도전체(542a)와 도전체(542b) 사이에 배치된다.
절연체(511) 및 절연체(512)는 층간막으로서 기능한다.
층간막으로서는 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 산화 알루미늄, 산화 하프늄, 산화 탄탈럼, 산화 지르코늄, 타이타늄산 지르콘산 연(PZT), 타이타늄산 스트론튬(SrTiO3), 또는 (Ba,Sr)TiO3(BST) 등의 절연체를 단층 또는 적층으로 사용할 수 있다. 또는, 이들 절연체에, 예를 들어 산화 알루미늄, 산화 비스무트, 산화 저마늄, 산화 나이오븀, 산화 실리콘, 산화 타이타늄, 산화 텅스텐, 산화 이트륨, 산화 지르코늄을 첨가하여도 좋다. 또는 이들 절연체를 질화 처리하여도 좋다. 상기 절연체에 산화 실리콘, 산화질화 실리콘, 또는 질화 실리콘을 적층하여 사용하여도 좋다.
예를 들어, 절연체(511)는 물 또는 수소 등의 불순물이 기판 측으로부터 트랜지스터(510A)에 혼입되는 것을 억제하는 배리어막으로서 기능하는 것이 바람직하다. 따라서, 절연체(511)에는 수소 원자, 수소 분자, 물 분자, 구리 원자 등의 불순물의 확산을 억제하는 기능을 가지는(상기 불순물이 투과하기 어려운) 절연성 재료를 사용하는 것이 바람직하다. 또는, 산소(예를 들어, 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는(상기 산소가 투과하기 어려운) 절연성 재료를 사용하는 것이 바람직하다. 또한 예를 들어 절연체(511)로서 산화 알루미늄이나 질화 실리콘 등을 사용하여도 좋다. 상기 구성에 의하여 수소, 물 등의 불순물이 절연체(511)보다 기판 측으로부터 트랜지스터(510A) 측으로 확산되는 것을 억제할 수 있다.
예를 들어, 절연체(512)는 절연체(511)보다 유전율이 낮은 것이 바람직하다. 유전율이 낮은 재료를 층간막으로 함으로써, 배선 사이에 생기는 기생 용량을 저감할 수 있다.
도전체(503)는 절연체(512)에 매립되도록 형성된다. 여기서, 도전체(503)의 상면의 높이와 절연체(512)의 상면의 높이는 같은 정도로 할 수 있다. 또한 도전체(503)는 단층으로 하는 구성을 나타내었지만, 본 발명은 이에 한정되는 것이 아니다. 예를 들어, 도전체(503)를 2층 이상의 다층막 구조로 하여도 좋다. 또한 도전체(503)에는 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는, 도전성이 높은 도전성 재료를 사용하는 것이 바람직하다.
트랜지스터(510A)에서, 도전체(560)는 제 1 게이트(톱 게이트라고도 함) 전극으로서 기능하는 경우가 있다. 또한, 도전체(505)는 제 2 게이트(보텀 게이트라고도 함) 전극으로서 기능하는 경우가 있다. 이 경우, 도전체(505)에 인가하는 전위를 도전체(560)에 인가하는 전위와 연동시키지 않고 독립적으로 변화시킴으로써, 트랜지스터(510A)의 문턱 전압을 제어할 수 있다. 특히, 도전체(505)에 음의 전위를 인가함으로써, 트랜지스터(510A)의 문턱 전압을 0V보다 크게 하고, 오프 전류를 저감할 수 있다. 따라서, 도전체(505)에 음의 전위를 인가하는 경우, 인가하지 않는 경우보다 도전체(560)에 인가하는 전위가 0V일 때의 드레인 전류를 작게 할 수 있다.
또한 예를 들어 도전체(505)와 도전체(560)를 중첩시켜 제공함으로써, 도전체(560) 및 도전체(505)에 전위를 인가한 경우, 도전체(560)로부터 발생되는 전계와 도전체(505)로부터 발생되는 전계가 연결되고, 산화물(530)에 형성되는 채널 형성 영역을 덮을 수 있다.
즉, 제 1 게이트 전극으로서의 기능을 가지는 도전체(560)의 전계와, 제 2 게이트 전극으로서의 기능을 가지는 도전체(505)의 전계로 채널 형성 영역을 전기적으로 둘러쌀 수 있다. 즉, 상술한 트랜지스터(500)와 마찬가지로, surrounded channel(S-channel) 구조이다.
절연체(514) 및 절연체(516)는 절연체(511) 또는 절연체(512)와 마찬가지로 층간막으로서 기능한다. 예를 들어, 절연체(514)는 물 또는 수소 등의 불순물이 기판 측으로부터 트랜지스터(510A)에 혼입되는 것을 억제하는 배리어막으로서 기능하는 것이 바람직하다. 상기 구성에 의하여 수소, 물 등의 불순물이 절연체(514)보다 기판 측으로부터 트랜지스터(510A) 측으로 확산되는 것을 억제할 수 있다. 또한 예를 들어 절연체(516)는 절연체(514)보다 유전율이 낮은 것이 바람직하다. 유전율이 낮은 재료를 층간막으로 함으로써, 배선 사이에 생기는 기생 용량을 저감할 수 있다.
제 2 게이트로서 기능하는 도전체(505)는 절연체(514) 및 절연체(516)의 개구의 내벽에 접하여 도전체(505a)가 형성되고, 더 내측에 도전체(505b)가 형성되어 있다. 여기서, 도전체(505a) 및 도전체(505b)의 상면의 높이와 절연체(516)의 상면의 높이는 같은 정도로 할 수 있다. 또한 트랜지스터(510A)에서는 도전체(505a) 및 도전체(505b)를 적층하는 구성을 나타내었지만, 본 발명은 이에 한정되는 것이 아니다. 예를 들어, 도전체(505)는 단층, 또는 3층 이상의 적층 구조로 하여도 좋다.
여기서, 도전체(505a)에는 수소 원자, 수소 분자, 물 분자, 구리 원자 등의 불순물의 확산을 억제하는 기능을 가지는(상기 불순물이 투과하기 어려운) 도전성 재료를 사용하는 것이 바람직하다. 또는, 산소(예를 들어, 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는(상기 산소가 투과하기 어려운) 도전성 재료를 사용하는 것이 바람직하다. 또한, 본 명세서에 있어서, 불순물 또는 산소의 확산을 억제하는 기능이란, 상기 불순물 및 상기 산소 중 어느 한쪽 또는 양쪽의 확산을 억제하는 기능으로 한다.
예를 들어, 도전체(505a)가 산소의 확산을 억제하는 기능을 가짐으로써, 도전체(505b)가 산화되어 도전율이 저하하는 것을 억제할 수 있다.
또한 도전체(505)가 배선의 기능을 겸하는 경우, 도전체(505b)에는 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는, 도전성이 높은 도전성 재료를 사용하는 것이 바람직하다. 그 경우, 도전체(503)는 반드시 제공하지 않아도 된다. 또한, 도전체(505b)를 단층으로 도시하였지만, 적층 구조로 하여도 좋고, 예를 들어 타이타늄 또는 질화 타이타늄과 상기 도전성 재료의 적층으로 하여도 좋다.
절연체(521), 절연체(522), 및 절연체(524)는 제 2 게이트 절연막으로서의 기능을 가진다.
또한 절연체(522)는 배리어성을 가지는 것이 바람직하다. 절연체(522)가 배리어성을 가짐으로써, 트랜지스터(510A)의 주변부로부터 트랜지스터(510A)로의 수소 등의 불순물의 혼입을 억제하는 층으로서 기능한다.
절연체(522)는, 예를 들어 산화 알루미늄, 산화 하프늄, 알루미늄 및 하프늄을 포함하는 산화물(하프늄 알루미네이트), 산화 탄탈럼, 산화 지르코늄, 타이타늄산 지르콘산 연(PZT), 타이타늄산 스트론튬(SrTiO3), 또는 (Ba,Sr)TiO3(BST) 등을 포함하는 절연체를 단층 또는 적층으로 사용하는 것이 바람직하다. 트랜지스터의 미세화 및 고집적화가 진행되면, 게이트 절연막의 박막화로 인하여 누설 전류 등의 문제가 생기는 경우가 있다. 게이트 절연막으로서 기능하는 절연체에 high-k 재료를 사용함으로써, 물리적 막 두께를 유지하면서, 트랜지스터 동작 시의 게이트 전위의 저감이 가능하게 된다.
또한, 절연체(521)는 열적으로 안정적인 것이 바람직하다. 예를 들어, 산화 실리콘 및 산화질화 실리콘은 열적으로 안정적이기 때문에 적합하다. 또한, high-k 재료의 절연체를 산화 실리콘 또는 산화질화 실리콘과 조합함으로써, 열적으로 안정적이며 비유전율이 높은 적층 구조의 절연체(521)를 얻을 수 있다.
또한, 도 15에는 제 2 게이트 절연막으로서 3층의 적층 구조를 나타내었지만, 단층, 또는 4층 이상의 적층 구조로 하여도 좋다. 그 경우, 같은 재료로 이루어지는 적층 구조에 한정되지 않고, 상이한 재료로 이루어지는 적층 구조이어도 좋다.
채널 형성 영역으로서 기능하는 영역을 가지는 산화물(530)은 산화물(530a)과, 산화물(530a) 위의 산화물(530b)과, 산화물(530b) 위의 산화물(530c)을 가진다. 산화물(530b) 아래에 산화물(530a)을 가짐으로써, 산화물(530a)보다 아래쪽에 형성된 구조물로부터 산화물(530b)로의 불순물의 확산을 억제할 수 있다. 또한, 산화물(530b) 위에 산화물(530c)을 가짐으로써, 산화물(530c)보다 위쪽에 형성된 구조물로부터 산화물(530b)로의 불순물의 확산을 억제할 수 있다. 산화물(530)로서 상술한 금속 산화물의 1종류인 산화물 반도체를 사용할 수 있다.
또한 산화물(530c)은 절연체(580)에 제공된 개구부 내에 절연체(574)를 개재하여 제공되는 것이 바람직하다. 절연체(574)가 배리어성을 가지는 경우, 절연체(580)로부터의 불순물이 산화물(530)로 확산되는 것을 억제할 수 있다.
도전체(542)는 한쪽이 소스 전극으로서 기능하고, 다른 쪽이 드레인 전극으로서 기능한다.
도전체(542a)와 도전체(542b)에는 알루미늄, 타이타늄, 크로뮴, 니켈, 구리, 이트륨, 지르코늄, 몰리브데넘, 은, 탄탈럼, 또는 텅스텐 등의 금속, 또는 이를 주성분으로 하는 합금을 사용할 수 있다. 특히, 질화 탄탈럼 등의 금속 질화물막은 수소 또는 산소에 대한 배리어성을 가지고, 또한 내산화성이 높기 때문에 바람직하다.
또한, 도 15에서는 도전체(542a)와 도전체(542b)로서 단층 구조를 나타내었지만, 2층 이상의 적층 구조로 하여도 좋다. 예를 들어, 질화 탄탈럼막과 텅스텐막을 적층하는 것이 좋다. 또한 타이타늄막과 알루미늄막을 적층하여도 좋다. 또한 텅스텐막 위에 알루미늄막을 적층하는 2층 구조, 구리-마그네슘-알루미늄 합금막 위에 구리막을 적층하는 2층 구조, 타이타늄막 위에 구리막을 적층하는 2층 구조, 텅스텐막 위에 구리막을 적층하는 2층 구조로 하여도 좋다.
또한 타이타늄막 또는 질화 타이타늄막과, 그 타이타늄막 또는 질화 타이타늄막 위에 중첩시켜 알루미늄막 또는 구리막을 적층하고, 그 위에 타이타늄막 또는 질화 타이타늄막을 더 형성하는 3층 구조, 몰리브데넘막 또는 질화 몰리브데넘막과, 그 몰리브데넘막 또는 질화 몰리브데넘막 위에 중첩시켜 알루미늄막 또는 구리막을 적층하고, 그 위에 몰리브데넘막 또는 질화 몰리브데넘막을 더 형성하는 3층 구조 등이 있다. 또한 산화 인듐, 산화 주석, 또는 산화 아연을 포함하는 투명 도전성 재료를 사용하여도 좋다.
또한, 도전체(542) 위에 배리어층을 제공하여도 좋다. 배리어층에는 산소 또는 수소에 대하여 배리어성을 가지는 물질을 사용하는 것이 바람직하다. 상기 구성에 의하여 절연체(574)를 성막할 때 도전체(542)가 산화되는 것을 억제할 수 있다.
배리어층에는, 예를 들어 금속 산화물을 사용할 수 있다. 특히, 산화 알루미늄, 산화 하프늄, 산화 갈륨 등, 산소나 수소에 대하여 배리어성이 있는 절연막을 사용하는 것이 바람직하다. 또한, CVD법으로 형성한 질화 실리콘을 사용하여도 좋다.
배리어층을 가짐으로써 도전체(542)의 재료 선택의 폭을 넓힐 수 있다. 예를 들어, 도전체(542)에 텅스텐이나 알루미늄 등의 내산화성이 낮으면서도 도전성이 높은 재료를 사용할 수 있다. 또한, 예를 들어 성막 또는 가공이 쉬운 도전체를 사용할 수 있다.
절연체(550)는 제 1 게이트 절연막으로서 기능한다. 절연체(550)는 절연체(580)에 제공된 개구부 내에 산화물(530c) 및 절연체(574)를 개재하여 제공되는 것이 바람직하다.
트랜지스터의 미세화 및 고집적화가 진행되면, 게이트 절연막의 박막화로 인하여 누설 전류 등의 문제가 생기는 경우가 있다. 그 경우, 절연체(550)는 제 2 게이트 절연막과 마찬가지로, 적층 구조로 하여도 좋다. 게이트 절연막으로서 기능하는 절연체를 high-k 재료와 열적으로 안정적인 재료의 적층 구조로 함으로써, 물리적 막 두께를 유지하면서 트랜지스터 동작 시의 게이트 전위의 저감이 가능하게 된다. 또한, 열적으로 안정적이며 비유전율이 높은 적층 구조로 할 수 있다.
제 1 게이트 전극으로서 기능하는 도전체(560)는 도전체(560a) 및 도전체(560a) 위의 도전체(560b)를 가진다. 도전체(560a)에는 도전체(505a)와 마찬가지로, 수소 원자, 수소 분자, 물 분자, 구리 원자 등의 불순물의 확산을 억제하는 기능을 가지는 도전성 재료를 사용하는 것이 바람직하다. 또는, 산소(예를 들어, 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는 도전성 재료를 사용하는 것이 바람직하다.
도전체(560a)가 산소의 확산을 억제하는 기능을 가짐으로써, 도전체(560b)의 재료 선택의 폭을 넓힐 수 있다. 즉 도전체(560a)를 가짐으로써, 도전체(560b)의 산화가 억제되고, 도전율이 저하되는 것을 방지할 수 있다.
산소의 확산을 억제하는 기능을 가지는 도전성 재료로서는, 예를 들어 탄탈럼, 질화 탄탈럼, 루테늄, 또는 산화 루테늄 등을 사용하는 것이 바람직하다. 또한, 도전체(560a)로서, 산화물(530)로서 사용할 수 있는 산화물 반도체를 사용할 수 있다. 그 경우, 도전체(560b)를 스퍼터링법으로 성막함으로써, 도전체(560a)의 전기 저항값을 저하시켜 도전체로 할 수 있다. 이를 OC(Oxide Conductor) 전극이라고 부를 수 있다.
도전체(560b)에는 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용하는 것이 바람직하다. 또한, 도전체(560)는 배선으로서 기능하기 때문에, 도전체(560b)에 도전성이 높은 도전체를 사용하는 것이 바람직하다. 예를 들어, 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용할 수 있다. 또한, 도전체(560b)는 적층 구조로 하여도 좋고, 예를 들어 타이타늄 또는 질화 타이타늄과 상기 도전성 재료의 적층으로 하여도 좋다.
절연체(580)와 트랜지스터(510A) 사이에 절연체(574)를 배치한다. 절연체(574)에는 물 또는 수소 등의 불순물 및 산소의 확산을 억제하는 기능을 가지는 절연성 재료를 사용하는 것이 좋다. 예를 들어, 산화 알루미늄 또는 산화 하프늄 등을 사용하는 것이 바람직하다. 또한, 이 외에도, 예를 들어 산화 마그네슘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 또는 산화 탄탈럼 등의 금속 산화물, 질화산화 실리콘 또는 질화 실리콘 등을 사용할 수 있다.
절연체(574)를 가짐으로써, 절연체(580)가 가지는 물 및 수소 등의 불순물이 산화물(530c), 절연체(550)를 통하여 산화물(530b)로 확산되는 것을 억제할 수 있다. 또한 절연체(580)가 가지는 과잉 산소에 의하여 도전체(560)가 산화되는 것을 억제할 수 있다.
절연체(580), 절연체(582), 및 절연체(584)는 층간막으로서 기능한다.
절연체(582)는 절연체(514)와 마찬가지로, 물 또는 수소 등의 불순물이 외부로부터 트랜지스터(510A)에 혼입되는 것을 억제하는 배리어 절연막으로서 기능하는 것이 바람직하다.
또한 절연체(580) 및 절연체(584)는 절연체(516)와 마찬가지로, 절연체(582)보다 유전율이 낮은 것이 바람직하다. 유전율이 낮은 재료를 층간막으로 함으로써, 배선 사이에 생기는 기생 용량을 저감할 수 있다.
또한, 트랜지스터(510A)는 절연체(580), 절연체(582), 및 절연체(584)에 매립된 도전체(546) 등의 플러그나 배선을 통하여 다른 구조와 전기적으로 접속되어도 좋다.
또한, 도전체(546)의 재료로서는, 도전체(505)와 마찬가지로 금속 재료, 합금 재료, 금속 질화물 재료, 또는 금속 산화물 재료 등의 도전성 재료를 단층으로, 또는 적층하여 사용할 수 있다. 예를 들어, 내열성과 도전성을 양립하는 텅스텐이나 몰리브데넘 등의 고융점 재료를 사용하는 것이 바람직하다. 또는, 알루미늄이나 구리 등의 저저항 도전성 재료로 형성하는 것이 바람직하다. 저저항 도전성 재료를 사용함으로써 배선 저항을 낮출 수 있다.
예를 들어, 도전체(546)로서 수소 및 산소에 대하여 배리어성을 가지는 도전체인 질화 탄탈럼 등과, 도전성이 높은 텅스텐의 적층 구조를 사용함으로써, 배선으로서의 도전성을 유지한 채, 외부로부터의 불순물의 확산을 억제할 수 있다.
상기 구조를 가짐으로써, 온 전류가 큰 산화물 반도체를 가지는 트랜지스터를 사용한 반도체 장치를 제공할 수 있다. 또는, 오프 전류가 작은 산화물 반도체를 가지는 트랜지스터를 사용한 반도체 장치를 제공할 수 있다. 또는, 전기 특성의 변동을 억제하여, 안정된 전기 특성을 가지면서 신뢰성이 향상된 반도체 장치를 제공할 수 있다.
<트랜지스터의 구조예 2>
도 16의 (A), (B), 및 (C)를 사용하여 트랜지스터(510B)의 구조예를 설명한다. 도 16의 (A)는 트랜지스터(510B)의 상면도이다. 도 16의 (B)는 도 16의 (A)에 일점쇄선 L1-L2로 나타낸 부분의 단면도이다. 도 16의 (C)는 도 16의 (A)에 일점쇄선 W1-W2로 나타낸 부분의 단면도이다. 또한, 도 16의 (A)의 상면도에서는, 도면의 명료화를 위하여 일부의 요소를 생략하여 도시하였다.
트랜지스터(510B)는 트랜지스터(510A)의 변형예이다. 따라서, 설명의 반복을 방지하기 위하여, 주로 트랜지스터(510A)와 상이한 점에 대하여 설명한다.
트랜지스터(510B)는 도전체(542)(도전체(542a) 및 도전체(542b))와 산화물(530c), 절연체(550), 및 도전체(560)가 중첩되는 영역을 가진다. 상기 구조로 함으로써, 온 전류가 큰 트랜지스터를 제공할 수 있다. 또한, 제어성이 높은 트랜지스터를 제공할 수 있다.
제 1 게이트 전극으로서 기능하는 도전체(560)는 도전체(560a) 및 도전체(560a) 위의 도전체(560b)를 가진다. 도전체(560a)에는 도전체(505a)와 마찬가지로, 수소 원자, 수소 분자, 물 분자, 구리 원자 등의 불순물의 확산을 억제하는 기능을 가지는 도전성 재료를 사용하는 것이 바람직하다. 또는, 산소(예를 들어, 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는 도전성 재료를 사용하는 것이 바람직하다.
도전체(560a)가 산소의 확산을 억제하는 기능을 가짐으로써, 도전체(560b)의 재료 선택의 폭을 넓힐 수 있다. 즉 도전체(560a)를 가짐으로써, 도전체(560b)의 산화가 억제되고, 도전율이 저하되는 것을 방지할 수 있다.
또한, 도전체(560)의 상면 및 측면, 절연체(550)의 측면, 및 산화물(530c)의 측면을 덮도록 절연체(574)를 제공하는 것이 바람직하다. 또한, 절연체(574)에는 물 또는 수소 등의 불순물 및 산소의 확산을 억제하는 기능을 가지는 절연성 재료를 사용하는 것이 좋다. 예를 들어, 산화 알루미늄 또는 산화 하프늄 등을 사용하는 것이 바람직하다. 또한, 이 외에도, 예를 들어 산화 마그네슘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 또는 산화 탄탈럼 등의 금속 산화물, 질화산화 실리콘 또는 질화 실리콘 등을 사용할 수 있다.
절연체(574)를 제공함으로써 도전체(560)의 산화를 억제할 수 있다. 또한, 절연체(574)를 가짐으로써 절연체(580)가 가지는 물 및 수소 등의 불순물이 트랜지스터(510B)로 확산되는 것을 억제할 수 있다.
또한, 도전체(546)와 절연체(580) 사이에 배리어성을 가지는 절연체(576)(절연체(576a) 및 절연체(576b))를 배치하여도 좋다. 절연체(576)를 제공함으로써, 절연체(580)의 산소가 도전체(546)와 반응하여 도전체(546)가 산화되는 것을 억제할 수 있다.
또한, 배리어성을 가지는 절연체(576)를 제공함으로써, 플러그나 배선에 사용되는 도전체의 재료 선택의 폭을 넓힐 수 있다. 예를 들어 산소를 흡수하는 성질을 가지면서도 도전성이 높은 금속 재료를 도전체(546)에 사용함으로써, 저소비 전력의 반도체 장치를 제공할 수 있다. 구체적으로는 텅스텐이나 알루미늄 등의 내산화성이 낮으면서도 도전성이 높은 재료를 사용할 수 있다. 또한, 예를 들어 성막 또는 가공이 쉬운 도전체를 사용할 수 있다.
<트랜지스터의 구조예 3>
도 17의 (A), (B), 및 (C)를 사용하여 트랜지스터(510C)의 구조예를 설명한다. 도 17의 (A)는 트랜지스터(510C)의 상면도이다. 도 17의 (B)는 도 17의 (A)에 일점쇄선 L1-L2로 나타낸 부분의 단면도이다. 도 17의 (C)는 도 17의 (A)에 일점쇄선 W1-W2로 나타낸 부분의 단면도이다. 또한, 도 17의 (A)의 상면도에서는, 도면의 명료화를 위하여 일부의 요소를 생략하여 도시하였다.
트랜지스터(510C)는 트랜지스터(510A)의 변형예이다. 따라서, 설명의 반복을 방지하기 위하여, 주로 트랜지스터(510A)와 상이한 점에 대하여 설명한다.
도 17에 도시된 트랜지스터(510C)는 도전체(542a)와 산화물(530b) 사이에 도전체(547a)가 배치되고, 도전체(542b)와 산화물(530b) 사이에 도전체(547b)가 배치되어 있다. 여기서 도전체(542a)(도전체(542b))는 도전체(547a)(도전체(547b))의 상면 및 도전체(560) 측의 측면을 넘어 연장되고, 산화물(530b)의 상면에 접하는 영역을 가진다. 여기서, 도전체(547)에는 도전체(542)에 사용될 수 있는 도전체를 사용하면 좋다. 또한, 도전체(547)의 막 두께는 적어도 도전체(542)보다 두꺼운 것이 바람직하다.
도 17에 도시된 트랜지스터(510C)는 상술한 바와 같은 구성을 가짐으로써, 트랜지스터(510A)보다 도전체(542)를 도전체(560)에 가깝게 할 수 있다. 또는 도전체(542a)의 단부 및 도전체(542b)의 단부와 도전체(560)를 중첩시킬 수 있다. 이로써, 트랜지스터(510C)의 실질적인 채널 길이를 짧게 하여, 온 전류 및 주파수 특성의 향상을 도모할 수 있다.
또한, 도전체(547a)(도전체(547b))는 도전체(542a)(도전체(542b))와 중첩되어 제공되는 것이 바람직하다. 이와 같은 구성으로 함으로써, 도전체(546a)(도전체(546b))를 매립하는 개구를 형성하는 에칭에 있어서 도전체(547a)(도전체(547b))가 스토퍼로서 기능하고 산화물(530b)이 오버 에칭되는 것을 방지할 수 있다.
또한, 도 17에 도시된 트랜지스터(510C)는 절연체(544) 위에 접하여 절연체(545)를 배치하는 구성으로 하여도 좋다. 절연체(544)로서는 물 또는 수소 등의 불순물이나 과잉 산소가 절연체(580) 측으로부터 트랜지스터(510C)에 혼입하는 것을 억제하는 배리어 절연막으로서 기능하는 것이 바람직하다. 절연체(545)로서는 절연체(544)에 사용할 수 있는 절연체를 사용할 수 있다. 또한, 절연체(544)로서는 예를 들어 질화 알루미늄, 질화 알루미늄 타이타늄, 질화 타이타늄, 질화 실리콘 또는 질화산화 실리콘 등의 질화물 절연체를 사용하여도 좋다.
또한, 도 17에 도시된 트랜지스터(510C)는 도 15에 도시된 트랜지스터(510A)와 달리, 도전체(505)를 단층 구조로 제공하여도 좋다. 이 경우, 패턴 형성된 도전체(505) 위에 절연체(516)가 되는 절연막을 성막하고, 상기 절연막의 상부를 도전체(505)의 상면이 노출될 때까지 CMP법 등을 사용하여 제거하면 좋다. 여기서, 도전체(505)의 상면의 평탄성을 양호하게 하는 것이 바람직하다. 예를 들어, 도전체(505) 상면의 평균 면 거칠기(Ra)를 1nm 이하, 바람직하게는 0.5nm 이하, 더 바람직하게는 0.3nm 이하로 하면 좋다. 이로써 도전체(505) 위에 형성되는 절연층의 평탄성을 양호하게 하여, 산화물(530b) 및 산화물(530c)의 결정성의 향상을 도모할 수 있다.
<트랜지스터의 구조예 4>
도 18의 (A), (B), 및 (C)를 사용하여 트랜지스터(510D)의 구조예를 설명한다. 도 18의 (A)는 트랜지스터(510D)의 상면도이다. 도 18의 (B)는 도 18의 (A)에 일점쇄선 L1-L2로 나타낸 부분의 단면도이다. 도 18의 (C)는 도 18의 (A)에 일점쇄선 W1-W2로 나타낸 부분의 단면도이다. 또한, 도 18의 (A)의 상면도에서는, 도면의 명료화를 위하여 일부의 요소를 생략하여 도시하였다.
트랜지스터(510D)는 상기 트랜지스터의 변형예이다. 따라서, 설명의 반복을 방지하기 위하여 주로 상기 트랜지스터와 상이한 점에 대하여 설명한다.
도 18의 (A) 내지 (C)에서는 도전체(503)를 제공하지 않고, 제 2 게이트로서의 기능을 가지는 도전체(505)를 배선으로서도 기능시킨다. 또한, 산화물(530c) 위에 절연체(550)를 가지고, 절연체(550) 위에 금속 산화물(552)을 가진다. 또한, 금속 산화물(552) 위에 도전체(560)를 가지고, 도전체(560) 위에 절연체(570)를 가진다. 또한, 절연체(570) 위에 절연체(571)를 가진다.
금속 산화물(552)은 산소 확산을 억제하는 기능을 가지는 것이 바람직하다. 절연체(550)와 도전체(560) 사이에 산소의 확산을 억제하는 금속 산화물(552)을 제공함으로써 도전체(560)로의 산소의 확산이 억제된다. 즉, 산화물(530)로 공급되는 산소량의 감소를 억제할 수 있다. 또한, 산소로 인한 도전체(560)의 산화를 억제할 수 있다.
또한, 금속 산화물(552)은 제 1 게이트의 일부로서의 기능을 가져도 좋다. 예를 들어, 산화물(530)로서 사용할 수 있는 산화물 반도체를 금속 산화물(552)로서 사용할 수 있다. 그 경우, 도전체(560)를 스퍼터링법으로 성막함으로써, 금속 산화물(552)의 전기 저항값을 저하시켜 도전층으로 할 수 있다. 이를 OC(Oxide Conductor) 전극이라고 부를 수 있다.
또한, 금속 산화물(552)은 게이트 절연막의 일부로서의 기능을 가지는 경우가 있다. 따라서, 절연체(550)에 산화 실리콘이나 산화질화 실리콘 등을 사용하는 경우, 금속 산화물(552)로서는 비유전율이 높은 high-k 재료인 금속 산화물을 사용하는 것이 바람직하다. 상기 적층 구조로 함으로써, 열에 대하여 안정적이며 비유전율이 높은 적층 구조로 할 수 있다. 따라서, 물리적 막 두께를 유지하면서, 트랜지스터 동작 시에 인가되는 게이트 전위를 저감할 수 있다. 또한, 게이트 절연층으로서 기능하는 절연층의 등가 산화막 두께(EOT)의 박막화가 가능하게 된다.
트랜지스터(510D)에서, 금속 산화물(552)을 단층으로 나타내었지만, 2층 이상의 적층 구조로 하여도 좋다. 예를 들어, 게이트 전극의 일부로서 기능하는 금속 산화물과 게이트 절연막의 일부로서 기능하는 금속 산화물을 적층하여 제공하여도 좋다.
금속 산화물(552)을 가짐으로써, 게이트 전극으로서 기능하는 경우에는 도전체(560)로부터의 전계의 영향을 약하게 하지 않고, 트랜지스터(510D)의 온 전류의 향상을 도모할 수 있다. 또는, 게이트 절연막으로서 기능하는 경우에는, 절연체(550)와 금속 산화물(552)의 물리적인 두께에 의하여 도전체(560)와 산화물(530) 사이의 거리를 유지함으로써, 도전체(560)와 산화물(530) 사이의 누설 전류를 억제할 수 있다. 따라서, 절연체(550) 및 금속 산화물(552)의 적층 구조를 제공함으로써, 도전체(560)와 산화물(530) 사이의 물리적인 거리 및 도전체(560)로부터 산화물(530)에 가해지는 전계 강도를 용이하게 적절히 조정할 수 있다.
구체적으로는, 금속 산화물(552)로서 산화물(530)에 사용할 수 있는 산화물 반도체를 저저항화시킴으로써, 금속 산화물(552)로서 사용할 수 있다. 또는, 하프늄, 알루미늄, 갈륨, 이트륨, 지르코늄, 텅스텐, 타이타늄, 탄탈럼, 니켈, 저마늄, 및 마그네슘 등 중에서 선택된 1종류 또는 2종류 이상이 포함된 금속 산화물을 사용할 수 있다.
특히, 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함하는 절연층인 산화 알루미늄, 산화 하프늄, 알루미늄 및 하프늄을 포함하는 산화물(하프늄 알루미네이트) 등을 사용하는 것이 바람직하다. 특히, 하프늄 알루미네이트는 산화 하프늄막보다 내열성이 높다. 그러므로, 추후의 공정에서의 열처리에서 결정화되기 어렵기 때문에 바람직하다. 또한, 금속 산화물(552)은 필수적인 구성이 아니다. 요구되는 트랜지스터 특성에 따라 적절히 설계하면 좋다.
절연체(570)는 물 또는 수소 등의 불순물 및 산소의 투과를 억제하는 기능을 가지는 절연성 재료를 사용하면 좋다. 예를 들어, 산화 알루미늄 또는 산화 하프늄 등을 사용하는 것이 바람직하다. 이로써, 절연체(570)보다 위쪽으로부터의 산소로 도전체(560)가 산화되는 것을 억제할 수 있다. 또한, 절연체(570)보다 위쪽으로부터의 물 또는 수소 등의 불순물이 도전체(560) 및 절연체(550)를 통하여 산화물(530)에 혼입하는 것을 억제할 수 있다.
절연체(571)는 하드 마스크로서 기능한다. 절연체(571)를 제공함으로써, 도전체(560)를 가공할 때, 도전체(560)의 측면이 실질적으로 수직, 구체적으로는 도전체(560)의 측면과 기판 표면이 이루는 각을 75° 이상 100° 이하, 바람직하게는 80° 이상 95° 이하로 할 수 있다.
또한, 절연체(571)에 물 또는 수소 등의 불순물 및 산소의 투과를 억제하는 기능을 가지는 절연성 재료를 사용함으로써, 배리어층으로서의 기능을 겸비시켜도 좋다. 그 경우, 절연체(570)는 제공하지 않아도 된다.
절연체(571)를 하드 마스크로서 사용하여 절연체(570), 도전체(560), 금속 산화물(552), 절연체(550), 및 산화물(530c)의 일부를 선택적으로 제거함으로써, 이들 측면을 실질적으로 일치시키고, 또한 산화물(530b)의 표면의 일부를 노출시킬 수 있다.
또한, 트랜지스터(510D)는 노출된 산화물(530b) 표면의 일부에 영역(531a) 및 영역(531b)을 가진다. 영역(531a) 및 영역(531b) 중 한쪽은 소스 영역으로서 기능하고, 다른 쪽은 드레인 영역으로서 기능한다.
영역(531a) 및 영역(531b)의 형성은, 예를 들어 이온 주입법, 이온 도핑법, 플라스마 잠입 이온 주입법, 또는 플라스마 처리 등을 사용하여, 노출된 산화물(530b) 표면에 인 또는 보론 등의 불순물 원소를 도입함으로써 실현할 수 있다. 또한, 본 실시형태 등에서 '불순물 원소'란, 주성분 원소 이외의 원소를 가리킨다.
또한, 산화물(530b) 표면의 일부를 노출시킨 후에 금속막을 성막하고, 그 후 가열 처리함으로써, 상기 금속막에 포함되는 원소를 산화물(530b)로 확산시켜 영역(531a) 및 영역(531b)을 형성할 수도 있다.
산화물(530b)의 불순물 원소가 도입된 영역은 전기 저항률이 저하된다. 그러므로, 영역(531a) 및 영역(531b)을 '불순물 영역' 또는 '저저항 영역'이라고 하는 경우가 있다.
절연체(571) 및/또는 도전체(560)를 마스크로서 사용함으로써, 영역(531a) 및 영역(531b)을 자기 정합(셀프 얼라인먼트)적으로 형성할 수 있다. 따라서, 영역(531a) 및/또는 영역(531b)과 도전체(560)가 중첩되지 않으므로, 기생 용량을 저감할 수 있다. 또한, 채널 형성 영역과 소스 드레인 영역(영역(531a) 또는 영역(531b)) 사이에 오프셋 영역이 형성되지 않는다. 영역(531a) 및 영역(531b)을 자기 정합(셀프 얼라인먼트)적으로 형성함으로써, 온 전류의 증가, 문턱 전압의 저감, 동작 주파수의 향상 등을 실현할 수 있다.
또한, 오프 전류를 더 저감하기 위하여 채널 형성 영역과 소스 드레인 영역 사이에 오프셋 영역을 제공하여도 좋다. 오프셋 영역이란, 전기 저항률이 높은 영역이고, 상술한 불순물 원소의 도입이 수행되지 않는 영역이다. 오프셋 영역의 형성은, 절연체(575)의 형성 후에 상술한 불순물 원소의 도입을 수행함으로써 실현할 수 있다. 이 경우, 절연체(575)도 절연체(571) 등과 마찬가지로 마스크로서 기능한다. 따라서, 산화물(530b) 중 절연체(575)와 중첩되는 영역에 불순물 원소가 도입되지 않고, 상기 영역의 전기 저항률을 높게 유지할 수 있다.
또한, 트랜지스터(510D)는 절연체(570), 도전체(560), 금속 산화물(552), 절연체(550), 및 산화물(530c)의 측면에 절연체(575)를 가진다. 절연체(575)는 비유전율이 낮은 절연체인 것이 바람직하다. 예를 들어, 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 공공(空孔)을 가지는 산화 실리콘, 또는 수지 등인 것이 바람직하다. 특히 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 공공을 가지는 산화 실리콘을 절연체(575)에 사용하면, 추후의 공정에서 절연체(575) 중에 과잉 산소 영역을 용이하게 형성할 수 있기 때문에 바람직하다. 또한, 산화 실리콘 및 산화질화 실리콘은 열적으로 안정적이기 때문에 바람직하다. 또한, 절연체(575)는 산소를 확산시키는 기능을 가지는 것이 바람직하다.
또한, 트랜지스터(510D)는 절연체(575), 산화물(530) 위에 절연체(574)를 가진다. 절연체(574)는 스퍼터링법을 사용하여 성막하는 것이 바람직하다. 스퍼터링법을 사용함으로써, 물 또는 수소 등의 불순물이 적은 절연체를 성막할 수 있다. 예를 들어, 절연체(574)로서 산화 알루미늄을 사용하면 좋다.
또한, 스퍼터링법을 사용한 산화막은 피성막 구조체에서 수소를 추출하는 경우가 있다. 따라서, 절연체(574)가 산화물(530) 및 절연체(575)로부터 수소 및 물을 흡수함으로써, 산화물(530) 및 절연체(575)의 수소 농도를 저감할 수 있다.
<트랜지스터의 구조예 5>
도 19의 (A) 내지 (C)를 사용하여 트랜지스터(510E)의 구조예를 설명한다. 도 19의 (A)는 트랜지스터(510E)의 상면도이다. 도 19의 (B)는 도 19의 (A)에 일점쇄선 L1-L2로 나타낸 부분의 단면도이다. 도 19의 (C)는 도 19의 (A)에 일점쇄선 W1-W2로 나타낸 부분의 단면도이다. 또한, 도 19의 (A)의 상면도에서는, 도면의 명료화를 위하여 일부의 요소를 생략하여 도시하였다.
트랜지스터(510E)는 상기 트랜지스터의 변형예이다. 따라서, 설명의 반복을 방지하기 위하여 주로 상기 트랜지스터와 상이한 점에 대하여 설명한다.
도 19의 (A) 내지 (C)에서는 도전체(542)를 제공하지 않고, 노출된 산화물(530b) 표면의 일부에 영역(531a) 및 영역(531b)을 가진다. 영역(531a) 및 영역(531b) 중 한쪽은 소스 영역으로서 기능하고, 다른 쪽은 드레인 영역으로서 기능한다. 또한, 산화물(530b)과 절연체(574) 사이에 절연체(573)를 가진다.
도 19에 도시된 영역(531)(영역(531a) 및 영역(531b))은 산화물(530b)에 하기의 원소가 첨가된 영역이다. 영역(531)은 예를 들어 더미 게이트를 사용함으로써 형성할 수 있다.
구체적으로는, 산화물(530b) 위에 더미 게이트를 제공하고, 상기 더미 게이트를 마스크로서 사용하고, 상기 산화물(530b)을 저저항화시키는 원소를 첨가하는 것이 좋다. 즉, 산화물(530)이 더미 게이트와 중첩되지 않은 영역에 상기 원소가 첨가되어 영역(531)이 형성된다. 또한, 상기 원소의 첨가 방법으로서는 이온화된 원료 가스를 질량 분리하여 첨가하는 이온 주입법, 이온화된 원료 가스를 질량 분리하지 않고 첨가하는 이온 도핑법, 플라스마 잠입 이온 주입법 등을 사용할 수 있다.
또한, 산화물(530)을 저저항화시키는 원소로서는, 대표적으로는 붕소 또는 인을 들 수 있다. 또한 수소, 탄소, 질소, 플루오린, 황, 염소, 타이타늄, 희가스 등을 사용하여도 좋다. 희가스의 대표적인 예로서는, 헬륨, 네온, 아르곤, 크립톤, 및 제논 등이 있다. 상기 원소의 농도는 SIMS 등을 사용하여 측정하면 좋다.
특히, 붕소 및 인은, 예를 들어 저온 폴리실리콘의 제조 라인의 장치를 사용할 수 있기 때문에 바람직하다. 기존의 설비를 전용할 수 있어, 설비 투자를 억제할 수 있다.
이어서, 산화물(530b) 및 더미 게이트 위에 절연체(573)가 되는 절연막 및 절연체(574)가 되는 절연막을 성막하여도 좋다. 절연체(573)가 되는 절연막 및 절연체(574)가 되는 절연막을 적층하여 제공함으로써, 영역(531)과 산화물(530c) 및 절연체(550)가 중첩되는 영역을 제공할 수 있다.
구체적으로는, 절연체(574)가 되는 절연막 위에 절연체(580)가 되는 절연막을 제공한 후, 절연체(580)가 되는 절연막에 CMP 처리를 수행함으로써, 절연체(580)가 되는 절연막의 일부를 제거하고, 더미 게이트를 노출시킨다. 이어서 더미 게이트를 제거할 때에 더미 게이트와 접하는 절연체(573)의 일부도 제거하는 것이 좋다. 따라서, 절연체(580)에 제공된 개구부의 측면에는 절연체(574) 및 절연체(573)가 노출되고, 상기 개구부의 저면에는 산화물(530b)에 제공된 영역(531)의 일부가 노출된다. 다음으로, 상기 개구부에 산화물(530c)이 되는 산화막, 절연체(550)가 되는 절연막, 및 도전체(560)가 되는 도전막을 순차적으로 성막한 후, 절연체(580)가 노출될 때까지 CMP 처리 등에 의하여 산화물(530c)이 되는 산화막, 절연체(550)가 되는 절연막, 및 도전체(560)가 되는 도전막의 일부를 제거함으로써, 도 19에 도시된 트랜지스터를 형성할 수 있다.
또한, 절연체(573) 및 절연체(574)는 필수적인 구성이 아니다. 요구되는 트랜지스터 특성에 따라 적절히 설계하면 좋다.
도 19에 도시된 트랜지스터는 기존의 장치를 전용할 수 있고, 또한 도전체(542)를 제공하지 않기 때문에 비용의 저감을 도모할 수 있다.
<트랜지스터의 구조예 6>
도 20의 (A) 내지 (C)를 사용하여 트랜지스터(510F)의 구조예를 설명한다. 도 20의 (A)는 트랜지스터(510F)의 상면도이다. 도 20의 (B)는 도 20의 (A)에 일점쇄선 L1-L2로 나타낸 부분의 단면도이다. 도 20의 (C)는 도 20의 (A)에 일점쇄선 W1-W2로 나타낸 부분의 단면도이다. 또한, 도 20의 (A)의 상면도에서는, 도면의 명료화를 위하여 일부의 요소를 생략하여 도시하였다.
트랜지스터(510F)는 트랜지스터(510A)의 변형예이다. 따라서, 설명의 반복을 방지하기 위하여 주로 상기 트랜지스터와 상이한 점에 대하여 설명한다.
트랜지스터(510A)에서는, 절연체(574)의 일부가 절연체(580)에 제공된 개구부 내에 제공되고, 도전체(560)의 측면을 덮도록 제공되어 있다. 한편, 트랜지스터(510F)에서는 절연체(580)와 절연체(574)의 일부를 제거하여 개구가 형성되어 있다.
또한, 도전체(546)와 절연체(580) 사이에 배리어성을 가지는 절연체(576)(절연체(576a) 및 절연체(576b))를 배치하여도 좋다. 절연체(576)를 제공함으로써, 절연체(580)의 산소가 도전체(546)와 반응하여 도전체(546)가 산화되는 것을 억제할 수 있다.
또한, 산화물(530)로서 산화물 반도체를 사용하는 경우에는, 각 금속 원자의 원자수비가 상이한 복수의 산화물층의 적층 구조를 가지는 것이 바람직하다. 구체적으로는, 산화물(530a)에 사용하는 금속 산화물에서, 구성 원소 중의 원소 M의 원자수비가 산화물(530b)에 사용하는 금속 산화물에서의 구성 원소 중의 원소 M의 원자수비보다 큰 것이 바람직하다. 또한, 산화물(530a)에 사용하는 금속 산화물에서 In에 대한 원소 M의 원자수비가 산화물(530b)에 사용하는 금속 산화물에서의 In에 대한 원소 M의 원자수비보다 큰 것이 바람직하다. 또한, 산화물(530b)에 사용하는 금속 산화물에서 원소 M에 대한 In의 원자수비가 산화물(530a)에 사용하는 금속 산화물에서의 원소 M에 대한 In의 원자수비보다 큰 것이 바람직하다. 또한, 산화물(530c)은 산화물(530a) 또는 산화물(530b)에 사용할 수 있는 금속 산화물을 사용할 수 있다.
산화물(530a), 산화물(530b), 및 산화물(530c)은 결정성을 가지는 것이 바람직하고, 특히 CAAC-OS를 사용하는 것이 바람직하다. CAAC-OS 등의 결정성을 가지는 산화물은 불순물이나 결함(산소 결손 등)이 적고 결정성이 높은 치밀한 구조를 가진다. 따라서, 소스 전극 또는 드레인 전극이 산화물(530b)로부터 산소를 추출하는 것을 억제할 수 있다. 이로써, 열처리를 수행하여도, 산화물(530b)로부터 산소가 추출되는 것을 저감할 수 있기 때문에, 트랜지스터(510F)는 제조 공정에서의 높은 온도(소위 써멀 버짓)에 대하여 안정적이다.
또한 산화물(530a) 및 산화물(530c) 중 한쪽 또는 양쪽을 생략하여도 좋다. 산화물(530)을 산화물(530b)의 단층으로 하여도 좋다. 산화물(530)을 산화물(530a), 산화물(530b), 및 산화물(530c)의 적층으로 하는 경우에는, 산화물(530a) 및 산화물(530c)의 전도대 하단의 에너지가 산화물(530b)의 전도대 하단의 에너지보다 높아지는 것이 바람직하다. 또한, 환언하면 산화물(530a) 및 산화물(530c)의 전자 친화력이 산화물(530b)의 전자 친화력보다 작은 것이 바람직하다. 이 경우, 산화물(530c)은 산화물(530a)에 사용할 수 있는 금속 산화물을 사용하는 것이 바람직하다. 구체적으로는, 산화물(530c)에 사용하는 금속 산화물에서, 구성 원소 중의 원소 M의 원자수비가 산화물(530b)에 사용하는 금속 산화물에서의 구성 원소 중의 원소 M의 원자수비보다 큰 것이 바람직하다. 또한, 산화물(530c)에 사용하는 금속 산화물에서 In에 대한 원소 M의 원자수비가 산화물(530b)에 사용하는 금속 산화물에서의 In에 대한 원소 M의 원자수비보다 큰 것이 바람직하다. 또한, 산화물(530b)에 사용하는 금속 산화물에서 원소 M에 대한 In의 원자수비가 산화물(530c)에 사용하는 금속 산화물에서의 원소 M에 대한 In의 원자수비보다 큰 것이 바람직하다.
여기서, 산화물(530a), 산화물(530b), 및 산화물(530c)의 접합부에서 전도대 하단의 에너지 준위는 완만하게 변화된다. 환언하면, 산화물(530a), 산화물(530b), 및 산화물(530c)의 접합부에서의 전도대 하단의 에너지 준위는 연속적으로 변화 또는 연속 접합한다고도 할 수 있다. 이와 같이 하기 위해서는, 산화물(530a)과 산화물(530b)의 계면 및 산화물(530b)과 산화물(530c)의 계면에서 형성되는 혼합층의 결함 준위 밀도를 낮추는 것이 좋다.
구체적으로는, 산화물(530a)과 산화물(530b), 산화물(530b)과 산화물(530c)이 산소 이외에 공통의 원소를 가짐으로써(주성분으로 함으로써) 결함 준위 밀도가 낮은 혼합층을 형성할 수 있다. 예를 들어, 산화물(530b)이 In-Ga-Zn 산화물인 경우, 산화물(530a) 및 산화물(530c)로서 In-Ga-Zn 산화물, Ga-Zn 산화물, 산화 갈륨 등을 사용하여도 좋다. 또한 산화물(530c)을 적층 구조로 하여도 좋다. 예를 들어, In-Ga-Zn 산화물과 상기 In-Ga-Zn 산화물 위의 Ga-Zn 산화물의 적층 구조, 또는 In-Ga-Zn 산화물과 상기 In-Ga-Zn 산화물 위의 산화 갈륨의 적층 구조를 사용할 수 있다. 환언하면, In-Ga-Zn 산화물과 In을 포함하지 않는 산화물의 적층 구조를 산화물(530c)로서 사용하여도 좋다.
구체적으로는, 산화물(530a)로서 In:Ga:Zn=1:3:4[원자수비] 또는 1:1:0.5[원자수비]의 금속 산화물을 사용하면 좋다. 또한, 산화물(530b)로서 In:Ga:Zn=4:2:3[원자수비] 또는 3:1:2[원자수비]의 금속 산화물을 사용하면 좋다. 또한, 산화물(530c)로서 In:Ga:Zn=1:3:4[원자수비], In:Ga:Zn=4:2:3[원자수비], Ga:Zn=2:1[원자수비], 또는 Ga:Zn=2:5[원자수비]의 금속 산화물을 사용하면 좋다. 또한, 산화물(530c)을 적층 구조로 하는 경우의 구체적인 예로서는 In:Ga:Zn=4:2:3[원자수비]과 Ga:Zn=2:1[원자수비]의 적층 구조, In:Ga:Zn=4:2:3[원자수비]과 Ga:Zn=2:5[원자수비]의 적층 구조, In:Ga:Zn=4:2:3[원자수비]과 산화 갈륨의 적층 구조 등을 들 수 있다.
이때, 캐리어의 주된 경로는 산화물(530b)이다. 산화물(530a), 산화물(530c)을 상술한 구성으로 함으로써, 산화물(530a)과 산화물(530b)의 계면, 및 산화물(530b)과 산화물(530c)의 계면에서의 결함 준위 밀도를 낮게 할 수 있다. 그러므로, 계면 산란으로 인한 캐리어 전도에 대한 영향이 작아지고, 트랜지스터(510F)는 높은 온 전류 및 높은 주파수 특성을 얻을 수 있다. 또한, 산화물(530c)을 적층 구조로 한 경우, 상술한 산화물(530b)과 산화물(530c)의 계면에서의 결함 준위 밀도를 낮추는 효과에 더하여, 산화물(530c)이 가지는 구성 원소가 절연체(550) 측으로 확산되는 것을 억제하는 것이 기대된다. 더 구체적으로는, 산화물(530c)을 적층 구조로 하고, 적층 구조의 위쪽에 In을 포함하지 않는 산화물을 위치시키기 때문에, 절연체(550) 측으로 확산될 수 있는 In을 억제할 수 있다. 절연체(550)는 게이트 절연체로서 기능하기 때문에, In이 확산된 경우, 트랜지스터의 특성 불량이 된다. 따라서, 산화물(530c)을 적층 구조로 함으로써, 신뢰성이 높은 반도체 장치를 제공할 수 있게 된다.
산화물(530)에는 산화물 반도체로서 기능하는 금속 산화물을 사용하는 것이 바람직하다. 예를 들어, 산화물(530)의 채널 형성 영역이 되는 금속 산화물로서는, 밴드 갭이 2eV 이상, 바람직하게는 2.5eV 이상인 것을 사용하는 것이 바람직하다. 이와 같이, 밴드 갭이 큰 금속 산화물을 사용함으로써, 트랜지스터의 오프 전류를 저감할 수 있다. 이와 같은 트랜지스터를 사용함으로써, 저소비 전력의 반도체 장치를 제공할 수 있다.
<트랜지스터의 구조예 7>
도 21의 (A), (B)를 사용하여 트랜지스터(510G)의 구조예를 설명한다. 트랜지스터(510G)는 트랜지스터(500)의 변형예이다. 따라서, 설명의 반복을 방지하기 위하여 주로 상기 트랜지스터와 상이한 점에 대하여 설명한다. 또한, 도 21의 (A), (B)에 도시된 구성은 트랜지스터(300) 등 본 발명의 일 형태의 반도체 장치가 가지는 다른 트랜지스터에도 적용할 수 있다.
도 21의 (A)는 트랜지스터(510G)의 채널 길이 방향의 단면도이고, 도 21의 (B)는 트랜지스터(510G)의 채널 폭 방향의 단면도이다. 도 21의 (A), (B)에 도시된 트랜지스터(510G)는 절연체(402) 및 절연체(404)를 가지는 점이 도 14의 (A), (B)에 도시된 트랜지스터(500)와 상이하다. 또한, 도전체(540a)의 측면에 접하여 절연체(551)가 제공되고, 도전체(540b)의 측면에 접하여 절연체(551)가 제공되는 점이 도 14의 (A), (B)에 도시된 트랜지스터(500)와 상이하다. 또한, 절연체(520)를 가지지 않는 점이 도 14의 (A), (B)에 도시된 트랜지스터(500)와 상이하다.
도 21의 (A), (B)에 도시된 트랜지스터(510G)는 절연체(512) 위에 절연체(402)가 제공된다. 또한, 절연체(574) 위 및 절연체(402) 위에 절연체(404)가 제공된다.
도 21의 (A), (B)에 도시된 트랜지스터(510G)에서는 절연체(514), 절연체(516), 절연체(522), 절연체(524), 절연체(544), 절연체(580), 및 절연체(574)가 패터닝되어 있고, 절연체(404)가 이들을 덮는 구조가 되어 있다. 즉, 절연체(404)는 절연체(574)의 상면, 절연체(574)의 측면, 절연체(580)의 측면, 절연체(544)의 측면, 절연체(524)의 측면, 절연체(522)의 측면, 절연체(516)의 측면, 절연체(514)의 측면, 절연체(402)의 상면과 각각 접한다. 이로써, 산화물(530) 등은 절연체(404)와 절연체(402)에 의하여 외부로부터 격리된다.
절연체(402) 및 절연체(404)는 수소(예를 들어, 수소 원자, 수소 분자 등 중 적어도 하나) 또는 물 분자의 확산을 억제하는 기능이 높은 것이 바람직하다. 예를 들어, 절연체(402) 및 절연체(404)로서, 수소 배리어성이 높은 재료인 질화 실리콘 또는 질화산화 실리콘을 사용하는 것이 바람직하다. 이로써, 산화물(530)에 수소 등이 확산되는 것을 억제할 수 있기 때문에, 트랜지스터(510G)의 특성이 저하하는 것을 억제할 수 있다. 따라서, 본 발명의 일 형태의 반도체 장치의 신뢰성을 높일 수 있다.
절연체(551)는 절연체(581), 절연체(404), 절연체(574), 절연체(580), 및 절연체(544)에 접하여 제공된다. 절연체(551)는 수소 또는 물 분자의 확산을 억제하는 기능을 가지는 것이 바람직하다. 예를 들어, 절연체(551)로서 수소 배리어성이 높은 재료인, 질화 실리콘, 산화 알루미늄, 또는 질화산화 실리콘 등의 절연체를 사용하는 것이 바람직하다. 특히, 질화 실리콘은 수소 배리어성이 높은 재료이기 때문에, 절연체(551)로서 사용하면 적합하다. 절연체(551)로서 수소 배리어성이 높은 재료를 사용함으로써, 물 또는 수소 등의 불순물이 절연체(580) 등으로부터 도전체(540a) 및 도전체(540b)를 통하여 산화물(530)로 확산되는 것을 억제할 수 있다. 또한, 절연체(580)에 포함되는 산소가 도전체(540a) 및 도전체(540b)에 흡수되는 것을 억제할 수 있다. 이상에 의하여, 본 발명의 일 형태의 반도체 장치의 신뢰성을 높일 수 있다.
도 22는 트랜지스터(500) 및 트랜지스터(300)를 도 21의 (A), (B)에 도시된 구성으로 한 경우에서의 반도체 장치의 구성예를 나타낸 단면도이다. 도전체(546)의 측면에 절연체(551)가 제공되어 있다.
도 23의 (A), (B)는 도 21의 (A), (B)에 도시된 트랜지스터의 변형예이다. 도 23의 (A)는 트랜지스터의 채널 길이 방향의 단면도이고, 도 23의 (B)는 트랜지스터의 채널 폭 방향의 단면도이다. 도 23의 (A), (B)에 도시된 트랜지스터는 산화물(530c)이 산화물(530c1) 및 산화물(530c2)의 2층 구조인 점이 도 21의 (A), (B)에 도시된 트랜지스터와 상이하다.
산화물(530c1)은 절연체(524)의 상면, 산화물(530a)의 측면, 산화물(530b)의 상면 및 측면, 도전체(542a) 및 도전체(542b)의 측면, 절연체(544)의 측면, 및 절연체(580)의 측면과 접한다. 산화물(530c2)은 절연체(550)와 접한다.
산화물(530c1)로서, 예를 들어 In-Zn 산화물을 사용할 수 있다. 또한, 산화물(530c2)로서, 산화물(530c)이 1층 구조인 경우에 산화물(530c)로 사용할 수 있는 재료와 같은 재료를 사용할 수 있다. 예를 들어, 산화물(530c2)로서, In:Ga:Zn=1:3:4[원자수비], Ga:Zn=2:1[원자수비], 또는 Ga:Zn=2:5[원자수비]의 금속 산화물을 사용할 수 있다.
산화물(530c)을 산화물(530c1) 및 산화물(530c2)의 2층 구조로 함으로써, 산화물(530c)을 1층 구조로 하는 경우보다 트랜지스터의 온 전류를 높일 수 있다. 따라서, 트랜지스터를, 예를 들어 파워 MOS 트랜지스터로 할 수 있다. 또한, 도 14의 (A), (B)에 도시된 트랜지스터가 가지는 산화물(530c)도 산화물(530c1)과 산화물(530c2)의 2층 구조로 할 수 있다.
도 23의 (A), (B)에 도시된 트랜지스터는, 예를 들어 트랜지스터(500), 트랜지스터(300), 또는 그 양쪽에 적용할 수 있다.
또한, 본 실시형태는 본 명세서에 기재하는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 4)
본 실시형태에서는 상기 실시형태에서 설명한 OS 트랜지스터에 사용할 수 있는 금속 산화물의 구성에 대하여 설명한다.
<금속 산화물의 구성>
본 명세서 등에서, CAAC(c-axis aligned crystal) 및 CAC(Cloud-Aligned Composite)라고 기재하는 경우가 있다. 또한, CAAC는 결정 구조의 일례를 나타내고, CAC는 기능 또는 재료의 구성의 일례를 나타낸다.
CAC-OS 또는 CAC-metal oxide란, 재료의 일부에서는 도전성의 기능을 가지고, 재료의 일부에서는 절연성의 기능을 가지고, 재료 전체에서는 반도체로서의 기능을 가진다. 또한, CAC-OS 또는 CAC-metal oxide를 트랜지스터의 채널 형성 영역에 사용하는 경우, 도전성의 기능은 캐리어가 되는 전자(또는 홀)를 흘리는 기능이고, 절연성의 기능은 캐리어가 되는 전자를 흘리지 않는 기능이다. 도전성의 기능과 절연성의 기능을 각각 상보적으로 작용시킴으로써, 스위칭시키는 기능(On/Off시키는 기능)을 CAC-OS 또는 CAC-metal oxide에 부여할 수 있다. CAC-OS 또는 CAC-metal oxide에서 각각의 기능을 분리시킴으로써, 양쪽의 기능을 최대한 높일 수 있다.
또한, CAC-OS 또는 CAC-metal oxide는 도전성 영역 및 절연성 영역을 가진다. 도전성 영역은 상술한 도전성의 기능을 가지고, 절연성 영역은 상술한 절연성의 기능을 가진다. 또한, 재료 내에서 도전성 영역과 절연성 영역은 나노 입자 레벨로 분리되어 있는 경우가 있다. 또한, 도전성 영역과 절연성 영역은 각각 재료 내에 편재하는 경우가 있다. 또한, 도전성 영역은 주변이 흐릿해져 클라우드상으로 연결되어 관찰되는 경우가 있다.
또한, CAC-OS 또는 CAC-metal oxide에서 도전성 영역과 절연성 영역은 각각 0.5nm 이상 10nm 이하, 바람직하게는 0.5nm 이상 3nm 이하의 크기로 재료 내에 분산되어 있는 경우가 있다.
또한, CAC-OS 또는 CAC-metal oxide는 상이한 밴드 갭을 가지는 성분으로 구성된다. 예를 들어, CAC-OS 또는 CAC-metal oxide는 절연성 영역에 기인하는 와이드 갭을 가지는 성분과 도전성 영역에 기인하는 내로 갭을 가지는 성분으로 구성된다. 상기 구성의 경우, 캐리어를 흘릴 때 내로 갭을 가지는 성분에서 주로 캐리어가 흐른다. 또한, 내로 갭을 가지는 성분이 와이드 갭을 가지는 성분에 상보적으로 작용하고, 내로 갭을 가지는 성분에 연동하여 와이드 갭을 가지는 성분에도 캐리어가 흐른다. 그러므로 상기 CAC-OS 또는 CAC-metal oxide를 트랜지스터의 채널 형성 영역에 사용하는 경우, 트랜지스터의 온 상태에서 높은 전류 구동력, 즉 큰 온 전류 및 높은 전계 효과 이동도를 얻을 수 있다.
즉, CAC-OS 또는 CAC-metal oxide는 매트릭스 복합재(matrix composite) 또는 금속 매트릭스 복합재(metal matrix composite)라고 부를 수도 있다.
<금속 산화물의 구조>
산화물 반도체는 단결정 산화물 반도체와 그 이외의 비단결정 산화물 반도체로 나누어진다. 비단결정 산화물 반도체로서는, 예를 들어 CAAC-OS(c-axis aligned crystalline oxide semiconductor), 다결정 산화물 반도체, nc-OS(nanocrystalline oxide semiconductor), a-like OS(amorphous-like oxide semiconductor), 및 비정질 산화물 반도체 등이 있다.
트랜지스터의 반도체에 사용하는 산화물 반도체로서, 결정성이 높은 박막을 사용하는 것이 바람직하다. 상기 박막을 사용함으로써, 트랜지스터의 안정성 또는 신뢰성을 향상시킬 수 있다. 상기 박막으로서, 예를 들어 단결정 산화물 반도체의 박막 또는 다결정 산화물 반도체의 박막을 들 수 있다. 그러나, 단결정 산화물 반도체의 박막 또는 다결정 산화물 반도체의 박막을 기판 위에 형성하기 위해서는, 고온 또는 레이저 가열의 공정이 필요하게 된다. 따라서, 제조 공정의 비용이 증가하고, 또한, 스루풋도 저하된다.
CAAC-OS는 c축 배향성을 가지며 a-b면 방향에서 복수의 나노 결정이 연결되어 변형을 가지는 결정 구조가 되어 있다. 또한, 변형이란, 복수의 나노 결정이 연결되는 영역에서, 격자 배열이 정렬된 영역과 격자 배열이 정렬된 다른 영역 사이에서 격자 배열의 방향이 변화되어 있는 부분을 가리킨다.
나노 결정은 기본적으로 육각형이지만, 정육각형에 한정되지 않고, 비정육각형인 경우가 있다. 또한, 변형에서 오각형 및 칠각형 등의 격자 배열을 가지는 경우가 있다. 또한, CAAC-OS에 있어서, 변형 근방에서도 명확한 결정립계(그레인 바운더리라고도 함)를 확인할 수 없다. 즉, 격자 배열의 변형에 의하여 결정립계의 형성이 억제되어 있는 것을 알 수 있다. 이는, CAAC-OS가 a-b면 방향에서 산소 원자의 배열이 조밀하지 않거나, 금속 원소가 치환됨으로써 원자 사이의 결합 거리가 변화되는 것 등에 의하여, 변형을 허용할 수 있기 때문이라고 생각된다.
또한, CAAC-OS는 인듐 및 산소를 가지는 층(이하, In층)과, 원소 M, 아연, 및 산소를 가지는 층(이하, (M, Zn)층)이 적층된, 층상의 결정 구조(층상 구조라고도 함)를 가지는 경향이 있다. 또한, 인듐과 원소 M은 서로 치환할 수 있고, (M, Zn)층의 원소 M이 인듐과 치환된 경우, (In, M, Zn)층이라고 나타낼 수도 있다. 또한, In층의 인듐이 원소 M과 치환된 경우, (In, M)층이라고 나타낼 수도 있다.
CAAC-OS는 결정성이 높은 산화물 반도체이다. 한편으로, CAAC-OS는 명확한 결정립계를 확인할 수 없기 때문에, 결정립계에 기인하는 전자 이동도의 저하가 일어나기 어렵다고 할 수 있다. 또한, 산화물 반도체의 결정성은 불순물의 혼입이나 결함의 생성 등에 의하여 저하되는 경우가 있기 때문에, CAAC-OS는 불순물이나 결함(산소 결손 등)이 적은 산화물 반도체라고도 할 수 있다. 따라서, CAAC-OS를 가지는 산화물 반도체는 물리적 성질이 안정된다. 그러므로, CAAC-OS를 가지는 산화물 반도체는 열에 강하고 신뢰성이 높다. 또한, CAAC-OS는 제조 공정에서의 높은 온도(또는 써멀 버짓)에 대해서도 안정적이다. 따라서, OS 트랜지스터에 CAAC-OS를 사용하면 제조 공정의 자유도를 높일 수 있게 된다.
nc-OS는 미소한 영역(예를 들어 1nm 이상 10nm 이하의 영역, 특히 1nm 이상 3nm 이하의 영역)에서 원자 배열에 주기성을 가진다. 또한, nc-OS는 상이한 나노 결정 사이에서 결정 방위에 규칙성이 보이지 않는다. 그러므로 막 전체에서 배향성이 보이지 않는다. 따라서, nc-OS는 분석 방법에 따라서는 a-like OS나 비정질 산화물 반도체와 구별이 되지 않는 경우가 있다.
a-like OS는 nc-OS와 비정질 산화물 반도체의 중간의 구조를 가지는 산화물 반도체이다. a-like OS는, 공동(void) 또는 저밀도 영역을 가진다. 즉, a-like OS는 nc-OS 및 CAAC-OS에 비하여 결정성이 낮다.
산화물 반도체는 다양한 구조를 취하고, 각각이 상이한 특성을 가진다. 본 발명의 일 형태의 산화물 반도체는 비정질 산화물 반도체, 다결정 산화물 반도체, a-like OS, nc-OS, CAAC-OS 중 2종류 이상을 가져도 좋다.
<산화물 반도체를 가지는 트랜지스터>
이어서, 상기 산화물 반도체를 트랜지스터에 사용하는 경우에 대하여 설명한다.
상기 산화물 반도체를 트랜지스터에 사용함으로써, 전계 효과 이동도가 높은 트랜지스터를 실현할 수 있다. 또한, 신뢰성이 높은 트랜지스터를 실현할 수 있다.
트랜지스터에는 캐리어 밀도가 낮은 산화물 반도체를 사용하는 것이 바람직하다. 산화물 반도체막의 캐리어 밀도를 낮추는 경우에는, 산화물 반도체막 내의 불순물 농도를 낮추고, 결함 준위 밀도를 낮추면 좋다. 본 명세서 등에서, 불순물 농도가 낮고 결함 준위 밀도가 낮은 것을 고순도 진성 또는 실질적으로 고순도 진성이라고 한다.
또한, 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체막은 결함 준위 밀도가 낮기 때문에, 트랩 준위 밀도도 낮아지는 경우가 있다. 또한, 본 발명의 일 형태에 사용할 수 있는 산화물 반도체의 캐리어 밀도에 대해서는, 실시형태 3에 기재된 범위 내로 하면 좋다.
또한, 산화물 반도체의 트랩 준위에 포획된 전하는, 소실되는 데 걸리는 시간이 길어, 마치 고정 전하처럼 작용하는 경우가 있다. 그러므로 트랩 준위 밀도가 높은 산화물 반도체에 채널 형성 영역이 형성되는 트랜지스터는 전기 특성이 불안정해지는 경우가 있다.
따라서 트랜지스터의 전기 특성을 안정적으로 하기 위해서는, 산화물 반도체 내의 불순물 농도를 저감하는 것이 유효하다. 또한, 산화물 반도체 내의 불순물 농도를 저감하기 위해서는, 근접한 막 내의 불순물 농도도 저감하는 것이 바람직하다. 불순물로서는, 수소, 질소, 알칼리 금속, 알칼리 토금속, 철, 니켈, 실리콘 등이 있다.
<불순물>
여기서, 산화물 반도체 내에서의 각 불순물의 영향에 대하여 설명한다.
산화물 반도체에 14족 원소 중 하나인 실리콘이나 탄소가 포함되면, 산화물 반도체에서 결함 준위가 형성된다. 그러므로 산화물 반도체에서의 실리콘이나 탄소의 농도와, 산화물 반도체와의 계면 근방의 실리콘이나 탄소의 농도(이차 이온 질량 분석법(SIMS: Secondary Ion Mass Spectrometry))에 의하여 얻어지는 농도)를 2×1018atoms/cm3 이하, 바람직하게는 2×1017atoms/cm3 이하로 한다.
또한, 산화물 반도체에 알칼리 금속 또는 알칼리 토금속이 포함되면, 결함 준위를 형성하여 캐리어를 생성하는 경우가 있다. 따라서 알칼리 금속 또는 알칼리 토금속이 포함되는 산화물 반도체를 사용한 트랜지스터는 노멀리 온 특성을 가지기 쉽다. 그러므로 산화물 반도체 내의 알칼리 금속 또는 알칼리 토금속의 농도를 저감하는 것이 바람직하다. 구체적으로는, SIMS에 의하여 얻어지는 산화물 반도체 내의 알칼리 금속 또는 알칼리 토금속의 농도를 1×1018atoms/cm3 이하, 바람직하게는 2×1016atoms/cm3 이하로 한다.
또한, 산화물 반도체에 질소가 포함되면, 캐리어인 전자가 발생하고 캐리어 밀도가 증가되어 n형화되기 쉽다. 이 결과, 질소가 포함되어 있는 산화물 반도체를 채널 형성 영역에 사용한 트랜지스터는 노멀리 온 특성이 되기 쉽다. 따라서 상기 산화물 반도체에서 질소는 가능한 한 저감되어 있는 것이 바람직하다. 예를 들어, 산화물 반도체 내의 질소 농도는 SIMS에서 5×1019atoms/cm3 미만, 바람직하게는 5×1018atoms/cm3 이하, 더 바람직하게는 1×1018atoms/cm3 이하, 더욱 바람직하게는 5×1017atoms/cm3 이하로 한다.
또한, 산화물 반도체에 포함되는 수소는 금속 원자와 결합하는 산소와 반응하여 물이 되기 때문에, 산소 결손을 형성하는 경우가 있다. 상기 산소 결손에 수소가 들어감으로써 캐리어인 전자가 생성되는 경우가 있다. 또한, 수소의 일부가 금속 원자와 결합하는 산소와 결합하여, 캐리어인 전자를 생성하는 경우가 있다. 따라서 수소가 포함되는 산화물 반도체를 사용한 트랜지스터는 노멀리 온 특성을 가지기 쉽다. 그러므로 산화물 반도체 내의 수소는 가능한 한 저감되어 있는 것이 바람직하다. 구체적으로는, 산화물 반도체에서 SIMS에 의하여 얻어지는 수소 농도를 1×1020atoms/cm3 미만, 바람직하게는 1×1019atoms/cm3 미만, 더 바람직하게는 5×1018atoms/cm3 미만, 더 바람직하게는 1×1018atoms/cm3 미만으로 한다.
불순물이 충분히 저감된 산화물 반도체를 트랜지스터의 채널 형성 영역에 사용함으로써, 안정된 전기 특성을 부여할 수 있다.
CAAC 구조 및 nc 구조의 발견은 CAAC 구조 또는 nc 구조를 가지는 산화물 반도체를 사용한 트랜지스터의 전기 특성 및 신뢰성의 향상, 그리고 제조 공정의 비용 저하 및 스루풋의 향상에 기여하고 있다. 또한, 상기 트랜지스터의 누설 전류가 낮다는 특성을 이용한, 상기 트랜지스터의 반도체 장치로의 응용 연구가 진행되고 있다.
또한, 본 실시형태는 본 명세서에 기재하는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
C11: 용량 소자, C12: 용량 소자, C21: 용량 소자, C22: 용량 소자, C41: 용량 소자, C42: 용량 소자, C43: 용량 소자, C51: 용량 소자, C52: 용량 소자, C53: 용량 소자, N11: 노드, N21: 노드, N41: 노드, N51: 노드, SI1: 신호, SI1_IN: 입력 단자, SI1B: 신호, SI1B_IN: 입력 단자, SI2: 신호, SI2_IN: 입력 단자, SI2B: 신호, SI2B_IN: 입력 단자, SO1: 신호, SO1_OUT: 출력 단자, SO1B: 신호, SO2: 신호, SO2_OUT: 출력 단자, SO2B: 신호, 10: 반도체 장치, 10_1: 반도체 장치, 10_2: 반도체 장치, 11: 트랜지스터, 12: 트랜지스터, 13: 트랜지스터, 14: 트랜지스터, 20: 반도체 장치, 21: 트랜지스터, 22: 트랜지스터, 23: 트랜지스터, 30: 반도체 장치, 31: 트랜지스터, 32: 트랜지스터, 40: 반도체 장치, 41: 트랜지스터, 42: 트랜지스터, 43: 트랜지스터, 44: 트랜지스터, 45: 트랜지스터, 46: 트랜지스터, 47: 트랜지스터, 50: 반도체 장치, 51: 트랜지스터, 52: 트랜지스터, 53: 트랜지스터, 54: 트랜지스터, 55: 트랜지스터, 56: 트랜지스터, 57: 트랜지스터, 60: 반도체 장치, 70: 반도체 장치, 300: 트랜지스터, 311: 기판, 313: 반도체 영역, 314a: 저저항 영역, 314b: 저저항 영역, 315: 절연체, 316: 도전체, 320: 절연체, 322: 절연체, 324: 절연체, 326: 절연체, 328: 도전체, 330: 도전체, 350: 절연체, 352: 절연체, 354: 절연체, 356: 도전체, 360: 절연체, 362: 절연체, 364: 절연체, 366: 도전체, 370: 절연체, 372: 절연체, 374: 절연체, 376: 도전체, 380: 절연체, 382: 절연체, 384: 절연체, 386: 도전체, 402: 절연체, 404: 절연체, 500: 트랜지스터, 503: 도전체, 503a: 도전체, 503b: 도전체, 505: 도전체, 505a: 도전체, 505b: 도전체, 510: 절연체, 510A: 트랜지스터, 510B: 트랜지스터, 510C: 트랜지스터, 510D: 트랜지스터, 510E: 트랜지스터, 510F: 트랜지스터, 510G: 트랜지스터, 511: 절연체, 512: 절연체, 514: 절연체, 516: 절연체, 518: 도전체, 520: 절연체, 521: 절연체, 522: 절연체, 524: 절연체, 530: 산화물, 530a: 산화물, 530b: 산화물, 530c: 산화물, 530c1: 산화물, 530c2: 산화물, 531: 영역, 531a: 영역, 531b: 영역, 540a: 도전체, 540b: 도전체, 542: 도전체, 542a: 도전체, 542b: 도전체, 543: 영역, 543a: 영역, 543b: 영역, 544: 절연체, 545: 절연체, 546: 도전체, 546a: 도전체, 546b: 도전체, 547: 도전체, 547a: 도전체, 547b: 도전체, 548: 도전체, 550: 절연체, 551: 절연체, 552: 금속 산화물, 560: 도전체, 560a: 도전체, 560b: 도전체, 570: 절연체, 571: 절연체, 573: 절연체, 574: 절연체, 575: 절연체, 576: 절연체, 576a: 절연체, 576b: 절연체, 580: 절연체, 581: 절연체, 582: 절연체, 584: 절연체, 586: 절연체, 600: 용량 소자, 610: 도전체, 612: 도전체, 620: 도전체, 630: 절연체, 650: 절연체
Claims (7)
- 제1 트랜지스터 내지 제8 트랜지스터와,
제1 용량 소자 내지 제4 용량 소자와,
제1 배선 및 제2 배선과,
제1 입력 단자 및 제2 입력 단자와,
제1 출력 단자 및 제2 출력 단자를 갖고,
상기 제4 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제1 배선과 전기적으로 접속되고,
상기 제4 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제2 트랜지스터의 소스 및 드레인 중 한쪽, 상기 제2 용량 소자의 한쪽의 단자, 및 상기 제3 트랜지스터의 게이트와 전기적으로 접속되고,
상기 제2 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제2 배선과 전기적으로 접속되고,
상기 제4 트랜지스터의 게이트는 상기 제1 입력 단자, 상기 제1 용량 소자의 한쪽의 단자, 및 상기 제1 트랜지스터의 게이트와 전기적으로 접속되고,
상기 제2 트랜지스터의 게이트는 상기 제2 입력 단자와 전기적으로 접속되고,
상기 제1 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제1 배선과 전기적으로 접속되고,
상기 제1 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제1 용량 소자의 다른 쪽의 단자, 상기 제2 용량 소자의 다른 쪽의 단자, 상기 제3 트랜지스터의 소스 및 드레인 중 한쪽, 및 상기 제1 출력 단자와 전기적으로 접속되고,
상기 제3 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제2 배선과 전기적으로 접속되고,
상기 제8 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제1 배선과 전기적으로 접속되고,
상기 제8 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제6 트랜지스터의 소스 및 드레인 중 한쪽, 상기 제4 용량 소자의 한쪽의 단자, 및 상기 제7 트랜지스터의 게이트와 전기적으로 접속되고,
상기 제6 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제2 배선과 전기적으로 접속되고,
상기 제8 트랜지스터의 게이트는 상기 제2 입력 단자, 상기 제3 용량 소자의 한쪽의 단자, 및 상기 제5 트랜지스터의 게이트와 전기적으로 접속되고,
상기 제6 트랜지스터의 게이트는 상기 제1 입력 단자와 전기적으로 접속되고,
상기 제5 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제1 배선과 전기적으로 접속되고,
상기 제5 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제3 용량 소자의 다른 쪽의 단자, 상기 제4 용량 소자의 다른 쪽의 단자, 상기 제7 트랜지스터의 소스 및 드레인 중 한쪽, 및 상기 제2 출력 단자와 전기적으로 접속되고,
상기 제7 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제2 배선과 전기적으로 접속되는, 반도체 장치. - 제 1 항에 있어서,
상기 제1 트랜지스터 내지 상기 제8 트랜지스터는 n채널형인, 반도체 장치. - 제 1 항에 있어서,
상기 제1 트랜지스터 내지 상기 제8 트랜지스터는 채널 형성 영역에 금속 산화물을 갖는, 반도체 장치. - 제1 트랜지스터 내지 제4 트랜지스터와,
제1 용량 소자 및 제2 용량 소자와,
제1 배선 및 제2 배선과,
제1 입력 단자 및 제2 입력 단자와,
출력 단자를 갖고,
상기 제4 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제1 배선과 전기적으로 접속되고,
상기 제4 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제2 트랜지스터의 소스 및 드레인 중 한쪽, 상기 제2 용량 소자의 한쪽의 단자, 및 상기 제3 트랜지스터의 게이트와 전기적으로 접속되고,
상기 제2 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제2 배선과 전기적으로 접속되고,
상기 제4 트랜지스터의 게이트는 상기 제1 입력 단자, 상기 제1 용량 소자의 한쪽의 단자, 및 상기 제1 트랜지스터의 게이트와 전기적으로 접속되고,
상기 제2 트랜지스터의 게이트는 상기 제2 입력 단자와 전기적으로 접속되고,
상기 제1 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제1 배선과 전기적으로 접속되고,
상기 제1 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제1 용량 소자의 다른 쪽의 단자, 상기 제2 용량 소자의 다른 쪽의 단자, 상기 제3 트랜지스터의 소스 및 드레인 중 한쪽, 및 상기 출력 단자와 전기적으로 접속되고,
상기 제3 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제2 배선과 전기적으로 접속되는, 반도체 장치. - 제 4 항에 있어서,
상기 제1 트랜지스터 내지 상기 제4 트랜지스터는 n채널형인, 반도체 장치. - 제 4 항에 있어서,
상기 제1 트랜지스터 내지 상기 제4 트랜지스터는 채널 형성 영역에 금속 산화물을 갖는, 반도체 장치. - 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
상기 제1 배선에는 제1 전위가 공급되고,
상기 제2 배선에는 제2 전위가 공급되고,
상기 제2 전위는 상기 제1 전위보다 높은 전위이고,
상기 제1 입력 단자에는 제1 신호가 입력되고,
상기 제2 입력 단자에는 제2 신호가 입력되고,
상기 제2 신호는 상기 제1 신호의 논리가 반전된 신호인, 반도체 장치.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2018-238735 | 2018-12-20 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020217021265A Division KR20210106470A (ko) | 2018-12-20 | 2019-12-10 | 단극성 트랜지스터를 사용하여 구성된 논리 회로, 및 반도체 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20260045906A true KR20260045906A (ko) | 2026-04-03 |
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7811974B2 (ja) | 半導体装置 | |
| JP7767543B2 (ja) | 半導体装置 | |
| KR102798972B1 (ko) | 이차 전지의 이상 검출 장치 및 반도체 장치 | |
| JP2024161124A (ja) | 半導体装置の駆動方法 | |
| JP7412346B2 (ja) | 半導体装置 | |
| JP2026035758A (ja) | 蓄電装置 | |
| JP7757477B2 (ja) | 半導体装置 | |
| KR20260045906A (ko) | 단극성 트랜지스터를 사용하여 구성된 논리 회로, 및 반도체 장치 | |
| WO2021019356A1 (ja) | 情報処理システム、及びその動作方法 | |
| JP2024161134A (ja) | 整合回路及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0104 | Divisional application for international application |
St.27 status event code: A-0-1-A10-A18-div-PA0104 St.27 status event code: A-0-1-A10-A16-div-PA0104 |
|
| PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |