KR20170124769A - Electric component module and manufacturing method threrof - Google Patents

Electric component module and manufacturing method threrof Download PDF

Info

Publication number
KR20170124769A
KR20170124769A KR1020160054584A KR20160054584A KR20170124769A KR 20170124769 A KR20170124769 A KR 20170124769A KR 1020160054584 A KR1020160054584 A KR 1020160054584A KR 20160054584 A KR20160054584 A KR 20160054584A KR 20170124769 A KR20170124769 A KR 20170124769A
Authority
KR
South Korea
Prior art keywords
substrate
sealing portion
forming
electronic
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020160054584A
Other languages
Korean (ko)
Inventor
정철환
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020160054584A priority Critical patent/KR20170124769A/en
Publication of KR20170124769A publication Critical patent/KR20170124769A/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • H01L23/525—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/49—Adaptable interconnections, e.g. fuses or antifuses
    • H01L23/3128—
    • H01L23/481—
    • H01L23/49—
    • H01L23/5384—
    • H01L23/5389—
    • H01L24/19—
    • H01L24/20—
    • H01L25/0652—
    • H01L25/0655—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/08—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs
    • H10W70/09—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs extending onto an encapsulation that laterally surrounds the chip or wafer, e.g. fan-out wafer level package [FOWLP] RDLs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H10W70/614—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together the multiple chips being integrally enclosed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H10W70/635—Through-vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H10W74/117—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

The present invention relates to an electronic device module capable of increasing the degree of integration by mounting electronic parts on both sides of a substrate, and a manufacturing method thereof. The method for manufacturing an electronic device module according to an embodiment of the present invention may include a step of preparing a substrate, a step of mounting electronic elements on one side of the substrate, a step of forming a connection conductor on one side of the substrate, and a step of forming a sealing part for embedding the electronic elements and the connection conductor.

Description

전자 소자 모듈 및 그 제조 방법{ELECTRIC COMPONENT MODULE AND MANUFACTURING METHOD THREROF}[0001] ELECTRONIC COMPONENT MODULE AND MANUFACTURING METHOD THREROF [0002]

본 발명은 전자 소자 모듈 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 기판의 양면에 전자 부품들을 실장하여 집적도를 높일 수 있는 전자 소자 모듈 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0002] The present invention relates to an electronic device module and a manufacturing method thereof, and more particularly, to an electronic device module capable of increasing the degree of integration by mounting electronic components on both sides of a substrate and a manufacturing method thereof.

최근 전자제품 시장은 휴대용 장치의 수요가 급격하게 증가하고 있으며, 이로 인하여 이들 제품에 실장되는 전자 소자들의 소형화 및 경량화가 지속적으로 요구되고 있다. Recently, demand for portable devices has been rapidly increasing in the electronic products market, and there is a continuing demand for miniaturization and weight reduction of electronic devices mounted on these products.

이러한 전자 소자들의 소형화 및 경량화를 실현하기 위해서는 실장 부품의 개별 사이즈를 감소시키는 기술뿐만 아니라, 다수의 개별 소자들을 원칩(One-chip)화하는 시스템 온 칩(System On Chip: SOC) 기술 또는 다수의 개별 소자들을 하나의 패키지로 집적하는 시스템 인 패키지(System In Package: SIP) 기술 등이 요구된다. In order to realize miniaturization and weight reduction of such electronic devices, not only a technique of reducing the individual sizes of the mounting parts but also a system on chip (SOC) technique of making a plurality of discrete elements into a one-chip, And a system in package (SIP) technology, which is a system for integrating individual elements into one package.

한편, 소형이면서도 고성능을 갖는 전자 소자 모듈을 제조하기 위해, 기판의 양면에 전자 부품을 실장하는 구조도 개발되고 있는 추세이다.On the other hand, in order to manufacture an electronic device module having a small size and high performance, a structure for mounting electronic components on both sides of a substrate is also being developed.

그런데 이처럼 기판의 양면에 전자 부품을 실장하는 경우, 기판에 외부 접속단자를 형성하기 어렵다는 문제가 있다. However, when the electronic parts are mounted on both surfaces of the substrate, there is a problem that it is difficult to form external connection terminals on the substrate.

즉, 기판의 양면에 실장된 전자 부품이 실장되므로, 외부 접속 단자가 형성될 위치가 명확하지 않으며, 이에 따라, 외부 접속 단자를 보다 용이하게 형성할 수 있는 양면 실장형의 전자 소자 모듈과 이를 용이하게 제조할 수 있는 제조 방법이 요구되고 있다.
That is, since the electronic parts mounted on both sides of the board are mounted, the position where the external connection terminal is formed is not clear, and accordingly, the double-sided mounting type electronic device module capable of easily forming the external connection terminal, There is a need for a manufacturing method capable of manufacturing a semiconductor device.

본 발명의 목적은 기판의 양면에 전자 제품을 실장할 수 있는 양면 실장형 전자 소자 모듈을 제공하는 데에 있다. It is an object of the present invention to provide a double-sided mounting type electronic element module capable of mounting an electronic product on both sides of a substrate.

또한 본 발명의 다른 목적은 양면 실장형 전자 소자 모듈을 용이하게 제조할 수 있는 제조 방법을 제공하는 데에 있다.
Another object of the present invention is to provide a manufacturing method which can easily manufacture a two-sided mounting type electronic element module.

본 발명의 실시예에 따른 전자 소자 모듈은, 기판, 상기 기판의 일면에 실장되는 전자 소자, 상기 전자 소자를 매립하며 상기 기판의 일면에 형성되는 밀봉부, 및 상기 밀봉부를 관통하며 일단이 상기 기판에 연결되는 접속 도체를 포함할 수 있다.An electronic device module according to an embodiment of the present invention includes a substrate, an electronic device mounted on one surface of the substrate, a sealing part formed on one surface of the substrate, the sealing part embedding the electronic device, As shown in FIG.

또한 본 발명의 실시예에 따른 전자 소자 모듈 제조 방법은, 기판을 준비하는 단계, 상기 기판의 일면에 전자 소자들을 실장하는 단계, 상기 기판의 일면에 접속 도체를 형성하는 단계, 및 상기 전자 소자들과 상기 접속 도체를 매립하는 밀봉부를 형성하는 단계를 포함할 수 있다.
According to another aspect of the present invention, there is provided a method of manufacturing an electronic device module, including the steps of preparing a substrate, mounting electronic elements on one surface of the substrate, forming a connection conductor on one surface of the substrate, And forming a sealing portion for embedding the connecting conductor.

본 발명에 따른 전자 소자 모듈은 마스크층을 이용하여 접속 도체를 형성한다. 따라서 원하는 위치에 자유롭게 접속 도체를 형성할 수 있으며, 이에 제조가 매우 용이하다는 이점이 있다.
The electronic device module according to the present invention forms a connecting conductor using a mask layer. Therefore, the connecting conductor can be freely formed at a desired position, which is advantageous in that it is very easy to manufacture.

도 1은 본 발명의 실시예에 따른 전자 소자 모듈을 개략적으로 나타내는 단면도.
도 2는 도 1에 도시된 전자 소자 모듈의 내부를 도시한 부분 절단 사시도.
도 3a 내지 도 3k는 본 실시예에 따른 전자 소자 모듈의 제조 방법을 설명하기 위한 단면도. 1 is a cross-sectional view schematically showing an electronic device module according to an embodiment of the present invention;
FIG. 2 is a partially cut-away perspective view showing the interior of the electronic device module shown in FIG. 1; FIG.
3A to 3K are cross-sectional views illustrating a method of manufacturing an electronic device module according to the present embodiment.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 더하여 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. However, the embodiments of the present invention can be modified into various other forms, and the scope of the present invention is not limited to the embodiments described below. Further, the embodiments of the present invention are provided to more fully explain the present invention to those skilled in the art. In addition, the shape and size of elements in the figures may be exaggerated for clarity.

도 1은 본 발명의 실시예에 따른 전자 소자 모듈을 개략적으로 나타내는 단면도이다. 또한 도 2는 도 1에 도시된 전자 소자 모듈의 내부를 도시한 부분 절단 사시도이다. 1 is a cross-sectional view schematically showing an electronic device module according to an embodiment of the present invention. 2 is a partially cutaway perspective view showing the inside of the electronic device module shown in FIG.

도 1 및 도 2를 참조하면, 본 실시예에 따른 전자 소자 모듈(100)는 전자 소자(1), 기판(10), 및 밀봉부(30)를 포함하여 구성될 수 있다.1 and 2, the electronic device module 100 according to the present embodiment may be configured to include an electronic device 1, a substrate 10, and a sealing portion 30. [

전자 소자(1)는 수동 소자(1a)와 능동 소자(1b)와 같은 다양한 소자들을 포함하며, 기판 상에 실장될 수 있는 소자들이라면 모두 전자 소자(1)로 이용될 수 있다. The electronic device 1 includes various devices such as a passive device 1a and an active device 1b, and any device that can be mounted on a substrate can be used as the electronic device 1. [

이러한 전자 소자(1)는 후술되는 기판(10)의 상면과 하면에 모두 실장될 수 있다. 도 1에서는 기판(10)의 상면에 능동 소자(1b)와 수동 소자(1a)가 함께 실장되고, 하면에 수동 소자(1a)만 실장되는 경우를 예로 들었다. 그러나 본 발명은 이에 한정되지 않으며, 전자 소자들(1)의 크기나 형상, 그리고 전자 소자 모듈(100)의 설계에 따라 기판(10)의 양면에서 다양한 형태로 전자 소자들(1)이 배치될 수 있다. These electronic elements 1 can be mounted on the top and bottom surfaces of the substrate 10 described below. 1 shows an example in which the active element 1b and the passive element 1a are mounted on the upper surface of the substrate 10 and only the passive element 1a is mounted on the lower surface. However, the present invention is not limited thereto, and electronic elements 1 may be arranged in various forms on both sides of the substrate 10 according to the size and shape of the electronic elements 1 and the design of the electronic element module 100 .

기판(10)은 양면에 각각 적어도 하나의 전자 소자(1)가 실장된다. 기판(10)은 당 기술분야에서 잘 알려진 다양한 종류의 기판(예를 들어, 세라믹 기판, 인쇄 회로 기판, 유연성 기판 등)이 이용될 수 있다. 또한 기판(10)의 양면에는 전자 소자(1)를 실장하기 위한 실장용 전극(13)이나 도시하지는 않았지만 실장용 전극들(13) 상호간을 전기적으로 연결하는 배선 패턴이 형성될 수 있다. At least one electronic element 1 is mounted on each side of the substrate 10. As substrate 10, various types of substrates (e.g., ceramic substrate, printed circuit board, flexible substrate, etc.) well known in the art can be used. On both sides of the substrate 10, a wiring pattern for electrically connecting the mounting electrodes 13 for mounting the electronic element 1 or the mounting electrodes 13 (not shown) may be formed.

이러한 본 실시예에 따른 기판(10)은 복수의 층으로 형성된 다층 기판일 수 있으며, 각 층 사이에는 전기적 연결을 형성하기 위한 회로 패턴(15)이 형성될 수 있다. The substrate 10 according to this embodiment may be a multilayer substrate formed of a plurality of layers, and a circuit pattern 15 for forming an electrical connection may be formed between the respective layers.

또한, 본 실시예에 따른 기판(10)은 양면에 형성되는 실장용 전극(13)과 기판(10)의 내부에 형성되는 회로 패턴(15)들을 전기적으로 연결하는 도전성 비아(14)를 포함할 수 있다. The substrate 10 according to the present embodiment includes the conductive vias 14 electrically connecting the mounting electrodes 13 formed on both sides and the circuit patterns 15 formed in the substrate 10 .

더하여 본 실시예에 따른 기판(10)은 기판(10)의 내부에 전자 소자들(1)을 내장할 수 있는 캐비티(cavity, 도시되지 않음)가 형성될 수도 있다.In addition, the substrate 10 according to the present embodiment may be formed with a cavity (not shown) capable of embedding the electronic devices 1 in the interior of the substrate 10.

또한 본 실시예에 따른 기판(10)은 하면에 외부 접속용 패드(16)가 형성될 수 있다. 외부 접속용 패드(16)는 후술되는 접속 도체(20)와 전기적으로 연결되기 위해 구비되며, 접속 도체(20)를 통해 외부 접속 단자(28)와 연결된다. Also, the pad 10 for external connection may be formed on the bottom surface of the substrate 10 according to the present embodiment. The external connection pad 16 is provided to be electrically connected to the connection conductor 20 to be described later and is connected to the external connection terminal 28 through the connection conductor 20.

따라서, 외부 접속용 패드(16)는 기판(10)의 하면 중, 접속 도체(25)와 대면하는 위치에 형성될 수 있으며, 필요에 따라 다수개가 다양한 형태로 배치될 수 있다. Therefore, the external connection pad 16 may be formed at a position facing the connection conductor 25 in the lower surface of the substrate 10, and a plurality of the external connection pads 16 may be arranged in various forms as needed.

한편, 기판(10)의 적어도 어느 한 면에는 전해 도금에 이용되는 도금선(미도시)이 형성될 수 있다. 도금선은 후술되는 접속 도체(20)를 전해 도금으로 형성하는 과정에서 이용될 수 있다. On the other hand, a plating line (not shown) used for electrolytic plating may be formed on at least one surface of the substrate 10. The plating line can be used in the process of forming the connection conductor 20 to be described later by electrolytic plating.

도금선은 후술되는 접속 도체(20)를 형성하기 위해 이용되며 이에 대해서는 후술되는 제조 방법에서 보다 상세하게 설명하기로 한다.The plated wire is used to form a connecting conductor 20 to be described later, which will be described in more detail in the following manufacturing method.

도금선은 각 외부 접속용 전극(16)에서 선형으로 일정 거리 연장되는 배선 패턴의 형태로 형성될 수 있다. 이때, 각 도금선들은 기판(10)의 외부 방향을 향하도록 배치될 수 있으나, 이에 한정되는 것은 아니다.
The plating line may be formed in the form of a wiring pattern that linearly extends a certain distance from each external connection electrode 16. In this case, each of the plating lines may be disposed to face the outer direction of the substrate 10, but is not limited thereto.

밀봉부(30)는 기판(10)의 상면에 형성되는 제1 밀봉부(31)와, 기판(10)의 하면에 형성되는 제2 밀봉부(35)를 포함할 수 있다. The sealing portion 30 may include a first sealing portion 31 formed on the upper surface of the substrate 10 and a second sealing portion 35 formed on the lower surface of the substrate 10. [

밀봉부(30)는 기판(10)의 양면에 실장된 전자 소자들(1)을 밀봉한다. 또한 기판(10)에 실장된 전자 소자들(1) 사이에 충진됨으로써, 전자 소자들(1) 상호 간의 전기적인 단락이 발생되는 것을 방지하고, 전자 소자들(1)의 외부를 둘러싸며 전자 소자(1)를 기판 상에 고정시켜 외부의 충격으로부터 전자 소자들(1)을 안전하게 보호한다. The sealing portion 30 seals the electronic elements 1 mounted on both sides of the substrate 10. It is also possible to prevent an electrical short between the electronic elements 1 from being generated by filling between the electronic elements 1 mounted on the substrate 10 and to prevent the electronic elements 1 from being electrically short- (1) is fixed on a substrate to safely protect the electronic elements (1) from external impacts.

본 실시예에 따른 밀봉부(30)는 EMC(Epoxy Molding Compound)와 같이 수지재를 포함하는 절연성의 재료로 형성된다. 그러나 이에 한정되는 것은 아니다.The sealing portion 30 according to this embodiment is formed of an insulating material including a resin material such as an EMC (Epoxy Molding Compound). However, the present invention is not limited thereto.

본 실시예에 따른 제1 밀봉부(31)는 기판(10)의 일면 전체를 덮는 형태로 형성된다. 또한 본 실시예에서는 모든 전자 소자들(1)이 제1 밀봉부(31)의 내부에 완전히 매립되는 경우를 예로 들고 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 제1 밀봉부(31)의 내부에 매립되는 전자 소자들(1) 중 적어도 하나는 일부가 제1 밀봉부(31)의 외부로 노출되도록 구성하는 등 다양한 응용이 가능하다. The first sealing portion 31 according to the present embodiment is formed to cover the entire one surface of the substrate 10. In this embodiment, all the electronic elements 1 are completely embedded in the first sealing portion 31 as an example. However, the present invention is not limited to this, and at least one of the electronic elements 1 to be embedded in the first sealing portion 31 may be configured to be exposed to the outside of the first sealing portion 31, Application is possible.

이러한 본 실시예에 따른 제1 밀봉부(31)는 상면에 전자 소자들(1)이 실장된 기판(10)을 금형(도시되지 않음)에 안치하고, 금형 내부에 성형수지를 주입하여 형성할 수 있다. 그러나 이에 한정되는 것은 않는다.
The first sealing portion 31 according to this embodiment is formed by placing a substrate 10 on which electronic elements 1 are mounted on a top surface of a mold (not shown) and injecting molding resin into the mold . However, the present invention is not limited thereto.

제2 밀봉부(35)는 기판(10)의 하면에 형성되며, 내부에 적어도 하나의 접속 도체(20)가 형성된다. The second sealing portion 35 is formed on the lower surface of the substrate 10 and at least one connecting conductor 20 is formed therein.

제2 밀봉부(35)는 제1 밀봉부(31)와 마찬가지로 전자 소자들(1)을 모두 매립하는 형태로 형성될 수 있으나, 전자 소자들(1)의 일부가 외부로 노출되는 형태로 형성하는 것도 가능하다. The second sealing portion 35 may be formed in such a manner that the electronic elements 1 are all buried in the same manner as the first sealing portion 31. However, It is also possible to do.

제2 밀봉부(35)는 제1 밀봉부(31)와 마찬가지로 성형수지를 주입하는 몰딩 방식으로 형성될 수 있다. 즉, 하면에 전자 소자들(1)과 접속 도체(20)가 실장된 기판(10)을 금형(도시되지 않음)에 안치하고, 금형 내부에 성형 수지를 주입하여 형성할 수 있다. 그러나 이에 한정되는 것은 않는다.
The second sealing portion 35 may be formed by a molding method in which the molding resin is injected in the same manner as the first sealing portion 31. That is, the substrate 10 on which the electronic elements 1 and the connection conductors 20 are mounted can be placed on a mold (not shown) and a molding resin can be injected into the mold. However, the present invention is not limited thereto.

접속 도체(20)는 기판(10)의 외부 접속용 전극(16)에 접합되는 형태로 배치되며, 일단은 기판(10)과 접합되고 외부 단자(28)와 연결된다. 따라서 접속 도체(20)는 밀봉부(30)를 관통하는 형태로 밀봉부(30) 내에 형성된다.The connecting conductor 20 is arranged to be bonded to the electrode 16 for external connection of the substrate 10 and has one end bonded to the substrate 10 and connected to the external terminal 28. Thus, the connecting conductor 20 is formed in the sealing portion 30 in such a manner as to penetrate the sealing portion 30.

접속 도체(20)는 도전성 재질로 형성될 수 있으며 구리나, 금, 은, 알루미늄 또는 이들의 합금으로 형성될 수 있다.The connection conductors 20 may be formed of a conductive material, and may be formed of copper, gold, silver, aluminum, or an alloy thereof.

본 실시예에 따른 접속 도체(20)는 전극들(13, 16)과 동일한 재질로 형성될 수 있다. 구체적으로, 접속 도체(20)는 접속 도체(20)가 연결되는 외부 접속용 전극(16)와 동일한 재질로 형성된다. The connecting conductor 20 according to this embodiment may be formed of the same material as the electrodes 13 and 16. Specifically, the connection conductor 20 is formed of the same material as the external connection electrode 16 to which the connection conductor 20 is connected.

따라서 외부 접속용 전극(16)이 구리(Cu)로 형성되는 경우, 접속 도체(20)도 구리(Cu)로 형성되어 접속 도체(20)와 외부 접속용 전극(16)는 동일한 재질로 이루어진 일체로 형성된다.Therefore, when the external connection electrode 16 is formed of copper (Cu), the connection conductor 20 is also formed of copper (Cu), and the connection conductor 20 and the external connection electrode 16 are made of the same material .

이 경우, 외부 접속용 전극(16)과 접속 도체(20) 사이에 니켈(Ni)이나 금(Au)과 같은 별도의 이종 금속이 개재되지 않으므로 상호 간의 결합 신뢰도를 높일 수 있다.
In this case, since a different dissimilar metal such as nickel (Ni) or gold (Au) is not interposed between the external connection electrode 16 and the connection conductor 20, the coupling reliability between the external connection electrode 16 and the connection conductor 20 can be increased.

본 실시예에 따른 접속 도체(20)는 원기둥 형태로 형성될 수 있다. 그러나 이에 한정되지 않으며, 원뿔 형태로 형성하는 등 필요에 따라 다양한 형상으로 변형될 수 있다.The connecting conductor 20 according to the present embodiment may be formed in a cylindrical shape. However, the present invention is not limited thereto, and it may be formed into a conical shape and may be modified into various shapes as necessary.

접속 도체(20)의 타단에는 외부 단자(28)가 접합될 수 있다. 외부 단자(28)는 전자 소자 모듈(100)과, 전자 소자 모듈(100)이 실장되는 메인 기판(도시되지 않음)을 전기적, 물리적으로 연결한다. 이러한 외부 단자(28)는 패드 형태로 형성될 수 있으나 이에 한정되지 않으며 범프나 솔더 볼 등과 같은 다양한 형태로 형성될 수 있다.
The external terminal 28 may be bonded to the other end of the connection conductor 20. The external terminal 28 electrically and physically connects the electronic element module 100 and a main board (not shown) on which the electronic element module 100 is mounted. The external terminal 28 may be formed in various shapes such as a bump or a solder ball.

본 실시예에서는 접속 도체(20)가 제2 밀봉부(35)에만 형성되는 경우를 예로 들고 있다. 그러나 본 발명의 구성이 이에 한정되는 것은 아니며 필요에 따라 제1 밀봉부(31) 내에 형성하는 것도 가능하다.In this embodiment, the case where the connecting conductor 20 is formed only in the second sealing portion 35 is taken as an example. However, the constitution of the present invention is not limited thereto, and it is possible to form it in the first sealing portion 31 as necessary.

접속 도체(20)는 기판(10)과 외부 단자(28)를 연결하기 한다. 따라서 접속 도체(20)는 외부 단자(28)나 기판(10)의 외부 접속용 전극(16) 에 대응하는 크기로 형성될 수 있다.
The connection conductor 20 connects the substrate 10 and the external terminal 28. The connecting conductor 20 can be formed to have a size corresponding to the external terminal 28 or the electrode 16 for external connection of the substrate 10. [

본 실시예에 따른 접속 도체(20)는 도금을 통해 형성될 수 있다. 그러나 이에 한정되지 않으며, 도전성 페이스트를 이용하는 등 다양한 변형이 가능하다.
The connecting conductor 20 according to the present embodiment can be formed by plating. However, the present invention is not limited thereto, and various modifications such as using a conductive paste are possible.

이상에서 설명한 본 실시예에 따른 전자 소자 모듈(100)은 기판(10)의 양면에 전자 소자들(1)이 실장된다. 또한 기판(10)의 하부면에 배치되는 접속 도체(20)에 의해 기판(10)과 외부 접속 단자(28)가 전기적으로 연결된다.In the electronic element module 100 according to the present embodiment described above, the electronic elements 1 are mounted on both sides of the substrate 10. The substrate 10 and the external connection terminal 28 are electrically connected by the connection conductor 20 disposed on the lower surface of the substrate 10. [

이에 따라, 하나의 기판(10)에 다수의 전자 소자들(1)을 실장할 수 있으므로 소자의 집적도를 높일 수 있다. Accordingly, a large number of electronic devices 1 can be mounted on one substrate 10, and the degree of integration of devices can be increased.

또한 본 실시예에 따른 전자 소자 모듈(100)은 기판(10)의 양면에 전자 소자들(1)이 실장되더라도 제1, 제2 밀봉부(30)에 의해 모두 봉지된다. 이에 전자 소자 모듈(100)이 다른 메인 기판에 실장되는 과정에서 가해지는 고열로 인해 전자 소자들(1)이 기판(10)으로부터 분리되더라도, 밀봉부(30)에 의해 움직임이 고정된다. The electronic element module 100 according to the present embodiment is sealed by the first and second sealing portions 30 even if the electronic elements 1 are mounted on both sides of the substrate 10. [ The movement is fixed by the sealing portion 30 even if the electronic elements 1 are separated from the substrate 10 due to the high heat applied in the process of mounting the electronic element module 100 on the other main board.

따라서, 전자 소자들과 기판 사이의 접합 신뢰도를 높일 수 있다.
Therefore, the reliability of bonding between the electronic devices and the substrate can be increased.

다음으로, 본 실시예에 따른 전자 소자 모듈의 제조 방법을 설명한다. 도 3 내지 도 3i는 본 실시예에 따른 전자 소자 모듈의 제조 방법을 설명하기 위한 단면도이다. Next, a method of manufacturing the electronic element module according to the present embodiment will be described. 3 to 3I are cross-sectional views illustrating a method of manufacturing an electronic device module according to the present embodiment.

먼저 도 3a에 도시된 바와 같이 기판(10)을 준비하는 단계가 수행된다. 전술한 바와 같이 기판(10)은 다층 기판일 수 있으며, 양면에 실장용 전극(13)이 형성될 수 있다. 또한 하면에는 외부 접속용 패드(16)가 형성될 수 있다. First, the step of preparing the substrate 10 as shown in Fig. 3A is performed. As described above, the substrate 10 may be a multi-layer substrate, and the mounting electrodes 13 may be formed on both sides. And the pad 16 for external connection may be formed on the bottom surface.

특히, 본 단계에서 준비되는 기판(10)은 동일한 실장 영역(A)이 다수개 반복적으로 배치된 기판으로, 넓은 면적을 갖는 사각 형상이거나 긴 스트립(strip) 형태의 기판일 수 있다. In particular, the substrate 10 prepared in this step may be a substrate in which a plurality of the same mounting regions A are repeatedly arranged, and a rectangular or long strip type substrate having a large area.

이러한 기판(10)은 다수의 개별 모듈을 동시에 제조하기 형성하기 위한 것으로, 기판(11) 상에는 다수의 개별 모듈 실장 영역(A)이 구분되어 있으며, 이러한 다수의 개별 모듈 실장 영역(A)별로 전자 소자 모듈이 제조될 수 있다.
Such a substrate 10 is for forming a plurality of individual modules simultaneously. A plurality of individual module mounting areas A are divided on the substrate 11, and a plurality of individual module mounting areas A Device module can be manufactured.

이어서, 도 3b에 도시된 바와 같이 기판(10)의 일면 즉 상면에 전자 소자들(1)을 실장하는 단계가 수행된다. 본 단계는 기판(10)의 일면에 형성된 실장용 전극(13) 상에 스크린 프린팅 방식 등을 통해 솔더 페이스트(solder paste)를 인쇄하고, 그 위에 전자 소자들(1)을 안착시킨 후, 열을 가하여 솔더 페이스트를 경화시키는 과정을 통해 수행될 수 있다. Next, a step of mounting the electronic elements 1 on one surface or upper surface of the substrate 10 as shown in Fig. 3B is performed. In this step, a solder paste is printed on a mounting electrode 13 formed on one surface of a substrate 10 by a screen printing method or the like, and the electronic elements 1 are placed thereon, And then curing the solder paste.

이때, 각각의 개별 모듈 실장 영역(A)에는 동일한 전자 소자들(1)이 동일한 배치를 따라 실장될 수 있다.
At this time, the same electronic elements 1 may be mounted in the same arrangement in each individual module mounting area A.

이어서 도 3c에 도시된 바와 같이 전자 소자들(1)을 밀봉하며 기판(10)의 일면 상에 제1 밀봉부(31)를 형성하는 단계가 수행된다. 본 단계는 전술한 바와 같이 금형 내에 전자 소자(1)가 실장된 기판(10)을 배치한 후, 금형 내부에 성형수지를 주입하여 형성할 수 있다. 제1 밀봉부(31)가 형성됨에 따라, 기판(10)의 일면 즉 상면에 실장된 전자 소자들(1)은 제1 밀봉부(31)에 의해 외부로부터 보호될 수 있다. Then, the step of sealing the electronic elements 1 and forming the first sealing portion 31 on one surface of the substrate 10 is performed as shown in Fig. 3C. This step can be performed by disposing the substrate 10 on which the electronic element 1 is mounted in the mold as described above, and then injecting the molding resin into the mold. As the first sealing portion 31 is formed, the electronic elements 1 mounted on one surface, that is, the upper surface of the substrate 10 can be protected from the outside by the first sealing portion 31.

한편, 본 실시예에 따른 제1 밀봉부(31)는 기판(10) 상에서 여러 개별 모듈 실장 영역(A)들을 모두 덮는 일체형으로 형성된다. 그러나 이에 한정되는 것은 아니며, 필요에 따라 제1 밀봉부(31)를 개별 모듈 실장 영역(A)별로 각각 분리하여 서로 독립적으로 형성하는 것도 가능하다.
On the other hand, the first sealing portion 31 according to the present embodiment is integrally formed to cover all of the plurality of individual module mounting areas A on the substrate 10. However, the present invention is not limited thereto, and if necessary, the first sealing portions 31 may be separately formed for the individual module mounting regions A and formed independently of each other.

이어서, 도 3d에 도시된 바와 같이 제1 밀봉부(31)가 형성된 기판(10)의 타면 즉 하면 상에 솔더 페이스트(P)를 인쇄하는 단계가 수행된다. 이때, 솔더 페이스트(P)는 외부 접속용 패드(16)를 제외한 실장용 전극(13) 상에만 인쇄된다.
Subsequently, a step of printing solder paste P on the other surface, that is, the lower surface of the substrate 10 on which the first sealing portion 31 is formed, is performed as shown in FIG. 3D. At this time, the solder paste P is printed only on the mounting electrodes 13 except for the external connection pads 16.

다음으로, 도 3e에 도시된 바와 같이, 솔더 페이스트(P)가 인쇄되어 있는 기판(10)의 타면에 전자 소자들(1)을 실장하는 단계가 수행된다. Next, as shown in Fig. 3E, a step of mounting the electronic elements 1 on the other surface of the substrate 10 on which the solder paste P is printed is performed.

본 단계는 먼저 실장용 전극(13) 상에 전자 소자들(1)을 안착시키는 과정이 수행되고, 이어서 열을 가하여 솔더 페이스트(도 3d의 P)를 경화시키는 과정이 수행된다. In this step, a process of placing the electronic elements 1 on the mounting electrode 13 is performed, and then heat is applied to harden the solder paste (P in FIG. 3D).

이 과정을 통해 솔더 페이스트(P)는 용융 및 경화되며, 이에 기판(10)의 하면에 안착된 전자 소자들(1) 은 기판(10)에 견고하게 고정 접합되어 기판(10)과 전기적, 물리적으로 연결된다.
The solder paste P is melted and cured through the process so that the electronic elements 1 mounted on the lower surface of the substrate 10 are firmly fixed to the substrate 10 to be electrically and physically Lt; / RTI >

이어서, 도 3f에 도시된 바와 같이, 기판(10)의 타면에 마스크층(70)을 형성한다. 마스크층(70)은 접속 도체(20)를 형성하기 위한 것이며, 예를 들어 감광막(Photo resist)으로 형성될 수 있다. Next, as shown in FIG. 3F, a mask layer 70 is formed on the other surface of the substrate 10. The mask layer 70 is for forming the connection conductors 20 and may be formed of, for example, a photoresist.

이때, 마스크층(70)은 접속 도체(20)의 길이와 대응하는 두께로 형성된다.
At this time, the mask layer 70 is formed to have a thickness corresponding to the length of the connection conductor 20.

이어서, 마스크층(70)을 의 특정 부분을 노광한 후, 현상(develop)하는 포토리소그래피(Photolithography) 공정을 수행한다. Then, a mask layer 70 is exposed to a specific portion of the mask layer 70, and then a photolithography process is performed to develop the mask layer 70.

이에 따라 도 3g에 도시된 바와 같이, 접속 도체(도 1의 20)가 형성될 위치에 관통 구멍(37)이 형성된다.
Thus, as shown in Fig. 3G, a through hole 37 is formed at a position where the connecting conductor (20 in Fig. 1) is to be formed.

이어서, 도 3h에 도시된 바와 같이, 관통 구멍(37)의 내부를 도전성 재질로 채워 접속 도체(20)를 형성한다. Next, as shown in FIG. 3H, the inside of the through hole 37 is filled with a conductive material to form the connecting conductor 20. Next, as shown in FIG.

본 단계는 관통 구멍(37) 내에 도전성 페이스트를 채운 후, 이를 경화시켜 접속 도체(20)를 완성할 수 있다. 또한 기판(10)에 형성된 도금선을 이용하여 전해 도금으로 관통 구멍(37) 내부를 도금하여 접속 도체(20)를 형성하는 것도 가능하다.
In this step, the conductive paste is filled in the through hole 37, and then the conductive paste is cured to complete the connection conductor 20. [ It is also possible to form the connecting conductor 20 by plating the inside of the through hole 37 by electrolytic plating using a plating line formed on the substrate 10.

이어서, 도 3i에 도시된 바와 같이, 마스크층(70)을 제거한다. 이에 따라 기판(10)의 하부에는 기판(10)에 실장된 접속 도체들(20)과 전자 소자들(1)이 노출된다.
Then, as shown in FIG. 3I, the mask layer 70 is removed. Thus, the connection conductors 20 and the electronic elements 1 mounted on the substrate 10 are exposed under the substrate 10.

다음으로, 도 3j에 도시된 바와 같이 기판(10)의 하부면에 제2 밀봉부(35)를 형성하는 단계가 수행된다. 본 단계는 제1 밀봉부(31)와 마찬가지로, 하부면에 전자 소자(1)와 접속 도체(20)가 실장된 기판(10)을 금형 내에 배치한 후, 금형 내부에 성형수지를 주입하여 형성할 수 있다. Next, a step of forming a second sealing portion 35 on the lower surface of the substrate 10 is performed as shown in Fig. 3J. In this step, similarly to the first sealing portion 31, the substrate 10 having the electronic element 1 and the connecting conductor 20 mounted on the lower surface thereof is placed in the mold, and then molding resin is injected into the mold to form can do.

제2 밀봉부(35)에 의해, 기판(10)의 하면에 실장된 전자 소자들(1)과 접속 도체들(20)은 제2 밀봉부(35)의 내부에 매립된다. The electronic elements 1 and the connection conductors 20 mounted on the lower surface of the substrate 10 are embedded in the second sealing portion 35 by the second sealing portion 35. [

여기서, 식각이나 연마 등의 방법을 통해 제2 밀봉부(35)와 접속 도체들(20)을 부분적으로 제거하여 제2 밀봉부(35)의 높이를 조절할 수 있다.Here, the height of the second sealing portion 35 can be adjusted by partially removing the second sealing portion 35 and the connecting conductors 20 through a method such as etching or polishing.

이후 제2 밀봉부(35)의 외부로 노출된 접속 도체(20) 단면에 솔더류를 추가로 올려 셋트 보드에 장착하기 쉽도록 할 수도 있다.(하기의 외부 접속 단자와 동일합니다)Thereafter, solder may be additionally placed on the end surface of the connecting conductor 20 exposed to the outside of the second sealing portion 35 to facilitate mounting on the set board (same as the following external connection terminal).

또한 본 실시예에 따른 제2 밀봉부(35)는 개별 모듈 실장 영역(A)들을 모두 덮는 일체형으로 형성된다. 그러나 본 발명의 구성이 이에 한정되는 것은 아니며, 개별 모듈 실장 영역(A) 별로 각각 분리되어 독립적으로 형성하는 것도 가능하다.
Further, the second sealing portion 35 according to the present embodiment is integrally formed to cover all of the individual module mounting areas A. However, the structure of the present invention is not limited thereto, and it is also possible to separately form the individual module mounting regions A separately.

이어서, 메인 기판에 장착하기 쉽도록 도 3k에 도시된 바와 같이 접속 도체(20)의 하부면에 외부 접속 단자들(28)을 형성한다. 그리고 밀봉부(30)가 형성된 기판(10)을 절단하여 개별 전자 소자 모듈(100)을 형성한다. 외부 접속 단자들(28)은 솔더류를 이용하여 형성할 수 있으나 이에 한정되는 것은 아니다.Then, external connection terminals 28 are formed on the lower surface of the connecting conductor 20 as shown in FIG. Then, the substrate 10 on which the sealing portion 30 is formed is cut to form the individual electronic device module 100. The external connection terminals 28 may be formed using solder, but the present invention is not limited thereto.

이 단계는 블레이드(80)를 이용하여 개별 모듈 실장 실장 영역(도 3j의 A)의 경계를 따라 밀봉부(30)가 형성된 기판(10)을 절단함에 따라 이루어질 수 있다.
This step may be accomplished by cutting the substrate 10 on which the encapsulation 30 is formed along the border of the individual module mounting mounting area (A in Figure 3J) using the blade 80.

이상과 같은 단계들을 통해 제조되는 본 실시예에 따른 전자 소자 모듈(100)은 마스크층을 이용하여 접속 도체를 형성한다. 따라서 원하는 위치에 자유롭게 접속 도체를 형성할 수 있으며, 이에 제조가 매우 용이하다는 이점이 있다.The electronic element module 100 according to the present embodiment manufactured through the above steps forms a connecting conductor using a mask layer. Therefore, the connecting conductor can be freely formed at a desired position, which is advantageous in that it is very easy to manufacture.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It will be obvious to those of ordinary skill in the art.

1: 전자 소자
10: 기판
13: 실장용 전극
20: 접속 도체
28: 외부 접속 단자
30: 밀봉부
31: 제1 밀봉부
35: 제2 밀봉부
100: 전자 소자 모듈1: Electronic device
10: substrate
13: Electrode for mounting
20: connection conductor
28: External connection terminal
30: Sealing part
31: first sealing portion
35: second sealing portion
100: electronic device module

Claims (9)

기판;
상기 기판의 일면에 실장되는 전자 소자;
상기 전자 소자를 매립하며 상기 기판의 일면에 형성되는 밀봉부; 및
상기 밀봉부를 관통하며 일단이 상기 기판에 연결되는 접속 도체;
를 포함하는 전자 소자 모듈.
Board;
An electronic device mounted on one surface of the substrate;
A sealing part formed on one surface of the substrate for embedding the electronic device; And
A connecting conductor passing through the sealing portion and having one end connected to the substrate;
.
제1항에 있어서,
상기 접속 도체의 타단에 접합되며, 상기 밀봉부의 외부에 배치되는 외부 접속 단자를 더 포함하는 전자 소자 모듈.
The method according to claim 1,
And an external connection terminal which is connected to the other end of the connection conductor and which is disposed outside the sealing portion.
제1항에 있어서,
상기 기판의 타면에 실장되는 전자 소자와, 상기 기판의 타면에 형성되는 밀봉부를 더 포함하는 전자 소자 모듈.
The method according to claim 1,
An electronic element mounted on the other surface of the substrate, and a sealing portion formed on the other surface of the substrate.
기판을 준비하는 단계;
상기 기판의 일면에 전자 소자들을 실장하는 단계;
상기 기판의 일면에 접속 도체를 형성하는 단계; 및
상기 전자 소자들과 상기 접속 도체를 매립하는 밀봉부를 형성하는 단계;
를 포함하는 전자 소자 모듈 제조 방법.
Preparing a substrate;
Mounting electronic elements on one side of the substrate;
Forming a connection conductor on one surface of the substrate; And
Forming a sealing portion that embeds the electronic elements and the connecting conductor;
≪ / RTI >
제4항에 있어서, 상기 접속 도체를 형성하는 단계는,
상기 기판의 하면에 마스크층을 형성하는 단계;
상기 마스크층에 관통 구멍을 형성하는 단계;
상기 관통 구멍 내에 상기 접속 도체를 형성하는 단계; 및
상기 마스크층을 제거하는 단계;
를 포함하는 전자 소자 모듈 제조 방법.
5. The method of claim 4, wherein forming the connecting conductor comprises:
Forming a mask layer on a lower surface of the substrate;
Forming a through hole in the mask layer;
Forming the connecting conductor in the through hole; And
Removing the mask layer;
≪ / RTI >
제5항에 있어서, 상기 밀봉부를 형성하는 단계 이후,
상기 접속 도체의 하단에 외부 접속 단자를 형성하는 단계를 더 포함하는 전자 소자 모듈 제조 방법.
6. The method of claim 5, wherein after forming the seal,
And forming an external connection terminal at a lower end of the connection conductor.
제5항에 있어서, 상기 관통 구멍 내에 상기 접속 도체를 형성하는 단계는,
상기 기판에 형성된 도금선을 이용하여 도금 방식으로 상기 관통 구멍을 채우며 상기 접속 도체를 형성하는 단계인 전자 소자 모듈 제조 방법.
6. The method according to claim 5, wherein the step of forming the connection conductors in the through-
And filling the through hole with a plating method using a plating line formed on the substrate to form the connection conductor.
제5항에 있어서, 상기 관통 구멍 내에 상기 접속 도체를 형성하는 단계는,
상기 관통 구멍 내에 도전성 페이스트를 채운 후, 상기 도전성 페이스트를 경화시켜 상기 접속 도체를 형성하는 단계인 전자 소자 모듈 제조 방법.
6. The method according to claim 5, wherein the step of forming the connection conductors in the through-
Filling the through hole with a conductive paste, and curing the conductive paste to form the connection conductor.
제4항에 있어서,
상기 기판의 타면에 전자 소자들을 실장하는 단계;
상기 기판의 타면에 실장된 상기 전자 소자들을 매립하는 밀봉부를 형성하는 단계를 더 포함하는 전자 소자 모듈 제조 방법.5. The method of claim 4,
Mounting electronic elements on the other side of the substrate;
Further comprising the step of forming a sealing portion for embedding the electronic elements mounted on the other surface of the substrate.
KR1020160054584A 2016-05-03 2016-05-03 Electric component module and manufacturing method threrof Ceased KR20170124769A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160054584A KR20170124769A (en) 2016-05-03 2016-05-03 Electric component module and manufacturing method threrof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160054584A KR20170124769A (en) 2016-05-03 2016-05-03 Electric component module and manufacturing method threrof

Publications (1)

Publication Number Publication Date
KR20170124769A true KR20170124769A (en) 2017-11-13

Family

ID=60386165

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160054584A Ceased KR20170124769A (en) 2016-05-03 2016-05-03 Electric component module and manufacturing method threrof

Country Status (1)

Country Link
KR (1) KR20170124769A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200090718A (en) * 2018-07-24 2020-07-29 삼성전기주식회사 Electronic component module
CN113921404A (en) * 2021-09-24 2022-01-11 青岛歌尔微电子研究院有限公司 Packaging method of system-level packaging structure
US11252812B2 (en) 2018-07-24 2022-02-15 Samsung Electro-Mechanics Co., Ltd. Electronic device module
CN116190325A (en) * 2023-02-13 2023-05-30 环旭(深圳)电子科创有限公司 Electronic packaging module and manufacturing method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200090718A (en) * 2018-07-24 2020-07-29 삼성전기주식회사 Electronic component module
US11252812B2 (en) 2018-07-24 2022-02-15 Samsung Electro-Mechanics Co., Ltd. Electronic device module
CN113921404A (en) * 2021-09-24 2022-01-11 青岛歌尔微电子研究院有限公司 Packaging method of system-level packaging structure
CN116190325A (en) * 2023-02-13 2023-05-30 环旭(深圳)电子科创有限公司 Electronic packaging module and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US6020629A (en) Stacked semiconductor package and method of fabrication
KR101994715B1 (en) Manufacturing method of electronic component module
US20150062854A1 (en) Electronic component module and method of manufacturing the same
KR20150053579A (en) Electric component module and manufacturing method threrof
KR20160066311A (en) semi-conductor package and manufacturing method thereof
TWI907467B (en) Multi-layer semiconductor package with stacked passive components and method of forming the same
US9585260B2 (en) Electronic component module and manufacturing method thereof
KR101477392B1 (en) Electric component module
KR100611291B1 (en) Circuit device, circuit module, and manufacturing method of the circuit device
KR20180101832A (en) Electric component module and manufacturing method thereof
KR20170124769A (en) Electric component module and manufacturing method threrof
US10667419B2 (en) Manufacturing method of an electronic component module
TWI663663B (en) Electronic package and fabrication method thereof
US9929116B2 (en) Electronic device module and method of manufacturing the same
US10219380B2 (en) Electronic device module and manufacturing method thereof
KR20160010246A (en) Electric component module and manufacturing method threrof
KR101548801B1 (en) Electric component module and manufacturing method threrof
US10356911B2 (en) Electronic device module and method of manufacturing the same
KR20170008048A (en) Electronic component module and manufacturing method threrof
KR101681400B1 (en) Electronic component module and manufacturing method threrof
KR20110080491A (en) Semiconductor chip package manufacturing method
KR20150000174A (en) Electric component module and manufacturing method threrof
KR101922873B1 (en) Manufacturing method of electronic component modul
KR101983175B1 (en) Electric component module and manufacturing method threrof
KR20160059755A (en) Electric component module and manufacturing method threrof

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E601 Decision to refuse application
PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000