KR20080083432A - 반도체 메모리 소자의 라이트 드라이버 구동 방법 - Google Patents

반도체 메모리 소자의 라이트 드라이버 구동 방법 Download PDF

Info

Publication number
KR20080083432A
KR20080083432A KR1020070023983A KR20070023983A KR20080083432A KR 20080083432 A KR20080083432 A KR 20080083432A KR 1020070023983 A KR1020070023983 A KR 1020070023983A KR 20070023983 A KR20070023983 A KR 20070023983A KR 20080083432 A KR20080083432 A KR 20080083432A
Authority
KR
South Korea
Prior art keywords
pull
overdriving
driver
data line
driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020070023983A
Other languages
English (en)
Inventor
강길옥
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070023983A priority Critical patent/KR20080083432A/ko
Priority to US12/003,683 priority patent/US20080225610A1/en
Publication of KR20080083432A publication Critical patent/KR20080083432A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)

Abstract

본 발명은 제1 데이터라인에 실린 데이터에 따라 제2 데이터라인을 풀업/풀다운 구동하기 위한 풀업/풀다운 구동수단과, 상기 제2 데이터라인의 풀업 구간의 초기에 예정된 시간만큼 활성화되는 풀업 오버드라이빙 펄스를 생성하기 위한 펄스 생성수단, 및 상기 풀업 오버드라이빙 펄스에 응답하여 상기 풀업/풀다운 구동수단의 풀업 전압보다 높은 오버드라이빙 전압으로 상기 제2 데이터라인을 풀업 구동하기 위한 오버드라이빙 수단을 구비하는 반도체 메모리 소자의 라이트 드라이버를 제공한다.
Figure P1020070023983
오버 드라이버, 라이트 드라이버, 로컬 입출력 라인

Description

반도체 메모리 소자의 라이트 드라이버와 그의 구동 방법{WRITE DRIVER OF SEMICONDUCTOR MEMORY DEVICE AND OPERATION METHOD THEREOF}
도 1은 일반적인 라이트 드라이버를 설명하기 위한 회로도.
도 2는 본 발명의 제1 실시예에 따른 라이트 드라이버를 설명하기 위한 회로도.
도 3은 본 발명의 제2 실시예에 따른 라이트 드라이버를 설명하기 위한 회로도.
도 4는 종래의 로컬 입출력 라인과 본 발명의 따른 로컬 입출력 라인의 전압레벨을 비교하여 설명하기 위한 타이밍도.
* 도면의 주요 부분에 대한 부호의 설명
200 : 풀업/풀다운 구동부 201 : 제1 드라이버
203 : 제2 드라이버 220 : 프리차징부
240 : 펄스 생성부 260 : 오버드라이빙부
261 : 제3 드라이버 263 : 제4 드라이버
본 발명은 반도체 설계 기술에 관한 것으로, 특히 반도체 메모리 소자의 라이트 드라이버와 그의 구동 방법에 관한 것으로, 더 자세히는 라이트 드라이버의 오버 드라이빙(over driving) 동작에 관한 것이다.
반도체 메모리 소자 중 DDR SDRAM(Double Data Rate Synchronous DRAM)을 비롯한 반도체 메모리 소자 내에는 다수개의 메모리 뱅크가 설계되어 있고, 각각의 메모리 뱅크는 셀 트랜지스터와 셀 커패시터로 구성된 다수의 메모리 셀(cell)의 집합으로 구성되는 것이 일반적이다. 여기서, 메모리 뱅크가 위치하는 영역을 코어영역이라 하며, 메모리 뱅크에 데이터를 입/출력하기 위해서 구성된 영역을 페리영역이라 한다. 쓰기(write) 동작시 페리영역으로부터 전달되는 데이터는 코어영역 경계에 위치하는 라이트 드라이버(write driver)를 통해 코어영역 내부로 입력되고, 읽기(read) 동작시 출력할 데이터는 코어영역 경계에 위치하는 입출력 감지 증폭기를 통해 페리영역으로 출력된다. 그리고, 통상적으로 데이터 입출력 핀과 라이트 드라이버 및 입출력 감지 증폭기에 연결된 데이터 라인을 글로벌 입출력 라인(GIO : Global Input Output line)라 하며, 라이트 드라이버 및 입출력 감지 증폭기와 코어영역 내부와 연결되는 데이터 라인을 로컬 입출력 라인(LIO : Local Input Output line)라고 한다.
도 1은 일반적인 라이트 드라이버를 설명하기 위한 회로도이다.
도 1에는 제1 및 제2 구동제어신호(CTR_PD1, CTR_PD2)에 응답하여 로컬 입출력 라인(LIO, /LIO)을 풀업(pull-up)/풀다운(pull-down) 구동하기 위한 풀업/풀다운 구동부(100)와, 리셋신호(RST)에 응답하여 로컬 입출력 라인(LIO, /LIO)을 프리차징(precharging)하기 위한 프리차징부(120)가 도시되어 있다. 여기서, 제1 및 제2 구동제어신호(CTR_PD1, CTR_PD2)는 글로벌 입출력 라인(도면에 미도시)에 인가된 데이터에 따라 로컬 입출력 라인(LIO, /LIO)을 풀업/풀다운 구동하기 위한 신호이고, 리셋신호(RST)는 로컬 입출력 라인(LIO, /LIO)의 프리차징 동작시 활성화(enable)되는 신호이다.
일반적으로, 프리차징 동작은 라이트 드라이버의 쓰기 동작 이전에 수행되는 준비 과정으로 리셋신호(RST)가 활성화되어 로컬 입출력 라인(LIO, /LIO)이 코어전압단(VCORE)의 전압레벨(이하, "코어전압"이라 칭함.)로 프리차징되는 동안에 제1 및 제2 구동제어신호(CTR_PD1, CTR_PD2)는 예컨대, 논리'로우'(low)가 되어 풀업/풀다운 구동부(100)를 비활성화시킨다.
그리고, 라이트 드라이버의 쓰기 동작의 경우 리셋신호(RST)가 비활성화되고 글로벌 입출력 라인에 실린 데이터에 따라 풀업/풀다운 구동부(100)가 구동하게 된다. 설명의 편의를 위해서, 글로벌 입출력 라인에 인가된 데이터가 논리'로우'인 경우 제1 구동제어신호(CTR_PD1)가 논리'하이'(high)가 되고 제2 구동제어신호(CTR_PD2)가 논리'로우'가 된다고 가정하면, 정 로컬 입출력 라인(LIO)은 제1 구동제어신호(CTR_PD1)에 의해 접지전압단(VSS)의 전압레벨(이하, "접지전압"이라 칭함.)로 풀다운 구동되고 부 로컬 입출력 라인(/LIO1)은 제2 구동제어신호(CTR_PD2) 에 의해 코어전압으로 풀업 구동된다. 반대로, 글로벌 입출력 라인에 인가된 데이터가 논리'하이'인 경우 제1 구동제어신호(CTR_PD1)가 논리'로우'가 되고 제2 구동제어신호(CTR_PD2)가 논리'하이'가 된다고 가정하면, 정 로컬 입출력 라인(LIO)은 코어전압으로 풀업 구동되고 부 로컬 입출력 라인(/LIO)은 접지전압으로 풀다운 구동된다. 결국, 라이트 드라이버는 글로벌 입출력 라인에 인가된 데이터에 따라 코어전압을 이용하여 로컬 입출력 라인(LIO 또는 /LIO)을 구동하고, 그 데이터는 코어영역에 전달되어 셀 커패시터에 저장된다.
한편, 요즈음 반도체 메모리 소자는 집적화, 고속화에 발맞추어 저전력 소모에 대한 요구에 부응하여 발전하고 있으며, 저전력 소모의 일환으로 외부에서 공급하는 외부전압의 전압레벨을 점점 낮추고 있는 추세이다. 때문에, 외부전압을 다운 컨버팅(down converting)하여 생성하는 코어전압 역시 전압레벨이 낮아지게 되고, 이러한 상황에서 로컬 입출력 라인(LIO 또는 /LIO)을 구동하는 풀업/풀다운 구동부(100)의 구동력은 약해질 수 밖에 없다. 때문에, 글로벌 입출력 라인에 실린 데이터에 따라 글로벌 입출력 라인(LIO 또는 /LIO)을 구동할 때, 코어전압이 충분하지 않아 셀 커패시터에 예정된 전압레벨보다 낮은 전압레벨이 충전되는 문제점이 발생한다.
또한, DDR2 SDRAM의 경우 x16 데이터 옵션이 가능하며 4-비트 프리페치(prefetch) 방식을 사용하고 있다. 그래서, 반도체 메모리 소자 내에 데이터 옵션 16 × 프리페치 수 4인 64개의 라이트 드라이버를 구비한다. 때문에, 64개의 라이트 드라이버가 한꺼번에 풀업 구동을 하는 경우 코어전압이 충분하지 않게 된다. 결국, 상술한 바와 같은 문제점이 발생한다. 이는, 반도체 메모리 소자의 발전방향에 있어서 더욱 심각해 지는데, 예컨대, DDR3 SDARM의 경우 x16 데이터 옵션이 가능하고 8-비트 프리페치 방식을 사용함으로써 128개의 라이트 드라이버가 필요로 할 것이고 이러한 문제점은 더욱 심화 될 것이다.
상술한 바와 같이 셀 커패시터에 예정된 전압레벨보다 낮은 전압레벨이 충전되는 문제점이 발생할 수 있으며, 이러한 문제점은 메모리 셀에 저장된 데이터의 유실을 야기시킬 우려가 있고, 데이터가 유실이 되지 않더라도 셀 커패시터에 충전된 낮은 전압레벨로 인한 메모리 셀의 리플레쉬(refresh) 동작에 어려움을 줄 수 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 라이트 드라이버의 쓰기 동작시 코어전압의 부담을 줄이면서 보다 안정적이고 신뢰성 있게 동작하는 반도체 메모리 소자의 라이트 드라이버를 제공하는데 그 목적이 있다.
또한, 반도체 메모리 소자의 쓰기 동작시 글로벌 입출력 라인에 실린 데이터를 안정적인 전압레벨로 코어영역에 전달할 수 있도록 로컬 입출력 라인을 오버드라이빙해 주는 반도체 메모리 소자의 라이트 드라이버를 제공하는데 다른 목적이 있다.
또한, 반도체 메모리 소자의 쓰기 동작시 입력되는 데이터를 셀 커패시터에 안정적인 전압레벨로 충전시킬 수 있는 반도체 메모리 소자의 라이트 드라이버를 제공하는데 또 다른 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 일 측면에 따르면, 제1 데이터라인에 실린 데이터에 따라 제2 데이터라인을 풀업/풀다운 구동하기 위한 풀업/풀다운 구동수단; 상기 제2 데이터라인의 풀업 구간의 초기에 예정된 시간만큼 활성화되는 풀업 오버드라이빙 펄스를 생성하기 위한 펄스 생성수단; 및 상기 풀업 오버드라이빙 펄스에 응답하여 상기 풀업/풀다운 구동수단의 풀업 전압보다 높은 오버드라이빙 전압으로 상기 제2 데이터라인을 풀업 구동하기 위한 오버드라이빙 수단을 구비하는 반도체 메모리 소자의 라이트 드라이버가 제공된다.
상기 목적을 달성하기 위한 본 발명의 다른 일 측면에 따르면, 제1 데이터라인에 실린 데이터에 따라 제2 데이터라인을 풀업 구동하되, 상기 제2 데이터라인의 풀업 구동 구간의 초기에 예정된 시간만큼 상기 제2 데이터라인을 오버드라이빙하는 단계와, 상기 오버드라이빙 구간 이후의 구간에서 상기 제2 데이터라인을 노말드라이빙하는 단계를 포함하는 반도체 메모리 소자의 라이트 드라이버 구동 방법이 제공된다.
본 발명에서는 로컬 입출력 라인을 풀업 동작하는 구간의 초기에 예정된 시간만큼 외부전압으로 동일한 로컬 입출력 라인을 오버 드라이빙하기 위한 오버 드 라이빙부를 더 추가하였다. 본 발명에 따르면 쓰기 동작시 로컬 입출력 라인에 충분치 않게 공급된 전압에 따라 커패시터에 안정적인 전압레벨이 충전되지 못하는데서 기인하는 데이터 유실 현상 및 메모리 셀의 리플레쉬 동작을 개선할 수 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2는 본 발명의 제1 실시예에 따른 라이트 드라이버를 설명하기 위한 회로도이다.
도 2에는 제1 및 제2 구동제어신호(CTR_PD1, CTR_PD2)에 응답하여 로컬 입출력 라인(LIO, /LIO)을 풀업/풀다운 구동하기 위한 풀업/풀다운 구동부(200)와, 로컬 입출력 라인(LIO, /LIO)의 풀업 구간 초기에 예정된 시간만큼 활성화되는 풀업 오버드라이빙 펄스(PUL_OVD1, PUL_OVD2)를 생성하기 위한 펄스 생성부(240), 및 풀업 오버드라이빙 펄스(PUL_OVD1, PUL_OVD2)에 응답하여 로컬 입출력 라인(LIO, /LIO)을 외부전압단(VDD)의 전압레벨로 풀업 구동하기 위한 오버드라이빙부(260)를 구비한다. 본 명세서에서는 리셋신호(RST)에 응답하여 로컬 입출력 라인(LIO, /LIO)을 프리차징하기 위한 프리차징부(220)를 구비할 수 있다. 풀업/풀다운 구동부(200)와, 프리차징부(220)의 회로적인 구성은 본 발명에 속하는 기술분야에서 종사하는 자에게 자명하므로, 구체적인 설명은 생략하기로 한다.
여기서, 제1 및 제2 구동제어신호(CTR_PD1, CTR_PD2)는 글로벌 입출력 라인 (도면에 미도시)에 인가된 데이터에 따라 로컬 입출력 라인(LIO, /LIO)을 풀업/풀다운 구동하기 위한 신호이고, 리셋신호(RST)는 로컬 입출력 라인(LIO, /LIO)의 프리차징 동작시 활성화되는 신호이다. 일반적으로, 프리차징 동작은 라이트 드라이버의 쓰기 동작 이전에 수행되는 준비 과정으로 리셋신호(RST)가 활성화되어 로컬 입출력 라인(LIO, /LIO)이 코어전압단(VCORE)의 전압레벨로 프리차징되는 구간에서 제1 및 제2 구동제어신호(CTR_PD1, CTR_PD2)는 예컨대, 논리'로우'(low)가 되어 풀업/풀다운 구동부(200)를 비활성화시킨다.
이하, 풀업/풀다운 구동부(200)부터 간단하게 살펴보도록 한다.
풀업/풀다운 구동부(200)는 제1 및 제2 구동제어신호(CTR_PD1, CTR_PD2)에 응답하여 정 로컬 입출력 라인(LIO)을 풀업/풀다운 구동하기 위한 제1 드라이버(201)와, 제1 및 제2 구동제어신호(CTR_PD1, CTR_PD2)에 응답하여 부 로컬 입출력 라인(/LIO)을 풀업/풀다운 구동하기 위한 제2 드라이버(203)를 구비한다.
프리차징부(220)는 리셋신호(RST)에 응답하여 정/부 로컬 입출력 라인(LIO, /LIO)을 프리차징 하기 위한 3개의 PMOS 트랜지스터(PM1, PM2, PM3)를 구비한다.
펄스 생성부(240)는 글로벌 입출력 라인에 실린 데이터에 대응하는 신호에 응답하여 풀업 오버드라이빙 펄스(PUL_OVD1, PUL_OVD2)를 생성하기 위한 것으로, 쓰기 동작시점에 데이터에 대응하는 신호, 예컨대 제1 및 제2 구동제어신호(CTR_PD1, CTR_PD2)에 응답하여 예정된 시간만큼 활성화되는 풀업 오버드라이빙 펄스(PUL_OVD1, PUL_OVD2)를 생성할 수도 있다. 여기서, 풀업 오버드라이빙 펄스(PUL_OVD1, PUL_OVD2)는 글로벌 입출력 라인에 실린 데이터에 따라 두 신호 - 제 1 및 제2 풀업 오버드라이빙 펄스(PUL_OVD1, PUL_OVD2) - 중 어느 하나가 활성화되는 것이 바람직하다. 이에 대한 자세한 설명은 후술하기로 한다.
오버드라이빙부(260)는 제1 풀업 오버드라이빙 펄스(PUL_OVD1)에 응답하여 정 로컬 입출력 라인(LIO)을 풀업 구동하기 위한 제3 드라이버(261)와, 제2 풀업 오버드라이빙 펄스(PUL_OVD2)에 응답하여 부 로컬 입출력 라인(/LIO)을 풀업 구동하기 위한 제4 드라이버(263)를 구비한다. 여기서, 제3 드라이버(261)는 외부전압단(VDD)과 정 로컬 입출력 라인(LIO) 사이에 소스-드레인 연결되고 제1 풀업 오버드라이빙 펄스(PUL_OVD1)를 게이트 입력받는 제1 PMOS 트랜지스터(PM4)를 구비할 수 있고, 제4 드라이버(263)는 외부전압단(VDD)과 부 로컬 입출력 라인(/LIO) 사이에 소스-드레인 연결되고 제2 풀업 오버드라이빙 펄스(PUL_OVD2)를 게이트 입력받는 제2 PMOS 트랜지스터(PM5)를 구비할 수 있다.
그래서, 라이트 드라이버의 쓰기 동작의 경우 리셋신호(RST)가 비활성화되고 글로벌 입출력 라인에 실린 데이터에 따라 풀업/풀다운 구동부(200)와 오버드라이빙부(260)가 구동하게 된다. 설명의 편의를 위해서, 글로벌 입출력 라인에 인가된 데이터가 논리'로우'인 경우, 제1 구동제어신호(CTR_PD1)가 논리'하이'가 되고 제2 구동제어신호(CTR_PD2)가 논리'로우'가 된다고 가정하면, 정 로컬 입출력 라인(LIO)은 제1 드라이버(201)에 의해 접지전압으로 풀다운 구동되고 부 로컬 입출력 라인(/LIO1)은 제2 드라이버(203)에 의해 코어전압으로 풀업 구동된다. 또한, 제2 풀업 오버드라이빙 펄스(PUL_OVD2)는 풀업/풀다운 구동부(200)의 풀업 구간의 초기에 예정된 시간만큼 논리'로우'로 활성화되는 펄스(pulse) 신호가 되고 제1 풀 업 오버드라이빙 펄스(PUL_OVD1)는 논리'하이'로 비활성화되는 신호가 된다. 그래서, 제4 드라이버(263)가 활성화되어 부 로컬 입출력 라인(/LIO)을 풀업 구동한다. 즉, 제2 PMOS 트랜지스터(PM5)가 턴 온(turn on)되어 외부전압단(VDD)의 전압레벨(이하, "외부전압"이라 칭함.)로 부 로컬 입출력 라인(/LIO)을 풀업 구동한다.
반대로, 글로벌 입출력 라인에 인가된 데이터가 논리'하이'인 경우, 제2 구동제어신호(CTR_PD2)가 논리'하이'가 되고 제1 구동제어신호(CTR_PD1)가 논리'로우'가 된다고 가정하면, 부 로컬 입출력 라인(/LIO)은 제2 드라이버(203)에 의해 접지전압으로 풀다운 구동되고 정 로컬 입출력 라인(LIO)은 제1 드라이버(201)에 의해 코어전압로 풀업 구동된다. 또한, 제1 풀업 오버드라이빙 펄스(PUL_OVD1)는 풀업/풀다운 구동부(200)의 풀업 구간의 초기에 예정된 시간만큼 논리'로우'로 활성화되는 펄스신호가 되고 제2 풀업 오버드라이빙 펄스(PUL_OVD2)는 논리'하이'로 비활성화되는 신호가 된다. 그래서, 제3 드라이버(261)가 활성화되어 정 로컬 입출력 라인(LIO)을 풀업 구동한다. 즉, 제1 PMOS 트랜지스터(PM4)가 턴 온되어 외부전압으로 정 로컬 입출력 라인(LIO)을 풀업 구동한다.
다시 말하면, 제1 드라이버(201)의 풀업 구간의 초기에 예정된 시간만큼 제3 드라이버(261)가 구동하여 정 로컬 입출력 라인(LIO)을 오버드라이빙 해주고, 제2 드라이버(203)의 풀업 구간의 초기에 예정된 시간만큼 제4 드라이버(263)가 구동하여 부 로컬 입출력 라인(/LIO)을 오버드라이빙 해주게 된다.
도 3은 본 발명의 제2 실시예에 따른 라이트 드라이버를 설명하기 위한 회로도로서, 동일한 참조부호는 동일한 구성요소임을 나타낸다.
도 2와 도 3을 참조하면, 도 3은 도 2와 비교하여 오버드라이빙부(360)의 연결된 노드가 달라졌으며, 도 3의 오버드라이빙부(360)의 경우, 로컬 입출력 라인(LIO, /LIO)의 풀업 구간 초기에 예정된 시간만큼 풀업/풀다운 구동부(200)의 풀업 전원전압단인 코어전압단(VCORE)을 외부전압으로 구동하게 된다.
오버드라이빙부(360)는 제3 드라이버(261)와 동일한 역할을 하는 제5 드라이버(361)는 외부전압단(VDD)과 제1 드라이버(201)의 전원전압단 사이에 소스-드레인 연결되고 제1 풀업 오버드라이빙 펄스(PUL_OVD1)를 게이트 입력받는 제3 PMOS 트랜지스터(PM6)를 구비할 수 있고, 제4 드라이버(263)와 동일한 역할을 하는 제6 드라이버(363)는 외부전압단(VDD)과 제2 드라이버(203)의 전원전압단 사이에 소스-드레인 연결되고 제2 풀업 오버드라이빙 펄스(PUL_OVD2)를 게이트 입력받는 제4 PMOS 트랜지스터(PM7)를 구비할 수 있다. 이때, 제1 및 제2 풀 업 오버드라이빙 펄스(PUL_OVD1, PUL_OVD2)는 도 2의 그것과 동일한 신호가 될 수 있다. 도 3의 동작 설명은 본 발명에 속하는 기술분야에서 종사하는 자에게 자명하므로, 구체적인 설명은 생략하기로 한다.
도 4는 종래의 로컬 입출력 라인(LIO_OLD)과 본 발명의 따른 로컬 입출력 라인(LIO_NEW)의 전압레벨을 비교하여 설명하기 위한 타이밍도이다. 설명의 편의를 위해 프리차지 이후 쓰기 명령(WT)에 따라 정 로컬 입출력 라인(LIO)을 통해 논리'하이' 데이터가 코어영역으로 공급된다고 가정하여 설명한다.
도 4를 참조하면, 종래의 로컬 입출력 라인(LIO_OLD)의 전압레벨은 코어영역에 데이터를 공급할 때 낮아지게 된다. 그런데, 저전력 반도체 메모리 소자를 사용 하는 경우, 외부전압뿐만 아니고 코어전압 역시 낮아져서 코어영역에 충분한 전압을 공급하지 못하게 된다. 하지만 본 발명에 따른 로컬 입출력 라인(LIO_NEW)은 저전력 반도체 메모리 소자를 사용하는 경우에도 로컬 입출력 라인(LIO_NEW)이 오버드라이빙 되기 때문에 코어영역에 충분한 전압을 공급할 수 있게 된다. 결국, 셀 커패시터에 안정적인 전압레벨을 충전시켜 줄 수 있다.
상술한 바와 같이, 본 발명에 따른 반도체 메모리 소자의 라이트 드라이버는 글로벌 입출력 라인에 실린 데이터에 따라 해당하는 로컬 입출력 라인(LIO 또는 /LIO)을 풀업 구동하는데, 로컬 입출력 라인(LIO 또는 /LIO)의 풀업 구동 구간의 초기에 예정된 시간만큼 로컬 입출력 라인(LIO 또는 /LIO)은 오버 드라이빙되고, 이후 노말 드라이빙(nomal driving)된다. 여기서, 노말 드라이빙은 정/부 로컬 입출력 라인(LIO, /LIO)이 글로벌 입출력 라인에 실린 데이터에 따라 풀업/풀다운 구동하는 것을 의미하며, 오버 드라이빙은 오버드라이빙 펄스(PUL_OVD1와 PUL_OVD2 중 어느 하나)에 응답하여 정/부 로컬 입출력 라인 중 해당 라인을 풀업 구동하는 것을 의미한다. 그리고, 오버 드라이빙시에는 로컬 입출력 라인(LIO 또는 /LIO)은 외부전압으로 구동되며, 노말 드라이빙시에는 외부전압보다 낮은 전압레벨인 코어전압으로 구동된다. 결국, 로컬 입출력 라인(LIO_NEW)이 오버드라이빙 되기 때문에 코어영역에 충분한 전압을 공급할 수 있게 되어 셀 커패시터에 안정적인 전압레벨을 충전시켜 줄 수 있다.
또한, 다시 도 4에서 볼 수 있듯이 코어영역에 데이터를 공급한 이후 종래의 로컬 입출력 라인(LIO_OLD)의 전압레벨보다 본 발명의 따른 로컬 입출력 라 인(LIO_NEW)의 전압레벨이 높기 때문에, 다시 본래의 전압레벨 - 코어전압 - 로 돌아가는 회복 시간(recovery time)이 빨라지게 된다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
또한, 전술한 제2 실시예에서는 두개의 드라이버를 사용하여 각각의 코어전압단을 외부전압으로 예정된 시간만큼 구동하는 경우를 일예로 들어 설명하였으나, 본 발명은 쓰기 동작시 활성화되는 풀업 오버드라이빙 신호와 하나의 드라이버를 사용하여 하나의 코어전압단을 외부전압으로 예정된 시간만큼 구동하는 경우에도 적용할 수 있다.
상술한 본 발명은 코어전원의 급작스런 감소로 인한 반도체 메모리 소자의 불량을 막아줄 수 있고, 외부에서 입력되는 데이터를 코어영역에 안전한 전압레벨로 전해 줄 수 있으며, 메모리 셀에 저장된 데이터의 유실을 막아주는 한편, 메모리 셀의 리플레쉬 동작 특성을 개선시켜 주는 효과를 얻을 수 있다.

Claims (23)

  1. 제1 데이터라인에 실린 데이터에 따라 제2 데이터라인을 풀업/풀다운 구동하기 위한 풀업/풀다운 구동수단;
    상기 제2 데이터라인의 풀업 구간의 초기에 예정된 시간만큼 활성화되는 풀업 오버드라이빙 펄스를 생성하기 위한 펄스 생성수단; 및
    상기 풀업 오버드라이빙 펄스에 응답하여 상기 풀업/풀다운 구동수단의 풀업 전압보다 높은 오버드라이빙 전압으로 상기 제2 데이터라인을 풀업 구동하기 위한 오버드라이빙 수단
    을 구비하는 반도체 메모리 소자의 라이트 드라이버.
  2. 제1항에 있어서,
    상기 풀업/풀다운 구동수단은,
    상기 데이터에 따라 정 제2 데이터라인을 풀업/풀다운 구동하기 위한 제1 드라이버와,
    상기 데이터에 따라 부 제2 데이터라인을 풀업/풀다운 구동하기 위한 제2 드라이버를 구비하는 것을 특징으로 하는 반도체 메모리 소자의 라이트 드라이버.
  3. 제2항에 있어서,
    리셋신호에 응답하여 상기 정/부 제2 데이터라인을 프리차징하기 위한 프리차징수단을 더 구비하는 것을 특징으로 하는 반도체 메모리 소자의 라이트 드라이버.
  4. 제2항 또는 제3항에 있어서,
    상기 오버드라이빙 수단은,
    제1 풀업 오버드라이빙 펄스에 응답하여 상기 정 제2 데이터라인을 풀업 구동하기 위한 제3 드라이버와,
    제2 풀업 오버드라이빙 펄스에 응답하여 상기 부 제2 데이터라인을 풀업 구동하기 위한 제4 드라이버를 구비하는 것을 특징으로 하는 반도체 메모리 소자의 라이트 드라이버.
  5. 제4항에 있어서,
    상기 제3 드라이버는 상기 제1 드라이버의 풀업 구간의 초기에 상기 예정된 시간만큼 활성화되는 것을 특징으로 하는 반도체 메모리 소자의 라이트 드라이버.
  6. 제4항에 있어서,
    상기 제3 드라이버는,
    오버드라이빙 전압단과 상기 정 제2 데이터라인 사이에 소스-드레인 연결되고 상기 제1 풀업 오버드라이빙 펄스를 게이트 입력받는 제1 MOS 트랜지스터인 것을 특징으로 하는 반도체 메모리 소자의 라이트 드라이버.
  7. 제4항에 있어서,
    상기 제4 드라이버는 상기 제2 드라이버의 풀업 구간의 초기에 상기 예정된 시간만큼 활성화되는 것을 특징으로 하는 반도체 메모리 소자의 라이트 드라이버.
  8. 제4항에 있어서,
    상기 제4 드라이버는,
    오버드라이빙 전압단과 상기 부 제2 데이터라인 사이에 소스-드레인 연결되고 상기 제2 풀업 오버드라이빙 펄스를 게이트 입력받는 제2 MOS 트랜지스터인 것을 특징으로 하는 반도체 메모리 소자의 라이트 드라이버.
  9. 제1항 또는 제3항에 있어서,
    상기 펄스 생성수단은 상기 제1 데이터라인에 실린 데이터에 대응하는 신호에 응답하여 상기 풀업 오버드라이빙 펄스를 생성하는 것을 특징으로 하는 반도체 메모리 소자의 라이트 드라이버.
  10. 제4항에 있어서,
    상기 제1 데이터라인에 실린 데이터에 대응하여 상기 제1 및 제2 풀업 오버드라이빙 펄스 중 어느 하나가 활성화되는 것을 특징으로 하는 반도체 메모리 소자의 라이트 드라이버.
  11. 제1항 또는 제3항에 있어서,
    상기 오버드라이빙 전압은 외부전압인 것을 특징으로 하는 반도체 메모리 소자의 라이트 드라이버.
  12. 제2항 또는 제3항에 있어서,
    상기 오버드라이빙 수단은,
    상기 예정된 시간만큼 상기 풀업/풀다운 구동수단의 풀업전압단을 상기 오버드라이빙 전압으로 구동하는 것을 특징으로 하는 반도체 메모리 소자의 라이트 드 라이버,
  13. 제12항에 있어서,
    상기 오버드라이빙 수단은,
    제1 풀업 오버드라이빙 펄스에 응답하여 상기 제1 드라이버의 풀업전압단을 구동하기 위한 제5 드라이버와,
    제2 풀업 오버드라이빙 펄스에 응답하여 상기 제2 드라이버의 풀업전압단을 구동하기 위한 제6 드라이버를 구비하는 것을 특징으로 하는 반도체 메모리 소자의 라이트 드라이버.
  14. 제13항에 있어서,
    상기 제5 드라이버는,
    오버드라이빙 전압단과 상기 제1 드라이버의 풀업전압단 사이에 소스-드레인 연결되고 상기 제1 풀업 오버드라이빙 펄스를 게이트 입력받는 제3 MOS 트랜지스터인 것을 특징으로 하는 반도체 메모리 소자의 라이트 드라이버.
  15. 제13항에 있어서,
    상기 제6 드라이버는,
    오버드라이빙 전압단과 상기 제2 드라이버의 풀업전압단 사이에 소스-드레인 연결되고 상기 제2 풀업 오버드라이빙 펄스를 게이트 입력받는 제4 MOS 트랜지스터인 것을 특징으로 하는 반도체 메모리 소자의 라이트 드라이버.
  16. 제1 데이터라인에 실린 데이터에 따라 제2 데이터라인을 풀업 구동하되, 상기 제2 데이터라인의 풀업 구동 구간의 초기에 예정된 시간만큼 상기 제2 데이터라인을 오버드라이빙하는 단계와,
    상기 오버드라이빙 구간 이후의 구간에서 상기 제2 데이터라인을 노말드라이빙하는 단계
    를 포함하는 반도체 메모리 소자의 라이트 드라이버 구동 방법.
  17. 제16항에 있어서,
    상기 노말드라이빙하는 단계는,
    상기 제1 데이터라인에 실린 데이터에 따라 정 제2 데이터라인을 풀업/풀다운 구동하는 단계와,
    상기 제1 데이터라인에 실린 데이터에 따라 부 제2 데이터라인을 풀업/풀다눙 구동하기 단계를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 라이트 드 라이버 구동 방법.
  18. 제17항에 있어서,
    리셋신호에 응답하여 상기 정/부 제2 데이터라인을 프리차징하는 단계를 더 포함하는 것을 특징으로 하는 반도체 메모리 소자의 라이트 드라이버 구동 방법.
  19. 제17항 또는 제18항에 있어서,
    상기 오버드라이빙하는 단계는,
    상기 예정된 시간만큼 활성화되는 제1 풀업 오버드라이빙 펄스에 응답하여 상기 정 제2 데이터라인을 풀업 구동하는 단계와,
    상기 예정된 시간만큼 활성화되는 제2 풀업 오버드라이빙 펄스에 응답하여 상기 부 제2 데이터라인을 풀업 구동하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 라이트 드라이버 구동 방법.
  20. 제19항에 있어서,
    상기 제1 데이터라인에 실린 데이터에 대응하여 상기 제1 및 제2 풀업 오버드라이빙 펄스 중 어느 하나가 활성화되는 것을 특징으로 하는 반도체 메모리 소자 의 라이트 드라이버 구동 방법.
  21. 제16항 또는 제18항에 있어서,
    상기 오버드라이빙하는 단계는 오버드라이빙 전압으로 상기 제2 데이터라인을 구동하는 것을 특징으로 하는 반도체 메모리 소자의 라이트 드라이버 구동 방법.
  22. 제21항에 있어서,
    상기 오버드라이빙 전압은 외부전압인 것을 특징으로 하는 반도체 메모리 소자의 라이트 드라이버 구동 방법.
  23. 제21항에 있어서,
    상기 노말드라이빙하는 단계는 상기 오버드라이빙 전압보다 낮은 전압으로 상기 제2 데이터라인을 구동하는 것을 특징으로 하는 반도체 메모리 소자의 라이트 드라이버 구동 방법.
KR1020070023983A 2007-03-12 2007-03-12 반도체 메모리 소자의 라이트 드라이버 구동 방법 Ceased KR20080083432A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070023983A KR20080083432A (ko) 2007-03-12 2007-03-12 반도체 메모리 소자의 라이트 드라이버 구동 방법
US12/003,683 US20080225610A1 (en) 2007-03-12 2007-12-31 Write driver of semiconductor memory device and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070023983A KR20080083432A (ko) 2007-03-12 2007-03-12 반도체 메모리 소자의 라이트 드라이버 구동 방법

Publications (1)

Publication Number Publication Date
KR20080083432A true KR20080083432A (ko) 2008-09-18

Family

ID=39762500

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070023983A Ceased KR20080083432A (ko) 2007-03-12 2007-03-12 반도체 메모리 소자의 라이트 드라이버 구동 방법

Country Status (2)

Country Link
US (1) US20080225610A1 (ko)
KR (1) KR20080083432A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2255440A1 (en) * 2008-03-16 2010-12-01 Nxp B.V. Methods, circuits, systems and arrangements for undriven or driven pins
KR20150093389A (ko) * 2014-02-07 2015-08-18 에스케이하이닉스 주식회사 드라이버 및 그를 포함하는 반도체 메모리 장치
US11011238B2 (en) * 2018-06-28 2021-05-18 Taiwan Semiconductor Manufacturing Company, Ltd. Floating data line circuits and methods

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0729373A (ja) * 1993-07-08 1995-01-31 Mitsubishi Electric Corp 半導体記憶装置
JP2000173269A (ja) * 1998-12-08 2000-06-23 Mitsubishi Electric Corp 半導体記憶装置
US6058068A (en) * 1999-02-25 2000-05-02 Micron Technology, Inc. Write driver with locally generated reset pulse
KR100533696B1 (ko) * 2003-08-08 2005-12-05 삼성전자주식회사 반도체 장치 및 그 제어 방법
US7599243B2 (en) * 2005-09-28 2009-10-06 Hynix Semiconductor, Inc. Sense amplifier over driver control circuit and method for controlling sense amplifier of semiconductor device
US7505297B2 (en) * 2005-09-29 2009-03-17 Hynix Semiconductor, Inc. Semiconductor memory device
US7701786B2 (en) * 2005-09-29 2010-04-20 Hynix Semiconductor, Inc. Semiconductor memory device
US7573777B2 (en) * 2006-10-02 2009-08-11 Hynix Semiconductor Inc. Over driver control signal generator in semiconductor memory device
KR100869341B1 (ko) * 2007-04-02 2008-11-19 주식회사 하이닉스반도체 반도체 메모리 소자와 그의 구동 방법

Also Published As

Publication number Publication date
US20080225610A1 (en) 2008-09-18

Similar Documents

Publication Publication Date Title
US8804446B2 (en) Semiconductor device having equalizing circuit equalizing pair of bit lines
US7986578B2 (en) Low voltage sense amplifier and sensing method
US7379378B2 (en) Over driving control signal generator in semiconductor memory device
CN110610729A (zh) 用于在活动断电期间减少感测放大器泄漏电流的设备及方法
JP2011076696A (ja) 半導体メモリ装置及びビットライン感知増幅回路の駆動方法
US7586803B2 (en) Semiconductor memory device with reduced sense amplification time and operation method thereof
KR20160148346A (ko) 센스앰프 구동 장치 및 이를 포함하는 반도체 장치
KR20080065100A (ko) 반도체 메모리 소자와 그의 구동 방법
US6873559B2 (en) Method and apparatus for enhanced sensing of low voltage memory
KR20150017574A (ko) 센스앰프 구동 장치 및 이를 포함하는 반도체 장치
KR100896462B1 (ko) 쓰기드라이빙장치를 포함하는 반도체메모리소자
KR100402246B1 (ko) 반도체 메모리 소자 및 그의 쓰기 구동 방법
KR20080083432A (ko) 반도체 메모리 소자의 라이트 드라이버 구동 방법
KR100438237B1 (ko) 테스트 회로를 갖는 반도체 집적 회로
CN1728278B (zh) 半导体装置的操作方法以及该半导体装置
KR100406540B1 (ko) 반도체기억장치내 감지 증폭기의 오버 드라이빙 제어회로및 방법
US20110158019A1 (en) Semiconductor memory device and operation method thereof
KR20110011832A (ko) 센스앰프 장치 및 그 구동방법
KR100816729B1 (ko) 코어전압 생성 장치 및 그를 포함하는 반도체 메모리 장치
KR20050059790A (ko) 감지증폭기의 오버 드라이빙 제어회로
US20250140306A1 (en) Apparatuses and methods for controlling sense amplifier operation
JP2007207404A (ja) オーバードライブ書き込み方法、ライトアンプ電源生成回路及びこれらを備えた半導体記憶装置
KR100911900B1 (ko) 반도체 소자
KR20070069543A (ko) 반도체 메모리 소자 및 비트라인 감지증폭기 구동 방법
KR100743650B1 (ko) 반도체 메모리 장치의 비트 라인 감지 증폭기 및 비트 라인감지 증폭 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20070312

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20080229

Patent event code: PE09021S01D

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20080929

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20081205

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20080929

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

Patent event date: 20080229

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I