KR20050115775A - Flat panel display device - Google Patents
Flat panel display device Download PDFInfo
- Publication number
- KR20050115775A KR20050115775A KR1020040041186A KR20040041186A KR20050115775A KR 20050115775 A KR20050115775 A KR 20050115775A KR 1020040041186 A KR1020040041186 A KR 1020040041186A KR 20040041186 A KR20040041186 A KR 20040041186A KR 20050115775 A KR20050115775 A KR 20050115775A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- layer
- flat panel
- light emitting
- self
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/805—Electrodes
- H10K59/8051—Anodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
- H10K77/10—Substrates, e.g. flexible substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K2102/00—Constructional details relating to the organic devices covered by this subclass
- H10K2102/301—Details of OLEDs
- H10K2102/302—Details of OLEDs of OLED structures
- H10K2102/3023—Direction of light emission
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
본 발명은 개구율, 광취출율 및 광효율이 향상된 평판 표시장치를 위하여, 배면 기판과, 상기 배면 기판 상에 구비된 적어도 발광층을 갖는 복수개의 자발광 소자들 및 상기 각 자발광 소자마다 구비되는 적어도 하나 이상의 트랜지스터를 포함하고, 상기 트랜지스터와 연결되는 상기 자발광 소자의 제 1 전극과 상기 배면 기판 사이에 개재된 층의 개수가 2개 이하인 것을 특징으로 하는 평판 표시장치를 제공한다.The present invention provides a flat panel display having improved aperture ratio, light extraction rate and light efficiency, and includes a rear substrate, a plurality of self-luminous elements having at least a light emitting layer provided on the back substrate, and at least one provided for each of the self-luminous elements. A flat panel display device comprising the above transistors, wherein the number of layers interposed between the first electrode and the rear substrate of the self-emitting device connected to the transistors is two or less.
Description
본 발명은 평판 표시장치에 관한 것으로서, 더 상세하게는 개구율, 광취출율 및 광효율이 향상된 평판 표시장치에 관한 것이다.The present invention relates to a flat panel display, and more particularly, to a flat panel display having improved aperture ratio, light extraction rate, and light efficiency.
도 1은 각 화소마다 적어도 하나 이상의 트랜지스터(150)가 구비되고 상기 트랜지스터와 연결되는 전극(151)을 가지는 자발광 소자를 이용한 평판 표시장치의 일종인, 종래의 액티브 매트릭스형 전계 발광 소자를 이용한 평판 표시장치를 도시하는 단면도이다.1 illustrates a flat panel using a conventional active matrix type electroluminescent device, which is a type of flat panel display using a self-luminous device having at least one transistor 150 for each pixel and having an electrode 151 connected to the transistor. It is sectional drawing which shows a display apparatus.
도 1을 참조하면, 종래의 전계 발광 소자의 적어도 발광층을 포함하는 유기막(187)과 배면 기판(181) 간에는 버퍼층(182), 게이트 절연막(183), 층간 절연막(184), 제 1 보호막(185), 제 1 전극(161)이 개재된다. 따라서 상기와 같은 구조의 전계 발광 소자가 배면 발광형 전계 발광 소자인 경우, 상기 유기막(187)에서 발생한 광이 배면 기판(181)을 통해 외부로 취출되기 위해서는 상기와 같이 그 사이에 개재된 여러 층을 거쳐야만 하므로 각 층간에서의 반사 등에 의해 광취출율이 저하되게 되며, 또한 도 1에서 쉽게 알 수 있는 바와 같이 상기 발광부를 포함한 유기막(187)과 상기 배면 기판(181) 간의 거리가 멀어짐에 따라 개구율이 작아지게 되는 등, 광효율이 저하된다는 문제점이 있었다. Referring to FIG. 1, a buffer layer 182, a gate insulating layer 183, an interlayer insulating layer 184, and a first passivation layer may be disposed between an organic layer 187 including at least a light emitting layer and a rear substrate 181 of a conventional EL device. 185, and a first electrode 161 is interposed. Therefore, when the EL device having the structure described above is a bottom emission type EL device, the light emitted from the organic layer 187 may be extracted to the outside through the rear substrate 181 to be interposed therebetween. Since the light extraction rate is lowered due to reflection between the layers and the like, the distance between the organic layer 187 including the light emitting part and the rear substrate 181 is increased. Accordingly, there is a problem that the light efficiency is lowered, such as the opening ratio becomes smaller.
또한 도 1에 도시된 바와 같은 구조의 전계 발광 소자가 전면 발광형일 경우, 상기 트랜지스터(150) 및 그 상면의 제 1 보호막(185) 상에 발광부를 포함한 유기막(187) 등이 형성됨에 따라 전체 평판 표시장치의 두께(t1)가 두꺼워진다는 문제점이 있었다.In addition, when the electroluminescent device having the structure shown in FIG. 1 is a top emission type, the organic layer 187 including the light emitting part is formed on the transistor 150 and the first passivation layer 185 on the upper surface thereof. There is a problem that the thickness t1 of the flat panel display becomes thick.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 발광부와 배면 기판 사이에 개재된 층의 개수를 줄임으로써 개구율, 광취출율 및 광효율이 향상된 평판 표시장치를 제공하는 것을 목적으로 한다.Disclosure of Invention The present invention is to solve various problems including the above problems, and to provide a flat panel display device having an improved aperture ratio, light extraction rate, and light efficiency by reducing the number of layers interposed between the light emitting unit and the rear substrate. It is done.
상기와 같은 목적 및 그 밖의 여러 목적을 달성하기 위하여, 본 발명은, 배면 기판과, 상기 배면 기판 상에 구비된 적어도 발광층을 갖는 복수개의 자발광 소자들 및 상기 각 자발광 소자마다 구비되는 적어도 하나 이상의 트랜지스터를 포함하고, 상기 트랜지스터와 연결되는 상기 자발광 소자의 제 1 전극과 상기 배면 기판 사이에 개재된 층의 개수가 2개 이하인 것을 특징으로 하는 평판 표시장치를 제공한다. In order to achieve the above object and various other objects, the present invention provides a back substrate, a plurality of self-luminous elements having at least a light emitting layer provided on the back substrate, and at least one provided for each self-luminous element. A flat panel display device comprising the above transistors, wherein the number of layers interposed between the first electrode and the rear substrate of the self-emitting device connected to the transistors is two or less.
이러한 본 발명의 다른 특징에 의하면, 상기 제 1 전극이 상기 배면 기판 상에 구비되는 것으로 할 수 있다. According to such another feature of the present invention, the first electrode can be provided on the rear substrate.
본 발명의 또 다른 특징에 의하면, 상기 제 1 전극이 상기 트랜지스터의 반도체층과 동일 층상에 구비되는 것으로 할 수 있다.According to still another feature of the present invention, the first electrode can be provided on the same layer as the semiconductor layer of the transistor.
본 발명의 또 다른 특징에 의하면, 상기 제 1 전극과 상기 반도체층이 분리되어 있는 것으로 할 수 있다.According to still another feature of the present invention, the first electrode and the semiconductor layer can be separated.
본 발명의 또 다른 특징에 의하면, 상기 제 1 전극과 상기 배면 기판 사이에 게이트 절연막이 개재된 것으로 할 수 있다.According to still another feature of the present invention, a gate insulating film may be interposed between the first electrode and the rear substrate.
본 발명의 또 다른 특징에 의하면, 상기 평판 표시장치는 배면 발광형인 것으로 할 수 있다.According to still another feature of the present invention, the flat panel display may be a bottom emission type.
본 발명의 또 다른 특징에 의하면, 상기 자발광 소자는 전계 발광 소자인 것으로 할 수 있다.According to still another feature of the present invention, the self-luminous element can be an electroluminescent element.
본 발명의 또 다른 특징에 의하면, 상기 전계 발광 소자는 유기 전계 발광 소자인 것으로 할 수 있다.According to still another feature of the present invention, the electroluminescent element may be an organic electroluminescent element.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명의 바람직한 제 1 실시예에 따른 유기 전계 발광 소자를 도시하는 평면도이며, 도 3은 상기 실시예에 따른 액티브 매트릭스형 유기 전계 발광 표시장치의 화소부 또는 부화소부(이하 화소부)를 도 2의 P1 내지 P7 을 따라 취하여 도시한 단면도이다. FIG. 2 is a plan view illustrating an organic EL device according to a first exemplary embodiment of the present invention, and FIG. 3 is a pixel portion or a subpixel portion (hereinafter, referred to as a pixel portion) of an active matrix organic EL display device according to the embodiment. Is a cross-sectional view taken along P1 to P7 in FIG.
도 2 및 도 3을 참조하면, 각 화소부는 구동회로에 의하여 구동되는 제 1 박막 트랜지스터(210), 상기 제 1 박막 트랜지스터에 의해 구동되는 제 2 박막 트랜지스터(250), 및 상기 제 2 박막 트랜지스터에 의해 구동되는 표시부(260)를 구비한다.2 and 3, each pixel unit includes a first thin film transistor 210 driven by a driving circuit, a second thin film transistor 250 driven by the first thin film transistor, and a second thin film transistor. It is provided with a display unit 260 driven by.
상기 제 1 박막 트랜지스터(210)의 제 1 소스 전극(212)은 제 1 도선(220)에 의하여 구동 회로에 연결되고, 제 1 박막 트랜지스터의 제 1 게이트 전극(211)은 제 2 도선(230)에 의하여 구동 회로에 연결되며, 제 1 박막 트랜지스터의 제 1 드레인 전극(213)은 스토리지 커패시터(240)의 제 1 커패시터 전극(241) 및 제 2 박막 트랜지스터(250)의 제 2 게이트 전극(251)과 연결된다.The first source electrode 212 of the first thin film transistor 210 is connected to the driving circuit by the first conductive line 220, and the first gate electrode 211 of the first thin film transistor is the second conductive line 230. The first drain electrode 213 of the first thin film transistor is connected to the driving circuit by the first capacitor electrode 241 of the storage capacitor 240 and the second gate electrode 251 of the second thin film transistor 250. Connected with
상기와 같은 구성에 있어서, 상기 제 1 도선(220)이 데이터를 전송하는 데이터 라인(data line), 제 2 도선(230)이 스캔 라인(scan line)에 해당하는 것으로 할 수 있으며, 이 경우 제 1 트랜지스터(210)가 스위칭 트랜지스터(switching TR) 역할을, 제 2 트랜지스터(250)가 드라이빙 트랜지스터(driving TR) 역할을 하게 된다. 물론 상기 선택 구동 회로에 있어서 두개 이상의 트랜지스터를 사용할 수도 있다. 이하에서는 스위칭 트랜지스터와 드라이빙 트랜지스터 두개의 트랜지스터가 사용된 경우에 대해 설명하겠다.In the above configuration, it may be assumed that the first data line 220 transmits data and the second data line 230 corresponds to a scan line. The first transistor 210 serves as a switching transistor and the second transistor 250 serves as a driving TR. Of course, two or more transistors may be used in the selection driving circuit. Hereinafter, a case in which two transistors, a switching transistor and a driving transistor, are used will be described.
상기 스토리지 커패시터(240)의 제 2 커패시터 전극(242)과 제 2 박막 트랜지스터의 제 2 소스 전극(252)은 제 3 도선(270)과 연결되고, 제 2 박막 트랜지스터(250)의 제 2 드레인 전극(253)은 표시부(260)의 제 1 전극(261)과 연결된다. 도 3으로부터 알 수 있는 바와 같이, 표시부의 제 2 전극(262)은 상기 제 1 전극(261)과 소정의 간극을 두고 상기 제 1 전극(261)에 대향 배치되고, 상기 제 1 전극(261)과 상기 제 2 전극(262) 사이에는 적어도 발광층을 포함하는 유기막(287)이 배치된다.The second capacitor electrode 242 of the storage capacitor 240 and the second source electrode 252 of the second thin film transistor are connected to the third conductive line 270 and the second drain electrode of the second thin film transistor 250. 253 is connected to the first electrode 261 of the display unit 260. As can be seen from FIG. 3, the second electrode 262 of the display unit is disposed to face the first electrode 261 with a predetermined gap from the first electrode 261, and the first electrode 261 is disposed. An organic film 287 including at least a light emitting layer is disposed between the second electrode 262 and the second electrode 262.
참고적으로, 도 2에는 도 3에 도시되지 않은 제 1 도선(220), 제 1 소스 전극(212), 제 1 게이트 전극(211), 제 1 드레인 전극(213), 및 제 2 도선(230)이 도시되어 있고, 도 3에는 도 2에 도시되지 않은 구성요소, 즉 기판(281), 버퍼층(282), 게이트 절연막(283), 층간 절연막(284), 제 2 전극(262), 및 제 2 보호막(289)이 도시되어 있다. For reference, FIG. 2 illustrates a first conductive wire 220, a first source electrode 212, a first gate electrode 211, a first drain electrode 213, and a second conductive wire 230 not shown in FIG. 3. 3, components not shown in FIG. 2, namely, the substrate 281, the buffer layer 282, the gate insulating film 283, the interlayer insulating film 284, the second electrode 262, and the second electrode 262 are formed. 2 protective film 289 is shown.
구동회로에 의하여 제 1 게이트 전극(211)에 전압이 인가되면 제 1 소스 전극(212)과 제 1 드레인 전극(213)을 연결하는 반도체층(280)에 도전 채널이 형성되는데, 이 때 제 1 도선(220)에 의하여 제 1 소스 전극(212)에 전하가 공급되면 상기 전하가 제 1 드레인 전극(213)으로 이동된다. 상기 구동회로에 의하여 적어도 발광층을 포함하는 유기막(287)에서 발생하는 광량을 결정하는 전하량이 제 3 도선(270)에 공급되고, 상기 제 1 드레인 전극(213)에 의하여 제 2 게이트 전극(251)에 전하가 공급되면 제 2 소스 전극(252)의 전하가 제 2 드레인 전극(253)을 거쳐서 자발광 소자의 제 1 전극(261)으로 이동한다.When a voltage is applied to the first gate electrode 211 by the driving circuit, a conductive channel is formed in the semiconductor layer 280 connecting the first source electrode 212 and the first drain electrode 213. When charge is supplied to the first source electrode 212 by the conductive wire 220, the charge is transferred to the first drain electrode 213. The amount of charge that determines the amount of light generated in the organic layer 287 including at least the light emitting layer by the driving circuit is supplied to the third conductive line 270, and the second gate electrode 251 is provided by the first drain electrode 213. ), The charge of the second source electrode 252 is transferred to the first electrode 261 of the self-luminous element via the second drain electrode 253.
도 3을 참조하여 상기 화소부의 구체적인 구성에 대하여 설명한다. P1 내지 P2 에는 화소부의 표시부(260)가 도시되어 있고, P2 내지 P3 에는 제 2 박막 트랜지스터(250)가 도시되어 있으며, P3 내지 P7 에는 스토리지 커패시터(240)가 도시되어 있다.A detailed configuration of the pixel portion will be described with reference to FIG. 3. P1 through P2 show the display portion 260 of the pixel portion, P2 through P3 show the second thin film transistor 250, and P3 through P7 show the storage capacitor 240.
도 3에 도시된 기판(281) 상에는 필요에 따라 전면적으로 버퍼층(282)이 형성될 수 있고, 상기 버퍼층(282) 상에 제 2 박막 트랜지스터(250)가 구비되어 있으며, 상기 제 2 박막 트랜지스터(250)를 전면적으로 덮도록 제 1 보호막(285)이 형성되어 있다.A buffer layer 282 may be formed on the entire surface of the substrate 281 as illustrated in FIG. 3, and a second thin film transistor 250 is provided on the buffer layer 282. The first passivation layer 285 is formed to cover the entire surface 250.
한편 상기 제 2 박막 트랜지스터(250)의 층간 절연막(284), 게이트 절연막(283) 및 버퍼층(282)의 상기 제 2 드레인 전극(253)에 대응하는 부분에는 상기 제 2 드레인 전극(253)과 상기 반도체층(280)이 접촉되도록 하기 위해 형성된 제 1 콘택홀 외에 제 2 콘택홀이 구비되며, 상기 제 2 콘택홀을 통해 상기 제 2 드레인 전극(253)과 배면 기판(281) 상에 구비된 상기 제 1 전극(261)이 접촉된다. 상기 제 2 콘택홀은 상기 제 1 콘택홀 및 제 2 소스 전극(252)의 콘택홀을 형성할 때 동시에 형성될 수 있음은 물론이다. The second drain electrode 253 and the second drain electrode 253 and the interlayer insulating film 284, the gate insulating film 283, and the buffer layer 282 of the second thin film transistor 250 respectively correspond to the second drain electrode 253. In addition to the first contact hole formed to contact the semiconductor layer 280, a second contact hole is provided, and the second drain hole 253 and the rear substrate 281 are provided on the second contact hole. The first electrode 261 is in contact. Of course, the second contact hole may be simultaneously formed when forming the contact holes of the first contact hole and the second source electrode 252.
상기 제 1 전극(261) 상에는 적어도 발광층을 포함하는 유기막(287)이 형성된다. 그리고 상기 유기막(287) 상에는 제 2 전극(262)이 전면적으로 형성되며, 상기 제 2 전극(262) 상에는 필요에 따라서 제 2 보호막(289)이 형성될 수도 있다. 상기 유기막(287)은 저분자 유기물을 사용할 경우에는 정공 수송층, 발광층, 전자 수송층 등을 포함하는 다층의 막으로 구비될 수도 있으며, 이 경우 상기 정공 수송층 및 전자 수송층 등은 전면적으로 형성될 수도 있다. 상기 유기막(287)이 고분자 유기물로 이루어진 경우에는 홀 수송층 및 발광층으로 구비될 수도 있다.An organic layer 287 including at least a light emitting layer is formed on the first electrode 261. The second electrode 262 may be entirely formed on the organic layer 287, and a second passivation layer 289 may be formed on the second electrode 262 as necessary. When the low molecular weight organic material is used, the organic film 287 may be provided as a multilayer film including a hole transport layer, a light emitting layer, an electron transport layer, and the like. In this case, the hole transport layer and the electron transport layer may be formed entirely. When the organic layer 287 is made of a polymer organic material, the organic layer 287 may be provided as a hole transport layer and a light emitting layer.
상기 발광층을 형성하는 물질로서는, 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB), 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3)등과 같은 저분자 유기물 또는 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등과 같은 고분자 유기물이 이용되는데, 상기 제 1 전극 및 제 2 전극에 전하를 공급하면 홀(hole)과 전자가 결합함으로써 여기자(exiton)가 생성되고, 이 여기자가 여기상태에서 기저상태로 변화됨에 따라서 상기 발광층이 발광한다. 상기 발광층에는, 발광층이 적색의 빛을 발산하도록 하는 폴리(1,4-페닐렌비닐렌) 유도체, 나일 레드(Nile Red), 4-(디시아노메틸렌)-2-메틸-6-(줄로리딘-4-일-비닐)-4H-피란(DCM2), 2,3,7,8,12,13,17,18-옥타에틸,21H,23H-포르핀 플라티늄(II)(PEOEP), 4-(디사이노메틸렌)-2-터트부틸-6-(1,1,7,7-테트라메틸줄로리딜-9-에닐)-4H-피란 등, 발광층이 녹색의 빛을 발산하도록 하는 10-(2-벤조티아졸릴)-2,3,6,7-테트라하이드로-1,1,7,7-테트라메틸-1H,5H,11H-[1]벤조피라노[6,7,8-ij]퀴놀리진(C545T), 트리(8-하이드록시퀴놀라토)알루미늄(Alq3), 트리스(2-(2-피리딜페닐-C,N))이리듐(II)(Ir)ppy 등, 또는 발광층이 청색의 빛을 발산하도록 하는 플루오렌계 고분자, 스피로플루오렌계 고분자, 디카바졸 스틸벤(DCS)(일명, "비스[카바졸-(9)]-스틸벤"이라고도 함)과 같은 카바졸계 저분자, 4,4'-비스(2,2'-디페닐에텐-1-일)비페닐{4,4'-Bis(2,2'-diphenylethen-1-yl)biphenyl}(DPBVi) N,N'-비스(나프탈렌-1-일)-N,N-비스(페닐)벤지딘{N,N'-Bis(naphthalene-1-yl)-N,N'-bis(phenyl)benzidine}(α-NPD) 등이 포함될 수 있다.Examples of the material for forming the light emitting layer include phthalocyanine (CuPc: copper phthalocyanine), N, N-di (naphthalen-1-yl) -N, N'-diphenyl-benzidine (N, N'-Di (naphthalene-1- Low molecular organic materials such as yl) -N, N'-diphenyl-benzidine (NPB), tris-8-hydroxyquinoline aluminum (Alq3), or poly-phenylenevinylene (PPV) -based and polyfluorene A polymer organic material such as a (polyfluorene) -based or the like is used, and when an electric charge is supplied to the first electrode and the second electrode, an exciton is generated by combining holes and electrons, and this exciton is in a ground state in an excited state. The light emitting layer emits light as it changes to. The light emitting layer includes a poly (1,4-phenylenevinylene) derivative, nile red, and 4- (dicyanomethylene) -2-methyl-6- (Juloli), which causes the light emitting layer to emit red light. Din-4-yl-vinyl) -4H-pyran (DCM2), 2,3,7,8,12,13,17,18-octaethyl, 21H, 23H-phosphine platinum (II) (PEOEP), 4 10, which allows the light emitting layer to emit green light, such as (dicymethylene) -2-tertbutyl-6- (1,1,7,7-tetramethylzololidyl-9-enyl) -4H-pyran -(2-benzothiazolyl) -2,3,6,7-tetrahydro-1,1,7,7-tetramethyl-1H, 5H, 11H- [1] benzopyrano [6,7,8- ij] quinolizine (C545T), tri (8-hydroxyquinolato) aluminum (Alq3), tris (2- (2-pyridylphenyl-C, N)) iridium (II) (Ir) ppy, and the like, Or fluorene-based polymers, spirofluorene-based polymers, or dicarbazole stilbenes (DCS) (also called "bis [carbazole- (9)]-stilbenes), which cause the light emitting layer to emit blue light. Carbazole low molecular weight, 4,4'-bis (2,2'-diphenylethen-1-yl ) Biphenyl {4,4'-Bis (2,2'-diphenylethen-1-yl) biphenyl} (DPBVi) N, N'-bis (naphthalen-1-yl) -N, N-bis (phenyl) benzidine {N, N'-Bis (naphthalene-1-yl) -N, N'-bis (phenyl) benzidine} (α-NPD) and the like.
상술한 바와 같이 상기 유기막(287) 중의 발광층의 상하부에 전하를 원활하게 주입하게 하는 성분으로 형성된 전하 주입층(electric charge injection layer) 및/또는 전하를 원활하게 전달하는 전하 수송층(electric charge transfer layer)이 구비될 수 있다. 상기 전하 주입층은 전자 주입층(EIL, electron injection layer)과 홀 주입층(HIL, hole injection layer)으로 구분될 수 있고, 전하 수송층은 전자 수송층(ETL, electron transfer layer)과 홀 수송층(HTL, hole transfer layer)으로 구분될 수 있다. 상기 전자 주입층은 리튬 플로라이드, 칼슘, 바륨 등으로 형성될 수 있다.As described above, an electric charge injection layer formed of a component for smoothly injecting charges into upper and lower portions of the light emitting layer in the organic layer 287 and / or an electric charge transfer layer for smoothly transferring charges. ) May be provided. The charge injection layer may be classified into an electron injection layer (EIL) and a hole injection layer (HIL), and the charge transport layer may be an electron transport layer (ETL) and a hole transport layer (HTL). hole transfer layer). The electron injection layer may be formed of lithium fluoride, calcium, barium, or the like.
상기 홀 주입층은 CuPc 또는 스타버스트(Starburst)형 아민류인 TCTA, m-MTDATA, m-MTDAPB 등으로 형성될 수 있고, 홀 수송층은 N,N'-비스(3-메틸페닐)-N,N'-디페닐-[1,1-비페닐]-4,4'-디아민(TPD), N,N'-디(나프탈렌-1-일)-N,N'-디페닐벤지딘,N,N'-디(naphthalene-1-yl)-N,N'-diphenyl- benxidine: α-NPD) 등으로 형성될 수 있으며, 상기 전자 주입층은 LiF, NaCl, CsF, Li2O, BaO 등으로, 전자 수송층은 A옥사졸계 화합물, 이소옥사졸계 화합물, 트리아졸계 화합물, 이소티아졸(isothiazole)계 화합물, 옥사디아졸계 화합물, 티아다아졸(thiadiazole)계 화합물, 페릴렌(perylene)계 화합물, 알루미늄 착물(예: Alq3(트리스(8-퀴놀리놀라토)-알루미늄(tris(8-quinolinolato)-aluminium) BAlq, SAlq, Almq3, 갈륨 착물(예: Gaq'2OPiv, Gaq'2OAc, 2(Gaq'2)) 등으로 형성될 수 있다.The hole injection layer may be formed of CuPc or Starburst type amines such as TCTA, m-MTDATA, m-MTDAPB, and the hole transport layer is N, N'-bis (3-methylphenyl) -N, N ' -Diphenyl- [1,1-biphenyl] -4,4'-diamine (TPD), N, N'-di (naphthalen-1-yl) -N, N'-diphenylbenzidine, N, N ' -Di (naphthalene-1-yl) -N, N'-diphenyl-benxidine (α-NPD) and the like, the electron injection layer is LiF, NaCl, CsF, Li 2 O, BaO, etc. The transport layer is an A oxazole compound, an isoxazole compound, a triazole compound, an isothiazole compound, an oxadiazole compound, a thiadiazole compound, a perylene compound, an aluminum complex ( Examples: Alq3 (tris (8-quinolinolato) -aluminum) BAlq, SAlq, Almq3, gallium complexes (e.g. Gaq'2OPiv, Gaq'2OAc, 2 (Gaq'2) ) And the like.
한편, 상술한 바와 같은 구조의 전계 발광소자가 배면 발광형인 경우에는 상기 기판(281), 버퍼층(282), 게이트 절연막(283), 층간 절연막(284), 제 1 보호막(285) 및 제 1 전극(261)이 투명한 소재로 형성되고, 제 2 전극(262)은 리튬(Li), 마그네슘(Mg), 알루미늄(Al), 알루미늄-리듐(Al-Li), 칼슘(Ca), 마그네슘-인듐(Mg-In), 마그네슘-은(Mg-Ag)등과 같은 금속 소재로 형성된다. 전계 발광소자가 전면 발광형인 경우에는 상기 제 1 전극(261)이 광반사율이 좋은 금속 소재로 형성되고, 제 2 전극(262) 및 제 2 보호막(289)이 투명한 소재로 형성될 수 있다. 본 발명에 따른 전계 발광소자는 배면 발광형일 수도 있고 전면 발광형일 수도 있는 등, 전계 발광 소자에서 생성된 빛은 제 1 전극 및 제 2 전극 중 적어도 어느 한 방향을 통하여 출사될 수 있다. 상기 제 1 전극 또는 제 2 전극이 투명한 경우, 그 전극은 ITO 등으로 형성될 수 있다.On the other hand, when the EL device having the structure described above is a bottom emission type, the substrate 281, the buffer layer 282, the gate insulating film 283, the interlayer insulating film 284, the first passivation film 285, and the first electrode 261 is formed of a transparent material, and the second electrode 262 is formed of lithium (Li), magnesium (Mg), aluminum (Al), aluminum-lidium (Al-Li), calcium (Ca), magnesium-indium ( Mg-In) and magnesium-silver (Mg-Ag). When the EL device is a top emission type, the first electrode 261 may be formed of a metal material having good light reflectivity, and the second electrode 262 and the second passivation layer 289 may be formed of a transparent material. The EL device according to the present invention may be a bottom emission type or a top emission type, and the light generated from the EL device may be emitted through at least one of the first electrode and the second electrode. When the first electrode or the second electrode is transparent, the electrode may be formed of ITO or the like.
마지막으로 스토리지 커패시터(240)는 하측 전극(241)과 상측 전극(242)을 구비하는데, 하측 전극(241)은 제 2 게이트 전극(251)과 일체로 형성될 수 있고, 상측 전극(242)은 제 2 소스 전극(252)과 일체로 형성될 수 있다. 스토리지 커패시터(240)는 제 1 전극(261)에의 전류를 유지하거나 또는 구동속도를 향상시키는 기능을 한다.Finally, the storage capacitor 240 includes a lower electrode 241 and an upper electrode 242. The lower electrode 241 may be integrally formed with the second gate electrode 251, and the upper electrode 242 may be It may be integrally formed with the second source electrode 252. The storage capacitor 240 functions to maintain current to the first electrode 261 or to improve driving speed.
상술한 바와 같은 구조에 있어서, 상기 제 1 전극(261) 및 발광부를 포함하는 유기막(287)이 배면 기판(281) 상에 구비됨으로써, 배면 발광형의 경우에는 발광부가 포함되는 유기막(287)과 배면 기판(281) 사이에 개재된 계면이 상기 유기막(287)과 상기 제 1 전극(261), 상기 제 1 전극(261)과 상기 배면 기판(281)으로 그 개수를 줄여 반사 등을 줄임으로써 광취출율을 증가시킬 수 있으며, 또한 도 1에 도시된 종래의 구조에 비해 발광부를 더 넓게 형성할 수 있는 등 개구율을 높일 수 있게 된다. 또한 배면 발광형 및 전면 발광형 여부를 불문하고 도 1에 도시된 바와 같은 종래의 소자의 두께(t1)보다 본 실시예에 따른 소자의 두께(t2)를 줄임으로써 더욱 얇은 평판 표시장치를 구현할 수 있게 된다. In the structure as described above, the organic film 287 including the first electrode 261 and the light emitting portion is provided on the back substrate 281, so that in the case of the bottom emission type, the organic film 287 including the light emitting portion. ) And an interface between the back substrate 281 and the organic layer 287, the first electrode 261, the first electrode 261, and the back substrate 281 reduces the number of reflections, and the like. By reducing the light extraction rate can be increased, it is also possible to increase the aperture ratio, such as to form a wider light emitting portion than the conventional structure shown in FIG. In addition, a thinner flat panel display device can be realized by reducing the thickness t2 of the device according to the present embodiment, regardless of the thickness t1 of the conventional device as shown in FIG. Will be.
상술한 바와 같은 제 1 실시예에서는 유기 전계 발광 소자를 그 실시예로서 설명하였으나 상기와 같은 유기 전계 발광 소자에 본 발명이 한정되는 것은 아니며, 무기 전계 발광 소자 및 그 외에도 적어도 하나 이상의 트랜지스터가 구비되고 상기 트랜지스터와 연결되는 전극을 가지는 자발광 소자를 이용한 모든 평판 표시장치에 적용될 수 있음은 자명하다. 이하 편의상 상술한 제 1 실시예와 같은 유기 전계 발광 표시장치를 기준으로 설명한다. In the first embodiment as described above, the organic electroluminescent device has been described as an embodiment thereof, but the present invention is not limited to the organic electroluminescent device as described above, and the inorganic electroluminescent device and at least one or more transistors are provided. Obviously, the present invention can be applied to any flat panel display device using a self-light emitting device having an electrode connected to the transistor. For convenience, a description will be given of the organic electroluminescent display device as the first embodiment described above.
도 4는 본 발명의 바람직한 제 2 실시예에 따른 표시 소자가 유기 전계 발광 소자인 경우의 평판 표시장치를 도시한 단면도이다. 4 is a cross-sectional view of a flat panel display when the display device according to the second exemplary embodiment of the present invention is an organic electroluminescent device.
도 4를 참조하면, 표시부(360)를 구성하는 제 1 전극(361)이 제 2 박막 트랜지스터(350)의 반도체층(380)과 동일 층상에 위치하는 경우로서, 특히 도 4의 경우에는 배면 기판(381) 상에 구비된 버퍼층(382) 상에 구비된 경우이다. 상기 제 1 전극(361)을 비롯하여 유기막(387)의 위치가 다른 것 외의 구성요소는 상기 제 1 실시예에 따른 유기 전계 발광 소자의 구성에서 설명한 바와 동일하다.Referring to FIG. 4, the first electrode 361 constituting the display unit 360 is positioned on the same layer as the semiconductor layer 380 of the second thin film transistor 350. In particular, in the case of FIG. This is the case provided on the buffer layer 382 provided on the 381. The components other than the positions of the organic layer 387 including the first electrode 361 are the same as those described in the configuration of the organic EL device according to the first embodiment.
본 실시예에서는 상기 제 1 전극(361) 및 발광부를 포함하는 유기막(387)이 제 2 박막 트랜지스터(350)의 반도체층(380)과 동일 층 상에 구비됨으로써, 배면 발광형의 경우에는 상기 발광부가 포함되는 유기막(387)과 상기 배면 기판(381) 사이에 개재된 계면이 상기 유기막(387)과 상기 제 1 전극(361), 상기 제 1 전극(361)과 상기 버퍼층(382), 상기 버퍼층(382)과 상기 배면 기판(381)으로 그 개수를 줄여 반사 등을 줄임으로써 광취출율을 증가시킬 수 있으며, 또한 도 1에 도시된 종래의 구조에 비해 발광부를 더 넓게 형성할 수 있는 등 개구율을 높일 수 있게 된다. 또한 배면 발광형 및 전면 발광형 여부를 불문하고 도 1에 도시된 바와 같은 종래의 소자의 두께(t1)보다 본 실시예에 따른 소자의 두께(t3)를 줄임으로써 더욱 얇은 평판 표시장치를 구현할 수 있게 된다. In the present exemplary embodiment, the organic layer 387 including the first electrode 361 and the light emitting unit is provided on the same layer as the semiconductor layer 380 of the second thin film transistor 350. An interface between the organic layer 387 including the light emitting unit and the rear substrate 381 is interposed between the organic layer 387, the first electrode 361, the first electrode 361, and the buffer layer 382. In addition, the light extraction rate may be increased by reducing the number of the buffer layer 382 and the back substrate 381 to reduce reflection, etc., and may also form a light emitting part more widely than the conventional structure shown in FIG. 1. The opening ratio can be raised. In addition, a thinner flat panel display device can be realized by reducing the thickness t3 of the device according to the present embodiment, regardless of the thickness t1 of the conventional device as shown in FIG. Will be.
이 경우 상기 제 1 전극(361)과 상기 반도체층(380)이 제 2 드레인 전극(353)에 의해 연결되는 바, 상기 제 1 전극(361)과 상기 반도체층(380)을 직접 접촉하게 하는 방법도 생각할 수 있다. 그러나 배면 발광형의 경우 상기 제 1 전극(361)은 ITO 등으로 구성되는 바, ITO와 Si의 접촉은 저항이 매우 높아 박막 트랜지스터에 적용되기 힘들다. 즉 ITO와 Si 간의 매우 높은 쇼트키 배리어(Schottky barrier)와 ITO 증착 중이나 증착 후에 Si 표면의 산화로 인한 SiO2의 형성이 높은 접촉저항을 유발시키게 된다. 따라서 도 4에 도시된 바와 같이 콘택홀들을 통해 제 2 드레인 전극(353)을 이용하여 상기 제 1 전극(361)과 상기 반도체층(380)을 접촉시켜야 하고 상기 제 1 전극(361)과 상기 반도체층(380)이 분리되어 있어야 하며, 직접 접촉되어서는 안된다. 이 경우 공정의 편의상 도 4에 도시된 바와 같은 형태의 제 2 드레인 전극(353)을 구비할 수도 있으며 이 외에도 다양한 형태의 제 2 드레인 전극(353)을 통해 상기 제 1 전극(361)과 상기 반도체층(380)이 연결될 수 있음은 자명하다.In this case, since the first electrode 361 and the semiconductor layer 380 are connected by the second drain electrode 353, a method of directly contacting the first electrode 361 and the semiconductor layer 380. You can also think. However, in the case of the bottom emission type, since the first electrode 361 is made of ITO or the like, the contact between ITO and Si is very high and thus difficult to be applied to the thin film transistor. That is, a very high Schottky barrier between ITO and Si and the formation of SiO 2 due to oxidation of the Si surface during or after ITO deposition causes high contact resistance. Therefore, as shown in FIG. 4, the first electrode 361 and the semiconductor layer 380 must be contacted using the second drain electrode 353 through the contact holes, and the first electrode 361 and the semiconductor are in contact with each other. Layer 380 should be separated and not in direct contact. In this case, a second drain electrode 353 having a shape as shown in FIG. 4 may be provided for convenience of the process. In addition, the first electrode 361 and the semiconductor may be provided through various types of second drain electrodes 353. It is apparent that the layers 380 can be connected.
도 5는 본 발명의 바람직한 제 3 실시예에 따른 유기 전계 발광 소자를 도시하는 단면도이다. 5 is a cross-sectional view showing an organic EL device according to a third preferred embodiment of the present invention.
본 실시예에서는 표시부(460)의 제 1 전극(461)이 게이트 절연막(483) 상에 구비된 것 외에는 상기 실시예들에서 설명한 구조와 동일하다. 본 실시예에서도 도 5에 도시된 바와 같은 구조를 취함으로써 개구율, 광취출율, 광효율 등을 높일 수 있으며 표시 소자의 두께(t4)를 줄일 수도 있다.In the present exemplary embodiment, the first electrode 461 of the display unit 460 has the same structure as described in the above embodiments except that the first electrode 461 is provided on the gate insulating film 483. Also in this embodiment, the structure as shown in FIG. 5 can increase aperture ratio, light extraction rate, light efficiency, etc., and can also reduce the thickness t4 of the display element.
상술한 바와 같이, 상기 실시예들에서는 유기 전계 발광 소자를 그 실시예로서 설명하였으나 상기와 같은 유기 전계 발광 소자에 본 발명이 한정되는 것은 아니다. 예컨대, 무기 전계 발광 소자 및 그 외에도 적어도 하나 이상의 트랜지스터가 구비되고 상기 트랜지스터와 연결되는 전극을 가지는 자발광 소자를 이용한 모든 평판 표시장치에 적용될 수 있음은 자명하다.As described above, in the above embodiments, the organic electroluminescent device has been described as the embodiment, but the present invention is not limited to the above organic electroluminescent device. For example, it is apparent that the present invention can be applied to all flat panel display devices using an inorganic electroluminescent device and other self-light emitting devices having at least one transistor and connected to the transistor.
상기한 바와 같이 이루어진 본 발명의 평판 표시장치에 따르면, 다음과 같은 효과를 얻을 수 있다.According to the flat panel display of the present invention made as described above, the following effects can be obtained.
첫째, 표시부의 위치를 배면 기판에 더 가까이 위치하도록 함으로써 평판 표시장치의 두께를 줄여 더욱 박형으로 제작할 수 있다.First, the thickness of the flat panel display device can be reduced by making the position of the display unit closer to the rear substrate.
둘째, 배면 발광형의 경우, 발광부와 배면 기판 사이에 개재된 층의 개수를 줄임으로써 각 계면에서의 반사 등을 줄임으로써 광취출율을 높일 수 있다.Second, in the case of the bottom emission type, by reducing the number of layers interposed between the light emitting portion and the back substrate, the light extraction rate can be increased by reducing the reflection at each interface.
셋째, 발광부를 배면 기판에 더 가까이 위치하도록 함으로써 기존의 표시장치보다 개구율을 높일 수 있다.Third, the light emitting part may be located closer to the rear substrate, thereby increasing the aperture ratio than the conventional display device.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.Although the present invention has been described with reference to the embodiments shown in the drawings, these are merely exemplary, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.
도 1은 종래의 액티브 매트릭스형 전계 발광 소자를 도시하는 단면도.1 is a cross-sectional view showing a conventional active matrix type electroluminescent device.
도 2는 본 발명의 바람직한 일 실시예에 따른 전계 발광 소자를 도시하는 평면도.2 is a plan view showing an electroluminescent device according to a preferred embodiment of the present invention.
도 3은 상기 실시예에 따른 액티브 매트릭스형 전계 발광 표시장치의 부화소부를 도 2의 P1 내지 P7 을 따라 취하여 도시한 단면도.3 is a cross-sectional view of a subpixel unit of the active matrix type electroluminescent display according to the embodiment taken along P1 to P7 of FIG.
도 4는 본 발명의 바람직한 또 다른 일 실시예에 따른 전계 발광 소자를 도시하는 단면도.4 is a cross-sectional view showing an electroluminescent device according to another preferred embodiment of the present invention.
도 5는 본 발명의 바람직한 또 다른 일 실시예에 따른 전계 발광 소자를 도시하는 단면도.5 is a cross-sectional view showing an electroluminescent device according to another preferred embodiment of the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
210 : 제 1 박막 트랜지스터 211 : 제 1 게이트 전극210: first thin film transistor 211: first gate electrode
212 : 제 1 소스 전극 213 : 제 1 드레인 전극212: first source electrode 213: first drain electrode
220 : 제 1 도선 230 : 제 2 도선220: first conductor 230: second conductor
240 : 스토리지 커패시터 240: storage capacitor
150, 250, 350, 450 : 제 2 박막 트랜지스터150, 250, 350, 450: second thin film transistor
151, 251, 351, 451 : 제 2 게이트 전극 151, 251, 351, 451: second gate electrode
152, 252, 352, 452 : 제 2 소스 전극152, 252, 352, 452: second source electrode
153, 253, 353, 453 : 제 2 드레인 전극 160, 260, 360, 460 : 표시부153, 253, 353, and 453: second drain electrodes 160, 260, 360, and 460: display unit
161, 261, 361, 461 : 제 1 전극 162, 262, 362, 462 : 제 2 전극161, 261, 361, 461: first electrode 162, 262, 362, 462: second electrode
270 : 제 3 도선 180, 280, 380, 480 : 반도체층270: third conductive wire 180, 280, 380, 480: semiconductor layer
181, 281, 381, 481 : 기판 182, 282, 382, 482 : 버퍼층181, 281, 381, 481: substrate 182, 282, 382, 482: buffer layer
183, 283, 383, 483 : 게이트 절연막 184, 284, 384, 484 : 층간 절연막183, 283, 383, 483: gate insulating film 184, 284, 384, 484: interlayer insulating film
185, 285, 385, 485 : 제 1 보호막 186, 286, 386, 486 : 평탄화층185, 285, 385, 485: first passivation layer 186, 286, 386, 486: planarization layer
187, 287, 387, 487 : 발광부 189, 289, 389, 489 : 제 2 보호막187, 287, 387, 487: light emitting portions 189, 289, 389, 489: second protective film
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040041186A KR100573153B1 (en) | 2004-06-05 | 2004-06-05 | Flat panel display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040041186A KR100573153B1 (en) | 2004-06-05 | 2004-06-05 | Flat panel display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050115775A true KR20050115775A (en) | 2005-12-08 |
| KR100573153B1 KR100573153B1 (en) | 2006-04-24 |
Family
ID=37289645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040041186A Expired - Fee Related KR100573153B1 (en) | 2004-06-05 | 2004-06-05 | Flat panel display |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100573153B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7884542B2 (en) | 2006-12-26 | 2011-02-08 | Samsung Electronics Co., Ltd. | Organic display device with wall including an opening and a contact hole |
-
2004
- 2004-06-05 KR KR1020040041186A patent/KR100573153B1/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7884542B2 (en) | 2006-12-26 | 2011-02-08 | Samsung Electronics Co., Ltd. | Organic display device with wall including an opening and a contact hole |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100573153B1 (en) | 2006-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102085320B1 (en) | Organic light emitting display apparatus | |
| CN101771071B (en) | Organic light emitting apparatus | |
| US9570534B2 (en) | Organic light emitting diode display | |
| CN100470873C (en) | Light emitting device | |
| US6967436B2 (en) | Matrix-type triode organic electroluminescent display | |
| KR102594014B1 (en) | Organic light emitting diode and display device having the same | |
| KR100544138B1 (en) | Active Matrix Organic Light Emitting Diode | |
| US9768235B2 (en) | Organic light emitting display device | |
| KR20170113867A (en) | Organic light emitting display device | |
| US11251391B2 (en) | Light emitting diode and electroluminescent display device including the same | |
| TW201432901A (en) | Organic light emitting display and method of manufacturing same | |
| US8895156B2 (en) | Organic light emitting diode and organic light emitting display having the same | |
| KR102695219B1 (en) | Organic Light Emitting Diode Display Device | |
| KR100386825B1 (en) | Organic electroluminescence display device | |
| US20070269916A1 (en) | Organic light emitting diode display and manufacturing method | |
| CN1731904B (en) | Thin film transistor and flat panel display device comprising same | |
| KR100581901B1 (en) | Active Matrix Organic Light Emitting Diode | |
| US7897270B2 (en) | Organic light emitting diode display and manufacturing method thereof | |
| TWI654784B (en) | Organic light emitting diode display and manufacturing method thereof | |
| KR100573153B1 (en) | Flat panel display | |
| KR100751357B1 (en) | Organic light emitting device and flat panel display device having the same | |
| KR100964235B1 (en) | An organic light emitting device | |
| KR20060001350A (en) | A thin film transistor, a method of manufacturing the thin film transistor, and a flat panel display device having the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
| PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
| R17-X000 | Change to representative recorded |
St.27 status event code: A-3-3-R10-R17-oth-X000 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
St.27 status event code: A-1-2-D10-D21-exm-PE0902 |
|
| P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
| P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
| PR1002 | Payment of registration fee |
Fee payment year number: 1 St.27 status event code: A-2-2-U10-U11-oth-PR1002 |
|
| PG1601 | Publication of registration |
St.27 status event code: A-4-4-Q10-Q13-nap-PG1601 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R14-asn-PN2301 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| PR1001 | Payment of annual fee |
Fee payment year number: 4 St.27 status event code: A-4-4-U10-U11-oth-PR1001 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| PR1001 | Payment of annual fee |
Fee payment year number: 5 St.27 status event code: A-4-4-U10-U11-oth-PR1001 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| PR1001 | Payment of annual fee |
Fee payment year number: 6 St.27 status event code: A-4-4-U10-U11-oth-PR1001 |
|
| PR1001 | Payment of annual fee |
Fee payment year number: 7 St.27 status event code: A-4-4-U10-U11-oth-PR1001 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R14-asn-PN2301 |
|
| FPAY | Annual fee payment |
Payment date: 20130329 Year of fee payment: 8 |
|
| PR1001 | Payment of annual fee |
Fee payment year number: 8 St.27 status event code: A-4-4-U10-U11-oth-PR1001 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| FPAY | Annual fee payment |
Payment date: 20140401 Year of fee payment: 9 |
|
| PR1001 | Payment of annual fee |
Fee payment year number: 9 St.27 status event code: A-4-4-U10-U11-oth-PR1001 |
|
| PR1001 | Payment of annual fee |
Fee payment year number: 10 St.27 status event code: A-4-4-U10-U11-oth-PR1001 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| FPAY | Annual fee payment |
Payment date: 20160329 Year of fee payment: 11 |
|
| PR1001 | Payment of annual fee |
Fee payment year number: 11 St.27 status event code: A-4-4-U10-U11-oth-PR1001 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |
|
| PR1001 | Payment of annual fee |
Fee payment year number: 12 St.27 status event code: A-4-4-U10-U11-oth-PR1001 |
|
| FPAY | Annual fee payment |
Payment date: 20180403 Year of fee payment: 13 |
|
| PR1001 | Payment of annual fee |
Fee payment year number: 13 St.27 status event code: A-4-4-U10-U11-oth-PR1001 |
|
| FPAY | Annual fee payment |
Payment date: 20190401 Year of fee payment: 14 |
|
| PR1001 | Payment of annual fee |
Fee payment year number: 14 St.27 status event code: A-4-4-U10-U11-oth-PR1001 |
|
| PR1001 | Payment of annual fee |
Fee payment year number: 15 St.27 status event code: A-4-4-U10-U11-oth-PR1001 |
|
| PR1001 | Payment of annual fee |
Fee payment year number: 16 St.27 status event code: A-4-4-U10-U11-oth-PR1001 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| PR1001 | Payment of annual fee |
Fee payment year number: 17 St.27 status event code: A-4-4-U10-U11-oth-PR1001 |
|
| PR1001 | Payment of annual fee |
Fee payment year number: 18 St.27 status event code: A-4-4-U10-U11-oth-PR1001 |
|
| PC1903 | Unpaid annual fee |
Not in force date: 20240418 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE St.27 status event code: A-4-4-U10-U13-oth-PC1903 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |
|
| PC1903 | Unpaid annual fee |
Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20240418 St.27 status event code: N-4-6-H10-H13-oth-PC1903 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |