KR20050082958A - Electro-luminescence display device and fabricating method of thereof - Google Patents
Electro-luminescence display device and fabricating method of thereof Download PDFInfo
- Publication number
- KR20050082958A KR20050082958A KR1020040011580A KR20040011580A KR20050082958A KR 20050082958 A KR20050082958 A KR 20050082958A KR 1020040011580 A KR1020040011580 A KR 1020040011580A KR 20040011580 A KR20040011580 A KR 20040011580A KR 20050082958 A KR20050082958 A KR 20050082958A
- Authority
- KR
- South Korea
- Prior art keywords
- line
- display device
- substrate
- cell array
- electroluminescent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
- H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
- H10K50/841—Self-supporting sealing arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
- H10K50/842—Containers
- H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명은 공통라인의 라인저항에 의한 화질저하를 방지할 수 있는 일렉트로 루미네센스 표시소자 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electro luminescence display device capable of preventing image degradation caused by line resistance of a common line and a method of manufacturing the same.
본 발명에 따른 일렉트로 루미네센스 표시소자는 전계발광셀 어레이가 형성된 기판과; 상기 기판과 합착제에 의해 합착되어 상기 전계발광셀 어레이와 대향하는 패키징판과; 상기 전계발광셀 어레이에 구동신호를 공급하며 상기 합착제가 형성된 영역으로 신장되어 형성되는 적어도 하나의 홀을 가지는 신호라인을 구비하는 것을 특징으로 한다.An electroluminescent display device according to the present invention comprises: a substrate on which an electroluminescent cell array is formed; A packaging plate bonded to the substrate by a bonding agent to face the electroluminescent cell array; And a signal line for supplying a driving signal to the electroluminescent cell array and having at least one hole formed to extend to a region where the binder is formed.
Description
본 발명은 일렉트로 루미네센스 표시소자에 관한 것으로 특히, 공통라인의 라인저항에 의한 화질저하를 방지할 수 있는 일렉트로 루미네센스 표시소자 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electro luminescence display device, and more particularly, to an electro luminescence display device and a method of manufacturing the same which can prevent image quality degradation due to line resistance of a common line.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시소자들이 개발되고 있다. 이러한 평판 표시소자는 액정 표시장치(Liquid Crystal Display : LCD), 전계 방출 표시소자(Field Emission Display : FED) 플라즈마 디스플레이 패널(Plasma Display Panel : PDP) 및 일렉트로 루미네센스(Electro-luminescence : 이하 "EL"이라 함) 표시장치 등이 있다. 이와 같은 평판표시소자의 표시품질을 높이고 대화면화를 시도하는 연구들이 활발히 진행되고 있다. Recently, various flat panel display devices that can reduce weight and volume, which are disadvantages of cathode ray tubes, have been developed. Such flat panel display devices include Liquid Crystal Display (LCD), Field Emission Display (FED) Plasma Display Panel (PDP) and Electro-luminescence (hereinafter EL). And display devices. In order to improve the display quality of such a flat panel display device and to attempt to make a large screen, there are active researches.
이들 중 PDP는 구조와 제조 공정이 단순하기 때문에 경량화되면서도 대화면화에 가장 유리한 표시장치로 주목받고 있지만 발광효율과 휘도가 낮고 소비전력이 큰 단점이 있다. 이에 비하여, 스위칭 소자로 박막 트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)가 적용된 LCD는 반도체공정을 이용하기 때문에 대화면화에 어려움이 있지만 노트북 컴퓨터의 표시소자로 주로 이용되면서 수요가 늘고 있다. 그러나 LCD는 대면적화가 어렵고 백라이트 유닛으로 인하여 소비전력이 큰 단점이 있다. 또한, LCD는 편광필터, 프리즘시트, 확산판 등의 광학소자들에 의해 광손실이 많고 시야각이 좁은 특성이 있다. Among them, PDP is attracting attention as a display device which is lightest and most advantageous for large screen because of its simple structure and manufacturing process. However, PDP has low luminous efficiency, low luminance and high power consumption. On the other hand, LCDs with thin film transistors (hereinafter referred to as "TFTs") as switching elements have difficulty in large screens because they use a semiconductor process, but demand is increasing as they are mainly used as display elements of notebook computers. However, LCDs are difficult to make large areas and consume large power consumption due to the backlight unit. In addition, the LCD has a large optical loss and a narrow viewing angle by optical elements such as a polarizing filter, a prism sheet, and a diffusion plate.
이에 비하여, EL 표시소자는 발광층의 재료에 따라 무기 EL과 유기 EL로 대별되며 스스로 발광하는 자발광소자로서 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다. In contrast, EL display elements are classified into inorganic ELs and organic ELs depending on the material of the light emitting layer. The EL display elements are self-luminous elements that emit light by themselves and have advantages such as fast response speed and high luminous efficiency, luminance, and viewing angle.
유기 EL 표시소자는 도 1에 도시된 바와 같이 게이트라인(GL)과 데이터라인(DL)의 교차로 정의된 영역에 각각 배열되어진 서브화소(10)를 구비한다. 서브화소(10)들 각각은 게이트집적회로(도시하지 않음)에서 생성된 게이트펄스가 게이트패드(2)를 통해 게이트라인(GL)에 공급될 때 데이터집적회로(도시하지 않음)에서 생성되어 데이터패드(6)를 통해 데이터라인(DL)에 공급된 데이터신호를 공급받아 그 데이터신호에 상응하는 빛을 발생하게 된다.As illustrated in FIG. 1, the organic EL display device includes subpixels 10 arranged in regions defined by intersections of the gate line GL and the data line DL. Each of the subpixels 10 is generated by the data integrated circuit (not shown) when the gate pulse generated by the gate integrated circuit (not shown) is supplied to the gate line GL through the gate pad 2. The data signal supplied to the data line DL is supplied through the pad 6 to generate light corresponding to the data signal.
이를 위하여, 서브화소들(10) 각각은 기저 전압원(GND)에 음극이 접속된 EL 셀(0EL)과, 게이트라인(GL) 및 데이터 라인(DL)과 전원공급라인(VDL)에 접속되고 EL 셀(OEL)의 양극에 접속되어 그 EL 셀(OEL)을 구동하기 위한 스위칭용 박막트랜지스터(T1), 구동용 박막트랜지스터(T2) 및 캐패시터(C)를 구비한다.To this end, each of the subpixels 10 is connected to an EL cell 0EL having a cathode connected to a base voltage source GND, a gate line GL, a data line DL, and a power supply line VDL. A switching thin film transistor T1, a driving thin film transistor T2 and a capacitor C for connecting to the anode of the cell OEL and driving the EL cell OEL are provided.
스위칭용 박막 트랜지스터(T1)는 게이트 라인(GL)에 스캔펄스가 공급되면 턴-온되어 데이터 라인(DL)에 공급된 데이터 신호를 노드(N)에 공급한다. 노드(N)에 공급된 데이터 신호는 캐패시터(C)에 충전됨과 아울러 구동용 박막 트랜지스터(T2)의 게이트 단자로 공급된다. 구동용 박막 트랜지스터(T2)는 게이트 단자로 공급되는 데이터 신호에 응답하여 공급 전압원에서 생성되어 공급패드(4), 공통라인(CL) 및 전원공급라인(VDL)으로부터 EL 셀(OEL)로 공급되는 전류량(I)을 제어함으로써 EL 셀(OEL)의 발광량을 조절하게 된다. 그리고, 스위칭용 박막 트랜지스터(T1)가 턴-오프되더라도 캐패시터(C)에서 데이터 신호가 방전되므로 구동용 박막 트랜지스터(T2)는 다음 프레임의 데이터 신호가 공급될 때까지 공급 전압원으로부터의 전류(I)를 EL 셀(OEL)에 공급하여 EL 셀(OEL)이 발광을 유지하게 한다.When the scan pulse is supplied to the gate line GL, the switching thin film transistor T1 is turned on to supply a data signal supplied to the data line DL to the node N. The data signal supplied to the node N is charged to the capacitor C and supplied to the gate terminal of the driving thin film transistor T2. The driving thin film transistor T2 is generated from a supply voltage source in response to a data signal supplied to a gate terminal, and is supplied to the EL cell OEL from the supply pad 4, the common line CL, and the power supply line VDL. By controlling the amount of current I, the amount of light emitted by the EL cell OEL is adjusted. Since the data signal is discharged from the capacitor C even when the switching thin film transistor T1 is turned off, the driving thin film transistor T2 has a current I from the supply voltage source until the data signal of the next frame is supplied. Is supplied to the EL cell OEL so that the EL cell OEL maintains light emission.
도 1에 도시된 유기 EL 소자는 공급패드(4)와 접속된 공통라인(CL)을 통해 각 전원공급라인(VDL1 내지 VDLm)에 공급전압을 공급하게 된다. 이 때, 공통라인(CL)과 가까운 전원공급라인(VDL)의 시작점과 공통라인(CL)과 먼 전원공급라인(VDL)의 끝점에 공급되는 공급전압의 레벨이 달라 화질저하가 발생된다. 이는 전원공급라인(VDL)에 포함된 라인저항이 시작점에서 끝점으로 갈수록 증가하기 때문이다.The organic EL element shown in FIG. 1 supplies a supply voltage to each of the power supply lines VDL1 to VDLm through a common line CL connected to the supply pad 4. At this time, the level of the supply voltage supplied to the start point of the power supply line VDL close to the common line CL and the end point of the power supply line VDL far from the common line CL is different, resulting in deterioration in image quality. This is because the line resistance included in the power supply line VDL increases from the start point to the end point.
도 2는 기판의 양측에 위치하는 제1 및 제2 공통라인(CL1,CL2)을 구비하는 유기 EL 소자를 나타난다.2 illustrates an organic EL device having first and second common lines CL1 and CL2 positioned at both sides of a substrate.
제1 공통라인(CL1)은 제1 게이트라인(GL1)과 접속된 게이트패드(2)와 인접한 제1 공급패드(4a)와 접속되며, 제2 공통라인(CL2)은 제n 게이트라인(GLn)과 접속된 게이트패드(2)와 인접한 제2 공급패드(4b)와 접속된다. 이러한 제1 및 제2 공통라인(CL1,CL2) 사이에는 제1 내지 제m 전원공급라인(VDL1 내지 VDLm)이 제1 및 제2 공통라인(CL1,CL2) 각각과 접속되도록 형성된다. 이 경우, 제1 및 제2 공통라인(CL1,CL2)에 의해 전원공급라인(VDL)의 시작점과 끝점에 공급되는 공급전압레벨이 동일해져 화질저하를 방지할 수 있다.The first common line CL1 is connected to the first supply pad 4a adjacent to the gate pad 2 connected to the first gate line GL1, and the second common line CL2 is connected to the nth gate line GLn. Is connected to the second supply pad 4b adjacent to the gate pad 2 connected thereto. The first to m th power supply lines VDL1 to VDLm are connected to each of the first and second common lines CL1 and CL2 between the first and second common lines CL1 and CL2. In this case, the supply voltage levels supplied to the start point and the end point of the power supply line VDL by the first and second common lines CL1 and CL2 are equal to each other to prevent deterioration in image quality.
그러나, 도 1 및 도 2에 도시된 유기 EL 소자의 공통라인(CL)은 공급패드(4)와 멀어질수록 도 3a 및 도 3b에 도시된 바와 같이 소정길이(V1)를 가지는 공통라인(CL)에 포함된 라인저항(a,b,c,...)이 증가하여 공급전압레벨이 왜곡된다. 이를 해결하기 위해, 공통라인(CL)의 전체 면적을 넓혀 공급전압강하를 방지한다. 그러나, 공통라인(CL)의 폭(H1)을 일정하게 하고 공통라인(CL)의 길이(V1)를 길게 하면 길이방향으로 패널이 커지며, 공통라인(CL)의 길이(V1)를 일정하게 하고 폭(H1)을 넓히면 폭방향으로 패널이 커지게 된다. 반면에 패널의 크기의 변화없이 공통라인(CL)의 길이 또는 폭을 최대한 넓혀 공급전압강하를 방지하는 경우, 기판과 패키징판을 합착하기 위해 도포되는 실런트의 공정마진 영역이 상대적으로 줄어드는 문제점이 있다.However, as the common line CL of the organic EL device illustrated in FIGS. 1 and 2 increases away from the supply pad 4, the common line CL having a predetermined length V1 as shown in FIGS. 3A and 3B. ), The line resistance (a, b, c, ...) included in the circuit increases, which causes the supply voltage level to be distorted. To solve this problem, the total area of the common line CL is widened to prevent supply voltage drops. However, when the width H1 of the common line CL is made constant and the length V1 of the common line CL is made long, the panel becomes large in the longitudinal direction, and the length V1 of the common line CL is made constant. When the width H1 is widened, the panel becomes larger in the width direction. On the other hand, when the supply line drop is prevented by increasing the length or width of the common line CL as much as possible without changing the size of the panel, there is a problem in that the process margin area of the sealant applied for bonding the substrate and the packaging plate is relatively reduced. .
따라서, 본 발명의 목적은 공통라인의 라인저항에 의한 화질저하를 방지할 수 있는 일렉트로 루미네센스 표시소자 및 그 제조방법을 제공하는데 있다. Accordingly, it is an object of the present invention to provide an electro luminescence display device and a method of manufacturing the same which can prevent image quality deterioration due to line resistance of a common line.
상기 목적을 달성하기 위하여, 본 발명에 따른 일렉트로 루미네센스 표시소자는 전계발광셀 어레이가 형성된 기판과; 상기 기판과 합착제에 의해 합착되어 상기 전계발광셀 어레이와 대향하는 패키징판과; 상기 전계발광셀 어레이에 구동신호를 공급하며 상기 합착제가 형성된 영역으로 신장되어 형성되는 적어도 하나의 홀을 가지는 신호라인을 구비하는 것을 특징으로 한다.In order to achieve the above object, the electroluminescent display device according to the present invention comprises a substrate on which an electroluminescent cell array is formed; A packaging plate bonded to the substrate by a bonding agent to face the electroluminescent cell array; And a signal line for supplying a driving signal to the electroluminescent cell array and having at least one hole formed to extend to a region where the binder is formed.
상기 신호라인의 홀은 상기 합착제와 중첩되는 영역에 형성되는 것을 특징으로 한다.The hole of the signal line is formed in an area overlapping with the binder.
상기 홀은 다수개로 이루어진 그룹으로 형성되며 상기 홀로 이루어진 그룹들은 상기 합착제와 중첩되는 영역에서 소정간격으로 이격되어 형성되는 것을 특징으로 한다.The holes are formed of a plurality of groups, characterized in that the groups of holes are formed spaced apart at predetermined intervals in the region overlapping with the binder.
상기 신호라인은 상기 기판의 일측에 형성되는 것을 특징으로 한다.The signal line is formed on one side of the substrate.
상기 신호라인은 상기 기판의 양측에 형성되는 것을 특징으로 한다.The signal line is formed on both sides of the substrate.
상기 전계발광셀 어레이는 게이트라인과; 상기 게이트라인과 교차하는 데이터라인과; 상기 신호라인을 통해 구동신호가 공급되는 공급라인과; 상기 게이트라인, 데이터라인 및 전원공급라인과 접속된 제1 및 제2 박막트랜지스터와; 상기 제2 박막트랜지스터와 접속된 전계 발광셀을 포함하는 것을 특징으로 한다.The electroluminescent cell array includes a gate line; A data line crossing the gate line; A supply line to which a driving signal is supplied through the signal line; First and second thin film transistors connected to the gate line, the data line, and the power supply line; And an electroluminescent cell connected to the second thin film transistor.
상기 목적을 달성하기 위하여, 본 발명에 따른 전계발광셀 어레이가 형성된 기판과; 상기 전계 발광셀 어레이와 대향하는 패키징판이 합착제에 의해 합착되어 형성되는 일렉트로 루미네센스 표시소자의 제조방법은 상기 전계 발광셀 어레이에 구동신호를 공급하며 상기 합착제가 형성된 영역으로 신장되는 적어도 하나의 홀을 가지는 신호라인을 형성하는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above object, the electroluminescent cell array formed substrate according to the present invention; In the method of manufacturing an electroluminescence display device in which a package plate facing the electroluminescent cell array is formed by bonding with a bonding agent, at least one extending supply to a region where the bonding agent is formed while supplying a driving signal to the electroluminescent cell array. And forming a signal line having holes.
상기 신호라인의 홀은 상기 합착제와 중첩되는 영역에 형성되는 것을 특징으로 한다.The hole of the signal line is formed in an area overlapping with the binder.
상기 신호라인은 상기 기판의 일측에 형성되는 것을 특징으로 한다.The signal line is formed on one side of the substrate.
상기 신호라인은 상기 기판의 양측에 형성되는 것을 특징으로 한다.The signal line is formed on both sides of the substrate.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention in addition to the above objects will be apparent from the description of the embodiments with reference to the accompanying drawings.
이하, 도 4 내지 도 8b를 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 4 to 8B.
도 4는 본 발명의 제1 실시 예에 따른 유기 EL 소자를 나타내는 평면도이다.4 is a plan view of an organic EL device according to a first exemplary embodiment of the present invention.
도 4를 참조하면, 본 발명의 제1 실시 예에 따른 유기 EL 소자는 발광영역과, 발광영역의 게이트라인(GL)에 게이트신호를 공급하기 위한 게이트패드(102)와, 발광영역의 데이터라인(DL)에 데이터신호를 공급하기 위한 데이터패드(106)와, 발광영역의 전원공급라인(VDL) 각각과 공통으로 접속된 공통라인(CL)과, 공통라인(CL)에 공급전압을 공급하기 위한 공급패드(104)를 구비한다.Referring to FIG. 4, an organic EL device according to a first exemplary embodiment of the present invention includes a light emitting region, a gate pad 102 for supplying a gate signal to a gate line GL of a light emitting region, and a data line of a light emitting region. The data pad 106 for supplying a data signal to the DL, the common line CL commonly connected to each of the power supply lines VDL in the light emitting area, and supplying a supply voltage to the common line CL. It is provided with a supply pad 104 for.
발광영역은 도 1에 도시된 바와 같이 게이트라인(GL)과 데이터라인(DL)의 교차로 정의된 영역에 각각 배열되어진 다수의 서브화소(10)를 구비한다. 서브화소(10)들 각각은 게이트집적회로(도시하지 않음)에서 생성된 게이트펄스가 게이트패드(104)를 통해 게이트라인(GL)에 공급될 때 데이터집적회로(도시하지 않음)에서 생성되어 데이터패드(106)를 통해 데이터라인(DL)에 공급된 데이터신호를 공급받아 그 데이터신호에 상응하는 빛을 발생하게 된다.As illustrated in FIG. 1, the light emitting area includes a plurality of sub-pixels 10 arranged in regions defined by intersections of the gate line GL and the data line DL. Each of the subpixels 10 is generated by the data integrated circuit (not shown) when the gate pulse generated by the gate integrated circuit (not shown) is supplied to the gate line GL through the gate pad 104. The pad 106 receives the data signal supplied to the data line DL and generates light corresponding to the data signal.
이를 위하여, 서브화소들(10) 각각은 기저 전압원(GND)에 음극이 접속된 EL 셀(0EL)과, 게이트라인(GL) 및 데이터 라인(DL)과 공급 전압원(VDD)에 접속되고 EL 셀(OEL)의 양극에 접속되어 그 EL 셀(OEL)을 구동하기 위한 스위칭용 박막트랜지스터(T1), 구동용 박막트랜지스터(T2) 및 캐패시터(C)를 구비한다.For this purpose, each of the subpixels 10 is connected to an EL cell 0EL having a cathode connected to a base voltage source GND, a gate line GL, a data line DL, and a supply voltage source VDD, and is connected to an EL cell. A switching thin film transistor T1, a driving thin film transistor T2 and a capacitor C for connecting to the anode of the (OEL) and driving the EL cell OEL are provided.
게이트패드(102)는 게이트라인(GL)에 게이트집적회로에서 생성된 스캔펄스를 공급하여 스위칭용 박막트랜지스터(T1)를 턴온시킨다.The gate pad 102 supplies the scan pulse generated by the gate integrated circuit to the gate line GL to turn on the switching thin film transistor T1.
데이터패드(106)는 데이터라인(DL)에 데이터집적회로에서 생성된 데이터신호를 공급하며, 그 데이터신호는 캐패시터(C)에 충전됨과 아울러 구동용 박막 트랜지스터(T2)의 게이트 단자로 공급된다. The data pad 106 supplies a data signal generated by the data integrated circuit to the data line DL, and the data signal is charged to the capacitor C and supplied to the gate terminal of the driving thin film transistor T2.
공급패드(104)는 공통라인(CL)을 통해 전원공급라인(VDL)에 공급전압을 공급한다. 이 공급전압은 데이터신호에 응답하여 턴온된 구동용 박막트랜지스터(T2)를 통해 EL 셀의 양극에 공급된다.The supply pad 104 supplies a supply voltage to the power supply line VDL through the common line CL. This supply voltage is supplied to the anode of the EL cell through the driving thin film transistor T2 turned on in response to the data signal.
한편, 공통라인(CL)은 공급패드(104)를 통해 공급된 공급전압을 각 전원공급라인(VDL1 내지 VDLm)에 공급하게 된다. 이를 위해, 공통라인(CL)은 제1 공통패턴(130)과, 제1 공통패턴(130)과 접속되며 실런트(120)와 중첩되는 제2 공통패턴(132)을 구비한다.Meanwhile, the common line CL supplies the supply voltage supplied through the supply pad 104 to each of the power supply lines VDL1 to VDLm. To this end, the common line CL includes a first common pattern 130 and a second common pattern 132 connected to the first common pattern 130 and overlapping the sealant 120.
제1 공통패턴(130)은 도 5에 도시된 바와 같이 종래 도 3a에 도시된 공통라인과 비교하여 동일한 제1 폭(H1)과 동일한 길이(V1)를 가지도록 형성된다.As shown in FIG. 5, the first common pattern 130 is formed to have the same first width H1 and the same length V1 as compared to the common line illustrated in FIG. 3A.
제2 공통패턴(132)은 실런트(120)와 중첩되는 영역에 제2 폭(H2)을 갖도록 형성되며 제2 공통패턴(132)을 관통하는 다수의 홀(134)을 가지도록 형성된다. 이 홀(134)은 도 6에 도시된 바와 같이 기판(101)과 패키징판(111)을 합착시 이용되는 실런트(120)를 경화시키기 위해 기판(101) 배면에서 조사되는 자외선(UV)을 통과시킨다. 즉, 홀(134)을 통해 제2 공통패턴(132)을 통과한 자외선(UV)은 실런트(120)에 조사되어 실런트(120)를 경화시키게 된다.The second common pattern 132 is formed to have a second width H2 in an area overlapping the sealant 120 and has a plurality of holes 134 penetrating through the second common pattern 132. As shown in FIG. 6, the holes 134 pass through ultraviolet rays (UV) irradiated from the rear surface of the substrate 101 to cure the sealant 120 used when the substrate 101 and the packaging plate 111 are bonded together. Let's do it. That is, ultraviolet light UV passing through the second common pattern 132 through the hole 134 is irradiated to the sealant 120 to cure the sealant 120.
이러한 제2 공통패턴(132)에 의해 전체적인 공통라인(CL)의 면적이 종래보다 증가하게 된다. 이에 따라, 공급패드(104)와 가까운 영역이나 공급패드(104)와 먼 영역에 위치하는 공통라인(CL)의 라인저항값(a≒b≒c≒d)이 유사해져 공통라인(CL)을 통해 제1 내지 제m 전원공급라인(VDL1 내지 VDLm)에 공급되는 각 공급전압의 레벨도 유사해진다.Due to the second common pattern 132, the area of the common line CL is increased. As a result, the line resistance values a ≒ b ≒ c ≒ d of the common line CL positioned in a region close to the supply pad 104 or in a region far from the supply pad 104 become similar to each other to form the common line CL. Through this, the level of each supply voltage supplied to the first to m th power supply lines VDL1 to VDLm is also similar.
도 7은 본 발명의 제2 실시 예에 따른 유기 EL 소자를 나타내는 평면도이다.7 is a plan view illustrating an organic EL device according to a second exemplary embodiment of the present invention.
도 7에 도시된 본 발명의 제2 실시 예에 따른 유기 EL 소자는 본 발명의 제1 실시 예에 따른 유기 EL 소자와 비교하여 공통라인(CL1,CL2)이 기판의 양측에 각각 형성되는 것을 제외하고는 동일한 구성요소를 구비한다.In the organic EL device according to the second embodiment of the present invention shown in FIG. 7, the common lines CL1 and CL2 are formed on both sides of the substrate as compared to the organic EL device according to the first embodiment of the present invention. And the same components.
공통라인(CL)은 게이트라인과 나란하게 기판의 양측에 형성된다. 즉, 제1 공통라인(CL1)은 첫 번째 게이트라인과 접속된 게이트패드와 인접한 제1 공급패드(104a)와 접속되며, 제2 공통라인(CL2)은 마지막 게이트라인과 접속된 게이트패드와 인접한 제2 공급패드(104b)와 접속된다. 이러한 제1 및 제2 공통라인(CL1,CL2) 사이에는 제1 내지 제m 전원공급라인(VDL1 내지 VDLm)이 제1 및 제2 공통라인(CL1,CL2) 각각과 접속되도록 형성된다. 이 경우, 제1 및 제2 공통라인(CL1,CL2)에 의해 전원공급라인(VDL)의 시작점과 끝점에 공급되는 공급전압의 레벨이 유사(a≒b≒c≒d)해져 화질저하를 방지할 수 있다.The common line CL is formed on both sides of the substrate in parallel with the gate line. That is, the first common line CL1 is connected to the first supply pad 104a adjacent to the gate pad connected to the first gate line, and the second common line CL2 is adjacent to the gate pad connected to the last gate line. It is connected with the 2nd supply pad 104b. The first to m th power supply lines VDL1 to VDLm are connected to each of the first and second common lines CL1 and CL2 between the first and second common lines CL1 and CL2. In this case, the level of the supply voltage supplied to the start point and the end point of the power supply line VDL by the first and second common lines CL1 and CL2 is similar (a ≒ b ≒ c ≒ d) to prevent image quality deterioration. can do.
이러한 제1 및 제2 공통라인(CL) 각각은 제1 공통패턴(130)과, 제1 공통패턴(130)과 접속되며 실런트(120)와 중첩되는 제2 공통패턴(132)을 구비한다.Each of the first and second common lines CL includes a first common pattern 130 and a second common pattern 132 connected to the first common pattern 130 and overlapping the sealant 120.
제1 공통패턴(130)은 종래 도 3b에 도시된 공통라인과 비교하여 동일한 제1 폭(H1)과 동일한 길이(V1)를 가지도록 형성된다.The first common pattern 130 is formed to have the same first width H1 and the same length V1 as compared to the common line illustrated in FIG. 3B.
제2 공통패턴(132)은 실런트(120)와 중첩되는 영역에 제2 폭(H2)을 갖도록 형성되며 제2 공통패턴(132)을 관통하는 다수의 홀(134)을 가지도록 형성된다. 이 홀(134)은 도 6에 도시된 바와 같이 기판(101)과 패키징판(111)을 합착시키기 위한 실런트(120)를 경화시키기 위해 기판(101) 배면에서 조사되는 자외선(UV)을 통과시킨다. 즉, 홀(134)을 통해 제2 공통패턴(132)을 통과한 자외선(UV)은 실런트(120)에 조사되어 실런트(120)를 경화시키게 된다.The second common pattern 132 is formed to have a second width H2 in an area overlapping the sealant 120 and has a plurality of holes 134 penetrating through the second common pattern 132. This hole 134 passes ultraviolet rays (UV) irradiated from the back of the substrate 101 to cure the sealant 120 for bonding the substrate 101 and the packaging plate 111 as shown in FIG. . That is, ultraviolet light UV passing through the second common pattern 132 through the hole 134 is irradiated to the sealant 120 to cure the sealant 120.
이러한 제2 공통패턴(132)에 의해 전체적인 제1 및 제2 공통라인(CL1,CL2)의 면적이 종래보다 증가하게 된다. 이에 따라, 공급패드(104)와 가까운 영역이나 공급패드(104)와 먼 영역에 위치하는 공통라인(CL)의 라인저항값(a≒b≒c≒d)이 유사해져 제1 및 제2 공통라인(CL1,CL2)을 통해 제1 내지 제m 전원공급라인(VDL1 내지 VDLm)에 공급되는 각 공급전압의 레벨도 유사해진다.The area of the first and second common lines CL1 and CL2 as a whole is increased by the second common pattern 132. As a result, the line resistance values a ≒ b ≒ c ≒ d of the common line CL positioned in the region close to the supply pad 104 or in the region far from the supply pad 104 become similar to each other. The level of each supply voltage supplied to the first to m th power supply lines VDL1 to VDLm through the lines CL1 and CL2 is also similar.
도 8a 및 도 8b는 본 발명의 제1 및 제2 실시 예에 따른 공통라인의 다른 형태를 나타내는 평면도이다.8A and 8B are plan views illustrating another embodiment of a common line according to the first and second embodiments of the present invention.
공통라인의 제2 공통패턴(132)에 포함된 홀(134)은 도 5 및 도 6에 도시된 바와 같이 소정간격을 두고 일정하게 형성되거나 도 8a에 도시된 바와 같이 다수의 홀(134)로 이루어진 홀 그룹(HG)이 소정간격(d)을 사이에 두고 형성되거나 공급패드에서 멀어질수록 홀(134)의 개수가 점진적으로 증가[감소]하게 형성되거나 도 8b에 도시된 바와 같이 공급패드에서 멀어질수록 소정간격(d)을 사이에 두고 형성된 홀 그룹(HG)에 포함된 홀(134)의 개수가 점진적으로 증가[감소]하게 된다. 한편, 공급패드에서 멀어질수록 홀(134)의 개수가 점진적으로 감소하면, 공급패드와 멀어질수록 공통라인의 면적이 점진적으로 증가하므로 공급패드에서 멀어질수록 증가되는 공통라인(CL)에 포함된 라인저항에 의한 공급전압레벨의 불균일현상을 방지할 수 있다.The holes 134 included in the second common pattern 132 of the common line are uniformly formed at predetermined intervals as shown in FIGS. 5 and 6 or formed into a plurality of holes 134 as shown in FIG. 8A. The formed hole group HG is formed with a predetermined distance d therebetween, or as the distance from the supply pad increases, the number of holes 134 gradually increases [decreases], or as shown in FIG. 8B. As the distance increases, the number of holes 134 included in the hole group HG formed with a predetermined interval d therebetween gradually increases (decreases). Meanwhile, as the number of holes 134 gradually decreases away from the supply pad, the area of the common line gradually increases as the distance from the supply pad increases. The non-uniformity of the supply voltage level due to the line resistance can be prevented.
한편, 홀[홀 그룹]의 개수, 홀의 폭, 홀의 길이, 홀의 모양, 홀[홀 그룹]간의 간격 등은 실런트가 도포된 영역 내에서 다양하게 변경할 수 있다. 또한, 홀 그룹에 포함된 홀의 개수는 실런트를 경화시키기 위한 최저 자외선이 통과할 수 있을 만큼 필요하다. On the other hand, the number of holes (hole group), the width of the hole, the length of the hole, the shape of the hole, the spacing between the holes (hole group), etc. can be variously changed in the area where the sealant is applied. In addition, the number of holes included in the hole group is necessary so that the lowest ultraviolet rays for curing the sealant can pass.
상술한 바와 같이, 본 발명에 따른 일렉트로 루미네센스 표시소자 및 그 제조방법은 제1 공통패턴과 합착제와 중첩되는 영역에서 홀을 가지는 제2 공통패턴을 가지는 공통라인을 구비한다. 이 공통라인에 의해 전체적인 공통라인의 면적이 종래보다 증가하게 된다. 이에 따라, 공급패드와 가까운 영역이나 먼 영역에 위치하는 공통라인에 공급되는 전압레벨이 동일해져 화질저하를 방지할 수 있다.As described above, the electroluminescent display device and the method of manufacturing the same according to the present invention include a common line having a second common pattern having holes in a region overlapping the first common pattern and the bonding agent. By this common line, the area of the entire common line is increased compared to the prior art. As a result, the voltage level supplied to the common line located in an area close to or far from the supply pad becomes the same, thereby preventing deterioration in image quality.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정해 져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.
도 1은 종래 일렉트로 루미네센스 표시소자를 나타내는 평면도이다.1 is a plan view showing a conventional electro luminescence display element.
도 2는 종래 다른 실시 예에 따른 일렉트로 루미네센스 표시소자를 나타내는 평면도이다.2 is a plan view illustrating an electro luminescence display device according to another exemplary embodiment.
도 3a 및 도 3b는 도 1 및 도 2에 도시된 공통라인을 상세히 나타내는 평면도이다.3A and 3B are plan views illustrating in detail the common line illustrated in FIGS. 1 and 2.
도 4는 본 발명의 제1 실시 예에 따른 일렉트로 루미네센스 표시소자를 나타내는 평면도이다.4 is a plan view illustrating an electro luminescence display device according to a first embodiment of the present invention.
도 5는 도 4에 도시된 공통라인을 상세히 나타내는 평면도이다.5 is a plan view illustrating in detail the common line illustrated in FIG. 4.
도 6은 도 4에서 선"Ⅰ-Ⅰ'"를 따라 절취한 일렉트로 루미네센스 표시소자를 나타내는 단면도이다.FIG. 6 is a cross-sectional view illustrating an electroluminescence display element taken along the line "I-I '" in FIG. 4.
도 7은 본 발명의 제2 실시 예에 따른 일렉트로 루미네센스 표시소자를 나타내는 평면도이다.7 is a plan view illustrating an electro luminescence display device according to a second exemplary embodiment of the present invention.
도 8a 및 도 8b는 본 발명의 제1 및 제2 실시 예에 따른 공통라인의 여러 형태를 나타내는 평면도이다.8A and 8B are plan views illustrating various types of common lines according to first and second exemplary embodiments of the present invention.
〈도면의 주요 부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>
2,102 : 게이트패드 4,104 : 공급패드2,102: gate pad 4,104: supply pad
6,106 : 데이터패드 10 : 서브화소6,106: data pad 10: sub-pixel
101 : 기판 111 : 패키징판101: substrate 111: packaging plate
120 : 실런트 130,132 : 공통패턴120: sealant 130,132: common pattern
134 : 홀134: hall
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040011580A KR100717320B1 (en) | 2004-02-20 | 2004-02-20 | Electroluminescent display device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040011580A KR100717320B1 (en) | 2004-02-20 | 2004-02-20 | Electroluminescent display device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050082958A true KR20050082958A (en) | 2005-08-24 |
| KR100717320B1 KR100717320B1 (en) | 2007-05-15 |
Family
ID=37269289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040011580A Expired - Lifetime KR100717320B1 (en) | 2004-02-20 | 2004-02-20 | Electroluminescent display device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100717320B1 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100719599B1 (en) * | 2006-07-19 | 2007-05-18 | 삼성에스디아이 주식회사 | Flat panel display device |
| KR100730222B1 (en) * | 2006-07-19 | 2007-06-19 | 삼성에스디아이 주식회사 | Flat panel display device |
| US9570702B2 (en) | 2014-04-28 | 2017-02-14 | Samsung Display Co., Ltd. | Display apparatus with a seal including a gas hole adjacent to a display portion and method of manufacturing the same |
| KR20190081675A (en) * | 2017-12-29 | 2019-07-09 | 엘지디스플레이 주식회사 | Common line device for organic light emitting diode display apparatus |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100692850B1 (en) * | 2003-07-31 | 2007-03-13 | 엘지전자 주식회사 | EL display device and manufacturing method thereof |
-
2004
- 2004-02-20 KR KR1020040011580A patent/KR100717320B1/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100719599B1 (en) * | 2006-07-19 | 2007-05-18 | 삼성에스디아이 주식회사 | Flat panel display device |
| KR100730222B1 (en) * | 2006-07-19 | 2007-06-19 | 삼성에스디아이 주식회사 | Flat panel display device |
| US9570702B2 (en) | 2014-04-28 | 2017-02-14 | Samsung Display Co., Ltd. | Display apparatus with a seal including a gas hole adjacent to a display portion and method of manufacturing the same |
| KR20190081675A (en) * | 2017-12-29 | 2019-07-09 | 엘지디스플레이 주식회사 | Common line device for organic light emitting diode display apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100717320B1 (en) | 2007-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100621865B1 (en) | Organic electroluminescent device and manufacturing method thereof | |
| US7148629B2 (en) | Aging circuit for organic electro luminescence device and driving method thereof | |
| US7221096B2 (en) | Active matrix organic light emitting display panel | |
| US7663577B2 (en) | Organic light emitting display device | |
| KR20070072142A (en) | EL display device and driving method | |
| KR100538325B1 (en) | Electro-luminescence Display Device And Fabricating Method and Apparatus Thereof | |
| CN112652275B (en) | Display device and driving method thereof | |
| KR100607513B1 (en) | Electro-luminescence display and its driving method | |
| KR100581101B1 (en) | Active Matrix Organic Light Emitting Diode Panel | |
| KR100717320B1 (en) | Electroluminescent display device and manufacturing method thereof | |
| CN100437246C (en) | display screen | |
| KR20080108743A (en) | Organic light emitting display device and manufacturing method | |
| KR100740906B1 (en) | Large Area Electroluminescence Display Using Tiling Technology | |
| KR20160029541A (en) | Organic light emitting display device | |
| US20060017666A1 (en) | Multi-panel display device and method of driving the same | |
| KR100592392B1 (en) | Organic electroluminescent display device and manufacturing method thereof | |
| KR20040078437A (en) | Method and apparatus for driving active matrix type electro-luminescence display device | |
| KR100602069B1 (en) | Organic light emitting display device | |
| KR100637065B1 (en) | Mother substrate for organic light emitting display device and manufacturing method of organic light emitting display device using same | |
| KR100608888B1 (en) | Mother board and manufacturing method of organic electroluminescent display device using same | |
| KR100681033B1 (en) | Multi-panel display and its driving method | |
| KR100625033B1 (en) | Organic electroluminescent display device and manufacturing method thereof | |
| KR100610619B1 (en) | Organic electroluminescent display | |
| KR101184067B1 (en) | Encapsulation Apparatus for Light Emitting Diode | |
| KR100747299B1 (en) | Dual EL panel and dual EL display |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
| A201 | Request for examination | ||
| PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
St.27 status event code: A-1-2-D10-D21-exm-PE0902 |
|
| T11-X000 | Administrative time limit extension requested |
St.27 status event code: U-3-3-T10-T11-oth-X000 |
|
| P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
| P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
| R17-X000 | Change to representative recorded |
St.27 status event code: A-3-3-R10-R17-oth-X000 |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
| PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-PR1002 Fee payment year number: 1 |
|
| PG1601 | Publication of registration |
St.27 status event code: A-4-4-Q10-Q13-nap-PG1601 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R14-asn-PN2301 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 4 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 5 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| FPAY | Annual fee payment |
Payment date: 20120330 Year of fee payment: 6 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20130329 Year of fee payment: 7 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 7 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150429 Year of fee payment: 9 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 9 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| FPAY | Annual fee payment |
Payment date: 20160428 Year of fee payment: 10 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 10 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |
|
| FPAY | Annual fee payment |
Payment date: 20170413 Year of fee payment: 11 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180416 Year of fee payment: 12 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20190417 Year of fee payment: 13 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 13 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 14 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 15 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 16 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 17 |
|
| PC1801 | Expiration of term |
St.27 status event code: N-4-6-H10-H14-oth-PC1801 Not in force date: 20240221 Ip right cessation event data comment text: Termination Category : EXPIRATION_OF_DURATION |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |