KR102760195B1 - 기판 가공 방법 및 그를 이용한 반도체 소자의 제조 방법 - Google Patents

기판 가공 방법 및 그를 이용한 반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR102760195B1
KR102760195B1 KR1020170008219A KR20170008219A KR102760195B1 KR 102760195 B1 KR102760195 B1 KR 102760195B1 KR 1020170008219 A KR1020170008219 A KR 1020170008219A KR 20170008219 A KR20170008219 A KR 20170008219A KR 102760195 B1 KR102760195 B1 KR 102760195B1
Authority
KR
South Korea
Prior art keywords
mask layer
defects
substrate
hard mask
patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020170008219A
Other languages
English (en)
Other versions
KR20180085119A (ko
Inventor
배두식
이윤미
김혁기
박경실
박정대
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170008219A priority Critical patent/KR102760195B1/ko
Priority to US15/848,896 priority patent/US10431506B2/en
Publication of KR20180085119A publication Critical patent/KR20180085119A/ko
Application granted granted Critical
Publication of KR102760195B1 publication Critical patent/KR102760195B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/20—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by the properties tested or measured, e.g. structural or electrical properties
    • H10P74/203—Structural properties, e.g. testing or measuring thicknesses, line widths, warpage, bond strengths or physical defects
    • H01L22/12—
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/62—Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light
    • G01N21/63—Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light optically excited
    • G01N21/65—Raman scattering
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/82—Auxiliary processes, e.g. cleaning or inspecting
    • G03F1/84—Inspecting
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/7065—Defects, e.g. optical inspection of patterned layer for defects
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/706835—Metrology information management or control
    • G03F7/706837—Data analysis, e.g. filtering, weighting, flyer removal, fingerprints or root cause analysis
    • H01L21/0337—
    • H01L22/26—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0402—Apparatus for fluid treatment
    • H10P72/0418—Apparatus for fluid treatment for etching
    • H10P72/0421—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/06—Apparatus for monitoring, sorting, marking, testing or measuring
    • H10P72/0616—Monitoring of warpages, curvatures, damages, defects or the like
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/23—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by multiple measurements, corrections, marking or sorting processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/23—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by multiple measurements, corrections, marking or sorting processes
    • H10P74/235—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by multiple measurements, corrections, marking or sorting processes comprising optical enhancement of defects or not-directly-visible states
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/23—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by multiple measurements, corrections, marking or sorting processes
    • H10P74/238—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by multiple measurements, corrections, marking or sorting processes comprising acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection or in-situ thickness measurement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
    • H10P76/408—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
    • H10P76/408—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes
    • H10P76/4085—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes characterised by the processes involved to create the masks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/8422—Investigating thin films, e.g. matrix isolation method
    • G01N2021/8427—Coatings
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G01N2021/95676—Masks, reticles, shadow masks

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Investigating, Analyzing Materials By Fluorescence Or Luminescence (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

본 발명은 기판 가공 방법을 개시한다. 그의 방법은, 기판 상에 마스크 층을 형성하는 단계와, 마스크 층을 검사하는 단계와, 마스크 층으로부터 마스크 패턴을 하는 단계를 포함한다. 마스크 층을 검사하는 단계는 라만 스펙트럼 분석 방법으로 마스크 층 내의 결함들을 검출하는 단계를 포함할 수 있다.

Description

기판 가공 방법 및 그를 이용한 반도체 소자의 제조 방법{method for fabricating substrate and method for manufacturing semiconductor device using the same}
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 상세하게는 하드 마스크 층을 이용한 기판 가공 방법 및 그를 이용한 반도체 소자의 제조 방법에 관한 것이다.
반도체 칩이 고집적화 됨에 따라 그의 크기는 점차 줄어들고 있다. 일반적으로, 반도체 소자는 박막 증착 공정, 리소그래피 공정, 및 식각 공정의 단위 공정들에 의해 제조될 수 있다. 검사 공정은 단위 공정들의 정상 처리와 비정상 처리를 판정하여 생산 수율을 증가시킬 수 있다.
본 발명이 이루고자 하는 과제는 생산 수율을 증가시킬 수 있는 기판 가공 방법 및 그를 포함하는 반도체 소자의 제조 방법을 제공하는 데 있다.
본 발명은 기판 가공 방법을 개시한다. 그의 방법은, 기판 상에 마스크 층을 형성하는 단계; 상기 마스크 층을 검사하는 단계; 및 상기 마스크 층의 검사 결과에 따라 마스크 패턴을 형성하는 단계를 포함한다. 여기서, 상기 마스크 층을 검사하는 단계는 라만 스펙트럼 분석 방법으로 상기 마스크 층 내의 결함들을 검출하는 단계를 포함할 수 있다.
본 발명의 일 예에 따른 반도체 소자의 제조 방법은, 기판 상에 하드 마스크 층을 형성하는 단계; 상기 하드 마스크 층 내의 결함들을 검출하는 단계; 상기 결함들이 상기 기판 상에 형성될 타깃 패턴들의 외곽에 있는지를 판별하는 단계; 및 상기 결함들 중 적어도 하나가 상기 타깃 패턴들 내에 있을 경우, 상기 하드 마스크 층을 제거하는 단계를 포함한다.
상술한 바와 같이, 본 발명의 실시 예들에 따른 기판 가공 방법은, 하드 마스크 층 내의 버블들의 결함들을 검출하는 단계와, 결합들이 타깃 패턴들의 외곽에 있는지를 판별하는 단계를 포함할 수 있다. 결함들은 라만 스펙트럼 분석 방법으로 검출될 수 있다. 결함들이 타깃 패턴들 내에 있는 것으로 판별될 경우, 하드 마스크 층은 제거된 후 다시 기판 상에 형성될 수 있다. 결함들에 의한 기판 식각 공정의 불량은 방지될 수 있다. 생산 수율은 증가될 수 있다.
도 1은 본 발명의 실시 예에 따른 기판 가공 방법을 보여주는 플로우 챠트이다.
도 2 내지 도 9는 도 1의 기판 가공 방법을 순차적으로 보여주는 공정 단면도들이다.
도 10은 도 1의 하드 마스크 층의 계면 활성제의 농도에 따른 결함들의 발생 개수를 보여주는 그래프이다.
도 11은 도 3의 하드 마스크 층을 검사하기 위한 검사 장치의 일 예를 보여주는 도면이다.
도 12는 도 11의 광의 파수에 따른 제 2 산란 광의 검출 세기를 보여주는 그래프이다.
도 13은 도 3의 하드 마스크 층을 검사하는 단계의 일 예를 보여주는 플로우 챠트이다.
도 14 및 도 15는 도 3의 제 1 및 제 2 산란 광들 각각의 제 1 및 제 2 라만 피크들을 보여주는 그래프들이다.
도 16은 도 3의 결함들의 측정 맵을 보여주는 평면도이다.
도 17은 도 16의 결함들과 비교되는 타깃 패턴들을 보여주는 평면도이다.
도 1은 본 발명의 실시 예에 따른 기판 가공 방법을 보여준다.
도 1을 참조하면, 기판 가공 방법은 반도체 소자의 제조 방법을 포함할 수 있다. 이와 달리, 기판 가공 방법은 표시장치(display) 및/또는 유기발광소자(Organic Light Emitting Device: OLED)의 제조 방법을 포함할 수 있다. 일 예에 따르면, 기판 가공 방법은 하드 마스크 층을 형성하는 단계(S10), 하드 마스크 층을 검사하는 단계(S20), 결함들이 타깃 패턴들 외곽에 있는지를 판별하는 단계(S30), 하드 마스크 층을 제거하는 단계(S40), 포토레지스트를 형성하는 단계(S50), 포토레지스트를 노광하는 단계(S60), 포토레지스트 패턴들을 형성하는 단계(S70), 하드 마스크 패턴들을 형성 단계(S80), 소자 패턴들을 형성하는 단계(S90), 그리고, 포토레지스트 패턴 및 하드 마스크 패턴을 제거하는 단계(S100)를 포함할 수 있다.
도 2 내지 도 9는 도 1의 기판 가공 방법을 순차적으로 보여주는 공정 단면도들이다.
도 1 및 도 2를 참조하면, 기판(W) 상에 하드 마스크 층(10)을 형성한다(S10). 예를 들어, 기판(W)은 결정 실리콘을 포함할 수 있다. 기판(W)은 약 30cm의 직경을 가질 수 있다. 기판(W)은 반도체 층, 절연 층, 및/또는 금속 층을 포함할 수 있다. 이와 달리, 기판(W)은 글래스 기판 또는 플라스틱 기판을 포함할 수 있다. 일 예에 따르면, 하드 마스크 층(10)은 스핀 코팅 공정 및 베이크 공정에 의해 형성된 고분자 층을 포함할 수 있다. 예를 들어, 하드 마스크 층(10)의 소스는 액체 상태를 가질 수 있다. 하드 마스크 층(10)의 소스는 기판(W)의 중심 상에 제공될 수 있다. 기판(W)은 스핀 코팅 공정 시에 약 100 내지 약 2000rpm으로 회전될 수 있다. 하드 마스크 층(10)의 소스는 기판(W)의 상부 면의 전면에 코팅될 수 있다. 이후, 하드 마스크 층(10)은 베이크 공정에 의해 경화될 수 있다.
일 예에 따르면, 하드 마스크 층(10)은 결함들(12)을 가질 수 있다. 예를 들어, 결함들(12)은 버블들(bubbles)을 포함할 수 있다. 결함들(12)은 하드 마스크 층(10)의 스핀 코팅 공정 및/또는 베이크 공정 시 발생될 수 있다. 결함들(12)은 하드 마스크 층(10) 소스의 표면 장력, 기판(W) 상부 면의 비 친수성, 및/또는 요철들에 의해 생성될 수 있다.
일 예에 따르면, 하드 마스크 층(10)은 파이렌(pyrene), 나프탈렌(naphthalene), 하이드록시스티렌(hydroxystyrene), 및/또는 계면활성제를 포함할 수 있다. 예를 들어, 계면 활성제는 DTMAB, MTMAB, CTMAC를 포함할 수 있다. 계면 활성제는 하드 마스크 층(10)의 스핀 코팅 공정 시에 결함들(12)의 발생을 감소시킬 수 있다.
도 10은 도 1의 하드 마스크 층(10)의 계면 활성제의 농도에 따른 결함들(12)의 발생 개수를 보여준다.
도 2 및 도 10을 참조하면, 결함들(12)의 발생 개수는 계면 활성제의 농도에 따라 변화될 수 있다. 예를 들어, 계면 활성제가 하드 마스크 층(10) 내에 없을 경우, 약 220개 내지 약 550개의 결함들(12)이 유발될 수 있다. 평균적으로 결함들(12)은 약 400개 정도 생성될 수 있다. 계면 활성제가 약 1%의 농도일 때, 약 200개 내지 900개의 결함들(12)이 발생될 수 있다. 평균적으로 결함들(12)은 약 600개 정도로 생성될 수 있다. 계면 활성제가 약 0.03%의 농도일 때, 약 160개 내지 약 250개의 결함들(12)이 발생될 수 있다. 결함들(12)은 평균적으로 약 200개 정도로 생성될 수 있다. 즉, 하드 마스크 층(10)는 약 300ppm의 계면활성제를 함유할 때, 결함들(12)은 가장 낮게 발생될 수 있다.
도 11은 도 3의 하드 마스크 층(10)을 검사하기 위한 검사 장치(100)의 일 예를 보여준다.
도 1, 도 3, 및 도 11을 참조하면, 검사 장치(100)는 하드 마스크 층(10)을 검사한다(S20). 일 예에 따르면, 검사 장치(100)는 하드 마스크 층(10)을 광학적으로 검사할 수 있다. 예를 들어, 하드 마스크 층(10)을 검사하는 단계(S20)는 라만 스펙트럼 분석 방법을 사용하여 결함들(12)을 검출하는 단계를 포함할 수 있다. 검사 장치(100)는 라만 분광 장치를 포함할 수 있다. 이와 달리, 검사 장치(100)는 광학 현미경을 포함할 수 있다. 검사 장치(100)는 하드 마스크 층(10)을 전기적으로 검사할 수 있다. 예를 들어, 검사 장치(100)는 전자 현미경을 포함할 수 있다.
도 3 및 도 11을 참조하면, 검사 장치(100)가 광(14)을 하드 마스크 층(10)으로 제공하면, 하드 마스크 층(10)은 제 1 산란 광(16) 및/또는 투과 광을 생성할 수 있다. 제 1 산란 광(16)은 하드 마스크 층(10)의 방출 광일 수 있다. 반면, 결함들(12)은 제 2 산란 광(18)을 생성할 수 있다. 광(14)이 결함들(12)을 통과하여 기판(W)으로 제공되기 때문에 제 2 산란 광(18)은 결함들(12) 아래의 기판(W)으로부터 생성될 수 있다. 따라서, 제 2 산란 광(18)은 기판(W)의 방출 광일 수 있다. 검사 장치(100)는 제 1 산란 광(16)과 제 2 산란 광(18)의 파수(wave number) 및/또는 파장을 비교하여 결함들(12)을 판별할 수 있다. 예를 들어, 검사 장치(100)는 약 30nm 내지 약 1mm의 직경(D1)의 결함들(12)을 검출할 수 있다.
도 11을 참조하면, 검사 장치(100)는 광원(110), 미러(120), 필터(130), 빔 스플리터(140), 오브젝티브 렌즈(160), 분광기170), 검출기(180) 및 제어 부(190)를 포함할 수 있다. 광원(110)은 광(14)을 생성할 수 있다. 광(14)은 레이저 광을 포함할 수 있다. 미러(120)는 생성된 광(14)의 경로를 변경할 수 있다. 필터(130)는 광(14)의 노이즈를 제거할 수 있다. 빔 스플리터(140)는 광(14)을 오브젝티브 렌즈(160)로 제공할 수 있다. 오브젝티브 렌즈(160)는 광(14)을 기판(W)에 제공할 수 있다. 도 3의 하드 마스크 층(10)과, 기판(W)은 제 1 및 제 2 산란 광들(16, 18)을 생성할 수 있다. 오브젝티브 렌즈(160)는 제 1 및 제 2 산란 광들(16, 18)을 빔 스플리터(140)로 제공할 수 있다. 빔 스플리터(140)는 제 1 및 제 2 산란 광들(16, 18)을 분광기(170)로 제공할 수 있다. 분광기(170)는 제 1 및 제 2 산란 광들(16, 18)을 그들의 파수에 따라 분광할 수 있다. 검출기(180)는 분광된 제 1 산란 광(16) 또는 제 2 산란 광(18)을 검출할 수 있다. 제어 부(190)는 검출된 제 1 및 제 2 산란 광들(16, 18)의 검출 신호를 이용하여 하드 마스크 층(10) 또는 결함들(12)을 판별할 수 있다. 기판(W)은 스테이지(미도시)에 의해 수평으로 이동될 수 있다. 제어 부(190)는 기판(W)의 위치에 따라 결함들(12)을 검출할 수 있다.
도 12는 도 11의 광(14)의 파수에 따른 제 2 산란 광(18)의 검출 세기를 보여준다.
도 12를 참조하면, 광(14)은 약 400cm-1 이상의 파수를 가질 때, 제 2 산란 광(18)의 검출 세기는 거의 포화될 수 있다. 반면, 광(14)의 파수가 500cm-1 이상일 경우, 도 3의 제 1 산란 광(16)과 제 2 산란 광(18)의 분해능(resolution)이 감소할 수 있다. 따라서, 광(14)이 약 400 cm-1 내지 약 500 cm-1의 파수를 가질 경우, 검출 세기와 분해능은 최적화(optimized)될 수 있다. 예를 들어, 광(14)은 약 402 cm-1의 파수를 가질 수 있다.
도 13은 도 3의 하드 마스크 층(10)을 검사하는 단계(S20)의 일 예를 보여준다.
도 13을 참조하면, 하드 마스크 층(10)을 검사하는 단계(S20)는 제 1 및 제 2 라만 피크들의 세기들을 비교하는 단계(S22)와 결함들(12)을 표시하는 단계(S24)를 포함할 수 있다.
도 14 및 도 15는 도 3의 제 1 및 제 2 산란 광들(16, 18) 각각의 제 1 및 제 2 라만 피크들(60, 70)을 보여준다.
도 11, 및 도 13 내지 도 15를 참조하면, 제어 부(190)는 제 1 및 제 2 라만 피크들(60, 70)의 세기들을 비교하여 결함들(12)의 유무를 판별할 수 있다(S22). 일 예에 따르면, 제 1 및 제 2 산란 광들(16, 18)의 각각은 제 1 및 제 2 라만 피크들(60, 70)을 가질 수 있다. 예를 들어, 제 1 라만 피크(60)는 약 1600cm-1의 파수(wave number)에서 획득될 수 있다. 1600cm-1 파수의 제 1 라만 피크(60)는 하드 마스크 층(10)의 G 에너지 밴드에 대응될 수 있다. 제 2 라만 피크(70)는 520cm-1의 파에서 획득될 수 있다. 520cm-1 파수의 제 2 라만 피크(70)는 실리콘의 기판(W)의 에너지 밴드에 대응될 수 있다. 제 1 라만 피크(60)와 제 2 라만 피크(70) 사이의 1400cm-1 파수의 피크는 하드 마스크 층(10)의 D 에너지 밴드에 대응될 수 있다. 1400cm-1 파수의 피크의 세기는 제 1 라만 피크(60)와 제 2 라만 피크(70)의 세기들보다 작을 수 있다.
일 예에 따르면, 제어 부(190)는 제 1 라만 피크(60)와 제 2 라만 피크의 세기 및/또는 크기를 비교하여 제 1 및 제 2 산란 광들(16, 18)의 검출을 판별할 수 있다. 나아가, 제어 부(190)는 제 1 라만 피크(60)와 제 2 라만 피크의 세기 및/또는 크기에 근거하여 하드 마스크 층(10)과 결함들(12) 중 어느 하나의 검출을 판정할 수 있다.
도 14를 참조하면, 제 1 산란 광(16)의 제 1 라만 피크(60)는 제 2 라만 피크(70)보다 클 수 있다. 예를 들어, 제 1 라만 피크(60)가 제 2 라만 피크(70)보다 클 때, 제어 부(190)는 제 1 산란 광(16) 및/또는 하드 마스크 층(10)이 검출된 것으로 판정할 수 있다. 결함들(12)은 하드 마스크 층(10) 내에 존재하지 않은 것으로 판정될 수 있다.
도 15를 참조하면, 제 2 산란 광(18)의 제 1 라만 피크(60)는 제 2 라만 피크(70)보다 작을 수 있다. 예를 들어, 제 2 라만 피크(70)가 제 1 라만 피크(60)보다 클 때, 제어 부(190)는 제 2 산란 광(18) 및/또는 기판(W)이 검출된 것으로 판정할 수 있다. 결함들(12)이 하드 마스크 층(10) 내에 존재하는 것으로 판정될 수 있다.
또한, 제어 부(190)는 제 1 라만 피크(60)와 제 2 라만 피크(70)의 세기들의 차이에 따라 결함들(12)의 크기를 판정할 수 있다. 예를 들어, 결함들(12)의 크기는 제 1 라만 피크(60)와 제 2 라만 피크(70)의 세기들 차이에 비례하여 증가할 수 있다.
도 16은 도 3의 결함들(12)의 측정 맵(80)을 보여준다.
도 11, 도 13 및 도 16을 참조하면, 제어 부(190)는 기판(W)의 위치에 따라 결함들(12)을 측정 맵(80) 내에 표시한다(S24). 예를 들어, 측정 맵(80)은 결함들(12)을 x 축과 y 축의 좌표로 표시할 수 있다. 또한, 측정 맵(80)은 결함들(12)의 크기를 표시할 수 있다. 제어 부(190)는 측정 맵(80) 내의 결함들(12)을 그들의 위치 및 크기에 따라 관리할 수 있다.
도 17은 도 16의 결함들(12)과 비교되는 타깃 패턴들(50)을 보여준다.
도 1, 도 11 및 도 17을 참조하면, 제어 부(190)는 결함들(12)이 타깃 패턴들(50)의 외곽에 있는지를 판별한다(S30). 타깃 패턴들(50)은 타깃 맵(52) 내에 배치될 수 있다. 타깃 맵(52)은 도 16의 측정 맵(80)과 중첩될 수 있다. 결함들(12)은 타깃 패턴들(50)과 비교될 수 있다. 일 예에 따르면, 타깃 패턴들(50)은 결함들(12)의 직경(D1)보다 큰 거리(D2)를 가질 수 있다. 예를 들어, 결함들(12)이 약 30nm의 직경을 가질 때, 타깃 패턴들(50)은 30nm보다 큰 거리(D2)를 가질 수 있다.
결함들(12)이 타깃 패턴들(50) 내에 배치될 경우, 하드 마스크 층(10)은 제거될 수 있다(S40). 결함들(12)은 후속의 소자 패턴들을 형성하는 단계(S90)의 불량을 야기시키기 때문이다. 이후, 하드 마스크 층(10)을 형성하는 단계(S10) 내지 결함들(12)이 타깃 패턴들(50)의 외곽에 있는지를 판별하는 단계(S30)는 재 수행될 수 있다.
도 1 및 도 4를 참조하면, 결함들(12)이 타깃 패턴들(50)의 외곽에 배치될 경우, 하드 마스크 층(10) 상에 포토레지스트(20)를 형성한다(S50). 포토레지스트(20)는 후속에서 하드 마스크 층(10)의 식각 마스크 층으로 사용될 수 있다. 예를 들어, 포토레지스트(20)는 스핀 코팅 공정으로 도포될 수 있다. 포토레지스트(20)는 밴젠 고리들(benzene chains)을 가질 수 있다.
도 1 및 도 5를 참조하면, 포토레지스트(20)를 자외선(22)으로 노광한다(S60). 예를 들어, 자외선(22)의 광원(미도시)은 약 10nm 파장의 EUV, 약 193nm 파장의 ArF, 약 248nm 파장의 KrF, 약 365nm 파장의 i-line, 약 436nm 파장의 G-line을 포함할 수 있다. 자외선(22)은 포토레지스트(20)의 일부(24) 내의 벤젠 고리들을 끈을 수 있다. 자외선(22)은 도 17의 타깃 맵(52)을 따라 포토레지스트(20)에 제공될 수 있다. 타깃 맵(52)은 자외선(22)의 파장 및/또는 타깃 패턴들(50)의 배치 구조에 따라 변경된 보정 맵을 포함할 수 있다. 자외선(22)은 결함들(12) 상의 포토레지스트(20)에 제공될 수 있다.
도 1 및 도 6을 참조하면, 노광된 포토레지스트(20)를 현상하여 포토레지스트 패턴들(26)을 형성한다(S70). 노광된 포토레지스트(20)의 일부(24)는 현상 액(미도시)에 의해 제거될 수 있다. 포토레지스트 패턴들(26)은 하드 마스크 층(10)의 결함들(12)을 노출시킬 수 있다.
도 1 및 도 7을 참조하면, 포토레지스트 패턴들(26)으로부터 노출된 하드 마스크 층(10)의 일부를 재거하여 하드 마스크 패턴들(40)을 형성한다(S80). 포토레지스트 패턴들(26)은 하드 마스크 층(10)의 식각 마스크 패턴으로 사용될 수 있다. 일 예에 따르면, 하드 마스크 층(10)은 건식 식각 공정에 의해 제거될 수 있다. 예를 들어, 건식 식각 공정의 식각 가스(30)는 CF3, 또는 CF4 가스를 포함할 수 있다. 결함들(12)은 제거될 수 있다. 식각 가스(30)은 플라즈마에 의해 기판(W)으로 가속 및/또는 집중될 수 있다.
도 1 및 도 8을 참조하면, 포토레지스트 패턴들(26) 및 하드 마스크 패턴들(40)로부터 노출된 기판(W)의 일부를 제거하여 소자 패턴들(90)을 형성한다(S90). 소자 패턴들(90)은 포토레지스트 패턴들(26) 및 하드 마스크 패턴들(40)을 따라 형성될 수 있다. 일 예에 따르면, 소자 패턴들(90)은 도 17의 타깃 패턴들(50)에 대응될 수 있다. 소자 패턴들(90) 상의 하드 마스크 패턴들(40)은 도 2의 결함들(12)을 갖지 않을 수 있다. 이와 달리, 타깃 패턴들(50)은 소자 패턴들(90)의 식각 보정 패턴 및/또는 기준(reference) 패턴들일 수 있다.
기판(W)의 일부는 하드 마스크 층(10)와 더불어 인시츄(in-situ)로 제거될 수 있다. 기판(W)의 일부는 건식 식각 공정에 의해 제거될 수 있다. 예를 들어, 기판(W)의 건식 식각 공정의 식각 가스(미도시)는 SF6, HF, HCl, H2SO4, HNO3, H3PO4, NH4, (NH4)2SO5, NH4Cl, CF3, 또는 CF4를 포함할 수 있다. 포토레지스트 패턴들(26) 또는 하드 마스크 패턴들(40)의 일부는 기판(W)의 식각 시에 손상 및/또는 제거될 수 있다. 가령, 결함들(12)이 하드 마스크 패턴들(40) 내에 잔존(being)할 경우, 소자 패턴들(90)의 불량이 발생될 수 있다. 하드 마스크 패턴들(40)이 결함들(12)을 갖지 않기 때문에 기판 식각 공정의 불량은 방지될 수 있다. 소자 패턴들(90)은 식각 불량 없이 형성될 수 있다. 따라서, 생산 수율은 증가될 수 있다.
도 1 및 도 9를 참조하면, 포토레지스트 패턴들(26)과 하드 마스크 패턴들(40)을 제거한다(S100). 예를 들어, 포토레지스트 패턴들(26)과 하드 마스크 패턴들(40)은 에싱 공정에 의해 제거될 수 있다. 이와 달리, 포토레지스트 패턴들(26)과 하드 마스크 패턴들(40)은 유기 용매에 의해 제거될 수 있다.
이상, 첨부된 도면들을 참조하여 본 발명의 실시 예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (10)

  1. 식각 영역과 상기 식각 영역에 의해 정의되는 비식각 영역을 갖는 기판 상에 마스크 층을 형성하는 단계;
    상기 마스크 층 내의 결함들을 검출하기 위해 라만 스펙트럼 분석을 이용하여 상기 마스크 층을 검사하는 단계;
    상기 마스크 층 내에 상기 결함들이 있을 경우, 상기 식각 영역 또는 상기 비식각 영역 상에 상기 결함들이 있는 것으로 판단하는 단계;
    상기 비식각 영역 상에 상기 결함들이 있을 경우, 상기 식각 영역 및 상기 비식각 영역 상의 상기 마스크 층을 제거하는 단계; 및
    상기 식각 영역 상에 상기 결함들이 있을 경우, 상기 식각 영역 상의 상기 마스크 층의 일부를 식각하여 상기 비식각 영역 상의 마스크 패턴을 형성하는 단계를 포함하는 기판 가공 방법.
  2. 제 1 항에 있어서,
    상기 결함들은 상기 마스크 층 내의 버블들을 포함하는 기판 가공 방법.
  3. 제 1 항에 있어서,
    상기 결함들을 검출하는 단계는 상기 마스크 층과 상기 기판 각각의 제 1 라만 피크와 제 2 라만 피크를 비교하는 단계를 포함하되,
    상기 기판의 제 1 라만 피크는 상기 제 2 라만 피크보다 작은 기판 가공 방법.
  4. 제 3 항에 있어서,
    상기 제 1 라만 피크는 1600 cm-1의 파수에서 획득되고, 상기 제 2 라만 피크는 520 cm-1의 파수에서 획득되는 기판 가공 방법.
  5. 제 1 항에 있어서,
    상기 마스크 층을 검사하는 단계는 상기 결함들을 측정 맵 내에 표시하는 단계를 더 포함하는 기판 가공 방법.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 제 1 항에 있어서,
    상기 식각 영역 상의 상기 마스크 층의 일부를 식각하는 단계는:
    상기 마스크 층 상에 포토레지스트를 형성하는 단계;
    상기 식각 영역 상의 상기 포토레지스트의 일부를 노광하는 단계;
    상기 노광된 포토레지스트를 현상하여 상기 비식각 영역 상에 포토레지스트 패턴을 형성하는 단계; 및
    상기 포토레지스트 패턴을 이용하여 상기 식각 영역 상의 상기 마스크 층의 일부를 제거하는 단계를 포함하는 기판 가공 방법.
  10. 제 1 항에 있어서,
    상기 마스크 층은 파이렌, 나프탈렌, 하이드록시스티렌과, 계면 활성제를 포함하되,
    상기 계면 활성제는 0.03%의 농도를 갖는 기판 가공 방법.
KR1020170008219A 2017-01-17 2017-01-17 기판 가공 방법 및 그를 이용한 반도체 소자의 제조 방법 Active KR102760195B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170008219A KR102760195B1 (ko) 2017-01-17 2017-01-17 기판 가공 방법 및 그를 이용한 반도체 소자의 제조 방법
US15/848,896 US10431506B2 (en) 2017-01-17 2017-12-20 Method of processing substrate and method of fabricating semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170008219A KR102760195B1 (ko) 2017-01-17 2017-01-17 기판 가공 방법 및 그를 이용한 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20180085119A KR20180085119A (ko) 2018-07-26
KR102760195B1 true KR102760195B1 (ko) 2025-02-04

Family

ID=62841672

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170008219A Active KR102760195B1 (ko) 2017-01-17 2017-01-17 기판 가공 방법 및 그를 이용한 반도체 소자의 제조 방법

Country Status (2)

Country Link
US (1) US10431506B2 (ko)
KR (1) KR102760195B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101998743B1 (ko) * 2017-06-14 2019-07-10 엘지전자 주식회사 화합물 반도체 태양 전지 및 이의 제조 방법
US11764111B2 (en) * 2019-10-24 2023-09-19 Texas Instruments Incorporated Reducing cross-wafer variability for minimum width resistors

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100025852A1 (en) 2006-12-22 2010-02-04 Makoto Ueki Semiconductor device and method for manufacturing the same
US20150348794A1 (en) * 2014-05-30 2015-12-03 Samsung Electronics Co., Ltd. Hardmask composition and method of forming pattern by using the hardmask composition

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2518533B2 (ja) 1993-09-24 1996-07-24 日本電気株式会社 半導体集積回路内部相互配線の検査装置
JPH10282181A (ja) 1997-04-08 1998-10-23 Toshiba Corp ボイド検出装置
JP2967755B2 (ja) 1997-04-17 1999-10-25 日本電気株式会社 半導体装置の製造方法
US6885444B2 (en) 1998-06-10 2005-04-26 Boxer Cross Inc Evaluating a multi-layered structure for voids
IL161729A0 (en) 2001-11-06 2005-11-20 C I Systems Ltd In-line spectroscopy for process monitoring
KR100607408B1 (ko) 2004-07-21 2006-08-02 삼성전자주식회사 반도체 기판의 신뢰성 평가방법
KR100711922B1 (ko) 2005-12-14 2007-04-27 동부일렉트로닉스 주식회사 보이드 모니터링 방법
KR100711923B1 (ko) 2005-12-21 2007-04-27 동부일렉트로닉스 주식회사 반도체 소자의 보이드 검출 방법
JP5178030B2 (ja) 2007-03-16 2013-04-10 新電元工業株式会社 半導体装置の検査方法および検査装置
JP5007979B2 (ja) 2008-05-22 2012-08-22 独立行政法人産業技術総合研究所 欠陥を検査する方法及び欠陥検査装置
KR101037135B1 (ko) 2008-11-12 2011-05-26 한국기초과학지원연구원 콘크리트의 내부공동 비파괴 검사장치 및 검사방법
KR20100112070A (ko) * 2009-04-08 2010-10-18 삼성전자주식회사 비정질 탄소막 형성 방법 및 이를 이용한 패턴 형성 방법
KR20100122613A (ko) 2009-05-13 2010-11-23 (주)미래컴퍼니 Ｘ선을 이용한 태양전지의 전극 검사 장치 및 방법
JP5522531B2 (ja) 2010-05-18 2014-06-18 株式会社ジェイテクト 物品の内部構造観察方法及び観察装置
JP5710385B2 (ja) 2011-06-02 2015-04-30 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 超音波スキャンに基づくシリコン貫通配線（ｔｓｖ）におけるボイドの存在の推定
US20130077086A1 (en) 2011-09-23 2013-03-28 Kla-Tencor Corporation Solid-State Laser And Inspection System Using 193nm Laser
KR101430551B1 (ko) 2012-12-03 2014-08-19 대한민국(농촌진흥청장) 투과 라만 분광법을 이용한 곡물의 원산지 판별법
US9719905B2 (en) 2013-05-09 2017-08-01 Lg Chem, Ltd. Methods of measuring electrode density and electrode porosity
KR20150004146A (ko) 2013-07-02 2015-01-12 엘아이지에이디피 주식회사 테라헤르츠를 이용한 검사 장치
US10182757B2 (en) 2013-07-22 2019-01-22 The Rockefeller University System and method for optical detection of skin disease
KR102675775B1 (ko) * 2016-12-27 2024-06-18 삼성전자주식회사 하드마스크 조성물, 이를 이용한 패턴의 형성방법 및 상기 하드마스크 조성물을 이용하여 형성된 하드마스크

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100025852A1 (en) 2006-12-22 2010-02-04 Makoto Ueki Semiconductor device and method for manufacturing the same
US20150348794A1 (en) * 2014-05-30 2015-12-03 Samsung Electronics Co., Ltd. Hardmask composition and method of forming pattern by using the hardmask composition

Also Published As

Publication number Publication date
US20180204777A1 (en) 2018-07-19
KR20180085119A (ko) 2018-07-26
US10431506B2 (en) 2019-10-01

Similar Documents

Publication Publication Date Title
US7732109B2 (en) Method and system for improving critical dimension uniformity
US7733502B2 (en) Roughness evaluation method and system
US20110101226A1 (en) Method and apparatus for duv transmission mapping
US10453696B2 (en) Dual endpoint detection for advanced phase shift and binary photomasks
TW201407267A (zh) 光罩製造應用中之用於蝕刻石英基板的裝置及方法
KR102760195B1 (ko) 기판 가공 방법 및 그를 이용한 반도체 소자의 제조 방법
US11955387B2 (en) Method of fabricating a semiconductor device
JP4846510B2 (ja) 表面位置計測システム及び露光方法
KR20100010696A (ko) 포토마스크 검사용 정렬 패턴을 구비하는 포토마스크 및 그제조방법
JP4882371B2 (ja) フレア量の計測方法、フレア量計測用マスク及びデバイスの製造方法
EP4414782A1 (en) Mask for stitching exposure
US20100233590A1 (en) Method for Manufacturing Photo Mask Using Fluorescence Layer
TW201826342A (zh) 元件製造方法
KR100529459B1 (ko) 노광 장비의 렌즈 균일도 측정 장치
JP2004128306A (ja) 半導体装置の製造方法並びにそれに使用する露光装置、レクチル及び半導体ウエハ
KR20070014585A (ko) 기판 얼라인 장치
US20060065626A1 (en) Detection and feed forward of exposed area to improve plasma etching
KR20080109567A (ko) 포토마스크의 패턴 선폭 측정 방법
KR100846960B1 (ko) 반도체 소자의 포토레지스트 제거 공정의 안정화 방법
TW201719277A (zh) 修復光罩的方法
JP5005370B2 (ja) ハーフトーンマスク及びそれを用いたパターニング方法
JP2017090672A (ja) レジストパターン検査方法
KR20070005405A (ko) Ｃｄ-ｓｅｍ 챔버내의 오염입자 제거방법 및 ｃｄ-ｓｅｍ을이용한 반도체 웨이퍼의 패턴형상 관찰방법
KR20050063320A (ko) 노광용 마스크의 제조 방법
KR20090000870A (ko) 반도체 소자의 포토마스크 형성방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000