KR102716143B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102716143B1
KR102716143B1 KR1020190086560A KR20190086560A KR102716143B1 KR 102716143 B1 KR102716143 B1 KR 102716143B1 KR 1020190086560 A KR1020190086560 A KR 1020190086560A KR 20190086560 A KR20190086560 A KR 20190086560A KR 102716143 B1 KR102716143 B1 KR 102716143B1
Authority
KR
South Korea
Prior art keywords
layer
display device
signal line
capping layer
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020190086560A
Other languages
English (en)
Other versions
KR20210010710A (ko
Inventor
백경민
신상원
신현억
이주현
박홍식
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190086560A priority Critical patent/KR102716143B1/ko
Priority to US16/881,722 priority patent/US11409172B2/en
Priority to CN202010678796.1A priority patent/CN112242422B/zh
Publication of KR20210010710A publication Critical patent/KR20210010710A/ko
Application granted granted Critical
Publication of KR102716143B1 publication Critical patent/KR102716143B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H01L27/124—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/115—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers comprising active inorganic nanostructures, e.g. luminescent quantum dots
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/879—Arrangements for extracting light from the devices comprising refractive means, e.g. lenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

일 실시예에 따른 표시 장치는 베이스층, 상기 베이스층 상에 배치된 표시 소자, 및 상기 베이스층 상에 배치되고 상기 표시 소자와 전기적으로 연결된 신호 라인을 포함한다. 상기 신호 라인은 도전층 및 상기 도전층 상에 배치되며 질화바나듐, 및 산화아연을 포함하는 캡핑층을 포함한다. 따라서, 일 실시예의 표시 장치는 향상된 시인성을 가질 수 있다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로, 상세하게는 낮은 외부광 반사율을 갖는 표시 장치에 관한 것이다.
표시 장치는 영상을 표시하거나 외부 신호를 감지하기 위한 신호 라인들 및 신호 라인들에 연결된 전자 소자들을 포함한다. 신호 라인들과 전자 소자들은 도전층으로 구성될 수 있다. 도전층은 대체로 반사율이 큰 금속을 포함하므로, 외광에 의해 반사되어 외부에서 시인되는 문제가 발생될 수 있다. 신호 라인들이나 전자 소자가 외부광 반사로 인해 외부에서 시인되는 경우, 표시 장치가 표시하는 영상의 시인성에 영향을 미칠 수 있다.
본 발명은 시인성이 향상된 표시 장치를 제공 하는 것을 일 목적으로 한다. 보다 상세하게는, 낮은 외광 반사율을 갖는 신호 라인을 포함함으로써 시인성이 향상된 표시 장치를 제공하는 것을 일 목적으로 한다.
본 발명의 일 실시예에 따른 표시 장치는 베이스층, 표시 소자, 및 신호 라인을 포함할 수 있다. 상기 표시 소자는 상기 베이스층 상에 배치될 수 있다. 상기 신호 라인은 상기 베이스층 상에 배치되고 상기 표시 소자와 전기적으로 연결될 수 있다. 상기 신호 라인은 도전층, 및 캡핑층을 포함할 수 있다. 상기 캡핑층은 상기 도전층 상에 배치되며 질화바나듐, 및 산화아연을 포함할 수 있다.
상기 캡핑층은 산화알루미늄을 더 포함할 수 있다.
상기 캡핑층 전체에 대하여 상기 질화바나듐의 함량은 25at% 이상 70at% 이하이고, 상기 산화아연의 함량은 20at% 이상 70at% 이하이고, 상기 산화알루미늄의 함량은 3at% 이상 10at% 이하일 수 있다.
상기 캡핑층의 반사율은 상기 도전층의 반사율보다 작을 수 있다.
상기 캡핑층은 상기 도전층 상에 직접 배치될 수 있다.
가시광선 영역의 광에 대한 상기 신호 라인의 평균 반사율은 20% 이하일 수 있다.
상기 신호 라인은 중간층을 더 포함할 수 있다. 상기 중간층은 상기 도전층 및 상기 캡핑층 사이에 배치되며, 상기 도전층의 굴절률 및 상기 캡핑층의 굴절률 사이의 굴절률 값을 가질 수 있다.
상기 중간층은 산화규소, 질화규소, 질산화규소, 산화티타늄, 및 산화알루미늄 중 적어도 하나를 포함할 수 있다.
상기 캡핑층의 두께는 200Å 이상 1000Å 이하일 수 있다.
상기 박막 트랜지스터는 상기 베이스층 상에 배치될 수 있다. 상기 표시 소자는 상기 박막 트랜지스터와 전기적으로 연결될 수 있다. 상기 신호라인은 제1 신호 라인 및 제2 신호 라인을 포함할 수 있다. 상기 제1 신호 라인은 상기 베이스층 상에 배치될 수 있다. 상기 제2 신호 라인은 상기 제1 신호 라인과 절연 교차할 수 있다.
상기 박막 트랜지스터는 반도체 패턴, 제어 전극, 입력 전극, 및 출력 전극을 포함할 수 있다. 상기 반도체 패턴은 상기 베이스층 상에 배치될 수 있다. 상기 제어 전극은 상기 반도체 패턴과 평면상에서 중첩하며 상기 제1 신호 라인과 동일한 층 상에 배치될 수 있다. 상기 입력 전극 및 출력 전극은 각각이 상기 반도체 패턴과 전기적으로 연결되며 상기 제2 신호 라인과 동일한 층 상에 배치될 수 있다. 상기 제어 전극, 상기 입력 전극, 및 상기 출력 전극은 각각 상기 도전층 및 상기 도전층 상에 배치된 상기 캡핑층을 포함할 수 있다.
상기 표시 소자는 액정 표시 소자일 수 있다.
일 실시예의 표시 장치는 입력 감지 유닛을 포함할 수 있다. 상기 입력 감지 유닛은 상기 표시 소자 상에 배치되고, 입력 감지 전극 및 입력 감지 라인을 포함할 수 있다. 상기 입력 감지 전극 및 상기 입력 감지 라인은 각각 상기 도전층 및 상기 도전층 상에 배치되고 질화바나듐(VN), 및 산화아연(ZnO)을 포함하는 캡핑층을 포함할 수 있다.
상기 표시 소자는 유기 발광 물질 또는 양자점 발광 물질을 포함하는 유기 발광 표시 소자를 포함할 수 있다.
상기 도전층은 구리를 포함할 수 있다.
일 실시예의 표시 장치는 제1 신호 라인 및 제2 신호 라인을 포함할 수 있다. 상기 제2 신호 라인은 상기 제1 신호 라인과 이격된 제2 신호 라인을 포함할 수 있다. 상기 제1 신호 라인 및 상기 제2 신호 라인 중 적어도 하나는 도전층 및 캡핑층을 포함할 수 있다. 상기 캡핑층은 상기 도전층 상에 직접 배치되고 질화바나듐, 및 산화아연을 포함할 수 있다. 상기 캡핑층은 산화알루미늄(Al2O3)을 더 포함할 수 있다.
상기 캡핑층 전체에 대하여 상기 질화바나듐의 함량은 25at% 이상 70at% 이하이고, 상기 산화아연의 함량은 20at% 이상 70at% 이하이고, 상기 산화알루미늄의 함량은 3at% 이상 10at% 이하일 수 있다.
상기 캡핑층의 두께는 200Å 이상 1000Å 이하일 수 있다.
가시광선 영역의 광에 대한 상기 캡핑층의 평균 반사율은 25% 이하일 수 있다.
본 발명의 일 실시예에 따른 표시 장치는, 낮은 외광 반사율을 갖는 신호 라인을 포함하므로 시인성이 향상될 수 있다.
도 1은 일 실시예에 따른 표시 장치의 사시도이다.
도 2a 및 도 2b는 일 실시예에 따른 신호 라인의 단면도이다.
도 3a 및 도 3b, 도 4a 및 도 4b는 실시예들에 따른 광 반사율을 도시한 그래프이다.
도 5는 일 실시예에 따른 표시 장치를 간략히 도시한 블럭도이다.
도 6은 본 발명의 일 실시예에 따른 표시 패널의 일부를 도시한 평면도이다.
도 7a는 일 실시예에 따른 표시 패널의 일부를 도시한 평면도이다.
도 7b는 도 2에 도시된 I-I' 선을 따라 절단한 단면도이다.
도 8a는 일 실시예에 따른 표시 패널의 평면도이다.
도 8b는 일 실시예에 따른 표시 모듈의 단면도이다.
도 9a는 도 8b의 AA 영역의 부분 확대 단면도이다.
도 9b 내지 도 9e는 일 실시예에 따른 입력 감지 유닛의 평면도이다.
도 9f는 도 9b에 도시된 일부 구성을 확대하여 도시한 부분 확대도이다.
도 10은 도 9b의 A2 영역의 부분 확대도이다.
도 11은 도 10의 II-II’선에 대응하는 개략적인 단면도이다.
도 12a 내지 도 12c는 실시예에 따른 신호 라인의 제조방법을 도시한 단면도들이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 “상에 있다”, “연결 된다”, 또는 “결합된다”고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
본 명세서에서, 어떤 구성 요소가 다른 구성요소 상에 “직접” 배치된다고 언급되는 경우에 그것은 다른 구성요소 상에 접촉한다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
“및/또는”은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, “아래에”, “하측에”, “위에”, “상측에” 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락상 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로, 본 명세서에서 정의된 것으로 해석된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 일 실시예에 따른 표시 장치(DD)의 사시도이다.
도 1에서는 네 면의 엣지가 모두 곡면으로 제공된 휴대용 단말기를 표시 장치(DD)로 예시적으로 도시하였다. 그러나 실시예가 이에 한정되는 것은 아니며, 플랫형 표시 장치, 커브드 표시 장치, 밴딩형 표시 장치, 롤러블 표시 장치, 폴더블 표시 장치, 및 스트레쳐블 표시 장치 등과 같은 다양한 표시 장치(DD)에 적용될 수 있다. 또한, 별도로 도시하지는 않았으나, 본 발명에 따른 표시 장치(DD)는 텔레비전 또는 외부 광고판과 같은 대형 전자장치를 비롯하여, 퍼스널 컴퓨터, 노트북 컴퓨터, 개인 디지털 단말기, 자동차 네비게이션 유닛, 게임기, 휴대용 전자 기기, 손목 시계형 전자 기기, 및 카메라와 같은 중소형 전자 장치 등에 사용될 수 있다. 이것들은 단지 실시예로서 제시된 것들로서, 본 발명의 개념에서 벗어나지 않은 이상 다른 전자 기기에도 채용될 수 있음은 물론이다.
표시 장치(DD)는 표시면 상에서 구분되는 복수 개의 영역들을 포함한다. 표시 장치(DD)는 이미지(IM)들이 표시되는 표시 영역(DD-DA), 및 표시 영역(DD-DA)과 인접한 비표시 영역(DD-NDA)을 포함할 수 있다. 도 1에서는 이미지(IM)의 예시로 시계 위젯이 도시되었다. 비표시 영역(DD-NDA) 표시 영역(DD-DA)을 둘러 쌀 수 있다.
본 실시예에서는 이미지(IM)가 표시되는 방향을 기준으로 각 부재들의 전면(또는 전면)과 배면(또는 하면)이 정의된다. 전면과 배면은 제3 방향(DR3)에서 서로 대향되고, 전면과 배면 각각의 법선 방향은 제3 방향(DR3)과 평행할 수 있다. 한편, 제1 내지 제3 방향들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다. 이하, 제1 내지 제3 방향들은 제1 내지 제3 방향들(DR1, DR2, DR3)이 각각 지시하는 방향으로 동일한 도면 부호를 참조한다. 본 명세서에서 "평면 상에서"는 제3 방향(DR3), 즉 법선 방향에서 바라보았을 때를 의미할 수 있다.
일 실시예의 표시 장치(DD)는 영상을 표시하거나, 또는 외부 신호를 감지하는 등 다양한 목적을 위해 신호를 전달하는 신호 라인(SL, 도 2a)들을 포함할 수 있다. 이하부터는 본 발명의 일 실시예에 따른 신호 라인(SL, 도 2a)에 대하여 상세히 설명한다.
도 2a 및 도 2b는 일 실시예에 따른 신호 라인(SL, SL-1)의 단면도이다. 도 2a를 참조하면, 신호 라인(SL)은 지지체(BS) 상에 배치될 수 있다. 지지체(BS)는 예를 들어 후술할 제1 베이스층(BS1, 도 7b), 박막 봉지층(TFE, 도 9a), 또는 제1 터치 절연층(TSIL1, 도 9a)일 수 있다. 다만, 실시예가 이에 한정되는 것은 아니며 신호 라인(SL)을 지지할 수 있는 것이면 특별히 한정되지 않는다.
도 2a를 참조하면, 신호 라인(SL)은 도전층(CL) 및 캡핑층(CAP)을 포함할 수 있다. 도전층(CL)은 도전성 물질을 포함하는 것일 수 있다. 예를 들어, 도전층(CL)은 금속을 포함할 수 있다. 구체적으로, 구리, 알루미늄, 몰리브덴, 티타늄, 은, 및 아연 등의 금속을 하나 또는 그 이상 포함할 수 있다. 바람직하게는, 도전층(CL)은 저항이 낮아 신호 전달 속도가 빠른 구리를 포함할 수 있다. 그러나 실시예가 이에 한정되는 것은 아니며, 다른 실시예에서 도전층(CL)은 ITO(Indium-Thin-Oxide), IZO(Indium-Zinc-Oxide), 그래핀 등의 다양한 도전성 물질을 포함할 수 있다.
도전층(CL)은 약 3000Å 이상 15000 Å이하의 두께를 가질 수 있다. 도전층(CL)의 두께가 약 3000Å 미만인 경우 신호 라인(SL)의 컨택 저항이 높아질 수 있고, 도전층(CL)의 두께가 약 15000Å 이상인 경우 신호 라인(SL)을 지지하는 지지체(예를 들어, 후술할 도 7b의 제1 베이스층)가 인장 응력을 받아 쉽게 손상될 수 있다.
도 2a 및 도 2b에서 도전층(CL)은 단일층으로 도시되었으나, 도전층(CL)은 다층 구조를 가질 수 있다. 도전층(CL)이 다층 구조를 갖는 경우, 도전층(CL)의 각 층은 서로 상이한 금속 원자를 포함하거나, 또는 서로 동일한 금속 원자들을 상이한 비율로 포함할 수 있다.
캡핑층(CAP)은 도전층(CL) 상에 직접 배치될 수 있다. 캡핑층(CAP)은 질화바나듐(VN) 및 산화아연(ZnO)을 포함할 수 있다. 질화바나듐은 작은 반사율을 가지므로, 일 실시예의 캡핑층(CAP)은 도전층보다 작은 반사율을 가질 수 있다. 따라서, 일 실시예의 캡핑층(CAP)을 포함하는 신호 라인(SL)은 입사된 외부 광에 대한 반사율이 작아 외부로 시인되지 않을 수 있다. 또한 일 실시예의 캡핑층(CAP)은 산화 아연을 포함하기 때문에 습식 공정으로 신호 라인을 형성할 수 있다. 예를 들어, 캡핑층이 질화바나듐만 포함하는 경우 식각액을 이용한 패터닝 공정이 어려울 수 있으나, 일 실시예의 캡핑층(CAP)은 산화아연을 포함하기 때문에 식각 공정을 통해 패터닝 될 수 있다.
캡핑층(CAP)은 산화알루미늄(Al2O3)을 더 포함할 수 있다. 캡핑층(CAP)이 산화알루미늄을 더 포함하는 경우 DC 스퍼터링 공정으로 캡핑층(CAP)을 증착할 수 있다. 따라서, 대면적으로 캡핑층을 증착 할 수 있으며 균일한 박막을 형성할 수 있다.
캡핑층(CAP) 전체에 대하여 질화바나듐의 함량은 약 25at% 이상 약 70at% 이하일 수 있다. 예를 들어, 캡핑층(CAP) 전체에 대하여 질화바나듐의 함량은 약 30at% 이상 약 70at% 이하일 수 있다. 캡핑층(CAP)에서 질화바나듐의 함량이 25at% 미만인 경우, 캡핑층(CAP)의 반사율이 높아질 수 있다. 따라서, 신호 라인(SL)의 외광 반사율이 높아지고 표시 장치(DD)의 시인성이 저하될 수 있다. 캡핑층(CAP)에서 질화바나듐의 함량이 70at%를 초과하는 경우, 캡핑층(CAP)에서 산화아연(ZnO) 또는 산화알루미늄(Al2O3)의 함량이 작아지므로 식각 공정 또는 스퍼터링 공정에서 공정상 문제가 발생할 수 있다. 본 명세서에서, at%는 원자 퍼센트를 의미할 수 있다.
캡핑층(CAP) 전체에 대하여 산화아연의 함량은 약 20at% 이상 약 70at% 이하일 수 있다. 예를 들어, 캡핑층(CAP) 전체에 대한 산화아연의 함량은 약 30at% 이상 약 60at% 이하일 수 있다. 캡핑층(CAP)에서 산화아연의 함량이 약 20at% 미만인 경우, 캡핑층(CAP)의 식각 속도가 느려지므로 식각 공정을 통한 캡핑층(CAP)의 패터닝이 어려울 수 있다. 캡핑층(CAP)에서 산화아연의 함량이 약 70at% 초과하는 경우, 캡핑층(CAP)의 식각 속도가 지나치게 빨라지므로 식각 공정의 조절이 어려울 수 있다.
캡핑층(CAP) 전체에 대한 산화알루미늄의 함량은 약 3at% 이상 약 10at% 이하일 수 있다. 캡핑층이 산화알루미늄을 3at% 미만으로 포함하는 경우 DC 스퍼터링 공정으로 캡핑층을 증착하는 것이 어려울 수 있다. 캡핑층(CAP)이 산화알루미늄을 10at% 초과하여 포함하는 경우, 캡핑층(CAP)의 광학적 특성이 저하될 수 있다.
캡핑층(CAP)의 두께는 약 200Å 이상 약 1000Å 이하일 수 있다. 캡핑층(CAP)의 두께가 상술한 범위를 만족하는 경우, 외부에서 입사되는 가시 광선이 상쇄 간섭되어 소멸하는 비율이 높아질 수 있다. 예를 들어, 캡핑층의 두께가 약 200Å 이상 약 1000Å 이하인 경우, 약 550nm의 중심파장을 갖는 녹색광이 상쇄 간섭되는 비율이 상승할 수 있다. 따라서, 표시 장치(DD)가 만족스러운 외광 반사율을 가질 수 있고, 시인성이 향상될 수 있다.
한편, 캡핑층(CAP)의 두께는 약 1000Å 이하일 수 있다. 캡핑층(CAP)의 두께가 1000Å을 초과하는 경우, 캡핑층의 식각에 소요되는 시간이 증가하므로 캡핑층(CAP)과 도전층(CL)을 일괄 식각하는 과정에서 캡핑층(CAP)의 너비(W2)가 도전층(CL)의 너비(W1) 보다 넓게 형성될 수 있다. 즉, 팁(Tip)부가 형성되어 표시 장치(DD)의 신뢰성이 저하될 수 있다.
가시광선 영역의 광에 대한 캡핑층(CAP)의 평균 반사율은 약 25% 이하일 수 있고, 바람직하게는 약 20% 이하일 수 있다.
가시광선 영역의 광에 대한 신호 라인(SL)의 평균 반사율은 약 20% 이하일 수 있고, 바람직하게는 약 10% 이하일 수 있다.도 2b를 참조하면, 신호 라인(SL-1)은 도전층(CL)과 캡핑층(CAP) 사이에 배치된 중간층(ML)을 더 포함할 수 있다. 중간층(ML)은 도전층(CL)과 캡핑층(CAP) 사이에 직접 배치될 수 있다. 중간층(ML)의 굴절률은 도전층(CL)의 굴절률 및 캡핑층(CAP)의 굴절률 사이의 굴절률 값을 갖는 것일 수 있다. 예를 들면, 중간층(ML)의 굴절률 nml은 하기 식 1로 표시될 수 있다.
[식 1]
식 1에서 nml은 중간층(ML)의 굴절률이고, ncl은 도전층(CL)의 굴절률이고, ncap는 캡핑층(CAP)의 굴절률이다.
신호 라인(SL-1)이 도전층(CL)의 굴절률 및 캡핑층(CAP)의 굴절률 사이의 굴절률 값을 갖는 중간층(ML)을 더 포함하기 때문에, 외부에서 입사되는 광이 캡핑층(CAP) 및 도전층(CL) 사이에서 계면 반사되어 다시 외부로 방출되는 비율이 작아진다. 따라서, 신호 라인(SL-1)의 광 반사율은 더 작은 값을 가질 수 있다.
중간층(ML)은 예를 들어, 산화규소, 질화규소, 질산화규소, 산화티타늄, 및 산화알루미늄 중 적어도 하나를 포함할 수 있다.
도 3a 및 도 3b, 도 4a 및 도 4b는 실시예들에 따른 광 반사율을 도시한 그래프이다. 도 3a 및 도 3b에서는 실시예 1 내지 실시예 5에 따른 캡핑층(CAP)의 평균 반사율을 도시하였다.
실시예 1 내지 실시예 5에서 캡핑층(CAP)의 두께는 500Å으로 형성하였다. 캡핑층(CAP)의 반사율은 분광측정기를 이용하여 측정하였으며, 약 380nm 내지 780nm의 파장 영역의 가시광선에 대한 반사율을 측정하였다.
실시예 1 내지 실시예 5에 따른 캡핑층(CAP)은 각각 질화바나듐, 산화아연, 및 산화알루미늄으로 형성하였으며, 질화바나듐, 산화아연, 및 산화알루미늄의 비율은 하기 표 1에 표시하였다.
질화바나듐(at%) 산화아연(at%) 산화알루미늄(at%)
실시예 1 40 55 5
실시예 2 45 50 5
실시예 3 50 45 5
실시예 4 55 40 5
실시예 5 60 35 5
도 3a 및 도 3b를 참조하면, 캡핑층(CAP) 전체에 대하여 25at% 내지 80 at%의 질화바나듐을 포함하고, 20at% 내지 70at% 이하의 산화아연을 포함하고, 3at% 이상 10at% 이하의 산화알루미늄을 포함하는 일 실시예의 캡핑층은 약 25% 이하의 우수한 반사율을 나타냈다. 보다 구체적으로는, 캡핑층(CAP) 전체에 대하여 40at% 내지 60at%의 질화바나듐을 포함하고, 35at% 내지 55at% 이하의 산화아연을 포함하고, 약 5at%의 산화알루미늄을 포함하는 일 실시예의 캡핑층은 약 25% 이하의 우수한 반사율을 나타냈다. 도 3a를 참조하면, 실시예 1 내지 실시예 5의 캡핑층(CAP)은 전 가시광선 파장 영역에서 고르게 낮은 반사율을 나타냈다. 특히, 질화 바나듐을 약 50at% 포함하는 실시예 3에서 반사율이 약 16.8%로 우수하게 나타났다.
도 4a 및 도 4b에서는 실시예 1-1 내지 실시예 1-5에 따른 신호 라인(SL)의 평균 반사율을 도시하였다.
실시예 1-1 내지 실시예 1-5에서 도전층(CL)의 두께는 7000Å으로 형성하였으며, 캡핑층(CAP)의 두께는 실시예 1 내지 실시예 5와 동일하게 형성하였다. 신호 라인(ISL1)의 반사율은 분광측정기를 이용하여 측정하였으며, 약 380nm 내지 780nm의 파장 영역의 가시광선에 대한 반사율을 측정하였다.
실시예 1-1 내지 실시예 1-5에 따른 신호 라인(SL)에서, 도전층(CL)은 구리로 형성하였다. 실시예 1-1 내지 실시예 1-5에 따른 캡핑층(CAP)은 각각 질화바나듐, 산화아연, 및 산화알루미늄으로 형성하였으며, 그 비율은 각각 실시예 1 내지 실시예 5에 따른 캡핑층(CAP)에서 질화바나듐, 산화아연, 및 산화알루미늄의 비율과 동일하게 형성하였다.
도 4a 및 도 4b를 참조하면, 실시예 1-1 내지 실시예 1-5에 따른 신호 라인(SL)은 약 20% 이하의 우수한 반사율을 나타냈다. 특히, 캡핑층(CAP)의 반사율을 단독으로 측정한 경우보다 낮은 반사율을 나타냈으며, 약 550nm 내지 약 650nm 파장 영역의 가시광선의 반사율이 특히 감소하였다. 이는 도전층(CL)에 의해 특정 파장에 대한 추가적인 상쇄 간섭 효과가 커졌기 때문인 것으로 판단된다. 특히, 실시예 1-2, 1-3, 및 1-5의 경우 약 10% 내외의 우수한 반사율을 나타냈다.
도 2 내지 도 4b를 참조하여 설명한 신호 라인(SL)은 이하부터 설명할 바와 같이, 표시 장치(DD)의 게이트 라인, 데이터 라인, 입력 전극, 출력 전극, 제어 전극, 입력 감지 라인 및 입력 감지 전극 등에 사용 되어 표시 장치(DD)의 시인성을 향상시킬 수 있다. 다만, 신호 라인(SL)의 실시예는 이에 한정되는 것은 아니다.
도 5는 일 실시예에 따른 표시 장치(DD)를 간략히 도시한 블럭도이다. 도 6은 본 발명의 일 실시예에 따른 표시 패널의 일부를 도시한 평면도이다. 도 7a는 일 실시예에 따른 표시 패널의 일부를 도시한 평면도이다. 도 7b는 도 7a에 도시된 I-I' 선을 따라 절단한 단면도이다.
도 5에 도시된 것과 같이, 표시 장치(DD)는 신호 제어부(TC), 게이트 구동부(GTD), 데이터 구동부(DTD), 및 표시 패널(DP)을 포함한다.
일 실시예에서, 표시 패널(DP)은 게이트 구동부(GTD) 및 데이터 구동부(DTD)에 전기적으로 연결되어 게이트 구동부(GTD) 및 데이터 구동부(DTD)로부터 제공되는 전기적 신호에 의해 구동된다. 표시 패널(DP)은 특별히 한정되는 것은 아니며, 예를 들어, 유기발광표시패널(organic light emitting display panel), 액정표시패널(liquid crystal display panel), 플라즈마 표시 장치(plasma display panel), 전기영동 표시패널(electrophoretic display panel), 및 일렉트로웨팅 표시패널(electrowetting display panel)등이 적용될 수 있다. 도 5, 도 6, 도 7a, 및 도 7b에서는 액정 표시 소자를 포함하는 액정 표시 장치를 예시적으로 설명한다.
표시 장치(DD)는 상기 표시 패널(DP)에 광을 제공하는 백라이트 유닛(미도시) 및 편광판을 포함하는 광학 부재를 더 포함할 수 있다. 표시 패널(DP)은 백라이트 유닛으로부터 생성된 광의 투과량을 제어하여 영상을 표시한다. 다만, 이는 예시적으로 설명한 것이고, 표시 패널(DP)이 유기발광표시패널로 제공되는 경우, 백라이트 유닛은 생략될 수도 있다.
표시 패널(DP)은 신호 라인들(G1~Gm, D1~Dn) 및 신호 라인들(G1~Gm, D1~Dn)에 연결된 복수의 화소들(PX)을 포함한다. 신호 라인들(G1~Gm, D1~Dn)은 복수의 게이트 라인들(G1~Gm) 및 복수의 데이터 라인들(D1~Dn)을 포함할 수 있다. 본 명세서에서 게이트 라인들(G1~Gm)은 제1 신호 라인들로 지칭될 수 있고, 데이터 라인들(D1~Dm)은 제2 신호 라인들로 지칭될 수 있다.
게이트 라인들(G1~Gm)은 제1 방향(DR1)으로 연장되며 제2 방향(DR2)을 따라 배열되어, 게이트 구동부(GTD)와 화소들(PX)을 연결한다. 게이트 라인들(G1~Gm)은 게이트 구동부(GTD)로부터 제공되는 게이트 신호들을 화소들(PX)에 각각 제공한다.
데이터 라인들(D1~Dn)은 제2 방향(DR2)을 따라 각각 연장되며 제1 방향(DR1)을 따라 배열된다. 데이터 라인들(D1~Dn)은 데이터 구동부(DTD)와 화소들(PX)을 연결한다. 데이터 라인들(D1~Dn)은 데이터 구동부(DTD)로부터 제공되는 데이터 신호들을 화소들(PX)에 각각 제공한다. 데이터 라인들(D1~Dn)은 게이트 라인들(G1~Gm)과 절연 교차한다.
화소들(PX) 각각은 게이트 라인들(G1~Gm) 중 대응되는 게이트 라인 및 데이터 라인들(D1~Dn) 중 대응되는 데이터 라인에 연결될 수 있다. 화소들(PX)은 각각 박막 트랜지스터 및 이에 연결된 액정 커패시터를 포함한다. 화소들(PX)은 액정 커패시터의 전하량 제어를 통해 영상을 표시할 수 있다.
신호 제어부(TC)는 게이트 구동부(GTD)와 데이터 구동부(DTD)에 전기적 신호를 제공하여 게이트 구동부(GTD)와 데이터 구동부(DTD)의 동작을 제어한다. 신호 제어부(TC)는 입력 영상신호들(RGB)을 수신하고, 입력 영상신호들(RGB)을 표시 패널(DP)의 동작에 부합하도록 변환하여 영상데이터들(R'G'B')을 출력한다. 또한, 신호 제어부(TC)는 각종 제어신호(CS), 예를 들면 수직동기신호, 수평동기신호, 메인 클럭신호, 및 데이터 인에이블 신호 등을 수신하고, 제1 및 제2 제어신호들(CONT1, CONT2)을 출력한다.
데이터 구동부(DTD)는 제1 제어신호(CONT1) 및 영상데이터들(R'G'B')을 수신한다. 데이터 구동부(DTD)는 영상데이터들(R'G'B')을 데이터 전압들로 변환하여 데이터 라인들(D1~Dn)에 제공한다. 제1 제어신호(CONT1)는 데이터 구동부(DTD)의 동작을 개시하는 수평 개시신호, 데이터 전압들의 극성을 반전시키는 반전신호 및 데이터 구동부(DTD)로부터 데이터 전압들이 출력되는 시기를 결정하는 출력지시신호 등을 포함한다.
게이트 구동부(GTD)는 제2 제어신호(CONT2)에 응답하여 복수의 게이트 라인들(G1~Gm)에 게이트 신호들을 출력한다. 상기 제2 제어신호(CONT2)는 상기 게이트 구동부(GTD)의 동작을 개시하는 수직 개시신호, 게이트 전압의 출력 시기를 결정하는 게이트 클럭신호 및 상기 게이트 전압의 온 펄스폭을 결정하는 출력 인에이블 신호 등을 포함한다.
도 6를 참조하면, 표시 패널(DP)은 제1 기판(100), 제2 기판(200), 및 액정층(300)을 포함할 수 있다. 제1 기판(100)은 복수의 화소 영역들(PA)을 포함할 수 있다. 화소들(PX)은 화소 영역들(PA)에 각각 배치될 수 있다. 본 실시예에서, 화소 영역들(PA)은 화소들(PX)이 각각 생성하는 광들이 표시되는 영역들일 수 있다.
액정층(300)은 제1 기판(100)과 제2 기판(200) 사이에 배치된다. 액정층(300)은 미 도시된 액정 분자들을 포함할 수 있다. 액정 분자들은 화소 영역들(PA)에 형성되는 전계에 의해 배향이 제어되는 물질을 포함할 수 있다.
도 7a에는 제1 기판(100)의 평면도를 도시하였다. 도 7a에는 용이한 설명을 위해 도 6에 도시된 화소 영역들(PA: 도 6 참조) 중 서로 인접하는 네 개의 화소 영역들(PA1, PA2, PA3, PA4)과 대응되는 제1 기판(100)의 일부를 도시하였다. 이하, 도 7a 및 도 7b를 참조하여 본 발명의 일 실시예에 대해 설명한다.
네 개의 화소 영역들(PA1, PA2, PA3, PA4)에는 네 개의 화소들(PX1, PX2, PX3, PX4)이 각각 배치될 수 있다. 네 개의 화소들(PX1, PX2, PX3, PX4) 각각은 대응되는 게이트 라인 및 데이터 라인에 연결된다. 구체적으로, 네 개의 화소들(PX1, PX2, PX3, PX4) 중 제1 화소(PX1)는 제1 게이트 라인(G1)과 제1 데이터 라인(D1)에 연결되고, 제2 화소(PX2)는 제1 게이트 라인(G1)과 제2 데이터 라인(D2)에 연결된다. 제3 화소(PX3)는 제2 게이트 라인(G2)과 제1 데이터 라인(D1)에 연결되고 제4 화소(PX4)는 제2 게이트 라인(G2)과 제2 데이터 라인(D2)에 연결된다. 본 실시예에서는 용이한 설명을 위해 네 개의 화소 영역들(PA1, PA2, PA3, PA4) 중 하나의 화소 영역(PA1, 이하 제1 화소 영역)을 기준으로 설명하기로 한다.
제1 화소 영역(PA1)은 제1 화소(PX1)가 생성하는 광이 표시되는 영역일 수 있다. 나머지 화소 영역들은 제1 화소(PX1)와 대응되는 구조를 가진 화소들이 배치될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 나머지 화소 영역들에 배치된 화소들은 제1 화소 영역(PA1)과 상이한 구조를 가질 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
제1 화소(PX1)는 제1 박막 트랜지스터(TR1) 및 제1 액정 커패시터를 포함할 수 있다. 제1 액정 커패시터는 제1 화소 전극(PE1), 공통 전극(CE), 및 액정층(300)을 포함할 수 있다.
제1 기판(100)은 제1 베이스층(BS1), 제1 게이트 라인(G1), 제2 게이트 라인(G2), 제1 데이터 라인(D1), 제2 데이터 라인(D2), 제1 박막 트랜지스터(TR1), 제2 박막 트랜지스터(TR2), 및 복수의 절연층들(10, 20)을 포함할 수 있다. 절연층들(10, 20)은 제1 절연층(10), 및 제2 절연층(20)을 예시적으로 도시하였다.
제1 베이스층(BS1)은 절연 물질을 포함할 수 있다. 제1 베이스층(BS1)은 광학적으로 투명할 수 있다. 이에 따라, 제1 베이스층(BS1)의 하 측에 배치되는 백라이트 유닛(미 도시)으로부터 생성된 광이 제1 베이스층(BS1)을 투과하여 액정층(300)에 용이하게 도달할 수 있다. 예를 들어, 제1 베이스층(BS1)은 유리 기판, 또는 플라스틱 기판을 포함할 수 있다. 구체적으로, 제1 베이스층(BS1)은 플렉서블한 기판으로 플라스틱 기판, 유리 기판, 메탈 기판, 또는 유/무기 복합재료 기판 등을 포함할 수 있다. 플라스틱 기판은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리이미드계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다.
제1 게이트 라인(G1)과 제2 게이트 라인(G2)은 제1 베이스층(BS1)과 제1 절연층(L1) 사이에 배치된다. 제1 게이트 라인(G1)의 일부는 제1 방향(DR1)과 나란한 방향으로 돌출되어 제1 제어 전극(CE1)이 될 수 있다. 제1 박막 트랜지스터(TR1)는 제1 게이트 라인(G1)과 연결되어 제1 게이트 라인(G1)으로부터 제공되는 게이트 신호를 수신한다.
제1 절연층(10)은 제1 게이트 라인(G1) 및 제1 제어 전극(CE1)을 커버한다. 제1 절연층(10)은 유기물 및/또는 무기물을 포함할 수 있다.
제1 반도체 패턴(SCP1)은 제1 절연층(10) 상에 배치될 수 있다. 제1 반도체 패턴(SCP1)은 제1 절연층(10)을 사이에 두고 제1 제어 전극(CE1)으로부터 단면상에서 이격되어 배치될 수 있다.
제1 반도체 패턴(SCP1)은 반도체 물질을 포함할 수 있다. 예를 들어, 반도체 물질은 비정질 실리콘, 다결정 실리콘, 단결정 실리콘, 산화물 반도체, 및 화합물 반도체 중 적어도 어느 하나를 포함할 수 있다.
제2 절연층(20)은 제1 입력 전극(IE1)과 제1 출력 전극(OE1)을 커버한다. 제2 절연층(20)은 유기물 및/또는 무기물을 포함할 수 있다. 제1 입력 전극(IE1) 및 제1 출력 전극(OE1)은 제1 절연층(10)과 제2 절연층(20) 사이에 배치될 수 있다.
제1 입력 전극(IE1)은 제1 데이터 라인(D1)의 일부가 제2 방향(DR2)과 나란한 방향으로 돌출되어 정의될 수 있다. 제1 입력 전극(IE1) 및 제1 출력 전극(OE1)은 제1 데이터 라인(D1)과 동일한 층 상에 배치될 수 있다. 예를 들어, 제1 입력 전극(IE1), 제1 출력 전극(OE1), 및 제1 데이터 라인(D1) 은 제1 절연층(10) 상에 배치될 수 있다.
제1 입력 전극(IE1)은 평면상에서 제1 출력 전극(OE1)의 일 단을 감싸는 형상을 가질 수 있다. 제1 출력 전극(OE1)의 타 단은 일 단으로부터 연장되어 제1 화소 전극(PE1)이 접속되는 컨택홀과 중첩한다. 제1 입력 전극(IE1)과 제1 출력 전극(OE1) 각각은 제1 반도체 패턴(SCP1)과 동일한 층 상에 배치되어 제1 반도체 패턴(SCP1)에 직접 접촉할 수 있다.
다만, 이는 예시적으로 도시한 것이고, 제1 입력 전극(IE1) 및 제1 출력 전극(OE1)은 제1 반도체 패턴(SCP1)과 다른 층 상에 배치되어 별도의 컨택홀 등을 통해 제1 반도체 패턴(SCP1)에 접속될 수 있다. 본 발명의 일 실시예에 따른 제1 박막 트랜지스터(TR1)는 다양한 구조를 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
한편, 본 발명에 있어서, 게이트 라인들(G1, G2) 및 데이터 라인들(D1, D2) 중 적어도 어느 하나는 도 2a 또는 도 2b에서 설명한 신호 라인(SL, SL-1)과 동일한 구조일 수 있다. 예를 들어 도 7b에 도시된 바와 같이, 게이트 라인들(G1, G2) 및 데이터 라인들(D1, D2)은 모두 도 2a 및 도 2b에서 설명한 신호 라인(SL, SL-1)과 동일한 구조를 가질 수 있다. 따라서, 일 실시예에 따른 표시 장치(DD)의 게이트 라인들(G1, G2) 및 데이터 라인들(D1, D2)은 낮은 외광 반사율을 가지므로 외부로 시인되지 않을 수 있다. 따라서, 표시 장치(DD)의 시인성이 향상될 수 있다. 한편, 이는 예시적으로 도시된 것이고, 데이터 라인들(D1, D2)은 게이트 라인들(G1, G2) 중 어느 하나는 도 2a 및 도 2b에서 설명한 신호 라인(SL, SL-1)과 상이한 구조를 가질 수도 있다.
본 실시예에서, 제1 제어 전극(CE1)은 제1 게이트 라인(G1)으로부터 분기되어 제1 게이트 라인(G1)과 동일한 층 구조를 가질 수 있다. 제1 입력 전극(IE1)은 제1 데이터 라인(D1)으로부터 분기되어 제1 데이터 라인(D1)과 동일한 층 구조를 가질 수 있다. 제1 출력 전극(OE1)은 제1 데이터 라인(D1)과 동일한 층 상에 배치될 수 있다. 제1 제어 전극(CE1), 제1 입력 전극(IE1), 제1 출력 전극(OE1)은 도 2a 또는 도 2b를 참조하여 설명한 신호 라인(SL, SL-1)과 동일한 구조를 가질 수 있다. 따라서, 일 실시예에 따른 표시 장치(DD)의 시인성이 향상될 수 있다.
제1 화소 전극(PE1)은 제2 절연층(20) 상에 배치된다. 제1 화소 전극(PE1) 및 제2 화소 전극(PE2)은 제2 데이터 라인(D2)을 사이에 두고 제1 방향(DR1)에서 서로 이격되어 배치될 수 있다. 제3 화소 전극(PE3) 및 제4 화소 전극(PE4)은 제1 화소 전극(PE1) 및 제2 화소 전극(PE2) 각각에 대하여 제1 게이트 라인(G1)을 사이에 두고 서로 이격되어 배치될 수 있다.
제1 화소 전극(PE1)은 제2 절연층(20)을 관통하여 제1 박막 트랜지스터(TR1)에 접속된다. 제1 화소 전극(PE1)은 제1 박막 트랜지스터(TR1)로부터 출력된 전압을 수신할 수 있다.
제1 화소 전극(PE1)은 제1 수직부(VP1), 제1 수평부(HP1), 및 복수의 가지부들(B1~B4)을 포함할 수 있다. 제1 수직부(VP1), 제1 수평부(HP1), 및 가지부들(B1~B4)은 서로 연결되어 일체의 형상을 가진 제1 화소 전극(PE1)을 형성한다.
제1 수직부(VP1)는 제1 방향(DR1)을 따라 연장된다. 제1 수직부(VP1)는 제1 데이터 라인(D1) 및 제2 데이터 라인(D2)과 평행한 방향을 따라 연장될 수 있다.
제1 수평부(HP1)는 제1 수직부(VP1)와 연결된다. 제1 수평부(HP1)는 제1 방향(DR1)을 따라 연장된다. 제1 수평부(HP1)는 제1 수직부(VP1)와 교차하며 연결될 수 있다. 본 실시예에서, 제1 수직부(VP1)와 제1 수평부(HP1)는 서로의 중점에서 교차된 것으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 제1 수평부(HP1)는 제1 수직부(VP1)의 중점으로부터 어느 일 단을 향해 치우쳐 배치되거나, 제1 수직부(VP1)는 제1 수평부(HP1)의 중점으로부터 어느 일 단을 향해 치우쳐 배치될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
가지부들(B1~B4)은 제1 수평부(HP1) 또는 제1 수직부(VP1)에 연결된다. 가지부들(B1~B4) 각각은 제1 방향(DR1)과 제2 방향(DR2)에 교차하는 방향으로 연장될 수 있다.
가지부들(B1~B4)은 제1 수평부(HP1) 및 제1 수직부(VP1)로부터 방사형으로 연장될 수 있다. 가지부들(B1~B4)은 제1 수평부(HP1) 또는 제1 수직부(VP1)로부터 연장되는 방향에 따라 복수의 가지부들로 구분될 수 있다.
예를 들어, 가지부들(B1~B4)은 제1 내지 제4 가지부들(B1~B4)로 구분될 수 있다. 제1 내지 제4 가지부들(B1~B4) 사이에는 슬릿들(SC)이 형성될 수 있다. 슬릿들(SC)은 제1 내지 제4 가지부들(B1~B4) 사이의 간격들과 대응될 수 있다.
제1 가지부들(B1)은 제1 수평부(HP1) 또는 제1 수직부(VP1)로부터 제3 방향(DR3)으로 연장된다. 제1 가지부들(B1)은 제4 방향(DR4)과 나란한 방향을 따라 서로 이격되어 배열된 패턴들일 수 있다.
제2 가지부들(B2)은 제1 수평부(HP1) 또는 제1 수직부(VP1)로부터 제4 방향(DR4)으로 연장된다. 제2 가지부들(B2)은 제3 방향(DR3)과 나란한 방향을 따라 서로 이격되어 배열된 패턴들일 수 있다.
제3 가지부들(B3)은 제1 수평부(HP1) 또는 제1 수직부(VP1)로부터 제5 방향(DR5)으로 연장된다. 제3 가지부들(B3)은 제3 방향(DR3)과 나란한 방향을 따라 서로 이격되어 배열된 패턴들일 수 있다.
제5 방향(DR5)은 제4 방향(DR4)에 대해 반대되는 방향일 수 있다. 따라서 제3 가지부들(B3)은 제2 가지부들(B2)과 나란한 방향으로 연장될 수 있다.
제4 가지부들(B4)은 제1 수평부(HP1) 또는 제1 수직부(VP1)로부터 제6 방향(DR6)으로 연장된다. 제4 가지부들(B4)은 제4 방향(DR4)과 나란한 방향을 따라 서로 이격되어 배열된 패턴들일 수 있다.
제6 방향(DR6)은 제3 방향(DR3)에 대해 반대되는 방향일 수 있다. 제4 가지부들(B4)은 제1 가지부들(B1)과 나란한 방향으로 연장될 수 있다.
제1 화소 전극(PE1)은 가지부들(B1~B4)을 포함함으로써, 단일의 화소 영역 내에서 복수의 계조들을 표현할 수 있다. 구체적으로, 제1 가지부들(B1)이 배치된 영역, 제2 가지부들(B2)이 배치된 영역, 제3 가지부들(B3)이 배치된 영역, 및 제4 가지부들(B4)이 배치된 영역은 각각 서로 구별되는 복수의 도메인들로 정의될 수 있다.
액정층(300)의 액정 분자들의 배향은 제1 가지부들(B1~B4) 및 제2 가지부들(B5~B8)의 연장 방향에 따라 달라질 수 있다. 따라서, 표시 패널(DP)은 단일의 화소 영역 내에서 각 도메인들마다 다양한 계조들을 표현하여 향상된 색 재현성을 가진 영상을 표시할 수 있고, 고 해상도의 표시 장치를 구현할 수 있다.
다시 도 7b를 참조하면, 제2 기판(200)은 제2 베이스층(BS2), 편광층(POL), 컬러필터(CF), 및 차광층(BM)을 포함한다. 제2 베이스층(BS2)은 광학적으로 투명한 절연 기판일 수 있다.
편광층(POL)은 제2 베이스층(BS2) 상에 배치될 수 있다. 편광층(POL)은 외부광 중 일부를 차단할 수 있다. 편광층(POL)은 외부광에 의한 반사를 최소화하는 반사 방지 기능을 하는 것일 수 있다. 따라서, 표시 장치(DD-3)의 시인성이 향상 될 수 있다. 편광층(POL)은 원편광자 또는 선편광자 및 λ/4 위상지연자를 포함하는 것일 수 있다.
편광층(POL) 상에는 차광층(BM) 및 컬러필터(CF)가 배치될 수 있다.
차광층(BM)은 화소들(PX) 사이에 배치될 수 있다. 차광층(BM)은 카본 블랙 입자를 포함할 수 있다. 차광층(BM)이 배치됨으로써 인접한 픽셀 영역에서 방출되는 광이 혼합되는 현상이 방지될 수 있다. 일 실시예에서 차광층(BM)은 생략될 수 있다.
컬러필터(CF)는 차광층(BM) 사이에 배치될 수 있다. 컬러필터(CF)는 목적하는 파장 영역의 광을 투과시키고, 나머지 파장 영역의 광을 흡수하는 것일 수 있다. 예를 들어, 컬러필터(CF)는 청색 광을 투과시키는 청색 컬러필터(CF)이거나, 녹색 광을 투과시키는 녹색 컬러필터(CF)이거나, 적색 광을 투과시키는 적색 컬러필터(CF)일 수 있다.
제1 기판(100)과 제2 기판(200) 사이에는 액정 표시 소자(LDD)가 배치될 수 있다. 액정 표시 소자(LDD)는 화소 전극(PE1), 액정층(300), 및 공통 전극(CE)을 포함 할 수 있다. 액정층(300)은 액정 분자(LC)를 포함할 수 있다. 도 7b는 제1 화소 영역(PA1)을 예시적으로 도시한 것이므로, 제1 화소 전극(PE1)이 도시되었다.
공통 전극(CE)은 제1 화소 전극(PE1)과 전계를 형성한다. 공통 전극(CE)은 화소 전극들(PE1, PE2, PE3, PE4) 각각에 중첩한다.
한편, 도시되지 않았으나, 표시 패널(DP)은 복수의 배향막들을 더 포함할 수 있다. 배향막들은 액정층(300)과 제2 절연층(20) 사이 및 액정층(300)과 공통 전극(CE) 사이에 각각 배치될 수 있다. 배향막들 각각은 액정 분자(LC)의 초기 배향을 제어할 수 있다.
도 8a는 일 실시예에 따른 표시 패널(DPa)의 평면도이다. 도 8b는 본 발명의 일 실시예에 따른 표시 모듈(DM)의 단면도이다. 도 8a에서는 표시 패널(DPa)로 유기 발광 표시 패널을 예시적으로 도시하였다.
도 8a에 도시된 것과 같이, 유기 발광 표시 패널(DPa)은 평면상에서 표시 영역(DA)과 비표시 영역(NDA)을 포함한다. 유기 발광 표시 패널(DPa)의 표시 영역(DA) 및 비표시 영역(NDA)은 표시 장치(DD, 도 1)의 표시 영역(DD-DA, 도 1a) 및 비표시 영역(DD-NDA, 도 1a)에 각각 대응한다. 유기 발광 표시 패널(DPa)의 표시 영역(DA) 및 비표시 영역(NDA)은 표시 장치(DD, 도 1a)의 표시 영역(DD-DA, 도 1a) 및 비표시 영역(DD-NDA, 도 1a)과 반드시 동일할 필요는 없고, 유기 발광 표시 패널(DPa)의 구조 및/또는 디자인에 따라 변경될 수 있다.
유기 발광 표시 패널(DPa)은 복수 개의 화소들(PXa)을 포함한다. 복수 개의 화소들(PXa)이 배치된 영역이 표시 영역(DA)으로 정의된다. 본 실시예에서 비표시 영역(NDA)은 표시영역(DA)의 테두리를 따라 정의될 수 있다.
유기 발광 표시 패널(DPa)은 게이트 라인들(GLa), 데이터 라인들(DLa), 발광 라인들(EL), 제어신호 라인(SL-D), 초기화 전압 라인(SL-Vint), 전압 라인(SL-VDD), 및 패드부(PD)를 포함할 수 있다.
게이트 라인들(GLa)은 복수 개의 화소들(PXa) 중 대응하는 화소(PXa)에 각각 연결되고, 데이터 라인들(DLa)은 복수 개의 화소들(PXa) 중 대응하는 화소(PXa)에 각각 연결된다. 발광 라인들(EL) 각각은 게이트 라인들(GLa) 중 대응하는 게이트 라인(GLa)에 나란하게 배열될 수 있다. 제어신호 라인(SL-D)은 게이트 구동회로(GDC)에 제어신호들을 제공할 수 있다. 초기화 전압 라인(SL-Vint)은 복수 개의 화소들(PXa)에 초기화 전압을 제공할 수 있다. 전압 라인(SL-VDD)은 복수 개의 화소들(PXa)에 연결되며, 복수 개의 화소들(PXa)에 제1 전압을 제공할 수 있다. 전압 라인(SL-VDD)은 제1 방향(DR1)으로 연장하는 복수의 라인들 및 제2 방향(DR2)으로 연장하는 복수의 라인들을 포함할 수 있다.
비표시 영역(NDA)의 일측에는 게이트 라인들(GLa) 및 발광 라인들(EL)이 연결된 게이트 구동회로(GDC)가 배치될 수 있다. 게이트 라인들(GLa), 데이터 라인들(DLa), 발광 라인들(EL), 제어신호 라인(SL-D), 초기화 전압 라인(SL-Vint), 전압 라인(SL-VDD) 중 일부는 동일한 층에 배치되고, 일부는 다른 층에 배치된다.
패드부(PD)는 데이터 라인들(DLa), 제어신호 라인(SL-D), 초기화 전압 라인(SL-Vint), 및 전압 라인(SL-VDD)의 말단에 연결될 수 있다.
게이트 라인들(GLa), 데이터 라인들(DLa), 발광 라인들(EL), 제어신호 라인(SL-D), 초기화 전압 라인(SL-Vint), 전압 라인(SL-VDD) 중 적어도 하나는 도 2a 또는 도 2b를 참조하여 설명한 신호 라인(SL, SL-1)과 동일한 구조를 가질 수 있다. 따라서, 일 실시예에 따른 표시 장치(DD)의 외광 반사율이 감소되고, 시인성이 향상될 수 있다. 보다, 상세한 내용은 후술한다.
도 8b에 도시된 것과 같이, 유기 발광 표시 패널(DPa은 베이스층(SUB), 베이스층(SUB) 상에 배치된 회로층(DP-CL), 회로층(CP-CL) 상에 배치된 유기 발광 표시 소자(DP-OLED), 및 유기 발광 표시 소자(DP-OLED) 상에 배치된 박막 봉지층(TFE)을 포함할 수 있다.
베이스층(SUB)은 적어도 하나의 플라스틱 필름을 포함할 수 있다. 베이스층(SUB)은 플렉서블한 기판으로 플라스틱 기판, 유리 기판, 메탈 기판, 또는 유/무기 복합재료 기판 등을 포함할 수 있다. 플라스틱 기판은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리이미드계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다.
회로층(DP-CL)은 복수 개의 절연층들, 복수 개의 도전층들 및 반도체층을 포함할 수 있다. 회로층(DP-CL)의 복수 개의 도전층들은 신호 라인들 또는 화소의 제어회로를 구성할 수 있다.
본 명세서에서 유기 발광 표시 소자(DP-OLED)는 애노드, 캐소드, 및 애노드와 캐소드 사이에 배치된 복수의 기능층 및 발광층을 포함할 수 있다. 복수의 기능층은 전자 수송 또는 정공 수송을 원활히 하기 위한 전자 수송층 또는 정공 수송층일 수 있다. 복수의 기능층은 유기 화합물을 포함할 수 있다. 발광층은 유기 발광 물질을 포함할 수 있으나, 실시예가 이에 한정되는 것은 아니며 양자점 발광 물질을 포함할 수도 있다.
박막 봉지층(TFE)은 유기 발광 표시 소자(DP-OLED)를 밀봉한다. 박막 봉지층(TFE)은 무기 박막과 유기 박막을 포함한다. 박막 봉지층(TFE)은 적어도 2개의 무기층들과 그 사이에 배치된 유기층을 포함할 수 있다. 무기 박막들은 수분/산소로부터 유기 발광 표시 소자(DP-OLED)를 보호하고, 유기 박막은 먼지 입자와 같은 이물질로부터 유기 발광 표시 소자(DP-OLED)를 보호한다. 무기층은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄 옥사이드층, 또는 알루미늄 옥사이드층 등을 포함할 수 있다. 유기층은 아크릴 계열 유기층을 포함할 수 있고, 이에 제한되지 않는다. 본 발명에서는 유기 박막의 두께를 조절하여 입력 감지 유닛(TS)이 균일한 감도를 제공하도록 할 수 있다. 이에 대한 설명은 이후 구체적으로 설명된다.
입력 감지 유닛(TS)은 박막 봉지층(TFE) 상에 직접 배치되는 것일 수 있다. 다만, 이에 제한되는 것은 아니고, 봉지층(TFE) 상에 무기층이 배치되고, 무기층 위에 입력 감지 유닛(TS)이 배치될 수도 있다. 무기층은 버퍼층일 수 있다. 무기층은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층 및 실리콘 옥사이드층 중 적어도 어느 하나일 수 있다. 다만, 이는 예시적인 것으로 실시예가 이에 한정되는 것은 아니다. 무기층이 별개의 구성인 것으로 설명하였으나, 무기층은 봉지층(TFE)에 포함되는 구성일 수 있다.
입력 감지 유닛(TS)은 입력 센서들과 입력 신호 라인들을 포함한다. 입력 센서들과 입력 신호 라인들은 단층 또는 다층구조를 가질 수 있다.
입력 센서들과 입력 신호 라인들은 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide), PEDOT, 금속 나노 와이어, 그래핀을 포함할 수 있다. 입력 센서들과 입력 신호 라인들은 금속층, 예컨대 몰리브덴, 은, 티타늄, 구리, 알루미늄, 또는 이들의 합금을 포함할 수 있다. 입력 센서들과 입력 신호 라인의 최상층은 일 실시예의 캡핑층(CAP, 도 2a)을 포함할 수 있다. 입력 센서들과 입력 신호 라인들은 동일한 층구조를 갖거나, 다른 층구조를 가질 수 있다. 입력 감지 유닛(TS)에 대한 구체적인 내용은 후술한다.
도 9a는 도 8b의 AA 영역의 부분 확대 단면도이다. 도 9a는 도 8b의 입력 감지 유닛(TS)을 확대하여 도시한 것이다. 도 9b 내지 도 9e는 일 실시예에 따른 입력 감지 유닛(TS)의 평면도이다.
도 9a에 도시된 것과 같이, 입력 감지 유닛(TS)은 제1 도전 패턴(TS-CP1), 제1 절연층(TS-IL1, 이하 제1 터치 절연층), 제2 도전 패턴(TS-CP2), 및 제2 터치 절연층(TS-IL2, 이하 제2 터치 절연층)을 포함할 수 있다. 제1 도전 패턴(TS-CP1)은 박막 봉지층(TFE) 상에 직접 배치되는 것일 수 있다. 다만, 실시예가 이에 한정되는 것은 아니고, 제1 도전 패턴(TS-CP1) 및 박막 봉지층(TFE) 사이에는 또 다른 무기층(예컨대, 버퍼층)이 더 배치될 수 있다.
필요에 따라, 제2 터치 절연층(TS-IL2)은 생략될 수도 있다. 제2 도전 패턴(TS-CP2)은 일부가 제1 도전 패턴(TS-CP1)과 교차한다. 제2 도전 패턴(TS-CP2)은 제1 터치 절연층(TS-IL1)을 사이에 두고 일부가 제1 도전 패턴(TS-CP1)과 절연 교차한다.
제1 도전 패턴(TS-CP1) 및 제2 도전 패턴(TS-CP2) 각각은 도시된 바와 같이 2층 구조를 가질 수 있다. 그러나, 실시예가 이에 한정되는 것은 아니며 제1 도전 패턴(TS-CP1) 및 제2 도전 패턴(TS-CP2) 중 적어도 하나는 단층구조를 갖거나, 제3 방향축(DR3)을 따라 적층된 3층 이상의 다층구조를 가질 수 있다.
제1 터치 절연층(TS-IL1) 및 제2 터치 절연층(TS-IL2) 각각은 도 2a 또는 도 2b를 참조하여 설명한 신호 라인(SL, SL-1)과 동일한 구조를 가질 수 있다. 보다 상세한 내용은 후술한다.
제1 터치 절연층(TS-IL1)은 제1 도전 패턴(TS-CP1) 및 제2 도전 패턴(TS-CP2)을 절연시키면 충분하고 그 형상은 제한되지 않는다. 제1 터치 절연층(TS-IL1)은 박막 봉지층(TFE)을 전체적으로 커버하거나, 복수 개의 절연 패턴들을 포함할 수 있다. 복수 개의 절연 패턴들은 후술하는 제1 연결부들(BR1) 또는 제2 연결부들(BR2)에 중첩하면 충분하다.
본 실시예에서 2층형 입력 감지 유닛을 예시적으로 도시하였으나 이에 제한되지 않는다. 단층형 입력 감지 유닛은 도전층 및 도전층을 커버하는 절연층을 포함한다. 도전층은 입력 센서들 및 입력 센서들에 연결된 입력 신호 라인들을 포함한다. 단층형 입력 감지 유닛은 셀프 캡 방식으로 좌표정보를 획득할 수 있다.
도 9b에 도시된 것과 같이, 입력 감지 유닛(TS)은 제1 입력 감지 전극들(TE1) 및 제2 입력 감지 전극들(TE2)을 포함한다. 제1 입력 감지 전극들(TE1)은 제1 연결부들(BR1), 제1 연결부들(BR1)에 의해 연결된 제1 입력 센서부들(SP1) 및 제1 입력 센서부들(SP1)에 연결된 제1 입력 신호 라인들(ISL1)을 포함한다. 제2 입력 감지 전극들(TE2)은 제2 연결부들(BR2), 제2 연결부들(BR2)에 의해 연결된 제2 입력 센서부들(SP2) 및 제2 입력 센서부들(SP2)에 연결된 제2 입력 신호 라인들(ISL2)을 포함한다. 또한 제1 입력 감지 전극들(TE1) 및 제2 입력 신호 라인들(ISL2) 사이, 및 제2 입력 감지 전극들(TE2)에 연결된 제2 입력 신호 라인들(ISL2) 사이에는 접속 전극들(TSD)이 배치될 수 있다. 접속 전극들(TSD)은 제1 입력 감지 전극들(TE1) 및 제2 입력 감지 전극들(TE2) 각각의 끝단에 연결되어, 신호를 전달할 수 있다. 본 발명의 다른 실시예에서, 접속 전극들(TSD)은 생략될 수도 있다.
본 명세서에서, 제1 입력 신호 라인(ISL)은 제1 신호 라인으로 지칭될 수 있고, 제2 입력 신호 라인(ISL2)은 제2 신호 라인으로 지칭될 수 있다.
제1 입력 센서부들(SP1)은 제1 방향(DR1)으로 나열되고, 제2 입력 센서부들(SP2)은 제2 방향(DR2)으로 나열되는 것일 수 있다. 제1 입력 센서부들(SP1) 및 제2 입력 센서부들(SP2)은 서로 이격되어 있다.
제1 입력 감지 전극들(TE1)은 제1 방향(DR1)으로 연장되고, 제2 방향(DR2)으로 이격되어 있는 것일 수 있다. 제2 입력 감지 전극들(TE2)은 제2 방향(DR2)으로 연장되고, 제1 방향(DR1)으로 이격되어 있는 것일 수 있다.
제1 연결부들(BR1) 각각은 제1 입력 센서부들(SP1) 중 인접하는 2개의 제1 입력 센서부들(SP1)을 연결한다. 제2 연결부들(BR2) 각각은 제2 입력 센서부들(SP2) 중 인접하는 2개의 제2 입력 센서부들(SP2)을 연결한다. 도 8b에서는 이해를 돕기 위하여, 제1 연결부들(BR1) 및 제2 연결부들(BR2) 중 일부를 굵게 표시하였다.
입력 감지 유닛(TS)은 입력 패드부들(TS-PD)을 더 포함할 수 있다. 제1 입력 신호 라인들(ISL1) 및 제2 입력 신호 라인들(ISL2) 각각은 입력 패드부들(TS-PD) 중 대응하는 입력 패드부와 연결되는 것일 수 있다.
제1 입력 센서부들(SP1)과 제2 입력 센서부들(SP2)은 정전 결합된다. 제1 입력 센서부들(SP1)에 입력 감지 신호들이 인가됨에 따라 제1 입력 센서부들(SP1)과 제2 입력 센서부들(SP2) 사이에 커패시터들이 형성된다.
이하, 도 9c 및 도 9e를 참조하여, 터치 감지 유닛(TS)에 대하여 보다 구체적으로 설명한다.
도 9c에 도시된 것과 같이, 제1 도전 패턴(TS-CP1)은 제2 연결부들(BR2)을 포함하는 것일 수 있다. 제2 연결부들(BR2)은 유기 발광 표시 패널(DP)의 박막 봉지층(TFE) 상에 직접 패터닝하여 형성할 수 있다. 즉, 제1 도전 패턴(TS-CP1)은 유기 발광 표시 패널(DP)의 박막 봉지층(TFE) 상에 직접 배치될 수 있다.
제1 도전 패턴(TS-CP1) 상에는 제1 터치 절연층(TS-IL1)이 배치된다. 제1 터치 절연층(TS-IL1)은 유기 발광 표시 패널(CP)의 박막 봉지층(TFE) 상에 직접 배치되고, 제2 연결부들(BR2) 각각을 커버하는 것일 수 있다. 도 8d에 도시된 것과 같이, 제1 터치 절연층(TS-IL1)에는 제2 연결부들(BR2)을 부분적으로 노출시키는 복수 개의 컨택홀들(CH)이 정의될 수 있다. 포토리소그래피 공정에 의해 컨택홀들(CH)이 형성될 수 있다. 컨택홀들(CH)을 통해 제1 도전 패턴(TS-CP1)의 제2 연결부들(BR2)과 제2 입력 센서부들(SP2)이 전기적으로 연결된다.
도 9e를 참조하면, 제2 도전 패턴(TS-CP2)은 제1 터치 절연층(TS-IL1) 상에 배치되고, 제1 연결부들(BR1), 제1 연결부들(BR1)에 의해 연결된 제1 입력 센서부들(SP1) 및 제1 입력 센서부(SP1)들과 이격 배치된 제2 입력 센서부들(SP2)을 포함할 수 있다. 제2 입력 센서부들(SP2)은 전술한 바와 같이, 제1 도전 패턴(TS-CP1)의 제1 연결부들(BR1)과 제1 터치 절연층(TS-IL1)에 정의된 컨택홀을 통해 전기적으로 연결될 수 있다.
도 9f는 도 9bdp 도시된 일부 구성을 확대하여 도시한 부분 확대도이다. 도 10은 도 9b의 A2 영역의 부분 확대도이다.
도 9f 및 도 10을 참조하면, 제1 입력 센서부들(SP1) 및 제2 입력 센서부들(SP2) 각각은 복수 개의 메쉬홀들(MH)을 정의하는 복수 개의 메쉬선들(MSL)을 포함하는 것일 수 있다. 메쉬선들(MSL) 각각의 선폭은 수 마이크로일 수 있다. 제1 입력 센서부들(SP1) 및 제2 입력 센서부들(SP2) 각각은 메쉬 형상을 갖는 것일 수 있다. 구체적으로 도시하지 않았으나, 제1 입력 신호 라인들(ISL1) 및 제2 입력 신호 라인들(ISL2)도 메쉬 형상을 갖는 것일 수 있다. 제1 입력 센서부들(SP1) 및 제2 입력 센서부들(SP2) 각각은 비발광영역(NPXA)에 중첩한다.
평면상에서, 메쉬홀들(MH) 각각은 상이한 면적을 갖는 것일 수 있다. 메쉬홀들(MH)이 발광영역들(PXA)에 일대일 대응하는 것으로 도시하였으나, 이에 제한되지 않는다. 하나의 메쉬홀이 2 이상의 발광영역들(PXA)에 대응하는 것일 수도 있다. 발광영역들(PXA) 각각은 필요에 따라, 상이한 면적을 갖는 것일 수 있다. 이에 대응하여, 메쉬홀들(MH) 각각은 평면상에서, 상이한 면적을 갖는 것일 수 있다. 예를 들어, 발광영역들(PXA)은 적색 발광영역, 녹색 발광영역, 청색 발광영역을 포함하는 것일 수 있고, 발광영역 색상별로 면적이 상이한 것일 수 있다. 다만, 이에 의하여 한정되는 것은 아니고, 발광영역들(PXA)의 면적은 서로 동일할 수도 있고, 메쉬홀들(MH)의 면적도 서로 동일할 수 있다.
도 10에 도시된 것과 같이, 제1 연결부들(BR1) 및 제2 연결부들(BR2)은 서로 교차하는 것일 수 있다. 제1 연결부들(BR1) 및 제2 연결부들(BR2)은 제1 터치 절연층(TS-IL1)을 사이에 두고 절연 교차하는 것일 수 있다. 다만, 이에 의하여 한정되는 것은 아니다.
도 10에 도시된 것과 같이, 제1 연결부들(BR1) 및 제2 연결부들(BR2) 각각은 메쉬 형상을 갖는 것일 수 있다. 다만, 이에 의하여 한정되는 것은 아니며, 예를 들어, 제2 연결부들(BR2)은 메쉬 형상이 아닐 수도 있다.
도 10에서는 인접한 제1 입력 센서부들(SP1)이 두 개의 제2 연결부들(BR2)로 연결되는 것을 예시적으로 도시하였으나, 실시예가 이에 한정되는 것은 아니다. 예를 들어, 인접한 제1 입력 센서부들(SP1)은 한 개의 제2 연결부(BR2)로 연결될 수 도 있다.
도 11은 도 10의 II-II’선에 대응하는 개략적인 단면도이다. 도 11에서 제2 연결부(BR2)는 도 9a에서 도시한 제1 도전 패턴(TS-SP1)과 대응되며, 제1 입력 센서부(SP1), 제1 연결부(BR1), 및 제2 입력 센서부(SP2)는 각각 제2 도전 패턴(TS-CP2)들에 대응된다.
도 9a 및 도 11을 참조할 때, 제1 도전 패턴(CP1) 및 제2 도전 패턴(CP2)은 도 2a 또는 도 2b를 참조하여 설명한 신호 라인(SL, SL-1)과 동일한 구조를 가질 수 있다. 즉, 제1 입력 신호 라인들(ISL1), 제2 입력 신호 라인들(ISL2), 제1 입력 감지 전극들(TE1), 제2 입력 감지 전극들(TE2), 제1 연결부들(BR1), 및 제2 연결부들(BR2)은 도 2a 또는 도 2b를 참조하여 설명한 신호 라인(SL, SL-1)과 동일한 구조를 가질 수 있다. 제1 입력 신호 라인들(ISL1), 제2 입력 신호 라인들(ISL2), 제1 입력 감지 전극들(TE1), 제2 입력 감지 전극들(TE2), 제1 연결부들(BR1), 및 제2 연결부들(BR2)은 각각 독립적으로 도전층(CL, 도 2a) 및 도전층(CL) 상에 배치된 캡핑층(CAP, 도 2a)을 포함할 수 있다. 따라서, 입력 감지 유닛(TS)의 반사율이 낮아질 수 있으므로, 입력 감지 유닛(TS)이 외부로 시인되지 않을 수 있다. 따라서, 표시 장치(DD)의 시인성이 향상될 수 있다.
도 9a 및 도 11에는 제1 도전 패턴(CP1) 및 제2 도전 패턴(CP2)이 모두 도 2a 또는 도 2b를 참조하여 설명한 신호 라인(SL, SL-1)과 동일한 구조를 갖는 것으로 도시되었으나, 제1 도전 패턴(CP1) 또는 제2 도전 패턴(CP2) 중 어느 하나만 신호 라인(SL, SL-1, 도 2a, 2b)과 동일한 구조를 갖는 것일 수 있다.
도 9a 내지 도 11에서는 입력 감지 유닛(TS)으로 2층형 입력 감지 유닛(TS)을 예시적으로 도시하였으나, 입력 감지 유닛(TS)이 하나의 도전층을 갖는 단층형 입력 감지 유닛(TS)인 경우에도, 하나의 도전층은 신호 라인(SL, SL-1, 도 2a, 2b)과 동일한 구조를 갖는 것일 수 있다.
도 12a 내지 도 12c는 실시예에 따른 신호 라인의 제조방법을 도시한 단면도들이다. 한편, 도 2a 및 도 2b에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략하기로 한다.
도 12a를 참조하면, 제1 베이스층(BS1) 상에 예비 도전층(CL-S) 및 예비 캡핑층(CAP-S)을 순차적으로 적층한다. 예비 도전층(CL-S)은 도전층(CL)과 동일한 재료를 포함할 수 있고, 예비 캡핑층(CAP-S)은 캡핑층(CAP)과 동일한 재료를 포함할 수 있다. 예비 도전층(CL-S) 및 예비 캡핑층(CAP-S)은 증착 또는 코팅 공정을 통해 형성될 수 있다. 예를 들어, 예비 도전층(CL-S) 및 예비 캡핑층(CAP-S)은 각각 스퍼터링 공정으로 형성될 수 있으며, 보다 구체적으로는 DC 스퍼터링 공정으로 형성될 수 있다. 예비 도전층(CL-S) 및 예비 캡핑층(CAP-S)은 연속 공정을 통해 이루어질 수 있다.
이후, 도 12b 및 도 12c를 참조하면, 예비 도전층(CL-S) 및 예비 캡핑층(CAP-S)을 패터닝하여 소정의 패턴을 형성할 수 있다. 패턴은 예를 들어, 도 7a에 도시된 제1 게이트 라인(G1)과 대응될 수 있다. 또는, 패턴은 예를 들어, 도 9a에 도시된 제2 도전 패턴(TS-CP2)과 대응될 수 있다.
예비 도전층(CL-S) 및 예비 캡핑층(CAP-S)은 식각 공정을 통해 패터닝될 수 있다. 예비 도전층(CL-S) 및 예비 캡핑층(CAP-S) 상에 포토리소그래피 공정을 통해 형성된 소정의 포토레지스트 패턴(PR)이 배치되고, 식각액(ET)을 제공한다. 예비 도전층(CL-S) 및 예비 캡핑층(CAP-S) 중 포토레지스트 패턴(PR)으로부터 노출된 영역은 식각액(ET)에 의해 식각되어 제거될 수 있다.
식각액(ET)은 비과수계 식각액(ET) 일 수 있다. 예를 들어, 식각액(ET)은 인산, 질산, 및 아세트산을 포함하는 비과수계 식각액(ET)일 수 있다. 예비 도전층(CL-S) 및 예비 캡핑층(CAP-S)은 상술한 식각액(ET)에 대한 반응성을 가진 물질들로 형성될 수 있다. 다만, 이는 예시적으로 설명한 것이고, 식각액(ET)은 예비 도전층(CL-S) 및 예비 캡핑층(CAP-S)을 식각할 수 있다면 예비 도전층(CL-S) 및 예비 캡핑층(CAP-S)의 구성 재료에 따라 과수 계열로 선택될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
예비 도전층(CL-S) 및 예비 캡핑층(CAP-S)은 식각액(ET)에 노출된 순서대로 식각될 수 있다. 이에 따라, 예비 도전층(CL-S) 및 예비 캡핑층(CAP-S) 순으로 식각될 수 있다.
예비 캡핑층(CAP-S)에서 산화아연의 비율이 약 70at% 이하이고, 예비 도전층(CL-S)이 구리로 구성된 경우, 일 실시예에 따른 신호 라인(SL)은 식각 속도가 적절하게 조절되고, 팁부가 형성되지 않을 수 있다. 또한, 예비 캡핑층(CAP-S)의 두께가 1000Å 이하인 경우, 팁(Tip)부 형성 없이 신호 라인(SL)을 형성할 수 있다. 팁부는 신호 라인(SL)의 형성 이후에 배치되는 층(예를 들어 도 7b에 도시된 제1 절연층 등)에 국부적인 손상을 가할 수 있다. 따라서, 이후 형성된 층은 외부 충격에 의해 쉽게 손상될 수 있고, 표시 장치(DD, 도 1)의 제조에 있어서 공정 신뢰성이 저하될 수 있다.
그러나, 일 실시에에 따른 신호 라인 제조 방법에 의하면 팁부 형성 없이 신호 라인을 제조할 수 있으므로, 저반사율을 가지면서도 공정 신뢰성이 향상된 표시 장치(DD, 도 1)가 형성될 수 있다.
일 실시예에 따른 신호 라인은 도전층, 도전층 상에 직접 배치되고 질화바나듐, 및 산화아연을 포함하는 캡핑층을 포함한다. 따라서, 일 실시예에 따른 신호 라인은 외광 반사율이 작을 수 있으며, 일 실시예에 따른 신호 라인을 포함하는 표시 장치의 시인성이 향상될 수 있다.
실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한 본 발명에 개시된 실시 예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
DD: 표시 장치 SL, SL-1: 신호 라인
DP, DP-1: 표시 패널 DM: 표시 모듈
CL: 도전층 CAP: 캡핑층
ML: 중간층 TS: 입력 감지 유닛

Claims (20)

  1. 베이스층;
    상기 베이스층 상에 배치된 표시 소자; 및
    상기 베이스층 상에 배치되고 상기 표시 소자와 전기적으로 연결된 신호 라인; 을 포함하고,
    상기 신호 라인은
    도전층; 및
    상기 도전층 상에 배치되며 질화바나듐(VN), 및 산화아연(ZnO)을 포함하는 캡핑층을 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 캡핑층은 산화알루미늄(Al2O3)을 더 포함하는 표시 장치.
  3. 제2 항에 있어서,
    상기 캡핑층 전체에 대하여 상기 질화바나듐의 함량은 25at% 이상 70at% 이하이고, 상기 산화아연의 함량은 20at% 이상 70at% 이하이고, 상기 산화알루미늄의 함량은 3at% 이상 10at% 이하인 표시 장치.
  4. 제1 항에 있어서,
    상기 캡핑층의 반사율은 상기 도전층의 반사율보다 작은 표시 장치.
  5. 제1 항에 있어서,
    상기 캡핑층은 상기 도전층 상에 직접 배치되는 표시 장치.
  6. 제1 항에 있어서,
    가시광선 영역의 광에 대한 상기 신호 라인의 평균 반사율은 20% 이하인 표시 장치.
  7. 제1 항에 있어서,
    상기 신호 라인은 상기 도전층 및 상기 캡핑층 사이에 배치되며, 상기 도전층의 굴절률 및 상기 캡핑층의 굴절률 사이의 굴절률 값을 갖는 중간층을 더 포함하는 표시 장치.
  8. 제7 항에 있어서,
    상기 중간층은 산화규소, 질화규소, 질산화규소, 산화티타늄, 및 산화알루미늄 중 적어도 하나를 포함하는 표시 장치.
  9. 제1 항에 있어서,
    상기 캡핑층의 두께는 200Å 이상 1000Å 이하인 표시 장치.
  10. 제1 항에 있어서,
    상기 표시 소자는 상기 베이스층 상에 배치된 박막 트랜지스터와 전기적으로 연결되고,
    상기 신호 라인은
    상기 베이스층 상에 배치된 제1 신호 라인, 및 상기 제1 신호 라인과 절연 교차하는 제2 신호 라인을 포함하는 표시 장치.
  11. 제10 항에 있어서,
    상기 박막 트랜지스터는
    상기 베이스층 상에 배치된 반도체 패턴;
    상기 반도체 패턴과 평면상에서 중첩하며 상기 제1 신호 라인과 동일한 층 상에 배치된 제어 전극;
    각각이 상기 반도체 패턴과 전기적으로 연결되며 상기 제2 신호 라인과 동일한 층 상에 배치된 입력 전극 및 출력 전극; 을 포함하고,
    상기 제어 전극, 상기 입력 전극, 및 상기 출력 전극은 각각
    상기 도전층; 및
    상기 도전층 상에 배치된 상기 캡핑층; 을 포함하는 표시 장치.
  12. 제11 항에 있어서,
    상기 표시 소자는 액정 표시 소자인 표시 장치.
  13. 제1 항에 있어서,
    상기 표시 소자 상에 배치되고, 입력 감지 전극 및 입력 감지 라인을 포함하는 입력 감지 유닛을 더 포함하고,
    상기 입력 감지 전극 및 상기 입력 감지 라인은 각각
    상기 도전층; 및
    상기 도전층 상에 배치되고 질화바나듐(VN), 및 산화아연(ZnO)을 포함하는 캡핑층; 을 포함하는 표시 장치.
  14. 제13 항에 있어서,
    상기 표시 소자는 유기 발광 물질 또는 양자점 발광 물질을 포함하는 유기 발광 표시 소자를 포함하는 표시 장치.
  15. 제1 항에 있어서,
    상기 도전층은 구리를 포함하는 표시 장치.
  16. 제1 신호 라인; 및
    상기 제1 신호 라인과 이격된 제2 신호 라인; 을 포함하고
    상기 제1 신호 라인 및 상기 제2 신호 라인 중 적어도 하나는,
    도전층; 및
    상기 도전층 상에 직접 배치되고 질화바나듐, 및 산화아연을 포함하는 캡핑층을 포함하는 표시 장치.
  17. 제16 항에 있어서,
    상기 캡핑층은 산화알루미늄(Al2O3)을 더 포함하는 표시 장치.
  18. 제17 항에 있어서,
    상기 캡핑층 전체에 대하여 상기 질화바나듐의 함량은 25at% 이상 70at% 이하이고, 상기 산화아연의 함량은 20at% 이상 70at% 이하이고, 상기 산화알루미늄의 함량은 3at% 이상 10at% 이하인 표시 장치.
  19. 제16 항에 있어서,
    상기 캡핑층의 두께는 200Å 이상 1000Å 이하인 표시 장치.
  20. 제16 항에 있어서,
    가시광선 영역의 광에 대한 상기 캡핑층의 평균 반사율은 25% 이하인 표시 장치.
KR1020190086560A 2019-07-17 2019-07-17 표시 장치 Active KR102716143B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190086560A KR102716143B1 (ko) 2019-07-17 2019-07-17 표시 장치
US16/881,722 US11409172B2 (en) 2019-07-17 2020-05-22 Display device
CN202010678796.1A CN112242422B (zh) 2019-07-17 2020-07-15 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190086560A KR102716143B1 (ko) 2019-07-17 2019-07-17 표시 장치

Publications (2)

Publication Number Publication Date
KR20210010710A KR20210010710A (ko) 2021-01-28
KR102716143B1 true KR102716143B1 (ko) 2024-10-15

Family

ID=74171146

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190086560A Active KR102716143B1 (ko) 2019-07-17 2019-07-17 표시 장치

Country Status (3)

Country Link
US (1) US11409172B2 (ko)
KR (1) KR102716143B1 (ko)
CN (1) CN112242422B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022123431A1 (en) 2020-12-07 2022-06-16 Oti Lumionics Inc. Patterning a conductive deposited layer using a nucleation inhibiting coating and an underlying metallic coating
TWM654170U (zh) * 2024-01-03 2024-04-11 大陸商上海銘唯五金有限公司 窄型門鎖驅動裝置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5106786A (en) 1989-10-23 1992-04-21 At&T Bell Laboratories Thin coatings for use in semiconductor integrated circuits and processes as antireflection coatings consisting of tungsten silicide
US5091244A (en) 1990-08-10 1992-02-25 Viratec Thin Films, Inc. Electrically-conductive, light-attenuating antireflection coating
JP5128091B2 (ja) * 2006-08-04 2013-01-23 三菱電機株式会社 表示装置及びその製造方法
US20090101201A1 (en) * 2007-10-22 2009-04-23 White John M Nip-nip thin-film photovoltaic structure
KR101103041B1 (ko) 2009-12-30 2012-01-05 미래나노텍(주) 반사 방지 필름 및 그 제조방법
JP2012074460A (ja) * 2010-09-28 2012-04-12 Murata Mfg Co Ltd Ｅｓｄ保護デバイス
WO2013106439A1 (en) * 2012-01-13 2013-07-18 Applied Materials, Inc. High work-function buffer layers for silicon-based photovoltaic devices
US9178174B2 (en) * 2012-03-27 2015-11-03 Sony Corporation Display device and method of manufacturing the same, method of repairing display device, and electronic apparatus
JP2015533682A (ja) * 2012-08-31 2015-11-26 エルジー・ケム・リミテッド 伝導性構造体およびその製造方法
KR102023546B1 (ko) 2013-02-27 2019-09-23 엘지디스플레이 주식회사 디스플레이 장치
KR20160017795A (ko) * 2014-08-05 2016-02-17 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법, 및 박막 트랜지스터 기판을 포함하는 표시 장치
KR20160115588A (ko) * 2015-03-27 2016-10-06 주식회사 엘지화학 디스플레이 장치 및 이의 제조방법
TWI557731B (zh) * 2015-04-29 2016-11-11 Analog record
JP6477910B2 (ja) * 2016-09-16 2019-03-06 凸版印刷株式会社 表示装置及び表示装置基板
KR102395098B1 (ko) 2017-06-30 2022-05-06 삼성디스플레이 주식회사 표시장치 및 그 제조 방법

Also Published As

Publication number Publication date
CN112242422A (zh) 2021-01-19
CN112242422B (zh) 2025-08-12
US20210018805A1 (en) 2021-01-21
KR20210010710A (ko) 2021-01-28
US11409172B2 (en) 2022-08-09

Similar Documents

Publication Publication Date Title
US12426468B2 (en) Organic light emitting diode device
US20240385719A1 (en) Display device
KR102519478B1 (ko) 발광표시패널 및 이를 포함하는 전자장치
US20260020462A1 (en) Display panel and electric apparatus
US12416997B2 (en) Band pass filter and sensor device including the same
KR20240077554A (ko) 표시 패널 및 이의 제조 방법
KR102716143B1 (ko) 표시 장치
US11925072B2 (en) Display apparatus including organic insulation layer defined opening
EP4475651A1 (en) Display device
CN121057434A (zh) 显示设备
JP2009250989A (ja) 液晶装置
CN101158794A (zh) 半透射半反射液晶显示面板及其显示阵列基板、像素结构
US20240224611A1 (en) Display device
US20240172483A1 (en) Display panel and method of manufacturing the same
KR20240159741A (ko) 표시 패널, 표시 장치, 및 표시 패널 제조 방법
KR20240151314A (ko) 표시 장치
US20240397753A1 (en) Display device
US12245467B2 (en) Display device
US20240381699A1 (en) Display device
US12541262B2 (en) Display device and electronic apparatus
US20240389434A1 (en) Display device
US20260026198A1 (en) Display device, method of fabricating the same, and electronic device including display device
CN120071761A (zh) 包括弯折区的显示设备
KR20240122617A (ko) 표시 장치 및 이를 포함하는 전자 장치
KR20250057194A (ko) 표시 장치 및 표시 장치의 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20190717

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20220701

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20190717

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240429

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20240721

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20241007

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20241008

End annual number: 3

Start annual number: 1

PG1601 Publication of registration