KR102267126B1 - 디스플레이 패널 및 이의 제조 방법 - Google Patents

디스플레이 패널 및 이의 제조 방법 Download PDF

Info

Publication number
KR102267126B1
KR102267126B1 KR1020140184549A KR20140184549A KR102267126B1 KR 102267126 B1 KR102267126 B1 KR 102267126B1 KR 1020140184549 A KR1020140184549 A KR 1020140184549A KR 20140184549 A KR20140184549 A KR 20140184549A KR 102267126 B1 KR102267126 B1 KR 102267126B1
Authority
KR
South Korea
Prior art keywords
gate electrode
gate
forming
electrode
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020140184549A
Other languages
English (en)
Other versions
KR20160075938A (ko
Inventor
이대영
안병두
남중건
조국래
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140184549A priority Critical patent/KR102267126B1/ko
Priority to US14/813,556 priority patent/US10319745B2/en
Priority to EP15179765.1A priority patent/EP3035389B1/en
Priority to CN201510861984.7A priority patent/CN105717718A/zh
Publication of KR20160075938A publication Critical patent/KR20160075938A/ko
Application granted granted Critical
Publication of KR102267126B1 publication Critical patent/KR102267126B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133528—Polarisers
    • G02F1/133548—Wire-grid polarisers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0212—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or coating of substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 디스플레이 패널은 기판, 상기 기판 상에 형성되고 제1 방향으로 연장되는 게이트 라인, 상기 게이트 라인과 절연되고 제2 방향으로 연장되는 데이터 라인, 상기 게이트 라인 및 상기 데이터 라인과 전기적으로 연결되는 박막 트랜지스터, 및 상기 박막 트랜지스터와 전기적으로 연결되는 화소 전극을 포함하되, 상기 박막 트랜지스터는, 상기 기판 상에 형성되는 게이트 전극단, 상기 기판 및 상기 게이트 전극단 상에 형성되는 게이트 절연막, 상기 게이트 절연막 상에서, 상기 게이트 전극단과 적어도 일부 중첩되는 영역에 형성되는 액티브층, 및 상기 액티브층 및 상기 게이트 절연막 상에서, 서로 이격되어 형성되는 소스 전극 및 드레인 전극을 포함하고, 상기 게이트 전극단은 상기 기판 상에 형성되는 제1 게이트 전극, 상기 제1 게이트 전극 상에 형성되는 제2 게이트 전극 및 상기 제1 게이트 전극 및 상기 제2 게이트 전극 사이에 개재되는 절연층을 포함하며, 상기 제1 게이트 전극은 상기 제2 게이트 전극보다 반사율이 높다.

Description

디스플레이 패널 및 이의 제조 방법{DISPLAY PANEL AND METHOD FOR FABRICATING THE SAME}
본 발명은 디스플레이 패널 및 이의 제조 방법에 관한 것이다.
디스플레이 장치는 데이터를 시각적으로 표시하는 장치이다. 디스플레이 장치로는 액정 표시 장치(Liquid Crystal Display), 전기영동 표시 장치(Electrophoretic Display), 유기 발광 표시 장치(Organic Light Emitting Display), 무기 EL 표시 장치(Electro Luminescent Display), 전계 방출 표시 장치(Field Emission Display), 표면 전도 전자 방출 표시 장치(Surface-conduction Electron-emitter Display), 플라즈마 표시 장치(Plasma Display), 및 음극선관 표시 장치(Cathode Ray Display) 등이 있을 수 있다.
이러한 표시 장치 중 액정 표시 장치는 투명한 두 기판들 사이에 액정층을 배치하고, 액정층의 구동에 따라 각 화소별로 광투과율을 조절함으로써, 원하는 화상을 표시할 수 있는 표시 장치이다.
이러한 액정 표시 장치는 액정 자체가 발광을 할 수 없기 때문에 장치에 별도의 광원부를 설치하여, 각 화소(pixel)에 설치된 액정을 통해 통과광의 세기를 조절하여 계조(contrast)를 구현한다.
여기에서, 광원부에서 입사하는 빛을 얼마나 잘 활용하느냐에 따라 디스플레이 장치의 휘도가 결정될 수 있다.
본 발명이 해결하고자 하는 과제는, 휘도가 우수한 디스플레이 패널 및 이의 제조 방법을 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 디스플레이 패널은 기판, 상기 기판 상에 형성되고 제1 방향으로 연장되는 게이트 라인, 상기 게이트 라인과 절연되고 제2 방향으로 연장되는 데이터 라인, 상기 게이트 라인 및 상기 데이터 라인과 전기적으로 연결되는 박막 트랜지스터, 및 상기 박막 트랜지스터와 전기적으로 연결되는 화소 전극을 포함하되, 상기 박막 트랜지스터는, 상기 기판 상에 형성되는 게이트 전극단, 상기 기판 및 상기 게이트 전극단 상에 형성되는 게이트 절연막, 상기 게이트 절연막 상에서, 상기 게이트 전극단과 적어도 일부 중첩되는 영역에 형성되는 액티브층, 및 상기 액티브층 및 상기 게이트 절연막 상에서, 서로 이격되어 형성되는 소스 전극 및 드레인 전극을 포함하고, 상기 게이트 전극단은 상기 기판 상에 형성되는 제1 게이트 전극, 상기 제1 게이트 전극 상에 형성되는 제2 게이트 전극 및 상기 제1 게이트 전극 및 상기 제2 게이트 전극 사이에 개재되는 절연층을 포함하며, 상기 제1 게이트 전극은 상기 제2 게이트 전극보다 반사율이 높을 수 있다.
상기 제1 게이트 전극과 상기 제2 게이트 전극은 서로 전기적으로 절연일 수 있다.
상기 게이트 라인은 상기 제2 게이트 전극과 전기적으로 연결될 수 있다.
상기 제1 게이트 전극의 두께는 상기 제2 게이트 전극의 두께보다 얇을 수 있다.
상기 기판과 상기 게이트 라인 및 상기 박막 트랜지스터 사이에 편광판을 추가로 포함할 수 있다.
상기 편광판은 다수의 나란한 전도성 와이어 패턴을 포함하는 와이어 그리드 편광판일 수 있다.
상기 와이어 그리드 편광판은 상기 전도성 와이어 패턴과 상기 게이트 라인 및 상기 박막 트랜지스터 사이에 전기 절연성인 보호막을 추가로 포함할 수 있다.
제1 게이트 전극의 두께는 10 nm 내지 100 nm 범위일 수 있다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 디스플레이 패널의 제조 방법은 기판 상에 제1 게이트 전극을 형성하는 단계, 상기 제1 게이트 전극 상에 절연층을 형성하는 단계, 상기 절연층 상에 제2 게이트 전극을 형성하는 단계, 상기 기판 및 제2 게이트 전극 상에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 상에서 상기 제2 게이트 전극과 적어도 일부 중첩되는 영역에 액티브층을 형성하는 단계, 상기 액티브층 상에서 서로 이격되는 위치에 소스 전극 및 드레인 전극을 형성하는 단계, 상기 게이트 절연막, 상기 액티브층, 상기 소스 전극 및 상기 드레인 전극 상에 상기 드레인 전극의 일부를 노출시키는 패시베이션 막을 형성하는 단계, 및 상기 노출된 드레인 전극과 전기적으로 연결되는 화소 전극을 형성하는 단계를 포함할 수 있다.
상기 제1 게이트 전극, 상기 절연막 및 상기 제2 게이트 전극은 동일한 마스크를 사용하여 형성할 수 있다.
상기 제1 게이트 전극을 형성하는 단계는, 상기 기판 상에 와이어 그리드 편광판을 형성하는 단계, 및 상기 와이어 그리드 편광판 상에 상기 제1 게이트 전극을 형성하는 단계를 포함할 수 있다.
상기 와이어 그리드 편광판을 형성하는 단계는, 상기 기판 상에 전도성 와이어 패턴을 형성하는 단계, 및 상기 전도성 와이어 패턴 상에 보호막을 형성하는 단계를 포함할 수 있다.
상기 과제를 해결하기 위한 본 발명의 다른 실시예에 따른 디스플레이 패널의 제조 방법은 기판 상에 제1 게이트 전극을 형성하는 단계, 상기 기판 및 상기 제1 게이트 전극 상에 절연층을 형성하는 단계, 상기 절연층 상에서 상기 제1 게이트 전극과 중첩되는 영역에 제2 게이트 전극을 형성하는 단계, 상기 절연층 및 제2 게이트 전극 상에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 상에서 상기 제2 게이트 전극과 적어도 일부 중첩되는 영역에 액티브층을 형성하는 단계, 상기 액티브층 상에서 서로 이격되는 위치에 소스 전극 및 드레인 전극을 형성하는 단계, 상기 게이트 절연막, 상기 액티브층, 상기 소스 전극 및 상기 드레인 전극 상에 상기 드레인 전극의 일부를 노출시키는 패시베이션 막을 형성하는 단계, 및 상기 노출된 드레인 전극과 전기적으로 연결되는 화소 전극을 형성하는 단계를 포함할 수 있다.
상기 제1 게이트 전극 및 상기 제2 게이트 전극은 동일한 마스크를 사용하여 형성할 수 있다.
상기 제1 게이트 전극을 형성하는 단계는, 상기 기판 상에 와이어 그리드 편광판을 형성하는 단계, 및 상기 와이어 그리드 편광판 상에 상기 제1 게이트 전극을 형성하는 단계를 포함할 수 있다.
상기 와이어 그리드 편광판을 형성하는 단계는, 상기 기판 상에 전도성 와이어 패턴을 형성하는 단계, 및 상기 전도성 와이어 패턴 상에 보호막을 형성하는 단계를 포함할 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 의하면 적어도 다음과 같은 효과가 있다.
휘도가 우수한 디스플레이 패널을 제공할 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 패널의 평면 투시도이다.
도 2는 도 1의 A-A' 영역의 수직 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 디스플레이 패널의 수직 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 디스플레이 패널의 수직 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 디스플레이 패널의 수직 단면도이다.
도 6 내지 도 14는 본 발명의 일 실시예에 따른 디스플레이 패널의 제조 공정별 단면도이다.
도 15 내지 도 23은 본 발명의 다른 실시예에 따른 디스플레이 패널의 제조 공정별 단면도이다.
도 24 내지 도 34는 본 발명의 다른 실시예에 따른 디스플레이 패널의 제조 공정별 단면도이다.
도 35 내지 도 45는 본 발명의 다른 실시예에 따른 디스플레이 패널의 제조 공정별 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위 뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 도면을 참조하여 본 발명의 실시예들에 대하여 설명한다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 패널의 평면 투시도이고, 도 2는 도 1의 A-A' 영역의 수직 단면도이다.
이들 도면들을 참조하면, 본 발명의 일 실시예에 따른 디스플레이 패널은 기판(110), 기판(110) 상에 형성되고 제1 방향으로 연장되는 게이트 라인(GL), 게이트 라인(GL)과 절연되고 제2 방향으로 연장되는 데이터 라인(DL), 게이트 라인(GL) 및 데이터 라인(DL)과 전기적으로 연결되는 박막 트랜지스터(G1, G2, ACT, S 및 D) 및 박막 트랜지스터와 전기적으로 연결되는 화소 전극(PE)을 포함할 수 있다.
박막 트랜지스터는, 기판(110) 상에 형성되는 제1 게이트 전극(G1), 제1 게이트 전극(G1) 상에 형성되는 절연층(130) 및 절연층(130) 상에 형성되는 제2 게이트 전극(G2)을 포함하는 게이트 전극단, 게이트 전극단 및 기판(110) 상에 형성되는 게이트 절연막(GI), 게이트 절연막(GI) 상에서 게이트 전극단과 적어도 일부 중첩되는 영역에 형성되는 액티브층(ACT), 및 액티브층(ACT) 및 게이트 절연막(GI) 상에서 서로 이격되어 형성되는 소스 전극(S) 및 드레인 전극(D)을 포함할 수 있다.
여기에서, 제1 게이트 전극(G1)은 제2 게이트 전극(G2) 보다 반사율이 높을 수 있다. 이를 통하여, 하부에 위치하는 백라이트 유닛(도시하지 않음)으로부터 입사하는 빛이 비개구 영역에서 반사되어 전체적인 디스플레이 장치의 휘도를 향상시킬 수 있다.
기판(110)은 판상의 형상을 가질 수 있으며, 기판(110) 상에 형성되는 타 구조물들을 지지할 수 있다. 기판(110)은 절연성이면서 가시광선을 투과시킬 수 있으면 그 재질은 용도나 공정에 맞게 적절하게 선택할 수 있다. 예를 들면, 유리, Quartz, 아크릴, TAC(triacetylcellulose), COP(cyclic olefin polymer), COC(cyclic olefin copolymer), PC(polycarbonate), PET(polyethylenenaphthalate), PES(polyethersulfone) 등의 다양한 폴리머 등을 들 수 있지만, 이들만으로 한정되는 것은 아니다. 기판(110)은 일정 정도의 유연성(flexibility)을 가지는 광학용 필름 기재로 형성할 수 있다.
제1 게이트 전극(G1)은 기판(110) 상에 형성될 수 있다. 예시적인 실시예에서, 기판(110)과 제1 게이트 전극(G1) 사이에 버퍼층(도시하지 않음)이 추가로 형성될 수 있다. 버퍼층은 불순 원소의 침투를 방지하며 기판(110)의 상부면을 평탄화할 수 있다. 버퍼층은 이와 같은 기능을 수행할 수 있는 다양한 물질로 형성될 수 있다. 예를 들어, 버퍼층으로서 실리콘 질화물막, 실리콘 산화물막 및 실리콘 산질화물막 중 어느 하나가 사용될 수 있지만, 이들만으로 한정되는 것은 아니다.
제1 게이트 전극(G1)은 예를 들어, 금속 중에서도 반사율이 높은 금속을 사용할 수 있고, 구체적으로 알루미늄(Al), 은(Ag) 등을 들 수 있지만, 이들만으로 한정되는 것은 아니다.
절연층(130)은 전기 절연성 물질이면 어느 것이나 사용이 가능하고, 금속 산화물, 금속 질화물, 실리콘 산화물, 실리콘 질화물 등을 사용할 수 있지만 이들만으로 한정되는 것은 아니다.
제2 게이트 전극(G2)은 전기 전도성 물질이면 어느 것이나 사용이 가능하다. 예를 들어, 최근 고해상도 제품의 경우 배선 등의 슬림화로 인한 저항 증가를 최소화하기 위하여 저항이 낮은 구리 등을 사용할 수 있지만, 이것으로 한정되는 것은 아니다. 또한, 구리를 사용할 경우, 산화물층과의 사이에서 발생할 수 있는 확산 등의 문제를 보완하기 위하여 구리의 표면에 블록층(도시하지 않음) 또는 캐핑층(도시하지 않음)을 추가로 형성할 수도 있다.
하나의 예에서, 제1 게이트 전극(G1), 절연층(130) 및 제2 게이트 전극(G2)은 수직 방향으로 서로 중첩되어 형성될 수 있다. 이는 제조 과정에서 동일한 마스크를 사용하여 형성할 수 있다.
제2 게이트 전극(G2)는 게이트 라인(GL)과 전기적으로 연결되어 있을 수 있다. 이를 통하여, 게이트 라인(GL)에서 게이트 전압이 제2 게이트 전극(G2)으로 인가될 수 있다.
게이트 절연막(GI)은 기판(110) 및 제2 게이트 전극(G2) 상에 형성될 수 있다. 게이트 절연막(GI)은 액티브층(ACT)과 제2 게이트 전극(G2)을 상호 절연시킬 수 있고, 제2 게이트 전극(G2)을 덮도록 형성될 수 있다.
게이트 절연막(GI)은 절연성 물질이면 어느 것이나 사용이 가능하고, 산화물, 질화물 등을 사용할 수 있지만 이들만으로 한정되는 것은 아니다. 하나의 예에서, 게이트 절연막(GI)은 절연층(130)과 동일한 물질로 이루어질 수 있지만, 이것으로 한정되는 것은 아니다.
액티브층(ACT)은 반도체 물질로 이루어질 수 있고, 제2 게이트 전극(G2)에 전압이 인가됨에 따라 채널을 형성할 수 있는 것이면 특별한 제한 없이 사용이 가능하다. 일반적인 반도체성 물질 이외에, 산화물 반도체 등도 사용이 가능하다.
소스 전극(S)은 액티브층(ACT) 상에 적어도 일부가 배치되고, 드레인 전극(D)은 소스 전극(S)과 이격되고, 적어도 일부가 소스 전극(S)과 마주하여 액티브층(ACT) 상에 배치될 수 있다.
소스 전극(S)은 데이터 라인(DL)과 전기적으로 연결되어 있을 수 있다. 이를 통하여 데이터 라인(DL)에서 소스 전극(S)으로 데이터 전압이 인가될 수 있다.
패시베이션 막(PA)은 소스 전극(S), 드레인 전극(D), 액티브층(ACT) 및 게이트 절연막(GI) 상에 형성될 수 있다. 패시베이션 막(PA)은 박막 트랜지스터의 상부를 평탄화할 수 있고, 드레인 전극(D)의 일부를 노출시키는 컨택홀을 통하여 화소 전극(PE)과 드레인 전극(D)을 전기적으로 연결시킬 수 있다.
패시베이션 막(PA)은 절연 물질로 형성될 수 있고, 예를 들어, 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolicresin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(poly phenylenesulfides resin), 및 벤조사이클로부텐(benzocyclobutene, BCB) 중 하나 이상의 물질로 형성될 수 있으며, 이에 한정되는 것은 아니다. 또한, SiOx, SiNx, SiOC 등의 무기물로 형성될 수도 있지만, 이들만으로 한정되는 것은 아니다.
도 3은 본 발명의 다른 실시예에 따른 디스플레이 패널의 수직 단면도이다.
도 3을 참조하면, 본 발명의 다른 실시예에 따른 디스플레이 패널은 기판(110), 기판(110) 상에 형성되고 제1 방향으로 연장되는 게이트 라인(GL), 게이트 라인(GL)과 절연되고 제2 방향으로 연장되는 데이터 라인(DL), 게이트 라인(GL) 및 데이터 라인(DL)과 전기적으로 연결되는 박막 트랜지스터(G1, G2, ACT, S 및 D) 및 박막 트랜지스터와 전기적으로 연결되는 화소 전극(PE)을 포함할 수 있다.
박막 트랜지스터는, 기판(110) 상에 형성되는 제1 게이트 전극(G1), 기판(110) 및 제1 게이트 전극(G1) 상에 형성되는 절연층(130), 및 절연층(130) 상에 형성되는 제2 게이트 전극(G2), 제2 게이트 전극(G2) 및 절연층(130) 상에 형성되는 게이트 절연막(GI), 게이트 절연막(GI) 상에서 제2 게이트 전극(G2)과 적어도 일부 중첩되는 영역에 형성되는 액티브층(ACT), 및 액티브층(ACT) 및 게이트 절연막(GI) 상에서 서로 이격되어 형성되는 소스 전극(S) 및 드레인 전극(D)을 포함할 수 있다.
하나의 예에서, 제1 게이트 전극(G1) 및 제2 게이트 전극(G2)는 수직 방향으로 서로 중첩되어 형성될 수 있다. 이는 제조 과정에서 동일한 마스크를 사용하여 형성할 수 있다. 제1 게이트 전극(G1) 및 제2 게이트 전극(G2) 사이에 위치하는 절연층(130)은 별도의 마스크를 사용하지 않고 전면에 형성할 수 있다.
기타 도 3의 다른 구성은 도 2의 구성과 동일하거나 대응되므로, 중복되는 설명은 생략한다.
도 4는 본 발명의 다른 실시예에 따른 디스플레이 패널의 수직 단면도이다.
도 4를 참조하면, 본 발명의 다른 실시예에 따른 디스플레이 패널은 기판(110), 기판(110) 상에 형성되는 전도성 와이어 패턴(121) 및 전도성 와이어 패턴(121) 상에서 기판(110)과 이격되어 형성되는 보호막(122)을 포함하는 와이어 그리드 편광판(120), 보호막(122) 상에서 형성되고 제1 방향으로 연장되는 게이트 라인(GL), 게이트 라인(GL)과 절연되고 제2 방향으로 연장되는 데이터 라인(DL), 게이트 라인(GL) 및 데이터 라인(DL)과 전기적으로 연결되는 박막 트랜지스터(G1, G2, ACT, S 및 D) 및 박막 트랜지스터와 전기적으로 연결되는 화소 전극(PE)을 포함할 수 있다.
박막 트랜지스터는, 보호막(122) 상에 형성되는 제1 게이트 전극(G1), 제1 게이트 전극(G1) 상에 형성되는 절연층(130) 및 절연층(130) 상에 형성되는 제2 게이트 전극(G2)을 포함하는 게이트 전극단, 게이트 전극단 및 기판(110) 상에 형성되는 게이트 절연막(GI), 게이트 절연막(GI) 상에서 게이트 전극단과 적어도 일부 중첩되는 영역에 형성되는 액티브층(ACT), 및 액티브층(ACT) 및 게이트 절연막(GI) 상에서 서로 이격되어 형성되는 소스 전극(S) 및 드레인 전극(D)을 포함할 수 있다.
전도성 와이어 패턴(121)은 일정한 주기를 가지고 나란하게 배열되어 있을 수 있다. 전도성 와이어 패턴(121)의 주기는 입사광의 파장 대비 짧을수록 높은 편광 소광비를 가질 수 있다. 다만, 주기가 짧을수록 제조가 어려워지는 문제점이 있다. 가시광선 영역은 일반적으로 380 nm 내지 780 nm 범위이고, 와이어 그리드 편광자가 적, 녹, 청(R, G, B)의 빛의 3원색에 대해서 높은 소광비를 가지도록 하기 위해서는, 적어도 200 nm 이하의 주기를 가져야 편광 특성을 기대할 수 있다. 다만, 기존 편광자 대비 동등 이상의 편광 성능을 나타내기 위해서는 120 nm 이하의 주기를 가질 수 있지만, 이것으로 한정되는 것은 아니다.
전도성 와이어 패턴(121)은 전도성 소재이면 제한없이 사용이 가능하다. 예시적인 실시예에서, 전도성 와이어 패턴(121)은 금속 재질일 수 있고, 보다 구체적으로는 알루미늄(Al), 크롬(Cr), 금(Au), 은(Ag), 구리(Cu), 니켈(Ni), 철(Fe), 텅스텐(W), 코발트(Co) 및 몰리브덴(Mo)으로 이루어진 군에서 선택되는 하나의 금속, 이들의 합금인 것을 들 수 있지만, 이들만으로 한정되는 것은 아니다.
경우에 따라서는, 전도성 와이어 패턴(121)은 둘 이상의 층을 포함할 수 있다. 예를 들어, 제1 전도성 와이어 패턴(미도시)은 알루미늄으로 구성될 수 있고, 제2 전도성 와이어 패턴(미도시)은 티타늄 또는 몰리브덴으로 구성될 수 있지만, 이것만으로 한정되는 것은 아니다. 제1 전도성 와이어 패턴(미도시)이 알루미늄으로 구성될 경우, 이후 공정에서 공정 온도에 따라 힐록(hillock)이 발생하여 상부 표면이 균일하지 않아, 제품의 광학 특성을 저하시킬 수 있다. 이를 방지하기 위하여 제1 전도성 와이어 패턴(미도시) 상에 티타늄 또는 몰리브덴으로 구성되는 제2 전도성 와이어 패턴(미도시)을 형성하여, 공정 상 발생할 수 있는 힐록을 방지할 수 있다.
전도성 와이어 패턴(121)의 폭은 전도성 와이어 패턴(121)의 주기보다 작고 편광 성능을 나타낼 수 있는 범위에서, 10 nm 내지 200 nm 범위인 것을 들 수 있지만, 이것으로 한정되는 것은 아니다. 또한, 전도성 와이어 패턴(121)의 두께는 10 nm 내지 500 nm 범위인 것을 들 수 있지만, 이것으로 한정되는 것은 아니다.
보호막(122)은 와이어 그리드 편광자의 상부 표면을 비전도성으로 처리하고, 표면 평탄화 및 전도성 와이어 패턴(121) 사이 공간을 확보하기 위하여 형성될 수 있다. 보호막(150)에 사용되는 물질로는 비전도성이면서 투명한 물질이면 어느 것이나 사용이 가능하다.
하나의 예에서, SiOx, SiNx 및 SiOC로 이루어진 군에서 선택되는 하나 이상일 수 있지만, 이들만으로 한정되는 것은 아니다. 하나의 예에서, SiOx 층 위에 순차적으로 SiOC 층이 적층되는 구조로 이루어질 수도 있다. 이 경우, 동일한 챔버 및 조건에서 원료 가스의 변경만으로 증착이 가능하고, SiOC 층의 증착 속도가 상대적으로 빨라 공정 효율성 면에서 이점을 누릴 수 있다.
기타 도 4의 다른 구성은 도 2의 구성과 동일하거나 대응되므로, 중복되는 설명은 생략한다.
도 5는 본 발명의 다른 실시예에 따른 디스플레이 패널의 수직 단면도이다.
도 5를 참조하면, 본 발명의 다른 실시예에 따른 디스플레이 패널은 기판(110), 기판(110) 상에 형성되는 전도성 와이어 패턴(121) 및 전도성 와이어 패턴(121) 상에서 기판(110)과 이격되어 형성되는 보호막(122)을 포함하는 와이어 그리드 편광판(120), 보호막(122) 상에서 형성되고 제1 방향으로 연장되는 게이트 라인(GL), 게이트 라인(GL)과 절연되고 제2 방향으로 연장되는 데이터 라인(DL), 게이트 라인(GL) 및 데이터 라인(DL)과 전기적으로 연결되는 박막 트랜지스터(G1, G2, ACT, S 및 D) 및 박막 트랜지스터와 전기적으로 연결되는 화소 전극(PE)을 포함할 수 있다.
박막 트랜지스터는, 보호막(122) 상에 형성되는 제1 게이트 전극(G1), 보호막(122) 및 제1 게이트 전극(G1) 상에 형성되는 절연층(130), 및 절연층(130) 상에 형성되는 제2 게이트 전극(G2), 제2 게이트 전극(G2) 및 절연층(130) 상에 형성되는 게이트 절연막(GI), 게이트 절연막(GI) 상에서 제2 게이트 전극(G2)과 적어도 일부 중첩되는 영역에 형성되는 액티브층(ACT), 및 액티브층(ACT) 및 게이트 절연막(GI) 상에서 서로 이격되어 형성되는 소스 전극(S) 및 드레인 전극(D)을 포함할 수 있다.
와이어 그리드 편광판(120)의 구성은 도 4의 구성과 동일하므로 중복되는 설명은 생략한다.
기타 도 5의 다른 구성은 도 3의 구성과 동일하거나 대응되므로, 중복되는 설명은 생략한다.
도 6 내지 도 14는 본 발명의 일 실시예에 따른 디스플레이 패널의 제조 공정별 단면도이다.
이들 도면들을 참조하면, 먼저, 기판(110) 상에 제1 게이트 전극(G1)을 형성하고, 제1 게이트 전극(G1) 상에 절연층(130)을 형성하며, 절연층(130) 상에 제2 게이트 전극(G2)을 형성할 수 있다.
하나의 예에서, 제1 게이트 전극(G1), 절연층(130) 및 제2 게이트 전극(G2)은 동일한 마스크로 형성될 수 있다. 마스크 교체에 따른 공정 로스를 최소화할 수 있다.
또한, 제2 게이트 전극(G2)은 도 1의 게이트 라인(GL)과 동시에 일체로 형성할 수 있다. 이 경우, 제1 게이트 전극(G1) 및 절연층(130)도 도 1의 게이트 라인(GL)과 중첩되게 형성될 수 있다. 이는 동일한 마스크를 사용하는 데 기인하는 것이다.
제1 게이트 전극(G1)은 제2 게이트 전극(G2) 대비 반사율이 더 높은 물질을 사용하여 형성될 수 있다. 이를 통하여, 비개구 영역에서 반사되는 빛으로 휘도를 향상시킬 수 있다.
제2 게이트 전극(G2) 및 기판(110) 상에 게이트 절연막(GI)을 형성할 수 있다. 도 9에서는 게이트 절연막(GI)의 상부면이 평탄한 것으로 표현되었지만, 이것으로 한정되는 것은 아니고, 게이트 절연막(GI)은 이후 형성될 액티브층(ACT)과 제2 게이트 전극(G2)을 절연시키고 제2 게이트 전극(G2)를 덮을 수 있으면 어떠한 형태로 형성되어도 무방하다.
게이트 절연막(GI) 상에서 제2 게이트 전극(G2)과 적어도 일부 중첩되는 영역에 액티브층(ACT)을 형성할 수 있다.
소스 전극(S)은 액티브층(ACT) 상에 적어도 일부가 배치되고, 드레인 전극(D)은 소스 전극(S)과 이격되고, 적어도 일부가 소스 전극(S)과 마주하여 액티브층(ACT) 상에 배치될 수 있다.
소스 전극(S) 및 드레인 전극(D)은 일체형으로 증착한 뒤에 액티브층(ACT) 상의 이격 영역을 식각 등을 통하여 제거하여 형성할 수도 있고, 증착 시에 마스크를 통하여 패터닝된 상태로 증착하여 형성할 수도 있지만, 이들만으로 한정되는 것은 아니다.
또한, 소스 전극(S)은 도 1의 데이터 라인(DL)과 동시에 일체형으로 형성할 수 있다.
게이트 절연막(GI), 소스 전극(S), 드레인 전극(D) 및 액티브층(ACT) 상에 패시베이션 막(PA)을 형성할 수 있다. 패시베이션 막(PA)은 박막 트랜지스터의 상부를 평탄화할 수 있다.
패시베이션 막(PA)은 절연 물질로 형성될 수 있고, 예를 들어, 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolicresin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(poly phenylenesulfides resin), 및 벤조사이클로부텐(benzocyclobutene, BCB) 중 하나 이상의 물질로 형성될 수 있으며, 이에 한정되는 것은 아니다. 또한, SiOx, SiNx, SiOC 등의 무기물로 형성될 수도 있지만, 이들만으로 한정되는 것은 아니다.
패시베이션 막(PA)의 드레인 전극(D)과 중첩하는 일부분을 식각하여 드레인 전극(D)을 노출시키는 컨택홀을 형성하고 패시베이션 막(PA) 및 드레인 전극(D) 상에 화소 전극(PE)을 형성할 수 있지만, 이것만으로 한정되는 것은 아니다.
하나의 예에서, 게이트 절연막(GI)의 상부가 충분히 평탄한 경우에는, 별도의 패시베이션 막(PA)을 형성하지 않고 바로 화소 전극(PE)을 드레인 전극(D)과 적어도 일부 접촉하도록 형성할 수 있다.
도 15 내지 도 23은 본 발명의 다른 실시예에 따른 디스플레이 패널의 제조 공정별 단면도이다.
이들 도면들을 참조하면, 기판(110) 상에 제1 게이트 전극(G1)을 형성하고, 제1 게이트 전극(G1) 및 기판(110) 상에 전면에 걸쳐 절연층(130)을 형성하며, 절연층(130) 상에서 제1 게이트 전극(G1)과 중첩되는 영역에 제2 게이트 전극(G2)을 형성할 수 있다.
하나의 예에서, 제1 게이트 전극(G1) 및 제2 게이트 전극(G2)은 동일한 마스크로 형성될 수 있다. 별도의 마스크를 제작하는 데 필요한 비용을 절감할 수 있다.
기타 도 15 내지 도 23의 다른 구성은 도 6 내지 도 14의 구성과 동일하거나 대응되므로, 중복되는 설명은 생략한다.
도 24 내지 도 34는 본 발명의 다른 실시예에 따른 디스플레이 패널의 제조 공정별 단면도이다.
이들 도면들을 참조하면, 먼저, 기판(110) 상에 전도성 와이어 패턴(121)을 형성하고, 전도성 와이어 패턴(121) 상에 기판(110)과 이격되는 보호막(122)을 형성할 수 있다.
전도성 와이어 패턴(121)을 형성하는 방법은 나노 임프린트법, DPT법, BCP 정렬 패터닝 등이 있지만, 이들만으로 한정되는 것은 아니다.
전도성 와이어 패턴(121) 형성 후, 보호막(122)을 형성하기 전에 전도성 와이어 패턴(121)의 표면을 소수성 처리하여 전도성 와이어 패턴(121) 사이 공간으로 보호막(122) 물질이 침투하는 것을 방지할 수 있지만, 이것으로 한정되는 것은 아니다.
보호막(122)은, 예를 들어, SiOx, SiNx 및 SiOC로 이루어진 군에서 선택되는 하나 이상일 수 있지만, 이들만으로 한정되는 것은 아니다. 하나의 예에서, SiOx 층 위에 순차적으로 SiOC 층이 적층되는 구조로 이루어질 수도 있다. 이 경우, 동일한 챔버 및 조건에서 원료 가스의 변경만으로 증착이 가능하고, SiOC 층의 증착 속도가 상대적으로 빨라 공정 효율성 면에서 이점을 누릴 수 있다.
보호막(122) 상에 제1 게이트 전극(G1)을 형성하고, 제1 게이트 전극(G1) 상에 절연층(130)을 형성하며, 절연층(130) 상에 제2 게이트 전극(G2)을 형성할 수 있다.
하나의 예에서, 제1 게이트 전극(G1), 절연층(130) 및 제2 게이트 전극(G2)은 동일한 마스크로 형성될 수 있다. 마스크 교체에 따른 공정 로스를 최소화할 수 있다.
또한, 제2 게이트 전극(G2)은 도 1의 게이트 라인(GL)과 동시에 일체로 형성할 수 있다. 이 경우, 제1 게이트 전극(G1) 및 절연층(130)도 도 1의 게이트 라인(GL)과 중첩되게 형성될 수 있다. 이는 동일한 마스크를 사용하는 데 기인하는 것이다.
제1 게이트 전극(G1)은 제2 게이트 전극(G2) 대비 반사율이 더 높은 물질을 사용하여 형성될 수 있다. 이를 통하여, 비개구 영역에서 반사되는 빛으로 휘도를 향상시킬 수 있다.
제2 게이트 전극(G2) 및 보호막(122) 상에 게이트 절연막(GI)을 형성할 수 있다. 도 29에서는 게이트 절연막(GI)의 상부면이 평탄한 것으로 표현되었지만, 이것으로 한정되는 것은 아니고, 게이트 절연막(GI)은 이후 형성될 액티브층(ACT)과 제2 게이트 전극(G2)을 절연시키고 제2 게이트 전극(G2)를 덮을 수 있으면 어떠한 형태로 형성되어도 무방하다.
기타 도 24 내지 도 34의 다른 공정은 도 6 내지 도 14의 구성과 동일하거나 대응되므로, 중복되는 설명은 생략한다.
도 35 내지 도 45는 본 발명의 다른 실시예에 따른 디스플레이 패널의 제조 공정별 단면도이다.
이들 도면들을 참조하면, 기판(110) 상에 전도성 와이어 패턴(121)을 형성하고, 전도성 와이어 패턴(121) 상에 기판(110)과 이격되는 보호막(122)을 형성할 수 있다.
전도성 와이어 패턴(121)을 형성하는 방법은 나노 임프린트법, DPT법, BCP 정렬 패터닝 등이 있지만, 이들만으로 한정되는 것은 아니다.
전도성 와이어 패턴(121) 형성 후, 보호막(122)을 형성하기 전에 전도성 와이어 패턴(121)의 표면을 소수성 처리하여 전도성 와이어 패턴(121) 사이 공간으로 보호막(122) 물질이 침투하는 것을 방지할 수 있지만, 이것으로 한정되는 것은 아니다.
보호막(122)은, 예를 들어, SiOx, SiNx 및 SiOC로 이루어진 군에서 선택되는 하나 이상일 수 있지만, 이들만으로 한정되는 것은 아니다. 하나의 예에서, SiOx 층 위에 순차적으로 SiOC 층이 적층되는 구조로 이루어질 수도 있다. 이 경우, 동일한 챔버 및 조건에서 원료 가스의 변경만으로 증착이 가능하고, SiOC 층의 증착 속도가 상대적으로 빨라 공정 효율성 면에서 이점을 누릴 수 있다.
보호막(122) 상에 제1 게이트 전극(G1)을 형성하고, 제1 게이트 전극(G1) 및 보호막(122) 상에 전면에 걸쳐 절연층(130)을 형성하며, 절연층(130) 상에서 제1 게이트 전극(G1)과 중첩되는 영역에 제2 게이트 전극(G2)을 형성할 수 있다.
하나의 예에서, 제1 게이트 전극(G1) 및 제2 게이트 전극(G2)은 동일한 마스크로 형성될 수 있다. 별도의 마스크를 제작하는 데 필요한 비용을 절감할 수 있다.
또한, 제2 게이트 전극(G2)은 도 1의 게이트 라인(GL)과 동시에 일체로 형성할 수 있다. 이 경우, 제1 게이트 전극(G1)도 도 1의 게이트 라인(GL)과 중첩되게 형성될 수 있다. 이는 동일한 마스크를 사용하는 데 기인하는 것이다.
기타 도 35 내지 도 45의 다른 공정은 도 15 내지 도 23의 구성과 동일하거나 대응되므로, 중복되는 설명은 생략한다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
110: 기판
121: 전도성 와이어 패턴
122: 보호막
130: 절연층

Claims (16)

  1. 기판;
    상기 기판 상에 형성되고 제1 방향으로 연장되는 게이트 라인;
    상기 게이트 라인과 절연되고 제2 방향으로 연장되는 데이터 라인;
    상기 게이트 라인 및 상기 데이터 라인과 전기적으로 연결되는 박막 트랜지스터; 및
    상기 박막 트랜지스터와 전기적으로 연결되는 화소 전극을 포함하되,
    상기 박막 트랜지스터는,
    상기 기판 상에 형성되는 게이트 전극단;
    상기 기판 및 상기 게이트 전극단 상에 형성되는 게이트 절연막;
    상기 게이트 절연막 상에서, 상기 게이트 전극단과 적어도 일부 중첩되는 영역에 형성되는 액티브층; 및
    상기 액티브층 및 상기 게이트 절연막 상에서, 서로 이격되어 형성되는 소스 전극 및 드레인 전극을 포함하고,
    상기 게이트 전극단은 상기 기판 상에 형성되는 제1 게이트 전극, 상기 제1 게이트 전극 상에 형성되는 제2 게이트 전극 및 상기 제1 게이트 전극 및 상기 제2 게이트 전극 사이에 개재되는 절연층을 포함하며,
    상기 제1 게이트 전극의 측면과 상기 절연층의 측면과 상기 제2 게이트 전극의 측면은 서로 정렬되고,
    상기 제1 게이트 전극은 상기 제2 게이트 전극보다 반사율이 높은 디스플레이 패널.
  2. 제 1 항에 있어서,
    상기 제1 게이트 전극과 상기 제2 게이트 전극은 서로 전기적으로 절연인 디스플레이 패널.
  3. 제 1 항에 있어서,
    상기 게이트 라인은 상기 제2 게이트 전극과 전기적으로 연결되는 디스플레이 패널.
  4. 제 1 항에 있어서,
    상기 제1 게이트 전극의 두께는 상기 제2 게이트 전극의 두께보다 얇은 디스플레이 패널.
  5. 제 1 항에 있어서,
    상기 기판과 상기 게이트 라인 및 상기 박막 트랜지스터 사이에 편광판을 추가로 포함하는 디스플레이 패널.
  6. 제 5 항에 있어서,
    상기 편광판은 다수의 나란한 전도성 와이어 패턴을 포함하는 와이어 그리드 편광판인 디스플레이 패널.
  7. 제 6 항에 있어서,
    상기 와이어 그리드 편광판은 상기 전도성 와이어 패턴과 상기 게이트 라인 및 상기 박막 트랜지스터 사이에 전기 절연성인 보호막을 추가로 포함하는 디스플레이 패널.
  8. 제 1 항에 있어서,
    제1 게이트 전극의 두께는 10 nm 내지 100 nm 범위인 디스플레이 패널.
  9. 기판 상에 제1 게이트 전극을 형성하는 단계;
    상기 제1 게이트 전극 상에 절연층을 형성하는 단계;
    상기 절연층 상에 제2 게이트 전극을 형성하는 단계;
    상기 기판 및 제2 게이트 전극 상에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에서 상기 제2 게이트 전극과 적어도 일부 중첩되는 영역에 액티브층을 형성하는 단계;
    상기 액티브층 상에서 서로 이격되는 위치에 소스 전극 및 드레인 전극을 형성하는 단계;
    상기 게이트 절연막, 상기 액티브층, 상기 소스 전극 및 상기 드레인 전극 상에 상기 드레인 전극의 일부를 노출시키는 패시베이션 막을 형성하는 단계; 및
    상기 노출된 드레인 전극과 전기적으로 연결되는 화소 전극을 형성하는 단계를 포함하고,
    상기 제1 게이트 전극, 상기 절연층 및 상기 제2 게이트 전극은 동일한 마스크를 사용하여 형성하는 디스플레이 패널의 제조 방법.
  10. 삭제
  11. 제 9 항에 있어서,
    상기 제1 게이트 전극을 형성하는 단계는,
    상기 기판 상에 와이어 그리드 편광판을 형성하는 단계; 및
    상기 와이어 그리드 편광판 상에 상기 제1 게이트 전극을 형성하는 단계를 포함하는 디스플레이 패널의 제조 방법.
  12. 제 11 항에 있어서,
    상기 와이어 그리드 편광판을 형성하는 단계는,
    상기 기판 상에 전도성 와이어 패턴을 형성하는 단계; 및
    상기 전도성 와이어 패턴 상에 보호막을 형성하는 단계를 포함하는 디스플레이 패널의 제조 방법.
  13. 기판 상에 제1 게이트 전극을 형성하는 단계;
    상기 기판 및 상기 제1 게이트 전극 상에 절연층을 형성하는 단계;
    상기 절연층 상에서 상기 제1 게이트 전극과 중첩되는 영역에 제2 게이트 전극을 형성하는 단계;
    상기 절연층 및 제2 게이트 전극 상에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에서 상기 제2 게이트 전극과 적어도 일부 중첩되는 영역에 액티브층을 형성하는 단계;
    상기 액티브층 상에서 서로 이격되는 위치에 소스 전극 및 드레인 전극을 형성하는 단계;
    상기 게이트 절연막, 상기 액티브층, 상기 소스 전극 및 상기 드레인 전극 상에 상기 드레인 전극의 일부를 노출시키는 패시베이션 막을 형성하는 단계; 및
    상기 노출된 드레인 전극과 전기적으로 연결되는 화소 전극을 형성하는 단계를 포함하고,
    상기 제1 게이트 전극 및 상기 제2 게이트 전극은 동일한 마스크를 사용하여 형성하는 디스플레이 패널의 제조 방법.
  14. 삭제
  15. 제 13 항에 있어서,
    상기 제1 게이트 전극을 형성하는 단계는,
    상기 기판 상에 와이어 그리드 편광판을 형성하는 단계; 및
    상기 와이어 그리드 편광판 상에 상기 제1 게이트 전극을 형성하는 단계를 포함하는 디스플레이 패널의 제조 방법.
  16. 제 15 항에 있어서,
    상기 와이어 그리드 편광판을 형성하는 단계는,
    상기 기판 상에 전도성 와이어 패턴을 형성하는 단계; 및
    상기 전도성 와이어 패턴 상에 보호막을 형성하는 단계를 포함하는 디스플레이 패널의 제조 방법.
KR1020140184549A 2014-12-19 2014-12-19 디스플레이 패널 및 이의 제조 방법 Active KR102267126B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020140184549A KR102267126B1 (ko) 2014-12-19 2014-12-19 디스플레이 패널 및 이의 제조 방법
US14/813,556 US10319745B2 (en) 2014-12-19 2015-07-30 Display panel having improved brightness and method for fabricating the same
EP15179765.1A EP3035389B1 (en) 2014-12-19 2015-08-05 Display panel and method for fabricating the same
CN201510861984.7A CN105717718A (zh) 2014-12-19 2015-12-01 具有提高的亮度的显示面板以及用于制造其的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140184549A KR102267126B1 (ko) 2014-12-19 2014-12-19 디스플레이 패널 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20160075938A KR20160075938A (ko) 2016-06-30
KR102267126B1 true KR102267126B1 (ko) 2021-06-21

Family

ID=53776482

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140184549A Active KR102267126B1 (ko) 2014-12-19 2014-12-19 디스플레이 패널 및 이의 제조 방법

Country Status (4)

Country Link
US (1) US10319745B2 (ko)
EP (1) EP3035389B1 (ko)
KR (1) KR102267126B1 (ko)
CN (1) CN105717718A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108336144B (zh) * 2018-01-22 2021-03-05 惠州市华星光电技术有限公司 一种用于显示面板中的薄膜晶体管及显示面板
CN108417581B (zh) * 2018-03-01 2021-09-28 厦门天马微电子有限公司 阵列基板、显示面板和显示装置
CN109659371B (zh) * 2018-12-21 2020-11-24 武汉华星光电技术有限公司 薄膜晶体管、薄膜晶体管的制作方法和液晶显示屏
CN112909022B (zh) * 2021-01-28 2022-09-09 Tcl华星光电技术有限公司 阵列基板、其制造方法和显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011227191A (ja) * 2010-04-16 2011-11-10 Hitachi Displays Ltd 液晶表示装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100241721B1 (ko) 1996-08-26 2000-02-01 구본준 액정표시소자 및 그 제조방법
US6243199B1 (en) 1999-09-07 2001-06-05 Moxtek Broad band wire grid polarizing beam splitter for use in the visible wavelength region
KR20030027302A (ko) 2001-09-28 2003-04-07 삼성전자주식회사 저유전율 절연막을 사용하는 박막 트랜지스터 기판 및 그제조 방법
US7123314B2 (en) 2003-07-11 2006-10-17 Nec Corporation Thin-film transistor with set trap level densities, and method of manufactures
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
EP2023169A4 (en) 2006-04-07 2011-03-16 Asahi Glass Co Ltd WIRE GRILLE POLISHER AND METHOD FOR THE PRODUCTION THEREOF
KR101282323B1 (ko) * 2006-10-26 2013-07-04 삼성디스플레이 주식회사 액정 표시 장치
KR100817746B1 (ko) * 2006-12-07 2008-03-31 한국전자통신연구원 다층 구조의 박막 트랜지스터 제조방법 및 상기 박막트랜지스터를 포함하는 능동 구동 표시 소자
KR101414043B1 (ko) * 2007-12-04 2014-07-21 삼성디스플레이 주식회사 박막 트랜지스터 기판
JP5511157B2 (ja) * 2008-07-03 2014-06-04 キヤノン株式会社 発光表示装置
CN101957530B (zh) * 2009-07-17 2013-07-24 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
EP2564247A2 (en) 2010-04-27 2013-03-06 The Regents Of The University Of Michigan Display device having plasmonic color filters and photovoltaic capabilities
US20120057106A1 (en) 2010-09-07 2012-03-08 Electronics And Telecommunications Research Institute Polarizer and liquid crystal display
KR101950824B1 (ko) * 2011-11-25 2019-02-22 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20130116978A (ko) 2012-04-17 2013-10-25 삼성디스플레이 주식회사 포토레지스트 조성물, 이를 이용한 편광자 제조방법 및 표시 기판의 제조방법
KR101339001B1 (ko) * 2012-07-04 2013-12-09 엘지디스플레이 주식회사 액정표시장치용 어레이기판 및 제조방법
KR101977061B1 (ko) * 2012-07-10 2019-05-13 삼성디스플레이 주식회사 편광 소자, 이를 포함하는 표시 패널 및 이의 제조 방법
KR20140030382A (ko) 2012-08-27 2014-03-12 삼성디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
KR20140118027A (ko) 2013-03-28 2014-10-08 삼성디스플레이 주식회사 액정표시장치
KR20150005053A (ko) * 2013-07-04 2015-01-14 삼성디스플레이 주식회사 어레이 기판 및 이를 포함하는 액정표시패널
CN103531640A (zh) 2013-11-01 2014-01-22 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法和显示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011227191A (ja) * 2010-04-16 2011-11-10 Hitachi Displays Ltd 液晶表示装置

Also Published As

Publication number Publication date
US10319745B2 (en) 2019-06-11
EP3035389B1 (en) 2018-07-04
US20160181281A1 (en) 2016-06-23
EP3035389A2 (en) 2016-06-22
EP3035389A3 (en) 2016-09-07
CN105717718A (zh) 2016-06-29
KR20160075938A (ko) 2016-06-30

Similar Documents

Publication Publication Date Title
US10095075B2 (en) Display panel, display apparatus having the same and method of manufacturing the same
US10790343B2 (en) Display device
US9842934B2 (en) Array substrate and method of fabricating the same
KR102180037B1 (ko) 가요성 표시 장치 및 그 제조 방법
US9240485B2 (en) Thin film transistor and method for manufacturing the same, array substrate and display device
KR102366701B1 (ko) 플렉서블 박막 트랜지스터 기판 및 플렉서블 유기 발광 표시 장치
US10288925B2 (en) Liquid crystal display device and manufacturing method thereof
US20140132903A1 (en) Fringe field switching liquid crystal display device and method of fabricating the same
US9519182B2 (en) Display panel and method of manufacturing the same
US9293522B2 (en) Method of manufacturing capacitor and display apparatus including the same
US9379147B2 (en) Thin-film transistor array substrate and manufacturing method thereof
US11996413B2 (en) Thin film transistor and method of manufacturing the same, display substrate, and display device
KR20160039080A (ko) 유기 발광 표시 장치
KR102267126B1 (ko) 디스플레이 패널 및 이의 제조 방법
US9673332B2 (en) Circuit substrate manufacturing method
KR102373687B1 (ko) 표시장치 및 이의 제조방법
KR20200074591A (ko) 고 해상도 마이크로 led 표시 장치 및 그 제조 방법
KR20160128518A (ko) 표시장치 및 그 제조방법
KR20160125598A (ko) 박막트랜지스터 어레이 기판 및 그의 제조방법, 박막트랜지스터 어레이 기판을 구비한 표시장치
US20160195760A1 (en) Liquid crystal display apparatus
KR102340409B1 (ko) 표시 장치
US20070031642A1 (en) Adhesive tape for a flexible display device and method of manufacturing a flexible display device using the same
KR101960533B1 (ko) 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR20160044168A (ko) 표시 기판 및 이의 제조 방법
KR101648702B1 (ko) 박막 트랜지스터 기판과 그 제조방법 및 액정표시장치와 그 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20141219

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20191204

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20141219

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20201224

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20210322

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20210615

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20210615

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20240523

Start annual number: 4

End annual number: 4