KR101675561B1

KR101675561B1 - 전원 장치

Info

Publication number: KR101675561B1
Application number: KR1020100042085A
Authority: KR
Inventors: 김호정; 신재광; 오재준; 김종섭; 최혁순; 황인준; 홍기하
Original assignee: 삼성전자주식회사
Priority date: 2010-05-04
Filing date: 2010-05-04
Publication date: 2016-11-15
Anticipated expiration: 2030-05-04
Also published as: US8803565B2; CN102280992A; CN102280992B; US20110273221A1; KR20110122527A

Abstract

본 발명은 전원 장치에 관한 것으로, 전원 장치는 제어 단자 및 출력 단자를 가지는 스위칭 소자; 및 제어 단자와 상기 출력 단자 사이의 전압이 임계 전압 이하가 되도록 제어 단자에 구동 전압을 제공하고, 구동 전압이 목표 레벨에 도달하는 데에 걸리는 상승 시간은 스위칭 소자의 전류-전압 특성에 따라 결정된 구동부를 포함하고, 제어 단자와 출력 단자 사이의 전압이 임계 전압보다 크면 제어 단자와 출력 단자 사이에 누설 전류가 발생한다.

Description

전원 장치{Power device}

본 발명은 전원 장치에 관한 것으로서, 더욱 상세하게는 고전압을 이용하는 전원 장치에 관한 것이다.

전원 장치는 외부로부터 입력되는 입력 전원을 사용자가 원하는 레벨의 전압 또는 전류를 갖는 출력 전원으로 변환하여 해당 장치에 공급하는 장치로서, 휴대용 단말기, 노트북 등과 같은 가전 제품 등에 광범위하게 사용되고 있다. 한편, 최근에는 친환경적인 차량으로서, 전기 자동차, 하이브리드 자동자 및 연료 전지 자동차 등이 개발되어 실용화되고 있는데, 이들 차량에도 모터를 구동하기 위한 전원 장치가 탑재되어 있다.

본 발명이 해결하고자 하는 과제는 고전압을 이용하는 전원 장치에 포함된 스위칭 소자에서 발생할 수 있는 누설 전류를 감소시킬 수 있는 전원 장치를 제공하는 데 있다.

또한, 본 발명이 해결하고자 하는 다른 과제는 트랜지스터에서 게이트와 소스 사이에 발생할 수 있는 누설 전류를 감소시킬 수 있는 게이트 구동 회로를 제공하는 데 있다.

상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 전원 장치는, 제어 단자 및 출력 단자를 가지는 스위칭 소자; 및 상기 제어 단자와 상기 출력 단자 사이의 전압이 임계 전압 이하가 되도록 상기 제어 단자에 구동 전압을 제공하고, 상기 구동 전압이 목표 레벨에 도달하는 데에 걸리는 상승 시간은 상기 스위칭 소자의 전류-전압 특성에 따라 결정된 구동부를 포함하고, 상기 제어 단자와 상기 출력 단자 사이의 전압이 상기 임계 전압보다 크면 상기 제어 단자와 상기 출력 단자 사이에 누설 전류가 발생한다.

일부 실시예에서, 상기 구동 전압의 상기 상승 시간은, 상기 스위칭 소자의 전류-전압 특성에 따라 증가되도록 결정될 수 있다.

일부 실시예에서, 상기 구동부는, 상기 구동 전압의 제공을 제어하는 제어 신호를 지연 시간 동안 지연시키고, 상기 지연 시간 후에 상기 제어 단자에 상기 구동 전압을 제공할 수 있다. 상기 구동부는, 상기 제어 신호를 상기 지연 시간 동안 지연시킴으로써 지연 제어 신호를 출력하는 지연부; 상기 지연 제어 신호가 활성화된 경우 전원 전압을 상기 제어 단자에 연결시키는 풀업부; 및 상기 제어 신호가 활성화되지 않은 경우 접지 전압을 상기 제어 단자에 연결시키는 풀다운부를 포함할 수 있다.

일부 실시예에서, 상기 지연부는, 직렬로 연결된 복수의 지연 셀들로서, 상기 복수의 지연 셀들의 각각은 입력 신호를 단위 지연 시간만큼 지연시키는 상기 복수의 지연 셀들을 포함할 수 있다. 상기 복수의 지연 셀들의 각각은, 지연 소자 및 상기 지연 소자를 활성화시키는 퓨즈(fuse)를 포함하고, 상기 퓨즈는 상기 스위칭 소자의 전류-전압 특성에 따라 결정된 상기 상승 시간을 기초로 절단될 수 있다. 상기 복수의 지연 셀들의 각각은, 저항, 적어도 하나의 커패시터, 상기 저항과 병렬로 연결된 제1 퓨즈 및 상기 적어도 하나의 커패시터와 직렬로 연결된 적어도 하나의 제2 퓨즈를 포함하고, 상기 제1 퓨즈가 절단되고 상기 제2 퓨즈가 절단되지 않은 경우에 활성화될 수 있다.

일부 실시예에서, 상기 지연부는, 직렬로 연결된 복수의 지연 셀들로서, 상기 복수의 지연 셀들의 각각은 입력된 신호를 단위 지연 시간만큼 지연시키는 상기 복수의 지연 셀들; 및 상기 스위칭 소자의 전류-전압 특성에 따라 결정된 상기 상승 시간을 기초로 하여 상기 복수의 지연 셀들 중 일부를 선택하는 선택 신호를 제공하는 지연 셀 선택부를 포함할 수 있다. 상기 지연 셀 선택부는, 상기 복수의 지연 셀들의 각각에 연결된 복수의 E-퓨즈(E-fuse)들을 포함하고, 상기 복수의 E-퓨즈들은 상기 스위칭 소자의 전류-전압 특성에 따라 결정된 상기 상승 시간을 기초로 절단될 수 있다. 상기 복수의 지연 셀들의 각각은, 저항, 적어도 하나의 커패시터, 상기 저항과 병렬로 연결된 저항 스위치 및 상기 적어도 하나의 커패시터와 직렬로 연결된 적어도 하나의 커패시터 스위치를 포함하고, 상기 저항 스위치 및 상기 적어도 하나의 커패시터 스위치는 상기 지연 셀 선택부에서 제공되는 선택 신호에 따라 온/오프될 수 있다.

일부 실시예에서, 상기 구동부는, 상기 스위칭 소자의 전류-전압 특성에 따라 각 스텝의 너비 및 높이 중 적어도 하나가 변화하는 멀티 스텝 파형을 갖는 상기 구동 전압을 상기 제어 단자에 제공할 수 있다. 상기 구동부는, 순차적으로 온/오프되는 복수의 펄스들을 포함하는 구동 신호를 생성하고, 상기 복수의 펄스들 각각의 펄스 폭은 상기 스위칭 소자의 전류-전압 특성에 따라 결정되는 구동 신호 생성부; 서로 다른 레벨의 전압들을 각각 생성하는 복수의 전압 생성부들; 및 상기 구동 신호에 따라 상기 복수의 전압 생성부들 중 하나에서 생성되는 전압을 상기 구동 전압으로써 상기 제어 단자에 제공하는 구동 전압 제공부를 포함할 수 있다. 상기 복수의 펄스들은 상기 멀티 스텝 파형을 갖는 상기 구동 전압에서 다음 스텝에 해당하는 전압이 인가되는 시점을 결정할 수 있다.

일부 실시예에서, 상기 구동 신호 생성부는, 소정 주기를 가지는 클럭 신호를 생성하는 오실레이터; 상기 스위칭 소자의 전류-전압 특성을 기초로 하여 상기 클럭 신호의 펄스 폭을 조절하는 펄스 폭 조절부; 및 펄스 인에이블(enable) 신호가 활성화되면, 상기 조절된 펄스 폭을 가지는 상기 복수의 펄스들을 순차적으로 생성하는 펄스 생성부를 포함할 수 있다. 상기 펄스 폭 조절부는, 상기 구동 전압의 상기 상승 시간에 비례하게 상기 클럭 신호의 펄스 폭을 조절할 수 있다.

일부 실시예에서, 상기 구동 전압 제공부는, 상기 복수의 전압 생성부들에 각각 연결되는 복수의 스위치들을 포함하고, 상기 복수의 스위치들은 상기 피드백 신호의 논리 레벨에 따라 각각 온/오프될 수 있다.

일부 실시예에서, 상기 스위칭 소자는 게이트, 소스 및 드레인을 갖는 트랜지스터를 포함하고, 상기 제어 단자는 상기 게이트에 대응되며, 상기 출력 단자는 상기 소스에 대응될 수 있다.

또한, 상기 과제를 해결하기 위한 본 발명의 다른 실시예에 따른 게이트 구동 회로는 트랜지스터의 게이트에 구동 전압을 제공하는 게이트 구동 회로로서, 상기 구동 전압의 제공을 제어하는 제어 신호를 지연 시간 동안 지연시킴으로써 지연 제어 신호를 생성하고, 상기 지연 시간은 상기 구동 전압이 목표 레벨에 도달하는 데에 걸리는 상승 시간에 따라 조절되는 지연부; 상기 지연 제어 신호가 활성화된 경우 전원 전압을 상기 게이트에 연결시키는 풀업부; 및 상기 제어 신호가 활성화되지 않은 경우 접지 전압을 상기 게이트에 연결시키는 풀다운부를 포함하고, 상기 구동 전압의 상기 상승 시간은 상기 게이트와 소스 사이의 전압이 임계 전압 이하가 되도록 상기 트랜지스터의 전류-전압 특성을 기초로 하여 결정되고, 상기 게이트와 상기 소스 사이의 전압이 상기 임계 전압보다 크면 상기 게이트와 상기 소스 사이에 누설 전류가 발생한다.

일부 실시예에서, 상기 지연부는 직렬로 연결된 복수의 지연 셀들을 포함하고, 상기 복수의 지연 셀들의 각각은, 지연 소자 및 상기 지연 소자를 활성화시키는 퓨즈를 포함하고, 상기 퓨즈는 상기 스위칭 소자의 전류-전압 특성에 따라 결정된 상기 상승 시간을 기초로 절단될 수 있다.

일부 실시예에서, 상기 지연부는, 직렬로 연결된 복수의 지연 셀들; 및 상기 스위칭 소자의 전류-전압 특성에 따라 결정된 상기 상승 시간을 기초로 하여 상기 복수의 지연 셀들 중 일부를 선택하는 선택 신호를 제공하는 지연 셀 선택부를 포함하고, 상기 지연 셀 선택부는, 상기 복수의 지연 셀들의 각각에 연결된 복수의 E-퓨즈들을 포함하고, 상기 복수의 E-퓨즈들은 상기 스위칭 소자의 전류-전압 특성에 따라 결정된 상기 상승 시간을 기초로 절단될 수 있다.

또한, 상기 과제를 해결하기 위한 본 발명의 다른 실시예에 따른 게이트 구동 회로는 트랜지스터의 게이트에 구동 전압을 제공하는 게이트 구동 회로로서, 순차적으로 온/오프되는 복수의 펄스들을 포함하는 구동 신호를 생성하고, 상기 복수의 펄스들 각각의 펄스 폭은 상기 트랜지스터의 전류-전압 특성에 따라 결정되는 구동 신호 생성부; 서로 다른 레벨의 전압들을 각각 생성하는 복수의 전압 생성부들; 및 상기 구동 신호에 따라 상기 복수의 전압 생성부들 중 하나에서 생성되는 전압을 상기 구동 전압으로써 상기 게이트에 제공하는 구동 전압 제공부를 포함하고, 상기 구동 전압이 목표 레벨에 도달하는 데에 걸리는 상승 시간은 상기 게이트와 소스 사이의 전압이 임계 전압 이하가 되도록 상기 트랜지스터의 전류-전압 특성을 기초로 하여 결정되고, 상기 게이트와 상기 소스 사이의 전압이 상기 임계 전압보다 크면 상기 게이트와 상기 소스 사이에 누설 전류가 발생한다.

일부 실시예에서, 상기 구동 신호 생성부는, 소정 주기를 가지는 클럭 신호를 생성하는 오실레이터; 상기 스위칭 소자의 전류-전압 특성을 기초로 하여 상기 클럭 신호의 펄스 폭을 조절하는 펄스 폭 조절부; 및 펄스 인에이블 신호가 활성화되면, 상기 조절된 펄스 폭을 가지는 상기 복수의 펄스들을 순차적으로 생성하는 펄스 생성부를 포함할 수 있다.

본 발명에 따르면, 스위칭 소자의 전류-전압 특성을 기초로 하여, 제어 단자와 출력 단자 사이의 전압이 임계 전압 이하가 되도록 구동 전압이 목표 레벨에 도달하는 데에 걸리는 상승 시간을 제어함으로써, 제어 단자와 출력 단자 사이에 누설 전류가 발생하지 않을 수 있다. 이로써, 전원 장치에서 누설 전류로 인해 발생할 수 있는 노이즈를 제거할 수 있고, 누설 전류로 인해 발생할 수 있는 오동작을 방지할 수 있으며, 파워 소모를 줄일 수 있다.

구체적으로, 스위칭 소자의 전류-전압 특성을 기초로 하여 제어 신호를 지연 시간 동안 지연시키고 지연 시간 후에 제어 신호에 따라 제어 단자에 구동 전압을 제공할 수 있고, 이에 따라, 제어 단자의 전압의 상승 시간이 증가할 수 있으므로, 스위칭 소자에서 누설 전류의 발생을 방지할 수 있다.

또한, 스위칭 소자의 전류-전압 특성을 기초로 하여 각 펄스의 펄스 폭이 조절되는 복수의 펄스들을 생성하고, 생성된 복수의 펄스들을 기초로 하여 각 스텝의 너비 및 높이 중 적어도 하나가 변화하는 멀티 스텝 파형을 가지는 구동 전압을 제공할 수 있고, 이에 따라, 제어 단자의 전압의 상승 시간은 증가할 수 있으므로, 스위칭 소자에서 누설 전류의 발생을 방지할 수 있다.

도 1은 본 발명의 일 실시예에 따른 전원 장치를 개략적으로 나타내는 블록도이다.
도 2는 도 1의 전원 장치에서 구동부가 정상 동작하지 않는 경우에 스위칭 소자의 게이트 전압 및 소스 전압을 나타내는 그래프이다.
도 3은 도 1의 전원 장치에서 구동부가 정상 동작하는 경우에 스위칭 소자의 게이트 전압 및 소스 전압을 나타내는 그래프이다.
도 4는 본 발명의 일 실시예에 따른 도 1의 구동부를 개략적으로 나타내는 블록도이다.
도 5는 도 4의 구동부의 일 실시예를 개략적으로 나타내는 회로도이다.
도 6은 도 5의 지연부를 상세하게 나타내는 회로도이다.
도 7은 도 4의 구동부의 다른 실시예를 개략적으로 나타내는 회로도이다.
도 8은 도 7의 지연부를 상세하게 나타내는 회로도이다.
도 9는 본 발명의 다른 실시예에 따른 도 1의 구동부를 개략적으로 나타내는 블록도이다.
도 10은 도 9의 구동부의 일 실시예를 개략적으로 나타내는 블록도이다.
도 11은 도 9의 구동부의 다른 실시예를 개략적으로 나타내는 블록도이다.
도 12는 도 9의 구동 신호 생성부의 일 실시예를 나타내는 회로도이다.
도 13은 도 9에서 구동 신호 및 게이트 전압의 일 예를 나타내는 타이밍도이다.
도 14는 도 9에서 구동 신호 및 게이트 전압의 다른 예를 나타내는 타이밍도이다.
도 15는 도 9의 전압 생성부의 일 실시예를 나타내는 회로도이다.
도 16은 도 9의 전압 생성부의 다른 실시예를 나타내는 회로도이다.

이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명함으로써 본 발명을 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 구성 요소들은 설명의 편의를 위하여 그 크기가 과장될 수 있다.

도 1은 본 발명의 일 실시예에 따른 전원 장치를 개략적으로 나타내는 블록도이다.

도 1을 참조하면, 전원 장치(1)는 스위칭 소자(10), 구동부(20), 전원부(30), 커패시터(40) 및 부하(50)를 포함할 수 있다. 본 실시예에서, 전원 장치(1)는 스위칭 소자(10)의 온/오프 동작에 의해 전원부(30)에서 공급되는 전원 전압(Vin)을 부하(50)에 제공하는 파워 회로(power circuit)일 수 있고, 이러한 전원 장치(1)는 전기 자동차 또는 일반 전자 기기에 이용될 수 있다. 도 1에는 도시되지 않았으나, 전원 장치(1)는 적어도 하나의 다이오드, 적어도 하나의 저항, 적어도 하나의 인덕터 또는 적어도 하나의 커패시터를 더 포함할 수 있고, 이로써 부하(50)에 승압 전압 또는 강압 전압을 제공할 수 있다.

전원부(30)는 예를 들어, 10 V 내지 1000 V 이상의 고 전압 레벨을 갖는 전원 전압(Vin)을 제공할 수 있다. 여기서, 전원부(30)는 직렬로 연결된 복수의 전원들을 포함할 수 있는데, 예를 들어, 복수의 태양 전지들(solar cells, photovoltaic cells) 또는 배터리와 같은 이차전지를 포함할 수 있다.

스위칭 소자(10)는 구동부(20)에 의해 온(on)/오프(off)되어, 전원부(30)에서 제공되는 전원 전압(Vin)을 부하(50)에 전달할 수 있는데, 이때, 스위칭 소자(10)는 커패시터(40)에 의해 부하(50)에 평활화된 전압을 전달할 수 있다. 구체적으로, 스위칭 소자(10)는 제어 단자, 입력 단자 및 출력 단자를 가질 수 있는데, 이때, 제어 단자는 구동부(20)에 연결되고, 입력 단자는 전원부(30)에 연결되며, 출력 단자는 부하(50)에 연결될 수 있다.

본 실시예에서, 스위칭 소자(10)는 게이트, 드레인 및 소스를 가지고 고전압을 견딜 수 있는 고전압 트랜지스터로 구현될 수 있는데, 이때, 게이트는 제어 단자에 해당하고, 드레인은 입력 단자에 해당하며, 소스는 출력 단자에 해당한다. 예를 들어, 스위칭 소자(10)는 GaN 또는 SiC 등으로 구현되는 HEMT(high electron mobility transistor) 또는 HFET(heterojunction field effect transistor)일 수 있다. 이하에서는, 스위칭 소자(10)가 고전압 트랜지스터인 경우를 예로 하여 설명하기로 한다.

도 2는 도 1의 전원 장치에서 구동부가 정상 동작하지 않는 경우에 스위칭 소자의 게이트 전압 및 소스 전압을 나타내는 그래프이다.

도 2를 참조하면, 스위칭 소자(10)에서 게이트 전압(Vg)이 상승함에 따라 소스 전압(Vs)도 상승하게 된다. 그러므로, 게이트 전압(Vg)의 상승 속도는 소스 전압(Vs)의 상승 속도보다 빠르고, 이에 따라, 게이트 전압(Vg)의 기울기는 소스 전압(Vs)의 기울기보다 크다. 게이트 전압(Vg)이 목표 레벨(V_T)에 도달하게 되면 소스 전압(Vs)도 일정한 전압 레벨에 도달하게 되는데, 이때 소스 전압(Vs)은 게이트 전압(Vg)보다 문턱 전압만큼 낮은 전압 레벨을 가질 수 있다. 그러나, 다른 실시예에서, 스위칭 소자(10)의 소스 전압(Vs)은 게이트 전압(Vg)과 동일한 레벨에 도달할 수도 있다.

스위칭 소자(10)에서 게이트 전압(Vg)과 소스 전압(Vs)의 차이인 △V, 즉, 게이트와 소스 간의 전압(Vgs)이 임계 전압(V_GL)보다 크면 게이트와 소스 사이에 누설 전류가 흐를 수 있다. 이때, 임계 전압(V_GL)은 게이트와 소스 사이에 누설 전류가 발생할 수 있는 최소 전압 레벨이다. 스위칭 소자(10)에서 누설 전류가 발생할 경우, 전원 장치(1)에서 노이즈(noise)가 증가하고, 전원 장치(1)가 오작동할 확률이 증가하며, 전반적으로 파워 소모가 증가할 수 있다. 특히, 스위칭 소자(10)에 인가되는 전압이 고전압인 경우에는 게이트와 소스 사이에 흐르는 누설 전류의 값이 크기 때문에 더욱 문제가 된다.

도 3은 도 1의 전원 장치에서 구동부가 정상 동작하는 경우에 스위칭 소자의 게이트 전압 및 소스 전압을 나타내는 그래프이다.

도 1 및 도 3을 참조하면, 구동부(20)는 스위칭 소자(10)의 게이트에 구동 전압을 공급하여 스위칭 소자(10)의 온/오프를 제어할 수 있는다. 구체적으로, 구동부(20)는 스위칭 소자(10)의 게이트와 소스 간의 전압(Vgs)이 임계 전압(V_GL) 이하가 되도록 게이트에 구동 전압을 공급할 수 있는데, 이때, 구동 전압이 목표 레벨(V_T)에 도달하는데 걸리는 상승 시간은 스위칭 소자(10)의 전류-전압 특성을 기초로 하여 결정될 수 있다. 더욱 상세하게는, 구동 전압의 상승 시간은, 스위칭 소자(10)의 전류-전압 특성을 기초로 하여 구동 전압이 목표 레벨(V_T)에 도달하는데 걸리는 상승 시간이 증가하도록 결정될 수 있다.

게이트 전압(Vg)이 목표 레벨(V_T)에 도달하는데 걸리는 상승 시간이 증가함에 따라 게이트 전압(Vg)의 기울기가 감소하게 되고, 이에 따라 게이트 전압(Vg)의 기울기와 소스 전압(Vs)의 기울기 사이의 차이가 줄어들게 된다. 따라서, 게이트 전압(Vg)과 소스 전압(Vs)의 차이인 △V는 임계 전압(V_GL) 이하가 될 수 있으므로 스위칭 소자(10)에서 게이트와 소스 사이에는 누설 전류가 발생하지 않을 수 있다.

스위칭 소자(10)의 전류-전압 특성은 시간에 따른 게이트 전압의 변화, 시간에 따른 소스 전압의 변화, 게이트와 소스 사이의 전압에 따른 게이트와 소스 사이의 누설 전류의 변화, 게이트와 소스 사이의 전압에 따른 드레인과 소스 사이의 전류의 변화, 드레인과 소스 사이의 전압에 따른 드레인과 소스 사이의 전류의 변화, 스위칭 소자(10)가 턴온 된 경우의 저항 등을 포함할 수 있다. 본 실시예에서, 구동 전압의 상승 시간은 시간에 따른 게이트 전압(Vg)의 변화를 기초로 하여 결정될 수 있다. 구체적으로, 시간에 따라 게이트 전압(Vg)이 상대적으로 빠르게 상승하는 스위칭 소자에 대해서는 구동 전압의 상승 시간을 상대적으로 많이 증가시키고, 시간에 따라 게이트 전압(Vg)이 상대적으로 느리게 상승하는 스위칭 소자에 대해서는 구동 전압의 상승 시간을 상대적으로 적게 증가시킬 수 있다.

이와 같이, 전원 장치(1)에 이용되는 스위칭 소자(10)의 전류-전압 특성을 분석하고, 분석 결과에 따라 구동부(20)에서 제공되는 구동 전압을 미리 결정함으로써, 전원 장치(1)의 동작 시에 스위칭 소자(10)에서 게이트와 소스 사이에 누설 전류의 발생을 방지할 수 있다. 이하에서는, 스위칭 소자(10)의 전류-전압 특성을 기초로 결정된 구동 전압을 제공하기 위한 구동부(20)의 구성에 대하여 상술하기로 한다.

도 4는 본 발명의 일 실시예에 따른 도 1의 구동부를 개략적으로 나타내는 블록도이다.

도 4를 참조하면, 구동부(20a)는 지연부(21), 풀업부(22) 및 풀다운부(23)를 포함할 수 있다. 이하에서는, 구동부(20a)의 구체적인 동작에 대하여 상술하기로 한다.

지연부(21)는 외부에서 입력되는 제어 신호(CON)를 지연 시간만큼 지연시킴으로써 지연 제어 신호를 출력할 수 있다. 여기서, 지연 시간은 스위칭 소자(10)의 전류-전압 특성을 기초로 결정된 구동 전압의 상승 시간에 따라 변경될 수 있다. 일 실시예에서, 제어 신호(CON)는 스위칭 소자(10)를 온(on) 시키고자 하는 구간에서 활성화되는 펄스 신호일 수 있다. 다른 실시예에서, 제어 신호(CON)는 소정 주기를 가진 클럭 신호일 수도 있다.

풀업부(22)는 지연부(21)에서 출력된 지연 제어 신호에 따라 스위칭 소자(10)의 게이트에 전원 전압을 연결시킬 수 있다. 구체적으로, 풀업부(22)는 지연 제어 신호가 활성화된 경우 스위칭 소자(10)의 게이트에 전원 전압을 연결시킴으로써, 게이트 전압을 상승시킬 수 있다.

풀다운부(23)는 제어 신호(CON)에 따라 접지 전압을 스위칭 소자(10)의 게이트에 연결시킬 수 있다. 구체적으로, 풀다운부(23)는 제어 신호가 활성화되지 않은 경우 스위칭 소자(10)의 게이트에 접지 전압을 연결시킴으로써, 스위칭 소자(10)을 오프시킬 수 있다.

이와 같이, 구동부(20a)는 스위칭 소자(10)의 전류-전압 특성을 기초로 결정된 구동 전압의 상승 시간에 따라 제어 신호(CON)를 지연 시간 동안 지연시킴으로써, 스위칭 소자(10)의 게이트에 전원 전압을 지연 시간 이후에 제공할 수 있다. 따라서, 제어 신호에 대한 변경이 없더라도 게이트 전압(Vg)은 천천히 증가하게 되어, 게이트 전압(Vg)의 상승 시간은 증가할 수 있다.

도 5는 도 4의 구동부의 일 실시예를 개략적으로 나타내는 회로도이다.

도 5를 참조하면, 구동부는 지연부(21a), 풀업부(22), 풀다운부(23) 및 제1 내지 제3 인버터들(INV1 내지 INV3)을 포함할 수 있다. 본 실시예에서, 구동부는 세 개의 인버터들(INV1 내지 IN3)을 포함하고 있으나, 인버터들의 개수는 이에 한정되지 않고, 다른 실시예에서, 구동부에 포함된 인버터들의 개수는 변경될 수 있다. 예를 들어, 지연부(21a)의 앞 단에는 3개의 인버터들이 연결되고, 풀다운부(23)의 앞 단에는 5개의 인버터들이 연결될 수도 있다.

제1 인버터(INV1)는 제어 신호(CON)를 반전하여 반전 제어 신호(CON')를 출력하고, 제2 인버터(INV2)는 제어 신호(CON)를 반전하여 반전 제어 신호(CON')를 출력하며, 제3 인버터(INV3)는 반전 제어 신호(CON')를 반전하여 제어 신호(CON)를 출력할 수 있다. 본 실시예에서, 제어 신호(CON)는 스위칭 소자(10)를 온시키고자 하는 구간에서 논리 '0'이고, 스위칭 소자(10)를 오프시키고자 하는 구간에서 논리 '1'인 펄스 신호일 수 있다. 그러나, 본 발명은 이에 한정되지 않고, 다른 실시예에서, 제어 신호(CON)는 스위칭 소자(10)를 온시키고자 하는 구간에서 논리 '1'이고, 스위칭 소자(10)를 오프시키고자 하는 구간에서 논리 '0'인 펄스 신호일 수도 있다.

지연부(21a)는 제1 인버터(INV1)에서 출력된 반전 제어 신호(CON')를 지연 시간 동안 지연시킴으로써 지연된 반전 제어 신호(D-CON')를 출력할 수 있다. 구체적으로, 지연부(21a)는 직렬로 연결된 복수의 지연 셀들(DC1 내지 DC4)을 포함하고, 각 지연 셀(DC1 내지 DC4)은 입력 신호를 단위 지연 시간만큼 지연시킬 수 있다. 본 실시예에서, 지연부(21a)는 네 개의 지연 셀들(DC1 내지 DC4)을 포함하고 있으나, 지연 셀들의 개수는 이에 한정되지 않고, 다른 실시예에서, 지연부(21a)에 포함된 지연 셀들의 개수는 변경될 수 있다.

풀업부(22)는 지연된 반전 제어 신호(D-CON')에 따라 턴온/턴오프되는 풀업 트랜지스터(22)를 포함할 수 있고, 풀업 트랜지스터(22)는 엔모스 트랜지스터로 구현될 수 있다. 구체적으로, 풀업 트랜지스터(22)는 지연된 반전 제어 신호(D-CON')가 논리 '1'인 경우에 턴온되어 스위칭 소자(10)의 게이트에 전원 전압(V_PP)을 연결시키고, 지연된 반전 제어 신호(D-CON')가 논리 '0'인 경우에 턴오프되어 스위칭 소자(10)의 게이트에 전원 전압(V_PP)을 연결시키지 않는다. 다른 실시예에서, 풀업부(22)는 복수의 트랜지스터들을 포함할 수 있고, 피모스 트랜지스터로 구현될 수도 있다.

풀다운부(23)는 제3 인버터(INV3)에서 출력된 제어 신호(CON)에 따라 턴온/턴오프되는 풀다운 트랜지스터(23)를 포함할 수 있고, 풀다운 트랜지스터(23)는 엔모스 트랜지스터로 구현될 수 있다. 구체적으로, 풀다운 트랜지스터(23)는 제어 신호(CON)가 논리 '1'인 경우에 턴온되어 스위칭 소자(10)의 게이트에 접지 전압을 연결시키고, 제어 신호(CON)가 논리 '0'인 경우에 턴오프되어 스위칭 소자(10)의 게이트에 접지 전압을 연결시키지 않는다. 다른 실시예에서, 풀다운부(23)는 복수의 트랜지스터들을 포함할 수 있고, 피모스 트랜지스터로 구현될 수도 있다.

구동부가 지연부(21a)를 포함하지 않을 경우, 반전 제어 신호(CON')가 활성화되면 풀업부(22)는 즉시 스위칭 소자(10)의 게이트에 전원 전압(V_PP)을 연결시킬 수 있다. 따라서, 스위칭 소자(10)의 게이트 전압(Vg)은 빠르게 상승하게 되고, 이로써 게이트와 소스 사이에 누설 전류가 발생할 수 있다.

그러나, 본 실시예에 따르면, 반전 제어 신호(CON')가 활성화되면 지연부(21a)는 반전 제어 신호(CON')를 지연 시간 동안 지연시키기 때문에, 풀업부(22)는 지연 시간 후에 스위칭 소자(10)의 게이트에 전원 전압(V_PP)을 연결시킬 수 있다. 따라서, 스위칭 소자(10)의 게이트 전압(Vg)은 천천히 상승하게 되고, 이로써 게이트와 소스 사이에 누설 전류가 발생되는 것을 방지할 수 있다.

도 6은 도 5의 지연부를 상세하게 나타내는 회로도이다.

도 6을 참조하면, 지연부(21a)는 복수의 지연 셀들(DC1, DC2)을 포함할 수 있다. 도 6에서는 편의상 제1 및 제2 지연 셀들(DC1, DC2)만을 도시하였으나, 지연부(21a)에 포함된 지연 셀들의 개수는 이에 한정되지 않는다.

제1 지연 셀(DC1)은 제1 저항(R1), 제1 및 제2 커패시터들(C1, C2) 및 제1 내지 제3 퓨즈들(F1 내지 F3)을 포함하는데, 제1 퓨즈(F1)는 제1 저항(R1)과 병렬로 연결되고, 제2 퓨즈(F2)는 제1 커패시터(C1)와 직렬로 연결되고, 제3 퓨즈(F3)는 제2 커패시터(C2)와 직렬로 연결될 수 있다. 또한, 제2 지연 셀(DC2)은 제2 저항(R2), 제3 및 제4 커패시터들(C3, C4) 및 제4 내지 제6 퓨즈들(F4 내지 F6)을 포함하는데, 제4 퓨즈(F4)는 제2 저항(R2)과 병렬로 연결되고, 제5 퓨즈(F5)는 제3 커패시터(C3)와 직렬로 연결되고, 제4 퓨즈(F4)는 제4 커패시터(C4)와 직렬로 연결될 수 있다. 그러나, 본 발명은 이에 한정되지 않고, 다른 실시예에서, 각 지연 셀은 인버터, 버퍼 등과 같은 소자로 구현될 수도 있다.

본 실시예에서, 제1 내지 제6 퓨즈들(F1 내지 F6)은 레이저에 의해 절단되는 레이저 퓨즈들일 수 있다. 이때, 제1 내지 제6 퓨즈들(F1 내지 F6)들 중 일부는 스위칭 소자(10)의 전류-전압 특성을 기초로 하여 절단될 수 있고, 제1 내지 제6 퓨즈들(F1 내지 F6) 중 일부를 절단함으로써 복수의 지연 셀들(DC1, DC4) 중 일부가 활성화될 수 있다. 복수의 지연 셀들(DC1, DC4)의 각각은 입력 신호를 단위 지연 시간만큼 지연시키므로, 복수의 지연 셀들(DC1, DC4) 중 일부를 활성화시킴으로써 지연 시간을 조절할 수 있다.

구체적으로, 제1 퓨즈(F1)가 절단되고, 제2 및 제3 퓨즈들(F2, F3)이 절단되지 않으면 제1 지연 셀(DC1)은 활성화되며, 이로써, 제1 지연 셀(DC1)은 반전 제어 신호(CON')를 단위 지연 시간만큼 지연시킬 수 있다. 한편, 제1 퓨즈(F4)가 절단되지 않고, 제2 및 제3 퓨즈들(F2, F3)이 절단되면 제1 지연 셀(DC1)은 활성화되지 않으며, 이로써, 제1 지연 셀(DC1)은 반전 제어 신호(CON')를 지연시키지 않는다. 이와 같이, 각 지연 셀에 포함된 퓨즈들을 조절함으로써, 복수의 지연 셀들 중 일부를 활성화시킬 수 있다. 이로써, 지연부(21a)에서 지연 시간은 활성화된 지연 셀들의 개수에 비례하여 결정될 수 있다.

도 7은 도 4의 구동부의 다른 실시예를 개략적으로 나타내는 회로도이다.

도 7을 참조하면, 구동부는 지연부(21b), 풀업부(22), 풀다운부(23) 및 제1 내지 제3 인버터들(INV1 내지 INV3)을 포함할 수 있다. 본 실시예에 따른 구동부는 도 5에 도시된 구동부의 변형 실시예로서 중복된 설명은 생략하기로 하고, 이하에서는 본 실시예에 따른 구동부와 도 5에 도시된 구동부의 차이점을 위주로 설명하기로 한다.

지연부(21b)는 제1 인버터(INV1)에서 출력된 반전 제어 신호(CON')를 지연 시간 동안 지연시킴으로써 지연된 반전 제어 신호(D-CON')를 출력할 수 있다. 구체적으로, 지연부(21b)는 직렬로 연결된 복수의 지연 셀들(DC1 내지 DC4) 및 지연 셀 선택부(211)를 포함할 수 있다. 지연 셀 선택부(211)는 스위칭 소자(10)의 전류-전압 특성에 따라 결정된 상승 시간을 기초로 하여 복수의 지연 셀들(DC1 내지 DC4) 중 일부를 선택하는 선택 신호를 제공할 수 있다.

본 실시예에서, 지연 셀 선택부(211)는 복수의 E-퓨즈(E-Fuse)들을 포함하는 퓨즈 회로로 구현될 수 있고, 복수의 E-퓨즈들은 비휘발성 메모리 소자, 래치 등으로 구현될 수 있다. 다른 실시예에서, 지연 셀 선택부(211)는 모드 레지스터 세트(mode resistor set, MRS)로 구현될 수도 있다.

도 8은 도 7의 지연부를 상세하게 나타내는 회로도이다.

도 8을 참조하면, 지연부(21b)는 복수의 지연 셀들(DC1, DC2) 및 제1 및 제2 선택 신호 제공부들(211a, 211b)을 포함할 수 있다. 여기서, 제1 및 제2 선택 신호 제공부들(211a, 211b)는 도 7의 선택 신호 제공부(211)를 구성할 수 있다. 도 8에서는 편의상 제1 및 제2 지연 셀들(DC1, DC2)만을 도시하였으나, 지연부(21b)에 포함된 지연 셀들의 개수는 이에 한정되지 않는다.

제1 지연 셀(DC1)은 제1 저항(R1), 제1 및 제2 커패시터들(C1, C2), 제1 저항 스위치(MN1), 제1 및 제2 커패시터 스위치들(MN2, MN3)을 포함하는데, 제1 저항 스위치(MN1)는 제1 저항(R1)과 병렬로 연결되고, 제1 커패시터 스위치(MN2)는 제1 커패시터(C1)와 직렬로 연결되며, 제2 커패시터 스위치(MN3)는 제2 커패시터(C2)와 직렬로 연결될 수 있다. 제2 지연 셀(DC2)은 제2 저항(R2), 제3 및 제4 커패시터들(C3, C4), 제2 저항 스위치(MN4), 제3 및 제4 커패시터 스위치들(MN5, MN6)을 포함하는데, 제2 저항 스위치(MN4)는 제2 저항(R2)과 병렬로 연결되고, 제3 커패시터 스위치(MN5)는 제3 커패시터(C3)와 직렬로 연결되며, 제4 커패시터 스위치(MN6)는 제4 커패시터(C4)와 직렬로 연결될 수 있다. 그러나, 본 발명은 이에 한정되지 않고, 다른 실시예에서, 각 지연 셀은 인버터, 버퍼 등과 같은 소자로 구현될 수도 있다.

제1 선택 신호 제공부(211a)는 각 지연 셀에 포함된 저항 스위치들을 온/오프 시키는 저항 선택 신호들을 제공할 수 있다. 구체적으로, 제1 선택 신호 제공부(211a)는 제1 지연 셀(DC1)에 포함된 제1 저항 스위치(MN1)에 제1 저항 선택 신호를 제공하고, 제2 지연 셀(DC4)에 포함된 제2 저항 스위치(MN4)에 제2 저항 선택 신호들을 제공할 수 있다.

제2 선택 신호 생성부(211b)는 각 지연 셀에 포함된 커패시터 스위치들을 온/오프 시키는 커패시터 선택 신호들을 제공할 수 있다. 구체적으로, 제2 선택 신호 제공부(211b)는 제1 지연 셀(DC1)에 포함된 제1 및 제2 커패시터들(C1, C2)에 각각 제1 및 제2 커패시터 선택 신호들을 제공하고, 제2 지연 셀(DC2)에 포함된 제3 및 제4 커패시터들(C1, C2)에 제3 및 제4 커패시터 선택 신호들을 제공할 수 있다.

이하에서는, 제1 및 제2 선택 신호 제공부(211a, 211b)이 예를 들어, 제1 지연 셀(DC1)을 선택하고, 제2 지연 셀(DC2)을 선택하지 않은 경우의 동작에 대하여 상술하기로 한다.

제1 선택 신호 제공부(211a)는 제1 및 제2 저항 선택 신호들을 제공하는데, 이때, 제1 저항 선택 신호는 논리 '0'이고, 제2 저항 선택 신호는 논리 '1'일 수 있다. 따라서, 제1 저항 스위치(MN1)는 턴오프되고, 제2 저항 스위치(MN2)는 턴온되며, 이에 따라, 제1 저항(R1)이 선택되고, 제2 저항(R2)은 선택되지 않는다. 제2 선택 신호 제공부(211b)는 제1 내지 제4 커패시터 선택 신호들을 제공하는데, 제1 및 제2 커패시터 선택 신호들은 논리 '1'이고, 제3 및 제4 커패시터 선택 신호들은 논리 '0'일 수 있다. 따라서, 제1 및 제2 커패시터 스위치들(MN2, MN3)은 턴온되고, 제3 및 제4 커패시터 스위치들(MN5, MN6)은 턴오프되며, 이에 따라, 제1 및 제2 커패시터들(C1, C2)이 선택되고, 제3 및 제4 커패시터들(C3, C4)은 선택되지 않는다.

이로써, 지연부(21b)는 입력된 반전 제어 신호(CON')를 제1 지연 셀(DC1)에 의한 단위 지연 시간만큼 지연하여, 지연된 반전 제어 신호(D-CON')를 출력할 수 있고, 이에 따라, 풀업부(22)는 단위 지연 시간에 해당하는 지연 시간 후에 턴온됨으로써 스위칭 소자(10)의 게이트 전압(Vg)이 천천히 상승하게 된다.

다른 예에서, 지연부(21b)에 포함된 제1 및 제2 지연 셀들(DC1, DC2)이 선택된 경우에는 지연부(21b)는 입력된 반전 제어 신호(CON')를 제1 및 제2 지연 셀들(DC1, DC2)에 의한 지연 시간만큼 지연하여, 지연된 반전 제어 신호(D-CON')를 출력할 수 있고, 이에 따라, 풀업부(22)는 단위 지연 시간의 두 배에 해당하는 지연 시간 후에 턴온됨으로써 스위칭 소자(10)의 게이트 전압(Vg)이 더욱 천천히 상승하게 된다.

도 9는 본 발명의 다른 실시예에 따른 도 1의 구동부를 개략적으로 나타내는 블록도이다.

도 9를 참조하면, 구동부(20b)는 구동 신호 생성부(24), 전압 생성부(25) 및 구동 전압 제공부(26)을 포함할 수 있다. 이하에서는, 구동부(20b)의 구체적인 동작에 대하여 상술하기로 한다.

구동 신호 생성부(24)는 순차적으로 온/오프되는 복수의 펄스들을 포함하는 구동 신호를 생성할 수 있다. 이때, 복수의 펄스들 각각의 펄스 폭은 스위칭 소자(10)의 전류-전압 특성에 따라 결정될 수 있다. 전압 생성부(25)는 복수의 전압 생성부들(미도시)을 포함할 수 있고, 이에 따라, 서로 다른 레벨을 갖는 복수의 전압들을 생성할 수 있다. 구동 전압 제공부(26)는 구동 신호 생성부(24)에서 생성된 구동 신호에 따라 전압 생성부(25)에서 생성된 복수의 전압들 중 하나를 스위칭 소자(10)의 게이트에 제공할 수 있다. 이로써, 구동 전압은 피드백 신호에 포함된 펄스들을 기초로 하여 각 스텝의 너비 및 높이 중 적어도 하나가 변화하는 멀티 스텝 파형을 가질 수 있다.

이와 같이, 구동부(20b)는 스위칭 소자(10)의 전류-전압 특성에 따라 결정된 펄스 폭을 갖는 복수의 펄스들을 기초로 하여, 멀티 스텝 파형을 가지는 구동 전압에서 다음 레벨, 즉, 다음 스텝에 해당하는 전압을 인가하는 시점을 결정할 수 있다. 이로써, 게이트 전압(Vg)의 상승 시간, 즉, 상승 기울기를 조절할 수 있으므로, 게이트와 소스 사이의 누설 전류의 발생을 방지할 수 있다.

도 10은 도 9의 구동부의 일 실시예를 상세하게 나타내는 블록도이다.

도 10을 참조하면, 구동 신호 생성부(24)는 스위칭 소자(10)의 전류-전압 특성에 따라 결정된 구동 신호를 생성할 수 있는데, 이때, 구동 신호는 N 비트의 펄스 신호(P<0:(N-1)>)일 수 있다. 예를 들어, 구동 신호는 제1 내지 제6 펄스(P0 내지 P5)를 포함하는 6 비트의 펄스 신호(P<0:5>)일 수 있다. 그러나, 이는 본 발명의 일 예에 불과하고, 다른 예에서 피드백 신호는 다양하게 변경되는 비트의 펄스 신호를 생성할 수 있다.

전압 생성부(25)는 제1 내지 제6 전압 생성부들(VG1 내지 VG6)을 포함하고, 제1 내지 제6 전압 생성부들(VG1 내지 VG6)은 각각 제1 내지 제6 전압(V1 내지 V6)을 생성할 수 있다. 이때, 제1 내지 제6 전압(V1 내지 V6)은 서로 다른 값을 가진다. 예를 들어, 제1 전압(V1)은 300 V이고, 제2 전압(V2)은 250 V이며, 제3 전압(V3)은 200 V이고, 제4 전압(V4)은 150 V이며, 제5 전압(V5)은 100 V이고, 제6 전압(V6)은 50 V일 수 있다.

구동 전압 제공부(25)는 제1 내지 제7 엔모스 트랜지스터들(MN1 내지 MN7)을 포함할 수 있다. 제1 내지 제6 엔모스 트랜지스터들(MN1 내지 MN6)의 게이트들은 펄스 신호를 수신하는데, 구체적으로, 제1 엔모스 트랜지스터(MN1)의 게이트는 제6 펄스(P5)를 수신하고, 제2 엔모스 트랜지스터(MN2)의 게이트는 제5 펄스 신호(P4)를 수신하며, 제3 엔모스 트랜지스터(MN3)의 게이트는 제4 펄스(P3)를 수신하고, 제4 엔모스 트랜지스터(MN4)의 게이트는 제3 펄스(P2)를 수신하며, 제5 엔모스 트랜지스터(MN5)의 게이트는 제2 펄스(P1)를 수신하고, 제6 엔모스 트랜지스터(MN6)의 게이트는 제1 펄스(P0)를 수신할 수 있다. 제1 내지 제6 엔모스 트랜지스터들(MN1 내지 MN6)의 드레인들은 제1 내지 제6 전압 생성부들(VG1 내지 VG6)에 각각 연결되어, 제1 내지 제6 전압(V1 내지 V6)을 각각 수신할 수 있다. 제1 내지 제6 엔모스 트랜지스터들(MN1 내지 MN6)의 소스들은 스위칭 소자(10)의 게이트에 공통으로 연결된다. 제7 엔모스 트랜지스터(MN7)는 스위칭 소자(10)의 게이트에 연결되는 드레인, 디스차지(discharge) 신호(DIS)가 인가되는 게이트 및 접지 단자에 연결되는 소스를 가지고, 디스차지 신호(DIS)가 인에이블되면 턴온되어 스위칭 소자(10)의 게이트에 접지 전압을 제공할 수 있다.

도 11은 도 9의 구동부의 다른 실시예를 상세하게 나타내는 블록도이다.

도 11을 참조하면, 구동 신호 생성부(24)는 스위칭 소자(10)의 전류-전압 특성에 따라 결정된 구동 신호를 생성할 수 있는데, 이때, 구동 신호는 N 비트의 펄스 신호(P<0:(N-1)>)일 수 있다. 예를 들어, 구동 신호는 제1 내지 제6 펄스(P0 내지 P5)를 포함하는 6 비트의 펄스 신호(P<0:5>)일 수 있다. 그러나, 이는 본 발명의 일 예에 불과하고, 다른 예에서 피드백 신호는 다양하게 변경되는 비트의 펄스 신호를 생성할 수 있다.

전압 생성부(25')는 제1 내지 제5 전압 생성부들(VG1 내지 VG5)을 포함하고, 제1 내지 제5 전압 생성부들(VG1 내지 VG5)은 각각 제1 내지 제5 전압(V1 내지 V5)을 생성할 수 있다. 이때, 제1 내지 제5 전압(V1 내지 V5)은 서로 다른 값을 가진다. 예를 들어, 제1 전압(V1)은 250 V이고, 제2 전압(V2)은 200 V이며, 제3 전압(V3)은 150 V이고, 제4 전압(V4)은 100 V이며, 제5 전압(V5)은 50 V일 수 있다.

구동 전압 제공부(26')는 제1 내지 제7 엔모스 트랜지스터들(MN1 내지 MN7)을 포함할 수 있다. 제1 내지 제6 엔모스 트랜지스터들(MN1 내지 MN6)의 게이트들은 펄스 신호를 수신하는데, 구체적으로, 제1 엔모스 트랜지스터(MN1)의 게이트는 제6 펄스(P5)를 수신하고, 제2 엔모스 트랜지스터(MN2)의 게이트는 제5 펄스(P4)를 수신하며, 제3 엔모스 트랜지스터(MN3)의 게이트는 제4 펄스(P3)를 수신하고, 제4 엔모스 트랜지스터(MN4)의 게이트는 제3 펄스(P2)를 수신하며, 제5 엔모스 트랜지스터(MN5)의 게이트는 제2 펄스(P1)를 수신하고, 제6 엔모스 트랜지스터(MN6)의 게이트는 제1 펄스(P0)를 수신할 수 있다. 제1 엔모스 트랜지스터(NM1)의 드레인은 전원 전압(V_PP)을 수신하고, 제2 내지 제6 엔모스 트랜지스터들(MN2 내지 MN6)의 드레인들은 제1 내지 제5 전압 생성부들(VG1 내지 VG5)에 각각 연결되어, 제1 내지 제5 전압(V1 내지 V5)을 각각 수신한다. 제1 내지 제6 엔모스 트랜지스터들(MN1 내지 MN6)의 소스들은 스위칭 소자(10)의 게이트에 공통으로 연결된다. 이때, 전원 전압(V_PP)은 제1 전압(V1)보다 높은 전압 레벨을 가질 수 있다. 제7 엔모스 트랜지스터(MN7)는 스위칭 소자(10)의 게이트에 연결되는 드레인, 디스차지 신호(DIS)가 인가되는 게이트 및 접지 단자에 연결되는 소스를 가지고, 디스차지 신호(DIS)가 인에이블되면 턴온되어 스위칭 소자(10)의 게이트에 접지 전압을 제공할 수 있다.

도 12는 도 9의 구동 신호 생성부를 상세하게 나타내는 블록도이다.

도 12를 참조하면, 구동 신호 생성부(24)는 오실레이터(241), 펄스 폭 조절부(242) 및 펄스 생성부(243)를 포함할 수 있다. 이하에서는, 구동 신호 생성부(24)의 구체적인 동작에 대해 상술하기로 한다.

오실레이터(241)는 소정 주기를 가지는 클럭 신호를 생성할 수 있다. 펄스 폭 조절부(242)는 스위칭 소자(10)의 전류-전압 특성을 기초로 하여, 오실레이터(241)에서 생성된 클럭 신호의 펄스 폭을 조절할 수 있다. 일 실시예에서, 펄스 폭 조절부(242)는 퓨즈 회로(미도시) 및 카운터(미도시)를 포함할 수 있다. 퓨즈 회로는 복수의 퓨즈들을 포함할 수 있고, 복수의 퓨즈들 중 일부는 스위칭 소자(10)의 전류-전압 특성을 기초로 하여 절단될 수 있다. 카운터는 퓨즈 회로에 의해 설정된 값에 따라 클럭 신호의 펄스들을 카운팅하여, 클럭 신호의 펄스 폭을 조절할 수 있다. 그러나, 펄스 폭 조절부(242)의 구성은 이에 한정되지 않는다.

펄스 생성부(243)는 펄스 인에이블 신호가 활성화되면, 펄스 폭 조절부(242)에서 조절된 펄스 폭을 가지는 복수의 펄스들을 순차적으로 생성할 수 있다. 예를 들어, 펄스 생성부(243)는 6 비트의 펄스 신호(P<0:5>)를 구동 신호로써 생성할 수 있는데, 6 비트의 펄스 신호는 제1 내지 제6 펄스들(P0 내지 P5)을 포함한다.

구체적으로, 펄스 생성부(243)는 제1 내지 제6 펄스 생성부들(2431 내지 2436)을 포함할 수 있다. 제1 펄스 생성부(2431)는 제1 인에이블 신호(EN0)가 활성화되면 펄스 폭 조절부(242)에서 조절된 펄스 폭을 가지는 제1 펄스(P0)를 생성하고, 제1 펄스(P0)를 제2 인에이블 신호(EN1)로써 제2 펄스 생성부(2432)에 제공할 수 있다. 제2 펄스 생성부(2432)는 제2 인에이블 신호(EN1)가 활성화되면 펄스 폭 조절부(242)에서 조절된 펄스 폭을 가지는 제2 펄스(P1)를 생성하고, 제2 펄스(P2)를 제3 인에이블 신호(EN2)로써 제3 펄스 생성부(2433)에 제공할 수 있다. 제3 펄스 생성부(2433)는 제3 인에이블 신호(EN2)가 활성화되면 펄스 폭 조절부(242)에서 조절된 펄스 폭을 가지는 제3 펄스(P2)를 생성하고, 제3 펄스(P2)를 제4 인에이블 신호(EN3)로써 제4 펄스 생성부(2434)에 제공할 수 있다. 제4 펄스 생성부(2434)는 제4 인에이블 신호(EN3)가 활성화되면 펄스 폭 조절부(242)에서 조절된 펄스 폭을 가지는 제4 펄스(P3)를 생성하고, 제4 펄스(P3)를 제5 인에이블 신호(EN4)로써 제5 펄스 생성부(2435)에 제공할 수 있다. 제5 펄스 생성부(2435)는 제5 인에이블 신호(EN4)가 활성화되면 펄스 폭 조절부(242)에서 조절된 펄스 폭을 가지는 제5 펄스(P4)를 생성하고, 제5 펄스(P4)를 제6 인에이블 신호(EN5)로써 제6 펄스 생성부(2436)에 제공할 수 있다. 제6 펄스 생성부(2436)는 제6 인에이블 신호(EN5)가 활성화되면 펄스 폭 조절부(242)에서 조절된 펄스 폭을 가지는 제6 펄스(P5)를 생성할 수 있다.

도 13은 도 9에서 구동 신호 및 게이트 전압의 일 예를 나타내는 타이밍도이다.

도 13을 참조하면, 스위칭 소자(10)의 전류-전압 특성에 따라 게이트 전압(Vg)의 상승 시간은 상대적으로 길게 결정될 수 있다. 이때, 제어 신호 생성부(24)는 제어 신호에 포함된 제1 내지 제6 펄스들(P0 내지 P5) 각각의 펄스 폭을 상대적으로 넓게 조절할 수 있다. 이로써, 게이트 전압(Vg)에서 각 스텝의 너비는 상대적으로 넓어질 수 있다.

도 14는 도 9에서 구동 신호 및 게이트 전압의 다른 예를 나타내는 타이밍도이다.

도 14를 참조하면, 스위칭 소자(10)의 전류-전압 특성에 따라 게이트 전압(Vg)의 상승 시간은 상대적으로 짧게 결정될 수 있다. 이때, 제어 신호 생성부(24)는 제어 신호에 포함된 제1 내지 제6 펄스들(P0 내지 P5) 각각의 펄스 폭을 상대적으로 좁게 조절할 수 있다. 이로써, 게이트 전압(Vg)에서 각 스텝의 너비는 상대적으로 좁아질 수 있다.

이와 같이, 제어 신호 생성부(24)는 스위칭 소자(10)의 전류-전압 특성에 따라 멀티 스텝 파형을 갖는 게이트 전압(Vg)에서 각 스텝의 너비를 결정할 수 있다. 또한, 전압 생성부(25)는 생성되는 전압들의 레벨을 변경함으로써 게이트 전압(Vg)에서 각 스텝의 높이를 결정할 수 있다. 이로써, 스위칭 소자(10)의 게이트 전압(Vg)은, 스위칭 소자(10)의 전류-전압 특성에 따라 상승 시간이 결정되고 전압 레벨이 단계적으로 증가하는 멀티 스텝 파형으로 구현될 수 있다.

도 15는 도 9의 전압 생성부의 일 실시예를 나타내는 회로도이다.

도 15를 참조하면, 전압 생성부(25a)는 제1 내지 제6 전압 생성부들(VG1 내지 VG6)을 포함하나, 편의상 제1 및 제2 전압 생성부들(VG1, VG2)만을 도시하였다. 제3 내지 제6 전압 생성부들(VG3 내지 VG6)은 제2 전압 생성부(VG2)와 유사하게 구현될 수 있다. 이하에서 설명되는 전압 생성부(25a)의 구성은 본 발명의 일 실시예에 불과하고, 전압 생성부(25a)의 구성은 이에 한정되지 않는다.

제1 전압 생성부(VG1)는 전하 펌프(charge pump)(CP), 위상 제어부(phase controller)(PC), 제1 및 제2 비교기들(COM1, COM2), 제1 내지 제4 저항들(R1 내지 R4), 제1 및 제2 인버터들(INV1, INV2), 제1 내지 제3 엔모스 트랜지스터들(2411, 2412, 2413) 및 제1 피모스 트랜지스터(2414)를 포함할 수 있다. 여기서, 제1 엔모스 트랜지스터(2411)는 고전압 엔모스 트랜지스터이고, 제2 및 제3 엔모스 트랜지스터들(2412, 2413)은 공핍형(depletion mode) 엔모스 트랜지스터들일 수 있다.

전원 전압(V_PP)은 제1 및 제2 저항들(R1, R2)의 값에 따라 분배될 수 있다. 제1 비교기(COM1)는 제2 저항(R2)에 걸리는 전압과 제1 기준 전압(Vref1)을 비교하여 제1 비교 신호를 생성할 수 있다. 구체적으로, 제1 비교기(COM1)는 제2 저항(R2)에 걸리는 전압이 제1 기준 전압(Vref1)보다 크면 음의 제1 비교 신호를 생성하고, 제2 저항(R2)에 걸리는 전압이 제1 기준 전압(Vref1)보다 작으면 양의 제1 비교 신호를 생성할 수 있다.

위상 제어부(PC)는 제1 비교 신호를 기초로 하여 제어 위상(Φ) 또는 반전 제어 위상(Φ')을 출력할 수 있다. 구체적으로, 위상 제어부(PC)는 양의 제1 비교 신호가 수신되는 경우 전하 펌프(CP)가 인에이블되는 시간을 증가시키고, 음의 제1 비교 신호가 수신되는 경우 전하 펌프(CP)가 인에이블되는 시간을 감소시킬 수 있다.

전하 펌프(CP)는 제어 위상(Φ) 또는 반전 제어 위상(Φ')을 기초로 하여 전원 전압(V_PP)을 생성할 수 있다. 구체적으로, 전하 펌프(CP)가 인에이블되는 시간이 증가하면 전원 전압(V_PP)의 전압 레벨은 증가하고, 전하 펌프(CP)가 인에이블되는 시간이 감소하면 전원 전압(V_PP)의 전압 레벨은 감소할 수 있다.

제1 전압(V1)은 제3 및 제4 저항들(R3, R4)의 값에 따라 분배될 수 있다. 제2 비교기(COM2)는 제4 저항(R4)에 걸리는 전압과 제2 기준 전압(Vref2)을 비교하여 제2 비교 신호를 생성할 수 있다. 구체적으로, 제2 비교기(COM2)는 제4 저항(R4)에 걸리는 전압이 제2 기준 전압(Vref2)보다 크면 음의 제2 비교 신호를 생성하고, 제4 저항(R4)에 걸리는 전압이 제2 기준 전압(Vref2)보다 크면 양의 제2 비교 신호를 생성할 수 있다.

제1 인버터(INV1)는 제2 비교 신호를 반전하여 반전된 제2 비교 신호를 출력하고, 제2 인버터(INV2)는 제1 인버터(INV1)의 출력을 반전하여 제2 비교 신호를 출력할 수 있다. 제1 피모스 트랜지스터(2414)는 제1 인버터(INV1)이 출력에 따라 온/오프되어 전원 전압(V_PP)을 제1 노드(N1)에 제공할 수 있다. 여기서, 제1 노드(N1)의 전압은 제1 전압(V1)이 된다. 이때, 제1 내지 제3 엔모스 트랜지스터들(2411, 2412, 2413)은 고전압을 견딜 수 있는 소자이므로, 저전압으로 동작하는 제1 및 제2 인버터들(INV1, INV2) 및 제2 비교기(COM2)를 전원 전압(V_PP)으로부터 보호할 수 있다.

제2 전압 생성부(VG2)는 제3 비교기(COM3), 제5 및 제6 저항들(R5, R6), 제3 및 제4 인버터들(INV3, INV4), 제4 및 제7 엔모스 트랜지스터들(2415, 2416, 2417, 2419) 및 제2 피모스 트랜지스터(2418)를 포함할 수 있다. 여기서, 제4 및 제7 엔모스 트랜지스터들(2415, 2419)은 고전압 엔모스 트랜지스터들이고, 제5 및 제6 엔모스 트랜지스터들(2416, 2417)은 공핍형 엔모스 트랜지스터들일 수 있다.

제2 전압(V2)은 제5 및 제6 저항들(R5, R6)의 값에 따라 분배될 수 있다. 제3 비교기(COM3)는 제6 저항(R6)에 걸리는 전압과 제3 기준 전압(Vref3)을 비교하여 제3 비교 신호를 생성할 수 있다. 구체적으로, 제3 비교기(COM3)은 제6 저항(R6)에 걸리는 전압이 제3 기준 전압(Vref3)보다 크면 음의 제3 비교 신호를 생성하고, 제6 저항(R6)에 걸리는 전압이 제3 기준 전압(Vref3)보다 작으면 양의 제3 비교 신호를 생성할 수 있다.

제3 인버터(INV3)는 제3 비교 신호를 반전하여 반전된 제3 비교 신호를 출력하고, 제4 인버터(INV4)는 제3 인버터(INV3)의 출력을 반전하여 제3 비교 신호를 출력할 수 있다. 제2 피모스 트랜지스터(2418)는 제3 인버터(INV3)의 출력에 따라 온/오프되어 전원 전압(V_PP)을 제2 노드(N2)에 제공할 수 있다. 제7 엔모스 트랜지스터(2419)는 제2 노드(N2)의 전압에 따라 온/오프되어 전원 전압(V_PP)을 제2 전압(V2) 단자로 제공할 수 있다. 이때, 제4 내지 제6 엔모스 트랜지스터들(2415, 2416, 2417)은 고전압을 견딜 수 있는 소자이므로, 저전압으로 동작하는 제3 및 제4 인버터들(INV3, INV4) 및 제3 비교기(COM2)를 전원 전압(V_PP)으로부터 보호할 수 있다.

도 16은 도 9의 전압 생성부의 다른 실시예를 나타내는 회로도이다.

도 16을 참조하면, 전압 생성부(25b)는 전하 펌프(CP), 위상 제어부(PC), 제1 비교기(COM1), 제1 및 제2 저항들(R1, R2), 제1 내지 제6 수동 소자들(Z1 내지 Z6)을 포함할 수 있다. 본 실시예에 따른 전압 생성부(25b)는 도 15에 도시된 전압 생성부(25a)의 변형 실시예로서, 이하에서는 중복된 설명은 생략하기로 한다. 이하에서 설명되는 전압 생성부(25b)의 구성은 본 발명의 일 실시예에 불과하고, 전압 생성부(25b)의 구성은 이에 한정되지 않는다.

전하 펌프(CP)에서 생성된 전원 전압(V_PP)은 제1 내지 제6 수동 소자들(Z1 내지 Z6)에 의해 분배되고, 이로써, 전압 생성부(241b)는 제1 내지 제6 전압(V1 내지 V6)을 생성할 수 있다. 제1 내지 제6 전압(V1 내지 V6)은 제1 내지 제6 수동 소자들(Z1 내지 Z6)의 임피던스에 따라 결정될 수 있다. 따라서, 제1 내지 제6 전압(V1 내지 V6)을 변경하고자 하는 경우에는 제1 내지 제6 수동 소자들(Z1 내지 Z6)의 임피던스를 변경시킬 수 있다.

이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims

제어 단자 및 출력 단자를 가지는 스위칭 소자; 및
상기 제어 단자와 상기 출력 단자 사이의 전압이 임계 전압 이하가 되도록 상기 제어 단자에 구동 전압을 제공하고, 상기 구동 전압이 목표 레벨에 도달하는 데에 걸리는 상승 시간은 상기 스위칭 소자의 전류-전압 특성에 따라 결정된 구동부를 포함하고,
상기 제어 단자와 상기 출력 단자 사이의 전압이 상기 임계 전압보다 크면 상기 제어 단자와 상기 출력 단자 사이에 누설 전류가 발생하며,
상기 구동부는, 상기 구동 전압의 제공을 제어하는 제어 신호를 지연 시간 동안 지연시키고, 상기 지연 시간 후에 상기 제어 단자에 상기 구동 전압을 제공하는 것을 특징으로 하는 전원 장치.
제1항에 있어서,
상기 구동 전압의 상기 상승 시간은, 상기 스위칭 소자의 전류-전압 특성에 따라 증가되도록 결정된 것을 특징으로 하는 전원 장치.
삭제
제1항에 있어서,
상기 구동부는,
상기 제어 신호를 상기 지연 시간 동안 지연시킴으로써 지연 제어 신호를 출력하는 지연부;
상기 지연 제어 신호가 활성화된 경우 전원 전압을 상기 제어 단자에 연결시키는 풀업부; 및
상기 제어 신호가 활성화되지 않은 경우 접지 전압을 상기 제어 단자에 연결시키는 풀다운부를 포함하는 것을 특징으로 하는 전원 장치.
제4항에 있어서,
상기 지연부는, 직렬로 연결된 복수의 지연 셀들로서, 상기 복수의 지연 셀들의 각각은 입력 신호를 단위 지연 시간만큼 지연시키는 상기 복수의 지연 셀들을 포함하는 것을 특징으로 하는 전원 장치.
제5항에 있어서,
상기 복수의 지연 셀들의 각각은, 지연 소자 및 상기 지연 소자를 활성화시키는 퓨즈(fuse)를 포함하고, 상기 퓨즈는 상기 스위칭 소자의 전류-전압 특성에 따라 결정된 상기 상승 시간을 기초로 절단되는 것을 특징으로 하는 전원 장치.
제5항에 있어서,
상기 복수의 지연 셀들의 각각은, 저항, 적어도 하나의 커패시터, 상기 저항과 병렬로 연결된 제1 퓨즈 및 상기 적어도 하나의 커패시터와 직렬로 연결된 적어도 하나의 제2 퓨즈를 포함하고, 상기 제1 퓨즈가 절단되고 상기 제2 퓨즈가 절단되지 않은 경우에 활성화되는 것을 특징으로 하는 전원 장치.
제4항에 있어서,
상기 지연부는,
직렬로 연결된 복수의 지연 셀들로서, 상기 복수의 지연 셀들의 각각은 입력된 신호를 단위 지연 시간만큼 지연시키는 상기 복수의 지연 셀들; 및
상기 스위칭 소자의 전류-전압 특성에 따라 결정된 상기 상승 시간을 기초로 하여 상기 복수의 지연 셀들 중 일부를 선택하는 선택 신호를 제공하는 지연 셀 선택부를 포함하는 것을 특징으로 하는 전원 장치.
제8항에 있어서,
상기 지연 셀 선택부는, 상기 복수의 지연 셀들의 각각에 연결된 복수의 E-퓨즈(E-fuse)들을 포함하고, 상기 복수의 E-퓨즈들은 상기 스위칭 소자의 전류-전압 특성에 따라 결정된 상기 상승 시간을 기초로 절단되는 것을 특징으로 하는 전원 장치.
제8항에 있어서,
상기 복수의 지연 셀들의 각각은, 저항, 적어도 하나의 커패시터, 상기 저항과 병렬로 연결된 저항 스위치 및 상기 적어도 하나의 커패시터와 직렬로 연결된 적어도 하나의 커패시터 스위치를 포함하고,
상기 저항 스위치 및 상기 적어도 하나의 커패시터 스위치는 상기 지연 셀 선택부에서 제공되는 선택 신호에 따라 온/오프되는 것을 특징으로 하는 전원 장치.
제어 단자 및 출력 단자를 가지는 스위칭 소자; 및
상기 제어 단자와 상기 출력 단자 사이의 전압이 임계 전압 이하가 되도록 상기 제어 단자에 구동 전압을 제공하고, 상기 구동 전압이 목표 레벨에 도달하는 데에 걸리는 상승 시간은 상기 스위칭 소자의 전류-전압 특성에 따라 결정된 구동부를 포함하고,
상기 제어 단자와 상기 출력 단자 사이의 전압이 상기 임계 전압보다 크면 상기 제어 단자와 상기 출력 단자 사이에 누설 전류가 발생하며,
상기 구동부는, 상기 스위칭 소자의 전류-전압 특성에 따라 각 스텝의 너비 및 높이 중 적어도 하나가 변화하는 멀티 스텝 파형을 갖는 상기 구동 전압을 상기 제어 단자에 제공하는 것을 특징으로 하는 전원 장치.
제11항에 있어서,
상기 구동부는,
순차적으로 온/오프되는 복수의 펄스들을 포함하는 구동 신호를 생성하고, 상기 복수의 펄스들 각각의 펄스 폭은 상기 스위칭 소자의 전류-전압 특성에 따라 결정되는 구동 신호 생성부;
서로 다른 레벨의 전압들을 각각 생성하는 복수의 전압 생성부들; 및
상기 구동 신호에 따라 상기 복수의 전압 생성부들 중 하나에서 생성되는 전압을 상기 구동 전압으로써 상기 제어 단자에 제공하는 구동 전압 제공부를 포함하는 것을 특징으로 하는 전원 장치.
제12항에 있어서,
상기 복수의 펄스들은 상기 멀티 스텝 파형을 갖는 상기 구동 전압에서 다음 스텝에 해당하는 전압이 인가되는 시점을 결정하는 것을 특징으로 하는 전원 장치.
제12항에 있어서,
상기 구동 신호 생성부는,
소정 주기를 가지는 클럭 신호를 생성하는 오실레이터;
상기 스위칭 소자의 전류-전압 특성을 기초로 하여 상기 클럭 신호의 펄스 폭을 조절하는 펄스 폭 조절부; 및
펄스 인에이블(enable) 신호가 활성화되면, 상기 조절된 펄스 폭을 가지는 상기 복수의 펄스들을 순차적으로 생성하는 펄스 생성부를 포함하는 것을 특징으로 하는 전원 장치.
제14항에 있어서,
상기 펄스 폭 조절부는, 상기 구동 전압의 상기 상승 시간에 비례하게 상기 클럭 신호의 펄스 폭을 조절하는 것을 특징으로 하는 전원 장치.
제12항에 있어서,
상기 구동 전압 제공부는, 상기 복수의 전압 생성부들에 각각 연결되는 복수의 스위치들을 포함하고, 상기 복수의 스위치들은 피드백 신호의 논리 레벨에 따라 각각 온/오프되는 것을 특징으로 하는 전원 장치.
제1항에 있어서,
상기 스위칭 소자는 게이트, 소스 및 드레인을 갖는 트랜지스터를 포함하고, 상기 제어 단자는 상기 게이트에 대응되며, 상기 출력 단자는 상기 소스에 대응되는 것을 특징으로 하는 전원 장치.
트랜지스터의 게이트에 구동 전압을 제공하는 게이트 구동 회로로서,
상기 구동 전압의 제공을 제어하는 제어 신호를 지연 시간 동안 지연시킴으로써 지연 제어 신호를 생성하고, 상기 지연 시간은 상기 구동 전압이 목표 레벨에 도달하는 데에 걸리는 상승 시간에 따라 조절되는 지연부;
상기 지연 제어 신호가 활성화된 경우 전원 전압을 상기 게이트에 연결시키는 풀업부; 및
상기 제어 신호가 활성화되지 않은 경우 접지 전압을 상기 게이트에 연결시키는 풀다운부를 포함하고,
상기 구동 전압의 상기 상승 시간은 상기 게이트와 소스 사이의 전압이 임계 전압 이하가 되도록 상기 트랜지스터의 전류-전압 특성을 기초로 하여 결정되고, 상기 게이트와 상기 소스 사이의 전압이 상기 임계 전압보다 크면 상기 게이트와 상기 소스 사이에 누설 전류가 발생하는 것을 특징으로 하는 게이트 구동 회로.
제18항에 있어서,
상기 지연부는 직렬로 연결된 복수의 지연 셀들을 포함하고,
상기 복수의 지연 셀들의 각각은, 지연 소자 및 상기 지연 소자를 활성화시키는 퓨즈를 포함하고, 상기 퓨즈는 상기 트랜지스터의 전류-전압 특성에 따라 결정된 상기 상승 시간을 기초로 절단되는 것을 특징으로 하는 게이트 구동 회로.
제18항에 있어서,
상기 지연부는,
직렬로 연결된 복수의 지연 셀들; 및
상기 트랜지스터의 전류-전압 특성에 따라 결정된 상기 상승 시간을 기초로 하여 상기 복수의 지연 셀들 중 일부를 선택하는 선택 신호를 제공하는 지연 셀 선택부를 포함하고,
상기 지연 셀 선택부는, 상기 복수의 지연 셀들의 각각에 연결된 복수의 E-퓨즈들을 포함하고, 상기 복수의 E-퓨즈들은 상기 트랜지스터의 전류-전압 특성에 따라 결정된 상기 상승 시간을 기초로 절단되는 것을 특징으로 하는 게이트 구동 회로.
트랜지스터의 게이트에 구동 전압을 제공하는 게이트 구동 회로로서,
순차적으로 온/오프되는 복수의 펄스들을 포함하는 구동 신호를 생성하고, 상기 복수의 펄스들 각각의 펄스 폭은 상기 트랜지스터의 전류-전압 특성에 따라 결정되는 구동 신호 생성부;
서로 다른 레벨의 전압들을 각각 생성하는 복수의 전압 생성부들; 및
상기 구동 신호에 따라 상기 복수의 전압 생성부들 중 하나에서 생성되는 전압을 상기 구동 전압으로써 상기 게이트에 제공하는 구동 전압 제공부를 포함하고,
상기 구동 전압이 목표 레벨에 도달하는 데에 걸리는 상승 시간은 상기 게이트와 소스 사이의 전압이 임계 전압 이하가 되도록 상기 트랜지스터의 전류-전압 특성을 기초로 하여 결정되고, 상기 게이트와 상기 소스 사이의 전압이 상기 임계 전압보다 크면 상기 게이트와 상기 소스 사이에 누설 전류가 발생하는 것을 특징으로 하는 게이트 구동 회로.
제21항에 있어서,
상기 구동 신호 생성부는,
소정 주기를 가지는 클럭 신호를 생성하는 오실레이터;
상기 트랜지스터의 전류-전압 특성을 기초로 하여 상기 클럭 신호의 펄스 폭을 조절하는 펄스 폭 조절부; 및
펄스 인에이블 신호가 활성화되면, 상기 조절된 펄스 폭을 가지는 상기 복수의 펄스들을 순차적으로 생성하는 펄스 생성부를 포함하는 것을 특징으로 하는 게이트 구동 회로.