KR101315381B1 - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR101315381B1
KR101315381B1 KR1020050019611A KR20050019611A KR101315381B1 KR 101315381 B1 KR101315381 B1 KR 101315381B1 KR 1020050019611 A KR1020050019611 A KR 1020050019611A KR 20050019611 A KR20050019611 A KR 20050019611A KR 101315381 B1 KR101315381 B1 KR 101315381B1
Authority
KR
South Korea
Prior art keywords
electrode
liquid crystal
pixel
data
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020050019611A
Other languages
English (en)
Other versions
KR20060098979A (ko
Inventor
김동규
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020050019611A priority Critical patent/KR101315381B1/ko
Priority to US11/370,561 priority patent/US7796223B2/en
Priority to CN2009101262208A priority patent/CN101533194B/zh
Priority to CN2006100916511A priority patent/CN1866117B/zh
Publication of KR20060098979A publication Critical patent/KR20060098979A/ko
Application granted granted Critical
Publication of KR101315381B1 publication Critical patent/KR101315381B1/ko
Priority to US14/509,699 priority patent/USRE46497E1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 액정 표시 장치에 관한 것으로, 이 장치는 복수의 직선부 및 이러한 직선부 사이에 연결되어 있는 복수의 굴곡부를 포함하는 복수의 데이터선, 데이터선과 교차하는 복수의 게이트선, 데이터선 및 게이트선에 연결되어 있는 박막 트랜지스터, 그리고 박막 트랜지스터에 연결되어 있는 화소 전극을 포함한다. 본 발명에 의하면 구동부 반전은 열반전이나 겉보기 반전은 점반전으로 만들 수 있고, 이에 따라 세로줄 플리커를 없애면서도 화소의 충전율을 높일 수 있다. 또한 화소의 동일성을 유지할 수 있어서 본 발명에 따른 반전 구동 방식을 PVA 모드에 적용할 수 있으며, 이에 따라 광시야각을 확보하며 측면 시인성도 향상시킬 수 있다.
액정 표시 장치, 데이터선, 직선부, 굴곡부, 광시야각, 측면 시인성

Description

액정 표시 장치 {LIQUID CRYSTAL DISPLAY}
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이다.
도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.
도 3은 본 발명의 한 실시예에 따른 액정 표시 장치에서 스위칭 소자의 배열 및 화소의 극성을 도시한 개략도이다.
도 4는 본 발명의 한 실시예에 따른 액정 표시 장치의 박막 트랜지스터 표시판의 배치도이다.
도 5는 본 발명의 한 실시예에 따른 액정 표시 장치의 공통 전극 표시판의 배치도이다.
도 6은 도 4의 박막 트랜지스터 표시판과 도 5의 공통 전극 표시판으로 이루어진 액정 표시 장치의 배치도이다.
도 7 및 도 8은 각각 도 6의 액정 표시 장치를 VII-VII' 선 및 VIII-VIII' 선을 따라 잘라 도시한 단면도이다.
도 9는 본 발명의 다른 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.
도 10은 본 발명의 다른 실시예에 따른 액정 표시 장치에서 스위칭 소자의 배열 및 화소의 극성을 도시한 개략도이다.
도 11은 본 발명의 다른 실시예에 따른 액정 표시 장치의 배치도이다.
도 12는 도 11의 액정 표시 장치를 XII-XII' 선을 따라 잘라 도시한 단면도이다.
도 13은 도 11의 액정 표시 장치의 일부 층을 도시한 배치도이다.
도 14a 내지 도 14c는 본 발명의 다른 실시예에 따른 액정 표시 장치의 블록도이다.
도 15는 본 발명의 다른 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.
도 16은 본 발명의 다른 실시예에 따른 액정 표시 장치에서 스위칭 소자의 배열 및 화소의 극성을 도시한 개략도이다.
도 17은 본 발명의 다른 실시예에 따른 액정 표시 장치의 배치도이다.
도 18은 도 17의 액정 표시 장치를 XVIII-XVIII' 선을 따라 잘라 도시한 단면도이다.
도 19는 도 17의 액정 표시 장치의 일부 층을 도시한 배치도이다.
본 발명은 액정 표시 장치에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로 서, 화소 전극과 공통 전극 등 전계 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어지며, 전계 생성 전극에 전압을 인가하여 액정층에 전계를 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
액정 표시 장치 중에서도 전계가 인가되지 않은 상태에서 액정 분자의 장축을 상하 표시판에 대하여 수직을 이루도록 배열한 수직 배향 모드 액정 표시 장치는 대비비가 크고 넓은 기준 시야각 구현이 용이하여 각광받고 있다. 여기에서 기준 시야각이란 대비비가 1:10인 시야각 또는 계조간 휘도 반전 한계 각도를 의미한다.
수직 배향 모드 액정 표시 장치에서 광시야각을 구현하기 위한 수단으로는 전계 생성 전극에 절개부를 형성하는 방법과 전계 생성 전극 위에 돌기를 형성하는 방법 등이 있다. 절개부와 돌기로 액정 분자가 기우는 방향을 결정할 수 있으므로, 이들을 사용하여 액정 분자의 경사 방향을 여러 방향으로 분산시킴으로써 기준 시야각을 넓힐 수 있다.
그러나 수직 배향 모드의 액정 표시 장치는 전면 시인성에 비하여 측면 시인성이 떨어진다. 예를 들어, 절개부가 구비된 PVA(patterned vertically aligned) 모드의 액정 표시 장치의 경우에는 측면으로 갈수록 영상이 밝아져서, 심한 경우에는 높은 계조 사이의 휘도 차이가 없어져 그림이 뭉그러져 보이는 경우도 발생한다.
측면 시인성을 개선하기 위하여 하나의 화소를 두 개의 부화소로 분할하고 두 부화소에 서로 다른 전압을 인가하는 방법이 제시되었다. 그런데 이러한 방법에 의하면 액정 표시 장치가 고해상도인 경우에 1 수평 주기(1H)가 짧아져 화소의 충전 마진이 줄어들고, 이에 더하여 프레임 주파수가 높아지면, 예를 들어, 120Hz가 되면 1 수평 주기(1H)가 극도로 짧아져 영상 신호를 표시할 수 없게 된다.
따라서 본 발명이 이루고자 하는 기술적 과제는 측면 시인성을 개선하면서도 해상도 및 프레임 주파수가 높더라도 화소의 충전율이 높은 액정 표시 장치를 제공하는 것이다.
이러한 기술적 과제를 이루기 위한 본 발명의 한 실시예에 따른 액정 표시 장치는, 복수의 직선부 및 상기 직선부 사이에 연결되어 있는 복수의 굴곡부를 포함하는 복수의 데이터선, 상기 데이터선과 교차하는 복수의 게이트선, 상기 데이터선 및 상기 게이트선에 연결되어 있는 박막 트랜지스터, 그리고 상기 박막 트랜지스터에 연결되어 있는 화소 전극을 포함하며, 상기 직선부 및 상기 굴곡부는 실질적으로 동일 선상에 있다.
상기 박막 트랜지스터의 채널부는 상기 데이터선의 직선부의 연장선상에 있는 것이 바람직하다.
상기 굴곡부는 상기 박막 트랜지스터의 소스 전극을 이룰 수 있다.
상기 화소 전극에 연결되어 있는 드레인 전극을 더 포함하며, 상기 굴곡부는 상기 드레인 전극의 일단을 감쌀 수 있다.
상기 드레인 전극은 각 화소에서 실질적으로 동일한 위치를 차지하거나 대칭으로 배치될 수 있다.
상기 굴곡부는 U자 형태로 이루어질 수 있다.
상기 굴곡부는 화소행마다 반대 방향으로 열려있는 입구를 가질 수 있다.
상기 데이터선의 직선부를 덮고 있으며 상기 데이터선의 굴곡부와 적어도 일부분이 중첩하는 차폐 전극을 더 포함할 수 있다.
서로 다른 화소행의 상기 박막 트랜지스터는 서로 다른 쪽 데이터선에 연결될 수 있다.
상기 박막 트랜지스터는 화소행마다 교대로 서로 다른 쪽 데이터선에 연결될 수 있다.
이웃한 데이터선을 따라 흐르는 데이터 전압의 극성은 반대인 것이 바람직하다.
각 데이터선을 따라 흐르는 데이터 전압의 극성은 동일한 것이 바람직하다.
상기 화소 전극은 적어도 하나의 절개부를 가질 수 있다.
상기 화소 전극은 상기 드레인 전극에 연결되어 있는 제1 부화소 전극 및 상기 제1 부화소 전극과 용량성으로 결합되어 있는 제2 부화소 전극을 포함할 수 있다.
상기 제1 부화소 전극에 충전되는 전압은 상기 제2 부화소 전극에 충전되는 전압보다 큰 것이 바람직하다.
본 발명의 다른 실시예에 따른 액정 표시 장치는, 복수의 제1 직선부, 상기 제1 직선부와 교대로 배치되어 있는 복수의 제2 직선부, 그리고 상기 제1 및 제2 직선부 사이에 교대로 연결되어 있는 제1 및 제2 굴곡부를 포함하는 복수의 데이터선, 상기 데이터선과 교차하는 복수 쌍의 제1 및 제2 게이트선, 상기 데이터선과 상기 제1 및 제2 게이트선에 각각 연결되어 있는 복수 쌍의 제1 및 제2 박막 트랜지스터, 그리고 상기 제1 및 제2 박막 트랜지스터에 각각 연결되어 있는 제1 및 제2 부화소 전극을 포함하는 복수의 화소 전극을 포함한다.
상기 제1 및 제2 부화소 전극에 각각 인가되는 제1 및 제2 데이터 전압의 크기는 서로 다르며 하나의 영상 정보로부터 얻어진다.
상기 제1 및 제2 직선부와 상기 제1 및 제2 굴곡부는 실질적으로 동일 선상에 있는 것이 바람직하다.
상기 제1 및 제2 박막 트랜지스터의 채널부는 상기 데이터선의 제1 및 제2 직선부의 연장선상에 있는 것이 바람직하다.
상기 제1 및 제2 부화소 전극에 각각 연결되어 있는 제1 및 제2 드레인 전극을 더 포함하며, 상기 제1 및 제2 굴곡부는 각각 상기 제1 및 제2 드레인 전극의 일단을 감쌀 수 있다.
상기 제1 및 제2 드레인 전극은 각 화소에서 실질적으로 동일한 위치를 차지하거나 대칭으로 배치될 수 있다.
상기 제1 및 제2 박막 트랜지스터는 화소행마다 교대로 서로 다른 쪽 데이터선에 연결될 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기 술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 액정 표시 장치에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이고, 도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이며, 도 3은 본 발명의 한 실시예에 따른 액정 표시 장치에서 스위칭 소자의 배열 및 화소의 극성을 도시한 개략도이다.
도 1에 도시한 바와 같이, 본 발명의 한 실시예에 따른 액정 표시 장치는 액정 표시판 조립체(liquid crystal panel assembly)(300) 및 이에 연결된 게이트 구동부(400), 데이터 구동부(500), 데이터 구동부(500)에 연결된 계조 전압 생성부(800), 그리고 이들을 제어하는 신호 제어부(600)를 포함한다.
액정 표시판 조립체(300)는 등가 회로로 볼 때 복수의 표시 신호선(G1-Gn, D1-Dm)과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(PX)를 포함한다.
표시 신호선(G1-Gn, D1-Dm)은 게이트 신호("주사 신호"라고도 함)를 전달하는 복수의 게이트선(G1-Gn)과 데이터 신호를 전달하는 데이터선(D1-Dm)을 포함한다. 게이트선(G1-Gn)은 대략 행 방향으로 뻗어 있으며 서로가 거의 평행하고 데이터선(D1-Dm)은 대략 열 방향으로 뻗어 있으며 서로가 거의 평행하다.
각 화소(PX)는 표시 신호선(G1-Gn, D1-Dm)에 연결된 스위칭 소자(Q)와 이에 연결된 액정 축전기(liquid crystal capacitor)(CLC) 및 유지 축전기(storage capacitor)(CST)를 포함한다. 유지 축전기(CST)는 필요에 따라 생략할 수 있다.
박막 트랜지스터 등 스위칭 소자(Q)는 하부 표시판(100)에 구비되어 있으며, 삼단자 소자로서 그 제어 단자 및 입력 단자는 각각 게이트선(G1-Gn) 및 데이터선(D1-Dm)에 연결되어 있으며, 출력 단자는 액정 축전기(CLC) 및 유지 축전기(CST)에 연결되어 있다.
액정 축전기(CLC)는 하부 표시판(100)의 화소 전극(190)과 상부 표시판(200)의 공통 전극(270)을 두 단자로 하며 두 전극(190, 270) 사이의 액정층(3)은 유전체로서 기능한다. 화소 전극(190)은 스위칭 소자(Q)에 연결되며 공통 전극(270)은 상부 표시판(200)의 전면에 형성되어 있고 공통 전압(Vcom)을 인가받는다. 도 2에서와는 달리 공통 전극(270)이 하부 표시판(100)에 구비되는 경우도 있으며 이때에는 두 전극(190, 270) 중 적어도 하나가 선형 또는 막대형으로 만들어질 수 있다.
액정 축전기(CLC)의 보조적인 역할을 하는 유지 축전기(CST)는 하부 표시판(100)에 구비된 별개의 신호선(도시하지 않음)과 화소 전극(190)이 절연체를 사이에 두고 중첩되어 이루어지며 이 별개의 신호선에는 공통 전압(Vcom) 따위의 정해진 전압이 인가된다. 그러나 유지 축전기(CST)는 화소 전극(190)이 절연체를 매개로 바로 위의 전단 게이트선과 중첩되어 이루어질 수 있다.
한편, 색 표시를 구현하기 위해서는 각 화소가 원색(primary color) 중 하나를 고유하게 표시하거나(공간 분할) 각 화소가 시간에 따라 번갈아 원색을 표시하게(시간 분할) 하여 이들 원색의 공간적, 시간적 합으로 원하는 색상이 인식되도록 한다. 원색의 예로는 적색, 녹색 및 청색을 들 수 있다. 도 2는 공간 분할의 한 예로서 각 화소가 화소 전극(190)에 대응하는 영역에 원색 중 하나를 나타내는 색필터(230)를 구비함을 보여주고 있다. 도 2와는 달리 색필터(230)는 하부 표시판(100)의 화소 전극(190) 위 또는 아래에 형성할 수도 있다.
도 3에 도시한 바와 같이, 본 실시예에 따른 액정 표시 장치에서 화소(PX)의 스위칭 소자(Q)의 위치는 매 화소행마다 바뀐다. 즉, 인접한 화소행에서, 스위칭 소자(Q)는 서로 다른 쪽 데이터선에 번갈아 연결되어 있다. 도 3에 도시한 네 개의 화소행 중에서 가장 위쪽 화소행과 세 번째 화소행의 스위칭 소자(Q)는 왼쪽 데 이터선에 연결되어 있고, 반대로 두 번째 화소행과 네 번째 화소행의 스위칭 소자(Q)는 오른쪽 데이터선에 연결되어 있다. 달리 표현하면, 한 화소행의 스위칭 소자(Q)는 하나의 게이트선에 연결되어 있으나, 한 화소열의 스위칭 소자(Q)는 인접한 데이터선에 번갈아 연결되어 있다.
다시 도 1을 참고하면, 계조 전압 생성부(800)는 화소의 투과율과 관련된 두 벌의 복수 계조 전압을 생성한다. 두 벌 중 한 벌은 공통 전압(Vcom)에 대하여 양의 값을 가지고 다른 한 벌은 음의 값을 가진다.
게이트 구동부(400)는 액정 표시판 조립체(300)의 게이트선(G1-Gn)에 연결되어 외부로부터의 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 게이트선(G1-Gn)에 인가한다.
데이터 구동부(500)는 액정 표시판 조립체(300)의 데이터선(D1-Dm)에 연결되어 계조 전압 생성부(800)로부터의 계조 전압을 선택하여 데이터 신호로서 화소에 인가한다.
게이트 구동부(400) 또는 데이터 구동부(500)는 하나 이상의 구동 집적 회로 칩의 형태로 액정 표시판 조립체(300) 위에 직접 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되어 TCP(tape carrier package)의 형태로 액정 표시판 조립체(300)에 부착될 수도 있다. 이와는 달리, 게이트 구동부(400) 또는 데이터 구동부(500)가 액정 표시판 조립체(300)에 집적될 수도 있다.
신호 제어부(600)는 게이트 구동부(400) 및 데이터 구동부(500) 등의 동작을 제어한다.
그러면 이러한 액정 표시 장치의 표시 동작에 대하여 좀더 상세하게 설명한다.
신호 제어부(600)는 외부의 그래픽 제어기(도시하지 않음)로부터 입력 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호, 예를 들면 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클록(MCLK), 데이터 인에이블 신호(DE) 등을 제공받는다. 신호 제어부(600)는 입력 영상 신호(R, G, B)와 입력 제어 신호를 기초로 영상 신호(R, G, B)를 액정 표시판 조립체(300)의 동작 조건에 맞게 적절히 처리하고 게이트 제어 신호(CONT1) 및 데이터 제어 신호(CONT2) 등을 생성한 후, 게이트 제어 신호(CONT1)를 게이트 구동부(400)로 내보내고 데이터 제어 신호(CONT2)와 처리한 영상 신호(DAT)는 데이터 구동부(500)로 내보낸다.
게이트 제어 신호(CONT1)는 게이트 온 전압(Von)의 주사 시작을 지시하는 주사 시작 신호(STV)와 게이트 온 전압(Von)의 출력을 제어하는 적어도 하나의 클록 신호 등을 포함한다.
데이터 제어 신호(CONT2)는 한 화소행의 데이터 전송을 알리는 수평 동기 시작 신호(STH)와 데이터선(D1-Dm)에 해당 데이터 전압을 인가하라는 로드 신호 (LOAD), 공통 전압(Vcom)에 대한 데이터 전압의 극성(이하 "공통 전압에 대한 데이터 전압의 극성"을 줄여 "데이터 전압의 극성"이라 함)을 반전시키는 반전 신호(RVS) 및 데이터 클록 신호(HCLK) 등을 포함한다.
데이터 구동부(500)는 신호 제어부(600)로부터의 데이터 제어 신호(CONT2)에 따라 한 행의 화소에 대한 영상 데이터(DAT)를 입력받고, 계조 전압 생성부(800)로부터의 계조 전압 중 각 영상 데이터(DAT)에 대응하는 계조 전압을 선택함으로써, 영상 데이터(DAT)를 해당 데이터 전압으로 변환한 후 이를 해당 데이터선(D1-Dm)에 인가한다.
게이트 구동부(400)는 신호 제어부(600)로부터의 게이트 제어 신호(CONT1)에 따라 게이트 온 전압(Von)을 게이트선(G1-Gn)에 인가하여 이 게이트선(G1-Gn)에 연결된 스위칭 소자(Q)를 턴 온시키며, 이에 따라 데이터선(D1-Dm)에 인가된 데이터 전압이 턴 온된 스위칭 소자(Q)를 통하여 해당 화소에 인가된다.
화소에 인가된 데이터 전압과 공통 전압(Vcom)의 차이는 액정 축전기(CLC)의 충전 전압, 즉 화소 전압으로서 나타난다. 액정 분자들은 화소 전압의 크기에 따라 그 배열을 달리하며, 이에 따라 액정층(3)을 통과하는 빛의 편광이 변화한다. 이러한 편광의 변화는 표시판(100, 200)에 부착된 편광자(도시하지 않음)에 의하여 빛의 투과율 변화로 나타난다.
1 수평 주기(또는 "1H")[수평 동기 신호(Hsync), 데이터 인에이블 신호(DE) 의 한 주기]가 지나면 데이터 구동부(500)와 게이트 구동부(400)는 다음 행의 화소에 대하여 동일한 동작을 반복한다. 이러한 방식으로, 한 프레임(frame) 동안 모든 게이트선(G1-Gn)에 대하여 차례로 게이트 온 전압(Von)을 인가하여 모든 화소에 데이터 전압을 인가한다. 한 프레임이 끝나면 다음 프레임이 시작되고 각 화소에 인가되는 데이터 전압의 극성이 이전 프레임에서의 극성과 반대가 되도록 데이터 구동부(500)에 인가되는 반전 신호(RVS)의 상태가 제어된다("프레임 반전").
이러한 프레임 반전 외에도 데이터 구동부(500)는 한 프레임 내에서 이웃하는 데이터선(D1-Dm)을 타고 내려가는 데이터 전압의 극성을 반전시키며 이에 따라 데이터 전압을 인가받은 화소 전압의 극성 역시 변화한다. 그런데 도 3에 도시한 바와 같이 화소와 데이터선(D1-Dm)의 연결이 화소행마다 변하므로 데이터 구동부(500)에서의 극성 반전[구동부 반전(driver inversion)] 패턴과 액정 표시판 조립체(300)의 화면에 나타나는 화소 전압의 극성 반전[겉보기 반전(apparent inversion)] 패턴이 다르게 나타난다. 즉 구동부 반전은 열반전이나 겉보기 반전은 1×1 점반전이 된다.
한편 스위칭 소자(Q)의 위치가 두 화소행마다 바뀌면 겉보기 반전은 2×1 점반전이 되며, 스위칭 소자(Q)의 위치에 따라 다양한 반전 형태를 가질 수 있다.
이와 같이 겉보기 반전이 점반전이 되면 화소 전압이 정극성일 때와 부극성일 때에 킥백 전압으로 인해서 나타나는 휘도의 차가 분산되어 나타나므로 세로줄 플리커(flicker)를 없앨 수 있다. 또한 구동부 반전이 열반전이면 한 프레임 동안 각 데이터선(D1-Dm)에 인가되는 데이터 전압의 극성은 동일하므로 해상도 또는 프레임 주파수가 높아져 1 수평 주기가 짧아지더라도 화소의 충전을 높일 수 있다.
그러면 앞서 설명한 액정 표시 장치의 예에 대하여 도 4 내지 도 8을 참고로 하여 상세하게 설명한다.
도 4는 본 발명의 한 실시예에 따른 액정 표시 장치의 박막 트랜지스터 표시판의 배치도이고, 도 5는 본 발명의 한 실시예에 따른 액정 표시 장치의 공통 전극 표시판의 배치도이며, 도 6은 도 4의 박막 트랜지스터 표시판과 도 5의 공통 전극 표시판으로 이루어진 액정 표시 장치의 배치도이다. 도 7 및 도 8은 각각 도 6의 액정 표시 장치를 VII-VII' 선 및 VIII-VIII' 선을 따라 잘라 도시한 단면도이다.
도 4 내지 도 8을 참조하면, 본 실시예에 따른 액정 표시 장치는 박막 트랜지스터 표시판(100), 이와 마주보고 있는 공통 전극 표시판(200) 및 이들 사이에 들어 있는 액정층(3)을 포함한다.
먼저 도 4, 도 6 내지 도 8을 참고하여 박막 트랜지스터 표시판(100)에 대하여 상세하게 설명한다.
투명한 유리 등으로 이루어진 절연 기판(110) 위에 복수의 게이트선(gate line)(121)과 복수의 유지 전극선(storage electrode lines)(131)이 형성되어 있다.
게이트선(121)은 주로 가로 방향으로 뻗어 있고 서로 분리되어 있으며, 게이트 신호를 전달한다. 각 게이트선(121)은 복수의 게이트 전극(gate electrode)(124)을 이루는 복수의 돌출부와 다른 층 또는 외부 장치와의 연결을 위하여 면적이 넓은 끝 부분(129)을 포함한다.
유지 전극선(131)은 주로 가로 방향으로 뻗어 있으며 복수의 유지 전극(133)을 포함한다. 유지 전극(133)은 대략 직사각형이고 유지 전극선(131)에 대칭이다. 유지 전극선(131)에는 액정 표시 장치의 공통 전극 표시판(200)의 공통 전극(common electrode)(270)에 인가되는 공통 전압(common voltage) 따위의 소정의 전압이 인가된다.
게이트선(121)과 유지 전극선(131)은 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 따위로 이루어질 수 있다. 그러나 게이트선(121)과 유지 전극선(131)은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 이 중 한 도전막은 게이트선(121)과 유지 전극선(131)의 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 이루어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 이루어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 상부막 및 알루미늄 하부막과 몰리브덴 상부막을 들 수 있다. 그러나 게이트선(121)과 유지 전극선(131)은 다양한 여러 가지 금속과 도전체로 만 들어질 수 있다.
또한 게이트선(121) 및 유지 전극선(131)의 측면은 기판(110)의 표면에 대하여 경사져 있으며 그 경사각은 약 30-80°인 것이 바람직하다.
게이트선(121) 및 유지 전극선(131) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 상부에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 등으로 이루어지며 게이트 전극(124) 위에 얹혀 있는 복수의 섬형 반도체(154)가 형성되어 있다.
반도체(154)의 상부에는 실리사이드(silicide) 또는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 복수의 섬형 저항성 접촉 부재(ohmic contact)(163, 165)가 형성되어 있다. 저항성 접촉 부재(163, 165)는 쌍을 이루어 반도체(154) 위에 위치한다.
반도체(154)와 저항성 접촉 부재(163, 165)의 측면 역시 기판(110)의 표면에 대하여 경사져 있으며 그 경사각은 30-80°이다.
저항성 접촉 부재(163, 165) 및 게이트 절연막(140) 위에는 복수의 데이터선(data line)(171)과 이로부터 분리되어 있는 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.
데이터선(171)은 주로 세로 방향으로 뻗어 데이터 전압(data voltage)을 전달하며, 복수의 직선부(172)와 이들 직선부(172) 사이에 연결되어 있는 복수의 굴곡부(173) 및 다른 층 또는 외부 장치와의 접속을 위하여 폭이 확장되어 있는 끝 부분(179)을 포함한다.
각 직선부(172)는 일직선상에 있으며, 유지 전극선(131)과 교차하고, 굴곡부(173)와 함께 게이트선(121)과 교차한다. 굴곡부(173)는 반도체(154) 위에 위치하고, 시계 방향 또는 반시계 방향으로 90도 회전한 "U"자 형태로 이루어져 있으며, 소스 전극(source electrode)을 이루고 있다. 직선부(172)는 굴곡부(173) "U"자의 두 가지부에 연결되어 있다.
드레인 전극(175)은 소스 전극(173)이 감싸고 있는 막대형 끝 부분에서 출발하며 가로 방향 및 세로 방향으로 뻗어 있고, 유지 전극(133)과 중첩하는 면적이 넓은 확장부(177)를 가진다.
게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체(154)와 함께 박막 트랜지스터(thin film transistor, TFT)(Q)를 이루며, 박막 트랜지스터(Q)의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 반도체(154)에 형성된다.
앞서 설명한 것처럼 구동부 반전이 열반전이더라도 겉보기 반전을 점반전으로 만들기 위하여 한 화소열의 박막 트랜지스터(Q)는 인접한 데이터선(171)에 번갈아 연결된다. 따라서 한 데이터선(171)의 소스 전극(173)은 그 입구가 데이터선(171)을 기준으로 번갈아 우측 및 좌측 방향을 향하여 있다.
이와 같이 소스 전극(173)을 데이터선(171)의 직선부(172)의 연장선상에 배치함으로써 개구율을 높일 수 있다.
데이터선(171)과 드레인 전극(175)은 크롬, 몰리브덴 계열의 금속, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal)으로 이루어지는 것이 바람직하며, 내화성 금속 따위의 하부막(도시하지 않음)과 그 위에 위치한 저저항 물질 상부막(도시하지 않음)으로 이루어진 다층막 구조를 가질 수 있다. 다층막 구조의 예로는 앞서 설명한 크롬 또는 몰리브덴 하부막과 알루미늄 상부막의 이중막 외에도 몰리브덴막-알루미늄막-몰리브덴막의 삼중막을 들 수 있다.
데이터선(171) 및 드레인 전극(175)도 게이트선(121) 및 유지 전극선(131)과 마찬가지로 그 측면이 약 30-80°의 각도로 각각 경사져 있다.
저항성 접촉 부재(163, 165)는 그 하부의 반도체(154)와 그 상부의 소스 전극(173) 및 드레인 전극(175) 사이에 존재하며 접촉 저항을 낮추어 주는 역할을 한다. 반도체(154)는 소스 전극(173)과 드레인 전극(175) 사이에 가리지 않고 노출된 부분을 가지고 있으며, 이 노출된 반도체(154) 부분은 데이터선(171)의 직선부(172)의 연장선상에 있다. 한편 게이트선(121) 및 유지 전극선(131)과 데이터선(171)의 교차점, 그리고 드레인 전극(175)과 유지 전극(133)의 교차점에 반도체를 더 형성할 수 있으며, 이들은 교차점에서의 프로파일을 완만하게 하여 데이터선(171) 및 드레인 전극(175)의 단선을 방지한다.
데이터선(171) 및 드레인 전극(175)과 노출된 반도체(154) 부분의 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 질화규소 또는 산화규소로 이루어진 무기물, 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기물 또는 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질 등 으로 이루어진다. 그러나 보호막(180)은 유기막의 우수한 특성을 살리면서도 노출된 반도체(154) 부분을 보호하기 위하여 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.
보호막(180)에는 데이터선(171)의 끝 부분(179) 및 드레인 전극(175)의 확장부(177)를 각각 드러내는 복수의 접촉 구멍(contact hole)(182, 185)이 형성되어 있으며, 보호막(180)과 게이트 절연막(140)에는 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181)이 형성되어 있다.
보호막(180) 위에는 복수의 화소 전극(pixel electrode)(190)과 복수의 차폐 전극(shielding electrode)(88) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다. 화소 전극(190)과 차폐 전극(88) 및 접촉 보조 부재(81, 82)는 ITO 또는 IZO 따위의 투명 도전체 또는 알루미늄 따위의 반사성 도전체로 이루어진다.
화소 전극(190)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적·전기적으로 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가 받는다.
데이터 전압이 인가된 화소 전극(190)은 공통 전극(270)과 함께 전기장을 생성함으로써 두 전극(190, 270) 사이의 액정층(3)의 액정 분자들의 배열을 결정한다.
또한 앞서 설명했듯이, 화소 전극(190)과 공통 전극(270)은 액정 축전기(CLC)를 이루어 박막 트랜지스터(Q)가 턴 오프된 후에도 인가된 전압을 유지하며, 전압 유지 능력을 강화하기 위하여 액정 축전기(CLC)와 병렬로 연결된 유지 축전기(CST)는 화소 전극(190) 및 이에 연결되어 있는 드레인 전극(175)과 유지 전극(133)의 중첩 등으로 만들어진다.
각 화소 전극(190)은 그 바깥 경계가 대략 사각형 모양으로 이루어져 있으며, 중앙 절개부(91), 상부 절개부(92a, 93a) 및 하부 절개부(92b, 93b)를 가지고, 화소 전극(190)은 이들 절개부(91-93b)에 의하여 복수의 영역(domain)으로 분할된다. 절개부(91-93b)는 유지 전극선(131)에 대하여 거의 반전 대칭(inversion symmetry)을 이루고 있다.
상부 및 하부 절개부(92a, 92b)는 대략 화소 전극(190)의 왼쪽 변에서부터 오른쪽 변으로 비스듬하게 뻗어 있으며, 또한 상부 및 하부 절개부(93a, 93b)는 각각 대략 화소 전극(190)의 윗변 및 아랫변에서부터 오른쪽 변으로 비스듬하게 뻗어 있다. 이들 상부 절개부(92a, 93a) 및 하부 절개부(92b, 93b)는 유지 전극(133)으로 나뉘는 화소 전극(190)의 상반부와 하반부에 각각 위치하고 있으며, 게이트선(121)에 대하여 약 45도의 각도를 이루며 서로 수직하게 뻗어 있다.
중앙 절개부(91)는 유지 전극(133)으로부터 왼쪽 변으로 비스듬하게 뻗어 있으며 상부 절개부(92a, 93a) 및 하부 절개부(92b, 93b)에 각각 거의 평행한 한 쌍의 빗변을 가지고 있다. 이들 빗변도 게이트선(121)에 대하여 약 45도의 각도를 이루며 서로 수직하게 뻗어 있다.
따라서, 화소 전극(190)의 상반부와 하반부는 절개부(91-93b)에 의하여 각각 네 개의 영역으로 나누어진다. 이때, 영역의 수효 또는 절개부의 수효는 화소의 크기, 화소 전극(190)의 가로 변과 세로 변의 길이 비, 액정층(3)의 종류나 특성 등 설계 요소에 따라서 달라진다.
화소 전극(190)은 이웃하는 게이트선(121)과 중첩되어 개구율(aperture ratio)을 높이고 있다.
차폐 전극(88)은 데이터선(171) 및 게이트선(121)을 따라 뻗어 있으며 데이터선(171) 상부에 위치하는 부분은 데이터선(171)의 직선부(172)를 완전히 덮으며 굴곡부(173)의 대부분을 덮고 있다. 따라서 차폐 전극(88)은 박막 트랜지스터(Q)의 대부분을 덮고 있으며, 특히 노출된 반도체(154) 부분을 거의 대부분 덮고 있다. 차폐 전극(88) 중 게이트선(121) 상부에 위치하는 부분은 게이트선(121)의 폭보다 작은 폭을 가지며 게이트선(121)의 경계선 안에 위치한다. 인접한 두 화소 전극(190) 사이에 위치하는 데이터선(171)의 직선부(172)는 완전히 차폐 전극(88)에 의해 덮여져 있다. 그러나 그 너비를 조절하여 데이터선(171)의 직선부(172)보다 작을 수도 있으며, 게이트선(121)의 경계선 밖에 위치하는 경계선을 가질 수도 있다. 차폐 전극(88)에는 공통 전압(Vcom)이 인가되는데, 이를 위하여 보호막(180) 및 게이트 절연막(140)의 접촉 구멍(도시하지 않음)을 통하여 유지 전극선(131)에 연결되거나, 공통 전압(Vcom)을 박막 트랜지스터 표시판(100)에서 공통 전극 표시판(200)으로 전달하는 단락점(short point)(도시하지 않음)에 연결될 수도 있다. 이때, 개구율 감소가 최소가 되도록 차폐 전극(88)과 화소 전극(190) 사이의 거리를 최소로 하는 것이 바람직하다.
이와 같이 공통 전압이 인가되는 차폐 전극(88)을 데이터선(171) 상부에 배치하면 차폐 전극(88)이 데이터선(171)과 화소 전극(190) 사이 및 데이터선(171)과 공통 전극(270) 사이에서 형성되는 전계를 차단하여 화소 전극(190)의 전압 왜곡 및 데이터선(171)이 전달하는 데이터 전압의 신호 지연 및 왜곡이 줄어든다.
또한, 화소 전극(190)과 차폐 전극(88)의 단락을 방지하기 위하여 이들 사이에 거리를 두어야 하므로, 화소 전극(190)이 데이터선(171)으로부터 더 멀어져 이들 사이의 기생 용량이 줄어든다. 더욱이, 액정층(3)의 유전율(permittivity)이 보호막(180)의 유전율보다 높기 때문에, 데이터선(171)과 차폐 전극(88) 사이의 기생 용량이 차폐 전극(88)이 없을 때 데이터선(171)과 공통 전극(270) 사이의 기생 용량에 비하여 작다.
뿐만 아니라, 화소 전극(190)과 차폐 전극(88)이 동일한 층으로 만들어지기 때문에 이들 사이의 거리가 일정하게 유지되며 이에 따라 이들 사이의 기생 용량이 일정하다.
그러나 필요에 따라 이러한 차폐 전극(88)은 생략될 수도 있다.
접촉 보조 부재(81, 82)는 접촉 구멍(181, 182)을 통하여 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 각각 연결된다. 접촉 보조 부재(81, 82)는 게이트선(121)의 노출된 끝 부분(129) 및 데이터선(171)의 노출된 끝 부분(179)과 외부 장치와의 접착성을 보완하고 이들을 보호하는 역할을 한다.
화소 전극(190), 차폐 전극(88), 접촉 보조 부재(81, 82) 및 보호막(180) 위 에는 액정층(3)을 배향하는 배향막(11)이 도포되어 있다. 배향막(11)은 수평 배향막일 수 있다.
그러면 도 5 내지 도 8을 참고로 하여 공통 전극 표시판(200)에 대하여 상세하게 설명한다.
투명한 유리 등으로 이루어진 절연 기판(210) 위에 빛샘을 방지하기 위한 블랙 매트릭스라고 하는 차광 부재(220)가 형성되어 있다. 차광 부재(220)는 화소 전극(190)과 마주보며 화소 전극(190)과 거의 동일한 모양을 가지는 복수의 개구부(225)를 가지고 있다. 이와는 달리 차광 부재(220)는 데이터선(171)에 대응하는 부분과 박막 트랜지스터(Q)에 대응하는 부분으로 이루어질 수도 있다. 그러나 차광 부재(220)는 화소 전극(190)과 박막 트랜지스터(Q) 부근에서의 빛샘을 차단하기 위하여 다양한 모양을 가질 수 있다.
기판(210) 위에는 또한 복수의 색필터(230)가 형성되어 있다. 색필터(230)는 차광 부재(220)로 둘러싸인 영역 내에 대부분 위치하며, 화소 전극(190)을 따라서 세로 방향으로 길게 뻗을 수 있다. 색필터(230)는 적색, 녹색 및 청색 등의 원색 중 하나를 표시할 수 있다.
색필터(230) 및 차광 부재(220) 위에는 색필터(230)가 노출되는 것을 방지하고 평탄면을 제공하기 위한 덮개막(250)이 형성되어 있다.
덮개막(250)의 위에는 ITO, IZO 등의 투명한 도전체 따위로 이루어진 공통 전극(270)이 형성되어 있다.
공통 전극(270)은 복수 벌의 절개부(71-74b) 집합을 가진다.
한 벌의 절개부(71-74b)는 하나의 화소 전극(190)과 마주 보며 중앙 절개부(71, 72), 상부 절개부(73a, 74a) 및 하부 절개부(73b, 74b)를 포함한다. 절개부(71-74b)는 인접한 화소 전극(190)의 절개부(91-93b) 사이 및 가장자리 절개부(93a, 93b)와 화소 전극(190)의 모퉁이 사이에 배치되어 있다. 또한, 각 절개부(71-74b)는 화소 전극(190)의 절개부(91-93b)와 평행하게 뻗은 적어도 하나의 사선부를 포함한다.
상부 및 하부 절개부(73a-74b)는 대략 화소 전극(190)의 오른쪽 변에서 아래쪽 또는 위쪽 변을 향하여 뻗은 사선부, 그리고 사선부의 각 끝에서부터 화소 전극(190)의 변을 따라 변과 중첩하면서 뻗으며 사선부와 둔각을 이루는 가로부 및 세로부를 포함한다.
중앙 절개부(71)는 대략 유지 전극(133)으로부터 유지 전극(133)과 빗각을 이루며 화소 전극(190)의 왼쪽 변을 향하여 뻗은 한 쌍의 사선부와 사선부의 각 끝에서부터 화소 전극(190)의 왼쪽 변을 따라 왼쪽 변과 중첩하면서 뻗으며 사선부와 둔각을 이루는 종단 세로부를 포함한다. 중앙 절개부(72)는 화소 전극(190)의 오른쪽 변을 따라 오른쪽 변과 중첩하면서 뻗어 있는 세로부, 세로부의 각 끝에서 화소 전극(190)의 왼쪽 변을 향하여 뻗은 한 쌍의 사선부, 그리고 사선부의 각 끝에서부터 화소 전극(190)의 왼쪽 변을 따라 왼쪽 변과 중첩하면서 뻗으며 사선부와 둔각을 이루는 종단 세로부를 포함한다.
절개부(71-74b)의 수효는 설계 요소에 따라 달라질 수 있으며, 차광 부재(220)가 절개부(71-74b)와 중첩하여 절개부(71-74b) 부근의 빛샘을 차단할 수 있 다.
공통 전극(270)과 차폐 전극(88)에 동일한 공통 전압이 인가되므로 둘 사이에는 전계가 거의 없다. 따라서 공통 전극(270)과 차폐 전극(88) 사이에 위치한 액정 분자들은 초기 수직 배향 상태를 그대로 유지하므로 이 부분에 입사된 빛은 투과되지 못하고 차단된다.
공통 전극(270) 및 덮개막(250) 위에는 액정층(3)을 배향하는 배향막(21)이 도포되어 있다. 배향막(21)은 수평 배향막일 수 있다.
표시판(100, 200)의 바깥 면에는 편광판(12, 22)이 구비되어 있는데, 두 편광판(12, 22)의 투과축은 직교하며 이중 한 투과축(또는 흡수축)은 가로 방향과 나란하다. 반사형 액정 표시 장치의 경우에는 두 개의 편광판(12, 22) 중 하나가 생략될 수 있다.
액정층(3)은 음의 유전율 이방성을 가지며 액정층(3)의 액정 분자는 전계가 없는 상태에서 그 장축이 두 표시판의 표면에 대하여 수직을 이루도록 배향되어 있다.
공통 전극(270)에 공통 전압을 인가하고 화소 전극(190)에 데이터 전압을 인가하면 표시판(100, 200)의 표면에 거의 수직인 전계가 생성된다. 전극(190, 270)의 절개부(91-93b, 71-74b)는 이러한 전계를 왜곡하여 절개부(91-93b, 71-74b)의 변에 대하여 수직한 수평 성분을 만들어낸다.
이에 따라 전계는 표시판(100, 200)의 표면에 수직인 방향에 대하여 기울어진 방향을 가리킨다. 액정 분자들은 전계에 응답하여 그 장축이 전계의 방향에 수 직을 이루도록 방향을 바꾸고자 하는데, 이때 절개부(91-93b, 71-74b) 및 화소 전극(190)의 변 부근의 전계는 액정 분자의 장축 방향과 나란하지 않고 일정 각도를 이루므로 액정 분자의 장축 방향과 전계가 이루는 평면 상에서 이동 거리가 짧은 방향으로 액정 분자들이 회전한다. 따라서 하나의 절개부 집합(91-93b, 71-74b)과 화소 전극(190)의 변은 화소 전극(190) 위에 위치한 액정층(3) 부분을 액정 분자들이 기울어지는 방향이 다른 복수의 도메인으로 나누며, 이에 따라 기준 시야각이 확대된다.
적어도 하나의 절개부(91-93b, 71-74b)는 돌기나 함몰부로 대체할 수 있으며, 절개부(91-93b, 71-74b)의 모양 및 배치는 변형될 수 있다.
그러면 본 발명의 다른 실시예에 따른 액정 표시 장치에 대하여 도 9 및 도 10을 참고로 하여 상세하게 설명한다.
도 9는 본 발명의 다른 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이고, 도 10은 본 발명의 다른 실시예에 따른 액정 표시 장치에서 스위칭 소자의 배열 및 화소의 극성을 도시한 개략도이다.
본 실시예에 따른 액정 표시 장치도 앞선 실시예의 액정 표시 장치와 마찬가지로 액정 표시판 조립체(300), 게이트 구동부(400), 데이터 구동부(500) 및 신호 제어부(600) 등을 포함하며, 액정 표시판 조립체(300)는 복수의 게이트선(G1-Gn), 복수의 데이터선(D1-Dm) 및 복수의 화소를 포함한다. 따라서 이하에서는 앞서 설명한 부분과 동일한 부분에 대하여는 설명을 생략하고 다른 부분에 대하여만 상세하 게 설명한다.
도 9에 도시한 바와 같이, 본 실시예에 따른 액정 표시 장치의 각 화소는 게이트선(G1-Gn) 및 데이터선(D1-Dm)에 연결되어 있는 스위칭 소자(Q)와 이에 연결되어 있는 제1 액정 축전기(CLCa) 및 유지 축전기(CST), 제1 액정 축전기(CLCa)에 연결되어 있는 결합 축전기(CCP) 및 이에 연결되어 있는 제2 액정 축전기(CLCb)를 포함한다. 유지 축전기(CST)는 필요에 따라 생략할 수 있다.
제1 및 제2 액정 축전기(CLCa, CLCb)는 각각 하부 표시판(100)의 제1 및 제2 부화소 전극(190a, 190b)과 상부 표시판(200)의 공통 전극(270)을 두 단자로 하며 두 전극(190a/190b, 270) 사이의 액정층(3)은 유전체로서 기능한다. 제1 부화소 전극(190a)은 스위칭 소자(Q)에 연결되며 제1 및 제2 부화소 전극(190a, 190b) 사이에는 결합 축전기(CCP)가 형성되어 있다.
제1 부화소 전극(190a)은 스위칭 소자(Q)를 통하여 데이터 전압을 직접 인가 받으나 제2 부화소 전극(190b)은 결합 축전기(CCP)를 통하여 제1 부화소 전극(190a)과 용량성으로 결합되어 이로부터 전압을 인가 받는다. 이러한 본 실시예의 액정 표시 장치에서 제2 부화소 전극(190b)의 전압은 제1 부화소 전극(190a)의 전압에 비하여 절대값이 항상 낮게 된다. 즉, 공통 전극(270) 전압에 대한 제1 부화소 전극(190a)의 전압을 Va라 하고, 제2 부화소 전극(190b)의 전압을 Vb라 하면, 전압 분배 법칙에 의하여,
Vb＝Va×[CCP／(CCP＋CLCb)]
이고, CCP／(CCP＋CLCb)는 항상 1보다 작으므로 Vb는 Va에 비하여 항상 작다.
이와 같이, 한 화소 내에 두 부화소 전극(190a, 190b)을 구비하고, 부화소 전극(190a, 190b) 사이에 결합 축전기(CCP)를 둠으로써 이들에 서로 다른 전압을 충전시킬 수 있다. 따라서 결합 용량(CCP) 등을 조정하여 두 부화소 전극(190a, 190b)에 의한 측면 감마 곡선을 정면 감마 곡선에 가깝게 되도록 할 수 있으며, 이에 따라 측면 시인성을 향상시킬 수 있다.
한편 도 10에 도시한 바와 같이, 앞선 실시예에서와 마찬가지로, 본 실시예에 따른 액정 표시 장치에서도 화소(PX)의 스위칭 소자(Q)의 위치는 매 화소행마다 바뀐다. 즉, 인접한 화소행에서, 스위칭 소자(Q)는 서로 다른 쪽 데이터선에 번갈아 연결되어 있다. 도 10에 도시한 네 개의 화소행 중에서 가장 위쪽 화소행과 세 번째 화소행의 스위칭 소자(Q)는 왼쪽 데이터선에 연결되어 있고, 반대로 두 번째 화소행과 네 번째 화소행의 스위칭 소자(Q)는 오른쪽 데이터선에 연결되어 있다. 이에 따라 구동부 반전은 열반전이나 겉보기 반전은 1×1 점반전이 된다. 따라서 세로줄 플리커를 없앨 수 있으며, 또한 화소의 충전율을 높일 수 있다.
그러면 이러한 액정 표시 장치의 예에 대하여 도 11 내지 도 13을 참고로 하여 상세하게 설명한다.
도 11은 본 발명의 다른 실시예에 따른 액정 표시 장치의 배치도이고, 도 12는 도 11의 액정 표시 장치를 XII-XII' 선을 따라 잘라 도시한 단면도이며, 도 13 은 도 11의 액정 표시 장치의 일부 층을 도시한 배치도이다.
도 11 및 도 12에 도시한 바와 같이, 본 실시예에 따른 액정 표시 장치의 층상 구조는 많은 부분에서 도 4 내지 도 8에 도시한 액정 표시 장치의 층상 구조와 동일하므로 동일한 부분에 대하여는 설명을 생략하고 차이가 나는 부분에 대하여만 설명을 한다.
먼저 박막 트랜지스터 표시판(100)에 대하여 설명하자면, 절연 기판(110) 위에 복수의 게이트 전극(124)을 포함하는 복수의 게이트선(121)과 복수 쌍의 유지 전극선(131p, 131q) 및 복수의 결합 전극(126)이 형성되어 있다.
유지 전극선(131p, 131q)은 주로 가로 방향으로 뻗어 있으며, 유지 전극선(131p, 131q)으로부터 아래위로 뻗어 넓이가 넓은 복수의 유지 전극(133p, 133q)을 각각 포함한다. 유지 전극(133p, 133q)은 각각 위쪽 및 아래쪽으로 돌출한 돌출부를 가지고 있다.
각 결합 전극(126)은 유지 전극선(131p, 131q) 사이에서 일정한 간격을 가지고 떨어져 있으며, 게이트선(121)과도 분리되어 있다. 결합 전극(126)은 대략 직사각형으로 이루어져 있으나 모양이 바뀔 수도 있다.
게이트선(121), 유지 전극선(131p. 131q) 및 결합 전극(126) 위에 게이트 절연막(140), 복수의 반도체(154, 156), 복수의 섬형 저항성 접촉 부재(163, 165)가 차례로 형성되어 있다.
저항성 접촉 부재(163, 165) 및 게이트 절연막(140) 위에는 복수의 데이터선(171) 및 복수의 드레인 전극(175)이 형성되어 있다.
데이터선(171)은 복수의 직선부(172)와 소스 전극을 이루는 복수의 굴곡부(173) 및 넓이가 넓은 끝 부분(179)을 포함한다.
드레인 전극(175)은 유지 전극(133p, 133q) 및 결합 전극(126)과 각각 중첩하는 확장부(177p, 177q, 176)를 포함한다. 또한 드레인 전극(175)은 확장부(177p, 177q)와 확장부(176) 사이에 각각 연결되어 있는 세로부(174p, 174q)를 포함한다. 드레인 전극(175)의 확장부(176)는 개구부(178)를 가지고 있다.
반도체(156)는 유지 전극선(131p, 131q)과 데이터선(171)의 교차점, 그리고 유지 전극(133p, 133q) 및 결합 전극(126)과 드레인 전극(175)의 교차점에 형성되어 있다.
데이터선(171) 및 드레인 전극(175)과 노출된 반도체(154) 부분의 위에 보호막(180)이 형성되어 있으며, 보호막(180)에는 데이터선(171)의 끝 부분(179) 및 드레인 전극(175)의 확장부(177p, 177q)를 각각 드러내는 복수의 접촉 구멍(182, 185p, 185q)이 형성되어 있으며, 보호막(180)과 게이트 절연막(140)에는 게이트선(121)의 끝 부분(129) 및 결합 전극(126)을 각각 드러내는 복수의 접촉 구멍(181, 186)이 형성되어 있다.
보호막(180) 위에는 제1 및 제2 부화소 전극(190a, 190b)을 포함하는 복수의 화소 전극(190)과 차폐 전극(88) 및 복수의 접촉 보조 부재(81, 82)가 형성되어 있다.
제1 부화소 전극(190a)은 결합 전극(126)을 기준으로 화소의 상반부 및 하반부에 각각 위치하며 서로 대칭이고 분리되어 있는 사다리꼴부(190p, 190q)를 포함 한다. 제1 부화소 전극(190a)은 사다리꼴부(190p, 190q)가 각각 접촉 구멍(185p, 185q)을 통하여 드레인 전극(175)의 확장부(177p, 177q)와 물리적·전기적으로 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 제1 부화소 전극(190a)은 공통 전극(270)과 함께 전기장을 생성하고, 앞서 설명한 것처럼, 두 전극(190a, 270)은 제1 액정 축전기(CLCa)를 이룬다.
결합 축전기(CCP)는 드레인 전극(175)의 확장부(176)와 결합 전극(126)이 중첩하여 이루어지며, 드레인 전극(175)으로부터의 데이터 전압보다 낮은 전압을 결합 전극(126)에 전달한다.
제2 부화소 전극(190b)은 접촉 구멍(186)을 통하여 결합 전극(126)과 물리적·전기적으로 연결되어 결합 전극(126)으로부터 데이터 전압보다 낮은 전압을 인가 받는다. 이러한 전압이 인가된 제2 부화소 전극(190b)은 공통 전극(270)과 함께 전기장을 생성하고, 앞서 설명한 것처럼, 두 전극(190b, 270)은 제2 액정 축전기(CLCb)를 이룬다.
하나의 화소 전극(190)을 이루는 한 쌍의 제1 및 제2 부화소 전극(190a, 190b)은 간극(gap)(94p, 94q)을 사이에 두고 서로 마주보고 있으며, 그 바깥 경계는 대략 사각형 형태이다. 제1 부화소 전극(190a)의 사다리꼴부(190p, 190q)는 오른쪽 변이 왼쪽 변보다 길며, 각각 게이트선(121)과 대략 45°를 이루는 빗변을 가진다. 제2 부화소 전극(190b)은 회전한 등변 사다리꼴로서, 왼쪽 변이 오른쪽 변보다 길며, 제1 부화소 전극(190a)의 빗변과 마주보는 한 쌍의 위쪽 및 아래쪽 빗 변을 가진다. 제1 부화소 전극(190a)과 제2 부화소 전극(190b) 사이의 간극(94p, 94q)은 대략 균일한 너비를 가진다. 이하에서는 설명의 편의를 위하여 간극(94p, 94q)도 절개부라고 표현한다.
화소 전극(190)은 중앙 절개부(92, 93), 하부 절개부(94p, 95p) 및 상부 절개부(94q, 95q)를 가지며, 화소 전극(190)은 이들 절개부(92-95q)에 의하여 복수의 영역으로 분할된다. 절개부(92-95q)는 결합 전극(126)에 대하여 거의 반전 대칭을 이루고 있다.
하부 및 상부 절개부(94p, 94q)는 대략 화소 전극(190)의 왼쪽 변에서부터 오른쪽 변으로 비스듬하게 뻗어 있으며, 또한 하부 및 상부 절개부(95p, 95q)는 각각 대략 화소 전극(190)의 아랫변 및 윗변에서부터 오른쪽 변으로 비스듬하게 뻗어 있다. 이들 하부 절개부(94p, 95p) 및 상부 절개부(94q, 94q)는 결합 전극(126)으로 나뉘는 화소 전극(190)의 하반부와 상반부에 각각 위치하고 있으며, 게이트선(121)에 대하여 약 45도의 각도를 이루며 서로 수직하게 뻗어 있다.
중앙 절개부(92)는 제2 부화소 전극(190b)의 왼쪽 변에 입구를 가지고 있으며, 입구로부터 결합 전극(126)을 따라 뻗은 가로부를 가진다. 절개부(92)의 입구는 게이트선(121)에 대하여 약 45도의 각도를 이루는 한 쌍의 빗변을 가지고 있다. 중앙 절개부(93)는 대략 제2 부화소 전극(190b)의 오른쪽 변에서부터 가로로 뻗은 중앙 가로부, 그리고 이 중앙 가로부의 끝에서 중앙 가로부와 빗각을 이루며 화소 전극(190)의 왼쪽 변을 향하여 뻗은 한 쌍의 사선부를 포함한다.
화소 전극(190), 차폐 전극(88), 접촉 보조 부재(81, 82) 및 보호막(180) 위 에는 배향막(11)이 도포되어 있다.
다음으로 공통 전극 표시판(200)에 대하여 설명하자면, 차광 부재(220), 복수의 색필터(230), 덮개막(250), 복수의 절개부(73, 74p, 74q, 75p, 75q, 76p, 76q)를 가지는 공통 전극(270), 그리고 배향막(21)이 절연 기판(210) 위에 형성되어 있다.
공통 전극(270)의 절개부(73-76q)는 화소 전극(190)의 하반부와 상반부에 걸쳐 있는 중앙 절개부(73)와 하반부에 위치하는 절개부(74p, 75p, 76p) 및 상반부에 위치하는 절개부(74q, 75q, 76q)를 포함한다.
앞서 설명한 도 4 내지 도 8의 액정 표시 장치에 대한 많은 특징들이 도 11 및 도 12의 액정 표시 장치에도 적용될 수 있다.
한편 도 13에는 도 11에 도시한 화소 4개를 포함하는 박막 트랜지스터 표시판(100)을 개략적으로 도시하였으며, 본 발명의 특징을 좀더 명확하게 하기 위하여 화소 전극을 제외하고 게이트 금속층과 데이터 금속층 등을 도시하였다.
도 13에 도시한 바와 같이, 예를 들어, i번째 화소행의 경우, 박막 트랜지스터는 화소의 왼쪽에 위치한다. 데이터선(171)의 굴곡부(173)의 입구는 오른쪽을 향하고 있으며, 드레인 전극(175)은 이로부터 출발하여 가로 및 세로 방향으로 뻗으며 확장부(177p, 177q, 176)를 가진다. 또한 드레인 전극(175)은 확장부(177p)에서 아래쪽으로 연결되어 있는 세로부로부터 인접한 데이터선(171)의 굴곡부(173)까지 뻗어 있는 연장부(175r)를 가진다.
이와 반대로, (i+1)번째 화소행의 경우, 박막 트랜지스터는 화소의 오른쪽에 위치한다. 데이터선(171)의 굴곡부(173)의 입구는 왼쪽을 향하고 있다. 그러나, i번째 화소행의 경우와 유사하게, 드레인 전극(175)은 확장부(177p)에서 아래쪽으로 연결되어 있는 세로부로부터 인접한 데이터선(171)의 굴곡부(173)까지 뻗어 있는 연장부(175r)를 가진다.
한편 데이터 금속층 위에 형성되는 화소 전극은 각 화소마다 동일한 절개부를 갖는다.
이와 같이 박막 트랜지스터(Q) 및 드레인 전극(175)을 형성함으로써 박막 트랜지스터(Q)의 위치가 화소행마다 바뀌더라도 화소의 영역(domain)의 형태 및 면적을 화소마다 실질적으로 동일하게 할 수 있다. 따라서 복수의 영역을 가지는 PVA 모드에 본 발명에 따른 반전 구동 방식을 적용할 수 있다. 이에 따라 광시야각을 확보할 수 있으며, 측면 시인성을 향상시킬 수 있다.
그러면 본 발명의 다른 실시예에 따른 액정 표시 장치에 대하여 도 14a 내지 도 16을 참고로 하여 상세하게 설명한다. 본 실시예에서도 앞선 실시예에서와 동일한 부분에 대하여는 상세한 설명을 생략한다.
도 14a 내지 도 14c는 본 발명의 다른 실시예에 따른 액정 표시 장치의 블록도이고, 도 15는 본 발명의 다른 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이며, 도 16은 본 발명의 다른 실시예에 따른 액정 표시 장치에서 스위칭 소자의 배열 및 화소의 극성을 도시한 개략도이다.
도 14a 내지 도 14c에 도시한 바와 같이, 본 발명의 다른 실시예에 따른 액정 표시 장치는 액정 표시판 조립체(300)와 이에 연결된 한 쌍 또는 하나의 게이트 구동부(400a, 400b, 400) 및 데이터 구동부(500), 데이터 구동부(500)에 연결된 계조 전압 생성부(800), 그리고 이들을 제어하는 신호 제어부(600)를 포함한다.
액정 표시판 조립체(300)는 등가 회로로 볼 때 복수의 표시 신호선(G1a-Gnb, D1-Dm)과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(PX)를 포함한다.
표시 신호선(G1a-Gnb, D1-Dm)은 게이트 신호를 전달하는 복수의 게이트선(G1a-Gnb)과 데이터 신호를 전달하는 데이터선(D1-Dm)을 포함한다. 게이트선(G1a-Gnb)은 대략 행 방향으로 뻗어 있으며 서로가 거의 평행하고 데이터선(D1-Dm)은 대략 열 방향으로 뻗어 있으며 서로가 거의 평행하다.
도 15에는 표시 신호선(Gia, Gib, Dj)과 한 화소(PX)의 등가 회로가 나타나 있는데, 표시 신호선은 게이트선(Gia, Gib)과 거의 나란하게 뻗은 유지 전극선(SL)을 더 포함한다.
각 화소(PX)는 한 쌍의 부화소(PXa, PXb)를 포함하며, 각 부화소(PXa/PXb)는 게이트선(Gia/Gib) 및 데이터선(Dj)에 연결되어 있는 스위칭 소자(Qa/Qb)와 이에 연결된 액정 축전기(CLCa/CLCb), 그리고 스위칭 소자(Qa/Qb) 및 유지 전극선(SL)에 연결되어 있는 유지 축전기(CSTa/CSTb)를 포함한다. 유지 축전기(CSTa, CSTb)는 필요에 따라 생략할 수 있으며 이 경우에는 유지 전극선(SL) 또한 필요 없다.
각 부화소(PXa, PXb)는 도 2에 도시한 한 화소와 실질적으로 동일하므로 이에 대한 상세한 설명은 생략한다.
한편 도 16에 도시한 바와 같이, 본 실시예에 따른 액정 표시 장치는 화소(PX)의 스위칭 소자(Qa, Qb)의 위치는 매 화소행마다 바뀐다. 즉, 인접한 화소행에서, 스위칭 소자(Qa, Qb)는 서로 다른 쪽 데이터선에 번갈아 연결되어 있다. 도 16에 도시한 네 개의 화소행 중에서 가장 위쪽 화소행과 세 번째 화소행의 스위칭 소자(Qa, Qb)는 왼쪽 데이터선에 연결되어 있고, 반대로 두 번째 화소행과 네 번째 화소행의 스위칭 소자(Qa, Qb)는 오른쪽 데이터선에 연결되어 있다. 이에 따라 구동부 반전은 열반전이나 겉보기 반전은 1×1 점반전이 된다. 따라서 세로줄 플리커를 없앨 수 있으며, 또한 화소의 충전율을 높일 수 있다.
다시 도 14a 내지 도 14c를 참고하면, 게이트 구동부(400a, 400b, 400)는 게이트선(G1a-Gnb)에 연결되어 외부로부터의 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 게이트선(G1a-Gnb)에 인가한다. 도 14a에는 한 쌍의 게이트 구동부(400a, 400b)가 각각 액정 표시판 조립체(300)의 좌우에 위치하며 홀수 번째 및 짝수 번째 게이트선(G1a-Gnb)에 각각 연결되며, 도 14b 및 도 14c에 도시한 하나의 게이트 구동부(400)는 액정 표시판 조립체(300)의 한 쪽에 위치하며 모든 게이트선(G1a-Gnb)에 연결되어 있는데, 도 14c의 경우 게이트 구동부(400) 내에 두 개의 구동 회로(401, 402)가 내장되어 있어 각각 홀수 번째 및 짝수 번째 게이트선(G1a-Gnb)에 연결된다.
계조 전압 생성부(800)는 화소의 투과율과 관련된 두 개의 계조 전압 집합(또는 기준 계조 전압 집합)을 생성한다. 두 개의 계조 전압 집합은 하나의 화소를 이루는 두 부화소에 독립적으로 제공될 것으로서, 각 계조 전압 집합은 공통 전압(Vcom)에 대하여 양의 값을 가지는 것과 음의 값을 가지는 것을 포함한다. 그러나 두 개의 (기준) 계조 전압 집합 대신 하나의 (기준) 계조 전압 집합만을 생성할 수도 있다.
데이터 구동부(500)는 액정 표시판 조립체(300)의 데이터선(D1-Dm)에 연결되어 계조 전압 생성부(800)로부터의 두 개의 계조 전압 집합 중 하나를 선택하고 선택된 계조 전압 집합에 속하는 하나의 계조 전압을 데이터 전압으로서 화소에 인가한다. 그러나 계조 전압 생성부(800)가 모든 계조에 대한 전압을 모두 제공하는 것이 아니라 기준 계조 전압만을 제공하는 경우에, 데이터 구동부(500)는 기준 계조 전압을 분압하여 전체 계조에 대한 계조 전압을 생성하고 이 중에서 데이터 전압을 선택한다.
그러면 본 실시예에 따른 액정 표시 장치의 표시 동작에 대하여 상세하게 설명한다.
신호 제어부(600)는 외부로부터 입력 영상 신호(R, G, B) 및 입력 제어 신호를 제공받고, 게이트 제어 신호(CONT1) 및 데이터 제어 신호(CONT2)와 처리된 영상 데이터(DAT) 등을 생성한 후 게이트 구동부(400) 및 데이터 구동부(600)에 각각 내 보낸다.
신호 제어부(600)로부터의 데이터 제어 신호(CONT2)에 따라, 데이터 구동부(500)는 한 묶음의 부화소(PXa, PXb)에 대한 영상 데이터(DAT)를 수신하고, 계조 전압 생성부(800)로부터의 두 개의 계조 전압 집합 중 한 집합을 선택하고, 선택한 계조 전압 집합 중에서 각 영상 데이터(DAT)에 대응하는 계조 전압을 선택함으로써 영상 데이터(DAT)를 해당 데이터 전압으로 변환한 후, 이를 해당 데이터선(D1-Dm)에 인가한다.
이와는 달리 데이터 구동부(500)가 아니라 별개로 구비된 외부의 선택 회로(도시하지 않음)에서 두 개의 계조 전압 집합 중 어느 하나를 선택하여 데이터 구동부(500)로 전달하거나, 계조 전압 생성부(800)는 값이 변화하는 기준 전압을 제공하고 데이터 구동부(500)는 이를 분압하여 스스로 계조 전압을 만들어 낼 수도 있다.
게이트 구동부(400)는 신호 제어부(600)로부터의 게이트 제어 신호(CONT1)에 따라 게이트 온 전압(Von)을 게이트선(G1a-Gnb)에 인가하여 이 게이트선(G1a-Gnb)에 연결된 스위칭 소자(Qa, Qb)를 턴 온시키며, 이에 따라 데이터선(D1-Dm)에 인가된 데이터 전압이 턴 온된 스위칭 소자(Qa, Qb)를 통하여 해당 부화소(PXa, PXb)에 인가된다.
앞서 설명한 두 개의 계조 전압 집합은 서로 다른 감마 곡선을 표시하며 이들이 한 화소(PX)의 두 부화소(PXa, PXb)에 인가되므로 한 화소(PX)의 감마 곡선은 이들을 합성한 곡선이 된다. 두 계조 전압 집합을 결정할 때에는 합성 감마 곡선이 정면에서의 기준 감마 곡선에 가깝게 되도록 하는데, 예를 들면 정면에서의 합성 감마 곡선은 가장 적합하도록 정해진 정면에서의 기준 감마 곡선과 일치하도록 하고 측면에서의 합성 감마 곡선은 정면에서의 기준 감마 곡선과 가장 가깝게 되도록 한다. 이와 같이 함으로써 측면 시인성이 더욱 향상될 수 있다.
1/2 수평 주기(또는 "1/2 H")를 단위로 하여 데이터 구동부(500)와 게이트 구동부(400)는 동일한 동작을 반복한다. 이러한 방식으로, 한 프레임 동안 모든 게이트선(G1a-Gnb)에 대하여 차례로 게이트 온 전압(Von)을 인가하여 모든 화소에 데이터 전압을 인가한다. 한 프레임이 끝나면 다음 프레임이 시작되고 각 화소에 인가되는 데이터 전압의 극성이 이전 프레임에서의 극성과 반대가 되도록 데이터 구동부(500)에 인가되는 반전 신호(RVS)의 상태가 제어된다. 또한 앞에서 설명한 바와 같이 한 프레임 내에서도 인접한 데이터선(D1-Dm)을 타고 내려가는 데이터 전압의 극성을 반전시키며 이에 따라 구동부 반전은 열반전이나 겉보기 반전은 1×1 점반전이 된다.
그러면 이러한 액정 표시 장치의 예에 대하여 도 17 내지 도 19를 참고로 하여 상세하게 설명한다.
도 17은 본 발명의 다른 실시예에 따른 액정 표시 장치의 배치도이고, 도 18은 도 17의 액정 표시 장치를 XVIII-XVIII' 선을 따라 잘라 도시한 단면도이며, 도 19는 도 17의 액정 표시 장치의 일부 층을 도시한 배치도이다.
도 17 내지 도 19에 도시한 바와 같이, 본 실시예에 따른 액정 표시 장치의 층상 구조는 많은 부분에서 도 11 내지 도 13에 도시한 액정 표시 장치의 층상 구조와 동일하므로 동일한 부분에 대하여는 설명을 생략하고 차이가 나는 부분에 대하여만 설명을 한다.
먼저 박막 트랜지스터 표시판(100)에 대하여 설명하자면, 절연 기판(110) 위에 복수의 게이트선(121a, 121b)과 복수의 유지 전극(133)을 포함하는 복수의 유지 전극선(131)이 형성되어 있다.
제1 및 제2 게이트선(121a, 121b)은 각각 위쪽 및 아래쪽에 배치되어 있으며, 아래 및 위로 돌출한 복수의 제1 및 제2 게이트 전극(124a, 124b)과 다른 층 또는 외부 구동 회로와의 연결을 위하여 면적이 넓은 끝 부분(129a, 129b)을 포함한다.
게이트선(121a, 121b) 및 유지 전극선(131) 위에는 게이트 절연막(140), 복수의 섬형 반도체(154a, 154b, 156) 및 복수의 섬형 저항성 접촉 부재(163a, 163b, 165a, 165b)가 차례로 형성되어 있다.
저항성 접촉 부재(163a, 163b, 165a, 165b) 및 게이트 절연막(140) 위에는 복수의 데이터선(171) 및 복수 쌍의 제1 및 제2 드레인 전극(175a, 175b)이 형성되어 있다.
데이터선(171)은 복수 쌍의 제1 및 제2 직선부(172p, 172q)와 복수 쌍의 제1 및 제2 굴곡부(173a, 173b) 및 폭이 확장되어 있는 끝 부분(179)을 포함한다.
제1 및 제2 직선부(172p, 172q)는 일직선상에서 교대로 배치되어 있고, 제2 직선부(172q)는 제1 직선부(172p)보다 길이가 길며 유지 전극선(131)과 교차한다. 제1 및 제2 직선부(172p, 172q) 사이에는 제1 및 제2 굴곡부(173a, 173b)가 교대로 연결되어 있으며, 제1 및 제2 굴곡부(173a, 173b)는 각각 반도체(154a, 154b) 위에 위치한다.
제1 및 제2 드레인 전극(175a, 175b)은 각각 반도체(154a, 154b) 위에 위치한 막대형 끝 부분에서 출발하며 유지 전극(133)과 중첩하는 면적이 넓은 확장부(177a, 177b)를 가진다. 소스 전극을 이루는 제1 및 제2 굴곡부(173a, 173b)는 각각 제1 및 제2 드레인 전극(175a, 175b)의 막대형 끝 부분을 감싸고 있다. 제1/제2 게이트 전극(124a/124b), 제1/제2 소스 전극(173a/173b) 및 제1/제2 드레인 전극(175a/175b)은 반도체(154a/154b)와 함께 제1/제2 박막 트랜지스터(Qa/Qb)를 이루며, 박막 트랜지스터(Qa/Qb)의 채널은 제1/제2 소스 전극(173a/173b)과 제1/제2 드레인 전극(175a/175b) 사이의 반도체(154a/154b)에 형성된다.
데이터선(171) 및 드레인 전극(175a, 175b)과 노출된 반도체(154a, 154b) 위에는 보호막(180)이 형성되어 있다. 보호막(180)에는 데이터선(171)의 끝 부분(179) 및 드레인 전극(175a, 175b)의 확장부(177a, 177b)를 각각 드러내는 복수의 접촉 구멍(182, 185a, 185b)이 형성되어 있으며, 보호막(180)과 게이트 절연막(140)에는 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181)이 형성되어 있다.
보호막(180) 위에는 제1 및 제2 부화소 전극(190a, 190b)을 포함하는 복수의 화소 전극(190)과 차폐 전극(88) 및 복수의 접촉 보조 부재(81, 82)가 형성되어 있 다.
제1/제2 부화소 전극(190a/190b)은 접촉 구멍(185a/185b)을 통하여 제1/제2 드레인 전극(175a/175b)과 물리적·전기적으로 연결되어 제1/제2 드레인 전극(175a/175b)으로부터 데이터 전압을 인가 받는다. 한 쌍의 부화소 전극(190a, 190b)에는 하나의 입력 영상 신호에 대하여 미리 설정되어 있는 서로 다른 데이터 전압이 인가되는데, 그 크기는 부화소 전극(190a, 190b)의 크기 및 모양에 따라 설정될 수 있다. 또한 부화소 전극(190a, 190b)의 면적은 서로 다를 수 있다. 한 예로 제2 부화소 전극(190b)은 제1 부화소 전극(190a)에 비하여 높은 전압을 인가 받으며, 제1 부화소 전극(190a)보다 면적이 작다.
각 화소 전극(190)은 오른쪽 모퉁이에서 모따기되어 있으며, 모따기된 빗변은 게이트선(121a, 121b)에 대하여 약 45도의 각도를 이룬다.
하나의 화소 전극(190)을 이루는 한 쌍의 제1 및 제2 부화소 전극(190a, 190b)은 간극(gap)(94)을 사이에 두고 서로 맞물려 있으며, 화소 전극(190)의 바깥 경계는 대략 사각형 형태이다. 제2 부화소 전극(190b)은 대략 회전한 등변 사다리꼴로서 밑변이 사다리꼴로 움푹 파여 있으며 대부분이 제1 부화소 전극(190a)으로 둘러싸여 있다. 제1 부화소 전극(190a)은 왼쪽 변에서 서로 연결되어 있는 상부, 하부 및 중앙 사다리꼴부로 이루어져 있다. 제1 부화소 전극(190a)은 상부 사다리꼴부의 윗변 및 하부 사다리꼴부의 아랫변에서 오른쪽 변을 향하여 뻗은 절개부(95a, 95b, 95c)를 가지고 있다. 절개부(95a, 95b) 사이로 게이트선(121a)이 지나간다. 제1 부화소 전극(190a)의 중앙 사다리꼴부는 제2 부화소 전극(190b)의 움푹 파여 있는 밑변에 끼워 있다. 제1 부화소 전극(190a)은 유지 전극선(131)을 따라 뻗은 절개부(92)를 가지며, 절개부(92)는 제1 부화소 전극(190a)의 왼쪽 변에 입구를 가지고 있으며, 입구로부터 가로 방향으로 뻗은 가로부를 가진다. 절개부(92)의 입구는 유지 전극선(131)에 대하여 약 45도의 각도를 이루는 한 쌍의 빗변을 가지고 있다. 제1 부화소 전극(190a)과 제2 부화소 전극(190b) 사이의 간극(94)은 대략 균일한 너비를 가지며 게이트선(121a, 121b)과 약 45도를 이루는 두 쌍의 상부 및 하부 사선부와 실질적으로 균일한 너비를 가지는 세 개의 세로부를 포함한다. 이하에서는 설명의 편의를 위하여 간극(94)도 절개부라고 표현한다.
화소 전극(190)은 절개부(92, 94, 95a, 95b)를 가지며, 화소 전극(190)은 이들 절개부(92, 94, 95a, 95b)에 의하여 복수의 영역으로 분할된다. 절개부(92, 94, 95a, 95b)는 대략 화소 전극(190)의 왼쪽 변에서부터 오른쪽 변으로 비스듬하게 뻗어 있으며, 유지 전극선(131)에 대하여 거의 반전 대칭(inversion symmetry)을 이루고 있다. 이들은 게이트선(121a, 121b)에 대하여 약 45도의 각도를 이루며 서로 수직하게 뻗어 있다.
화소 전극(190), 차폐 전극(88), 접촉 보조 부재(81, 82) 및 보호막(180) 위에는 배향막(11)이 도포되어 있다.
다음으로 공통 전극 표시판(200)에 대하여 설명하면, 차광 부재(220), 복수의 색필터(230), 덮개막(250), 복수의 절개부(73, 74, 75a, 75b, 76a, 76b)를 가지는 공통 전극(270), 그리고 배향막(21)이 절연 기판(210) 위에 형성되어 있다.
공통 전극(270)의 절개부(73-76b)는 화소 전극(190)의 하반부와 상반부에 걸 쳐 있는 중앙 절개부(73, 74)와 상반부에 위치하는 절개부(75a, 76a) 및 하반부에 위치하는 절개부(75b, 76b)를 포함한다.
앞서 설명한 도 11 및 도 12의 액정 표시 장치에 대한 많은 특징들이 도 17 및 도 18의 액정 표시 장치에도 적용될 수 있다.
한편 도 19에는 도 17에 도시한 화소 4개를 포함하는 박막 트랜지스터 표시판(100)을 개략적으로 도시하였으며, 본 발명의 특징을 좀더 명확하게 하기 위하여 화소 전극을 제외하고 게이트 금속층과 데이터 금속층 등을 도시하였다.
도 19에 도시한 바와 같이, i번째 화소행의 경우, 박막 트랜지스터(Qa, Qb)는 화소의 왼쪽에 위치한다. 데이터선(171)의 굴곡부(173a, 173b)의 입구는 오른쪽을 향하고 있으며, 드레인 전극(175a, 175b)은 이로부터 출발하여 가로 및 세로 방향으로 뻗으며 확장부(177a, 177b)를 각각 가진다. 또한 드레인 전극(175a, 175b)은 각각 확장부(177a, 177b)에 연결되어 있는 세로부로부터 인접한 데이터선(171)의 굴곡부(173a, 173b)까지 뻗어 있는 연장부(175p, 175q)를 가진다.
이와 반대로, (i+1)번째 화소행의 경우, 박막 트랜지스터(Qa, Qb)는 화소의 오른쪽에 위치한다. 데이터선(171)의 굴곡부(173a, 173b)의 입구는 왼쪽을 향하고 있다. 그러나, i번째 화소행의 경우와 유사하게, 드레인 전극(175a, 175b)은 각각 확장부(177a, 177b)에 연결되어 있는 세로부로부터 인접한 데이터선(171)의 굴곡부(173a, 173b)까지 뻗어 있는 연장부(175p, 175q)를 가진다.
이와 같이 본 발명에 의하면 박막 트랜지스터를 화소의 오른쪽 및 왼쪽에 교 대로 배치함으로써 구동부 반전은 열반전이나 겉보기 반전은 점반전으로 만들 수 있고, 이에 따라 세로줄 플리커를 없애면서도 화소의 충전율을 높일 수 있다.
또한 데이터선 선상에 소스 전극을 구비하고 드레인 전극을 인접한 화소의 소스 전극까지 연장함으로써 박막 트랜지스터가 화소의 오른쪽 및 왼쪽에 교대로 배치되더라도 화소의 동일성을 유지할 수 있으며, 본 발명에 따른 반전 구동 방식을 PVA 모드에 적용할 수 있으며, 이에 따라 광시야각을 확보할 수 있다.
그리고 하나의 화소를 한 쌍의 부화소로 분할하여 서로 다른 데이터 전압을 인가함으로써 측면 시인성도 향상시킬 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (26)

  1. 복수의 직선부 및 상기 직선부 사이에 연결되어 있는 복수의 굴곡부를 포함하는 복수의 데이터선,
    상기 데이터선과 교차하는 복수의 게이트선,
    상기 데이터선 및 상기 게이트선에 연결되어 있는 박막 트랜지스터,
    상기 박막 트랜지스터에 연결되어 있는 화소 전극, 그리고
    상기 화소 전극에 연결되어 있는 드레인 전극
    을 포함하며,
    상기 직선부 및 상기 굴곡부는 실질적으로 동일선 상에 있고,
    상기 굴곡부는 상기 직선부의 서로 나란한 두 변의 연장선을 기준으로 평면상 제1측 방향으로 돌출된 제1돌출부 및 상기 직선부의 상기 두 변의 연장선을 기준으로 상기 제1측 방향의 반대 방향인 평면상 제2측 방향으로 돌출된 제2돌출부를 포함하고,
    상기 드레인 전극과 상기 굴곡부 사이에 형성되는 상기 박막 트랜지스터의 채널부는 상기 데이터선의 직선부의 상기 두 변의 연장선상에 있는
    액정 표시 장치.
  2. 삭제
  3. 제1항에서,
    상기 굴곡부는 상기 박막 트랜지스터의 소스 전극을 이루는 액정 표시 장치.
  4. 제3항에서,
    상기 굴곡부는 상기 드레인 전극의 일단을 감싸는 액정 표시 장치.
  5. 제4항에서,
    상기 드레인 전극은 각 화소에서 실질적으로 동일한 위치를 차지하거나 대칭으로 배치되어 있는 액정 표시 장치.
  6. 제1항에서,
    상기 굴곡부는 U자 형태로 이루어져 있는 액정 표시 장치.
  7. 제1항에서,
    상기 굴곡부는 화소행마다 반대 방향으로 열려있는 입구를 가지는 액정 표시 장치.
  8. 제1항에서,
    상기 데이터선의 직선부를 덮고 있으며 상기 데이터선의 굴곡부와 적어도 일부분이 중첩하는 차폐 전극을 더 포함하는 액정 표시 장치.
  9. 제1항에서,
    서로 다른 화소행의 상기 박막 트랜지스터는 서로 다른 쪽 데이터선에 연결되어 있는 액정 표시 장치.
  10. 제1항에서,
    상기 박막 트랜지스터는 화소행마다 교대로 서로 다른 쪽 데이터선에 연결되어 있는 액정 표시 장치.
  11. 제10항에서,
    이웃한 데이터선을 따라 흐르는 데이터 전압의 극성은 서로 반대인 액정 표시 장치.
  12. 제11항에서,
    한 프레임 동안 각 데이터선을 따라 흐르는 데이터 전압의 극성은 일정한 액정 표시 장치.
  13. 제1항에서,
    상기 화소 전극은 적어도 하나의 절개부를 가지는 액정 표시 장치.
  14. 제1항에서,
    상기 박막 트랜지스터는 상기 화소 전극과 연결되어 있는 드레인 전극을 포함하고,
    상기 화소 전극은 상기 드레인 전극에 연결되어 있는 제1 부화소 전극 및 상기 제1 부화소 전극과 용량성으로 결합되어 있는 제2 부화소 전극을 포함하는
    액정 표시 장치.
  15. 제14항에서,
    상기 제1 부화소 전극에 충전되는 전압은 상기 제2 부화소 전극에 충전되는 전압보다 큰 액정 표시 장치.
  16. 복수의 제1 직선부, 상기 제1 직선부와 교대로 배치되어 있는 복수의 제2 직선부, 그리고 상기 제1 및 제2 직선부 사이에 교대로 연결되어 있는 제1 및 제2 굴곡부를 포함하는 복수의 데이터선,
    상기 데이터선과 교차하는 복수 쌍의 제1 및 제2 게이트선,
    상기 데이터선과 상기 제1 및 제2 게이트선에 각각 연결되어 있는 복수 쌍의 제1 및 제2 박막 트랜지스터, 그리고
    상기 제1 및 제2 박막 트랜지스터에 각각 연결되어 있는 제1 및 제2 부화소 전극을 포함하는 복수의 화소 전극
    을 포함하고,
    상기 제1 굴곡부는 상기 제1 직선부의 서로 나란한 두 변의 연장선을 기준으로 평면상 제1측 방향으로 돌출된 제1돌출부 및 상기 직선부의 상기 두 변의 연장선을 기준으로 상기 제1측 방향의 반대 방향인 제2측 방향으로 돌출된 제2돌출부를 포함하는
    액정 표시 장치.
  17. 제16항에서,
    상기 제1 및 제2 부화소 전극에 각각 인가되는 제1 및 제2 데이터 전압의 크기는 서로 다르며 하나의 영상 정보로부터 얻어진 액정 표시 장치.
  18. 제16항에서,
    상기 제1 및 제2 직선부와 상기 제1 및 제2 굴곡부는 실질적으로 동일 선상 에 있는 액정 표시 장치.
  19. 제18항에서,
    상기 제1 및 제2 박막 트랜지스터의 채널부는 상기 데이터선의 제1 및 제2 직선부의 연장선상에 있는 액정 표시 장치.
  20. 제18항에서,
    상기 제1 및 제2 부화소 전극에 각각 연결되어 있는 제1 및 제2 드레인 전극을 더 포함하며, 상기 제1 및 제2 굴곡부는 각각 상기 제1 및 제2 드레인 전극의 일단을 감싸는 액정 표시 장치.
  21. 제20항에서,
    상기 제1 및 제2 드레인 전극은 각 화소에서 실질적으로 동일한 위치를 차지하거나 대칭으로 배치되어 있는 액정 표시 장치.
  22. 제18항에서,
    상기 제1 및 제2 박막 트랜지스터는 화소행마다 교대로 서로 다른 쪽 데이터선에 연결되어 있는 액정 표시 장치.
  23. 제22항에서,
    이웃한 데이터선을 따라 흐르는 데이터 전압의 극성은 서로 반대인 액정 표시 장치.
  24. 제23항에서,
    한 프레임 동안 각 데이터선을 따라 흐르는 데이터 전압의 극성은 일정한 액정 표시 장치.
  25. 제1항에서,
    상기 드레인 전극은
    상기 굴곡부에 의해 둘러싸인 가로부,
    상기 데이터선에 평행하게 뻗는 세로부, 그리고
    상기 가로부 및 상기 세로부의 접점에서 상기 데이터선과 이웃하는 데이터선을 향해 뻗는 연장부
    를 포함하는 액정 표시 장치.
  26. 제16항에서,
    상기 제1 및 제2 부화소 전극에 각각 연결되어 있는 제1 및 제2 드레인 전극을 더 포함하고,
    상기 제1 및 제2 드레인 전극은 각각
    상기 제1 및 제2 굴곡부 각각에 의해 둘러싸인 가로부,
    상기 데이터선에 평행하게 뻗는 세로부, 그리고
    상기 가로부 및 상기 세로부의 접점에서 상기 데이터선과 이웃하는 데이터선을 향해 뻗는 연장부
    를 포함하는 액정 표시 장치.
KR1020050019611A 2005-03-09 2005-03-09 액정 표시 장치 Expired - Fee Related KR101315381B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050019611A KR101315381B1 (ko) 2005-03-09 2005-03-09 액정 표시 장치
US11/370,561 US7796223B2 (en) 2005-03-09 2006-03-06 Liquid crystal display apparatus having data lines with curved portions and method
CN2009101262208A CN101533194B (zh) 2005-03-09 2006-03-09 液晶显示装置和方法
CN2006100916511A CN1866117B (zh) 2005-03-09 2006-03-09 液晶显示装置和方法
US14/509,699 USRE46497E1 (en) 2005-03-09 2014-10-08 Liquid crystal display apparatus having data lines with curved portions and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050019611A KR101315381B1 (ko) 2005-03-09 2005-03-09 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20060098979A KR20060098979A (ko) 2006-09-19
KR101315381B1 true KR101315381B1 (ko) 2013-10-07

Family

ID=37425172

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050019611A Expired - Fee Related KR101315381B1 (ko) 2005-03-09 2005-03-09 액정 표시 장치

Country Status (2)

Country Link
KR (1) KR101315381B1 (ko)
CN (2) CN101533194B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101337257B1 (ko) * 2007-04-12 2013-12-05 삼성디스플레이 주식회사 표시 장치용 박막 트랜지스터 표시판
TWI358051B (en) 2007-04-25 2012-02-11 Novatek Microelectronics Corp Lcd and display method thereof
KR101392887B1 (ko) * 2007-08-01 2014-05-09 삼성디스플레이 주식회사 표시 장치
CN101510395B (zh) * 2008-02-14 2013-07-24 联咏科技股份有限公司 子像素重新排列的液晶显示器
WO2011058885A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the same
CN101937660B (zh) 2010-08-17 2014-02-26 深圳市华星光电技术有限公司 液晶显示器及其像素显示结构
CN102231025A (zh) * 2011-08-04 2011-11-02 南京中电熊猫液晶显示科技有限公司 多畴垂直配向型液晶显示面板及其像素结构
CN104076565A (zh) * 2014-06-11 2014-10-01 深圳市华星光电技术有限公司 阵列基板及显示装置
CN106483727B (zh) * 2016-12-28 2019-07-12 深圳市华星光电技术有限公司 液晶面板、阵列基板及其具有平衡畴面积的像素结构
CN115343871B (zh) * 2019-11-27 2025-03-18 上海天马微电子有限公司 显示面板和显示装置
CN110850647B (zh) * 2019-11-29 2022-07-22 厦门天马微电子有限公司 显示面板和显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030090601A1 (en) 2001-10-25 2003-05-15 Lg.Philips Lcd Co., Ltd. Array panel for liquid crystal display device and method of manufacturing the same
US20040080679A1 (en) 2002-10-24 2004-04-29 Song Hong Sung Liquid crystal display and fabricating method thereof
KR20040105934A (ko) * 2003-06-10 2004-12-17 삼성전자주식회사 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4211250B2 (ja) * 2000-10-12 2009-01-21 セイコーエプソン株式会社 トランジスタ及びそれを備える表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030090601A1 (en) 2001-10-25 2003-05-15 Lg.Philips Lcd Co., Ltd. Array panel for liquid crystal display device and method of manufacturing the same
US20040080679A1 (en) 2002-10-24 2004-04-29 Song Hong Sung Liquid crystal display and fabricating method thereof
KR20040036260A (ko) * 2002-10-24 2004-04-30 엘지.필립스 엘시디 주식회사 액정표시장치
KR20040105934A (ko) * 2003-06-10 2004-12-17 삼성전자주식회사 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판

Also Published As

Publication number Publication date
CN101533194A (zh) 2009-09-16
KR20060098979A (ko) 2006-09-19
CN1866117A (zh) 2006-11-22
CN1866117B (zh) 2010-09-08
CN101533194B (zh) 2011-08-31

Similar Documents

Publication Publication Date Title
KR101188601B1 (ko) 액정 표시 장치
KR101133761B1 (ko) 액정 표시 장치
USRE46497E1 (en) Liquid crystal display apparatus having data lines with curved portions and method
KR101160831B1 (ko) 액정 표시 장치
KR101240642B1 (ko) 액정 표시 장치
KR20060112043A (ko) 액정 표시 장치
KR20070051037A (ko) 액정 표시 장치
KR101197044B1 (ko) 액정 표시 장치
KR20060047024A (ko) 표시 장치 및 그 구동 방법
US20100208157A1 (en) Liquid crystal display and manufacturing method thereof
KR101315381B1 (ko) 액정 표시 장치
JP5143362B2 (ja) 液晶表示装置
KR20070051045A (ko) 액정 표시 장치
KR101230301B1 (ko) 액정 표시 장치 및 그 구동 방법
KR20070063172A (ko) 액정 표시 장치 및 그 제조 방법
KR20060122118A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR101230312B1 (ko) 액정 표시 장치
KR101197047B1 (ko) 박막 트랜지스터 표시판 및 액정 표시 장치
KR20060090159A (ko) 액정 표시 장치
KR20060082318A (ko) 액정 표시 장치
KR101071259B1 (ko) 표시 장치 및 그 구동 방법
KR20070051036A (ko) 액정 표시 장치
KR20060082139A (ko) 액정 표시 장치
KR20070003317A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR20060082098A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

N231 Notification of change of applicant
PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20161001

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20161001

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000