KR100855845B1 - Method for Forming Fine Patterns of Semiconductor Devices - Google Patents

Method for Forming Fine Patterns of Semiconductor Devices Download PDF

Info

Publication number
KR100855845B1
KR100855845B1 KR1020070064135A KR20070064135A KR100855845B1 KR 100855845 B1 KR100855845 B1 KR 100855845B1 KR 1020070064135 A KR1020070064135 A KR 1020070064135A KR 20070064135 A KR20070064135 A KR 20070064135A KR 100855845 B1 KR100855845 B1 KR 100855845B1
Authority
KR
South Korea
Prior art keywords
layer
photoresist pattern
forming
silicon
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020070064135A
Other languages
Korean (ko)
Other versions
KR20080024053A (en
Inventor
정재창
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to US11/772,016 priority Critical patent/US7959818B2/en
Priority to TW096125546A priority patent/TWI353627B/en
Priority to CN2007101301542A priority patent/CN101145515B/en
Priority to DE102007033866A priority patent/DE102007033866A1/en
Priority to JP2007213653A priority patent/JP2008072101A/en
Publication of KR20080024053A publication Critical patent/KR20080024053A/en
Application granted granted Critical
Publication of KR100855845B1 publication Critical patent/KR100855845B1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/20—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
    • H10P76/204—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials of organic photoresist masks
    • H10P76/2041—Photolithographic processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
    • H10P76/408—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes
    • H10P76/4085—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes characterised by the processes involved to create the masks

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Materials For Photolithography (AREA)

Abstract

본 발명은 반도체 소자의 미세패턴 형성방법에 관한 것으로, 피식각층이 형성된 반도체 기판상에 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴 측벽에 실리콘 함유 폴리머를 이용한 가교 결합층을 형성한 다음, 상기 포토레지스트 패턴을 제거하여 가교 결합층으로 이루어진 미세패턴을 형성하고, 이를 식각 마스크로 이용하여 피식각층을 패터닝함으로써, 최소 선폭을 가지는 패턴을 형성할 수 있는 방법에 관한 것이다.The present invention relates to a method for forming a micropattern of a semiconductor device, comprising forming a photoresist pattern on a semiconductor substrate on which an etched layer is formed, and forming a crosslinking layer using a silicon-containing polymer on the sidewalls of the photoresist pattern, and then The present invention relates to a method of forming a pattern having a minimum line width by removing a resist pattern to form a fine pattern formed of a crosslinking layer, and patterning an etched layer using the same as an etching mask.

Description

반도체 소자의 미세패턴 형성방법{Method for Forming Fine Patterns of Semiconductor Devices}Method for Forming Fine Patterns of Semiconductor Devices

도 1a 내지 도 1f는 본 발명에 따른 반도체 소자의 미세패턴 형성방법을 도시한 공정 단면도이다.1A to 1F are cross-sectional views illustrating a method of forming a fine pattern of a semiconductor device according to the present invention.

< 도면의 주요부분에 대한 부호의 부호 설명 ><Explanation of Codes for Major Parts of Drawings>

11: 반도체기판 13: 피식각층11: semiconductor substrate 13: etching layer

13-1: 피식각층 패턴 15: 포토레지스트 패턴13-1: Etched Layer Pattern 15: Photoresist Pattern

17: 실리콘 함유 폴리머층 19: 가교 결합 층17: silicon-containing polymer layer 19: crosslinking layer

본 발명은 리소그라피 공정에 의해 얻어지는 최소 피치 크기 (pitch size)보다 더 작은 피치 크기를 가지는 패턴을 형성할 수 있는 미세패턴 형성 방법에 관한 것이다.The present invention relates to a method for forming a micropattern capable of forming a pattern having a pitch size smaller than the minimum pitch size obtained by a lithography process.

오늘날 컴퓨터와 같은 정보 매체의 보급에 따라 반도체 장치도 비약적으로 발전하고 있다. 반도체 장치는 고속으로 동작하는 동시에 대용량의 저장 능력을 가져야 한다. 이러한 요구에 부응하기 위하여, 제조 원자는 낮으면서 집적도, 신뢰도 및 데이터를 액세스(access)하는 전기적 특성은 향상된 반도체 소자를 제조하기 위한 공정 설비나 공정 기술의 개발이 절실히 요구된다.BACKGROUND With the spread of information media such as computers, semiconductor devices are also rapidly developing. The semiconductor device must operate at high speed and have a large storage capacity. In order to meet these demands, there is an urgent need for development of process equipment or process technology for manufacturing semiconductor devices with low manufacturing atoms and improved integration, reliability, and electrical characteristics of accessing data.

특히 소자의 집적도를 향상시키기 위하여 더욱 미세한 패턴을 형성할 수 있는 포토리소그라피 기술이 계속 개발되고 있다. 포토리소그라피 기술은 ArF(193nm) 또는 VUV(157nm)와 같은 단파장의 화학증폭형의 원자외선(Deep Ultra Violet; DUV) 광원을 적용하는 노광 기술과, 상기 노광원에 적합한 포토레지스트 물질을 포함하는 기술을 말한다.In particular, photolithography technology that can form a finer pattern in order to improve the integration of the device continues to be developed. Photolithography is an exposure technique that employs a short wavelength chemically amplified deep ultraviolet (DUV) light source, such as ArF (193 nm) or VUV (157 nm), and a technique comprising a photoresist material suitable for the exposure source. Say

한편, 반도체 소자의 처리 속도는 패턴의 선폭 크기에 따라, 그 성능이 결정된다. 예를 들면, 패턴 선폭 크기가 작을수록 처리 속도가 빨라지며, 소자 성능이 향상된다. 따라서 반도체 고집적도에 따른 소자 크기 축소 시에 패턴 선폭의 임계 치수(critical dimension)를 제어하는 것이 중요한 문제로 대두되었다. On the other hand, the processing speed of the semiconductor element is determined according to the line width size of the pattern. For example, the smaller the pattern line width, the faster the processing speed and the higher the device performance. Therefore, controlling the critical dimension of the pattern line width has emerged as an important problem when reducing the device size due to semiconductor high integration.

현재까지 알려진 반도체 소자의 미세패턴 형성방법은 다음과 같다.The micropattern forming method of a semiconductor device known to date is as follows.

먼저, 반도체 기판상에 피식각층을 형성하고 그 상부에 리소그라피 공정을 이용하여 포토레지스트 패턴을 형성한다. 이때, 포토레지스트 패턴의 형성공정은 상기 피식각층 상부에 포토레지스트를 도포하고 노광마스크를 이용한 노광 및 현상 공정으로 형성한 것이다. 이어서, 상기 포토레지스트 패턴을 식각 마스크로 상기 피식각층을 패터닝하여 미세 피식각층 패턴을 형성한다. First, an etched layer is formed on a semiconductor substrate, and a photoresist pattern is formed thereon by using a lithography process. In this case, the process of forming the photoresist pattern is formed by applying a photoresist on the etched layer and an exposure and development process using an exposure mask. Subsequently, the etched layer is patterned using the photoresist pattern as an etch mask to form a fine etched layer pattern.

하지만, 현재 패턴 선폭 크기를 축소하는 방법은 리소그라피 장비의 해상도 한계에 의해 어려움에 봉착했다. However, the current method of reducing the pattern line size has been difficult due to the resolution limitation of lithography equipment.

본 발명은 리소그라피 한계 이상의 피치를 갖는 미세패턴을 형성하기 위하여, 포토레지스트 패턴 측벽에 실리콘 함유 폴리머층을 형성한 다음, 포토레지스트 패턴을 제거하여 실리콘 함유 폴리머층으로 형성된 미세패턴을 형성하고, 상기 미세패턴을 이용하여 피식각층을 식각하는 반도체 소자의 미세패턴 형성방법을 제공하는데 그 목적이 있다. In order to form a micropattern having a pitch above a lithography limit, a silicon-containing polymer layer is formed on a sidewall of a photoresist pattern, and then a photoresist pattern is removed to form a micropattern formed of a silicon-containing polymer layer. An object of the present invention is to provide a method of forming a fine pattern of a semiconductor device by etching a layer to be etched using a pattern.

상기 목적을 달성하기 위하여, 본 발명에서는 In order to achieve the above object, in the present invention

피식각층이 형성된 반도체 기판상에 포토레지스트 패턴을 형성하는 단계;Forming a photoresist pattern on the semiconductor substrate on which the etched layer is formed;

상기 포토레지스트 패턴 측벽에 가교 결합층을 형성하는 단계;Forming a crosslinking layer on sidewalls of the photoresist pattern;

상기 포토레지스트 패턴을 제거하여 가교 결합층으로 이루어진 미세패턴을 형성하는 단계; 및Removing the photoresist pattern to form a micro pattern formed of a crosslinking layer; And

상기 미세 패턴을 식각 마스크로 이용하여 피식각층을 패터닝하는 단계를 포함하는 반도체 소자의 미세패턴 형성방법을 제공한다.It provides a method of forming a fine pattern of a semiconductor device comprising the step of patterning the etched layer using the fine pattern as an etching mask.

이때, 상기 가교 결합층 형성 단계는 At this time, the cross-linking layer forming step

실리콘 함유 폴리머 및 유기 용매를 포함하는 폴리머 조성물을 제공하는 단계;Providing a polymer composition comprising a silicone containing polymer and an organic solvent;

상기 포토레지스트 패턴 상에 상기 폴리머 조성물을 도포하여 실리콘 함유 폴리머층을 형성하는 단계; Applying the polymer composition on the photoresist pattern to form a silicon-containing polymer layer;

상기 실리콘 함유 폴리머층을 노광 및 베이크하여 포토레지스트 패턴과 실리콘 함유 폴리머층 계면에 가교 결합층을 형성하는 단계;Exposing and baking the silicon-containing polymer layer to form a crosslinking layer at an interface between the photoresist pattern and the silicon-containing polymer layer;

상기 포토레지스트 패턴과 가교 결합을 형성하지 않은 실리콘 함유 폴리머층을 제거하는 단계; 및Removing the silicon-containing polymer layer that does not form a crosslink with the photoresist pattern; And

상기 가교 결합층을 에치백 식각하여, 포토레지스트 패턴 상부를 노출하는 단계를 포함한다.Etching the crosslinking layer to expose the upper portion of the photoresist pattern.

상기 본 발명의 방법에서 사용되는 상기 실리콘 함유 폴리머층은 가교 결합이 가능한 에폭시 작용기를 가지는 폴리머로 이루어진다. 즉, 상기 노광 공정에 의해 포토레지스트 패턴으로부터 발생한 산이 실리콘 함유 폴리머층으로 침투하여, 폴리머의 에폭시기 결합을 분리시킨다. 베이크 공정 시에 그 분리된 에폭시기 말단부와 포토레지스트 패턴 내부 물질 간에 가교 결합층이 형성된다. 후속 현상 공정 시에 포토레지스트 패턴과 가교 결합이 형성되지 않은 실리콘 함유 폴리머층을 제거하여, 포토레지스트 패턴 주변에만 가교 결합층을 남긴다. The silicon-containing polymer layer used in the method of the present invention consists of a polymer having an epoxy functional group capable of crosslinking. That is, the acid generated from the photoresist pattern by the exposure process penetrates into the silicon-containing polymer layer to separate the epoxy group bond of the polymer. In the baking process, a crosslinking layer is formed between the separated epoxy group end portion and the photoresist pattern inner material. In the subsequent development process, the silicon-containing polymer layer in which no crosslinks are formed with the photoresist pattern is removed, leaving the crosslinking layer only around the photoresist pattern.

또한, 본 발명에서는 In the present invention,

피식각층이 형성된 반도체 기판상에 하드마스크막을 형성하는 단계;Forming a hard mask film on the semiconductor substrate on which the etched layer is formed;

상기 하드마스크막 상부에 제1 포토레지스트 패턴을 형성하는 단계;Forming a first photoresist pattern on the hard mask layer;

상기 제1 포토레지스트 패턴 측벽에 제1 가교 결합층을 형성하는 단계;Forming a first crosslinking layer on sidewalls of the first photoresist pattern;

상기 제1 포토레지스트 패턴을 제거하여 제1 가교 결합층으로 이루어진 제1 미세패턴을 형성하는 단계; Removing the first photoresist pattern to form a first micropattern formed of a first crosslinking layer;

상기 제1 미세 패턴을 식각 마스크로 이용하여 상기 하드마스크막을 패터닝하는 단계;Patterning the hard mask layer using the first fine pattern as an etching mask;

상기 하드마스크 패턴 사이에 제2 포토레지스트 패턴을 형성하는 단계;Forming a second photoresist pattern between the hard mask patterns;

상기 제2 포토레지스트 패턴 측벽에 제2 가교 결합층을 형성하는 단계;Forming a second crosslinking layer on sidewalls of the second photoresist pattern;

상기 제2 포토레지스트 패턴을 제거하여 제2 가교 결합층으로 이루어진 제2 미세패턴을 형성하는 단계; 및Removing the second photoresist pattern to form a second fine pattern formed of a second crosslinking layer; And

상기 하드마스크 패턴 및 제2 미세 패턴을 식각 마스크로 피식각층을 패터닝하는 단계를 포함하는 반도체 소자의 미세패턴 형성방법을 제공한다.It provides a method of forming a fine pattern of a semiconductor device comprising the step of patterning the etched layer using the hard mask pattern and the second fine pattern as an etching mask.

이때, 상기 하드마스크막으로 상기 가교 결합층과 식각 선택비가 유사한 식각 선택비를 가지는 비정질 탄소층을 사용할 수 있다.In this case, an amorphous carbon layer having an etching selectivity similar to that of the crosslinking layer and an etching selectivity may be used as the hard mask layer.

이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 1a 내지 도 1f 는 본 발명에 따라 형성된 반도체 소자의 미세패턴 형성방법을 도시한 것이다.1A to 1F illustrate a method of forming a fine pattern of a semiconductor device formed according to the present invention.

도 1a를 참조하면, 소정의 하부구조물이 구비된 반도체기판(11) 상에 피식각층(13)을 형성한다. 이때, 상기 피식각층(13)은 워드라인, 비트라인 또는 금속배선 중에서 적어도 한 가지 물질로 형성한 것이다.Referring to FIG. 1A, an etching target layer 13 is formed on a semiconductor substrate 11 having a predetermined substructure. In this case, the etched layer 13 is formed of at least one material among word lines, bit lines, and metal lines.

그 다음, 피식각층(13) 상부에 포토레지스트(미도시)를 도포하고 이를 노광 및 현상하여 W1의 선폭을 가지는 포토레지스트 패턴(15)을 형성한다. Next, a photoresist (not shown) is coated on the etched layer 13 and exposed and developed to form a photoresist pattern 15 having a line width of W1.

이때, 상기 포토레지스트는 화학증폭형 포토레지스트 중합체, 광산발생제 및 유기용매를 포함하는 것으로, 이때 상기 화학증폭형 포토레지스트 중합체는 US 6,051,678 (2000. 4. 18), US 6,132,926 (2000. 10. 17), US 6,143,463 (2000. 11. 7), US 6,150,069 (2000. 11. 21), US 6,180,316 B1 (2001. 1. 30), US 6,225,020 B1 (2001. 5. 1), US 6,235,448 B1 (2001. 5. 22) 및 US 6,235,447 B1 (2001. 5. 22)등에 개시된 것을 포함하는데, 구체적으로 기판 접착성과 가교 결합 효과를 향상시키기 위하여 하이드록시기를 가지는 단량체를 함유하는 폴리(1-사이클로헥센-1-터셔리부틸 카르복실레이트/말레익 안하이드라이드/2-사이클로헥센-1-올); 폴리(1-사이클로헥센-1-터셔리부틸 카르복실레이트/말레익 안하이드라이드/3-사이클로헥센-1-메탄올); 폴리(1-사이클로헥센-1-터셔리부틸 카르복실레이트/말레익 안하이드라이드/3-사이클로헥센-1,1-디메탄올); 폴리(3-사이클로헥센-1-터셔리부틸 카르복실레이트/말레익 안하이드라이드/2-사이클로헥센-1-올); 폴리(3-사이클로헥센-1-터셔리부틸 카르복실레이트/말레익 안하이드라이드/3-사이클로헥센-1-메탄올); 폴리(3-사이클로헥센-1-에톡시프로필 카르복실레이트/말레익 안하이드라이드/3-사이클로헥센-1-메탄올); 폴리(3-사이클로헥센-1-터셔리부틸 카르복실레이트/말레익 안하이드라이드/3-사이클로헥센-1,1-디메탄올); 폴리(3-(5-바이사이클로[2.2.1]-헵텐-2-일)-1,1,1-(트리플루오로메틸)프로판-2-올/말레익 안하이드라이드/2-메틸-2-아다만틸 메타크릴레이트/2-하이드록시에틸 메타크릴레이트); 폴리(3-(5-바이사이클로[2.2.1]-헵텐-2-일)-1,1,1-(트리플루오로메틸)프로판-2-올/말레익 안하이드라이드/2-메틸-2-아다만틸 메타크릴레이트/2-하이드록시에틸 메타크릴레이트/노르보닐렌); 폴리(3-(5-바이사이클로[2.2.1]-헵텐-2-일)-1,1,1-(트리플루오로메틸)프로판-2-올/말레익 안하이드라이드/t-부틸 메타크릴레이트/2-하이드록시에틸 메타크릴레이트); 폴리(t-부틸 바이사이클로[2.2.1]헵트-5-엔-2-카르복실레이트 / 2-히드록시에틸 바이사이클로[2.2.1]헵트-5-엔-2-카르복실레이트 / 바이사이클로[2.2.1]헵트-5-엔-2-카르복실산 / 말레익안하이드라이드/2-히드록시에틸 바이사이클 로[2.2.1]헵트-5-엔-2-카르복실레이트) 및 폴리(t-부틸 바이사이클로[2.2.1]헵트-5-엔-2-카르복실레이트 / 2-히드록시에틸 바이사이클로[2.2.1]헵트-5-엔-2-카르복실레이트 / 바이사이클로[2.2.1]헵트-5-엔-2-카르복실산 / 말레익안하이드라이드/2-히드록시에틸 바이사이클로[2.2.2]옥트-5-엔-2-카르복실레이트)로부터 선택된 하나 이상의 중합반복단위로 포함하는 중합체를 이용한다.At this time, the photoresist comprises a chemically amplified photoresist polymer, a photoacid generator and an organic solvent, wherein the chemically amplified photoresist polymer is US 6,051,678 (April 18, 2000), US 6,132,926 (2000. 10. 17), US 6,143,463 (Nov. 7, 2000), US 6,150,069 (Nov. 21, 2000), US 6,180,316 B1 (January 30, 2001), US 6,225,020 B1 (January 1, 2001), US 6,235,448 B1 (2001 5. 22) and US Pat. No. 6,235,447 B1 (May 22, 2001) and the like, specifically poly (1-cyclohexene-1 containing a monomer having a hydroxy group to improve substrate adhesion and crosslinking effect. Tertiarybutyl carboxylate / maleic anhydride / 2-cyclohexen-1-ol); Poly (1-cyclohexene-1-tertiarybutyl carboxylate / maleic anhydride / 3-cyclohexene-1-methanol); Poly (1-cyclohexene-1-tertiarybutyl carboxylate / maleic anhydride / 3-cyclohexene-1,1-dimethanol); Poly (3-cyclohexene-1-tertiarybutyl carboxylate / maleic anhydride / 2-cyclohexen-1-ol); Poly (3-cyclohexene-1-tertiarybutyl carboxylate / maleic anhydride / 3-cyclohexene-1-methanol); Poly (3-cyclohexene-1-ethoxypropyl carboxylate / maleic anhydride / 3-cyclohexene-1-methanol); Poly (3-cyclohexene-1-tertiarybutyl carboxylate / maleic anhydride / 3-cyclohexene-1,1-dimethanol); Poly (3- (5-bicyclo [2.2.1] -hepten-2-yl) -1,1,1- (trifluoromethyl) propan-2-ol / maleic anhydride / 2-methyl- 2-adamantyl methacrylate / 2-hydroxyethyl methacrylate); Poly (3- (5-bicyclo [2.2.1] -hepten-2-yl) -1,1,1- (trifluoromethyl) propan-2-ol / maleic anhydride / 2-methyl- 2-adamantyl methacrylate / 2-hydroxyethyl methacrylate / norbornylene); Poly (3- (5-bicyclo [2.2.1] -hepten-2-yl) -1,1,1- (trifluoromethyl) propan-2-ol / maleic anhydride / t-butyl meta Acrylate / 2-hydroxyethyl methacrylate); Poly (t-butyl bicyclo [2.2.1] hept-5-ene-2-carboxylate / 2-hydroxyethyl bicyclo [2.2.1] hept-5-ene-2-carboxylate / bicyclo [2.2.1] hept-5-ene-2-carboxylic acid / maleic hydride / 2-hydroxyethyl bicyclo [2.2.1] hept-5-ene-2-carboxylate) and poly ( t-butyl bicyclo [2.2.1] hept-5-ene-2-carboxylate / 2-hydroxyethyl bicyclo [2.2.1] hept-5-ene-2-carboxylate / bicyclo [2.2 .1] one or more polymerization repeats selected from hept-5-ene-2-carboxylic acid / maleanhydride / 2-hydroxyethyl bicyclo [2.2.2] oct-5-ene-2-carboxylate) The polymer included as a unit is used.

상기 광산발생제는 빛에 의해 산을 발생할 수 있는 화합물이면 무엇이든 사용가능하며, 프탈이미도트리플루오로 메탄설포네이트, 디니트로벤질토실레이트, n-데실디설폰, 나프틸이미도트리플루오로메탄설포네이트, 디페닐요도염 헥사플루오로포스페이트, 디페닐요도염 헥사플루오로 아르세네이트, 디페닐요도염 헥사플루오로 안티모네이트, 디페닐파라메톡시페닐 설포늄트리플레이트, 디페닐파라톨루에닐 설포늄트리플레이트, 디페닐파라이소부틸페닐 설포늄트리플레이트, 트리페닐 헥사플루오로 아르세네이트, 트리페닐 헥사플루오로 안티모네이트, 트리페닐설포늄 트리플레이트 또는 디부틸나프틸설포늄 트리플레이트 등을 들 수 있다. The photoacid generator may be used as long as the compound can generate an acid by light, phthalimidotrifluoro methanesulfonate, dinitrobenzyltosylate, n-decyldisulfone, naphthylimidotrifluoromethanesulfo Nitrate, diphenyl iodo salt hexafluorophosphate, diphenyl iodo salt hexafluoro arsenate, diphenyl iodo salt hexafluoro antimonate, diphenyl paramethoxyphenyl sulfonium triplate, diphenyl paratoluenyl sulfonium tri Plates, diphenylparaisobutylphenyl sulfonium triflate, triphenyl hexafluoro arsenate, triphenyl hexafluoro antimonate, triphenylsulfonium triflate or dibutylnaphthylsulfonium triflate and the like. .

상기 광산발생제는 포토레지스트 수지에 대해 0.1 내지 10 중량부의 비율로 사용되는 것이 바람직하다. 광산발생제가 0.1중량부 이하의 양으로 사용될 때에는 포토레지스트의 광에 대한 민감도가 취약하게 되고, 10중량부 이상 사용될 때에는 광산발생제가 원자외선을 많이 흡수하고 산이 다량 발생하여 단면이 좋지 않은 패턴을 얻게 된다.The photoacid generator is preferably used in a ratio of 0.1 to 10 parts by weight based on the photoresist resin. When the photoacid generator is used in an amount of 0.1 parts by weight or less, the sensitivity of the photoresist to light is weak. When the photoacid generator is used in an amount of 10 parts by weight or more, the photoacid generator absorbs a lot of ultraviolet rays and a large amount of acid is generated to obtain a pattern having a bad cross section. do.

상기 유기용매는 디에틸렌글리콜디에틸에테르 (diethylene glycol diethyl ether), 메틸 3-메톡시프로피오네이트, 에틸 3-에톡시프로피오네이트, 프로필렌글 리콜 메틸에테르아세테이트, 사이클로헥사논 또는 2-헵타논 등을 단독으로 또는 혼합하여 사용할 수 있다. 상기 유기용매는 원하는 두께의 포토레지스트막을 얻기 위하여 포토레지스트 수지에 대해 100 내지 2000 중량부 비율로 사용된다.The organic solvent is diethylene glycol diethyl ether, methyl 3-methoxy propionate, ethyl 3-ethoxypropionate, propylene glycol methyl ether acetate, cyclohexanone or 2-heptanone Or the like can be used alone or in combination. The organic solvent is used in an amount of 100 to 2000 parts by weight based on the photoresist resin in order to obtain a photoresist film having a desired thickness.

도 1b를 참조하면, 포토레지스트 패턴(15)을 포함한 상기 구조물 상부에 실리콘 함유 폴리머층(17)을 형성한다. Referring to FIG. 1B, a silicon-containing polymer layer 17 is formed on the structure including the photoresist pattern 15.

이때, 실리콘 함유 폴리머층(17)은 폴리머 총 중량에 대하여 실리콘 분자가 10∼40중량%로 함유되어 있으며, 가교 결합이 가능한 작용기인 에폭시를 함유한 물질을 이용하여 형성한다. 이때, 상기 실리콘 분자 함유량이 폴리머 총 중량에 대하여 10중량% 이하로 함유되는 경우, 포토레지스트 상부가 수평으로 노출되도록 실리콘 함유 폴리머(17)를 제거하는 전면 식각 공정 시에 실리콘 함유 폴리머(17)층 상부에 다수의 기공이 유발된다. 상기 실리콘 분자 함유량이 폴리머 총 중량에 대하여 40중량% 이상 함유되는 경우에는 포토레지스트 패턴 상에 실리콘 함유 폴리머(17)층을 균일하게 도포하기 어렵다. In this case, the silicon-containing polymer layer 17 contains 10 to 40% by weight of silicon molecules based on the total weight of the polymer, and is formed using a material containing epoxy, which is a functional group capable of crosslinking. At this time, when the silicon molecular content is contained in less than 10% by weight relative to the total weight of the polymer, the silicon-containing polymer (17) layer during the entire etching process to remove the silicon-containing polymer (17) so that the upper portion of the photoresist exposed horizontally A large number of pores are caused at the top. When the silicon molecule content is 40% by weight or more based on the total weight of the polymer, it is difficult to uniformly apply the silicon-containing polymer 17 layer on the photoresist pattern.

상기 실리콘 함유 폴리머층은 실리콘 함유 폴리머층은 폴리실록산(polysiloxane) 화합물, 폴리실세스퀴옥산(polysilsesquioxane)계 화합물 또는 이들의 혼합물을 카본수 7∼10의 알칸 용매, 카본수 5∼10의 알코올 및 이들의 혼합 용매에 용해시켜 폴리머 조성물을 얻은 다음, 상기 폴리머 조성물을 스핀 코팅하고, 베이크하여 형성한다.The silicon-containing polymer layer is a silicon-containing polymer layer is a polysiloxane compound, a polysilsesquioxane-based compound or a mixture thereof alkane solvent of 7 to 10 carbon atoms, alcohol of 5 to 10 carbon and It was dissolved in a mixed solvent of to obtain a polymer composition, and then spin-coated and baked to form the polymer composition.

이때, 상기 카본수 7∼10의 알칸 용매는 헵탄, 옥탄, 노난, 데칸 및 이들의 혼합물로 이루어진 군으로부터 선택된 용매를 들 수 있으며, 상기 카본수 5∼10의 알코올은 펜탄올, 헵탄올, 옥탄올, 노난올, 데칸올 및 이들의 혼합물로 이루어진 군으로부터 선택된 용매를 들 수 있다. In this case, the alkane solvent having 7 to 10 carbon atoms may be a solvent selected from the group consisting of heptane, octane, nonane, decane, and mixtures thereof, and the alcohol having 5 to 10 carbon atoms may be pentanol, heptanol, or octane. Solvents selected from the group consisting of ol, nonanol, decanol and mixtures thereof.

상기 형성된 결과물을 노광하고, 베이크하여 포토레지스트 패턴과 실리콘 함유 폴리머층 계면에 가교 결합층(19)을 형성한다. The resulting product is exposed and baked to form a crosslinking layer 19 at the interface between the photoresist pattern and the silicon-containing polymer layer.

이때, 상기 노광 공정은 10∼100 mj/㎠ 의 노광에너지, 구체적으로 40∼60 mj/㎠ 의 에너지로 수행된다. In this case, the exposure process is performed with an exposure energy of 10 to 100 mj / cm 2, specifically, 40 to 60 mj / cm 2.

상기 노광 공정에 의해 포토레지스트 패턴(15)으로부터 발생한 산이 실리콘 함유 폴리머(17)층 내부로 침투하여 애폭시기 결합을 분리하고, 베이크 공정 시에 분리된 에폭시기의 말단기와 포토레지스트 중합체 내에 함유된 히드록시기 간에 가교 결합이 형성된다. The acid generated from the photoresist pattern 15 by the exposure process penetrates into the silicon-containing polymer 17 layer to separate the epoxy group bond, and the terminal group of the epoxy group separated in the baking process and the hydroxyl group contained in the photoresist polymer. Crosslinks are formed in the liver.

이때, 상기 가교 결합층(19) 두께는 상기 베이크 조건에 따라 조절할 수 있다. 예를 들면, 베이크 공정을 130∼200℃의 온도에서 실시하는 경우, 포토레지스트 패턴(15) 측벽에 포토레지스트 패턴(15) 폭과 동일한 두께의 가교 결합층(19)을 형성할 수 있다. At this time, the thickness of the crosslinking layer 19 may be adjusted according to the baking conditions. For example, when the baking process is performed at a temperature of 130 to 200 ° C., a crosslinking layer 19 having a thickness equal to the width of the photoresist pattern 15 may be formed on the sidewalls of the photoresist pattern 15.

상기 결과물을 현상하여 포토레지스트 패턴과 가교 결합이 형성되지 않은 실리콘 함유 폴리머층(17)을 제거함으로써, 포토레지스트 패턴(15)의 주변에만 가교 결합층(19)을 형성한다 (도 1c 참조).The resultant is developed to remove the silicon-containing polymer layer 17 having no crosslinks formed with the photoresist pattern, thereby forming the crosslinking layer 19 only around the photoresist pattern 15 (see FIG. 1C).

상기 현상 공정은 n-펜탄올 용액에 웨이퍼를 50∼70 초간 침지시켜 수행한다. The developing step is performed by immersing the wafer in n-pentanol solution for 50 to 70 seconds.

도 1d를 참조하면, 상기 결과물을 전면 식각하여 포토레지스트 패턴(15) 상 부가 노출될 때까지 가교 결합층(19)을 제거한다. Referring to FIG. 1D, the cross-linked layer 19 is removed until the entire surface is etched to expose the upper portion of the photoresist pattern 15.

상기 전면 식각 공정은 CF4, CHF3, C2F6, C3F8, C4F8 및 이들의 조합으로 이루어지는 군에서 선택된 불소 함유 가스를 식각 가스로 이용하여 실시한다. The front etching process is performed using a fluorine-containing gas selected from the group consisting of CF 4 , CHF 3 , C 2 F 6 , C 3 F 8 , C 4 F 8, and a combination thereof as an etching gas.

도 1e를 참조하면, 가교 결합층(19)층만 남도록 포토레지스트 패턴(15)을 제거하여, 가교 결합층(19)으로 이루어진 미세패턴을 형성한다. Referring to FIG. 1E, the photoresist pattern 15 is removed so that only the crosslinking layer 19 layer remains, thereby forming a micropattern composed of the crosslinking layer 19.

이때, 포토레지스트 패턴(15)의 제거 공정은 O2 및 N2 플라즈마를 이용한 혼합가스를 이용하여 실시한다. 여기서, 상기 O2 와 N2 혼합가스는 1∼15 : 85∼99, 바람직하게 10:90의 유량 비율(%)로 구성된 것이다. At this time, the step of removing the photoresist pattern 15 is performed using a mixed gas using O 2 and N 2 plasma. Here, the O 2 and N 2 mixed gas is composed of a flow rate ratio (%) of 1 to 15: 85 to 99, preferably 10:90.

본 발명의 방법은 상기 포토레지스트 패턴 제거 단계 후, n-펜탄올 용액에 웨이퍼를 50∼70 초 동안 침지하여 웨이퍼를 세정하는 단계를 더 포함할 수 있다.The method may further include cleaning the wafer by immersing the wafer in n-pentanol solution for 50 to 70 seconds after the photoresist pattern removing step.

도 1f를 참조하면, 상기 미세 패턴을 식각 마스크로 이용하여 하부 피식각층(13)을 패터닝하여, W2의 선폭을 가지는 피식각층 패턴을 얻을 수 있다. (이때, W1>W2) Referring to FIG. 1F, an etching target layer pattern having a line width of W2 may be obtained by patterning the lower etching layer 13 using the fine pattern as an etching mask. (At this time, W1> W2)

또한, 본 발명의 다른 실시예에 따른 반도체 소자의 미세패턴 형성방법은, In addition, the method of forming a fine pattern of a semiconductor device according to another embodiment of the present invention,

상기 피식각층(13) 상부에 비정질 탄소층을 이용한 하드마스크막을 형성한 다음, 상기 도 1a 내지 도 1f의 공정을 적어도 2회 이상 반복 수행하여 실시할 수 있다.After forming a hard mask layer using an amorphous carbon layer on the etched layer 13, the process of FIGS. 1A to 1F may be repeatedly performed at least two times.

즉, 상기 피식각층(13) 상부에 하드마스크막으로 가교 결합층과 비정질 탄소층(미도시) 및 제1 포토레지스트 패턴(미도시)을 형성한다. 이때, 상기 비정질 탄 소층은 상기 가교 결합층과 식각 선택비가 유사하다. 상기 제1 포토레지스트 패턴 측벽에 제1 가교 결합층을 형성하고, 상기 제1 포토레지스트 패턴을 제거하여 가교 결합층으로 이루어진 제1 미세 패턴을 형성한 다음, 상기 제1 미세 패턴을 식각 마스크로 상기 비정질 탄소층을 패터닝한다.That is, a cross-linking layer, an amorphous carbon layer (not shown), and a first photoresist pattern (not shown) are formed on the etched layer 13 as a hard mask layer. In this case, the amorphous carbon layer has a similar etching selectivity to the crosslinking layer. A first crosslinking layer is formed on sidewalls of the first photoresist pattern, the first photoresist pattern is removed to form a first micropattern formed of a crosslinking layer, and the first micropattern is etched using the etch mask. The amorphous carbon layer is patterned.

상기 비정질 탄소층 패턴 사이에 제2 포토레지스트 패턴을 형성하고, 제2 포토레지스트 패턴 측벽에 가교 결합층을 다시 형성한다. 상기 제2 포토레지스트 패턴을 제거하여 상기 가교 결합층으로 이루어진 제2 미세 패턴을 형성한다.A second photoresist pattern is formed between the amorphous carbon layer patterns, and a crosslinking layer is formed again on sidewalls of the second photoresist pattern. The second photoresist pattern is removed to form a second fine pattern formed of the crosslinking layer.

상기 제2 미세패턴과 비정질 탄소층 패턴을 식각 마스크로 이용하여 피식각층을 패터닝한다.The etched layer is patterned using the second fine pattern and the amorphous carbon layer pattern as an etching mask.

그 결과, 현재 노광 장비로 얻을 수 있는 한정된 피치 크기 내에 적어도 두 개 이상의 미세한 피식각층 패턴을 형성할 수 있다.As a result, at least two or more fine etched layer patterns can be formed within a limited pitch size that can be obtained with current exposure equipment.

이상에서 설명한 바와 같이 본 발명의 방법에 의해 현재 리소그라피 공정에 의해 얻어지는 최소 피치 크기 (pitch size)보다 더 작은 피치 크기를 가지는 패턴을 형성하여 리소그라피 공정의 한계를 극복할 수 있으므로, 반도체 소자의 고집적화가 가능하다.As described above, the method of the present invention can overcome the limitations of the lithography process by forming a pattern having a pitch size smaller than the minimum pitch size currently obtained by the lithography process, thereby increasing the integration of semiconductor devices. It is possible.

Claims (20)

피식각층이 형성된 반도체 기판상에 포토레지스트 패턴을 형성하는 단계;Forming a photoresist pattern on the semiconductor substrate on which the etched layer is formed; 상기 포토레지스트 패턴 측벽에 가교 결합층을 형성하는 단계;Forming a crosslinking layer on sidewalls of the photoresist pattern; 상기 포토레지스트 패턴을 제거하여 가교 결합층으로 이루어진 미세패턴을 형성하는 단계; 및Removing the photoresist pattern to form a micro pattern formed of a crosslinking layer; And 상기 미세 패턴을 식각 마스크로 이용하여 피식각층을 패터닝하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.And patterning an etched layer using the fine pattern as an etch mask. 제1항에 있어서, The method of claim 1, 상기 피식각층은 워드라인, 비트라인 또는 금속배선인 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법. And the etching layer is a word line, a bit line or a metal wiring. 제1항에 있어서, The method of claim 1, 상기 가교 결합층 형성 단계는 The crosslinking layer forming step 실리콘 함유 폴리머 및 유기 용매를 포함하는 폴리머 조성물을 제공하는 단계;Providing a polymer composition comprising a silicone containing polymer and an organic solvent; 상기 포토레지스트 패턴 상에 상기 폴리머 조성물을 도포하여 실리콘 함유 폴리머층을 형성하는 단계; Applying the polymer composition on the photoresist pattern to form a silicon-containing polymer layer; 상기 실리콘 함유 폴리머층을 노광 및 베이크 하여 포토레지스트 패턴과 실 리콘 함유 폴리머층 계면에 가교 결합층을 형성하는 단계; Exposing and baking the silicon-containing polymer layer to form a crosslinking layer at an interface between the photoresist pattern and the silicon-containing polymer layer; 상기 포토레지스트 패턴과 가교 결합을 형성하지 않은 실리콘 함유 폴리머층을 제거하는 단계; 및Removing the silicon-containing polymer layer that does not form a crosslink with the photoresist pattern; And 상기 가교 결합층을 에치백 식각하여, 포토레지스트 패턴 상부를 노출시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.Etching the cross-linking layer to expose the upper portion of the photoresist pattern. 제3항에 있어서, The method of claim 3, 상기 유기 용매는 카본수 7∼10의 알칸 용매 또는 카본수 5∼10의 알코올인 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.The organic solvent is an alkane solvent having 7 to 10 carbon atoms or an alcohol having 5 to 10 carbon atoms. 제4항에 있어서, The method of claim 4, wherein 상기 알칸 용매는 헵탄, 옥탄, 노난, 데칸 및 이들의 혼합물로 이루어진 군으로부터 선택된 용매인 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.The alkane solvent is a fine pattern forming method of a semiconductor device, characterized in that the solvent selected from the group consisting of heptane, octane, nonane, decane and mixtures thereof. 제4항에 있어서, The method of claim 4, wherein 상기 알코올은 펜탄올, 헵탄올, 옥탄올, 노난올, 데칸올 및 이들의 혼합물로 이루어진 군으로부터 선택된 용매인 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.The alcohol is a fine pattern forming method of a semiconductor device, characterized in that the solvent selected from the group consisting of pentanol, heptanol, octanol, nonanol, decanol and mixtures thereof. 제3항에 있어서, The method of claim 3, 상기 실리콘 함유 폴리머는 실리콘 분자가 폴리머 총 중량에 대하여 10∼40중량%로 함유된 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.The silicon-containing polymer is a method of forming a fine pattern of a semiconductor device, characterized in that the silicon molecules contained 10 to 40% by weight based on the total weight of the polymer. 제3항에 있어서,The method of claim 3, 상기 실리콘 함유 폴리머는 가교 결합이 가능한 작용기를 함유한 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.The silicon-containing polymer comprises a functional group capable of crosslinking. 제8항에 있어서,The method of claim 8, 상기 가교 결합이 가능한 작용기는 에폭시기인 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.The functional group capable of crosslinking is an epoxy group forming method of a semiconductor device. 제3항에 있어서,The method of claim 3, 상기 실리콘 함유 폴리머는 폴리실록산 화합물 또는 폴리실세스퀴옥산계 화합물인 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.Wherein the silicon-containing polymer is a polysiloxane compound or a polysilsesquioxane compound. 제3항에 있어서, The method of claim 3, 상기 베이크 공정은 온도를 조절하여 가교 결합층 두께를 조절하는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.The baking process is a method of forming a fine pattern of a semiconductor device, characterized in that for controlling the thickness of the cross-link layer by controlling the temperature. 제11항에 있어서, The method of claim 11, 상기 베이크 공정은 130∼200℃의 온도에서 실시하는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.The baking process is performed at a temperature of 130 to 200 ℃ fine pattern forming method of a semiconductor device. 제3항에 있어서, The method of claim 3, 상기 가교 결합층에 대한 에치백 공정은 불소를 함유한 식각 가스로 수행되는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.The etch back process for the crosslinking layer is a method of forming a fine pattern of a semiconductor device, characterized in that performed with an etching gas containing fluorine. 제13항에 있어서, The method of claim 13, 상기 불소 함유 식각 가스는 CF4, CHF3, C2F6, C3F8, C4F8 및 이들의 혼합 가스로 이루어진 군으로부터 선택된 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.The fluorine-containing etching gas is CF 4 , CHF 3 , C 2 F 6 , C 3 F 8 , C 4 F 8 And the fine pattern forming method of a semiconductor device, characterized in that selected from the group consisting of these. 제1항에 있어서, The method of claim 1, 상기 포토레지스트 패턴의 제거 공정은 O2:N2가 1∼15:85∼99의 유량 비율(%)로 구성된 혼합 식각 가스로 수행되는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법. The process of removing the photoresist pattern is a method of forming a fine pattern of a semiconductor device, characterized in that the O 2 : N 2 is a mixed etching gas consisting of a flow rate (%) of 1 to 15:85 to 99. 제1항에 있어서,The method of claim 1, 상기 포토레지스트 패턴 제거 후, n-펜탄올 용액에 웨이퍼를 침지하는 단계 를 더 포함하는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.After removing the photoresist pattern, further comprising immersing the wafer in an n-pentanol solution. 피식각층이 형성된 반도체 기판상에 하드마스크막을 형성하는 단계;Forming a hard mask film on the semiconductor substrate on which the etched layer is formed; 상기 하드마스크막 상부에 제1 포토레지스트 패턴을 형성하는 단계;Forming a first photoresist pattern on the hard mask layer; 상기 제1 포토레지스트 패턴 측벽에 제1 가교 결합층을 형성하는 단계;Forming a first crosslinking layer on sidewalls of the first photoresist pattern; 상기 제1 포토레지스트 패턴을 제거하여 제1 가교 결합층으로 이루어진 제1 미세패턴을 형성하는 단계; Removing the first photoresist pattern to form a first micropattern formed of a first crosslinking layer; 상기 제1 미세 패턴을 식각 마스크로 이용하여 상기 하드마스크막 패턴을 형성하는 단계;Forming the hard mask layer pattern using the first fine pattern as an etching mask; 상기 하드마스크 패턴 사이에 제2 포토레지스트 패턴을 형성하는 단계;Forming a second photoresist pattern between the hard mask patterns; 상기 제2 포토레지스트 패턴 측벽에 제2 가교 결합층을 형성하는 단계;Forming a second crosslinking layer on sidewalls of the second photoresist pattern; 상기 제2 포토레지스트 패턴을 제거하여 제2 가교 결합층으로 이루어진 제2 미세패턴을 형성하는 단계; 및Removing the second photoresist pattern to form a second fine pattern formed of a second crosslinking layer; And 상기 하드마스크 패턴과 제2 미세 패턴을 식각 마스크로 상기 피식각층을 패터닝하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.And patterning the etched layer by using the hard mask pattern and the second fine pattern as an etch mask. 제17항에 있어서,The method of claim 17, 상기 하드마스크막은 비정질 탄소층인 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.The hard mask film is a method of forming a fine pattern of a semiconductor device, characterized in that the amorphous carbon layer. 제17항에 있어서, The method of claim 17, 상기 제1 가교 결합층 형성 단계는 The first crosslinking layer forming step 실리콘 함유 폴리머 및 유기 용매를 포함하는 폴리머 조성물을 제공하는 단계;Providing a polymer composition comprising a silicone containing polymer and an organic solvent; 상기 제1 포토레지스트 패턴 상에 상기 폴리머 조성물을 도포하여 제1 실리콘 함유 폴리머층을 형성하는 단계; Coating the polymer composition on the first photoresist pattern to form a first silicon-containing polymer layer; 상기 제1 실리콘 함유 폴리머층을 노광 및 베이크하여 제1 포토레지스트 패턴과 실리콘 함유 폴리머층 계면에 제1 가교 결합층을 형성하는 단계; Exposing and baking the first silicon-containing polymer layer to form a first crosslinked layer at an interface between the first photoresist pattern and the silicon-containing polymer layer; 상기 제1 포토레지스트 패턴과 가교 결합을 형성하지 않은 실리콘 함유 폴리머층을 제거하는 단계; 및Removing the silicon-containing polymer layer that does not form a crosslink with the first photoresist pattern; And 상기 제1 가교 결합층을 에치백 식각하여, 제1 포토레지스트 패턴 상부를 노출시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.Etching the first crosslinking layer to expose the upper portion of the first photoresist pattern. 제17항에 있어서, The method of claim 17, 상기 제2 가교 결합층 형성 단계는 The second crosslinking layer forming step 실리콘 함유 폴리머 및 유기 용매를 포함하는 폴리머 조성물을 제공하는 단계;Providing a polymer composition comprising a silicone containing polymer and an organic solvent; 상기 제2 포토레지스트 패턴 상에 상기 폴리머 조성물을 도포하여 제2 실리콘 함유 폴리머층을 형성하는 단계; Coating the polymer composition on the second photoresist pattern to form a second silicon-containing polymer layer; 상기 제2 실리콘 함유 폴리머층을 노광 및 베이크하여 제2 포토레지스트 패 턴과 실리콘 함유 폴리머층 계면에 제2 가교 결합층을 형성하는 단계; Exposing and baking the second silicon-containing polymer layer to form a second crosslinked layer at an interface between the second photoresist pattern and the silicon-containing polymer layer; 상기 제2 포토레지스트 패턴과 가교 결합을 형성하지 않은 제2 실리콘 함유 폴리머층을 제거하는 단계; 및Removing a second silicon-containing polymer layer that does not form a crosslink with the second photoresist pattern; And 상기 제2 가교 결합층을 에치백 식각하여, 제2 포토레지스트 패턴 상부를 노출시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.Etching the second crosslinking layer to expose the upper portion of the second photoresist pattern.
KR1020070064135A 2006-09-12 2007-06-28 Method for Forming Fine Patterns of Semiconductor Devices Expired - Fee Related KR100855845B1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US11/772,016 US7959818B2 (en) 2006-09-12 2007-06-29 Method for forming a fine pattern of a semiconductor device
TW096125546A TWI353627B (en) 2006-09-12 2007-07-13 Method for forming a fine pattern of a semiconduct
CN2007101301542A CN101145515B (en) 2006-09-12 2007-07-20 Method for forming a fine pattern of a semiconductor device
DE102007033866A DE102007033866A1 (en) 2006-09-12 2007-07-20 A method of forming a fine structure for a semiconductor device
JP2007213653A JP2008072101A (en) 2006-09-12 2007-08-20 Method for forming fine pattern of semiconductor element

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20060087853 2006-09-12
KR1020060087853 2006-09-12

Publications (2)

Publication Number Publication Date
KR20080024053A KR20080024053A (en) 2008-03-17
KR100855845B1 true KR100855845B1 (en) 2008-09-01

Family

ID=39207930

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070064135A Expired - Fee Related KR100855845B1 (en) 2006-09-12 2007-06-28 Method for Forming Fine Patterns of Semiconductor Devices

Country Status (3)

Country Link
KR (1) KR100855845B1 (en)
CN (1) CN101145515B (en)
TW (1) TWI353627B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101096194B1 (en) * 2008-05-29 2011-12-22 주식회사 하이닉스반도체 Method for Forming Pattern of Semiconductor Device

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8852851B2 (en) 2006-07-10 2014-10-07 Micron Technology, Inc. Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
KR100861169B1 (en) 2007-07-27 2008-09-30 주식회사 하이닉스반도체 Method of forming a semiconductor device
US8741552B2 (en) 2009-02-11 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Double patterning strategy for contact hole and trench in photolithography
KR100955681B1 (en) 2008-04-14 2010-05-06 주식회사 하이닉스반도체 Manufacturing method of photomask using self-assembled molecules
US7989307B2 (en) 2008-05-05 2011-08-02 Micron Technology, Inc. Methods of forming isolated active areas, trenches, and conductive lines in semiconductor structures and semiconductor structures including the same
US10151981B2 (en) 2008-05-22 2018-12-11 Micron Technology, Inc. Methods of forming structures supported by semiconductor substrates
US8318408B2 (en) 2008-07-28 2012-11-27 Hynix Semiconductor Inc. Method of forming patterns of semiconductor device
KR101435520B1 (en) * 2008-08-11 2014-09-01 삼성전자주식회사 Semiconductor device and pattern forming method of semiconductor device
KR101540083B1 (en) 2008-10-22 2015-07-30 삼성전자주식회사 Method for pattern formation of semiconductor device
US8048813B2 (en) * 2008-12-01 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method of reducing delamination in the fabrication of small-pitch devices
US8273634B2 (en) 2008-12-04 2012-09-25 Micron Technology, Inc. Methods of fabricating substrates
US8796155B2 (en) 2008-12-04 2014-08-05 Micron Technology, Inc. Methods of fabricating substrates
US8247302B2 (en) 2008-12-04 2012-08-21 Micron Technology, Inc. Methods of fabricating substrates
US8268543B2 (en) 2009-03-23 2012-09-18 Micron Technology, Inc. Methods of forming patterns on substrates
US9330934B2 (en) 2009-05-18 2016-05-03 Micron Technology, Inc. Methods of forming patterns on substrates
CN102147568A (en) * 2010-02-09 2011-08-10 台湾积体电路制造股份有限公司 Photoetching patterning method and double patterning method
KR101120184B1 (en) * 2010-05-07 2012-02-27 주식회사 하이닉스반도체 Method for forming the pattern of semiconductor device
TWI418275B (en) * 2011-01-05 2013-12-01 Chunghwa Prec Test Tech Co Ltd Manufacturing process for printed circuit board with conductive structure of lines
US8575032B2 (en) 2011-05-05 2013-11-05 Micron Technology, Inc. Methods of forming a pattern on a substrate
US9177794B2 (en) 2012-01-13 2015-11-03 Micron Technology, Inc. Methods of patterning substrates
US8629048B1 (en) 2012-07-06 2014-01-14 Micron Technology, Inc. Methods of forming a pattern on a substrate
CN109227036A (en) * 2018-08-17 2019-01-18 基准精密工业（惠州）有限公司 The manufacturing method of amorphous alloy precision component
KR102668700B1 (en) * 2021-04-20 2024-05-23 엠에이치디 주식회사 Method of forming fine patterns of semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5858620A (en) * 1996-07-05 1999-01-12 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method for manufacturing the same
JP2004014652A (en) * 2002-06-04 2004-01-15 Ricoh Co Ltd Method of forming fine pattern
KR20040045276A (en) * 2002-11-25 2004-06-01 가부시끼가이샤 르네사스 테크놀로지 Method for manufacturing semiconductor device
KR20060020669A (en) * 2003-06-11 2006-03-06 에이제토 엘렉토로닉 마티리알즈 가부시키가이샤 Fine pattern forming material and fine pattern forming method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5858620A (en) * 1996-07-05 1999-01-12 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method for manufacturing the same
JP2004014652A (en) * 2002-06-04 2004-01-15 Ricoh Co Ltd Method of forming fine pattern
KR20040045276A (en) * 2002-11-25 2004-06-01 가부시끼가이샤 르네사스 테크놀로지 Method for manufacturing semiconductor device
KR20060020669A (en) * 2003-06-11 2006-03-06 에이제토 엘렉토로닉 마티리알즈 가부시키가이샤 Fine pattern forming material and fine pattern forming method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101096194B1 (en) * 2008-05-29 2011-12-22 주식회사 하이닉스반도체 Method for Forming Pattern of Semiconductor Device

Also Published As

Publication number Publication date
KR20080024053A (en) 2008-03-17
CN101145515A (en) 2008-03-19
TWI353627B (en) 2011-12-01
CN101145515B (en) 2011-06-29
TW200814146A (en) 2008-03-16

Similar Documents

Publication Publication Date Title
KR100855845B1 (en) Method for Forming Fine Patterns of Semiconductor Devices
JP5047728B2 (en) Method for forming fine pattern of semiconductor element
US7959818B2 (en) Method for forming a fine pattern of a semiconductor device
JP4826846B2 (en) Pattern formation method
JP4826840B2 (en) Pattern formation method
JP5374626B2 (en) Method for manufacturing photolithographic structure having hard mask trimmed with developer
JP5115752B2 (en) Pattern formation method
KR100861172B1 (en) Method for Forming Fine Patterns of Semiconductor Devices
JP4826841B2 (en) Pattern formation method
US8178287B2 (en) Photoresist composition and method of forming a resist pattern
JP5206974B2 (en) Pattern formation method
TW200901273A (en) Method for forming fine pattern of semiconductor device
CN105093826B (en) Photoresist and method
WO2010080758A1 (en) Substrate planarization with imprint materials and processes
US11300881B2 (en) Line break repairing layer for extreme ultraviolet patterning stacks
JP5124818B2 (en) Pattern formation method
JP6741540B2 (en) Method for controlling surface properties of substrate
KR100551075B1 (en) Micro Pattern Forming Method of Semiconductor Device Using Immersion Lithography Process
US12523936B2 (en) Method of manufacturing semiconductor device
Lee et al. The Frog Prince A Brief Review of DUV Resist Technology
KR100587083B1 (en) Pattern formation method of semiconductor device
KR20070071630A (en) Method of manufacturing semiconductor device using immersion lithography process
KR20060105266A (en) Photoresist pattern formation method using immersion lithography

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

A201 Request for examination
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

FPAY Annual fee payment

Payment date: 20110726

Year of fee payment: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20130827

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20130827

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000