KR100809216B1 - Vertical structure semiconductor light emitting device manufacturing method - Google Patents

Vertical structure semiconductor light emitting device manufacturing method Download PDF

Info

Publication number
KR100809216B1
KR100809216B1 KR1020060115992A KR20060115992A KR100809216B1 KR 100809216 B1 KR100809216 B1 KR 100809216B1 KR 1020060115992 A KR1020060115992 A KR 1020060115992A KR 20060115992 A KR20060115992 A KR 20060115992A KR 100809216 B1 KR100809216 B1 KR 100809216B1
Authority
KR
South Korea
Prior art keywords
light emitting
emitting device
groove
forming
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020060115992A
Other languages
Korean (ko)
Inventor
송상엽
박기열
조명수
최번재
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060115992A priority Critical patent/KR100809216B1/en
Application granted granted Critical
Publication of KR100809216B1 publication Critical patent/KR100809216B1/en
Assigned to 삼성엘이디 주식회사 reassignment 삼성엘이디 주식회사 권리의 전부이전등록 Assignors: 삼성전기주식회사
Assigned to 삼성전자주식회사 reassignment 삼성전자주식회사 권리의 전부이전등록 Assignors: 삼성엘이디 주식회사
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/83Electrodes
    • H10H20/831Electrodes characterised by their shape
    • H10H20/8312Electrodes characterised by their shape extending at least partially through the bodies

Landscapes

  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 수직구조 반도체 발광소자 제조방법에 관한 것으로서, 본 발명의 일 실시 형태는 투광성을 갖는 도전성 기판을 마련하는 단계와, 상기 도전성 기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 순차적으로 성장시키는 단계와, 상기 도전성 기판 하면에 오목한 형상의 홈을 형성하는 단계와, 상기 도전성 기판 하면에 상기 홈을 채우도록 제1 전극을 형성하는 단계 및 상기 제2 도전형 반도체층 상에 제2 전극을 형성하는 단계를 포함하는 수직구조 반도체 발광소자 제조방법을 제공한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a vertical semiconductor light emitting device, and an embodiment of the present invention provides a method of preparing a conductive substrate having a light transmitting property, and a first conductive semiconductor layer, an active layer, and a second conductive type on the conductive substrate. Sequentially growing the semiconductor layer, forming a concave groove on the lower surface of the conductive substrate, forming a first electrode to fill the groove on the lower surface of the conductive substrate, and the second conductive semiconductor layer It provides a vertical structure semiconductor light emitting device manufacturing method comprising the step of forming a second electrode on the.

본 발명에 따르면, 전극과 기판의 접촉면적이 넓어지고 전극구조에서의 반사효율이 높아져 정전기 내압, 광추출효율이 향상되며 콘택저항이 줄어든 수직구조 반도체 발광소자 제조방법을 얻을 수 있다.According to the present invention, it is possible to obtain a vertical structure semiconductor light emitting device manufacturing method in which the contact area between the electrode and the substrate is wider and the reflection efficiency in the electrode structure is increased, thereby improving electrostatic breakdown voltage and light extraction efficiency and reducing contact resistance.

Description

수직구조 반도체 발광소자 제조방법{MENUFACTURING METHOD OF VERTICAL TYPE SEMICONDUCTOR LIGHT EMITTING DEVICE}Method for manufacturing vertical structure semiconductor light emitting device {MENUFACTURING METHOD OF VERTICAL TYPE SEMICONDUCTOR LIGHT EMITTING DEVICE}

도1은 본 발명의 일 실시 형태에 따른 수직구조 반도체 발광소자를 나타내는 단면도이다. 1 is a cross-sectional view showing a vertical structure semiconductor light emitting device according to an embodiment of the present invention.

도2는 도1의 수직구조 반도체 발광소자의 제1 전극 부분에서 빛의 반사경로를 나타낸 것이다. FIG. 2 illustrates a reflection path of light at a first electrode portion of the vertical semiconductor light emitting device of FIG. 1.

도3a 내지 도3e는 본 발명의 다른 실시 형태에 따른 수직구조 반도체 발광소자에 대한 제조공정을 설명하기 위한 단면도이다. 3A to 3E are cross-sectional views illustrating a manufacturing process of a vertical semiconductor light emitting device according to another embodiment of the present invention.

도4는 본 발명의 다른 실시 형태에 따른 수직구조 반도체 발광소자를 나타내는 단면도이다.4 is a cross-sectional view showing a vertical semiconductor light emitting device according to another embodiment of the present invention.

<도면의 주요 부분에 대한 부호설명><Code Description of Main Parts of Drawing>

11,31,41: 도전성 기판 12,32,42: 제1 도전형 반도체층11,31,41: conductive substrate 12,32,42: first conductive semiconductor layer

13,33,43: 활성층 14,34,44: 제2 도전형 반도체층13, 33, 43: active layer 14, 34, 44: second conductive semiconductor layer

15,35,45: 고반사성 오믹콘택층 16,36,46: 제2 전극15,35,45: highly reflective ohmic contact layer 16,36,46: second electrode

17,47: 고반사금속층 18,38,48: 제1 전극17,47: high reflective metal layer 18,38,48: first electrode

본 발명은 수직구조 반도체 발광소자 및 그 제조방법에 관한 것으로, 보다 상세하게는 기판과의 접촉면적과 반사효율이 커지도록 전극구조를 개선하여 정전기 내압 및 광추출효율을 향상시키고 콘택저항을 줄일 수 있는 수직구조 반도체 발광소자 및 그 제조방법에 관한 것이다.The present invention relates to a vertical semiconductor light emitting device and a method of manufacturing the same. More particularly, the electrode structure is improved to increase the contact area with the substrate and the reflection efficiency, thereby improving electrostatic breakdown voltage and light extraction efficiency and reducing contact resistance. The present invention relates to a vertical semiconductor light emitting device and a method of manufacturing the same.

반도체 발광소자(Light Emitting Diode, LED)는 전류가 가해지면 p,n형 반도체의 접합 부분에서 전자와 정공의 재결합에 기하여, 다양한 색상의 빛을 발생시킬 수 있는 반도체 장치이다. 이러한 LED는 필라멘트에 기초한 발광소자에 비해 긴 수명, 낮은 전원, 우수한 초기 구동 특성, 높은 진동 저항 및 반복적인 전원 단속에 대한 높은 공차 등의 여러 장점을 갖기 때문에 그 수요가 지속적으로 증가하고 있으며, 특히, 최근에는, 청색 계열의 단파장 영역에서 발광이 가능한 III족 질화물 반도체가 각광을 받고 있다. BACKGROUND A light emitting diode (LED) is a semiconductor device capable of generating light of various colors based on recombination of electrons and holes at a junction portion of a p and n type semiconductor when current is applied thereto. These LEDs have a number of advantages over filament based light emitting devices, such as long life, low power, excellent initial driving characteristics, high vibration resistance, and high tolerance for repetitive power interruptions. In recent years, group III nitride semiconductors capable of emitting light in a blue short wavelength region have been in the spotlight.

이러한 III족 질화물 반도체를 이용한 발광소자를 구성하는 질화물 단결정은 일반적으로 사파이어 또는 SiC 기판과 같이 특정의 단결정 성장용 기판 상에서 형성된다. 하지만, 사파이어와 같이 절연성 기판을 사용하는 경우에는 전극의 배열에 큰 제약을 받게 된다. 즉, 종래의 질화물 반도체 발광소자는 전극이 수평방향으로 배열되는 것이 일반적이므로, 전류흐름이 협소 해지게 된다. 이러한 협소한 전류 흐름으로 인해, 발광소자의 순방향 전압(Vf)이 증가하여 전류효율이 저하되며, 이와 더불어 정전기 방전(Electrosta-tic discharge)에 취약해지는 문제가 있다.The nitride single crystal constituting the light emitting device using the group III nitride semiconductor is generally formed on a specific single crystal growth substrate, such as a sapphire or SiC substrate. However, in the case of using an insulating substrate such as sapphire, the arrangement of electrodes is greatly limited. That is, in the conventional nitride semiconductor light emitting device, since the electrodes are generally arranged in the horizontal direction, the current flow becomes narrow. Due to such a narrow current flow, the forward voltage Vf of the light emitting device increases, resulting in a decrease in current efficiency, and also a problem of weakening of electrostatic discharge.

상기 문제를 해결하기 위해서, 수직구조를 갖는 반도체 발광소자가 요구되며, 이 경우, 상기 수직구조 반도체 발광소자의 상하면에 전극을 형성하게 된다. 그러나 종래의 전극은 활성층에서 방출된 빛을 반사시켜 상기 발광소자의 광추출효율을 저하시키는 문제가 있다. 또한, 상기와 같은 문제를 해결하기 위해 전극 면적을 줄이는 경우에는 도전형 반도체층 또는 지지기판과 접촉하는 면적이 줄어들어 콘택저항이 커지게 된다. In order to solve the above problem, a semiconductor light emitting device having a vertical structure is required, and in this case, electrodes are formed on upper and lower surfaces of the vertical semiconductor light emitting device. However, the conventional electrode has a problem of reducing the light extraction efficiency of the light emitting device by reflecting the light emitted from the active layer. In addition, when the electrode area is reduced to solve the above problem, the area in contact with the conductive semiconductor layer or the support substrate is reduced, resulting in a large contact resistance.

따라서, 수직구조 반도체 발광소자, 특히, 수직구조 질화물 반도체 발광소자에서는 전극의 접촉 면적을 크게하여 콘택저항을 줄일 필요가 있으며, 더 나아가, 측방향으로 전류 분산효과를 촉진하여 정전기 내압을 더욱 강화할 필요도 있다. Therefore, in a vertical semiconductor light emitting device, particularly a vertical nitride semiconductor light emitting device, it is necessary to reduce the contact resistance by increasing the contact area of the electrode, and furthermore, it is necessary to further enhance the electrostatic breakdown voltage by promoting the current dispersion effect in the lateral direction. There is also.

본 발명은 상술한 종래 기술의 문제를 해결하기 위한 것으로서, 그 목적은 발광소자의 전극 구조를 개선하여 정전기 내압, 광추출효율을 향상시키고 콘택저항을 줄일 수 있는 수직구조 반도체 발광소자 및 그 제조방법을 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems of the prior art, and an object thereof is to improve the electrode structure of a light emitting device, thereby improving electrostatic breakdown voltage, light extraction efficiency, and reducing contact resistance, and a manufacturing method thereof. To provide.

상기한 기술적 과제를 달성하기 위해서, 본 발명은,In order to achieve the above technical problem, the present invention,

상면에 오목한 형상의 홈이 형성되며, 투광성을 갖는 도전성 기판과, 상기 기판 하면에 형성된 제1 도전형 반도체층과, 상기 제1 도전형 반도체층 하면에 형성된 활성층과, 상기 활성층 하면에 형성된 제2 도전형 반도체층과, 상기 제2 도전형 반도체층 하면에 형성된 제2 전극 및 상기 기판 상에 상기 홈을 채우도록 형성되는 제1 전극을 포함하는 수직구조 반도체 발광소자를 제공한다. A concave groove is formed in the upper surface, and has a light-transmissive conductive substrate, a first conductive semiconductor layer formed on the lower surface of the substrate, an active layer formed on the lower surface of the first conductive semiconductor layer, and a second formed on the lower surface of the active layer. Provided is a vertical semiconductor light emitting device including a conductive semiconductor layer, a second electrode formed on a lower surface of the second conductive semiconductor layer, and a first electrode formed to fill the groove on the substrate.

추가적으로, 활성층에서 발광된 빛의 외부추출효율을 향상시키기 위해, 상기 제1 전극과 상기 기판 사이 영역 중, 상기 홈의 오목부에 형성된 고반사금속층을 더 포함할 수 있다. 이 경우, 상기 고반사금속층은 Ag, Ni, Al, Ph, Pd, Ir, Ru, Mg, Zn, Pt, Au 및 그 조합으로 구성된 그룹으로부터 선택된 물질로 이루어진 적어도 하나의 층을 포함하는 것이 바람직하다.In addition, in order to improve the external extraction efficiency of the light emitted from the active layer, it may further include a high reflective metal layer formed in the recessed portion of the region between the first electrode and the substrate. In this case, the highly reflective metal layer preferably includes at least one layer made of a material selected from the group consisting of Ag, Ni, Al, Ph, Pd, Ir, Ru, Mg, Zn, Pt, Au, and combinations thereof. .

본 발명에서 채용된 상기 홈은 제1 전극과 도전성 기판의 접촉면적을 넓혀 콘택저항을 낮추며, 전류를 측방향으로 분산시켜 정전기 내압을 강화하는 기능을 한다. 바람직하게는, 상기 홈은, 반구형일 수 있으나, 정확히 반구형은 아니더라도 상기 제1 전극을 향하여 진행하는 빛을 외부나 하부의 다른 반사층으로 반사하기 적당한 구조가 채용될 수 있다. 예를 들면, 속이 빈 구의 일부를 이루는 형태나 비구면 등이 가능할 수 있다.The groove employed in the present invention extends the contact area between the first electrode and the conductive substrate to lower the contact resistance, and serves to strengthen the electrostatic breakdown voltage by distributing the current laterally. Preferably, the groove may have a hemispherical shape, but a structure suitable for reflecting the light traveling toward the first electrode to the outside or the other reflective layer may be adopted even though the groove is not exactly hemispherical. For example, a shape or an aspherical surface of a hollow sphere may be possible.

또한, 상기 홈은 습식 에칭 등의 공정을 통하여 제조될 수 있으므로, 상기 홈의 오목부는 결정면을 따라 형성될 수 있다.In addition, since the groove may be manufactured through a process such as wet etching, the recess of the groove may be formed along the crystal plane.

한편, 상기 홈은 복수 개가 되고, 제1 전극은 상기 복수의 홈을 채우도록 형성되는 것도 가능하나, 이는, 빛의 반사 측면에서 비효율적이다. 따라서, 상기 기판 상면에는 단일의 홈이 형성되며, 이 경우, 상기 단일 홈의 폭은 제1 전극의 폭을 벗어나지 않는 범위에서 5 ~ 50㎛이고, 그 깊이는 5 ~ 50㎛인 것이 바람직하다.On the other hand, there are a plurality of grooves, the first electrode may be formed to fill the plurality of grooves, which is inefficient in terms of reflection of light. Therefore, a single groove is formed in the upper surface of the substrate, in this case, the width of the single groove is preferably 5 to 50㎛, the depth of 5 to 50㎛ in the range not to deviate from the width of the first electrode.

바람직하게는, 상기 제1 도전형 반도체층은, n형 불순물이 도핑된 반도체층이며, 상기 제2 도전형 반도체층은 p형 불순물이 도핑된 반도체층인 것일 수 있다.Preferably, the first conductive semiconductor layer may be a semiconductor layer doped with n-type impurities, and the second conductive semiconductor layer may be a semiconductor layer doped with p-type impurities.

본 발명에서 채용된 상기 도전성 기판은 GaN, SiC, ZnO, Si으로 구성된 그룹으로부터 선택된 물질로 이루어진 것일 수 있으며, 이 경우, 상기 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층은 질화물인 것이 바람직하다.The conductive substrate employed in the present invention may be made of a material selected from the group consisting of GaN, SiC, ZnO, Si, in this case, the first conductive semiconductor layer, the active layer and the second conductive semiconductor layer is nitride It is preferable.

추가적인 구성요소로서, 상기 제2 도전형 반도체층과 상기 제2 전극 사이에 형성된 고반사성 오믹콘택층을 더 포함할 수 있다. 이 경우, 상기 고반사금속층과 마찬가지로, 상기 고반사성 오믹콘택층은 Ag, Ni, Al, Ph, Pd, Ir, Ru, Mg, Zn, Pt, Au 및 그 조합으로 구성된 그룹으로부터 선택된 물질로 이루어진 적어도 하나의 층을 포함할 수 있다.The additional component may further include a highly reflective ohmic contact layer formed between the second conductive semiconductor layer and the second electrode. In this case, like the highly reflective metal layer, the highly reflective ohmic contact layer is at least made of a material selected from the group consisting of Ag, Ni, Al, Ph, Pd, Ir, Ru, Mg, Zn, Pt, Au and combinations thereof. It may comprise one layer.

본 발명의 다른 측면은,Another aspect of the invention,

투광성을 갖는 도전성 기판을 마련하는 단계와, 상기 도전성 기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 순차적으로 성장시키는 단계와, 상기 도전성 기판 하면에 오목한 형상의 홈을 형성하는 단계와, 상기 도전성 기판 하면에 상기 홈을 채우도록 제1 전극을 형성하는 단계 및 상기 제2 도전형 반도체층 상에 제2 전극을 형성하는 단계를 포함하는 수직구조 반도체 발광소자 제조방법을 제공한다.Providing a conductive substrate having a light transmissive property, sequentially growing a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer on the conductive substrate, and forming a concave groove on a lower surface of the conductive substrate And forming a first electrode on the bottom surface of the conductive substrate so as to fill the groove, and forming a second electrode on the second conductive semiconductor layer. do.

바람직하게는, 상기 제1 전극을 형성하는 단계는, 상기 제1 전극이, 상기 홈의 측면에 형성되도록 경사 증착하는 제1 단계와, 상기 홈의 나머지 부분을 채우도록 증착하는 제2 단계를 포함할 수 있다.Preferably, the forming of the first electrode includes a first step of depositing the first electrode to be formed on the side of the groove, and a second step of depositing to fill the remaining portion of the groove. can do.

또한, 상기 홈을 형성하는 단계와 상기 제1 전극을 형성하는 단계 사이에, 상기 홈의 오목부에 고반사금속층을 형성하는 단계를 더 포함하는 것이 바람직하며, 이 경우, 상기 고반사금속층은 상술한 바와 같은 물질로 이루어질 수 있다.In addition, preferably between the step of forming the groove and the step of forming the first electrode, further comprising the step of forming a high reflective metal layer in the recess of the groove, in this case, the high reflective metal layer is It may be made of a material as described above.

한편, 상기 고반사금속층을 형성하는 단계는, 상기 고반사금속층이 상기 홈의 측면에 형성되도록 경사 증착하는 것일 수 있다.On the other hand, the step of forming the high reflective metal layer, may be to be deposited inclined so that the high reflective metal layer is formed on the side of the groove.

마지막으로, 상기 홈은 습식에칭에 의하여 형성되는 것일 수 있다.Finally, the groove may be formed by wet etching.

따라서 상술한 바와 같이, 상기 홈은 반구형 등으로 형성될 수도 있으나, 상기 기판의 결정면을 따라 불규칙적으로 형성될 수 있다.Accordingly, as described above, the groove may be formed in a hemispherical shape or the like, but may be irregularly formed along the crystal surface of the substrate.

이하, 첨부된 도면을 참조하여, 본 발명의 실시 형태를 보다 상세히 설명한다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도1은 본 발명의 일 실시 형태에 따른 수직구조 반도체 발광소자를 나타내는 단면도이다. 도2는 도1의 수직구조 반도체 발광소자의 제1 전극 부분에서 빛의 반사경로를 나타낸 것이다. 도3a 내지 도3e는 본 발명의 다른 실시 형태에 따른 수직구조 반도체 발광소자에 대한 제조공정을 설명하기 위한 단면도이다. 도4는 본 발명의 다른 실시 형태에 따른 수직구조 반도체 발광소자를 나타내는 단면도이다.1 is a cross-sectional view showing a vertical structure semiconductor light emitting device according to an embodiment of the present invention. FIG. 2 illustrates a reflection path of light at a first electrode portion of the vertical semiconductor light emitting device of FIG. 1. 3A to 3E are cross-sectional views illustrating a manufacturing process of a vertical semiconductor light emitting device according to another embodiment of the present invention. 4 is a cross-sectional view showing a vertical semiconductor light emitting device according to another embodiment of the present invention.

도1을 참조하면, 본 실시 형태에 따른 수직구조 반도체 발광소자(10)는,1, the vertical structure semiconductor light emitting device 10 according to the present embodiment,

도전성 기판(11)과 그 하면에 순차적으로 형성된 제1 도전형 반도체층(12), 활성층(13), 제2 도전형 반도체층(14), 고반사성 오믹콘택층(15), 제2 전극(16)을 포함한다. 또한, 상기 도전성 기판(11) 상에는 제1 전극(18)이 위치하기 위한 홈이 형성되며, 상기 제1 전극(18)과 상기 도전성 기판(11) 사이의 영역 중, 상기 홈의 오목부에 형성된 고반사금속층(17)을 더 포함한다.The first conductive semiconductor layer 12, the active layer 13, the second conductive semiconductor layer 14, the highly reflective ohmic contact layer 15, and the second electrode formed sequentially on the conductive substrate 11 and the lower surface thereof. 16). In addition, a groove on which the first electrode 18 is positioned is formed on the conductive substrate 11, and a recess formed in the groove of the region between the first electrode 18 and the conductive substrate 11 is formed. It further comprises a highly reflective metal layer (17).

본 실시 형태에서 채용된 상기 도전성 기판(11)은 상기 수직구조 반도체 발광소자(10)에서 투광부로서 기능도 수행한다. 따라서, 사익 도전성 기판(11)은 투광성을 갖는 것이 바람직하므로, GaN, SiC, ZnO, Si으로 구성된 그룹으로부터 선택된 물질로 이루어진 것일 수 있다. The conductive substrate 11 employed in the present embodiment also functions as a light transmitting portion in the vertical semiconductor light emitting device 10. Therefore, since the wing conductive substrate 11 preferably has a light transmittance, it may be made of a material selected from the group consisting of GaN, SiC, ZnO, and Si.

한편, 상기 제1 도전형 반도체층(12)은, n형 불순물이 도핑된 반도체층이며, 상기 제2 도전형 반도체층(14)은 p형 불순물이 도핑된 반도체층인 것일 수 있다. Meanwhile, the first conductive semiconductor layer 12 may be a semiconductor layer doped with n-type impurities, and the second conductive semiconductor layer 14 may be a semiconductor layer doped with p-type impurities.

본 실시 형태에서 채용된 상기 홈 구조는 상기 제1 전극(18)과 도전성 기판(11)의 접촉면적을 넓혀 콘택저항을 낮추며, 전류를 측방향으로 분산시켜 정전기 내압을 강화하는 기능을 한다. 더 나아가, 도2에 도시된 바와 같이, 상기 홈은 반구형 등의 구조가 되는 경우에는 활성층(13)에서 발광된 빛을 외부 또는 상기 고반사성 오믹콘택층(15)으로 반사할 수 있다. 따라서, 상기 수직구조 반도체 발광소자(10)의 광추출효율을 향상시킬 수 있다. 이 경우, 상기 고반사금속층(17)에 의해 광추출효율은 더욱 향상될 수 있으며, 상기 고반사금속층(17)은 Ag, Ni, Al, Ph, Pd, Ir, Ru, Mg, Zn, Pt, Au 및 그 조합으로 구성된 그룹으로부터 선택된 물질로 이루어진 적어도 하나의 층으로 형성될 수 있다.The groove structure employed in the present embodiment increases the contact area between the first electrode 18 and the conductive substrate 11 to lower the contact resistance, and distributes the current laterally to strengthen the electrostatic withstand voltage. In addition, as shown in FIG. 2, when the groove has a hemispherical structure, the light emitted from the active layer 13 may be reflected to the outside or the highly reflective ohmic contact layer 15. Therefore, the light extraction efficiency of the vertical semiconductor light emitting device 10 can be improved. In this case, light extraction efficiency may be further improved by the high reflective metal layer 17, and the high reflective metal layer 17 may include Ag, Ni, Al, Ph, Pd, Ir, Ru, Mg, Zn, Pt, It may be formed of at least one layer made of a material selected from the group consisting of Au and combinations thereof.

또한, 도1 및 도2를 참조하면, 본 실시 형태에서 상기 홈은, 반구형으로 채용되었으나, 상술한 바와 같이, 외부로의 반사가 용이하게 일어나는 구조가 채용될 수 있으며, 속이 빈 구의 일부를 이루는 형태나 비구면 등이 가능하다.1 and 2, in the present embodiment, the groove is adopted as a hemispherical shape, but as described above, a structure that easily reflects to the outside may be adopted and forms part of the hollow sphere. It can be shaped or aspheric.

한편, 상기 고반사성 오믹콘택층(15)은 바람직하게는 70% 이상의 반사율을 가지며, 상기 제2 도전형 반도체층(14)과의 오믹콘택을 형성한다. 이러한 고반사성 오믹콘택층(15)은 Ag, Ni, Al, Ph, Pd, Ir, Ru, Mg, Zn, Pt, Au 및 그 조합으로 구성된 그룹으로부터 선택된 물질로 이루어진 적어도 하나의 층으로 형성될 수 있다. 바람직하게 상기 고반사성 오믹콘택층(15)은 Ni/Ag, Zn/Ag, Ni/Al, Zn/Al, Pd/Ag, Pd/Al, Ir/Ag. Ir/Au, Pt/Ag, Pt/Al 또는 Ni/Ag/Pt로 형성될 수 있다. On the other hand, the highly reflective ohmic contact layer 15 preferably has a reflectance of 70% or more, and forms an ohmic contact with the second conductive semiconductor layer 14. The highly reflective ohmic contact layer 15 may be formed of at least one layer made of a material selected from the group consisting of Ag, Ni, Al, Ph, Pd, Ir, Ru, Mg, Zn, Pt, Au, and combinations thereof. have. Preferably the highly reflective ohmic contact layer 15 is Ni / Ag, Zn / Ag, Ni / Al, Zn / Al, Pd / Ag, Pd / Al, Ir / Ag. It may be formed of Ir / Au, Pt / Ag, Pt / Al or Ni / Ag / Pt.

본 발명의 다른 실시 형태에 따른 수직구조 반도체 발광소자에 대한 제조공정을 도3a 내지 도3e를 참조하여 설명한다.A manufacturing process for a vertical structure semiconductor light emitting device according to another embodiment of the present invention will be described with reference to FIGS. 3A to 3E.

우선, 도3a와 같이, 도전성 기판(31) 상에 순차적으로 제1 도전형 반도체층(32), 활성층(33), 제2 도전형 반도체층(34)을 성장시킨다. 상기 도전성 기판(31) 상에 형성되는 상기 제1 및 제2 도전형 반도체층, 활성층은 상술한 바와 같은 질화물로 구성될 수 있으며, 공지된 공정인 유기금속 기상증착법(MOCVD), 분자빔성장법(MBE) 및 수소화물 기상증착법(HVPE) 등으로 성장될 수 있다. 이어서, 상기 제2 도전형 반도체층(34) 상에 고반사성 오믹콘택층(35) 및 제2 전극(36)을 형성한다. 상기 제2 전극(36)은 통상적인 금속층 성장방법인 증착법 또는 스퍼터링 공정에 의해 형성된다. 마찬가지로, 상기 고반사성 오믹콘택층(35) 역시, 통상의 증착법 또는 스퍼터링 공정으로 형성되며, 오믹콘택 특성을 향상시키기 위해서 약 400∼900℃의 온도에서 열처리될 수 있다.First, as shown in FIG. 3A, the first conductive semiconductor layer 32, the active layer 33, and the second conductive semiconductor layer 34 are sequentially grown on the conductive substrate 31. The first and second conductivity-type semiconductor layers and the active layers formed on the conductive substrate 31 may be formed of nitrides as described above, and are known processes such as organometallic vapor deposition (MOCVD) and molecular beam growth methods. (MBE) and hydride vapor deposition (HVPE) and the like. Subsequently, a highly reflective ohmic contact layer 35 and a second electrode 36 are formed on the second conductive semiconductor layer 34. The second electrode 36 is formed by a deposition method or a sputtering process, which is a conventional metal layer growth method. Similarly, the highly reflective ohmic contact layer 35 may also be formed by a conventional deposition method or a sputtering process, and may be heat-treated at a temperature of about 400 ° C. to 900 ° C. to improve ohmic contact properties.

이어, 도3b와 같이, 상기 도전성 기판(31) 상에 홈을 형성할 영역을 제외한 영역에 감광막 패턴(40)을 형성한다. 본 실시 형태에서, 상기 감광막 패턴(40)이 형성되지 않은 영역에 에칭공정을 통하여 홈을 형성한다.Subsequently, as shown in FIG. 3B, the photosensitive film pattern 40 is formed on the conductive substrate 31 except for the region where the groove is to be formed. In this embodiment, grooves are formed through an etching process in regions where the photoresist pattern 40 is not formed.

이어, 도3c와 같이, 상기 도전성 기판(31)에 대하여 습식에칭(WE) 공정으로 홈을 형성한다. 이 경우, 상기 감광막 패턴(40)이 없는 영역에서만 선택적으로 홈이 형성된다. 3C, a groove is formed in the conductive substrate 31 by a wet etching (WE) process. In this case, grooves are selectively formed only in the region where the photoresist pattern 40 is not present.

한편, 도3c를 참조하면, 본 실시 형태에서는 홈의 단면 형태를 원의 일부분, 즉, 곡률이 일정한 형태가 되도록 하였으며, 이 경우, 상술한 바와 같이, 상기 단일 홈의 폭은 제1 전극의 폭을 벗어나지 않는 범위에서 5 ~ 50㎛이고, 그 깊이는 5 ~ 50㎛인 것이 바람직하다. 다만, 본 발명에서 홈의 형태는 이에 제한되지 않으며, 에칭되는 형태에 따라 다각형 등의 다양한 형태가 될 수 있다. Meanwhile, referring to FIG. 3C, in the present embodiment, the cross-sectional shape of the groove is a part of the circle, that is, the curvature is a constant shape. In this case, as described above, the width of the single groove is the width of the first electrode. It is preferable that it is 5-50 micrometers in the range which does not deviate, and the depth is 5-50 micrometers. However, the shape of the groove in the present invention is not limited thereto, and may be in various forms such as polygons according to the shape to be etched.

다음으로, 도3d와 같이, 경사진 방향으로 증착하는, 경사 증착 공정(T)을 통하여 상기 홈 오목부의 측면에 우선적으로 제1 전극(38`)을 형성한다. 여기서, 상기의 경사 증착 공정(T)은 상기 발광소자 구조물을 기울여서 하거나 그대로 둔 상태에서 경사진 방향으로 기체를 주입하는 방법이 될 수 있다. 이 경우, 도시하지는 않았으나, 고반사금속층을 같은 방식으로 증착하는 공정을 먼저 실행할 수 있다.Next, as shown in FIG. 3D, the first electrode 38 'is preferentially formed on the side surface of the groove concave through the inclined deposition process T, which is deposited in the inclined direction. Here, the gradient deposition process T may be a method of injecting gas in an inclined direction while tilting or leaving the light emitting device structure intact. In this case, although not shown, a process of depositing the highly reflective metal layer in the same manner may be performed first.

이어, 도3e와 같이, 상기 홈의 비어있는 부분을 채우도록 증착 공정(E)을 통해 제1 전극(38)을 완성한다. 이 경우, 상기 제1 전극(38)을 증착하기 위한 기술로는 여러 가지가 사용될 수 있는데, 예를 들면, APCVD(Atmospheric Pressure Chemical Vapor Deposision), LPCVD(Low Pressure Chemical Deposition), PECVD(Plasma Enhanced Chemical Vapor Deposition), 구리나 고순도 알루미늄(Al2O3) 등을 이요한 금속박막증착 등이 사용될 수 있다.3E, the first electrode 38 is completed through the deposition process E to fill the empty portion of the groove. In this case, a variety of techniques may be used for depositing the first electrode 38. For example, Atmospheric Pressure Chemical Vapor Deposision (APCVD), Low Pressure Chemical Deposition (LPCVD), and Plasma Enhanced Chemical (PECVD) Vapor Deposition), metal thin film deposition using copper or high purity aluminum (Al 2 O 3), or the like may be used.

마지막으로, 도4를 참조하여, 본 발명의 다른 실시 형태에 따른 수직구조 반도체 발광소자를 설명한다.Finally, referring to FIG. 4, a vertical structure semiconductor light emitting device according to another embodiment of the present invention will be described.

도4에 도시된 바와 같이, 본 실시 형태에 따른 수직구조 반도체 발광소자(40)는 도1의 실시 형태에서와 같이, 도전성 기판(41)과 그 하면에 순차적으로 형성된 제1 도전형 반도체층(42), 활성층(43), 제2 도전형 반도체층(44), 고반사성 오믹콘택층(45) 및 제2 전극(46)을 포함한다. 또한, 상기 도전성 기판(41) 상에는 제1 전극(48)이 위치하기 위한 홈이 형성되며, 상기 제1 전극(48)과 상기 도전성 기판(41) 사이의 영역 중, 상기 홈의 오목부에 형성된 고반사금속층(47)을 더 포함한다.As shown in FIG. 4, the vertical structure semiconductor light emitting device 40 according to the present embodiment has a first conductivity type semiconductor layer sequentially formed on the conductive substrate 41 and the lower surface thereof, as in the embodiment of FIG. 1. 42), an active layer 43, a second conductive semiconductor layer 44, a highly reflective ohmic contact layer 45, and a second electrode 46. In addition, a groove on which the first electrode 48 is positioned is formed on the conductive substrate 41, and a recess formed in the groove of the region between the first electrode 48 and the conductive substrate 41 is formed. It further comprises a high reflective metal layer (47).

본 실시 형태에서, 상기 홈은 복수 개가 되고 제1 전극(48)은 상기 복수의 홈을 채우도록 형성된다. 이 경우에는 점선 화살표로 표시된 부분과 같이, 상기와 같이 복수의 홈을 갖는 경우에는 본 발명의 목적 중의 하나인 전류 분산 효과가 더욱 향상될 수 있다.In the present embodiment, the groove is plural and the first electrode 48 is formed to fill the plural grooves. In this case, as shown in the dotted line arrow, in the case of having a plurality of grooves as described above, the current dispersing effect which is one of the objects of the present invention can be further improved.

상술한 실시형태 및 첨부된 도면은 바람직한 실시형태의 예시에 불과하며, 본 발명은 첨부된 청구범위에 의해 한정하고자 한다. 또한, 본 발명은 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.The above-described embodiments and the accompanying drawings are merely illustrative of preferred embodiments, and the present invention is intended to be limited by the appended claims. In addition, it will be apparent to those skilled in the art that the present invention may be substituted, modified, and changed in various forms without departing from the technical spirit of the present invention described in the claims.

상술한 바와 같이, 본 발명에 따르면, 전극과 기판의 접촉면적이 넓어지고 전극구조에서의 반사효율이 높아져 정전기 내압, 광추출효율이 향상되며 콘택저항이 줄어든 수직구조 반도체 발광소자 및 그 제조방법을 얻을 수 있다.As described above, according to the present invention, a vertical structure semiconductor light emitting device having a wider contact area between an electrode and a substrate, an improved reflection efficiency in an electrode structure, improved electrostatic breakdown voltage, light extraction efficiency, and reduced contact resistance, and a method of manufacturing the same You can get it.

Claims (21)

삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 투광성을 갖는 도전성 기판을 마련하는 단계;Providing a conductive substrate having light transparency; 상기 도전성 기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 순차적으로 성장시키는 단계;Sequentially growing a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer on the conductive substrate; 상기 도전성 기판 하면에 오목한 형상의 홈을 형성하는 단계; Forming a concave groove on a lower surface of the conductive substrate; 상기 도전성 기판 하면에 상기 홈을 채우도록 제1 전극을 형성하는 단계; 및Forming a first electrode on a bottom surface of the conductive substrate to fill the groove; And 상기 제2 도전형 반도체층 상에 제2 전극을 형성하는 단계;Forming a second electrode on the second conductive semiconductor layer; 를 포함하는 수직구조 반도체 발광소자 제조방법.Vertical structure semiconductor light emitting device manufacturing method comprising a. 제10항에 있어서,The method of claim 10, 상기 제1 전극을 형성하는 단계는, 상기 제1 전극이, 상기 홈의 측면에 형성되도록 경사 증착하는 제1 단계와, 상기 홈의 나머지 부분을 채우도록 증착하는 제2 단계를 포함하는 것을 특징으로 하는 수직구조 반도체 발광소자 제조방법.The forming of the first electrode may include a first step of depositing the first electrode to be formed on a side surface of the groove, and a second step of depositing to fill the remaining portion of the groove. The vertical structure semiconductor light emitting device manufacturing method. 제10항에 있어서,The method of claim 10, 상기 홈을 형성하는 단계와 상기 제1 전극을 형성하는 단계 사이에, 상기 홈 의 오목부에 고반사금속층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 수직구조 반도체 발광소자 제조방법.And forming a highly reflective metal layer in the concave portion of the groove between the step of forming the groove and the step of forming the first electrode. 제12항에 있어서,The method of claim 12, 상기 고반사금속층은 Ag, Ni, Al, Ph, Pd, Ir, Ru, Mg, Zn, Pt, Au 및 그 조합으로 구성된 그룹으로부터 선택된 물질로 이루어진 적어도 하나의 층을 포함하는 것을 특징으로 하는 수직구조 반도체 발광소자 제조방법.The highly reflective metal layer includes at least one layer made of a material selected from the group consisting of Ag, Ni, Al, Ph, Pd, Ir, Ru, Mg, Zn, Pt, Au, and combinations thereof. Semiconductor light emitting device manufacturing method. 제12항에 있어서,The method of claim 12, 상기 고반사금속층을 형성하는 단계는, 상기 고반사금속층이 상기 홈의 측면에 형성되도록 경사 증착하는 것을 특징으로 하는 수직구조 반도체 발광소자 제조방법.The forming of the high reflective metal layer may include forming the high reflective metal layer inclined to be formed on the side of the groove. 제10항에 있어서,The method of claim 10, 상기 홈을 형성하는 단계는, 습식에칭에 의하는 것을 특징으로 하는 수직구조 반도체 발광소자 제조방법.The step of forming the groove, the vertical structure semiconductor light emitting device manufacturing method, characterized in that by wet etching. 제10항에 있어서,The method of claim 10, 상기 홈을 형성하는 단계는, 상기 도전성 기판 상에 단일의 홈을 형성하며, 상기 단일 홈의 폭은 5 ~ 50㎛이고, 깊이는 5 ~ 50㎛이 되도록 하는 것을 특징으로 하는 수직구조 반도체 발광소자 제조방법.The forming of the groove may include forming a single groove on the conductive substrate, wherein the width of the single groove is 5 to 50 μm and the depth is 5 to 50 μm. Manufacturing method. 제10항에 있어서,The method of claim 10, 상기 제1 도전형 반도체층은, n형 불순물이 도핑된 반도체층이며, 상기 제2 도전형 반도체층은 p형 불순물이 도핑된 반도체층인 것을 특징으로 하는 수직구조 반도체 발광소자 제조방법.Wherein the first conductive semiconductor layer is a semiconductor layer doped with n-type impurities, and the second conductive semiconductor layer is a semiconductor layer doped with p-type impurities. 제10항에 있어서,The method of claim 10, 상기 도전성 기판은 GaN, SiC, ZnO, Si으로 구성된 그룹으로부터 선택된 물질로 이루어진 것을 특징으로 하는 수직구조 반도체 발광소자 제조방법.The conductive substrate is a vertical structure semiconductor light emitting device manufacturing method, characterized in that made of a material selected from the group consisting of GaN, SiC, ZnO, Si. 제18항에 있어서,The method of claim 18, 상기 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층은 질화물인 것을 특징으로 하는 수직구조 반도체 발광소자 제조방법.And the first conductive semiconductor layer, the active layer, and the second conductive semiconductor layer are nitrides. 제10항에 있어서,The method of claim 10, 상기 제2 도전형 반도체층을 성장시키는 단계와 상기 제2 전극을 형성하는 단계 사이에, 상기 제2 도전형 반도체층 상에 고반사성 오믹콘택층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 수직구조 반도체 발광소자 제조방법.And further comprising forming a highly reflective ohmic contact layer on the second conductive semiconductor layer between growing the second conductive semiconductor layer and forming the second electrode. Structure semiconductor light emitting device manufacturing method. 제20항에 있어서,The method of claim 20, 상기 고반사성 오믹콘택층은 Ag, Ni, Al, Ph, Pd, Ir, Ru, Mg, Zn, Pt, Au 및 그 조합으로 구성된 그룹으로부터 선택된 물질로 이루어진 적어도 하나의 층을 포함하는 것을 특징으로 하는 수직구조 반도체 발광소자 제조방법.The highly reflective ohmic contact layer includes at least one layer made of a material selected from the group consisting of Ag, Ni, Al, Ph, Pd, Ir, Ru, Mg, Zn, Pt, Au, and combinations thereof. Vertical structure semiconductor light emitting device manufacturing method.
KR1020060115992A 2006-11-22 2006-11-22 Vertical structure semiconductor light emitting device manufacturing method Expired - Fee Related KR100809216B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060115992A KR100809216B1 (en) 2006-11-22 2006-11-22 Vertical structure semiconductor light emitting device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060115992A KR100809216B1 (en) 2006-11-22 2006-11-22 Vertical structure semiconductor light emitting device manufacturing method

Publications (1)

Publication Number Publication Date
KR100809216B1 true KR100809216B1 (en) 2008-02-29

Family

ID=39383712

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060115992A Expired - Fee Related KR100809216B1 (en) 2006-11-22 2006-11-22 Vertical structure semiconductor light emitting device manufacturing method

Country Status (1)

Country Link
KR (1) KR100809216B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101014155B1 (en) 2010-03-10 2011-02-10 엘지이노텍 주식회사 Light emitting device, light emitting device manufacturing method and light emitting device package
CN102047445B (en) * 2008-04-05 2014-05-07 宋俊午 Light emitting element
CN104078543A (en) * 2013-03-25 2014-10-01 英迪股份有限公司 Light generating device and method of manufacturing the same
CN108075022A (en) * 2017-12-22 2018-05-25 南昌凯迅光电有限公司 A kind of firm LED chip of ITO and its manufacturing method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077708A (en) * 1998-08-31 2000-03-14 Kyocera Corp Light emitting element array
JP2004104100A (en) * 2002-09-10 2004-04-02 Arima Optoelectronics Corp Light emitting diode and method of manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077708A (en) * 1998-08-31 2000-03-14 Kyocera Corp Light emitting element array
JP2004104100A (en) * 2002-09-10 2004-04-02 Arima Optoelectronics Corp Light emitting diode and method of manufacturing the same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102047445B (en) * 2008-04-05 2014-05-07 宋俊午 Light emitting element
KR101014155B1 (en) 2010-03-10 2011-02-10 엘지이노텍 주식회사 Light emitting device, light emitting device manufacturing method and light emitting device package
US8653547B2 (en) 2010-03-10 2014-02-18 Lg Innotek Co., Ltd Light emitting device and light emitting device package
US9455377B2 (en) 2010-03-10 2016-09-27 Lg Innotek Co., Ltd. Light emitting device
US9899567B2 (en) 2010-03-10 2018-02-20 Lg Innotek Co., Ltd. Light emitting device
CN104078543A (en) * 2013-03-25 2014-10-01 英迪股份有限公司 Light generating device and method of manufacturing the same
US9437789B2 (en) 2013-03-25 2016-09-06 Intellectual Discovery Co., Ltd. Light generating device and method of manufacturing the same
CN108075022A (en) * 2017-12-22 2018-05-25 南昌凯迅光电有限公司 A kind of firm LED chip of ITO and its manufacturing method

Similar Documents

Publication Publication Date Title
US9455378B2 (en) High efficiency light emitting diode and method for fabricating the same
KR101393785B1 (en) Semiconductor light emitting device and manufacturing method thereof
CN105576108B (en) light emitting device
US11393950B2 (en) Light-emitting diode device and method for manufacturing the same
US9825203B2 (en) Light emitting diode chip and fabrication method
US7989832B2 (en) Light emitting device and manufacturing method thereof
KR20170108321A (en) Light emitting diode
US20080099776A1 (en) Nitride semiconductor light emitting device and method of manufacturing the same
KR20140000818A (en) Light emitting device having dielectric reflector and method of manufacturing the same
US20120235114A1 (en) Light emitting chip
US20090101926A1 (en) Semiconductor light emitting device and method of manufacturing the same
US20100224897A1 (en) Semiconductor optoelectronic device and method for forming the same
KR101081278B1 (en) Light emitting device and manufacturing method
US7989826B2 (en) Semiconductor light emitting device
JP5989318B2 (en) Semiconductor light emitting device and manufacturing method thereof
CN111261760B (en) Light-emitting components
KR101832314B1 (en) Light emitting device
KR100809216B1 (en) Vertical structure semiconductor light emitting device manufacturing method
CN118235259A (en) Thin-film LED array with low-refractive-index patterned structure
KR20130072825A (en) Light emitting device
KR102540645B1 (en) Light emitting device
US20240072099A1 (en) Light-emitting diode chip structures
US20230411562A1 (en) Light extraction structures for light-emitting diode chips and related methods
KR101930307B1 (en) Light emitting module
KR101838986B1 (en) Substrate for light emitting device, method of manufacturing the light emitting device and the apparatus for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

G170 Re-publication after modification of scope of protection [patent]
PG1701 Publication of correction

St.27 status event code: A-5-5-P10-P19-oth-PG1701

Patent document republication publication date: 20080410

Republication note text: Request for Correction Notice (Document Request)

Gazette number: 1008092160000

Gazette reference publication date: 20080229

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20160226

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20160226

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000