KR100436181B1 - 액정표시장치용 어레이기판 제조방법 - Google Patents

액정표시장치용 어레이기판 제조방법 Download PDF

Info

Publication number
KR100436181B1
KR100436181B1 KR10-2002-0020724A KR20020020724A KR100436181B1 KR 100436181 B1 KR100436181 B1 KR 100436181B1 KR 20020020724 A KR20020020724 A KR 20020020724A KR 100436181 B1 KR100436181 B1 KR 100436181B1
Authority
KR
South Korea
Prior art keywords
layer
gate
region
electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR10-2002-0020724A
Other languages
English (en)
Other versions
KR20030082144A (ko
Inventor
임병호
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-2002-0020724A priority Critical patent/KR100436181B1/ko
Priority to GB0307997A priority patent/GB2387707B/en
Priority to TW092108342A priority patent/TWI226502B/zh
Priority to FR0304547A priority patent/FR2838562B1/fr
Priority to CNB031098274A priority patent/CN100383646C/zh
Priority to US10/412,321 priority patent/US7199846B2/en
Priority to JP2003111255A priority patent/JP4710026B2/ja
Priority to DE10317627A priority patent/DE10317627B4/de
Publication of KR20030082144A publication Critical patent/KR20030082144A/ko
Application granted granted Critical
Publication of KR100436181B1 publication Critical patent/KR100436181B1/ko
Priority to US11/643,977 priority patent/US7609331B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로 특히, 액정표시장치용 어레이기판의 제조방법에 관한 것이다.
본 발명은 슬릿 마스크를 이용한 회절노광 공정으로 스위칭 소자를 형성하고, 최종 공정인 보호막 형성공정에서 마스크 공정이 아닌 프린팅 방식으로 필요한 영역에만 보호막을 형성한다.
연속하여, 상기 보호막 사이로 노출된 절연막을 식각하여 게이트패드 전극 단자와 데이터패드 전극 단자를 노출한다.
이와 같이 하면, 3 마스크 공정으로 액정표시장치용 어레이기판을 제작하는 것이 가능하여, 재료비를 절감할 수 있을 뿐 아니라 공정 시간을 단축할 수 있고, 다수의 공정 중 발생할 수 있는 공정오차를 최소화 할 수 있기 때문에 수율을 개선할 수 있다.

Description

액정표시장치용 어레이기판 제조방법{method for fabricating of an array substrate for a liquid crystal display device}
본 발명은 액정표시장치에 관한 것으로, 특히 액정표시장치용 어레이기판의 제조방법에 관한 것이다.
도 1은 일반적인 액정표시장치를 개략적으로 도시한 평면도이다
도시한 바와 같이, 일반적인 액정표시장치(11)는 블랙매트릭스(6)와 서브컬러필터(7)를 포함하는 컬러필터(8)와, 상기 컬러필터(8)의 상부에 증착된 투명전극인 공통전극(9)이 형성된 상부기판(5)과, 화소영역(P)과 화소영역 상에 형성된 화소전극(56)과 스위칭소자(T)를 포함한 어레이배선이 형성된 하부기판(22)으로 구성되며, 상기 상부기판(5)과 하부기판(22) 사이에는 액정(15)이 충진되어 있다.
상기 하부기판(22)은 어레이기판이라고도 하며, 스위칭 소자인 박막트랜지스터(T)가 매트릭스형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터를교차하여 지나가는 게이트배선(12)과 데이터배선(34)이 형성된다.
상기 화소(P)영역은 상기 게이트배선(12)과 데이터배선(34)이 교차하여 정의되는 영역이다. 상기 화소영역(P)상에 형성되는 화소전극(56)은 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명도전성 금속을 사용한다.
전술한 바와 같이 구성되는 액정표시장치는 상기 박막트랜지스터(T)와 상기 박막트랜지스터에 연결된 화소전극(56)이 매트릭스 내에 존재함으로써 영상을 표시한다.
상기 게이트배선(12)은 상기 박막트랜지스터(T)의 제 1 전극인 게이트전극을 구동하는 펄스전압을 전달하며, 상기 데이터배선(34)은 상기 박막트랜지스터(T)의 제 2 전극인 소스전극을 구동하는 신호전압을 전달하는 수단이다.
전술한 바와 같은 구성을 가지는 액정패널의 구동은 액정의 전기 광학적 효과에 기인한 것이다.
자세히 설명하면, 상기 액정층(15)은 자발분극(Spontaneous Polarization)특성을 가지는 유전이방성 물질이며, 전압이 인가되면 자발분극에 의해 쌍극자(Bipolar)를 형성함으로써 전계의 인가방향에 따라 분자의 배열방향이 바뀌는 특성을 갖는다.
따라서, 이러한 배열상태에 따라 광학적 특성이 바뀜으로써 전기적인 광변조가 생기게 된다.
이러한 액정의 광변조 현상에 의해, 빛을 차단 또는 통과시키는 방법으로 이미지를 구현하게 된다.
도 2를 참조하여 전술한 어레이기판의 구성을 좀더 자세히 알아본다.
도 2는 액정표시장치용 어레이기판의 일부를 개략적으로 도시한 확대 평면도이다.
도시한 바와 같이, 게이트배선(12)과 데이터배선(34)이 직교하여 화소영역(P)을 정의하며, 상기 게이트배선(12)과 데이터배선(34)의 직교 점에 스위칭소자인 박막트랜지스터(T)가 위치한다.
상기 게이트 배선(12)의 일 끝단에는 게이트 패드전극(10)이 구성되며, 상기 데이터 배선(34)의 일 끝단에는 데이터 패드전극(36)이 구성된다.
상기 각 패드전극(36)은 아일랜드 형상의 투명전극 패턴인 게이트 패드 전극단자(58)와 데이터 패드 전극단자(60)와 각각 접촉하여 구성된다.
상기 박막트랜지스터(T)는 상기 게이트배선(12)과 연결되어 주사신호를 인가 받는 게이트전극(14)과, 상기 데이터배선(34)과 연결되어 데이터신호를 인가 받는 소스전극(40) 및 이와는 소정간격 이격된 드레인전극(42)으로 구성한다.
또한, 상기 게이트전극(14) 상부에 구성되고 상기 소스전극(40)및 드레인전극(42)과 접촉하는 액티브층(32)을 포함한다.
또한, 상기 화소영역(P)상에는 상기 드레인전극(42)과 접촉하는 투명한 화소전극(56)을 구성하며, 상기 투명한 화소전극(56)의 일부는 상기 게이트배선(12)의 상부로 연장하여 구성한다.
상기 게이트배선(12)의 상부에는 아일랜드 형상의 금속패턴을 형성하며, 상기 금속 패턴은 상기 게이트 배선의 상부로 연장된 투명 화소전극(56)과 측면 접촉한다.
이와 같은 구성으로, 상기 게이트배선(12)의 일부는 제 1 스토리지 전극의 기능을 한다.
비로소, 상기 화소전극(17)과 측면 접촉하는 금속패턴(28)이 제 2 스토리지 전극의 기능을 하며, 상기 스토리지 제 1 전극과 상기 스토리지 제 2 전극 사이에 위치한 게이트 절연막(미도시)이 유전체의 역할을 하는 스토리지 캐패시터(C)를 구성할 수 있다.
이때, 도시하지는 않았지만, 상기 액티브층(32)과 소스 및 드레인 전극(40,42) 사이에는 오믹콘택층(미도시)이 구성되며, 상기 액티브층과 오믹콘택층을 형성하는 순수 비정질 실리콘층과 불순물 비정질 실리콘층은 패턴되어 상기 데이터 배선(34)과 데이터 패드전극(36)의 하부로 연장된 제 1 패턴(35)이 형성되는 동시에, 상기 금속패턴(28)의 하부에는 제 2 패턴(29)이 형성된다.
전술한 바와 같은 어레이기판의 구성은 종래의 4마스크 공정으로 제작된 것이며, 도면을 참조하여 종래의 4마스크 공정을 이용한 어레이기판의 제조공정을 설명한다.
도 3a 내지 도 3g와 도 4a 내지 도 4g와 도 5a 내지 도 5g는 도 2의 Ⅲ-Ⅲ`,Ⅳ-Ⅳ`,Ⅴ-Ⅴ`를 따라 절단하여 종래의 4마스크 공정 순서에 따라 도시한 공정 단면도이다.(도 3a 내지 도 3g는 스위칭 소자와 화소영역과 보조 용량부를 나타내고, 도 4a 내지 도 4g는 게이트 패드부를 나타내고, 도 5a 내지 도 5g는 데이터 패드부를 나타낸다.)
먼저, 도 3a와 4a와 5a에 도시한 바와 같이, 투명한 절연 기판(22)상에 제 1 금속층을 형성한 후 제 1 마스크 공정으로, 일 끝단에 게이트 패드(10)를 포함하는 게이트 배선(12)과, 상기 게이트 배선(12)에서 돌출 연장된 게이트 전극(14)을 형성한다.
상기 게이트 전극물질은 알루미늄(Al), 알루미늄 합금, 몰리브덴(Mo), 텅스텐(W), 크롬(Cr)과 같은 다양한 도전성 금속을 사용할 수 있으며 특히, 알루미늄(Al)과 알루미늄 합금을 사용할 경우에는 몰리브덴(Mo)이나 크롬(Cr)등을 사용하여 이중층으로 구성한다.
상기 게이트 배선(12)과 게이트 패드(10)등이 형성된 기판(22)의 전면에 제 1 절연막인 게이트 절연막(16)과, 순수 비정질 실리콘층(18)과, 불순물 비정질 실리콘층(20)과, 제 2 금속층(24)을 적층한다.
이때, 상기 제 1 절연막(16)은 질화 실리콘(SiNx)과 산화 실리콘(SiO2)을 포함하는 유기절연 물질 그룹 중 선택된 하나를 증착하여 형성하며, 상기 제 2 금속층(24)은 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 탄탈륨(Ta) 등의 도전성 금속물질 중 선택된 하나를 증착하여 형성한다.
상기 다수의 층이 적층된 기판(22)에 스위칭 소자 영역(T)과, 이후 공정에서 형성되는 데이터 배선과 데이터 패드를 포함하는 데이터 영역(D)과 게이트 패드 영역(G)과 화소영역(P)과 스토리지 영역(S)을 정의한다.
다음으로, 도 3b와 4b와 5b에 도시한 바와 같이, 상기 다수의 영역이 정의된 제 2 금속층(24)의 상부에는 포토레지스트(photo-resist:이하 "PR"층 이라함)를 도포하여 PR층(26)을 형성한다. 이때, 상기 PR층(26)은 빛을 받은 부분이 노광되어 현상되는 포지티브형(positive type)을 사용하는 것으로 한다.
상기 PR층(26)이 형성된 기판(22)의 상부에 투과영역(A)과 차단영역(B)과 슬릿영역인 반투과 영역(C)으로 구성된 마스크(50)를 위치시킨다.
상기 반투과 영역(C)은 상기 게이트 전극(14)의 상부에 대응하여 위치하도록 한다. 이때, 상기 반투과 영역(C)에 대응하는 PR층(26)은 상기 투과영역(A)에 비해 일부분만 노광되는 특성이 있다.
연속하여, 상기 마스크(50)의 상부로 빛을 조사하는 노광공정(exposure)과, 노광된 부분을 제거하는 현상공정(develop)을 진행한다.
전술한 바와 같은 공정을 진행하게 되면, 도 3c와 4d와 5d에 도시한 바와 같이, 스위칭 영역(T)과 스토리지 영역(S)과 상기 데이터 영역(D)에 패턴된 PR층(26)이 형성된다.
다음으로, 도 3d와 4d와 5d에 도시한 바와 같이, 상기 패턴된 PR층(26) 사이로 노출된 제 2 금속층(도 3c의 24)을 습식식각 방식으로 식각한 후, 하부의 불순물 비정질 실리콘층(도 3c의 20)과 순수 비정질 실리콘층(18)을 건식식각을 통해 제거하는 공정을 진행하여, 상기 스위칭 영역(T)과 데이터 영역(D)에는 소스/드레인전극 패턴(28)과, 소스/드레인 전극패턴(28)에서 연장된 데이터 배선(34)과, 데이터 배선의 일 끝단에 데이터 패드(36)를 형성한다.
동시에, 상기 게이트 배선(12)의 일부 상부에는 아일랜드 형상의 금속패턴(38)을 형성한다.
상기 패턴된 순수 비정질 실리콘층과 불순물 비정질 실리콘층은 상기 소스/드레인 전극패턴(28)의 하부에서 상기 데이터배선(34)과 데이터 패드전극(36)의 하부로 연장된 제 1 패턴(35)과, 상기 금속패턴(26)의 하부에 아일랜드 형상으로 구성된 제 2 패턴(29)으로 형성된다.
이때, 상기 스위칭 영역(T)에 구성된 제 1 패턴 중 하부에 구성된 순수 비정질 실리콘층을 액티브층(32)이라 하고, 액티브층(32)의 상부에 구성된 불순물 비정질 실리콘층을 오믹 콘택층(30)이라 하다.
다음으로, 도 3e와 4e와 5e에 도시한 바와 같이, 상기 스위칭 영역(T)에 채널(CH)을 형성하기 위한 이전 공정으로, 상기 채널의 상부에 형성된 PR층을 제거하기 위한 애싱공정(ashing processing)을 진행한다.
상기 애싱 공정을 진행하게 되면, 상기 게이트 전극(14) 상부영역(E)에 부분 노광되었던 얇은 PR층이 제거되는 동시에, 상기 각 PR패턴(26)의 주변(F)이 깍여 나가 하부의 금속패턴(28,38,36)이 노출된다.
연속하여, 상기 PR패턴(26) 사이로 노출된 금속층과 그 하부의 불순물 비정질 실리콘층을 건식식각을 통해 제거하는 공정을 진행하여 하부의 순수 비정질 실리콘층을 노출하는 공정을 진행한다.
이때, 패턴된 PR층(26)사이로 노출된 금속층이 몰리브덴(Mo)일 경우에는 전술한 바와 같이, 건식식각으로 노출된 금속층과 그 하부의 불순물 비정질 실리콘층을 한꺼번에 제거하는 것이 가능하나, 상기 금속층이 크롬(Cr)일 경우에는 상기 PR 패턴 사이로 노출된 금속층을 먼저 습식식각을 통해 제거한 후, 연속하여 건식식각으로 그 하부의 불순물 비정질 실리콘층을 제거하는 공정을 진행한다.
이와 같은 공정을 통해, 도 3f와 4f와 5f에 도시한 바와 같이, 상기 스위칭 영역(T)에서는 상기 소스/드레인 전극패턴이 다시 한번 패턴되어, 서로 이격된 소스 전극(40)과 드레인 전극(42)이 구성되며, 서로 이격된 사이로 액티브층(32)중 액티브 채널영역(CH)이 노출되는 결과를 얻을 수 있다.
이상과 같이 제 2 마스크 공정을 통해, 액티브층(32)과 소스 및 드레인 전극(40,42)과 데이터 배선(34)과 데이터 패드(36)가 형성된다.
연속하여, 상기 소스 및 드레인 전극(40,42)과 데이터 배선(34)등이 형성된 기판(22)의 전면에 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)를 포함한 투명한 유기절연물질 그룹 중 선택된 하나를 도포하여 형성하거나, 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나를 증착하여 제 2 절연막인 보호막(46)을 형성한다.
다음으로, 상기 보호막(46)을 제 3 마스크 공정으로 패턴하여, 상기 드레인 전극(42)의 일부를 노출하는 드레인 콘택홀(48)과, 상기 금속패턴(28)의 측면을 노출하는 스토리지 콘택홀(50)과, 상기 게이트 패드(10)와 데이터 패드(36)의 일부를 노출하는 게이트 패드 콘택홀(52)과 데이터 패드 콘택홀(54)을 형성한다.
연속하여, 도 3g와 4g와 5g에 도시한 바와 같이, 상기 보호막(46)의 상부에인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함한 투명 도전성 금속물질 중 선택된 하나를 증착하고 제 4 마스크 공정으로 패턴하여, 상기 드레인 전극(42)과 접촉하면서 상기 화소영역(P)을 지나 상기 금속패턴(28)과 접촉하는 투명 화소전극(56)과, 상기 게이트 패드전극(10)과 접촉하는 게이트 패드 전극단자(58)와 상기 데이터 패드전극(36)과 접촉하는 데이터 패드 전극단자(60)를 형성한다.
전술한 바와 같은 공정으로 종래의 방법에 따른 액정표시장치용 어레이기판을 제작할 수 있다.
본 발명은 전술한 4 마스크 공정을 더욱 단순화하여 개선된 공정 수율을 확보하고 재료비를 절감하기 위해 안출된 것으로, 본 발명에 따른 어레이기판 제조방법은 슬릿 마스크를 사용하는 동시에, 기판의 상부에 구성하는 보호막을 프린팅 방식으로 형성하는 방법을 이용한 3 마스크 공정으로 액정표시장치용 어레이기판을 제작하여 공정 수율을 개선하고자 한다.
도 1은 일반적인 액정표시장치를 개략적으로 도시한 평면도이고,
도 2는 종래의 액정표시장치용 어레이기판의 일부를 개략적으로 도시한 확대 평면도이고,
도 3a 내지 도 3g와 도 4a 내지 도 4g와 도 5a 내지 도 5g는 도 2의 Ⅲ-Ⅲ`,Ⅳ-Ⅳ`,Ⅴ-Ⅴ`를 절단하여 종래의 공정순서에 따라 도시한 공정 단면도이고,
도 6은 본 발명에 따른 액정표시장치용 어레이기판의 일부를 개략적으로 도시한 확대 평면도이고,
도 7a 내지 도 7h와 도 8a 내지 도 8h와 도 9a 내지 도 9h는 도 6의 Ⅶ-Ⅶ`,Ⅷ-Ⅷ`,Ⅸ-Ⅸ`를 따라 절단하여, 본 발명의 공정 순서에 따라 도시한 공정 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 기판 110 : 게이트 패드
112 : 게이트 배선 114 : 게이트 전극
129 : 액티브층의 제 2 패턴 132 : 액티브층
134 : 데이터 배선 135 : 액티브층의 제 1 패턴
136 : 데이터 패드 138 : 금속패턴
140 : 소스 전극 142 : 드레인 전극
146 : 화소 전극 148 : 게이트패드 전극단자
150 : 데이터패드 전극단자
전술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치용 어레이기판 제조방법은 기판 상에 스위칭 영역과 화소 영역과 데이터 영역과 스토리지 영역을 정의하는 단계와; 상기 기판 상에 제 1 마스크 공정으로, 끝단에 게이트 패드를 포함하는 게이트 배선과, 게이트 배선에서 소정면적 돌출된 게이트 전극을형성하는 단계와; 상기 게이트 배선과 게이트 패드가 형성된 기판의 전면에 제 1 절연막과 순수 비정질 실리콘층(a-Si:H)과 불순물 비정질 실리콘층(n+a-Si:H)과 제 2 금속층과 PR층을 형성하는 단계와; 상기 PR층이 형성된 기판의 상부에 투과영역과 차단영역과 반투과 영역으로 구성된 마스크를 위치시키고, 상기 반투과영역은 상기 스위칭 영역의 중앙에 대응하여 위치하도록 하는 단계와; 상기 마스크를 통한 노광공정과 현상공정을 진행하여, 상기 화소영역과 데이터 영역과 스위칭 영역과 스토리지 영역의 상부에 포토레지스트 패턴을 형성하되, 상기 스위칭 영역의 상부에는 서로 다른 두께의 포토레지스트 패턴을 형성하는 단계와; 상기 포토레지스터 패턴 사이로 노출된 제 2 금속층과, 하부의 불순물 비정질 실리콘층과 순수 비정질 실리콘층과 제 1 절연막을 순차적으로 식각하여, 상기 스위칭 영역에는 소스/드레인 전극패턴과, 상기 데이터 영역에는 일 끝단에 데이터 패드를 포함하는 데이터 배선과, 상기 스토리지 영역에는 아일랜드 형상의 금속패턴과, 상기 소스/드레인 전극패턴의 하부에는 액티브층과 오믹콘택층을 형성하는 동시에 상기 게이트 패드전극을 노출하는 단계와; 상기 포토레지스트 패턴 중 상기 스위칭 영역상부에 서로 다른 두께로 남겨진 포토레지스트 패턴 중 얇은 부분을 제거하여 하부의 소스/드레인전극패턴의 일부를 노출하는 단계와; 상기 노출된 소스/드레인 전극패턴과 그 하부의 불순물 비정질 실리콘층을 식각하여, 서로 이격된 소스전극과 드레인 전극을 형성한 후, 포토레지스트 패턴을 제거하는 단계와; 상기 소스 전극과 드레인 전극이 형성된 기판의 전면에 투명 도전성 금속층을 형성한 후 제 3 마스크 공정으로 패턴하여, 상기 게이트 패드전극과 접촉하는 게이트 패드 전극단자와, 상기 드레인전극과 접촉하면서 상기 금속패턴과 접촉하는 화소전극과, 상기 데이터 패드 전극과 접촉하는 데이터 패드 전극단자를 형성하는 단계와; 상기 화소전극과 게이트 패드 전극단자와 데이터 패드 전극단자가 형성된 기판의 전면에 제 3 절연막인 무기절연막을 증착하는 단계와; 상기 제 3 절연막이 형성된 기판 중 상기 게이트 패드전극과 데이터 패드전극이 위치하는 영역을 제외한 영역에만 투명한 유기막을 형성하는 단계와; 상기 투명한 유기막 사이로 노출된 제 3 절연막을 식각하여, 상기 게이트 패드 전극단자와 데이터 패드 전극단자를 노출하는 단계를 포함한다.
상기 게이트 배선과 게이트 패드전극과 게이트 전극은 알루미늄을 포함한 이중금속층으로 형성한다.
상기 액티브층과 오믹콘택층은 상기 데이터배선과 데이터 패드의 하부로 연장 형성된다.
상기 마스크에 구성되는 반투과영역은 다수의 슬릿으로 구성되는 것을 특징응로 한다.
상기 무기 절연막은 질화 실리콘(SiNX)인 것을 특징으로하며, 상기 질화 실리콘을 300℃에서 500Å~1000Å의 두께로 증착하는 것을 특징으로 한다.
상기 투명한 유기막은 프린팅 방식으로 형성하는 것을 특징으로 하며, 대표적으로 폴리 이미드를 예를 들 수 있다.
상기 금속층은 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 탄탈륨(Ta)등을 포함하는 도전성 금속그룹 중 선택된 하나로 형성하며, 상기 소스/드레인전극 패턴과 그하부의 불순물 비정질 실리콘층은 건식식각으로 일괄 식각하거나, 습식식각과 건식식각을 순차적으로 진행하여 식각하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
-- 실시예 --
본 발명의 특징은 3 마스크 공정으로 액정표시장치용 어레이기판을 제작하는 것이다.
도 6 본 발명에 따른 액정표시장치용 어레이기판의 일부를 개략적으로 도시한 평면도이다.
도시한 바와 같이, 기판(100)상에 게이트배선(112)과 데이터배선(13)이 직교하여 화소영역(P)을 정의하며, 상기 게이트배선(112)과 데이터배선(13)의 직교 점에 스위칭소자인 박막트랜지스터(T)가 위치한다.
상기 게이트 배선(112)의 일 끝단에는 게이트 패드전극(110)을 구성하고, 상기 데이터 배선(134)의 일 끝단에는 데이터 패드전극(136)을 구성하고, 상기 각 패드전극은 아일랜드 형상의 투명전극 패턴인 게이트 패드 전극단자(148)와 데이터 패드 전극단자(150)와 평면적으로 겹쳐 구성한다.
상기 박막트랜지스터(T)는 상기 게이트배선(112)과 연결되어 주사신호를 인가 받는 게이트전극(114)과, 상기 데이터배선(134)과 연결되어 데이터신호를 인가 받는 소스 전극(140) 및 이와는 소정간격 이격된 드레인 전극(142)으로 구성한다.
또한, 상기 게이트전극(114) 상부에 구성되고 상기 소스전극(140)및 드레인전극(142)과 접촉하는 액티브층(132)을 포함한다.
또한, 상기 화소영역(P)상에는 상기 드레인 전극(142)과 접촉하는 투명한 화소전극(146)을 구성하며, 상기 투명한 화소전극(146)의 일부는 상기 게이트배선(112)의 상부로 연장하여 구성한다.
상기 게이트배선(112)의 상부에는 아일랜드 형상의 금속패턴(138)을 구성한다.
이때, 상기 화소전극(146)은 드레인 전극(142)과 평면적으로 직접 접촉하는 동시에, 상기 금속패턴(138)과 직접 접촉하도록 구성한다.
이때, 상기 게이트배선(112)의 일부는 제 1 스토리지 전극의 기능을 하고, 상기 화소전극(146)과 직접 접촉하는 금속층(132)이 제 2 스토리지 전극의 기능을 한다. 따라서, 상기 스토리지 제 1 전극과 상기 스토리지 제 2 전극 사이에 위치한 게이트 절연막(미도시)이 유전체의 역할을 하는 보조 용량부(C)를 구성할 수 있다.
이하, 도 7a 내지 도 7h와 8a 내지 8h와 9a 내지 9h를 참조하여 본 발명에 따른 액정표시장치의 제조공정을 설명한다.
도 7a 내지 7h와 8a 내지 8h와 9a 내지 9h는 도 6의 Ⅷ-Ⅷ`,Ⅸ-Ⅸ`,Ⅹ-Ⅹ`을 따라 절단하여 본 발명의 공정 순서에 따라 도시한 공정 단면도이다.
(도 7a 내지 도 7h는 스위칭 영역과 화소영역과 보조용량 영역의 단면도이고, 도 8a 내지 도 8h는 게이트 패드의 단면도이고, 도 9a 내지 9h는 데이터 패드의 단면도이다)
도 7a와 8a와 9a에 도시한 바와 같이, 기판(100)상에 알루미늄(Al), 텅스텐(W), 몰리브덴(Mo), 크롬(Cr)등의 도전성 금속을 증착하고 패터닝하여, 제 1 마스크 공정으로 게이트배선(112)과 상기 게이트배선에서 일 방향으로 소정면적 돌출 연장된 게이트전극(114)과 게이트 배선(112)의 일 끝단에 게이트 패드(110)를 형성한다.
이때, 능동 행렬 액정 표시장치의 동작에 중요한 게이트 전극(114) 물질은 RC 딜레이(delay)를 작게 하기 위하여 저항이 작은 알루미늄이 주류를 이루고 있으나, 순수 알루미늄은 화학적으로 내식성이 약하고, 후속의 고온 공정에서 힐락(hillock) 형성에 의한 배선 결함문제를 야기시키므로, 알루미늄 배선의 경우는 합금의 형태로 쓰이거나 도시한 바와 같이 적층 구조가 적용된다.
다음으로, 상기 게이트 배선(112)과 게이트 전극(114)과 게이트 패드(116)가 형성된 기판(100)의 전면에 산화 실리콘(SiO2), 질화 실리콘(SiNX)등의 무기 절연물질과 경우에 따라서는 벤조사이클로부텐(BCB)과 아크릴(Acryl)계 수지(resin)와 같은 유기절연물질을 증착하여 게이트 절연막(116)을 형성한다.
연속하여, 상기 게이트 절연막(116) 상부에 순수 비정질 실리콘층(a-Si:H)(118)과 불순물 비정질 실리콘층(n+a-Si:H)(120)과 제 2 금속층(124)을 형성한다.
상기 제 2 금속층(124)은 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 탄탈륨(Ta) 등의 도전성 금속 그룹 중 선택된 하나를 증착하여 형성한다.
다음으로, 상기 제 2 금속층(124)이 형성된 기판(100) 상에 화소영역(P)과, 스위칭 영역(T)과 보조 용량영역(S)과 데이터 영역(D)과 게이트 패드 영역(G)을 정의한다.
다음으로, 도 7b와 8b와 9b에 도시한 바와 같이, 상기 제 2 금속층(124)이 형성된 기판(100)의 전면에 포토레지스트(photo-resist: 이하"PR"층 이라 칭함)를 도포하여 PR층(126)을 형성한다.
상기 PR층(126)이 형성된 기판(100)의 상부에 마스크(150)를 위치시킨다.
상기 마스크(150)는 투과영역(A)과 차단영역(B)과 반투과영역(슬릿영역)(C)으로 구성되었으며, 상기 반투과영역(C)은 상기 게이트 전극(114)의 상부에 대응하여 위치하도록 한다.
다음으로, 상기 마스크(150)의 상부로부터 빛을 조사하는 노광공정(exposure)과, 연속된 현상공정(develop)을 진행하여 도 7c와 8c와 9c에 도시한 바와 같이, 상기 스위칭 영역(T)에는 서로 다른 높이로 패턴된 PR패턴(126)이 형성되고, 상기 보조용량 영역(S)과 데이터 영역(D)에도 각각 PR패턴(126)이 형성된다.
연속하여, 다음으로, 도 7d와 8d와 9d에 도시한 바와 같이, 상기 패턴된 PR층(126)사이로 노출된 제 2 금속층(도 7c의 124)을 습식식각 방식으로 식각한 후, 하부의 불순물 비정질 실리콘층(도 7c의 12O)과 순수 비정질 실리콘층(도 7 의 128)을 건식식각을 통해 제거하는 공정을 진행하여, 상기 스위칭 영역(S)과 데이터 영역(D)에는 소스/드레인전극 패턴(128), 소스/드레인 전극패턴(128)에서 연장된데이터 배선(134)과, 데이터 배선의 일 끝단에 데이터 패드(136)를 형성한다.
동시에, 상기 게이트 배선(112)의 일부 상부에는 아일랜드 형상의 금속패턴(138)을 형성한다.
상기 패턴된 순수 비정질 실리콘층과 불순물 비정질 실리콘층은 상기 소스/드레인 전극패턴(128)의 하부에서 상기 데이터배선(134)과 데이터 패드전극(136)의 하부로 연장된 제 1 패턴(135)과, 상기 금속패턴(138)의 하부에 아일랜드 형상으로 구성된 제 2 패턴(129)으로 형성된다.
이때, 상기 스위칭 영역(T)에 구성된 제 1 패턴 중 하부에 구성된 순수 비정질 실리콘층을 액티브층(132)이라 하고, 액티브층(132)의 상부에 구성된 불순물 비정질 실리콘층을 오믹 콘택층(130)이라 하다.
연속하여, 상기 패턴된 PR층(126)사이로 사이로 노출된 제 1 절여막인 게이트 절연막(116)을 식각하는 공정을 진행한다.
다음으로, 도 7e와 8e와 9e에 도시한 바와 같이, 상기 스위칭 영역(T)에 채널(CH)을 형성하기 위한 이전 공정으로, 상기 채널의 상부에 형성된 PR층을 제거하기 위한 애싱공정(ashing processing)을 진행한다.
상기 애싱 공정을 진행하게 되면, 상기 게이트 전극(114) 상부영역(E)에 부분 노광되었던 얇은 PR층이 제거되는 동시에, 상기 각 PR패턴(126)의 주변(F)이 깍여 나가 하부의 금속패턴(128,138,136)이 노출된다.
연속하여, 상기 PR패턴(126)의 주변으로 노출된 금속층과 그 하부의 불순물 비정질 실리콘층을 건식식각을 통해 제거하는 공정을 진행하여 하부의 순수 비정질실리콘층을 노출하는 공정을 진행한다.
이때, 패턴된 PR층(126)사이로 노출된 금속층이 몰리브덴(Mo)일 경우에는 전술한 바와 같이, 건식식각으로 노출된 금속층과 그 하부의 불순물 비정질 실리콘층을 한꺼번에 제거하는 것이 가능하나, 상기 금속층이 크롬(Cr)일 경우에는 상기 PR 패턴 사이로 노출된 금속층을 먼저 습식식각을 통해 제거한 후, 연속하여 건식식각으로 그 하부의 불순물 비정질 실리콘층을 제거하는 공정을 진행한다.
이와 같은 공정을 통해, 도 7f와 8f와 9f에 도시한 바와 같이, 상기 스위칭 영역(T)에서는 상기 소스/드레인 전극패턴이 다시 한번 패턴되어, 서로 이격된 소스 전극(140)과 드레인 전극(142)이 구성되며, 서로 이격된 사이로 액티브층(132)이 노출되는 결과를 얻을 수 있다.
이상과 같이 제 2 마스크 공정을 통해, 액티브층(132)과 소스 및 드레인전극(140,142)과 데이터 배선(134)과 데이터 패드(136)를 형성할 수 있다.
상기 제 2 마스크 공정으로 소스 및 드레인 전극 등이 형성된 기판의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명 도전성 금속물질을 증착한 후 패턴하여, 상기 드레인 전극(142)과 접촉하면서 화소영역(P)을 지나 금속패턴(138)과 접촉하는 투명한 화소전극(146)과, 상기 게이트 패드전극(110)과 평면적으로 겹쳐 형성되는 게이트 패드 전극단자(148)와, 상기 데이터 패드 전극(136)과 평면적으로 겹쳐 형성되는 아일랜드 형상의 데이터 패드 전극단자(150)를 형성한다.
연속하여, 상기 투명전극(146,148,150)이 형성된 기판(100)의 전면에 질화실리콘(SiNX)과 산화실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나를 증착하여 제 2 절연막인 보호막(152)을 약 300약℃ 부근에서 500Å~1000Å의 두께로 형성한다.
이때, 상기 비정질 상태의 투명전극(146,148,150)이 결정질 상태로 특성이 바뀌게 된다. 상기 제 2 절연막(152)은 액티브층(132)과 직접 접촉하는 층으로 유기막에 비해 액티브층과의 계면특성이 양호한 성질을 갖는다.
다음으로, 도 7g와 8g와 9g에 도시한 바와 같이, 상기 보호막(152)이 형성된 기판(100)의 중 상기 데이터 패드 영역(D)과 게이트 패드 영역(G)을 제외한 영역에만 투명한 유기막(154)을 프린팅(printing) 방식으로 형성한다.
상기 투명 유기막은 대표적으로 폴리이미드(polyimide)를 예를 들 수 있다.
연속하여, 상기 투명 유기막 사이로 노출된 보호막(152)을 건식식각하게 되면, 도 7h와 8h와 9h에 도시한 바와 같이, 상기 게이트 패드 단자전극(148)과 데이터 패드 단자전극(150)이 노출되는 결과를 얻을 수 있다.
이때, 상기 게이트 패드 영역(G)과 데이터 패드 영역(D)을 제외한 나머지 영역(S,T,P)은 상기 제 2 보호막(154)이 존재하며, 보호막의 상부에 러빙공정을 진행하여 배향막으로도 사용할 수 있다.
이상, 전술한 바와 같은 3마스크 공정으로 본 발명에 따른 액정표시장치용 어레이기판을 제작할 수 있다.
본 발명에 따른 3마스크 공정으로 어레이기판을 제작하게 되면, 재료비를 절감과 함께 공정시간을 단축 할 수 있을 뿐 아니라, 다수의 공정 중 발생하는 공정 오차를 최대할 줄일 수 있기 때문에 공정수율을 개선할 수 있는 효과가 있다.

Claims (11)

  1. 기판 상에 스위칭 영역과 화소 영역과 데이터 영역과 스토리지 영역을 정의하는 단계와;
    상기 기판 상에 제 1 마스크 공정으로, 끝단에 게이트 패드를 포함하는 게이트 배선과, 게이트 배선에서 소정면적 돌출된 게이트 전극을 형성하는 단계와;
    상기 게이트 배선과 게이트 패드가 형성된 기판의 전면에 제 1 절연막과 순수 비정질 실리콘층(a-Si:H)과 불순물 비정질 실리콘층(n+a-Si:H)과 제 2 금속층과 PR층을 형성하는 단계와;
    상기 PR층이 형성된 기판의 상부에 투과영역과 차단영역과 반투과 영역으로 구성된 마스크를 위치시키고, 상기 반투과영역은 상기 스위칭 영역의 중앙에 대응하여 위치하도록 하는 단계와;
    상기 마스크를 통한 노광공정과 현상공정을 진행하여, 상기 화소영역과 데이터 영역과 스위칭 영역과 스토리지 영역의 상부에 포토레지스트 패턴을 형성하되, 상기 스위칭 영역의 상부에는 서로 다른 두께의 포토레지스트 패턴을 형성하는 단계와;
    상기 포토레지스터 패턴 사이로 노출된 제 2 금속층과, 하부의 불순물 비정질 실리콘층과 순수 비정질 실리콘층과 제 1 절연막을 순차적으로 식각하여, 상기 스위칭 영역에는 소스/드레인 전극패턴과, 상기 데이터 영역에는 일 끝단에 데이터 패드를 포함하는 데이터 배선과, 상기 스토리지 영역에는 아일랜드 형상의 금속패턴과, 상기 소스/드레인 전극패턴의 하부에는 액티브층과 오믹콘택층을 형성하는 동시에 상기 게이트 패드전극을 노출하는 단계와;
    상기 포토레지스트 패턴 중 상기 스위칭 영역상부에 서로 다른 두께로 남겨진 포토레지스트 패턴 중 얇은 부분을 제거하여 하부의 소스/드레인전극패턴의 일부를 노출하는 단계와;
    상기 노출된 소스/드레인 전극패턴과 그 하부의 불순물 비정질 실리콘층을 식각하여, 서로 이격된 소스전극과 드레인 전극을 형성한 후, 포토레지스트 패턴을 제거하는 단계와;
    상기 소스 전극과 드레인 전극이 형성된 기판의 전면에 투명 도전성 금속층을 형성한 후 제 3 마스크 공정으로 패턴하여, 상기 게이트 패드전극과 접촉하는 게이트 패드 전극단자와, 상기 드레인 전극과 접촉하면서 상기 금속패턴과 접촉하는 화소전극과, 상기 데이터 패드 전극과 접촉하는 데이터 패드 전극단자를 형성하는 단계와;
    상기 화소전극과 게이트 패드 전극단자와 데이터 패드 전극단자가 형성된 기판의 전면에 제 3 절연막인 무기절연막을 증착하는 단계와;
    상기 제 3 절연막이 형성된 기판 중 상기 게이트 패드전극과 데이터 패드전극이 위치하는 영역을 제외한 영역에만 투명한 유기막을 형성하는 단계와;
    상기 투명한 유기막 사이로 노출된 제 3 절연막을 식각하여, 상기 게이트 패드 전극단자와 데이터 패드 전극단자를 노출하는 단계를
    포함하는 액정표시장치용 어레이기판 제조방법.
  2. 제 1 항에 있어서,
    상기 게이트 배선과 게이트 패드전극과 게이트 전극은 알루미늄을 포함한 이중금속층인 액정표시장치용 어레이기판 제조방법.
  3. 제 1 항에 있어서,
    상기 액티브층과 오믹콘택층은 상기 데이터배선과 데이터 패드의 하부로 연장형성된 액정표시장치용 어레이기판 제조방법.
  4. 제 1 항에 있어서,
    상기 마스크에 구성되는 반투과영역은 다수의 슬릿이 구성된 액정표시장치용 어레이기판 제조방법
  5. 제 1 항에 있어서,
    상기 포토레지스트는 현상 공정 중 노광된 부분이 제거되는 특성을 가진 포지티브형인 액정표시장치용 어레이기판 제조방법.
  6. 제 1 항에 있어서,
    상기 무기 절연막은 질화 실리콘(SiNX)인 액정표시장치용 어레이기판 제조방법.
  7. 제 6 항에 있어서,
    상기 무기 절연막은 300℃에서 500Å~1000Å의 두께로 증착된 액정표시장치용 어레이기판 제조방법.
  8. 제 1 항에 있어서,
    상기 투명한 유기막은 프린팅 방식으로 형성되는 액정표시장치용 어레이기판 제조방법.
  9. 제 8 항에 있어서,
    상기 투명 유기막은 폴리 이미드인 액정표시장치용 어레기판 제조방법.
  10. 제 1 항에 있어서,
    상기 금속층은 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 탄탈륨(Ta)등을 포함하는 도전성 금속그룹 중 선택된 하나로 형성하는 액정표시장치용 어레이기판 제조방법.
  11. 제 1 항에 있어서,
    상기 소스/드레인전극 패턴과 그 하부의 불순물 비정질 실리콘층은 건식식각으로 일괄 식각하거나, 습식식각과 건식식각을 순차적으로 진행하여 식각하는 액정표시장치용 어레이기판 제조방법.
KR10-2002-0020724A 2002-04-16 2002-04-16 액정표시장치용 어레이기판 제조방법 Expired - Lifetime KR100436181B1 (ko)

Priority Applications (9)

Application Number Priority Date Filing Date Title
KR10-2002-0020724A KR100436181B1 (ko) 2002-04-16 2002-04-16 액정표시장치용 어레이기판 제조방법
GB0307997A GB2387707B (en) 2002-04-16 2003-04-07 Manufacturing method of array substrate for liquid crystal display device
FR0304547A FR2838562B1 (fr) 2002-04-16 2003-04-11 Procede de fabrication d'un substrat de matrice d'un dispositif d'affichage a cristaux liquides
CNB031098274A CN100383646C (zh) 2002-04-16 2003-04-11 液晶显示装置阵列基板的制造方法
TW092108342A TWI226502B (en) 2002-04-16 2003-04-11 Manufacturing method of array substrate for liquid crystal display device
US10/412,321 US7199846B2 (en) 2002-04-16 2003-04-14 Method of manufacturing array substrate for liquid crystal display device
JP2003111255A JP4710026B2 (ja) 2002-04-16 2003-04-16 液晶表示装置用アレー基板製造方法
DE10317627A DE10317627B4 (de) 2002-04-16 2003-04-16 Verfahren zur Herstellung eines Matrixsubstrats für eine Flüssigkristallanzeigevorrichtung
US11/643,977 US7609331B2 (en) 2002-04-16 2006-12-22 Method of manufacturing array substrate for liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0020724A KR100436181B1 (ko) 2002-04-16 2002-04-16 액정표시장치용 어레이기판 제조방법

Publications (2)

Publication Number Publication Date
KR20030082144A KR20030082144A (ko) 2003-10-22
KR100436181B1 true KR100436181B1 (ko) 2004-06-12

Family

ID=19720374

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0020724A Expired - Lifetime KR100436181B1 (ko) 2002-04-16 2002-04-16 액정표시장치용 어레이기판 제조방법

Country Status (8)

Country Link
US (2) US7199846B2 (ko)
JP (1) JP4710026B2 (ko)
KR (1) KR100436181B1 (ko)
CN (1) CN100383646C (ko)
DE (1) DE10317627B4 (ko)
FR (1) FR2838562B1 (ko)
GB (1) GB2387707B (ko)
TW (1) TWI226502B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7371592B2 (en) 2005-01-17 2008-05-13 Samsung Electronics Co., Ltd. Manufacturing method of thin film transistor array panel using an optical mask
US7501297B2 (en) 2005-01-20 2009-03-10 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
US7688417B2 (en) 2004-12-17 2010-03-30 Samsung Electronics Co., Ltd. Thin film transistor array panel and method for manufacturing the same
KR20170057225A (ko) * 2015-09-28 2017-05-24 보에 테크놀로지 그룹 컴퍼니 리미티드 어레이 기판, 제조 방법, 및 대응하는 디스플레이 패널과 전자 디바이스

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100476366B1 (ko) 2002-04-17 2005-03-16 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
US7316784B2 (en) * 2003-02-10 2008-01-08 Lg.Philips Lcd Co., Ltd. Method of patterning transparent conductive film, thin film transistor substrate using the same and fabricating method thereof
US7190000B2 (en) * 2003-08-11 2007-03-13 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
US7760317B2 (en) * 2003-10-14 2010-07-20 Lg Display Co., Ltd. Thin film transistor array substrate and fabricating method thereof, liquid crystal display using the same and fabricating method thereof, and method of inspecting liquid crystal display
KR101006474B1 (ko) * 2003-12-29 2011-01-06 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그의 제조 방법
KR100561646B1 (ko) * 2003-10-23 2006-03-20 엘지.필립스 엘시디 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR101048698B1 (ko) * 2003-12-30 2011-07-12 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101021715B1 (ko) * 2004-03-06 2011-03-15 엘지디스플레이 주식회사 스토리지 도핑공정을 개선한 액정표시소자의 제조방법
KR101021719B1 (ko) * 2004-03-27 2011-03-15 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR101086477B1 (ko) 2004-05-27 2011-11-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 제조 방법
KR101050300B1 (ko) * 2004-07-30 2011-07-19 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판 및 그 제조 방법
CN1308749C (zh) * 2004-09-28 2007-04-04 友达光电股份有限公司 平面显示面板的制造方法
KR100614323B1 (ko) * 2004-12-30 2006-08-21 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR101107682B1 (ko) * 2004-12-31 2012-01-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR101145146B1 (ko) 2005-04-07 2012-05-14 엘지디스플레이 주식회사 박막트랜지스터와 그 제조방법
JP4863667B2 (ja) * 2005-08-11 2012-01-25 エーユー オプトロニクス コーポレイション 液晶表示装置とその製造方法
WO2007032395A1 (ja) * 2005-09-15 2007-03-22 Sharp Kabushiki Kaisha 表示パネル
CN100371817C (zh) * 2005-11-29 2008-02-27 友达光电股份有限公司 半穿透半反射式像素结构及其制造方法
JP2007310334A (ja) * 2006-05-19 2007-11-29 Mikuni Denshi Kk ハーフトーン露光法を用いた液晶表示装置の製造法
KR101227408B1 (ko) * 2006-06-28 2013-01-29 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
JP4740203B2 (ja) * 2006-08-04 2011-08-03 北京京東方光電科技有限公司 薄膜トランジスタｌｃｄ画素ユニットおよびその製造方法
JP4411550B2 (ja) 2006-11-15 2010-02-10 ソニー株式会社 液晶表示装置の製造方法
US20100158875A1 (en) * 2006-12-18 2010-06-24 University Of Pittsburgh - Of The Commonwealth System Of Higher Education Muscle derived cells for the treatment of gastro-esophageal pathologies and methods of making and using the same
US7738050B2 (en) 2007-07-06 2010-06-15 Semiconductor Energy Laboratory Co., Ltd Liquid crystal display device
US8334537B2 (en) * 2007-07-06 2012-12-18 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
TWI456663B (zh) 2007-07-20 2014-10-11 Semiconductor Energy Lab 顯示裝置之製造方法
TWI348765B (en) * 2007-08-29 2011-09-11 Au Optronics Corp Pixel structure and fabricating method for thereof
JP5377940B2 (ja) * 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
WO2009128522A1 (en) 2008-04-18 2009-10-22 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method for manufacturing the same
JP5416460B2 (ja) * 2008-04-18 2014-02-12 株式会社半導体エネルギー研究所 薄膜トランジスタおよび薄膜トランジスタの作製方法
CN102007585B (zh) * 2008-04-18 2013-05-29 株式会社半导体能源研究所 薄膜晶体管及其制造方法
US8053294B2 (en) 2008-04-21 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor by controlling generation of crystal nuclei of microcrystalline semiconductor film
US7998801B2 (en) 2008-04-25 2011-08-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor having altered semiconductor layer
JP5436017B2 (ja) * 2008-04-25 2014-03-05 株式会社半導体エネルギー研究所 半導体装置
KR101048927B1 (ko) * 2008-05-21 2011-07-12 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
WO2009157573A1 (en) * 2008-06-27 2009-12-30 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, semiconductor device and electronic device
KR101703511B1 (ko) * 2008-06-27 2017-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터
US8283667B2 (en) 2008-09-05 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8741702B2 (en) * 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2010047288A1 (en) * 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
KR101667909B1 (ko) * 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
JP5498762B2 (ja) * 2008-11-17 2014-05-21 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
CN103730515B (zh) 2009-03-09 2016-08-17 株式会社半导体能源研究所 半导体器件
JP5888802B2 (ja) 2009-05-28 2016-03-22 株式会社半導体エネルギー研究所 トランジスタを有する装置
KR101782176B1 (ko) 2009-07-18 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
CN102034751B (zh) * 2009-09-24 2013-09-04 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
KR101677992B1 (ko) * 2009-10-21 2016-11-22 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101836067B1 (ko) * 2009-12-21 2018-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터와 그 제작 방법
TWI535028B (zh) * 2009-12-21 2016-05-21 半導體能源研究所股份有限公司 薄膜電晶體
US8299467B2 (en) * 2009-12-28 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and fabrication method thereof
US8476744B2 (en) 2009-12-28 2013-07-02 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with channel including microcrystalline and amorphous semiconductor regions
KR101325170B1 (ko) * 2010-07-09 2013-11-07 엘지디스플레이 주식회사 표시장치용 어레이 기판 및 그 제조방법
US9230826B2 (en) 2010-08-26 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Etching method using mixed gas and method for manufacturing semiconductor device
US8704230B2 (en) 2010-08-26 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101777246B1 (ko) * 2010-08-30 2017-09-12 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
TWI538218B (zh) 2010-09-14 2016-06-11 半導體能源研究所股份有限公司 薄膜電晶體
US8338240B2 (en) 2010-10-01 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing transistor
KR20120058106A (ko) * 2010-11-29 2012-06-07 삼성전자주식회사 액정 표시 장치 및 그 제조 방법
KR101302622B1 (ko) * 2012-02-22 2013-09-03 엘지디스플레이 주식회사 액정표시장치 및 액정표시장치의 리페어 방법
CN102593050B (zh) * 2012-03-09 2014-08-20 深超光电（深圳）有限公司 一种液晶显示面板阵列基板的制作方法
CN102709241A (zh) 2012-05-11 2012-10-03 北京京东方光电科技有限公司 一种薄膜晶体管阵列基板及制作方法和显示装置
US9541786B2 (en) 2014-02-17 2017-01-10 Samsung Display Co., Ltd. Liquid crystal display and method of manufacturing the same
US9575349B2 (en) 2014-05-14 2017-02-21 Samsung Display Co., Ltd. Liquid crystal display and method of manufacturing the same
KR102563686B1 (ko) * 2016-11-30 2023-08-07 엘지디스플레이 주식회사 어레이 기판 및 이를 포함하는 액정표시장치
CN107331619A (zh) * 2017-06-28 2017-11-07 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示装置、曝光装置
CN113053741A (zh) * 2021-03-08 2021-06-29 北海惠科光电技术有限公司 金属电极的制备方法、金属电极及显示面板
CN114141787B (zh) * 2021-10-27 2025-04-29 重庆惠科金渝光电科技有限公司 阵列基板及其制备方法、显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010020873A (ko) * 1999-05-20 2001-03-15 가네꼬 히사시 액티브 매트릭스형 액정표시장치
KR20020014994A (ko) * 2000-06-12 2002-02-27 가네꼬 히사시 액정 디스플레이 장치 및 그 제조 방법

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4704002A (en) * 1982-06-15 1987-11-03 Matsushita Electric Industrial Co., Ltd. Dot matrix display panel with a thin film transistor and method of manufacturing same
US4682858A (en) * 1984-08-20 1987-07-28 Canon Kabushiki Kaisha Liquid crystal device having reduced-pressure region in communication with ferroelectric liquid crystal
JPH06208132A (ja) * 1990-03-24 1994-07-26 Sony Corp 液晶表示装置
CA2121776C (en) * 1993-04-28 1999-05-25 Yasuto Kodera Liquid crystal device with a liquid crystal in an optical modulation region having a pretilt angle smaller than the liquid crystal in a peripheral region surrounding the optical modulation region
KR100190041B1 (ko) * 1995-12-28 1999-06-01 윤종용 액정표시장치의 제조방법
KR100223153B1 (ko) * 1996-05-23 1999-10-15 구자홍 액티브 매트릭스 액정표시장치의 제조방법 및 액티브매트릭스액정표시장치
GB2350467B (en) * 1996-05-23 2001-04-11 Lg Electronics Inc Active matrix liquid crystal display and method of making same
US6215541B1 (en) * 1997-11-20 2001-04-10 Samsung Electronics Co., Ltd. Liquid crystal displays and manufacturing methods thereof
DE69839935D1 (de) * 1997-11-25 2008-10-09 Nec Lcd Technologies Ltd Aktiv-Matrix-Flüssigkristallanzeige und deren Herstellungsverfahren
JP3230664B2 (ja) * 1998-04-23 2001-11-19 日本電気株式会社 液晶表示装置とその製造方法
JP2000002886A (ja) * 1998-06-16 2000-01-07 Mitsubishi Electric Corp 液晶表示装置の製造方法
US6027999A (en) * 1998-09-10 2000-02-22 Chartered Semiconductor Manufacturing, Ltd. Pad definition to achieve highly reflective plate without affecting bondability
TW413844B (en) * 1998-11-26 2000-12-01 Samsung Electronics Co Ltd Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films
US6380559B1 (en) * 1999-06-03 2002-04-30 Samsung Electronics Co., Ltd. Thin film transistor array substrate for a liquid crystal display
JP3394483B2 (ja) * 1999-11-16 2003-04-07 鹿児島日本電気株式会社 薄膜トランジスタ基板およびその製造方法
US6678018B2 (en) * 2000-02-10 2004-01-13 Samsung Electronics Co., Ltd. Thin film transistor array substrate for a liquid crystal display and the method for fabricating the same
KR100685312B1 (ko) * 2000-02-25 2007-02-22 엘지.필립스 엘시디 주식회사 액정표시패널 및 그의 제조방법
JP2001257350A (ja) * 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP3753613B2 (ja) * 2000-03-17 2006-03-08 セイコーエプソン株式会社 電気光学装置及びそれを用いたプロジェクタ
US6636289B2 (en) * 2000-04-19 2003-10-21 Lg.Philips Lcd Co., Ltd. In-plane switching LCD panel with multiple domains and rubbing directions symetric about a line
KR100684578B1 (ko) * 2000-06-13 2007-02-20 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판과 그 제조방법
KR100372579B1 (ko) * 2000-06-21 2003-02-17 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100646792B1 (ko) * 2000-07-27 2006-11-17 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP4582877B2 (ja) * 2000-08-09 2010-11-17 三菱電機株式会社 Ｔｆｔアレイの製造方法
JP4342711B2 (ja) * 2000-09-20 2009-10-14 株式会社日立製作所 液晶表示装置の製造方法
KR100858297B1 (ko) * 2001-11-02 2008-09-11 삼성전자주식회사 반사-투과형 액정표시장치 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010020873A (ko) * 1999-05-20 2001-03-15 가네꼬 히사시 액티브 매트릭스형 액정표시장치
KR20020014994A (ko) * 2000-06-12 2002-02-27 가네꼬 히사시 액정 디스플레이 장치 및 그 제조 방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7688417B2 (en) 2004-12-17 2010-03-30 Samsung Electronics Co., Ltd. Thin film transistor array panel and method for manufacturing the same
US7876412B2 (en) 2004-12-17 2011-01-25 Samsung Electronics Co., Ltd. Thin film transistor array panel and method for manufacturing the same
US7371592B2 (en) 2005-01-17 2008-05-13 Samsung Electronics Co., Ltd. Manufacturing method of thin film transistor array panel using an optical mask
US7501297B2 (en) 2005-01-20 2009-03-10 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
KR20170057225A (ko) * 2015-09-28 2017-05-24 보에 테크놀로지 그룹 컴퍼니 리미티드 어레이 기판, 제조 방법, 및 대응하는 디스플레이 패널과 전자 디바이스
KR102011315B1 (ko) * 2015-09-28 2019-08-16 보에 테크놀로지 그룹 컴퍼니 리미티드 어레이 기판, 제조 방법, 및 대응하는 디스플레이 패널과 전자 디바이스
US10598995B2 (en) 2015-09-28 2020-03-24 Boe Technology Group Co., Ltd. Array substrate, fabrication method, and corresponding display panel and electronic device

Also Published As

Publication number Publication date
CN100383646C (zh) 2008-04-23
CN1452002A (zh) 2003-10-29
GB2387707A (en) 2003-10-22
US7609331B2 (en) 2009-10-27
DE10317627A1 (de) 2003-10-30
GB0307997D0 (en) 2003-05-14
JP2003347314A (ja) 2003-12-05
FR2838562A1 (fr) 2003-10-17
US7199846B2 (en) 2007-04-03
DE10317627B4 (de) 2010-03-04
FR2838562B1 (fr) 2007-08-31
US20030193626A1 (en) 2003-10-16
TWI226502B (en) 2005-01-11
TW200305763A (en) 2003-11-01
US20070132903A1 (en) 2007-06-14
KR20030082144A (ko) 2003-10-22
JP4710026B2 (ja) 2011-06-29
GB2387707B (en) 2004-06-02

Similar Documents

Publication Publication Date Title
KR100436181B1 (ko) 액정표시장치용 어레이기판 제조방법
US7763483B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
KR100480333B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
US7858452B2 (en) Manufacturing method of array substrate for liquid crystal display device with color filter layer on thin film transistor
KR100971955B1 (ko) 액정표시장치용 어레이기판 제조방법
US7518698B2 (en) Thin film transistor array substrate, manufacturing method thereof, and mask
US6927105B2 (en) Thin film transistor array substrate and manufacturing method thereof
JP2004212933A (ja) 液晶表示装置及びアレイ基板の製造方法
KR101026982B1 (ko) 액정표시장치용 어레이 기판과 제조방법
KR101012718B1 (ko) 액정표시장치용 어레이기판 제조방법
US7388226B2 (en) Liquid crystal display of horizontal electronic field applying type and fabricated method thereof
KR101027943B1 (ko) 액정표시장치용 어레이 기판과 제조방법
KR100416853B1 (ko) 액정표시장치용 어레이기판과 박막트랜지스터 제조방법
KR100443538B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR100891987B1 (ko) 액정표시장치용 어레이기판 제조방법
KR100538326B1 (ko) 투명 도전막의 패터닝 방법 및 그를 이용한 표시 소자용박막 트랜지스터 기판 및 그 제조 방법
KR20060133746A (ko) 액정표시장치용 어레이 기판과 그 제조방법
KR20050061197A (ko) 액정표시장치용 어레이기판과 그 제조방법
KR20040062094A (ko) 액정표시장치와 그 제조방법
KR20030040740A (ko) 액정표시장치용 어레이기판 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20020416

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20031210

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20040603

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20040604

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20040607

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20070402

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20080401

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20090323

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20100318

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20110329

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20120330

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20130329

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20150528

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20160530

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20180515

Start annual number: 15

End annual number: 15

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 16

PR1001 Payment of annual fee

Payment date: 20190515

Start annual number: 16

End annual number: 16

PR1001 Payment of annual fee

Payment date: 20200513

Start annual number: 17

End annual number: 17

PR1001 Payment of annual fee

Payment date: 20210511

Start annual number: 18

End annual number: 18

PC1801 Expiration of term

Termination date: 20221016

Termination category: Expiration of duration