JPWO2001099168A1 - Semiconductor device and semiconductor device manufacturing method - Google Patents
Semiconductor device and semiconductor device manufacturing methodInfo
- Publication number
- JPWO2001099168A1 JPWO2001099168A1 JP2002-503923A JP2002503923A JPWO2001099168A1 JP WO2001099168 A1 JPWO2001099168 A1 JP WO2001099168A1 JP 2002503923 A JP2002503923 A JP 2002503923A JP WO2001099168 A1 JPWO2001099168 A1 JP WO2001099168A1
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- wiring
- insulating film
- cleaning
- polishing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】 少なくとも1つの絶縁膜が、500μm2以上の表面積を有し且つ配線幅が1.0μm以下の一組の導電部を有する多層配線構造の半導体デバイスの製造方法は、化学機械研磨により絶縁膜表面を平坦化するための研磨工程(501)と、平坦化された絶縁膜表面を洗浄薬液で洗浄するための薬液洗浄工程(502)と、前記洗浄薬液をリンス液により除去するためのリンス工程(503)とを含む。前記リンス工程では、溶存酸素の濃度が6重量ppm以下に抑制された水をリンス液として使用する。 (57) [Abstract] A method for manufacturing a semiconductor device having a multilayer wiring structure, in which at least one insulating film has a surface area of 500 μm2 or more and a set of conductive parts with a wiring width of 1.0 μm or less, includes a polishing step (501) for planarizing the insulating film surface by chemical mechanical polishing, a chemical cleaning step (502) for cleaning the planarized insulating film surface with a cleaning chemical, and a rinsing step (503) for removing the cleaning chemical with a rinse. In the rinsing step, water having a dissolved oxygen concentration suppressed to 6 ppm by weight or less is used as the rinse.
Description
【発明の詳細な説明】技術分野
本発明は、多層配線構造を有する半導体デバイス、並びに、各絶縁膜表面の平
坦化を達成するための化学機械研磨(CMP)法による研磨工程、それに伴う洗
浄工程及びリンス工程を含む多層配線構造の半導体デバイス製造方法に関する。背景技術
近年では、半導体デバイスの高速化及び大容量化の要請が高まっている。この
要請を満たすべく、デバイスの高密度化を達成可能な多層配線構造を有する半導
体デバイスが製造されている。多層配線構造の半導体デバイスでは、各層に所定
の導体パターンが形成されている。導体パターンは、金属配線、金属プラグ及び
パッド等の導電部からなる。異なる層の金属配線間を導通するために金属プラグ
(接続孔に充填された金属材料からなる)が設けられている。より高密度化を達
成するために、金属配線の配線幅を微細にすることが望まれている。そのため、
金属配線に対しては、抵抗の低減及び耐エレクトロマイグレーション性の向上が
要求されている。そのため、良導体であり、且つ耐エレクトロマイグレーション
性の高いCu又はCu合金により形成される金属配線及びプラグが開発されつつ
ある。
多層配線においてCu又はCu合金からなる金属配線及びプラグを形成する方
法の1つとして、ダマシン法が知られている。ダマシン法に関する技術は、例え
ば、C.W.Kaanta et.al.,VMIC Conf.Proc.8
,P.144(1991)に記載されている。
ダマシン法においては、以下のようにして、金属配線及びプラグを伴う1の層
が形成される。まず、基板上に絶縁膜を成長させ、当該絶縁膜に後に金属配線を
収容するための配線溝、及び/又は、後にプラグを収容するための接続孔をエッ
チングにより形成する。次に、当該配線溝及び接続孔内に配線材料を堆積して、
完成品における金属配線及びプラグを形成する。このとき、絶縁膜上の前記配線
溝や接続孔が形成されていない箇所にも配線材料が堆積する。絶縁膜上に堆積し
た配線材料は、CMP法による研磨処理で除去される。この研磨処理によって、
絶縁膜と、当該絶縁膜に形成される金属配線及びプラグが面一の上表面を成すよ
うに平坦化されて、所定の導電部が形成される。このように、通常のダマシン法
では、配線溝とこれに対応する接続孔は、各層毎の配線材料充填工程及びこれに
続くCMP研磨工程によって別々に形成される。
これに対して、1つの絶縁膜に形成された配線溝に対して開口するように下方
の絶縁膜に接続孔を形成し、当該配線溝及び接続孔に対して一度に配線材料を堆
積し、その後、当該1つの絶縁膜に対してCMP研磨処理を行う、デュアルダマ
シン法も知られている。
CMP法による研磨処理では、まず、シリカやアルミナ等を含むスラリを用い
て基板表面が研磨されて平坦化される。必要に応じて、続いて純水を用いて基板
表面が研磨される。研磨処理の際、シリカやアルミナ等自身並びに研磨された金
属配線及びプラグ等からの金属により、半導体基板表面が汚染される。金属不純
物による半導体基板の汚染は、半導体の電気特性に影響を与え、デバイスの信頼
性を低下させる。そのため、CMP研磨工程の後には、半導体基板表面から金属
不純物を除去するための洗浄工程が必要である。
洗浄工程では、基板表面の金属不純物を除去するために、所定の洗浄薬液を用
いて洗浄処理が行われる。そして、洗浄処理に続く工程として、洗浄薬液を取り
除くために純水を用いてリンス処理が行われる。洗浄薬液としては、金属不純物
を除去するために、金属の溶解能を有する薬剤を使用する必要がある。しかしな
がら、従来では、洗浄薬液の金属溶解能が強いため、洗浄工程においては、研磨
工程後の層表面に露出する導電部が腐食するという問題が生じていた。
洗浄に際しての電子部品等の酸化や腐食を抑制するための手段として、特開平
4−40270号公報には、溶存酸素濃度を低減した純水により電子部品を洗浄
する技術が開示されている。しかしながら、純水による洗浄では、CMP研磨工
程の後の金属汚染は除去することができない。特開平7−60209号公報、特
開平10−128253号公報及び特開平6−318584号公報には、電子部
品等の腐食及び酸化を防止する方法として、電子部品などを洗浄した後に洗浄薬
液を除去するためのリンス液として溶存酸素濃度を低減した純水を使用すること
を開示している。しかしながら、これらの文献で開示されている技術は、一般的
な電子部品の洗浄工程の後に使用するリンス液に関するものであって、CMP研
磨工程後の洗浄工程で使用されるような金属溶解能を有する洗浄薬液の存在を前
提にするものではない。
これに対し特開平10−72594号公報は、CMP研磨工程の採用に伴う洗
浄工程を経ると生ずる腐食の問題を軽減するために、洗浄工程において、カルボ
キシル基を有する有機酸とEDTA等の錯化剤とを含む洗浄薬液を使用すること
を開示している。金属溶解能が比較的低い有機酸を使用すれば、金属配線表面の
腐食を低減できる。同時に、特開平10−72594号公報によると、金属溶解
能の低い有機酸を使用しても、錯化剤を共存させることで、洗浄薬液としての本
来の機能が確保される。
しかしながら、洗浄薬液として金属溶解能の低い有機酸を用いて洗浄工程を行
ったとしても、CMP研磨工程後の洗浄工程及びリンス工程を経た層の導電部の
一部において、配線材料が局部的に消失、即ち腐食するという問題が生じていた
。発明者らは、洗浄工程ではなくリンス工程において、そのような局部的な金属
腐食が起こることをつきとめた。
図9は、従来、リンス工程で生じていた金属配線の局部腐食の状態を示す模式
図である。図9には、CMP研磨工程、及びその後の洗浄工程とリンス工程とを
経た後の、所定の導体パターンが絶縁膜100に埋め込み形成された一の層の一
部が表されている。導体パターンは、同一層に形成された導電部としての、パッ
ド101、金属配線102、103及び金属プラグ104からなる。金属配線1
02とパッド101は、同一層で相互に電気的に接続されて、導体パターンにお
ける一組の導電部を形成し、金属配線102の縁部は局部腐食している。パッド
101の縁部でも局部腐食を生ずるが、広い面積に対する局部腐食は問題とはな
らず、簡略化の観点から図示しない。金属配線103と、これと同一層では離隔
した他の金属配線103とは、相互に電気的に接続されて、導体パターンにおけ
る別の一組の導電部を形成している。金属配線103と他の金属配線103との
電気的接続は、下層に形成される金属プラグ104によって金属配線103と導
通される他の層の金属配線105を介して達成されている。
発明者らは、比較的広い面積を有する導電部の縁部、及び相互に電気的に接続
されて、同一層において比較的広い面積を有する一組の導電部の縁部において局
部腐食が生じることに気付いた。具体的には、500μm2以上の表面積を有す
る導電部の縁部、及び相互に電気的に接続されて、同一層で500μm2以上の
表面積を有する一組の導電部の縁部では、図9の金属配線102の縁部に見られ
るように、局部腐食が顕著に進行していた。図9の金属配線103の縁部に局部
腐食が生じていないのは、金属配線103を含む一組の導電部が図9に示す層で
500μm2以上の表面積を有しないためである。しかしながら、このようにパ
ッドを含まず、配線のみからなる一組の導電部であっても、同一層で総じて50
0μm2以上の表面積を有する場合には、リンス工程において局部腐食を生じる
。
水溶液中での金属腐食は、一般に、水溶液中の水素イオンや溶存酸素が酸化剤
として金属表面に作用することにより起こるカソード還元反応と、金属が酸化さ
れて水溶液中に溶け出すアノード溶解反応とが組み合わされた局部電池反応とし
て進行する。例えば金属がCuで酸化剤が溶存酸素の場合、アノード溶解反応は
式(I)で表され、カソード還元反応は式(II)で表される。金属表面におい
てカソード反応の起こり易い箇所をカソード反応活性点と呼び、アノード反応の
起こり易い箇所をアノード反応活性点と呼ぶ。両反応活性点の分布は、金属表面
の物理化学的状態、即ち格子構造及び接触する溶液の濃度等に依存して変化する
。
Cu → Cu2+ + 2e− (I)
1/2O2 + H2O + 2e− → 2OH− (II)
CMP研磨工程、それに伴う洗浄工程及びリンス工程においては各々水溶液を
使用するので、例えば金属配線がCuにより形成される場合には、Cu配線の腐
食は、アノード反応(I)及びカソード反応(II)の組み合わせによる局部電
池反応として進行すると考えられる。アノード反応(I)とカソード反応(II
)がCu配線表面で略均一に起こる場合、Cu配線は略均一に腐食する。これに
対し、両反応が各々局在的に起こる場合には、アノード反応活性点におけるCu
の溶解が局所的に進行し、Cu配線の局部腐食、即ち局部消失が生ずる。前出の
特開平10−72594号公報は、金属溶解能の高い従来の無機酸類に代えて、
金属溶解能の低い有機酸を錯化剤と併用することを開示している。有機酸のアノ
ード溶解反応の駆動力、即ち金属の溶解能は比較的低く、これを洗浄薬液の有効
成分の一つとして使用することにより金属配線の均一腐食が抑制されている。
しかしながら、洗浄薬液として金属溶解能の低い有機酸を用いて洗浄工程を行
ったとしても、その後のリンス工程を経た層の導体パターンのうち、図9の金属
配線102のような、相互に電気的に接続されて、同一層で500μm2以上の
表面積を有する一組の導電部や、500μm2以上の表面積を有する導電部の配
線材料は局部的に腐食してしまう。
リンス工程中、基板表面に残存する洗浄薬液は、徐々にその濃度を下げていき
、必然的に超低濃度域を通過して略0に達するが、特に洗浄薬液濃度が4.70
×10−4〜1.96×10−7mol/lの範囲にあるときに局部腐食が進行
し易いことが、発明者らによって明らかにされている。当該超低濃度域では、相
互に電気的に接続されて、同一層で500μm2以上の表面積を有する一組の導
電部や500μm2以上の表面積を有する導電部の表面上において、アノード反
応活性点が金属配線の縁部、即ち狭い面積に特に局在化し、且つ、カソード反応
活性点が金属配線及び/又はパッドのその他の表面、即ち広い面積に分布するこ
とにより、両反応の単位面積当たりの反応速度に極端な差異が生じるため、局部
腐食が進行するものと考えられる。単位面積当たりの反応速度は、アノード反応
(I)の方がカソード反応(II)よりも大きく、その結果、アノード反応活性
点において局部的に溶解反応が進行し、局部腐食が生ずる。相互に電気的に接続
されているが、同一層で500μm2未満の表面積を有する一組の導電部の縁部
における配線材料の局部腐食は、極めて小さい。
リンス工程におけるこのような腐食を防止するために、ベンゾトリアゾール等
の腐食抑制剤を純水に添加したリンス液を使用すると、上述の局部腐食は抑制さ
れるが、新たな問題が生じた。リンス工程で腐食抑制剤を含有する純水を使用す
ると、その後の乾燥工程で純水のみが蒸発し、腐食抑制剤の多くは半導体基板表
面に残存するのである。このような状態で、基板表面に次の絶縁膜が積層される
と、導電部と絶縁膜との間に腐食抑制剤が挟まれることが起こり得る。そのため
、これら層間の密着強度が低くなり、当該箇所での剥がれの原因となってしまう
。このように、リンス工程で腐食抑制剤を使用することは、新たな問題を引き起
こしてしまい、好ましくない。
一方、CMP研磨工程の純水による研磨工程においても同様の問題が生ずるこ
とも分かった。先の研磨工程で使用され、半導体基板表面に付着している研磨液
を純水に置換する工程では、研磨液濃度は徐々に低下し、超低濃度域を通過して
略0に達する。この超低濃度域においても、上述のリンス工程で生ずる局部腐食
と同様な問題が生ずる。相互に電気的に接続されて、同一層で500μm2以上
の表面積を有する一組の導電部の縁部や、500μm2以上の表面積を有する導
電部の縁部において、局部腐食が生ずるのである。発明の開示
本発明の課題は、上述した問題を解消あるいは少なくとも低減し得る半導体デ
バイスの製造方法を提供することにある。
本発明の別の課題は、上述した問題を解消あるいは少なくとも低減し得る構造
を有する半導体デバイスを提供することにある。
本発明の第1の側面によると、少なくとも1つの絶縁膜における導体パターン
が、相互に電気的に接続された少なくとも一組の導電部を含む、多層配線構造の
半導体デバイスの製造方法が提供される。当該製造方法は、化学機械研磨により
前記絶縁膜とともに前記導電部を平坦化するための研磨工程と、平坦化された前
記絶縁膜表面を洗浄薬液で洗浄するための薬液洗浄工程と、前記洗浄薬液をリン
ス液により除去するためのリンス工程と、を含み、前記リンス工程において、溶
存酸素の濃度が6重量ppm以下に抑制された水をリンス液として使用する。
本発明の第2の側面によると、少なくとも1つの絶縁膜における導体パターン
が、相互に電気的に接続された少なくとも一組の導電部を含む、多層配線構造の
半導体デバイスの製造方法が提供される。当該製造方法は、基板上に絶縁膜を形
成するための絶縁膜形成工程と、前記絶縁膜に配線溝及び接続孔を形成するパタ
ーン形成工程と、前記配線溝及び接続孔に充填するように金属材料を前記絶縁膜
に付着させる金属膜形成工程と、前記配線溝及び接続孔に充填された金属材料が
導電部として残るように前記金属膜を化学機械研磨により除去するための研磨工
程と、研磨された前記絶縁膜を洗浄薬液で洗浄するための洗浄工程と、溶存酸素
の濃度が6重量ppm以下の水で前記洗浄薬液を除去するためのリンス工程と、
前記リンス工程の水を除去するための乾燥工程と、を含む。
好ましくは、リンス液としての水の溶存酸素濃度は4重量ppm以下である。
好ましくは、前記導体パターンはCu又はCu合金からなる。
好ましくは、前記一組の導電部の表面積は、500μm2以上である。
本発明の一つの実施形態では、前記一組の導電部は、パッドとこのパッドに直
接接続された配線とを含む。
他の実施形態では、前記1つの絶縁膜における前記一組の導電部は、複数の配
線を含み、これら複数の配線は、下層の絶縁膜における導体パターンを介して、
相互に電気的に接続されている。
また、これに代えて、前記一組の導電部は、屈曲又は枝分れする単一の配線の
異なる部分からなっていてもよい。
より好ましくは、前記導電部の配線の幅は、1.0μm以下である。
好ましくは、洗浄工程で使用される洗浄薬液は、有機酸、無機酸、アルカリの
うちの少なくとも1つを含む。より好ましくは、前記有機酸は、シュウ酸、マロ
ン酸、コハク酸、グルタル酸、アジピン酸、マレイン酸、フマル酸、酒石酸、ク
エン酸、リンゴ酸、酢酸、サリチル酸からなる群より選択された少なくとも1つ
を含み、前記無機酸は希フッ酸であり、前記アルカリはアンモニアである。
好ましくは、洗浄薬液は、更に界面活性剤を含んでいてもよい。より好ましく
は、前記界面活性剤は、ドデシルスルホン酸アンモニウム及び/又はn−ドデシ
ルベンゼンスルホン酸アンモニウムである。
好ましくは、研磨工程は、薬液スラリを用いて研磨を行う第1研磨処理と、溶
存酸素の濃度を6重量ppm以下に抑制した水を用いて研磨を行う第2研磨処理
とを含む。より好ましくは、第2研磨処理で用いられる水の溶存酸素濃度は4重
量ppm以下である
好ましくは、薬液スラリは、有機酸、無機酸、錯化剤および砥粒の混合物であ
る。
本発明の第1及び第2の側面の構成によると、リンス液中の溶存酸素濃度を低
減することにより、CMP研磨工程後の薬液洗浄工程に伴うリンス工程で従来生
じていた局部腐食の問題を解消し又は少なくとも低減できる。溶存酸素濃度が低
いので、上述のカソード反応(II)が抑制され、従って、アノード反応(I)
も抑制されるからである。そのため、リンス工程中に基板表面に残存する洗浄薬
液の濃度が超低濃度域にあり、Cu配線の潜在的アノード反応活性点が配線縁部
に局在化しても、Cu配線の局部消失が抑制できるものと考えられる。
同様に、CMP研磨工程の第2研磨工程において、溶存酸素濃度を抑制した純
水を研磨液として使用することにより、同様の理由で金属配線の局部消失が抑制
される。
更に、リンス工程及び第2研磨工程で溶存酸素濃度を抑制した純水を使用する
ことにより局部消失が抑制できるので、これらの純水中に腐食抑制剤を添加する
必要がなくなり、これによって、腐食抑制剤の残留に起因して配線と絶縁膜の間
に生ずる剥がれの問題を回避することができる。
本発明の第3の側面によると、それぞれ導体パターンが形成された複数の絶縁
膜を積層してなり、各絶縁膜における導体パターンが複数の導電部を含む、多層
配線構造の半導体デバイスが提供される。当該半導体デバイスにおいては、各導
電部、または同一の絶縁層において相互に電気的に接続された各組の導電部の表
面積は500μm2未満である。
好ましくは、前記配線はCu又はCu合金からなる。好ましくは、前記各絶縁
膜の導体パターンは、幅が1.0μm以下である配線を含む。
このような構成によると、リンス工程及び第2研磨工程で使用する純水の溶存
酸素濃度を低減しなくとも、導電部の局部腐食を軽減することができる。リンス
工程及び第2研磨工程における導電部の局部腐食は、500μm2以上の表面積
を有する導電部の縁部や、相互に電気的に接続されて、同一層で500μm2以
上の表面積を有する導電部の縁部において顕著に生ずるのであるから、各導電部
の表面積、又は、電気的に接続している一組の導電部の同一層での表面積を、5
00μm2未満とすれば、局部腐食を回避できるのである。表面積が500μm
2未満の導電部又は一組の導電部においては、アノード反応(I)とカソード反
応(II)の単位面積当たりの反応速度に極端な差異が生じないため、CMP研
磨工程、その後の洗浄工程及びリンス工程の一連の過程を通して、局部電池反応
は極めて小さくなり、腐食の問題も生じないのである。また、導電部の配線幅が
1.0μm以下で、局部腐食の問題は極めて大きな問題となる。なぜなら、腐食
による配線材料の消失の割合が、1.0μm以下の配線幅において大きくなるた
めである。本発明の種々な特徴及び利点は、以下に添付図面に基づき行う詳細な
説明より一層明らかになろう。発明を実施するための最良の形態
以下、本発明の好ましい実施の形態を、図1〜図8を参照して具体的に説明す
る。
図1は、本発明で用いた多層配線形成プロセスを示すフローチャートであり、
図2は、図1の多層配線形成プロセスを受けているウエハの断面図である。これ
ら図1及び図2に示される本実施形態においては、以下のように、デュアルダマ
シン法により多層配線が形成される。
トランジスタ作製工程を経たウエハ1は、まず、層間膜形成工程における層間
膜形成工程10の対象となる。層間膜形成工程10では、ウエハ1上に絶縁膜2
が層間膜として成長される。
次に、配線溝・接続孔形成工程20で、エッチングにより、当該絶縁膜2に対
して後に金属配線を収容するための配線溝3を形成し、且つ、絶縁膜2の下層の
絶縁膜2’に対して後にプラグを収容するための接続孔4を形成する。
次に、バリア膜・シードCu膜形成工程30で、配線溝3及び接続孔4表面に
バリア膜5を形成し、続いて、バリア膜5の表面にシードCu膜(図示せず)を
形成する。バリア膜5は、後に製膜されるCuが絶縁膜2中に拡散するのを防ぐ
ために製膜される。シードCu膜は、次のメッキ工程で必要となる。
次に、メッキ工程40で、配線溝3及び接続孔4内に配線材料としてのCuを
堆積して、完成品におけるCu配線6及びCuプラグ7を形成する。このとき、
絶縁膜2上の前記配線溝3が形成されていない箇所にも配線材料が堆積するため
、全体としては金属膜8が形成されることになる。
次に、不要物除去工程50で、絶縁膜2上に堆積した不要な配線材料及びバリ
ア膜5が削られて除去されるとともに、絶縁膜2と当該絶縁膜2に形成されるC
u配線6とが面一の上表面を成すように平坦化される。図1に示すように、不要
物除去工程50は、CMP工程501と、薬液洗浄工程502と、リンス工程5
03と、乾燥工程504とからなり、これらについては後述する。
以上のプロセスを経て、埋め込み配線、即ち導電部が形成される。このとき、
金属配線と同時に、配線材料により同一層内にパッドを形成してもよい。但し、
パッドは、他の金属材料により、ボンディングパッドとして別個に形成されても
よい。多層配線は、上記一連の工程を繰り返すことで形成される。
図3は、図1に示した不要物除去工程50のうちのCMP工程501を示す。
CMP工程501では、図3に示すように、研磨ヘッド51に固定した研磨対象
物としてのウエハ1を、研磨布52を表面に布設したプラテン53に対して押圧
し、研磨液注出口54,から研磨液を注ぎつつ、研磨ヘッド51とプラテン53
とを回転させて、ウエハ1の表面を研磨し平坦化する。ウエハ1と研磨布52と
の間の研磨圧力は例えば2〜6psiとし、研磨ヘッド51及びプラテン53は
、共に例えば50〜100rpmの回転速度で同方向に回転させる。研磨布52
には、格子状又は同心円状に溝が刻まれており、この溝により、ウエハ1の表面
が研磨される。本実施形態のCMP工程は、薬液スラリ研磨処理と純水研磨処理
とからなる。
スラリ研磨処理では、ウエハ1は、研磨液として薬液スラリを用いて研磨され
る。本処理においては、薬液スラリは、研磨液注出口54から100〜200m
l/min.の流量でプラテン53の略中央に供給される。薬液スラリには、キ
ナルジン酸、乳酸、コロイダルシリカ(砥粒)、過酸化水素を含む水溶液を用い
た。また、薬液スラリには、腐食防止剤としてベンゾトリアゾールを加えてもよ
い。
薬液スラリ研磨処理の後の純水研磨処理では、ウエハ1は、溶存酸素濃度を6
重量ppm以下、好ましくは4重量ppm以下に低減した純水を研磨液として用
いて研磨される。本処理においては、純水は、純水注出口55から200〜15
00ml/minの流量でプラテン53の略中央に供給される。これにより、上
述の金属配線の局部腐食が抑制できる。純水の溶存酸素濃度を低減する方法とし
ては、真空脱気法、膜式真空脱気法、加熱脱気法、窒素やアルゴン等の不活性ガ
スによるバブリング等が採用することができる。また、純水に、メチルエチルケ
トオキシム、ヒドラジン、エリソルビン酸、ヒドロキノン等を添加することによ
っても、溶存酸素濃度を低減することができる。
図4は、図3に示したCMP工程の後に行われる薬液洗浄工程502を示す。
この薬液洗浄工程502は、CMP工程501で生ずるウエハ1の金属汚染及び
砥粒による汚染を除去する目的で行われる。高速回転するウエハ1が高速回転す
るポリビニルアルコール(PVA)製の一対の回転ブラシ61に挟まれ、ブラッ
シングされる。回転ブラシ61は、回転中にブラシ部に洗浄薬液が供給される構
成を採る。洗浄薬液には、シュウ酸、マロン酸、コハク酸、グルタル酸、アジピ
ン酸、マレイン酸、フマル酸、酒石酸、クエン酸、リンゴ酸、酢酸、サリチル酸
等の有機酸、希フッ酸(DHF)等の無機酸、アンモニア等のアルカリから選択
された1以上の有効成分が含まれている。洗浄薬液は、また、ドデシルスルホン
酸アンモニウムやn−ドデシルベンゼンスルホン酸アンモニウム等の界面活性剤
を含んでもよい。洗浄薬液は、また、EDTA等の錯化剤を含んでいてもよい。
このような洗浄薬液によりウエハ1の表面をブラッシングした後、同じ回転ブラ
シ61から純水が供給されて、薬液洗浄工程502の締めくくりとして、洗浄薬
液のリンス処理が若干行われる。このときの純水の溶存酸素濃度は、例えば6重
量ppm以下、好ましくは4重量ppm以下とする。溶存酸素濃度が6重量pp
m以下に低減されていない純水を使用する場合には、洗浄薬液濃度が超低濃度域
に達する前に、回転ブラシ61によるリンスを停止する。但し、この若干のリン
ス処理は、必ずしも行わなくともよい。
図5は、図4に示した薬液洗浄工程502の後に行われるリンス工程503を
示す。リンス工程503では、回転しているウエハ1の上部から、溶存酸素濃度
が6重量ppm以下、好ましくは4重量ppm以下の純水がリンス液注出口71
から供給される。このように溶存酸素濃度を低減することにより、洗浄薬液濃度
が超低濃度域4.70×10−4〜1.96×10−7mol/lを通過すると
きにおいても、上述の理由で金属配線の局部腐食が抑制できる。純水の溶存酸素
濃度を低減する方法としては、上述のCMP工程501の純水研磨処理で使用し
た純水の溶存酸素濃度を低減する方法と同様の方法を採用することができる。ウ
エハ1表面に付着している、リンス液中の洗浄薬液濃度が略0に達したときに、
当該リンス工程503を終了させる。
図6は、図5に示したリンス工程503の後の乾燥工程504を示す。乾燥工
程504では、ウエハ1の上部にヒータ(図示せず)が設置され、高速回転して
いるウエハにヒータによる加熱が行われる。これにより、リンス工程503で使
用された純水を蒸発させ、ウエハ1を乾燥させる。
上述したCMP工程501、薬液洗浄工程502、リンス工程503及び乾燥
工程504の一連の工程を経ることにより、表面が十分に平坦化され、且つ、金
属腐食の低減されたウエハ1を用意することができる。このように用意されたウ
エハ1は、図1に示す層間膜製造工程10の対象とすることができ、更に次の層
における配線が形成されていく。
図7は、本発明の他の実施の形態に係る半導体デバイスの多層配線構造を示す
平面図であり、図8は、図7における線VIII−VIIIに沿う縦断面図であ
る。
この実施形態においては、多層配線を有する半導体デバイスは、図8に示すよ
うに、複数の絶縁膜70,71,72(図8参照)を有している。図7に示すよ
うに、各絶縁膜70,71,72には、複数のパッド73(1個のみ図示)と、
複数の配線74と、複数の接続孔75(金属プラグ)とが形成されているが、パ
ッド73、配線74及び接続孔75の形成パターンは絶縁膜ごとに異なる。各絶
縁膜(例えば絶縁膜70)における各パッド73は、同一絶縁膜における全ての
配線74と電気的に分離されており(図8参照)、隣接する絶縁膜(例えば絶縁
膜71)に形成した接続孔75を介してさらに別の絶縁膜(例えば絶縁膜72)
における1つの配線74に電気的に接続されている。
以上の構成の多層配線構造を有する半導体デバイスでは、同一の絶縁膜におい
て各パッド73はいかなる配線74とも接続されていない。更に、電気的に接続
した導電部の同一層での表面積を500μm2未満とする。従って、上述のリン
ス工程に用いる純粋の溶存酸素濃度が高くても、導電部としてのパッド73の縁
部及び縁部以外の部分に各々アノード及びカソードが局在化した状態の電池反応
に腐食が生じてもパッドの電気的導通のとれる体積に対する消失割合が小さいた
め問題とならない。
本発明は、特に配線幅が1.0μm以下のCu又はCu合金配線を形成すると
きに有意な効果を奏する。配線幅が1.0μm以下の配線幅では、局部腐食によ
る影響が顕著に現れるからである。特に0.5μm以下では、局部腐食は深刻と
な問題となる。
以下、本発明による効果を立証するために、種々の実施例を比較例とともに説
明する。
本実施例及び比較例においては、ウエハに埋め込まれたCu配線の幅は、1.
0、0.5及び0.27μmの3種とした。また、局部腐食の有無は、実施例6
を除いて、相互に電気的に接続されて、同一層で500μm2以上の表面積を有
する一組の導電部の各々について評価した。500μm2以上の表面積を有する
一組の導電部は、パッドとこれに電気的に接続された配線とにより形成した。評
価は、当該配線の縁部に局部腐食が生じるか否かを調べることにより行った。表
面積が500μm2以上の一組の導電部であれば、他の態様の導電部であっても
、これらの例と同様の現象が生じる。
(実施例1)
本実施例では、CMP工程501後、薬液洗浄工程502において、1種の試
薬を所定濃度含む洗浄薬液を使用してウエハ1を洗浄し、リンス工程503にお
いて、溶存酸素濃度を抑制した純水でウエハ1をリンスした。
本実施例では、洗浄薬液中の1種の試薬としては、有機酸であるシュウ酸、マ
ロン酸、コハク酸、グルタル酸、アジピン酸、マレイン酸、フマル酸、酒石酸、
クエン酸、リンゴ酸、酢酸若しくはサリチル酸、無機酸である希フッ酸、又は、
アルカリであるアンモニア水を使用した。リンス工程503で使用した純水の溶
存酸素濃度の抑制は、膜式真空脱気法又は不活性ガス(窒素又はアルゴン)によ
るバブリングにより行い、その濃度範囲は、1〜4重量ppmとした。
例えば、薬液洗浄工程502においてシュウ酸を0.7×10−2mol/l
の濃度で含む洗浄薬液で洗浄したウエハ1に対しては、膜式真空脱気法により溶
存酸素濃度を1重量ppmに抑制した純水でウエハ1をリンスした場合と、窒素
ガスのバブリングにより溶存酸素濃度を1ppmに抑制した純水でウエハ1をリ
ンスした場合との2通りの実施をした。また、薬液洗浄工程502においてアジ
ピン酸を2.5×10−2mol/lの濃度で含む洗浄薬液で洗浄したウエハ1
に対しては、膜式真空脱気法により溶存酸素濃度を3重量ppmに抑制した純水
でウエハ1をリンスした場合と、アルゴンガスのバブリングにより溶存酸素濃度
を1ppmに抑制した純水でウエハ1をリンスした場合との2通りの実施をした
。
表1には、このような薬液洗浄工程502及びリンス工程503を経て、乾燥
工程504で乾燥されたウエハ上のCu配線の表面における状態の結果を示す。
上記工程を経たウエハでは、相互に電気的に接続されて、同一層で500μm2
以上の表面積を有する一組の導電部のCu配線縁部において、配線材料が局部的
に腐食する状態、即ち局部消失は見られなかった。例えば、シュウ酸を含む洗浄
薬液で洗浄したウエハ1については、膜式真空脱気法により溶存酸素濃度を抑制
した純水でリンスした場合も、窒素ガスのバブリングにより溶存酸素濃度を抑制
した純水でリンスした場合も、共に局部消失は見られなかった。
(実施例2)
本実施例では、CMP工程501後、薬液洗浄工程502において、シュウ酸
、マロン酸、コハク酸、グルタル酸又はクエン酸を所定濃度含み、更に界面活性
剤としてのドデシルスルホン酸アンモニウム又はn−ドデシルベンゼンスルホン
酸アンモニウムを200重量ppmの濃度で含む洗浄薬液を使用してウエハ1を
洗浄た。リンス工程503においては、膜式真空脱気法により溶存酸素濃度を1
又は2重量ppmに抑制した純水をリンス液として使用した。
表2には、このような薬液洗浄工程502及びリンス工程503を経て、乾燥
工程504で乾燥したウエハ上のCu配線の表面における状態の結果を示す。上
記工程を経たウエハでは、相互に電気的に接続されて、同一層で500μm2以
上の表面積を有する一組の導電部のCu配線縁部において、配線材料の局部消失
は見られなかった。本実施例では、膜式真空脱気法により、溶存酸素濃度の抑制
を行ったが、窒素ガスやアルゴンガスによるバブリングで溶存酸素濃度を抑制す
ることも可能である。
(実施例3)
本実施例では、実施例1の条件での工程を経ても、局部消失が生じていないC
u配線が露出する半導体デバイスのうちから7種のウエハを選択し、それらを対
応する所定の溶液に30分間浸漬した。各ウエハに対応する溶液は、各ウエハつ
いて薬液洗浄工程502で使用したのと同じ試薬を含む洗浄薬液を溶存酸素濃度
を抑制した純水で希釈して調製した。希釈に使用した純水の溶存酸素濃度は窒素
ガスによるバブリングにより抑制した。
表3には、このような浸漬を経た後に乾燥したウエハ上のCu配線の表面にお
ける状態の結果を示す。上記工程を経たウエハでは、相互に電気的に接続されて
、同一層で500μm2以上の表面積を有する一組の導電部のCu配線縁部にお
いて、配線材料の局部消失は見られなかった。
(実施例4)
本実施例では、実施例2の条件での工程を経ても、局部消失が生じていないC
u配線が露出する半導体デバイスのうちから3種のウエハを選択し、それらを対
応する所定の溶液に30分間浸漬した。各ウエハに対応する溶液は、各ウエハつ
いて薬液洗浄工程502で使用したのと同じ試薬を含む洗浄薬液を溶存酸素濃度
を抑制した純水で希釈して調製した。希釈に使用した純水の溶存酸素濃度は窒素
ガスによるバブリングにより抑制した。
表4には、このような浸漬を経て、乾燥工程504で乾燥したウエハ上のCu
配線の表面における状態の結果を示す。上記工程を経たウエハでは、相互に電気
的に接続されて、同一層で500μm2以上の表面積を有する一組の導電部のC
u配線縁部において、配線材料の局部消失は見られなかった。
(実施例5)
本実施例では、CMP工程501の純水研磨処理で、溶存酸素濃度を1ppm
以下に抑制した純水を研磨液として用いた。純水の溶存酸素濃度は膜式真空脱気
法を用いて抑制された。このような純水研磨処理の後、乾燥工程504を経て、
上層を積層した。
表5には、このようなCMP工程501及び乾燥工程504を経た後の、ウエ
ハ上のCu配線の表面における状態の結果を示す。上記工程を経たウエハでは、
相互に電気的に接続されて、同一層で500μm2以上の表面積を有する一組の
導電部のCu配線縁部において、配線材料の局部消失は見られなかった。更に、
表5には、上層を積層した時のCuと層間絶縁層との間の密着性結果を示す。積
層した層の剥がれも生じなかった。
(実施例6)
本実施例では、多層配線構造の半導体デバイス中における同一層内で、配線幅
が1.0μm以下で電気的に接続された導電部の表面積が各々500μm2未満
である配線構造の形成を行った。本実施例では、リンス工程において溶存酸素濃
度を抑制していない純水をリンス液として使用した。
表5には、このようなリンス工程を経て乾燥された後の、ウエハ上のCu配線
の表面における状態の結果を示す。上記工程を経たウエハでは、Cu配線の縁部
において、配線材料の局部消失は見られなかった。
(比較例1)
本実施例では、CMP工程501後、薬液洗浄工程502において、1種の試
薬を所定濃度含む洗浄薬液を使用してウエハ1を洗浄し、リンス工程503にお
いて、溶存酸素濃度を抑制しない純水でウエハ1をリンスした。
本実施例では、洗浄薬液中の1種の試薬としては、有機酸であるシュウ酸、マ
ロン酸、コハク酸、グルタル酸、アジピン酸、マレイン酸、フマル酸、酒石酸、
クエン酸、リンゴ酸、酢酸若しくはサリチル酸、無機酸である希フッ酸、又は、
アルカリであるアンモニア水を使用した。
表6には、このような洗浄工程502及びリンス工程503を経て、乾燥工程
504で乾燥されたウエハ上のCu配線の表面における状態の結果を示す。上記
工程を経たウエハでは、相互に電気的に接続されて、同一層で500μm2以上
の表面積を有する一組の導電部のCu配線縁部において、配線材料が局部的に腐
食する状態、即ち局部消失が見られた。
(比較例2)
本比較例では、洗浄工程502において、実施例2と同様な、表7に記載の組
合わせの試薬を含む洗浄薬液を使用してウエハ1を洗浄た。リンス工程503で
は、溶存酸素濃度を抑制していない純水をリンス液として用いた。
表7には、このような洗浄工程502及びリンス工程503を経て、乾燥工程
504で乾燥したウエハ上のCu配線の表面における状態の結果を示す。上記工
程を経たウエハでは、相互に電気的に接続されて、同一層で500μm2以上の
表面積を有する一組の導電部のCu配線縁部において、配線材料の局部消失が見
られた。
(比較例3)
本実施例では、実施例3と同様に、実施例1の条件での工程を経ても、局部消
失が生じていないCu配線が露出する半導体デバイスのうちから7種のウエハを
選択し、それらを対応する所定の溶液に30分間浸漬した。各ウエハに対応する
溶液は、各ウエハついて薬液洗浄工程502で使用したのと同じ試薬を含む洗浄
薬液を溶存酸素濃度を抑制していない純水で希釈して調製した。
表8には、このような浸漬を経た後に乾燥したウエハ上のCu配線の表面にお
ける状態の結果を示す。上記工程を経たウエハでは、相互に電気的に接続されて
、同一層で500μm2以上の表面積を有する一組の導電部のCu配線縁部にお
いて、配線材料の局部消失が見られた。
(比較例4)
本比較例では、実施例4と同様に、実施例2の条件での工程を経ても、局部消
失が生じていないCu配線が露出する半導体デバイスのうちから3種のウエハを
選択し、それらを対応する所定の溶液に30分間浸漬した。各ウエハに対応する
溶液は、各ウエハついて薬液洗浄工程502で使用したのと同じ試薬を含む洗浄
薬液を溶存酸素濃度を抑制していない純水で希釈して調製した。
表9には、このような浸漬を経た後に乾燥したウエハ上のCu配線の表面にお
ける状態の結果を示す。上記工程を経たウエハでは、相互に電気的に接続されて
、同一層で500μm2以上の表面積を有する一組の導電部のCu配線縁部にお
いて、配線材料の局部消失が見られた。
(比較例5)
本比較例では、CMP工程501の純水研磨処理で、溶存酸素濃度を抑制して
いない純水を研磨液として用いた。
表5には、このようなCMP工程501及び乾燥工程504を経た後の、ウエ
ハ上のCu配線の表面における状態の結果を示す。上記工程を経たウエハでは、
相互に電気的に接続されて、同一層で500μm2以上の表面積を有する一組の
導電部のCu配線縁部において、配線材料の局部消失が見られた。
(比較例6)
本比較例では、CMP工程501の純水研磨処理で、溶存酸素濃度を抑制して
いないが、腐食抑制剤としてベンゾトリアゾールを500重量ppmの濃度で含
む純水を研磨液として用いた。
表5には、このようなCMP工程を経た後に乾燥させたウエハ上のCu配線の
表面における状態の結果を示す。上記工程を経たウエハでは、相互に電気的に接
続されて、同一層で500μm2以上の表面積を有する一組の導電部のCu配線
縁部において、配線材料の局部消失はみられなかった。しかしながら、更に上層
を積層した時のCuと層間絶縁層との間の密着性が不良であり、積層した層の剥
がれが生じた。
(比較例7)
本比較例では、多層配線構造の半導体デバイス中における同一層内で、配線幅
が1.0μm以下で、電気的に接続された導電部の表面積が600μm2である
配線構造の形成を行った。本実施例では、不要物除去工程50におけるリンス工
程において溶存酸素濃度を抑制していない純水をリンス液として使用した。
表5には、このようなリンス工程を経た後に乾燥したウエハ上のCu配線の表
面における状態の結果を示す。上記工程を経たウエハでは、Cu配線の縁部にお
いて、配線材料の局部消失は見られた。
(評価)
本発明によれば、多層配線構造を有する半導体デバイスを製造する過程の中で
、CMP工程における純水研磨処理で、溶存酸素濃度を抑制した純水を研磨液と
して使用することにより、相互に電気的に接続されて、同一層で500μm2以
上の表面積を有する導電部の、例えばCu又はCu合金配線の縁部における局部
的な腐食即ち局部消失を抑制することができる。溶存酸素濃度は、6重量ppm
以下から効果を示すが、さらに低濃度であることが好ましい。望ましい溶存酸素
濃度は、4重量ppm以下である。
また、本発明によれば、CMP工程に伴う洗浄工程の後に導入されるリンス工
程において、使用するリンス液としての純水の溶存酸素濃度を抑制することによ
り、相互に電気的に接続されて、同一層で500μm2以上の表面積を有する一
組の導電部の、例えばCu又はCu合金配線の縁部における局部的な腐食即ち局
部消失を抑制することができる。
また、本発明の別の側面によれば、配線幅が1.0μm以下で、同一層で電気
的に接続された一組の導電部の表面積が各々500μm2未満となるように、導
電パターンが形成される。この構造をとることにより、半導体デバイス製造過程
において、CMP工程の純水研磨工程や洗浄工程の後のリンス工程で溶存酸素濃
度を抑制していない溶液を使用しても、金属配線の縁部における局部的な腐食即
ち局部消失を抑制することができる。Detailed Description of the InventionTechnical Field
The present invention relates to a semiconductor device having a multilayer wiring structure and a method for flattening the surface of each insulating film.
A polishing process by chemical mechanical polishing (CMP) to achieve smoothness, and the associated cleaning
The present invention relates to a method for manufacturing a semiconductor device having a multilayer wiring structure, including a cleaning step and a rinsing step.Background technologyIn recent years, there has been an increasing demand for faster and larger capacity semiconductor devices.
To meet this demand, we have developed a semiconductor device with a multilayer wiring structure that can achieve high density devices.
In semiconductor devices with multilayer wiring structures, each layer has a predetermined
The conductor pattern is formed by metal wiring, metal plugs, and
It consists of conductive parts such as pads. Metal plugs are used to connect metal wiring on different layers.
(made of a metal material filled in the connection holes) is provided.
To achieve this, it is desirable to make the wiring width of the metal wiring finer.
For metal wiring, the reduction of resistance and improvement of electromigration resistance are required.
Therefore, it is required to be a good conductor and to be resistant to electromigration.
Metal wiring and plugs made of highly conductive Cu or Cu alloys are being developed.
A method for forming metal wiring and plugs made of Cu or Cu alloy in multilayer wiring.
The Damascene method is known as one of the methods.
Ba, C. W. Kaanta et. al. , VMIC Conf. Proc. 8
, p. 144 (1991).
In the damascene method, a layer 1 with metal wiring and plugs is formed as follows:
First, an insulating film is grown on a substrate, and then metal wiring is formed on the insulating film.
The etching is performed to form wiring grooves for receiving the wiring and/or contact holes for later receiving plugs.
Next, a wiring material is deposited in the wiring groove and the connection hole,
In the finished product, metal wiring and plugs are formed. At this time, the wiring on the insulating film
The wiring material is deposited even in areas where no grooves or contact holes are formed.
The wiring material is removed by polishing using the CMP method.
The insulating film and the metal wiring and plug formed in the insulating film are arranged so as to form a flush upper surface.
The surface is then planarized to form a predetermined conductive portion.
The wiring grooves and corresponding connection holes are formed by filling the wiring material for each layer and then
They are formed separately by the subsequent CMP polishing process.
In contrast, the lower part is formed so as to open into the wiring groove formed in one insulating film.
A connection hole is formed in the insulating film, and wiring material is deposited in the wiring groove and the connection hole at the same time.
Then, the insulating film is subjected to CMP polishing.
The CMP method is also known.
In the CMP polishing process, first, a slurry containing silica, alumina, etc. is used.
The substrate surface is polished and flattened by the polishing. If necessary, the substrate is then polished using pure water.
The surface is polished. During the polishing process, silica and alumina themselves as well as the polished gold
The surface of the semiconductor substrate is contaminated by metals from metal wiring and plugs.
Contamination of semiconductor substrates by substances affects the electrical characteristics of semiconductors and reduces the reliability of devices.
Therefore, after the CMP polishing process, the metal is removed from the semiconductor substrate surface.
A cleaning process is required to remove impurities.
In the cleaning process, a specific cleaning solution is used to remove metal impurities from the substrate surface.
Then, as a process following the cleaning process, the cleaning chemical solution is removed.
The cleaning solution is rinsed with pure water to remove metal impurities.
In order to remove the metal, it is necessary to use a chemical that can dissolve the metal.
However, in the past, the cleaning process required polishing because the cleaning chemicals had a strong ability to dissolve metals.
This has led to the problem of corrosion of the conductive parts exposed on the surface of the layer after the process.
As a means of suppressing oxidation and corrosion of electronic components during cleaning,
In the publication of No. 4-40270, electronic components are washed with pure water having a reduced dissolved oxygen concentration.
However, cleaning with pure water is not effective for CMP polishing.
Metal contamination after this process cannot be removed.
In Japanese Patent Laid-Open No. 10-128253 and Japanese Patent Laid-Open No. 6-318584,
As a method to prevent corrosion and oxidation of electronic components, etc., cleaning agents are used after cleaning electronic components.
Use pure water with a reduced dissolved oxygen concentration as a rinse solution to remove the liquid.
However, the techniques disclosed in these documents are generally
This relates to a rinse solution used after the cleaning process of electronic components, and is suitable for CMP polishing.
The presence of cleaning chemicals with metal dissolving ability, such as those used in the cleaning process after the polishing process,
In contrast, Japanese Patent Laid-Open No. 10-72594 describes the cleaning process involved in the adoption of a CMP polishing process.
To reduce the corrosion problem that occurs during the cleaning process,
Use a cleaning solution containing an organic acid having a xyl group and a complexing agent such as EDTA.
The use of an organic acid with a relatively low metal dissolving ability can prevent the surface of the metal wiring from being damaged.
At the same time, according to Japanese Patent Laid-Open Publication No. 10-72594, metal dissolution
Even if an organic acid with low activity is used, by adding a complexing agent, it can be used as a cleaning agent.
However, the cleaning process is carried out using organic acids with low metal dissolving ability as cleaning chemicals.
Even if the conductive part of the layer has undergone the cleaning and rinsing processes after the CMP polishing process,
In some cases, there was a problem of localized loss of wiring material, i.e. corrosion.
The inventors have found that such localized metals are removed in the rinsing step rather than the cleaning step.
We discovered that corrosion occurs.
Figure 9 shows a schematic diagram of localized corrosion of metal wiring that previously occurred during the rinsing process.
FIG. 9 shows the CMP polishing process and the subsequent cleaning and rinsing processes.
After the process, a predetermined conductor pattern is embedded in the insulating film 100.
The conductive pattern is a conductive part formed on the same layer.
The metal wiring 101 is made up of a metal wiring 102 and a metal plug 104.
The pads 102 and 101 are electrically connected to each other on the same layer, and the conductive pattern
The pads form a set of conductive portions, and the edges of the metal wiring 102 are locally corroded.
Although localized corrosion occurs at the edges of 101, localized corrosion over a large area is not a problem.
The metal wiring 103 and the insulating layer 104 are not shown in the figure for the sake of simplicity.
The other metal wirings 103 are electrically connected to each other, forming a conductive pattern.
The metal wiring 103 and the other metal wiring 103 form another set of conductive parts.
Electrical connection is made to the metal wiring 103 through a metal plug 104 formed in the lower layer.
This is achieved through metal wiring 105 of another layer that is passed through.
The inventors have found that the edges of the conductive parts, which have a relatively large area, and the conductive parts that are electrically connected to each other
The conductive layer is formed at the edge of a set of conductive parts having a relatively large area in the same layer.
Specifically, it was noticed that corrosion occurred in the 500 μm2Has a surface area of more than
The edges of the conductive parts are electrically connected to each other and are 500 μm thick in the same layer.2The above
At the edge of a set of conductive parts having a surface area, the metal wiring 102 of FIG.
As can be seen from the graph, local corrosion has progressed significantly.
No corrosion occurs because a set of conductive parts including the metal wiring 103 is in the layer shown in FIG.
500 μm2However, this is because the surface area is not large enough.
Even if a set of conductive parts does not include wires and consists of only wiring, the total number of conductive parts on the same layer is 50.
0 μm2If the surface area is greater than this, localized corrosion will occur during the rinsing process.
Metal corrosion in aqueous solutions generally occurs when hydrogen ions and dissolved oxygen in the solution act as oxidizing agents.
The cathodic reduction reaction occurs when the metal acts as a catalyst on the metal surface, and the metal is oxidized.
The local cell reaction is a combination of the anodic dissolution reaction in which the metal is dissolved in the aqueous solution.
For example, if the metal is Cu and the oxidant is dissolved oxygen, the anodic dissolution reaction proceeds as follows:
The reaction is represented by formula (I), and the cathodic reduction reaction is represented by formula (II).
The points where the cathode reaction is likely to occur are called cathode reaction active points, and the points where the anode reaction is likely to occur are called cathode reaction active points.
The locations where the anode reaction is likely to occur are called anodic reaction active points. The distribution of both reaction active points varies depending on the metal surface.
The physical and chemical state of the lattice structure and the concentration of the solution in contact with it change depending on the
.
Cu → Cu2++ 2e− (I)
1/2O2+ H2O + 2e−→ 2OH−(II)
In the CMP polishing process and the associated cleaning and rinsing processes, an aqueous solution is used.
Therefore, if the metal wiring is made of Cu, corrosion of the Cu wiring may occur.
Corrosion occurs due to a combination of anodic reaction (I) and cathodic reaction (II).
The reaction is thought to proceed as a condensed water reaction.
When this occurs almost uniformly on the surface of the Cu wiring, the Cu wiring corrodes almost uniformly.
On the other hand, when both reactions occur locally, Cu at the anode reaction active point
The dissolution of the copper wiring progresses locally, causing local corrosion of the copper wiring, i.e., local disappearance.
Japanese Patent Laid-Open No. 10-72594 discloses a method for dissolving metals by using an inorganic acid instead of a conventional inorganic acid having a high metal dissolving ability.
It is disclosed that an organic acid having low metal dissolving ability is used in combination with a complexing agent.
The driving force for the metal dissolution reaction, i.e., the metal dissolution ability, is relatively low, and this is the effective
By using it as one of the components, uniform corrosion of metal wiring is suppressed.
However, when the cleaning process is carried out using an organic acid with low metal dissolving ability as a cleaning solution,
Even if this is the case, the metal in FIG. 9 of the conductor pattern of the layer that has undergone the subsequent rinsing process
The wiring 102 is electrically connected to each other and has a width of 500 μm in the same layer.2The above
a set of conductive portions having a surface area of 500 μm2The arrangement of conductive parts having a surface area of
The wire material is locally corroded.
During the rinsing process, the concentration of the cleaning solution remaining on the substrate surface gradually decreases.
, inevitably passing through the ultra-low concentration range and reaching approximately 0, but especially when the cleaning chemical concentration is 4.70
x10−4~1.96 x 10−7Localized corrosion progresses when the concentration is in the range of mol/l.
The inventors have clarified that in the ultra-low concentration range,
They are electrically connected to each other and are 500 μm thick in the same layer.2A set of conductive materials with a surface area of more than
Electrical part 500 μm2On the surface of the conductive part having a surface area of 1000 or more, the anode reaction
The reactive sites are particularly localized at the edges of the metal wiring, i.e., in a narrow area, and the cathodic reaction
The active sites are distributed over a wide area on the metal wiring and/or other surfaces of the pads.
This causes an extreme difference in the reaction rate per unit area between the two reactions, resulting in local
The reaction rate per unit area is the anodic reaction
(I) is larger than the cathodic reaction (II), and as a result, the anodic reaction activity
At these points, a dissolution reaction occurs locally, causing local corrosion.
However, the same layer is 500 μm2The edges of a set of conductive parts having a surface area of less than
Localized corrosion of the wiring material is extremely small.
To prevent such corrosion during the rinsing process, benzotriazole, etc.
When a rinse solution containing the above corrosion inhibitor added to pure water is used, the localized corrosion described above is suppressed.
However, a new problem arose: the use of pure water containing a corrosion inhibitor in the rinsing process.
In the subsequent drying process, only the pure water evaporates, and most of the corrosion inhibitor remains on the surface of the semiconductor substrate.
In this state, the next insulating film is deposited on the surface of the substrate.
If the insulating film is used, the corrosion inhibitor may be sandwiched between the conductive portion and the insulating film.
, the adhesive strength between these layers decreases, causing peeling at the relevant locations.
Thus, using corrosion inhibitors in the rinse process creates new problems.
This is undesirable as it can cause smearing.
On the other hand, the same problem can occur in the CMP polishing process using pure water.
It was also found that the polishing liquid used in the previous polishing process and adhering to the surface of the semiconductor substrate
In the process of replacing the polishing solution with pure water, the concentration of the polishing solution gradually decreases and passes through the ultra-low concentration range.
Even in this ultra-low concentration range, local corrosion occurs during the rinsing process.
The same problem occurs when the layers are electrically connected to each other and the thickness is 500 μm.2End
and a pair of conductive edges having a surface area of 500 μm2Conductor with a surface area of more than
Localized corrosion occurs at the edges of electrical parts.Disclosure of the Invention
The object of the present invention is to provide a semiconductor device that can eliminate or at least reduce the above-mentioned problems.
Another object of the present invention is to provide a method for manufacturing a vise.
Another object of the present invention is to provide a structure that can eliminate or at least reduce the above-mentioned problems.
The object of the present invention is to provide a semiconductor device having a conductor pattern in at least one insulating film.
a multilayer wiring structure including at least one pair of electrically connected conductive parts;
A method for manufacturing a semiconductor device is provided, the method comprising:
a polishing step for planarizing the conductive portion together with the insulating film;
a chemical cleaning step for cleaning the surface of the insulating film with a cleaning chemical;
and a rinsing step for removing the residue with a solvent,
Water having an oxygen concentration of 6 ppm by weight or less is used as a rinse solution.
According to a second aspect of the present invention, a conductive pattern in at least one insulating film is
a multilayer wiring structure including at least one pair of electrically connected conductive parts;
A method for manufacturing a semiconductor device is provided. The method includes forming an insulating film on a substrate.
and a pattern forming step for forming wiring grooves and connection holes in the insulating film.
forming a trench; and depositing a metal material on the insulating film so as to fill the wiring trench and the connection hole.
and a metal film forming step of adhering the metal material filled in the wiring groove and the connection hole.
A polishing process for removing the metal film by chemical mechanical polishing so that the metal film remains as a conductive portion.
a cleaning step for cleaning the polished insulating film with a cleaning chemical;
a rinsing step of removing the cleaning chemical solution with water having a concentration of 6 ppm by weight or less;
and a drying step for removing the water from the rinsing step.
Preferably, the dissolved oxygen concentration of the water used as the rinsing liquid is 4 ppm by weight or less.
Preferably, the conductive pattern is made of Cu or a Cu alloy.
Preferably, the surface area of the set of conductive portions is 500 μm2That's all.
In one embodiment of the present invention, the set of conductive parts includes a pad and a conductive part directly connected to the pad.
and interconnections connected to each other.
In another embodiment, the set of conductive portions in the insulating film includes a plurality of interconnections.
The plurality of wirings are connected to each other via a conductor pattern in an insulating film below.
They are electrically connected to each other.
Alternatively, the set of conductive portions may be a single wiring that is bent or branched.
It may be composed of different parts.
More preferably, the width of the wiring of the conductive part is 1.0 μm or less.
Preferably, the cleaning chemical used in the cleaning process is an organic acid, inorganic acid, or alkali.
More preferably, the organic acid is oxalic acid, malolactic acid, or the like.
Acid, succinic acid, glutaric acid, adipic acid, maleic acid, fumaric acid, tartaric acid,
At least one selected from the group consisting of enoic acid, malic acid, acetic acid, and salicylic acid
wherein the inorganic acid is dilute hydrofluoric acid and the alkali is ammonia.
Preferably, the cleaning solution may further contain a surfactant. More preferably,
The surfactant is ammonium dodecyl sulfonate and/or n-dodecyl
The polishing step preferably includes a first polishing step using a chemical slurry, and a second polishing step using a chemical slurry.
A second polishing process in which polishing is performed using water in which the concentration of residual oxygen is suppressed to 6 ppm by weight or less.
More preferably, the dissolved oxygen concentration of the water used in the second polishing treatment is fourfold.
Preferably, the chemical slurry is a mixture of an organic acid, an inorganic acid, a complexing agent, and an abrasive grain.
According to the first and second aspects of the present invention, the dissolved oxygen concentration in the rinse solution can be reduced.
By reducing this, the rinse process that accompanies the chemical cleaning process after the CMP polishing process can be performed without the need for conventional methods.
This eliminates or at least reduces the localized corrosion problem that has been occurring in the past.
Therefore, the above-mentioned cathodic reaction (II) is suppressed, and therefore the anodic reaction (I)
Therefore, the cleaning agent remaining on the substrate surface during the rinsing process is reduced.
The concentration of the solution is in the ultra-low concentration range, and the potential anodic reaction active points of the Cu wiring are located at the wiring edge.
Even if the dissolved oxygen concentration is localized, it is believed that the local loss of Cu wiring can be suppressed.
Similarly, in the second polishing step of the CMP polishing process,
For the same reason, using water as a polishing liquid prevents localized loss of metal wiring.
Furthermore, pure water with a reduced dissolved oxygen concentration is used in the rinsing process and second polishing process.
This can prevent localized loss, so adding a corrosion inhibitor to these pure waters is recommended.
This eliminates the need for corrosion inhibitors, which can cause corrosion between the wiring and the insulating film.
This avoids the problem of peeling that occurs when a conductive pattern is formed on a plurality of insulating layers.
A multilayer structure in which a conductive pattern in each insulating film includes a plurality of conductive portions.
A semiconductor device having a wiring structure is provided. In the semiconductor device, each conductor
The surface of each pair of conductive parts electrically connected to each other on the same insulating layer.
The area is 500 μm2Preferably, the wiring is made of Cu or a Cu alloy.
The conductive pattern of the film includes wiring having a width of 1.0 μm or less.
With this configuration, the dissolved pure water used in the rinsing step and the second polishing step
Localized corrosion of conductive parts can be reduced without reducing the oxygen concentration.
The local corrosion of the conductive part in the first polishing step and the second polishing step is 500 μm.2More than 1000m2 surface area
The edges of the conductive parts having the same thickness are electrically connected to each other, and the conductive parts are 500 μm thick in the same layer.2Below
Since this occurs significantly at the edge of the conductive part having a surface area of
The surface area of a pair of electrically connected conductive parts on the same layer is 5
00μm2If the surface area is less than 500 μm, local corrosion can be avoided.
2In a conductive part or set of conductive parts less than 1, the anodic reaction (I) and the cathodic reaction (II) occur.
Since there is no significant difference in the reaction rate per unit area of reaction (II),
Through a series of processes including the polishing process, the subsequent cleaning process, and the rinsing process, local cell reactions
The wiring width of the conductive part is extremely small, and the problem of corrosion does not occur.
Below 1.0 μm, the problem of localized corrosion becomes extremely serious.
The rate of loss of wiring material due to the increase in wiring width is 1.0 μm or less.
Various features and advantages of the present invention will become apparent from the following detailed description taken in conjunction with the accompanying drawings.
It will become even clearer from the explanation.Best Mode for Carrying Out the InventionA preferred embodiment of the present invention will now be described in detail with reference to Figures 1 to 8.
Figure 1 is a flowchart showing the multilayer wiring formation process used in the present invention.
FIG. 2 is a cross-sectional view of a wafer undergoing the multi-layer wiring formation process of FIG.
In this embodiment shown in FIGS. 1 and 2, the dual dama
Multilayer wiring is formed using the SiO2 method.
After the transistor fabrication process, the wafer 1 is first subjected to the interlayer film formation process.
In the interlayer film forming process 10, an insulating film 2 is formed on the wafer 1.
is grown as an interlayer film.
Next, in the wiring trench/connection hole formation process 20, the insulating film 2 is etched.
Then, a wiring groove 3 for accommodating a metal wiring is formed, and the insulating film 2 is formed on the lower layer thereof.
A contact hole 4 is formed in the insulating film 2' to accommodate a plug later.
Next, in the barrier film/seed Cu film formation process 30, a Cu film is formed on the surfaces of the wiring groove 3 and the contact hole 4.
A barrier film 5 is formed, and then a seed Cu film (not shown) is formed on the surface of the barrier film 5.
The barrier film 5 prevents Cu, which will be formed later, from diffusing into the insulating film 2.
The seed Cu film is required in the next plating step.
Next, in the plating step 40, Cu is deposited as a wiring material in the wiring grooves 3 and the connection holes 4.
The Cu wiring 6 and Cu plug 7 are formed in the finished product by deposition.
The wiring material is deposited on the insulating film 2 in areas where the wiring grooves 3 are not formed.
As a whole, a metal film 8 is formed.
Next, in the unnecessary material removal process 50, unnecessary wiring material and burrs deposited on the insulating film 2 are removed.
The insulating film 2 and the C film formed on the insulating film 2 are removed by scraping.
The upper surface is planarized so that it is flush with the u wiring 6.
The material removal process 50 includes a CMP process 501, a chemical cleaning process 502, and a rinsing process 503.
503 and drying process 504, which will be described later.
Through these processes, the embedded wiring, i.e., the conductive part, is formed.
Pads may be formed in the same layer as the metal wiring using wiring material at the same time.
The pads may be formed separately as bonding pads using other metal materials.
Multilayer wiring is formed by repeating the above series of steps.
Figure 3 shows the CMP step 501 of the unwanted material removal step 50 shown in Figure 1.
In the CMP process 501, as shown in FIG. 3, a polishing object fixed to a polishing head 51 is
The wafer 1 is pressed against a platen 53 having a polishing cloth 52 laid on its surface.
Then, while pouring the polishing liquid from the polishing liquid outlet 54, the polishing head 51 and the platen 53
The wafer 1 and the polishing cloth 52 are rotated to polish and flatten the surface of the wafer 1.
The polishing pressure during this period is set to, for example, 2 to 6 psi, and the polishing head 51 and the platen 53
, and are rotated in the same direction at a rotation speed of, for example, 50 to 100 rpm.
The surface of the wafer 1 is provided with grooves in a grid pattern or concentrically.
The CMP process of this embodiment includes a chemical slurry polishing process and a pure water polishing process.
In the slurry polishing process, the wafer 1 is polished using a chemical slurry as the polishing liquid.
In this process, the chemical slurry is discharged from the polishing liquid outlet 54 to a depth of 100 to 200 m.
The chemical slurry is supplied to the approximate center of the platen 53 at a flow rate of 1/min.
Using an aqueous solution containing naldic acid, lactic acid, colloidal silica (abrasive grains), and hydrogen peroxide
Benzotriazole may also be added to the chemical slurry as a corrosion inhibitor.
In the pure water polishing process after the chemical slurry polishing process, the dissolved oxygen concentration of wafer 1 is set to 6
Pure water reduced to less than ppm by weight, preferably less than 4 ppm by weight, is used as the polishing liquid.
In this process, pure water is poured from the pure water outlet 55 at a rate of 200 to 1500 kJ/min.
The liquid is supplied to the approximate center of the platen 53 at a flow rate of 0.00 ml/min.
The local corrosion of the metal wiring mentioned above can be suppressed.
For this purpose, vacuum degassing, membrane vacuum degassing, thermal degassing, and inert gases such as nitrogen and argon are used.
Alternatively, methyl ethyl ketone may be added to pure water.
By adding oxime, hydrazine, erythorbic acid, hydroquinone, etc.
Even if the CMP process is performed using a chemical cleaning agent, the dissolved oxygen concentration can be reduced.
Figure 4 shows the chemical cleaning process 502 that is performed after the CMP process shown in Figure 3.
This chemical cleaning step 502 is performed to remove metal contamination and
This is done to remove contamination caused by abrasive grains.
The brush is sandwiched between a pair of rotating brushes 61 made of polyvinyl alcohol (PVA).
The rotating brush 61 is configured such that a cleaning solution is supplied to the brush portion while it is rotating.
The cleaning solution contains oxalic acid, malonic acid, succinic acid, glutaric acid, adipic acid,
Acid, maleic acid, fumaric acid, tartaric acid, citric acid, malic acid, acetic acid, salicylic acid
Select from organic acids such as dilute hydrofluoric acid (DHF), inorganic acids such as dilute hydrofluoric acid (DHF), and alkalis such as ammonia.
The cleaning solution also contains one or more active ingredients selected from the group consisting of dodecyl sulfone,
surfactants such as ammonium nitrate and ammonium n-dodecylbenzenesulfonate
The cleaning solution may also include a complexing agent such as EDTA.
After the surface of the wafer 1 is brushed with such a cleaning solution, the same rotating brush is used.
Pure water is supplied from the nozzle 61, and the cleaning chemical is added to the nozzle 61 to complete the chemical cleaning process 502.
The dissolved oxygen concentration of the pure water at this time is, for example, 6 times.
The dissolved oxygen concentration is 6 ppm by weight or less, preferably 4 ppm by weight or less.
When using pure water that has not been reduced to below 1000m, the cleaning solution concentration is in the ultra-low concentration range.
Before the temperature reaches 100°C, the rinsing by the rotary brush 61 is stopped.
The cleaning process does not necessarily have to be performed.
Figure 5 shows the rinsing process 503 that is performed after the chemical cleaning process 502 shown in Figure 4.
In the rinse step 503, the dissolved oxygen concentration
The rinse solution outlet 71 is deionized water having a concentration of 6 ppm by weight or less, preferably 4 ppm by weight or less.
By reducing the dissolved oxygen concentration in this way, the cleaning chemical concentration
is in the ultra-low concentration range of 4.70 x 10−4~1.96 x 10−7When passing through mol/l
Even in this case, local corrosion of the metal wiring can be suppressed for the reasons mentioned above.
As a method for reducing the concentration, the pure water used in the above-mentioned CMP step 501 polishing process is used.
The same method as that for reducing the dissolved oxygen concentration in pure water can be used.
When the concentration of the cleaning chemical in the rinse solution adhering to the surface of the wafer 1 reaches approximately 0,
The rinsing step 503 is then completed.
Figure 6 shows the drying step 504 that follows the rinsing step 503 shown in Figure 5. Drying step
In step 504, a heater (not shown) is installed above the wafer 1 and rotates at high speed.
The wafer is heated by the heater.
The used pure water is evaporated and the wafer 1 is dried.
The above-mentioned CMP process 501, chemical cleaning process 502, rinsing process 503 and drying process
By going through the series of steps in step 504, the surface is sufficiently planarized and the gold
It is possible to prepare a wafer 1 with reduced metal corrosion.
The wafer 1 can be subjected to the interlayer film manufacturing process 10 shown in FIG.
Wiring is formed in the following manner.
Figure 7 shows a multilayer wiring structure of a semiconductor device according to another embodiment of the present invention.
8 is a vertical cross-sectional view taken along line VIII-VIII in FIG. 7.
In this embodiment, a semiconductor device having multi-layer wiring is shown in FIG.
As shown in FIG. 7, the semiconductor device has a plurality of insulating films 70, 71, and 72 (see FIG. 8).
As shown, each of the insulating films 70, 71, and 72 has a plurality of pads 73 (only one shown) and
A plurality of wirings 74 and a plurality of connection holes 75 (metal plugs) are formed.
The formation patterns of the pads 73, wiring 74 and connection holes 75 differ for each insulating film.
Each pad 73 in an insulating film (for example, insulating film 70) is connected to all the pads in the same insulating film.
The wiring 74 is electrically isolated (see FIG. 8), and the adjacent insulating film (e.g., insulating
Through a connection hole 75 formed in the insulating film 71, another insulating film (for example, insulating film 72) is formed.
In a semiconductor device having a multilayer wiring structure as described above,
Therefore, each pad 73 is not connected to any wiring 74.
The surface area of the conductive part in the same layer is 500 μm2Therefore, the above phosphorus
Even if the concentration of dissolved oxygen in the pure water used in the etching process is high, the edge of the pad 73 as a conductive part
The battery reaction in which the anode and cathode are localized in the area other than the edge and the part
Even if corrosion occurs, the loss rate is small compared to the volume of the pad that can be electrically conducted.
This does not pose a problem.
The present invention is particularly useful when forming Cu or Cu alloy wiring with a wiring width of 1.0 μm or less.
When the wiring width is 1.0 μm or less, local corrosion occurs.
This is because the effect of local corrosion is particularly pronounced at thicknesses of 0.5 μm or less.
This becomes a serious problem.
Below, various examples and comparative examples will be explained to demonstrate the effectiveness of the present invention.
In this example and the comparative example, the width of the Cu wiring embedded in the wafer is 1.
The thickness was 0, 0.5, and 0.27 μm. The presence or absence of localized corrosion was confirmed in Example 6.
are electrically connected to each other and are 500 μm apart in the same layer.2With a surface area of more than
Each of the set of conductive parts was evaluated.2having a surface area of more than
A set of conductive parts was formed by a pad and a wiring electrically connected to the pad.
The evaluation was carried out by examining whether local corrosion occurred at the edge of the wiring.
Area is 500 μm2As long as it is a set of the above conductive parts, even if it is a conductive part of another mode,
, a phenomenon similar to those in these examples occurs.
(Example 1)
In this example, after the CMP process 501, one type of test sample is used in the chemical cleaning process 502.
The wafer 1 is cleaned using a cleaning solution containing a predetermined concentration of chemical.
The wafer 1 was rinsed with pure water in which the dissolved oxygen concentration was suppressed.
In this example, one of the reagents in the cleaning solution was oxalic acid, an organic acid;
Succinic acid, glutaric acid, adipic acid, maleic acid, fumaric acid, tartaric acid,
Citric acid, malic acid, acetic acid, salicylic acid, diluted hydrofluoric acid which is an inorganic acid, or
The alkaline ammonia water was used.
The residual oxygen concentration can be controlled by membrane vacuum degassing or inert gas (nitrogen or argon).
The concentration range was 1 to 4 ppm by weight.
For example, in the chemical cleaning process 502, oxalic acid was added at 0.7 x 10−2mol/l
The wafer 1 was cleaned with a cleaning solution containing the following at a concentration:
The case where the wafer 1 is rinsed with pure water in which the residual oxygen concentration is controlled to 1 weight ppm, and the case where the wafer 1 is rinsed with nitrogen
The wafer 1 is rinsed with pure water in which the dissolved oxygen concentration is suppressed to 1 ppm by gas bubbling.
In addition, in the chemical cleaning process 502,
2.5 x 10 pinic acid−2Wafer 1 cleaned with a cleaning solution containing 1,2,4-trimethylsilyl methylcellulose at a concentration of 1.2 mol/L
For this, pure water with a dissolved oxygen concentration of 3 ppm by weight is used by a membrane vacuum degassing method.
When wafer 1 is rinsed with argon gas, the dissolved oxygen concentration is
The wafer 1 was rinsed with pure water containing 1 ppm of HCl.
Table 1 shows the results of the process after the chemical cleaning step 502 and the rinsing step 503 and drying.
The results of the condition on the surface of Cu wiring on the wafer dried in step 504 are shown.
In the wafer that has undergone the above process, the layers are electrically connected to each other and are 500 μm apart on the same layer.2
At the Cu wiring edge of a set of conductive parts having a surface area of 1000 or more, the wiring material is locally
For example, when cleaning with oxalic acid,
For wafers 1 cleaned with chemicals, the dissolved oxygen concentration is suppressed by membrane vacuum degassing.
Even when rinsed with purified water, the dissolved oxygen concentration is suppressed by bubbling nitrogen gas.
When rinsed with purified water, no localized loss was observed.
(Example 2)
In this example, after the CMP process 501, the chemical cleaning process 502 uses oxalic acid.
, malonic acid, succinic acid, glutaric acid or citric acid at a predetermined concentration, and further containing surfactant
Ammonium dodecyl sulfonate or n-dodecylbenzene sulfone as the agent
The wafer 1 was cleaned using a cleaning solution containing ammonium chloride at a concentration of 200 ppm by weight.
In the rinsing process 503, the dissolved oxygen concentration was reduced to 1.0 by a membrane vacuum degassing method.
Or pure water suppressed to 2 ppm by weight was used as the rinse solution.
Table 2 shows the results of the sample that went through the chemical cleaning process 502 and the rinsing process 503 and then dried.
The results of the condition of the surface of Cu wiring on the wafer dried in step 504 are shown.
In the wafer that has undergone the above process, the layers are electrically connected to each other and have a thickness of 500 μm on the same layer.2Below
Localized loss of wiring material at the Cu wiring edge of a set of conductive portions having a surface area of
In this example, the membrane vacuum degassing method was used to suppress the dissolved oxygen concentration.
However, the dissolved oxygen concentration was suppressed by bubbling with nitrogen gas or argon gas.
It is also possible to do this.
(Example 3)
In this example, no localized loss occurred even after undergoing the process under the conditions of Example 1.
Seven types of wafers were selected from semiconductor devices with exposed wiring.
The wafers were immersed in the corresponding solutions for 30 minutes.
The cleaning chemical solution containing the same reagent as that used in the chemical cleaning step 502 is used to
The dissolved oxygen concentration of the pure water used for dilution was 100%.
This was suppressed by bubbling with gas.
Table 3 shows the results of the ion exchange reaction on the surface of Cu wiring on a wafer that was dried after such immersion.
The wafer that has undergone the above process is electrically connected to each other.
, 500 μm in the same layer2At the Cu wiring edge of a set of conductive parts having a surface area of
No localized loss of wiring material was observed.
(Example 4)
In this example, no localized loss occurred even after undergoing the process under the conditions of Example 2.
Three types of wafers were selected from semiconductor devices with exposed wiring.
The wafers were immersed in the corresponding solutions for 30 minutes.
The cleaning chemical solution containing the same reagent as that used in the chemical cleaning step 502 is used to
The dissolved oxygen concentration of the pure water used for dilution was 100%.
This was suppressed by bubbling with gas.
Table 4 shows the Cu on the wafer after this immersion and drying in the drying step 504.
The results of the state of the wiring surface are shown below. In the wafer that has undergone the above process, the electrical
are electrically connected to each other, and the same layer is 500 μm thick.2C of a set of conductive parts having a surface area of more than
No localized loss of wiring material was observed at the wiring edges.
(Example 5)
In this example, the dissolved oxygen concentration was set to 1 ppm during the pure water polishing process in the CMP process 501.
The dissolved oxygen concentration of the pure water was controlled as follows:
After such pure water polishing treatment, the surface is dried in a drying step 504.
An upper layer was laminated.
Table 5 shows the wafer after undergoing the CMP process 501 and the drying process 504.
The results of the surface condition of the Cu wiring on the wafer are shown below.
They are electrically connected to each other and are 500 μm thick in the same layer.2A set of surfaces with a surface area of
No local loss of wiring material was observed at the edge of the Cu wiring in the conductive portion.
Table 5 shows the results of adhesion between Cu and the interlayer insulating layer when the upper layer is laminated.
No peeling of the layers occurred.
(Example 6)
In this example, the wiring width was increased within the same layer of a semiconductor device with a multilayer wiring structure.
is 1.0 μm or less and the surface area of the electrically connected conductive parts is 500 μm2less than
In this example, a wiring structure was formed in which the dissolved oxygen concentration was
Pure water with no suppressed concentration was used as the rinse solution.
Table 5 shows the Cu wiring on the wafer after drying through this rinsing process.
The results of the surface condition of the wafer after the above process are shown in Fig. 1.
No localized loss of wiring material was observed.
(Comparative Example 1)
In this example, after the CMP process 501, one type of test sample was used in the chemical cleaning process 502.
The wafer 1 is cleaned using a cleaning solution containing a predetermined concentration of chemical.
The wafer 1 was rinsed with pure water that does not suppress the dissolved oxygen concentration.
In this example, one type of reagent in the cleaning chemical solution was oxalic acid, an organic acid,
Succinic acid, glutaric acid, adipic acid, maleic acid, fumaric acid, tartaric acid,
Citric acid, malic acid, acetic acid, salicylic acid, diluted hydrofluoric acid which is an inorganic acid, or
Ammonia water, which is alkaline, was used.
Table 6 shows the results of the cleaning process 502 and rinsing process 503 followed by the drying process
The results of the condition of the surface of Cu wiring on the wafer dried in 504 are shown.
In the wafers that have undergone this process, the layers are electrically connected to each other and are 500 μm apart on the same layer.2End
The wiring material is locally corroded at the Cu wiring edge of a set of conductive parts having a surface area of
Eating, or localized disappearance, was observed.
(Comparative Example 2)
In this comparative example, in the cleaning process 502, the same composition as in Example 2, as shown in Table 7, was used.
The wafer 1 was cleaned using a cleaning solution containing the combined reagent.
In this case, pure water with no suppressed dissolved oxygen concentration was used as the rinse liquid.
Table 7 shows the results of the drying process after the cleaning process 502 and rinsing process 503.
The results of the surface condition of the Cu wiring on the wafer dried in 504 are shown.
In the wafers that have gone through this process, they are electrically connected to each other and are 500 μm apart on the same layer.2The above
At the Cu wiring edge of a set of conductive parts having a surface area, local loss of wiring material is observed.
It was done.
(Comparative Example 3)
In this example, similar to Example 3, local consumption was not observed even after undergoing the process under the conditions of Example 1.
Seven types of wafers were selected from semiconductor devices with exposed Cu wiring that had no defects.
Each wafer was selected and immersed in the corresponding solution for 30 minutes.
The solution is a cleaning solution containing the same reagents as those used in the chemical cleaning step 502 for each wafer.
The chemical solution was prepared by diluting it with pure water that did not suppress the dissolved oxygen concentration.
Table 8 shows the results of the immersion and subsequent drying of the Cu wiring on the wafer.
The wafer that has undergone the above process is electrically connected to each other.
, 500 μm in the same layer2At the Cu wiring edge of a set of conductive parts having a surface area of
Localized loss of wiring material was observed.
(Comparative Example 4)
In this comparative example, similar to Example 4, local consumption was not observed even after undergoing the process under the conditions of Example 2.
Three types of wafers were selected from semiconductor devices with exposed Cu wiring that had no defects.
Each wafer was selected and immersed in the corresponding solution for 30 minutes.
The solution is a cleaning solution containing the same reagents as those used in the chemical cleaning step 502 for each wafer.
The chemical solution was prepared by diluting it with pure water that did not suppress the dissolved oxygen concentration.
Table 9 shows the results of the immersion and subsequent drying of the Cu wiring on the wafer.
The wafer that has undergone the above process is electrically connected to each other.
, 500 μm in the same layer2At the Cu wiring edge of a set of conductive parts having a surface area of
Localized loss of wiring material was observed.
(Comparative Example 5)
In this comparative example, the dissolved oxygen concentration was suppressed during the pure water polishing process in the CMP process 501.
Pure water without any polishing agent was used as the polishing liquid.
Table 5 shows the polishing liquid after the CMP process 501 and the drying process 504.
The results of the surface condition of the Cu wiring on the wafer are shown below.
They are electrically connected to each other and are 500 μm thick in the same layer.2A set of surfaces with a surface area of
Localized loss of wiring material was observed at the edge of the Cu wiring in the conductive portion.
(Comparative Example 6)
In this comparative example, the dissolved oxygen concentration was suppressed during the pure water polishing process in CMP step 501.
However, it contains benzotriazole as a corrosion inhibitor at a concentration of 500 ppm by weight.
Pure water containing 100% ammonium nitrate was used as the polishing liquid.
Table 5 shows the results of the polishing of Cu wiring on a wafer that had been dried after undergoing this CMP process.
The results of the surface condition are shown below. After the above process, the wafers are electrically connected to each other.
The same layer is connected to 500 μm2A set of conductive Cu wiring having a surface area of
No local loss of wiring material was observed at the edges.
When the layers are laminated, the adhesion between the Cu and the interlayer insulating layer is poor, and peeling of the laminated layers occurs.
Peeling occurred.
(Comparative Example 7)
In this comparative example, the wiring width was
is 1.0 μm or less, and the surface area of the electrically connected conductive part is 600 μm2is
In this example, the rinsing step in the unnecessary substance removal step 50
Pure water with no suppressed dissolved oxygen concentration was used as the rinse solution.
Table 5 shows the results of the Cu wiring on the dried wafer after undergoing this rinsing process.
The results of the state on the surface are shown in Fig. 1. In the wafer that has undergone the above process, the edge of the Cu wiring is
However, localized loss of wiring material was observed.
(Evaluation)
According to this invention, during the process of manufacturing semiconductor devices with multilayer wiring structures,
In the pure water polishing process in the CMP process, pure water with a reduced dissolved oxygen concentration is used as the polishing liquid.
By using them together, they are electrically connected to each other and the same layer is 500 μm thick.2Below
A local area at the edge of a conductive part having a surface area of, for example, a Cu or Cu alloy wiring
The dissolved oxygen concentration is 6 ppm by weight.
The effect is shown below, but even lower concentrations are preferable. Desirable dissolved oxygen
The concentration is 4 ppm by weight or less.
Furthermore, according to the present invention, the rinsing step introduced after the cleaning step associated with the CMP step
In this process, the dissolved oxygen concentration of the pure water used as a rinse solution is suppressed.
They are electrically connected to each other and are 500 μm thick on the same layer.2A surface area of more than
Localized corrosion at the edges of the pair of conductive parts, e.g., Cu or Cu alloy wiring.
According to another aspect of the present invention, the wiring width is 1.0 μm or less, and electrical wiring is performed in the same layer.
The surface area of each of the electrically connected conductive parts is 500 μm2The
This structure allows for the formation of an electrode pattern.
In the CMP process, the dissolved oxygen concentration is
The use of unsuppressed solutions can cause localized corrosion at the edges of metal wiring.
This means that local loss can be suppressed.
図1は、本発明で用いた多層配線形成プロセスを示すフローチャートである。
図2は、図1の各工程におけるウエハの断面図である。
図3は、図1に示した多層配線形成工程のうちの化学機械研磨工程を示す斜視
図である。
図4は、図3に示した化学機械研磨工程の後に行われる洗浄工程を示す斜視図
である。
図5は、図4に示した洗浄工程の後に行われるリンス工程を示す斜視図である
。
図6は、図5に示したリンス工程の後に行われる乾燥工程を示す斜視図である
。
図7は、本発明に係る半導体デバイスの配線構造を示す平面図である。
図8は、図7における線VIII−VIIIに沿う縦断面図である。
図9は、従来、リンス工程で生じていた金属配線の局部腐食の状態を示す模式
図である。
FIG. 1 is a flowchart showing a multilayer wiring formation process used in the present invention. FIG. 2 is a cross-sectional view of a wafer in each step of FIG. 1. FIG. 3 is a perspective view showing a chemical mechanical polishing step in the multilayer wiring formation process shown in FIG. 1. FIG. 4 is a perspective view showing a cleaning step performed after the chemical mechanical polishing step shown in FIG. 3. FIG. 5 is a perspective view showing a rinsing step performed after the cleaning step shown in FIG. 4. FIG. 6 is a perspective view showing a drying step performed after the rinsing step shown in FIG. 5. FIG. 7 is a plan view showing a wiring structure of a semiconductor device according to the present invention. FIG. 8 is a vertical cross-sectional view taken along line VIII-VIII in FIG. 7. FIG. 9 is a schematic diagram showing local corrosion of metal wiring that conventionally occurs during a rinsing step.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 繁 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 山東 伸明 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 宮嶋 基守 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (注)この公表は、国際事務局(WIPO)により国際公開された公報を基に作 成したものである。 なおこの公表に係る日本語特許出願(日本語実用新案登録出願)の国際公開の 効果は、特許法第184条の10第1項(実用新案法第48条の13第2項)に より生ずるものであり、本掲載とは関係ありません。───────────────────────────────────────────────────── Continued from the front page (72) Inventor: Shigeru Suzuki 4-1 Kami-Odanaka, Nakahara-ku, Kawasaki, Kanagawa Prefecture No. 1, Fujitsu Limited (72) Inventor: Nobuaki Santo 4-1 Kami-Odanaka, Nakahara-ku, Kawasaki, Kanagawa Prefecture No. 1, Fujitsu Limited (72) Inventor: Motomori Miyajima 4-1 Kami-Odanaka, Nakahara-ku, Kawasaki, Kanagawa Prefecture No. 1, Fujitsu Limited (Note) This publication is based on the internationally published patent gazette issued by the International Bureau of International Patent Publication (WIPO). Please note that the effect of the international publication of the Japanese-language patent application (Japanese-language utility model registration application) related to this publication arises pursuant to Article 184-10, Paragraph 1 of the Patent Act (Article 48-13, Paragraph 2 of the Utility Model Act), and is unrelated to this publication.
Claims (23)
接続された少なくとも一組の導電部を含む、多層配線構造の半導体デバイスの製
造方法であって、 化学機械研磨により、前記絶縁膜とともに前記導電部を平坦化するための研
磨工程と、 平坦化された前記絶縁膜表面を洗浄薬液で洗浄するための薬液洗浄工程と、 前記洗浄薬液をリンス液により除去するためのリンス工程と、 を含み、前記リンス工程において、溶存酸素の濃度が6重量ppm以下に抑
制された水をリンス液として使用するようにした、半導体デバイス製造方法。[Claim 1] A method for manufacturing a semiconductor device with a multilayer wiring structure, in which a conductor pattern in at least one insulating film includes at least one set of conductive parts electrically connected to each other, comprising: a polishing step for planarizing the conductive parts together with the insulating film by chemical mechanical polishing; a chemical cleaning step for cleaning the planarized insulating film surface with a cleaning chemical; and a rinsing step for removing the cleaning chemical with a rinse liquid, wherein in the rinsing step, water in which the concentration of dissolved oxygen is suppressed to 6 ppm by weight or less is used as the rinse liquid.
、請求項1に記載の半導体デバイス製造方法。2. The semiconductor device manufacturing method according to claim 1, wherein the water used as the rinse liquid has a dissolved oxygen concentration of 4 ppm by weight or less.
の半導体デバイス製造方法。3. The method for manufacturing a semiconductor device according to claim 1, wherein the conductive pattern is made of Cu or a Cu alloy.
記載の半導体デバイス製造方法。4. The semiconductor device manufacturing method according to claim 1, wherein the surface area of the set of conductive portions is 500 μm 2 or more.
を含む、請求項4に記載の半導体デバイス製造方法。5. The method for manufacturing a semiconductor device according to claim 4, wherein the set of conductive portions includes a pad and a wiring directly connected to the pad.
の半導体デバイス製造方法。6. The method for manufacturing a semiconductor device according to claim 5, wherein the width of the wiring of the conductive portion is 1.0 μm or less.
、これら複数の配線は、下層の絶縁膜における導体パターンを介して、相互に電
気的に接続されている、請求項4に記載の半導体デバイス製造方法。[Claim 7] A semiconductor device manufacturing method as described in claim 4, wherein the set of conductive portions in the one insulating film includes a plurality of wirings, and these plurality of wirings are electrically connected to each other via a conductor pattern in an underlying insulating film.
体デバイス製造方法。8. The method for manufacturing a semiconductor device according to claim 7, wherein the width of each of said wirings is 1.0 μm or less.
溶存酸素濃度を6重量ppm以下に抑制した水を用いて研磨を行う第2研磨処理
とを含む、請求項1に記載の半導体デバイス製造方法。9. The polishing step includes a first polishing process using a chemical slurry;
2. The method for manufacturing a semiconductor device according to claim 1, further comprising a second polishing step in which polishing is performed using water in which the dissolved oxygen concentration is suppressed to 6 ppm by weight or less.
以下である、請求項9に記載の半導体デバイス製造方法。10. The water used in the second polishing treatment has a dissolved oxygen concentration of 4 ppm by weight.
10. The semiconductor device manufacturing method of claim 9, wherein:
に接続された少なくとも一組の導電部を含む、多層配線構造の半導体デバイスの
製造方法であって、 基板上に絶縁膜を形成するための絶縁膜形成工程と、 前記絶縁膜に配線溝及び接続孔を形成するパターン形成工程と、 前記配線溝及び接続孔に充填するように金属材料を前記絶縁膜に付着させる
金属膜形成工程と、 前記配線溝及び接続孔に充填された金属材料が導電部として残るように前記
金属膜を化学機械研磨により除去するための研磨工程と、 研磨された前記絶縁膜を洗浄薬液で洗浄するための洗浄工程と、 溶存酸素の濃度が6重量ppm以下の水で前記洗浄薬液を除去するためのリ
ンス工程と、 前記リンス工程の水を除去するための乾燥工程と、を含む、半導体デバイス
製造方法。[Claim 11] A method for manufacturing a semiconductor device with a multilayer wiring structure, in which a conductor pattern in at least one insulating film includes at least one set of conductive portions electrically connected to each other, comprising: an insulating film forming process for forming an insulating film on a substrate; a pattern forming process for forming wiring grooves and connection holes in the insulating film; a metal film forming process for attaching a metal material to the insulating film so as to fill the wiring grooves and connection holes; a polishing process for removing the metal film by chemical mechanical polishing so that the metal material filled in the wiring grooves and connection holes remains as conductive portions; a cleaning process for cleaning the polished insulating film with a cleaning solution; a rinsing process for removing the cleaning solution with water having a dissolved oxygen concentration of 6 ppm by weight or less; and a drying process for removing the water from the rinsing process.
る、請求項11に記載の半導体デバイス製造方法。12. The method for manufacturing a semiconductor device according to claim 11, wherein the water used as the rinse liquid has a dissolved oxygen concentration of 4 ppm by weight or less.
導体デバイス製造方法。13. The method for manufacturing a semiconductor device according to claim 11, wherein the metal material is Cu or a Cu alloy.
1に記載の半導体デバイス製造方法。14. Claim 1, wherein the surface area of said set of conductive portions is 500 μm 2 or more.
2. The semiconductor device manufacturing method according to claim 1.
とを含む、請求項14に記載の半導体デバイス製造方法。15. The semiconductor device manufacturing method according to claim 14, wherein the set of conductive portions includes a pad and a wiring directly connected to the pad.
記載の半導体デバイス製造方法。16. The semiconductor device manufacturing method according to claim 15, wherein the width of the wiring of the conductive portion is 1.0 μm or less.
み、これら複数の配線は、下層の絶縁膜における導体パターンを介して、相互に
電気的に接続されている、請求項14に記載の半導体デバイス製造方法。[Claim 17] A semiconductor device manufacturing method as described in claim 14, wherein the set of conductive portions in the one insulating film includes a plurality of wirings, and these plurality of wirings are electrically connected to each other via a conductor pattern in an underlying insulating film.
半導体デバイス製造方法。18. The semiconductor device manufacturing method according to claim 17, wherein the width of each of said wirings is 1.0 μm or less.
、溶存酸素濃度を6重量ppm以下に抑制した水を用いて研磨を行う第2研磨処
理とを含む、請求項11に記載の半導体デバイス製造方法。[Claim 19] The semiconductor device manufacturing method described in claim 11, wherein the polishing process includes a first polishing process using a chemical slurry and a second polishing process using water in which the dissolved oxygen concentration is suppressed to 6 ppm by weight or less.
以下である、請求項19に記載の半導体デバイス製造方法。20. The water used in the second polishing treatment has a dissolved oxygen concentration of 4 ppm by weight.
20. The semiconductor device manufacturing method of claim 19, wherein:
、各絶縁膜における導体パターンが複数の導電部を含む、多層配線構造の半導体
デバイスであって、 各導電部、または同一の絶縁層において相互に電気的に接続された各組の導
電部の表面積は500μm2未満である、半導体デバイス。[Claim 21] A semiconductor device having a multilayer wiring structure, which is formed by stacking a plurality of insulating films, each having a conductor pattern formed thereon, and the conductor pattern in each insulating film includes a plurality of conductive parts, and the surface area of each conductive part, or each set of conductive parts electrically connected to each other in the same insulating layer, is less than 500 μm2 .
体デバイス。22. The semiconductor device according to claim 21, wherein said wiring is made of Cu or a Cu alloy.
を含む、請求項21に記載の半導体デバイス。23. The semiconductor device according to claim 21, wherein the conductor pattern of each insulating film includes wiring having a width of 1.0 μm or less.
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPWO2001099168A1 true JPWO2001099168A1 (en) | 2003-09-16 |
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3003684B1 (en) | Substrate cleaning method and substrate cleaning liquid | |
| JP3111979B2 (en) | Wafer cleaning method | |
| US6943115B2 (en) | Semiconductor device and method of manufacture thereof | |
| US6265781B1 (en) | Methods and solutions for cleaning polished aluminum-containing layers, methods for making metallization structures, and the structures resulting from these methods | |
| JP5268215B2 (en) | Copper connection seed layer processing method and processing apparatus | |
| US7811925B1 (en) | Capping before barrier-removal IC fabrication method | |
| TW573325B (en) | Cleaning method, method for fabricating semiconductor device and cleaning solution | |
| TWI288175B (en) | Post-CMP washing liquid composition | |
| US6610596B1 (en) | Method of forming metal interconnection using plating and semiconductor device manufactured by the method | |
| US6635562B2 (en) | Methods and solutions for cleaning polished aluminum-containing layers | |
| US6903015B2 (en) | Method of manufacturing a semiconductor device using a wet process | |
| JP2001210630A (en) | Method for forming copper oxide film, method for etching copper film, method for manufacturing semiconductor device, semiconductor manufacturing apparatus, and semiconductor device | |
| US20020104764A1 (en) | Electropolishing and chemical mechanical planarization | |
| US20030224958A1 (en) | Solutions for cleaning polished aluminum-containing layers | |
| JP2001181851A (en) | Plating method and plating structure | |
| TWI401789B (en) | Method and apparatus for forming a chemically stable metal layer, particularly a mosaic metal feature | |
| JP4444420B2 (en) | Process for forming conductive structure and semiconductor device | |
| JPWO2001099168A1 (en) | Semiconductor device and semiconductor device manufacturing method | |
| KR100558641B1 (en) | Semiconductor device manufacturing method | |
| US20050227491A1 (en) | Methods of forming integrated circuit devices having polished tungsten metal layers therein | |
| Kondo et al. | Chemical mechanical polishing of copper using silica slurry | |
| JP2004255478A (en) | Electrolytic polishing apparatus | |
| JP2006147655A (en) | Method of manufacturing semiconductor device | |
| US20060270234A1 (en) | Method and composition for preparing a semiconductor surface for deposition of a barrier material |