JPH10125654A - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JPH10125654A
JPH10125654A JP27823296A JP27823296A JPH10125654A JP H10125654 A JPH10125654 A JP H10125654A JP 27823296 A JP27823296 A JP 27823296A JP 27823296 A JP27823296 A JP 27823296A JP H10125654 A JPH10125654 A JP H10125654A
Authority
JP
Japan
Prior art keywords
gas
etching
based gas
fluorine
nitrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27823296A
Other languages
Japanese (ja)
Inventor
Kazuhiro Hata
和宏 秦
Kazuhiro Hirohama
和浩 広浜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP27823296A priority Critical patent/JPH10125654A/en
Publication of JPH10125654A publication Critical patent/JPH10125654A/en
Pending legal-status Critical Current

Links

Landscapes

  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 ドライエッチング時にレジスト上又は側壁上
に付着するカーボン系堆積物の確実な除去を実現する。 【解決手段】 SiO2 からなる絶縁膜を、フォトレジ
ストパターンをマスクとしてプラズマ中でドライエッチ
ングする方法において、フッ素系ガスに窒素系ガスを加
えた混合ガス又はフッ素系ガス、窒素系ガス及びペニン
グ効果を引き起こす不活性ガスからなる混合ガスの励起
プラズマを用いてドライエッチングして、前記絶縁膜を
エッチングするとともにドライエッチング時に生成され
るカーボン系堆積物を除去する半導体装置の製造方法。
(57) [Problem] To surely remove carbon-based deposits adhering to a resist or a side wall during dry etching. SOLUTION: In a method of dry-etching an insulating film made of SiO 2 in a plasma using a photoresist pattern as a mask, a mixed gas obtained by adding a nitrogen-based gas to a fluorine-based gas, a fluorine-based gas, a nitrogen-based gas, and a Penning effect A method for manufacturing a semiconductor device, wherein dry etching is performed using an excited plasma of a mixed gas of an inert gas which causes the etching to etch the insulating film and to remove carbon-based deposits generated during the dry etching.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、より詳細には、SiO2 からなる絶縁膜をド
ライエッチングする際に発生するカーボン系堆積物を除
去することができるエッチング工程を含む半導体装置の
製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to an etching step capable of removing carbon-based deposits generated when dry-etching an insulating film made of SiO 2. The present invention relates to a method for manufacturing a semiconductor device.

【0002】[0002]

【従来の技術及び発明が解決しようとする課題】従来
は、半導体装置の製造過程のエッチング用マスクを構成
していたレジストを除去するレジストアッシング方法に
おいて、まず、酸素ガスとフロン系ガスとの混合ガスを
使用し、比較的高圧、例えば3×10-2Torrで行う
第1工程及び、前述したガスと同様の酸素ガスとフロン
系ガスとの混合ガスを使用し、比較的低圧、例えば1×
10-2Torrで行う第2工程からなる方法が特開平3
−119724号公報に提案されている。
2. Description of the Related Art Conventionally, in a resist ashing method for removing a resist constituting an etching mask in the process of manufacturing a semiconductor device, a method of mixing an oxygen gas and a chlorofluorocarbon-based gas is first used. A first step of using a gas at a relatively high pressure, for example, 3 × 10 −2 Torr, and a relatively low pressure of, for example, 1 ×, using a mixed gas of an oxygen gas and a chlorofluorocarbon-based gas similar to the aforementioned gas.
A method comprising a second step performed at 10 -2 Torr is disclosed in
No. 119724.

【0003】この方法は、以下の工程からなる。図2
(a)に示したように、半導体基板10上にSiO2
11を積層し、所望の形状のレジストパターン12を形
成する。次いで、図2(b)に示したように、このレジ
ストパターン12をマスクに、6フッ化硫黄、4フッ化
メタン、6フッ化エタン等を反応ガスとして用いて、反
応性イオンエッチング法による異方性エッチングを行
う。これにより、SiO2 膜11の側壁には堆積物13
が堆積することとなる。その後、レジストパターン12
を除去するために、まず、酸素と6フッ化硫黄との1
0:1混合ガス、又は、酸素とフロンガスとの8〜1
2:1混合ガスを用いて、3×10-2Torr程度の圧
力下で、平行平板型イオンエッチング装置にて、約3分
間の第1のエッチングを行う。続いて、反応ガスはその
ままとし、圧力を1×10-2Torrに減圧してさらに
約3分間の第2のエッチングを行う。これにより、図2
(c)に示したように、レジスト12が除去され、Si
2 膜11が所望の形状にパターニングされるととも
に、その側壁には、若干の堆積物13が残るのみとな
る。
This method includes the following steps. FIG.
As shown in FIG. 1A, a SiO 2 film 11 is laminated on a semiconductor substrate 10 to form a resist pattern 12 having a desired shape. Next, as shown in FIG. 2B, using this resist pattern 12 as a mask, sulfur hexafluoride, methane tetrafluoride, ethane hexafluoride, etc. are used as a reaction gas, and the reaction ion etching method is used. Perform isotropic etching. Thereby, the deposit 13 is formed on the side wall of the SiO 2 film 11.
Will be deposited. After that, the resist pattern 12
First, one of oxygen and sulfur hexafluoride is removed.
0: 1 mixed gas or 8 to 1 of oxygen and Freon gas
Using a 2: 1 mixed gas, the first etching is performed for about 3 minutes by a parallel plate type ion etching apparatus under a pressure of about 3 × 10 −2 Torr. Subsequently, while the reaction gas is kept as it is, the pressure is reduced to 1 × 10 −2 Torr, and the second etching is further performed for about 3 minutes. As a result, FIG.
As shown in (c), the resist 12 is removed, and Si
The O 2 film 11 is patterned into a desired shape, and only a small amount of the deposit 13 remains on the side wall.

【0004】また、特開平4−337633号公報で
は、レジストを用いたSiO2 膜のドライエッチング
後、N2 ガスを導入して堆積物を除去し、その後O2
スによりレジストを除去する方法が提案されている。
Japanese Patent Application Laid-Open No. 4-337633 discloses a method of removing a deposit by introducing an N 2 gas after dry etching of a SiO 2 film using a resist, and then removing the resist by an O 2 gas. Proposed.

【0005】さらに、特開平5−275326号公報に
は、酸素とフッ素系との混合ガスによるプラズマを用い
て硬化したレジストを除去する工程と、酸素プラズマを
用いて残存する硬化していないレジストを除去する工程
とからなる方法が提案されている。ここでは、フッ素系
ガスとしてCF4、NF3、SF6、C48等のフッ素を
含むガスが開示され、酸素プラズマを使用する場合には
酸素のみ、酸素とN2、He、Arとの組み合わせにつ
いて開示されている。
Further, Japanese Patent Application Laid-Open No. 5-275326 discloses a process of removing a hardened resist by using a plasma of a mixed gas of oxygen and fluorine, and a method of removing a remaining unhardened resist by using an oxygen plasma. And a removing step. Here, a gas containing fluorine such as CF 4 , NF 3 , SF 6 and C 4 F 8 is disclosed as a fluorine-based gas. When oxygen plasma is used, only oxygen is used, and oxygen and N 2 , He, and Ar are used. Are disclosed.

【0006】一方、最近の半導体集積回路の高集積化に
伴い、より微細な加工が要求され、特にSiO2 膜等で
構成される絶縁物のドライエッチングでは下地となるS
iとの高い選択比が必要となる。一般に、かかる高選択
比のドライエッチングを実現するために、炭素原子を多
量に含んだフッ素系ガスのプラズマがエッチングガスと
して利用されている。しかし、これらのプラズマ中での
ドライエッチングにおいては、エッチング時に生じるカ
ーボン系の堆積物が炭素を多く含む(C/F比が高くな
る)傾向がある。
On the other hand, with the recent increase in the degree of integration of semiconductor integrated circuits, finer processing is required. In particular, dry etching of an insulator composed of a SiO 2 film or the like is a base material for S.
A high selection ratio with i is required. Generally, a plasma of a fluorine-based gas containing a large amount of carbon atoms is used as an etching gas in order to realize dry etching with a high selectivity. However, in dry etching in such plasma, carbon-based deposits generated during etching tend to contain a large amount of carbon (the C / F ratio increases).

【0007】このような状況下、従来から行われている
2プラズマを利用したレジスト除去方法、酸素ガスと
フッ素系ガスとのプラズマを利用したレジスト除去方法
又は有機溶剤等でのウェットエッチングを加えたレジス
ト除去方法では、上述の炭素を多く含んだカーボン系堆
積物を完全に除去するのは不可能である。これは、カー
ボン堆積物である−(CF)−重合膜を分解もしくは分
解しやすくさせるにはC−F結合より安定な結合に変え
る必要があるが、従来技術で利用するO2プラズマやO2
/CF4プラズマではC−F結合より安定な結合に変え
ることが難しく、また有機溶剤では−(CF)−重合膜
の溶解度が低いためだと考えられる。
Under these circumstances, a conventional resist removal method using O 2 plasma, a resist removal method using plasma of oxygen gas and fluorine-based gas, or wet etching with an organic solvent or the like is added. It is impossible to completely remove the carbon-based deposit containing a large amount of carbon by the conventional resist removing method. This is a carbon deposit - (CF) - Although To easily decomposed or disassembled polymerization film must be changed to stable binding than CF bonds, utilized in the prior art O 2 plasma or O 2
This is considered to be because it is difficult to change the bond into a more stable bond than the CF bond in the / CF 4 plasma, and the solubility of the-(CF) -polymer film is low in the organic solvent.

【0008】しかし、上述のようなカーボン系堆積物は
ショートの発生要因、次工程で堆積させる酸化膜等の膜
質劣化の要因又は次工程で使用する半導体装置への汚染
要因となる。つまり、例えば図3に示したように、半導
体基板20上に形成されたSiO2 膜21の上面又は側
面上等に発生したカーボン系堆積物22が、後の工程で
形成される配線層23の分離を妨げ(図3中、A)ショ
ート発生を促すこととなる。また、例えば特開平4−3
37633号公報においてはドライエッチング後、堆積
物を除去する方法が記載されているが、ドライエッチン
グ中に堆積物が増加することにより、寸法シフトが生
じ、SiO2 膜の精密な加工ができないという問題もあ
る。
However, the carbon-based deposits described above cause short-circuiting, cause deterioration of the film quality such as an oxide film deposited in the next step, or cause contamination of a semiconductor device used in the next step. In other words, for example, as shown in FIG. 3, the carbon-based deposit 22 generated on the upper surface or the side surface of the SiO 2 film 21 formed on the semiconductor substrate 20 is removed from the wiring layer 23 formed in a later step. The separation is hindered (A in FIG. 3), and the occurrence of a short circuit is promoted. Further, for example, Japanese Patent Laid-Open No. 4-3
Japanese Patent No. 37633 describes a method of removing deposits after dry etching. However, the increase in deposits during dry etching causes a dimensional shift, making it impossible to precisely process the SiO 2 film. There is also.

【0009】[0009]

【課題を解決するための手段】本発明によれば、SiO
2 からなる絶縁膜を、フォトレジストパターンをマスク
としてプラズマ中でドライエッチングする方法におい
て、フッ素系ガスに窒素系ガスを加えた混合ガス又はフ
ッ素系ガス、窒素系ガス及びペニング効果を引き起こす
不活性ガスからなる混合ガスの励起プラズマを用いてド
ライエッチングして、前記絶縁膜をエッチングするとと
もにドライエッチング時に生成されるカーボン系堆積物
を除去する半導体装置の製造方法が提供される。
According to the present invention, SiO 2 is used.
In a method of dry-etching an insulating film composed of 2 in a plasma using a photoresist pattern as a mask, a mixed gas obtained by adding a nitrogen-based gas to a fluorine-based gas or a fluorine-based gas, a nitrogen-based gas, and an inert gas that causes a Penning effect The present invention provides a method for manufacturing a semiconductor device, in which dry etching is performed using an excited plasma of a mixed gas comprising: etching the insulating film and removing carbon-based deposits generated during the dry etching.

【0010】[0010]

【発明の実施の形態】本発明の半導体装置の製造方法に
おいては、SiO2 からなる絶縁膜を、絶縁膜をエッチ
ングするとともにドライエッチング時に生成されるカー
ボン系堆積物を除去する方法であり、これを実現するた
めに、カーボン系堆積物が形成されにくい条件下でのド
ライエッチング工程、又はこの工程にさらにカーボン系
堆積物の除去を目的とするドライエッチング工程を組み
合わせることができる。
In the method of manufacturing a semiconductor device of the embodiment of the present invention, an insulating film made of SiO 2, a method for removing carbon-based deposits generated during dry etching with etching the insulating film, which In order to realize the above, a dry etching step under a condition in which a carbon-based deposit is not easily formed, or a dry etching step for removing the carbon-based deposit can be further combined with this step.

【0011】本発明においてSiO2 からなる絶縁膜と
は、主としてSiO2 からなる絶縁膜を意味し、下地又
は上地膜からの不純物が混入又は拡散した絶縁膜や、他
の絶縁膜例えばSiN等を一部に含むSiO2 からなる
絶縁膜であってもよい。例えばP−TEOS、HTO、
PECVD(Plasma Enhanced Chemical Vaper Deposit
ion)、LP(Low Pressure)CVD、常圧CVD等のCV
D方式、スパッタによるPVD(Physical Vaper Deposi
tion)方式、塗布方式によって成膜されたNSG、PS
G、BPSG又は熱酸化膜等が挙げられる。この場合の
絶縁膜の膜厚は、絶縁膜として機能させることができる
限り、特に限定されるものではないが、本発明において
は、SiO2 からなる絶縁膜の膜厚が厚い場合に、特に
その効果が大きい。また、本発明においては、この絶縁
膜は半導体基板上直上に形成されていてもよいし、配線
層、トランジスタやキャパシタ等の素子上、さらに異な
る絶縁膜上に形成されていてもよい。
[0011] In the present invention, the insulating film made of SiO 2 means a predominantly composed of SiO 2 insulating film, and the insulating film to which an impurity is mixed or diffused from the underlying or the upper base film, other insulating films, for example, SiN or the like It may be an insulating film made of SiO 2 which is partially contained. For example, P-TEOS, HTO,
PECVD (Plasma Enhanced Chemical Vaper Deposit
ion), LP (Low Pressure) CVD, CV such as normal pressure CVD
D method, PVD (Physical Vaper Deposi
NSG, PS formed by the coating method
G, BPSG or a thermal oxide film. The thickness of the insulating film in this case is not particularly limited as long as it can function as an insulating film, but in the present invention, when the insulating film made of SiO 2 is thick, Great effect. In the present invention, the insulating film may be formed directly on the semiconductor substrate, or may be formed on a wiring layer, an element such as a transistor or a capacitor, or on a different insulating film.

【0012】マスクとして用いるフォトレジストパター
ンは、通常フォトリソグラフィ工程で使用されるレジス
トからなり、所望の膜厚を有し、所望の形状にパターニ
ングされたものを意味する。本発明においては、上述し
たように、フッ素系ガスに窒素系ガスを加えた混合ガス
又はフッ素系ガス、窒素系ガス及びペニング効果を引き
起こす不活性ガスからなる混合ガスの励起プラズマ・ド
ライエッチング法は、主としてカーボン系堆積物が形成
されにくい又はされない条件下でのドライエッチング工
程を第1工程として、及び/又はカーボン系堆積物の除
去を目的とするドライエッチング工程を第2工程として
含む。第1工程においては、フォトレジストパターンを
マスクとしてドライエッチングが行われるが、この際、
パターン上又は側面上にCFX(X=1〜3)の重合に
よってできたカーボン系堆積物が若干付着することがあ
るが、この場合には、さらに第2工程を行うことによ
り、CFの結合(結合エネルギー:5.72eV/モ
ル)よりも安定な結合をCN結合(結合エネルギー:
7.98eV/モル)を形成して、気化させ、排出する
ことによりカーボン系堆積物を完全に除去することがで
きる。
The photoresist pattern used as a mask is formed of a resist usually used in a photolithography process, has a desired film thickness, and is patterned into a desired shape. In the present invention, as described above, the excited plasma dry etching method of a mixed gas obtained by adding a nitrogen-based gas to a fluorine-based gas or a mixed gas of a fluorine-based gas, a nitrogen-based gas, and an inert gas that causes a Penning effect is used. The first step includes a dry etching step mainly under a condition in which a carbon-based deposit is hardly formed or not, and / or a second step includes a dry etching step for removing a carbon-based deposit. In the first step, dry etching is performed using the photoresist pattern as a mask.
A carbon-based deposit formed by polymerization of CF X (X = 1 to 3) may slightly adhere to the pattern or the side surface. In this case, the second step is further performed to bond the CF. (Bonding energy: 5.72 eV / mol) to form a CN bond (binding energy:
(7.98 eV / mol), vaporized, and discharged to completely remove carbon-based deposits.

【0013】例えば、本発明における混合ガスとして
は、CF4、CHF3 、C26、C4 8の少なくとも1
種のフッ素ガスに、N2、N2O、NH3の少なくとも1
種の窒素系ガスを加えたガスが挙げられる。具体的に
は、CF4/CHF3 とN2 、CF4とN2 、CF4/C
HF3 とN2 O、CF4とN2 O、CF4/CHF3 とN
3、CF4とNH3、CF4/C26とN2 、CF4とN
2 、CF4/C26とN2 O、CF4とN2 O、CF4
26とNH3、CF4とNH3等が挙げられ、なかで
も、CF4/CHF3 とN2 を用いることが好ましい。
さらに、これらの混合ガスに、ペニング効果を引き起こ
す不活性ガス、例えばAr、He等を含有する混合ガス
が好ましい。これは、不活性ガスのペニング効果によっ
てプラズマ量が多くなり、各ガスが解離しやすい状況を
作るこができるためである。この組み合わせとして、例
えばCF4/CHF3 /ArとN2 、CF4/CHF3
HeとN2 が挙げられる。この際の混合ガスの割合は、
フッ素系ガス:窒素系ガス=10〜200:10〜20
0SCCMが好ましく、不活性ガスをさらに含有する場
合には、フッ素系ガス:不活性ガス:窒素系ガス=10
〜200:10〜600:10〜200SCCM程度が
好ましい。具体的には、CF4:CHF3 :Ar:N2
10〜100:0〜100:10〜600:10〜20
0SCCM、より好ましくは20:30:150:30
SCCM程度である。
For example, as the mixed gas in the present invention,
Is CFFour, CHFThree, CTwoF6, CFourF 8At least one of
Species of fluorine gas, NTwo, NTwoO, NHThreeAt least one of
A gas to which a kind of nitrogen-based gas is added is exemplified. Specifically
Is CFFour/ CHFThreeAnd NTwo, CFFourAnd NTwo, CFFour/ C
HFThreeAnd NTwoO, CFFourAnd NTwoO, CFFour/ CHFThreeAnd N
HThree, CFFourAnd NHThree, CFFour/ CTwoF6And NTwo, CFFourAnd N
Two, CFFour/ CTwoF6And NTwoO, CFFourAnd NTwoO, CFFour/
CTwoF6And NHThree, CFFourAnd NHThreeEtc., among which
Also CFFour/ CHFThreeAnd NTwoIt is preferable to use
In addition, these mixed gases cause a Penning effect.
Mixed gas containing inert gas such as Ar, He, etc.
Is preferred. This is due to the penning effect of the inert gas.
The amount of plasma increases and each gas is easily dissociated.
Because it can be made. As an example of this combination
For example, CFFour/ CHFThree/ Ar and NTwo, CFFour/ CHFThree/
He and NTwoIs mentioned. The ratio of the mixed gas at this time is
Fluorine gas: Nitrogen gas = 10 to 200: 10 to 20
0 SCCM is preferable and further contains an inert gas.
In the case, fluorine-based gas: inert gas: nitrogen-based gas = 10
~ 200: 10 ~ 600: 10 ~ 200 SCCM
preferable. Specifically, CFFour: CHFThree: Ar: NTwo=
10 to 100: 0 to 100: 10 to 600: 10 to 20
0 SCCM, more preferably 20: 30: 150: 30
It is about SCCM.

【0014】上記混合ガスをプラズマに励起するための
RFパワーは、500〜1500W程度、好ましくは1
300W程度である。また、この際の圧力は100〜1
000mTorr程度、より好ましくは400mTor
r程度である。さらに、エッチング時間は、ガス流量、
RFパワー等により異なるが、例えば1〜5分間程度、
より好ましくは2〜3分間程度である。
The RF power for exciting the mixed gas into plasma is about 500 to 1500 W, preferably 1 to
It is about 300W. The pressure at this time is 100 to 1
About 000 mTorr, more preferably about 400 mTorr
r. Further, the etching time depends on the gas flow rate,
Depending on RF power etc., for example, about 1 to 5 minutes,
More preferably, it is about 2 to 3 minutes.

【0015】また、上記した条件で行う工程を第1工程
とし、さらに、第2工程を行う場合は、混合ガスとして
は、上記と同様の混合ガスを使用することができるが、
例えばCF4/ArとN2 、CF4/HeとN2 が挙げら
れる。この際の混合ガスは、上記と同様の割合で使用す
ることができる。具体的には、CF4/ArとN2 を用
いる場合には、CF4:Ar:N2 =50〜200:3
00〜800:50〜200SCCM、より好ましくは
90:300:60SCCM程度である。
When the step performed under the above-mentioned conditions is the first step, and when the second step is performed, the same mixed gas as described above can be used as the mixed gas.
For example, CF 4 / Ar and N 2 , and CF 4 / He and N 2 can be mentioned. The mixed gas at this time can be used in the same ratio as described above. Specifically, when CF 4 / Ar and N 2 are used, CF 4 : Ar: N 2 = 50 to 200: 3
It is about 00: 800: 50-200 SCCM, more preferably about 90: 300: 60 SCCM.

【0016】この第2工程においては、圧力が高いほ
ど、RFパワーが低いほどプラズマによってより選択的
にカーボン系堆積物をエッチングすることができ、より
良好な結果を得ることができることを確認している。つ
まり、プラズマによるスパッタリング効果を低減させ、
下地がエッチングされにくい条件となるからである。従
って、上記混合ガスをプラズマに励起するためのRFパ
ワーは、50〜400W程度、好ましくは200W程度
である。また、この際の圧力は800〜1500mTo
rr程度、より好ましくは1000mTorr程度であ
る。さらに、エッチング時間は、ガス流量、RFパワー
等により異なるが、例えば0.5〜4分間程度、より好
ましくは1分間程度である。
In the second step, it was confirmed that the higher the pressure and the lower the RF power, the more selectively the carbon-based deposit can be etched by the plasma and the better the result can be obtained. I have. In other words, the sputtering effect by plasma is reduced,
This is because the base is hardly etched. Therefore, the RF power for exciting the mixed gas into plasma is about 50 to 400 W, preferably about 200 W. At this time, the pressure is 800 to 1500 mTo.
It is about rr, more preferably about 1000 mTorr. Further, the etching time varies depending on the gas flow rate, RF power, and the like, but is, for example, about 0.5 to 4 minutes, and more preferably about 1 minute.

【0017】[0017]

【発明の実施の形態】本発明の半導体装置の製造方法を
図面に基づいて説明する。図1(a)に示したように、
AlSiO2 膜1上にP−TEOS膜2を1.4μm堆
積し、この上にレジスト膜3を1.3μm塗布した。次
いで、レジスト膜3を通常のフォトリソグラフィー技術
により直径0.6μmのビアホールを開口した。
DESCRIPTION OF THE PREFERRED EMBODIMENTS A method for manufacturing a semiconductor device according to the present invention will be described with reference to the drawings. As shown in FIG.
A 1.4 μm P-TEOS film 2 was deposited on the AlSiO 2 film 1 and a 1.3 μm resist film 3 was applied thereon. Next, a via hole having a diameter of 0.6 μm was formed in the resist film 3 by ordinary photolithography.

【0018】その後、図1(b)に示したように、レジ
スト膜3をマスクとしてP−TEOS膜2を開口した。
まず、1段階目のエッチングで、CF4/CHF3/Ar
/N 2混合ガス励起プラズマエッチを約2.5分間行っ
た。この際の条件は、圧力:400mTorr 、RFパワ
ー:1300W、ガス流量:CF4/CHF3/Ar/N
2=20/30/150/30SCCMであった。続いて、図1(c)に
示したように、第2段階目のエッチングを、CF4/A
r/N2混合ガス励起プラズマにて約1分間行い、レジ
スト膜3表面に付着したカーボン系堆積物4を除去し
た。この際の条件は、圧力:1000mTorr 、RFパワ
ー:200W、ガス流量:CF4/Ar/N2=90/300/6
0SCCM であった。
Thereafter, as shown in FIG.
The P-TEOS film 2 was opened using the strike film 3 as a mask.
First, in the first stage etching, CFFour/ CHFThree/ Ar
/ N TwoPerform mixed gas excited plasma etch for about 2.5 minutes
Was. The conditions at this time are as follows: pressure: 400 mTorr, RF power.
ー: 1300W, gas flow rate: CFFour/ CHFThree/ Ar / N
Two= 20/30/150/30 SCCM. Subsequently, FIG.
As shown, the second stage etching was performed with CFFour/ A
r / NTwoPerform for about 1 minute with mixed gas excited plasma
The carbon-based deposit 4 attached to the surface of the strike film 3 is removed.
Was. The conditions at this time are as follows: pressure: 1000 mTorr, RF power.
ー: 200W, gas flow rate: CFFour/ Ar / NTwo= 90/300/6
It was 0SCCM.

【0019】次いで、図1(d)に示したように、O2
プラズマあるいはO2/CF4プラズマによりレジストア
ッシングを行ない、さらに、有機溶剤を用いてレジスト
除去を行った。上記の方法により形成されたP−TEO
S膜2におけるビアホールの表面をSEM(走査型電子
顕微鏡)で確認したところ、表面のレジスト残渣物はな
く、カーボン系堆積物は完全に除去されていた。
[0019] Then, as shown in FIG. 1 (d), O 2
Resist ashing was performed using plasma or O 2 / CF 4 plasma, and the resist was removed using an organic solvent. P-TEO formed by the above method
When the surface of the via hole in the S film 2 was confirmed by SEM (scanning electron microscope), there was no resist residue on the surface, and the carbon-based deposit was completely removed.

【0020】[0020]

【発明の効果】本発明によれば、ドライエッチング時に
レジスト上又は側壁上に付着するカーボン系堆積物の確
実な除去を可能とすることができる。また、その後に、
レジスト除去のための工程を行った場合でも、レジスト
除去後、レジスト残渣物を完全に除去することができ
る。また、本発明における方法を条件を異ならしめて2
段階工程で行う場合には、よりカーボン系堆積物の発生
を低減することができ、さらに短時間で確実にカーボン
系堆積物の除去することができる。
According to the present invention, it is possible to reliably remove carbon-based deposits adhering to a resist or a side wall during dry etching. And then,
Even when a step for removing the resist is performed, the resist residue can be completely removed after removing the resist. In addition, the method of the present invention was used under different conditions,
When the step is performed in a step process, the generation of carbon-based deposits can be further reduced, and the carbon-based deposits can be more reliably removed in a shorter time.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の半導体装置の製造方法の一実施例を示
す要部の概略断面工程図である。
FIG. 1 is a schematic cross-sectional process drawing of a main part showing one embodiment of a method for manufacturing a semiconductor device of the present invention.

【図2】従来の半導体装置の製造方法の一実施例を示す
要部の概略断面工程図である。
FIG. 2 is a schematic cross-sectional process diagram of a main part showing one embodiment of a conventional method for manufacturing a semiconductor device.

【図3】従来技術の問題点を説明するための半導体装置
の要部の概略断面図である。
FIG. 3 is a schematic cross-sectional view of a main part of a semiconductor device for describing a problem of the related art.

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 SiO2 からなる絶縁膜を、フォトレジ
ストパターンをマスクとしてプラズマ中でドライエッチ
ングする方法において、 フッ素系ガスに窒素系ガスを加えた混合ガス又はフッ素
系ガス、窒素系ガス及びペニング効果を引き起こす不活
性ガスからなる混合ガスの励起プラズマを用いてドライ
エッチングして、前記絶縁膜をエッチングするとともに
ドライエッチング時に生成されるカーボン系堆積物を除
去することを特徴とする半導体装置の製造方法。
1. A method of dry-etching an insulating film made of SiO 2 in a plasma using a photoresist pattern as a mask, wherein a mixed gas obtained by adding a nitrogen-based gas to a fluorine-based gas or a fluorine-based gas, a nitrogen-based gas, and Penning Manufacturing a semiconductor device, wherein dry etching is performed using an excited plasma of a mixed gas of an inert gas causing an effect to etch the insulating film and to remove carbon-based deposits generated during the dry etching. Method.
【請求項2】 フッ素系ガスが、CF4、CHF3 、C2
6、C48の少なくとも1種、窒素系ガスが、N2、N
2O、NH3の少なくとも1種である請求項1記載の半導
体装置の製造方法。
2. The method according to claim 1, wherein the fluorine-based gas is CF 4 , CHF 3 , C 2
At least one of F 6 and C 4 F 8 and the nitrogen-based gas are N 2 , N
2. The method according to claim 1, wherein the method is at least one of 2 O and NH 3 .
【請求項3】 フッ素系ガスと窒素系ガスとの混合比が
10〜200:10〜200、フッ素系ガス、窒素系ガ
ス及びペニング効果を引き起こす不活性ガスの混合比が
10〜200:10〜200:10〜600である請求
項1記載の半導体装置の製造方法。
3. The mixing ratio of a fluorine-based gas to a nitrogen-based gas is 10 to 200: 10 to 200, and the mixing ratio of a fluorine-based gas, a nitrogen-based gas, and an inert gas causing a Penning effect is 10 to 200: 10 to 10. 2. The method according to claim 1, wherein the ratio is 200: 10 to 600.
【請求項4】 ドライエッチングが、第1工程としてC
4/CHF3/Ar(又はHe)/N2ガスでエッチン
グした後、第2工程としてCF4/Ar(又はHe)/
2ガスでエッチングする2段階工程からなる請求項1
記載の半導体装置の製造方法。
4. A dry etching is performed as a first step by using C
After etching with F 4 / CHF 3 / Ar (or He) / N 2 gas, CF 4 / Ar (or He) /
2. The method according to claim 1, comprising a two-step process of etching with N 2 gas.
The manufacturing method of the semiconductor device described in the above.
【請求項5】 第2工程のエッチングを、800mTo
rr以上の圧力下、電子密度2W/cm2以下のRFパ
ワーで行う請求項1記載の半導体装置の製造方法。
5. The etching of the second step is performed at 800 mTo.
2. The method for manufacturing a semiconductor device according to claim 1, wherein the method is performed under an RF power having an electron density of 2 W / cm 2 or less under a pressure of rr or more.
JP27823296A 1996-10-21 1996-10-21 Method for manufacturing semiconductor device Pending JPH10125654A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27823296A JPH10125654A (en) 1996-10-21 1996-10-21 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27823296A JPH10125654A (en) 1996-10-21 1996-10-21 Method for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JPH10125654A true JPH10125654A (en) 1998-05-15

Family

ID=17594469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27823296A Pending JPH10125654A (en) 1996-10-21 1996-10-21 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JPH10125654A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999010923A1 (en) * 1997-08-28 1999-03-04 Lam Research Corporation Method for selective plasma etch
US6632746B2 (en) 2000-04-19 2003-10-14 Matsushita Electric Industrial Co., Ltd. Etching method, semiconductor and fabricating method for the same
JP2004507080A (en) * 2000-08-17 2004-03-04 マイクロン テクノロジー インコーポレイテッド How to use pulse voltage in plasma reactor
KR100698094B1 (en) 2005-07-27 2007-03-23 동부일렉트로닉스 주식회사 Metal wiring formation method of semiconductor device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999010923A1 (en) * 1997-08-28 1999-03-04 Lam Research Corporation Method for selective plasma etch
US6090304A (en) * 1997-08-28 2000-07-18 Lam Research Corporation Methods for selective plasma etch
US7732339B2 (en) 1999-11-16 2010-06-08 Panasonic Corporation Etching method, semiconductor and fabricating method for the same
US6632746B2 (en) 2000-04-19 2003-10-14 Matsushita Electric Industrial Co., Ltd. Etching method, semiconductor and fabricating method for the same
US7282452B2 (en) 2000-04-19 2007-10-16 Matsushita Electric Industrial Co., Ltd. Etching method, semiconductor and fabricating method for the same
US7985691B2 (en) 2000-04-19 2011-07-26 Panasonic Corporation Etching method, semiconductor and fabricating method for the same
JP2004507080A (en) * 2000-08-17 2004-03-04 マイクロン テクノロジー インコーポレイテッド How to use pulse voltage in plasma reactor
KR100698094B1 (en) 2005-07-27 2007-03-23 동부일렉트로닉스 주식회사 Metal wiring formation method of semiconductor device

Similar Documents

Publication Publication Date Title
JP4430814B2 (en) Anisotropic etching of organic compound-containing insulating layers
US20050079706A1 (en) Dual damascene structure and method
JP2006013190A (en) Manufacturing method of semiconductor device
JPH0613349A (en) Dry etching method
JP2891952B2 (en) Method for manufacturing semiconductor device
KR100464430B1 (en) Method of etching aluminum layer using hard mask and metalization method for semiconductor device
JPWO2000039845A1 (en) Method for forming contact holes
JPH10326830A (en) Method for manufacturing semiconductor device
US20040106271A1 (en) Processing method of forming MRAM circuitry
JPH10125654A (en) Method for manufacturing semiconductor device
KR19990063182A (en) Etching method
US7172965B2 (en) Method for manufacturing semiconductor device
US6828250B1 (en) Process for etching vias in organosilicate glass materials without causing RIE lag
US7247572B2 (en) Method for fabricating a capacitor using a metal insulator metal structure
KR20000071322A (en) Method of manufacturing a semiconductor device
JPH1012734A (en) Method for manufacturing semiconductor device
JP3082329B2 (en) Method for etching silicon nitride on silicon oxide
JPH1167909A (en) Method for manufacturing semiconductor device
JPH11330045A (en) Etching method for laminated film of oxide film and silicon layer
JP3865323B2 (en) Etching method and semiconductor device manufacturing method
JP2005294348A (en) Manufacturing method of semiconductor device
KR0155801B1 (en) Method of forming multilayer interconnection of semiconductor device
JPH07135198A (en) Etching
JP2725695B2 (en) Method for manufacturing semiconductor device
JP2000077386A (en) Pattern formation method