JPH06204077A - セラミックチップコンデンサ及びその製造方法 - Google Patents

セラミックチップコンデンサ及びその製造方法

Info

Publication number
JPH06204077A
JPH06204077A JP35977692A JP35977692A JPH06204077A JP H06204077 A JPH06204077 A JP H06204077A JP 35977692 A JP35977692 A JP 35977692A JP 35977692 A JP35977692 A JP 35977692A JP H06204077 A JPH06204077 A JP H06204077A
Authority
JP
Japan
Prior art keywords
layer
palladium
chip capacitor
ceramic chip
silver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP35977692A
Other languages
English (en)
Inventor
Kiyoji Handa
喜代二 半田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Marcon Electronics Co Ltd
Original Assignee
Marcon Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Marcon Electronics Co Ltd filed Critical Marcon Electronics Co Ltd
Priority to JP35977692A priority Critical patent/JPH06204077A/ja
Publication of JPH06204077A publication Critical patent/JPH06204077A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Ceramic Capacitors (AREA)

Abstract

(57)【要約】 【目的】 簡易な手段で、且つはんだ濡れ性の改善とは
んだ食われ現象の解消を可能とた積層セラミックチップ
コンデンサの提供。 【構成】 セラミックコンデンサ素子3の内部電極2が
露出する両端面に形成する外部電極4として、導電性ペ
ーストを浸漬法により塗布し、銀パラジウム合金及びガ
ラスフリットからなる第一層5と、無電解めっき法によ
りリンを1〜10wt%含み、厚さ0.1ミクロン以上
のパラジウムからなる第二層6とで構成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は外部電極技術を改良した
セラミックチップコンデンサ及びその製造方法に関す
る。
【0002】
【従来の技術】従来、セラミックチップコンデンサは、
図2に示すようにセラミック誘電体10と内部電極11
が交互に積層されコンデンサ素子12の両端部に、両端
部から交互に露出された内部電極11と接続して設ける
外部電極13として、銀パラジウム又は銀の金属粉末に
ガラスフリット粉末を添加し、さらにバインダとしてポ
リマーと溶剤を加えた導電性ペーストを塗布し、600
〜900℃の高温度で焼成することで形成していた。
【0003】この外部電極13の機能は、複数の内部電
極11を電気的に並列に接続するとともにチップコンデ
ンサをプリント配線基板のランドにはんだ付けするため
の端子であり、外部電極13はコンデンサ素子12と十
分な機械的接合強度と良好なはんだ濡れ性を持つことが
要求される。
【0004】しかしながら、上記の構成になる外部電極
13は、コンデンサ素子12との機械的接合強度を保持
するために加えられたガラスフリットが外部電極13の
はんだ濡れ性を阻害する作用がある。このためこれらセ
ラミックチップコンデンサは外部電極13のはんだ濡れ
性が不十分で、プリント配線基板にはんだ付けする際の
歩留りが低く手直し作業が必要であった。
【0005】また、はんだ付けの温度が高かったり時間
が長過ぎたりすると外部電極13の銀が溶融はんだ中に
拡散し電極機能が消失する、いわゆるはんだ食われが生
じる場合があり信頼性に欠ける面があった。
【0006】そのため、これを回避する技術として、図
3に示すようにセラミック誘電体10と内部電極11が
交互に積層されコンデンサ素子12の両端部に形成した
外部電極13の上にはんだ食われを防止するニッケル層
14とはんだ濡れ性の良いはんだ又はすず層15を順次
電気めっき法で形成する方法が実用化されているが、こ
の技術にも次のような問題点がある。
【0007】すなわち、第一に、電気めっき浴が酸性で
あるため、めっき中にめっき液が下地電極のガラスフリ
ットを溶解しながら外部電極13と内部電極11の接合
箇所まで浸透しこの部分に残存し、これがコンデンサを
長期に使用する間に次第に内部電極11間のセラミック
誘電体10層の隙間に浸透して絶縁抵抗が低下する故障
となる場合があり、信頼性上問題である。
【0008】第二に、ニッケル層14とはんだ又はすず
層15の二種類の電気めっきが必要であり大規模な設備
と長時間を要するため工業的に不利である。
【0009】第三に、電気めっきの際、チップに通電す
るためにダミーと称する金属の小球又は線片を大量に使
用するが、めっき膜はこのダミーにも付着し、この分め
っき液が無駄に消費され製造コスト的に不利である。
【0010】第四に、電気めっきは一定のめっき膜厚及
び膜性状を得るために、液組成、液温度、濃度、時間、
pH、電流密度及びチップとダミーの比などを厳密に管
理する必要がある。管理が不十分の場合は不良発生や市
場故障につながる場合があり製造困難である。
【0011】
【発明が解決しようとする課題】以上のように、従来の
外部電極形成技術は、はんだ食われ現象があり、これを
防止するために、外部電極の上にニッケル層とはんだ又
はすず層を順次電気めっき法で形成する手段もあるが、
電気めっき手段をこの種セラミックチップコンデンサに
適用した場合、絶縁抵抗低下要因を抱えると同時に、コ
スト高、製造の困難性を伴い、必ずしも有効な手段とは
言えなかった。
【0012】本発明は、上記の課題を解決するために成
されたもので、簡易な手段で、且つはんだ濡れ性の改善
とはんだ食われ現象の解消を可能としたセラミックチッ
プコンデンサ及びその製造方法を提供することを目的と
するものである。
【0013】
【課題を解決するための手段】本発明のセラミックチッ
プコンデンサは、セラミック誘電体と内部電極が交互に
積層され、この内部電極が交互に露出された両端部に外
部電極を設けたセラミックチップコンデンサにおいて、
前記外部電極が銀パラジウム合金及びガラスフリットか
らなる第一層とリンを1〜10wt%含む厚さ0.1ミ
クロン以上のパラジウムからなる第二層とからなること
を特徴とするものである。
【0014】また、本発明のセラミックチップコンデン
サの製造方法は、セラミック誘電体と内部電極が交互に
積層され、この内部電極が交互に露出された両端部に外
部電極を形成してなるセラミックチップコンデンサの製
造方法において、前記外部電極形成手段として粉末状の
銀とパラジウム又は銀パラジウム合金粉末にガラスフリ
ットを添加した導電性ペーストを塗布−焼成して第一層
を形成し、次にこの第一層上に無電解めっき法によりリ
ンを1〜10wt%含み、厚さ0.1ミクロン以上のパ
ラジウム膜からなる第二層を形成することを特徴とする
ものである。
【0015】
【作用】以上の構成によれば、外部電極を構成する第一
層の銀パラジウムは、金属粉末を高温度で焼成すること
により内部電極であるパラジウム又は銀パラジウムと粉
末冶金的に接合し内部電極を電気的に接続する作用を有
すると共に第二層となるパラジウム−リンの無電解めっ
きの活性点となり、無電解めっき膜は銀パラジウムの面
にのみ選択的に付着しセラミック素体にはめっきされな
い。また、第一層に含まれるガラスフリットは外部電極
とセラミック素体との機械的強度を与える無機バインダ
としての作用を有する。
【0016】そして、第二層のパラジウム−リンは、は
んだ濡れ性が良好であるためプリント配線基板にはんだ
付けするときの歩留りが極めて高く、また、高温度の溶
融はんだ中でもはんだ食われが全くないため基板実装後
の信頼性向上に貢献する。
【0017】さらに、第二層を構成するリンの含有量及
び厚さを上記の範囲にするのは、リンの含有量が1wt
%未満ではめっきの付着が不十分で、10wt%を越え
るとはんだ濡れ性が悪くなり、また、第二層のめっき厚
さ0.1ミクロン未満では、はんだ耐熱性及びはんだ濡
れ性の経時変化に問題があるなどの理由に基づくもので
ある。
【0018】
【実施例】以下、本発明の一実施例について説明する。
すなわち、公知の手段で製造された、例えば図1に示す
ようにセラミック誘電体1と内部電極2が交互に積層さ
れ長さ3.2mm、幅1.6mmのセラミックコンデン
サ素子3の内部電極2が露出する両端面に、Ag粉末8
0重量%とPd20重量%を混合した金属粉末とガラス
フリットと有機バインダと有機溶剤を成分とする導電性
ペーストを浸漬法により塗布し、乾燥後800℃で焼成
することによって外部電極4として銀パラジウム合金及
びガラスフリットからなる第一層5を形成する。
【0019】次に、PdイオンとPイオン、錯化剤及び
還元剤を含み、例えば、Pd濃度1.1%、pH8.
0、温度50℃に調整しためっき浴に、前記外部電極4
として形成した第一層5を形成した試料を20分間浸漬
し、次に脱イオン水で超音波洗浄を水洗槽をかえて2回
行い150℃で2時間の乾燥を行い、前記第一層5上に
リンを含むパラジウム膜からなる第二層6を形成する。
【0020】なお、この第二層6のリンを含むパラジウ
ム膜として、リンを1〜10wt%含み、厚さ0.1ミ
クロン以上のパラジウムで構成するものとするが、その
根拠は、リンの含有量が1wt%未満ではめっきの付着
が不十分で、10wt%を越えるとはんだ濡れ性が悪く
なり、また、第二層6のめっき厚さ0.1ミクロン未満
では、はんだ耐熱性及びはんだ濡れ性の経時変化に問題
があるなどの理由に基づくものであり、本発明者の実験
結果(第二層のめっき厚を蛍光X線分析機で測定した)
から、例えば、厚さ0.3ミクロンのパラジウム−リン
をメッキするのに15〜20分で容易に得ることができ
る。
【0021】以上のような構成によれば、外部電極4の
外装がはんだ付け性及びはんだ耐熱性に優れるパラジウ
ム−リンであることから、従来の銀又は銀パラジウムか
らなる外部電極を有するセラミックチップコンデンサの
欠点が著しく改善される。
【0022】また、前記最外装の形成手段は、セラミッ
クに悪影響を与えない弱アルカリ性のめっき液を用い、
短時間にめっきが終了できる無電解めっき液であること
から、従来のニッケル及びはんだ層を形成するための電
気めっき法に比べコンデンサの信頼性に悪影響を与える
ことがない。
【0023】さらに、電気めっき法でみられるダミーの
無駄なめっき膜生成がないため、めっき液の消費が著し
く低減でき、製造コスト上も有利で、従来技術の課題を
一気に解決できる優れた効果を得ることが可能となる。
【0024】また、第二層6形成に用いるめっき装置と
しては、めっき浴の容器、50℃程度の温度調節装置、
上下に揺動を与える装置及び水洗槽などで工業的には非
常に簡単なものでよいことから、製造作業容易にして低
コスト化に貢献できるなどの効果をも有する。
【0025】以下、実験結果に基づき本発明の実施例と
従来例の比較について述べる。すなわち、前述した構成
によって得られた図1に示す構成からなる実施例Aと、
外部電極として実施例Aと同じ第1層の外部電極層のみ
でめっきを行わない図2に示す構成からなる従来例B
と、外部電極として実施例Aと同じ第一層の上に、公知
の方法でニッケル及びはんだ又はすずを電気めっきした
図3に示す構成からなる従来例CのJIS C 510
2によるはんだ付け性及びはんだ耐熱性試験、さらには
85℃−85%RHで直流2V印加2000時間の耐湿
負荷試験結果を表1及び表2に示す。
【0026】なお、試料はいずれも定格50V−0.1
μFで、それぞれ100個である。
【0027】
【表1】
【0028】
【表2】
【0029】表1及び表2から明らかなように、従来例
Bは耐湿負荷試験後における累積故障率は皆無である
が、はんだ付け性及びはんだ耐熱性特性が極度に悪く、
また、従来例Cははんだ付け性及びはんだ耐熱性におけ
る不良は皆無であるが、耐湿負荷試験において時間の経
過と共に故障率が増加し、両者とも実用上大きな問題を
抱える結果となったのに対して、実施例Aははんだ付け
性及びはんだ耐熱性はもとより耐湿負荷特性においても
何ら問題なく、本発明の優れた効果を実証した。
【0030】なお、上記実施例では、第一層形成手段と
して粉末状の銀とパラジウムにガラスフリットを添加し
た導電性ペーストを用いるものを例示して説明したが、
銀パラジウム合金粉末にガラスフリットを添加した導電
性ペーストを用いても同効である。
【0031】
【発明の効果】以上のように本発明の方法によれば、従
来の銀又は銀パラジウム電極の欠点であるはんだ付け性
及びはんだ耐熱性において著しい改善が図られるととも
に、従来のニッケルとはんだの電気めっきの欠点である
信頼性も向上できる。さらに、従来の電気めっきより工
程を短縮でき、且つ製造装置も簡単なもので良いことか
らその工業的価値は大きい。
【図面の簡単な説明】
【図1】本発明の一実施例に係るセラミックチップコン
デンサを示す正断面図。
【図2】従来例に係るセラミックチップコンデンサを示
す正断面図。
【図3】他の従来例に係るセラミックチップコンデンサ
を示す正断面図。
【符号の説明】
1 セラミック誘電体 2 内部電極 3 セラミックコンデンサ素子 4 外部電極 5 第一層 6 第二層

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 セラミック誘電体と内部電極が交互に積
    層され、この内部電極が交互に露出された両端部に外部
    電極を設けたセラミックチップコンデンサにおいて、前
    記外部電極が銀パラジウム合金及びガラスフリットから
    なる第一層と、リンを1〜10wt%含む厚さ0.1ミ
    クロン以上のパラジウムからなる第二層との2層構造か
    らなることを特徴とするセラミックチップコンデンサ。
  2. 【請求項2】 セラミック誘電体と内部電極が交互に積
    層され、この内部電極が交互に露出された両端部に外部
    電極を形成してなるセラミックチップコンデンサの製造
    方法において、前記外部電極形成手段として、前記両端
    面に粉末状の銀とパラジウム又は銀パラジウム合金粉末
    にガラスフリットを添加した導電性ペーストを塗布−焼
    成して第一層を形成し、次に、この第一層上にリン−パ
    ラジウム無電解めっき法によりリンを1〜10wt%含
    む厚さ0.1ミクロン以上のパラジウム膜からなる第二
    層を形成することを特徴とするセラミックチップコンデ
    ンサの製造方法。
JP35977692A 1992-12-28 1992-12-28 セラミックチップコンデンサ及びその製造方法 Pending JPH06204077A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35977692A JPH06204077A (ja) 1992-12-28 1992-12-28 セラミックチップコンデンサ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35977692A JPH06204077A (ja) 1992-12-28 1992-12-28 セラミックチップコンデンサ及びその製造方法

Publications (1)

Publication Number Publication Date
JPH06204077A true JPH06204077A (ja) 1994-07-22

Family

ID=18466241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35977692A Pending JPH06204077A (ja) 1992-12-28 1992-12-28 セラミックチップコンデンサ及びその製造方法

Country Status (1)

Country Link
JP (1) JPH06204077A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111755249A (zh) * 2019-03-27 2020-10-09 三星电机株式会社 多层电容器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111755249A (zh) * 2019-03-27 2020-10-09 三星电机株式会社 多层电容器

Similar Documents

Publication Publication Date Title
US9412519B1 (en) Multilayer ceramic capacitor with terminals formed by plating
US6310757B1 (en) Electronic component having external electrodes and method for the manufacture thereof
US8547683B2 (en) Laminated ceramic electronic component with directly plated external terminal electrodes and manufacturing method therefor
JP2001035739A (ja) 積層セラミック電子部品及びその製造方法
US8982533B2 (en) Monolithic electronic component and method for manufacturing monolithic electronic component
JPH04169002A (ja) 導電性ペーストとそれを用いた多層セラミック配線基板の製造方法
EP0412259A2 (en) Electronic devices, method for forming end terminations thereof and paste material for forming same
JP5835047B2 (ja) セラミック電子部品
KR100375293B1 (ko) 도전성 페이스트 및 이를 이용한 다층 세라믹 전자부품
US6429382B1 (en) Electrical mounting structure having an elution preventive film
US20100020464A1 (en) Multilayer ceramic electronic component and method for producing same
JP2658509B2 (ja) 電子部品と電極ペーストおよび端子電極の形成方法
JPH0817671A (ja) 導電性ペースト
JPH0616461B2 (ja) チップ型積層磁器コンデンサ
JP2973558B2 (ja) チップ型電子部品用導電性ペースト
JPH09190950A (ja) 電子部品の外部電極
US20050229388A1 (en) Multi-layer ceramic chip varistor device surface insulation method
JPH08330173A (ja) 積層セラミックコンデンサならびにその製造方法
JPH10163067A (ja) チップ型電子部品の外部電極
JPH06204077A (ja) セラミックチップコンデンサ及びその製造方法
JPH0525372B2 (ja)
Van Trinh et al. Electrodeposition method for terminals of multilayer ceramic capacitors
JPH04329616A (ja) 積層形電子部品
JP2000260654A (ja) 極小チップ型電子部品
JP4710204B2 (ja) 電子部品の端面電極形成方法