JPH0332113A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH0332113A JPH0332113A JP1167811A JP16781189A JPH0332113A JP H0332113 A JPH0332113 A JP H0332113A JP 1167811 A JP1167811 A JP 1167811A JP 16781189 A JP16781189 A JP 16781189A JP H0332113 A JPH0332113 A JP H0332113A
- Authority
- JP
- Japan
- Prior art keywords
- channel transistor
- signal
- drain
- channel
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ＣＭＯ３）ランジスタで半導体基板上に構
成された半導体集積回路の出力回路に関するものである
。
成された半導体集積回路の出力回路に関するものである
。
第３図は従来の半導体集積回路の出力回路を示す回路図
で、単にＰチャネルトランジスタ（２）とＮチャネルト
ランジスタ（３）を直列に接続し、この接続部を出力端
０とし、入力（ハ）にはインバータ０をそれぞれＰチャ
ネルトランジスタ（２）及びＮチャネルトランジスタ（
３）のゲートに対して接続していたＰチャネルトランジ
スタ（２）及びＮチャネルトランジスタ（３）のしきい
値をそれぞれＶ＋ ｈｐ ＝ −０，７Ｖ。
で、単にＰチャネルトランジスタ（２）とＮチャネルト
ランジスタ（３）を直列に接続し、この接続部を出力端
０とし、入力（ハ）にはインバータ０をそれぞれＰチャ
ネルトランジスタ（２）及びＮチャネルトランジスタ（
３）のゲートに対して接続していたＰチャネルトランジ
スタ（２）及びＮチャネルトランジスタ（３）のしきい
値をそれぞれＶ＋ ｈｐ ＝ −０，７Ｖ。
Ｖ＋ｈｓ ＝ ０．７ Ｖとすれば電源に５ｖを印加し
た場合。
た場合。
Ｐチャネルトランジスタ（２）は入力電圧が４．３ｖ以
下でＯＮ状態となり、又、Ｎチャネルトランジスタ（３
）は入力電圧が０．７ｖ以上でＯＮ状態となる。
下でＯＮ状態となり、又、Ｎチャネルトランジスタ（３
）は入力電圧が０．７ｖ以上でＯＮ状態となる。
したがって、入力電圧が０．７ Ｖ〜４．３ｖの間にあ
る場合は、Ｐチャネルトランジスタ（２）及びＮチャネ
ルトランジスタ（３ンの両トランジスタかＯＮ状態とな
る為、貫通電流が流れる。
る場合は、Ｐチャネルトランジスタ（２）及びＮチャネ
ルトランジスタ（３ンの両トランジスタかＯＮ状態とな
る為、貫通電流が流れる。
第４図の様に従来の半導体集積回路装置は以上のように
構成されていたので、入力が同一同相である為、貫通電
流が流れる部分があり、これによりノイズなどが発生す
るという問題点があった。
構成されていたので、入力が同一同相である為、貫通電
流が流れる部分があり、これによりノイズなどが発生す
るという問題点があった。
この発明は上記のような問題点を解消する為になされた
もので、貫通電流を抑えてノイズ発生の少ない出力回路
を有する半導体集積回路装置を得ることを目的とする。
もので、貫通電流を抑えてノイズ発生の少ない出力回路
を有する半導体集積回路装置を得ることを目的とする。
この発明に係る半導体集積回路装置は、第１のＰチャネ
ルトランジスタと第１のＮチャネルトランジスタを直列
に９．続した最終出力段を有する出力回路において、第
１のＰチャネルトランジスタのゲートには第２のＰチャ
ネルトランジスタのドレインと第２のＮチャネルトラン
ジスタのドレインの間に直列に＠３のＮチャネルトラン
ジスタのドレインと、ソースをそれぞれ接続し、付加し
た第３のＮチャネルトランジスタのゲートは電源に接続
し、第２のＮチャネルトランジスタのドレインと接続さ
れているソースには容量を付加し、第２のＰチャネルト
ランジスタのドレインを出力として第１のＰチャネルト
ランジスタのゲートに接続し、さらに第３のＰチャネル
トランジスタのドレインと第４のＮチャネルトランジス
タのドレインの間に直列に第４のＰチャネルトランジス
タのソースとドレインをそれぞれ接続し、付加した第４
のＰチャネルトランジスタのゲートは接地し、ｆｐＩ３
のＰチャネルトランジスタのドレインと接続されている
ソースには容量を付加し、第４のＮチャネルトランジス
タのドレインを出力とじて第１のＮチャネルトランジス
タのゲートに接続し、第２、第３のＰチャネルトランジ
スタ及び第２．第４のＮチャネルトランジスタのそれぞ
れのゲートを接続し、入力端としたものである。
ルトランジスタと第１のＮチャネルトランジスタを直列
に９．続した最終出力段を有する出力回路において、第
１のＰチャネルトランジスタのゲートには第２のＰチャ
ネルトランジスタのドレインと第２のＮチャネルトラン
ジスタのドレインの間に直列に＠３のＮチャネルトラン
ジスタのドレインと、ソースをそれぞれ接続し、付加し
た第３のＮチャネルトランジスタのゲートは電源に接続
し、第２のＮチャネルトランジスタのドレインと接続さ
れているソースには容量を付加し、第２のＰチャネルト
ランジスタのドレインを出力として第１のＰチャネルト
ランジスタのゲートに接続し、さらに第３のＰチャネル
トランジスタのドレインと第４のＮチャネルトランジス
タのドレインの間に直列に第４のＰチャネルトランジス
タのソースとドレインをそれぞれ接続し、付加した第４
のＰチャネルトランジスタのゲートは接地し、ｆｐＩ３
のＰチャネルトランジスタのドレインと接続されている
ソースには容量を付加し、第４のＮチャネルトランジス
タのドレインを出力とじて第１のＮチャネルトランジス
タのゲートに接続し、第２、第３のＰチャネルトランジ
スタ及び第２．第４のＮチャネルトランジスタのそれぞ
れのゲートを接続し、入力端としたものである。
この発明における出方回路は、最終出力段のＰチャネル
トランジスタ及びＮチャネルトランジスタに対する入力
信号をそれぞれ分離し、異相にすることによって最終出
方段における貫通電流を低減する。
トランジスタ及びＮチャネルトランジスタに対する入力
信号をそれぞれ分離し、異相にすることによって最終出
方段における貫通電流を低減する。
以下、この発明の一実施例を図について説明する。まず
、最終出力段に対する入力信号の発生回路について説明
する。第１図において、入力信号Ａが５Ｌ′からゞＨａ
に反転した時、Ｐチャネルトランジスタ（４）はＯＦＦ
状態となり、Ｎチャネルトランジスタ（５）がＯＮ状態
となるＮチャネルトランジスタ（６）は、ゲートが電源
に接続されている為、常にＯＮ状態である。従ってＮチ
ャネルトランジスタ（５） 、 （６）が共にＯＮ状態
であり、容量（７）に充電されていた電荷が放電する為
、信号ＢはゞＬ傘となる。
、最終出力段に対する入力信号の発生回路について説明
する。第１図において、入力信号Ａが５Ｌ′からゞＨａ
に反転した時、Ｐチャネルトランジスタ（４）はＯＦＦ
状態となり、Ｎチャネルトランジスタ（５）がＯＮ状態
となるＮチャネルトランジスタ（６）は、ゲートが電源
に接続されている為、常にＯＮ状態である。従ってＮチ
ャネルトランジスタ（５） 、 （６）が共にＯＮ状態
であり、容量（７）に充電されていた電荷が放電する為
、信号ＢはゞＬ傘となる。
この時、Ｎチャネルトランジスタ（５）、（６）間に接
続された容量（７）によりその放電時間が制御され、信
号Ｂは第２図のように徐々に放電してｔＬなとなる。
続された容量（７）によりその放電時間が制御され、信
号Ｂは第２図のように徐々に放電してｔＬなとなる。
次に、入力信号Ａが１Ｈ′から１Ｌ′になるとき、Ｎチ
ャネルトランジスタ（５）はＯＦＦ状態となる。しかし
、Ｐチャネルトランジスタ（４）がＯＮとなる為に信号
Ｂは充電されてゞＨ′となる。この時、Ｎチャネルトラ
ンジスタ（６）が無ければ充電時間も容量（７）の影響
を受けて徐々に充電されるが、Ｎチャネルトランジスタ
（６）の付加により容量（７）はＮチャネルトランジス
タ（６）を介して充電される為徐々に充電されるが、信
号Ｂはすみやかに充電することができる。従って、Ｎチ
ャネルトランジスタ（６）を図のように付加することに
より、この前段回路Ｉの出力信号Ｂの充電時間を速く、
放電時間を遅くすることができる。又、同様の現象を利
用して前段回路ｌでは、出力信号Ｃの充電時間を遅く、
放電時間を速くすることができる。以上のような前段回
路信号を最終出力段回路に入力すると、入力信号がゞＨ
＃からｔＬ＃になる場合信号Ｂは速く立ち上がる為、Ｐ
チャネルトランジスタ（２）は速（ＯＦＦするが、信号
Ｃは徐々に立ち上がる為Ｎチャネルトランジスタ（３）
は遅れてＯＮする。したがって、信号ＢによりＰチャネ
ルトランジスタ（２）がＯＦＦ した後で信号Ｃにより
Ｎチャネルトランジスタ（３）がＯＮするので最終出力
段回路における貫通電流は無くなる。
ャネルトランジスタ（５）はＯＦＦ状態となる。しかし
、Ｐチャネルトランジスタ（４）がＯＮとなる為に信号
Ｂは充電されてゞＨ′となる。この時、Ｎチャネルトラ
ンジスタ（６）が無ければ充電時間も容量（７）の影響
を受けて徐々に充電されるが、Ｎチャネルトランジスタ
（６）の付加により容量（７）はＮチャネルトランジス
タ（６）を介して充電される為徐々に充電されるが、信
号Ｂはすみやかに充電することができる。従って、Ｎチ
ャネルトランジスタ（６）を図のように付加することに
より、この前段回路Ｉの出力信号Ｂの充電時間を速く、
放電時間を遅くすることができる。又、同様の現象を利
用して前段回路ｌでは、出力信号Ｃの充電時間を遅く、
放電時間を速くすることができる。以上のような前段回
路信号を最終出力段回路に入力すると、入力信号がゞＨ
＃からｔＬ＃になる場合信号Ｂは速く立ち上がる為、Ｐ
チャネルトランジスタ（２）は速（ＯＦＦするが、信号
Ｃは徐々に立ち上がる為Ｎチャネルトランジスタ（３）
は遅れてＯＮする。したがって、信号ＢによりＰチャネ
ルトランジスタ（２）がＯＦＦ した後で信号Ｃにより
Ｎチャネルトランジスタ（３）がＯＮするので最終出力
段回路における貫通電流は無くなる。
信号Ａが＄Ｌ＃からゞＨ４になる場合についても、信号
ＣによりＮチャネルトランジスタ（３）がＯＦＦ Ｌ。
ＣによりＮチャネルトランジスタ（３）がＯＦＦ Ｌ。
た後で、信号ＢによりＰチャネルトランジスタ（２）が
ＯＮするので貫通電流は無くなる。
ＯＮするので貫通電流は無くなる。
以上のようにこの発明によれば、最終出力段回路に対す
る入力信号を分離し、それぞれの信号の立ち上がり、立
ち下がりの速度を変えることにより、最終出力段におけ
る貫通電流を無くすことができ、ノイズ発生の少ない半
導体集積回路装置が得られる効果がある。
る入力信号を分離し、それぞれの信号の立ち上がり、立
ち下がりの速度を変えることにより、最終出力段におけ
る貫通電流を無くすことができ、ノイズ発生の少ない半
導体集積回路装置が得られる効果がある。
第１図はこの発明の一実施例による半導体集積回路の出
力回路を示す回路図、第２図は第１図の各信号のタイミ
ング波形図、第３図は従来の半導体集積回路の出力回路
を示す回路図、第４図は最終出力段回路における入出力
特性を示す説明図である。 図において、（１）は電源、（２） 、 （４） 、
（８） 、αｑはＰチャネルトランジスタ、（３）、（
５）、 （６） 、 （９）はＮチャネルトランジスタ
、（７）、（ロ）は容量を示す。 なお、図中、同一符号は同一、又は相当部分を示す。
力回路を示す回路図、第２図は第１図の各信号のタイミ
ング波形図、第３図は従来の半導体集積回路の出力回路
を示す回路図、第４図は最終出力段回路における入出力
特性を示す説明図である。 図において、（１）は電源、（２） 、 （４） 、
（８） 、αｑはＰチャネルトランジスタ、（３）、（
５）、 （６） 、 （９）はＮチャネルトランジスタ
、（７）、（ロ）は容量を示す。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 第１のＰチャネルトランジスタと第１のＮチャネルトラ
ンジスタを直列に接続した最終出力段を有する半導体集
積回路の出力回路において、前記第１のＰチャネルトラ
ンジスタのゲートには、第２のＰチャネルトランジスタ
のドレインと第２のＮチャネルトランジスタのドレイン
の間に直列に第３のＮチャネルトランジスタのドレイン
とソースをそれぞれ接続し、付加した第３のＮチャネル
トランジスタのゲートは電源に接続し、第２のＮチャネ
ルトランジスタのドレインと接続されているソースには
容量を付加し、第２のＰチャネルトランジスタのドレイ
ンを出力として第１のＰチャネルトランジスタのゲート
に接続し、さらに第３のＰチャネルトランジスタのドレ
インと第４のＮチャネルトランジスタのドレインの間に
直列に第４のＰチャネルトランジスタのソースとドレイ
ンをそれぞれ接続し、付加した第４のＰチャネルトラン
ジスタのゲートは接地し、第３のＰチャネルトランジス
タのドレインと接続されているソースには容量を付加し
、第４のＮチャネルトランジスタのドレインを出力とし
て第１のＮチャネルトランジスタのゲートに接続し、第
２、第３のＰチャネルトランジスタ及び第２、第４のＮ
チャネルトランジスタのそれぞれのゲートを接続し入力
端としたことを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1167811A JPH0332113A (ja) | 1989-06-28 | 1989-06-28 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1167811A JPH0332113A (ja) | 1989-06-28 | 1989-06-28 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0332113A true JPH0332113A (ja) | 1991-02-12 |
Family
ID=15856546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1167811A Pending JPH0332113A (ja) | 1989-06-28 | 1989-06-28 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0332113A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0587999A1 (en) * | 1992-09-16 | 1994-03-23 | International Business Machines Corporation | Transition-controlled off-chip driver |
| US6530367B2 (en) | 2001-02-19 | 2003-03-11 | Honda Giken Kogyo Kabushiki Kaisha | Engine air-oil separator |
| US6635095B2 (en) | 2001-03-13 | 2003-10-21 | Mitsubishi Heavy Industries, Ltd. | Oil separator |
| US8034142B2 (en) | 2006-03-24 | 2011-10-11 | Nissan Motor Co., Ltd. | Gas/liquid separator |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58103230A (ja) * | 1981-12-16 | 1983-06-20 | Hitachi Ltd | スイツチング回路 |
| JPS619015A (ja) * | 1984-06-25 | 1986-01-16 | Fujitsu Ltd | 相補形ゲ−ト回路 |
| JPS61248614A (ja) * | 1985-04-26 | 1986-11-05 | Hitachi Ltd | パルス遅延回路 |
| JPS6342091A (ja) * | 1986-08-05 | 1988-02-23 | Mitsubishi Electric Corp | パルス発生回路 |
-
1989
- 1989-06-28 JP JP1167811A patent/JPH0332113A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58103230A (ja) * | 1981-12-16 | 1983-06-20 | Hitachi Ltd | スイツチング回路 |
| JPS619015A (ja) * | 1984-06-25 | 1986-01-16 | Fujitsu Ltd | 相補形ゲ−ト回路 |
| JPS61248614A (ja) * | 1985-04-26 | 1986-11-05 | Hitachi Ltd | パルス遅延回路 |
| JPS6342091A (ja) * | 1986-08-05 | 1988-02-23 | Mitsubishi Electric Corp | パルス発生回路 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0587999A1 (en) * | 1992-09-16 | 1994-03-23 | International Business Machines Corporation | Transition-controlled off-chip driver |
| US5430387A (en) * | 1992-09-16 | 1995-07-04 | International Business Machines Corporation | Transition-controlled off-chip driver |
| US6530367B2 (en) | 2001-02-19 | 2003-03-11 | Honda Giken Kogyo Kabushiki Kaisha | Engine air-oil separator |
| US6635095B2 (en) | 2001-03-13 | 2003-10-21 | Mitsubishi Heavy Industries, Ltd. | Oil separator |
| US8034142B2 (en) | 2006-03-24 | 2011-10-11 | Nissan Motor Co., Ltd. | Gas/liquid separator |
| JP5636160B2 (ja) * | 2006-03-24 | 2014-12-03 | 日産自動車株式会社 | 気液分離装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5633600A (en) | Output buffer circuit having a minimized output voltage propagation | |
| JPH0282713A (ja) | スイッチング補助回路 | |
| JPH0158896B2 (ja) | ||
| US5471150A (en) | Buffer with high and low speed input buffers | |
| JP2671787B2 (ja) | 出力バッファ回路 | |
| JP3248103B2 (ja) | Ｍｏｓトランジスタ出力回路 | |
| JP2915625B2 (ja) | データ出力回路 | |
| JPH0738410A (ja) | 出力バッファ回路 | |
| JPH04150224A (ja) | 集積回路 | |
| US6825699B2 (en) | Charge pump circuit, passive buffer that employs the charge pump circuit, and pass gate that employs the charge pump circuit | |
| JP3570596B2 (ja) | 出力バッファ回路 | |
| JPH02119427A (ja) | 出力バッファ回路 | |
| JP3151329B2 (ja) | データ出力回路 | |
| JPH0332113A (ja) | 半導体集積回路装置 | |
| JP2690624B2 (ja) | バッファ回路 | |
| JP2001068991A (ja) | レベルシフト回路 | |
| JPH024010A (ja) | 出力回路 | |
| JPH0139244B2 (ja) | ||
| JP2647587B2 (ja) | 半導体回路 | |
| JPS5842558B2 (ja) | アドレス バッファ回路 | |
| JPH03179814A (ja) | レベルシフト回路 | |
| JP2765330B2 (ja) | 出力回路 | |
| JPS61199330A (ja) | 半導体集積回路装置 | |
| JPH1117517A (ja) | Ｃｍｏｓ−ｉｃ出力回路 | |
| JPS62142417A (ja) | 論理回路 |