JPH03104148A - Package for semiconductor integrated circuit - Google Patents
Package for semiconductor integrated circuitInfo
- Publication number
- JPH03104148A JPH03104148A JP1241349A JP24134989A JPH03104148A JP H03104148 A JPH03104148 A JP H03104148A JP 1241349 A JP1241349 A JP 1241349A JP 24134989 A JP24134989 A JP 24134989A JP H03104148 A JPH03104148 A JP H03104148A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- lead
- semiconductor integrated
- integrated circuit
- external lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、半導体集積回路用パッケージの構造に関し
、特にその外部リードの形状に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to the structure of a semiconductor integrated circuit package, and particularly to the shape of its external leads.
［従来の技術コ
第４図は、従来の半導体集積回路用パッケージの外観を
示す斜視図である。図においては、半導体チップを封止
した封＋｝−樹脂体２と、この封止樹脂体２から外部に
延びる複数の外部リード１が示されている。第５図には
、第４図の中の切断線Ａ−Ａに沿った方向からの外部リ
ード１の断面構造が示されている。外部リード１は導電
性の金属材料４からなる。そして、この金属材料４の表
面に半田めっき部３が形威されている。[Conventional Technology] FIG. 4 is a perspective view showing the appearance of a conventional semiconductor integrated circuit package. In the figure, a sealing resin body 2 that seals a semiconductor chip and a plurality of external leads 1 extending outside from this sealing resin body 2 are shown. FIG. 5 shows a cross-sectional structure of the external lead 1 taken along the cutting line AA in FIG. 4. The external lead 1 is made of a conductive metal material 4. A solder plating portion 3 is formed on the surface of this metal material 4.
次に、この半導体集積回路用パッケージの製造工程を簡
単に説明する。まず、半導体集積回路チップをリードフ
レームのチップ載置部に接着し、さらにこの半導体集積
回路チップ表面に設けられた電極とリードフレーム側に
設けられた内部リードとを金属細線で接続する。その後
、リードフレームと半導体チップとを封止用樹脂で樹脂
成形する。この後、封止樹脂体２から外部に延びたリー
ドフレーム表面に半田めっきを施す。この半田めっきは
実装基板への半田付けを容易にするために行なわれる。Next, the manufacturing process of this semiconductor integrated circuit package will be briefly explained. First, a semiconductor integrated circuit chip is adhered to a chip mounting portion of a lead frame, and electrodes provided on the surface of this semiconductor integrated circuit chip and internal leads provided on the lead frame side are connected using thin metal wires. Thereafter, the lead frame and the semiconductor chip are resin-molded using a sealing resin. Thereafter, the surface of the lead frame extending outward from the sealing resin body 2 is plated with solder. This solder plating is performed to facilitate soldering to a mounting board.
この後、リードフレームを所定の形状に切断加工するこ
とにより外部リード１が第５図に示すような形状に成形
される。Thereafter, the external lead 1 is formed into the shape shown in FIG. 5 by cutting the lead frame into a predetermined shape.
上記のような工程において、外部リード１の切断加工は
、その表面に半田めっき３が形成された後行なわれる。In the above steps, the external lead 1 is cut after the solder plating 3 is formed on its surface.
したがって、切断加工により形成される外部リード１の
端面１ａには半田めっき部３が形成されない。しかし、
外部リード１の切断加工は第５図中の矢印Ｘ方向からプ
レス加工などによって行なわれるため、この切断方向Ｘ
に沿って半田めっき部３のダレ３ａと金属材料４の端面
のダレが生じている。Therefore, no solder plating portion 3 is formed on the end surface 1a of the external lead 1 formed by cutting. but,
Since the cutting of the external lead 1 is carried out by pressing or the like from the direction of the arrow X in FIG.
A sag 3a of the solder plating portion 3 and a sag of the end face of the metal material 4 occur along the line.
上記のような工程によって製造された半導体集積回路用
パッケージは実装基板表面上に半田付けして固定される
。第６図は、半田付けされた外部リード１の断面拡大図
である。半導体集積回路用パッケージの外部リード１は
実装基板表面上のランド部６に対して半田付けして固定
される。The semiconductor integrated circuit package manufactured by the above process is soldered and fixed onto the surface of the mounting board. FIG. 6 is an enlarged sectional view of the soldered external lead 1. External leads 1 of a semiconductor integrated circuit package are fixed by soldering to land portions 6 on the surface of a mounting board.
［発明が解決しようとする課題］
ところが、従来の外部リード１の構造では、第６図に示
されるように、外部リード１の端面１ａにおいて、半田
５のフィレット部９が十分な厚さに形成できないという
問題があった。これは、外部リード１の端面１ａが半田
めっき部３を有していないことによる。そして、十分な
フィレット部９を形成できない半田５では、外部リード
１と実装基板との間の半田付け強度が弱いという問題が
生じた。[Problems to be Solved by the Invention] However, in the structure of the conventional external lead 1, as shown in FIG. The problem was that I couldn't do it. This is because the end surface 1a of the external lead 1 does not have the solder plated portion 3. In addition, when the solder 5 cannot form a sufficient fillet portion 9, a problem arises in that the soldering strength between the external lead 1 and the mounting board is weak.
この発明は、上記のような問題点を解消するためになさ
れたもので、実装基板に対して外部リードが十分な強度
を持って半田付け固定され得る半導体集積回路用パッケ
ージを提供することを目的とする。This invention was made to solve the above-mentioned problems, and an object thereof is to provide a semiconductor integrated circuit package in which external leads can be soldered and fixed to a mounting board with sufficient strength. shall be.
［課題を解決するための手段］
この発明は、半導体チップをリードフレームの載置部に
載置し、樹脂封止して形成され、この封止樹脂体から外
部に延びた外部リードを実装基板表面に半田付けして固
定される半導体集積回路用パッケージであって、外部リ
ードは実装基板と半田付けされる側の表面に段差部を設
けることによりその肉厚が薄く形成された先端部を有す
ることを特徴としている。[Means for Solving the Problems] The present invention is formed by placing a semiconductor chip on a mounting portion of a lead frame and sealing it with resin, and connecting external leads extending outside from this sealing resin body to a mounting board. A package for a semiconductor integrated circuit that is fixed by soldering to the surface, the external lead having a tip portion whose wall thickness is thinned by providing a stepped portion on the surface on the side to be soldered to the mounting board. It is characterized by
［作用］
半導体集積回路用パッケージの外部リードの先端部に、
特に実装基板と半田付けされる側の表面に段差部を形成
することにより、半田付けされる表面積を増大させ、半
田のフィレット部が形成されにくい外部リードフレーム
の端面領域を狭くすることにより、十分なフィレット部
の形成を可能とし、外部リードの半ｌｌ付け強度を向上
する。[Function] At the tip of the external lead of the semiconductor integrated circuit package,
In particular, by forming a step on the surface that is soldered to the mounting board, the soldering surface area is increased, and the end surface area of the external lead frame where solder fillets are difficult to form is narrowed. This makes it possible to form a fillet portion, and improves the strength of half-fitting the external lead.
［実施例コ
以下、この発明の一実施例を図を用いて説明する。第１
図は、本発明の半導体集積回路用パッケージの外観斜視
図である。第２図は、第１図中の切断線Ｂ−Ｂに沿った
方向からの外部リード１の断面構造図である。両図を参
照して、外部リード１は導電性を有する金属材料４とそ
の表面に形或された半田めっき部３とを有している。外
部りード１の先端部は肉厚の薄い薄肉部１ｂが形成され
ている。薄肉部１ｂは外部リード１の実装基板表面と固
定される側の表面に段差部を形成することにより薄肉化
を図っている。そして、この段差部分には半田めっき３
が施されている。また、外部リード１の端面部１ａは半
田めっき部３が形或されていない。なお、外部リード１
の端面部１ａの実装基板側に位置する端部には外部リー
ド１の切断加工によって生じる金属材料４のダレ部およ
び半田めっき部３のグレ部３ａが形成されている。[Example 1] An example of the present invention will be described below with reference to the drawings. 1st
The figure is an external perspective view of a package for a semiconductor integrated circuit according to the present invention. FIG. 2 is a cross-sectional structural diagram of the external lead 1 taken along the cutting line BB in FIG. 1. Referring to both figures, an external lead 1 has a conductive metal material 4 and a solder plated portion 3 formed on the surface thereof. A thin wall portion 1b is formed at the tip of the outer lead 1. The thin portion 1b is made thinner by forming a stepped portion on the surface of the external lead 1 on the side to be fixed to the mounting board surface. Then, solder plating 3 is applied to this step part.
is applied. Furthermore, the solder plating portion 3 is not formed on the end surface portion 1a of the external lead 1. In addition, external lead 1
A sagging portion of the metal material 4 and a gray portion 3a of the solder plating portion 3, which are generated by cutting the external lead 1, are formed at the end portion of the end surface portion 1a located on the mounting board side.
次に、半導体集積回路用パッケージの製造工程について
説明する。リードフレームの載置面上に半導体チップを
載置し、プラスチックなどの樹脂材によって半導体チッ
プを樹脂封止する。その後、封止樹脂材から外部に延び
たリードフレーム表面に半田めっきを施す。そして、リ
ードフレームにおいて外部リードの切断位置を含む適当
な範囲をスタンビング法などを用いて肉厚が薄くなるよ
うに加工する。そして、その後プレス加工などによりリ
ードフレームを切断し、所定の形状の外部リードを形成
する。このような工程により第１図に示す半導体集積回
路用パッケージが完成する。Next, the manufacturing process of a semiconductor integrated circuit package will be explained. A semiconductor chip is placed on the mounting surface of a lead frame, and the semiconductor chip is resin-sealed with a resin material such as plastic. Thereafter, solder plating is applied to the surface of the lead frame extending outward from the sealing resin material. Then, a suitable area of the lead frame including the cutting position of the external lead is processed using a stamping method or the like so that the wall thickness is reduced. Then, the lead frame is cut by pressing or the like to form external leads having a predetermined shape. Through these steps, the semiconductor integrated circuit package shown in FIG. 1 is completed.
第３図には、半導体集積回路用パッケージを回路基板上
に実装した状態での外部リードの断面構造が示されてい
る。外部リード１の薄肉部１ｂの下面側ではその表面段
差によって半田５が十分な厚さに接着されている。そし
て、回路基板上のランド部６と外部リード１の断面１ａ
との間には十分な肉厚を有する半田５のフィレット部９
が形或される。このような構造により、外部リード１と
一実装基板との間の半田付けの固定強度が増加する。FIG. 3 shows a cross-sectional structure of an external lead when a semiconductor integrated circuit package is mounted on a circuit board. On the lower surface side of the thin portion 1b of the external lead 1, the solder 5 is bonded to a sufficient thickness due to the surface step. Then, the land portion 6 on the circuit board and the cross section 1a of the external lead 1
Fillet portion 9 of solder 5 having sufficient wall thickness between
is formed. Such a structure increases the strength of soldering between the external lead 1 and one mounting board.
なお、上記実施例では、外部リードの先端部を薄く加工
する工程は、金属材料部４表面を半田めっきした後、外
部リードの切断工程前に実施する例について説明したが
、予め、半田めっきが施される前のリードフレームの状
態で外部リードの切断部近傍をスタンビング法やエッチ
ング法などを用いて薄肉形状に形戊した後、半田めっき
を施し、切断加工を行なっても構わない。In the above embodiment, the process of thinning the tip of the external lead is performed after the surface of the metal material part 4 is solder-plated and before the process of cutting the external lead. It is also possible to form the vicinity of the cut portion of the external lead into a thin shape using a stamping method, an etching method, etc. in the state of the lead frame before being soldered, and then perform solder plating and cutting.
なお、この発明が適用される半導体集積回路用パッケー
ジの形状としては第１図に示す構造のものに限定される
ものではなく、たとえば回路基板と外部リードとが面接
触によって半田付け固定されるタイプの半導体集積回路
用パッケージに適用することができる。Note that the shape of the semiconductor integrated circuit package to which this invention is applied is not limited to the structure shown in FIG. 1; for example, a type in which the circuit board and external leads are fixed by soldering through surface contact It can be applied to semiconductor integrated circuit packages.
［発明の効果］
以上のように、この発明によれば半導体集積回路用パッ
ケージの外部リードの先端部を回路基板との半田付け面
側から薄肉部となるように形或したので、回路基板への
半田部分のフィレット部分を十分に確保することにより
半田強度を増大することができる。[Effects of the Invention] As described above, according to the present invention, the tips of the external leads of the semiconductor integrated circuit package are shaped so that they become thinner from the side to be soldered to the circuit board. The solder strength can be increased by ensuring a sufficient fillet portion of the solder portion.
第１図は、本発明による半導体集積同路用パッケージの
外観斜視図である。第２図は、第１図中の切断線Ｂ−Ｂ
に沿った方向からの外部リードの断面構造図である。第
３図は、回路基板上に半田同定された半導体集積回路用
パッケージの外部リードの断面構造図である。
第４図は、従来の半導体集積回路用パッケージの外観斜
視図である。第５図は、第４図中の切断線Ａ−Ａに沿っ
た方向からの外部リードの断面構造図である。第６図は
、トリ路基板表面上に半田付け固定された半導体集積回
路用パッケージの外部リードの断面構造図である。
図において、１は外部リード、１ａは外部リードの端面
部、１ｂは外部リードの薄肉部、３は半田めっき部、４
は金属材料部、５は半田、９は半田のフィレット部を示
している。
なお、図中同一符号は同一または相当部分を示す。FIG. 1 is an external perspective view of a semiconductor integrated circuit package according to the present invention. Figure 2 shows the section line B-B in Figure 1.
FIG. 3 is a cross-sectional structure diagram of the external lead taken from the direction along the FIG. FIG. 3 is a cross-sectional structural diagram of an external lead of a semiconductor integrated circuit package soldered on a circuit board. FIG. 4 is an external perspective view of a conventional semiconductor integrated circuit package. FIG. 5 is a cross-sectional structural view of the external lead taken along the cutting line AA in FIG. 4. FIG. 6 is a cross-sectional structural diagram of an external lead of a semiconductor integrated circuit package soldered and fixed onto the surface of a tri-layer board. In the figure, 1 is an external lead, 1a is an end face of the external lead, 1b is a thin part of the external lead, 3 is a solder plated part, and 4 is a solder plated part.
5 indicates a metal material portion, 5 indicates solder, and 9 indicates a fillet portion of the solder. Note that the same reference numerals in the figures indicate the same or corresponding parts.
Claims (1)
封止して形成され、この封止樹脂体から外部に延びた外
部リードを実装基板表面に半田付けして固定される半導
体集積回路用パッケージにおいて、 前記外部リードは、前記実装基板と半田付けされる側の
表面に段差部を設けることによりその肉厚が薄く形成さ
れた先端部を有していることを特徴とする、半導体集積
回路用パッケージ。[Scope of Claims] A semiconductor chip is formed by placing a semiconductor chip on a mounting portion of a lead frame and sealing it with resin, and external leads extending outward from this sealing resin body are fixed by soldering to the surface of a mounting board. In the semiconductor integrated circuit package according to the present invention, the external lead has a tip portion formed with a thin wall thickness by providing a stepped portion on the surface on the side to be soldered to the mounting board. A package for semiconductor integrated circuits.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1241349A JPH03104148A (en) | 1989-09-18 | 1989-09-18 | Package for semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1241349A JPH03104148A (en) | 1989-09-18 | 1989-09-18 | Package for semiconductor integrated circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03104148A true JPH03104148A (en) | 1991-05-01 |
Family
ID=17072978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1241349A Pending JPH03104148A (en) | 1989-09-18 | 1989-09-18 | Package for semiconductor integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03104148A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04134852A (en) * | 1990-09-27 | 1992-05-08 | Dainippon Printing Co Ltd | Lead frame |
| JPH04171854A (en) * | 1990-11-05 | 1992-06-19 | Nec Kyushu Ltd | Lead frame for semiconductor device |
| US5291375A (en) * | 1991-09-30 | 1994-03-01 | Kabushiki Kaisha Toshiba | Printed circuit board and electric device configured to facilitate bonding |
| US5406119A (en) * | 1991-03-28 | 1995-04-11 | Nec Corporation | Lead frame |
| WO2021111845A1 (en) * | 2019-12-03 | 2021-06-10 | ソニーグループ株式会社 | Electronic component and method for manufacturing electronic component |
| WO2025243406A1 (en) * | 2024-05-21 | 2025-11-27 | Ａｓｔｅｍｏ株式会社 | Power conversion device |
-
1989
- 1989-09-18 JP JP1241349A patent/JPH03104148A/en active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04134852A (en) * | 1990-09-27 | 1992-05-08 | Dainippon Printing Co Ltd | Lead frame |
| JPH04171854A (en) * | 1990-11-05 | 1992-06-19 | Nec Kyushu Ltd | Lead frame for semiconductor device |
| US5406119A (en) * | 1991-03-28 | 1995-04-11 | Nec Corporation | Lead frame |
| US5291375A (en) * | 1991-09-30 | 1994-03-01 | Kabushiki Kaisha Toshiba | Printed circuit board and electric device configured to facilitate bonding |
| WO2021111845A1 (en) * | 2019-12-03 | 2021-06-10 | ソニーグループ株式会社 | Electronic component and method for manufacturing electronic component |
| WO2025243406A1 (en) * | 2024-05-21 | 2025-11-27 | Ａｓｔｅｍｏ株式会社 | Power conversion device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3547704B2 (en) | Lead frame and semiconductor device | |
| JP2002222906A (en) | Semiconductor device manufacturing method and semiconductor device | |
| JP2000188353A (en) | Ball grid array type semiconductor device and manufacturing method thereof | |
| CN100514614C (en) | Surface mount electronic component and process for manufacturing the same | |
| JPH11260983A (en) | Lead frame manufacturing method | |
| WO2006109566A1 (en) | Semiconductor device | |
| JPH03104148A (en) | Package for semiconductor integrated circuit | |
| JP2569400B2 (en) | Method for manufacturing resin-encapsulated semiconductor device | |
| JPH04120765A (en) | Semiconductor device and manufacture thereof | |
| JPH0730042A (en) | Lead frame for semiconductor device, semiconductor device using the same and manufacturing method thereof | |
| JPH02302068A (en) | Transfer mold type hybrid integrated circuit | |
| JPS62198143A (en) | Lead frame | |
| JPH04162466A (en) | Lead frame for semiconductor device | |
| JPH09223767A (en) | Lead frame | |
| JP3153185B2 (en) | Semiconductor device | |
| JPS6212101A (en) | Terminal hoop for resin sealed electronic component | |
| JPH1012802A (en) | Lead frame and semiconductor device using the same | |
| JPH033354A (en) | Semiconductor device | |
| JPS622560A (en) | Resin-sealed type semiconductor device | |
| JPH01216563A (en) | Manufacture of lead frame | |
| JP2946775B2 (en) | Resin sealing mold | |
| JPH04170056A (en) | Semiconductor device | |
| JPS5816555A (en) | Lead frame | |
| KR200331874Y1 (en) | Multi-pin Package of Semiconductor | |
| JPH0766231A (en) | Method for manufacturing surface mount semiconductor device |