JP6444745B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP6444745B2
JP6444745B2 JP2015010050A JP2015010050A JP6444745B2 JP 6444745 B2 JP6444745 B2 JP 6444745B2 JP 2015010050 A JP2015010050 A JP 2015010050A JP 2015010050 A JP2015010050 A JP 2015010050A JP 6444745 B2 JP6444745 B2 JP 6444745B2
Authority
JP
Japan
Prior art keywords
semiconductor device
oxide semiconductor
region
gate electrode
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015010050A
Other languages
English (en)
Other versions
JP2016134578A (ja
Inventor
健介 太田
健介 太田
寿史 入沢
寿史 入沢
真澄 齋藤
真澄 齋藤
究 佐久間
究 佐久間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2015010050A priority Critical patent/JP6444745B2/ja
Priority to US15/002,002 priority patent/US9614103B2/en
Publication of JP2016134578A publication Critical patent/JP2016134578A/ja
Application granted granted Critical
Publication of JP6444745B2 publication Critical patent/JP6444745B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756—Amorphous oxide semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/60—Wet etching
    • H10P50/64—Wet etching of semiconductor materials
    • H10P50/642—Chemical etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/60—Wet etching
    • H10P50/66—Wet etching of conductive or resistive materials
    • H10P50/663—Wet etching of conductive or resistive materials by chemical means only
    • H10P50/667—Wet etching of conductive or resistive materials by chemical means only by liquid etching only

Landscapes

  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)

Description

本発明の実施形態は、半導体装置及びその製造方法に関する。
ＩｎＧａＺｎＯ等の酸化物半導体は、これまで主にディスプレイ向けのデバイスに適用されてきたが、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）の配線層に形成する薄膜電界効果トランジスタへの適用も期待されている。ＬＳＩ向けに形成される薄膜電界効果トランジスタは、そのサイズを小さくすることが特に要求される。
このため、従来のシリコントランジスタのように、ゲート電極に対しソース・ドレイン領域をセルフアラインに形成可能なトップゲート型構造にすることが望ましい。しかし、従来のシリコントランジスタとは異なり、不純物注入による拡散層形成や、シリサイドのような金属層の形成が酸化物半導体トランジスタでは困難である。このため、トップゲート型構造にした場合、ソース・ドレイン領域の寄生抵抗が大きいことが問題となる。
特開２０１３−１７５７１７号公報 特開２０１１−２２８６２２号公報
本発明が解決しようとする課題は、ソース・ドレイン領域の寄生抵抗が低減された半導体装置を提供することにある。
実施形態の半導体装置は、インジウム（Ｉｎ）、ガリウム（Ｇａ）及び亜鉛（Ｚｎ）を含有する酸化物半導体のチャネル領域と、前記チャネル領域を間に挟んで設けられ、少なくとも一方の領域が、前記チャネル領域よりもインジウム（Ｉｎ）濃度が高く、且つ、チタン（Ｔｉ）、タングステン（Ｗ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、アルミニウム（Ａｌ）、鉛（Ｐｂ）、スズ（Ｓｎ）の群から選ばれる少なくとも一つの金属元素を含有するソース領域及びドレイン領域と、前記チャネル領域上に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられたゲート電極と、を備える。
第１の実施形態の半導体装置の模式図。 第１の実施形態の半導体装置の製造方法を示す模式断面図。 第１の実施形態の半導体装置の製造方法を示す模式断面図。 第１の実施形態の半導体装置の製造方法を示す模式断面図。 第１の実施形態の半導体装置の製造方法を示す模式断面図。 第１の実施形態の半導体装置の製造方法を示す模式断面図。 第１の実施形態の半導体装置の製造方法を示す模式断面図。 第１の実施形態の半導体装置の製造方法を示す模式断面図。 第１の実施形態の作用・効果の説明図。 第１の実施形態の作用・効果の説明図。 第１の実施形態の作用・効果の説明図。 第１の実施形態の作用・効果の説明図。 第１の実施形態の作用・効果の説明図。 第２の実施形態の半導体装置の模式図。 第２の実施形態の半導体装置の製造方法を示す模式断面図。 第２の実施形態の半導体装置の製造方法を示す模式断面図。 第２の実施形態の半導体装置の製造方法を示す模式断面図。 第２の実施形態の半導体装置の製造方法を示す模式断面図。 第２の実施形態の半導体装置の製造方法を示す模式断面図。 第３の実施形態の半導体装置の模式図。 第３の実施形態の半導体装置の製造方法を示す模式断面図。
本明細書中、同一又は類似する部材については、同一の符号を付し、重複する説明を省略する場合がある。
また、以下の説明では、「上」、「下」、「上方」、「下方」、「上面」、「下面」は、あくまで各部品等の相対的位置関係を示し、必ずしも重力方向との関係を規定する用語ではない。
以下、図面を参照しつつ本発明の実施形態を説明する。
（第１の実施形態）
本実施形態の半導体装置は、インジウム（Ｉｎ）、ガリウム（Ｇａ）及び亜鉛（Ｚｎ）を含有する酸化物半導体のチャネル領域と、チャネル領域を間に挟んで設けられ、少なくとも一方の領域が、チャネル領域よりもインジウム（Ｉｎ）濃度が高く、且つ、チタン（Ｔｉ）、タングステン（Ｗ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、アルミニウム（Ａｌ）、鉛（Ｐｂ）、スズ（Ｓｎ）の群から選ばれる少なくとも一つの金属元素を含有するソース領域及びドレイン領域と、チャネル領域上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられたゲート電極と、を備える
図１は、本実施形態の半導体装置の模式図である。図１（ａ）は断面図、図１（ｂ）は上面図である。図１（ａ）は、図１（ｂ）のＡＡ’断面図である。
本実施形態の半導体装置１００は、酸化物半導体層１０、ゲート絶縁膜１２、ゲート電極１４、チャネル領域１０ａ、ソース領域１１ａ、ドレイン領域１１ｂ、絶縁膜２０を備える。半導体装置１００は、酸化物半導体層１０を用いた薄膜電界効果トランジスタである。
酸化物半導体層１０は、インジウム（Ｉｎ）、ガリウム（Ｇａ）及び亜鉛（Ｚｎ）を主成分として含有する。酸化物半導体層１０は、例えば、ＩｎＧａＺｎＯである。
酸化物半導体層１０は、例えば、インジウム、ガリウム、及び、亜鉛が、酸素以外の構成元素の５０原子％以上を占める。酸化物半導体層１０には、ハフニウム（Ｈｆ）、スズ（Ｓｎ）、アルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）、リチウム（Ｌｉ）、スカンジウム（Ｓｃ）、窒素（Ｎ）の群から選ばれる少なくとも一つの元素が添加元素として含有されても構わない。
酸化物半導体層１０は、半導体装置１００を低温形成する観点から非晶質であることが望ましい。酸化物半導体層１０を結晶質とすることも可能である。
酸化物半導体層１０には、チャネル領域１０ａが設けられる。チャネル領域１０ａは、インジウム、ガリウム及び亜鉛を含有する酸化物半導体である。チャネル領域１０ａは非晶質であることが望ましい。
チャネル領域１０ａは、ゲート電極１４に印加される電圧によりポテンシャルが変動することでキャリアの濃度が変化する領域である。薄膜電界効果型トランジスタ１００のオン動作時には、チャネル領域１０ａにキャリアが流れる。キャリアは、例えば、電子である。
ソース領域１１ａ及びドレイン領域１１ｂは、酸化物半導体層１０上に設けられる。ソース領域１１ａ及びドレイン領域１１ｂは、チャネル領域１０ａを間に挟んで設けられる。ソース領域１１ａ及びドレイン領域１１ａの、少なくともいずれか一方の領域が、チャネル領域１０ａよりもインジウム濃度が高く、且つ、チタン（Ｔｉ）、タングステン（Ｗ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、アルミニウム（Ａｌ）、鉛（Ｐｂ）、スズ（Ｓｎ）の群から選ばれる少なくとも一つの金属元素を含有する。本実施形態では、ソース領域１１ａ及びドレイン領域１１ｂの両方が、チャネル領域よりもインジウム（Ｉｎ）濃度が高く、且つ、チタン（Ｔｉ）、タングステン（Ｗ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、アルミニウム（Ａｌ）、鉛（Ｐｂ）、スズ（Ｓｎ）の群から選ばれる少なくとも一つの金属元素を含有する。
また、ソース領域１１ａ及びドレイン領域１１ｂの、少なくともいずれか一方の領域のインジウム濃度が、ソース領域１１ａ及びドレイン領域１１ｂ下の酸化物半導体層１０のインジウム濃度よりも高い。本実施形態では、ソース領域１１ａ及びドレイン領域１１ｂの両方のインジウム濃度が、ソース領域１１ａ及びドレイン領域１１ｂ下の酸化物半導体層１０のインジウム濃度よりも高い。
ソース領域１１ａ及びドレイン領域１１ｂは、低抵抗化の観点から金属であることが望ましい。ソース領域１１ａ及びドレイン領域１１ｂは、例えば、インジウムと上記金属元素の一つとの合金である。ソース領域１１ａ及びドレイン領域１１ｂは、例えば、多結晶の合金である。
ソース領域１１ａ及びドレイン領域１１ｂの、少なくとも一方の酸素濃度が、チャネル領域１０ａの酸素濃度よりも低いことが望ましい。また、ソース領域１１ａ及びドレイン領域１１ｂの少なくとも一方の最低酸素濃度が、チャネル領域１０ａの最低酸素濃度よりも低いことが望ましい。また、ソース領域１１ａ及びドレイン領域１１ｂの少なくとも一方の亜鉛濃度が、チャネル領域１０ａの亜鉛濃度よりも低いことが望ましい。また、ソース領域１１ａ及びドレイン領域１１ｂの少なくとも一方のガリウム濃度が、チャネル領域１０ａのガリウム濃度よりも低いことが望ましい。
また、ソース領域１１ａ及びドレイン領域１１ｂの、少なくとも一方の酸素濃度が、ソース領域１１ａ及びドレイン領域１１ｂ下の酸化物半導体層１０の酸素濃度よりも低いことが望ましい。また、ソース領域１１ａ及びドレイン領域１１ｂの、少なくとも一方の最低酸素濃度が、ソース領域１１ａ及びドレイン領域１１ｂ下の酸化物半導体層１０の最低酸素濃度よりも低いことが望ましい。また、ソース領域１１ａ及びドレイン領域１１ｂの少なくとも一方の亜鉛濃度が、ソース領域１１ａ及びドレイン領域１１ｂ下の酸化物半導体層１０の亜鉛濃度よりも低いことが望ましい。また、ソース領域１１ａ及びドレイン領域１１ｂの少なくとも一方のガリウム濃度が、ソース領域１１ａ及びドレイン領域１１ｂ下の酸化物半導体層１０のガリウム濃度よりも低いことが望ましい。
ソース領域１１ａ及びドレイン領域１１ｂのインジウム濃度、酸素濃度、亜鉛濃度、ガリウム濃度は、例えば、膜厚方向の中心における濃度である。また、チャネル領域１０ａのインジウム濃度、酸素濃度、亜鉛濃度、ガリウム濃度は、例えば、ゲート電極１４中心直下の膜厚方向の中心における濃度である。
酸化物半導体層１０、チャネル領域１０ａ、ソース領域１１ａ又はドレイン領域１１ｂの元素の含有の有無及び濃度の大小は、例えば、ＳＴＥＭ−ＥＥＬＳ（Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ−Ｅｌｅｃｔｒｏｎ Ｅｎｅｒｇｙ Ｌｏｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で測定することが可能である。
チャネル領域１０ａが設けられる酸化物半導体層１０の膜厚は、キャリアの移動度を低下させない観点から、８ｎｍ以上であることが望ましい。酸化物半導体層１０の膜厚は、例えば、８ｎｍ以上１００ｎｍ以下である。
ソース領域１１ａ及びドレイン領域１０ｃの膜厚は、寄生抵抗を低減する観点から３ｎｍ以上であることが望ましい。ソース領域１１ａ及びドレイン領域１１ｂの膜厚は、例えば、３ｎｍ以上２０ｎｍ以下である。
酸化物半導体層１０の膜厚や、ソース領域１１ａ及びドレイン領域１１ｂの膜厚は、例えば、ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）の画像上で測長することが可能である。
チャネル領域１０ａ上には、ゲート絶縁膜１２が設けられる。ゲート絶縁膜１２は、例えば、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜、酸化アルミニウム（Ａｌ２Ｏ３）膜、Ｈｆを含むｈｉｇｈ−ｋ膜、又は、それらの膜の積層膜である。
ゲート酸化膜１２上には、ゲート電極１４が設けられる。ゲート電極１４は、例えば、金属である。ゲート電極１４の材料としては、例えば、銅（Ｃｕ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、タングステン（Ｗ）等の金属、又は、これら金属の合金等が用いられる。
酸化物半導体層１０は、絶縁膜２０上に形成される。絶縁膜２０は、例えば、シリコン酸化膜である。
次に、本実施形態の半導体装置の製造方法について説明する。本実施形態の半導体装置の製造方法は、インジウム（Ｉｎ）、ガリウム（Ｇａ）及び亜鉛（Ｚｎ）を含有する酸化物半導体層を形成し、酸化物半導体層上にゲート絶縁膜を形成し、ゲート絶縁膜上にゲート電極を形成し、ゲート電極の両側の酸化物半導体層上に、チタン（Ｔｉ）、タングステン（Ｗ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、アルミニウム（Ａｌ）、鉛（Ｐｂ）、スズ（Ｓｎ）の群から選ばれる少なくとも一つの金属元素を含有する金属膜を形成し、非酸化性雰囲気で、１秒以上５分以下の時間の熱処理を行い金属膜と酸化物半導体層を反応させて反応層を形成し、ウェットエッチングにより未反応の金属膜を除去する。
図２〜図８は、本実施形態の半導体装置の製造方法を示す模式断面図である。図１（ｂ）のＡＡ’断面に相当する断面を示す。
絶縁膜２０上にインジウム、ガリウム及び亜鉛を含有する酸化物半導体層１０、例えば、ＩｎＧａＺｎＯを形成する。酸化物半導体層１０は、例えば、スパッタ法により形成する（図２）。酸化物半導体層１０の膜厚は、８ｎｍ以上であることが望ましい。
次に、マスク材３２をマスクに、酸化物半導体層１０をパターニングする（図３）。マスク材３２は、例えば、リソグラフィー法により形成されるレジストマスクである。また、酸化物半導体層１０のパターニングは、例えば、ドライエッチング又はウェットエッチングにより行うことが可能である。酸化物半導体層１０のパターニング後、マスク材３２を除去する。
次に、酸化物半導体層１０上に、ゲート絶縁膜１２及びゲート電極１４を形成する（図４）。ゲート絶縁膜１２は、例えば、ＡＬＤ（Ａｔｏｍｏｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、又はＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成される。ゲート絶縁膜１２は、例えば、シリコン酸化膜である。また、ゲート電極１４は、例えば、ＣＶＤ法、スパッタ法又は蒸着法により形成される。ゲート電極１４は、例えば、モリブデン（Ｍｏ）である。
次に、マスク材３４を形成し、ゲート絶縁膜１２及びゲート電極１４をパターニングする（図５）。マスク材３４は、例えば、リソグラフィー法により形成されるレジストマスクである。また、ゲート絶縁膜１２及びゲート電極１４のパターニングは、例えば、ドライエッチング又はウェットエッチングにより行うことが可能である。ゲート絶縁膜１２及びゲート電極１４のパターニング後、マスク材３４を除去する。
次に、ゲート電極１４の両側の酸化物半導体層１０上に、チタン（Ｔｉ）、タングステン（Ｗ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、アルミニウム（Ａｌ）、鉛（Ｐｂ）、スズ（Ｓｎ）の群から選ばれる少なくとも一つの金属元素を含有する金属膜１６を形成する（図６）。金属膜１６は、例えば、ＣＶＤ法、スパッタ法又は蒸着法により形成される。金属膜１６は、例えば、上記金属元素の金属膜、又は、上記金属元素の窒化物膜である。
金属膜１６は、例えば、チタン（Ｔｉ）である。チタンに代えて窒化チタン（ＴｉＮ）を用いることも可能である。金属膜１６の膜厚は、１ｎｍ以上１００ｎｍ以下であることが望ましく、１ｎｍ以上３０ｎｍ以下であることが、より望ましい。
次に、非酸化性雰囲気で、１秒以上５分以下の時間の熱処理を行う。この熱処理により、金属膜１６と酸化物半導体層１０を反応させる。この熱処理により、ゲート電極１４直下の酸化物半導体層１０よりもインジウム（Ｉｎ）濃度が高く、且つ、上記金属元素を含有する反応層が形成される。熱処理により形成される反応層が、ソース領域１１ａ、ドレイン領域１１ｂとなる（図７）。
熱処理は、例えば、ＲＴＡ（Ｒａｐｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）により行われる。非酸化性雰囲気は、例えば、窒素雰囲気、アルゴン雰囲気である。熱処理を酸化性雰囲気で行うと、低抵抗な反応層が形成されない恐れがある。また、金属膜１６の酸化物の形成が促進され、酸化物の除去が困難になる恐れがある。
熱処理の時間は、１秒以上５分以下の時間である。熱処理の時間は、１分以下であることが望ましい。熱処理の時間が上記範囲を逸脱すると、低抵抗な反応層の形成が阻害される恐れがある。
熱処理の温度は、１００℃以上１０００℃以下であることが望ましく、２００℃以上４００℃以下であることがより望ましい。熱処理の温度が上記範囲を逸脱すると、低抵抗な反応層の形成が阻害される恐れがある。
次に、ウェットエッチングにより未反応の金属膜１６を除去する（図８）。ウェットエッチングには、酸化物半導体層１０がエッチングされることを防ぐため、中性又はアルカリ性の溶液を用いることが望ましい。例えば、金属膜１６がチタン（Ｔｉ）の場合には、過酸化水素水（Ｈ２Ｏ２）を用いる。また、例えば、金属膜１６がアルミニウム（Ａｌ）、鉛（Ｐｂ）、スズ（Ｓｎ）の場合には、アルカリ性水溶液を用いる。
以上の製造方法により、図１に示す本実施形態の半導体装置１００が製造される。
次に、本実施形態の半導体装置及びその製造方法の作用・効果について説明する。
図９〜図１３は、本実施形態の作用・効果の説明図である。
図９は、試料のシート抵抗の測定結果である。
シリコン酸化膜上のＩｎＧａＺｎＯ膜に、チタン膜を蒸着し、熱処理を行った。熱処理の後に、未反応のチタン膜を、過酸化水素水により除去した。ＩｎＧａＺｎＯ膜の膜厚は３０ｎｍ、チタン膜の膜厚は２０ｎｍとした。熱処理は、ＲＴＡにより、窒素雰囲気で、１分行った。温度は、２００℃〜４００℃の範囲で行った。比較のため、熱処理なしの試料も準備した。
図９に示すように、熱処理なしでは、３４ｋΩ／□であったシート抵抗が、本実施形態の方法により、０．８ｋΩ／□〜１．３ｋΩ／□程度まで低減した。ＩｎＧａＺｎＯ膜と金属膜が反応し、低抵抗な反応層が形成されたと考えられる。
図１０は、本実施形態の製造方法により製造した薄膜電界効果トランジスタのドレイン電流特性を示す図である。横軸はゲート電圧、縦軸はドレイン電流である。
実施形態のトランジスタは、ゲート長（Ｌ）が５μｍ、ゲート幅（Ｗ）が１２０μｍである。ドレイン電圧は５０ｍＶで一定とした。比較のために比較形態のトランジスタを準備した。比較形態のトランジスタはソース領域及びドレイン領域の抵抗を、アルゴンプラズマ処理により低減させた。
図１１は、実施形態と比較形態のトランジスタのゲート長（Ｌ）とオン抵抗の関係を示す図である。横軸がトランジスタのゲート長、縦軸がオン抵抗である。
図１１では、オン抵抗のｙ切片の値がそれぞれのトランジスタの寄生抵抗を示す。実施形態のトランジスタが比較形態のトランジスタに比べ、一桁近く寄生抵抗が低減していることが分かる。実施形態のトランジスタでは、比較形態のトランジスタに比べ寄生抵抗が低減することにより、図１０に示すようにドレイン電流が増大したと考えられる。
図１２は、本実施形態の製造方法で製造された試料の断面写真である。図１２は、試料のＲＴＡ後のＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）像である。
ＩｎＧａＺｎＯ膜とチタン（Ｔｉ）膜との間に、膜厚が６ｎｍ程度の反応層が形成されている。反応層には、粒界が確認され、多結晶質の金属層であると考えられる。
図１３は、図１２の試料の深さ方向の元素分析結果を示す図である。元素の深さ方向の濃度プロファイルを示す。各元素の濃度プロファイルは、ＳＴＥＭ−ＥＥＬＳにより測定している。
反応層は、少なくともインジウム（Ｉｎ）とチタン（Ｔｉ）を含有している。反応層のインジウムの濃度は、反応層下のＩｎＧａＺｎＯ膜のインジウム濃度よりも高くなっている。
また、反応層の酸素濃度は、反応層下のＩｎＧａＺｎＯ膜の酸素濃度よりも低くなっている。反応層の最低酸素濃度は、反応層下のＩｎＧａＺｎＯ膜の最低酸素濃度よりも低くなっている。反応層の亜鉛濃度は、反応層下のＩｎＧａＺｎＯ膜の亜鉛濃度よりも低くなっている。反応層のガリウム濃度は、反応層下のＩｎＧａＺｎＯ膜のガリウム濃度よりも低くなっている。
反応層は、インジウムとチタンの合金であると考えられる。
本実施形態の薄膜電界効果型トランジスタ１００では、酸化物半導体層１０のソース領域１１ａ及びドレイン領域１１ｂが、インジウムと金属元素を含む低抵抗の反応層で形成されている。したがって、薄膜電界効果型トランジスタ１００の寄生抵抗が低減する。よって、オン電流の向上した薄膜電界効果型トランジスタ１００が実現できる。
また、本実施形態の薄膜電界効果型トランジスタ１００は、ゲート電極１４がチャネル領域１０ａの上側に形成されるトップゲート型構造である。このため、ソース領域１１ａ及びドレイン領域１１ｂを、ゲート電極１４に対してセルフアラインで形成することが可能である。したがって、ゲート電極１４と、ソース領域１１ａ及びドレイン領域１１ｂとの、オーバーラップ容量を小さくすることが可能となる。よって、寄生容量が低減し、薄膜電界効果型トランジスタ１００の動作速度が向上する。
また、本実施形態の薄膜電界効果型トランジスタ１００は、ソース領域１１ａ及びドレイン領域１１ｂをゲート電極１４に対してセルフアラインで形成することが可能である。このため、例えば、ソース領域１１ａ及びドレイン領域１１ｂとゲート電極１４との製造時の合わせ余裕が不要となる。したがって、本実施形態の薄膜電界効果型トランジスタ１００を適用することで、集積度の高い半導体装置が実現できる。
以上、本実施形態によれば、ソース・ドレイン領域の寄生抵抗が低減されオン電流の向上した半導体装置を提供することが可能になる。また、本実施形態によれば、寄生容量が低減され動作速度の向上した半導体装置を提供することが可能になる。更に、本実施形態によれば、集積度の高い半導体装置を提供することが可能になる。
（第２の実施形態）
本実施形態の半導体装置は、ゲート電極の両側に、ゲート側壁が設けられること以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
図１４は、本実施形態の半導体装置の模式図である。図１４（ａ）は断面図、図１４（ｂ）は上面図である。図１４（ａ）は、図１４（ｂ）のＡＡ’断面図である。
本実施形態の半導体装置２００は、ゲート電極１４の両側にゲート側壁１８が設けられる。ゲート側壁１８は絶縁膜である。ゲート側壁１８は、例えば、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜である。
次に、本実施形態の半導体装置の製造方法について説明する。図１５〜図１９は、本実施形態の半導体装置の製造方法を示す模式断面図である。図１４（ｂ）のＡＡ’断面に相当する断面を示す。
第１の実施形態同様、マスク材を形成し、ゲート絶縁膜１２及びゲート電極１４をパターニングする。ゲート絶縁膜１２及びゲート電極１４をパターニングした後、マスク材を除去する。その後、ゲート電極１４、酸化物半導体層１０上にゲート側壁膜２８を形成する（図１５）。ゲート側壁膜２８は、例えば、ＣＶＤ法により形成する。
次に、ゲート側壁膜２８をエッチングし、ゲート側壁１８を形成する（図１６）。ゲート側壁膜２８のエッチングは、例えば、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）等の異方性の高いドライエッチングにより行う。
次に、ゲート電極１４の両側の酸化物半導体層１０上に、チタン（Ｔｉ）、タングステン（Ｗ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、アルミニウム（Ａｌ）、鉛（Ｐｂ）、スズ（Ｓｎ）の群から選ばれる少なくとも一つの金属元素を含有する金属膜１６を形成する（図１７）。
次に、非酸化性雰囲気で、１秒以上５分以下の時間の熱処理を行い金属膜１６と酸化物半導体層１０を反応させる。熱処理により、ゲート電極１４直下の酸化物半導体層１０よりもインジウム濃度が高く、且つ、上記金属元素を含有する反応層が形成される。熱処理により形成される反応層が、ソース領域１１ａ、ドレイン領域１１ｂとなる（図１８）。
次に、ウェットエッチングにより未反応の金属膜１６を除去する（図１９）。
以上の製造方法により、図１４に示す本実施形態の半導体装置２００が製造される。
本実施形態の薄膜電界効果型トランジスタ２００では、ゲート側壁１８を設けることにより、ゲート電極１４とソース領域１１ａ及びドレイン領域１１ｂとが重なるオーバーラップ量が、第１の実施形態と比較して小さくなる。したがって、ゲート電極１４と、ソース領域１１ａ及びドレイン領域１１ｂとの、オーバーラップ容量を小さくすることが可能となる。よって、寄生容量が更に低減し、薄膜電界効果型トランジスタ２００の動作速度が向上する。
（第３の実施形態）
本実施形態の半導体装置は、ソース領域及びドレイン領域の少なくとも一方とチャネル領域との間に、チャネル領域よりもインジウム（Ｉｎ）濃度が低い領域を、更に備える点以外は、第２の実施形態と同様である。したがって、第２の実施形態と重複する内容については記述を省略する。
図２０は、本実施形態の半導体装置の模式図である。図２０（ａ）は断面図、図２０（ｂ）は上面図である。図２０（ａ）は、図２０（ｂ）のＡＡ’断面図である。
本実施形態の半導体装置３００は、ソース領域１１ａ及びドレイン領域１１ｂとチャネル領域１０ａとの間に、チャネル領域１０ａよりもインジウム濃度が低い低インジウム濃度領域１３ａ、１３ｂを備える。低インジウム濃度領域１３ａ、１３ｂは、低インジウム濃度領域１３ａ、１３ｂ下の酸化物半導体層１０よりもインジウム濃度が低い。
低インジウム濃度領域１３ａ、１３ｂは、ゲート側壁１８直下の酸化物半導体層１０に設けられる。ソース領域１１ａ及びドレイン領域１１ｂのいずれか一方と、チャネル領域１０ａとの間に、低インジウム濃度領域を設ける構成であっても構わない。
低インジウム濃度領域１３ａ、１３ｂは、チャネル領域１０ａ及び低インジウム濃度領域１３ａ、１３ｂ下の酸化物半導体層１０よりも、抵抗が低い。寄生抵抗を低減する観点から、低インジウム濃度領域１３ａ、１３ｂのインジウム濃度が、チャネル領域１０ａのインジウム濃度の８０％以下であることが望ましい。
低インジウム濃度領域１３ａ、１３ｂの抵抗は、ソース領域１１ａ及びドレイン領域１１ｂの抵抗よりも高い。
次に、本実施形態の半導体装置の製造方法について説明する。図２１は、本実施形態の半導体装置の製造方法を示す模式断面図である。図２０（ｂ）のＡＡ’断面に相当する断面を示す。
本実施形態の製造方法では、第２の実施形態の製造方法のゲート側壁膜２８を形成する工程の前に、アルゴン（Ａｒ）プラズマ処理を行う。このアルゴンプラズマ処理により、表面が露出している酸化物半導体層１０のインジウム濃度を低下させて抵抗を低減させる。このアルゴンプラズマ処理により、酸化物半導体層１０にチャネル領域１０ａを挟む低抵抗の低インジウム濃度領域１３ａ、１３ｂが形成される（図２１）。
なお、プラズマ処理は、必ずしも、アルゴンプラズマを用いた処理でなくとも、例えば、ヘリウムプラズマ、水素プラズマ等、その他のプラズマを用いた処理であってもかまわない。また、プラズマ処理にかえて、窒素アニールやアルゴンアニール等の非酸化性雰囲気による熱処理を行うことも可能である。
その後、第２の実施形態と同様の製造方法により、図２０に示す本実施形態の半導体装置３００が製造される。
本実施形態によれば、低インジウム濃度領域１３ａ、１３ｂを設けることにより、トランジスタのオン電流増大とショートチャネル効果抑制に関するトランジスタ設計の自由度が高くなる。したがって、特性の優れた薄膜電界効果型トランジスタ３００が実現できる。また、低インジウム濃度領域１３ｂを設けることにより、トランジスタのドレイン領域１１ｂ側の電界を緩和することができる。したがって、信頼性の向上した薄膜電界効果型トランジスタ３００が実現できる。
なお、第１乃至第３の実施形態では、酸化物半導体層１０上にソース領域１１ａ及びドレイン領域１１ｂが設けられる場合を例に説明したが、絶縁層２０上に直接ソース領域１１ａ及びドレイン領域１１ｂが設けられる構成であっても構わない。
本発明のいくつかの実施形態又は実施例を説明したが、これらの実施形態又は実施例は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 酸化物半導体層
１０ａ チャネル領域
１１ａ ソース領域
１１ｂ ドレイン領域
１２ ゲート絶縁膜
１３ａ 低インジウム濃度領域
１３ｂ 低インジウム濃度領域
１４ ゲート電極
１６ 金属膜
１８ ゲート側壁
２０ 絶縁膜
１００ 半導体装置
２００ 半導体装置
３００ 半導体装置

Claims (14)

  1. インジウム（Ｉｎ）、ガリウム（Ｇａ）及び亜鉛（Ｚｎ）を含有する酸化物半導体のチャネル領域と、
    前記チャネル領域を間に挟んで設けられ、少なくとも一方の領域が、前記チャネル領域よりもインジウム（Ｉｎ）濃度が高く、且つ、チタン（Ｔｉ）、タングステン（Ｗ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、アルミニウム（Ａｌ）、鉛（Ｐｂ）、スズ（Ｓｎ）の群から選ばれる少なくとも一つの金属元素を含有するソース領域及びドレイン領域と、
    前記チャネル領域上に設けられたゲート絶縁膜と、
    前記ゲート絶縁膜上に設けられたゲート電極と、
    を備える半導体装置。
  2. 前記ソース領域及び前記ドレイン領域の少なくとも一方の酸素濃度が、前記チャネル領域の酸素濃度よりも低い請求項１記載の半導体装置。
  3. 前記ソース領域及び前記ドレイン領域の少なくとも一方の亜鉛（Ｚｎ）濃度が、前記チャネル領域の亜鉛（Ｚｎ）濃度よりも低い請求項１又は請求項２記載の半導体装置。
  4. 前記ソース領域及び前記ドレイン領域の少なくとも一方のガリウム（Ｇａ）濃度が、前記チャネル領域のガリウム（Ｇａ）よりも低い請求項１乃至請求項３いずれか一項記載の半導体装置。
  5. 前記ソース領域及び前記ドレイン領域の少なくとも一方が、多結晶の金属である請求項１乃至請求項４いずれか一項記載の半導体装置。
  6. 前記チャネル領域が非晶質である請求項１乃至請求項５いずれか一項記載の半導体装置。
  7. 前記ゲート電極の両側に設けられたゲート側壁を、更に備える請求項１乃至請求項６いずれか一項記載の半導体装置。
  8. 前記ソース領域及び前記ドレイン領域の少なくとも一方と前記チャネル領域との間に、前記チャネル領域よりもインジウム（Ｉｎ）濃度が低い領域を、更に備える請求項１乃至請求項７いずれか一項記載の半導体装置。
  9. 前記酸化物半導体に、ハフニウム（Ｈｆ）、スズ（Ｓｎ）、アルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）、リチウム（Ｌｉ）、スカンジウム（Ｓｃ）、窒素（Ｎ）の群から選ばれる少なくとも一つの元素が含有される請求項１乃至請求項８いずれか一項記載の半導体装置。
  10. インジウム（Ｉｎ）、ガリウム（Ｇａ）及び亜鉛（Ｚｎ）を含有する酸化物半導体層を形成し、
    前記酸化物半導体層上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上にゲート電極を形成し、
    前記ゲート電極の両側の前記酸化物半導体層上に、チタン（Ｔｉ）、タングステン（Ｗ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、アルミニウム（Ａｌ）、鉛（Ｐｂ）、スズ（Ｓｎ）の群から選ばれる少なくとも一つの金属元素を含有する金属膜を形成し、
    非酸化性雰囲気で、１秒以上５分以下の時間の熱処理を行い前記金属膜と前記酸化物半導体層を反応させて、前記ゲート電極直下の前記酸化物半導体層よりもインジウム（Ｉｎ）濃度が高く、且つ前記金属元素を含有する反応層を形成し、
    ウェットエッチングにより未反応の前記金属膜を除去する半導体装置の製造方法。
  11. 前記金属膜の形成の前に、前記ゲート電極の両側にゲート側壁を形成する請求項１０記載の製造方法。
  12. 前記熱処理の温度が２００℃以上４００℃以下である請求項１０又は請求項１１いずれか一項記載の半導体装置の製造方法。
  13. 前記ゲート電極の形成後、前記金属膜の形成の前に、プラズマ処理又は熱処理により前記ゲート電極の両側の前記酸化物半導体層のＩｎ濃度を低下させる請求項１０乃至請求項１２いずれか一項記載の半導体装置の製造方法。
  14. インジウム（Ｉｎ）、ガリウム（Ｇａ）及び亜鉛（Ｚｎ）を含有する酸化物半導体層を形成し、
    前記酸化物半導体層上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上にゲート電極を形成し、
    前記ゲート電極の両側の前記酸化物半導体層上に、チタン（Ｔｉ）、タングステン（Ｗ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、アルミニウム（Ａｌ）、鉛（Ｐｂ）、スズ（Ｓｎ）の群から選ばれる少なくとも一つの金属元素を含有する金属膜を形成し、
    非酸化性雰囲気で、１秒以上５分以下の時間の熱処理を行い前記金属膜と前記酸化物半導体層を反応させて反応層を形成し、
    ウェットエッチングにより未反応の前記金属膜を除去し、
    前記ゲート電極の形成後、前記金属膜の形成の前に、プラズマ処理又は熱処理により前記ゲート電極の両側の前記酸化物半導体層のＩｎ濃度を低下させる半導体装置の製造方法。
JP2015010050A 2015-01-22 2015-01-22 半導体装置及びその製造方法 Active JP6444745B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015010050A JP6444745B2 (ja) 2015-01-22 2015-01-22 半導体装置及びその製造方法
US15/002,002 US9614103B2 (en) 2015-01-22 2016-01-20 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015010050A JP6444745B2 (ja) 2015-01-22 2015-01-22 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2016134578A JP2016134578A (ja) 2016-07-25
JP6444745B2 true JP6444745B2 (ja) 2018-12-26

Family

ID=56434204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015010050A Active JP6444745B2 (ja) 2015-01-22 2015-01-22 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US9614103B2 (ja)
JP (1) JP6444745B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6523197B2 (ja) 2016-03-18 2019-05-29 東芝メモリ株式会社 不揮発性半導体記憶装置およびその製造方法
KR20170119801A (ko) * 2016-04-19 2017-10-30 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
JP2018046059A (ja) 2016-09-12 2018-03-22 東芝メモリ株式会社 半導体装置
US12520538B2 (en) * 2017-04-10 2026-01-06 South China University Of Technology Rare-earth doped semiconductor material, thin-film transistor, and application
US11545581B2 (en) * 2019-08-02 2023-01-03 South China University Of Technology Metal oxide (MO) semiconductor and thin-film transistor and application thereof
WO2018215878A1 (ja) * 2017-05-26 2018-11-29 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
US20200266289A1 (en) * 2017-09-05 2020-08-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US11195758B2 (en) 2017-09-05 2021-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device having plurality of insulator
JP2019057669A (ja) 2017-09-22 2019-04-11 東芝メモリ株式会社 半導体記憶装置
JP2019129320A (ja) 2018-01-19 2019-08-01 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP2019165124A (ja) 2018-03-20 2019-09-26 東芝メモリ株式会社 半導体記憶装置
JP7137979B2 (ja) 2018-07-09 2022-09-15 キオクシア株式会社 半導体装置
US12062723B2 (en) * 2018-09-07 2024-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN111725238B (zh) * 2019-03-19 2023-08-15 群创光电股份有限公司 具有晶体管元件的工作模块
KR20220101861A (ko) * 2021-01-12 2022-07-19 에스케이하이닉스 주식회사 수직형 트랜지스터 및 그 제조 방법
KR102868051B1 (ko) * 2021-05-26 2025-10-01 삼성전자주식회사 산화물 반도체 트랜지스터와 그 제조방법 및 산화물 반도체 트랜지스터를 포함하는 메모리 장치

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
KR101496148B1 (ko) * 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
KR102329380B1 (ko) * 2009-10-09 2021-11-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102295450B1 (ko) * 2009-10-09 2021-08-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP5708910B2 (ja) 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
US8895978B2 (en) * 2010-07-02 2014-11-25 Advanced Interconnect Materials, Llc Semiconductor device
JP5429718B2 (ja) * 2011-03-08 2014-02-26 合同会社先端配線材料研究所 酸化物半導体用電極、その形成方法
JP6053098B2 (ja) * 2011-03-28 2016-12-27 株式会社半導体エネルギー研究所 半導体装置
JP6013676B2 (ja) * 2011-11-11 2016-10-25 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
US9653614B2 (en) * 2012-01-23 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6080563B2 (ja) 2012-01-23 2017-02-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9859114B2 (en) * 2012-02-08 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device with an oxygen-controlling insulating layer
KR20140087693A (ko) * 2012-12-31 2014-07-09 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
TWI618081B (zh) * 2013-05-30 2018-03-11 半導體能源研究所股份有限公司 半導體裝置的驅動方法
JP6161431B2 (ja) * 2013-06-27 2017-07-12 株式会社半導体エネルギー研究所 半導体装置
JP6235426B2 (ja) 2014-07-10 2017-11-22 株式会社東芝 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2016134578A (ja) 2016-07-25
US9614103B2 (en) 2017-04-04
US20160218224A1 (en) 2016-07-28

Similar Documents

Publication Publication Date Title
JP6444745B2 (ja) 半導体装置及びその製造方法
US9768030B2 (en) Method for forming tunnel MOSFET with ferroelectric gate stack
TWI799254B (zh) 半導體裝置及其製作方法
KR100493206B1 (ko) 반도체장치 및 그 제조방법
JP5475260B2 (ja) 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置
US20120235244A1 (en) Semiconductor Structure and Method for Manufacturing the Same
US11869975B2 (en) Thin-film transistors and method for manufacturing the same
US7652285B2 (en) Thin film transistor structure and method of fabricating the same
TWI801884B (zh) 半導體裝置及其形成方法
WO2015118417A1 (en) Metal semiconductor alloy contact resistance improvement
CN102299077B (zh) 一种半导体器件及其制造方法
US9293554B2 (en) Self-aligned liner formed on metal semiconductor alloy contacts
CN112530807A (zh) 半导体结构及其形成方法
US20120286363A1 (en) Scaled Equivalent Oxide Thickness for Field Effect Transistor Devices
CN115732329A (zh) 场效应晶体管、其制备方法及集成电路
JP4469782B2 (ja) 半導体装置及びその製造方法
US8889554B2 (en) Semiconductor structure and method for manufacturing the same
JP6235426B2 (ja) 半導体装置およびその製造方法
CN102683210A (zh) 一种半导体结构及其制造方法
CN203134802U (zh) 一种半导体结构
JP5252627B2 (ja) 半導体装置の製造方法および半導体装置
US20110057268A1 (en) Semiconductor device and method for fabcricating the same
CN115050762B (zh) 半导体装置及其制作方法
US20250248103A1 (en) Semiconductor device and manufacturing method thereof
CN115101543B (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170614

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170802

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180620

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20180911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181128

R150 Certificate of patent or registration of utility model

Ref document number: 6444745

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350