JP6366800B2

JP6366800B2 - 半導体装置及び半導体装置の製造方法

Info

Publication number: JP6366800B2
Application number: JP2017168395A
Authority: JP
Inventors: 山崎　舜平; 舜平山崎
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2012-04-12
Filing date: 2017-09-01
Publication date: 2018-08-01
Anticipated expiration: 2033-04-09
Also published as: US20160155823A1; US9276121B2; US9640639B2; JP2018006766A; JP2013236068A; US20130270563A1

Description

半導体装置及び半導体装置の作製方法に関する。

なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。

絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ（薄膜トランジス
タ（ＴＦＴ）ともいう）を構成する技術が注目されている。該トランジスタは集積回路（
ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。トラン
ジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その
他の材料として酸化物半導体が注目されている。

例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含むアモルファス
酸化物（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系アモルファス酸化物）からなる半導体層を用いたトラン
ジスタが開示されている（特許文献１参照）。

特開２０１１−１８１８０１号公報

酸化物半導体において酸素欠損はドナーとなり、酸化物半導体中にキャリアである電子を
生成する。トランジスタのチャネル形成領域を含む酸化物半導体に酸素欠損が多く存在す
ると、チャネル形成領域中に電子を生じさせてしまい、トランジスタのしきい値電圧をマ
イナス方向に変動させる要因となる。

酸化物半導体をチャネル形成領域に用いたトランジスタのしきい値電圧をプラスとし、所
謂ノーマリーオフのスイッチング素子を実現するトランジスタを含む半導体装置、及びそ
の作製方法を提供することを課題の一つとする。

酸化物半導体膜をチャネル形成領域に用いたトランジスタを有する半導体装置において、
安定した電気的特性を付与し、高信頼性化を達成することを課題の一つとする。

酸化物絶縁膜上に、チャネル形成領域を含む酸化物半導体膜と、ソース電極層及びドレイ
ン電極層と、ゲート絶縁膜と、ゲート電極層とが順に積層されたトランジスタを有する半
導体装置において、ゲート電極層とチャネル形成領域を介して重なり、トランジスタの電
気的特性を制御する導電層を、酸素過剰領域を含む酸化物絶縁膜中に設ける。

導電層はトランジスタの電気的特性を制御する第２のゲート電極層として機能することが
できる。例えば導電層の電位をＧＮＤとすることでトランジスタのしきい値電圧をよりプ
ラスとし、さらにノーマリーオフのトランジスタとすることができる。

また、該導電層は外部の電場を遮蔽する、すなわち外部の電場がトランジスタに作用しな
いようにする機能（特に静電気に対する静電遮蔽機能）も有する。導電層の遮蔽機能によ
り、静電気などの外部の電場の影響によりトランジスタの電気的な特性が変動することを
防止することができる。

酸素過剰領域を効果的に設けるため酸化物絶縁膜の膜厚を大きくしても、導電層は酸化物
絶縁膜中に突出するように設けられているため、導電層上の酸化物絶縁膜の膜厚は小さく
、導電層と酸化物半導体膜との距離を近くすることができる。よって、導電層によるトラ
ンジスタへの電気的影響を大きくすることが可能となる。

酸化物絶縁膜の化学量論的組成を超える酸素が存在する酸素過剰領域を含む酸化物絶縁膜
は、酸化物半導体膜からの酸素の脱離を防止し、酸化物半導体膜へ酸素を供給する有効な
酸素供給層として機能する。

導電層は酸化物絶縁膜中に埋没するように設けられており、酸化物絶縁膜において酸化物
絶縁膜下面近傍、及び導電層が存在する場所では該導電層の近傍には、酸化物絶縁膜の化
学量論的組成を超える酸素が存在する酸素過剰領域が設けられている。

酸素過剰領域は、導電層、及び導電層上に酸化物絶縁膜を形成した後、導電層の形状が反
映して上面に凸部を有する酸化物絶縁膜に酸素導入処理（酸素ドープ処理）を行って形成
することができる。酸素過剰領域形成後、酸化物絶縁膜に上面の凸部を除去する平坦化処
理を行う。平坦化処理によって、導電層上の酸化物絶縁膜は選択的に除去されて薄くなり
、導電層上の酸素過剰領域と、酸化物絶縁膜上面との距離も短くなる。一方、酸化物絶縁
膜において、導電層が存在しない領域では、酸化物絶縁膜の除去はほとんど行われないの
で、酸素過剰領域は酸化物絶縁膜下面近傍に存在する。よって、酸化物絶縁膜において、
酸素過剰領域は、酸化物絶縁膜上面から、導電層の存在する領域ではより浅い位置に設け
られ、他の領域（導電層の存在しない領域）では深い位置に設けられる。

従って、酸化物半導体膜（少なくともチャネル形成領域）が設けられる、導電層と重なる
酸化物絶縁膜において、酸化物半導体膜に近接して酸素過剰領域を設けることができるた
め、酸素過剰領域から酸化物半導体膜へ効率よく酸素を供給することができる。また、酸
素の供給は、熱処理を行ってより促進することもできる。

さらに、酸化物絶縁膜において、酸素過剰領域は、酸素供給が必要な酸化物半導体膜の下
以外の領域では、酸化物絶縁膜上面から離れた、酸化物絶縁膜下面近傍に設けられている
。よって、特に熱処理を行ったときでも、酸化物絶縁膜上面からの不必要な酸素の放出が
抑制でき、酸化物絶縁膜を酸素過剰な状態に維持することができる。

従って、半導体装置において、効率よく酸化物半導体膜中及びゲート絶縁膜と酸化物半導
体膜との界面などの酸素欠損の補填を行うことが可能となる。

導電層及び酸化物絶縁膜の下、又は導電層及び酸化物絶縁膜の間に、酸素の放出を防止す
るバリア膜（保護膜）を設けることが好ましい。また、トランジスタ上にも酸素の放出を
防止するバリア膜（保護膜）を設けることが好ましい。トランジスタの上下にバリア膜を
設け、トランジスタを包むように該バリア膜同士をトランジスタ周辺で接する構成として
もよい。

例えば、酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を
通過させない遮断効果（ブロック効果）が高い。よって、酸化アルミニウム膜を該バリア
膜として設けると、作製工程中及び作製後において、変動要因となる水素、水分などの不
純物の酸化物半導体膜及び酸化物絶縁膜への混入、及び酸化物半導体膜及び酸化物絶縁膜
からの酸素の放出を防止するバリア膜として機能させることができる。

本明細書で開示する発明の構成の一形態は、導電層と、導電層上に導電層の凸部を平坦化
するように設けられた酸素過剰領域を含む酸化物絶縁膜と酸化物絶縁膜上に設けられたチ
ャネル形成領域を含む酸化物半導体膜と、酸化物半導体膜上に、酸化物半導体膜と電気的
に接続するソース電極層及びドレイン電極層と、酸化物半導体膜、ソース電極層、及びド
レイン電極層上にゲート絶縁膜と、ゲート絶縁膜上にチャネル形成領域と重なるゲート電
極層と、酸化物半導体膜、ソース電極層、ドレイン電極層、及びゲート電極層上に酸化ア
ルミニウム膜を含む絶縁膜を有し、酸化物絶縁膜は、導電層上において他の領域より膜厚
が小さく、酸化物絶縁膜において、酸素過剰領域とチャネル形成領域と距離は、酸素過剰
領域とソース電極層及びドレイン電極層との距離より短い半導体装置である。

本発明の他の一形態は、上記構成において、ゲート絶縁膜は酸化物絶縁膜である半導体装
置である。さらにゲート絶縁膜を酸素過剰な酸化物絶縁膜とすると、酸化物半導体膜を酸
素過剰な酸化物絶縁膜で挟む構成となり、より酸化物半導体膜へ酸素供給効果を高め、酸
素欠損を補填することができる。

本発明の他の一形態は、上記構成において、導電層の酸化物半導体膜側の最上面、及び／
又はゲート電極層の酸化物半導体膜側の最下面は窒素を含む金属酸化物膜である半導体装
置である。導電層、及び／又はゲート電極層（導電層、及び／又はゲート電極層が積層構
造の場合、もっとも酸化物半導体膜側の膜）に、仕事関数の大きな（例えば４．６ｅＶ以
上６．０ｅＶ以下）材料を用いることが好ましい。仕事関数の大きな膜を導電層、ゲート
電極層として用いた場合、トランジスタのしきい値電圧をよりプラスにすることができ、
ノーマリーオフのトランジスタを実現できる。

本明細書で開示する発明の構成の一形態は、導電層を形成し、導電層上に酸化物絶縁膜を
形成し、酸化物絶縁膜に酸素ドープ処理を行い、導電層近傍に酸素過剰領域を形成し、酸
素過剰領域が設けられた酸化物絶縁膜に研磨処理を行い導電層による凸部を平坦化し、平
坦化された酸化物絶縁膜上にチャネル形成領域を含む酸化物半導体膜を形成し、酸化物半
導体膜上に酸化物半導体膜と電気的に接続するソース電極層及びドレイン電極層を形成し
、酸化物半導体膜、ソース電極層、及びドレイン電極層上にゲート絶縁膜を形成し、ゲー
ト絶縁膜上にチャネル形成領域と重なるゲート電極層を形成し、酸化物半導体膜、ソース
電極層、ドレイン電極層、及びゲート電極層上に酸化アルミニウム膜を含む絶縁膜を形成
する半導体装置の作製方法である。

本発明の他の一形態は、上記構成において、研磨処理として化学的機械研磨法を用いる半
導体装置の作製方法である。

本発明の他の一形態は、上記構成において、酸素ドープ処理としてイオン注入法を用いる
半導体装置の作製方法である。イオン注入法としては、酸素のドーズ量を０．５×１０^１
^６ｃｍ^−２以上５×１０^１６ｃｍ^−２（例えば、１×１０^１６ｃｍ^−２）、加速エネルギ
ーを５０ｅＶ以上７０ｅＶ（例えば、５０ｅＶ）で行うことができる。

なお、「酸素ドープ」とは、酸素（少なくとも、酸素ラジカル、酸素原子、酸素分子、オ
ゾン、酸素イオン（酸素分子イオン）、及び／又は酸素クラスタイオンのいずれかを含む
）をバルクに添加することを言う。なお、当該「バルク」という用語は、酸素を、薄膜表
面のみでなく薄膜内部に添加することを明確にする趣旨で用いている。また、「酸素ドー
プ」には、プラズマ化した酸素をバルクに添加する「酸素プラズマドープ」が含まれる。

酸素ドープ処理には、酸素を含むガスを用いることができる。酸素を含むガスとしては、
酸素、一酸化二窒素、二酸化窒素、二酸化炭素、一酸化炭素などを用いることができる。
また、酸素ドープ処理において、酸素を含むガスに希ガスを含ませてもよい。

酸素ドープ処理は処理条件により、直接酸素ドープ処理に曝される膜だけでなく、該膜の
下に設けられた膜にも酸素をドープすることができる。

上記構成において、酸化物絶縁膜及びゲート絶縁膜を、成膜ガスを用いる成膜方法により
形成することができる。例えば、化学気相成長（ＣＶＤ：ＣｈｅｍｉｃａｌＶａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ）法により形成することができる。

また、半導体装置を構成する、酸化物絶縁膜、酸化物半導体膜、ゲート絶縁膜に水素若し
くは水分を放出させる熱処理（脱水化又は脱水素化処理）を行ってもよい。

また、ゲート電極層は、ソース電極層及びドレイン電極層の一部と重なる構成でもよいし
、重ならない構成でもよい。ゲート電極層とソース電極層及びドレイン電極層とが重なる
構成であると、トランジスタのオン特性（例えば、オン電流及び電界効果移動度）を高く
することができる。

ゲート電極層とソース電極層及びドレイン電極層とが重ならない場合、ゲート電極層をマ
スクとして酸化物半導体膜に自己整合的にドーパント（不純物元素）を導入し、酸化物半
導体膜においてチャネル形成領域を挟んでチャネル形成領域より抵抗が低く、ドーパント
（不純物元素）を含む一対の低抵抗領域を形成することができる。ドーパントは、酸化物
半導体膜の導電率を変化させる不純物である。ドーパントの導入方法としては、イオン注
入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを
用いることができる。

チャネル長方向にチャネル形成領域を挟んで低抵抗領域を含む酸化物半導体膜を有するこ
とにより、該トランジスタはオン特性（例えば、オン電流及び電界効果移動度）が高く、
高速動作、高速応答が可能となる。

本発明の一形態は、トランジスタ若しくはトランジスタを含んで構成される回路を有する
半導体装置に関する。例えば、酸化物半導体でチャネル形成領域が形成される、トランジ
スタ若しくはトランジスタを含んで構成される回路を有する半導体装置に関する。例えば
、ＬＳＩや、ＣＰＵや、電源回路に搭載されるパワーデバイスや、メモリ、サイリスタ、
コンバータ、イメージセンサなどを含む半導体集積回路、液晶表示パネルに代表される電
気光学装置や発光素子を有する発光表示装置を部品として搭載した電子機器に関する。

酸化物半導体をチャネル形成領域に用いたトランジスタのしきい値電圧をプラスとし、所
謂ノーマリーオフのスイッチング素子を実現するトランジスタを含む半導体装置、及びそ
の作製方法を提供する。

酸化物半導体膜を含むトランジスタを有する半導体装置において、安定した電気的特性を
付与し、高信頼性化を達成することができる。

半導体装置の一形態を説明する断面図。半導体装置の作製方法の一形態を説明する断面図。半導体装置の一形態を説明する断面図。半導体装置の一形態を説明する断面図。半導体装置の一形態を説明する断面図。半導体装置の一形態を示す断面図及び回路図。半導体装置の一形態を示す断面図。半導体装置の一形態のバンド構造を示す図。半導体装置の一形態を示す断面図、平面図及び回路図。半導体装置の一形態を示す斜視図。半導体装置の一形態を示すブロック図。電子機器を説明する図。電子機器を説明する図。電子機器を説明する図。半導体装置の一形態を示す断面図及び回路図。

以下では、本明細書に開示する発明の実施の形態について図面を用いて詳細に説明する。
ただし、本明細書に開示する発明は以下の説明に限定されず、その形態および詳細を様々
に変更し得ることは、当業者であれば容易に理解される。また、本明細書に開示する発明
は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、第１、第
２として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではな
い。また、本明細書において発明を特定するための事項として固有の名称を示すものでは
ない。

なお、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で
配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂
直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従
って、８５°以上９５°以下の場合も含まれる。

また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す
。

（実施の形態１）
本実施の形態では、半導体装置及び半導体装置の作製方法の一形態を、図１を用いて説明
する。本実施の形態では、半導体装置の一例として酸化物半導体膜を有するトランジスタ
を示す。

トランジスタはチャネル形成領域が１つ形成されるシングルゲート構造でも、２つ形成さ
れるダブルゲート構造もしくは３つ形成されるトリプルゲート構造であってもよい。

図１に示すトランジスタ４４０ａは、トップゲート構造のトランジスタの一例である。図
１は、トランジスタ４４０ａのチャネル長方向の断面図である。

図１に示すように、トランジスタ４４０ａを含む半導体装置は、絶縁表面を有する基板４
００上に、導電層４９１、酸素過剰領域４８１を含む酸化物絶縁膜４３６、酸化物半導体
膜４０３、ソース電極層４０５ａ、ドレイン電極層４０５ｂ、ゲート絶縁膜４０２、ゲー
ト電極層４０１、及び絶縁膜４０７を有する。

酸素過剰領域４８１を含む酸化物絶縁膜４３６中に設けられた導電層４９１は、ゲート電
極層４０１とチャネル形成領域を介して重なり、トランジスタ４４０ａの電気的特性を制
御する。

導電層４９１はトランジスタ４４０ａの電気的特性を制御する第２のゲート電極層（いわ
ゆるバッグゲートともいう）として機能することができる。例えば導電層４９１の電位を
ＧＮＤとすることでトランジスタ４４０ａのしきい値電圧をよりプラスとし、さらにノー
マリーオフのトランジスタとすることができる。

また、該導電層４９１は外部の電場を遮蔽する、すなわち外部の電場がトランジスタ４４
０ａに作用しないようにする機能（特に静電気に対する静電遮蔽機能）も有する。導電層
４９１の遮蔽機能により、静電気などの外部の電場の影響によりトランジスタ４４０ａの
電気的な特性が変動することを防止することができる。

酸素過剰領域４８１を効果的に設けるため酸化物絶縁膜４３６も膜厚を大きくしても、導
電層４９１は酸化物絶縁膜４３６中に突出するように設けられているため、導電層４９１
上の酸化物絶縁膜４３６の膜厚は小さく、導電層４９１と酸化物半導体膜４０３との距離
を近くすることができる。よって、導電層４９１によるトランジスタ４４０ａへの電気的
影響を大きくすることが可能となる。

酸化物絶縁膜４３６の化学量論的組成を超える酸素が存在する酸素過剰領域４８１を含む
酸化物絶縁膜４３６は、酸化物半導体膜４０３からの酸素の脱離を防止し、酸化物半導体
膜４０３へ酸素を供給する有効な酸素供給層として機能する。

酸素過剰領域は、導電層４９１、及び導電層４９１上に酸化物絶縁膜４３６を形成した後
、導電層４９１の形状が反映して上面に凸部を有する酸化物絶縁膜４３６に酸素ドープ処
理を行って形成することができる。酸素過剰領域４８１形成後、酸化物絶縁膜４３６に上
面の凸部を除去する平坦化処理を行う。平坦化処理によって、導電層４９１上の酸化物絶
縁膜４３６は選択的に除去されて薄くなり、導電層４９１上の酸素過剰領域４８１と、酸
化物絶縁膜４３６上面との距離も短くなる。一方、酸化物絶縁膜４３６において、導電層
４９１が存在しない領域では、酸化物絶縁膜４３６の除去はほとんど行われないので、酸
素過剰領域４８１は酸化物絶縁膜４３６下面近傍に存在する。よって、酸化物絶縁膜４３
６において、酸素過剰領域４８１は、酸化物絶縁膜４３６上面から、導電層４９１の存在
する領域ではより浅い位置に設けられ、他の領域（導電層の存在しない領域）では深い位
置に設けられる。

従って、酸化物半導体膜４０３（少なくともチャネル形成領域）が設けられる、導電層４
９１と重なる酸化物絶縁膜４３６において、酸化物半導体膜４０３に近接して酸素過剰領
域４８１を設けることができるため、酸素過剰領域４８１から酸化物半導体膜４０３へ効
率よく酸素を供給することができる。また、酸素の供給は、熱処理を行ってより促進する
こともできる。

さらに、酸化物絶縁膜４３６において、酸素過剰領域４８１は、酸素供給が必要な酸化物
半導体膜４０３の下以外の領域では、酸化物絶縁膜４３６上面から離れた、酸化物絶縁膜
４３６下面近傍に設けられている。よって、特に熱処理を行ったときでも、酸化物絶縁膜
４３６上面からの不必要な酸素の放出が抑制でき、酸化物絶縁膜４３６を酸素過剰な状態
に維持することができる。

従って、トランジスタ４４０ａにおいて、効率よく酸化物半導体膜４０３中及びゲート絶
縁膜４０２と酸化物半導体膜４０３の界面などの酸素欠損の補填を行うことが可能となる
。

また、トランジスタ４４０ａのように、トランジスタ４４０ａに酸素の放出を防止する機
能が高いバリア膜（保護膜）を、絶縁膜４０７として設けることが好ましい。

また、図３（Ａ）に示すように、導電層４９１及び酸化物絶縁膜４３６の下に酸素の放出
を防止するバリア膜（保護膜）として絶縁膜４８３を設ける構成としてもよい。

また、図３（Ｂ）に示すように、導電層４９１及び酸化物絶縁膜４３６の間に、酸素の放
出を防止するバリア膜（保護膜）として絶縁膜４８２を設ける構成としてもよい。

さらに図３（Ｃ）に示すように、導電層４９１及び酸化物絶縁膜４３６の下に絶縁膜４８
３を設け、導電層４９１及び酸化物絶縁膜４３６の間に絶縁膜４８２を設ける構成として
もよい。

バリア膜として機能する絶縁膜（絶縁膜４０７、絶縁膜４８２、絶縁膜４８３）は、酸素
過剰領域４８１を含む酸化物絶縁膜４３６、酸化物半導体膜４０３、ゲート絶縁膜４０２
からの酸素放出、及び水素、水分などの不純物侵入が防止できる緻密な膜が好ましい。

バリア膜として機能する絶縁膜４０７、絶縁膜４８２、絶縁膜４８３としては、例えば、
酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、
窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜、
酸化ガリウム亜鉛膜、酸化亜鉛膜などの無機絶縁膜を用いることができ、単層でも積層で
もよい。バリア膜として機能する絶縁膜４０７、絶縁膜４８２、絶縁膜４８３は、プラズ
マＣＶＤ法又はスパッタリング法、又は成膜ガスを用いたＣＶＤ法を用いることができる
。

バリア膜として機能する絶縁膜４０７、絶縁膜４８２、絶縁膜４８３として、酸化アルミ
ニウムを含む膜を好適に用いることができる。また、バリア膜として酸化アルミニウム膜
の下、又は上に、酸化チタン膜、酸化ニッケル膜、酸化モリブデン膜、又は酸化タングス
テン膜を積層した積層膜を設けてもよい。

酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を通過させ
ない遮断効果（ブロック効果）が高い。よって、酸化アルミニウム膜をバリア膜として機
能する絶縁膜（絶縁膜４０７、絶縁膜４８２、絶縁膜４８３）として設けると、作製工程
中及び作製後において、変動要因となる水素、水分などの不純物の酸化物絶縁膜４３６、
酸化物半導体膜４０３、ゲート絶縁膜４０２への混入、及び酸化物絶縁膜４３６、酸化物
半導体膜４０３、ゲート絶縁膜４０２からの酸素の放出を防止するバリア膜として好適に
機能させることができる。

さらに、図３（Ａ）乃至（Ｃ）のように、トランジスタ４４０ａの上下にバリア膜として
機能する絶縁膜（絶縁膜４０７、絶縁膜４８２、絶縁膜４８３）を設ける場合、酸素過剰
領域４８１を含む酸化物絶縁膜４３６及びトランジスタ４４０ａを包むように該絶縁膜（
絶縁膜４０７、絶縁膜４８２、絶縁膜４８３）同士を酸化物絶縁膜４３６及びトランジス
タ４４０ａ周辺で接する構成としてもよい。この場合、導電層４９１、ソース電極層４０
５ａ、ドレイン電極層４０５ｂ、ゲート電極層４０１の外部との電気的接続は、酸化物半
導体膜４０３からできるだけ離れた場所で行うことが好ましい。酸化物半導体膜４０３周
辺において、酸素過剰領域４８１を含む酸化物絶縁膜４３６、及びゲート絶縁膜４０２は
絶縁膜（絶縁膜４０７、絶縁膜４８２、絶縁膜４８３）によって上下端部を覆われる構成
となるために、上記酸素放出、及び水素、水分などの不純物侵入の防止効果がより高まる
。従って、トランジスタ４４０ａの良好な電気的特性が長時間維持でき、半導体装置によ
り高い信頼性を付与できる。

なお、バリア膜として機能する絶縁膜４０７、絶縁膜４８２、絶縁膜４８３として酸化ア
ルミニウム膜を用いる場合、酸化アルミニウム膜を高密度（膜密度３．２ｇ／ｃｍ^３以上
、好ましくは３．６ｇ／ｃｍ^３以上）とすると、トランジスタ４４０ａにさらに安定な電
気的特性を付与することができるため好ましい。膜密度はラザフォード後方散乱法（ＲＢ
Ｓ：ＲｕｔｈｅｒｆｏｒｄＢａｃｋｓｃａｔｔｅｒｉｎｇＳｐｅｃｔｒｏｍｅｔｒｙ
）や、Ｘ線反射率測定法（ＸＲＲ：Ｘ−ＲａｙＲｅｆｌｅｃｔｉｏｎ）によって測定す
ることができる。

また、導電層４９１、及び／又はゲート電極層４０１（導電層４９１、及び／又はゲート
電極層４０１が積層構造の場合、もっとも酸化物半導体膜４０３側の膜）に、仕事関数の
大きな（例えば４．６ｅＶ以上６．０ｅＶ以下）材料を用いることが好ましい。例えば、
窒素を含む金属酸化物、具体的には、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜や、窒素を含む
Ｉｎ−Ｓｎ−Ｏ膜や、窒素を含むＩｎ−Ｇａ−Ｏ膜や、窒素を含むＩｎ−Ｚｎ−Ｏ膜や、
窒素を含むＳｎ−Ｏ膜や、窒素を含むＩｎ−Ｏ膜や、金属窒化膜（ＩｎＮ、ＳｎＮなど）
を用いることができる。これらの膜は５ｅＶ（電子ボルト）以上、好ましくは５．５ｅＶ
（電子ボルト）以上の仕事関数を有し、導電層４９１、及び／又はゲート電極層４０１と
して用いた場合、トランジスタのしきい値電圧をプラスにすることができ、ノーマリーオ
フのスイッチングトランジスタを実現できる。

図５（Ａ）に、導電層及びゲート電極層を積層構造としたトランジスタ４４０ｂの例を示
す。図５（Ａ）のトランジスタ４４０ｂにおいては基板４００側から導電層４９１ａ、導
電層４９１ｂが積層しており、ゲート絶縁膜４０２側からゲート電極層４０１ａ、ゲート
電極層４０１ｂ、ゲート電極層４０１ｃが積層されている。例えば、トランジスタ４４０
ｂにおいて、導電層４９１ａに銅膜、導電層４９１ｂに窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ
膜を用いることができる。またゲート電極層４０１ａに窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ
膜、ゲート電極層４０１ｂに窒化タンタル膜、ゲート電極層４０１ｃにタングステン膜を
用いることができる。

仕事関数の大きな窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜を酸化物半導体膜４０３に近い導電
層４９１ｂ及びゲート電極層４０１ａに用いることでトランジスタ４４０ｂのしきい値電
圧をプラスにすることができ、ノーマリーオフのスイッチングトランジスタを実現できる
。導電層４９１ｂ及びゲート電極層４０１ａは、例えばゲート電極層４０１ｃとして用い
るタングステン膜の仕事関数より大きく、好ましくはタングステン膜の仕事関数＋１ｅＶ
以上とすることが好ましい。

また、ナトリウムのような可動イオンがゲート絶縁膜に含まれてしまうと、ゲート電極層
にプラスのバイアスを印加した場合、プラス可動イオンがゲート絶縁膜と酸化物半導体膜
の界面へ移動することになるため、トランジスタの特性はノーマリオンの方向へ変動する
原因となる。

導電層＼酸化物絶縁膜＼酸化物半導体膜＼ゲート絶縁膜＼ゲート電極層の構造を有するト
ランジスタにおいて、ナトリウムのような可動イオンが酸化物絶縁膜に含まれていても導
電層にマイナスのバイアスを印加すると、可動イオンを酸化物半導体膜と酸化物絶縁膜の
界面から導電層側に移動させることができる。

また、仕事関数の大きな材料をゲート電極層（導電層）に用いると、ゲート絶縁膜（酸化
物絶縁膜）と酸化物半導体膜の界面におけるプラス可動イオンをゲート電極層（導電層）
側に引っ張る（移動させる）ことができる。

酸化物半導体をＩｎ−Ｇａ−Ｚｎ−Ｏ（ＩＧＺＯ）、ゲート電極層を窒素を含むＩｎ−Ｇ
ａ−Ｚｎ−Ｏ（ＩＧＺＯＮ）とした、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ＼ゲート絶縁膜（
ＧＩ）＼Ｉｎ−Ｇａ−Ｚｎ−Ｏの構造のＭＯＳＦＥＴモデルにおけるバンド構造の模式図
の例を図８に示す。ここでは、Ｉｎ−Ｇａ−Ｚｎ−Ｏの電子親和力を４．６ｅＶ、バンド
ギャップを３．２ｅＶ、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏの仕事関数を５．６ｅＶ、バン
ドギャップを１．８ｅＶとする。なお図８においてＩｎ−Ｇａ−Ｚｎ−Ｏはｎ型の場合で
あり、そのフェルミレベルＥ_Ｆはバンドギャップ中央よりも上となる。

図８に示すように、Ｉｎ−Ｇａ−Ｚｎ−Ｏのバンドはゲート絶縁膜界面で上向きに曲がり
、フラットバンド電圧がＶ_ＦＢ＞０となる。よって、ゲート絶縁膜において、Ｉｎ−Ｇａ
−Ｚｎ−Ｏ界面から窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ界面に向かって電界が生じ、Ｉｎ−
Ｇａ−Ｚｎ−Ｏ界面はプラスに帯電し、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ界面はマイナス
に帯電する。従って、Ｉｎ−Ｇａ−Ｚｎ−Ｏ界面におけるプラス可動イオンは、マイナス
に帯電する窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ側に移動する。

以上のように、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏのように仕事関数の大きな材料をゲート
電極層に用いると、酸化物半導体膜界面におけるプラス可動イオンをゲート電極層側に引
っ張る（移動させる）ことができる。

従って、酸化物半導体膜界面を安定化させ、トランジスタの特性をノーマリーオフとする
ことができる。

なお、上記は導電層＼酸化物絶縁膜＼酸化物半導体膜間、酸化物半導体膜＼ゲート絶縁膜
＼ゲート電極層間、双方において奏する効果である。

酸化物半導体膜４０３に用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）を
含むことが好ましい。特にＩｎと亜鉛（Ｚｎ）を含むことが好ましい。また、該酸化物半
導体を用いたトランジスタの電気的特性のばらつきを減らすためのスタビライザーとして
、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとし
てスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ
）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有する
ことが好ましい。また、スタビライザーとしてジルコニウム（Ｚｒ）を有することが好ま
しい。

また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（
Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム
（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホル
ミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ル
テチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。

例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化
物であるＩｎ−Ｚｎ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の
酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系
酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸
化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化
物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物
、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、
Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉ
ｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、
Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ
−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を
用いることができる。

なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分とし
て有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧ
ａとＺｎ以外の金属元素が入っていてもよい。

また、酸化物半導体として、ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０、且つ、ｍは整数でない）
で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた
一の金属元素又は複数の金属元素を示す。また、酸化物半導体として、Ｉｎ_２ＳｎＯ_５（
ＺｎＯ）_ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。

例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｇａ：Ｚ
ｎ＝２：２：１（＝２／５：２／５：１／５）、あるいはＩｎ：Ｇａ：Ｚｎ＝３：１：２
（＝１／２：１／６：１／３）の原子数比の組成を持ったＩｎ−Ｇａ−Ｚｎ系酸化物やそ
の組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１
（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１
／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子数比
の組成を持ったＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。

しかし、インジウムを含む酸化物半導体は、これらに限られず、必要とする半導体特性（
移動度、しきい値、ばらつき等）に応じて適切な組成のものを用いればよい。また、必要
とする半導体特性を得るために、キャリア濃度や不純物濃度、欠陥密度、金属元素と酸素
の原子数比、原子間距離、密度等を適切なものとすることが好ましい。

例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしなが
ら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低くすることにより移動度を上
げることができる。

なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ＋
ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ
＝１）の酸化物の組成の近傍であるとは、ａ、ｂ、ｃが、（ａ−Ａ）^２＋（ｂ−Ｂ）^２＋
（ｃ−Ｃ）^２≦ｒ^２を満たすことをいう。ｒとしては、例えば、０．０５とすればよい。
他の酸化物でも同様である。

ここで、酸化物半導体膜の構造について説明する。

酸化物半導体膜は、単結晶酸化物半導体膜と非単結晶酸化物半導体膜とに大別される。非
単結晶酸化物半導体膜とは、非晶質酸化物半導体膜、微結晶酸化物半導体膜、多結晶酸化
物半導体膜、ＣＡＡＣ−ＯＳ（ＣＡｘｉｓＡｌｉｇｎｅｄＣｒｙｓｔａｌｌｉｎｅ
ＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）膜などをいう。

非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶成分を有さない酸
化物半導体膜である。微小領域においても結晶部を有さず、膜全体が完全な非晶質構造の
酸化物半導体膜が典型である。

微結晶酸化物半導体膜は、例えば、１ｎｍ以上１０ｎｍ未満の大きさの微結晶（ナノ結晶
ともいう。）を含む。従って、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも原
子配列の規則性が高い。そのため、微結晶酸化物半導体膜は、非晶質酸化物半導体膜より
も欠陥準位密度が低いという特徴がある。

ＣＡＡＣ−ＯＳ膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの結
晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−Ｏ
Ｓ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内
に収まる大きさの場合も含まれる。ＣＡＡＣ−ＯＳ膜は、微結晶酸化物半導体膜よりも欠
陥準位密度が低いという特徴がある。以下、ＣＡＡＣ−ＯＳ膜について詳細な説明を行う
。

ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：ＴｒａｎｓｍｉｓｓｉｏｎＥｌｅｃｔ
ｒｏｎＭｉｃｒｏｓｃｏｐｅ）によって観察すると、結晶部同士の明確な境界、即ち結
晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡ
ＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。

ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察
）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子
の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸
を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。

一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥ
Ｍ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列しているこ
とを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られな
い。

断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有して
いることがわかる。

ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−ＲａｙＤｉｆｆｒａｃｔｉｏｎ）装
置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳ膜
のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが
現れる場合がある。このピークは、ＩｎＧａＺｎＯ_４の結晶の（００９）面に帰属される
ことから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概
略垂直な方向を向いていることが確認できる。

一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌ
ａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは
、ＩｎＧａＺｎＯ_４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ_４の単結晶酸化
物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）と
して試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に
帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５
６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。

以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不
規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行
な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配
列した金属原子の各層は、結晶のａｂ面に平行な面である。

なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行
った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面また
は上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形
状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面
または上面の法線ベクトルと平行にならないこともある。

また、ＣＡＡＣ−ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜
の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面
近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡＡ
Ｃ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分
的に結晶化度の異なる領域が形成されることもある。

なお、ＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法
による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れ
る場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部にｃ軸配向性を
有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピ
ークを示し、２θが３６°近傍にピークを示さないことが好ましい。

ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動
が小さい。よって、当該トランジスタは、信頼性が高い。

なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、ＣＡ
ＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。

なお、酸化物半導体膜を構成する酸素の一部は窒素で置換されてもよい。

また、ＣＡＡＣ−ＯＳのように結晶部を有する酸化物半導体では、よりバルク内欠陥を低
減することができ、表面の平坦性を高めればアモルファス状態の酸化物半導体以上の移動
度を得ることができる。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を
形成することが好ましく、具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０
．３ｎｍ以下、より好ましくは０．１ｎｍ以下の表面上に形成するとよい。

なお、Ｒａとは、ＪＩＳＢ０６０１：２００１（ＩＳＯ４２８７：１９９７）で定義
されている算術平均粗さを曲面に対して適用できるよう三次元に拡張したものであり、「
基準面から指定面までの偏差の絶対値を平均した値」で表現でき、以下の式にて定義され
る。

ここで、指定面とは、粗さ計測の対象となる面であり、座標（（ｘ１，ｙ１，ｆ（ｘ１，
ｙ１））（ｘ１，ｙ２，ｆ（ｘ１，ｙ２））（ｘ２，ｙ１，ｆ（ｘ２，ｙ１））（ｘ２，
ｙ２，ｆ（ｘ２，ｙ２））の４点で表される四角形の領域とし、指定面をｘｙ平面に投影
した長方形の面積をＳ_０、基準面の高さ（指定面の平均の高さ）をＺ_０とする。Ｒａは原
子間力顕微鏡（ＡＦＭ：ＡｔｏｍｉｃＦｏｒｃｅＭｉｃｒｏｓｃｏｐｅ）にて測定可
能である。

酸化物半導体膜４０３の膜厚は、１ｎｍ以上３０ｎｍ以下（好ましくは５ｎｍ以上１０ｎ
ｍ以下）とし、スパッタリング法、ＭＢＥ（ＭｏｌｅｃｕｌａｒＢｅａｍＥｐｉｔａ
ｘｙ）法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ（ＡｔｏｍｉｃＬａｙｅｒＤｅｐ
ｏｓｉｔｉｏｎ）法等を適宜用いることができる。また、酸化物半導体膜４０３は、スパ
ッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜
を行うスパッタ装置を用いて成膜してもよい。

ＣＡＡＣ−ＯＳ膜は、例えば、多結晶である酸化物半導体スパッタリング用ターゲットを
用い、スパッタリング法によって成膜する。当該スパッタリング用ターゲットにイオンが
衝突すると、スパッタリング用ターゲットに含まれる結晶領域がａ−ｂ面から劈開し、ａ
−ｂ面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離する
ことがある。この場合、当該平板状のスパッタリング粒子が、結晶状態を維持したまま基
板に到達することで、ＣＡＡＣ−ＯＳ膜を成膜することができる。

また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。

成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制でき
る。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など）を
低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が
−８０℃以下、好ましくは−１００℃以下、さらに好ましくは−１２０℃以下である成膜
ガスを用いる。

また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイグ
レーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好ましく
は２００℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、平
板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、
スパッタリング粒子の平らな面が基板に付着する。

また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージ
を軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体
積％とする。

スパッタリング用ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットにつ
いて以下に示す。

ＩｎＯ_Ｘ粉末、ＧａＯ_Ｙ粉末およびＺｎＯ_Ｚ粉末を所定のｍｏｌ数で混合し、加圧処理後
、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ−Ｇａ
−Ｚｎ−Ｏ化合物ターゲットとする。なお、Ｘ、ＹおよびＺは任意の正数である。ここで
、所定のｍｏｌ数比は、例えば、ＩｎＯ_Ｘ粉末、ＧａＯ_Ｙ粉末およびＺｎＯ_Ｚ粉末が、２
：２：１、８：４：３、３：１：１、１：１：１、４：２：３または３：１：２である。
なお、粉末の種類、およびその混合するｍｏｌ数比は、作製するスパッタリング用ターゲ
ットによって適宜変更すればよい。

酸化物半導体膜４０３は、複数の酸化物半導体膜が積層された構造でもよい。例えば、酸
化物半導体膜４０３を、第１の酸化物半導体膜と第２の酸化物半導体膜の積層として、第
１の酸化物半導体膜と第２の酸化物半導体膜に、異なる組成の金属酸化物を用いてもよい
。例えば、第１の酸化物半導体膜に三元系金属の酸化物を用い、第２の酸化物半導体膜に
二元系金属の酸化物を用いてもよい。また、例えば、第１の酸化物半導体膜と第２の酸化
物半導体膜を、どちらも三元系金属の酸化物としてもよい。

また、第１の酸化物半導体膜と第２の酸化物半導体膜の構成元素を同一とし、両者の組成
を異ならせてもよい。例えば、第１の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１
：１：１とし、第２の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝３：１：２として
もよい。また、第１の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２とし、
第２の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝２：１：３としてもよい。

また、第１の酸化物半導体膜と第２の酸化物半導体膜に、結晶性の異なる酸化物半導体を
適用してもよい。すなわち、単結晶酸化物半導体、多結晶酸化物半導体、非晶質酸化物半
導体、またはＣＡＡＣ−ＯＳを適宜組み合わせた構成としてもよい。また、第１の酸化物
半導体膜と第２の酸化物半導体膜の少なくともどちらか一方に非晶質酸化物半導体を適用
すると、酸化物半導体膜４０３の内部応力や外部からの応力を緩和し、トランジスタの特
性ばらつきが低減され、また、トランジスタの信頼性をさらに高めることが可能となる。

一方で、非晶質酸化物半導体は水素などのドナーとなる不純物を吸収しやすく、また、酸
素欠損が生じやすいためｎ型化されやすい。このため、チャネル側の酸化物半導体膜は、
ＣＡＡＣ−ＯＳなどの結晶性を有する酸化物半導体を適用することが好ましい。

また、酸化物半導体膜４０３を３層以上の積層構造とし、複数層の結晶性を有する酸化物
半導体膜で非晶質酸化物半導体膜を挟む構造としてもよい。また、結晶性を有する酸化物
半導体膜と非晶質酸化物半導体膜を交互に積層する構造としてもよい。

また、酸化物半導体膜４０３を複数層の積層構造とする場合の上記構成は、それぞれを適
宜組み合わせて用いることができる。

図５（Ｂ）に酸化物半導体膜を積層構造としたトランジスタ４４０ｃを例として示す。ト
ランジスタ４４０ｃは、酸素過剰領域４８１を含む酸化物絶縁膜４３６上に第１の酸化物
半導体膜４０３ａ、第２の酸化物半導体膜４０３ｂの積層が設けられている。

酸化物絶縁膜４３６に酸化物半導体膜を成膜する際、成膜温度が高いと、酸化物絶縁膜４
３６に含まれる過剰酸素が放出してしまう恐れがある。トランジスタ４４０ｃのように酸
化物半導体膜を積層する場合、酸化物絶縁膜４３６に接して成膜する第１の酸化物半導体
膜４０３ａを成膜温度の低い条件で成膜できる酸化物半導体膜とし、酸化物絶縁膜４３６
を第１の酸化物半導体膜で覆った状態で、第２の酸化物半導体膜を成膜すると、第２の酸
化物半導体膜の成膜温度が高くても酸化物絶縁膜４３６からの酸素放出を防止することが
できる。

例えば、第１の酸化物半導体膜４０３ａとして、成膜温度１５０℃〜２００℃で原子数比
がＩｎ：Ｇａ：Ｚｎ＝３：１：２、Ｉｎ−Ｇａ−Ｚｎ系酸化物のＣＡＡＣ−ＯＳを成膜し
、第１の酸化物半導体膜４０３ａ上に第２の酸化物半導体膜４０３ｂとして、成膜温度３
００℃で原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ−Ｇａ−Ｚｎ系酸化物のＣＡＡ
Ｃ−ＯＳを成膜する。第１の酸化物半導体膜４０３ａ及び第２の酸化物半導体膜４０３ｂ
を島状に加工し、積層構造の酸化物半導体膜を形成することができる。

図２（Ａ）乃至（Ｅ）にトランジスタ４４０ａを有する半導体装置の作製方法の一例を示
す。

まず、絶縁表面を有する基板４００上に、スパッタリング法、蒸着法などを用いて導電膜
を形成し、該導電膜をエッチングして、導電層４９１を形成する。

絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、少なく
とも、後の熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、バリ
ウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、
石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコンな
どの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基
板、ＳＯＩ基板などを適用することもでき、これらの基板上に半導体素子が設けられたも
のを、基板４００として用いてもよい。

また、基板４００として、可撓性基板を用いて半導体装置を作製してもよい。可撓性を有
する半導体装置を作製するには、可撓性基板上に酸化物半導体膜４０３を含むトランジス
タ４４０ａを直接作製してもよいし、他の作製基板に酸化物半導体膜４０３を含むトラン
ジスタ４４０ａを作製し、その後可撓性基板に剥離、転置してもよい。なお、作製基板か
ら可撓性基板に剥離、転置するために、作製基板と酸化物半導体膜を含むトランジスタ４
４０ａとの間に剥離層を設けるとよい。

導電層４９１の材料は、モリブデン、チタン、タンタル、タングステン、アルミニウム、
銅、クロム、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料
を用いて形成することができる。また、導電層４９１としてリン等の不純物元素をドーピ
ングした多結晶シリコン膜に代表される半導体膜、ニッケルシリサイドなどのシリサイド
膜を用いてもよい。導電層４９１は、単層構造としてもよいし、積層構造としてもよい。

また、導電層４９１の材料は、インジウムスズ酸化物、酸化タングステンを含むインジウ
ム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム
酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添
加したインジウム錫酸化物などの導電性材料を適用することもできる。また、上記導電性
材料と、上記金属材料の積層構造とすることもできる。

また、酸化物絶縁膜４３６と接する導電層４９１の最上面の層として、窒素を含む金属酸
化物、具体的には、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜や、窒素を含むＩｎ−Ｓｎ−Ｏ膜
や、窒素を含むＩｎ−Ｇａ−Ｏ膜や、窒素を含むＩｎ−Ｚｎ−Ｏ膜や、窒素を含むＳｎ−
Ｏ膜や、窒素を含むＩｎ−Ｏ膜や、金属窒化膜（ＩｎＮ、ＳｎＮなど）を用いることがで
きる。これらの膜は５ｅＶ（電子ボルト）以上、好ましくは５．５ｅＶ（電子ボルト）以
上の仕事関数を有し、ゲート電極層として用いた場合、トランジスタのしきい値電圧をプ
ラスにすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。

導電層４９１はトランジスタ４４０ａのようにテーパーを有する形状としてもよい。テー
パー角度（図１の断面図において基板４００の表面と導電層４９１の側面がなす角度）は
、例えば３０度以上７０度以下とすればよい。

次に基板４００及び導電層４９１上に酸化物絶縁膜４８０を形成する（図２（Ａ）参照）
。酸化物絶縁膜４８０は導電層４９１の形状を反映した表面に凸部を有する膜である。

酸化物絶縁膜４８０としては、プラズマＣＶＤ法又はスパッタリング法等により、酸化シ
リコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ハフニウム
、酸化ガリウム、酸化ガリウム亜鉛、酸化亜鉛、又はこれらの混合材料を用いて形成する
ことができる。酸化物絶縁膜４８０は、単層でも積層でもよい。

本実施の形態では酸化物絶縁膜４８０としてプラズマＣＶＤ法を用いて形成する酸化窒化
シリコン膜を用いる。また、スパッタリング法を用いて形成する酸化シリコン膜を用いて
もよい。

また、基板４００と導電層４９１との間、及び＼又は導電層４９１と酸化物絶縁膜４８０
との間に上述したバリア膜として機能する絶縁膜を設けてもよい。

バリア膜として機能する絶縁膜としては、例えば、酸化シリコン膜、酸化窒化シリコン膜
、酸化アルミニウム膜、酸化窒化アルミニウム膜、窒化シリコン膜、窒化アルミニウム膜
、窒化酸化シリコン膜、窒化酸化アルミニウム膜、酸化ガリウム膜、酸化ガリウム亜鉛膜
、酸化亜鉛膜などの無機絶縁膜を用いることができ、単層でも積層でもよい。バリア膜と
して機能する絶縁膜は、プラズマＣＶＤ法又はスパッタリング法、又は成膜ガスを用いた
ＣＶＤ法を用いることができる。

次いで、表面に凸部を有する酸化物絶縁膜４８０に対して、酸素４３１を導入する処理（
酸素ドープ処理）を行い、酸化物絶縁膜４８０下面近傍及び導電層４９１近傍に、酸素過
剰領域４８１を形成する。これによって、酸素過剰領域４８１を有する酸化物絶縁膜４８
４が形成される（図２（Ｃ）参照）。なお、図中において、点線で示す酸素過剰領域４８
１は、導入された酸素の分布中心を模式的に表している。

酸素４３１には、少なくとも、酸素ラジカル、酸素原子、酸素分子、オゾン、酸素イオン
（酸素分子イオン）、及び／又は酸素クラスタイオンのいずれかが含まれている。

酸化物絶縁膜４８０への酸素４３１の導入は、例えば、イオン注入法、イオンドーピング
法、プラズマイマージョンイオンインプランテーション法、プラズマ処理等を用いること
ができる。なお、イオン注入法として、ガスクラスタイオンビームを用いてもよい。また
、酸素４３１の導入は、基板４００の全面を一度に処理してもよいし、例えば、線状のイ
オンビームを用いてもよい。線状のイオンビームを用いる場合には、基板又はイオンビー
ムを相対的に移動（スキャン）させることで、酸化物絶縁膜４８０全面に酸素４３１を導
入することができる。

酸素４３１の供給ガスとしては、Ｏを含有するガスを用いればよく、例えば、Ｏ_２ガス、
Ｎ_２Ｏガス、ＣＯ_２ガス、ＣＯガス、ＮＯ_２ガス等を用いることができる。なお、酸素の
供給ガスに希ガス（例えばＡｒ）を含有させてもよい。

また、例えば、イオン注入法で酸素の導入を行う場合、酸素４３１のドーズ量を０．５×
１０^１６ｃｍ^−２以上５×１０^１６ｃｍ^−２（例えば、１×１０^１６ｃｍ^−２）、加速エ
ネルギーを５０ｅＶ以上７０ｅＶ（例えば、５０ｅＶ）とするのが好ましく、酸素ドープ
処理後の酸素過剰領域４８１を含む酸化物絶縁膜４３６中の酸素の含有量は、酸化物絶縁
膜４３６の化学量論的組成を超える程度とするのが好ましい。なお、このような化学量論
的組成よりも酸素を過剰に含む領域は、酸素過剰領域４８１に存在していればよい。なお
、酸素４３１の注入深さは、注入条件により適宜制御すればよい。

次に、酸素過剰領域４８１を含む酸化物絶縁膜４８４に上面の凸部を除去する平坦化処理
を行う。導電層４９１上の酸化物絶縁膜４８０を選択的に除去することで表面を平坦化し
、平坦化した酸化物絶縁膜４３６を形成する（図２（Ｃ）参照）。

平坦化処理によって、導電層４９１上の酸化物絶縁膜４８４は選択的に除去されて薄くな
るため、導電層４９１上の酸素過剰領域４８１と、酸化物絶縁膜４３６上面との距離は短
くなる。一方、酸化物絶縁膜４８４において、導電層４９１が存在しない領域では、酸化
物絶縁膜の除去はほとんど行われないため、酸素過剰領域４８１は酸化物絶縁膜４３６下
面近傍に存在する。よって、酸化物絶縁膜４３６において、酸素過剰領域は、酸化物絶縁
膜上面から、導電層４９１の存在する領域ではより浅い位置に設けられ、他の領域（導電
層の存在しない領域）では深い位置に設けられる。

従って、酸化物半導体膜４０３が設けられる、導電層４９１と重なる酸化物絶縁膜４３６
において、酸化物半導体膜４０３に近接して酸素過剰領域４８１を設けることができるた
め、酸素過剰領域４８１から酸化物半導体膜４０３へ効率よく酸素を供給することができ
る。また、酸素の供給は、熱処理を行ってより促進することもできる。

平坦化処理としては、特に限定されないが、研磨処理（例えば、化学的機械研磨法（Ｃｈ
ｅｍｉｃａｌＭｅｃｈａｎｉｃａｌＰｏｌｉｓｈｉｎｇ：ＣＭＰ））、ドライエッチ
ング処理、プラズマ処理を用いることができる。

プラズマ処理としては、例えば、アルゴンガスを導入してプラズマを発生させる逆スパッ
タリングを行うことができる。逆スパッタリングとは、アルゴン雰囲気下で基板側にＲＦ
電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。
なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。逆スパッタリ
ングを行うと、酸化物絶縁膜４３６の表面に付着している粉状物質（パーティクル、ごみ
ともいう）を除去することができる。

平坦化処理として、研磨処理、ドライエッチング処理、プラズマ処理は複数回行ってもよ
く、それらを組み合わせて行ってもよい。また、組み合わせて行う場合、工程順も特に限
定されず、酸化物絶縁膜４３６表面の凹凸状態に合わせて適宜設定すればよい。

次に、酸化物絶縁膜４３６上に酸化物半導体膜４０３を形成する。

酸化物半導体膜４０３は成膜直後において、化学量論的組成より酸素が多い過飽和の状態
とすることが好ましい。例えば、スパッタリング法を用いて酸化物半導体膜４０３を成膜
する場合、成膜ガスの酸素の占める割合が多い条件で成膜することが好ましく、特に酸素
雰囲気（酸素ガス１００％）で成膜を行うことが好ましい。成膜ガスの酸素の占める割合
が多い条件、特に酸素ガス１００％の雰囲気で成膜すると、例えば成膜温度を３００℃以
上としても、膜中からのＺｎの放出が抑えられる。

なお、本実施の形態において、酸化物半導体膜４０３を、スパッタリング法で作製するた
めのターゲットとしては、組成として、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２［原子百分率］の
酸化物ターゲットを用い、Ｉｎ−Ｇａ−Ｚｎ系酸化物膜（ＩＧＺＯ膜）を成膜する。

また、金属酸化物ターゲットの相対密度（充填率）は９０％以上１００％以下、好ましく
は９５％以上１００％以下である。相対密度の高い金属酸化物ターゲットを用いることに
より、成膜した酸化物半導体膜は緻密な膜とすることができる。

酸化物半導体膜４０３を、成膜する際に用いるスパッタリングガスは水素、水、水酸基又
は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。

減圧状態に保持された成膜室内に基板を保持する。そして、成膜室内の残留水分を除去し
つつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて基板４０
０上に酸化物半導体膜４０３を成膜する。成膜室内の残留水分を除去するためには、吸着
型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポン
プを用いることが好ましい。また、排気手段としては、ターボ分子ポンプにコールドトラ
ップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、
水素原子、水（Ｈ_２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合
物も）等が排気されるため、当該成膜室で成膜した酸化物半導体膜４０３に含まれる不純
物の濃度を低減できる。

酸化物半導体膜４０３は、膜状の酸化物半導体膜をフォトリソグラフィ工程により島状の
酸化物半導体膜に加工して形成することができる。

また、島状の酸化物半導体膜４０３を形成するためのレジストマスクをインクジェット法
で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用
しないため、製造コストを低減できる。

なお、酸化物半導体膜のエッチングは、ドライエッチングでもウェットエッチングでもよ
く、両方を用いてもよい。例えば、酸化物半導体膜のウェットエッチングに用いるエッチ
ング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、ＩＴ
Ｏ−０７Ｎ（関東化学社製）を用いてもよい。また、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ
ＣｏｕｐｌｅｄＰｌａｓｍａ：誘導結合型プラズマ）エッチング法によるドライエッチ
ングによってエッチング加工してもよい。例えば、ＩＧＺＯ膜をＩＣＰエッチング法によ
り、エッチング（エッチング条件：エッチングガス（ＢＣｌ_３：Ｃｌ_２＝６０ｓｃｃｍ：
２０ｓｃｃｍ）、電源電力４５０Ｗ、バイアス電力１００Ｗ、圧力１．９Ｐａ）し、島状
に加工することができる。

酸化物半導体膜４０３において、銅、アルミニウム、塩素などの不純物がほとんど含まれ
ない高純度化されたものであることが望ましい。トランジスタ４４０ａの製造工程におい
て、これらの不純物が混入または酸化物半導体膜４０３表面に付着する恐れのない工程を
適宜選択することが好ましく、酸化物半導体膜４０３表面に付着した場合には、シュウ酸
や希フッ酸などに曝す、またはプラズマ処理（Ｎ_２Ｏプラズマ処理など）を行うことによ
り、酸化物半導体膜４０３表面の不純物を除去することが好ましい。具体的には、酸化物
半導体膜４０３の銅濃度は１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは１×１０^１
^７ａｔｏｍｓ／ｃｍ^３以下とする。また、酸化物半導体膜４０３のアルミニウム濃度は１
×１０^１８ａｔｏｍｓ／ｃｍ^３以下とする。また、酸化物半導体膜４０３の塩素濃度は２
×１０^１８ａｔｏｍｓ／ｃｍ^３以下とする。

また、酸化物半導体膜４０３へ、酸化物絶縁膜４３６からの酸素の供給を促進するために
熱処理を行ってもよい。

次に、酸化物半導体膜４０３と電気的に接続するソース電極層４０５ａ、ドレイン電極層
４０５ｂを形成する。ソース電極層４０５ａ、ドレイン電極層４０５ｂを用いて他のトラ
ンジスタや素子と接続させ、様々な回路を構成することができる。

ソース電極層４０５ａ、ドレイン電極層４０５ｂは、例えば、スパッタリング法、蒸着法
などを用いて導電膜を成膜し、エッチング法により加工して形成することができる。

ソース電極層４０５ａ、及びドレイン電極層４０５ｂに用いる導電膜としては、例えば、
Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を含む金属膜、または上述し
た元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン
膜）等を用いることができる。また、Ａｌ、Ｃｕなどの金属膜の下側又は上側の一方また
は双方にＴｉ、Ｍｏ、Ｗなどの高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜
、窒化モリブデン膜、窒化タングステン膜）を積層させた構成としても良い。また、ソー
ス電極層、及びドレイン電極層に用いる導電膜としては、導電性の金属酸化物で形成して
も良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ_２Ｏ_３）、酸化スズ（ＳｎＯ
_２）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（Ｉｎ_２Ｏ_３−ＳｎＯ_２）、インジウ
ム亜鉛酸化物（Ｉｎ_２Ｏ_３−ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含
ませたものを用いることができる。

次いで、酸化物半導体膜４０３、ソース電極層４０５ａ、及びドレイン電極層４０５ｂを
覆うゲート絶縁膜４０２を形成する。

なお、ゲート絶縁膜４０２の被覆性を向上させるために、酸化物半導体膜４０３表面にも
上記平坦化処理を行ってもよい。特にゲート絶縁膜４０２として膜厚の小さい絶縁膜を用
いる場合、酸化物半導体膜４０３表面の平坦性が良好であることが好ましい。また、ゲー
ト絶縁膜４０２を形成する前に、酸化物半導体膜４０３にプラズマ処理を行ってもよい。
例えば、希ガス（アルゴンなど）、又はＯを含有するガス（Ｏ_２ガス、Ｎ_２Ｏガス、ＣＯ
_２ガス、ＣＯガス、ＮＯ_２ガスなど）などを用いたプラズマ処理を行うことができる。

ゲート絶縁膜４０２の膜厚は、例えば１ｎｍ以上２０ｎｍ以下とし、スパッタリング法、
ＭＢＥ法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法等を適宜用いることができる。また
、ゲート絶縁膜４０２は、スパッタリングターゲット表面に対し、概略垂直に複数の基板
表面がセットされた状態で成膜を行うスパッタ装置を用いて成膜してもよい。

ゲート絶縁膜４０２の材料としては、酸化シリコン膜、酸化ガリウム膜、酸化ガリウム亜
鉛膜、酸化亜鉛膜、酸化アルミニウム膜、窒化シリコン膜、酸化窒化シリコン膜、酸化窒
化アルミニウム膜、または窒化酸化シリコン膜を用いて形成することができる。ゲート絶
縁膜４０２は、酸化物半導体膜４０３と接する部分において酸素を含むことが好ましい。
特に、ゲート絶縁膜４０２は、膜中（バルク中）に少なくとも化学量論的組成を超える量
の酸素が存在することが好ましく、本実施の形態では、ゲート絶縁膜４０２としてマイク
ロ波を用いたＣＶＤ法で形成する酸化窒化シリコン膜を用いる。酸素を多く含む酸化窒化
シリコン膜をゲート絶縁膜４０２として用いると、酸化物半導体膜４０３に酸素を供給す
ることができ、特性を良好にすることができる。さらに、ゲート絶縁膜４０２は、作製す
るトランジスタのサイズやゲート絶縁膜４０２の段差被覆性を考慮して形成することが好
ましい。

また、ゲート絶縁膜４０２の材料として酸化ハフニウム、酸化イットリウム、ハフニウム
シリケート（ＨｆＳｉ_ｘＯ_ｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケ
ート、ハフニウムアルミネート（ＨｆＡｌ_ｘＯ_ｙ（ｘ＞０、ｙ＞０））、酸化ランタンな
どのｈｉｇｈ−ｋ材料を用いることでゲートリーク電流を低減できる。さらに、ゲート絶
縁膜４０２は、単層構造としても良いし、積層構造としても良い。

次にゲート絶縁膜４０２上に、スパッタリング法、蒸着法などを用いて導電膜を形成し、
該導電膜をエッチングして、ゲート電極層４０１を形成する。

ゲート電極層４０１の材料は、モリブデン、チタン、タンタル、タングステン、アルミニ
ウム、銅、クロム、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合
金材料を用いて形成することができる。また、ゲート電極層４０１としてリン等の不純物
元素をドーピングした多結晶シリコン膜に代表される半導体膜、ニッケルシリサイドなど
のシリサイド膜を用いてもよい。ゲート電極層４０１は、単層構造としてもよいし、積層
構造としてもよい。

また、ゲート電極層４０１の材料は、インジウムスズ酸化物、酸化タングステンを含むイ
ンジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むイン
ジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ
素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。また、上記
導電性材料と、上記金属材料の積層構造とすることもできる。

また、ゲート絶縁膜４０２と接するゲート電極層４０１最下面の層として、窒素を含む金
属酸化物、具体的には、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜や、窒素を含むＩｎ−Ｓｎ−
Ｏ膜や、窒素を含むＩｎ−Ｇａ−Ｏ膜や、窒素を含むＩｎ−Ｚｎ−Ｏ膜や、窒素を含むＳ
ｎ−Ｏ膜や、窒素を含むＩｎ−Ｏ膜や、金属窒化膜（ＩｎＮ、ＳｎＮなど）を用いること
ができる。これらの膜は５ｅＶ（電子ボルト）以上、好ましくは５．５ｅＶ（電子ボルト
）以上の仕事関数を有し、ゲート電極層として用いた場合、トランジスタのしきい値電圧
をプラスにすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。

以上の工程で、本実施の形態のトランジスタ４４０ａを作製することができる（図２（Ｄ
）参照）。

また、ゲート電極層４０１は、ソース電極層４０５ａ及びドレイン電極層４０５ｂの一部
と重なる構成でもよいし、重ならない構成でもよい。トランジスタ４４０ａでは、ゲート
電極層４０１とソース電極層４０５ａ及びドレイン電極層４０５ｂとが重なる構成である
。トランジスタ４４０ａのような構造であると、トランジスタのオン特性（例えば、オン
電流及び電界効果移動度）が高いトランジスタとすることができる。

図４（Ａ）乃至（Ｃ）に、ゲート電極層４０１が、ソース電極層４０５ａ及びドレイン電
極層４０５ｂと、重ならない構成のトランジスタ４３０、トランジスタ４２０を示す。

図４（Ａ）に示すように、トランジスタ４３０は、ゲート電極層４０１が、ソース電極層
４０５ａ及びドレイン電極層４０５ｂと、重ならない構成であり、酸化物半導体膜４０３
において、ゲート電極層４０１、ソース電極層４０５ａ、及びドレイン電極層４０５ｂの
いずれとも重ならない領域を有している。トランジスタ４３０のような構造であると、ト
ランジスタのオフ電流が小さいオフ特性に優れたトランジスタとすることができる。

ゲート電極層とソース電極層及びドレイン電極層とが重ならない場合、ゲート電極層４０
１をマスクとして酸化物半導体膜４０３に自己整合的にドーパントを導入し、酸化物半導
体膜４０３においてチャネル形成領域を挟んでチャネル形成領域より抵抗が低く、ドーパ
ントを含む一対の低抵抗領域を形成することができる。

具体的には、ゲート電極層４０１をマスクとして酸化物半導体膜４０３にドーパント４２
１を導入し、チャネル形成領域４０９を挟んで低抵抗領域４０４ａ、低抵抗領域４０４ｂ
を形成する（図４（Ｂ）参照）。

ドーパントは、酸化物半導体膜４０３の導電率を変化させる不純物元素である。ドーパン
トとしては、１５族元素（例えばリン（Ｐ）、砒素（Ａｓ）、およびアンチモン（Ｓｂ）
）、ホウ素（Ｂ）、アルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、
窒素（Ｎ）、アルゴン（Ａｒ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、インジウム（Ｉｎ
）、ガリウム（Ｇａ）、フッ素（Ｆ）、塩素（Ｃｌ）、チタン（Ｔｉ）、及び亜鉛（Ｚｎ
）のいずれかから選択される一以上を用いることができる。

ドーパントは、注入法により、他の膜（例えばゲート絶縁膜４０２）を通過して、酸化物
半導体膜４０３に導入することもできる。ドーパントの導入方法としては、イオン注入法
、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用い
ることができる。その際には、ドーパントの単体のイオンあるいはフッ化物、塩化物のイ
オンを用いると好ましい。

ドーパントの導入工程は、加速電圧、ドーズ量などの注入条件、また通過させる膜の膜厚
を適宜設定して制御すればよい。本実施の形態では、ドーパントとしてリンを用いて、イ
オン注入法でリンイオンの注入を行う。なお、ドーパントのドーズ量は１×１０^１３ｉｏ
ｎｓ／ｃｍ^２以上５×１０^１６ｉｏｎｓ／ｃｍ^２以下とすればよい。

低抵抗領域におけるドーパントの濃度は、５×１０^１８／ｃｍ^３以上１×１０^２２／ｃｍ
^３以下であることが好ましい。

ドーパントを導入する際に、基板４００を加熱しながら行ってもよい。

なお、酸化物半導体膜４０３にドーパントを導入する処理は、複数回行ってもよく、ドー
パントの種類も複数種用いてもよい。また、ドーパントの導入処理後、加熱処理を行って
もよい。

本実施の形態では、イオン注入法により酸化物半導体膜４０３に、リン（Ｐ）イオンを注
入する。なお、リン（Ｐ）イオンの注入条件は加速電圧３０ｋＶ、ドーズ量を１．０×１
０^１５ｉｏｎｓ／ｃｍ^２とする。

酸化物半導体膜４０３をＣＡＡＣ−ＯＳ膜とした場合、ドーパントの導入により、一部非
晶質化する場合がある。

よって、チャネル形成領域４０９を挟んで低抵抗領域４０４ａ、４０４ｂが設けられた酸
化物半導体膜４０３が形成され、トランジスタ４２０が作製される。

チャネル長方向にチャネル形成領域４０９を挟んで低抵抗領域４０４ａ、４０４ｂを含む
酸化物半導体膜４０３を有することにより、該トランジスタ４２０はオン特性（例えば、
オン電流及び電界効果移動度）が高く、高速動作、高速応答が可能となる。

酸化物半導体膜４０３、ゲート絶縁膜４０２、ゲート電極層４０１上に保護絶縁膜となる
緻密性の高い無機絶縁膜（代表的には酸化アルミニウム膜）を設けることができる。

本実施の形態では、酸化物半導体膜４０３、ゲート絶縁膜４０２、ゲート電極層４０１上
に絶縁膜４０７を形成する（図２（Ｅ）及び図４（Ｃ）参照）。

絶縁膜４０７は、単層でも積層でもよく、少なくとも酸化アルミニウム膜を含むことが好
ましい。

絶縁膜４０７として用いることができる酸化アルミニウム膜は、水素、水分などの不純物
、及び酸素の両方に対して膜を通過させない遮断効果（ブロック効果）が高い。

従って、絶縁膜４０７は、作製工程中及び作製後において、変動要因となる水素、水分な
どの不純物の酸化物半導体膜４０３への混入、及び酸化物半導体を構成する主成分材料で
ある酸素の酸化物半導体膜４０３からの放出を防止する保護膜として機能する。

絶縁膜４０７は、プラズマＣＶＤ法、スパッタリング法、又は蒸着法等により成膜するこ
とができる。また、絶縁膜４０７として金属膜に酸化処理を行うことによって得られる金
属酸化膜を用いてもよい。

酸化アルミニウム膜以外に、絶縁膜４０７としては、代表的には酸化シリコン膜、酸化窒
化シリコン膜、酸化窒化アルミニウム膜、酸化ガリウム膜、酸化ガリウム亜鉛膜、酸化亜
鉛膜などの無機絶縁膜などを用いることができる。また、酸化ハフニウム膜、酸化マグネ
シウム膜、酸化ジルコニウム膜、酸化ランタン膜、酸化バリウム膜、又は金属窒化物膜（
例えば、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜）も用いることがで
きる。

絶縁膜４０７形成後、温度３００℃以上５００℃以下（例えば、４００以上４５０℃以下
）で熱処理を行ってもよい。該熱処理により、酸素過剰領域４８１に含まれる酸素を酸化
物半導体膜４０３に拡散させ、酸化物半導体膜４０３へ進入させることができる。よって
、酸素過剰領域４８１に含まれる酸素を酸化物半導体膜４０３へ供給し、酸素欠損の補填
を行うことができる。

絶縁膜４０７上に層間絶縁膜を形成してもよい。層間絶縁膜は、絶縁膜４０７と同様な材
料及び方法を用いて形成することができる。

また、トランジスタ起因の表面凹凸を低減するために平坦化絶縁膜を形成してもよい。平
坦化絶縁膜としては、ポリイミド、アクリル、ベンゾシクロブテン系樹脂、等の有機材料
を用いることができる。また、上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等
を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで
、平坦化絶縁膜を形成してもよい。

以上のように、酸化物半導体膜を含むトランジスタ４４０ａ乃至４４０ｃ、トランジスタ
４２０、又はトランジスタ４３０を有する半導体装置において、安定した電気的特性を付
与し、高信頼性化を達成することができる。

（実施の形態２）
本実施の形態では、本明細書に示すトランジスタを使用した半導体装置の例を図６、図７
、及び図１５を用いて説明する。

図６及び図７に示す半導体装置は、下部に第１の半導体材料を用いたトランジスタ７４０
、７５０、６４０、６５０を有し、上部に第２の半導体材料を用いたトランジスタ６１０
を有するものである。トランジスタ６１０は、実施の形態１で示すトランジスタ４４０ａ
と同様な構造を有する例である。なお、図６（Ｂ）は図６（Ａ）に示す半導体装置の回路
図である。

ここで、第１の半導体材料と第２の半導体材料は異なるバンドギャップを持つ材料とする
ことが望ましい。例えば、第１の半導体材料を酸化物半導体以外の半導体材料（シリコン
など）とし、第２の半導体材料を酸化物半導体とすることができる。シリコンなどの材料
を用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトラン
ジスタは、その特性により長時間の電荷保持を可能とする。

半導体装置に用いることのできる基板は、シリコンや炭化シリコンなどの単結晶半導体基
板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ（Ｓｉｌ
ｉｃｏｎｏｎＩｎｓｕｌａｔｏｒ）基板などを用いることができ、トランジスタのチ
ャネル形成領域は、これらの基板中、又は基板上に形成することができる。図６（Ａ）に
示す半導体装置は、基板中にチャネル形成領域を形成して下部のトランジスタを作製する
例である。

図６（Ａ）に示す半導体装置においては、基板７００に単結晶シリコン基板を用いて、該
単結晶シリコン基板にトランジスタ７４０、トランジスタ７５０を形成しており、第１の
半導体材料として単結晶シリコンを用いている。トランジスタ７４０はｎチャネル型トラ
ンジスタ、トランジスタ７５０はｐチャネル型トランジスタであり、トランジスタ７４０
及びトランジスタ７５０は電気的に接続されたＣＭＯＳ（相補型金属酸化物半導体：Ｃｏ
ｍｐｌｅｍｅｎｔａｒｙＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）回路
７６０を形成している。

なお、本実施の形態では、基板７００としてｐ型の導電型を有する単結晶シリコン基板を
用いているため、ｐチャネル型トランジスタであるトランジスタ７５０の形成領域に、ｎ
型を付与する不純物元素を添加し、ｎウェルを形成する。トランジスタ７５０のチャネル
形成領域７５３はｎウェルに形成される。ｎ型を付与する不純物元素としては、リン（Ｐ
）やヒ素（Ａｓ）等を用いることができる。

よって、ｎチャネル型トランジスタであるトランジスタ７４０の形成領域に、ｐ型の導電
型を付与する不純物元素の添加を行っていないが、ｐ型を付与する不純物元素を添加する
ことによりｐウェルを形成してもよい。ｐ型を付与する不純物元素としては、ボロン（Ｂ
）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。

一方、ｎ型の導電型を有する単結晶シリコン基板を用いる場合には、ｐ型を付与する不純
物元素を添加してｐウェルを形成してもよい。

トランジスタ７４０は、チャネル形成領域７４３、ＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄ
Ｄｒａｉｎ）領域として機能するｎ型不純物領域７４４、ソース領域又はドレイン領域
として機能するｎ型不純物領域７４５、ゲート絶縁膜７４２、ゲート電極層７４１を有し
ている。ゲート電極層７４１の側面には側壁絶縁層７４６が設けられており、ゲート電極
層７４１及び側壁絶縁層７４６をマスクとして用いて、不純物濃度が異なるｎ型不純物領
域７４４、ｎ型不純物領域７４５を自己整合的に形成することができる。

トランジスタ７５０は、チャネル形成領域７５３、ＬＤＤ領域として機能するｐ型不純物
領域７５４、ソース領域又はドレイン領域として機能するｐ型不純物領域７５５、ゲート
絶縁膜７５２、ゲート電極層７５１を有している。ゲート電極層７５１の側面には側壁絶
縁層７５６が設けられており、ゲート電極層７５１及び側壁絶縁層７５６をマスクとして
用いて、不純物濃度が異なるｐ型不純物領域７５４、ｐ型不純物領域７５５を自己整合的
に形成することができる。

基板７００において、トランジスタ７４０及びトランジスタ７５０は素子分離領域７８９
により分離されており、トランジスタ７４０及びトランジスタ７５０上に絶縁膜７８８、
及び絶縁膜６８７が積層されている。絶縁膜７８８及び絶縁膜６８７に形成された開口に
ｎ型不純物領域７４５に接する配線層６４７、ｐ型不純物領域７５５に接する配線層６５
７、ｎ型不純物領域７４５及びｐ型不純物領域７５５に接し、ソース領域又はドレイン領
域においてトランジスタ７４０及びトランジスタ７５０を電気的に接続する配線層７４８
が形成されている。

絶縁膜６８７、配線層６４７、配線層７４８、配線層６５７上に絶縁膜６８６が設けられ
、絶縁膜６８６上に、絶縁膜７８８、絶縁膜６８７、絶縁膜６８６に形成された開口を介
してゲート電極層７４１及びゲート電極層７５１に接し、ゲート電極層７４１及びゲート
電極層７５１を電気的に接続する配線層６５８が形成されている。

下部のトランジスタの構造が異なる例を図７に示す。図７に示す半導体装置は、基板上に
島状のチャネル形成領域を含む半導体膜を形成して、下部のトランジスタを作製する例で
ある。

図７に示す半導体装置においては、絶縁膜６８９が設けられた基板６００に、島状の半導
体膜を有するトランジスタ７４０、トランジスタ７５０が設けられている。基板６００、
絶縁膜６８９、及び半導体膜にはＳＯＩ基板を用いてもよいし、絶縁膜６８９が設けられ
た基板６００上に半導体膜を成膜し、島状に加工してもよい。また、絶縁膜６８９を接合
層として、他の作製基板に設けられた半導体膜を、基板６００上に転置させて、絶縁膜６
８９を介して基板６００上に半導体膜を形成してもよい。

本実施の形態では、単結晶シリコン基板から半導体膜を剥離して絶縁膜６８９上に転載し
た単結晶シリコン膜を第１の半導体材料として用いる例を示す。トランジスタ６４０はｎ
チャネル型トランジスタ、トランジスタ６５０はｐチャネル型トランジスタであり、トラ
ンジスタ６４０及びトランジスタ６５０は電気的に接続されたＣＭＯＳ回路６６０を形成
している。

トランジスタ６４０は、チャネル形成領域６４３、ＬＤＤ領域として機能するｎ型不純物
領域６４４、ソース領域又はドレイン領域として機能するｎ型不純物領域６４５、ゲート
絶縁膜６４２、ゲート電極層６４１を有している。ゲート電極層６４１の側面には側壁絶
縁層６４６が設けられており、ゲート電極層６４１及び側壁絶縁層６４６をマスクとして
用いて、不純物濃度が異なるｎ型不純物領域６４４、ｎ型不純物領域６４５を自己整合的
に形成することができる。

トランジスタ６５０は、チャネル形成領域６５３、ＬＤＤ領域として機能するｐ型不純物
領域６５４、ソース領域又はドレイン領域として機能するｐ型不純物領域６５５、ゲート
絶縁膜６５２、ゲート電極層６５１を有している。ゲート電極層６５１の側面には側壁絶
縁層６５６が設けられており、ゲート電極層６５１及び側壁絶縁層６５６をマスクとして
用いて、不純物濃度が異なるｐ型不純物領域６５４、ｐ型不純物領域６５５を自己整合的
に形成することができる。

トランジスタ６４０及びトランジスタ６５０の島状の半導体膜は、分離して設けられてお
り、トランジスタ６４０及びトランジスタ６５０上に絶縁膜６８８、及び絶縁膜６８７が
積層されている。絶縁膜６８８及び絶縁膜６８７に形成された開口にｎ型不純物領域６４
５に接する配線層６４７、ｐ型不純物領域６５５に接する配線層６５７、ｎ型不純物領域
６４５及びｐ型不純物領域６５５に接し、ソース領域又はドレイン領域においてトランジ
スタ６４０及びトランジスタ６５０を電気的に接続する配線層６４８が形成されている。

絶縁膜６８７、配線層６４７、配線層６４８、配線層６５７上に絶縁膜６８６が設けられ
、絶縁膜６８６上に、絶縁膜６８８、絶縁膜６８７、絶縁膜６８６に形成された開口を介
してゲート電極層６４１及びゲート電極層６５１に接し、ゲート電極層６４１及びゲート
電極層６５１を電気的に接続する配線層６５８が形成されている。

しかし本実施の形態の半導体装置はこれに限定されず、トランジスタ７４０、７５０、６
４０、６５０としてシリサイド（サリサイド（Ｓｅｌｆ−ＡｌｉｇｎｅｄＳｉｌｉｃｉ
ｄｅ））を有するトランジスタや、側壁絶縁層を有さないトランジスタを用いてもよい。
シリサイド（サリサイド）を有する構造であると、ソース領域及びドレイン領域がより低
抵抗化でき、半導体装置の高速化が可能である。また、低電圧で動作できるため、半導体
装置の消費電力を低減することが可能である。

次に、図６及び図７の半導体装置における下部のトランジスタ上に設けられる上部の素子
構成を説明する。

絶縁膜６８６及び配線層６５８上に絶縁膜６８４、絶縁膜６８３が積層され、絶縁膜６８
３上に、導電層６９１、並びに絶縁膜６８４及び絶縁膜６８３に形成された開口に配線層
６５８と接し、電気的に接続する配線層６９２が形成されている。本実施の形態において
、絶縁膜６８４はＣＭＰ法による平坦化処理が施されており、平坦化された絶縁膜６８４
上に絶縁膜６８３を形成する例である。絶縁膜６８３は半導体装置において下部と上部の
間に設けられており、上部のトランジスタ６１０の電気的特性の劣化や変動を招く水素等
の不純物が、下部から上部へ侵入しないように、バリア膜として機能する。よって、不純
物等の遮断機能の高い、緻密な無機絶縁膜（例えば、酸化アルミニウム膜、窒化シリコン
膜など）を用いることが好ましい。

トランジスタ６１０はトランジスタ４４０ａと同様に作製することができる。トランジス
タ６１０の作製方法を簡略に説明する。

導電層６９１及び配線層６９２上を覆い、表面に導電層６９１及び配線層６９２の形状を
反映した凸部を有する酸化物絶縁膜を形成し、酸化物絶縁膜に酸素ドープ処理により酸素
を注入して酸化物絶縁膜下面近傍、並びに導電層６９１及び配線層６９２近傍に、酸素過
剰領域６８１を形成する。酸素過剰領域６８１を含む酸化物絶縁膜にＣＭＰ処理を施して
、導電層６９１及び配線層６９２上の酸化物絶縁膜を選択的に除去することで表面を平坦
化し、平坦化した酸化物絶縁膜６３６を形成する。

導電層６９１と重なる酸化物絶縁膜６３６上に酸化物半導体膜６０３を形成する。酸化物
半導体膜６０３上にソース電極層又はドレイン電極層として機能する電極層６０５ａ、電
極層６０５ｂを形成する。電極層６０５ａは、酸化物絶縁膜６３６に設けられた配線層６
９２に達する開口において配線層６９２と電気的に接続する。よって、電極層６０５ａは
配線層６９２及び配線層６５８を介してゲート電極層７４１及びゲート電極層７５１（図
７においてはゲート電極層６４１及びゲート電極層６５１）と電気的に接続する。

電極層６０５ａ、電極層６０５ｂ、酸化物半導体膜６０３上にゲート絶縁膜６０２を形成
し、ゲート絶縁膜６０２上にゲート電極層６０１、導電層６９３を形成し、トランジスタ
６１０及び容量素子６９０を形成する。さらにトランジスタ６１０及び容量素子６９０上
に絶縁膜６０７及び絶縁膜６１５を形成する。

容量素子６９０は、重畳して設けられている、電極層６０５ａと、ゲート絶縁膜６０２と
、導電層６９３とによって構成される。トランジスタ６１０の電極層６０５ａは、容量素
子６９０の一方の電極として機能し、導電層６９３は、容量素子６９０の他方の電極とし
て機能する。

トランジスタ６１０は、酸化物半導体膜をチャネル形成領域に用いたトップゲート型トラ
ンジスタである。導電層６９１はトランジスタ６１０の酸化物半導体膜６０３のチャネル
形成領域、及びゲート電極層６０１と重なる位置に設けられ、トランジスタ６１０の電気
的特性を形御することができる。また、導電層６９１は下部のトランジスタ７４０及びト
ランジスタ７５０（図７においてはトランジスタ６４０及びトランジスタ６５０）を含む
回路部によって生じる静電気に対する静電遮蔽機能も有する。

酸化物半導体膜６０３が設けられる、導電層６９１と重なる酸化物絶縁膜６３６において
、酸化物半導体膜６０３に近接して酸素過剰領域６８１を設けることができるため、酸素
過剰領域６８１から酸化物半導体膜６０３へ効率よく酸素を供給することができる。また
、酸素の供給は、熱処理を行ってより促進することもできる。

さらに、酸化物絶縁膜６３６において、酸素過剰領域６８１は、酸素供給が必要な酸化物
半導体膜６０３の下以外の領域では、酸化物絶縁膜６３６上面から離れた、酸化物絶縁膜
６３６下面近傍に設けられている。よって、特に熱処理を行ったときでも、酸化物絶縁膜
６３６上面からの不必要な酸素の放出が抑制でき、酸化物絶縁膜６３６を酸素過剰な状態
に維持することができる。

従って、トランジスタ６１０において、効率よく酸化物半導体膜６０３中及びゲート絶縁
膜６０２と酸化物半導体膜６０３の界面などの酸素欠損の補填を行うことが可能となる。

また、トランジスタ６１０において、導電層６９１の電位を制御し、例えばＧＮＤとする
ことでトランジスタ６１０のしきい値電圧をよりプラスとし、さらにノーマリーオフのト
ランジスタとすることができる。

また、実施の形態１で示した図３（Ａ）乃至（Ｃ）における半導体装置のように、酸素過
剰領域６８１を含む酸化物絶縁膜６３６及びトランジスタ６１０を包むようにバリア膜と
して機能する絶縁膜６８３及び絶縁膜６０７同士を、酸化物絶縁膜６３６及びトランジス
タ６１０周辺で接する構成としてもよい。この場合、導電層６９１、電極層６０５ａ、電
極層６０５ｂ、ゲート電極層６０１の外部との電気的接続は、酸化物半導体膜６０３から
できるだけ離れた場所で行うことが好ましい。酸化物半導体膜６０３周辺において、酸素
過剰領域６８１を含む酸化物絶縁膜６３６、及びゲート絶縁膜６０２は絶縁膜６８３及び
絶縁膜６０７によって上下端部を覆われる構成となるために、酸素放出、及び水素、水分
などの不純物侵入の防止効果がより高まる。従って、トランジスタ６１０の良好な電気的
特性が長時間維持でき、半導体装置により高い信頼性を付与できる。

本明細書に示すトランジスタを使用した半導体装置の他の例として、論理回路であるＮＯ
Ｒ型回路、及びＮＡＮＤ型回路を図１５（Ａ）乃至（Ｃ）に示す。図１５（Ｂ）はＮＯＲ
型回路であり、図１５（Ｃ）はＮＡＮＤ型回路である。図１５（Ａ）は図１５（Ｂ）のＮ
ＯＲ型回路におけるトランジスタ８０２及びトランジスタ８０３の構造を示す断面図であ
る。

図１５（Ａ）乃至（Ｃ）に示すＮＯＲ型回路及びＮＡＮＤ型回路では、ｐチャネル型トラ
ンジスタであるトランジスタ８０１、８０２、８１１、８１４は、図６に示すトランジス
タ７５０と同様な構造を有する、チャネル形成領域に単結晶シリコン基板を用いたトラン
ジスタとし、ｎチャネル型トランジスタであるトランジスタ８０３、８０４、８１２、８
１３は、図６に示すトランジスタ６１０、及び実施の形態１で示すトランジスタ４４０ａ
と同様な構造を有するチャネル形成領域に酸化物半導体膜を用いたトランジスタを適用す
る。

なお、図１５（Ａ）乃至（Ｃ）に示すＮＯＲ型回路及びＮＡＮＤ型回路においては、トラ
ンジスタ８０３、８０４、８１２、８１３は、酸化物半導体膜を介して、ゲート電極層と
重なる位置にトランジスタの電気的特性を形御する導電層を設ける。該導電層の電位を制
御し、例えばＧＮＤとすることでトランジスタ８０３、８０４、８１２、８１３のしきい
値電圧をよりプラスとし、さらにノーマリーオフのトランジスタとすることができる。な
お、本実施の形態は、ＮＯＲ型回路において、トランジスタ８０３及びトランジスタ８０
４に設けられ、バックゲートとして機能できる該導電層同士は電気的に接続し、ＮＡＮＤ
型回路において、トランジスタ８１２及びトランジスタ８１３に設けられ、バックゲート
として機能する該導電層同士は電気的に接続する例である。しかしこれに限定されず、上
記バックゲートとして機能できる導電層はそれぞれ独立して電気的に制御される構造であ
ってもよい。

図１５（Ａ）に示す半導体装置は、基板８００に単結晶シリコン基板を用いて、該単結晶
シリコン基板にトランジスタ８０２を形成し、トランジスタ８０２上に、酸化物半導体膜
をチャネル形成領域に用いたトランジスタ８０３を積層する例である。

トランジスタ８０２のゲート電極層８２１は配線層８３２及び配線層８３５を介して、ト
ランジスタ８０３のゲート電極層８４１と電気的に接続する導電層８４２と電気的に接続
する。配線層８３２は絶縁膜８２６及び絶縁膜８３０に形成された開口に設けられ、配線
層８３５は絶縁膜８３３及び絶縁膜８３６に形成された開口に設けられ、導電層８４２は
酸化物絶縁膜８３９及び絶縁膜８４３に形成された開口に設けられている。

トランジスタ８０２の電極層８２５は配線層８３１及び配線層８３４を介して、トランジ
スタ８０３の電極層８４５と電気的に接続する。配線層８３１は絶縁膜８３０に形成され
た開口に設けられ、配線層８３４は絶縁膜８３３及び絶縁膜８３６に形成された開口に設
けられ、電極層８４５は酸化物絶縁膜８３９に形成された開口に設けられている。

酸化物半導体膜が設けられる、導電層８４０と重なる酸化物絶縁膜８３９において、酸化
物半導体膜に近接して酸素過剰領域８３８を設けることができるため、酸素過剰領域８３
８から酸化物半導体膜へ効率よく酸素を供給することができる。また、酸素の供給は、熱
処理を行ってより促進することもできる。

さらに、酸化物絶縁膜８３９において、酸素過剰領域８３８は、酸素供給が必要な酸化物
半導体膜の下以外の領域では、酸化物絶縁膜８３９上面から離れた、酸化物絶縁膜８３９
下面近傍に設けられている。よって、特に熱処理を行ったときでも、酸化物絶縁膜８３９
上面からの不必要な酸素の放出が抑制でき、酸化物絶縁膜８３９を酸素過剰な状態に維持
することができる。

従って、トランジスタ８０３において、効率よく酸化物半導体膜中及び絶縁膜８４３と酸
化物半導体膜の界面などの酸素欠損の補填を行うことが可能となる。トランジスタ８０４
、８１２、８１３も、トランジスタ８０３と同様の構成であり、同様の効果を有する。

本実施の形態に示す半導体装置では、チャネル形成領域に酸化物半導体を用いたオフ電流
の極めて小さいトランジスタを適用することで、消費電力を十分に低減することができる
。

また、異なる半導体材料を用いた半導体素子を積層することにより、微細化及び高集積化
を実現し、かつ安定で高い電気的特性を付与された半導体装置、及び該半導体装置の作製
方法を提供することができる。

本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み
合わせて用いることができる。

（実施の形態３）
本実施の形態では、本明細書に示すトランジスタを使用し、電力が供給されない状況でも
記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置（記憶装置）の
一例を、図面を用いて説明する。

図９は、半導体装置の構成の一例である。図９（Ａ）に、半導体装置の断面図を、図９（
Ｂ）に半導体装置の平面図を、図９（Ｃ）に半導体装置の回路図をそれぞれ示す。ここで
、図９（Ａ）は、図９（Ｂ）のＣ１−Ｃ２、及びＤ１−Ｄ２における断面に相当する。

図９（Ａ）及び図９（Ｂ）に示す半導体装置は、下部に第１の半導体材料を用いたトラン
ジスタ１６０を有し、上部に第２の半導体材料を用いたトランジスタ１６２を有するもの
である。トランジスタ１６２は、実施の形態１で示すトランジスタ４４０ａの構造を適用
する例である。

ここで、第１の半導体材料と第２の半導体材料は異なる禁制帯幅を持つ材料とすることが
望ましい。例えば、第１の半導体材料を酸化物半導体以外の半導体材料（シリコンなど）
とし、第２の半導体材料を酸化物半導体とすることができる。酸化物半導体以外の材料を
用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジ
スタは、その特性により長時間の電荷保持を可能とする。

なお、上記トランジスタは、いずれもｎチャネル型トランジスタであるものとして説明す
るが、ｐチャネル型トランジスタを用いることができるのはいうまでもない。また、情報
を保持するために酸化物半導体を用いた実施の形態１に示すようなトランジスタを用いる
他は、半導体装置に用いられる材料や半導体装置の構造など、半導体装置の具体的な構成
をここで示すものに限定する必要はない。

図９（Ａ）におけるトランジスタ１６０は、半導体材料（例えば、シリコンなど）を含む
基板１８５に設けられたチャネル形成領域１１６と、チャネル形成領域１１６を挟むよう
に設けられた不純物領域１２０と、チャネル形成領域１１６上に設けられたゲート絶縁膜
１０８と、ゲート絶縁膜１０８上に設けられたゲート電極層１１０と、を有する。なお、
図において、明示的にはソース電極層やドレイン電極層を有しない場合があるが、便宜上
、このような状態を含めてトランジスタと呼ぶ場合がある。また、この場合、トランジス
タの接続関係を説明するために、ソース領域やドレイン領域を含めてソース電極層やドレ
イン電極層と表現することがある。

基板１８５上にはトランジスタ１６０を囲むように素子分離絶縁層１０６が設けられてお
り、トランジスタ１６０上に絶縁層１２８、１３０が設けられている。

単結晶半導体基板を用いたトランジスタ１６０は、高速動作が可能である。このため、当
該トランジスタを読み出し用のトランジスタとして用いることで、情報の読み出しを高速
に行うことができる。トランジスタ１６２および容量素子１６４の形成前の処理として、
トランジスタ１６０を覆う絶縁層にＣＭＰ処理を施して、絶縁層を平坦化し、平坦化した
絶縁層１３０上に絶縁膜１８３を形成する。絶縁膜１８３は下部のトランジスタ１６０を
含む回路部からの、水素等の不純物を遮断する効果の高い緻密な膜を用いることが好まし
い。例えば、酸化アルミニウム膜や、窒化シリコン膜を用いることができる。

絶縁層１２８、絶縁層１３０、絶縁膜１８３に、ゲート電極層１１０に達する開口を形成
し、ゲート電極層１１０に接して導電層１８１ｂを形成する。導電層１８１ｂと同工程で
、導電層１８１ａを形成する。

導電層１８１ａ、導電層１８１ｂを覆い、表面に導電層１８１ａ及び導電層１８１ｂの形
状を反映した凸部を有する酸化物絶縁膜を形成し、酸化物絶縁膜に酸素ドープ処理により
酸素を注入して酸化物絶縁膜下面近傍及び導電層１８１ａ、導電層１８１ｂ近傍に、酸素
過剰領域１８０を形成する。酸素過剰領域１８０を含む酸化物絶縁膜にＣＭＰ処理を施し
て、導電層１８１ａ、導電層１８１ｂ上の酸化物絶縁膜を選択的に除去することで表面を
平坦化し、平坦化した酸化物絶縁膜１８２を形成する。

導電層１８１ａと重なる酸化物絶縁膜１８２上に酸化物半導体膜１４４を形成する。酸化
物半導体膜１４４上に電極層１４２ａ、１４２ｂを形成する。電極層１４２ａは、酸化物
絶縁膜１８２に設けられた導電層１８１ｂに達する開口において導電層１８１ｂと電気的
に接続する。よって、電極層１４２ａは導電層１８１ｂを介してゲート電極層１１０と電
気的に接続する。

電極層１４２ａ、電極層１４２ｂ、酸化物半導体膜１４４上にゲート絶縁膜１４６を形成
し、ゲート絶縁膜１４６上にゲート電極層１４８ａ、導電層１４８ｂを形成し、トランジ
スタ１６２，及び容量素子１６４を形成する。さらにトランジスタ１６２及び容量素子１
６４上に絶縁膜１５０を形成する。

容量素子１６４は、重畳して設けられている、電極層１４２ａと、ゲート絶縁膜１４６と
、導電層１４８ｂとによって構成される。トランジスタ１６２の電極層１４２ａは、容量
素子１６４の一方の電極として機能し、導電層１４８ｂは、容量素子１６４の他方の電極
として機能する。なお、容量が不要の場合には、容量素子１６４を設けない構成とするこ
ともできる。また、容量素子１６４は、別途、トランジスタ１６２の上方に設けてもよい
。

トランジスタ１６２および容量素子１６４の上には絶縁膜１５２が設けられている。そし
て、絶縁膜１５２上には配線１５６が設けられ、その配線１５６はトランジスタ１６２と
他のトランジスタを接続するために設けられている。図９（Ａ）には図示しないが、配線
１５６は、絶縁膜１５２、絶縁膜１５０、及びゲート絶縁膜１４６などに形成された開口
に形成された電極層を介して電極層１４２ｂと電気的に接続される。

図９（Ａ）に示すトランジスタ１６２は、酸化物半導体膜１４４をチャネル形成領域に用
いたトップゲート型トランジスタである。導電層１８１ａはトランジスタ１６２の酸化物
半導体膜のチャネル形成領域、及びゲート電極層１４８ａと重なる位置に設けられ、トラ
ンジスタ１６２の電気的特性を形御することができる。また導電層１８１ｂは下部のトラ
ンジスタ１６０を含む回路部によって生じる静電気に対する静電遮蔽機能も有する。

酸化物半導体膜１４４が設けられる、導電層１８１ａと重なる酸化物絶縁膜１８２におい
て、酸化物半導体膜１４４に近接して酸素過剰領域１８０を設けることができるため、酸
素過剰領域１８０から酸化物半導体膜１４４へ効率よく酸素を供給することができる。ま
た、酸素の供給は、熱処理を行ってより促進することもできる。

さらに、酸化物絶縁膜１８２において、酸素過剰領域１８０は、酸素供給が必要な酸化物
半導体膜１４４の下以外の領域では、酸化物絶縁膜１８２上面から離れた、酸化物絶縁膜
１８２下面近傍に設けられている。よって、特に熱処理を行ったときでも、酸化物絶縁膜
１８２上面からの不必要な酸素の放出が抑制でき、酸化物絶縁膜１８２を酸素過剰な状態
に維持することができる。

従って、トランジスタ１６２において、効率よく酸化物半導体膜１４４中及びゲート絶縁
膜１４６と酸化物半導体膜１４４の界面などの酸素欠損の補填を行うことが可能となる。

トランジスタ１６２において、導電層１８１ａの電位を制御し、例えばＧＮＤとすること
でトランジスタ１６２のしきい値電圧をよりプラスとし、さらにノーマリーオフのトラン
ジスタとすることができる。

よって、トランジスタ１６２は、オフ電流が小さくすることができるため、これを用いる
ことにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動
作を必要としない、或いは、リフレッシュ動作の頻度が極めて少ない半導体記憶装置とす
ることが可能となるため、消費電力を十分に低減することができる。

図９（Ａ）及び図９（Ｂ）において、トランジスタ１６０と、トランジスタ１６２とは、
少なくとも一部が重畳するように設けられており、トランジスタ１６０のソース領域又は
ドレイン領域と酸化物半導体膜１４４の一部が重畳するように設けられているのが好まし
い。また、トランジスタ１６２及び容量素子１６４が、トランジスタ１６０の少なくとも
一部と重畳するように設けられている。例えば、容量素子１６４の導電層１４８ｂは、ト
ランジスタ１６０のゲート電極層１１０と少なくとも一部が重畳して設けられている。こ
のような平面レイアウトを採用することにより、半導体装置の占有面積の低減を図ること
ができるため、高集積化を図ることができる。

次に、図９（Ａ）及び図９（Ｂ）に対応する回路構成の一例を図９（Ｃ）に示す。

図９（Ｃ）において、第１の配線（１ｓｔＬｉｎｅ）とトランジスタ１６０のソース電
極層とは、電気的に接続され、第２の配線（２ｎｄＬｉｎｅ）とトランジスタ１６０の
ドレイン電極層とは、電気的に接続されている。また、第３の配線（３ｒｄＬｉｎｅ）
とトランジスタ１６２のソース電極層又はドレイン電極層の一方とは、電気的に接続され
、第４の配線（４ｔｈＬｉｎｅ）と、トランジスタ１６２のゲート電極層とは、電気的
に接続されている。そして、トランジスタ１６０のゲート電極層と、トランジスタ１６２
のソース電極層又はドレイン電極層の一方は、容量素子１６４の電極の一方と電気的に接
続され、第５の配線（５ｔｈＬｉｎｅ）と、容量素子１６４の電極の他方は電気的に接
続されている。

図９（Ｃ）に示す半導体装置では、トランジスタ１６０のゲート電極層の電位が保持可能
という特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能である
。

情報の書き込みおよび保持について説明する。まず、第４の配線の電位を、トランジスタ
１６２がオン状態となる電位にして、トランジスタ１６２をオン状態とする。これにより
、第３の配線の電位が、トランジスタ１６０のゲート電極層、および容量素子１６４に与
えられる。すなわち、トランジスタ１６０のゲート電極層には、所定の電荷が与えられる
（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷
、Ｈｉｇｈレベル電荷という）のいずれかが与えられるものとする。その後、第４の配線
の電位を、トランジスタ１６２がオフ状態となる電位にして、トランジスタ１６２をオフ
状態とすることにより、トランジスタ１６０のゲート電極層に与えられた電荷が保持され
る（保持）。

トランジスタ１６２のオフ電流は極めて小さいため、トランジスタ１６０のゲート電極層
の電荷は長時間にわたって保持される。

次に情報の読み出しについて説明する。第１の配線に所定の電位（定電位）を与えた状態
で、第５の配線に適切な電位（読み出し電位）を与えると、トランジスタ１６０のゲート
電極層に保持された電荷量に応じて、第２の配線は異なる電位をとる。一般に、トランジ
スタ１６０をｎチャネル型とすると、トランジスタ１６０のゲート電極層にＨｉｇｈレベ
ル電荷が与えられている場合の見かけのしきい値Ｖ_ｔｈ＿Ｈは、トランジスタ１６０のゲ
ート電極層にＬｏｗレベル電荷が与えられている場合の見かけのしきい値Ｖ_ｔｈ＿Ｌより
低くなるためである。ここで、見かけのしきい値電圧とは、トランジスタ１６０を「オン
状態」とするために必要な第５の配線の電位をいうものとする。したがって、第５の配線
の電位をＶ_ｔｈ＿ＨとＶ_ｔｈ＿Ｌの間の電位Ｖ_０とすることにより、トランジスタ１６０
のゲート電極層に与えられた電荷を判別できる。例えば、書き込みにおいて、Ｈｉｇｈレ
ベル電荷が与えられていた場合には、第５の配線の電位がＶ_０（＞Ｖ_ｔｈ＿Ｈ）となれば
、トランジスタ１６０は「オン状態」となる。Ｌｏｗレベル電荷が与えられていた場合に
は、第５の配線の電位がＶ_０（＜Ｖ_ｔｈ＿Ｌ）となっても、トランジスタ１６０は「オフ
状態」のままである。このため、第２の配線の電位を見ることで、保持されている情報を
読み出すことができる。

なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み
出せることが必要になる。このように情報を読み出さない場合には、ゲート電極層の状態
にかかわらずトランジスタ１６０が「オフ状態」となるような電位、つまり、Ｖ_ｔｈ＿Ｈ
より小さい電位を第５の配線に与えればよい。又は、ゲート電極層の状態にかかわらずト
ランジスタ１６０が「オン状態」となるような電位、つまり、Ｖ_ｔｈ＿Ｌより大きい電位
を第５の配線に与えればよい。

図１０に異なる記憶装置の構造の一形態の例を示す。

図１０は、記憶装置の斜視図である。図１０に示す記憶装置は上部に記憶回路としてメモ
リセルを複数含む、メモリセルアレイ（メモリセルアレイ３４００（１）乃至メモリセル
アレイ３４００（ｎ）ｎは２以上の整数）を複数層有し、下部にメモリセルアレイ３４０
０（１）乃至メモリセルアレイ３４００（ｎ）を動作させるために必要な論理回路３００
４を有する。

図１０では、論理回路３００４、メモリセルアレイ３４００（１）及びメモリセルアレイ
３４００（２）を図示しており、メモリセルアレイ３４００（１）又はメモリセルアレイ
３４００（２）に含まれる複数のメモリセルのうち、メモリセル３１７０ａと、メモリセ
ル３１７０ｂを代表で示す。メモリセル３１７０ａ及びメモリセル３１７０ｂとしては、
例えば、本実施の形態において説明した図９の回路構成と同様の構成とすることもできる
。

なお、メモリセル３１７０ａ及びメモリセル３１７０ｂに含まれるトランジスタは、酸化
物半導体膜にチャネル形成領域を有するトランジスタを用いる。酸化物半導体膜にチャネ
ル形成領域を有するトランジスタの構成については、実施の形態１において説明した構成
と同様であるため、説明は省略する。

また、論理回路３００４は、酸化物半導体以外の半導体材料をチャネル形成領域として用
いたトランジスタを有する。例えば、半導体材料（例えば、シリコンなど）を含む基板に
素子分離絶縁層を設け、素子分離絶縁層に囲まれた領域にチャネル形成領域となる領域を
形成することによって得られるトランジスタとすることができる。なお、トランジスタは
、絶縁表面上に形成された多結晶シリコン膜等の半導体膜や、ＳＯＩ基板のシリコン膜に
チャネル形成領域が形成されるトランジスタであってもよい。

メモリセルアレイ３４００（１）乃至メモリセルアレイ３４００（ｎ）及び論理回路３０
０４は層間絶縁層を間に介して積層され、層間絶縁層を貫通する電極や配線によって適宜
電気的接続等を行うことができる。

本実施の形態に示す半導体装置では、チャネル形成領域に酸化物半導体を用いたオフ電流
の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持する
ことが可能である。つまり、リフレッシュ動作が不要となるか、又は、リフレッシュ動作
の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる
。また、電力の供給がない場合（ただし、電位は固定されていることが望ましい）であっ
ても、長期にわたって記憶内容を保持することが可能である。

また、本実施の形態に示す半導体装置では、情報の書き込みに高い電圧を必要とせず、素
子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲート
への電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、
ゲート絶縁膜の劣化といった問題が全く生じない。すなわち、開示する発明に係る半導体
装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信
頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の
書き込みが行われるため、高速な動作も容易に実現しうる。

以上のように、微細化及び高集積化を実現し、かつ高い電気的特性を付与された半導体装
置、及び該半導体装置の作製方法を提供することができる。

以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。

（実施の形態４）
本実施の形態では、半導体装置の一例として、上記実施の形態１に開示したトランジスタ
を少なくとも一部に用いたＣＰＵ（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）
について説明する。

図１１（Ａ）は、ＣＰＵの具体的な構成を示すブロック図である。図１１（Ａ）に示すＣ
ＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃｌｏｇｉ
ｃｕｎｉｔ、演算回路）、ＡＬＵコントローラ１１９２、インストラクションデコーダ
１１９３、インタラプトコントローラ１１９４、タイミングコントローラ１１９５、レジ
スタ１１９６、レジスタコントローラ１１９７、バスインターフェース１１９８（Ｂｕｓ
Ｉ／Ｆ）、書き換え可能なＲＯＭ１１９９、及びＲＯＭインターフェース１１８９（Ｒ
ＯＭＩ／Ｆ）を有している。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板な
どを用いる。ＲＯＭ１１９９及びＲＯＭインターフェース１１８９は、別チップに設けて
もよい。もちろん、図１１（Ａ）に示すＣＰＵは、その構成を簡略化して示した一例にす
ぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。

バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクション
デコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタ
ラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ
１１９５に入力される。

ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントロー
ラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制
御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御する
ための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラ
ム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク
状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアド
レスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう。

また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９
２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、及びレ
ジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタイ
ミングコントローラ１１９５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号Ｃ
ＬＫ２を生成する内部クロック生成部を備えており、内部クロック信号ＣＬＫ２を上記各
種回路に供給する。

図１１（Ａ）に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。レ
ジスタ１１９６のメモリセルには、上記実施の形態３に開示したメモリセルを用いること
ができる。

図１１（Ａ）に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１
からの指示に従い、レジスタ１１９６における保持動作の選択を行う。すなわち、レジス
タ１１９６が有するメモリセルにおいて、論理（値）を反転させる論理素子によるデータ
の保持を行うか、容量素子によるデータの保持を行うかを、選択する。論理（値）を反転
させる論理素子によるデータの保持が選択されている場合、レジスタ１１９６内のメモリ
セルへの、電源電圧の供給が行われる。容量素子におけるデータの保持が選択されている
場合、容量素子へのデータの書き換えが行われ、レジスタ１１９６内のメモリセルへの電
源電圧の供給を停止することができる。

電源停止に関しては、図１１（Ｂ）または図１１（Ｃ）に示すように、メモリセル群と、
電源電位ＶＤＤまたは電源電位ＶＳＳの与えられているノード間に、スイッチング素子を
設けることにより行うことができる。以下に図１１（Ｂ）及び図１１（Ｃ）の回路の説明
を行う。

図１１（Ｂ）及び図１１（Ｃ）では、メモリセルへの電源電位の供給を制御するスイッチ
ング素子に、上記実施の形態１に開示したトランジスタを含む記憶回路の構成の一例を示
す。

図１１（Ｂ）に示す記憶装置は、スイッチング素子１１４１と、メモリセル１１４２を複
数有するメモリセル群１１４３とを有している。具体的に、各メモリセル１１４２には、
実施の形態３に記載されているメモリセルを用いることができる。メモリセル群１１４３
が有する各メモリセル１１４２には、スイッチング素子１１４１を介して、ハイレベルの
電源電位ＶＤＤが供給されている。さらに、メモリセル群１１４３が有する各メモリセル
１１４２には、信号ＩＮの電位と、ローレベルの電源電位ＶＳＳの電位が与えられている
。

図１１（Ｂ）では、スイッチング素子１１４１として、上記実施の形態１に開示したトラ
ンジスタを用いており、該トランジスタは、そのゲート電極層に与えられる信号ＳｉｇＡ
によりスイッチングが制御される。

なお、図１１（Ｂ）では、スイッチング素子１１４１がトランジスタを一つだけ有する構
成を示しているが、特に限定されず、トランジスタを複数有していてもよい。スイッチン
グ素子１１４１が、スイッチング素子として機能するトランジスタを複数有している場合
、上記複数のトランジスタは並列に接続されていてもよいし、直列に接続されていてもよ
いし、直列と並列が組み合わされて接続されていてもよい。

また、図１１（Ｂ）では、スイッチング素子１１４１により、メモリセル群１１４３が有
する各メモリセル１１４２への、ハイレベルの電源電位ＶＤＤの供給が制御されているが
、スイッチング素子１１４１により、ローレベルの電源電位ＶＳＳの供給が制御されてい
てもよい。

また、図１１（Ｃ）には、メモリセル群１１４３が有する各メモリセル１１４２に、スイ
ッチング素子１１４１を介して、ローレベルの電源電位ＶＳＳが供給されている、記憶装
置の一例を示す。スイッチング素子１１４１により、メモリセル群１１４３が有する各メ
モリセル１１４２への、ローレベルの電源電位ＶＳＳの供給を制御することができる。

メモリセル群と、電源電位ＶＤＤまたは電源電位ＶＳＳの与えられているノード間に、ス
イッチング素子を設け、一時的にＣＰＵの動作を停止し、電源電圧の供給を停止した場合
においてもデータを保持することが可能であり、消費電力の低減を行うことができる。具
体的には、例えば、パーソナルコンピュータのユーザーが、キーボードなどの入力装置へ
の情報の入力を停止している間でも、ＣＰＵの動作を停止することができ、それにより消
費電力を低減することができる。

ここでは、ＣＰＵを例に挙げて説明したが、ＤＳＰ（ＤｉｇｉｔａｌＳｉｇｎａｌＰ
ｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＦＰＧＡ（ＦｉｅｌｄＰｒｏｇｒａｍｍａｂｌ
ｅＧａｔｅＡｒｒａｙ）等のＬＳＩにも応用可能である。

また、スピントロニクスデバイスとして知られるスピンＭＲＡＭ（スピン注入磁化反転型
ＭＲＡＭ）と、酸化物半導体を用いたメモリの比較表を表１に示す。

酸化物半導体を用いたトランジスタとシリコンを用いたトランジスタを組み合わせるメモ
リは、表１に示したように、スピントロニクスデバイスと比べて、駆動方式、書き込み原
理、材料などが大きく異なっている。

また、酸化物半導体を用いたトランジスタとシリコンを用いたトランジスタを組み合わせ
るメモリは、表１に示したように、スピントロニクスデバイスに比べて、耐熱性、３Ｄ化
（３層以上の積層構造化）、磁界耐性など多くの点で有利である。なお、表１にあるオー
バーヘッドの電力とは、プロセッサ内のメモリ部などに書き込む電力など、所謂オーバー
ヘッドに消費される電力のことである。

このように、スピントロニクスデバイスに比べて有利な点の多い酸化物半導体を用いたメ
モリを利用することで、ＣＰＵの省電力化が実現可能となる。

（実施の形態５）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用すること
ができる。電子機器としては、テレビ、モニタ等の表示装置、照明装置、デスクトップ型
或いはノート型のパーソナルコンピュータ、ワードプロセッサ、ＤＶＤ（Ｄｉｇｉｔａｌ
ＶｅｒｓａｔｉｌｅＤｉｓｃ）などの記録媒体に記憶された静止画又は動画を再生す
る画像再生装置、ポータブルＣＤプレーヤ、ラジオ、テープレコーダ、ヘッドホンステレ
オ、ステレオ、コードレス電話子機、トランシーバ、携帯無線機、携帯電話、自動車電話
、携帯型ゲーム機、電卓、携帯情報端末、電子手帳、電子書籍、電子翻訳機、音声入力機
器、ビデオカメラ、デジタルスチルカメラ、電気シェーバ、電子レンジ等の高周波加熱装
置、電気炊飯器、電気洗濯機、電気掃除機、エアコンディショナーなどの空調設備、食器
洗い器、食器乾燥器、衣類乾燥器、布団乾燥器、電気冷蔵庫、電気冷凍庫、電気冷凍冷蔵
庫、ＤＮＡ保存用冷凍庫、煙感知器、放射線測定器、透析装置等の医療機器、などが挙げ
られる。さらに、誘導灯、信号機、ベルトコンベア、エレベータ、エスカレータ、産業用
ロボット、電力貯蔵システム等の産業機器も挙げられる。また、石油を用いたエンジンや
、非水系二次電池からの電力を用いて電動機により推進する移動体なども、電子機器の範
疇に含まれるものとする。上記移動体として、例えば、電気自動車（ＥＶ）、内燃機関と
電動機を併せ持ったハイブリッド車（ＨＥＶ）、プラグインハイブリッド車（ＰＨＥＶ）
、これらのタイヤ車輪を無限軌道に変えた装軌車両、電動アシスト自転車を含む原動機付
自転車、自動二輪車、電動車椅子、ゴルフ用カート、小型又は大型船舶、潜水艦、ヘリコ
プター、航空機、ロケット、人工衛星、宇宙探査機や惑星探査機、宇宙船が挙げられる。
これらの電子機器の具体例を図１２に示す。

図１２（Ａ）は、表示部を有するテーブル９０００を示している。テーブル９０００は、
筐体９００１に表示部９００３が組み込まれており、表示部９００３により映像を表示す
ることが可能である。なお、４本の脚部９００２により筐体９００１を支持した構成を示
している。また、電力供給のための電源コード９００５を筐体９００１に有している。

実施の形態１に示すトランジスタは、表示部９００３に用いることが可能であり、電子機
器に高い信頼性を付与することができる。

表示部９００３は、タッチ入力機能を有しており、テーブル９０００の表示部９００３に
表示された表示ボタン９００４を指などで触れることで、画面操作や、情報を入力するこ
とができ、また他の家電製品との通信を可能とする、又は制御を可能とすることで、画面
操作により他の家電製品をコントロールする制御装置としてもよい。例えば、イメージセ
ンサ機能を有する半導体装置を用いれば、表示部９００３にタッチ入力機能を持たせるこ
とができる。

また、筐体９００１に設けられたヒンジによって、表示部９００３の画面を床に対して垂
直に立てることもでき、テレビジョン装置としても利用できる。狭い部屋においては、大
きな画面のテレビジョン装置は設置すると自由な空間が狭くなってしまうが、テーブルに
表示部が内蔵されていれば、部屋の空間を有効に利用することができる。

図１２（Ｂ）は、携帯音楽プレーヤであり、本体３０２１には表示部３０２３と、耳に装
着するための固定部３０２２と、スピーカ、操作ボタン３０２４、外部メモリスロット３
０２５等が設けられている。実施の形態１乃至４のいずれか示したトランジスタ、メモリ
を本体３０２１に内蔵されているメモリやＣＰＵなどに適用することにより、より省電力
化された携帯音楽プレイヤーとすることができる。

さらに、図１２（Ｂ）に示す携帯音楽プレーヤにアンテナやマイク機能や無線機能を持た
せ、携帯電話と連携させれば、乗用車などを運転しながらワイヤレスによるハンズフリー
での会話も可能である。

図１２（Ｃ）はコンピュータであり、ＣＰＵを含む本体９２０１、筐体９２０２、表示部
９２０３、キーボード９２０４、外部接続ポート９２０５、ポインティングデバイス９２
０６等を含む。コンピュータは、本発明の一態様を用いて作製される半導体装置をその表
示部９２０３に用いることにより作製される。実施の形態４に示したＣＰＵを利用すれば
、省電力化されたコンピュータとすることが可能となる。

図１３（Ａ）及び図１３（Ｂ）は２つ折り可能なタブレット型端末である。図１３（Ａ）
は、開いた状態であり、タブレット型端末は、筐体９６３０、表示部９６３１ａ、表示部
９６３１ｂ、表示モード切り替えスイッチ９０３４、電源スイッチ９０３５、省電力モー
ド切り替えスイッチ９０３６、留め具９０３３、操作スイッチ９０３８、を有する。

図１３（Ａ）及び図１３（Ｂ）に示すような携帯機器においては、画像データの一時記憶
などにメモリとしてＳＲＡＭまたはＤＲＡＭが使用されている。例えば、実施の形態３に
説明した半導体装置をメモリとして使用することができる。先の実施の形態で説明した半
導体装置をメモリに採用することによって、情報の書き込みおよび読み出しが高速で、長
期間の記憶保持が可能で、且つ消費電力が十分に低減することができる。

また、表示部９６３１ａは、一部をタッチパネルの領域９６３２ａとすることができ、表
示された操作キー９６３８にふれることでデータ入力をすることができる。なお、表示部
９６３１ａにおいては、一例として半分の領域が表示のみの機能を有する構成、もう半分
の領域がタッチパネルの機能を有する構成を示しているが該構成に限定されない。表示部
９６３１ａの全ての領域がタッチパネルの機能を有する構成としても良い。例えば、表示
部９６３１ａの全面をキーボードボタン表示させてタッチパネルとし、表示部９６３１ｂ
を表示画面として用いることができる。

また、表示部９６３１ｂにおいても表示部９６３１ａと同様に、表示部９６３１ｂの一部
をタッチパネルの領域９６３２ｂとすることができる。また、タッチパネルのキーボード
表示切り替えボタン９６３９が表示されている位置に指やスタイラスなどでふれることで
表示部９６３１ｂにキーボードボタン表示することができる。

また、タッチパネルの領域９６３２ａとタッチパネルの領域９６３２ｂに対して同時にタ
ッチ入力することもできる。

また、表示モード切り替えスイッチ９０３４は、縦表示又は横表示などの表示の向きを切
り替え、白黒表示やカラー表示の切り替えなどを選択できる。省電力モード切り替えスイ
ッチ９０３６は、タブレット型端末に内蔵している光センサで検出される使用時の外光の
光量に応じて表示の輝度を最適なものとすることができる。タブレット型端末は光センサ
だけでなく、ジャイロ、加速度センサ等の傾きを検出するセンサなどの他の検出装置を内
蔵させてもよい。

また、図１３（Ａ）では表示部９６３１ｂと表示部９６３１ａの表示面積が同じ例を示し
ているが特に限定されず、一方のサイズともう一方のサイズが異なっていてもよく、表示
の品質も異なっていてもよい。例えば一方が他方よりも高精細な表示を行える表示パネル
としてもよい。

図１３（Ｂ）は、閉じた状態であり、タブレット型端末は、筐体９６３０、太陽電池９６
３３、充放電制御回路９６３４、バッテリー９６３５、ＤＣＤＣコンバータ９６３６を有
する。なお、図１３（Ｂ）では充放電制御回路９６３４の一例としてバッテリー９６３５
、ＤＣＤＣコンバータ９６３６を有する構成について示している。

なお、タブレット型端末は２つ折り可能なため、未使用時に筐体９６３０を閉じた状態に
することができる。従って、表示部９６３１ａ、表示部９６３１ｂを保護できるため、耐
久性に優れ、長期使用の観点からも信頼性の優れたタブレット型端末を提供できる。

また、この他にも図１３（Ａ）及び図１３（Ｂ）に示したタブレット型端末は、様々な情
報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻など
を表示部に表示する機能、表示部に表示した情報をタッチ入力操作又は編集するタッチ入
力機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有するこ
とができる。

タブレット型端末の表面に装着された太陽電池９６３３によって、電力をタッチパネル、
表示部、又は映像信号処理部等に供給することができる。なお、太陽電池９６３３は、筐
体９６３０の片面又は両面に設けることができ、バッテリー９６３５の充電を効率的に行
う構成とすることができる。なおバッテリー９６３５としては、リチウムイオン電池を用
いると、小型化を図れる等の利点がある。

また、図１３（Ｂ）に示す充放電制御回路９６３４の構成、及び動作について図１３（Ｃ
）にブロック図を示し説明する。図１３（Ｃ）には、太陽電池９６３３、バッテリー９６
３５、ＤＣＤＣコンバータ９６３６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３、
表示部９６３１について示しており、バッテリー９６３５、ＤＣＤＣコンバータ９６３６
、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３が、図１３（Ｂ）に示す充放電制御回
路９６３４に対応する箇所となる。

まず外光により太陽電池９６３３により発電がされる場合の動作の例について説明する。
太陽電池９６３３で発電した電力は、バッテリー９６３５を充電するための電圧となるよ
うＤＣＤＣコンバータ９６３６で昇圧又は降圧がなされる。そして、表示部９６３１の動
作に太陽電池９６３３からの電力が用いられる際にはスイッチＳＷ１をオンにし、コンバ
ータ９６３７で表示部９６３１に必要な電圧に昇圧又は降圧をすることとなる。また、表
示部９６３１での表示を行わない際には、ＳＷ１をオフにし、ＳＷ２をオンにしてバッテ
リー９６３５の充電を行う構成とすればよい。

なお太陽電池９６３３については、発電手段の一例として示したが、特に限定されず、圧
電素子（ピエゾ素子）や熱電変換素子（ペルティエ素子）などの他の発電手段によるバッ
テリー９６３５の充電を行う構成であってもよい。例えば、無線（非接触）で電力を送受
信して充電する無接点電力伝送モジュールや、また他の充電手段を組み合わせて行う構成
としてもよい。

図１４（Ａ）において、テレビジョン装置８０００は、筐体８００１に表示部８００２が
組み込まれており、表示部８００２により映像を表示し、スピーカ部８００３から音声を
出力することが可能である。実施の形態１に示すトランジスタを用いて表示部８００２に
用いることが可能である。

表示部８００２は、液晶表示装置、有機ＥＬ素子などの発光素子を各画素に備えた発光装
置、電気泳動表示装置、ＤＭＤ（ＤｉｇｉｔａｌＭｉｃｒｏｍｉｒｒｏｒＤｅｖｉｃ
ｅ）、ＰＤＰ（ＰｌａｓｍａＤｉｓｐｌａｙＰａｎｅｌ）などの、半導体表示装置を
用いることができる。

テレビジョン装置８０００は、受信機やモデムなどを備えていてもよい。テレビジョン装
置８０００は、受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを
介して有線又は無線による通信ネットワークに接続することにより、一方向（送信者から
受信者）又は双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行う
ことも可能である。

また、テレビジョン装置８０００は、情報通信を行うためのＣＰＵや、メモリを備えてい
てもよい。テレビジョン装置８０００は、実施の形態３又は４に示すメモリ又はＣＰＵを
用いることが可能である。

図１４（Ａ）において、室内機８２００及び室外機８２０４を有するエアコンディショナ
ーは、実施の形態４のＣＰＵを用いた電気機器の一例である。具体的に、室内機８２００
は、筐体８２０１、送風口８２０２、ＣＰＵ８２０３等を有する。図１４（Ａ）において
、ＣＰＵ８２０３が、室内機８２００に設けられている場合を例示しているが、ＣＰＵ８
２０３は室外機８２０４に設けられていてもよい。或いは、室内機８２００と室外機８２
０４の両方に、ＣＰＵ８２０３が設けられていてもよい。実施の形態４に示したＣＰＵは
、酸化物半導体を用いたＣＰＵであるため、耐熱性に優れており、信頼性の高いエアコン
ディショナーを実現できる。

図１４（Ａ）において、電気冷凍冷蔵庫８３００は、酸化物半導体を用いたＣＰＵを備え
る電気機器の一例である。具体的に、電気冷凍冷蔵庫８３００は、筐体８３０１、冷蔵室
用扉８３０２、冷凍室用扉８３０３、ＣＰＵ８３０４等を有する。図１４（Ａ）では、Ｃ
ＰＵ８３０４が、筐体８３０１の内部に設けられている。実施の形態４に示したＣＰＵを
電気冷凍冷蔵庫８３００のＣＰＵ８３０４に用いることによって省電力化が図れる。

図１４（Ｂ）及び図１４（Ｃ）において、電気機器の一例である電気自動車の例を示す。
電気自動車９７００には、二次電池９７０１が搭載されている。二次電池９７０１の電力
は、制御回路９７０２により出力が調整されて、駆動装置９７０３に供給される。制御回
路９７０２は、図示しないＲＯＭ、ＲＡＭ、ＣＰＵ等を有する処理装置９７０４によって
制御される。実施の形態４に示したＣＰＵを電気自動車９７００のＣＰＵに用いることに
よって省電力化が図れる。

駆動装置９７０３は、直流電動機若しくは交流電動機単体、又は電動機と内燃機関と、を
組み合わせて構成される。処理装置９７０４は、電気自動車９７００の運転者の操作情報
（加速、減速、停止など）や走行時の情報（上り坂や下り坂等の情報、駆動輪にかかる負
荷情報など）の入力情報に基づき、制御回路９７０２に制御信号を出力する。制御回路９
７０２は、処理装置９７０４の制御信号により、二次電池９７０１から供給される電気エ
ネルギーを調整して駆動装置９７０３の出力を制御する。交流電動機を搭載している場合
は、図示していないが、直流を交流に変換するインバータも内蔵される。

１０６素子分離絶縁層
１０８ゲート絶縁膜
１１０ゲート電極層
１１６チャネル形成領域
１２０不純物領域
１２８絶縁層
１３０絶縁層
１４２ａ電極層
１４２ｂ電極層
１４４酸化物半導体膜
１４６ゲート絶縁膜
１４８ａゲート電極層
１４８ｂ導電層
１５０絶縁膜
１５２絶縁膜
１５６配線
１６０トランジスタ
１６２トランジスタ
１６４容量素子
１８０酸素過剰領域
１８１ａ導電層
１８１ｂ導電層
１８２酸化物絶縁膜
１８３絶縁膜
１８５基板
４００基板
４０１ゲート電極層
４０１ａゲート電極層
４０１ｂゲート電極層
４０１ｃゲート電極層
４０２ゲート絶縁膜
４０３酸化物半導体膜
４０３ａ酸化物半導体膜
４０３ｂ酸化物半導体膜
４０４ａ低抵抗領域
４０４ｂ低抵抗領域
４０５ａソース電極層
４０５ｂドレイン電極層
４０７絶縁膜
４０９チャネル形成領域
４２０トランジスタ
４３０トランジスタ
４３１酸素
４３６酸化物絶縁膜
４４０ａトランジスタ
４４０ｂトランジスタ
４４０ｃトランジスタ
４８０酸化物絶縁膜
４８１酸素過剰領域
４８２絶縁膜
４８３絶縁膜
４８４酸化物絶縁膜
４９１導電層
４９１ａ導電層
４９１ｂ導電層
６００基板
６０１ゲート電極層
６０２ゲート絶縁膜
６０３酸化物半導体膜
６０５ａ電極層
６０５ｂ電極層
６０７絶縁膜
６１０トランジスタ
６１５絶縁膜
６３６酸化物絶縁膜
６４０トランジスタ
６４１ゲート電極層
６４２ゲート絶縁膜
６４３チャネル形成領域
６４４ｎ型不純物領域
６４５ｎ型不純物領域
６４６側壁絶縁層
６４７配線層
６４８配線層
６５０トランジスタ
６５１ゲート電極層
６５２ゲート絶縁膜
６５３チャネル形成領域
６５４ｐ型不純物領域
６５５ｐ型不純物領域
６５６側壁絶縁層
６５７配線層
６５８配線層
６６０ＣＭＯＳ回路
６８１酸素過剰領域
６８３絶縁膜
６８４絶縁膜
６８６絶縁膜
６８７絶縁膜
６８８絶縁膜
６８９絶縁膜
６９０容量素子
６９１導電層
６９２配線層
６９３導電層
７００基板
７４０トランジスタ
７４１ゲート電極層
７４２ゲート絶縁膜
７４３チャネル形成領域
７４４ｎ型不純物領域
７４５ｎ型不純物領域
７４６側壁絶縁層
７４８配線層
７５０トランジスタ
７５１ゲート電極層
７５２ゲート絶縁膜
７５３チャネル形成領域
７５４ｐ型不純物領域
７５５ｐ型不純物領域
７５６側壁絶縁層
７６０回路
７８８絶縁膜
７８９素子分離領域
８００基板
８０１トランジスタ
８０２トランジスタ
８０３トランジスタ
８０４トランジスタ
８１１トランジスタ
８１２トランジスタ
８１３トランジスタ
８１４トランジスタ
８２１ゲート電極層
８２５電極層
８２６絶縁膜
８３０絶縁膜
８３１配線層
８３２配線層
８３３絶縁膜
８３４配線層
８３５配線層
８３６絶縁膜
８３８酸素過剰領域
８３９酸化物絶縁膜
８４０導電層
８４１ゲート電極層
８４２導電層
８４３絶縁膜
８４５電極層
１１４１スイッチング素子
１１４２メモリセル
１１４３メモリセル群
１１８９ＲＯＭインターフェース
１１９０基板
１１９１ＡＬＵ
１１９２ＡＬＵコントローラ
１１９３インストラクションデコーダ
１１９４インタラプトコントローラ
１１９５タイミングコントローラ
１１９６レジスタ
１１９７レジスタコントローラ
１１９８バスインターフェース
１１９９ＲＯＭ
３００４論理回路
３０２１本体
３０２２固定部
３０２３表示部
３０２４操作ボタン
３０２５外部メモリスロット
３１７０ａメモリセル
３１７０ｂメモリセル
３４００メモリセルアレイ
８０００テレビジョン装置
８００１筐体
８００２表示部
８００３スピーカ部
８２００室内機
８２０１筐体
８２０２送風口
８２０３ＣＰＵ
８２０４室外機
８３００電気冷凍冷蔵庫
８３０１筐体
８３０２冷蔵室用扉
８３０３冷凍室用扉
８３０４ＣＰＵ
９０００テーブル
９００１筐体
９００２脚部
９００３表示部
９００４表示ボタン
９００５電源コード
９０３３留め具
９０３４スイッチ
９０３５電源スイッチ
９０３６スイッチ
９０３８操作スイッチ
９２０１本体
９２０２筐体
９２０３表示部
９２０４キーボード
９２０５外部接続ポート
９２０６ポインティングデバイス
９６３０筐体
９６３１表示部
９６３１ａ表示部
９６３１ｂ表示部
９６３２ａ領域
９６３２ｂ領域
９６３３太陽電池
９６３４充放電制御回路
９６３５バッテリー
９６３６ＤＣＤＣコンバータ
９６３７コンバータ
９６３８操作キー
９６３９ボタン
９７００電気自動車
９７０１二次電池
９７０２制御回路
９７０３駆動装置
９７０４処理装置

Claims

導電層を形成する工程と、
前記導電層上に、酸化物絶縁膜を形成する工程と、
前記酸化物絶縁膜の前記導電層側に、酸素過剰領域を選択的に形成する工程と、
前記導電層上の前記酸化物絶縁膜を薄膜化する工程と、
前記酸化物絶縁膜上に、酸化物半導体層を形成する工程と、
前記酸化物半導体層に、電気的に接続されたソース電極層及びドレイン電極層を形成する工程と、
前記酸化物半導体層上に、ゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、ゲート電極層を形成する工程と、を有する半導体装置の製造方法。
請求項１において、
前記導電層上の前記酸化物絶縁膜を薄膜化する工程は、前記酸化物絶縁膜を平坦化することである半導体装置の製造方法。
導電層と、
前記導電層上の酸化物絶縁膜と、
前記酸化物絶縁膜上の酸化物半導体層と
前記酸化物半導体層に電気的に接続されたソース電極層及びドレイン電極層と、
前記酸化物半導体層上のゲート絶縁膜と、
前記ゲート絶縁膜のゲート電極層と、を有し、
前記酸化物絶縁膜の前記導電層上の膜厚は、前記酸化物絶縁膜の前記導電層上以外の膜厚よりも薄く、
前記酸化物絶縁膜は酸素過剰領域を有し、
前記導電層上における前記酸化物半導体から前記酸素過剰領域までの距離は、前記導電層上以外における酸化物半導体から前記酸素過剰領域までの距離よりも小さい半導体装置。
請求項３において、
前記導電層の下の第１の酸化アルミニウム膜と、
前記ゲート電極層上の第２の酸化アルミニウム膜と、を有し、
前記第１の酸化アルミニウム膜は、前記酸化物半導体層の周辺において、前記第２の酸化アルミニウム膜と接する領域を有する半導体装置。