JP5015428B2 - Display device - Google Patents

Display device Download PDF

Info

Publication number
JP5015428B2
JP5015428B2 JP2005077968A JP2005077968A JP5015428B2 JP 5015428 B2 JP5015428 B2 JP 5015428B2 JP 2005077968 A JP2005077968 A JP 2005077968A JP 2005077968 A JP2005077968 A JP 2005077968A JP 5015428 B2 JP5015428 B2 JP 5015428B2
Authority
JP
Japan
Prior art keywords
power supply
voltage
driver element
supply line
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2005077968A
Other languages
Japanese (ja)
Other versions
JP2006259374A (en
Inventor
晋也 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Global OLED Technology LLC
Original Assignee
Global OLED Technology LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Global OLED Technology LLC filed Critical Global OLED Technology LLC
Priority to JP2005077968A priority Critical patent/JP5015428B2/en
Publication of JP2006259374A publication Critical patent/JP2006259374A/en
Application granted granted Critical
Publication of JP5015428B2 publication Critical patent/JP5015428B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、トランジスタを用いてエレクトロルミネッセンス(EL)素子などの電流駆動型発光素子を駆動するアクティブ型の有機EL表示装置に関する。   The present invention relates to an active organic EL display device that uses a transistor to drive a current-driven light-emitting element such as an electroluminescence (EL) element.

自ら発光する有機エレクトロルミネッセンス(EL)素子を用いた有機EL表示装置は、液晶表示装置で必要なバックライトが不要で装置の薄型化に最適であるとともに、視野角にも制限がないため、次世代の表示装置として実用化が期待されている。なお、有機EL表示装置に用いられる有機EL発光素子は、各発光素子の輝度が流れる電流値により制御される点で、液晶セルが電圧により制御される液晶表示装置等とは異なっている。   An organic EL display device using an organic electroluminescence (EL) element that emits light by itself does not require a backlight necessary for a liquid crystal display device and is optimal for thinning the device, and there is no restriction on the viewing angle. It is expected to be put to practical use as a next generation display device. In addition, the organic EL light emitting element used for the organic EL display device is different from a liquid crystal display device or the like in which the liquid crystal cell is controlled by voltage in that it is controlled by a current value through which the luminance of each light emitting element flows.

図9に、従来技術に別のアクティブマトリクス方式の有機EL表示装置における画素回路を示す。かかる従来技術における画素回路は、カソード側が負電源線209に接続された有機EL発光素子204と、ソース電極が有機EL発光素子204のアノード電極に接続されたドライバー素子202と、ドレイン電極が正電源線208に接続され、ソース電極がドライバー素子202のドレイン電極と接続され、ゲート電極が制御線210と接続されたスイッチング素子203と、ドライバー素子202のゲート電極およびソース電極との間に接続された静電容量205と、ソースもしくはドレイン電極がドライバー素子202のゲート電極と接続され、ドレインもしくはソース電極が信号線207と接続され、ゲート電極が走査線206と接続されたスイッチング素子201とを有する構造をとる。ここでスイッチング素子201およびスイッチング素子203およびドライバー素子202は電界効果型の薄膜トランジスタ(TFT)である。   FIG. 9 shows a pixel circuit in another active matrix organic EL display device in the prior art. Such a pixel circuit in the prior art has an organic EL light emitting element 204 whose cathode side is connected to the negative power supply line 209, a driver element 202 whose source electrode is connected to the anode electrode of the organic EL light emitting element 204, and a drain electrode whose positive power is supplied. Connected to the line 208, the source electrode is connected to the drain electrode of the driver element 202, the gate electrode is connected between the switching element 203 connected to the control line 210, and the gate electrode and the source electrode of the driver element 202. A structure having an electrostatic capacitance 205, and a switching element 201 whose source or drain electrode is connected to the gate electrode of the driver element 202, whose drain or source electrode is connected to the signal line 207, and whose gate electrode is connected to the scanning line 206. Take. Here, the switching element 201, the switching element 203, and the driver element 202 are field-effect thin film transistors (TFTs).

上記画素回路の動作を以下に説明する。ドライバー素子202のゲート・ソース電極間にドライバー素子202の閾値電圧より大きな電圧が静電容量205により安定的に保持されおり、スイッチング素子203は制御線210によりオン状態を保持しているとする。従って、ドライバー素子202はオンしている。   The operation of the pixel circuit will be described below. It is assumed that a voltage higher than the threshold voltage of the driver element 202 is stably held between the gate and source electrodes of the driver element 202 by the electrostatic capacitance 205, and the switching element 203 is held in the ON state by the control line 210. Accordingly, the driver element 202 is on.

この状態で、負電源線209を正電源線208の電位GNDより高レベルとしてドライバー素子202をオン状態のままに保ち、有機EL発光素子204のアノード電極の電位が正電源線208の電位GNDと同電位となるように有機EL発光素子204に逆バイアス電圧を印加し保持する。つぎに、走査線206を高レベルとしスイッチング素子201をオン状態とした後、信号線207の電位をドライバー素子202のゲート電極に印加する。この信号線207の電位は正電源線208の電位GNDと同電位である。このとき、有機EL発光素子204のアノード電極の電位は有機EL発光素子204の静電容量成分と静電容量205の容量比に応じて正電源線208の電位より低くなる。以上の工程を経てドライバー素子202はオフとなる。   In this state, the negative power supply line 209 is set to a level higher than the potential GND of the positive power supply line 208 to keep the driver element 202 in an on state, and the potential of the anode electrode of the organic EL light emitting element 204 is equal to the potential GND of the positive power supply line 208. A reverse bias voltage is applied to and held at the organic EL light emitting element 204 so as to have the same potential. Next, after the scanning line 206 is set to a high level and the switching element 201 is turned on, the potential of the signal line 207 is applied to the gate electrode of the driver element 202. The potential of the signal line 207 is the same as the potential GND of the positive power supply line 208. At this time, the potential of the anode electrode of the organic EL light emitting element 204 becomes lower than the potential of the positive power supply line 208 according to the capacitance ratio of the electrostatic capacitance component of the organic EL light emitting element 204 and the electrostatic capacity 205. The driver element 202 is turned off through the above steps.

つぎに、負電源線209を正電源線208と同電位GNDにすると、ドライバー素子202のソース電位は負電源線209の電圧降下に従って下がるが、ドライバー素子202のゲート電位はGNDであり、ドライバー素子202はオン状態となる。このため、ドライバー素子202およびスイッチング素子203を通して正電源線208から電流が有機EL発光素子204のアノード電極に供給され、徐々に有機EL発光素子204のアノード電極の電位は、ドライバー素子202のゲート電極と有機EL発光素子204のアノード電極の電位との電位差がドライバー素子202の閾値電圧と等しくなるまで上昇しつづける。   Next, when the negative power supply line 209 is set to the same potential GND as that of the positive power supply line 208, the source potential of the driver element 202 decreases according to the voltage drop of the negative power supply line 209, but the gate potential of the driver element 202 is GND. 202 is turned on. Therefore, a current is supplied from the positive power supply line 208 to the anode electrode of the organic EL light emitting element 204 through the driver element 202 and the switching element 203, and the potential of the anode electrode of the organic EL light emitting element 204 gradually becomes the gate electrode of the driver element 202. And the potential difference between the anode electrode potential of the organic EL light emitting element 204 and the threshold voltage of the driver element 202 continue to rise.

その後に走査線206の電位を低レベルとして、ドライバー素子202のソース電極に静電容量205および有機EL発光素子204の静電容量成分によってドライバー素子202の閾値電圧を保持することができる。この工程を以下「閾値電圧検出」と呼ぶこととする。   After that, the potential of the scanning line 206 is set to a low level, and the threshold voltage of the driver element 202 can be held on the source electrode of the driver element 202 by the electrostatic capacitance 205 and the electrostatic capacitance component of the organic EL light emitting element 204. This process is hereinafter referred to as “threshold voltage detection”.

つぎに、制御線210によってスイッチング素子203をオフ状態とし、走査線206を高レベルとして信号線207の電圧をドライバー素子202のゲート電極に印加するとともに、信号線207にデータ電圧Vdata(輝度電圧)を供給すると、静電容量205と有機EL発光素子204の静電容量の容量比によりドライバー素子202のソース電極が変化し、ドライバー素子202のゲート・ソース電極間電位は以下のようになる。   Next, the switching element 203 is turned off by the control line 210, the scanning line 206 is set to the high level, the voltage of the signal line 207 is applied to the gate electrode of the driver element 202, and the data voltage Vdata (luminance voltage) is applied to the signal line 207. Is supplied, the source electrode of the driver element 202 changes depending on the capacitance ratio of the electrostatic capacity 205 and the organic EL light emitting element 204, and the potential between the gate and source electrodes of the driver element 202 is as follows.

Vgs={Cs/(Cs+Coled)}Vdata+Vt・・・(式1)
この電位差Vgsは、静電容量205によって安定的に保持される。このデータ電圧を加算する工程を以下「書き込み」と呼ぶことにする。
Vgs = {Cs / (Cs + Coled)} Vdata + Vt (Expression 1)
This potential difference Vgs is stably held by the capacitance 205. The process of adding the data voltages is hereinafter referred to as “writing”.

そして、制御線210によってスイッチング素子203をオン状態とし、正電源線208と負電源線209との間の電位差が、有機EL発光素子204の発光開始電圧より充分大きくなるように負電源線209を低くすると、上記工程にて静電容量205に保持された電圧に応じてドライバー素子202は有機EL発光素子204に流れる電流を制御し、有機EL発光素子204はその電流値に応じた輝度で発光しつづける。   Then, the switching element 203 is turned on by the control line 210, and the negative power supply line 209 is set so that the potential difference between the positive power supply line 208 and the negative power supply line 209 is sufficiently larger than the light emission start voltage of the organic EL light emitting element 204. When the voltage is lowered, the driver element 202 controls the current flowing through the organic EL light emitting element 204 according to the voltage held in the capacitance 205 in the above process, and the organic EL light emitting element 204 emits light with luminance according to the current value. Continue.

上述のように図9に示す画素回路では一度輝度情報の書き込みを行えば、つぎに書き込みが行われるまでの間、有機EL発光素子204は一定の輝度で発光を継続する。   As described above, in the pixel circuit shown in FIG. 9, once the luminance information is written, the organic EL light emitting element 204 continues to emit light at a constant luminance until the next writing is performed.

このように、図9に示す画素回路では、一度データ電圧の書き込みを行えば、つぎに書き込み状態が解消されるまでの間、有機EL発光素子204は一定の輝度で発光を継続する(たとえば、特許文献1参照)。   As described above, in the pixel circuit shown in FIG. 9, once the data voltage is written, the organic EL light-emitting element 204 continues to emit light at a constant luminance until the next writing state is canceled (for example, Patent Document 1).

US2004/0174349A1(第2頁、第1図)US2004 / 0174349A1 (2nd page, Fig. 1)

しかしながら、上記閾値電圧検出工程においては、信号線207に与える信号を各画素に与える輝度信号とは別の信号に切り替えなければならず、信号線207を駆動する信号駆動回路を高速に動作させる必要があり、消費電力が増大してしまう。また、閾値電圧検出工程に要する時間が1フレームの時間に対して大きな割合を占めるので、閾値電圧検出工程において信号線207を複数の走査線で共有する必要がある。従って、有機EL発光素子204が発光する時間の割合が最大でも60%程度になり、必要輝度を実現する上で瞬間的に有機EL発光素子204に流れる電流値が大きくなってしまい、有機EL発光素子204の寿命を短くしてしまうという問題があった。   However, in the threshold voltage detection step, the signal applied to the signal line 207 must be switched to a signal different from the luminance signal applied to each pixel, and the signal driving circuit that drives the signal line 207 must be operated at high speed. There will be an increase in power consumption. In addition, since the time required for the threshold voltage detection process occupies a large proportion of the time of one frame, the signal line 207 needs to be shared by a plurality of scanning lines in the threshold voltage detection process. Accordingly, the ratio of the time during which the organic EL light emitting element 204 emits light is about 60% at the maximum, and the current value that flows through the organic EL light emitting element 204 instantaneously increases in order to realize the necessary luminance, and the organic EL light emission. There was a problem that the life of the element 204 was shortened.

本発明では、発光素子が発光する際のTFTなどのFETからなるドライバー素子のゲート電極とドレイン電極との間に静電容量を、ゲート電極と参照電源との間にスイッチング素子を設置し、発光素子が発光する際のドライバー素子のゲート・ドレイン電極間の閾値電圧を検出し、閾値電圧検出時にドライバー素子のゲート電極に与えていた電位よりドライバー素子がオフする方向の電圧を画素信号とすることで、信号書き込み工程の際に、静電容量に保持されていたドライバー素子の閾値電圧を失うことなく閾値電圧に輝度データを重畳することを可能にし、同時に発光素子の発光時間の割合を高めることを可能にした。   In the present invention, a capacitance is provided between the gate electrode and the drain electrode of a driver element made of an FET such as a TFT when the light emitting element emits light, and a switching element is provided between the gate electrode and the reference power source to emit light. The threshold voltage between the gate and drain electrodes of the driver element when the element emits light is detected, and the voltage in the direction in which the driver element is turned off from the potential applied to the gate electrode of the driver element when the threshold voltage is detected is used as the pixel signal. In the signal writing process, it is possible to superimpose the luminance data on the threshold voltage without losing the threshold voltage of the driver element held in the capacitance, and at the same time, increase the ratio of the light emission time of the light emitting element. Made possible.

本発明は、発光輝度に対応する電圧を書き込むデータ書き込み手段と、前記データ書き込み手段によって書き込まれた電圧に応じて駆動電流を制御する電流値制御手段と、前記電流値制御手段によって制御された駆動電流の供給を受け発光する発光手段と、前記データ書き込み手段によって書き込まれた電圧をその電圧書き込み前に書き込まれていたデータ電圧とは無関係の状態にするための電源線制御手段と、を備え、マトリクス状に配置された画素毎の発光を制御して表示を行うアクティブマトリックス型の表示装置において、前記データ書き込み手段は、発光輝度に対応したデータ電圧を供給する信号線と、前記信号線に画素毎のデータ電圧を供給する信号線駆動回路と、前記信号線のデータ電圧の画素内への取り込みを制御する第1スイッチング素子と、前記第1スイッチング素子を制御する走査線と、前記走査線を制御する走査線駆動回路とを備え、前記電流値制御手段は、前記第1スイッチング素子により取り込まれたデータ電圧に応じた駆動電流を流すドライバー素子と、前記ドライバー素子のゲート電極にドレイン電極またはソース電極のいずれかの電極が接続され、かつリセット線にゲート電極が接続された第2スイッチング素子と、前記ドライバー素子のゲート電極とドレイン電極との間に設けられ、ドライバー素子の閾値電圧と前記データ電圧に応じた電圧を保持する静電容量と、前記第2スイッチング素子を制御するリセット線と、参照電圧を前記第2スイッチング素子を通して前記ドライバー素子のゲート電極に供給するための参照電源線と、を備え、前記発光手段は、前記ドライバー素子のドレイン電極に接続された発光素子と、を備え、前記電源線制御手段は、前記発光素子に駆動電流を供給する、正電源線と負電源線とからなる、一対の電源線と、前記一対の電源線の電位を制御して、前記ドライバー素子のドレイン電極側の正電源線を前記ドライバー素子のソース電極側の電源線の電位以下の電位に設定し、前記ドライバー素子のドレイン電極に前記ドライバー素子のソース電極側の負電源線の電位から当該ドライバー素子の閾値電圧の範囲の最大値を引いた値の電位が発生するようにして、前記ドライバー素子の閾値電圧検出工程を実行する電源供給回路と、を備え、前記データ書き込み手段は、前記閾値電圧検出工程の次に、前記走査線の電位を前記第1スイッチング素子が導通状態になるようにし、各画素への画素信号の書き込み工程を実行することを特徴とする。
また、本発明に係る表示装置は、駆動電流に応じて発光する発光素子と、この発光素子に直列接続され、発光素子の駆動電流を制御するドライバー素子と、これら発光素子と、ドライバー素子との直列接続の両端側にそれぞれ接続された正電源線および負電源線と、前記ドライバー素子のドレイン電極とゲート電極の間に接続される静電容量と、前記ドライバー素子のゲート電極をデータ電圧が供給される信号線に接続する第1スイッチング素子と、前記ドライバー素子のゲート電極を一定の参照電圧が供給されている参照電源線に接続する第2スイッチング素子と、を含み、前記正電源線の正電圧または負電源線の負電圧を変更して、正電源線の電圧を負電源線の電圧より低い電圧として前記発光素子に逆バイアスを掛け、この状態で前記第1スイッチング素子をオフ、前記第2スイッチング素子をオンして、前記ドライバー素子のドレイン電極とゲート電極の間にドライバー素子の閾値電圧に応じた電圧を発生させて、前記静電容量を充電し、前記ドライバー素子の閾値電圧検出工程を実行し、つぎに、前記第2スイッチング素子をオフして、前記第1スイッチング素子をオンすることで、ドライバー素子のゲート電極にデータ電圧を重畳して前記静電容量を充電し、各画素への画素信号の書き込み工程を実行し、その後、前記正電源線および負電源線の電圧をそれぞれ正電圧および負電圧に戻すことで、ドライバー素子によって制御された駆動電流を発光素子に供給することを特徴とする。
The present invention relates to a data writing means for writing a voltage corresponding to light emission luminance, a current value control means for controlling a driving current in accordance with the voltage written by the data writing means, and a drive controlled by the current value control means. A light emitting means that emits light upon receiving a current supply, and a power line control means for setting the voltage written by the data writing means to a state unrelated to the data voltage written before the voltage writing, In an active matrix display device that performs display by controlling light emission for each pixel arranged in a matrix, the data writing means includes a signal line for supplying a data voltage corresponding to light emission luminance, and a pixel on the signal line. A signal line driving circuit for supplying each data voltage, and a first for controlling the data voltage of the signal line to be taken into the pixel. An switching element, a scanning line for controlling the first switching element, and a scanning line driving circuit for controlling the scanning line, wherein the current value control means is responsive to a data voltage taken in by the first switching element. A driver element for flowing a driving current, a second switching element in which either a drain electrode or a source electrode is connected to a gate electrode of the driver element, and a gate electrode is connected to a reset line; A capacitance provided between a gate electrode and a drain electrode and holding a threshold voltage of the driver element and a voltage corresponding to the data voltage; a reset line for controlling the second switching element; and a reference voltage for the first voltage. A reference power line for supplying to the gate electrode of the driver element through two switching elements, The light emitting means includes a light emitting element connected to a drain electrode of the driver element, and the power supply line control means includes a positive power supply line and a negative power supply line for supplying a driving current to the light emitting element. Controlling the potential of the pair of power supply lines and the pair of power supply lines, and setting the positive power supply line on the drain electrode side of the driver element to a potential equal to or lower than the potential of the power supply line on the source electrode side of the driver element, The threshold voltage of the driver element is generated such that a potential obtained by subtracting the maximum value of the threshold voltage range of the driver element from the potential of the negative power supply line on the source electrode side of the driver element is generated at the drain electrode of the driver element. A power supply circuit for executing a detection step , wherein the data writing means is configured such that, after the threshold voltage detection step, the potential of the scanning line is electrically connected to the first switching element. And writing a pixel signal to each pixel is performed .
The display device according to the present invention includes a light emitting element that emits light according to a driving current, a driver element that is connected in series to the light emitting element and controls the driving current of the light emitting element, the light emitting element, and the driver element. Data voltage is supplied to the positive and negative power supply lines connected to both ends of the series connection, the capacitance connected between the drain electrode and the gate electrode of the driver element, and the gate electrode of the driver element. A first switching element connected to a signal line to be connected, and a second switching element connecting a gate electrode of the driver element to a reference power supply line to which a constant reference voltage is supplied. By changing the voltage or the negative voltage of the negative power supply line, the voltage of the positive power supply line is set to a voltage lower than the voltage of the negative power supply line, and the light emitting element is reverse-biased. 1 switching element is turned off, the second switching element is turned on, a voltage corresponding to the threshold voltage of the driver element is generated between the drain electrode and the gate electrode of the driver element, and the capacitance is charged, The threshold voltage detection step of the driver element is executed, and then the second switching element is turned off and the first switching element is turned on, so that the data voltage is superimposed on the gate electrode of the driver element and the static voltage is applied. Drive controlled by the driver element by charging the capacitance, executing a pixel signal writing process to each pixel, and then returning the voltages of the positive power supply line and the negative power supply line to positive voltage and negative voltage, respectively. A current is supplied to the light emitting element.

このように、本発明によれば、第1スイッチング素子と、第2スイッチング素子と、ドライバー素子と、静電容量と、発光素子が設けられる。そして、発光素子が発光する際のドライバー素子のゲート電極とドレイン電極との間に静電容量を設置し、発光素子が発光する際のドライバー素子のゲート・ドレイン電極間の閾値電圧を検出し、これをドライバー素子のゲート・ドレイン電極間に設けられている静電容量に充電する。その後、ドライバー素子のゲートにデータ電圧を供給することで、ドライバー素子のゲート・ドレイン間の電圧に閾値電圧に対し、輝度データを重畳した電圧を得る。従って、ドライバー素子の閾値電圧のバラツキを補償することができる。さらに、リセット期間においてリセット選択スイッチング素子をドライバー素子のゲート・ソース間に設置することで、リセット工程および書き込み工程および発光期間を順次走査させることができ、発光期間を非常に長く確保することが可能になる。   Thus, according to the present invention, the first switching element, the second switching element, the driver element, the capacitance, and the light emitting element are provided. Then, a capacitance is installed between the gate electrode and the drain electrode of the driver element when the light emitting element emits light, and a threshold voltage between the gate and drain electrodes of the driver element when the light emitting element emits light is detected, This is charged into the electrostatic capacitance provided between the gate and drain electrodes of the driver element. Thereafter, by supplying a data voltage to the gate of the driver element, a voltage obtained by superimposing the luminance data on the threshold voltage to the voltage between the gate and drain of the driver element is obtained. Therefore, variations in the threshold voltage of the driver element can be compensated. Furthermore, by setting the reset selection switching element between the gate and source of the driver element during the reset period, the reset process, writing process, and light emission period can be sequentially scanned, and the light emission period can be secured very long. become.

以下、本発明の実施形態について、図面に基づいて説明する。ただし、発明の範囲を図示例に限定するものではない。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. However, the scope of the invention is not limited to the illustrated examples.

〔第1の実施の形態〕
図1に本発明が適用された第1の実施の形態に係る表示装置を、図2にそのタイミングチャートを示す。
[First Embodiment]
FIG. 1 shows a display device according to a first embodiment to which the present invention is applied, and FIG. 2 shows a timing chart thereof.

図1に示すように、画素回路1が、マトリクス状に配置されており、各画素回路には、走査線駆動回路3からの正電源線17、定電源供給回路4からの負電源線18が接続されている。このように、正電源線17および負電源線18が各水平ラインに沿って伸び、各正電源線17、負電源線18が各行の画素に接続されている。なお、図4および図5に示すように、各行ごとに走査線駆動回路3によって駆動される電源線は負電源線18であってもよく、その場合には正電源線17が定電源供給回路4に接続される。   As shown in FIG. 1, the pixel circuits 1 are arranged in a matrix, and each pixel circuit has a positive power supply line 17 from the scanning line driving circuit 3 and a negative power supply line 18 from the constant power supply circuit 4. It is connected. Thus, the positive power supply line 17 and the negative power supply line 18 extend along each horizontal line, and each positive power supply line 17 and negative power supply line 18 are connected to the pixels in each row. As shown in FIGS. 4 and 5, the power supply line driven by the scanning line drive circuit 3 for each row may be a negative power supply line 18, in which case the positive power supply line 17 is a constant power supply circuit. 4 is connected.

また、水平方向の各行に沿って走査線駆動回路3からの走査線16およびリセット線19が配置され、各走査線16および各リセット線19が該当行の各画素回路に接続されている。また、垂直方向の各列に沿って信号線駆動回路2からの信号線15が配置され、各信号線15が該当列の各画素回路に接続されている。走査線16およびリセット線19は、各行毎に順次選択され、信号線15には選択されている行の画素についてのデータ電圧が供給される。   A scanning line 16 and a reset line 19 from the scanning line driving circuit 3 are arranged along each row in the horizontal direction, and each scanning line 16 and each reset line 19 are connected to each pixel circuit in the corresponding row. A signal line 15 from the signal line driving circuit 2 is arranged along each column in the vertical direction, and each signal line 15 is connected to each pixel circuit in the corresponding column. The scanning line 16 and the reset line 19 are sequentially selected for each row, and the data voltage for the pixels in the selected row is supplied to the signal line 15.

つぎに、画素回路1の構成について説明する。正電源線17には、有機EL発光素子など電流駆動型の発光素子14のアノード電極が接続されている。発光素子14のカソード電極には、ドライバー素子12のドレイン電極が接続され、このドライバー素子12のソース電極は負電源線18に接続されている。ドライバー素子12のゲート電極とドレイン電極との間には、静電容量13が接続されている。また、ドライバー素子12のゲート電極には、第1スイッチング素子11のソースもしくはドレイン電極が接続され、この第1スイッチング素子11のドレインもしくはソース電極は信号線15に接続され、ゲート電極は走査線16に接続されている。ドライバー素子12のゲート電極には、第2スイッチング素子20のドレインもしくはソース電極も接続され、この第2スイッチング素子20のソースもしくはドレイン電極には負電源線18が接続され、ゲート電極はリセット線19に接続されている。   Next, the configuration of the pixel circuit 1 will be described. An anode electrode of a current-driven light emitting element 14 such as an organic EL light emitting element is connected to the positive power supply line 17. The cathode electrode of the light emitting element 14 is connected to the drain electrode of the driver element 12, and the source electrode of the driver element 12 is connected to the negative power supply line 18. A capacitance 13 is connected between the gate electrode and the drain electrode of the driver element 12. The source or drain electrode of the first switching element 11 is connected to the gate electrode of the driver element 12, the drain or source electrode of the first switching element 11 is connected to the signal line 15, and the gate electrode is the scanning line 16. It is connected to the. A drain or source electrode of the second switching element 20 is also connected to the gate electrode of the driver element 12, a negative power supply line 18 is connected to the source or drain electrode of the second switching element 20, and the gate electrode is the reset line 19. It is connected to the.

ここで、第1スイッチング素子11および第2スイッチング素子20はn形もしくはp形TFT(図示の例ではn型)であり、ドライバー素子12はn型TFTである。   Here, the first switching element 11 and the second switching element 20 are n-type or p-type TFTs (n-type in the illustrated example), and the driver element 12 is an n-type TFT.

上記画素回路の動作を図2のタイミングチャートおよび図3−1(図3−1−1、3−1−2)〜図3−3を用いて説明する。   The operation of the pixel circuit will be described with reference to the timing chart of FIG. 2 and FIGS. 3-1 (FIGS. 3-1, 3-1-2) to 3-3.

「リセット(閾値電圧検出)工程」
まず、リセット線19を高レベルにすることにより第2スイッチング素子20をオン状態とし、ドライバー素子12のゲートを負電源線18に導通させることで、ドライバー素子12のゲート・ソース電極間の電位差を0Vとしてオフ状態にする。その後に、正電源線17を負電源線18の電位VSS以下の電位Vpに設定する。
"Reset (threshold voltage detection) process"
First, by setting the reset line 19 to a high level, the second switching element 20 is turned on, and the gate of the driver element 12 is conducted to the negative power supply line 18, whereby the potential difference between the gate and source electrodes of the driver element 12 is reduced. 0V is turned off. Thereafter, the positive power supply line 17 is set to a potential Vp that is equal to or lower than the potential VSS of the negative power supply line 18.

正電源線17の電位がVpになった瞬間におけるドライバー素子12のドレイン電極の電位はVDD−Voled+{Coled/(Cs+Coled)}(Vp−VDD)である(図3−1−1)。なお、Coledは、発光素子14の容量成分14’の容量値である。   The potential of the drain electrode of the driver element 12 at the moment when the potential of the positive power supply line 17 becomes Vp is VDD-Voled + {Coled / (Cs + Coled)} (Vp-VDD) (FIG. 3-1-1). Coled is the capacitance value of the capacitive component 14 ′ of the light emitting element 14.

ここで、補償したいドライバー素子12の閾値電圧の範囲の最大値をVt(TFT)(>0)とすると、
VSS−Vt(TFT)≧VDD−Voled
+{Coled/(Cs+Coled)}(Vp−VDD)・・・(式2)
となるようにVpを設定する。
Here, when the maximum value of the threshold voltage range of the driver element 12 to be compensated is Vt (TFT) (> 0),
VSS-Vt (TFT) ≧ VDD-Voled
+ {Coled / (Cs + Coled)} (Vp−VDD) (Formula 2)
Vp is set so that

正電源線17がVpになった瞬間からドライバー素子12の閾値電圧検出が開始される。そして、ドライバー素子12のドレイン電極にはVSS−Vtの電位が発生する(図3−1−2)。   The threshold voltage detection of the driver element 12 is started from the moment when the positive power supply line 17 becomes Vp. Then, a potential of VSS-Vt is generated at the drain electrode of the driver element 12 (FIG. 3-1-2).

「書き込み工程」
つぎに、信号線15の電位をVdataとした後、走査線16を高レベルとしてスイッチング素子11が導通状態となるようにし、各画素への画素信号の書き込み工程(2)に入る。ドライバー素子12のゲート電位をVdata(<VSS)とすると、ドライバー素子12のドレイン電極はVSS−Vt+{Cs/(Cs+Coled)}(Vdata−VSS)となる(図3−2)。
"Writing process"
Next, after the potential of the signal line 15 is set to Vdata, the scanning line 16 is set to a high level so that the switching element 11 becomes conductive, and the pixel signal writing process (2) to each pixel is started. When the gate potential of the driver element 12 is Vdata (<VSS), the drain electrode of the driver element 12 becomes VSS−Vt + {Cs / (Cs + Coled)} (Vdata−VSS) (FIG. 3-2).

「発光工程」
つぎに、正電源線17を発光素子14に印加される電圧が発光素子14の閾値電圧より充分大きくなるようにVDDとする。これによって、そのときのドライバー素子のゲート・ソース間電圧Vgsに応じて、ドライバー素子12に駆動電流が流れ、発光素子14が発光する。
"Light emission process"
Next, the positive power supply line 17 is set to VDD so that the voltage applied to the light emitting element 14 is sufficiently larger than the threshold voltage of the light emitting element 14. Accordingly, a drive current flows through the driver element 12 in accordance with the gate-source voltage Vgs of the driver element at that time, and the light emitting element 14 emits light.

そのときドライバー素子12のゲート・ソース電極間の電位差は、
Vgs=VDD−VSS−Voled+(Vdata−VSS){Coled/(Cs+Coled)}+Vt・・・(式3)
となる(図3−3)。
The potential difference between the gate and source electrodes of the driver element 12 is then
Vgs = VDD−VSS−Voled + (Vdata−VSS) {Coled / (Cs + Coled)} + Vt (Expression 3)
(FIG. 3-3).

よって、ドライバー素子12に流れる電流は、
id=(β/2)(Vgs−Vt)=(β/2)(VDD−VSS−Voled+(Vdata−VSS){Coled/(Cs+Coled)})・・・(式4)
Therefore, the current flowing through the driver element 12 is
id = (β / 2) (Vgs−Vt) 2 = (β / 2) (VDD−VSS−Voled + (Vdata−VSS) {Coled / (Cs + Coled)}) 2 (Formula 4)

以上により、ドライバー素子12に流れる発光素子14の駆動電流idは、ドライバー素子12の閾値電圧Vtに影響されることはなく、ドライバー素子12の閾値電圧は補償される。   As described above, the drive current id of the light emitting element 14 flowing through the driver element 12 is not affected by the threshold voltage Vt of the driver element 12, and the threshold voltage of the driver element 12 is compensated.

なお、図2に示したように、正電源線17、リセット線19、走査線16は、各行の独立に制御される。すなわち、信号線15は、列方向に配置されており、1水平期間毎に供給するデータ電圧が順次変更される。一方、正電源線17,リセット線19,走査線16は各行に設けられており、1フレーム単位で信号を切り替えればよい。従って、図2に示すように、特定のn行の画素については、書き込み工程のタイミングに合わせて、リセット(閾値電圧検出)工程、書き込み工程、発光工程を順次行えばよい。このため、信号線15を高速で駆動する必要がなく、電力消費量の増加を抑えることができる。また、発光期間を十分とれるため、一定の輝度を得るために必要な発光素子14への供給電流を十分小さくでき発光素子の寿命を長くすることができる。   As shown in FIG. 2, the positive power supply line 17, the reset line 19, and the scanning line 16 are controlled independently for each row. That is, the signal lines 15 are arranged in the column direction, and the data voltage supplied for each horizontal period is sequentially changed. On the other hand, the positive power supply line 17, the reset line 19, and the scanning line 16 are provided in each row, and signals may be switched in units of one frame. Therefore, as shown in FIG. 2, for a specific n rows of pixels, a reset (threshold voltage detection) step, a writing step, and a light emitting step may be sequentially performed in accordance with the timing of the writing step. For this reason, it is not necessary to drive the signal line 15 at high speed, and an increase in power consumption can be suppressed. In addition, since a sufficient light emission period can be secured, a supply current to the light emitting element 14 necessary for obtaining a certain luminance can be sufficiently reduced, and the life of the light emitting element can be extended.

また、上記画素回路は、図5のようなタイミングチャートによっても同様に動作する。すなわち、この例では、正電源線17は、定電源供給回路4’によって、高レベルのVDDに一定に保持し、一方、走査線駆動回路3’によって、負電源線18について、上記説明における正電源線17をVpに維持する期間、VDD以上の電圧に維持する。これによって、上述の上述図2と同様の動作が得られる。   The pixel circuit operates in the same manner according to the timing chart as shown in FIG. In other words, in this example, the positive power supply line 17 is kept constant at a high level VDD by the constant power supply circuit 4 ′, while the negative power supply line 18 is positively connected to the positive power supply line 3 ′ by the scanning line drive circuit 3 ′. While the power supply line 17 is maintained at Vp, it is maintained at a voltage equal to or higher than VDD. As a result, the same operation as in the above-described FIG. 2 can be obtained.

なお、この場合、上述の式3のドライバー素子12のゲート・ソース電圧Vgsは、
Vgs=VDD−VSS−Voled+(Vdata−Vp){Coled/(Cs+Coled)}+Vt・・・(式3)
となる。
In this case, the gate-source voltage Vgs of the driver element 12 of the above-described formula 3 is
Vgs = VDD−VSS−Voled + (Vdata−Vp) {Coled / (Cs + Coled)} + Vt (Expression 3)
It becomes.

〔第2の実施の形態〕
図6に本発明が適用された別の画素回路を示す。この画素回路は、正電源線137に接続された発光素子34と、ドレイン電極が発光素子34のカソード電極とソース電極が負電源線138に接続されたドライバー素子32と、ドライバー素子32のゲート電極とドレイン電極との間に接続された静電容量33と、ソースもしくはドレイン電極がドライバー素子32のゲート電極に接続され、ドレインもしくはソース電極が信号線135に接続され、ゲート電極が走査線136にそれぞれ接続された第1スイッチング素子31と、ドライバー素子32のゲート電極にドレインもしくはソース電極が接続され、参照電源線140にソースもしくはドレイン電極が接続され、リセット線139にゲート電極が接続された、第2スイッチング素子35を有する。第1スイッチング素子31および第2スイッチング素子35はn形もしくはp形TFT(図示の例ではn型)およびドライバー素子32はn型TFTである。
[Second Embodiment]
FIG. 6 shows another pixel circuit to which the present invention is applied. This pixel circuit includes a light emitting element 34 connected to a positive power supply line 137, a driver element 32 having a drain electrode connected to a cathode electrode and a source electrode of the light emitting element 34, and a gate electrode of the driver element 32. The capacitance 33 connected between the drain electrode and the drain electrode, the source or drain electrode is connected to the gate electrode of the driver element 32, the drain or source electrode is connected to the signal line 135, and the gate electrode is connected to the scanning line 136. The drain or source electrode is connected to the gate electrode of the first switching element 31 and the driver element 32 connected to each other, the source or drain electrode is connected to the reference power supply line 140, and the gate electrode is connected to the reset line 139. A second switching element 35 is included. The first switching element 31 and the second switching element 35 are n-type or p-type TFTs (n-type in the illustrated example), and the driver elements 32 are n-type TFTs.

このように、この図6の第2の実施形態においては、参照電源供給回路によりVSSより低い参照電圧Vrに維持される参照電源線140が設けられ、この参照電源線140に第2スイッチング素子35のソースまたはドレインが接続されている。   As described above, in the second embodiment of FIG. 6, the reference power supply line 140 that is maintained at the reference voltage Vr lower than VSS by the reference power supply circuit is provided, and the second switching element 35 is provided in the reference power supply line 140. Source or drain is connected.

上記画素回路は図2のタイミングチャートによって動作する。結果としてドライバー素子32のゲート・ソース電極間に印加される電圧は、
Vgs=VDD−VSS−Voled+(Vdata−Vr){Coled/(Cs+Coled)}+Vt・・・(式5)
となる。
The pixel circuit operates according to the timing chart of FIG. As a result, the voltage applied between the gate and source electrodes of the driver element 32 is
Vgs = VDD−VSS−Voled + (Vdata−Vr) {Coled / (Cs + Coled)} + Vt (Formula 5)
It becomes.

よって、ドライバー素子12に流れる電流は、
id=(β/2)(Vgs−Vt)=(β/2)(VDD−VSS−Voled+(Vdata−Vr){Coled/(Cs+Coled)})・・・(式6)
となり、第1の実施の形態と同様に、ドライバー素子32の閾値電圧が補償される。なお、この例では、正電源線137の電圧をVDDとVpに切り替える。負電源線138の電圧を切り替える場合には、参照電圧も負電源線138の電圧と同様に切り替える必要がある。
Therefore, the current flowing through the driver element 12 is
id = (β / 2) (Vgs−Vt) 2 = (β / 2) (VDD−VSS−Voled + (Vdata−Vr) {Coled / (Cs + Coled)}) 2 (Equation 6)
Thus, as in the first embodiment, the threshold voltage of the driver element 32 is compensated. In this example, the voltage of the positive power supply line 137 is switched between VDD and Vp. When switching the voltage of the negative power supply line 138, it is necessary to switch the reference voltage in the same manner as the voltage of the negative power supply line 138.

〔第3の実施の形態〕
図7に本発明が適用された別の画素回路を、図8にそのタイミングチャートを示す。このように、カソード電極が負電源線148に接続された発光素子44と、ドレイン電極が発光素子44のアノード電極と接続されソース電極が正電源線147に接続されたドライバー素子42と、ドライバー素子42のゲート電極とドレイン電極との間に接続された静電容量43と、ソースもしくはドレイン電極がドライバー素子42のゲート電極に接続され、ドレインもしくはソース電極が信号線145に接続され、ゲート電極が走査線146に接続された第1スイッチング素子41と、ドライバー素子42のゲート電極にドレインもしくはソース電極が接続され、正電源線147にソースもしくはドレイン電極が接続され、リセット線149にゲート電極が接続された第2スイッチング素子45を有する。
[Third Embodiment]
FIG. 7 shows another pixel circuit to which the present invention is applied, and FIG. 8 shows a timing chart thereof. In this way, the light emitting element 44 whose cathode electrode is connected to the negative power supply line 148, the driver element 42 whose drain electrode is connected to the anode electrode of the light emitting element 44 and whose source electrode is connected to the positive power supply line 147, and the driver element The capacitance 43 connected between the gate electrode and the drain electrode of 42, the source or drain electrode is connected to the gate electrode of the driver element 42, the drain or source electrode is connected to the signal line 145, and the gate electrode is The drain or source electrode is connected to the first switching element 41 connected to the scanning line 146, the gate electrode of the driver element 42, the source or drain electrode is connected to the positive power line 147, and the gate electrode is connected to the reset line 149. The second switching element 45 is provided.

第1スイッチング素子41および第2スイッチング素子45はn形もしくはp形TFT(図示の例ではn型)であるが、ドライバー素子42はp型TFTである。   The first switching element 41 and the second switching element 45 are n-type or p-type TFTs (n-type in the illustrated example), while the driver elements 42 are p-type TFTs.

上記画素回路の動作を図8のタイミングチャートおよび図7を用いて説明する。まず、リセット線149を第2スイッチング素子45が導通する電位とし、ドライバー素子42のソース・ゲート電極間の電位差を0Vとして、ドライバー素子42をオフ状態とした後、負電源線148の電位を正電源電位VDDより高いVpとする。負電源線148の電位がVpになった瞬間ドライバー素子42のドレイン電極の電位はVoled+VSS+{Coled/(Cs+Coled)}(Vp−VSS)である。ここで、補償したいドライバー素子42の閾値電圧の範囲をVt(TFT)(<0)とすると、
VDD−Vt(TFT)≦Voled+VSS+{Coled/(Cs+Coled)}(Vp−VDD)・・・(式7)
となるようにVpを設定する。
The operation of the pixel circuit will be described with reference to the timing chart of FIG. 8 and FIG. First, the reset line 149 is set to a potential at which the second switching element 45 becomes conductive, the potential difference between the source and gate electrodes of the driver element 42 is set to 0 V, and the driver element 42 is turned off. Vp is higher than the power supply potential VDD. The potential of the drain electrode of the instantaneous driver element 42 when the potential of the negative power supply line 148 becomes Vp is Voled + VSS + {Coled / (Cs + Coled)} (Vp−VSS). Here, if the threshold voltage range of the driver element 42 to be compensated is Vt (TFT) (<0),
VDD−Vt (TFT) ≦ Voled + VSS + {Coled / (Cs + Coled)} (Vp−VDD) (Expression 7)
Vp is set so that

負電源線148がVpになった瞬間からドライバー素子42の閾値電圧検出工程(1)が開始される。そしてドライバー素子42のドレイン電極にはVDD−Vtの電位が発生する。つぎにリセット線149を第2スイッチング素子45が非導通状態となる電位とし、信号線145の電位をVdataとした後、走査線146を第1スイッチング素子41が非導通状態となるようにし、各画素への画素信号の書き込み工程(2)に入る。走査線146を第1スイッチング素子41が導通状態となるように設定し、ドライバー素子42のゲート電位をVdata(>VDD)とすると、ドライバー素子42のドレイン電極はVDD+{Cs/(Cs+Coled)}(Vdata−VDD)−Vtとなる。つぎに、負電源線148を発光素子44に印加される電圧が発光素子44の閾値電圧より充分大きくなるようにVSSとする。そのときドライバー素子42のソース・ゲート電極間の電位差は、
Vsg=VDD−Voled−VSS+(Vdata−VDD){Coled/(Cs+Coled)}−Vt・・・(式8)
となる。
The threshold voltage detection step (1) of the driver element 42 is started from the moment when the negative power supply line 148 becomes Vp. A potential of VDD-Vt is generated at the drain electrode of the driver element 42. Next, the reset line 149 is set to a potential at which the second switching element 45 is turned off, the potential of the signal line 145 is set to Vdata, and then the scanning line 146 is turned on to turn off the first switching element 41. The pixel signal writing process (2) starts. When the scanning line 146 is set so that the first switching element 41 becomes conductive and the gate potential of the driver element 42 is Vdata (> VDD), the drain electrode of the driver element 42 is VDD + {Cs / (Cs + Coled)} ( Vdata−VDD) −Vt. Next, the negative power supply line 148 is set to VSS so that the voltage applied to the light emitting element 44 is sufficiently larger than the threshold voltage of the light emitting element 44. The potential difference between the source and gate electrodes of the driver element 42 is then
Vsg = VDD−Voled−VSS + (Vdata−VDD) {Coled / (Cs + Coled)} − Vt (Equation 8)
It becomes.

よって、ドライバー素子42に流れる電流は
id=(β/2)(Vsg+Vt)=(β/2)(VDD−Voled−VSS+(Vdata−VDD){Coled/(Cs+Coled)}) (式9)
となる。
Therefore, the current flowing through the driver element 42 is id = (β / 2) (Vsg + Vt) 2 = (β / 2) (VDD−Voled−VSS + (Vdata−VDD) {Coled / (Cs + Coled)}) 2 (Formula 9)
It becomes.

従って、この実施の形態によっても、上述の場合と同様に、ドライバー素子42の閾値電圧は補償される。さらに、正電源線147の電圧より高い参照電圧を供給する参照電源線を別に設けて、第2スイッチング素子45を参照電源線に接続してもよい。   Therefore, also in this embodiment, the threshold voltage of the driver element 42 is compensated as in the case described above. Furthermore, a reference power supply line that supplies a reference voltage higher than the voltage of the positive power supply line 147 may be provided separately to connect the second switching element 45 to the reference power supply line.

また、上述と同様に、負電源線148の電圧を変更し、正電源線147の電圧を一定にしてもよい。参照電源線を利用し、負電源線148の電源電圧を変更する場合には、参照電源線の電圧を負電源線148の電圧に連動して変更するとよい。   Similarly to the above, the voltage of the negative power supply line 148 may be changed to make the voltage of the positive power supply line 147 constant. When the power supply voltage of the negative power supply line 148 is changed using the reference power supply line, the voltage of the reference power supply line may be changed in conjunction with the voltage of the negative power supply line 148.

このように、上記各実施の形態によれば、一画素に第1スイッチング素子と、第2スイッチング素子と、ドライバー素子と、静電容量と、有機EL発光素子などの電流発光型の発光素子が設けられる。そして、発光素子が発光する際のドライバー素子のゲート電極とドレイン電極との間に静電容量を設置し、発光素子が発光する際のドライバー素子のゲート・ドレイン電極間の閾値電圧を検出し、これをドライバー素子のゲート・ドレイン電極間に設けられている静電容量に充電する。その後、ドライバー素子のゲートにデータ電圧を供給することで、ドライバー素子のゲート・ドレイン間の電圧に閾値電圧に対し、輝度データを重畳した電圧を得る。従って、ドライバー素子の閾値電圧のバラツキを補償することができる。さらに、リセット期間においてリセット選択スイッチング素子をドライバー素子のゲート・ソース間に設置することで、リセット工程および書き込み工程および発光期間を順次走査させることができ、発光期間を非常に長く確保することが可能になった。   As described above, according to each of the above-described embodiments, the first switching element, the second switching element, the driver element, the capacitance, and the current-emitting light emitting element such as the organic EL light emitting element are included in one pixel. Provided. Then, a capacitance is installed between the gate electrode and the drain electrode of the driver element when the light emitting element emits light, and a threshold voltage between the gate and drain electrodes of the driver element when the light emitting element emits light is detected, This is charged into the electrostatic capacitance provided between the gate and drain electrodes of the driver element. Thereafter, by supplying a data voltage to the gate of the driver element, a voltage obtained by superimposing the luminance data on the threshold voltage to the voltage between the gate and drain of the driver element is obtained. Therefore, variations in the threshold voltage of the driver element can be compensated. Furthermore, by setting the reset selection switching element between the gate and source of the driver element during the reset period, the reset process, writing process, and light emission period can be sequentially scanned, and the light emission period can be secured very long. Became.

本発明の第1の実施の形態の全体構成を示す図である。It is a figure which shows the whole structure of the 1st Embodiment of this invention. 図1の実施の形態のタイミングチャートである。It is a timing chart of embodiment of FIG. 図2−1のリセット(閾値電圧検出)工程初期の状態を説明する図である。It is a figure explaining the state of the reset (threshold voltage detection) initial stage of FIG. 図2−1のリセット(閾値電圧)検出工程末期の状態を説明する図である。It is a figure explaining the state of the reset (threshold voltage) detection process final stage of FIGS. 図2−1の書き込み工程の状態を説明する図である。It is a figure explaining the state of the writing process of FIGS. 図2−1の発光工程の状態を説明する図である。It is a figure explaining the state of the light emission process of FIGS. 図1の他の実施の形態を説明する図である。It is a figure explaining other embodiment of FIG. 図4の実施の形態のタイミングチャーである。5 is a timing chart of the embodiment of FIG. 本発明の第2の実施の形態を説明する図である。It is a figure explaining the 2nd Embodiment of this invention. 本発明の第3の実施の形態を説明する図である。It is a figure explaining the 3rd Embodiment of this invention. 図7の実施の形態のタイミングチャートである。It is a timing chart of embodiment of FIG. 従来の画素回路を示す図である。It is a figure which shows the conventional pixel circuit.

符号の説明Explanation of symbols

1 画素回路、2 信号線駆動回路、3 走査線駆動回路、4 定電源供給回路、5 負電源供給回路、11,31,41 第1スイッチング素子、12,32,42,202 ドライバー素子、13、33,43,205 静電容量、14,34、44,204 発光素子、15,135,145,207 信号線、16,136,146,206 走査線、17,137,147,208 正電源線、18,138,148,209 負電源線、19,139,149 リセット線、20,35,45 第2スイッチング素子、140 参照電源線、201,203 スイッチング素子、210 制御線。   1 pixel circuit, 2 signal line drive circuit, 3 scanning line drive circuit, 4 constant power supply circuit, 5 negative power supply circuit, 11, 31, 41 first switching element, 12, 32, 42, 202 driver element, 13, 33, 43, 205 Capacitance, 14, 34, 44, 204 Light emitting element, 15, 135, 145, 207 Signal line, 16, 136, 146, 206 Scan line, 17, 137, 147, 208 Positive power supply line, 18, 138, 148, 209 Negative power line, 19, 139, 149 Reset line, 20, 35, 45 Second switching element, 140 Reference power line, 201, 203 Switching element, 210 Control line.

Claims (13)

発光輝度に対応する電圧を書き込むデータ書き込み手段と、
前記データ書き込み手段によって書き込まれた電圧に応じて駆動電流を制御する電流値制御手段と、
前記電流値制御手段によって制御された駆動電流の供給を受け発光する発光手段と、
前記データ書き込み手段によって書き込まれた電圧をその電圧書き込み前に書き込まれていたデータ電圧とは無関係の状態にするための電源線制御手段と、
を備え、マトリクス状に配置された画素毎の発光を制御して表示を行うアクティブマトリックス型の表示装置において、
前記データ書き込み手段は、
発光輝度に対応したデータ電圧を供給する信号線と、
前記信号線に画素毎のデータ電圧を供給する信号線駆動回路と、
前記信号線のデータ電圧の画素内への取り込みを制御する第1スイッチング素子と、
前記第1スイッチング素子を制御する走査線と、
前記走査線を制御する走査線駆動回路と、
を備え、
前記電流値制御手段は、
前記第1スイッチング素子により取り込まれたデータ電圧に応じた駆動電流を流すドライバー素子と、
前記ドライバー素子のゲート電極にドレイン電極またはソース電極のいずれかの電極が接続され、かつリセット線にゲート電極が接続された第2スイッチング素子と、
前記ドライバー素子のゲート電極とドレイン電極との間に設けられ、ドライバー素子の閾値電圧と前記データ電圧に応じた電圧を保持する静電容量と、
前記第2スイッチング素子を制御するリセット線と、
参照電圧を前記第2スイッチング素子を通して前記ドライバー素子のゲート電極に供給するための参照電源線と、
を備え、
前記発光手段は、
前記ドライバー素子のドレイン電極に接続された発光素子と、
を備え、
前記電源線制御手段は、
前記発光素子に駆動電流を供給する、正電源線と負電源線とからなる、一対の電源線と、
前記一対の電源線の電位を制御して、前記ドライバー素子のドレイン電極側の正電源線を前記ドライバー素子のソース電極側の電源線の電位以下の電位に設定し、前記ドライバー素子のドレイン電極に前記ドライバー素子のソース電極側の負電源線の電位から当該ドライバー素子の閾値電圧の範囲の最大値を引いた値の電位が発生するようにして、前記ドライバー素子の閾値電圧検出工程を実行する電源供給回路と、
を備え
前記データ書き込み手段は、前記閾値電圧検出工程の次に、前記走査線の電位を前記第1スイッチング素子が導通状態になるようにし、各画素への画素信号の書き込み工程を実行する
ことを特徴とする表示装置。
Data writing means for writing a voltage corresponding to the emission luminance;
Current value control means for controlling the drive current according to the voltage written by the data writing means;
A light emitting means for emitting light upon receiving a drive current controlled by the current value control means;
Power supply line control means for bringing the voltage written by the data writing means into a state unrelated to the data voltage written before the voltage writing;
In an active matrix display device that performs display by controlling light emission for each pixel arranged in a matrix,
The data writing means includes
A signal line for supplying a data voltage corresponding to the emission luminance;
A signal line driving circuit for supplying a data voltage for each pixel to the signal line;
A first switching element for controlling the data voltage of the signal line to be taken into the pixel;
A scanning line for controlling the first switching element;
A scanning line driving circuit for controlling the scanning line;
With
The current value control means includes
A driver element for passing a driving current in accordance with the data voltage captured by the first switching element;
A second switching element having a drain electrode or a source electrode connected to the gate electrode of the driver element and a gate electrode connected to the reset line;
A capacitance that is provided between the gate electrode and the drain electrode of the driver element and holds a threshold voltage of the driver element and a voltage corresponding to the data voltage;
A reset line for controlling the second switching element;
A reference power line for supplying a reference voltage to the gate electrode of the driver element through the second switching element;
With
The light emitting means includes
A light emitting element connected to the drain electrode of the driver element;
With
The power line control means includes:
A pair of power supply lines, each consisting of a positive power supply line and a negative power supply line, for supplying a drive current to the light emitting element;
By controlling the potential of the pair of power supply lines, the positive power supply line on the drain electrode side of the driver element is set to a potential equal to or lower than the potential of the power supply line on the source electrode side of the driver element, and the drain electrode of the driver element A power supply for performing the threshold voltage detection step of the driver element by generating a potential of a value obtained by subtracting the maximum value of the threshold voltage range of the driver element from the potential of the negative power supply line on the source electrode side of the driver element A supply circuit;
Equipped with a,
The data writing means executes a step of writing a pixel signal to each pixel by setting the potential of the scanning line to the conductive state after the threshold voltage detecting step so that the first switching element is in a conductive state. A display device characterized by that.
前記電源線制御手段は正電源線または負電源線のいずれか一方の電位を切り替えることを特徴とする請求項1に記載の表示装置。   The display device according to claim 1, wherein the power supply line control unit switches a potential of one of a positive power supply line and a negative power supply line. 前記ドライバー素子はn型であり、ドレイン電極が前記発光素子に接続され、ソース電極が前記負電源線に接続されていることを特徴とする請求項2に記載の表示装置。   The display device according to claim 2, wherein the driver element is n-type, a drain electrode is connected to the light emitting element, and a source electrode is connected to the negative power supply line. 前記参照電源線は、前記負電源線と接続されていることを特徴とする請求項3に記載の表示装置。   The display device according to claim 3, wherein the reference power supply line is connected to the negative power supply line. 前記ドライバー素子はp型であり、ドレイン電極が前記発光素子に接続され、ソース電極が前記電源線に接続されていることを特徴とする請求項2に記載の表示装置。 The display device according to claim 2, wherein the driver element is p-type, a drain electrode is connected to the light emitting element, and a source electrode is connected to the negative power supply line. 前記参照電源線は、前記正電源線と接続されていることを特徴とする請求項5に記載の表示装置。   The display device according to claim 5, wherein the reference power supply line is connected to the positive power supply line. 前記データ書き込み手段によって行われる前記画素電圧書き込み、前記電流値制御手段によって行われる前記閾値電圧検出は、前記走査線毎の順次走査によって行われることを特徴とする請求項1〜6のいずれか1つに記載の表示装置。   7. The pixel voltage writing performed by the data writing unit and the threshold voltage detection performed by the current value control unit are performed by sequential scanning for each scanning line. The display device described in one. 前記静電容量に保持される電圧は、前記ドライバー素子のゲート電極とドレイン電極の両電位の差電圧であって、前記ドライバー素子の閾値電圧と前記データ電圧に応じた電圧を保持することを特徴とする請求項1〜7のいずれか1つに記載の表示装置。   The voltage held in the capacitance is a difference voltage between the potentials of the gate electrode and the drain electrode of the driver element, and holds a voltage corresponding to a threshold voltage of the driver element and the data voltage. The display device according to any one of claims 1 to 7. 前記駆動閾値電圧は前記ドライバー素子のゲート電極とドレイン電極との間における駆動閾値電圧であることを特徴とする請求項1〜8のいずれか1つに記載の表示装置。   The display device according to claim 1, wherein the driving threshold voltage is a driving threshold voltage between a gate electrode and a drain electrode of the driver element. 前記第1スイッチング素子と前記第2スイッチング素子および前記ドライバー素子は電界効果トランジスタであることを特徴とする請求項1〜9のいずれか1つに記載の表示装置。   The display device according to claim 1, wherein the first switching element, the second switching element, and the driver element are field effect transistors. 前記電界効果トランジスタは薄膜トランジスタであることを特徴とする請求項10に記載の表示装置。   The display device according to claim 10, wherein the field effect transistor is a thin film transistor. 前記発光素子は有機ELであることを特徴とする請求項1〜11のいずれか1つに記載の表示装置。   The display device according to claim 1, wherein the light emitting element is an organic EL. 駆動電流に応じて発光する発光素子と、
この発光素子に直列接続され、発光素子の駆動電流を制御するドライバー素子と、
これら発光素子と、ドライバー素子との直列接続の両端側にそれぞれ接続された正電源線および負電源線と、
前記ドライバー素子のドレイン電極とゲート電極の間に接続される静電容量と、
前記ドライバー素子のゲート電極をデータ電圧が供給される信号線に接続する第1スイッチング素子と、
前記ドライバー素子のゲート電極を一定の参照電圧が供給されている参照電源線に接続する第2スイッチング素子と、
を含み、
前記正電源線の正電圧または負電源線の負電圧を変更して、正電源線の電圧を負電源線の電圧より低い電圧として前記発光素子に逆バイアスを掛け、この状態で前記第1スイッチング素子をオフ、前記第2スイッチング素子をオンして、前記ドライバー素子のドレイン電極とゲート電極の間にドライバー素子の閾値電圧に応じた電圧を発生させて、前記静電容量を充電し、前記ドライバー素子の閾値電圧検出工程を実行し、
つぎに、前記第2スイッチング素子をオフして、前記第1スイッチング素子をオンすることで、ドライバー素子のゲート電極にデータ電圧を重畳して前記静電容量を充電し、各画素への画素信号の書き込み工程を実行し、
その後、前記正電源線および負電源線の電圧をそれぞれ正電圧および負電圧に戻すことで、ドライバー素子によって制御された駆動電流を発光素子に供給することを特徴とする表示装置。
A light emitting element that emits light according to a drive current;
A driver element that is connected in series to the light emitting element and controls the drive current of the light emitting element;
A positive power line and a negative power line connected to both ends of the series connection of these light emitting elements and driver elements,
A capacitance connected between a drain electrode and a gate electrode of the driver element;
A first switching element connecting a gate electrode of the driver element to a signal line to which a data voltage is supplied;
A second switching element for connecting a gate electrode of the driver element to a reference power supply line to which a constant reference voltage is supplied;
Including
The positive voltage of the positive power supply line or the negative voltage of the negative power supply line is changed so that the voltage of the positive power supply line is lower than the voltage of the negative power supply line, and the light emitting element is reverse-biased. The device is turned off, the second switching device is turned on, a voltage corresponding to the threshold voltage of the driver device is generated between the drain electrode and the gate electrode of the driver device, the electrostatic capacity is charged, and the driver Execute the threshold voltage detection process of the element,
Next, by turning off the second switching element and turning on the first switching element, the data voltage is superimposed on the gate electrode of the driver element to charge the capacitance, and the pixel signal to each pixel Execute the writing process of
After that, by returning the voltages of the positive power supply line and the negative power supply line to positive voltage and negative voltage, respectively, a driving current controlled by the driver element is supplied to the light emitting element.
JP2005077968A 2005-03-17 2005-03-17 Display device Expired - Lifetime JP5015428B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005077968A JP5015428B2 (en) 2005-03-17 2005-03-17 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005077968A JP5015428B2 (en) 2005-03-17 2005-03-17 Display device

Publications (2)

Publication Number Publication Date
JP2006259374A JP2006259374A (en) 2006-09-28
JP5015428B2 true JP5015428B2 (en) 2012-08-29

Family

ID=37098704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005077968A Expired - Lifetime JP5015428B2 (en) 2005-03-17 2005-03-17 Display device

Country Status (1)

Country Link
JP (1) JP5015428B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5245195B2 (en) 2005-11-14 2013-07-24 ソニー株式会社 Pixel circuit
JP4351695B2 (en) * 2006-11-27 2009-10-28 エルジー ディスプレイ カンパニー リミテッド Organic EL display device
JP2008203478A (en) * 2007-02-20 2008-09-04 Sony Corp Display device and driving method thereof
JP2008203661A (en) * 2007-02-21 2008-09-04 Sony Corp Display device and driving method thereof
JP5152094B2 (en) * 2009-04-24 2013-02-27 ソニー株式会社 Pixel circuit, pixel circuit driving method, display device, and display device driving method
WO2010134263A1 (en) 2009-05-22 2010-11-25 パナソニック株式会社 Display device and method for driving same
KR102277713B1 (en) * 2014-12-26 2021-07-15 엘지디스플레이 주식회사 Sensing circuit and organic light emitting diode display including the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6734636B2 (en) * 2001-06-22 2004-05-11 International Business Machines Corporation OLED current drive pixel circuit
JP2005031629A (en) * 2003-06-19 2005-02-03 Sharp Corp Display element and display device
JP2005215102A (en) * 2004-01-28 2005-08-11 Sony Corp Pixel circuit, display device and driving method thereof

Also Published As

Publication number Publication date
JP2006259374A (en) 2006-09-28

Similar Documents

Publication Publication Date Title
JP5037858B2 (en) Display device
CN113838421B (en) Pixel circuit, driving method thereof and display panel
JP5037795B2 (en) Display device
CN110520922B (en) Display driving circuit, method, and display device
US11341916B2 (en) Display apparatus having varied driving frequency and gate clock signal
US8299984B2 (en) Pixel circuit, display system and driving method thereof
US9070646B2 (en) Organic light emitting display device
CN102428508B (en) Image display device and driving method thereof
CN109599062A (en) Pixel circuit and its driving method, display device
WO2016146053A1 (en) Display device, and pixel circuit and driving method thereof
KR101507259B1 (en) Image display device
US20180357962A1 (en) Pixel circuit, driving method thereof, display panel and display apparatus
WO2016150372A1 (en) Pixel circuit and drive method therefor, and display device
JP5738270B2 (en) Display device
US11127351B2 (en) Display device and method of driving the same using fake data insertion
CN101593767A (en) Pixel and organic light emitting display using same
JP2014219521A (en) Pixel circuit and drive method of the same
CN112908245A (en) Pixel circuit, driving method thereof and display panel
CN100570685C (en) Active matrix display device and driving method thereof
KR20160074772A (en) Organic light emitting display device and method for driving thereof
JP2006106141A (en) Organic el pixel circuit
JP5028207B2 (en) Image display device and driving method of image display device
JP5015428B2 (en) Display device
CN100435191C (en) Unit circuit, control method thereof, electronic device, and electronic device
JP2008051990A (en) Display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071211

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100319

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100406

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100520

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120321

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120605

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120607

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5015428

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term