JP4358502B2 - Semiconductor substrate cutting method - Google Patents

Semiconductor substrate cutting method Download PDF

Info

Publication number
JP4358502B2
JP4358502B2 JP2002351600A JP2002351600A JP4358502B2 JP 4358502 B2 JP4358502 B2 JP 4358502B2 JP 2002351600 A JP2002351600 A JP 2002351600A JP 2002351600 A JP2002351600 A JP 2002351600A JP 4358502 B2 JP4358502 B2 JP 4358502B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
cutting
cut
resin layer
cutting portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002351600A
Other languages
Japanese (ja)
Other versions
JP2003338467A (en
Inventor
文嗣 福世
憲志 福満
直己 内山
隆二 杉浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to JP2002351600A priority Critical patent/JP4358502B2/en
Priority to TW092125000A priority patent/TWI339876B/en
Priority to TW097145489A priority patent/TWI395293B/en
Priority to TW102106190A priority patent/TWI520269B/en
Priority to ES10012640.8T priority patent/ES2464166T3/en
Priority to EP10009049.7A priority patent/EP2249380B1/en
Priority to EP03812274.3A priority patent/EP1580800B1/en
Priority to ES10005697.7T priority patent/ES2462219T3/en
Priority to ES10007917.7T priority patent/ES2439220T3/en
Priority to ES10014153.0T priority patent/ES2442848T3/en
Priority to EP10007917.7A priority patent/EP2239764B1/en
Priority to US10/537,509 priority patent/US8263479B2/en
Priority to PCT/JP2003/011624 priority patent/WO2004051721A1/en
Priority to ES10009049.7T priority patent/ES2437192T3/en
Priority to ES12001098.8T priority patent/ES2470325T3/en
Priority to CNA2008101618735A priority patent/CN101369554A/en
Priority to CNB038255189A priority patent/CN100440443C/en
Priority to EP10005697.7A priority patent/EP2216805B1/en
Priority to MYPI20033496A priority patent/MY160196A/en
Priority to EP12001098.8A priority patent/EP2485251B1/en
Priority to AU2003262077A priority patent/AU2003262077A1/en
Priority to KR1020057007273A priority patent/KR100855136B1/en
Priority to EP10014153.0A priority patent/EP2284872B1/en
Priority to ES03812274.3T priority patent/ES2479791T3/en
Priority to EP10012640.8A priority patent/EP2267763B1/en
Publication of JP2003338467A publication Critical patent/JP2003338467A/en
Application granted granted Critical
Publication of JP4358502B2 publication Critical patent/JP4358502B2/en
Priority to US13/206,181 priority patent/US8409968B2/en
Priority to US13/608,676 priority patent/US8450187B2/en
Priority to US13/829,683 priority patent/US8865566B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/011Apparatus therefor
    • H10W72/0113Apparatus for manufacturing die-attach connectors
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36Removing material
    • B23K26/40Removing material taking account of the properties of the material involved
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50Working by transmitting the laser beam through or within the workpiece
    • B23K26/53Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00Articles made by soldering, welding or cutting
    • B23K2101/36Electric or electronic devices
    • B23K2101/40Semiconductor devices
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00Materials to be soldered, welded or cut
    • B23K2103/50Inorganic materials other than metals or composite materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Die Bonding (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体デバイスの製造工程等において半導体基板を切断するために使用される半導体基板の切断方法に関する。
【0002】
【従来の技術】
従来におけるこの種の技術として、特許文献1や特許文献2には次のような技術が記載されている。まず、半導体ウェハの裏面にダイボンド樹脂層を介して粘着シートを貼り付け、この粘着シート上に半導体ウェハを保持させた状態でブレードにより半導体ウェハを切断して半導体チップを得る。そして、粘着シート上の半導体チップをピックアップする際に、ダイボンド樹脂を個々の半導体チップと共に粘着シートから剥離させる。これにより、半導体チップの裏面に接着剤を塗布するなどの工程を省略して、半導体チップをリードフレーム上に接着することが可能になる。
【0003】
【特許文献1】
特開2002−158276号公報
【特許文献2】
特開2000−104040号公報
【0004】
【発明が解決しようとする課題】
しかしながら、上述したような技術においては、粘着シート上に保持された半導体ウェハをブレードによって切断する際に、粘着シートは切断しないようにする一方で、半導体ウェハと粘着シートとの間に存在するダイボンド樹脂層は確実に切断する必要がある。そのため、このような場合のブレードによる半導体ウェハの切断は、特に慎重を期すべきものとなる。
【0005】
そこで、本発明は、このような事情に鑑みてなされたものであり、ダイボンド樹脂層を介在させてシートが貼り付けられた半導体基板をダイボンド樹脂層と共に効率良く切断することのできる半導体基板の切断方法を提供することを目的とする。
【0006】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る半導体基板の切断方法は、表面に機能素子が形成された半導体基板の切断方法であって、ダイボンド樹脂層を介在させて裏面にシートが貼り付けられた半導体基板の内部に集光点を合わせて表面側からレーザ光を照射することにより、表面、ダイボンド樹脂層及びシートに溶融処理領域を形成せずに、半導体基板の内部に溶融処理領域を形成し、当該溶融処理領域でもって切断予定部を形成する工程と、切断予定部を形成する工程後、シートの周囲を外側に向かって引っ張るようにしてシートを拡張させることにより、切断予定部を起点として半導体基板の厚さ方向に割れを発生させつつ、割れによる切断面を密着した状態から離間させ、半導体基板を、機能素子を有する半導体チップに切断すると共に、切断に沿っダイボンド樹脂層を切断する工程と、を備えたことを特徴とする
【0007】
この半導体基板の切断方法においては、半導体基板の内部に集光点を合わせてレーザ光を照射し、半導体基板の内部に溶融処理領域を形成するため、この溶融処理領域でもって、半導体基板を切断すべき所望の切断予定ラインに沿うよう半導体基板の内部に切断予定部を形成することができる。このように半導体基板の内部に切断予定部が形成されると、比較的小さな力で切断予定部を起点として半導体基板の厚さ方向に割れが発生する。そのため、半導体基板に貼り付けられたシートを拡張させると、切断予定部に沿って半導体基板を精度良く切断することができる。このとき、切断された半導体基板の対向する切断面は、初めは密着した状態にあり、シートの拡張に伴って離間していくため、半導体基板とシートとの間に存在するダイボンド樹脂層も切断予定部に沿って切断されることになる。したがって、シートを残して半導体基板及びダイボンド樹脂層をブレードにより切断するような場合に比べ、はるかに効率良く半導体基板及びダイボンド樹脂層を切断予定部に沿って切断することが可能になる。しかも、切断された半導体基板の対向する切断面が初めは互いに密着しているがために、切断された個々の半導体基板と切断された個々のダイボンド樹脂層とがほぼ同一の外形となり、各半導体基板の切断面からダイボンド樹脂がはみ出るようなことも防止される。なお、溶融処理領域は、多光子吸収により形成される場合もあるし、他の原因により形成される場合もある。
【0014】
なお、上述してきた本発明に係る半導体基板の切断方法において、切断予定部を形成する工程では、切断予定部を起点として、半導体基板のレーザ光入射側の表面に割れを到達させてもよいし、切断予定部を起点として、半導体基板のレーザ光入射側と反対側の裏面に割れを到達させてもよいし、或いは、切断予定部を起点として、半導体基板のレーザ光入射側の表面と、その反対側の裏面とに割れを到達させてもよい。
【0018】
さらに、本発明に係る半導体基板の切断方法は、表面に機能素子が形成された半導体基板の切断方法であって、ダイボンド樹脂層を介在させて裏面にシートが貼り付けられた半導体基板の内部に集光点を合わせて表面側からレーザ光を照射することにより、表面、ダイボンド樹脂層及びシートに溶融処理領域を形成せずに、半導体基板の内部に溶融処理領域を形成し、当該溶融処理領域でもって切断予定部を形成する工程と、切断予定部を形成する工程後、切断予定部に沿って半導体基板にストレスを生じさせることにより、切断予定部を起点として半導体基板の厚さ方向に割れを発生させ、ダイボンド樹脂層を切断せずに、半導体基板を、機能素子を有する半導体チップに切断する工程と、半導体基板を切断する工程後、シートの周囲を外側に向かって引っ張るようにしてシートを拡張させることにより、割れによる切断面を密着した状態から離間させ、切断面に沿ってダイボンド樹脂層を切断する工程と、備えたことを特徴とする。
【0019】
これらの半導体基板の切断方法によっても、上述した半導体基板の切断方法と同様の理由から、シートを残して半導体基板及びダイボンド樹脂層をブレードにより切断するような場合に比べ、はるかに効率良く半導体基板及びダイボンド樹脂層を切断予定部に沿って切断することが可能になる。
【0020】
【発明の実施の形態】
以下、本発明に係る半導体基板の切断方法の好適な実施形態について、図面を参照して詳細に説明する。
【0021】
本実施形態に係る半導体基板の切断方法では、半導体基板の内部に集光点を合わせてレーザ光を照射することにより、半導体基板の内部に多光子吸収による改質領域を形成し、この改質領域でもって切断予定部を形成する。そこで、本実施形態に係る半導体基板の切断方法の説明に先立って、切断予定部を形成するために実施されるレーザ加工方法について多光子吸収を中心に説明する。
【0022】
材料の吸収のバンドギャップEGよりも光子のエネルギーhνが小さいと光学的に透明となる。よって、材料に吸収が生じる条件はhν>EGである。しかし、光学的に透明でも、レーザ光の強度を非常に大きくするとnhν>EGの条件(n=2,3,4,・・・)で材料に吸収が生じる。この現象を多光子吸収という。パルス波の場合、レーザ光の強度はレーザ光の集光点のピークパワー密度(W/cm2)で決まり、例えばピークパワー密度が1×108(W/cm2)以上の条件で多光子吸収が生じる。ピークパワー密度は、(集光点におけるレーザ光の1パルス当たりのエネルギー)÷(レーザ光のビームスポット断面積×パルス幅)により求められる。また、連続波の場合、レーザ光の強度はレーザ光の集光点の電界強度(W/cm2)で決まる。
【0023】
このような多光子吸収を利用する本実施形態に係るレーザ加工の原理について、図1〜図6を参照して説明する。図1はレーザ加工中の半導体基板1の平面図であり、図2は図1に示す半導体基板1のII−II線に沿った断面図であり、図3はレーザ加工後の半導体基板1の平面図であり、図4は図3に示す半導体基板1のIV−IV線に沿った断面図であり、図5は図3に示す半導体基板1のV−V線に沿った断面図であり、図6は切断された半導体基板1の平面図である。
【0024】
図1及び図2に示すように、半導体基板1の表面3には、半導体基板1を切断すべき所望の切断予定ライン5がある。切断予定ライン5は直線状に延びた仮想線である(半導体基板1に実際に線を引いて切断予定ライン5としてもよい)。本実施形態に係るレーザ加工は、多光子吸収が生じる条件で半導体基板1の内部に集光点Pを合わせてレーザ光Lを半導体基板1に照射して改質領域7を形成する。なお、集光点とはレーザ光Lが集光した箇所のことである。
【0025】
レーザ光Lを切断予定ライン5に沿って(すなわち矢印A方向に沿って)相対的に移動させることにより、集光点Pを切断予定ライン5に沿って移動させる。これにより、図3〜図5に示すように改質領域7が切断予定ライン5に沿って半導体基板1の内部にのみ形成され、この改質領域7でもって切断予定部9が形成される。本実施形態に係るレーザ加工方法は、半導体基板1がレーザ光Lを吸収することにより半導体基板1を発熱させて改質領域7を形成するのではない。半導体基板1にレーザ光Lを透過させ半導体基板1の内部に多光子吸収を発生させて改質領域7を形成している。よって、半導体基板1の表面3ではレーザ光Lがほとんど吸収されないので、半導体基板1の表面3が溶融することはない。
【0026】
半導体基板1の切断において、切断する箇所に起点があると半導体基板1はその起点から割れるので、図6に示すように比較的小さな力で半導体基板1を切断することができる。よって、半導体基板1の表面3に不必要な割れを発生させることなく半導体基板1の切断が可能となる。
【0027】
なお、切断予定部を起点とした半導体基板の切断には、次の2通りが考えられる。1つは、切断予定部形成後、半導体基板に人為的な力が印加されることにより、切断予定部を起点として半導体基板が割れ、半導体基板が切断される場合である。これは、例えば半導体基板の厚さが大きい場合の切断である。人為的な力が印加されるとは、例えば、半導体基板の切断予定部に沿って半導体基板に曲げ応力やせん断応力を加えたり、半導体基板に温度差を与えることにより熱応力を発生させたりすることである。他の1つは、切断予定部を形成することにより、切断予定部を起点として半導体基板の断面方向(厚さ方向)に向かって自然に割れ、結果的に半導体基板が切断される場合である。これは、例えば半導体基板の厚さが小さい場合には、1列の改質領域により切断予定部が形成されることで可能となり、半導体基板の厚さが大きい場合には、厚さ方向に複数列形成された改質領域により切断予定部が形成されることで可能となる。なお、この自然に割れる場合も、切断する箇所において、切断予定部が形成されていない部位に対応する部分の表面上にまで割れが先走ることがなく、切断予定部を形成した部位に対応する部分のみを割断することができるので、割断を制御よくすることができる。近年、シリコンウェハ等の半導体基板の厚さは薄くなる傾向にあるので、このような制御性のよい割断方法は大変有効である。
【0028】
さて、本実施形態において多光子吸収により形成される改質領域としては、次に説明する溶融処理領域がある。
【0029】
半導体基板の内部に集光点を合わせて、集光点における電界強度が1×108(W/cm2)以上で且つパルス幅が1μs以下の条件でレーザ光を照射する。これにより半導体基板の内部は多光子吸収によって局所的に加熱される。この加熱により半導体基板の内部に溶融処理領域が形成される。溶融処理領域とは一旦溶融後再固化した領域や、まさに溶融状態の領域や、溶融状態から再固化する状態の領域であり、相変化した領域や結晶構造が変化した領域ということもできる。また、溶融処理領域とは単結晶構造、非晶質構造、多結晶構造において、ある構造が別の構造に変化した領域ということもできる。つまり、例えば、単結晶構造から非晶質構造に変化した領域、単結晶構造から多結晶構造に変化した領域、単結晶構造から非晶質構造及び多結晶構造を含む構造に変化した領域を意味する。半導体基板がシリコン単結晶構造の場合、溶融処理領域は例えば非晶質シリコン構造である。電界強度の上限値としては、例えば1×1012(W/cm2)である。パルス幅は例えば1ns〜200nsが好ましい。
【0030】
本発明者は、シリコンウェハの内部で溶融処理領域が形成されることを実験により確認した。実験条件は次の通りである。
【0031】
(A)半導体基板:シリコンウェハ(厚さ350μm、外径4インチ)
(B)レーザ
光源:半導体レーザ励起Nd:YAGレーザ
波長:1064nm
レーザ光スポット断面積:3.14×10-8cm2
発振形態:Qスイッチパルス
繰り返し周波数:100kHz
パルス幅:30ns
出力:20μJ/パルス
レーザ光品質:TEM00
偏光特性:直線偏光
(C)集光用レンズ
倍率:50倍
N.A.:0.55
レーザ光波長に対する透過率:60パーセント
(D)半導体基板が載置される載置台の移動速度:100mm/秒
【0032】
図7は、上記条件でのレーザ加工により切断されたシリコンウェハの一部における断面の写真を表した図である。シリコンウェハ11の内部に溶融処理領域13が形成されている。なお、上記条件により形成された溶融処理領域13の厚さ方向の大きさは100μm程度である。
【0033】
溶融処理領域13が多光子吸収により形成されたことを説明する。図8は、レーザ光の波長とシリコン基板の内部の透過率との関係を示すグラフである。ただし、シリコン基板の表面側と裏面側それぞれの反射成分を除去し、内部のみの透過率を示している。シリコン基板の厚さtが50μm、100μm、200μm、500μm、1000μmの各々について上記関係を示した。
【0034】
例えば、Nd:YAGレーザの波長である1064nmにおいて、シリコン基板の厚さが500μm以下の場合、シリコン基板の内部ではレーザ光が80%以上透過することが分かる。図7に示すシリコンウェハ11の厚さは350μmであるので、多光子吸収による溶融処理領域13はシリコンウェハの中心付近、つまり表面から175μmの部分に形成される。この場合の透過率は、厚さ200μmのシリコンウェハを参考にすると、90%以上なので、レーザ光がシリコンウェハ11の内部で吸収されるのは僅かであり、ほとんどが透過する。このことは、シリコンウェハ11の内部でレーザ光が吸収されて、溶融処理領域13がシリコンウェハ11の内部に形成(つまりレーザ光による通常の加熱で溶融処理領域が形成)されたものではなく、溶融処理領域13が多光子吸収により形成されたことを意味する。多光子吸収による溶融処理領域の形成は、例えば、溶接学会全国大会講演概要第66集(2000年4月)の第72頁〜第73頁の「ピコ秒パルスレーザによるシリコンの加工特性評価」に記載されている。
【0035】
なお、シリコンウェハは、溶融処理領域でもって形成される切断予定部を起点として断面方向に向かって割れを発生させ、その割れがシリコンウェハの表面と裏面とに到達することにより、結果的に切断される。シリコンウェハの表面と裏面に到達するこの割れは自然に成長する場合もあるし、シリコンウェハに力が印加されることにより成長する場合もある。なお、切断予定部からシリコンウェハの表面と裏面とに割れが自然に成長する場合には、切断予定部を形成する溶融処理領域が溶融している状態から割れが成長する場合と、切断予定部を形成する溶融処理領域が溶融している状態から再固化する際に割れが成長する場合とのいずれもある。ただし、どちらの場合も溶融処理領域はシリコンウェハの内部のみに形成され、切断後の切断面には、図7のように内部にのみ溶融処理領域が形成されている。半導体基板の内部に溶融処理領域でもって切断予定部を形成すると、割断時、切断予定部ラインから外れた不必要な割れが生じにくいので、割断制御が容易となる。
【0036】
次に、上述したレーザ加工方法に使用されるレーザ加工装置について、図9を参照して説明する。図9はレーザ加工装置100の概略構成図である。
【0037】
レーザ加工装置100は、レーザ光Lを発生するレーザ光源101と、レーザ光Lの出力やパルス幅等を調節するためにレーザ光源101を制御するレーザ光源制御部102と、レーザ光Lの反射機能を有しかつレーザ光Lの光軸の向きを90°変えるように配置されたダイクロイックミラー103と、ダイクロイックミラー103で反射されたレーザ光Lを集光する集光用レンズ105と、集光用レンズ105で集光されたレーザ光Lが照射される半導体基板1が載置される載置台107と、載置台107をX軸方向に移動させるためのX軸ステージ109と、載置台107をX軸方向に直交するY軸方向に移動させるためのY軸ステージ111と、載置台107をX軸及びY軸方向に直交するZ軸方向に移動させるためのZ軸ステージ113と、これら3つのステージ109,111,113の移動を制御するステージ制御部115とを備える。
【0038】
Z軸方向は半導体基板1の表面3と直交する方向なので、半導体基板1に入射するレーザ光Lの焦点深度の方向となる。よって、Z軸ステージ113をZ軸方向に移動させることにより、半導体基板1の内部にレーザ光Lの集光点Pを合わせることができる。また、この集光点PのX(Y)軸方向の移動は、半導体基板1をX(Y)軸ステージ109(111)によりX(Y)軸方向に移動させることにより行う。
【0039】
レーザ光源101はパルスレーザ光を発生するNd:YAGレーザである。レーザ光源101に用いることができるレーザとして、この他、Nd:YVO4レーザ、Nd:YLFレーザやチタンサファイアレーザがある。溶融処理領域を形成する場合には、Nd:YAGレーザ、Nd:YVO4レーザ、Nd:YLFレーザを用いるのが好適である。本実施形態では、半導体基板1の加工にパルスレーザ光を用いているが、多光子吸収を起こさせることができるなら連続波レーザ光でもよい。
【0040】
レーザ加工装置100はさらに、載置台107に載置された半導体基板1を可視光線により照明するために可視光線を発生する観察用光源117と、ダイクロイックミラー103及び集光用レンズ105と同じ光軸上に配置された可視光用のビームスプリッタ119とを備える。ビームスプリッタ119と集光用レンズ105との間にダイクロイックミラー103が配置されている。ビームスプリッタ119は、可視光線の約半分を反射し残りの半分を透過する機能を有しかつ可視光線の光軸の向きを90°変えるように配置されている。観察用光源117から発生した可視光線はビームスプリッタ119で約半分が反射され、この反射された可視光線がダイクロイックミラー103及び集光用レンズ105を透過し、半導体基板1の切断予定ライン5等を含む表面3を照明する。
【0041】
レーザ加工装置100はさらに、ビームスプリッタ119、ダイクロイックミラー103及び集光用レンズ105と同じ光軸上に配置された撮像素子121及び結像レンズ123を備える。撮像素子121としては例えばCCDカメラがある。切断予定ライン5等を含む表面3を照明した可視光線の反射光は、集光用レンズ105、ダイクロイックミラー103、ビームスプリッタ119を透過し、結像レンズ123で結像されて撮像素子121で撮像され、撮像データとなる。
【0042】
レーザ加工装置100はさらに、撮像素子121から出力された撮像データが入力される撮像データ処理部125と、レーザ加工装置100全体を制御する全体制御部127と、モニタ129とを備える。撮像データ処理部125は、撮像データを基にして観察用光源117で発生した可視光の焦点を表面3上に合わせるための焦点データを演算する。この焦点データを基にしてステージ制御部115がZ軸ステージ113を移動制御することにより、可視光の焦点が表面3に合うようにする。よって、撮像データ処理部125はオートフォーカスユニットとして機能する。また、撮像データ処理部125は、撮像データを基にして表面3の拡大画像等の画像データを演算する。この画像データは全体制御部127に送られ、全体制御部で各種処理がなされ、モニタ129に送られる。これにより、モニタ129に拡大画像等が表示される。
【0043】
全体制御部127には、ステージ制御部115からのデータ、撮像データ処理部125からの画像データ等が入力し、これらのデータも基にしてレーザ光源制御部102、観察用光源117及びステージ制御部115を制御することにより、レーザ加工装置100全体を制御する。よって、全体制御部127はコンピュータユニットとして機能する。
【0044】
以上のように構成されたレーザ加工装置100による切断予定部の形成手順について、図9及び図10を参照して説明する。図10は、レーザ加工装置100による切断予定部の形成手順を説明するためのフローチャートである。
【0045】
半導体基板1の光吸収特性を図示しない分光光度計等により測定する。この測定結果に基づいて、半導体基板1に対して透明な波長又は吸収の少ない波長のレーザ光Lを発生するレーザ光源101を選定する(S101)。続いて、半導体基板1の厚さを測定する。厚さの測定結果及び半導体基板1の屈折率を基にして、半導体基板1のZ軸方向の移動量を決定する(S103)。これは、レーザ光Lの集光点Pを半導体基板1の内部に位置させるために、半導体基板1の表面3に位置するレーザ光Lの集光点Pを基準とした半導体基板1のZ軸方向の移動量である。この移動量は全体制御部127に入力される。
【0046】
半導体基板1をレーザ加工装置100の載置台107に載置する。そして、観察用光源117から可視光を発生させて半導体基板1を照明する(S105)。照明された切断予定ライン5を含む半導体基板1の表面3を撮像素子121により撮像する。切断予定ライン5は、半導体基板1を切断すべき所望の仮想線である。撮像素子121により撮像された撮像データは撮像データ処理部125に送られる。この撮像データに基づいて撮像データ処理部125は観察用光源117の可視光の焦点が表面3に位置するような焦点データを演算する(S107)。
【0047】
この焦点データはステージ制御部115に送られる。ステージ制御部115は、この焦点データを基にしてZ軸ステージ113をZ軸方向の移動させる(S109)。これにより、観察用光源117の可視光の焦点が半導体基板1の表面3に位置する。なお、撮像データ処理部125は撮像データに基づいて、切断予定ライン5を含む半導体基板1の表面3の拡大画像データを演算する。この拡大画像データは全体制御部127を介してモニタ129に送られ、これによりモニタ129に切断予定ライン5付近の拡大画像が表示される。
【0048】
全体制御部127には予めステップS103で決定された移動量データが入力されており、この移動量データがステージ制御部115に送られる。ステージ制御部115はこの移動量データに基づいて、レーザ光Lの集光点Pが半導体基板1の内部となる位置に、Z軸ステージ113により半導体基板1をZ軸方向に移動させる(S111)。
【0049】
続いて、レーザ光源101からレーザ光Lを発生させて、レーザ光Lを半導体基板1の表面3の切断予定ライン5に照射する。レーザ光Lの集光点Pは半導体基板1の内部に位置しているので、溶融処理領域は半導体基板1の内部にのみ形成される。そして、切断予定ライン5に沿うようにX軸ステージ109やY軸ステージ111を移動させて、切断予定ライン5に沿うよう形成された溶融処理領域でもって切断予定ライン5に沿う切断予定部を半導体基板1の内部に形成する(S113)。
【0050】
以上により、レーザ加工装置100による切断予定部の形成が終了し、半導体基板1の内部に切断予定部が形成される。半導体基板1の内部に切断予定部が形成されると、比較的小さな力で切断予定部を起点として半導体基板1の厚さ方向に割れを発生させることができる。
【0051】
次に、本実施形態に係る半導体基板の切断方法について説明する。なお、ここでは、半導体基板として半導体ウェハであるシリコンウェハ11を用いた。
【0052】
まず、図11(a)に示すように、シリコンウェハ11の裏面17を覆うよう、この裏面17に粘着シート20を貼り付ける。この粘着シート20は、厚さ100μm程度の基材21を有し、この基材21上には、層厚数μm程度のUV硬化樹脂層22が設けられている。さらに、このUV硬化樹脂層22上には、ダイボンデイング用接着剤として機能するダイボンド樹脂層23が設けられている。なお、シリコンウェハ11の表面3には、複数の機能素子がマトリックス状に形成されている。ここで、機能素子とは、フォトダイオード等の受光素子やレーザダイオード等の発光素子、或いは回路として形成された回路素子等を意味する。
【0053】
続いて、図11(b)に示すように、例えば上述のレーザ加工装置100を用いてシリコンウェハ11の内部に集光点を合わせて表面3側からレーザ光を照射することにより、シリコンウェハ11の内部に改質領域である溶融処理領域13を形成し、この溶融処理領域13でもって切断予定部9を形成する。この切断予定部9の形成において、レーザ光はシリコンウェハ11の表面3にマトリックス状に配置された複数の機能素子の間を走るように照射され、これにより、切断予定部9は隣り合う機能素子間の真下を走るよう格子状に形成される。
【0054】
切断予定部9の形成後、図12(a)に示すように、シート拡張手段30によって、粘着シート20の周囲を外側に向かって引っ張るようにして粘着シート20を拡張させる。この粘着シート20のエキスパンドによって、切断予定部9を起点として厚さ方向に割れが発生し、この割れがシリコンウェハ11の表面3と裏面17とに到達することになる。これにより、シリコンウェハ11が機能素子毎に精度良く切断され、機能素子を1つ有した半導体チップ25が得られる。
【0055】
また、このとき、隣り合う半導体チップ25,25の対向する切断面25a,25aは、初めは密着した状態にあり、粘着シート20の拡張に伴って離間していくことになるため、シリコンウェハ11の切断と同時に、シリコンウェハ11の裏面17に密着していたダイボンド樹脂層23も切断予定部9に沿って切断される。
【0056】
なお、シート拡張手段30は、切断予定部9の形成時にシリコンウェハ11が載置されるステージに設けられている場合と、そのステージに設けられていない場合とがある。そのステージに設けられていない場合、そのステージ上に載置されたシリコンウェハ11は、切断予定部9の形成後、シート拡張手段30が設けられた他のステージ上に搬送手段によって搬送される。
【0057】
粘着シート20のエキスパンド終了後、図12(b)に示すように、粘着シート20に裏面側から紫外線を照射し、UV硬化樹脂層22を硬化させる。これにより、UV硬化樹脂層22とダイボンド樹脂層23との密着力が低下することになる。なお、この紫外線の照射は、粘着シート20のエキスパンド開始前に行ってもよい。
【0058】
続いて、図13(a)に示すように、ピックアップ手段である吸着コレット等を用いて半導体チップ25を順次ピックアップしていく。このとき、ダイボンド樹脂層23は半導体チップ25と同等の外形に切断されており、また、ダイボンド樹脂層23とUV硬化樹脂層22との密着力が低下しているため、半導体チップ25は、その裏面に切断されたダイボンド樹脂層23が密着した状態でピックアップされることになる。そして、図13(b)に示すように、半導体チップ25を、その裏面に密着したダイボンド樹脂層23を介してリードフレーム27のダイパッド上に載置し、加熱によりフィラー接合する。
【0059】
以上のように、シリコンウェハ11の切断方法においては、多光子吸収により形成された溶融処理領域13でもって、シリコンウェハ11を切断すべき所望の切断予定ラインに沿うようシリコンウェハ11の内部に切断予定部9を形成している。そのため、シリコンウェハ11に貼り付けられた粘着シート20をエキスパンドすると、切断予定部9に沿ってシリコンウェハ11が精度良く切断され、半導体チップ25が得られる。このとき、隣り合う半導体チップ25,25の対向する切断面25a,25aは、初めは密着した状態にあり、粘着シート20の拡張に伴って離間していくため、シリコンウェハ11の裏面17に密着していたダイボンド樹脂層23も切断予定部9に沿って切断されることになる。したがって、基材21を切断しないようにしてシリコンウェハ11及びダイボンド樹脂層23をブレードにより切断するような場合に比べ、はるかに効率良くシリコンウェハ11及びダイボンド樹脂層23を切断予定部9に沿って切断することが可能になる。
【0060】
しかも、隣り合う半導体チップ25,25の対向する切断面25a,25aが初めは互いに密着しているがために、切断された個々の半導体チップ25と切断された個々のダイボンド樹脂層23とがほぼ同一の外形となり、各半導体チップ25の切断面25aからダイボンド樹脂がはみ出るようなことも防止される。
【0061】
以上のシリコンウェハ11の切断方法は、図14(a)に示すように、粘着シート20をエキスパンドする前までは、切断予定部9を起点とした割れがシリコンウェハ11に発生しない場合であったが、図14(b)に示すように、粘着シート20をエキスパンドする前に、切断予定部9を起点とした割れ15を発生させ、この割れ15をシリコンウェハ11の表面3と裏面17とに到達させてもよい。この割れ15を発生させる方法としては、例えばナイフエッジ等の応力印加手段を切断予定部9に沿ってシリコンウェハ11の裏面17に押し当てることで、切断予定部9に沿ってシリコンウェハ11に曲げ応力やせん断応力を生じさせる方法や、シリコンウェハ11に温度差を与えることで切断予定部9に沿ってシリコンウェハ11に熱応力を生じさせる方法などがある。
【0062】
このように、切断予定部9の形成後、切断予定部9に沿ってシリコンウェハ11にストレスを生じさ、切断予定部9に沿ってシリコンウェハ11を切断しておくと、極めて精度良く切断された半導体チップ25を得ることができる。そして、この場合においても、シリコンウェハ11に貼り付けられた粘着シート20を拡張させると、隣り合う半導体チップ25,25の対向する切断面25a,25aが、互いに密着した状態から、粘着シート20の拡張に伴って離間していくため、シリコンウェハ11の裏面17に密着していたダイボンド樹脂層23は切断面25aに沿って切断されることになる。したがって、この切断方法によっても、基材21を切断しないようにしてシリコンウェハ11及びダイボンド樹脂層23をブレードにより切断するような場合に比べれば、はるかに効率良くシリコンウェハ11及びダイボンド樹脂層23を切断予定部9に沿って切断することが可能になる。
【0063】
なお、シリコンウェハ11の厚さが薄くなると、切断予定部9に沿ってストレスを生じさせなくても、図14(b)に示すように、切断予定部9を起点とした割れ15がシリコンウェハ11の表面3と裏面17とに到達する場合がある。
【0064】
また、図15(a)に示すように、シリコンウェハ11の内部における表面3近傍に溶融処理領域13による切断予定部9を形成し、表面3に割れ15を到達させておけば、切断して得られる半導体チップ25の表面(すなわち、機能素子形成面)の切断精度を極めて高くすることができる。一方、図15(b)に示すように、シリコンウェハ11の内部における裏面17近傍に溶融処理領域13による切断予定部9を形成し、裏面17に割れ15を到達させておけば、粘着シート20のエキスパンドによってダイボンド樹脂層23を精度良く切断することができる。
【0065】
次に、粘着シート20として、リンテック株式会社の「LE−5000(商品名)」を用いた場合の実験結果について説明する。図16及び図17は、シリコンウェハ11の内部に溶融処理領域13による切断予定部9を形成した後、粘着シート20をエキスパンドした際の一連の状態を示す模式図であり、図16(a)は粘着シート20のエキスパンド開始直後の状態、図16(b)は粘着シート20のエキスパンド中の状態、図17(a)は粘着シート20のエキスパンド終了後の状態、図17(b)は半導体チップ25のピックアップ時の状態である。
【0066】
図16(a)に示すように、粘着シート20のエキスパンド開始直後においては、シリコンウェハ11は切断予定部9に沿って切断され、隣り合う半導体チップ25の対向する切断面25a,25aは密着した状態にある。このとき、ダイボンド樹脂層23はまだ切断されていない。そして、図16(b)に示すように、粘着シート20の拡張に伴って、ダイボンド樹脂層23は引き千切られるようにして切断予定部9に沿って切断されていく。
【0067】
このようにして粘着シート20のエキスパンドが終了すると、図17(a)に示すように、ダイボンド樹脂層23も個々の半導体チップ25毎に切断される。このとき、互いに離間した半導体チップ25,25間の粘着シート20の基材21上には、ダイボンド樹脂層23の一部23bが薄く残っていた。また、半導体チップ25と共に切断されたダイボンド樹脂層23の切断面23aは、半導体チップ25の切断面25aを基準として若干凹状となっていた。これにより、各半導体チップ25の切断面25aからのダイボンド樹脂のはみ出しが確実に防止される。そして、図17(b)に示すように、吸着コレット等を用いて半導体チップ25を切断されたダイボンド樹脂層23と共にピックアップすることができた。
【0068】
なお、ダイボンド樹脂層23が非伸縮性の材料からなるような場合などには、図18に示すように、互いに離間した半導体チップ25,25間の粘着シート20の基材21上にはダイボンド樹脂層23が残らない。これにより、半導体チップ25の切断面25aと、その裏面に密着したダイボンド樹脂層23の切断面23aとをほぼ一致させることができる。
【0069】
また、図19(a)に示すように、基材21及びUV硬化樹脂層22を有してなる粘着シート20を、そのUV硬化樹脂層22を介してシリコンウェハ11の裏面17に貼り付け、溶融処理領域13による切断予定部9を形成した後、図19(b)に示すように、粘着シート20の周囲を外側に向かって拡張させることで、シリコンウェハ11を半導体チップ25に切断してもよい。この場合にも、粘着シート20を残してシリコンウェハ11をブレードにより切断するような場合に比べ、はるかに効率良くシリコンウェハ11を切断予定部9に沿って精度良く切断することが可能になる。
【0070】
そして、基材21及びUV硬化樹脂層22を有してなる粘着シート20を用いたシリコンウェハ11の切断方法においても、図19を参照して説明したように、粘着シート20をエキスパンドする前までは、切断予定部9を起点とした割れがシリコンウェハ11に発生しない場合だけでなく、図20に示すように、粘着シート20をエキスパンドする(図20(b))前に、切断予定部9を起点とした割れ15をシリコンウェハ11の表面3と裏面17とに到達させてもよい(図20(a))。また、図21に示すように、粘着シート20をエキスパンドする(図21(b))前に、切断予定部9を起点とした割れ15をシリコンウェハ11の表面3に到達させてもよいし(図21(a))、或いは図22に示すように、粘着シート20をエキスパンドする(図22(b))前に、切断予定部9を起点とした割れ15をシリコンウェハ11の裏面17に到達させてもよい(図22(a))。
【0071】
【発明の効果】
以上説明したように、本発明に係る半導体基板の切断方法によれば、ダイボンド樹脂層を介在させてシートが貼り付けられた半導体基板をダイボンド樹脂層と共に効率良く切断することが可能になる。
【図面の簡単な説明】
【図1】本実施形態に係るレーザ加工方法によるレーザ加工中の半導体基板の平面図である。
【図2】図1に示す半導体基板のII−II線に沿った断面図である。
【図3】本実施形態に係るレーザ加工方法によるレーザ加工後の半導体基板の平面図である。
【図4】図3に示す半導体基板のIV−IV線に沿った断面図である。
【図5】図3に示す半導体基板のV−V線に沿った断面図である。
【図6】本実施形態に係るレーザ加工方法により切断された半導体基板の平面図である。
【図7】本実施形態に係るレーザ加工方法により切断されたシリコンウェハの一部における断面の写真を表した図である。
【図8】本実施形態に係るレーザ加工方法におけるレーザ光の波長とシリコン基板の内部の透過率との関係を示すグラフである。
【図9】本実施形態に係るレーザ加工装置の概略構成図である。
【図10】本実施形態に係るレーザ加工装置による切断予定部の形成手順を説明するためのフローチャートである。
【図11】本実施形態に係るシリコンウェハの切断方法を説明するための模式図であり、(a)はシリコンウェハに粘着シートが貼り付けられた状態、(b)はシリコンウェハの内部に溶融処理領域による切断予定部が形成された状態である。
【図12】本実施形態に係るシリコンウェハの切断方法を説明するための模式図であり、(a)は粘着シートがエキスパンドされた状態、(b)は粘着シートに紫外線が照射された状態である。
【図13】本実施形態に係るシリコンウェハの切断方法を説明するための模式図であり、(a)は切断されたダイボンド樹脂層と共に半導体チップがピックアップされた状態、(b)は半導体チップがダイボンド樹脂層を介してリードフレームに接合された状態である。
【図14】本実施形態に係るシリコンウェハの切断方法におけるシリコンウェハと切断予定部との関係を示す模式図であり、(a)は切断予定部を起点とした割れが発生していない状態、(b)は切断予定部を起点とした割れがシリコンウェハの表面と裏面とに到達している状態である。
【図15】本実施形態に係るシリコンウェハの切断方法におけるシリコンウェハと切断予定部との関係を示す模式図であり、(a)は切断予定部を起点とした割れがシリコンウェハの表面に到達している状態、(b)は切断予定部を起点とした割れがシリコンウェハの裏面に到達している状態である。
【図16】本実施形態に係るシリコンウェハの切断方法の一実施例を説明するための模式図であり、(a)は粘着シートのエキスパンド開始直後の状態、(b)は粘着シートのエキスパンド中の状態である。
【図17】本実施形態に係るシリコンウェハの切断方法の一実施例を説明するための模式図であり、(a)は粘着シートのエキスパンド終了後の状態、(b)は半導体チップのピックアップ時の状態である。
【図18】本実施形態に係るシリコンウェハの切断方法の他の実施例を説明するための模式図である。
【図19】本実施形態に係るシリコンウェハの切断方法の更に他の実施例において切断予定部を起点とした割れが発生しない場合を説明するための図であり、(a)は溶融処理領域による切断予定部が形成された後の状態、(b)は粘着シートがエキスパンドされた状態である。
【図20】本実施形態に係るシリコンウェハの切断方法の更に他の実施例において切断予定部を起点とした割れがシリコンウェハの表面と裏面とに到達する場合を説明するための図であり、(a)は溶融処理領域による切断予定部が形成された後の状態、(b)は粘着シートがエキスパンドされた状態である。
【図21】本実施形態に係るシリコンウェハの切断方法の更に他の実施例において切断予定部を起点とした割れがシリコンウェハの表面に到達する場合を説明するための図であり、(a)は溶融処理領域による切断予定部が形成された後の状態、(b)は粘着シートがエキスパンドされた状態である。
【図22】本実施形態に係るシリコンウェハの切断方法の更に他の実施例において切断予定部を起点とした割れがシリコンウェハの裏面に到達する場合を説明するための図であり、(a)は溶融処理領域による切断予定部が形成された後の状態、(b)は粘着シートがエキスパンドされた状態である。
【符号の説明】
1…半導体基板、3…表面、5…切断予定ライン、7…改質領域、9…切断予定部、11…シリコンウェハ、13…溶融処理領域、15…割れ、17…裏面、20…粘着シート、21…基材、23…ダイボンド樹脂層、25…半導体チップ、L…レーザ光、P…集光点。
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor substrate cutting method used for cutting a semiconductor substrate in a semiconductor device manufacturing process or the like.
[0002]
[Prior art]
As this type of technology in the past, Patent Literature 1 and Patent Literature 2 describe the following technology. First, an adhesive sheet is attached to the back surface of the semiconductor wafer via a die bond resin layer, and the semiconductor wafer is cut with a blade while the semiconductor wafer is held on the adhesive sheet to obtain a semiconductor chip. And when picking up the semiconductor chip on an adhesive sheet, die bond resin is exfoliated from an adhesive sheet with each semiconductor chip. As a result, it is possible to bond the semiconductor chip onto the lead frame by omitting a process such as applying an adhesive to the back surface of the semiconductor chip.
[0003]
[Patent Document 1]
JP 2002-158276 A
[Patent Document 2]
JP 2000-104040 A
[0004]
[Problems to be solved by the invention]
However, in the technology as described above, when the semiconductor wafer held on the adhesive sheet is cut by the blade, the adhesive sheet is not cut while the die bond existing between the semiconductor wafer and the adhesive sheet. The resin layer must be surely cut. For this reason, the cutting of the semiconductor wafer with the blade in such a case should be particularly careful.
[0005]
Therefore, the present invention has been made in view of such circumstances, and cutting of a semiconductor substrate capable of efficiently cutting together with a die bond resin layer a semiconductor substrate on which a sheet is attached with a die bond resin layer interposed therebetween. It aims to provide a method.
[0006]
[Means for Solving the Problems]
  In order to achieve the above object, a semiconductor substrate cutting method according to the present invention comprises:A method for cutting a semiconductor substrate having a functional element formed on a surface thereof,With a die bond resin layer interposedOn the backAlign the condensing point inside the semiconductor substrate to which the sheet is attached.From the front sideBy irradiating with laser light,Without forming the melt treatment region on the surface, die bond resin layer and sheet,Inside the semiconductor substrateMelting processForming an areaMelting processAfter the step of forming the planned cutting portion with the region and the step of forming the planned cutting portion,Pull around the seat outwardBy expanding the sheetIn addition, while generating a crack in the thickness direction of the semiconductor substrate starting from the planned cutting portion, the cut surface due to the crack is separated from the close contact state, and the semiconductor substrate is cut into semiconductor chips having functional elements,CuttingsurfaceAlongTheAnd a step of cutting the die bond resin layer.
[0007]
  In this method of cutting a semiconductor substrate, the laser beam is irradiated with the focusing point inside the semiconductor substrate, and the inside of the semiconductor substrate is irradiated.Melting processTo form this regionMelting processWith the region, the planned cutting portion can be formed inside the semiconductor substrate along a desired planned cutting line for cutting the semiconductor substrate. When the planned cutting portion is formed inside the semiconductor substrate in this way, a crack occurs in the thickness direction of the semiconductor substrate starting from the planned cutting portion with a relatively small force. Therefore, when the sheet attached to the semiconductor substrate is expanded, the semiconductor substrate can be accurately cut along the scheduled cutting portion. At this time, the cut surfaces facing each other of the cut semiconductor substrate are initially in close contact with each other and are separated as the sheet expands, so the die bond resin layer existing between the semiconductor substrate and the sheet is also cut. It will be cut along the planned part. Therefore, it is possible to cut the semiconductor substrate and the die bond resin layer along the planned cutting portion much more efficiently than when the semiconductor substrate and the die bond resin layer are cut by the blade while leaving the sheet. In addition, since the opposite cut surfaces of the cut semiconductor substrate are initially in close contact with each other, the cut individual semiconductor substrate and the cut individual die bond resin layer have substantially the same outer shape, and each semiconductor It is also possible to prevent the die bond resin from protruding from the cut surface of the substrate.Note that the melt processing region may be formed by multiphoton absorption, or may be formed by other causes.
[0014]
In the semiconductor substrate cutting method according to the present invention described above, in the step of forming the planned cutting portion, a crack may reach the surface of the semiconductor substrate on the laser light incident side, starting from the planned cutting portion. The crack may reach the back surface of the semiconductor substrate opposite to the laser light incident side starting from the planned cutting portion, or the laser light incident surface of the semiconductor substrate starting from the planned cutting portion, You may make a crack reach the back surface on the opposite side.
[0018]
  Furthermore, the semiconductor substrate cutting method according to the present invention includes:A method for cutting a semiconductor substrate having a functional element formed on a surface thereof,With a die bond resin layer interposedOn the backAlign the condensing point inside the semiconductor substrate to which the sheet is attached.From the front sideBy irradiating with laser light,Without forming the melt treatment region on the surface, die bond resin layer and sheet,Inside the semiconductor substrateMelting processForming an areaMelting processAfter the step of forming the planned cutting portion with the region and the step of forming the planned cutting portion, by causing stress on the semiconductor substrate along the planned cutting portion,Breaking in the thickness direction of the semiconductor substrate starting from the planned cutting part, without cutting the die bond resin layer,Semiconductor substrate, For semiconductor chips with functional elementsAfter the step of cutting and the step of cutting the semiconductor substrate,Pull around the seat outwardBy expanding the sheetSeparate the cut surface due to cracking from the close contact,And a step of cutting the die bond resin layer along the cross section.
[0019]
Even with these semiconductor substrate cutting methods, for the same reason as the semiconductor substrate cutting method described above, the semiconductor substrate is much more efficient than when the semiconductor substrate and the die bond resin layer are cut with a blade while leaving a sheet. In addition, the die bond resin layer can be cut along the planned cutting portion.
[0020]
DETAILED DESCRIPTION OF THE INVENTION
DESCRIPTION OF EMBODIMENTS Hereinafter, a preferred embodiment of a semiconductor substrate cutting method according to the present invention will be described in detail with reference to the drawings.
[0021]
In the method for cutting a semiconductor substrate according to the present embodiment, a modified region by multiphoton absorption is formed inside the semiconductor substrate by irradiating a laser beam with a focusing point inside the semiconductor substrate. A planned cutting portion is formed by the region. Therefore, prior to the description of the method for cutting a semiconductor substrate according to the present embodiment, a laser processing method that is performed to form a portion to be cut will be described focusing on multiphoton absorption.
[0022]
Band gap E of material absorptionGIf the photon energy hv is smaller than that, it becomes optically transparent. Therefore, the condition for absorption in the material is hν> EGIt is. However, even if it is optically transparent, if the intensity of the laser beam is made very large, nhν> EGUnder these conditions (n = 2, 3, 4,...), Absorption occurs in the material. This phenomenon is called multiphoton absorption. In the case of a pulse wave, the intensity of the laser beam is the peak power density (W / cm at the condensing point of the laser beam).2), For example, the peak power density is 1 × 108(W / cm2) Multiphoton absorption occurs under the above conditions. The peak power density is determined by (energy per pulse of laser light at the condensing point) / (laser beam cross-sectional area of laser light × pulse width). In the case of a continuous wave, the intensity of the laser beam is the electric field intensity (W / cm at the focal point of the laser beam).2)
[0023]
The principle of laser processing according to this embodiment using such multiphoton absorption will be described with reference to FIGS. FIG. 1 is a plan view of the semiconductor substrate 1 during laser processing, FIG. 2 is a cross-sectional view taken along the line II-II of the semiconductor substrate 1 shown in FIG. 1, and FIG. 3 shows the semiconductor substrate 1 after laser processing. 4 is a cross-sectional view taken along line IV-IV of the semiconductor substrate 1 shown in FIG. 3, and FIG. 5 is a cross-sectional view taken along line V-V of the semiconductor substrate 1 shown in FIG. FIG. 6 is a plan view of the cut semiconductor substrate 1.
[0024]
As shown in FIGS. 1 and 2, there is a desired cutting line 5 on the surface 3 of the semiconductor substrate 1 where the semiconductor substrate 1 is to be cut. The planned cutting line 5 is a virtual line extending in a straight line (the actual cutting line 5 may be used as the planned cutting line 5 on the semiconductor substrate 1). In the laser processing according to the present embodiment, the modified region 7 is formed by irradiating the semiconductor substrate 1 with the laser beam L while aligning the condensing point P inside the semiconductor substrate 1 under the condition that multiphoton absorption occurs. In addition, a condensing point is a location where the laser beam L is condensed.
[0025]
The condensing point P is moved along the planned cutting line 5 by relatively moving the laser light L along the planned cutting line 5 (that is, along the direction of the arrow A). Thereby, as shown in FIGS. 3 to 5, the modified region 7 is formed only inside the semiconductor substrate 1 along the planned cutting line 5, and the planned cutting portion 9 is formed by the modified region 7. In the laser processing method according to the present embodiment, the modified region 7 is not formed by causing the semiconductor substrate 1 to generate heat when the semiconductor substrate 1 absorbs the laser light L. The modified region 7 is formed by transmitting the laser beam L through the semiconductor substrate 1 and generating multiphoton absorption inside the semiconductor substrate 1. Therefore, since the laser beam L is hardly absorbed by the surface 3 of the semiconductor substrate 1, the surface 3 of the semiconductor substrate 1 is not melted.
[0026]
In the cutting of the semiconductor substrate 1, if there is a starting point at the cutting position, the semiconductor substrate 1 breaks from the starting point, so that the semiconductor substrate 1 can be cut with a relatively small force as shown in FIG. 6. Therefore, the semiconductor substrate 1 can be cut without causing unnecessary cracks in the surface 3 of the semiconductor substrate 1.
[0027]
The following two methods can be considered for cutting the semiconductor substrate starting from the planned cutting portion. One is a case where after the formation of the planned cutting portion, an artificial force is applied to the semiconductor substrate, whereby the semiconductor substrate is cracked starting from the planned cutting portion, and the semiconductor substrate is cut. This is cutting when the thickness of the semiconductor substrate is large, for example. The artificial force is applied, for example, by applying bending stress or shear stress to the semiconductor substrate along the planned cutting portion of the semiconductor substrate, or generating thermal stress by applying a temperature difference to the semiconductor substrate. That is. The other one is a case where by forming the planned cutting portion, the semiconductor substrate is naturally cracked from the planned cutting portion toward the cross-sectional direction (thickness direction) of the semiconductor substrate, and as a result, the semiconductor substrate is cut. . For example, when the thickness of the semiconductor substrate is small, this is possible by forming the planned cutting portion by one row of the modified region. When the thickness of the semiconductor substrate is large, a plurality of portions are arranged in the thickness direction. This is made possible by forming the planned cutting portion by the modified region formed in a row. In addition, even when this breaks naturally, in the part to be cut, the part corresponding to the part where the part to be cut is formed without cracking on the surface of the part corresponding to the part where the part to be cut is not formed Since it is possible to cleave only, the cleaving can be controlled well. In recent years, since the thickness of a semiconductor substrate such as a silicon wafer tends to be thin, such a cleaving method with good controllability is very effective.
[0028]
Now, as the modified region formed by multiphoton absorption in the present embodiment, there is a melting processing region described below.
[0029]
The focusing point is set inside the semiconductor substrate, and the electric field intensity at the focusing point is 1 × 10.8(W / cm2) Irradiation with laser light is performed under the above conditions with a pulse width of 1 μs or less. As a result, the inside of the semiconductor substrate is locally heated by multiphoton absorption. By this heating, a melt processing region is formed inside the semiconductor substrate. The melt treatment region is a region once solidified after melting, a region in a molten state, or a region re-solidified from a molten state, and can also be referred to as a phase-changed region or a region in which the crystal structure has changed. The melt treatment region can also be said to be a region in which one structure is changed to another structure in a single crystal structure, an amorphous structure, or a polycrystalline structure. In other words, for example, a region changed from a single crystal structure to an amorphous structure, a region changed from a single crystal structure to a polycrystalline structure, or a region changed from a single crystal structure to a structure including an amorphous structure and a polycrystalline structure. To do. When the semiconductor substrate has a silicon single crystal structure, the melt processing region has, for example, an amorphous silicon structure. As an upper limit value of the electric field strength, for example, 1 × 1012(W / cm2). The pulse width is preferably 1 ns to 200 ns, for example.
[0030]
The inventor has confirmed through experiments that a melt-processed region is formed inside a silicon wafer. The experimental conditions are as follows.
[0031]
(A) Semiconductor substrate: silicon wafer (thickness 350 μm, outer diameter 4 inches)
(B) Laser
Light source: Semiconductor laser pumped Nd: YAG laser
Wavelength: 1064nm
Laser beam spot cross-sectional area: 3.14 × 10-8cm2
Oscillation form: Q switch pulse
Repeat frequency: 100 kHz
Pulse width: 30ns
Output: 20μJ / pulse
Laser light quality: TEM00
Polarization characteristics: linearly polarized light
(C) Condensing lens
Magnification: 50 times
N. A. : 0.55
Transmittance to laser light wavelength: 60 percent
(D) Moving speed of the mounting table on which the semiconductor substrate is mounted: 100 mm / second
[0032]
FIG. 7 is a view showing a photograph of a cross section of a part of a silicon wafer cut by laser processing under the above conditions. A melt processing region 13 is formed inside the silicon wafer 11. The size in the thickness direction of the melt processing region 13 formed under the above conditions is about 100 μm.
[0033]
The fact that the melt processing region 13 is formed by multiphoton absorption will be described. FIG. 8 is a graph showing the relationship between the wavelength of the laser beam and the transmittance inside the silicon substrate. However, the reflection components on the front side and the back side of the silicon substrate are removed to show the transmittance only inside. The above relationship was shown for each of the thickness t of the silicon substrate of 50 μm, 100 μm, 200 μm, 500 μm, and 1000 μm.
[0034]
For example, when the thickness of the silicon substrate is 500 μm or less at the wavelength of the Nd: YAG laser of 1064 nm, it can be seen that the laser light is transmitted by 80% or more inside the silicon substrate. Since the thickness of the silicon wafer 11 shown in FIG. 7 is 350 μm, the melt processing region 13 by multiphoton absorption is formed near the center of the silicon wafer, that is, at a portion of 175 μm from the surface. In this case, the transmittance is 90% or more with reference to a silicon wafer having a thickness of 200 μm. Therefore, the laser beam is hardly absorbed inside the silicon wafer 11 and almost all is transmitted. This is not because the laser beam is absorbed inside the silicon wafer 11 and the melt processing region 13 is formed inside the silicon wafer 11 (that is, the melt processing region is formed by normal heating with laser light) It means that the melt processing region 13 is formed by multiphoton absorption. The formation of the melt-processed region by multiphoton absorption is described in, for example, “Evaluation of processing characteristics of silicon by picosecond pulse laser” on pages 72 to 73 of the 66th Annual Meeting of the Japan Welding Society (April 2000). Are listed.
[0035]
Note that silicon wafers are cracked in the cross-sectional direction starting from the planned cutting portion formed in the melt processing region, and the cracks reach the front and back surfaces of the silicon wafer, resulting in cutting. Is done. The cracks that reach the front and back surfaces of the silicon wafer may grow naturally or may grow by applying force to the silicon wafer. In addition, when a crack naturally grows from the planned cutting part to the front and back surfaces of the silicon wafer, the crack grows from a state where the melt treatment region forming the planned cutting part is melted, and the planned cutting part. There are both cases where cracks grow when the solidified region is melted from the molten state. However, in both cases, the melt processing region is formed only inside the silicon wafer, and the melt processing region is formed only inside the cut surface after cutting as shown in FIG. When the planned cutting portion is formed in the semiconductor substrate in the melt processing region, unnecessary cracks that are off the planned cutting portion line are less likely to occur at the time of cleaving, so that cleaving control is facilitated.
[0036]
Next, a laser processing apparatus used in the laser processing method described above will be described with reference to FIG. FIG. 9 is a schematic configuration diagram of the laser processing apparatus 100.
[0037]
The laser processing apparatus 100 includes a laser light source 101 that generates laser light L, a laser light source control unit 102 that controls the laser light source 101 to adjust the output and pulse width of the laser light L, and the reflection function of the laser light L. And a dichroic mirror 103 arranged to change the direction of the optical axis of the laser light L by 90 °, a condensing lens 105 for condensing the laser light L reflected by the dichroic mirror 103, and a condensing lens A mounting table 107 on which the semiconductor substrate 1 irradiated with the laser beam L condensed by the lens 105 is mounted, an X-axis stage 109 for moving the mounting table 107 in the X-axis direction, and the mounting table 107 are set to X A Y-axis stage 111 for moving in the Y-axis direction orthogonal to the axial direction, and a Z-axis stage 1 for moving the mounting table 107 in the Z-axis direction orthogonal to the X-axis and Y-axis directions 3, and a stage controller 115 for controlling the movement of these three stages 109, 111 and 113.
[0038]
Since the Z-axis direction is a direction orthogonal to the surface 3 of the semiconductor substrate 1, it is the direction of the focal depth of the laser light L incident on the semiconductor substrate 1. Therefore, by moving the Z-axis stage 113 in the Z-axis direction, the condensing point P of the laser light L can be adjusted inside the semiconductor substrate 1. Further, the converging point P is moved in the X (Y) axis direction by moving the semiconductor substrate 1 in the X (Y) axis direction by the X (Y) axis stage 109 (111).
[0039]
The laser light source 101 is an Nd: YAG laser that generates pulsed laser light. Other lasers that can be used for the laser light source 101 include Nd: YVO.FourThere are lasers, Nd: YLF lasers, and titanium sapphire lasers. Nd: YAG laser, Nd: YVO are used to form the melt processing region.FourIt is preferable to use a laser, Nd: YLF laser. In this embodiment, pulsed laser light is used for processing the semiconductor substrate 1, but continuous wave laser light may be used as long as multiphoton absorption can be caused.
[0040]
The laser processing apparatus 100 further includes an observation light source 117 that generates visible light to illuminate the semiconductor substrate 1 mounted on the mounting table 107 with visible light, and the same optical axis as the dichroic mirror 103 and the condensing lens 105. And a visible light beam splitter 119 disposed above. A dichroic mirror 103 is disposed between the beam splitter 119 and the condensing lens 105. The beam splitter 119 has a function of reflecting about half of visible light and transmitting the other half, and is arranged so as to change the direction of the optical axis of visible light by 90 °. About half of the visible light generated from the observation light source 117 is reflected by the beam splitter 119, and the reflected visible light passes through the dichroic mirror 103 and the condensing lens 105, and passes through the planned cutting line 5 of the semiconductor substrate 1. Illuminate the containing surface 3.
[0041]
The laser processing apparatus 100 further includes an imaging element 121 and an imaging lens 123 disposed on the same optical axis as the beam splitter 119, the dichroic mirror 103, and the condensing lens 105. An example of the image sensor 121 is a CCD camera. The reflected light of the visible light that illuminates the surface 3 including the planned cutting line 5 passes through the condensing lens 105, the dichroic mirror 103, and the beam splitter 119, is imaged by the imaging lens 123, and is imaged by the imaging device 121. And becomes imaging data.
[0042]
The laser processing apparatus 100 further includes an imaging data processing unit 125 to which imaging data output from the imaging element 121 is input, an overall control unit 127 that controls the entire laser processing apparatus 100, and a monitor 129. The imaging data processing unit 125 calculates focus data for focusing the visible light generated by the observation light source 117 on the surface 3 based on the imaging data. The stage control unit 115 controls the movement of the Z-axis stage 113 based on the focus data so that the visible light is focused on the surface 3. Therefore, the imaging data processing unit 125 functions as an autofocus unit. The imaging data processing unit 125 calculates image data such as an enlarged image of the surface 3 based on the imaging data. This image data is sent to the overall control unit 127, where various processes are performed by the overall control unit, and sent to the monitor 129. Thereby, an enlarged image or the like is displayed on the monitor 129.
[0043]
Data from the stage controller 115, image data from the imaging data processor 125, and the like are input to the overall controller 127. Based on these data, the laser light source controller 102, the observation light source 117, and the stage controller By controlling 115, the entire laser processing apparatus 100 is controlled. Therefore, the overall control unit 127 functions as a computer unit.
[0044]
A procedure for forming the planned cutting portion by the laser processing apparatus 100 configured as described above will be described with reference to FIGS. FIG. 10 is a flowchart for explaining the procedure for forming the planned cutting portion by the laser processing apparatus 100.
[0045]
The light absorption characteristics of the semiconductor substrate 1 are measured with a spectrophotometer (not shown). Based on the measurement result, a laser light source 101 that generates laser light L having a wavelength transparent to the semiconductor substrate 1 or a wavelength with little absorption is selected (S101). Subsequently, the thickness of the semiconductor substrate 1 is measured. Based on the measurement result of the thickness and the refractive index of the semiconductor substrate 1, the amount of movement of the semiconductor substrate 1 in the Z-axis direction is determined (S103). This is because the Z axis of the semiconductor substrate 1 is based on the condensing point P of the laser beam L located on the surface 3 of the semiconductor substrate 1 in order to position the condensing point P of the laser beam L inside the semiconductor substrate 1. The amount of movement in the direction. This movement amount is input to the overall control unit 127.
[0046]
The semiconductor substrate 1 is mounted on the mounting table 107 of the laser processing apparatus 100. Then, visible light is generated from the observation light source 117 to illuminate the semiconductor substrate 1 (S105). The imaging device 121 images the surface 3 of the semiconductor substrate 1 including the illuminated planned cutting line 5. The planned cutting line 5 is a desired virtual line for cutting the semiconductor substrate 1. Imaging data captured by the imaging element 121 is sent to the imaging data processing unit 125. Based on this imaging data, the imaging data processing unit 125 calculates focus data such that the visible light focus of the observation light source 117 is located on the surface 3 (S107).
[0047]
This focus data is sent to the stage controller 115. The stage controller 115 moves the Z-axis stage 113 in the Z-axis direction based on the focus data (S109). Thereby, the focal point of the visible light of the observation light source 117 is positioned on the surface 3 of the semiconductor substrate 1. The imaging data processing unit 125 calculates enlarged image data of the surface 3 of the semiconductor substrate 1 including the planned cutting line 5 based on the imaging data. This enlarged image data is sent to the monitor 129 via the overall control unit 127, whereby an enlarged image near the planned cutting line 5 is displayed on the monitor 129.
[0048]
The movement amount data determined in advance in step S <b> 103 is input to the overall control unit 127, and this movement amount data is sent to the stage control unit 115. The stage control unit 115 moves the semiconductor substrate 1 in the Z-axis direction by the Z-axis stage 113 to a position where the condensing point P of the laser light L is inside the semiconductor substrate 1 based on the movement amount data (S111). .
[0049]
Subsequently, the laser light L is generated from the laser light source 101, and the laser light L is applied to the cutting line 5 on the surface 3 of the semiconductor substrate 1. Since the condensing point P of the laser beam L is located inside the semiconductor substrate 1, the melting processing region is formed only inside the semiconductor substrate 1. Then, the X-axis stage 109 and the Y-axis stage 111 are moved along the planned cutting line 5, and the planned cutting portion along the planned cutting line 5 is formed in the melt processing region formed along the planned cutting line 5. It is formed inside the substrate 1 (S113).
[0050]
Thus, the formation of the planned cutting portion by the laser processing apparatus 100 is completed, and the planned cutting portion is formed inside the semiconductor substrate 1. When the planned cutting portion is formed inside the semiconductor substrate 1, it is possible to generate a crack in the thickness direction of the semiconductor substrate 1 starting from the planned cutting portion with a relatively small force.
[0051]
Next, a semiconductor substrate cutting method according to the present embodiment will be described. Here, a silicon wafer 11 which is a semiconductor wafer is used as the semiconductor substrate.
[0052]
First, as shown in FIG. 11A, an adhesive sheet 20 is attached to the back surface 17 so as to cover the back surface 17 of the silicon wafer 11. The pressure-sensitive adhesive sheet 20 has a base 21 having a thickness of about 100 μm, and a UV curable resin layer 22 having a thickness of about several μm is provided on the base 21. Further, a die bond resin layer 23 that functions as an adhesive for die bonding is provided on the UV curable resin layer 22. A plurality of functional elements are formed in a matrix on the surface 3 of the silicon wafer 11. Here, the functional element means a light receiving element such as a photodiode, a light emitting element such as a laser diode, or a circuit element formed as a circuit.
[0053]
Subsequently, as shown in FIG. 11B, the silicon wafer 11 is irradiated with laser light from the surface 3 side with the focusing point inside the silicon wafer 11 using, for example, the laser processing apparatus 100 described above. A melt processing region 13 which is a reforming region is formed inside, and the planned cutting portion 9 is formed by the melt processing region 13. In the formation of the planned cutting portion 9, the laser light is irradiated so as to run between the plurality of functional elements arranged in a matrix on the surface 3 of the silicon wafer 11. It is formed in a lattice shape so as to run directly below.
[0054]
After the formation of the scheduled cutting portion 9, as shown in FIG. 12A, the adhesive sheet 20 is expanded by the sheet expanding means 30 so as to pull the periphery of the adhesive sheet 20 outward. Due to the expansion of the adhesive sheet 20, a crack is generated in the thickness direction starting from the planned cutting portion 9, and this crack reaches the front surface 3 and the back surface 17 of the silicon wafer 11. Thereby, the silicon wafer 11 is accurately cut for each functional element, and the semiconductor chip 25 having one functional element is obtained.
[0055]
At this time, the opposing cut surfaces 25a and 25a of the adjacent semiconductor chips 25 and 25 are in close contact with each other and are separated as the adhesive sheet 20 is expanded. Simultaneously with the cutting, the die bond resin layer 23 that is in close contact with the back surface 17 of the silicon wafer 11 is also cut along the planned cutting portion 9.
[0056]
Note that the sheet expanding means 30 may be provided on the stage on which the silicon wafer 11 is placed when the scheduled cutting portion 9 is formed, or may not be provided on the stage. When not provided on the stage, the silicon wafer 11 placed on the stage is conveyed by the conveying means onto the other stage provided with the sheet expanding means 30 after the formation of the scheduled cutting portion 9.
[0057]
After the expansion of the pressure-sensitive adhesive sheet 20, as shown in FIG. 12B, the UV-curable resin layer 22 is cured by irradiating the pressure-sensitive adhesive sheet 20 with ultraviolet rays from the back surface side. Thereby, the adhesive force between the UV curable resin layer 22 and the die bond resin layer 23 is reduced. In addition, you may perform this ultraviolet irradiation before the expansion start of the adhesive sheet 20. FIG.
[0058]
Subsequently, as shown in FIG. 13A, the semiconductor chips 25 are sequentially picked up using a suction collet or the like as pick-up means. At this time, the die bond resin layer 23 is cut into the same outer shape as the semiconductor chip 25, and the adhesion between the die bond resin layer 23 and the UV curable resin layer 22 is reduced. The die-bond resin layer 23 cut on the back surface is picked up in a close contact state. Then, as shown in FIG. 13B, the semiconductor chip 25 is placed on the die pad of the lead frame 27 through the die bond resin layer 23 in close contact with the back surface thereof, and filler bonding is performed by heating.
[0059]
As described above, in the method for cutting the silicon wafer 11, the silicon wafer 11 is cut into the silicon wafer 11 along the desired cutting line to be cut by the melt processing region 13 formed by multiphoton absorption. A planned portion 9 is formed. Therefore, when the adhesive sheet 20 attached to the silicon wafer 11 is expanded, the silicon wafer 11 is accurately cut along the scheduled cutting portion 9, and the semiconductor chip 25 is obtained. At this time, the opposing cut surfaces 25a and 25a of the adjacent semiconductor chips 25 and 25 are in close contact with each other at an initial stage and are separated as the adhesive sheet 20 is expanded, so that they are in close contact with the back surface 17 of the silicon wafer 11. The die bond resin layer 23 that has been cut is also cut along the planned cutting portion 9. Therefore, compared with the case where the silicon wafer 11 and the die bond resin layer 23 are cut by the blade without cutting the base material 21, the silicon wafer 11 and the die bond resin layer 23 are cut along the planned cutting portion 9 much more efficiently. It becomes possible to cut.
[0060]
In addition, since the opposing cut surfaces 25a, 25a of the adjacent semiconductor chips 25, 25 are in close contact with each other, the cut semiconductor chips 25 and the cut die bond resin layers 23 are almost the same. The outer shape is the same, and the die bond resin is prevented from protruding from the cut surface 25 a of each semiconductor chip 25.
[0061]
The above-described cutting method of the silicon wafer 11 was a case in which the cracks starting from the planned cutting portion 9 did not occur in the silicon wafer 11 until the adhesive sheet 20 was expanded as shown in FIG. However, as shown in FIG. 14 (b), before expanding the adhesive sheet 20, a crack 15 starting from the scheduled cutting portion 9 is generated, and this crack 15 is formed on the front surface 3 and the back surface 17 of the silicon wafer 11. May be reached. As a method of generating the crack 15, for example, a stress applying means such as a knife edge is pressed against the back surface 17 of the silicon wafer 11 along the planned cutting portion 9, so that the silicon wafer 11 is bent along the planned cutting portion 9. There are a method for generating stress and shear stress, and a method for generating thermal stress on the silicon wafer 11 along the planned cutting portion 9 by giving a temperature difference to the silicon wafer 11.
[0062]
As described above, after forming the planned cutting portion 9, if stress is generated on the silicon wafer 11 along the planned cutting portion 9 and the silicon wafer 11 is cut along the planned cutting portion 9, the cutting is performed with extremely high accuracy. The semiconductor chip 25 can be obtained. Even in this case, when the adhesive sheet 20 attached to the silicon wafer 11 is expanded, the opposing cut surfaces 25a and 25a of the adjacent semiconductor chips 25 and 25 are in close contact with each other, so that the adhesive sheet 20 Since they are separated with the expansion, the die bond resin layer 23 that is in close contact with the back surface 17 of the silicon wafer 11 is cut along the cut surface 25a. Therefore, even by this cutting method, the silicon wafer 11 and the die bond resin layer 23 can be formed much more efficiently than when the silicon wafer 11 and the die bond resin layer 23 are cut by the blade without cutting the base material 21. It becomes possible to cut along the planned cutting portion 9.
[0063]
When the thickness of the silicon wafer 11 is reduced, even if no stress is generated along the planned cutting portion 9, as shown in FIG. 11 may reach the front surface 3 and the back surface 17.
[0064]
Further, as shown in FIG. 15A, if the planned cutting portion 9 is formed by the melt processing region 13 in the vicinity of the surface 3 inside the silicon wafer 11, and the crack 15 reaches the surface 3, cutting is performed. The cutting accuracy of the surface (that is, the functional element forming surface) of the obtained semiconductor chip 25 can be made extremely high. On the other hand, as shown in FIG. 15B, the adhesive sheet 20 can be obtained by forming the planned cutting portion 9 by the melt treatment region 13 in the vicinity of the back surface 17 inside the silicon wafer 11 and allowing the crack 15 to reach the back surface 17. The die bond resin layer 23 can be cut with high accuracy by the expansion.
[0065]
Next, an experimental result in the case of using “LE-5000 (trade name)” of Lintec Corporation as the adhesive sheet 20 will be described. 16 and 17 are schematic views showing a series of states when the adhesive sheet 20 is expanded after the planned cutting portion 9 is formed in the silicon wafer 11 by the melt processing region 13, and FIG. Is the state immediately after the expansion of the adhesive sheet 20, FIG. 16B is the state during expansion of the adhesive sheet 20, FIG. 17A is the state after the expansion of the adhesive sheet 20, and FIG. 17B is the semiconductor chip. This is the state at the time of 25 pickups.
[0066]
As shown in FIG. 16A, immediately after the expansion of the adhesive sheet 20 is started, the silicon wafer 11 is cut along the planned cutting portion 9, and the opposing cut surfaces 25a and 25a of the adjacent semiconductor chips 25 are in close contact with each other. Is in a state. At this time, the die bond resin layer 23 has not been cut yet. And as shown in FIG.16 (b), with the expansion of the adhesive sheet 20, the die-bonding resin layer 23 is cut | disconnected along the scheduled cutting part 9 so that it may be shredded.
[0067]
When the expansion of the pressure-sensitive adhesive sheet 20 is thus completed, the die bond resin layer 23 is also cut for each individual semiconductor chip 25 as shown in FIG. At this time, a portion 23b of the die bond resin layer 23 remained thin on the base material 21 of the adhesive sheet 20 between the semiconductor chips 25 and 25 spaced apart from each other. Further, the cut surface 23 a of the die bond resin layer 23 cut together with the semiconductor chip 25 was slightly concave with respect to the cut surface 25 a of the semiconductor chip 25. This reliably prevents the die bond resin from protruding from the cut surface 25a of each semiconductor chip 25. Then, as shown in FIG. 17B, the semiconductor chip 25 could be picked up with the cut die bond resin layer 23 using an adsorption collet or the like.
[0068]
When the die bond resin layer 23 is made of a non-stretchable material or the like, as shown in FIG. 18, the die bond resin is formed on the base material 21 of the adhesive sheet 20 between the semiconductor chips 25 and 25 spaced apart from each other. Layer 23 does not remain. Thereby, the cut surface 25a of the semiconductor chip 25 and the cut surface 23a of the die bond resin layer 23 adhered to the back surface thereof can be substantially matched.
[0069]
Further, as shown in FIG. 19A, an adhesive sheet 20 having a base material 21 and a UV curable resin layer 22 is attached to the back surface 17 of the silicon wafer 11 via the UV curable resin layer 22, After forming the planned cutting portion 9 by the melt processing region 13, as shown in FIG. 19B, the periphery of the adhesive sheet 20 is expanded outward to cut the silicon wafer 11 into the semiconductor chips 25. Also good. Also in this case, it becomes possible to cut the silicon wafer 11 along the scheduled cutting portion 9 with higher accuracy than in the case where the silicon wafer 11 is cut with a blade while leaving the adhesive sheet 20.
[0070]
And also in the cutting method of the silicon wafer 11 using the adhesive sheet 20 having the base material 21 and the UV curable resin layer 22, as described with reference to FIG. 19, until the adhesive sheet 20 is expanded. Is not only the case where cracks starting from the planned cutting part 9 do not occur in the silicon wafer 11, but before expanding the adhesive sheet 20 as shown in FIG. 20 (FIG. 20B), the planned cutting part 9 The crack 15 starting from may be allowed to reach the front surface 3 and the back surface 17 of the silicon wafer 11 (FIG. 20A). Moreover, as shown in FIG. 21, before expanding the adhesive sheet 20 (FIG. 21B), the crack 15 starting from the planned cutting portion 9 may reach the surface 3 of the silicon wafer 11 ( 21 (a)) or FIG. 22, before the adhesive sheet 20 is expanded (FIG. 22 (b)), the crack 15 starting from the planned cutting portion 9 reaches the back surface 17 of the silicon wafer 11. You may make it (FIG.22 (a)).
[0071]
【The invention's effect】
As described above, according to the method for cutting a semiconductor substrate according to the present invention, it is possible to efficiently cut the semiconductor substrate with the sheet bonded with the die bond resin layer interposed therebetween together with the die bond resin layer.
[Brief description of the drawings]
FIG. 1 is a plan view of a semiconductor substrate during laser processing by a laser processing method according to an embodiment.
2 is a cross-sectional view taken along the line II-II of the semiconductor substrate shown in FIG.
FIG. 3 is a plan view of the semiconductor substrate after laser processing by the laser processing method according to the embodiment.
4 is a sectional view taken along line IV-IV of the semiconductor substrate shown in FIG. 3;
5 is a cross-sectional view taken along line VV of the semiconductor substrate shown in FIG.
FIG. 6 is a plan view of a semiconductor substrate cut by the laser processing method according to the present embodiment.
FIG. 7 is a view showing a photograph of a cross section of a part of a silicon wafer cut by the laser processing method according to the embodiment.
FIG. 8 is a graph showing the relationship between the wavelength of laser light and the transmittance inside the silicon substrate in the laser processing method according to the present embodiment.
FIG. 9 is a schematic configuration diagram of a laser processing apparatus according to the present embodiment.
FIG. 10 is a flowchart for explaining a procedure for forming a planned cutting portion by the laser processing apparatus according to the embodiment.
FIGS. 11A and 11B are schematic diagrams for explaining a method for cutting a silicon wafer according to the present embodiment, in which FIG. 11A shows a state in which an adhesive sheet is attached to the silicon wafer, and FIG. This is a state in which a planned cutting portion is formed by the processing region.
FIGS. 12A and 12B are schematic diagrams for explaining a method for cutting a silicon wafer according to the present embodiment, in which FIG. 12A shows a state in which the adhesive sheet is expanded, and FIG. 12B shows a state in which the adhesive sheet is irradiated with ultraviolet rays. is there.
13A and 13B are schematic diagrams for explaining a method for cutting a silicon wafer according to the present embodiment, in which FIG. 13A shows a state in which a semiconductor chip is picked up together with a cut die bond resin layer, and FIG. It is in a state of being bonded to the lead frame via the die bond resin layer.
FIG. 14 is a schematic diagram showing a relationship between a silicon wafer and a planned cutting portion in the method for cutting a silicon wafer according to the present embodiment, in which (a) shows a state in which no crack is generated from the planned cutting portion; (B) is a state in which the cracks starting from the planned cutting portion have reached the front and back surfaces of the silicon wafer.
FIG. 15 is a schematic diagram showing a relationship between a silicon wafer and a planned cutting portion in the method for cutting a silicon wafer according to the present embodiment, wherein (a) shows that a crack starting from the planned cutting portion reaches the surface of the silicon wafer. (B) is a state where the crack starting from the planned cutting portion reaches the back surface of the silicon wafer.
FIGS. 16A and 16B are schematic diagrams for explaining an example of the silicon wafer cutting method according to the present embodiment, in which FIG. 16A is a state immediately after the start of expansion of the adhesive sheet, and FIG. 16B is during expansion of the adhesive sheet; It is a state.
FIGS. 17A and 17B are schematic views for explaining an example of the silicon wafer cutting method according to the present embodiment, in which FIG. 17A is a state after the expansion of the adhesive sheet, and FIG. It is a state.
FIG. 18 is a schematic diagram for explaining another example of the silicon wafer cutting method according to the embodiment.
FIG. 19 is a view for explaining a case where cracks starting from a planned cutting portion do not occur in still another example of the silicon wafer cutting method according to the present embodiment, and FIG. A state after the planned cutting portion is formed, (b) is a state where the adhesive sheet is expanded.
FIG. 20 is a diagram for explaining a case where a crack starting from a planned cutting portion reaches the front surface and the back surface of the silicon wafer in still another example of the silicon wafer cutting method according to the embodiment; (A) is a state after the planned cutting portion is formed by the melt treatment region, and (b) is a state where the adhesive sheet is expanded.
FIG. 21 is a diagram for explaining a case where a crack starting from a planned cutting portion reaches the surface of the silicon wafer in still another example of the silicon wafer cutting method according to the present embodiment; Is a state after the planned cutting portion is formed by the melt treatment region, and (b) is a state where the adhesive sheet is expanded.
FIG. 22 is a view for explaining a case where a crack starting from a scheduled cutting portion reaches the back surface of the silicon wafer in still another example of the silicon wafer cutting method according to the present embodiment; Is a state after the planned cutting portion is formed by the melt treatment region, and (b) is a state where the adhesive sheet is expanded.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Semiconductor substrate, 3 ... Surface, 5 ... Planned cutting line, 7 ... Modified area | region, 9 ... Planned cutting part, 11 ... Silicon wafer, 13 ... Melting process area, 15 ... Crack, 17 ... Back surface, 20 ... Adhesive sheet , 21 ... base material, 23 ... die bond resin layer, 25 ... semiconductor chip, L ... laser beam, P ... condensing point.

Claims (5)

表面に機能素子が形成された半導体基板の切断方法であって、
ダイボンド樹脂層を介在させて裏面にシートが貼り付けられた前記半導体基板の内部に集光点を合わせて前記表面側からレーザ光を照射することにより、前記表面、前記ダイボンド樹脂層及び前記シートに溶融処理領域を形成せずに、前記半導体基板の内部に溶融処理領域を形成し、当該溶融処理領域でもって切断予定部を形成する工程と、
前記切断予定部を形成する工程後、前記シートの周囲を外側に向かって引っ張るようにして前記シートを拡張させることにより、前記切断予定部を起点として前記半導体基板の厚さ方向に割れを発生させつつ、前記割れによる切断面を密着した状態から離間させ、前記半導体基板を、前記機能素子を有する半導体チップに切断すると共に、前記切断に沿って前記ダイボンド樹脂層を切断する工程と、
を備えたことを特徴とする半導体基板の切断方法。
A method for cutting a semiconductor substrate having a functional element formed on a surface thereof,
By irradiating a laser beam from the surface side with intervening die bonding resin layer to match the interior at the focal point of the semiconductor substrate sheet is adhered to the back surface, said surface, the die bonding resin layer and the sheet without forming a molten processed region, the form internal to the molten processed region of the semiconductor substrate, forming a cut portion with in the molten processed region,
After the step of forming the planned cutting portion, the sheet is expanded by pulling the periphery of the sheet outward, thereby generating a crack in the thickness direction of the semiconductor substrate starting from the planned cutting portion. while, is separated from the state in close contact with the cut surface by the crack, the steps of the semiconductor substrate, thereby cutting the semiconductor chip having the functional element, to cut the pre-Symbol die bonding resin layer along the cutting plane,
A method for cutting a semiconductor substrate, comprising:
前記切断予定部を形成する工程では、前記切断予定部を起点として、前記半導体基板のレーザ光入射側の前記表面に割れを到達させることを特徴とする請求項1記載の半導体基板の切断方法。Wherein in the step of forming the cut portion, as a starting point the cutting unit, the cutting method of a semiconductor substrate according to claim 1 Symbol mounting, characterized in that to reach the cracks on the surface of the laser beam incident side of the semiconductor substrate . 前記切断予定部を形成する工程では、前記切断予定部を起点として、前記半導体基板のレーザ光入射側と反対側の前記裏面に割れを到達させることを特徴とする請求項1記載の半導体基板の切断方法。Wherein in the step of forming the cutting portion, the cutting portion as a starting point, the semiconductor substrate according to claim 1 Symbol mounting, characterized in that to reach the crack on the back surface opposite to the laser beam incident side of the semiconductor substrate Cutting method. 前記切断予定部を形成する工程では、前記切断予定部を起点として、前記半導体基板のレーザ光入射側の前記表面と、その反対側の前記裏面とに割れを到達させることを特徴とする請求項1記載の半導体基板の切断方法。In the step of forming the cutting portion, claims wherein the cut portion as the starting point, and the surface of the laser beam incident side of the semiconductor substrate, characterized in that to reach the cracking and the back surface of the opposite side cutting method 1 Symbol mounting of the semiconductor substrate. 表面に機能素子が形成された半導体基板の切断方法であって、
ダイボンド樹脂層を介在させて裏面にシートが貼り付けられた前記半導体基板の内部に集光点を合わせて前記表面側からレーザ光を照射することにより、前記表面、前記ダイボンド樹脂層及び前記シートに溶融処理領域を形成せずに、前記半導体基板の内部に溶融処理領域を形成し、当該溶融処理領域でもって切断予定部を形成する工程と、
前記切断予定部を形成する工程後、前記切断予定部に沿って前記半導体基板にストレスを生じさせることにより、前記切断予定部を起点として前記半導体基板の厚さ方向に割れを発生させ、前記ダイボンド樹脂層を切断せずに、前記半導体基板を、前記機能素子を有する半導体チップに切断する工程と、
前記半導体基板を切断する工程後、前記シートの周囲を外側に向かって引っ張るようにして前記シートを拡張させることにより、前記割れによる切断面を密着した状態から離間させ、記切断面に沿って前記ダイボンド樹脂層を切断する工程と、
を備えたことを特徴とする半導体基板の切断方法。
A method for cutting a semiconductor substrate having a functional element formed on a surface thereof,
By irradiating a laser beam from the surface side with intervening die bonding resin layer to match the interior at the focal point of the semiconductor substrate sheet is adhered to the back surface, said surface, the die bonding resin layer and the sheet without forming a molten processed region, the form internal to the molten processed region of the semiconductor substrate, forming a cut portion with in the molten processed region,
After the step of forming the planned cutting portion, stress is generated in the semiconductor substrate along the planned cutting portion, thereby generating a crack in the thickness direction of the semiconductor substrate starting from the planned cutting portion, and the die bonding Cutting the semiconductor substrate into a semiconductor chip having the functional element without cutting the resin layer ;
Wherein after the step of cutting the semiconductor substrate, by expanding the sheet so as to pull the periphery of the sheet towards the outside, it is separated from the state of close contact with the cut surface by the crack along the front Stories switching section Cutting the die bond resin layer;
A method for cutting a semiconductor substrate, comprising:
JP2002351600A 2002-03-12 2002-12-03 Semiconductor substrate cutting method Expired - Lifetime JP4358502B2 (en)

Priority Applications (28)

Application Number Priority Date Filing Date Title
JP2002351600A JP4358502B2 (en) 2002-03-12 2002-12-03 Semiconductor substrate cutting method
TW097145489A TWI395293B (en) 2002-03-12 2003-09-10 Method for cutting semiconductor substrate
TW102106190A TWI520269B (en) 2002-12-03 2003-09-10 Cutting method of semiconductor substrate
TW092125000A TWI339876B (en) 2002-03-12 2003-09-10 Semi-conductor cutting method
EP12001098.8A EP2485251B1 (en) 2002-12-03 2003-09-11 Method of cutting semiconductor substrate
EP03812274.3A EP1580800B1 (en) 2002-12-03 2003-09-11 Method for cutting semiconductor substrate
ES10005697.7T ES2462219T3 (en) 2002-12-03 2003-09-11 Cutting procedure of a semiconductor substrate
ES10007917.7T ES2439220T3 (en) 2002-12-03 2003-09-11 Cutting procedure of a semiconductor substrate
ES10014153.0T ES2442848T3 (en) 2002-12-03 2003-09-11 Cutting procedure of a semiconductor substrate
EP10007917.7A EP2239764B1 (en) 2002-12-03 2003-09-11 Method for cutting semiconductor substrate
US10/537,509 US8263479B2 (en) 2002-12-03 2003-09-11 Method for cutting semiconductor substrate
PCT/JP2003/011624 WO2004051721A1 (en) 2002-12-03 2003-09-11 Method for cutting semiconductor substrate
ES10009049.7T ES2437192T3 (en) 2002-12-03 2003-09-11 Cutting procedure of a semiconductor substrate
ES12001098.8T ES2470325T3 (en) 2002-12-03 2003-09-11 Cutting procedure of a semiconductor substrate
ES10012640.8T ES2464166T3 (en) 2002-12-03 2003-09-11 Cutting procedure of a semiconductor substrate
CNB038255189A CN100440443C (en) 2002-12-03 2003-09-11 Cutting method of semiconductor substrate
EP10005697.7A EP2216805B1 (en) 2002-12-03 2003-09-11 Method of cutting semiconductor substrate
MYPI20033496A MY160196A (en) 2002-12-03 2003-09-11 A method of cutting semiconductor substrate
EP10009049.7A EP2249380B1 (en) 2002-12-03 2003-09-11 Method for cutting semiconductor substrate
AU2003262077A AU2003262077A1 (en) 2002-12-03 2003-09-11 Method for cutting semiconductor substrate
KR1020057007273A KR100855136B1 (en) 2002-12-03 2003-09-11 Cutting Method of Semiconductor Substrate
EP10014153.0A EP2284872B1 (en) 2002-12-03 2003-09-11 Method for cutting semiconductor substrate
ES03812274.3T ES2479791T3 (en) 2002-12-03 2003-09-11 Cutting procedure of a semiconductor substrate
EP10012640.8A EP2267763B1 (en) 2002-12-03 2003-09-11 Method for cutting semiconductor substrate
CNA2008101618735A CN101369554A (en) 2002-12-03 2003-09-11 Cutting method of semiconductor substrate
US13/206,181 US8409968B2 (en) 2002-12-03 2011-08-09 Method of cutting semiconductor substrate via modified region formation and subsequent sheet expansion
US13/608,676 US8450187B2 (en) 2002-12-03 2012-09-10 Method of cutting semiconductor substrate
US13/829,683 US8865566B2 (en) 2002-12-03 2013-03-14 Method of cutting semiconductor substrate

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2002067372 2002-03-12
JP2002067348 2002-03-12
JP2002-67348 2002-03-12
JP2002-67372 2002-03-12
JP2002351600A JP4358502B2 (en) 2002-03-12 2002-12-03 Semiconductor substrate cutting method

Related Child Applications (6)

Application Number Title Priority Date Filing Date
JP2005045915A Division JP3822626B2 (en) 2002-03-12 2005-02-22 Semiconductor substrate cutting method
JP2006013984A Division JP2006135355A (en) 2002-03-12 2006-01-23 Semiconductor substrate cutting method
JP2006013963A Division JP3935186B2 (en) 2002-03-12 2006-01-23 Semiconductor substrate cutting method
JP2006013973A Division JP3867100B2 (en) 2002-03-12 2006-01-23 Semiconductor substrate cutting method
JP2006016261A Division JP3867104B2 (en) 2002-03-12 2006-01-25 Semiconductor substrate cutting method
JP2006016285A Division JP3867105B2 (en) 2002-03-12 2006-01-25 Semiconductor substrate cutting method

Publications (2)

Publication Number Publication Date
JP2003338467A JP2003338467A (en) 2003-11-28
JP4358502B2 true JP4358502B2 (en) 2009-11-04

Family

ID=29715897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002351600A Expired - Lifetime JP4358502B2 (en) 2002-03-12 2002-12-03 Semiconductor substrate cutting method

Country Status (2)

Country Link
JP (1) JP4358502B2 (en)
TW (2) TWI395293B (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10562130B1 (en) 2018-12-29 2020-02-18 Cree, Inc. Laser-assisted method for parting crystalline material
US10576585B1 (en) 2018-12-29 2020-03-03 Cree, Inc. Laser-assisted method for parting crystalline material
US10611052B1 (en) 2019-05-17 2020-04-07 Cree, Inc. Silicon carbide wafers with relaxed positive bow and related methods
US11024501B2 (en) 2018-12-29 2021-06-01 Cree, Inc. Carrier-assisted method for parting crystalline material along laser damage region

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4659300B2 (en) 2000-09-13 2011-03-30 浜松ホトニクス株式会社 Laser processing method and semiconductor chip manufacturing method
AU2003211581A1 (en) 2002-03-12 2003-09-22 Hamamatsu Photonics K.K. Method of cutting processed object
CN101335235B (en) 2002-03-12 2010-10-13 浜松光子学株式会社 Method for dicing substrate
TWI326626B (en) 2002-03-12 2010-07-01 Hamamatsu Photonics Kk Laser processing method
TWI520269B (en) 2002-12-03 2016-02-01 濱松赫德尼古斯股份有限公司 Cutting method of semiconductor substrate
FR2852250B1 (en) 2003-03-11 2009-07-24 Jean Luc Jouvin PROTECTIVE SHEATH FOR CANNULA, AN INJECTION KIT COMPRISING SUCH ANKLE AND NEEDLE EQUIPPED WITH SUCH ANKLE
DE60315515T2 (en) 2003-03-12 2007-12-13 Hamamatsu Photonics K.K., Hamamatsu LASER PROCESSING PROCEDURES
WO2004100240A1 (en) * 2003-05-12 2004-11-18 Tokyo Seimitsu Co., Ltd. Method and device for dividing plate-like member
KR101177251B1 (en) * 2003-06-06 2012-08-24 히다치 가세고교 가부시끼가이샤 Adhesive sheet, dicing tape integrated type, adhesive sheet, and semiconductor device producing method
CN101447413B (en) * 2003-06-06 2013-03-27 日立化成株式会社 Adhesive sheet, dicing tape integrated type adhesive sheet, and method of producing semiconductor device
JP4770126B2 (en) * 2003-06-06 2011-09-14 日立化成工業株式会社 Adhesive sheet
JP4563097B2 (en) 2003-09-10 2010-10-13 浜松ホトニクス株式会社 Semiconductor substrate cutting method
JP4503429B2 (en) * 2004-02-10 2010-07-14 リンテック株式会社 Manufacturing method of semiconductor device
EP1742253B1 (en) 2004-03-30 2012-05-09 Hamamatsu Photonics K.K. Laser processing method
JP4694795B2 (en) * 2004-05-18 2011-06-08 株式会社ディスコ Wafer division method
JP2006049591A (en) * 2004-08-05 2006-02-16 Disco Abrasive Syst Ltd Method and apparatus for rupturing adhesive film adhered to wafer
JP2006059941A (en) * 2004-08-19 2006-03-02 Disco Abrasive Syst Ltd Manufacturing method of semiconductor chip
JP4923398B2 (en) * 2004-09-21 2012-04-25 日立化成工業株式会社 Manufacturing method of semiconductor element with adhesive layer
JP2006114691A (en) * 2004-10-14 2006-04-27 Disco Abrasive Syst Ltd Wafer division method
JP4781661B2 (en) * 2004-11-12 2011-09-28 浜松ホトニクス株式会社 Laser processing method
JP4917257B2 (en) 2004-11-12 2012-04-18 浜松ホトニクス株式会社 Laser processing method
JP2006173269A (en) * 2004-12-14 2006-06-29 Hamamatsu Photonics Kk Substrate processing method and film stretching apparatus
JP5184664B2 (en) * 2005-07-20 2013-04-17 古河電気工業株式会社 Dicing tape and semiconductor chip manufacturing method
JP4748518B2 (en) * 2005-07-20 2011-08-17 古河電気工業株式会社 Dicing die bond tape and dicing tape
JP2007087973A (en) 2005-09-16 2007-04-05 Rohm Co Ltd Nitride semiconductor device manufacturing method and nitride semiconductor light emitting device obtained by the method
JP4777761B2 (en) * 2005-12-02 2011-09-21 株式会社ディスコ Wafer division method
JP4833657B2 (en) * 2005-12-19 2011-12-07 株式会社ディスコ Wafer division method
JP2007214457A (en) * 2006-02-10 2007-08-23 Tokyo Seimitsu Co Ltd Wafer processing apparatus and method
JP4514722B2 (en) * 2006-02-20 2010-07-28 富士通セミコンダクター株式会社 Film pasting method, film pasting apparatus, and semiconductor device manufacturing method
US8232185B2 (en) 2007-04-05 2012-07-31 Hitachi Chemical Company, Ltd. Method for manufacturing semiconductor chip, adhesive film for semiconductor, and composite sheet using the film
CN102709201A (en) 2007-04-06 2012-10-03 日立化成工业株式会社 Adhesive film for semiconductor, composite sheet, and method for producing semiconductor chip using them
EP2200075A4 (en) 2007-10-09 2011-12-07 Hitachi Chemical Co Ltd METHOD FOR MANUFACTURING SEMICONDUCTOR CHIP WITH ADHESIVE FILM, SEMICONDUCTOR ADHESIVE FILM USED IN THE METHOD, AND SEMICONDUCTOR DEVICE MANUFACTURING METHOD
JP5755396B2 (en) * 2008-03-26 2015-07-29 日立化成株式会社 Manufacturing method of semiconductor device
JP5351458B2 (en) * 2008-07-29 2013-11-27 リンテック株式会社 Wafer processing adhesive sheet and method for manufacturing semiconductor device
JP5491761B2 (en) 2009-04-20 2014-05-14 浜松ホトニクス株式会社 Laser processing equipment
JP5379604B2 (en) 2009-08-21 2013-12-25 浜松ホトニクス株式会社 Laser processing method and chip
JP2012079936A (en) 2010-10-01 2012-04-19 Nitto Denko Corp Dicing, die-bonding film and method for manufacturing semiconductor device
CN105143380B (en) 2013-03-28 2019-05-17 古河电气工业株式会社 Adhesive tapes and tapes for wafer processing
JP6310748B2 (en) * 2014-03-31 2018-04-11 日東電工株式会社 Die bond film, die bond film with dicing sheet, semiconductor device, and method for manufacturing semiconductor device
JP6312498B2 (en) 2014-03-31 2018-04-18 日東電工株式会社 Dicing film, dicing die-bonding film, and semiconductor device manufacturing method
JP6068386B2 (en) * 2014-03-31 2017-01-25 日東電工株式会社 Thermosetting die bond film, dicing die bond film, and semiconductor device manufacturing method
JP5863914B1 (en) 2014-09-05 2016-02-17 古河電気工業株式会社 Semiconductor processing tape and manufacturing method of semiconductor device manufactured using the same
JP6445315B2 (en) 2014-12-12 2018-12-26 日東電工株式会社 Dicing sheet, dicing die-bonding film, and semiconductor device manufacturing method
JP6230730B2 (en) 2015-03-24 2017-11-15 古河電気工業株式会社 Semiconductor processing tape
SG11201706197VA (en) 2015-03-24 2017-08-30 Furukawa Electric Co Ltd Semiconductor processing tape
JP6928852B2 (en) 2016-12-07 2021-09-01 古河電気工業株式会社 Semiconductor processing tape
JP6991475B2 (en) 2017-05-24 2022-01-12 協立化学産業株式会社 How to cut the object to be processed
KR102799377B1 (en) * 2018-03-07 2025-04-22 린텍 가부시키가이샤 Expanding method, manufacturing method of semiconductor device, and adhesive sheet
JP6535118B1 (en) 2018-03-28 2019-06-26 古河電気工業株式会社 Semiconductor processing tape
JP6535117B1 (en) 2018-03-28 2019-06-26 古河電気工業株式会社 Semiconductor processing tape
SG11201906507PA (en) 2018-03-28 2019-11-28 Furukawa Electric Co Ltd Tape for semiconductor processing
JP6535119B1 (en) 2018-03-28 2019-06-26 古河電気工業株式会社 Semiconductor processing tape
SG11202106337WA (en) 2018-12-28 2021-07-29 Showa Denko Materials Co Ltd Evaluation method for light-curing adhesive, integrated dicing and die-bonding film and manufacturing method for same, and manufacturing method for semiconductor device
MY207898A (en) 2018-12-28 2025-03-27 Resonac Corp Method for evaluating photocurable adhesive, dicing/die attach film, method for manufacturing same, and method for manufacturing semiconductor device
WO2020194613A1 (en) 2019-03-27 2020-10-01 日立化成株式会社 Production method for semiconductor device, die-bonding film, and dicing/die-bonding integrated adhesive sheet
JP7060548B2 (en) 2019-05-29 2022-04-26 古河電気工業株式会社 Glass processing tape
JP7269095B2 (en) 2019-05-29 2023-05-08 古河電気工業株式会社 glass processing tape
JP7269096B2 (en) 2019-05-29 2023-05-08 古河電気工業株式会社 glass processing tape
JP7060547B2 (en) 2019-05-29 2022-04-26 古河電気工業株式会社 Glass processing tape
CN114600225A (en) 2019-10-28 2022-06-07 昭和电工材料株式会社 Film-like adhesive and method for evaluating its breakability, dicing die-bonding integrated film, method for producing the same, and semiconductor device
WO2021130823A1 (en) 2019-12-23 2021-07-01 昭和電工マテリアルズ株式会社 Dicing/die-bonding integrated film, method for managing quality of same, and method for manufacturing semiconductor device
JP7604155B2 (en) 2020-09-28 2024-12-23 株式会社ディスコ Wafer Processing Method
KR20230157294A (en) 2021-03-05 2023-11-16 가부시끼가이샤 레조낙 Film-like adhesive, integrated dicing/die bonding film, and semiconductor device and method of manufacturing the same
WO2022255322A1 (en) 2021-06-02 2022-12-08 昭和電工マテリアルズ株式会社 Method for producing semiconductor device, and dicing-die bonding integrated film
WO2023047594A1 (en) 2021-09-27 2023-03-30 昭和電工マテリアルズ株式会社 Film adhesive, two-in-one dicing and die-bonding film, semiconductor device, and manufacturing method for same
JPWO2023157846A1 (en) 2022-02-16 2023-08-24
WO2024150789A1 (en) 2023-01-12 2024-07-18 古河電気工業株式会社 Adhesive tape for electronic components
JPWO2024204222A1 (en) 2023-03-31 2024-10-03

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6057525A (en) * 1995-09-05 2000-05-02 United States Enrichment Corporation Method and apparatus for precision laser micromachining
US6294439B1 (en) * 1997-07-23 2001-09-25 Kabushiki Kaisha Toshiba Method of dividing a wafer and method of manufacturing a semiconductor device
JPH11204551A (en) * 1998-01-19 1999-07-30 Sony Corp Method for manufacturing semiconductor device
US6057180A (en) * 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
JP3648399B2 (en) * 1999-03-18 2005-05-18 株式会社東芝 Semiconductor device
JP2000349107A (en) * 1999-06-09 2000-12-15 Nitto Denko Corp Method for manufacturing semiconductor encapsulated chip module and fixing sheet thereof
JP4180206B2 (en) * 1999-11-12 2008-11-12 リンテック株式会社 Manufacturing method of semiconductor device
US6612035B2 (en) * 2000-01-05 2003-09-02 Patrick H. Brown Drywall cutting tool
TW473896B (en) * 2001-03-20 2002-01-21 Chipmos Technologies Inc A manufacturing process of semiconductor devices
JP4091838B2 (en) * 2001-03-30 2008-05-28 富士通株式会社 Semiconductor device

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10562130B1 (en) 2018-12-29 2020-02-18 Cree, Inc. Laser-assisted method for parting crystalline material
US10576585B1 (en) 2018-12-29 2020-03-03 Cree, Inc. Laser-assisted method for parting crystalline material
US11024501B2 (en) 2018-12-29 2021-06-01 Cree, Inc. Carrier-assisted method for parting crystalline material along laser damage region
US11219966B1 (en) 2018-12-29 2022-01-11 Wolfspeed, Inc. Laser-assisted method for parting crystalline material
US11826846B2 (en) 2018-12-29 2023-11-28 Wolfspeed, Inc. Laser-assisted method for parting crystalline material
US11901181B2 (en) 2018-12-29 2024-02-13 Wolfspeed, Inc. Carrier-assisted method for parting crystalline material along laser damage region
US11911842B2 (en) 2018-12-29 2024-02-27 Wolfspeed, Inc. Laser-assisted method for parting crystalline material
US12594622B2 (en) 2018-12-29 2026-04-07 Wolfspeed, Inc. Laser-assisted method for parting crystalline material
US10611052B1 (en) 2019-05-17 2020-04-07 Cree, Inc. Silicon carbide wafers with relaxed positive bow and related methods
US11034056B2 (en) 2019-05-17 2021-06-15 Cree, Inc. Silicon carbide wafers with relaxed positive bow and related methods
US11654596B2 (en) 2019-05-17 2023-05-23 Wolfspeed, Inc. Silicon carbide wafers with relaxed positive bow and related methods

Also Published As

Publication number Publication date
TW200924113A (en) 2009-06-01
JP2003338467A (en) 2003-11-28
TWI395293B (en) 2013-05-01
TWI339876B (en) 2011-04-01
TW200416954A (en) 2004-09-01

Similar Documents

Publication Publication Date Title
JP4358502B2 (en) Semiconductor substrate cutting method
EP2485251B1 (en) Method of cutting semiconductor substrate
JP4606741B2 (en) Processing object cutting method
JP4563097B2 (en) Semiconductor substrate cutting method
JP3762409B2 (en) Substrate dividing method
WO2004080643A1 (en) Laser beam machining method
JP4409840B2 (en) Processing object cutting method
JP2005086111A (en) Method for cutting semiconductor substrate
JP4167094B2 (en) Laser processing method
JP3935186B2 (en) Semiconductor substrate cutting method
JP2006135355A (en) Semiconductor substrate cutting method
WO2004080642A1 (en) Laser beam machining method
JP3822626B2 (en) Semiconductor substrate cutting method
JP3867100B2 (en) Semiconductor substrate cutting method
JP3867104B2 (en) Semiconductor substrate cutting method
JP3867105B2 (en) Semiconductor substrate cutting method
JP2004268103A (en) Laser processing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090518

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090804

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090806

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120814

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4358502

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120814

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130814

Year of fee payment: 4

EXPY Cancellation because of completion of term