JP4092851B2 - 電気光学装置、電気光学装置の製造方法及び電子機器 - Google Patents
電気光学装置、電気光学装置の製造方法及び電子機器 Download PDFInfo
- Publication number
- JP4092851B2 JP4092851B2 JP2000118148A JP2000118148A JP4092851B2 JP 4092851 B2 JP4092851 B2 JP 4092851B2 JP 2000118148 A JP2000118148 A JP 2000118148A JP 2000118148 A JP2000118148 A JP 2000118148A JP 4092851 B2 JP4092851 B2 JP 4092851B2
- Authority
- JP
- Japan
- Prior art keywords
- electro
- light shielding
- contact hole
- layer
- optical device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/13613—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit the semiconductor element being formed on a first substrate and thereafter transferred to the final cell substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/10—Materials and properties semiconductor
- G02F2202/105—Materials and properties semiconductor single crystal Si
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、基板上に半導体層を形成した電気光学装置、電気光学装置の製造方法及び電子機器に関する。特に、半導体層のチャネル領域を遮光層に接続した電気光学装置、電気光学装置の製造方法及び電子機器に関する。
【０００２】
【従来の技術】
絶縁基体上に単結晶シリコン層からなる半導体層を形成し、その半導体層にトランジスタ等の半導体素子を形成するＳＯＩ（Silicon On Insulator）技術は、素子の高速化や、低消費電力化、高集積化等の利点を有し、電気光学装置、例えば液晶装置におけるＴＦＴアレイのスイッチング素子に適用することが可能である。
【０００３】
ところで、一般的なバルク半導体部品では、トランジスタのチャネル領域が、下地基板を通じて該チャネル領域を所定の電位に保持することが可能であるので、チャネル部の電位変化によって起こる寄生バイポーラ効果などによって素子の耐圧等の電気的特性が劣化することはない。
【０００４】
【発明が解決しようとする課題】
しかしながら、このような液晶装置等の電気光学装置では、例えばＴＦＴアレイのスイッチング素子を構成するトランジスタが、酸化絶縁膜により完全に分離されているので、トランジスタにおけるチャネル領域を上記バルク半導体トランジスタのように所定の電位に固定させることができない。このため、該チャネル領域が電気的に浮いた状態となる。特に、該トランジスタを単結晶シリコン層からなる構造にすると、チャネル内を移動するキャリアの移動度が高いためにドレイン領域近傍の電界で加速されたキャリアと結晶格子との衝突によってインパクトイオン化と呼ばれる現象が起こり、例えばＮチャネルＴＦＴにおいては正孔が発生してチャネルの下部に蓄積する。このようにチャネルに電荷が蓄積すると、ＴＦＴのＮＰＮ（Ｎチャネル型の場合）構造が見かけ上のバイポーラ素子として動作するため、異常電流により素子のソース・ドレイン耐圧が劣化するなど電気的な特性が悪化する、という問題がある。なお、これらのチャネル部が電気的に浮いた状態であることに起因する一連の現象は、基板浮遊効果と呼ばれる。
【０００５】
本発明は、このような事情に鑑みてなされたものであり、その目的とするところは、特に、絶縁膜により覆われた単結晶シリコン層からなるトランジスタが基板浮遊効果によって、そのソース・ドレイン耐圧が劣化するのを防止して、素子の電気的特性を安定・向上させた電気光学装置、電気光学装置の製造方法及び電子機器を提供することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するため、本発明に係る電気光学装置は、支持基板上に、データ線と、該データ線に電気的に接続されたトランジスタと、該トランジスタに対応して設けられた画素電極とを備え、前記支持基板と前記トランジスタの単結晶シリコンからなる半導体層との間に絶縁層が設けられた電気光学装置であって、前記半導体層は、第１の方向に並ぶように形成されたソース領域、チャネル領域及びドレイン領域を有し、前記第１の方向と交差する第２の方向に前記チャネル領域が延在された延在部を有しており、前記半導体層を覆い、所定の電位が与えられる遮光層が設けられており、前記チャネル領域の延在部が、前記遮光層と電気的に接続されてなることを特徴としている。
【０００７】
本発明によれば、トランジスタのチャネル領域は、当該トランジスタの半導体層下に絶縁層を介して形成された導電性の遮光層に接続されるので、該チャネル領域が遮光層の電位に保持され、トランジスタに異常な電流が流れることがなくなり、素子の電気的特性が安定化する。
【０００８】
ここで、本発明において、前記延在部と前記遮光層とは、前記延在部上に形成された第１コンタクトホールと、前記遮光層上に形成された第２コンタクトホールとを介して接続配線により電気的に接続されてなる構成が好ましい。この構成によれば、延在部と遮光層との接続配線として、既存の配線層を利用することができる。このため、新たな配線層を設ける必要はなく、工程数増加などの負荷を低減できる。
【０００９】
また、本発明において、前記延在部と前記遮光層とは、前記延在部上に形成された第１コンタクトホールと、該第１のコンタクトホールの内側を含む領域内で前記延在部を貫通し、なおかつ前記遮光層上に形成された第２コンタクトホールとを介して接続配線により電気的に接続されてなる構成も好ましい。この構成によれば、接続配線の面積が必要最小限で済むので、透過型液晶表示デバイスなどで重要な光透過部分の開口率が低下するのを抑制することが可能となる。
【００１０】
さて、本発明において、接続配線は、前記データ線または走査線と同一層にて形成されている構成が望ましい。この構成によれば、接続配線は、データ線または走査線のいずれかと共に形成できるので、従来の製造プロセス上で形成することが可能となる。
【００１１】
ここで、本発明において、前記画素電極に接続される蓄積容量であって、前記半導体層と、前記データ線と交差する走査線と同一層から形成されるとともに前記走査線に並設された容量線とにより絶縁膜を挟持してなる蓄積容量を備える一方、前記走査線または前記容量線は、前記接続配線を回避するように形成された迂回部を有する構成が好ましい。この構成によれば、蓄積容量を備える場合に、限られたスペースを有効に利用しながら半導体層のチャネル領域を導電性遮光層に接続することができる。
【００１２】
また、本発明において、前記遮光層は、隣り合うトランジスタの走査線方向あるいは該走査線と交差するデータ線方向、または前記走査線と前記データ線の両方向に対して電気的に接続される構成が望ましい。この構成によれば、遮光層の電位が制御されるので、当該遮光層の上に形成されたトランジスタの閾値電圧の変動などが防止される結果、特性の安定化を図ることができる。
【００１３】
この構成において、前記遮光層に与える所定の電位は、当該遮光層上のトランジスタがＮチャネル型である場合、該トランジスタのソースまたはドレインに印加される最低電位以下であることが好ましい。また当該遮光層上のトランジスタがＰチャネル型である場合、該トランジスタのソースまたはドレインに印加される最高電位以上であることが望ましい。これによれば、トランジスタの駆動によってチャネルに生じる電子または正孔は、延在部を介して遮光層へ向かって流れるので、チャネル部の電位を安定化させることができる。これによりトランジスタの基板浮遊効果を抑制し、素子の耐圧劣化などを防ぐことが可能となる。
【００１４】
ここで、本発明において、前記半導体層の厚さは、１００〜１８０ｎｍである構成が望ましい。この構成によれば、半導体層の厚さが１００ｎｍより大きいことで、トランジスタを部分空乏モードで動作させることができるので、遮光層と接続して、チャネル部の電位を安定化させることができる。また、半導体層の厚さが１８０ｎｍより小さいことで、この半導体層の膜厚に起因する素子基板の段差を必要最小限に抑えることができ、この結果液晶を配向させた際のディスクリネーションを抑制し表示画質を良好に保つことができる。
【００１５】
さて、上記目的を達成するため、本発明に係る電気光学装置の製造方法にあっては、支持基板上に、データ線と、該データ線に電気的に接続されたトランジスタと、該トランジスタに対応して設けられた画素電極とを備え、前記支持基板と前記トランジスタの単結晶シリコンからなる半導体層との間に絶縁膜が設けられた電気光学装置の製造方法であって、（ａ）前記支持基板上に前記遮光層を形成する工程と、（ｂ）その上に前記絶縁膜を形成する工程と、（ｃ）前記絶縁膜上に、前記トランジスタのソース領域、チャネル領域及びドレイン領域と、前記チャネル領域の延在部と、蓄積容量の一方の電極とになる前記半導体層を形成する工程と、（ｄ）前記延在部と前記遮光層とを電気的に接続する工程とを有し、前記半導体層を、第１の方向に並ぶように前記ソース領域、前記チャネル領域及び前記ドレイン領域を形成し、前記第１の方向と交差する第２の方向に前記延在部を形成し、前記遮光層を、前記半導体層を覆うように形成し、該遮光層には所定の電位を与えることを特徴としている。
【００１６】
この製造方法によれば、半導体層のチャネル領域につながる延在部は、導電性の遮光層とを接続するように形成されるので、該チャネル領域が遮光層の電位に固定されて、単結晶シリコンの高いキャリア移動度と、ＳＯＩ構造に起因する基板浮遊効果とによってトランジスタのソース・ドレイン耐圧が劣化するなどの問題が解消される。このため、素子の電気的特性が安定化した電気光学装置を製造することが可能となる。
【００１７】
さて、この製造方法において、前記工程（ｃ）は、前記基板上に単結晶シリコン基板を貼り合わせる工程と、前記貼り合わされた単結晶シリコン基板から不要部分を除去して単結晶シリコンからなる半導体層を形成する工程とを含む方法が好ましい。この方法によれば、電気光学装置の駆動素子として、単結晶シリコンを用いた性能の高いトランジスタを形成することができるので、その表示や信頼性を向上させることが可能となる。
【００１８】
また、この製造方法において、前記工程（ｄ）は、前記延在部上に形成された第１のコンタクトホールと前記遮光層上に形成された第２コンタクトホールとを介して、前記延在部と前記遮光層とを電気的に接続する接続配線を、前記半導体層上に形成された第３のコンタクトホールを介して当該半導体層に電気的に接続するデータ線とともに形成する工程である方法が望ましい。この方法によれば、接続配線とデータ線とを同時に同一材料で形成することができるので、工程を増やすことなく接続配線を形成することができる。
【００１９】
一方、前記工程（ｄ）は、前記延在部上に形成された第１コンタクトホールと、該第１のコンタクトホールの内側を含む領域内で前記延在部を貫通し、なおかつ前記遮光層上に形成された第２コンタクトホールとを介して、前記延在部と前記遮光層とを接続する接続配線を、前記半導体層上に形成された第３のコンタクトホールを介して当該半導体層に接続するデータ線とともに形成する工程である方法もまた望ましい。この方法によれば、第２のコンタクトホールは、その全てまたはその一部が第１のコンタクトホール領域と重なるため、両者を別々に設けるよりもコンタクトに必要なレイアウト面積を減らして、表示領域の開口部を大きくとることができるので、その分、明るい表示が可能となる。
【００２０】
また、本発明の製造方法において、前記工程（ｄ）は、前記延在部上に形成された第１のコンタクトホールと前記遮光層上に形成された第２のコンタクトホールを介して、前記延在部と前記遮光層とを接続する接続配線を、前記走査線と同一層にて形成する工程である方法が望ましい。この方法によれば、接続配線と走査線とを同時に同一材料で形成することができるので、工程を増やすことなく接続配線を形成することが可能となる。
【００２１】
一方、前記工程（ｄ）は、前記延在部上に形成された第１コンタクトホールと、該第１のコンタクトホールの内側を含む領域内で前記延在部を貫通し、なおかつ前記遮光層上に形成された第２コンタクトホールとを介して、前記延在部と前記遮光層とを接続する接続配線を、前記走査線と同一層にて形成する工程である方法もまた望ましい。この方法によれば、第２のコンタクトホールは、その全てまたはその一部が第１のコンタクトホール領域と重なるため、両者を別々に設けるよりもコンタクトに必要なレイアウト面積を減らして、表示領域の開口部を大きくとることができるので、その分、明るい表示が可能となる。
【００２２】
さて、上記目的を達成するため、本発明に係る電気光学装置にあっては、前記支持基板のうち、前記半導体層が形成された面と対向するように配置する他の基板と、これら２枚の基板の間に挟持され、前記トランジスタにより駆動される電気光学材料とを更に具備することを特徴としている。
【００２３】
また、本発明に係る電子機器は、光源と、前記光源から出射される光が入射されて画像情報に対応した変調を施す上記電気光学装置と、前記電気光学装置により変調された光を投射する投射手段とを具備することを特徴としている。
【００２４】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００２５】
（第１の実施形態における電気光学装置の構成）
図１は、本発明の第１の実施形態に係る電気光学装置としての液晶装置において、画像形成領域を構成するマトリクス状に形成された複数の画素における各種素子や配線等の等価回路である。また、図２は、データ線や、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板において、相隣接する複数の画素群の平面図であり、図３は、図２のＡ−Ａ’線の断面図であり、図４は、図２のＢ−Ｂ’線の断面図である。さらに、図５は、該液晶装置における半導体層の近傍の構造を概念的に示した斜視図である。尚、図３、図４及び図５においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。また、図２及び図５おいて、Ｘ方向とは走査線と平行する方向を示し、Ｙ方向とはデータ線と平行する方向を示す。
【００２６】
さて、図１において、本実施形態に係る液晶装置の画像表示領域では、複数の画素が、走査線３ａとデータ線６ａとの交差に対応してマトリクス状に配置しており、各画素は、画素電極９ａと、該画素電極９ａを制御するためのトランジスタとしてのＴＦＴ３０とからなる。ここで、ＴＦＴ３０のソースはデータ線６ａに接続され、また、ドレインは画素電極９ａに接続され、さらに、ゲートは走査線３ａに接続されている。
【００２７】
ここで、各走査線３ａには、パルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍが、この順に線順次で印加される一方、各データ線６ａには、表示内容に対応する電圧の画像信号Ｓ１、Ｓ２、…、Ｓｎが、この順に線順次に供給される構成となっている。なお、相隣接する複数のデータ線６ａ同士をまとめたグループ毎に供給される構成としても良い。
【００２８】
このような構成において、ある走査線３ａに供給される走査信号がアクティブレベルになると、当該走査線６ａに接続されるＴＦＴ３０がオンして、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎが所定のタイミングにて画素電極９ａを介して液晶に書き込まれることになる。
【００２９】
画素電極９ａを介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板（後述する）に形成された対向電極（後述する）との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とするものである。ここで、ノーマリーホワイトモードであれば、入射光は、印加電圧に応じて液晶部分で通過不可能とされる一方、ノーマリーブラックモードであれば、印加電圧に応じて液晶部分で通過可能とされて、全体として液晶装置からは画像信号に応じたコントラストを持つ光が出射することになる。この際、保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と、並列に蓄積容量７０が付加される。これにより、保持特性は更に改善され、コントラスト比の高い液晶装置が実現できる。本実施形態では、特に、この蓄積容量７０を形成するために、後述の如く走査線と同層、あるいは導電性の遮光膜を利用して低抵抗化された容量線３ｂが設けられている。
【００３０】
次に、図２において、液晶装置のＴＦＴアレイ基板上には、マトリクス状に複数の透明な画素電極９ａ（一点鎖線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ、走査線３ａ及び容量線３ｂが設けられている。データ線６ａは、コンタクトホール５を介して単結晶シリコン層の半導体層１ａのうち、後述するソース領域に電気的接続されており、画素電極９ａは、コンタクトホール８を介して半導体層１ａのうち後述のドレイン領域に電気的接続されている。また、半導体層１ａのうちチャネル領域（後述する）に対向するように走査線３ａが配置されており、走査線３ａはゲート電極として機能する。
【００３１】
このうち、容量線３ｂは、走査線３ａに沿ってほぼ直線状に伸びる本線部（即ち、平面的に見て、走査線３ａに沿って形成された第１領域）と、データ線６ａと交差する箇所からデータ線６ａに沿って前段側（図中、上向き）に突出した突出部（即ち、平面的に見て、データ線６ａに沿って延設された第２領域）とを有する。
【００３２】
そして、図中右上がりの斜線で示した領域には、第１遮光膜１１ａが設けられている。より具体的には、第１遮光膜１１ａは、画素部において少なくとも半導体層１ａのチャネル領域を含むＴＦＴをＴＦＴアレイ基板の側から見て覆う位置に設けられており、更に、容量線３ｂの本線部に対向して走査線３ａおよびデータ線６ａのそれぞれに沿う形で設けられており、全体として格子状の形状を有している。第１遮光膜１１ａは、データ線６ａ下において容量線３ｂの上向き突出部の先端と重ねられている。この重なった箇所には、第１遮光膜１１ａと容量線３ｂとを相互に電気的接続するコンタクトホール１３が設けられている。即ち、本実施形態では、第１遮光膜１１ａは、コンタクトホール１３により前段あるいは後段の容量線３ｂに電気的接続されている。
【００３３】
次に、図３の断面図に示すように、液晶装置は、光透過性基板の一例を構成するＴＦＴアレイ基板１０と、これに対向配置される透明な対向基板２０とを備えている。ＴＦＴアレイ基板１０は、例えば石英基板からなり、対向基板２０は、例えばガラス基板や石英基板からなる。ＴＦＴアレイ基板１０には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは例えば、ＩＴＯ膜（インジウム・ティン・オキサイド膜）などの透明導電性薄膜からなる。また配向膜１６は例えば、ポリイミド薄膜などの有機薄膜からなる。
【００３４】
他方、対向基板２０には、その全面に渡って対向電極（共通電極）２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は、例えばＩＴＯ膜などの透明導電性薄膜からなる。また、配向膜２２は、ポリイミド薄膜などの有機薄膜からなる。
【００３５】
ＴＦＴアレイ基板１０には、図３に示すように、各画素電極９ａに隣接する位置に、各画素電極９ａをスイッチング制御する画素スイッチング用ＴＦＴ３０が設けられている。
【００３６】
対向基板２０には、更に図３に示すように、各画素部の開口領域以外の領域に第２遮光膜２３が設けられている。このため、対向基板２０の側から入射光が画素スイッチング用ＴＦＴ３０の半導体層１ａのチャネル領域１ａ’やＬＤＤ（Lightly Doped Drain）領域１ｂ及び１ｃに侵入することはない。更に、第２遮光膜２３は、コントラストの向上、色材の混色防止などの機能を有する。
【００３７】
このように構成され、画素電極９ａと対向電極２１とが対面するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、シール材（図示を省略）により囲まれた空間に液晶が封入され、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６、２２により所定の配向状態をとる。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。シール材は、二つの基板１０及び２０をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着材であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のスペーサが混入されている。
【００３８】
図３に示すように、画素スイッチング用ＴＦＴ３０に各々対向する位置においてＴＦＴアレイ基板１０表面の各画素スイッチング用ＴＦＴ３０に対応する位置には第１遮光膜１１ａが各々設けられている。ここで、第１遮光膜１１ａは、好ましくは不透明な高融点金属であるＴｉや、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄのうちの少なくとも一つを含む金属単体、合金、金属シリサイド等から構成される。このような材料から構成すれば、ＴＦＴアレイ基板１０上に第１遮光膜１１ａを形成した後であって、画素スイッチング用ＴＦＴ３０を形成する工程の高温処理により、第１遮光膜１１ａが破壊されたり溶融したりしないようにできる。また、第１遮光膜１１ａにより、ＴＦＴアレイ基板１０の側からの戻り光等が画素スイッチング用ＴＦＴ３０のチャネル領域１ａ’やＬＤＤ領域１ｂ、１ｃに入射する事態を未然に防ぐことができ、光電流の発生によりトランジスタとしての画素スイッチング用ＴＦＴ３０の特性が劣化することはない。
【００３９】
更に、第１遮光膜１１ａと複数の画素スイッチング用ＴＦＴ３０との間には、第１層間絶縁膜１２が設けられている。第１層間絶縁膜１２は、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａを第１遮光膜１１ａから電気的絶縁するために設けられるものである。更に、第１層間絶縁膜１２は、ＴＦＴアレイ基板１０の全面に形成されることにより、画素スイッチング用ＴＦＴ３０のための下地膜としての機能をも有する。即ち、ＴＦＴアレイ基板１０の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用ＴＦＴ３０の特性の劣化を防止する機能を有する。第１層間絶縁膜１２は、例えば、ＮＳＧ（ノンドープトシリケートガラス）や、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）などの高絶縁性ガラス又は、酸化シリコン膜、窒化シリコン膜等からなる。第１層間絶縁膜１２により、第１遮光膜１１ａが画素スイッチング用ＴＦＴ３０等を汚染する事態を未然に防ぐこともできる。
【００４０】
本実施形態では、ゲート絶縁膜２を走査線３ａに対向する位置から延設して誘電体膜として用い、半導体膜１ａを延設して第１蓄積容量電極１ｆとし、更にこれらに対向する容量線３ｂの一部を第２蓄積容量電極とすることにより、蓄積容量７０が構成されている。より詳細には、半導体層１ａの高濃度ドレイン領域１ｅが、データ線６ａ及び走査線３ａに沿って伸びる容量線３ｂ部分に絶縁膜２を介して対向配置されて、第１蓄積容量電極（半導体層）１ｆとされている。特に蓄積容量７０の誘電体としての絶縁膜２は、高温酸化により単結晶シリコン層上に形成されるＴＦＴ３０のゲート絶縁膜２に他ならないので、薄く且つ高耐圧の絶縁膜とすることができ、蓄積容量７０は比較的小面積で大容量の蓄積容量として構成できる。
【００４１】
これらの結果、データ線６ａ下の領域及び走査線３ａに沿って液晶のディスクリネーションが発生する領域（即ち、容量線３ｂが形成された領域）という開口領域を外れたスペースを有効に利用して、画素電極９ａの蓄積容量を増やすことが出来る。
【００４２】
また、第１遮光膜１１ａ（及びこれに電気的接続された容量線３ｂ）は定電位源に電気的接続されており、第１遮光膜１１ａ及び容量線３ｂは、定電位とされる。この構成において、第１遮光膜１１ａ及び容量線３ｂに与える電位は、当該遮光層上のトランジスタがＮチャネル型である場合、該トランジスタのソースまたはドレインに印加される最低電位以下であることが好ましい。すなわち、この場合の定電位源としては、当該液晶装置を駆動するための周辺回路（例えば、走査線駆動回路、データ線駆動回路等）に供給される負電源、接地電源、などを用いることができる。また、当該遮光層上のトランジスタがＰチャネル型である場合、該トランジスタのソースまたはドレインに印加される最高電位以上であることが望ましい。すなわち、この場合の定電位源としては、当該液晶装置を駆動するための周辺回路（例えば、走査線駆動回路、データ線駆動回路等）に供給される正電源などを用いることができる。
【００４３】
これによれば、トランジスタの駆動によってチャネルに生じる電子または正孔は、延在部を介して遮光層へ向かって流れるので、チャネル部の電位を安定化させることができる。これによりトランジスタの基板浮遊効果を抑制し、素子の耐圧劣化などを防ぐことが可能となる。更にこのように周辺回路等の電源を利用することにより、専用の電位配線や外部入力端子を設ける必要なく、遮光膜１１ａ及び容量線３ｂを定電位にできる。従って、第１遮光膜１１ａに対向配置される画素スイッチング用ＴＦＴ３０に対し第１遮光膜１１ａの電位変動が悪影響を及ぼすことはない。また、容量線３ｂは、蓄積容量７０の第２蓄積容量電極として良好に機能し得る。
【００４４】
更に、図２及び図３に示したように、コンタクトホール１３を介して第１遮光膜１１ａは、前段あるいは後段の容量線３ｂに電気的接続するように構成されている。従って、各第１遮光膜１１ａが、自段の容量線に電気的接続される場合と比較して、画素部の開口領域の縁に沿って、データ線６ａに重ねて容量線３ｂ及び第１遮光膜１１ａが形成される領域の他の領域に対する段差が少なくて済む。このように画素部の開口領域の縁に沿った段差が少ないと、当該段差に応じて引き起こされる液晶のディスクリネーション（配向不良）を低減できるので、画素部の開口領域を広げることが可能となる。
【００４５】
また、第１遮光膜１１ａは、前述のように直線状に伸びる本線部から突出した突出部にコンタクトホール１３が開孔されている。ここで、コンタクトホール１３の開孔箇所としては、縁に近い程、ストレスが縁から発散される等の理由により、クラックが生じ難いことが判明されている。従ってこの場合、どれだけ突出部の先端に近づけてコンタクトホール１３を開孔するかに応じて（好ましくは、マージンぎりぎりまで先端に近づけるかに応じて）、製造プロセス中に第１遮光膜１１ａにかかる応力が緩和されて、より効果的にクラックを防止することができ、歩留まりを向上させることが可能となる。
【００４６】
更に、図２、図４及び図５に示すように、半導体層１ａのチャネル領域１ａ’は、Ｘ方向（半導体層１ａのソース領域、チャネル領域及びドレイン領域と並ぶ方向をＹ方向とし、基板１０平面上でＹ方向と直交する方向をＸ方向とする。）に向けて延在する延在部２０１を有する。この結果、延在部２０１は、走査線３ａと対向するように延在している。延在部２０１の終端部は、第２層間絶縁膜４に形成されたコンタクトホール２０４を介して接続配線２０３に接続されている。接続配線２０３の一端は、上記のようにコンタクトホール２０４を介して延在部２０１に接続される一方、その他端は、隣接して形成されたコンタクトホール２０２を介して第１遮光膜１１ａに接続されている。これにより、半導体層１ａのチャネル領域１ａ’は上述した定電位源に接続された第１遮光膜１１ａの電位に固定され、ＳＯＩ構造に起因する基板浮遊効果によってトランジスタのソース・ドレイン耐圧が劣化するなどの問題が解消され、素子の電気的特性を安定化させることができる。
【００４７】
また、走査線３ａと容量線３ｂとは、第１層間絶縁膜１２と第２層間絶縁膜４との間の層上において互いに隣接するように並設され、更に延在部２０１が走査線３ａと対向するように延在しているいるため、走査線３ａと、コンタクトホール２０２、２０４とが配置上干渉する。そこで、本実施形態では、特に走査線３ａは、コンタクトホール２０２、２０４をそれぞれ回避する迂回部３ａ’を有する。
【００４８】
一方、第１に、容量線３ｂと走査線３ａとは同一のポリシリコン膜からなり、第２に、蓄積容量７０の誘電体膜とＴＦＴ３０のゲート絶縁膜２とは同一の酸化膜からなり、第３に、第１蓄積容量電極１ｆと、ＴＦＴ３０のチャネル形成領域１ａ’、ソース領域１ｄ、ドレイン領域１ｅ、延在部２０１等とは同一の半導体層１ａからなり、第４に、データ線６ａと接続配線２０３とは同一の金属膜からなる。このため、ＴＦＴアレイ基板１０上に形成される積層構造を単純化でき、更に、後述の液晶装置の製造方法において、同一の薄膜形成工程で容量線３ｂ及び走査線３ａを同時に形成でき、蓄積容量７０の誘電体膜及びゲート絶縁膜２等を同時に形成できる。
【００４９】
尚、図２では、第１遮光膜１１ａにおける直線状の本線部分が、容量線３ｂの直線状の本線部分にほぼ重ねられるように形成されているが、第１遮光膜１１ａが、ＴＦＴ３０のチャネル領域を覆う位置に設けられており、且つコンタクトホール１３を形成可能なように容量線３ｂと何れかの箇所で重ねられていれば、ＴＦＴに対する遮光機能及び容量線に対する低抵抗化機能が発揮可能である。従って、例えば相隣接した走査線３ａと容量線３ｂとの間にある走査線に沿った長手状の間隙領域や、走査線３ａと若干重なる位置にまでも、当該第１遮光膜１１ａを設けてもよい。
【００５０】
容量線３ｂと第１遮光膜１１ａとは、第１層間絶縁膜１２に開孔されたコンタクトホール１３を介して確実に且つ高い信頼性を持って、両者が電気的接続されているが、このようなコンタクトホール１３は、画素毎に開孔されても良く、複数の画素からなる画素グループ毎に開孔されても良い。
【００５１】
コンタクトホール１３を画素毎に開孔した場合には、第１遮光膜１１ａによる容量線３ｂの低抵抗化を促進でき、更に、両者間における冗長構造の度合いを高められる。他方、コンタクトホール１３を複数の画素からなる画素グループ毎に（例えば２画素毎または３画素毎に）開孔した場合には、容量線３ｂや第１遮光膜１１ａのシート抵抗、駆動周波数、要求される仕様等を勘案しつつ、第１遮光膜１１ａによる容量線３ｂの低抵抗化及び冗長構造による利益と、多数のコンタクトホール１３を開孔することによる製造工程の複雑化および当該液晶装置の不良化等の弊害とを、適度にバランスさせることができるので、実践上大変有利である。
【００５２】
また、このような画素毎或いは画素グループ毎に設けられるコンタクトホール１３は、対向基板２０の側から見てデータ線６ａの下に開孔されている。このため、コンタクトホール１３は、画素部の開口領域から外れており、しかもＴＦＴ３０や第１蓄積容量電極１ｆが形成されていない第１層間絶縁膜１２の部分に設けられているので、画素領域の有効利用を図りつつ、コンタクトホール１３の形成によるＴＦＴ３０や他の配線等の不良化を防ぐことができる。
【００５３】
再び、図３において、画素スイッチング用ＴＦＴ３０は、ＬＤＤ（Lightly Doped Drain）構造を有しており、次のものを備えている。すなわち、該ＴＦＴ３０は、走査線３ａ、該走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、走査線３ａと半導体層１ａとを絶縁するためのゲート絶縁膜２、データ線６ａ、半導体層１ａの低濃度ソース領域（ソース側ＬＤＤ領域）１ｂ及び低濃度ドレイン領域（ドレイン側ＬＤＤ領域）１ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。
【００５４】
このうち、高濃度ドレイン領域１ｅには、複数の画素電極９ａのうち、対応するもの一つが接続されている。また、ソース領域１ｂ、１ｄ並びにドレイン領域１ｃ、１ｅは、後述のように、半導体層１ａに対し、Ｎ型又はＰ型のチャネルを形成するかに応じて所定濃度のＮ型用又はＰ型用のドーパントをドープすることにより形成されている。ここで、Ｎチャネル型のＴＦＴは、動作速度が速いという利点があり、画素のスイッチング素子である画素スイッチング用ＴＦＴ３０として用いられることが多い。
【００５５】
一方、データ線６ａは、Ａｌ等の金属膜や金属シリサイド等の合金膜などの遮光性薄膜から構成されている。また、走査線３ａ、ゲート絶縁膜２及び第１層間絶縁膜１２の上には、高濃度ソース領域１ｄへ通じるコンタクトホール５及び高濃度ドレイン領域１ｅへ通じるコンタクトホール８が各々形成された第２層間絶縁膜４が形成されている。このソース領域１ｂへのコンタクトホール５を介して、データ線６ａが高濃度ソース領域１ｄに電気的接続されている。更に、データ線６ａ及び第２層間絶縁膜４の上には、高濃度ドレイン領域１ｅへのコンタクトホール８が形成された第３層間絶縁膜７が形成されている。この高濃度ドレイン領域１ｅへのコンタクトホール８を介して、画素電極９ａは高濃度ドレイン領域１ｅに電気的接続されている。前述の画素電極９ａは、このように構成された第３層間絶縁膜７の上面に設けられている。尚、画素電極９ａと高濃度ドレイン領域１ｅとは、データ線６ａと同一のＡｌ膜や走査線３ｂと同一のポリシリコン膜を中継しての電気的接続するようにしてもよい。
【００５６】
画素スイッチング用ＴＦＴ３０は、好ましくは上述のようにＬＤＤ構造を持つが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物イオンの打ち込みを行わないオフセット構造を持ってよいし、ゲート電極３ａをマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度ソース及びドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。
【００５７】
また、画素スイッチング用ＴＦＴ３０のゲート電極（走査線３ａ）をソース・ドレイン領域１ｂ及び１ｅ間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。この際、各々のゲート電極には同一の信号が印加されるようにする。このようにダブルゲート或いはトリプルゲート以上でＴＦＴを構成すれば、チャネルとソース−ドレイン領域接合部のリーク電流を防止でき、オフ時の電流を低減することができる。これらのゲート電極の少なくとも１個をＬＤＤ構造或いはオフセット構造にすれば、更にオフ電流を低減でき、安定したスイッチング素子を得ることができる。
【００５８】
ここで、一般には、半導体層１ａのチャネル領域１ａ’、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ等の単結晶シリコン層は、光が入射するとシリコンが有する光電変換効果により光電流が発生してしまい、画素スイッチング用ＴＦＴ３０のトランジスタ特性が劣化する。これに対し本実施形態では、走査線３ａを上側から覆うようにデータ線６ａがＡｌ等の遮光性の金属薄膜から形成されているので、少なくとも半導体層１ａのチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃへの入射光の入射を効果的に防ぐことが出来る。また、前述のように、画素スイッチング用ＴＦＴ３０の下側には、第１遮光膜１１ａが設けられているので、少なくとも半導体層１ａのチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃへの戻り光の入射を効果的に防ぐことが出来る。
【００５９】
尚、この実施形態では、相隣接する前段あるいは後段の画素に設けられた容量線３ｂと第１遮光膜１１ａとを接続しているため、最上段あるいは最下段の画素に対して第１遮光膜１１ａに定電位を供給するための容量線３ｂが必要となる。そこで、容量線３ｂの数を垂直画素数に対して１本余分に設けておくようにすると良い。
【００６０】
（電気光学装置の製造方法）
次に、以上のような構成を持つ液晶装置の製造プロセスについて、図６から図１１および図１７から図２２までを参照して説明する。尚、図６から図１１までは、各工程におけるＴＦＴアレイ基板側の各層を、図３と同様に図２のＡ−Ａ’断面に対応させて示す工程図である。また、図１７から図２２までは、各工程におけるＴＦＴアレイ基板側の各層を、図３と同様に図２のＢ−Ｂ’断面に対応させて示す工程図である。
【００６１】
まず、図６の工程（１）および図１７の工程（１）に示すように、石英基板、ハードガラス等のＴＦＴアレイ基板１０を用意する。ここで、好ましくはＮ2（窒素）等の不活性ガス雰囲気且つ約９００〜１３００℃の高温でアニール処理し、後に実施される高温プロセスにおけるＴＦＴアレイ基板１０に生じる歪みが少なくなるように前処理しておく。即ち、製造プロセスにおける最高温で高温処理される温度に合わせて、事前にＴＦＴアレイ基板１０を同じ温度かそれ以上の温度で熱処理しておく。
【００６２】
このように処理されたＴＦＴアレイ基板１０の全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄ等の金属や金属シリサイド等の金属合金膜を、スパッタにより、２００〜４００ｎｍ程度の層厚、好ましくは約２００ｎｍの層厚の遮光膜１１を形成する。
【００６３】
続いて、工程（２）および図１７の工程（２）に示すように、該形成された遮光膜１１上にフォトリソグラフィにより第１遮光膜１１ａのパターン（図２参照）に対応するレジストマスクを形成し、該レジストマスクを介して遮光膜１１に対しエッチングを行うことにより、第１遮光膜１１ａを形成する。
【００６４】
次に、工程（３）および図１７の工程（３）に示すように、第１遮光膜１１ａの上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第１層間絶縁膜１２を形成する。この第１層間絶縁膜１２の層厚は、例えば、約６００〜１０００ｎｍ、より好ましくは８００ｎｍ程度とする。
【００６５】
次に、図６工程（４）および図１７工程（４）に示すように、第１層間絶縁膜１２の表面を、グローバルに研磨して平坦化する。研磨による平坦化の手法としては、例えばＣＭＰ（化学的機械研磨）法を用いることができる。
【００６６】
次に、図６工程（５）および図１７工程（５）に示すように、基板１０と単結晶シリコン基板２０６ａとの貼り合わせを行う。貼り合わせに用いる単結晶シリコン基板２０６ａは、厚さ６００μｍであり、その表面をあらかじめ０．０５〜０．８μｍ程度酸化し、酸化膜層２０６ｂを形成すると共に、水素イオン（Ｈ+）を例えば加速電圧１００ｋｅＶ、ドーズ量１０ｅ16／ｃｍ2にて注入したものである。貼り合わせ工程は、例えば３００℃で２時間の熱処理によって２枚の基板を直接貼り合わせる方法が採用できる。
【００６７】
次に、図６工程（６）および図１７工程（６）に示すように、貼り合わせた単結晶シリコン基板２０６ａの貼り合わせ面側の酸化膜２０６ｂと単結晶シリコン層２０６を残したまま、単結晶シリコン基板２０６ａを基板１０から剥離するための熱処理を行う。この基板の剥離現象は、単結晶シリコン基板中に導入された水素イオンによって、単結晶シリコン基板の表面近傍のある層でシリコンの結合が分断されるために生じるものである。例えば、貼り合わせた２枚の基板を毎分２０℃の昇温速度にて６００℃まで加熱することにより行うことができる。この熱処理によって、貼り合わせた単結晶シリコン基板２０６ａが基板１０と分離する結果、基板１０表面には、約２００ｎｍ±５ｎｍ程度の単結晶シリコン層２０６が形成される。なお、基板１０上に貼り合わされる単結晶シリコン層２０６は、前に述べた単結晶シリコン基板に対して行われる水素イオン注入の加速電圧を変えることによって任意の膜厚で形成することが可能である。
【００６８】
次に、図６工程（７）および図１７工程（７）に示すように、フォトリソグラフィ工程、エッチング工程等により、図２に示した如き所定パターンの半導体層１ａを形成する。即ち、特にデータ線６ａ下で容量線３ｂが形成される領域及び走査線３ａに沿って容量線３ｂが形成される領域には、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａから延設された第１蓄積容量電極１ｆを形成する。また、同時に半導体層１ａのチャネル領域１ａ’から延在する延在部２０１も形成する。
【００６９】
次に、図６工程（８）および図１７工程（８）に示すように、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａと共に第１蓄積容量電極１ｆを約８５０〜１３００℃の温度、好ましくは約１０００℃の温度で７２分程度熱酸化することにより、約６０ｎｍの比較的薄い厚さの熱酸化シリコン膜を形成し、画素スイッチング用ＴＦＴ３０のゲート絶縁膜２と共に容量形成用のゲート絶縁膜２を形成する。この結果、半導体層１ａ及び第１蓄積容量電極１ｆの厚さは、約１７０ｎｍの厚さ、ゲート絶縁膜２の厚さは、約６０ｎｍの厚さとなる。
【００７０】
次に、図７の工程（９）および図１８の工程（９）に示すように、Ｎチャネルの半導体層１ａに対応する位置にレジスト膜３０１を形成し、Ｐチャネルの半導体層１ａにＰなどのＶ族元素のドーパント３０２を低濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、２ｅ11／ｃｍ2のドーズ量にて）ドープする。
【００７１】
次に、図７の工程（１０）および図１８の工程（１０）に示すように、図示を省略するＰチャネルの半導体層１ａに対応する位置にレジスト膜を形成し、Ｎチャネルの半導体層１ａにＢなどのIII族元素のドーパント３０３を低濃度で（例えば、Ｂイオンを３５ｋｅＶの加速電圧、１ｅ12／ｃｍ2のドーズ量にて）ドープする。
【００７２】
次に、図７の工程（１１）および図１８の工程（１１）に示すように、Ｐチャネル、Ｎチャネル毎に各半導体層１ａのチャネル領域１ａ’の端部３０４（図１２及び図１３参照）を除く基板１０の表面にレジスト膜３０５を形成し、端部３０４にＰチャネルについて工程（９）の約１〜１０倍のドーズ量でＰなどのＶ族元素のドーパント３０６を、Ｎチャネルについて工程（１０）の約１〜１０倍のドーズ量でＢなどのIII族元素のドーパント３０６を、それぞれドープする。半導体層１ａのチャネル領域１ａ’の端部３０４では、電界が集中して見かけ上のしきい値電圧が低くなり、リーク電流が流れようとするが、かかるドープ工程により半導体層１ａのチャネル領域１ａ’の端部３０４では、不純物濃度が他の部分に比べより高くなっているので、この領域における見かけ上のしきい値電圧は高くなり、前述のように電界が集中してもリーク電流が流れるのを防ぐことができる。
【００７３】
続いて、図７の工程（１２）および図１８の工程（１２）に示すように、半導体膜１ａを延設してなる第１蓄積容量電極１ｆを低抵抗化するため、基板１０の表面の走査線３ａ（ゲート電極）に対応する部分にレジスト膜３０７（走査線３ａよりも幅が広い）を形成し、これをマスクとしてその上からＰなどのＶ族元素のドーパント３０８を低濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、３ｅ14／ｃｍ2のドーズ量にて）ドープする。
【００７４】
次に、図８の工程（１３）および図１９の工程（１３）に示すように、第１層間絶縁膜１２に第１遮光膜１１ａに至るコンタクトホール１３を反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより或いはウエットエッチングにより形成する。この際、反応性エッチングや、反応性イオンビームエッチングのような異方性エッチングにより、コンタクトホール１３等を開孔した方が、開孔形状をマスク形状とほぼ同じにできるという利点がある。但し、ドライエッチングとウエットエッチングとを組み合わせて開孔すれば、これらのコンタクトホール１３等をテーパ状にできるので、配線接続時の断線を防止できるという利点が得られる。
【００７５】
次に、図８の工程（１４）および図１９の工程（１４）に示すように、減圧ＣＶＤ法等によりポリシリコン層３を３５０ｎｍ〜５５０ｎｍの厚さで堆積した後、リン（Ｐ）を熱拡散し、ポリシリコン膜３を導電化する。又は、Ｐイオンをポリシリコン膜３の成膜と同時に導入したドープトシリコン膜を用いてもよい。これにより、ポリシリコン層３の導電性を高めることができる。そして、走査線のゲート電極領域の厚さが３５０ｎｍより大きいことで、配線抵抗を低減し、配線遅延による画素への信号書き込み速度の低下を十分に抑えることができる。また、走査線のゲート電極領域の厚さが５５０ｎｍより小さいことで、このゲート電極の膜厚に起因する素子基板の段差を必要最小限に抑えることができ、この結果液晶を配向させた際のディスクリネーションを抑制し表示画質を良好に保つことができる。なお、ポリシリコン層３に加えて導電性金属層を積層することでも導電性を高めることができる。
【００７６】
次に、図８の工程（１５）および図１９の工程（１５）に示すように、レジストマスクを用いたフォトリソグラフィ工程、エッチング工程等により、図２に示した如き所定パターンの走査線３ａと共に容量線３ｂを形成する。尚、この後、基板１０の裏面に残存するポリシリコンを基板１０の表面をレジスト膜で覆ってエッチングにより除去する。
【００７７】
次に、図８の工程（１６）および図１９の工程（１６）に示すように、半導体層１ａにＰチャネルのＬＤＤ領域を形成するために、Ｎチャネルの半導体層１ａに対応する位置をレジスト膜３０９で覆い（図はＮチャネルの半導体層１ａを示している。）、走査線３ａ（ゲート電極）を注入マスクとして、まずＢなどのIII族元素のドーパント３１０を低濃度で（例えば、ＢＦ2イオンを９０ｋｅＶの加速電圧、３ｅ13／ｃｍ2のドーズ量にて）ドープし、Ｐチャネルの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成する。
【００７８】
続いて、図８の工程（１７）および図１９の工程（１７）に示すように、半導体層１ａにＰチャネルの高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、Ｎチャネルの半導体層１ａに対応する位置をレジスト膜３０９で覆った状態で、かつ、図示はしていないが走査線３ａよりも幅の広いマスクでレジスト層をＰチャネルに対応する走査線３ａ上に形成した後、同じくＢなどのIII族元素のドーパント３１１を高濃度で（例えば、ＢＦ2イオンを９０ｋｅＶの加速電圧、２ｅ15／ｃｍ2のドーズ量にて）ドープする。
【００７９】
次に、図９の工程（１８）および図２０の工程（１８）に示すように、半導体層１ａにＮチャネルのＬＤＤ領域を形成するために、Ｐチャネルの半導体層１ａに対応する位置をレジスト膜（図示せず）で覆い、走査線３ａ（ゲート電極）を拡散マスクとして、ＰなどのＶ族元素のドーパント６０を低濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、６ｅ12／ｃｍ2のドーズ量にて）ドープし、Ｎチャネルの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成する。
【００８０】
続いて、図９の工程（１９）および図２０の工程（１９）に示すように、半導体層１ａにＮチャネルの高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、走査線３ａよりも幅の広いマスクでレジスト層６２をＮチャネルに対応する走査線３ａ上に形成した後、同じくＰなどのＶ族元素のドーパント６１を高濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、４ｅ15／ｃｍ2のドーズ量にて）ドープする。
【００８１】
次に、図９の工程（２０）および図２０の工程（２０）に示すように、画素スイッチング用ＴＦＴ３０における走査線３ａと共に容量線３ｂ及び走査線３ａを覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜４を形成する。第２層間絶縁膜４の層厚は、約６００〜１５００ｎｍが好ましく、更に８００ｎｍがより好ましい。
【００８２】
この後、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを活性化するために約８５０℃のアニール処理を２０分程度行う。
【００８３】
次に、図９の工程（２１）および図２０の工程（２１）に示すように、データ線６との接続をとるためのコンタクトホール５（図４及び図５参照）および延在部２０１と遮光膜１１ａを接続するためのコンタクトホール２０４ならびに２０２を、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより或いはウエットエッチングにより形成する。図２０に示すように、コンタクトホール２０２と２０４の深さが大きく異なる場合は、下地に対して選択比の大きなエッチングを用いるか、フォトリソグラフィ工程を２回に分けてコンタクトホール２０２とコンタクトホール２０４を別々に形成しても良い。また、走査線３ａや容量線３ｂを図示しない配線と接続するためのコンタクトホールも、コンタクトホール５と同一の工程により第２層間絶縁膜４に開孔する。
【００８４】
次に、図１０の工程（２２）および図２１の工程（２２）に示すように、第２層間絶縁膜４の上に、スパッタ処理等により、遮光性のＡｌ等の低抵抗金属や金属シリサイド等を金属膜６として、約１００〜７００ｎｍの厚さ、好ましくは約３５０ｎｍに堆積し、更に図１０の工程（２３）および図２１の工程（２３）に示すように、フォトリソグラフィ工程、エッチング工程等により、データ線６ａを形成する。このとき同時に金属膜６により接続配線２０３も形成する（図４及び図５参照）。
【００８５】
次に、図１０の工程（２４）および図２１の工程（２４）に示すように、データ線６ａ上を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第３層間絶縁膜７を形成する。第３層間絶縁膜７の層厚は、約６００〜１５００ｎｍが好ましく、更に８００ｎｍがより好ましい。
【００８６】
次に、図１１の工程（２５）および図２２の工程（２５）に示すように、画素スイッチング用ＴＦＴ３０において、画素電極９ａと高濃度ドレイン領域１ｅとを電気的接続するためのコンタクトホール８を、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。
【００８７】
次に、図１１の工程（２６）および図２２の工程（２６）に示すように、第３層間絶縁膜７の上に、スパッタ処理等により、ＩＴＯ膜等の透明導電性薄膜９を、約５０〜２００ｎｍの厚さに堆積し、更に図１１の工程（２７）および図２２の工程（２７）に示すように、フォトリソグラフィ工程、エッチング工程等により、画素電極９ａを形成する。尚、当該液晶装置を反射型の液晶装置に用いる場合には、Ａｌ等の反射率の高い不透明な材料により画素電極９ａを形成してもよい。
【００８８】
続いて、画素電極９ａの上にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜１６（図３および図４参照）が形成される。
【００８９】
他方、図３及び図４に示した対向基板２０については、ガラス基板等が先ず用意され、第２遮光膜２３及び後述の額縁としての第２遮光膜が、例えば金属クロムをスパッタした後、フォトリソグラフィ工程、エッチング工程を経て形成される。尚、これらの第２遮光膜は、Ｃｒ、Ｎｉ、Ａｌなどの金属材料の他、カーボンやＴｉをフォトレジストに分散した樹脂ブラックなどの材料から形成してもよい。
【００９０】
その後、対向基板２０の全面にスパッタ処理等により、ＩＴＯ等の透明導電性薄膜を、約５０〜２００ｎｍの厚さに堆積することにより、対向電極２１を形成する。更に、対向電極２１の全面にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜２２（図３参照）が形成される。
【００９１】
最後に、上述のように各層が形成されたＴＦＴアレイ基板１０と対向基板２０とは、配向膜１６及び２２が対面するようにシール材５２により貼り合わされ、真空吸引等により、両基板間の空間に、例えば複数種類のネマティック液晶を混合してなる液晶が吸引されて、所定層厚の液晶層５０が形成される。
【００９２】
（第２の実施形態）
以下、本発明の第２の実施形態に係る液晶装置について図２３および図２４を用いて説明する。
【００９３】
図２、図４および図５に示した第１の実施形態では、半導体層１ａのチャネル領域１ａ’の電位を固定するために、延在部２０１にコンタクトホール２０４を設け、さらに前記延在部の外側に位置し、なおかつ遮光膜１１ａの直上となる領域にコンタクトホール２０２を形成し、両者を接続するように接続配線２０３を形成した。
【００９４】
これに対して、本実施形態では、図２３および図２４に示すように、遮光膜１１ａに対するコンタクトホール２０２を、延在部に設けたコンタクトホール２０４にその全体もしくは一部が重なるように形成している。コンタクトホール２０２の形成は、延在部の半導体層２０１のエッチングおよび下地酸化膜１２のエッチングという２段階のエッチングプロセスで形成すると良い。その他の構成および製造方法は、コンタクトホール２０２の形成位置を除けば、第１の実施形態と同様であるため、共通の構成要素については図２３および図２４に同じ符号を付して、それらの説明を省略する。
【００９５】
このように構成した場合でも、チャネル領域１ａ’を、延在部２０１を介して遮光膜１１ａの電位に固定する構造が実現できる。さらに、２つのコンタクトホール２０２、２０４を重ねて配置しているため、延在部２０１と遮光膜１１ａとを接続するのに要するコンタクトホールと接続配線の占有面積は、第１の実施形態に比較して小さく抑えることができる。画素領域における配線面積の低減は、液晶装置において光の利用効率に大きく影響する開口率の向上に大きく寄与する。本実施形態では、このように開口率を向上させるというメリットも実現しつつ、なおかつ基板浮遊効果によるトランジスタの特性劣化を抑制することができ、表示品質に優れた液晶装置基板が製造できる。
【００９６】
（第３の実施形態）
以下、本発明の第３の実施形態に係る液晶装置について図２５乃至図２９を用いて説明する。
【００９７】
図２、図４および図５に示した第１の実施形態では、半導体層１ａのチャネル領域１ａ’の電位を固定するために、延在部２０１にコンタクトホール２０４を設け、さらに前記延在部の外側に位置し、なおかつ遮光膜１１ａの直上となる領域にコンタクトホール２０２を形成し、両者を接続するように接続配線２０３をデータ線と同じ配線層で形成した。
【００９８】
これに対して、本実施形態では、図２５に示すように、延在部２０１と遮光膜１１ａを接続する接続配線２０３を走査線３ａと同じ配線層で形成している。このような構成を持つ液晶装置の製造プロセスを図２６から図２９までに示す。本実施形態の製造プロセスは、基本的に第１の実施形態で述べた液晶装置の製造プロセスと同様であるが、途中工程においていくつかの異なる部分がある。図２６から図２９までは、本実施形態の適用にあたって第１の実施形態と異なる部分を示したものである。以下、図に則って説明する。なお、本実施形態の製造プロセスは、図１７の工程（１）から図１８の工程（１２）までは第１の実施形態と同様であるため説明を省略する。
【００９９】
さて、本実施形態では、図１８の工程（１８）の蓄積容量電極の低抵抗化のための不純物導入の後、図２６の工程（１３）において、導電性を高めるために、延在部２０１に対応する部分に以外の領域にレジスト３１２を形成し、これをマスクとしてIII族元素のドーパント３１３を高濃度で（例えば、ＢＦ2イオンを９０ｋｅＶの加速電圧、２ｅ15／ｃｍ2のドーズ量にて）ドープする。
【０１００】
次に、図２６の工程（１４）に示すように、第１層間絶縁膜１２に第１遮光膜１１ａに至るコンタクトホール２０２および半導体層１ａの延在部２０１に至るコンタクトホール２０４を反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより或いはウエットエッチングにより形成する。
【０１０１】
次に、図２６の工程（１５）に示すように、減圧ＣＶＤ法等によりポリシリコン層３を３５０ｎｍ〜５５０ｎｍの厚さで堆積する。走査線のゲート電極領域の厚さが３５０ｎｍより大きいことで、配線抵抗を低減し、配線遅延による画素への信号書き込み速度の低下を十分に抑えることができる。また、走査線のゲート電極領域の厚さが５５０ｎｍより小さいことで、このゲート電極の膜厚に起因する素子基板の段差を必要最小限に抑えることができ、この結果液晶を配向させた際のディスクリネーションを抑制し表示画質を良好に保つことができる。なお、ポリシリコン層３に加えて導電性金属層を積層することでも導電性を高めることができる。
【０１０２】
次に、図２６の工程（１６）に示すように、レジストマスクを用いたフォトリソグラフィ工程、エッチング工程等により、所定パターンの走査線３ａ、容量線３ｂと共に接続配線２０３を形成する。尚、この後、基板１０の裏面に残存するポリシリコンを基板１０の表面をレジスト膜で覆ってエッチングにより除去する。
【０１０３】
次に、図２６の工程（１７）に示すように、半導体層１ａにＰチャネルのＬＤＤ領域を形成するために、Ｎチャネルの半導体層１ａに対応する位置をレジスト膜３０９で覆い（図はＮチャネルの半導体層１ａを示している。）、走査線３ａ（ゲート電極）を注入マスクとして、まずＢなどのIII族元素のドーパント３１０を低濃度で（例えば、ＢＦ2イオンを９０ｋｅＶの加速電圧、３ｅ13／ｃｍ2のドーズ量にて）ドープし、Ｐチャネルの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成する。なお、この際に半導体層１ａの延在部２０１および接続配線２０３はレジスト３０９で覆わず、低濃度でIII族元素がドープされる。
【０１０４】
続いて、図２６の工程（１８）に示すように、半導体層１ａにＰチャネルの高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、Ｎチャネルの半導体層１ａに対応する位置をレジスト膜３０９で覆った状態で、かつ、図示はしていないが走査線３ａよりも幅の広いマスクでレジスト層をＰチャネルに対応する走査線３ａ上に形成した状態、同じくＢなどのIII族元素のドーパント３１１を高濃度で（例えば、ＢＦ2イオンを９０ｋｅＶの加速電圧、２ｅ15／ｃｍ2のドーズ量にて）ドープする。なお、この際に半導体層１ａの延在部２０１および接続配線２０３はレジスト３０９で覆わず、高濃度のIII族元素がドープされる。
【０１０５】
次に、図２７の工程（１９）に示すように、半導体層１ａにＮチャネルのＬＤＤ領域を形成するために、Ｐチャネルの半導体層１ａに対応する位置をレジスト膜（図示せず）で覆い、走査線３ａ（ゲート電極）を拡散マスクとして、ＰなどのＶ族元素のドーパント６０を低濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、６ｅ12／ｃｍ2のドーズ量にて）ドープし、Ｎチャネルの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成する。なお、この時に半導体層１ａの延在部２０１部もレジストでマスクする。
【０１０６】
続いて、図２７の工程（２０）に示すように、半導体層１ａにＮチャネルの高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成し、同時に走査線を低抵抗化するために、走査線３ａよりも幅の広いマスクでレジスト層６２をＮチャネルに対応する走査線３ａおよび延在部２０１を覆うように形成した後、同じくＰなどのＶ族元素のドーパント６１を高濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、４ｅ15／ｃｍ2のドーズ量にて）ドープする。
【０１０７】
次に、図２７の工程（２１）に示すように、画素スイッチング用ＴＦＴ３０における走査線３ａと共に容量線３ｂ及び走査線３ａを覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜４を形成する。第２層間絶縁膜４の層厚は、約６００〜１５００ｎｍが好ましく、更に８００ｎｍがより好ましい。
【０１０８】
この後、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを活性化するために約８５０℃のアニール処理を２０分程度行う。
【０１０９】
次に、図２７の工程（２２）では図示されていないが、データ線６との接続をとるためのコンタクトホール５（図３参照）を、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより或いはウエットエッチングにより形成する。また、走査線３ａや容量線３ｂを図示しない配線と接続するためのコンタクトホールも、コンタクトホール５と同一の工程により第２層間絶縁膜４に開孔する。
【０１１０】
次に、図２８の工程（２３）に示すように、第２層間絶縁膜４の上に、スパッタ処理等により、遮光性のＡｌ等の低抵抗金属や金属シリサイド等を金属膜６として、約１００〜７００ｎｍの厚さ、好ましくは約３５０ｎｍに堆積し、更に図２８の工程（２４）に示すように、フォトリソグラフィ工程、エッチング工程等により、データ線６ａを形成する。
【０１１１】
次に、図２８の工程（２５）に示すように、データ線６ａ上を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第３層間絶縁膜７を形成する。第３層間絶縁膜７の層厚は、約６００〜１５００ｎｍが好ましく、更に８００ｎｍがより好ましい。
【０１１２】
次に、図２９の工程（２６）に示すように、画素スイッチング用ＴＦＴ３０において、画素電極９ａと高濃度ドレイン領域１ｅとを電気的接続するためのコンタクトホール８を、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。
【０１１３】
次に、図２９工程（２７）に示すように、第３層間絶縁膜７の上に、スパッタ処理等により、ＩＴＯ膜等の透明導電性薄膜９を、約５０〜２００ｎｍの厚さに堆積し、更に図２９の工程（２８）に示すように、フォトリソグラフィ工程、エッチング工程等により、画素電極９ａを形成する。尚、当該液晶装置を反射型の液晶装置に用いる場合には、Ａｌ等の反射率の高い不透明な材料により画素電極９ａを形成してもよい。
【０１１４】
なお、その他の構成および製造方法は、第１の実施形態と同様であるため、共通の構成要素については図２５に同じ符号を付して、それらの説明を省略する。
【０１１５】
このような構成に係る第３実施形態でも、チャネル領域１ａ’を、延在部２０１を介して遮光膜１１ａの電位に固定する構造が実現できる。また、この構造は、本発明の第２実施形態で示した構造と同様に、コンタクトホールおよび接続配線の占有面積を最小限とし、画素領域の開口率を向上させることができるメリットを併せ持つ。しかも、基板浮遊効果によるトランジスタの特性劣化を抑制することができ、表示品質に優れた液晶装置基板が製造できる。
【０１１６】
（第４の実施形態）
以下、本発明の第４の実施形態による液晶装置について図３０を用いて説明する。
【０１１７】
図２５に示した第１の実施形態では、半導体層１ａのチャネル領域１ａ’の電位を固定するために、延在部２０１にコンタクトホール２０４を設け、さらに前記延在部の外側に位置し、なおかつ遮光膜１１ａの直上となる領域にコンタクトホール２０２を形成し、両者を接続するように接続配線２０３を走査線と同じ配線層で形成した。
【０１１８】
これに対して、本実施形態では、図３０に示すように、遮光膜１１ａに対するコンタクトホール２０２を、延在部に設けたコンタクトホール２０４にその全体もしくは一部が重なるように形成している。コンタクトホール２０２の形成は、延在部の半導体層２０１のエッチングおよび下地酸化膜１２のエッチングという２段階のエッチングプロセスで形成すると良い。その他の構成および製造方法は、コンタクトホール２０２の形成位置を除けば、第３の実施形態と同様であるため、共通の構成要素については図３０に同じ符号を付して、それらの説明を省略する。
【０１１９】
このような構成に係る第４実施形態でも、チャネル領域１ａ’を、延在部２０１を介して遮光膜１１ａの電位に固定する構造が実現できる。また、この構造は、第２実施形態で示した構造と同様に、コンタクトホールおよび接続配線の占有面積を最小限とし、画素領域の開口率を向上させることができるメリットを併せ持つ。しかも、基板浮遊効果によるトランジスタの特性劣化を抑制することができ、表示品質に優れた液晶装置基板が製造できる。
【０１２０】
（液晶装置の全体構成）
以上のように構成された液晶装置の各実施形態の全体構成を図１４及び図１５を参照して説明する。尚、図１４は、ＴＦＴアレイ基板１０をその上に形成された各構成要素と共に対向基板２０の側から見た平面図であり、図１５は、対向基板２０を含めて示す図１４のＨ−Ｈ’断面図である。
【０１２１】
図１４において、ＴＦＴアレイ基板１０の上には、シール材５２がその縁に沿って設けられており、対向基板２０には、その内側に並行して、例えば第２遮光膜２３と同じ或いは異なる材料から成る額縁としての第２遮光膜５３が設けられている。シール材５２の外側の領域には、データ線駆動回路１０１及び実装端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。走査線３ａに供給される走査信号遅延が問題にならないのならば、走査線駆動回路１０４は片側だけでも良いことは言うまでもない。また、データ線駆動回路１０１を画面表示領域の辺に沿って両側に配列してもよい。例えば奇数列のデータ線６ａは画面表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線は前記画面表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。この様にデータ線６ａを櫛歯状に駆動するようにすれば、データ線駆動回路の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。更にＴＦＴアレイ基板１０の残る一辺には、画面表示領域の両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための導通材１０６が設けられている。そして、図１５に示すように、図１３に示したシール材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２によりＴＦＴアレイ基板１０に固着されている。
【０１２２】
以上の液晶装置のＴＦＴアレイ基板１０上には、更に、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等を形成してもよい。また、データ線駆動回路１０１及び走査線駆動回路１０４をＴＦＴアレイ基板１０の上に設ける代わりに、例えばＴＡＢ（テープオートメイテッドボンディング基板）上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。なお、対向基板２０の投射光が入射する側及びＴＦＴアレイ基板１０の出射光が出射する側には各々、図示はしないが、例えば、ＴＮ（ツイステッドネマティック）モード、ＳＴＮ（スーパーＴＮ）モード、Ｄ−ＳＴＮ（デュアルスキャン−ＳＴＮ）モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルムや、位相差フィルム、偏光手段などが所定の方向で配置される。
【０１２３】
以上説明した液晶装置は、例えばカラー液晶プロジェクタ（投射型表示装置）に適用される場合には、３枚の液晶装置がＲＧＢ用のライトバルブとして各々用いられ、各パネルには各々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、その場合には上記実施形態で示したように、対向基板２０に、カラーフィルタは設けられていない。しかしながら、それ以外の場合には、第２遮光膜２３の形成されていない画素電極９ａに対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板２０上に形成してもよい。このようにすれば、液晶プロジェクタ以外の直視型や反射型のカラー液晶テレビなどのカラー液晶装置に各実施形態における液晶装置を適用できる。更に、対向基板２０上に１画素１個対応するようにマイクロレンズを形成してもよい。このようにすれば、入射光の集光効率を向上することで、明るい液晶装置が実現できる。更にまた、対向基板２０上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、ＲＧＢ色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るいカラー液晶装置が実現できる。
【０１２４】
以上説明した各実施形態における液晶装置では、従来と同様に入射光を対向基板２０の側から入射することとしたが、第１遮光膜１１ａを設けているので、ＴＦＴアレイ基板１０の側から入射光を入射し、対向基板２０の側から出射するようにしても良い。即ち、このように液晶装置を液晶プロジェクタに取り付けても、半導体層１ａのチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃに光が入射することを防ぐことが出来、高画質の画像を表示することが可能である。ここで、従来は、ＴＦＴアレイ基板１０の裏面側での反射を防止するために、反射防止用のＡＲ（Anti-reflection）被膜された偏光手段を別途配置したり、ＡＲフィルムを貼り付けたりする必要があった。しかし、各実施形態では、ＴＦＴアレイ基板１０の表面と半導体層１ａの少なくともチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃとの間に第１遮光膜１１ａが形成されているため、このようなＡＲ被膜された偏光手段やＡＲフィルムを用いたり、ＴＦＴアレイ基板１０そのものをＡＲ処理した基板を使用したりする必要が無くなる。従って、各実施形態によれば、材料コストを削減でき、また偏光手段の貼り付け時に、ごみや、傷等により、歩留まりを落とすことがなく大変有利である。また、耐光性が優れているため、明るい光源を使用したり、偏光ビームスプリッタにより偏光変換して、光利用効率を向上させたりしても、光によるクロストーク等の画質劣化を生じない。さらにトランジスタが単結晶シリコン層からなる駆動力の高いものである場合、基板浮遊効果によりソース・ドレイン耐圧が劣化することが懸念されるが、本実施形態のごとくトランジスタのチャネルに延在部を設け、遮光膜と電気的に接続しているため、このような問題は生じず、液晶装置全体としても、その電気的特性を安定・向上させることができる。
【０１２５】
（電子機器）
上記の液晶装置を用いた電子機器の一例として、投射型表示装置の構成について、図１６を参照して説明する。図１６は、この投射型表示装置の光学系の概略構成を示す図である。この図における投射型表示装置１１００は、上述した液晶装置を３個用意し、夫々ＲＧＢ用の液晶装置９６２Ｒ、９６２Ｇ及び９６２Ｂとして用いたものである。本例の投射型表示装置の光学系には、光源装置９２０と、均一照明光学系９２３とが備えられている。そして、投射型表示装置は、この均一照明光学系９２３から出射される光束Ｗを、赤（Ｒ）、緑（Ｇ）、青（Ｂ）に分離する色分離手段としての色分離光学系９２４と、各色光束Ｒ、Ｇ、Ｂを変調する変調手段としての３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂと、変調された後の色光束を再合成する色合成手段としての色合成プリズム９１０と、合成された光束を投射面１００の表面に拡大投射する投射手段としての投射レンズユニット９０６を備えている。また、青色光束Ｂを対応するライトバルブ９２５Ｂに導く導光系９２７をも備えている。
【０１２６】
均一照明光学系９２３は、２つのレンズ板９２１、９２２と反射ミラー９３１を備えており、反射ミラー９３１を挟んで２つのレンズ板９２１、９２２が直交する状態に配置されている。均一照明光学系９２３の２つのレンズ板９２１、９２２は、それぞれマトリクス状に配置された複数の矩形レンズを備えている。光源装置９２０から出射された光束は、第１のレンズ板９２１の矩形レンズによって複数の部分光束に分割される。そして、これらの部分光束は、第２のレンズ板９２２の矩形レンズによって３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂ付近で重畳される。従って、均一照明光学系９２３を用いることにより、光源装置９２０が出射光束の断面内で不均一な照度分布を有している場合でも、３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂを均一な照明光で照明することが可能となる。
【０１２７】
各色分離光学系９２４は、青緑反射ダイクロイックミラー９４１と、緑反射ダイクロイックミラー９４２と、反射ミラー９４３から構成される。まず、青緑反射ダイクロイックミラー９４１において、光束Ｗに含まれている青色光束Ｂおよび緑色光束Ｇが直角に反射され、緑反射ダイクロイックミラー９４２の側に向かう。赤色光束Ｒはこのミラー９４１を通過して、後方の反射ミラー９４３で直角に反射されて、赤色光束Ｒの出射部９４４からプリズムユニット９１０の側に出射される。
【０１２８】
次に、緑反射ダイクロイックミラー９４２において、青緑反射ダイクロイックミラー９４１において反射された青色光束Ｂおよび緑色光束Ｇのうち、緑色光束Ｇのみが直角に反射されて、緑色光束Ｇの出射部９４５から色合成光学系の側に出射される。緑反射ダイクロイックミラー９４２を通過した青色光束Ｂは、青色光束Ｂの出射部９４６から導光系９２７の側に出射される。本例では、均一照明光学素子の光束Ｗの出射部から、色分離光学系９２４における各色光束の出射部９４４、９４５、９４６までの距離がほぼ等しくなるように設定されている。
【０１２９】
色分離光学系９２４の赤色光束Ｒの出射部９４４および緑色光束Ｇの出射部９４９４５の出射側には、それぞれ集光レンズ９５１、９５２が配置されている。したがって、各出射部から出射した赤色光束Ｒおよび緑色光束Ｇは、それぞれ集光レンズ９５１、９５２に入射して平行化される。
【０１３０】
このように平行化された赤色光束Ｒおよび緑色光束Ｇは、それぞれライトバルブ９２５Ｒ、９２５Ｇに入射して変調され、各色光に対応した画像情報が付加される。すなわち、これらの液晶装置は、不図示の駆動手段によって画像情報に応じてスイッチング制御されて、これにより、ここを通過する各色光の変調が行われる。
【０１３１】
一方、青色光束Ｂは、導光系９２７を介して対応するライトバルブ９２５Ｂに導かれ、ここにおいて、同様に画像情報に応じて変調が施される。尚、本例のライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂは、それぞれさらに入射側偏光手段９６０Ｒ、９６０Ｇ、９６０Ｂと、出射側偏光手段９６１Ｒ、９６１Ｇ、９６１Ｂと、これらの間に配置された液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂとからなる液晶ライトバルブである。
【０１３２】
導光系９２７は、青色光束Ｂの出射部９４６の出射側に配置した集光レンズ９５４と、入射側反射ミラー９７１と、出射側反射ミラー９７２と、これらの反射ミラーの間に配置した中間レンズ９７３と、ライトバルブ９２５Ｂの手前側に配置した集光レンズ９５３とから構成されている。集光レンズ９４６から出射された青色光束Ｂは、導光系９２７を介して液晶装置９６２Ｂに導かれて変調される。各色光束の光路長、すなわち、光束Ｗの出射部から各液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂまでの距離は青色光束Ｂが最も長くなり、したがって、青色光束の光量損失が最も多くなる。しかし、導光系９２７を介在させることにより、光量損失を抑制することができる。
【０１３３】
各ライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂを通って変調された各色光束Ｒ、Ｇ、Ｂは、色合成プリズム９１０に入射され、ここで合成される。そして、この色合成プリズム９１０によって合成された光が投射レンズユニット９０６を介して所定の位置にある投射面１００の表面に拡大投射されるようになっている。
【０１３４】
本例では、液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂには、ＴＦＴの下側に遮光膜が設けられているため、当該液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂからの投射光に基づく液晶プロジェクタ内の投射光学系による反射光や、投射光が通過する際のＴＦＴアレイ基板の表面からの反射光、さらには、他の液晶装置から出射した後に投射光学系を突き抜けてくる投射光の一部等が、戻り光としてＴＦＴアレイ基板の側から入射しても、画素電極のスイッチング用ＴＦＴのチャネルに対する遮光を十分に行うことができる。
【０１３５】
このため、小型化に適したプリズムユニットを投射光学系に用いても、各液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂとプリズムユニットとの間において、戻り光防止用のフィルムを別途配置したり、偏光手段に戻り光防止処理を施したりすることが不要となるので、構成を小型且つ簡易化する上で大変有利である。
【０１３６】
また、本実施形態では、戻り光によるＴＦＴのチャネル領域への影響を抑えることができるため、液晶装置に直接戻り光防止処理を施した偏光手段９６１Ｒ、９６１Ｇ、９６１Ｂを貼り付けなくてもよい。そこで、図１６に示されるように、偏光手段を液晶装置から離して形成、より具体的には、一方の偏光手段９６１Ｒ、９６１Ｇ、９６１Ｂはプリズムユニット９１０に貼り付け、他方の偏光手段９６０Ｒ、９６０Ｇ、９６０Ｂは集光レンズ９５３、９４５、９４４に貼り付けることが可能である。このように、偏光手段をプリズムユニットあるいは集光レンズに貼り付けることにより、偏光手段の熱は、プリズムユニットあるいは集光レンズで吸収されるため、液晶装置の温度上昇を防止することができる。
【０１３７】
また、図示を省略するが、液晶装置と偏光手段とを離間形成することにより、液晶装置と偏光手段との間には空気層ができるため、冷却手段を設け、液晶装置と偏光手段との間に冷風等を送り込むことにより、液晶装置の温度上昇をさらに防ぐことができ、液晶装置の温度上昇による誤動作を防ぐことができる。
【０１３８】
上述の本実施形態では液晶装置を用いて説明したが、これに限るものではなく、エレクトロルミネッセンス、あるいはプラズマディスプレイ等の電気光学装置にも本実施形態は適用可能である。
【０１３９】
【発明の効果】
以上説明した本発明によれば、基板浮遊効果によりトランジスタのソース・ドレイン耐圧が劣化するのを防止して、素子の電気的特性を安定・向上させることが可能となる。
【図面の簡単な説明】
【図１】 本発明の第１実施形態に係る液晶装置の画像形成領域を構成するマトリクス状の複数の画素に設けられた各種素子や配線等の等価回路を示す図である。
【図２】 同液晶装置におけるデータ線や、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図３】 図２のＡ−Ａ’線断面図である。
【図４】 図２のＢ−Ｂ’線断面図である。
【図５】 同液晶装置における半導体層の近傍の構造を概念的に示した斜視図である。
【図６】 同液晶装置の製造プロセスを順に追って示すＡ−Ａ’線の断面図（その１）である。
【図７】 同液晶装置の製造プロセスを順に追って示すＡ−Ａ’線の断面図（その２）である。
【図８】 同液晶装置の製造プロセスを順に追って示すＡ−Ａ’線の断面図（その３）である。
【図９】 同液晶装置の製造プロセスを順に追って示すＡ−Ａ’線の断面図（その４）である。
【図１０】 同液晶装置の製造プロセスを順に追って示すＡ−Ａ’線の断面図（その５）である。
【図１１】 同液晶装置の製造プロセスを順に追って示すＡ−Ａ’線の断面図（その６）である。
【図１２】 同液晶装置における半導体層のチャネル領域の構成を示す一部平面図である。
【図１３】 図１２のＣ−Ｃ’線断面図である。
【図１４】 液晶装置におけるＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図１５】 図１４のＨ−Ｈ’断面図である。
【図１６】 液晶装置を用いた電子機器の一例である投射型表示装置の構成図である。
【図１７】 第１実施形態に係る液晶装置の製造プロセスを順に追って示すＢ−Ｂ’線断面図（その１）である。
【図１８】 同液晶装置の製造プロセスを順に追って示すＢ−Ｂ’線断面図（その２）である。
【図１９】 同液晶装置の製造プロセスを順に追って示すＢ−Ｂ’線断面図（その３）である。
【図２０】 同液晶装置の製造プロセスを順に追って示すＢ−Ｂ’線断面図（その４）である。
【図２１】 同液晶装置の製造プロセスを順に追って示すＢ−Ｂ’線断面図（その５）である。
【図２２】 同液晶装置の製造プロセスを順に追って示すＢ−Ｂ’線断面図（その６）である。
【図２３】 本発明の第２実施形態に係る液晶装置におけるデータ線や、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図２４】 図２３のＢ−Ｂ’線断面図である。
【図２５】 本発明の第３実施形態に係る液晶装置のデータ線や、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の画素領域におけるチャネル電位固定用接続配線部の構成を示す断面図である。
【図２６】 同液晶装置の製造プロセスを順に追って示す図（その１）である。
【図２７】 同液晶装置の製造プロセスを順に追って示す図（その２）である。
【図２８】 同液晶装置の製造プロセスを順に追って示す図（その３）である。
【図２９】 同液晶装置の製造プロセスを順に追って示す図（その４）である。
【図３０】 本発明の第４実施形態に係る液晶装置のデータ線や、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の画素領域におけるチャネル電位固定用接続配線部の構成を示す構造図である。
【符号の説明】
１ａ…半導体層
１ａ’…チャネル領域
１ｂ…低濃度ソース領域（ソース側ＬＤＤ領域）
１ｃ…低濃度ドレイン領域（ドレイン側ＬＤＤ領域）
１ｄ…高濃度ソース領域
１ｅ…高濃度ドレイン領域
３ａ…走査線
３ａ’…迂回部
３ｂ…容量線
６ａ…データ線
９ａ…画素電極
１０…ＴＦＴアレイ基板
２０１…接続配線
２０２…コンタクトホール
２０３…接続配線
２０４…コンタクトホール
【発明の属する技術分野】
本発明は、基板上に半導体層を形成した電気光学装置、電気光学装置の製造方法及び電子機器に関する。特に、半導体層のチャネル領域を遮光層に接続した電気光学装置、電気光学装置の製造方法及び電子機器に関する。
【０００２】
【従来の技術】
絶縁基体上に単結晶シリコン層からなる半導体層を形成し、その半導体層にトランジスタ等の半導体素子を形成するＳＯＩ（Silicon On Insulator）技術は、素子の高速化や、低消費電力化、高集積化等の利点を有し、電気光学装置、例えば液晶装置におけるＴＦＴアレイのスイッチング素子に適用することが可能である。
【０００３】
ところで、一般的なバルク半導体部品では、トランジスタのチャネル領域が、下地基板を通じて該チャネル領域を所定の電位に保持することが可能であるので、チャネル部の電位変化によって起こる寄生バイポーラ効果などによって素子の耐圧等の電気的特性が劣化することはない。
【０００４】
【発明が解決しようとする課題】
しかしながら、このような液晶装置等の電気光学装置では、例えばＴＦＴアレイのスイッチング素子を構成するトランジスタが、酸化絶縁膜により完全に分離されているので、トランジスタにおけるチャネル領域を上記バルク半導体トランジスタのように所定の電位に固定させることができない。このため、該チャネル領域が電気的に浮いた状態となる。特に、該トランジスタを単結晶シリコン層からなる構造にすると、チャネル内を移動するキャリアの移動度が高いためにドレイン領域近傍の電界で加速されたキャリアと結晶格子との衝突によってインパクトイオン化と呼ばれる現象が起こり、例えばＮチャネルＴＦＴにおいては正孔が発生してチャネルの下部に蓄積する。このようにチャネルに電荷が蓄積すると、ＴＦＴのＮＰＮ（Ｎチャネル型の場合）構造が見かけ上のバイポーラ素子として動作するため、異常電流により素子のソース・ドレイン耐圧が劣化するなど電気的な特性が悪化する、という問題がある。なお、これらのチャネル部が電気的に浮いた状態であることに起因する一連の現象は、基板浮遊効果と呼ばれる。
【０００５】
本発明は、このような事情に鑑みてなされたものであり、その目的とするところは、特に、絶縁膜により覆われた単結晶シリコン層からなるトランジスタが基板浮遊効果によって、そのソース・ドレイン耐圧が劣化するのを防止して、素子の電気的特性を安定・向上させた電気光学装置、電気光学装置の製造方法及び電子機器を提供することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するため、本発明に係る電気光学装置は、支持基板上に、データ線と、該データ線に電気的に接続されたトランジスタと、該トランジスタに対応して設けられた画素電極とを備え、前記支持基板と前記トランジスタの単結晶シリコンからなる半導体層との間に絶縁層が設けられた電気光学装置であって、前記半導体層は、第１の方向に並ぶように形成されたソース領域、チャネル領域及びドレイン領域を有し、前記第１の方向と交差する第２の方向に前記チャネル領域が延在された延在部を有しており、前記半導体層を覆い、所定の電位が与えられる遮光層が設けられており、前記チャネル領域の延在部が、前記遮光層と電気的に接続されてなることを特徴としている。
【０００７】
本発明によれば、トランジスタのチャネル領域は、当該トランジスタの半導体層下に絶縁層を介して形成された導電性の遮光層に接続されるので、該チャネル領域が遮光層の電位に保持され、トランジスタに異常な電流が流れることがなくなり、素子の電気的特性が安定化する。
【０００８】
ここで、本発明において、前記延在部と前記遮光層とは、前記延在部上に形成された第１コンタクトホールと、前記遮光層上に形成された第２コンタクトホールとを介して接続配線により電気的に接続されてなる構成が好ましい。この構成によれば、延在部と遮光層との接続配線として、既存の配線層を利用することができる。このため、新たな配線層を設ける必要はなく、工程数増加などの負荷を低減できる。
【０００９】
また、本発明において、前記延在部と前記遮光層とは、前記延在部上に形成された第１コンタクトホールと、該第１のコンタクトホールの内側を含む領域内で前記延在部を貫通し、なおかつ前記遮光層上に形成された第２コンタクトホールとを介して接続配線により電気的に接続されてなる構成も好ましい。この構成によれば、接続配線の面積が必要最小限で済むので、透過型液晶表示デバイスなどで重要な光透過部分の開口率が低下するのを抑制することが可能となる。
【００１０】
さて、本発明において、接続配線は、前記データ線または走査線と同一層にて形成されている構成が望ましい。この構成によれば、接続配線は、データ線または走査線のいずれかと共に形成できるので、従来の製造プロセス上で形成することが可能となる。
【００１１】
ここで、本発明において、前記画素電極に接続される蓄積容量であって、前記半導体層と、前記データ線と交差する走査線と同一層から形成されるとともに前記走査線に並設された容量線とにより絶縁膜を挟持してなる蓄積容量を備える一方、前記走査線または前記容量線は、前記接続配線を回避するように形成された迂回部を有する構成が好ましい。この構成によれば、蓄積容量を備える場合に、限られたスペースを有効に利用しながら半導体層のチャネル領域を導電性遮光層に接続することができる。
【００１２】
また、本発明において、前記遮光層は、隣り合うトランジスタの走査線方向あるいは該走査線と交差するデータ線方向、または前記走査線と前記データ線の両方向に対して電気的に接続される構成が望ましい。この構成によれば、遮光層の電位が制御されるので、当該遮光層の上に形成されたトランジスタの閾値電圧の変動などが防止される結果、特性の安定化を図ることができる。
【００１３】
この構成において、前記遮光層に与える所定の電位は、当該遮光層上のトランジスタがＮチャネル型である場合、該トランジスタのソースまたはドレインに印加される最低電位以下であることが好ましい。また当該遮光層上のトランジスタがＰチャネル型である場合、該トランジスタのソースまたはドレインに印加される最高電位以上であることが望ましい。これによれば、トランジスタの駆動によってチャネルに生じる電子または正孔は、延在部を介して遮光層へ向かって流れるので、チャネル部の電位を安定化させることができる。これによりトランジスタの基板浮遊効果を抑制し、素子の耐圧劣化などを防ぐことが可能となる。
【００１４】
ここで、本発明において、前記半導体層の厚さは、１００〜１８０ｎｍである構成が望ましい。この構成によれば、半導体層の厚さが１００ｎｍより大きいことで、トランジスタを部分空乏モードで動作させることができるので、遮光層と接続して、チャネル部の電位を安定化させることができる。また、半導体層の厚さが１８０ｎｍより小さいことで、この半導体層の膜厚に起因する素子基板の段差を必要最小限に抑えることができ、この結果液晶を配向させた際のディスクリネーションを抑制し表示画質を良好に保つことができる。
【００１５】
さて、上記目的を達成するため、本発明に係る電気光学装置の製造方法にあっては、支持基板上に、データ線と、該データ線に電気的に接続されたトランジスタと、該トランジスタに対応して設けられた画素電極とを備え、前記支持基板と前記トランジスタの単結晶シリコンからなる半導体層との間に絶縁膜が設けられた電気光学装置の製造方法であって、（ａ）前記支持基板上に前記遮光層を形成する工程と、（ｂ）その上に前記絶縁膜を形成する工程と、（ｃ）前記絶縁膜上に、前記トランジスタのソース領域、チャネル領域及びドレイン領域と、前記チャネル領域の延在部と、蓄積容量の一方の電極とになる前記半導体層を形成する工程と、（ｄ）前記延在部と前記遮光層とを電気的に接続する工程とを有し、前記半導体層を、第１の方向に並ぶように前記ソース領域、前記チャネル領域及び前記ドレイン領域を形成し、前記第１の方向と交差する第２の方向に前記延在部を形成し、前記遮光層を、前記半導体層を覆うように形成し、該遮光層には所定の電位を与えることを特徴としている。
【００１６】
この製造方法によれば、半導体層のチャネル領域につながる延在部は、導電性の遮光層とを接続するように形成されるので、該チャネル領域が遮光層の電位に固定されて、単結晶シリコンの高いキャリア移動度と、ＳＯＩ構造に起因する基板浮遊効果とによってトランジスタのソース・ドレイン耐圧が劣化するなどの問題が解消される。このため、素子の電気的特性が安定化した電気光学装置を製造することが可能となる。
【００１７】
さて、この製造方法において、前記工程（ｃ）は、前記基板上に単結晶シリコン基板を貼り合わせる工程と、前記貼り合わされた単結晶シリコン基板から不要部分を除去して単結晶シリコンからなる半導体層を形成する工程とを含む方法が好ましい。この方法によれば、電気光学装置の駆動素子として、単結晶シリコンを用いた性能の高いトランジスタを形成することができるので、その表示や信頼性を向上させることが可能となる。
【００１８】
また、この製造方法において、前記工程（ｄ）は、前記延在部上に形成された第１のコンタクトホールと前記遮光層上に形成された第２コンタクトホールとを介して、前記延在部と前記遮光層とを電気的に接続する接続配線を、前記半導体層上に形成された第３のコンタクトホールを介して当該半導体層に電気的に接続するデータ線とともに形成する工程である方法が望ましい。この方法によれば、接続配線とデータ線とを同時に同一材料で形成することができるので、工程を増やすことなく接続配線を形成することができる。
【００１９】
一方、前記工程（ｄ）は、前記延在部上に形成された第１コンタクトホールと、該第１のコンタクトホールの内側を含む領域内で前記延在部を貫通し、なおかつ前記遮光層上に形成された第２コンタクトホールとを介して、前記延在部と前記遮光層とを接続する接続配線を、前記半導体層上に形成された第３のコンタクトホールを介して当該半導体層に接続するデータ線とともに形成する工程である方法もまた望ましい。この方法によれば、第２のコンタクトホールは、その全てまたはその一部が第１のコンタクトホール領域と重なるため、両者を別々に設けるよりもコンタクトに必要なレイアウト面積を減らして、表示領域の開口部を大きくとることができるので、その分、明るい表示が可能となる。
【００２０】
また、本発明の製造方法において、前記工程（ｄ）は、前記延在部上に形成された第１のコンタクトホールと前記遮光層上に形成された第２のコンタクトホールを介して、前記延在部と前記遮光層とを接続する接続配線を、前記走査線と同一層にて形成する工程である方法が望ましい。この方法によれば、接続配線と走査線とを同時に同一材料で形成することができるので、工程を増やすことなく接続配線を形成することが可能となる。
【００２１】
一方、前記工程（ｄ）は、前記延在部上に形成された第１コンタクトホールと、該第１のコンタクトホールの内側を含む領域内で前記延在部を貫通し、なおかつ前記遮光層上に形成された第２コンタクトホールとを介して、前記延在部と前記遮光層とを接続する接続配線を、前記走査線と同一層にて形成する工程である方法もまた望ましい。この方法によれば、第２のコンタクトホールは、その全てまたはその一部が第１のコンタクトホール領域と重なるため、両者を別々に設けるよりもコンタクトに必要なレイアウト面積を減らして、表示領域の開口部を大きくとることができるので、その分、明るい表示が可能となる。
【００２２】
さて、上記目的を達成するため、本発明に係る電気光学装置にあっては、前記支持基板のうち、前記半導体層が形成された面と対向するように配置する他の基板と、これら２枚の基板の間に挟持され、前記トランジスタにより駆動される電気光学材料とを更に具備することを特徴としている。
【００２３】
また、本発明に係る電子機器は、光源と、前記光源から出射される光が入射されて画像情報に対応した変調を施す上記電気光学装置と、前記電気光学装置により変調された光を投射する投射手段とを具備することを特徴としている。
【００２４】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００２５】
（第１の実施形態における電気光学装置の構成）
図１は、本発明の第１の実施形態に係る電気光学装置としての液晶装置において、画像形成領域を構成するマトリクス状に形成された複数の画素における各種素子や配線等の等価回路である。また、図２は、データ線や、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板において、相隣接する複数の画素群の平面図であり、図３は、図２のＡ−Ａ’線の断面図であり、図４は、図２のＢ−Ｂ’線の断面図である。さらに、図５は、該液晶装置における半導体層の近傍の構造を概念的に示した斜視図である。尚、図３、図４及び図５においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。また、図２及び図５おいて、Ｘ方向とは走査線と平行する方向を示し、Ｙ方向とはデータ線と平行する方向を示す。
【００２６】
さて、図１において、本実施形態に係る液晶装置の画像表示領域では、複数の画素が、走査線３ａとデータ線６ａとの交差に対応してマトリクス状に配置しており、各画素は、画素電極９ａと、該画素電極９ａを制御するためのトランジスタとしてのＴＦＴ３０とからなる。ここで、ＴＦＴ３０のソースはデータ線６ａに接続され、また、ドレインは画素電極９ａに接続され、さらに、ゲートは走査線３ａに接続されている。
【００２７】
ここで、各走査線３ａには、パルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍが、この順に線順次で印加される一方、各データ線６ａには、表示内容に対応する電圧の画像信号Ｓ１、Ｓ２、…、Ｓｎが、この順に線順次に供給される構成となっている。なお、相隣接する複数のデータ線６ａ同士をまとめたグループ毎に供給される構成としても良い。
【００２８】
このような構成において、ある走査線３ａに供給される走査信号がアクティブレベルになると、当該走査線６ａに接続されるＴＦＴ３０がオンして、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎが所定のタイミングにて画素電極９ａを介して液晶に書き込まれることになる。
【００２９】
画素電極９ａを介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板（後述する）に形成された対向電極（後述する）との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とするものである。ここで、ノーマリーホワイトモードであれば、入射光は、印加電圧に応じて液晶部分で通過不可能とされる一方、ノーマリーブラックモードであれば、印加電圧に応じて液晶部分で通過可能とされて、全体として液晶装置からは画像信号に応じたコントラストを持つ光が出射することになる。この際、保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と、並列に蓄積容量７０が付加される。これにより、保持特性は更に改善され、コントラスト比の高い液晶装置が実現できる。本実施形態では、特に、この蓄積容量７０を形成するために、後述の如く走査線と同層、あるいは導電性の遮光膜を利用して低抵抗化された容量線３ｂが設けられている。
【００３０】
次に、図２において、液晶装置のＴＦＴアレイ基板上には、マトリクス状に複数の透明な画素電極９ａ（一点鎖線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ、走査線３ａ及び容量線３ｂが設けられている。データ線６ａは、コンタクトホール５を介して単結晶シリコン層の半導体層１ａのうち、後述するソース領域に電気的接続されており、画素電極９ａは、コンタクトホール８を介して半導体層１ａのうち後述のドレイン領域に電気的接続されている。また、半導体層１ａのうちチャネル領域（後述する）に対向するように走査線３ａが配置されており、走査線３ａはゲート電極として機能する。
【００３１】
このうち、容量線３ｂは、走査線３ａに沿ってほぼ直線状に伸びる本線部（即ち、平面的に見て、走査線３ａに沿って形成された第１領域）と、データ線６ａと交差する箇所からデータ線６ａに沿って前段側（図中、上向き）に突出した突出部（即ち、平面的に見て、データ線６ａに沿って延設された第２領域）とを有する。
【００３２】
そして、図中右上がりの斜線で示した領域には、第１遮光膜１１ａが設けられている。より具体的には、第１遮光膜１１ａは、画素部において少なくとも半導体層１ａのチャネル領域を含むＴＦＴをＴＦＴアレイ基板の側から見て覆う位置に設けられており、更に、容量線３ｂの本線部に対向して走査線３ａおよびデータ線６ａのそれぞれに沿う形で設けられており、全体として格子状の形状を有している。第１遮光膜１１ａは、データ線６ａ下において容量線３ｂの上向き突出部の先端と重ねられている。この重なった箇所には、第１遮光膜１１ａと容量線３ｂとを相互に電気的接続するコンタクトホール１３が設けられている。即ち、本実施形態では、第１遮光膜１１ａは、コンタクトホール１３により前段あるいは後段の容量線３ｂに電気的接続されている。
【００３３】
次に、図３の断面図に示すように、液晶装置は、光透過性基板の一例を構成するＴＦＴアレイ基板１０と、これに対向配置される透明な対向基板２０とを備えている。ＴＦＴアレイ基板１０は、例えば石英基板からなり、対向基板２０は、例えばガラス基板や石英基板からなる。ＴＦＴアレイ基板１０には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは例えば、ＩＴＯ膜（インジウム・ティン・オキサイド膜）などの透明導電性薄膜からなる。また配向膜１６は例えば、ポリイミド薄膜などの有機薄膜からなる。
【００３４】
他方、対向基板２０には、その全面に渡って対向電極（共通電極）２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は、例えばＩＴＯ膜などの透明導電性薄膜からなる。また、配向膜２２は、ポリイミド薄膜などの有機薄膜からなる。
【００３５】
ＴＦＴアレイ基板１０には、図３に示すように、各画素電極９ａに隣接する位置に、各画素電極９ａをスイッチング制御する画素スイッチング用ＴＦＴ３０が設けられている。
【００３６】
対向基板２０には、更に図３に示すように、各画素部の開口領域以外の領域に第２遮光膜２３が設けられている。このため、対向基板２０の側から入射光が画素スイッチング用ＴＦＴ３０の半導体層１ａのチャネル領域１ａ’やＬＤＤ（Lightly Doped Drain）領域１ｂ及び１ｃに侵入することはない。更に、第２遮光膜２３は、コントラストの向上、色材の混色防止などの機能を有する。
【００３７】
このように構成され、画素電極９ａと対向電極２１とが対面するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、シール材（図示を省略）により囲まれた空間に液晶が封入され、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６、２２により所定の配向状態をとる。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。シール材は、二つの基板１０及び２０をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着材であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のスペーサが混入されている。
【００３８】
図３に示すように、画素スイッチング用ＴＦＴ３０に各々対向する位置においてＴＦＴアレイ基板１０表面の各画素スイッチング用ＴＦＴ３０に対応する位置には第１遮光膜１１ａが各々設けられている。ここで、第１遮光膜１１ａは、好ましくは不透明な高融点金属であるＴｉや、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄのうちの少なくとも一つを含む金属単体、合金、金属シリサイド等から構成される。このような材料から構成すれば、ＴＦＴアレイ基板１０上に第１遮光膜１１ａを形成した後であって、画素スイッチング用ＴＦＴ３０を形成する工程の高温処理により、第１遮光膜１１ａが破壊されたり溶融したりしないようにできる。また、第１遮光膜１１ａにより、ＴＦＴアレイ基板１０の側からの戻り光等が画素スイッチング用ＴＦＴ３０のチャネル領域１ａ’やＬＤＤ領域１ｂ、１ｃに入射する事態を未然に防ぐことができ、光電流の発生によりトランジスタとしての画素スイッチング用ＴＦＴ３０の特性が劣化することはない。
【００３９】
更に、第１遮光膜１１ａと複数の画素スイッチング用ＴＦＴ３０との間には、第１層間絶縁膜１２が設けられている。第１層間絶縁膜１２は、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａを第１遮光膜１１ａから電気的絶縁するために設けられるものである。更に、第１層間絶縁膜１２は、ＴＦＴアレイ基板１０の全面に形成されることにより、画素スイッチング用ＴＦＴ３０のための下地膜としての機能をも有する。即ち、ＴＦＴアレイ基板１０の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用ＴＦＴ３０の特性の劣化を防止する機能を有する。第１層間絶縁膜１２は、例えば、ＮＳＧ（ノンドープトシリケートガラス）や、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）などの高絶縁性ガラス又は、酸化シリコン膜、窒化シリコン膜等からなる。第１層間絶縁膜１２により、第１遮光膜１１ａが画素スイッチング用ＴＦＴ３０等を汚染する事態を未然に防ぐこともできる。
【００４０】
本実施形態では、ゲート絶縁膜２を走査線３ａに対向する位置から延設して誘電体膜として用い、半導体膜１ａを延設して第１蓄積容量電極１ｆとし、更にこれらに対向する容量線３ｂの一部を第２蓄積容量電極とすることにより、蓄積容量７０が構成されている。より詳細には、半導体層１ａの高濃度ドレイン領域１ｅが、データ線６ａ及び走査線３ａに沿って伸びる容量線３ｂ部分に絶縁膜２を介して対向配置されて、第１蓄積容量電極（半導体層）１ｆとされている。特に蓄積容量７０の誘電体としての絶縁膜２は、高温酸化により単結晶シリコン層上に形成されるＴＦＴ３０のゲート絶縁膜２に他ならないので、薄く且つ高耐圧の絶縁膜とすることができ、蓄積容量７０は比較的小面積で大容量の蓄積容量として構成できる。
【００４１】
これらの結果、データ線６ａ下の領域及び走査線３ａに沿って液晶のディスクリネーションが発生する領域（即ち、容量線３ｂが形成された領域）という開口領域を外れたスペースを有効に利用して、画素電極９ａの蓄積容量を増やすことが出来る。
【００４２】
また、第１遮光膜１１ａ（及びこれに電気的接続された容量線３ｂ）は定電位源に電気的接続されており、第１遮光膜１１ａ及び容量線３ｂは、定電位とされる。この構成において、第１遮光膜１１ａ及び容量線３ｂに与える電位は、当該遮光層上のトランジスタがＮチャネル型である場合、該トランジスタのソースまたはドレインに印加される最低電位以下であることが好ましい。すなわち、この場合の定電位源としては、当該液晶装置を駆動するための周辺回路（例えば、走査線駆動回路、データ線駆動回路等）に供給される負電源、接地電源、などを用いることができる。また、当該遮光層上のトランジスタがＰチャネル型である場合、該トランジスタのソースまたはドレインに印加される最高電位以上であることが望ましい。すなわち、この場合の定電位源としては、当該液晶装置を駆動するための周辺回路（例えば、走査線駆動回路、データ線駆動回路等）に供給される正電源などを用いることができる。
【００４３】
これによれば、トランジスタの駆動によってチャネルに生じる電子または正孔は、延在部を介して遮光層へ向かって流れるので、チャネル部の電位を安定化させることができる。これによりトランジスタの基板浮遊効果を抑制し、素子の耐圧劣化などを防ぐことが可能となる。更にこのように周辺回路等の電源を利用することにより、専用の電位配線や外部入力端子を設ける必要なく、遮光膜１１ａ及び容量線３ｂを定電位にできる。従って、第１遮光膜１１ａに対向配置される画素スイッチング用ＴＦＴ３０に対し第１遮光膜１１ａの電位変動が悪影響を及ぼすことはない。また、容量線３ｂは、蓄積容量７０の第２蓄積容量電極として良好に機能し得る。
【００４４】
更に、図２及び図３に示したように、コンタクトホール１３を介して第１遮光膜１１ａは、前段あるいは後段の容量線３ｂに電気的接続するように構成されている。従って、各第１遮光膜１１ａが、自段の容量線に電気的接続される場合と比較して、画素部の開口領域の縁に沿って、データ線６ａに重ねて容量線３ｂ及び第１遮光膜１１ａが形成される領域の他の領域に対する段差が少なくて済む。このように画素部の開口領域の縁に沿った段差が少ないと、当該段差に応じて引き起こされる液晶のディスクリネーション（配向不良）を低減できるので、画素部の開口領域を広げることが可能となる。
【００４５】
また、第１遮光膜１１ａは、前述のように直線状に伸びる本線部から突出した突出部にコンタクトホール１３が開孔されている。ここで、コンタクトホール１３の開孔箇所としては、縁に近い程、ストレスが縁から発散される等の理由により、クラックが生じ難いことが判明されている。従ってこの場合、どれだけ突出部の先端に近づけてコンタクトホール１３を開孔するかに応じて（好ましくは、マージンぎりぎりまで先端に近づけるかに応じて）、製造プロセス中に第１遮光膜１１ａにかかる応力が緩和されて、より効果的にクラックを防止することができ、歩留まりを向上させることが可能となる。
【００４６】
更に、図２、図４及び図５に示すように、半導体層１ａのチャネル領域１ａ’は、Ｘ方向（半導体層１ａのソース領域、チャネル領域及びドレイン領域と並ぶ方向をＹ方向とし、基板１０平面上でＹ方向と直交する方向をＸ方向とする。）に向けて延在する延在部２０１を有する。この結果、延在部２０１は、走査線３ａと対向するように延在している。延在部２０１の終端部は、第２層間絶縁膜４に形成されたコンタクトホール２０４を介して接続配線２０３に接続されている。接続配線２０３の一端は、上記のようにコンタクトホール２０４を介して延在部２０１に接続される一方、その他端は、隣接して形成されたコンタクトホール２０２を介して第１遮光膜１１ａに接続されている。これにより、半導体層１ａのチャネル領域１ａ’は上述した定電位源に接続された第１遮光膜１１ａの電位に固定され、ＳＯＩ構造に起因する基板浮遊効果によってトランジスタのソース・ドレイン耐圧が劣化するなどの問題が解消され、素子の電気的特性を安定化させることができる。
【００４７】
また、走査線３ａと容量線３ｂとは、第１層間絶縁膜１２と第２層間絶縁膜４との間の層上において互いに隣接するように並設され、更に延在部２０１が走査線３ａと対向するように延在しているいるため、走査線３ａと、コンタクトホール２０２、２０４とが配置上干渉する。そこで、本実施形態では、特に走査線３ａは、コンタクトホール２０２、２０４をそれぞれ回避する迂回部３ａ’を有する。
【００４８】
一方、第１に、容量線３ｂと走査線３ａとは同一のポリシリコン膜からなり、第２に、蓄積容量７０の誘電体膜とＴＦＴ３０のゲート絶縁膜２とは同一の酸化膜からなり、第３に、第１蓄積容量電極１ｆと、ＴＦＴ３０のチャネル形成領域１ａ’、ソース領域１ｄ、ドレイン領域１ｅ、延在部２０１等とは同一の半導体層１ａからなり、第４に、データ線６ａと接続配線２０３とは同一の金属膜からなる。このため、ＴＦＴアレイ基板１０上に形成される積層構造を単純化でき、更に、後述の液晶装置の製造方法において、同一の薄膜形成工程で容量線３ｂ及び走査線３ａを同時に形成でき、蓄積容量７０の誘電体膜及びゲート絶縁膜２等を同時に形成できる。
【００４９】
尚、図２では、第１遮光膜１１ａにおける直線状の本線部分が、容量線３ｂの直線状の本線部分にほぼ重ねられるように形成されているが、第１遮光膜１１ａが、ＴＦＴ３０のチャネル領域を覆う位置に設けられており、且つコンタクトホール１３を形成可能なように容量線３ｂと何れかの箇所で重ねられていれば、ＴＦＴに対する遮光機能及び容量線に対する低抵抗化機能が発揮可能である。従って、例えば相隣接した走査線３ａと容量線３ｂとの間にある走査線に沿った長手状の間隙領域や、走査線３ａと若干重なる位置にまでも、当該第１遮光膜１１ａを設けてもよい。
【００５０】
容量線３ｂと第１遮光膜１１ａとは、第１層間絶縁膜１２に開孔されたコンタクトホール１３を介して確実に且つ高い信頼性を持って、両者が電気的接続されているが、このようなコンタクトホール１３は、画素毎に開孔されても良く、複数の画素からなる画素グループ毎に開孔されても良い。
【００５１】
コンタクトホール１３を画素毎に開孔した場合には、第１遮光膜１１ａによる容量線３ｂの低抵抗化を促進でき、更に、両者間における冗長構造の度合いを高められる。他方、コンタクトホール１３を複数の画素からなる画素グループ毎に（例えば２画素毎または３画素毎に）開孔した場合には、容量線３ｂや第１遮光膜１１ａのシート抵抗、駆動周波数、要求される仕様等を勘案しつつ、第１遮光膜１１ａによる容量線３ｂの低抵抗化及び冗長構造による利益と、多数のコンタクトホール１３を開孔することによる製造工程の複雑化および当該液晶装置の不良化等の弊害とを、適度にバランスさせることができるので、実践上大変有利である。
【００５２】
また、このような画素毎或いは画素グループ毎に設けられるコンタクトホール１３は、対向基板２０の側から見てデータ線６ａの下に開孔されている。このため、コンタクトホール１３は、画素部の開口領域から外れており、しかもＴＦＴ３０や第１蓄積容量電極１ｆが形成されていない第１層間絶縁膜１２の部分に設けられているので、画素領域の有効利用を図りつつ、コンタクトホール１３の形成によるＴＦＴ３０や他の配線等の不良化を防ぐことができる。
【００５３】
再び、図３において、画素スイッチング用ＴＦＴ３０は、ＬＤＤ（Lightly Doped Drain）構造を有しており、次のものを備えている。すなわち、該ＴＦＴ３０は、走査線３ａ、該走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、走査線３ａと半導体層１ａとを絶縁するためのゲート絶縁膜２、データ線６ａ、半導体層１ａの低濃度ソース領域（ソース側ＬＤＤ領域）１ｂ及び低濃度ドレイン領域（ドレイン側ＬＤＤ領域）１ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。
【００５４】
このうち、高濃度ドレイン領域１ｅには、複数の画素電極９ａのうち、対応するもの一つが接続されている。また、ソース領域１ｂ、１ｄ並びにドレイン領域１ｃ、１ｅは、後述のように、半導体層１ａに対し、Ｎ型又はＰ型のチャネルを形成するかに応じて所定濃度のＮ型用又はＰ型用のドーパントをドープすることにより形成されている。ここで、Ｎチャネル型のＴＦＴは、動作速度が速いという利点があり、画素のスイッチング素子である画素スイッチング用ＴＦＴ３０として用いられることが多い。
【００５５】
一方、データ線６ａは、Ａｌ等の金属膜や金属シリサイド等の合金膜などの遮光性薄膜から構成されている。また、走査線３ａ、ゲート絶縁膜２及び第１層間絶縁膜１２の上には、高濃度ソース領域１ｄへ通じるコンタクトホール５及び高濃度ドレイン領域１ｅへ通じるコンタクトホール８が各々形成された第２層間絶縁膜４が形成されている。このソース領域１ｂへのコンタクトホール５を介して、データ線６ａが高濃度ソース領域１ｄに電気的接続されている。更に、データ線６ａ及び第２層間絶縁膜４の上には、高濃度ドレイン領域１ｅへのコンタクトホール８が形成された第３層間絶縁膜７が形成されている。この高濃度ドレイン領域１ｅへのコンタクトホール８を介して、画素電極９ａは高濃度ドレイン領域１ｅに電気的接続されている。前述の画素電極９ａは、このように構成された第３層間絶縁膜７の上面に設けられている。尚、画素電極９ａと高濃度ドレイン領域１ｅとは、データ線６ａと同一のＡｌ膜や走査線３ｂと同一のポリシリコン膜を中継しての電気的接続するようにしてもよい。
【００５６】
画素スイッチング用ＴＦＴ３０は、好ましくは上述のようにＬＤＤ構造を持つが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物イオンの打ち込みを行わないオフセット構造を持ってよいし、ゲート電極３ａをマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度ソース及びドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。
【００５７】
また、画素スイッチング用ＴＦＴ３０のゲート電極（走査線３ａ）をソース・ドレイン領域１ｂ及び１ｅ間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。この際、各々のゲート電極には同一の信号が印加されるようにする。このようにダブルゲート或いはトリプルゲート以上でＴＦＴを構成すれば、チャネルとソース−ドレイン領域接合部のリーク電流を防止でき、オフ時の電流を低減することができる。これらのゲート電極の少なくとも１個をＬＤＤ構造或いはオフセット構造にすれば、更にオフ電流を低減でき、安定したスイッチング素子を得ることができる。
【００５８】
ここで、一般には、半導体層１ａのチャネル領域１ａ’、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ等の単結晶シリコン層は、光が入射するとシリコンが有する光電変換効果により光電流が発生してしまい、画素スイッチング用ＴＦＴ３０のトランジスタ特性が劣化する。これに対し本実施形態では、走査線３ａを上側から覆うようにデータ線６ａがＡｌ等の遮光性の金属薄膜から形成されているので、少なくとも半導体層１ａのチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃへの入射光の入射を効果的に防ぐことが出来る。また、前述のように、画素スイッチング用ＴＦＴ３０の下側には、第１遮光膜１１ａが設けられているので、少なくとも半導体層１ａのチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃへの戻り光の入射を効果的に防ぐことが出来る。
【００５９】
尚、この実施形態では、相隣接する前段あるいは後段の画素に設けられた容量線３ｂと第１遮光膜１１ａとを接続しているため、最上段あるいは最下段の画素に対して第１遮光膜１１ａに定電位を供給するための容量線３ｂが必要となる。そこで、容量線３ｂの数を垂直画素数に対して１本余分に設けておくようにすると良い。
【００６０】
（電気光学装置の製造方法）
次に、以上のような構成を持つ液晶装置の製造プロセスについて、図６から図１１および図１７から図２２までを参照して説明する。尚、図６から図１１までは、各工程におけるＴＦＴアレイ基板側の各層を、図３と同様に図２のＡ−Ａ’断面に対応させて示す工程図である。また、図１７から図２２までは、各工程におけるＴＦＴアレイ基板側の各層を、図３と同様に図２のＢ−Ｂ’断面に対応させて示す工程図である。
【００６１】
まず、図６の工程（１）および図１７の工程（１）に示すように、石英基板、ハードガラス等のＴＦＴアレイ基板１０を用意する。ここで、好ましくはＮ2（窒素）等の不活性ガス雰囲気且つ約９００〜１３００℃の高温でアニール処理し、後に実施される高温プロセスにおけるＴＦＴアレイ基板１０に生じる歪みが少なくなるように前処理しておく。即ち、製造プロセスにおける最高温で高温処理される温度に合わせて、事前にＴＦＴアレイ基板１０を同じ温度かそれ以上の温度で熱処理しておく。
【００６２】
このように処理されたＴＦＴアレイ基板１０の全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄ等の金属や金属シリサイド等の金属合金膜を、スパッタにより、２００〜４００ｎｍ程度の層厚、好ましくは約２００ｎｍの層厚の遮光膜１１を形成する。
【００６３】
続いて、工程（２）および図１７の工程（２）に示すように、該形成された遮光膜１１上にフォトリソグラフィにより第１遮光膜１１ａのパターン（図２参照）に対応するレジストマスクを形成し、該レジストマスクを介して遮光膜１１に対しエッチングを行うことにより、第１遮光膜１１ａを形成する。
【００６４】
次に、工程（３）および図１７の工程（３）に示すように、第１遮光膜１１ａの上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第１層間絶縁膜１２を形成する。この第１層間絶縁膜１２の層厚は、例えば、約６００〜１０００ｎｍ、より好ましくは８００ｎｍ程度とする。
【００６５】
次に、図６工程（４）および図１７工程（４）に示すように、第１層間絶縁膜１２の表面を、グローバルに研磨して平坦化する。研磨による平坦化の手法としては、例えばＣＭＰ（化学的機械研磨）法を用いることができる。
【００６６】
次に、図６工程（５）および図１７工程（５）に示すように、基板１０と単結晶シリコン基板２０６ａとの貼り合わせを行う。貼り合わせに用いる単結晶シリコン基板２０６ａは、厚さ６００μｍであり、その表面をあらかじめ０．０５〜０．８μｍ程度酸化し、酸化膜層２０６ｂを形成すると共に、水素イオン（Ｈ+）を例えば加速電圧１００ｋｅＶ、ドーズ量１０ｅ16／ｃｍ2にて注入したものである。貼り合わせ工程は、例えば３００℃で２時間の熱処理によって２枚の基板を直接貼り合わせる方法が採用できる。
【００６７】
次に、図６工程（６）および図１７工程（６）に示すように、貼り合わせた単結晶シリコン基板２０６ａの貼り合わせ面側の酸化膜２０６ｂと単結晶シリコン層２０６を残したまま、単結晶シリコン基板２０６ａを基板１０から剥離するための熱処理を行う。この基板の剥離現象は、単結晶シリコン基板中に導入された水素イオンによって、単結晶シリコン基板の表面近傍のある層でシリコンの結合が分断されるために生じるものである。例えば、貼り合わせた２枚の基板を毎分２０℃の昇温速度にて６００℃まで加熱することにより行うことができる。この熱処理によって、貼り合わせた単結晶シリコン基板２０６ａが基板１０と分離する結果、基板１０表面には、約２００ｎｍ±５ｎｍ程度の単結晶シリコン層２０６が形成される。なお、基板１０上に貼り合わされる単結晶シリコン層２０６は、前に述べた単結晶シリコン基板に対して行われる水素イオン注入の加速電圧を変えることによって任意の膜厚で形成することが可能である。
【００６８】
次に、図６工程（７）および図１７工程（７）に示すように、フォトリソグラフィ工程、エッチング工程等により、図２に示した如き所定パターンの半導体層１ａを形成する。即ち、特にデータ線６ａ下で容量線３ｂが形成される領域及び走査線３ａに沿って容量線３ｂが形成される領域には、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａから延設された第１蓄積容量電極１ｆを形成する。また、同時に半導体層１ａのチャネル領域１ａ’から延在する延在部２０１も形成する。
【００６９】
次に、図６工程（８）および図１７工程（８）に示すように、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａと共に第１蓄積容量電極１ｆを約８５０〜１３００℃の温度、好ましくは約１０００℃の温度で７２分程度熱酸化することにより、約６０ｎｍの比較的薄い厚さの熱酸化シリコン膜を形成し、画素スイッチング用ＴＦＴ３０のゲート絶縁膜２と共に容量形成用のゲート絶縁膜２を形成する。この結果、半導体層１ａ及び第１蓄積容量電極１ｆの厚さは、約１７０ｎｍの厚さ、ゲート絶縁膜２の厚さは、約６０ｎｍの厚さとなる。
【００７０】
次に、図７の工程（９）および図１８の工程（９）に示すように、Ｎチャネルの半導体層１ａに対応する位置にレジスト膜３０１を形成し、Ｐチャネルの半導体層１ａにＰなどのＶ族元素のドーパント３０２を低濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、２ｅ11／ｃｍ2のドーズ量にて）ドープする。
【００７１】
次に、図７の工程（１０）および図１８の工程（１０）に示すように、図示を省略するＰチャネルの半導体層１ａに対応する位置にレジスト膜を形成し、Ｎチャネルの半導体層１ａにＢなどのIII族元素のドーパント３０３を低濃度で（例えば、Ｂイオンを３５ｋｅＶの加速電圧、１ｅ12／ｃｍ2のドーズ量にて）ドープする。
【００７２】
次に、図７の工程（１１）および図１８の工程（１１）に示すように、Ｐチャネル、Ｎチャネル毎に各半導体層１ａのチャネル領域１ａ’の端部３０４（図１２及び図１３参照）を除く基板１０の表面にレジスト膜３０５を形成し、端部３０４にＰチャネルについて工程（９）の約１〜１０倍のドーズ量でＰなどのＶ族元素のドーパント３０６を、Ｎチャネルについて工程（１０）の約１〜１０倍のドーズ量でＢなどのIII族元素のドーパント３０６を、それぞれドープする。半導体層１ａのチャネル領域１ａ’の端部３０４では、電界が集中して見かけ上のしきい値電圧が低くなり、リーク電流が流れようとするが、かかるドープ工程により半導体層１ａのチャネル領域１ａ’の端部３０４では、不純物濃度が他の部分に比べより高くなっているので、この領域における見かけ上のしきい値電圧は高くなり、前述のように電界が集中してもリーク電流が流れるのを防ぐことができる。
【００７３】
続いて、図７の工程（１２）および図１８の工程（１２）に示すように、半導体膜１ａを延設してなる第１蓄積容量電極１ｆを低抵抗化するため、基板１０の表面の走査線３ａ（ゲート電極）に対応する部分にレジスト膜３０７（走査線３ａよりも幅が広い）を形成し、これをマスクとしてその上からＰなどのＶ族元素のドーパント３０８を低濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、３ｅ14／ｃｍ2のドーズ量にて）ドープする。
【００７４】
次に、図８の工程（１３）および図１９の工程（１３）に示すように、第１層間絶縁膜１２に第１遮光膜１１ａに至るコンタクトホール１３を反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより或いはウエットエッチングにより形成する。この際、反応性エッチングや、反応性イオンビームエッチングのような異方性エッチングにより、コンタクトホール１３等を開孔した方が、開孔形状をマスク形状とほぼ同じにできるという利点がある。但し、ドライエッチングとウエットエッチングとを組み合わせて開孔すれば、これらのコンタクトホール１３等をテーパ状にできるので、配線接続時の断線を防止できるという利点が得られる。
【００７５】
次に、図８の工程（１４）および図１９の工程（１４）に示すように、減圧ＣＶＤ法等によりポリシリコン層３を３５０ｎｍ〜５５０ｎｍの厚さで堆積した後、リン（Ｐ）を熱拡散し、ポリシリコン膜３を導電化する。又は、Ｐイオンをポリシリコン膜３の成膜と同時に導入したドープトシリコン膜を用いてもよい。これにより、ポリシリコン層３の導電性を高めることができる。そして、走査線のゲート電極領域の厚さが３５０ｎｍより大きいことで、配線抵抗を低減し、配線遅延による画素への信号書き込み速度の低下を十分に抑えることができる。また、走査線のゲート電極領域の厚さが５５０ｎｍより小さいことで、このゲート電極の膜厚に起因する素子基板の段差を必要最小限に抑えることができ、この結果液晶を配向させた際のディスクリネーションを抑制し表示画質を良好に保つことができる。なお、ポリシリコン層３に加えて導電性金属層を積層することでも導電性を高めることができる。
【００７６】
次に、図８の工程（１５）および図１９の工程（１５）に示すように、レジストマスクを用いたフォトリソグラフィ工程、エッチング工程等により、図２に示した如き所定パターンの走査線３ａと共に容量線３ｂを形成する。尚、この後、基板１０の裏面に残存するポリシリコンを基板１０の表面をレジスト膜で覆ってエッチングにより除去する。
【００７７】
次に、図８の工程（１６）および図１９の工程（１６）に示すように、半導体層１ａにＰチャネルのＬＤＤ領域を形成するために、Ｎチャネルの半導体層１ａに対応する位置をレジスト膜３０９で覆い（図はＮチャネルの半導体層１ａを示している。）、走査線３ａ（ゲート電極）を注入マスクとして、まずＢなどのIII族元素のドーパント３１０を低濃度で（例えば、ＢＦ2イオンを９０ｋｅＶの加速電圧、３ｅ13／ｃｍ2のドーズ量にて）ドープし、Ｐチャネルの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成する。
【００７８】
続いて、図８の工程（１７）および図１９の工程（１７）に示すように、半導体層１ａにＰチャネルの高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、Ｎチャネルの半導体層１ａに対応する位置をレジスト膜３０９で覆った状態で、かつ、図示はしていないが走査線３ａよりも幅の広いマスクでレジスト層をＰチャネルに対応する走査線３ａ上に形成した後、同じくＢなどのIII族元素のドーパント３１１を高濃度で（例えば、ＢＦ2イオンを９０ｋｅＶの加速電圧、２ｅ15／ｃｍ2のドーズ量にて）ドープする。
【００７９】
次に、図９の工程（１８）および図２０の工程（１８）に示すように、半導体層１ａにＮチャネルのＬＤＤ領域を形成するために、Ｐチャネルの半導体層１ａに対応する位置をレジスト膜（図示せず）で覆い、走査線３ａ（ゲート電極）を拡散マスクとして、ＰなどのＶ族元素のドーパント６０を低濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、６ｅ12／ｃｍ2のドーズ量にて）ドープし、Ｎチャネルの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成する。
【００８０】
続いて、図９の工程（１９）および図２０の工程（１９）に示すように、半導体層１ａにＮチャネルの高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、走査線３ａよりも幅の広いマスクでレジスト層６２をＮチャネルに対応する走査線３ａ上に形成した後、同じくＰなどのＶ族元素のドーパント６１を高濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、４ｅ15／ｃｍ2のドーズ量にて）ドープする。
【００８１】
次に、図９の工程（２０）および図２０の工程（２０）に示すように、画素スイッチング用ＴＦＴ３０における走査線３ａと共に容量線３ｂ及び走査線３ａを覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜４を形成する。第２層間絶縁膜４の層厚は、約６００〜１５００ｎｍが好ましく、更に８００ｎｍがより好ましい。
【００８２】
この後、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを活性化するために約８５０℃のアニール処理を２０分程度行う。
【００８３】
次に、図９の工程（２１）および図２０の工程（２１）に示すように、データ線６との接続をとるためのコンタクトホール５（図４及び図５参照）および延在部２０１と遮光膜１１ａを接続するためのコンタクトホール２０４ならびに２０２を、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより或いはウエットエッチングにより形成する。図２０に示すように、コンタクトホール２０２と２０４の深さが大きく異なる場合は、下地に対して選択比の大きなエッチングを用いるか、フォトリソグラフィ工程を２回に分けてコンタクトホール２０２とコンタクトホール２０４を別々に形成しても良い。また、走査線３ａや容量線３ｂを図示しない配線と接続するためのコンタクトホールも、コンタクトホール５と同一の工程により第２層間絶縁膜４に開孔する。
【００８４】
次に、図１０の工程（２２）および図２１の工程（２２）に示すように、第２層間絶縁膜４の上に、スパッタ処理等により、遮光性のＡｌ等の低抵抗金属や金属シリサイド等を金属膜６として、約１００〜７００ｎｍの厚さ、好ましくは約３５０ｎｍに堆積し、更に図１０の工程（２３）および図２１の工程（２３）に示すように、フォトリソグラフィ工程、エッチング工程等により、データ線６ａを形成する。このとき同時に金属膜６により接続配線２０３も形成する（図４及び図５参照）。
【００８５】
次に、図１０の工程（２４）および図２１の工程（２４）に示すように、データ線６ａ上を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第３層間絶縁膜７を形成する。第３層間絶縁膜７の層厚は、約６００〜１５００ｎｍが好ましく、更に８００ｎｍがより好ましい。
【００８６】
次に、図１１の工程（２５）および図２２の工程（２５）に示すように、画素スイッチング用ＴＦＴ３０において、画素電極９ａと高濃度ドレイン領域１ｅとを電気的接続するためのコンタクトホール８を、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。
【００８７】
次に、図１１の工程（２６）および図２２の工程（２６）に示すように、第３層間絶縁膜７の上に、スパッタ処理等により、ＩＴＯ膜等の透明導電性薄膜９を、約５０〜２００ｎｍの厚さに堆積し、更に図１１の工程（２７）および図２２の工程（２７）に示すように、フォトリソグラフィ工程、エッチング工程等により、画素電極９ａを形成する。尚、当該液晶装置を反射型の液晶装置に用いる場合には、Ａｌ等の反射率の高い不透明な材料により画素電極９ａを形成してもよい。
【００８８】
続いて、画素電極９ａの上にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜１６（図３および図４参照）が形成される。
【００８９】
他方、図３及び図４に示した対向基板２０については、ガラス基板等が先ず用意され、第２遮光膜２３及び後述の額縁としての第２遮光膜が、例えば金属クロムをスパッタした後、フォトリソグラフィ工程、エッチング工程を経て形成される。尚、これらの第２遮光膜は、Ｃｒ、Ｎｉ、Ａｌなどの金属材料の他、カーボンやＴｉをフォトレジストに分散した樹脂ブラックなどの材料から形成してもよい。
【００９０】
その後、対向基板２０の全面にスパッタ処理等により、ＩＴＯ等の透明導電性薄膜を、約５０〜２００ｎｍの厚さに堆積することにより、対向電極２１を形成する。更に、対向電極２１の全面にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜２２（図３参照）が形成される。
【００９１】
最後に、上述のように各層が形成されたＴＦＴアレイ基板１０と対向基板２０とは、配向膜１６及び２２が対面するようにシール材５２により貼り合わされ、真空吸引等により、両基板間の空間に、例えば複数種類のネマティック液晶を混合してなる液晶が吸引されて、所定層厚の液晶層５０が形成される。
【００９２】
（第２の実施形態）
以下、本発明の第２の実施形態に係る液晶装置について図２３および図２４を用いて説明する。
【００９３】
図２、図４および図５に示した第１の実施形態では、半導体層１ａのチャネル領域１ａ’の電位を固定するために、延在部２０１にコンタクトホール２０４を設け、さらに前記延在部の外側に位置し、なおかつ遮光膜１１ａの直上となる領域にコンタクトホール２０２を形成し、両者を接続するように接続配線２０３を形成した。
【００９４】
これに対して、本実施形態では、図２３および図２４に示すように、遮光膜１１ａに対するコンタクトホール２０２を、延在部に設けたコンタクトホール２０４にその全体もしくは一部が重なるように形成している。コンタクトホール２０２の形成は、延在部の半導体層２０１のエッチングおよび下地酸化膜１２のエッチングという２段階のエッチングプロセスで形成すると良い。その他の構成および製造方法は、コンタクトホール２０２の形成位置を除けば、第１の実施形態と同様であるため、共通の構成要素については図２３および図２４に同じ符号を付して、それらの説明を省略する。
【００９５】
このように構成した場合でも、チャネル領域１ａ’を、延在部２０１を介して遮光膜１１ａの電位に固定する構造が実現できる。さらに、２つのコンタクトホール２０２、２０４を重ねて配置しているため、延在部２０１と遮光膜１１ａとを接続するのに要するコンタクトホールと接続配線の占有面積は、第１の実施形態に比較して小さく抑えることができる。画素領域における配線面積の低減は、液晶装置において光の利用効率に大きく影響する開口率の向上に大きく寄与する。本実施形態では、このように開口率を向上させるというメリットも実現しつつ、なおかつ基板浮遊効果によるトランジスタの特性劣化を抑制することができ、表示品質に優れた液晶装置基板が製造できる。
【００９６】
（第３の実施形態）
以下、本発明の第３の実施形態に係る液晶装置について図２５乃至図２９を用いて説明する。
【００９７】
図２、図４および図５に示した第１の実施形態では、半導体層１ａのチャネル領域１ａ’の電位を固定するために、延在部２０１にコンタクトホール２０４を設け、さらに前記延在部の外側に位置し、なおかつ遮光膜１１ａの直上となる領域にコンタクトホール２０２を形成し、両者を接続するように接続配線２０３をデータ線と同じ配線層で形成した。
【００９８】
これに対して、本実施形態では、図２５に示すように、延在部２０１と遮光膜１１ａを接続する接続配線２０３を走査線３ａと同じ配線層で形成している。このような構成を持つ液晶装置の製造プロセスを図２６から図２９までに示す。本実施形態の製造プロセスは、基本的に第１の実施形態で述べた液晶装置の製造プロセスと同様であるが、途中工程においていくつかの異なる部分がある。図２６から図２９までは、本実施形態の適用にあたって第１の実施形態と異なる部分を示したものである。以下、図に則って説明する。なお、本実施形態の製造プロセスは、図１７の工程（１）から図１８の工程（１２）までは第１の実施形態と同様であるため説明を省略する。
【００９９】
さて、本実施形態では、図１８の工程（１８）の蓄積容量電極の低抵抗化のための不純物導入の後、図２６の工程（１３）において、導電性を高めるために、延在部２０１に対応する部分に以外の領域にレジスト３１２を形成し、これをマスクとしてIII族元素のドーパント３１３を高濃度で（例えば、ＢＦ2イオンを９０ｋｅＶの加速電圧、２ｅ15／ｃｍ2のドーズ量にて）ドープする。
【０１００】
次に、図２６の工程（１４）に示すように、第１層間絶縁膜１２に第１遮光膜１１ａに至るコンタクトホール２０２および半導体層１ａの延在部２０１に至るコンタクトホール２０４を反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより或いはウエットエッチングにより形成する。
【０１０１】
次に、図２６の工程（１５）に示すように、減圧ＣＶＤ法等によりポリシリコン層３を３５０ｎｍ〜５５０ｎｍの厚さで堆積する。走査線のゲート電極領域の厚さが３５０ｎｍより大きいことで、配線抵抗を低減し、配線遅延による画素への信号書き込み速度の低下を十分に抑えることができる。また、走査線のゲート電極領域の厚さが５５０ｎｍより小さいことで、このゲート電極の膜厚に起因する素子基板の段差を必要最小限に抑えることができ、この結果液晶を配向させた際のディスクリネーションを抑制し表示画質を良好に保つことができる。なお、ポリシリコン層３に加えて導電性金属層を積層することでも導電性を高めることができる。
【０１０２】
次に、図２６の工程（１６）に示すように、レジストマスクを用いたフォトリソグラフィ工程、エッチング工程等により、所定パターンの走査線３ａ、容量線３ｂと共に接続配線２０３を形成する。尚、この後、基板１０の裏面に残存するポリシリコンを基板１０の表面をレジスト膜で覆ってエッチングにより除去する。
【０１０３】
次に、図２６の工程（１７）に示すように、半導体層１ａにＰチャネルのＬＤＤ領域を形成するために、Ｎチャネルの半導体層１ａに対応する位置をレジスト膜３０９で覆い（図はＮチャネルの半導体層１ａを示している。）、走査線３ａ（ゲート電極）を注入マスクとして、まずＢなどのIII族元素のドーパント３１０を低濃度で（例えば、ＢＦ2イオンを９０ｋｅＶの加速電圧、３ｅ13／ｃｍ2のドーズ量にて）ドープし、Ｐチャネルの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成する。なお、この際に半導体層１ａの延在部２０１および接続配線２０３はレジスト３０９で覆わず、低濃度でIII族元素がドープされる。
【０１０４】
続いて、図２６の工程（１８）に示すように、半導体層１ａにＰチャネルの高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、Ｎチャネルの半導体層１ａに対応する位置をレジスト膜３０９で覆った状態で、かつ、図示はしていないが走査線３ａよりも幅の広いマスクでレジスト層をＰチャネルに対応する走査線３ａ上に形成した状態、同じくＢなどのIII族元素のドーパント３１１を高濃度で（例えば、ＢＦ2イオンを９０ｋｅＶの加速電圧、２ｅ15／ｃｍ2のドーズ量にて）ドープする。なお、この際に半導体層１ａの延在部２０１および接続配線２０３はレジスト３０９で覆わず、高濃度のIII族元素がドープされる。
【０１０５】
次に、図２７の工程（１９）に示すように、半導体層１ａにＮチャネルのＬＤＤ領域を形成するために、Ｐチャネルの半導体層１ａに対応する位置をレジスト膜（図示せず）で覆い、走査線３ａ（ゲート電極）を拡散マスクとして、ＰなどのＶ族元素のドーパント６０を低濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、６ｅ12／ｃｍ2のドーズ量にて）ドープし、Ｎチャネルの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成する。なお、この時に半導体層１ａの延在部２０１部もレジストでマスクする。
【０１０６】
続いて、図２７の工程（２０）に示すように、半導体層１ａにＮチャネルの高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成し、同時に走査線を低抵抗化するために、走査線３ａよりも幅の広いマスクでレジスト層６２をＮチャネルに対応する走査線３ａおよび延在部２０１を覆うように形成した後、同じくＰなどのＶ族元素のドーパント６１を高濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、４ｅ15／ｃｍ2のドーズ量にて）ドープする。
【０１０７】
次に、図２７の工程（２１）に示すように、画素スイッチング用ＴＦＴ３０における走査線３ａと共に容量線３ｂ及び走査線３ａを覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜４を形成する。第２層間絶縁膜４の層厚は、約６００〜１５００ｎｍが好ましく、更に８００ｎｍがより好ましい。
【０１０８】
この後、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを活性化するために約８５０℃のアニール処理を２０分程度行う。
【０１０９】
次に、図２７の工程（２２）では図示されていないが、データ線６との接続をとるためのコンタクトホール５（図３参照）を、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより或いはウエットエッチングにより形成する。また、走査線３ａや容量線３ｂを図示しない配線と接続するためのコンタクトホールも、コンタクトホール５と同一の工程により第２層間絶縁膜４に開孔する。
【０１１０】
次に、図２８の工程（２３）に示すように、第２層間絶縁膜４の上に、スパッタ処理等により、遮光性のＡｌ等の低抵抗金属や金属シリサイド等を金属膜６として、約１００〜７００ｎｍの厚さ、好ましくは約３５０ｎｍに堆積し、更に図２８の工程（２４）に示すように、フォトリソグラフィ工程、エッチング工程等により、データ線６ａを形成する。
【０１１１】
次に、図２８の工程（２５）に示すように、データ線６ａ上を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第３層間絶縁膜７を形成する。第３層間絶縁膜７の層厚は、約６００〜１５００ｎｍが好ましく、更に８００ｎｍがより好ましい。
【０１１２】
次に、図２９の工程（２６）に示すように、画素スイッチング用ＴＦＴ３０において、画素電極９ａと高濃度ドレイン領域１ｅとを電気的接続するためのコンタクトホール８を、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。
【０１１３】
次に、図２９工程（２７）に示すように、第３層間絶縁膜７の上に、スパッタ処理等により、ＩＴＯ膜等の透明導電性薄膜９を、約５０〜２００ｎｍの厚さに堆積し、更に図２９の工程（２８）に示すように、フォトリソグラフィ工程、エッチング工程等により、画素電極９ａを形成する。尚、当該液晶装置を反射型の液晶装置に用いる場合には、Ａｌ等の反射率の高い不透明な材料により画素電極９ａを形成してもよい。
【０１１４】
なお、その他の構成および製造方法は、第１の実施形態と同様であるため、共通の構成要素については図２５に同じ符号を付して、それらの説明を省略する。
【０１１５】
このような構成に係る第３実施形態でも、チャネル領域１ａ’を、延在部２０１を介して遮光膜１１ａの電位に固定する構造が実現できる。また、この構造は、本発明の第２実施形態で示した構造と同様に、コンタクトホールおよび接続配線の占有面積を最小限とし、画素領域の開口率を向上させることができるメリットを併せ持つ。しかも、基板浮遊効果によるトランジスタの特性劣化を抑制することができ、表示品質に優れた液晶装置基板が製造できる。
【０１１６】
（第４の実施形態）
以下、本発明の第４の実施形態による液晶装置について図３０を用いて説明する。
【０１１７】
図２５に示した第１の実施形態では、半導体層１ａのチャネル領域１ａ’の電位を固定するために、延在部２０１にコンタクトホール２０４を設け、さらに前記延在部の外側に位置し、なおかつ遮光膜１１ａの直上となる領域にコンタクトホール２０２を形成し、両者を接続するように接続配線２０３を走査線と同じ配線層で形成した。
【０１１８】
これに対して、本実施形態では、図３０に示すように、遮光膜１１ａに対するコンタクトホール２０２を、延在部に設けたコンタクトホール２０４にその全体もしくは一部が重なるように形成している。コンタクトホール２０２の形成は、延在部の半導体層２０１のエッチングおよび下地酸化膜１２のエッチングという２段階のエッチングプロセスで形成すると良い。その他の構成および製造方法は、コンタクトホール２０２の形成位置を除けば、第３の実施形態と同様であるため、共通の構成要素については図３０に同じ符号を付して、それらの説明を省略する。
【０１１９】
このような構成に係る第４実施形態でも、チャネル領域１ａ’を、延在部２０１を介して遮光膜１１ａの電位に固定する構造が実現できる。また、この構造は、第２実施形態で示した構造と同様に、コンタクトホールおよび接続配線の占有面積を最小限とし、画素領域の開口率を向上させることができるメリットを併せ持つ。しかも、基板浮遊効果によるトランジスタの特性劣化を抑制することができ、表示品質に優れた液晶装置基板が製造できる。
【０１２０】
（液晶装置の全体構成）
以上のように構成された液晶装置の各実施形態の全体構成を図１４及び図１５を参照して説明する。尚、図１４は、ＴＦＴアレイ基板１０をその上に形成された各構成要素と共に対向基板２０の側から見た平面図であり、図１５は、対向基板２０を含めて示す図１４のＨ−Ｈ’断面図である。
【０１２１】
図１４において、ＴＦＴアレイ基板１０の上には、シール材５２がその縁に沿って設けられており、対向基板２０には、その内側に並行して、例えば第２遮光膜２３と同じ或いは異なる材料から成る額縁としての第２遮光膜５３が設けられている。シール材５２の外側の領域には、データ線駆動回路１０１及び実装端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。走査線３ａに供給される走査信号遅延が問題にならないのならば、走査線駆動回路１０４は片側だけでも良いことは言うまでもない。また、データ線駆動回路１０１を画面表示領域の辺に沿って両側に配列してもよい。例えば奇数列のデータ線６ａは画面表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線は前記画面表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。この様にデータ線６ａを櫛歯状に駆動するようにすれば、データ線駆動回路の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。更にＴＦＴアレイ基板１０の残る一辺には、画面表示領域の両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための導通材１０６が設けられている。そして、図１５に示すように、図１３に示したシール材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２によりＴＦＴアレイ基板１０に固着されている。
【０１２２】
以上の液晶装置のＴＦＴアレイ基板１０上には、更に、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等を形成してもよい。また、データ線駆動回路１０１及び走査線駆動回路１０４をＴＦＴアレイ基板１０の上に設ける代わりに、例えばＴＡＢ（テープオートメイテッドボンディング基板）上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。なお、対向基板２０の投射光が入射する側及びＴＦＴアレイ基板１０の出射光が出射する側には各々、図示はしないが、例えば、ＴＮ（ツイステッドネマティック）モード、ＳＴＮ（スーパーＴＮ）モード、Ｄ−ＳＴＮ（デュアルスキャン−ＳＴＮ）モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルムや、位相差フィルム、偏光手段などが所定の方向で配置される。
【０１２３】
以上説明した液晶装置は、例えばカラー液晶プロジェクタ（投射型表示装置）に適用される場合には、３枚の液晶装置がＲＧＢ用のライトバルブとして各々用いられ、各パネルには各々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、その場合には上記実施形態で示したように、対向基板２０に、カラーフィルタは設けられていない。しかしながら、それ以外の場合には、第２遮光膜２３の形成されていない画素電極９ａに対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板２０上に形成してもよい。このようにすれば、液晶プロジェクタ以外の直視型や反射型のカラー液晶テレビなどのカラー液晶装置に各実施形態における液晶装置を適用できる。更に、対向基板２０上に１画素１個対応するようにマイクロレンズを形成してもよい。このようにすれば、入射光の集光効率を向上することで、明るい液晶装置が実現できる。更にまた、対向基板２０上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、ＲＧＢ色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るいカラー液晶装置が実現できる。
【０１２４】
以上説明した各実施形態における液晶装置では、従来と同様に入射光を対向基板２０の側から入射することとしたが、第１遮光膜１１ａを設けているので、ＴＦＴアレイ基板１０の側から入射光を入射し、対向基板２０の側から出射するようにしても良い。即ち、このように液晶装置を液晶プロジェクタに取り付けても、半導体層１ａのチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃに光が入射することを防ぐことが出来、高画質の画像を表示することが可能である。ここで、従来は、ＴＦＴアレイ基板１０の裏面側での反射を防止するために、反射防止用のＡＲ（Anti-reflection）被膜された偏光手段を別途配置したり、ＡＲフィルムを貼り付けたりする必要があった。しかし、各実施形態では、ＴＦＴアレイ基板１０の表面と半導体層１ａの少なくともチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃとの間に第１遮光膜１１ａが形成されているため、このようなＡＲ被膜された偏光手段やＡＲフィルムを用いたり、ＴＦＴアレイ基板１０そのものをＡＲ処理した基板を使用したりする必要が無くなる。従って、各実施形態によれば、材料コストを削減でき、また偏光手段の貼り付け時に、ごみや、傷等により、歩留まりを落とすことがなく大変有利である。また、耐光性が優れているため、明るい光源を使用したり、偏光ビームスプリッタにより偏光変換して、光利用効率を向上させたりしても、光によるクロストーク等の画質劣化を生じない。さらにトランジスタが単結晶シリコン層からなる駆動力の高いものである場合、基板浮遊効果によりソース・ドレイン耐圧が劣化することが懸念されるが、本実施形態のごとくトランジスタのチャネルに延在部を設け、遮光膜と電気的に接続しているため、このような問題は生じず、液晶装置全体としても、その電気的特性を安定・向上させることができる。
【０１２５】
（電子機器）
上記の液晶装置を用いた電子機器の一例として、投射型表示装置の構成について、図１６を参照して説明する。図１６は、この投射型表示装置の光学系の概略構成を示す図である。この図における投射型表示装置１１００は、上述した液晶装置を３個用意し、夫々ＲＧＢ用の液晶装置９６２Ｒ、９６２Ｇ及び９６２Ｂとして用いたものである。本例の投射型表示装置の光学系には、光源装置９２０と、均一照明光学系９２３とが備えられている。そして、投射型表示装置は、この均一照明光学系９２３から出射される光束Ｗを、赤（Ｒ）、緑（Ｇ）、青（Ｂ）に分離する色分離手段としての色分離光学系９２４と、各色光束Ｒ、Ｇ、Ｂを変調する変調手段としての３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂと、変調された後の色光束を再合成する色合成手段としての色合成プリズム９１０と、合成された光束を投射面１００の表面に拡大投射する投射手段としての投射レンズユニット９０６を備えている。また、青色光束Ｂを対応するライトバルブ９２５Ｂに導く導光系９２７をも備えている。
【０１２６】
均一照明光学系９２３は、２つのレンズ板９２１、９２２と反射ミラー９３１を備えており、反射ミラー９３１を挟んで２つのレンズ板９２１、９２２が直交する状態に配置されている。均一照明光学系９２３の２つのレンズ板９２１、９２２は、それぞれマトリクス状に配置された複数の矩形レンズを備えている。光源装置９２０から出射された光束は、第１のレンズ板９２１の矩形レンズによって複数の部分光束に分割される。そして、これらの部分光束は、第２のレンズ板９２２の矩形レンズによって３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂ付近で重畳される。従って、均一照明光学系９２３を用いることにより、光源装置９２０が出射光束の断面内で不均一な照度分布を有している場合でも、３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂを均一な照明光で照明することが可能となる。
【０１２７】
各色分離光学系９２４は、青緑反射ダイクロイックミラー９４１と、緑反射ダイクロイックミラー９４２と、反射ミラー９４３から構成される。まず、青緑反射ダイクロイックミラー９４１において、光束Ｗに含まれている青色光束Ｂおよび緑色光束Ｇが直角に反射され、緑反射ダイクロイックミラー９４２の側に向かう。赤色光束Ｒはこのミラー９４１を通過して、後方の反射ミラー９４３で直角に反射されて、赤色光束Ｒの出射部９４４からプリズムユニット９１０の側に出射される。
【０１２８】
次に、緑反射ダイクロイックミラー９４２において、青緑反射ダイクロイックミラー９４１において反射された青色光束Ｂおよび緑色光束Ｇのうち、緑色光束Ｇのみが直角に反射されて、緑色光束Ｇの出射部９４５から色合成光学系の側に出射される。緑反射ダイクロイックミラー９４２を通過した青色光束Ｂは、青色光束Ｂの出射部９４６から導光系９２７の側に出射される。本例では、均一照明光学素子の光束Ｗの出射部から、色分離光学系９２４における各色光束の出射部９４４、９４５、９４６までの距離がほぼ等しくなるように設定されている。
【０１２９】
色分離光学系９２４の赤色光束Ｒの出射部９４４および緑色光束Ｇの出射部９４９４５の出射側には、それぞれ集光レンズ９５１、９５２が配置されている。したがって、各出射部から出射した赤色光束Ｒおよび緑色光束Ｇは、それぞれ集光レンズ９５１、９５２に入射して平行化される。
【０１３０】
このように平行化された赤色光束Ｒおよび緑色光束Ｇは、それぞれライトバルブ９２５Ｒ、９２５Ｇに入射して変調され、各色光に対応した画像情報が付加される。すなわち、これらの液晶装置は、不図示の駆動手段によって画像情報に応じてスイッチング制御されて、これにより、ここを通過する各色光の変調が行われる。
【０１３１】
一方、青色光束Ｂは、導光系９２７を介して対応するライトバルブ９２５Ｂに導かれ、ここにおいて、同様に画像情報に応じて変調が施される。尚、本例のライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂは、それぞれさらに入射側偏光手段９６０Ｒ、９６０Ｇ、９６０Ｂと、出射側偏光手段９６１Ｒ、９６１Ｇ、９６１Ｂと、これらの間に配置された液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂとからなる液晶ライトバルブである。
【０１３２】
導光系９２７は、青色光束Ｂの出射部９４６の出射側に配置した集光レンズ９５４と、入射側反射ミラー９７１と、出射側反射ミラー９７２と、これらの反射ミラーの間に配置した中間レンズ９７３と、ライトバルブ９２５Ｂの手前側に配置した集光レンズ９５３とから構成されている。集光レンズ９４６から出射された青色光束Ｂは、導光系９２７を介して液晶装置９６２Ｂに導かれて変調される。各色光束の光路長、すなわち、光束Ｗの出射部から各液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂまでの距離は青色光束Ｂが最も長くなり、したがって、青色光束の光量損失が最も多くなる。しかし、導光系９２７を介在させることにより、光量損失を抑制することができる。
【０１３３】
各ライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂを通って変調された各色光束Ｒ、Ｇ、Ｂは、色合成プリズム９１０に入射され、ここで合成される。そして、この色合成プリズム９１０によって合成された光が投射レンズユニット９０６を介して所定の位置にある投射面１００の表面に拡大投射されるようになっている。
【０１３４】
本例では、液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂには、ＴＦＴの下側に遮光膜が設けられているため、当該液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂからの投射光に基づく液晶プロジェクタ内の投射光学系による反射光や、投射光が通過する際のＴＦＴアレイ基板の表面からの反射光、さらには、他の液晶装置から出射した後に投射光学系を突き抜けてくる投射光の一部等が、戻り光としてＴＦＴアレイ基板の側から入射しても、画素電極のスイッチング用ＴＦＴのチャネルに対する遮光を十分に行うことができる。
【０１３５】
このため、小型化に適したプリズムユニットを投射光学系に用いても、各液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂとプリズムユニットとの間において、戻り光防止用のフィルムを別途配置したり、偏光手段に戻り光防止処理を施したりすることが不要となるので、構成を小型且つ簡易化する上で大変有利である。
【０１３６】
また、本実施形態では、戻り光によるＴＦＴのチャネル領域への影響を抑えることができるため、液晶装置に直接戻り光防止処理を施した偏光手段９６１Ｒ、９６１Ｇ、９６１Ｂを貼り付けなくてもよい。そこで、図１６に示されるように、偏光手段を液晶装置から離して形成、より具体的には、一方の偏光手段９６１Ｒ、９６１Ｇ、９６１Ｂはプリズムユニット９１０に貼り付け、他方の偏光手段９６０Ｒ、９６０Ｇ、９６０Ｂは集光レンズ９５３、９４５、９４４に貼り付けることが可能である。このように、偏光手段をプリズムユニットあるいは集光レンズに貼り付けることにより、偏光手段の熱は、プリズムユニットあるいは集光レンズで吸収されるため、液晶装置の温度上昇を防止することができる。
【０１３７】
また、図示を省略するが、液晶装置と偏光手段とを離間形成することにより、液晶装置と偏光手段との間には空気層ができるため、冷却手段を設け、液晶装置と偏光手段との間に冷風等を送り込むことにより、液晶装置の温度上昇をさらに防ぐことができ、液晶装置の温度上昇による誤動作を防ぐことができる。
【０１３８】
上述の本実施形態では液晶装置を用いて説明したが、これに限るものではなく、エレクトロルミネッセンス、あるいはプラズマディスプレイ等の電気光学装置にも本実施形態は適用可能である。
【０１３９】
【発明の効果】
以上説明した本発明によれば、基板浮遊効果によりトランジスタのソース・ドレイン耐圧が劣化するのを防止して、素子の電気的特性を安定・向上させることが可能となる。
【図面の簡単な説明】
【図１】 本発明の第１実施形態に係る液晶装置の画像形成領域を構成するマトリクス状の複数の画素に設けられた各種素子や配線等の等価回路を示す図である。
【図２】 同液晶装置におけるデータ線や、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図３】 図２のＡ−Ａ’線断面図である。
【図４】 図２のＢ−Ｂ’線断面図である。
【図５】 同液晶装置における半導体層の近傍の構造を概念的に示した斜視図である。
【図６】 同液晶装置の製造プロセスを順に追って示すＡ−Ａ’線の断面図（その１）である。
【図７】 同液晶装置の製造プロセスを順に追って示すＡ−Ａ’線の断面図（その２）である。
【図８】 同液晶装置の製造プロセスを順に追って示すＡ−Ａ’線の断面図（その３）である。
【図９】 同液晶装置の製造プロセスを順に追って示すＡ−Ａ’線の断面図（その４）である。
【図１０】 同液晶装置の製造プロセスを順に追って示すＡ−Ａ’線の断面図（その５）である。
【図１１】 同液晶装置の製造プロセスを順に追って示すＡ−Ａ’線の断面図（その６）である。
【図１２】 同液晶装置における半導体層のチャネル領域の構成を示す一部平面図である。
【図１３】 図１２のＣ−Ｃ’線断面図である。
【図１４】 液晶装置におけるＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図１５】 図１４のＨ−Ｈ’断面図である。
【図１６】 液晶装置を用いた電子機器の一例である投射型表示装置の構成図である。
【図１７】 第１実施形態に係る液晶装置の製造プロセスを順に追って示すＢ−Ｂ’線断面図（その１）である。
【図１８】 同液晶装置の製造プロセスを順に追って示すＢ−Ｂ’線断面図（その２）である。
【図１９】 同液晶装置の製造プロセスを順に追って示すＢ−Ｂ’線断面図（その３）である。
【図２０】 同液晶装置の製造プロセスを順に追って示すＢ−Ｂ’線断面図（その４）である。
【図２１】 同液晶装置の製造プロセスを順に追って示すＢ−Ｂ’線断面図（その５）である。
【図２２】 同液晶装置の製造プロセスを順に追って示すＢ−Ｂ’線断面図（その６）である。
【図２３】 本発明の第２実施形態に係る液晶装置におけるデータ線や、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図２４】 図２３のＢ−Ｂ’線断面図である。
【図２５】 本発明の第３実施形態に係る液晶装置のデータ線や、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の画素領域におけるチャネル電位固定用接続配線部の構成を示す断面図である。
【図２６】 同液晶装置の製造プロセスを順に追って示す図（その１）である。
【図２７】 同液晶装置の製造プロセスを順に追って示す図（その２）である。
【図２８】 同液晶装置の製造プロセスを順に追って示す図（その３）である。
【図２９】 同液晶装置の製造プロセスを順に追って示す図（その４）である。
【図３０】 本発明の第４実施形態に係る液晶装置のデータ線や、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の画素領域におけるチャネル電位固定用接続配線部の構成を示す構造図である。
【符号の説明】
１ａ…半導体層
１ａ’…チャネル領域
１ｂ…低濃度ソース領域（ソース側ＬＤＤ領域）
１ｃ…低濃度ドレイン領域（ドレイン側ＬＤＤ領域）
１ｄ…高濃度ソース領域
１ｅ…高濃度ドレイン領域
３ａ…走査線
３ａ’…迂回部
３ｂ…容量線
６ａ…データ線
９ａ…画素電極
１０…ＴＦＴアレイ基板
２０１…接続配線
２０２…コンタクトホール
２０３…接続配線
２０４…コンタクトホール
Claims (18)
- 支持基板上に、データ線と、該データ線に電気的に接続されたトランジスタと、該トランジスタに対応して設けられた画素電極とを備え、前記支持基板と前記トランジスタの単結晶シリコンからなる半導体層との間に絶縁層が設けられた電気光学装置であって、
前記半導体層は、第１の方向に並ぶように形成されたソース領域、チャネル領域及びドレイン領域を有し、前記第１の方向と交差する第２の方向に前記チャネル領域が延在された延在部を有しており、
前記半導体層を覆い、所定の電位が与えられる遮光層が設けられており、
前記チャネル領域の延在部が、前記遮光層と電気的に接続されてなることを特徴とする電気光学装置。 - 前記延在部と前記遮光層とは、前記延在部上に形成された第１コンタクトホールと、前記遮光層上に形成された第２コンタクトホールとを介して接続配線により電気的に接続されてなることを特徴とする請求項１に記載の電気光学装置。
- 前記延在部と前記遮光層とは、前記延在部上に形成された第１コンタクトホールと、該第１のコンタクトホールの内側を含む領域内で前記延在部を貫通し、なおかつ前記遮光層上に形成された第２コンタクトホールとを介して接続配線により電気的に接続されてなることを特徴とする請求項１または２に記載の電気光学装置。
- 前記接続配線は、前記データ線と同一層にて形成されていることを特徴とする請求項２または３記載の電気光学装置。
- 前記接続配線は、前記データ線と交差する走査線と同一層にて形成されていることを特徴とする請求項２または３記載の電気光学装置。
- 前記画素電極に接続される蓄積容量であって、前記半導体層と、前記データ線と交差する走査線と同一層から形成されるとともに前記走査線に並設された容量線とにより絶縁膜を挟持してなる蓄積容量を備える一方、
前記走査線または前記容量線は、前記接続配線を回避するように形成された迂回部を有することを特徴とする請求項２ないし５のいずれかに記載の電気光学装置。 - 前記遮光層は、隣り合うトランジスタの走査線方向あるいは該走査線と交差するデータ線方向、または前記走査線と前記データ線の両方向に対して電気的に接続されることを特徴とする請求項１ないし６に記載の電気光学装置。
- 前記遮光層に与える所定の電位は、当該遮光層上のトランジスタがＮチャネル型である場合、該トランジスタのソースまたはドレインに印加される最低電位以下であることを特徴とする請求項７に記載の電気光学装置。
- 前記遮光層に与える所定の電位は、当該遮光層上のトランジスタがＰチャネル型である場合、該トランジスタのソースまたはドレインに印加される最高電位以上であることを特徴とする請求項７に記載の電気光学装置。
- 前記半導体層の厚さは、１００〜１８０ｎｍであることを特徴とする請求項１乃至９のいずれかに記載の電気光学装置。
- 支持基板上に、データ線と、該データ線に電気的に接続されたトランジスタと、該トランジスタに対応して設けられた画素電極とを備え、前記支持基板と前記トランジスタの単結晶シリコンからなる半導体層との間に絶縁膜が設けられた電気光学装置の製造方法であって、
（ａ）前記支持基板上に前記遮光層を形成する工程と、
（ｂ）その上に前記絶縁膜を形成する工程と、
（ｃ）前記絶縁膜上に、前記トランジスタのソース領域、チャネル領域及びドレイン領域と、前記チャネル領域の延在部と、蓄積容量の一方の電極とになる前記半導体層を形成する工程と、
（ｄ）前記延在部と前記遮光層とを電気的に接続する工程と
を有し、
前記半導体層を、第１の方向に並ぶように前記ソース領域、前記チャネル領域及び前記 ドレイン領域を形成し、前記第１の方向と交差する第２の方向に前記延在部を形成し、
前記遮光層を、前記半導体層を覆うように形成し、該遮光層には所定の電位を与えることを特徴とする電気光学装置の製造方法。 - 前記工程（ｃ）は、
前記支持基板上に単結晶シリコン基板を貼り合わせる工程と、
前記貼り合わされた単結晶シリコン基板から不要部分を除去して単結晶シリコンからなる半導体層を形成する工程と
を含むことを特徴とする請求項１１に記載の電気光学装置の製造方法。 - 前記工程（ｄ）は、
前記延在部上に形成された第１のコンタクトホールと前記遮光層上に形成された第２コンタクトホールとを介して、前記延在部と前記遮光層とを電気的に接続する接続配線を、前記半導体層上に形成された第３のコンタクトホールを介して当該半導体層に電気的に接続するデータ線とともに形成する工程である
ことを特徴とする請求項１１または１２に記載の電気光学装置の製造方法。 - 前記工程（ｄ）は、
前記延在部上に形成された第１コンタクトホールと、該第１のコンタクトホールの内側を含む領域内で前記延在部を貫通し、なおかつ前記遮光層上に形成された第２コンタクトホールとを介して、前記延在部と前記遮光層とを電気的に接続する接続配線を、前記半導体層上に形成された第３のコンタクトホールを介して当該半導体層に接続するデータ線とともに形成する工程である
ことを特徴とする請求項１１または１２に記載の電気光学装置の製造方法。 - 前記工程（ｄ）は、
前記延在部上に形成された第１のコンタクトホールと前記遮光層上に形成された第２のコンタクトホールを介して、前記延在部と前記遮光層とを電気的に接続する接続配線を、前記走査線と同一層にて形成する工程である
ことを特徴とする請求項１１または１２に記載の電気光学装置の製造方法。 - 前記工程（ｄ）は、
前記延在部上に形成された第１コンタクトホールと、該第１のコンタクトホールの内側を含む領域内で前記延在部を貫通し、なおかつ前記遮光層上に形成された第２コンタクトホールとを介して、前記延在部と前記遮光層とを電気的に接続する接続配線を、前記走査線と同一層にて形成する工程である
ことを特徴とする請求項１１または１２に記載の電気光学装置の製造方法。 - 前記支持基板のうち、前記半導体層が形成された面と対向するように配置する他の基板と、
これら２枚の基板の間に挟持され、前記トランジスタにより駆動される電気光学材料と
を更に具備することを特徴とする請求項１乃至１０のいずれかに記載の電気光学装置。 - 光源と、
前記光源から出射される光が入射されて画像情報に対応した変調を施す請求項１７に記載の電気光学装置と、
前記電気光学装置により変調された光を投射する投射手段と
を具備することを特徴とする電子機器。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000118148A JP4092851B2 (ja) | 2000-04-19 | 2000-04-19 | 電気光学装置、電気光学装置の製造方法及び電子機器 |
| TW090105733A TW499764B (en) | 2000-04-19 | 2001-03-12 | Electro-optical device, manufacturing method for manufacturing electro-optical device, and electronic equipment |
| US09/832,198 US6594064B2 (en) | 2000-04-19 | 2001-04-11 | Electro-optical device, manufacturing method for manufacturing electro-optical device, and electronic equipment |
| KR10-2001-0020778A KR100449772B1 (ko) | 2000-04-19 | 2001-04-18 | 전기광학장치, 전기광학장치의 제조 방법 및 전자기기 |
| CNB011166584A CN1187838C (zh) | 2000-04-19 | 2001-04-19 | 电光装置的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000118148A JP4092851B2 (ja) | 2000-04-19 | 2000-04-19 | 電気光学装置、電気光学装置の製造方法及び電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001305577A JP2001305577A (ja) | 2001-10-31 |
| JP4092851B2 true JP4092851B2 (ja) | 2008-05-28 |
Family
ID=18629341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000118148A Expired - Fee Related JP4092851B2 (ja) | 2000-04-19 | 2000-04-19 | 電気光学装置、電気光学装置の製造方法及び電子機器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6594064B2 (ja) |
| JP (1) | JP4092851B2 (ja) |
| KR (1) | KR100449772B1 (ja) |
| CN (1) | CN1187838C (ja) |
| TW (1) | TW499764B (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4216092B2 (ja) * | 2002-03-08 | 2009-01-28 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| KR100480713B1 (ko) * | 2002-07-31 | 2005-04-06 | 엘지전자 주식회사 | 이동통신 시스템의 호 추적 및 감시 방법 |
| JP4474108B2 (ja) | 2002-09-02 | 2010-06-02 | 株式会社 日立ディスプレイズ | 表示装置とその製造方法および製造装置 |
| JP2004303522A (ja) * | 2003-03-31 | 2004-10-28 | Fujitsu Display Technologies Corp | 表示装置及びその製造方法 |
| KR101048998B1 (ko) * | 2004-08-26 | 2011-07-12 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
| US7486854B2 (en) | 2006-01-24 | 2009-02-03 | Uni-Pixel Displays, Inc. | Optical microstructures for light extraction and control |
| TWI372465B (en) * | 2007-09-28 | 2012-09-11 | Chimei Innolux Corp | Image display system and fabrication method thereof |
| US20090085039A1 (en) * | 2007-09-28 | 2009-04-02 | Tpo Displays Corp. | Image display system and fabrication method thereof |
| KR101791829B1 (ko) | 2010-01-20 | 2017-10-31 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 휴대 전자 기기 |
| CN103235447B (zh) | 2013-03-25 | 2016-01-06 | 京东方科技集团股份有限公司 | 光学补偿膜、光学补偿偏光板及液晶显示装置 |
| CN103915449B (zh) * | 2014-03-24 | 2017-06-09 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示面板及其制备方法 |
| CN105161458B (zh) * | 2015-08-17 | 2018-01-30 | 武汉华星光电技术有限公司 | Tft基板的制作方法 |
| CN108305874B (zh) * | 2017-01-12 | 2022-03-08 | 株式会社日本有机雷特显示器 | 半导体装置 |
| JP6732713B2 (ja) * | 2017-10-04 | 2020-07-29 | 株式会社Ｊｏｌｅｄ | 半導体装置および表示装置 |
| JP6706587B2 (ja) * | 2017-03-13 | 2020-06-10 | 株式会社Ｊｏｌｅｄ | 半導体装置、表示装置および電子機器 |
| JP6781051B2 (ja) * | 2017-01-12 | 2020-11-04 | 株式会社Ｊｏｌｅｄ | 半導体装置、表示装置および電子機器 |
| JP2018170319A (ja) * | 2017-03-29 | 2018-11-01 | 株式会社Ｊｏｌｅｄ | 半導体装置およびその製造方法、並びに表示装置 |
| CN110189624A (zh) * | 2018-02-23 | 2019-08-30 | 群创光电股份有限公司 | 显示设备 |
| JP6732829B2 (ja) * | 2018-03-29 | 2020-07-29 | 株式会社Ｊｏｌｅｄ | 半導体装置および表示装置 |
| JP2020112603A (ja) * | 2019-01-08 | 2020-07-27 | 信越化学工業株式会社 | マイクロディスプレイ基板の製造方法 |
| CN110750020B (zh) | 2019-10-31 | 2022-10-18 | 厦门天马微电子有限公司 | 显示模组和显示装置 |
| CN111244117B (zh) * | 2020-04-24 | 2020-07-28 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| KR102924487B1 (ko) * | 2021-11-19 | 2026-02-06 | 삼성디스플레이 주식회사 | 박막트랜지스터, 박막트랜지스터 어레이 기판 및 박막트랜지스터의 제조 방법 |
| CN116314291A (zh) * | 2023-03-28 | 2023-06-23 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、显示面板、显示装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2800956B2 (ja) * | 1992-03-10 | 1998-09-21 | シャープ株式会社 | アクティブマトリクス基板 |
| FR2689287B1 (fr) * | 1992-03-30 | 1997-01-03 | France Telecom | Ecran d'affichage a masque optique et procede de realisation de cet ecran. |
| JP3307144B2 (ja) * | 1995-02-28 | 2002-07-24 | ソニー株式会社 | 表示装置 |
| JP3433779B2 (ja) * | 1996-06-19 | 2003-08-04 | シャープ株式会社 | アクティブマトリクス基板およびその製造方法 |
| JP3736122B2 (ja) * | 1998-06-23 | 2006-01-18 | セイコーエプソン株式会社 | 液晶装置及び電子機器 |
| JP3690119B2 (ja) * | 1998-06-23 | 2005-08-31 | セイコーエプソン株式会社 | 液晶装置及び投射型表示装置 |
| JP3769389B2 (ja) * | 1998-09-24 | 2006-04-26 | セイコーエプソン株式会社 | 電気光学装置の製造方法及び電気光学装置 |
-
2000
- 2000-04-19 JP JP2000118148A patent/JP4092851B2/ja not_active Expired - Fee Related
-
2001
- 2001-03-12 TW TW090105733A patent/TW499764B/zh not_active IP Right Cessation
- 2001-04-11 US US09/832,198 patent/US6594064B2/en not_active Expired - Lifetime
- 2001-04-18 KR KR10-2001-0020778A patent/KR100449772B1/ko not_active Expired - Fee Related
- 2001-04-19 CN CNB011166584A patent/CN1187838C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6594064B2 (en) | 2003-07-15 |
| KR100449772B1 (ko) | 2004-09-22 |
| TW499764B (en) | 2002-08-21 |
| CN1318868A (zh) | 2001-10-24 |
| US20010038485A1 (en) | 2001-11-08 |
| CN1187838C (zh) | 2005-02-02 |
| JP2001305577A (ja) | 2001-10-31 |
| KR20010098703A (ko) | 2001-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4092851B2 (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
| JP3684578B2 (ja) | 液晶装置および電子機器 | |
| JP4507395B2 (ja) | 電気光学装置用素子基板の製造方法 | |
| US6403395B2 (en) | Electro-optical device, method for making the same, and electronic apparatus | |
| JP3575402B2 (ja) | 電気光学装置の製造方法、電気光学装置及び電子機器 | |
| JP3731447B2 (ja) | 電気光学装置及びその製造方法 | |
| JP3744227B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| KR100454515B1 (ko) | 전기 광학 장치용 기판의 제조 방법, 전기 광학 장치용기판, 전기 광학 장치 및 전자 기기 | |
| WO2001067169A1 (en) | Electrooptical device and electronic device | |
| JP2002131778A (ja) | 電気光学装置用基板およびこれを備えた電気光学装置並びに電子機器 | |
| JP4221827B2 (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
| JP3690119B2 (ja) | 液晶装置及び投射型表示装置 | |
| JP4206595B2 (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
| JP3757658B2 (ja) | 電気光学装置の製造方法、電気光学装置及び電子機器 | |
| JP3769970B2 (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
| JP3680848B2 (ja) | 薄膜トランジスタを用いた基板、液晶装置、及び電子機器 | |
| JP4701487B2 (ja) | 電気光学装置用基板の製造方法 | |
| JP4843840B2 (ja) | 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器 | |
| JP3826633B2 (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
| JP2003084307A (ja) | 電気光学装置、その製造方法、および投射型表示装置 | |
| JP4214702B2 (ja) | 電気光学装置の製造方法、及び電気光学装置、並びに投写型表示装置、電子機器 | |
| JP4222323B2 (ja) | 液晶装置及び電子機器 | |
| JP3775177B2 (ja) | 電気光学装置、及びこれを用いた電子機器 | |
| JP2004111562A (ja) | 素子基板及びその製造方法、電気光学装置、投射型表示装置 | |
| JPWO2001067169A1 (ja) | 電気光学装置及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040304 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060307 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070605 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070806 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080212 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080225 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120314 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120314 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130314 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140314 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |