JP3806826B2

JP3806826B2 - Driving circuit for vibrating mirror type scanning device

Info

Publication number: JP3806826B2
Application number: JP04687697A
Authority: JP
Inventors: 浩早川
Original assignee: Optoelectronics Co Ltd
Current assignee: Optoelectronics Co Ltd
Priority date: 1997-01-23
Filing date: 1997-01-23
Publication date: 2006-08-09
Anticipated expiration: 2017-01-23
Also published as: JPH10207973A

Abstract

PROBLEM TO BE SOLVED: To permit the frequency and the phase of a driving power source to automatically follow the mechanical resonance frequency and the phase of a vibration mirror without using a sensor, to minimize power consumption and to enlarge the range of operation voltage in a vibration mirror-type scanning device. SOLUTION: An excitation pulse is repetitively applied to a vibration mirror coil 4 from a vibration mirror coil excitation circuit 3 connected to the pulse width modulation oscillator 1 of a self-exciting type. A pulse rise time deciding circuit 7 detects a moment when the angular velocity of the vibration mirror is zero based on the detection voltage of a voltage sampler 5 and raises the oscillation pulse. Thus, excitation pulse can be applied at best timing. A pulse fall time deciding circuit 9 decides oscillation pulse width proportional to a voltage difference between an incorporated target value (voltage) and a peak value (voltage) and makes the oscillation pulse fall. Thus, the turning range of the vibration mirror is automatically controlled.

Description

【０００１】
【発明の属する技術分野】
この出願の発明は、光学的情報読取装置に使用される振動ミラー形走査装置を駆動するための、振動ミラー形走査装置用駆動回路に関する。
【０００２】
【従来の技術】
光学的情報読取装置に使用される回動形ミラーは、非振動ミラーと振動ミラーとに大別される。ここに、非振動ミラーとは、光学的情報の読取り動作中、回動−停止−回動−停止を繰返すタイプのミラーのことであり、振動ミラーとは、同読取り動作中、停止することなく連続的に振動し続けるミラーのことである。
光学的情報読取装置に使用される振動ミラーは、固有の機械的共振周波数を有する。かかる振動ミラーの駆動方法は、非同期式と同期式とに大別される。ここに、非同期式駆動方法とは、振動ミラー走査装置に印加（供給）すべき電圧（電流）の周波数を、振動ミラーの機械的共振周波数から大きく離調させて置く（離隔させて置く）方法のことであり、同期式駆動方法とは、振動ミラー走査装置に印加すべき電圧の周波数及び位相を振動ミラーの機械的周波数及び位相にそれぞれ合致させる方法のことである。
後者の駆動方法においては、印加電圧として、正弦波電圧乃至鋸歯状波電圧等を用いるアナログ式が提案されている。
又、当該振動ミラーの回動位置及び角速度を直接的に検出する為のセンサを導入し、同センサの検出出力を利用して、当該振動ミラーの走査装置に対して印加すべき駆動電圧の周波数を、振動ミラーの機械的共振周波数に自動的に追従せしめることが提案されている。
【０００３】
【従来の技術の問題点】
然しながら、この出願の発明者の研究によれば、上記従来の駆動方法には、下記の様な欠点乃至問題点の存在することが明らかになった。
第一に、振動ミラーの回動位置及び角速度を直接検出する為のセンサを導入すると、製品コストが増大する。
第二に、上記センサの検出出力を利用して、駆動電圧の周波数を、振動ミラーの固有共振周波数に自動的に追従せしめようとすると、上記センサを組込んだ後に、改めて回路全体の調整が必要となる。
第三に、上記アナログ式の駆動方法（駆動電圧として、例えば正弦波電圧乃至鋸歯状波電圧を用いる駆動方法）では、電流乃至電力の消費が少なくなく、為に使用電池の長寿命化が困難である。
第四に、駆動電圧として、正弦波電圧乃至鋸歯状波電圧を用いるときは、動作電圧の範囲を極限まで広くすることが困難である。
【０００４】
【発明の目的】
それ故、この出願の発明の第一の目的は、振動ミラー（ＶＭ）を共振モードで動作せしめることが出来、しかも同振動ミラー（ＶＭ）の回動位置及び角速度を直接検出する為のセンサを必要としない、振動ミラー形走査装置用駆動回路を提供することにある。
この出願の発明の第二の目的は、振動ミラー（ＶＭ）を共振モードで動作せしめると共に、同振動ミラー（ＶＭ）の回動位置及び角速度を直接検出するセンサを使用すること無しに、駆動電圧の周波数及び位相を、同振動ミラー（ＶＭ）の機械的共振周波数及び位相に自動的に追従せしめることが出来る、調整不要の、振動ミラー形走査装置用駆動回路を提供することにある。
この出願の発明の第三の目的は、パルス電圧で振動ミラーコイルを励振すると共に、当該パルス電圧を同振動ミラー（ＶＭ）の機械的振動に自動的に同期させることより、消費電流及び消費電力を最小化し、以って使用電池の長寿命化を実現することが出来る、振動ミラー形走査装置用駆動回路を提供することにある。
この出願の発明の第四の目的は、パルス電圧で振動ミラーコイルを励振することによって、動作電圧の範囲を極限まで拡大することが出来る、振動ミラー形走査装置用駆動回路を提供することにある。
【０００５】
【目的を達成するための手段】
前記の課題を解決し、前記の目的を達成する為に、
この出願の発明の第１の実施の形態の振動ミラー形走査装置用駆動回路は、
パルス幅変調発振器１_１と、振動ミラーコイル励振回路３と、振動ミラーコイル４と、電圧サンプラ５_１と、パルス立上り時点決定回路７と、ピークホルダ８と、パルス立下り時点決定回路９とを含有し、
パルス幅変調発振器１_１は、自励発振時には、回動形振動ミラー（ＶＭ）の機械的共振周波数Ｆよりも若干低いパルス繰返し周波数の発振パルス列ｂ_１を出力するように、他励発振時には、同振動ミラー（ＶＭ）の機械的共振周波数Ｆに追従するパルス繰返し周波数の発振パルス列ｂ_１を出力することが出来るように、構成され、
振動ミラーコイル励振回路３_１は、振動ミラー（ＶＭ）の回動角θが逆方向の最大点に到達した直後に、振動ミラーコイル４の第１の入力端子Ａ_４に対して、発振パルス列ｂ_１に基づいて正極性の励振パルスを印加するように構成され、
振動ミラーコイル４は、第１の入力端子Ａ_４に対して正極性の励振パルスが印加された時、同パルスの持続時間に比例した正方向の角運動量を振動ミラー（ＶＭ）に対してを与えるように構成され、
電圧サンプラ５_１は、励振パルスの非印加時に、振動ミラー（ＶＭ）の自由振動に起因する逆起電圧の負極性の半波の絶対値を、振動ミラーコイル４の第１の入力端子Ａ_４において検出するように構成され、
パルス立上り時点決定回路７は、電圧サンプラ５_１の出力レベルがピークからゼロに到達した時点を検出して、休止中のパルス幅変調発振器１_１の次なる発振パルスの立上り時点を決定し、同発振器１_１の第１の変調信号入力端子（ａ_１）に対して、同発振パルスを立ち上がらせるための負極性の変調電圧（ｑ）を印加するように、構成され、
ピークホルダ８は、毎周期、上記サンプラ５_１の出力電圧におけるピーク値（ｐ_ｍ）を検出し、且つ保持するように、構成され、
パルス立下り時点決定回路９は、パルス幅変調発振器１_１からの発振パルス持続信号（ｊ）とピークホルダ８からのピーク値ｐ_ｍとを受けて、振動ミラー（ＶＭ）の所望の振幅に対応する目標値ｖ_ｒと上記ピーク値ｐ_ｍとの電圧差に比例する発振パルス持続時間、従って又発振パルス立下り時点を決定し、同発振器１_１の第２の変調信号入力端子ａ_２に対して、持続中の発振パルスを立ち下がらせるための、正極性の変調電圧ｒを印加するように、構成されている。
【０００６】
この出願の発明の第１の実施の形態の振動ミラー形走査装置用駆動回路によれば、パルス幅変調発振器１_１は、定常状態では、振動ミラー（ＶＭ）の機械的共振周波数Ｆに追従するパルス繰返し周波数の発振パルスを出力する。
振動ミラー（ＶＭ）は、回動角θが逆方向の最大点に到達した直後に、振動ミラーコイル４によって、正方向の角運動量が与えられ、その後は固有の機械的共振周波数Ｆで、自由振動を続行する（図２参照）。
振動ミラー（ＶＭ）の自由振動による逆起電圧は、同ミラー（ＶＭ）の回動角θが正方向の最大点θ_ａ、及び逆方向の最大点−θ_ａに到達した時点で、瞬間的にゼロとなる。パルス立上り時点決定回路７は、振動ミラー（ＶＭ）の回動角θが逆方向の最大点−θ_ａに到達した時点（従って電圧サンプラ５_１の出力レベルがゼロに到達した時点）で、パルス幅変調発振器１_１の第１の変調信号入力端子ａ_１に対して負極性の変調電圧ｑを印加して、発振パルスを立ち上がらせる。
かくして、パルス幅変調発振器１_１のパルス繰返し周波数は、振動ミラー（ＶＭ）の機械的共振周波数Ｆに自動的に追従することとなる。
【０００７】
振動ミラー（ＶＭ）の振幅（回動範囲）θ_ａは、自由振動時には、角速度θ′の最大値θ′_ｍａｘ（θ＝０において現れる。）に比例する。振動ミラー（ＶＭ）の角速度θ′が最大値θ′_ｍａｘに達すると、逆起電圧もピークに達する。逆起電圧のピーク値は、電圧サンプラ５_１を経てピークホルダ８から出力される。パルス立下り時点決定回路９は、発振パルスの立上り時点に対して、所望の振幅と実際の振幅θ_ａとの振幅差（所望の振幅に対応する目標値（電圧）ｖ_ｍとピークホルダ８から出力されたピーク電圧ｐ_ｍとの電圧差）に略比例するパルス持続時間を加算して、同発振パルスの立下り時点を決定し、同発振器１_１の第２の変調信号入力端子ａ_２に対して、正極性の変調電圧ｒを印加して、持続中の発振パルスを立ち下がらせる。
即ち、振動ミラー（ＶＭ）の実際の振幅θ_ａが所望の振幅よりも小さければ小さい程、励振パルスの持続時間を延長して、より大きな角運動量を、従って又より大きな運動エネルギを、振動ミラー（ＶＭ）に与えるのである。
かくして、発振パルスの持続時間、従って又励振パルスの持続時間は、パルス立下り時点決定回路９によって自動的に調整され、その結果、振動ミラー（ＶＭ）の回動範囲（振幅）も、自動的に調整されることとなる。
【０００８】
この出願の発明の第２の実施の形態の振動ミラー形走査装置用駆動回路は、
パルス幅変調発振器１_２と、パルス列変換回路２と、振動ミラーコイル励振回路３_２と、振動ミラーコイル４と、電圧サンプラ５_２と、パルス立上り時点決定回路７と、ピークホルダ８と、パルス立下り時点決定回路９とを含有し、
上記パルス幅変調発振器１_２は、自励発振時には、パルス繰返し周波数が回動形振動ミラーの機械的共振周波数Ｆの２倍の周波数２Ｆよりも若干低く、デューティ率が２分の１よりも小なる発振パルス列ｂ_２を出力するように、他励発振時には、パルス繰返し周波数が同振動ミラーの機械的共振周波数Ｆの２倍の周波数２Ｆに追従し、デューティ率が自励発振時のそれよりも更に小なる発振パルス列ｂ_２を出力することが出来るように、構成され、
上記パルス列変換回路２は、上記発振パルス列ｂ_２を受けて、第１の変換パルス列ｄ、第２の変換パルス列ｅ、第３の変換パルス列ｆ、第４の変換パルス列ｇ、第５の変換パルス列ｈ、第６の変換パルス列ｉ及び第７の変換パルス列ｊを出力するように構成され、
上記第１〜第６の変換パルス列の周期は、定常状態においては、上記発振パルス列ｂ_２の周期（Ｔ／２，Ｔ＝１／Ｆ）の２倍（Ｔ）であり、
上記第１の変換パルス列ｄの各週期は、励振期間と非励振期間とから成り、上記励振期間の始点は前の半週期の始点にあり、そのデューティ率は４分の１よりも小であり、
上記第４の変換パルス列ｇの各週期は、接地期間と非接地期間とから成り、上記接地期間の始点は前の半週期の始点にあり、そのデューティ率は２分の１であり、
上記第３の変換パルス列ｆの各週期は、励振期間と非励振期間とから成り、上記励振期間の始点は後の半週期の始点にあり、そのデューティ率は４分の１よりも小であり、
上記第２の変換パルス列ｅの各週期は、接地期間と非接地期間とから成り、上記接地期間の始点は後の半週期の始点にあり、そのデューティ率は２分の１であり、
上記第５の変換パルス列ｈの各週期は、サンプリング許容期間とサンプリング非許容期間とから成り、上記サンプリング許容期間は、上記第１の変換パルス列ｄの励振期間の終了と共に開始し、前の半週期の終了と共に終了し、
上記第６の変換パルス列ｉの各週期は、サンプリング許容期間とサンプリング非許容期間とから成り、上記サンプリング許容期間は、上記第３の変換パルス列ｆの励振期間の終了と共に開始し、後の半週期の終了と共に終了し、
上記第７の変換パルス列ｊの各週期は、上記パルス立下り時点決定回路９に対する動作許容期間と動作非許容期間とから成り、上記動作許容期間は、上記発振パルス列ｂ_２の持続期間と同一であり、
上記振動ミラーコイル励振回路３_２は、上記振動ミラーの回動角θが逆方向の最大点に到達した直後に、上記振動ミラーコイル４の第１の入力端子Ａ_４に対して上記第１の変換パルス列ｄに基づいて正極性の励振パルスを印加すると共に、同ミラーコイル４の第２の入力端子Ｃ_４に対して上記第４の変換パルス列ｇに基づいて接地電位を供給するように、又、上記振動ミラーの回動角θが正方向の最大点に到達した直後に、上記振動ミラーコイル４の第２の入力端子Ｃ_４に対して上記第３の変換パルス列ｆに基づいて正極性の励振パルスを印加し、同ミラーコイル４の第１の入力端子Ａ_４に対して上記第２の変換パルス列ｅに基づいて接地電位を供給するように、構成され、
上記振動ミラーコイル４は、上記第１の入力端子Ａ_４に対して正極性の励振パルスが印加された時、同パルスの持続時間に比例した正方向の角運動量を上記振動ミラーに対して与えるように、又、上記第２の入力端子Ｃ_４に対して正極性の励振パルスが印加された時、同パルスの持続時間に比例した負方向の角運動量を上記振動ミラーに対して与えるように、構成され、
上記電圧サンプラ５_２は、上記第５のパルス列ｈの各サンプリング許容期間中に上記振動ミラーの自由振動に起因する逆起電圧の正極性の半波の絶対値を上記振動ミラーコイル４の第１の入力端子Ａ_４において検出し、上記第６のパルス列ｈの各サンプリング許容期間中に上記逆起電圧の負極性の半波の絶対値を、同第２の入力端子Ｃ_４において検出し、且つそれらを時間軸上で合成するように、構成され、
上記パルス立上り時点決定回路７は、上記電圧サンプラ５_２の出力レベルがピークからゼロに到達した時点を検出し、休止中のパルス幅変調発振器１_２の次なる発振パルスの立上り時点を決定し、同発振器１_２の第１の変調信号入力端子ａ_１に対して、同発振パルスを立ち上がらせるための、負極性の変調電圧ｑを印加するように、構成され、
上記ピークホルダ８は、上記電圧サンプラ５_２の半周期毎に、その出力のピーク値ｐ_ｍを検出し且つ保持するように構成され、
上記パルス立下り時点決定回路９は、上記パルス列変換回路２からの動作許容信号（ｊ）と上記ピークホルダ８からのピーク値ｐ_ｍとを受けて、上記振動ミラー（ＶＭ）の所望の振幅に対応する目標値ｖ_ｍと上記ピーク値ｐ_ｍとの電圧差に比例する発振パルス持続時間、従って又、発振パルス立下り時点を決定し、同発振器１_２の第２の変調信号入力端子ａ_２に対して、持続中の上記発振パルスを立ち下がらせるための、正極性の変調電圧ｒを印加するように、構成されている。
【０００９】
この出願の発明の第２の実施の形態の振動ミラー形走査装置用駆動回路によれば、パルス幅変調発振器１_２は、定常状態では、振動ミラー（ＶＭ）の機械的共振周波数Ｆの２倍の周波数２Ｆに追従するパルス繰返し周波数の発振パルスを出力する。
振動ミラー（ＶＭ）は、回動角θが逆方向の最大点−θ_ａに到達した直後に、振動ミラーコイル４の第１の入力端子Ａ_４に対して印加された正極性の励振パルスによって、正方向の角運動量が与えられ、又、回動角θが正方向の最大点θ_ａに到達した直後に、振動ミラーコイル４の第２の入力端子Ｃ_４に印加される正極性の励振パルスによって、逆方向の角運動量が与えられ、固有の機械的共振周波数Ｆで、自由振動を続行する（図５参照）。
振動ミラー（ＶＭ）の自由振動による逆起電圧は、同ミラー（ＶＭ）の回動角θが正方向の最大点θ_ａに到達した時点で、又、逆方向の最大点−θ_ａに到達した時点で、瞬間的にゼロとなる。
パルス立上り時点決定回路７は、電圧サンプラ５_２の出力レベル（絶対値）がゼロになった時点（振動ミラー（ＶＭ）の回動角θが逆方向の最大点−θ_ａ又は正方向の最大点θ_ａに到達した時点）で、パルス幅変調発振器１_２の第１の変調信号入力端子ａ_１に対して負極性の変調電圧ｑを印加して、次なる発振パルスを立ち上がらせる。
かくして、パルス幅変調発振器１_２のパルス繰返し周波数は、振動ミラー（ＶＭ）の機械的共振周波数Ｆの２倍の周波数２Ｆに自動的に追従することとなる。
【００１０】
振動ミラー（ＶＭ）の振幅（回動範囲）θ_ａは、自由振動時には、角速度θ′の最大値θ′_ｍａｘ（θ＝０において現れる。）に比例する。振動ミラー（ＶＭ）の角速度θ′が最大値θ′_ｍａｘに達すると、逆起電圧もピークに達する。逆起電圧のピーク値は、電圧サンプラ５_２を経てピークホルダ８から出力される。
パルス立下り時点決定回路９は、パルス幅変調発振器１_２の発振パルスの立上り時点に対して、所望の振幅と実際の振幅θ_ａとの振幅差（所望の振幅に対応する目標値ｖ_ｍ（電圧）と、ピークホルダ８から出力されるピーク電圧ｐ_ｍとの、電圧差）に略比例するパルス持続時間を加算して、持続中の発振パルスの立下り時点を決定し、同発振器１_２の第２の変調信号入力端子ａ_２に対して、正極性の変調電圧ｒを印加して、持続中の発振パルスを立ち下がらせる。
即ち、振動ミラー（ＶＭ）の実際の振幅θ_ａが所望の振幅よりも小さければ小さい程、励振パルスの持続時間を延長して、より大きな角運動量を、従って又、より大きな運動エネルギを、振動ミラー（ＶＭ）に与えるのである。
かくして、発振パルスの持続時間、従って、又励振パルスの持続時間は、パルス立下り時点決定回路９によって自動的に調整され、その結果、振動ミラー（ＶＭ）の回動範囲（振幅）も、自動的に調整されることとなる。
【００１１】
【発明の実施の形態】
この出願の発明の第１の実施の形態による振動ミラー形走査装置用駆動回路の構成について説明する。
同第１の実施の形態は、回動共振形の振動ミラー（ＶＭ）を内包する振動ミラー形走査装置（例えば特開平７−２６１１０９号公報参照）を前提する。
回動共振形の振動ミラー（ＶＭ）は、例えば、振動ミラーコイルを流れる駆動電流によって回転力を受ける。他方で、機械的バネ力若しくは磁気バネ力によって復元力を受ける。
回動共振形の振動ミラー（ＶＭ）は、一度角運動量が与えられると、機械的共振周波数Ｆの自由振動が発生し、回動角θが、周期Ｔ（＝１／Ｆ）で、図２の第１段に図示した様に、正弦波状に変化する。そして、その際、振動ミラーコイルの端子間には、電磁誘導によって、図２の最下段に図示した通り、正弦波状に変化する逆起電圧が出現する。
図１は、この出願の発明の第１の実施の形態を説明するためのブロック図である。同図において、１_１はパルス幅変調発振器、３_１は振動ミラーコイル励振回路、４は振動ミラーコイル（ＶＭコイル）、５_１は電圧サンプラ、６はリニヤ増幅器、７はパルス立上り時点決定回路、８はピークホルダ、９はパルス立下り時点決定回路である。
【００１２】
先ず、上記諸要素１_１〜９の構成及び動作について説明する。
パルス幅変調発振器１_１は、第１の変調信号入力端子ａ_１、及び第２の変調信号入力端子ａ_２、並びに１個の出力端子ｂを有する。変調信号が印加されない場合には、自励式パルス発振器として動作する。
パルス幅変調発振器１_１の自励発振時のパルス繰返し周波数は、第１の実施の形態では、振動ミラー（ＶＭ）の機械的共振周波数Ｆよりも若干低くしておく。
第１の実施の形態が前提する振動ミラー（ＶＭ）の共振周波数は５０Ｈｚであるから、パルス幅変調発振器１_１の自励発振時のパルス繰返し周波数は、４０Ｈｚ程度にしておく。この周波数については、格別の精度は必要でない。
パルス幅変調発振器１_１の発振パルス列ｂ_１の波形は、図２の第３段に図示した励振パルスの電圧波形と同様である。
第１の変調信号入力端子ａ_１に負極性の変調電圧ｑが印加された時は、発振パルスが立ち上がるように、第２の変調信号入力端子ａ_２に正極性の変調電圧ｒが印加された時は、発振パルスが立ち下がるように、構成される。
この様なパルス幅変調発振器１_１は、例えば、シュミットトリガインバータと、帰還回路と、時定数回路とを組合せることによって、実現される。（詳しくは後述する。）
【００１３】
振動ミラーコイル励振回路３_１は、振動ミラーコイル４の第１の入力端子Ａ_４に対して、励振パルス電圧を印加する。振動ミラーコイル４を流れるパルス電流は、振動ミラー（ＶＭ）に対して、印加時間に比例した角運動量を与える。
励振パルス電圧の印加開始のタイミングは、図２の第１〜第３段に図示した様に、振動ミラーの回動角θが最大点に到達した直後を選択する。励振パルス電圧の印加極性、或は振動ミラーコイル４の接続極性は、励振パルス電圧に基づくトルクが復元力として作用する方向を選択する。
振動ミラーコイル励振回路３_１は、増幅及びバッファ作用を有する。この回路３をスイッチング素子、例えばＣ−ＭＯＳ・ＦＥＴを用いて構成するときは、動作電圧範囲を最大限まで拡大することが出来る。
振動ミラーコイル４は、第１の入力端子Ａ_４に対して正極性の励振パルスが印加され、第２の入力端子Ｃ_４に対して接地電位が供給されている時、振動ミラー（ＶＭ）に対して、同パルスの持続時間に比例した正方向の角運動量を与えるように、構成される。
【００１４】
電圧サンプラ５_１は、励振パルスの非印加時において、振動ミラー（ＶＭ）の自由振動に起因する逆起電圧（電磁誘導電圧）を振動ミラーコイル４の第１の入力端子Ａ_４において、検出する。
かかる機能は、パルス幅変調発振器１_１の発振パルス列ｂ_１によって制御される禁止ゲートによって実現される。或いは、ダイオードによっても、実現される（この場合、ダイオードの極性と入力端子とは、励振パルス電圧を検出しないように選択される）。
【００１５】
リニヤ増幅器６の主な役割は、電圧サンプラ５_１の出力（振動ミラーコイル４中に誘起された逆起電圧に比例する。）を、後段の諸回路で処理可能な振幅とするために、増幅することにある。
第２の役割は、電圧サンプラ５_１の出力における、有害なノイズ成分を除去することにある。即ち、ノイズフィルタとしても機能することにある。
第３の役割は、増幅率を可変とすることによって、振動ミラー（ＶＭ）の走査振幅を調整することにある。
【００１６】
パルス立上り時点決定回路７は、ゼロ電圧検出回路を包含する。この回路は、電圧サンプラ５_１の出力電圧（即ち振動ミラー（ＶＭ）による逆起電圧の絶対値）ｋが、ピークからゼロになったことを検出する（図２参照）。かかる機能は、比較回路を使用することによって、実現される。
しかして、パルス立上り時点決定回路７は、ゼロ電圧を検出するや否や、パルス幅変調発振器１_１の第１の変調信号入力端子ａ_１に対して、負極性の変調電圧ｑを印加して、同発振器１_１の出力電圧をゼロレベル又は低レベル（以下単に「ゼロレベル」という。）から高レベルへと反転させる。即ち、同発振器１_１の発振パルス列ｂ_１中の各個のパルスの立上り時点を決定する。
【００１７】
ピークホルダ８は、電圧サンプラ５_１の各周期毎に、増幅器６の出力電圧ｍのピーク値を検出し且つ保持する。そして、次の励振パルスの立下り時点で、一旦ゼロレベルに復帰する。
パルス立下り時点決定回路９は、振動ミラー（ＶＭ）の所望の振幅に対応する目標値（電圧）ｖ_ｍとピークホルダ８から出力されたピーク電圧ｐ_ｍとの間の電圧差を、時間差（持続時間）に変換する機能を有する。かかる機能は、時定数回路と比較回路とを用いて実現される。（詳細は後述する。）
故に、パルス立下り時点決定回路９は、パルス幅変調発振器１_１の発振パルスの立上り時点を始点とし、これに時間差（持続時間）を加えて、立下り時点を決定する。そして、同発振器１_１の第２の変調信号入力端子ａ_２に対して、同発振パルスを立ち下がらせるための、正極性の変調電圧ｒを印加する。（詳細は後述する。）
【００１８】
次に、第１の実施の形態の全体的動作について説明する。
パルス幅変調発振器１_１は、電源が投入されると、本来のパルス繰返し周波数で発振を開始し、最初の発振パルスを出力する。
振動ミラーコイル励振回路３_１は、パルス幅変調発振器１_１から受け取った最初の発振パルスに基づいて、最初の励振パルス電圧を、振動ミラーコイル４の第１の入力端子Ａ_４に印加する。
電源投入前例えば原点（θ＝０）にあった振動ミラー（ＶＭ）は、振動ミラーコイル４に流れる最初の励振パルス電流によって、正方向の角運動量が与えられる（回動角θの正・逆方向の決め方については図２参照）。振動ミラー（ＶＭ）の角速度θ′が連続的に増大し、励振パルスの終了時点で極大となる。
振動ミラー（ＶＭ）は、最初の励振パルスの終了時点で、振動モードが強制振動から自由振動に移行し、復元ばねのバネ力によって減速されながら、正方向の回動を続ける。
【００１９】
最初の励振パルス電流によって振動ミラー（ＶＭ）に与えられた運動エネルギが全部復元ばね中の機械的歪みエネルギ又は磁気的ポテンシャルエネルギに変換され尽くした時点で、振動ミラー（ＶＭ）の角速度θ′は瞬間的にゼロ（静止状態）となり、その回動角θは極大値となる。
振動ミラー（ＶＭ）は、その回動角θが極大値に達した時点で復元ばねの復元力によってその回動方向が反転せしめられ、加速されながら逆方向の回動を続ける。そして、原点（θ＝０）を通過して、逆方向の極大値に達する。この間、振動ミラー（ＶＭ）の角速度θ′は、原点（θ＝０）を通過する時点で極大となり、その後は連続的に減速され、遂にはゼロとなる。
従って、振動ミラー（ＶＭ）の自由振動によって振動ミラーコイル４中に誘起される逆起電圧は、励振パルスが終了した時点で正の極大、回動角θが正方向の極大値に達した時点でゼロ、回動角θが原点（θ＝０）を通過する時点で負極性の極大、回動角θが逆方向の極大点に達した時点で再びゼロとなる。
【００２０】
説明の便のため、電圧サンプラ５_１は、振動ミラー（ＶＭ）の自由振動によって振動ミラーコイル４中に誘起された逆起電圧の第３番目の負極性の半波（絶対値）をその第１の入力端子Ａ_４からサンプル（抽出）することが出来たものと仮定する。リニヤ増幅器６は、サンプルされた電圧を（線形）増幅する。
パルス立上り時点決定回路７は、リニヤ増幅器６の出力（絶対値）がピークからゼロに達したこと（即ち振動ミラー（ＶＭ）の回動角θが極大値に到達したこと）を検出し、直ちにパルス幅変調発振器１_１の第１の変調信号入力端子ａ_１に対して、最初の負極性の変調電圧ｑを印加する。
第３番目の発振パルスを出力した後、休止（ゼロ出力）状態にあったパルス幅変調発振器１_１は、最初の負極性の変調電圧ｑを受け取るや否や、その出力状態を反転させ、高電圧を出力する。即ち、第４番目の発振パルスが立ち上がる。
第４番目の発振パルスは、そのまま振動ミラーコイル励振回路３_１に、又、反転されてパルス立下り時点決定回路９等に送り込まれる。
一方、リニヤ増幅器６からその出力電圧（絶対値）ｍを受け取ったピークホルダ８は、同電圧ｍについて検出したピーク電圧ｐ_ｍをそのまま保持している。
そこで、パルス立下り時点決定回路９は、ピークホルダ８からピーク電圧ｐ_ｍを受け取り、パルス幅変調発振器１_１から第４番目の発振パルスに対応する動作許容信号（ｊ）を受け取って、同発振器１_１の第４番目の（持続中の）発振パルスの持続時間、従って又、発振パルス立下り時点を決定し、同発振器１_１の第２の変調信号入力端子ａ_２に対して、正極性の変調電圧ｒを印加する。
同時に、ピークホルダ８のピーク電圧保持状態を瞬時的に解除する。
【００２１】
この間、第４回目の高出力状態にあったパルス幅変調発振器１_１は、正極性の変調電圧ｒを受け取るや否や、それ自身の出力状態を反転させて、ゼロ電圧を出力する。即ち、第４番目の出力パルスが立ち下がり、休止状態となる。
第４番目の発振パルスを受け取った振動ミラーコイル励振回路３_１は、振動ミラーコイル４に対して第４番目の励振パルス電圧を印加する。
第４番目の励振パルス電流によって同電流の持続時間に比例した角運動量を与えられた振動ミラー（ＶＭ）は、第４回目の振動サイクルに入る。振動ミラー（ＶＭ）の振幅（回動角極大値）は、１パルスの印加で所望の値に達することはないが、数パルスの後には、達することとなる。又、パルス幅変調発信器１_１は、ピーク電圧の検出がなされる迄は、それ自身の周波数で発振するが、検出がなされた後は、機械的振動周波数Ｆに追従することとなる。
かくして、振動ミラー（ＶＭ）によって反射されたレーザビームは、所望の周期で、且つ所望の回動範囲（振幅）に亙って、正常に走査されることとなる。
【００２２】
この出願の発明の第２の実施の形態による振動ミラー形走査装置用駆動回路について説明する。
同第２の実施の形態も、回動共振形振動ミラー（ＶＭ）を内包する振動ミラー形走査装置（特公平７−２６１１０９号公報参照）を前提する。回動共振形振動ミラー（ＶＭ）の諸特性は、第１の実施の形態に関連して説明した所と同様である（図５参照）。
図３は、同第２の実施の形態の概要を示すブロック図である。
同図において、１_２はパルス幅変調発振器、２はパルス列変換回路、３_２は振動ミラーコイル励振回路、４は振動ミラーコイル、５_２は電圧サンプラ、６は増幅器、７はパルス立上り時点決定回路、８はピークホルダ、９はパルス立下り時点決定回路である。
【００２３】
先ず、上記諸要素１_２〜９の機能乃至動作について説明する。
図４は、第２の実施の形態の諸要素の入出力波形を示すタイミングチャートであって、同図（ａ）は、自励発振時（スタート時）の回路各部の入出力波形、同図（ｂ）は、他励発振時（同期時）の回路各部の入出力波形を示すものである。
パルス幅変調発振器１_２は、自励発振時には、回動形振動ミラー（ＶＭ）の機械的共振周波数Ｆの２倍の周波数２Ｆよりも若干低いパルス繰返し周波数のパルス列ｂ_２を出力するように、他励発振時には、同振動ミラー（ＶＭ）の機械的共振周波数Ｆの２倍の周波数２Ｆに追従するパルス繰返し周波数の発振パルス列ｂ_２を出力することが出来るように、構成される（図４（ａ）の波形ｂ、及び同図（ｂ）の波形ｂ参照）。
第２の実施の形態が前提する振動ミラー（ＶＭ）の共振周波数は５０Ｈｚであるから、パルス幅変調発振器１_２の自励発振時のパルス繰返し周波数は、８０Ｈｚ程度にしておく。この周波数については、格別の精度は必要でない。
パルス幅変調発振器１_２のその余の事項は、パルス幅変調発振器１_１と同様である。（内部構成については後述する。）
【００２４】
パルス列変換回路２は、発振パルス列ｂ_２を受けて、第１の変換パルス列ｄ、第２の変換パルス列ｅ、第３の変換パルス列ｆ、第４の変換パルス列ｇ、第５の変換パルス列ｈ、第６の変換パルス列ｉ及び第７の変換パルス列ｊを出力するように構成される（図４（ａ）の波形ｄ〜ｉ参照。波形ｊについては後述する）。
第１〜第６の変換パルス列の周期は、定常状態においては、発振パルス列ｂ_２の周期（Ｔ／２，Ｔ＝１／Ｆ）の２倍（Ｔ）である。
第１の変換パルス列ｄの各週期は、励振期間と非励振期間とから成り、励振期間の始点は、図４（ｂ）の如く、前の半週期の始点にあり、そのデューティ率は４分の１よりも小である。
第４の変換パルス列ｇの各週期は、接地期間と非接地期間とから成り、接地期間の始点は、図４（ｂ）の如く、前の半週期の始点にあり、そのデューティ率は２分の１である。
第３の変換パルス列ｆの各週期は、励振期間と非励振期間とから成り、励振期間の始点は、図４（ｂ）の如く、後の半週期の始点にあり、そのデューティ率は４分の１よりも小である。第３の変換パルス列ｆは、例えば、第１の変換パルス列ｄの位相を１／２周期（Ｔ／２＝１／２Ｆ）分遅らせたものに相当する（図４のｆ及びｄ参照）。
【００２５】
第２の変換パルス列ｅの各週期は、接地期間と非接地期間とから成り、接地期間の始点は、後の半週期の始点にあり、そのデューティ率は２分の１である。
この変換パルス列ｅは、例えば、第４の変換パルス列ｇの位相を、１／２周期（Ｔ／２＝１／２Ｆ）分遅らせたものに相当する（図４のｇ及びｅ参照）。
第５の変換パルス列ｈの各週期は、サンプリング許容期間とサンプリング非許容期間とから成り、同サンプリング許容期間は、第１の変換パルス列ｄの励振期間の終了と共に開始し、前の半週期の終了と共に終了する。
第６の変換パルス列ｉの各週期は、サンプリング許容期間とサンプリング非許容期間とから成り、同サンプリング許容期間は、第３の変換パルス列ｆの励振期間の終了と共に開始し、後の半週期の終了と共に終了する。
第６の変換パルス列ｉは、第５の変換パルス列ｈの位相を１／２周期（Ｔ／２＝１／２Ｆ）分遅らせたものに相当する（図４（ａ）のｉ及びｈ参照）。
第７の変換パルス列ｊの各週期は、パルス立下り時点決定回路９に対する動作許容期間と動作非許容期間とから成り、動作許容期間は、発振パルス列ｂ_２の持続期間と同一である。
【００２６】
振動ミラーコイル励振回路３_２は、振動ミラー（ＶＭ）の回動角θが逆方向の最大点−θ_ａに到達した直後に、振動ミラーコイル４の第１の入力端子Ａ_４に対して、第１の変換パルス列ｄに基づいて正極性の励振パルス電圧を印加すると共に、同ミラーコイル４の第２の入力端子Ｃ_４に対して、第４の変換パルス列ｇに基づいて接地電位を供給するように、構成される。又、振動ミラー（ＶＭ）の回動角θが正方向の最大点θ_ａに到達した直後に、振動ミラーコイル４の第２の入力端子Ｃ_４に対して、第３の変換パルス列ｆに基づいて正極性の励振パルスを印加すると共に、同ミラーコイル４の第１の入力端子Ａ_４に対して、第２の変換パルス列（ｅ）に基づいて接地電位を供給するように、構成される。
振動ミラーコイル４は、第１の入力端子Ａ_４に対して正極性の励振パルスが印加された時、同パルスの持続時間に比例した正方向の角運動量を振動ミラー（ＶＭ）に対して与えるように、又、第２の入力端子Ｃ_４に対して正極性の励振パルスが印加された時、同パルスの持続時間に比例した逆方向の角運動量を同振動ミラー（ＶＭ）に対して与えるように、構成される。
【００２７】
電圧サンプラ５は、第５のパルス列ｈの各サンプリング許容期間中に、振動ミラー（ＶＭ）の自由振動に起因する逆起電圧の正極性の半波（絶対値）を振動ミラーコイル４の第１の入力端子Ａ_４において検出し、第６のパルス列ｈの各サンプリング許容期間中に、逆起電圧の負極性の半波（絶対値）を、同第２の入力端子Ｃ_４において検出し、それらを時間軸上で合成するように構成される。
因みに、振動ミラー（ＶＭ）の自由振動に起因する振動ミラーコイル４上の逆起電圧を第１の入力端子Ａ_４において検出する場合は、励振パルスが印加されていないこと、そして第２の入力端子Ｃ_４に接地電位が供給されていることの２条件が充足されなければならない。前者の条件を充足させるためには、励振パルス電圧のデューティ率は４分の１よりも小でなければならず、後者の条件を充足させるためには、第４の変換パルスｇのデューティ率は丁度２分の１でなければならない。
第２の実施の形態において使用されるリニヤ増幅器６、パルス立上り時点決定回路７、ピークホルダ８、及びパルス立下り時点決定回路９は、第１の実施の形態において使用されるものと同様である。
【００２８】
次に、第２の実施の形態の全体的動作について説明する。
パルス幅変調発振器１_２は、電源が投入されると、本来のパルス繰返し周波数で自励発振を開始し、最初の発振パルスを出力する。
パルス列変換回路２は、最初の発振パルスを、最初の第１の変換パルスｄ及び第４の変換パルスｇ等々に変換する。
振動ミラーコイル励振回路３_２は、パルス列変換回路２から受け取った最初の第１の変換パルス（ｄ）及び第４の変換パルス（ｇ）に基づいて、最初の励振パルス電圧を、振動ミラーコイル４の第１の入力端子Ａ_４に印加する。
それまで原点（θ＝０）にあった振動ミラー（ＶＭ）は、振動ミラーコイル４中に流れる最初の励振パルス電流によって正方向の角運動量が与えられる（回動角θの正・逆方向の決め方については図５参照）。振動ミラー（ＶＭ）の角速度θ′が連続的に増大し、最初の励振パルスが終了した時点で極大となる。
振動ミラー（ＶＭ）は、最初の励振パルスが終了した時点で、振動モードが強制振動から自由振動に移行し、復元ばねのバネ力によって減速されながら正方向の回動を続ける。
【００２９】
最初の励振パルス電流によって振動ミラー（ＶＭ）に与えられた運動エネルギが全部復元ばね中の機械的歪みエネルギ（若しくは磁気的ポテンシャルエネルギ）に変換され尽くした時点で、振動ミラー（ＶＭ）の角速度θ′は瞬間的にゼロ（静止状態）となり、その回動角θは極大値となる。
振動ミラー（ＶＭ）は、その回動角θが極大値に達した時点で、復元ばねの復元力によってその回動方向が反転せしめられ、加速されながら逆方向の回動を続ける。そして、原点（θ＝０）を通過して、逆方向の極大値に達する。この間、振動ミラー（ＶＭ）の角速度θ′は、原点（θ＝０）を通過する時点で極大となり、その後は連続的に減速され、遂にはゼロとなる。
従って、振動ミラー（ＶＭ）の自由振動によって振動ミラーコイル４中に誘起される逆起電圧は、最初の励振パルスが終了した時点で正の極大、回動角θが正方向の極大値に達した時点でゼロ、回動角θが原点（θ＝０）を通過する時点で負極性の極大、回動角θが逆方向の極大点に達した時点で再びゼロとなる。
【００３０】
説明の便のため、電圧サンプラ５_２は、振動ミラー（ＶＭ）の自由振動によって振動ミラーコイル４中に誘起された逆起電圧の第２番目の正極性の半波（絶対値）を第１の入力端子Ａ_４からサンプル（抽出）することが出来たものと仮定する。リニヤ増幅器６は、電圧サンプラ５_２からサンプル電圧ｋを受け取って、（線形）増幅する。
パルス立上り時点決定回路７は、リニヤ増幅器６の出力（絶対値）がピークからゼロに達したこと（即ち振動ミラー（ＶＭ）の回動角θが正方向の極大値に達したこと）を検出し、直ちにパルス幅変調発振器１_２の第１の変調信号入力端子ａ_１に対して、最初の負極性の変調電圧を印加する。
第３番目の発振パルスを出力した後休止（ゼロ出力）状態にあったパルス幅変調発振器１_２は、最初の負極性の変調電圧を受け取るや否や、自己の出力状態を反転させ、高電圧を出力する。即ち、第４番目の発振パルスが立ち上がる。
第４番目の発振パルスを受け取ったパルス列変換回路２は、第４番目の第１〜第４の変換パルスｄ〜ｇを振動ミラーコイル励振回路３_２に、同第５〜第６の変換パルスｈ〜ｉを電圧サンプラ５_２に、同第７の変換パルスｊを、パルス立上り時点決定回路７及びパルス立下り時点決定回路９に与える。
【００３１】
一方、リニヤ増幅器６から出力電圧（絶対値）ｍを受け取ったピークホルダ８は、同電圧ｍにおけるピーク値ｐ_ｍを検出し、そのまま保持している。
そこで、パルス立下り時点決定回路９は、ピークホルダ８からピーク電圧ｐ_ｍを受け取り、パルス列変換回路２から第４番目の発振パルスに対応する動作許容信号（ｊ）を受け取って、同発振器１_２の第４番目の（持続中の）発振パルスの持続時間、従って又、発振パルス立下り時点を決定し、同発振器１_２の第２の変調信号入力端子ａ_２に対して、正極性の変調電圧を印加する。
同時に、ピークホルダ８のピーク電圧保持状態をリセットさせる。
この間、第４番目の高出力状態にあったパルス幅変調発振器１_２は、パルス立下り時点決定回路８から正極性の変調電圧を受け取るや否や、その出力状態を反転させ、ゼロ電圧を出力する。即ち、第４番目の出力パルスが立ち下がる。
パルス列変換回路２から第４番目の第２の変換パルスｅ及び第３の変換パルスｆを与えられた振動ミラーコイル励振回路３_２は、振動ミラーコイル４の第１の入力端子Ａ_４に対して接地電位を供給すると共に、第２の入力端子Ｃ_４に対して正極性のパルス電圧を印加する。振動ミラーコイル４には、第１番目とは反対の極性の励振パルス電流が流れる。
【００３２】
第４番目の励振パルス電流によって同電流の持続時間に比例した負方向の角運動量を与えられた振動ミラー（ＶＭ）は、負方向の回動を続ける。そして、原点（θ＝０）を通過して、負方向の極大点に達する。振動ミラー（ＶＭ）の角速度θ′は、回動の途中、原点を通過する時点で、極大となる。
電圧サンプラ５_２は、振動ミラー（ＶＭ）の自由振動によって振動ミラーコイル４中に誘起された逆起電圧の第２番目の負極性の半波（絶対値）を第２の入力端子Ｃ_４からサンプル（抽出）する。
逆起電圧の第２番目の負極性の半波（絶対値）のサンプル後における、リニヤ増幅器６、パルス立上り時点決定回路７、ピークホルダ８、並びにパルス立下り時点決定回路９は、第２番目の正極性の半波（絶対値）のサンプル後におけるそれらの動作と同様である。
【００３３】
パルス幅変調発振器１_２は、パルス立上り時点決定回路７から第２番目の負極性の変調電圧を、続いてパルス立下り時点決定回路９から第２番目の正極性の変調電圧を受け取って、第３番目の発振パルスを出力する。
かくして、振動ミラー形走査装置用駆動回路全体の動作サイクルは、第１回目が終了し、第２回目に移行する。
第１回目の動作サイクルでは、励振パルスの間隔は振動ミラー（ＶＭ）の機械的振動周期Ｔより大、回動角θの極大値（即ち過渡状態の振幅）は定常状態の最大値より小ではあるが、それらは励振パルスが回を重ねるに連れてそれぞれ減少又は増大するから、例えば数パルス後には略定常状態に達する。
かくして、振動ミラー（ＶＭ）によって反射されたレーザビームは、所望の周期で、且つ所望の回動範囲（振幅）に亙って、正常に走査されることとなる。
【００３４】
〔パルス幅変調発振器１〕、
この出願の発明の各実施の形態に使用されるパルス幅変調発振器１の内部構成の一例について説明する。
図６の（ａ）は、パルス幅変調発振器１の内部構成の一例を示す図である。
同図において、ＳＴはシュミットトリガインバータ、ａ及びｂはその入力点及び出力点、Ｒ_１及びＲ_１１は抵抗、Ｄ_１はダイオード、Ｃ_１はコンデンサである。
ダイオードＤ_１及び抵抗Ｒ_１１並びに抵抗Ｒ_１は、帰還回路を構成する。
コンデンサＣ_１の充電時の時定数は、抵抗Ｒ_１及びＲ_１１並びにコンデンサＣ_１の各大きさによって決定され、放電時の時定数は、抵抗Ｒ_１及びコンデンサＣ_１の各大きさによって決定される。
この出願の発明の各実施の形態においては、放電時の時定数を、充電時の時定数よりも遥かに大きくするために、Ｒ_１≫Ｒ_１１とする。
そして、ａ_１は第１の変調信号入力端子、ａ_２は第２の変調信号入力端子である。（第１の入力端子ａ_１と入力点ａとの間、及び第２の入力端子ａ_２と入力点ａとの間にはそれぞれ、ダイオードが接続されている。しかし、前段の出力インピーダンスが高いときは、それらのダイオードを省略することが出来る。そのときは、端子ａ_１、ａ_２及び点ａの区別立ては不必要となる。）
【００３５】
パルス幅変調発振器１の自励発振時の発振動作について説明する。
図６の（ｂ）及び（Ｃ）の実線部分は、パルス幅変調発振器１の自励発振時の動作説明図である。
同図において、高入力電圧Ｖ_Ｈは第１のヒステリシス電圧、低入力電圧Ｖ_Ｌは第２のヒステリシス電圧である。第１のヒステリシス電圧Ｖ_Ｈは、例えば電源電圧Ｖ_ＣＣの約２／３程度、第２のヒステリシス電圧Ｖ_Ｌは、例えば電源電圧Ｖ_ＣＣの約１／３程度である。
シュミットトリガインバータＳＴの電源（図示しない）投入前（ｔ＜０）のコンデンサＣ_１の端子電圧、即ち入力点ａの電圧は、当然ゼロである。
その状態で、シュミットトリガインバータＳＴに電源を投入すると、出力点ｂの電圧が高レベルＶ_Ｅとなる。高レベルＶ_Ｅは、電源電圧Ｖ_ＣＣから若干降下した程度の値である。
出力点ｂの電圧が高レベルＶ_Ｅになると、同点ｂから、帰還回路のダイオードＤ_１及び抵抗Ｒ_１１並びに抵抗Ｒ_１を通して、コンデンサＣ_１に電流が流入し、その端子電圧、即ち入力点ａの電圧が急速に上昇する。そして、図６（ｂ）の実線の如く、高入力レベルＶ_Ｈ、即ち第１のヒステリシス電圧Ｖ_Ｈに達する。
【００３６】
入力点ａの電圧が第１のヒステリシス電圧Ｖ_Ｈを超えると、シュミットトリガインバータＳＴの電圧が、同図（ｃ）の如く、反転して、ゼロレベルＶ_０となる（この明細書では、特段の必要がない限り、ゼロレベルと低レベルを区別せず、一括して「ゼロレベル」という）。
出力点ａの電圧が反転してゼロレベルになると、コンデンサＣ_１内の電荷が抵抗素子Ｒ_１を通してゆっくりと放電される。そして、図６（ｂ）の如く、第２のヒステリシス電圧Ｖ_Ｌに達する。
入力点ａの電圧が第２のヒステリシス電圧Ｖ_Ｌを下回ると、シュミットトリガインバータＳＴの出力電圧が、同図（ｃ）の実線の如く、再び反転して、高レベルＶ_Ｈとなる。そして、コンデンサＣ_１への充電が開始される。
以下同様にして、シュミットトリガインバータＳＴの反転動作が繰り返され、出力点ｂから発振パルス列ｂが出力される。
発振パルス列ｂのデューティ率は、抵抗Ｒ_１と抵抗Ｒ_１１との比（Ｒ_１／Ｒ_１１）によってほぼ決定される。
【００３７】
次に、パルス幅変調発振器１の他励発振時の発振動作について説明する。
入力点ａの電圧は、変調信号の入力がなければ図６（ｂ）の実線の如く、時点１から時点４に亙って、電圧Ｖ_Ｈから電圧Ｖ_Ｌまで、ゆっくりと降下する筈である。しかし、時点２において、第１の変調信号入力端子ａ_１に、負極性の変調電圧が印加されると、入力点ａの電圧は、急激に降下して第２のヒステリシス電圧Ｖ_Ｌとなる。
すると、シュミットトリガインバータＳＴの出力電圧が反転して、図６（ｃ）の点線の如く、高レベルＶ_Ｅになる。
出力点ｂの電圧が高レベルＶ_Ｅになると、同点ｂから、帰還回路の抵抗Ｒ_１及びＲ_１１を通して、コンデンサＣ_１に電荷が流入し、その端子電圧、即ち入力点ａの電圧が、図６（ｂ）の点線の如く、急速に上昇を開始する。即ち、入力点ａの端子電圧は、第２のヒステリシス電圧Ｖ_Ｌから第１のヒステリシス電圧Ｖ_Ｈに向かって略直線的に上昇し、もしも変調信号の入力がなければ、同図（ｂ）の時点３以後においても、略直線的上昇を続けるところである。しかし、同図（ｂ）の時点３において、第２の変調信号入力端子ａ_２に、正極性の変調電圧が印加されると、入力点ａの電圧が急激に増加して、第１のヒステリシス電圧Ｖ_Ｈに到達する。
【００３８】
入力点ａの電圧が第１のヒステリシス電圧Ｖ_Ｈを超えると、シュミットトリガインバータＳＴの出力電圧が、同図（ｃ）の点線の如く、再び反転して、ゼロレベルＶ_０となる。
出力点ｂの電圧が反転してゼロレベルＶ_０になると、コンデンサＣ_１内の電荷が抵抗Ｒ_１を通して、ゆっくりと放電され、入力点ａの電圧が、図６（ｂ）の点線の如く、ゆっくりと降下する。
そして、時点６において、第１の変調信号入力端子ａ_１に、負極性の変調電圧が印加されると、入力点ａの電圧が急激に降下し、第２のヒステリシス電圧Ｖ_Ｌとなる。すると、出力点ｂの電圧が再び反転して、図６（ｃ）の点線の如く、高レベルＶ_Ｅとなる。
以下同様にして、シュミットトリガインバータＳＴの反転動作が繰り返され、出力点ｂから発振パルス列ｂが出力される。この時の発振パルス列ｂのパルス繰返し周波数は、第１の変調信号入力端子ａ_１に印加される変調電圧ｎのパルス繰返し周波数によって規定される。
【００３９】
〔パルス列変換回路２〕、
この出願の発明の第２の実施の形態に使用されるパルス列変換回路２の内部構成の一例について説明する。
図７は、パルス列変換回路２の内部構成の一例を示す図である。
同図において、２ＦＦはＤフリップフロップ、２Ｉはインバータ、Ｎ_１、Ｎ_３、Ｎ_５、Ｎ_６はいずれもナンド回路、Ｖ_ＣＣは電源である。
Ｄフリップフロップ２ＦＦのＤ端子には、−Ｑ端子の出力電圧が帰還・印加されている。
従って、Ｄフリップフロップ２ＦＦは、発振パルス列ｂを分周して、Ｑ端子からパルス列ｃを出力し、−Ｑ端子からその反転パルス列−ｃを出力する。パルス列ｃの波形は、図４の波形ｃの通りであり、そのパルス繰返し周波数は、発振パルス列ｂのパルス繰返し周波数の２分の１である。
パルス列変換回路２は、発振パルス列ｂを受けて、第１の変換パルス列ｄ、第２の変換パルス列ｅ、第３の変換パルス列ｆ、第４の変換パルス列ｇ、第５の変換パルス列ｈ、第６の変換パルス列ｉ、及び第７の変換パルス列ｊを出力する。第１〜第４の変換パルス列ｄ〜ｉの波形は、図４の波形ｄ〜ｉの通りである。第１〜第４の変換パルス列ｄ〜ｉのパルス繰返し周波数は、発振パルス列ｂのパルス繰返し周波数の２分の１である。
【００４０】
ナンド回路Ｎ_１は、パルス列ｃと、パルス列ｂとを受けて、第１のパルス列ｄを出力する。即ち、ｄ＝¬（ｃ・ｂ）。但し、記号¬は、否定を表す。
従って、パルス列ｄのパルス繰返し周波数は、パルス列ｂのパルス繰返し周波数の２分の１である。（以下同様である）。
−Ｑ端子からの反転パルス列−ｃは、結節点２を経て、第２の変換パルス列ｅとなる。即ち、ｅ＝¬ｃ。
ナンド回路Ｎ_３は、−Ｑ端子からの反転パルス列−ｃと、パルス列ｂとを受けて、第３の変換パルス列ｆを出力する。即ち、ｆ＝¬（¬ｃ・ｂ）。
Ｑ端子からのパルス列ｃは、結節点１を経て、第４の変換パルス列ｇとなる。即ち、ｇ＝ｃ。
ナンド回路Ｎ_５とインバータＩ_５との直列回路は、パルス列ｃと、発振パルス列ｂの反転パルス列−ｂとを受けて、第５の変換パルス列ｈを出力する。即ち、ｈ＝¬¬（ｃ・−ｂ）。
ナンド回路Ｎ_６とインバータＩ_６との直列回路は、−Ｑ端子からの反転パルス列−ｃと、インバータ２Ｉからの発振パルス列ｂの反転パルス列−ｂとを受けて、第６の変換パルス列ｉを出力する。即ち、ｉ＝¬¬（−ｃ・−ｂ）。
【００４１】
第１〜第４の変換パルス列ｄ〜ｇにおいて、本質的なものは、電圧の反転時点である。同パルス列ｄ〜ｇの各電圧極性は、次段の振動ミラー励振回路３の特性如何によっては、図４の極性とは反対の極性が選択されなければならない。
同様にして、変換パルス列ｈ〜ｉ、及びｊの各電圧極性も、これを利用する電圧サンプラ５及びパルス立上り変換回路７の特性如何によっては、図４の極性とは反対の極性が選択されなければならない。
第１〜第４の変換パルス列ｄ〜ｇについての正逆極性の組合せは、２の４乗、即ち１６通りある。
１６通りの組合せは、図７のパルス列変換回路２の出力側に、１〜４個の新たなインバータを組合せることによっても実現出来るが、新たなインバータの使用を１個だけに制限しても、実現することが出来る。
【００４２】
図７のパルス列変換回路２の第１〜第４の出力パルス列をｄ，ｅ，ｆ，ｇ、それらの組合せを（ｄ，ｅ，ｆ，ｇ）とし、ｄ，ｅ，ｆ，ｇの各反転出力をそれぞれ、−ｄ，−ｅ，−ｆ，−ｇとする。
第２の組合せ（−ｄ，−ｅ，−ｆ，−ｇ）は、図７に示す結節点１をＱ端子から−Ｑ端子に、同結節点２を−Ｑ端子からＱ端子に、接続替えすることによって実現される。
第３の組合せ（ｄ，−ｅ，−ｆ，ｇ）は、結節点２を−Ｑ端子からＱ端子（乃至結節点１）に接続替えすることによって、実現され、
第４の組合せ（−ｄ，ｅ，ｆ，−ｇ）は、結節点１をＱ端子から−Ｑ端子（乃至結節点２）に接続替えすることによって、実現される。
第５の組合せ（−ｄ，ｅ，−ｆ，ｇ）は、結節点３の直後にあるインバータＩを、結節点３の直前に接続替えすることによって、実現される。
【００４３】
第６の組合せ（ｄ，−ｅ，ｆ，−ｇ）は、第２の組合せにおける接続替えと、第５の組合せにおける接続替えとを、同時に行うことによって、実現され、
第７の組合せ（−ｄ，−ｅ，ｆ，−ｇ）は、第３の組合せにおける接続替えと、第５の組合せにおける接続替えとを、同時に行うことによって、実現され、
第８の組合せ（ｄ，ｅ，−ｆ，−ｇ）は、第４の組合せにおける接続替えと、第５の組合せにおける接続替えとを、同時に行うことによって、実現される。
第９の組合せ（−ｄ，ｅ，ｆ，ｇ）、第１０の組合せ（ｄ，−ｅ，ｆ，ｇ）、第１１の組合せ（ｄ，ｅ，−ｆ，ｇ）及び第１２の組合せ（ｄ，ｅ，ｆ，−ｇ）は、上記第１の組合せ（ｄ，ｅ，ｆ，ｇ）における、ｄ，ｅ，ｆ，ｇの何れか一つを、１個のインバータを用いて反転させることによって、実現される。
第１３〜１６の組合せは、上記第２の組合せ（−ｄ，−ｅ，−ｆ，−ｇ）における、−ｄ，−ｅ，−ｆ，−ｇの何れか一つを、同じく１個のインバータを用いて反転させることによって、実現される。
【００４４】
〔振動ミラーコイル励振回路３〕、
この出願の発明の第２の実施の形態に使用される振動ミラーコイル励振回路３の内部構成の一例について説明する。
図８は、振動ミラーコイル励振回路３の内部構成の一例を示す図である。
同図において、Ｆ_１〜Ｆ_４は何れもＭＯＳ・ＦＥＴであって、Ｆ_１及びＦ_３はｐチャネルのデプリケーション形、Ｆ_２及びＦ_４はｎチャネルのデプリケーション形である。
ｐチャネルのデプリケーション形ＭＯＳ・ＦＥＴ・Ｆ_１及びＦ_３のソース及びベースは、電源Ｖ_ＣＣに接続され、ｎチャネルのデプリケーション形ＭＯＳ・ＦＥＴ・Ｆ_２及びＦ_４のソース及びベースは、接地電位ＧＮＤに接続される。
即ち、ホイートストンブリッジの上部頂点には電源Ｖ_ＣＣが接続され、下部頂点には接地電位ＧＮＤが接続され、同ブリッジの各辺にはそれぞれＭＯＳ・ＦＥＴ・Ｆ_１〜Ｆ_４が接続される。そして、左右の頂点は、振動ミラーコイル４の第１及び第２の入力端子Ａ_４及びＣ_４に接続される。
【００４５】
ｐチャネルのＭＯＳ・ＦＥＴ・Ｆ_１及びＦ_３は、ベースに印加されたゲート電圧が正のゲート閾（しきい）値電圧Ｖ_Ｔ以下の時オンとなり、同ゲート電圧が負極性の大きな値になった時はソースＳからドレーンＤに大きな飽和電流が流れるが、同ゲート電圧がゲート閾値電圧Ｖ_Ｔ以上の正極性の電圧になった時は、ソース・ドレーン間に電流は流れない。
ｎチャネルのＭＯＳ・ＦＥＴ・Ｆ_２及びＦ_４は、ベースに印加されたゲート電圧が負のゲート閾値電圧Ｖ_Ｔ以上の時オンとなり、同ゲート電圧が正極性の大きな値になった時はドレーンＤからソースＳに大きな飽和電流が流れるが、同ゲート電圧がゲート閾値電圧Ｖ_Ｔ以上の正極性の電圧になった時は、ソース・ドレーン間に電流は流れない。
【００４６】
従って、図８の振動ミラー励振回路３に印加された変換パルスｄ、ｅ、ｆ、ｇの電圧極性の組合せが図４の如く（Ｏ，Ｏ，Ｈ，Ｈ）の期間中、点Ａ、Ｂの電圧極性の組合せは（Ｈ，Ｏ）であり、
同変換パルスｄ〜ｇの電圧極性の組合せが図４の如く（Ｈ，Ｏ，Ｈ，Ｈ）の期間中、点Ａ、Ｂの電圧極性の組合せは（＊，０）であり、
同変換パルスｄ〜ｇの電圧極性の組合せが図４の如く（Ｈ，Ｈ，Ｏ，Ｏ）の期間中、点Ａ、Ｂの電圧極性の組合せは（Ｏ，Ｈ）であり、
同変換パルスｄ〜ｇの電圧極性の組合せが図４の如く（Ｈ，Ｈ，Ｈ，Ｏ）の期間中、点Ａ、Ｂの電圧極性の組合せは（０，＊）である。
ここに記号＊は、次段の振動ミラーコイル４中の逆起電力の有無に依存することを示す。
なお、図８の振動ミラー励振回路３に使用したＭＯＳ・ＦＥＴ・Ｆ_１は、ゲート入力電圧ｄが負極性の時に導通する形式のスイッチング素子であるが、この素子Ｆ_１を、第１の変換パルス列ｄの代りにその反転パルス列−ｄが入力されることを条件として、入力電圧が正極性の時に導通する形式のスイッチング素子（例えばｎチャネルのエンハンスメント形ＭＯＳ・ＦＥＴ）で、置換することが出来る。同様に、ＭＯＳ・ＦＥＴ・Ｆ_２、Ｆ_３及びＦ_４もそれぞれ、入力電圧の極性がそれらとは反転関係にある時に導通する形式のスイッチング素子で、置換することが出来る。
置換の組合せは、２の４乗、即ち１６通りある。
【００４７】
〔電圧サンプラ５_２〕、
この出願の発明の第２の実施の形態に使用される電圧サンプラ５_２の内部構成の一例について説明する。
図９は、電圧サンプラ５_２の内部構成の一例を示す図である。
同図において、５Ｓ_１は第１のアナログスイッチ（伝送ゲート）、５Ｓ_２は第２のアナログスイッチ（伝送ゲート）である。これらのアナログスイッチは、制御端子Ｃに正極性の制御電圧が印加されている間、入出力端子ＡＢ間が導通状態となる形式のものである。
第１のアナログスイッチ５Ｓ_１は、制御端子Ｃに印加された第５の変換パルス列ｈのオン期間（即ち励振パルスの非印加期間）に、振動ミラーコイル４の第１の入力端子Ａ_４に現れた逆起電圧（アナログ電圧）を検出することが出来る。又、第２のアナログスイッチ５Ｓ_２は、制御端子Ｃに印加された第６の変換パルス列ｉのオン期間（即ち励振パルスの非印加期間）に、振動ミラーコイル４の第２の入力端子Ｃ_４に現れた逆起電圧（アナログ電圧）を、検出することが出来る。
アナログスイッチ５Ｓ_１及び５Ｓ_２によって検出された各起電圧は、同スイッチ５Ｓ_１及び５Ｓ_２の出力側で合成される。
スイッチ５Ｓ_１が、負極性の制御電圧印加時に導通する形式のものである場合は、同スイッチ５Ｓ_１の制御端子Ｃに印加される変換パルス列は、第５の変換パルス列ｈの反転パルス列−ｈでなければならない。このことは、スイッチ５Ｓ_２についても同様である。
【００４８】
〔パルス立上り時点決定回路７〕、
この出願の発明の各実施の形態に使用されるパルス立上り時点決定回路７の内部構成の一例について説明する。
図１０は、パルス立上り時点決定回路７の内部構成の一例を示す図である。
同図において、７ＣＯは比較器、Ｒ_７１、Ｒ_７２、Ｒ_７３及びＲ_７４は何れも抵抗素子である。これらの諸素子は、共同してゼロ検出器を構成する。
そして、７ＦＦはＤフリップフロップである。
スタート時点では、結節点１には、基準電圧Ｖ_ｒによって、微小電圧（Ｒ_７２／Ｒ_７１）Ｖ_ｒが与えられ、比較器７ＣＯの＋端子には、略この電圧が、与えられている。各抵抗素子の値が、Ｒ_７２≫Ｒ_７１、Ｒ_７２≒Ｒ_７３、Ｒ_７２≫Ｒ_７３、Ｒ_７４≫Ｒ_７１、Ｒ_７４≫Ｒ_７３となるように、選択されているからである。従って、比較器７ＣＯの出力電圧は、高レベル（電源電圧Ｖ_ＣＣの程度）となる（図４の（ｂ）参照）。
又、Ｄフリップフロップ７ＦＦの−Ｑ端子の出力電圧は、スタート時点では、高レベルとなるように、設定されている。
【００４９】
振動ミラーの自由振動による逆起電圧が検出され、増幅器６の出力電圧ｍが、比較器７ＣＯの−端子に与えられると、その出力電圧ｎは、反転してゼロレベルとなる。続いて、増幅器６の出力電圧ｍが、増大し、極大値に達し、反転後減少を開始するが、比較器７ＣＯの出力電圧ｎは、変化しない。
増幅器６の出力電圧ｍが、ゼロレベルに降下すると、比較器７ＣＯの出力電圧ｎは、反転して、高レベルとなる。
すると、Ｄフリップフロップ７ＦＦの状態が反転して、−Ｑ端子の出力電圧が負極性となる。そして、次段のパルス幅変調発振器１の第１の変調入力端子ａ_１に対して、負電圧を印加する。
パルス幅変調発振器１の出力電圧が、ゼロレベルから高レベルに反転した後、高レベルからゼロレベルに反転し、従って、信号列変換回路２の第７の変換パルス列ｊが高レベルとなると、Ｄフリップフロップ７ＦＦの状態が反転して、出力端子−Ｑの出力電圧が高レベルとなる。
以下、同様にして、−Ｑ端子の出力電圧が高レベルからゼロレベルへ、そしてゼロレベルから高レベルからへ、という反転動作を繰り返す。
【００５０】
〔ピークホルダ８〕、
この出願の発明の各実施の形態に使用されるピークホルダ８の内部構成の一例について説明する。
図１１は、ピークホルダ８及びパルス立下り時点決定回路９並びに帰還回路１０の内部構成の一例を示す図である。
図１１の右半部において、８ＤＡは差動増幅器、Ｄ_８１はダイオード、Ｒ_８１は抵抗素子、Ｃ_８はコンデンサ、Ｌ_８は帰還ループ、８Ｓはアナログスイッチ、Ｒ_８２は接地抵抗、Ｄ_８２は定電圧ダイオードである。
アナログスイッチ８Ｓは、制御入力端子Ｃにゼロ電位乃至正電位が供給されている間、入出力端子ＡＢ間が不導通状態、同制御入力端子Ｃに負極性の制御電圧が印加されている間、同出力端子ＡＢ間が導通状態となる。
抵抗素子Ｒ_８２は、アナログスイッチ８Ｓの制御入力端子Ｃに常時ゼロ電位を供給するためのもの、ダイオードＤ_８２は、パルス電圧の大きさを一定にするためのものである。
上記の差動増幅器８ＤＡ、ダイオードＤ_８１、抵抗素子Ｒ_８１、コンデンサＣ_８、帰還ループＬ_８及びアナログスイッチ８Ｓ、抵抗素子Ｒ_８２、及びダイオードＤ_８２は、共同して、ピークホルダ８を構成する。
【００５１】
増幅器６の出力電圧ｍが差動増幅器８ＤＡの＋端子に印加されると、ダイオードＤ_８１と抵抗Ｒ_８１を介して充電電流が流れ、コンデンサＣ_８が充電される。そして、＋端子への印加電圧と−端子への帰還電圧との間の電圧差が正である間は、その電圧差に比例した充電電流が、ダイオードＤ_８１と抵抗Ｒ_８１を介して、コンデンサＣ_８に流入し、その端子電圧ｐを上昇させ続ける。
かくして、コンデンサＣ_８の端子電圧ｐ、即ち、ピークホルダ８の出力電圧ｐは、図４（ｂ）の波形ｐの如く、増幅器６の出力電圧ｍにおけるピーク値ｐ_ｍを保持することとなる。
ピークホルダ８の保持電圧は、アナログスイッチ８Ｓの制御入力端子Ｃに負極性のパルス電圧が印加された時、ピーク値ｐ_ｍからゼロレベルに復帰せしめられる。
なお、図１１のアナログスイッチ８Ｓの代りに、制御入力端子Ｃに正極性の制御電圧が印加された時に導通状態となるような制御特性のアナログスイッチを、使用することが出来る。
【００５２】
〔パルス立下り時点決定回路９〕、
この出願の発明の各実施の形態に使用されるパルス立下り時点決定回路９の内部構成の一例について説明する。
図１１の左半部において、９Ｓはアナログスイッチ、９ＣＯは比較器、９１はインバータ、Ｃ_９はコンデンサ、Ｒ_９１、Ｒ_９２及びＲ_９３は抵抗素子である。
パルス幅変調発振器１の出力電圧が低レベル、従って、パルス列変換回路２からの第７の変換パルス列ｊが高レベルの時は、アナログスイッチ９Ｓが導通状態にあるから、コンデンサＣ_９は、基準電圧Ｖ_ｒによって充電され、その端子電圧ｑは、定常状態においては、Ｖ_ｒ・Ｒ_９１／（Ｒ_９１＋Ｒ_９２）（以下「目標値ｖ_ｍ」という。）となる。
【００５３】
パルス幅変調発振器１の出力電圧が低レベルから高レベルに、従ってパルス列変換回路２の第７の変換パルス列が高レベルから低レベルに反転すると、アナログスイッチ９Ｓが不導通状態となるから、コンデンサＣ_９が放電を開始し、その端子電圧ｑが急速に降下する。コンデンサＣ_９の端子電圧ｑが降下して、ピークホルダ８からのピーク電圧ｐ_ｍを下回ると、比較器９ＣＯの出力が反転して、ゼロレベルとなり、インバータ９Ｉの出力が高レベルとなる。
コンデンサＣ_９が放電を開始してから比較器９ＣＯの出力が反転するまでの時間間隔は、目標値ｖ_ｍとピーク値ｐ_ｍとの間の電圧差（ｖ_ｍ−ｐ_ｍ）に略比例する。従って、振動ミラー（ＶＭ）の所望の振幅と、実際の振幅（測定時の振幅）との振幅差に比例することとなる。
【００５４】
かくして、パルス立下り時点決定回路９は、比較器９ＣＯの出力が反転した時点で、次段のパルス幅変調発振器１の第２の変調信号入力端子ａ_２に正極性の変調電圧ｒを印加して、同発振器１の発振パルスを立ち下げる。
同時に、帰還回路１０を介して、前段のピークホルダ８のアナログスイッチ８Ｓの制御入力端子Ｃに、負極性のパルス電圧を印加する。すると、同スイッチ８Ｓの入出力端子ＡＢ間が導通状態となるから、これを介してコンデンサＣ_８の電化が放電され、その端子電圧ｑは、短時間ゼロレベルになる。
上記の帰還回路１０は、直列接続されたインバータ１０Ｉ及び結合コンデンサＣ_１０から成る。
なお、前段のピークホルダ８におけるアナログスイッチ８Ｓとして、制御入力端子Ｃに正極性の制御電圧が印加された時に導通状態となるような制御特性のアナログスイッチが使用されている場合には、帰還回路１０のインバータ１０Ｉを省略することが出来る。その場合は、定電圧ダイオードＤ_８２の極性を反転させなければならない。
【００５５】
【発明の効果】
この出願の発明は、以上のように構成したから、下記の通り、顕著な効果を奏することができる。
（ａ）振動ミラー（ＶＭ）を共振モードで動作せしめることが出来、しかも振動ミラー（ＶＭ）の回動角（位置）及び角速度を直接検出する為のセンサを必要としない、振動ミラー形走査装置用駆動回路を提供することが出来る。（ｂ）振動ミラー（ＶＭ）を共振モードで動作せしめると共に、同振動ミラー（ＶＭ）の回動角（位置）及び角速度を直接検出するセンサを使用すること無しに、駆動電圧の周波数及び位相を、振動ミラー（ＶＭ）の機械的共振周波数及び位相に自動的に追従させることが出来る、調整不要の、振動ミラー形走査装置用駆動回路を提供することが出来る。
（ｃ）パルス電圧（電流）で振動ミラーコイルを駆動すると共に、当該パルス電圧（電流）を振動ミラー（ＶＭ）の機械的振動に自動的に同期させることより、消費電流及び消費電力を最小化し、以って使用電池の長寿命化を実現することが出来る、振動ミラー形走査装置用駆動回路を提供することが出来る。
（ｄ）パルス電圧（電流）で振動ミラーコイルを励振することによって、動作電圧の範囲を極限まで拡大することが出来る、振動ミラー形走査装置用駆動回路を提供することが出来る。
【図面の簡単な説明】
【図１】この出願の発明の第１の実施の形態による振動ミラー形走査装置用駆動回路の全体構成を示すブロック図である。
【図２】第１の実施の形態における振動ミラーの動作説明図である。
【図３】この出願の発明の第２の実施の形態による振動ミラー形走査装置用駆動回路の全体構成を示すブロック図である。
【図４】第２の実施の形態の諸要素の入出力波形を示す図である。
【図５】第２の実施の形態における振動ミラーの動作説明図である。
【図６】各実施の形態に使用されるパルス幅変調発振器の内部構成を示す図である。
【図７】第２の実施の形態に使用されるパルス列変換回路の内部構成を示す図である。
【図８】同振動ミラーコイル励振回路の内部構成を示す図である。
【図９】同電圧サンプラの内部構成を示す図である。
【図１０】各実施の形態に使用されるパルス立上り時点決定回路の内部構成を示す図である。
【図１１】同ピークホルダ及びパルス立下り時点決定回路並びに帰還回路の各内部構成を示す図である。
【符号の説明】
１_１パルス幅変調発振器
１_２パルス幅変調発振器
２パルス信号列変換回路
３振動ミラーコイル励振回路
４振動ミラーコイル（ＶＭコイル）
５電圧サンプラ
６増幅器
７パルス立上り時点決定回路
８ピークホルダ
９パルス立下り時点決定回路
１０帰還回路
ＳＴシュミットトリガインバータ
２ＦＦＤフリップフロップ
Ｆ_１ＭＯＳ・ＦＥＴ（例えばｐチャネルのデプリケーション形）
Ｆ_２ＭＯＳ・ＦＥＴ（例えばｎチャネルのデプリケーション形）
Ｆ_３ＭＯＳ・ＦＥＴ（例えばｐチャネルのデプリケーション形）
Ｆ_４ＭＯＳ・ＦＥＴ（例えばｎチャネルのデプリケーション形）
５Ｓ_１第１のアナログスイッチ
５Ｓ_２第２のアナログスイッチ
７ＣＯ比較器
７ＦＦＤフリップフロップ
８ＤＡ差動増幅器
８Ｓアナログスイッチ
９Ｓアナログスイッチ
９ＣＯ比較回路[0001]
BACKGROUND OF THE INVENTION
The invention of this application relates to a drive circuit for a vibrating mirror type scanning device for driving a vibrating mirror type scanning device used in an optical information reader.
[0002]
[Prior art]
Rotating mirrors used in optical information readers are roughly classified into non-vibrating mirrors and vibrating mirrors. Here, the non-vibrating mirror is a type of mirror that repeats rotation-stop-rotation-stop during the optical information reading operation, and the vibration mirror does not stop during the reading operation. A mirror that continues to vibrate.
The oscillating mirror used in the optical information reader has a unique mechanical resonance frequency. Such a driving method of the oscillating mirror is roughly classified into an asynchronous type and a synchronous type. Here, the asynchronous driving method is a method in which the frequency of the voltage (current) to be applied (supplied) to the oscillating mirror scanning apparatus is greatly detuned (separated) from the mechanical resonance frequency of the oscillating mirror. The synchronous driving method is a method of matching the frequency and phase of the voltage to be applied to the vibrating mirror scanning device with the mechanical frequency and phase of the vibrating mirror, respectively.
In the latter driving method, an analog type using a sine wave voltage or a sawtooth voltage as an applied voltage has been proposed.
In addition, a sensor for directly detecting the rotational position and angular velocity of the vibrating mirror is introduced, and the frequency of the drive voltage to be applied to the scanning device of the vibrating mirror using the detection output of the sensor is introduced. Has been proposed to automatically follow the mechanical resonance frequency of the vibrating mirror.
[0003]
[Problems of conventional technology]
However, according to the research of the inventors of this application, it has been clarified that the conventional driving method has the following drawbacks and problems.
First, the introduction of a sensor for directly detecting the rotational position and angular velocity of the vibrating mirror increases the product cost.
Second, if the detection output of the sensor is used to automatically make the drive voltage frequency follow the natural resonance frequency of the oscillating mirror, after the sensor is incorporated, the adjustment of the entire circuit is performed again. Necessary.
Thirdly, in the analog driving method (driving method using, for example, a sine wave voltage or a sawtooth wave voltage as a driving voltage), current or power is not consumed so that it is difficult to extend the life of the battery used. It is.
Fourth, when a sine wave voltage or a sawtooth wave voltage is used as the drive voltage, it is difficult to widen the range of the operating voltage to the limit.
[0004]
OBJECT OF THE INVENTION
Therefore, the first object of the invention of this application is to provide a sensor that can operate the vibration mirror (VM) in the resonance mode and directly detect the rotational position and angular velocity of the vibration mirror (VM). An object of the present invention is to provide a drive circuit for a vibrating mirror type scanning device which is not required.
The second object of the invention of this application is to operate the oscillating mirror (VM) in the resonance mode, and without using a sensor that directly detects the rotational position and angular velocity of the oscillating mirror (VM). It is an object of the present invention to provide a drive circuit for a oscillating mirror type scanning device that can automatically follow the frequency and phase of the oscillating mirror (VM) with the mechanical resonance frequency and phase of the oscillating mirror (VM) and does not require adjustment.
The third object of the invention of this application is to excite the oscillating mirror coil with a pulse voltage and to automatically synchronize the pulse voltage with the mechanical oscillation of the oscillating mirror (VM). It is an object of the present invention to provide a drive circuit for a vibrating mirror type scanning device that can realize a long life of a battery used.
A fourth object of the invention of this application is to provide a drive circuit for a oscillating mirror type scanning device capable of expanding the range of the operating voltage to the limit by exciting the oscillating mirror coil with a pulse voltage. .
[0005]
[Means for achieving the objectives]
In order to solve the above problems and achieve the above object,
The drive circuit for the vibrating mirror type scanning device according to the first embodiment of the invention of this application is:
Pulse width modulation oscillator 1₁A vibrating mirror coil excitation circuit 3, a vibrating mirror coil 4, and a voltage sampler 5.₁And a pulse rising point determination circuit 7, a peak holder 8, and a pulse falling point determination circuit 9,
Pulse width modulation oscillator 1₁Is an oscillation pulse train b having a pulse repetition frequency slightly lower than the mechanical resonance frequency F of the rotary vibrating mirror (VM) during self-excited oscillation.₁Oscillating pulse b having a pulse repetition frequency that follows the mechanical resonance frequency F of the oscillating mirror (VM) during separately excited oscillation.₁Is configured to be able to output
Vibration mirror coil excitation circuit 3₁Is the first input terminal A of the oscillating mirror coil 4 immediately after the rotational angle θ of the oscillating mirror (VM) reaches the maximum point in the reverse direction.₄Oscillating pulse train b₁Is configured to apply a positive polarity excitation pulse based on
The vibrating mirror coil 4 is connected to the first input terminal A.₄When a positive excitation pulse is applied to the vibration mirror (VM), a positive angular momentum proportional to the duration of the pulse is applied to the vibrating mirror (VM).
Voltage sampler 5₁Represents the absolute value of the negative half-wave of the back electromotive voltage caused by free vibration of the vibrating mirror (VM) when no excitation pulse is applied, and the first input terminal A of the vibrating mirror coil 4 is used.₄Configured to detect in
The pulse rise time determination circuit 7 includes a voltage sampler 5₁When the output level reaches zero from the peak, the pulse width modulation oscillator 1 is stopped.₁To determine the rise time of the next oscillation pulse, and the oscillator 1₁First modulation signal input terminal (a₁) Is applied with a negative modulation voltage (q) for raising the oscillation pulse,
The peak holder 8 is the above sampler 5 every cycle.₁Peak value at the output voltage (p_m) Is configured to detect and hold
The pulse falling point determination circuit 9 is a pulse width modulation oscillator 1₁Oscillation pulse duration signal from (j) and peak value p from peak holder 8_mAnd the target value v corresponding to the desired amplitude of the vibrating mirror (VM)_rAnd the above peak value p_mThe oscillation pulse duration time proportional to the voltage difference between the oscillation pulse and the oscillation pulse falling point is determined.₁Second modulation signal input terminal a₂On the other hand, a positive modulation voltage r for applying a falling oscillation pulse is applied.
[0006]
According to the vibration mirror type scanning device driving circuit of the first embodiment of the present invention, the pulse width modulation oscillator 1₁Outputs a pulse repetition frequency oscillation pulse that follows the mechanical resonance frequency F of the vibrating mirror (VM) in a steady state.
The oscillating mirror (VM) is given a positive angular momentum by the oscillating mirror coil 4 immediately after the rotation angle θ reaches the maximum point in the reverse direction, and thereafter free at an inherent mechanical resonance frequency F. Continue to vibrate (see FIG. 2).
The back electromotive force due to free vibration of the oscillating mirror (VM) is the maximum point θ in which the rotation angle θ of the mirror (VM) is positive._a, And the maximum point in the reverse direction -θ_aWhen it reaches, it instantaneously becomes zero. The pulse rising point determination circuit 7 determines that the rotation angle θ of the oscillating mirror (VM) is the maximum point −θ in the reverse direction._aAt the point of time (hence the voltage sampler 5₁At the time when the output level reaches zero), the pulse width modulation oscillator 1₁First modulation signal input terminal a of₁Is applied with a negative modulation voltage q to raise the oscillation pulse.
Thus, the pulse width modulation oscillator 1₁The pulse repetition frequency automatically follows the mechanical resonance frequency F of the vibrating mirror (VM).
[0007]
Vibration mirror (VM) amplitude (rotation range) θ_aIs the maximum value θ ′ of the angular velocity θ ′ during free vibration._max(Appears at θ = 0). The angular velocity θ ′ of the vibrating mirror (VM) is the maximum value θ ′_maxWhen reaching, the back electromotive force also reaches its peak. The peak value of the back electromotive force is the voltage sampler 5₁And output from the peak holder 8. The pulse falling point determination circuit 9 determines the desired amplitude and the actual amplitude θ with respect to the rising point of the oscillation pulse._aAmplitude difference (target value (voltage) v corresponding to desired amplitude)_mAnd the peak voltage p output from the peak holder 8_mIs added to a pulse duration that is substantially proportional to the voltage difference) to determine the falling point of the oscillation pulse.₁Second modulation signal input terminal a₂On the other hand, a positive modulation voltage r is applied to cause the oscillating pulse to fall.
That is, the actual amplitude θ of the vibrating mirror (VM)_aThe smaller is the desired amplitude, the longer the duration of the excitation pulse and the greater the angular momentum, and hence the greater the kinetic energy, to the vibrating mirror (VM).
Thus, the duration of the oscillation pulse, and thus the duration of the excitation pulse, is automatically adjusted by the pulse fall time determination circuit 9, and as a result, the rotation range (amplitude) of the oscillation mirror (VM) is also automatically adjusted. Will be adjusted.
[0008]
The drive circuit for the vibrating mirror type scanning device according to the second embodiment of the invention of this application is:
Pulse width modulation oscillator 1₂A pulse train conversion circuit 2 and a vibrating mirror coil excitation circuit 3₂And a vibrating mirror coil 4 and a voltage sampler 5₂And a pulse rising point determination circuit 7, a peak holder 8, and a pulse falling point determination circuit 9,
The pulse width modulation oscillator 1₂In self-excited oscillation, the pulse repetition frequency is slightly lower than the frequency 2F, which is twice the mechanical resonance frequency F of the rotary oscillating mirror, and the oscillation pulse train b has a duty ratio smaller than a half.₂In the case of separately excited oscillation, the pulse repetition frequency follows a frequency 2F that is twice the mechanical resonance frequency F of the oscillating mirror, and the oscillation pulse train has a smaller duty ratio than that in the self-excited oscillation. b₂Is configured to be able to output
The pulse train conversion circuit 2 includes the oscillation pulse train b₂In response, the first conversion pulse train d, the second conversion pulse train e, the third conversion pulse train f, the fourth conversion pulse train g, the fifth conversion pulse train h, the sixth conversion pulse train i, and the seventh conversion Configured to output a pulse train j,
The period of the first to sixth conversion pulse trains is the oscillation pulse train b in a steady state.₂Twice the period (T / 2, T = 1 / F) (T),
Each week period of the first converted pulse train d is composed of an excitation period and a non-excitation period. The start point of the excitation period is at the start point of the previous half-week period, and the duty ratio is less than a quarter. ,
Each week period of the fourth conversion pulse train g is composed of a ground period and a non-ground period, the start point of the ground period is at the start point of the previous half-week period, and the duty ratio is ½,
Each week period of the third conversion pulse train f is composed of an excitation period and a non-excitation period. The start point of the excitation period is at the start point of the subsequent half-week period, and the duty ratio is smaller than a quarter. ,
Each week period of the second conversion pulse train e is composed of a ground period and a non-ground period, the start point of the ground period is at the start point of the subsequent half-week period, and the duty ratio is ½,
Each week period of the fifth converted pulse train h is composed of a sampling allowable period and a sampling non-permissible period, and the sampling allowable period starts with the end of the excitation period of the first converted pulse train d, and the previous half-week period Ends with the end of
Each week period of the sixth converted pulse train i is composed of a sampling allowable period and a sampling non-permissible period, and the sampling allowable period starts with the end of the excitation period of the third converted pulse train f, and the subsequent half-week period Ends with the end of
Each week period of the seventh converted pulse train j is composed of an operation allowable period and an operation non-permissible period for the pulse falling point determination circuit 9, and the operation allowable period includes the oscillation pulse train b.₂The duration of
The vibrating mirror coil excitation circuit 3₂Immediately after the rotational angle θ of the vibrating mirror reaches the maximum point in the reverse direction, the first input terminal A of the vibrating mirror coil 4₄Is applied with a positive polarity excitation pulse based on the first conversion pulse train d and the second input terminal C of the mirror coil 4.₄The ground potential is supplied based on the fourth conversion pulse train g, and immediately after the rotational angle θ of the vibrating mirror reaches the maximum point in the positive direction, the second potential of the vibrating mirror coil 4 is increased. 2 input terminal C₄Is applied with a positive excitation pulse based on the third conversion pulse train f, and a first input terminal A of the mirror coil 4 is applied.₄Is configured to supply a ground potential based on the second conversion pulse train e.
The vibrating mirror coil 4 includes the first input terminal A.₄When a positive excitation pulse is applied to the oscillating mirror, a positive angular momentum proportional to the duration of the pulse is applied to the oscillating mirror, and the second input terminal C₄When a positive excitation pulse is applied to the oscillating mirror, a negative angular momentum proportional to the duration of the pulse is applied to the vibrating mirror.
Voltage sampler 5₂Represents the absolute value of the positive half-wave of the back electromotive voltage caused by free vibration of the oscillating mirror during each sampling allowable period of the fifth pulse train h, and the first input terminal A of the oscillating mirror coil 4.₄And detecting the absolute value of the negative half-wave of the back electromotive voltage during each sampling allowable period of the sixth pulse train h.₄Configured to detect and combine them on the time axis,
The pulse rise time determination circuit 7 includes the voltage sampler 5₂Is detected when the output level reaches zero from the peak, and the pulse width modulation oscillator 1 is stopped.₂To determine the rise time of the next oscillation pulse, and the oscillator 1₂First modulation signal input terminal a of₁Is configured to apply a negative modulation voltage q for raising the oscillation pulse,
The peak holder 8 includes the voltage sampler 5₂Output peak value p every half cycle of_mIs configured to detect and hold
The pulse falling point determination circuit 9 includes an operation permissible signal (j) from the pulse train conversion circuit 2 and a peak value p from the peak holder 8._mAnd the target value v corresponding to the desired amplitude of the vibrating mirror (VM)_mAnd the above peak value p_mOscillating pulse duration proportional to the voltage difference between the oscillating pulse and the oscillating pulse falling time is determined.₂Second modulation signal input terminal a₂On the other hand, it is configured to apply a positive modulation voltage r for causing the oscillating pulse to fall.
[0009]
According to the drive circuit for the vibrating mirror type scanning device of the second embodiment of the present invention, the pulse width modulation oscillator 1₂Outputs a pulse repetition frequency oscillation pulse that follows a frequency 2F that is twice the mechanical resonance frequency F of the vibrating mirror (VM) in a steady state.
The oscillating mirror (VM) has a maximum angle −θ whose rotation angle θ is in the opposite direction._aImmediately after reaching the first input terminal A of the vibrating mirror coil 4₄Is applied to the positive direction, and the angular momentum in the positive direction is given, and the rotation angle θ is the maximum point θ in the positive direction._aImmediately after reaching the second input terminal C of the vibrating mirror coil 4₄The positive angular excitation pulse applied to 1 gives an angular momentum in the reverse direction and continues free vibration at the inherent mechanical resonance frequency F (see FIG. 5).
The back electromotive force due to free vibration of the oscillating mirror (VM) is the maximum point θ in which the rotation angle θ of the mirror (VM) is positive._aThe maximum point -θ in the opposite direction_aWhen it reaches, it instantaneously becomes zero.
The pulse rise time determination circuit 7 includes a voltage sampler 5₂When the output level (absolute value) becomes zero (the rotation angle θ of the vibrating mirror (VM) is the maximum point −θ in the reverse direction)_aOr the maximum point θ in the positive direction_aThe pulse width modulation oscillator 1₂First modulation signal input terminal a of₁Is applied with a negative modulation voltage q to cause the next oscillation pulse to rise.
Thus, the pulse width modulation oscillator 1₂The pulse repetition frequency automatically follows a frequency 2F that is twice the mechanical resonance frequency F of the vibrating mirror (VM).
[0010]
Vibration mirror (VM) amplitude (rotation range) θ_aIs the maximum value θ ′ of the angular velocity θ ′ during free vibration._max(Appears at θ = 0). The angular velocity θ ′ of the vibrating mirror (VM) is the maximum value θ ′_maxWhen reaching, the back electromotive force also reaches its peak. The peak value of the back electromotive force is the voltage sampler 5₂And output from the peak holder 8.
The pulse falling point determination circuit 9 is a pulse width modulation oscillator 1₂The desired amplitude and the actual amplitude θ_a(The target value v corresponding to the desired amplitude)_m(Voltage) and the peak voltage p output from the peak holder 8_mIs added to a pulse duration substantially proportional to the voltage difference) to determine the falling point of the oscillating pulse being continued.₂Second modulation signal input terminal a₂On the other hand, a positive modulation voltage r is applied to cause the oscillating pulse to fall.
That is, the actual amplitude θ of the vibrating mirror (VM)_aThe smaller is the desired amplitude, the longer the duration of the excitation pulse and the greater the angular momentum, and hence the greater the kinetic energy, to the vibrating mirror (VM).
Thus, the duration of the oscillation pulse, and thus the duration of the excitation pulse, is automatically adjusted by the pulse fall time determination circuit 9, and as a result, the rotation range (amplitude) of the oscillating mirror (VM) is also automatically adjusted. Will be adjusted accordingly.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
The configuration of the drive circuit for the vibrating mirror type scanning device according to the first embodiment of the invention of this application will be described.
The first embodiment is premised on a vibrating mirror type scanning device (see, for example, Japanese Patent Laid-Open No. 7-261109) including a rotating resonance type vibrating mirror (VM).
For example, the rotating resonance type oscillating mirror (VM) receives a rotational force by a drive current flowing through the oscillating mirror coil. On the other hand, it receives a restoring force by a mechanical spring force or a magnetic spring force.
The rotational resonance type oscillating mirror (VM), once given angular momentum, generates free vibration at the mechanical resonance frequency F, and the rotational angle θ is a period T (= 1 / F). As shown in the first stage of FIG. At that time, a counter electromotive voltage that changes like a sine wave appears between the terminals of the oscillating mirror coil due to electromagnetic induction as illustrated in the lowermost stage of FIG.
FIG. 1 is a block diagram for explaining a first embodiment of the invention of this application. In the figure, 1₁Is a pulse width modulation oscillator, 3₁Is a vibrating mirror coil excitation circuit, 4 is a vibrating mirror coil (VM coil), 5₁Is a voltage sampler, 6 is a linear amplifier, 7 is a pulse rise time determination circuit, 8 is a peak holder, and 9 is a pulse fall time determination circuit.
[0012]
First, the above elements 1₁The structure and operation | movement of -9 are demonstrated.
Pulse width modulation oscillator 1₁Is the first modulation signal input terminal a₁, And the second modulation signal input terminal a₂And one output terminal b. When no modulation signal is applied, it operates as a self-excited pulse oscillator.
Pulse width modulation oscillator 1₁In the first embodiment, the pulse repetition frequency during self-oscillation of is slightly lower than the mechanical resonance frequency F of the vibrating mirror (VM).
Since the resonance frequency of the oscillating mirror (VM) assumed in the first embodiment is 50 Hz, the pulse width modulation oscillator 1₁The pulse repetition frequency during self-excited oscillation is about 40 Hz. For this frequency, no particular accuracy is required.
Pulse width modulation oscillator 1₁Oscillation pulse train b₁This waveform is the same as the voltage waveform of the excitation pulse shown in the third stage of FIG.
First modulation signal input terminal a₁When a negative modulation voltage q is applied to the second modulation signal input terminal a, the oscillation pulse rises.₂When a positive modulation voltage r is applied to the oscillation pulse, the oscillation pulse falls.
Such a pulse width modulation oscillator 1₁Is realized, for example, by combining a Schmitt trigger inverter, a feedback circuit, and a time constant circuit. (Details will be described later.)
[0013]
Vibration mirror coil excitation circuit 3₁Is the first input terminal A of the vibrating mirror coil 4₄In contrast, an excitation pulse voltage is applied. The pulse current flowing through the oscillating mirror coil 4 gives an angular momentum proportional to the application time to the oscillating mirror (VM).
The timing of starting application of the excitation pulse voltage is selected immediately after the rotation angle θ of the vibrating mirror reaches the maximum point, as shown in the first to third stages of FIG. The applied polarity of the excitation pulse voltage or the connection polarity of the oscillating mirror coil 4 selects the direction in which the torque based on the excitation pulse voltage acts as a restoring force.
Vibration mirror coil excitation circuit 3₁Has amplification and buffering action. When the circuit 3 is configured by using switching elements such as C-MOS.FETs, the operating voltage range can be expanded to the maximum.
The vibrating mirror coil 4 is connected to the first input terminal A.₄Is applied with a positive polarity excitation pulse, and the second input terminal C₄When the ground potential is supplied to the oscillating mirror, the oscillating mirror (VM) is configured to give a positive angular momentum proportional to the duration of the pulse.
[0014]
Voltage sampler 5₁The first input terminal A of the oscillating mirror coil 4 is used to generate a back electromotive voltage (electromagnetic induction voltage) caused by free oscillation of the oscillating mirror (VM) when no excitation pulse is applied.₄In Detect.
Such a function is achieved by the pulse width modulation oscillator 1₁Oscillation pulse train b₁Realized by a forbidden gate controlled by. Alternatively, it is also realized by a diode (in this case, the polarity of the diode and the input terminal are selected so as not to detect the excitation pulse voltage).
[0015]
The main role of the linear amplifier 6 is the voltage sampler 5₁Of the output (proportional to the back electromotive voltage induced in the oscillating mirror coil 4) is amplified in order to obtain an amplitude that can be processed by various circuits in the subsequent stage.
The second role is the voltage sampler 5₁It is to remove harmful noise components in the output of. That is, it also functions as a noise filter.
The third role is to adjust the scanning amplitude of the oscillating mirror (VM) by making the amplification factor variable.
[0016]
The pulse rising point determination circuit 7 includes a zero voltage detection circuit. This circuit is a voltage sampler 5₁Is detected from the peak (see FIG. 2). Such a function is realized by using a comparison circuit.
Therefore, as soon as the pulse rise time determination circuit 7 detects the zero voltage, the pulse width modulation oscillator 1₁First modulation signal input terminal a of₁The negative modulation voltage q is applied to the oscillator 1 to₁The output voltage is inverted from zero level or low level (hereinafter simply referred to as “zero level”) to a high level. That is, the oscillator 1₁Oscillation pulse train b₁Determine the rise time of each individual pulse.
[0017]
The peak holder 8 is a voltage sampler 5₁In each period, the peak value of the output voltage m of the amplifier 6 is detected and held. Then, once the next excitation pulse falls, it once returns to the zero level.
The pulse falling point determination circuit 9 has a target value (voltage) v corresponding to a desired amplitude of the oscillating mirror (VM)._mAnd the peak voltage p output from the peak holder 8_mThe voltage difference between the two is converted into a time difference (duration). Such a function is realized using a time constant circuit and a comparison circuit. (Details will be described later.)
Therefore, the pulse falling point determination circuit 9 is provided with the pulse width modulation oscillator 1.₁The rising point of the oscillation pulse is set as the starting point, and a time difference (duration) is added thereto to determine the falling point. And the same oscillator 1₁Second modulation signal input terminal a₂On the other hand, a positive modulation voltage r is applied to cause the oscillation pulse to fall. (Details will be described later.)
[0018]
Next, the overall operation of the first embodiment will be described.
Pulse width modulation oscillator 1₁When power is turned on, oscillation starts at the original pulse repetition frequency and the first oscillation pulse is output.
Vibration mirror coil excitation circuit 3₁Is a pulse width modulation oscillator 1₁Based on the first oscillation pulse received from the first input terminal A of the oscillating mirror coil 4.₄Apply to.
For example, the vibrating mirror (VM) at the origin (θ = 0) before power-on is given a positive angular momentum by the first excitation pulse current flowing through the vibrating mirror coil 4 (forward / reverse rotation angle θ). (See Figure 2 for how to determine the direction). The angular velocity θ ′ of the oscillating mirror (VM) continuously increases and reaches a maximum at the end of the excitation pulse.
The vibration mirror (VM) continues to rotate in the forward direction while the vibration mode shifts from forced vibration to free vibration at the end of the first excitation pulse and is decelerated by the spring force of the restoring spring.
[0019]
When the kinetic energy given to the vibrating mirror (VM) by the first excitation pulse current is completely converted into mechanical strain energy or magnetic potential energy in the restoring spring, the angular velocity θ ′ of the vibrating mirror (VM) is It instantaneously becomes zero (stationary state), and the rotation angle θ becomes a maximum value.
When the rotational angle θ reaches the maximum value, the vibrating mirror (VM) is reversed in its rotating direction by the restoring force of the restoring spring, and continues to rotate in the reverse direction while being accelerated. Then, it passes through the origin (θ = 0) and reaches the maximum value in the reverse direction. During this time, the angular velocity θ ′ of the oscillating mirror (VM) becomes maximum when it passes through the origin (θ = 0), and thereafter is continuously decelerated and finally becomes zero.
Therefore, the counter electromotive voltage induced in the vibrating mirror coil 4 by the free vibration of the vibrating mirror (VM) is a positive maximum when the excitation pulse is finished, and a time when the rotation angle θ reaches a maximum value in the positive direction. And zero when the rotation angle θ passes the origin (θ = 0), and becomes zero again when the rotation angle θ reaches the maximum point in the reverse direction.
[0020]
For convenience of explanation, voltage sampler 5₁Is the third negative half wave (absolute value) of the back electromotive voltage induced in the vibrating mirror coil 4 by the free vibration of the vibrating mirror (VM) as its first input terminal A.₄It is assumed that the sample (extraction) can be performed. The linear amplifier 6 amplifies (linearly) the sampled voltage.
The pulse rising point determination circuit 7 detects that the output (absolute value) of the linear amplifier 6 has reached zero from the peak (that is, the rotation angle θ of the vibrating mirror (VM) has reached the maximum value), and immediately Pulse width modulation oscillator 1₁First modulation signal input terminal a of₁In contrast, the first negative modulation voltage q is applied.
After outputting the third oscillation pulse, the pulse width modulation oscillator 1 which has been in a pause (zero output) state₁As soon as the first negative modulation voltage q is received, the output state is inverted and a high voltage is output. That is, the fourth oscillation pulse rises.
The fourth oscillation pulse is directly applied to the vibrating mirror coil excitation circuit 3₁In addition, the signal is inverted and sent to the pulse falling point determination circuit 9 or the like.
On the other hand, the peak holder 8 that has received the output voltage (absolute value) m from the linear amplifier 6 detects the peak voltage p detected for the voltage m._mIs held as it is.
Therefore, the pulse falling point determination circuit 9 receives the peak voltage p from the peak holder 8._mThe pulse width modulation oscillator 1₁The operation permission signal (j) corresponding to the fourth oscillation pulse is received from the₁And determines the duration of the fourth (during) oscillating pulse, and therefore also the falling edge of the oscillating pulse,₁Second modulation signal input terminal a₂In contrast, a positive modulation voltage r is applied.
At the same time, the peak voltage holding state of the peak holder 8 is released instantaneously.
[0021]
  During this period, the pulse width modulation oscillator 1 that was in the fourth high output state was used.₁As soon as it receives the positive polarity modulation voltage r, it inverts its output state and outputs a zero voltage. That is, the fourth output pulse falls and enters a resting state.
  The vibrating mirror coil excitation circuit 3 that has received the fourth oscillation pulse₁Applies a fourth excitation pulse voltage to the oscillating mirror coil 4.
  The vibrating mirror (VM) given the angular momentum proportional to the duration of the current by the fourth excitation pulse current enters the fourth vibration cycle. The amplitude (rotation angle maximum value) of the oscillating mirror (VM) does not reach a desired value when one pulse is applied, but reaches a desired value after several pulses. Pulse width modulation transmissionvessel1₁Oscillates at its own frequency until the peak voltage is detected, but after the detection, the mechanical vibration frequencyNumber FWill follow.
  Thus, the laser beam reflected by the oscillating mirror (VM) is normally scanned at a desired period and over a desired rotation range (amplitude).
[0022]
A drive circuit for a vibrating mirror type scanning device according to a second embodiment of the invention of this application will be described.
The second embodiment also presupposes a vibrating mirror type scanning device (see Japanese Patent Publication No. 7-261109) including a rotating resonance type vibrating mirror (VM). Various characteristics of the rotating resonance type oscillating mirror (VM) are the same as those described in connection with the first embodiment (see FIG. 5).
FIG. 3 is a block diagram showing an outline of the second embodiment.
In the figure, 1₂Is a pulse width modulation oscillator, 2 is a pulse train conversion circuit, 3₂Is a vibrating mirror coil excitation circuit, 4 is a vibrating mirror coil, 5₂Is a voltage sampler, 6 is an amplifier, 7 is a pulse rise time determination circuit, 8 is a peak holder, and 9 is a pulse fall time determination circuit.
[0023]
First, the above elements 1₂The functions or operations of ˜9 will be described.
FIG. 4 is a timing chart showing input / output waveforms of various elements of the second embodiment. FIG. 4 (a) shows input / output waveforms of each part of the circuit during self-excited oscillation (starting). (B) shows input / output waveforms of each part of the circuit during separately excited oscillation (during synchronization).
Pulse width modulation oscillator 1₂Is a pulse train b having a pulse repetition frequency slightly lower than a frequency 2F that is twice the mechanical resonance frequency F of the rotary vibrating mirror (VM) during self-excited oscillation.₂In the case of separately excited oscillation, an oscillation pulse train b having a pulse repetition frequency that follows a frequency 2F that is twice the mechanical resonance frequency F of the vibrating mirror (VM).₂Can be output (see waveform b in FIG. 4A and waveform b in FIG. 4B).
Since the resonance frequency of the oscillating mirror (VM) assumed in the second embodiment is 50 Hz, the pulse width modulation oscillator 1₂The pulse repetition frequency during self-excited oscillation is about 80 Hz. For this frequency, no particular accuracy is required.
Pulse width modulation oscillator 1₂The remainder of the pulse width modulation oscillator 1₁It is the same. (The internal configuration will be described later.)
[0024]
The pulse train conversion circuit 2 generates an oscillation pulse train b₂In response, the first conversion pulse train d, the second conversion pulse train e, the third conversion pulse train f, the fourth conversion pulse train g, the fifth conversion pulse train h, the sixth conversion pulse train i, and the seventh conversion The pulse train j is configured to be output (see waveforms d to i in FIG. 4A. The waveform j will be described later).
The period of the first to sixth conversion pulse trains is the oscillation pulse train b in the steady state.₂The period (T / 2, T = 1 / F) is twice (T).
Each week period of the first converted pulse train d is composed of an excitation period and a non-excitation period. The start point of the excitation period is at the start point of the previous half-week period as shown in FIG. 4B, and the duty ratio is 4 minutes. Less than 1.
Each week period of the fourth conversion pulse train g is composed of a ground period and a non-ground period. The start point of the ground period is at the start point of the previous half-week period as shown in FIG. 4B, and the duty ratio is 2 minutes. 1 of
Each week period of the third conversion pulse train f is composed of an excitation period and a non-excitation period, and the start point of the excitation period is at the start point of the subsequent half week period as shown in FIG. Less than 1. The third conversion pulse train f corresponds to, for example, a phase obtained by delaying the phase of the first conversion pulse train d by ½ period (T / 2 = ½F) (see f and d in FIG. 4).
[0025]
Each week period of the second conversion pulse train e is composed of a ground period and a non-ground period. The start point of the ground period is at the start point of the subsequent half-week period, and the duty ratio is ½.
This conversion pulse train e corresponds to, for example, a phase obtained by delaying the phase of the fourth conversion pulse train g by ½ period (T / 2 = ½F) (see g and e in FIG. 4).
Each week period of the fifth converted pulse train h is composed of a sampling allowable period and a sampling non-permissible period. The sampling allowable period starts with the end of the excitation period of the first converted pulse train d and ends the previous half-week period. Finish with.
Each week period of the sixth converted pulse train i is composed of a sampling allowable period and a sampling non-permissible period. The sampling allowable period starts with the end of the excitation period of the third converted pulse train f and ends with the subsequent half-week period. Finish with.
The sixth conversion pulse train i corresponds to a phase obtained by delaying the phase of the fifth conversion pulse train h by ½ period (T / 2 = 1 / 2F) (see i and h in FIG. 4A).
Each week period of the seventh converted pulse train j is composed of an operation allowable period and an operation non-permissible period for the pulse falling point determination circuit 9, and the operation allowable period is an oscillation pulse train b.₂Is the same as the duration of
[0026]
Vibration mirror coil excitation circuit 3₂Is the maximum point −θ in which the rotation angle θ of the oscillating mirror (VM) is in the opposite direction._aImmediately after reaching the first input terminal A of the vibrating mirror coil 4₄On the other hand, a positive excitation pulse voltage is applied based on the first conversion pulse train d and the second input terminal C of the mirror coil 4 is applied.₄On the other hand, the ground potential is supplied based on the fourth conversion pulse train g. The rotation angle θ of the vibrating mirror (VM) is the maximum point θ in the positive direction._aImmediately after reaching the second input terminal C of the vibrating mirror coil 4₄In contrast, a positive excitation pulse is applied based on the third conversion pulse train f, and the first input terminal A of the mirror coil 4 is applied.₄On the other hand, the ground potential is supplied based on the second conversion pulse train (e).
The vibrating mirror coil 4 is connected to the first input terminal A.₄When a positive excitation pulse is applied to the oscillating mirror, a positive angular momentum proportional to the duration of the pulse is given to the oscillating mirror (VM), and the second input terminal C₄In contrast, when a positive excitation pulse is applied to the vibrating mirror (VM), a reverse angular momentum proportional to the duration of the pulse is applied to the vibrating mirror (VM).
[0027]
The voltage sampler 5 outputs the positive half wave (absolute value) of the counter electromotive voltage caused by the free vibration of the vibrating mirror (VM) during each sampling allowable period of the fifth pulse train h to the first of the vibrating mirror coil 4. Input terminal A₄The negative half-wave (absolute value) of the back electromotive voltage is detected during the sampling allowable period of the sixth pulse train h at the second input terminal C.₄And are configured to synthesize them on the time axis.
Incidentally, the back electromotive voltage on the vibrating mirror coil 4 caused by the free vibration of the vibrating mirror (VM) is expressed as the first input terminal A.₄In the case of detecting at the second input terminal C, the excitation pulse is not applied.₄Two conditions that the ground potential is supplied to the power supply must be satisfied. In order to satisfy the former condition, the duty ratio of the excitation pulse voltage must be smaller than ¼, and in order to satisfy the latter condition, the duty ratio of the fourth conversion pulse g is It must be exactly one half.
The linear amplifier 6, the pulse rising point determination circuit 7, the peak holder 8, and the pulse falling point determination circuit 9 used in the second embodiment are the same as those used in the first embodiment. .
[0028]
Next, the overall operation of the second embodiment will be described.
Pulse width modulation oscillator 1₂When power is turned on, self-excited oscillation is started at the original pulse repetition frequency and the first oscillation pulse is output.
The pulse train conversion circuit 2 converts the first oscillation pulse into the first first conversion pulse d, the fourth conversion pulse g, and the like.
Vibration mirror coil excitation circuit 3₂, Based on the first first conversion pulse (d) and the fourth conversion pulse (g) received from the pulse train conversion circuit 2, the first excitation pulse voltage is supplied to the first input terminal A of the oscillating mirror coil 4.₄Apply to.
The oscillating mirror (VM) which has been at the origin (θ = 0) until then is given a positive angular momentum by the first excitation pulse current flowing in the oscillating mirror coil 4 (in the forward and reverse directions of the rotation angle θ) (See Figure 5 for how to decide). The angular velocity θ ′ of the oscillating mirror (VM) continuously increases and reaches a maximum when the first excitation pulse is completed.
When the first excitation pulse ends, the vibration mirror (VM) shifts from the vibration mode to the free vibration and continues to rotate in the positive direction while being decelerated by the spring force of the restoring spring.
[0029]
When the kinetic energy given to the vibrating mirror (VM) by the first excitation pulse current is completely converted into mechanical strain energy (or magnetic potential energy) in the restoring spring, the angular velocity θ of the vibrating mirror (VM) ′ Instantaneously becomes zero (stationary state), and the rotation angle θ has a maximum value.
When the rotation angle θ reaches the maximum value, the vibrating mirror (VM) is reversed in its rotating direction by the restoring force of the restoring spring, and continues to rotate in the reverse direction while being accelerated. Then, it passes through the origin (θ = 0) and reaches the maximum value in the reverse direction. During this time, the angular velocity θ ′ of the oscillating mirror (VM) becomes maximum when it passes through the origin (θ = 0), and thereafter is continuously decelerated and finally becomes zero.
Therefore, the counter electromotive voltage induced in the oscillating mirror coil 4 by the free oscillation of the oscillating mirror (VM) reaches a maximum value at the end of the first excitation pulse, and the maximum value of the rotation angle θ in the positive direction. Is zero when the rotation angle θ passes the origin (θ = 0), and becomes zero again when the rotation angle θ reaches the maximum point in the reverse direction.
[0030]
For convenience of explanation, voltage sampler 5₂The second positive half-wave (absolute value) of the counter electromotive voltage induced in the vibrating mirror coil 4 by the free vibration of the vibrating mirror (VM) is the first input terminal A.₄It is assumed that the sample (extraction) can be performed. The linear amplifier 6 includes a voltage sampler 5₂The sample voltage k is received from and amplified (linearly).
The pulse rise time determination circuit 7 detects that the output (absolute value) of the linear amplifier 6 has reached zero from the peak (that is, the rotation angle θ of the vibrating mirror (VM) has reached the maximum value in the positive direction). Immediately pulse width modulation oscillator 1₂First modulation signal input terminal a of₁In contrast, the first negative polarity modulation voltage is applied.
After outputting the third oscillation pulse, the pulse width modulation oscillator 1 was in a pause (zero output) state.₂As soon as it receives the first negative polarity modulation voltage, it inverts its output state and outputs a high voltage. That is, the fourth oscillation pulse rises.
Upon receiving the fourth oscillation pulse, the pulse train conversion circuit 2 converts the fourth to first conversion pulses d to g into the vibrating mirror coil excitation circuit 3.₂In addition, the fifth to sixth conversion pulses h to i are applied to the voltage sampler 5.₂The seventh converted pulse j is supplied to the pulse rising point determination circuit 7 and the pulse falling point determination circuit 9.
[0031]
On the other hand, the peak holder 8 that has received the output voltage (absolute value) m from the linear amplifier 6 has a peak value p at the same voltage m._mIs detected and held as it is.
Therefore, the pulse falling point determination circuit 9 receives the peak voltage p from the peak holder 8._mAnd the operation permission signal (j) corresponding to the fourth oscillation pulse is received from the pulse train conversion circuit 2, and the oscillator 1₂And determines the duration of the fourth (during) oscillating pulse, and therefore also the falling edge of the oscillating pulse,₂Second modulation signal input terminal a₂In contrast, a positive modulation voltage is applied.
At the same time, the peak voltage holding state of the peak holder 8 is reset.
During this period, the pulse width modulation oscillator 1 in the fourth high output state₂As soon as a positive polarity modulation voltage is received from the pulse fall time determination circuit 8, the output state is inverted and a zero voltage is output. That is, the fourth output pulse falls.
The vibrating mirror coil excitation circuit 3 to which the fourth second conversion pulse e and the third conversion pulse f are given from the pulse train conversion circuit 2₂Is the first input terminal A of the vibrating mirror coil 4₄A ground potential to the second input terminal C₄A positive pulse voltage is applied to the electrode. An excitation pulse current having a polarity opposite to that of the first one flows through the vibrating mirror coil 4.
[0032]
The oscillating mirror (VM) given the negative angular momentum proportional to the duration of the current by the fourth excitation pulse current continues to rotate in the negative direction. Then, it passes through the origin (θ = 0) and reaches the maximum point in the negative direction. The angular velocity θ ′ of the oscillating mirror (VM) becomes a maximum when passing through the origin during the rotation.
Voltage sampler 5₂The second negative half wave (absolute value) of the counter electromotive voltage induced in the vibrating mirror coil 4 by the free vibration of the vibrating mirror (VM) is supplied to the second input terminal C.₄Sample (extract) from
After the second negative half wave (absolute value) of the back electromotive voltage is sampled, the linear amplifier 6, the pulse rise time determination circuit 7, the peak holder 8, and the pulse fall time determination circuit 9 are the second These operations are the same as those after the positive half wave (absolute value) sample.
[0033]
  Pulse width modulation oscillator 1₂Receives the second negative polarity modulation voltage from the pulse rise time determination circuit 7 and then receives the second positive polarity modulation voltage from the pulse fall time determination circuit 9 and receives the third oscillation pulse. Output.
  Thus, the entire operation cycle of the drive circuit for the oscillating mirror type scanning device ends at the first time and shifts to the second time.
  In the first operation cycle, the excitation pulse interval is larger than the mechanical vibration period T of the oscillating mirror (VM), and the maximum value of the rotation angle θ (that is, the amplitude in the transient state) is smaller than the maximum value in the steady state. There are each, as the excitation pulse repeatsDecreaseOr, since it increases, for example, a substantially steady state is reached after several pulses.
  Thus, the laser beam reflected by the oscillating mirror (VM) is normally scanned at a desired period and over a desired rotation range (amplitude).
[0034]
[Pulse width modulation oscillator 1],
An example of the internal configuration of the pulse width modulation oscillator 1 used in each embodiment of the invention of this application will be described.
FIG. 6A is a diagram illustrating an example of the internal configuration of the pulse width modulation oscillator 1.
In the figure, ST is a Schmitt trigger inverter, a and b are its input and output points, and R₁And R₁₁Is resistance, D₁Is a diode, C₁Is a capacitor.
Diode D₁And resistance R₁₁And resistance R₁Constitutes a feedback circuit.
Capacitor C₁The time constant when charging is the resistance R₁And R₁₁And capacitor C₁The time constant during discharge is determined by the resistance R₁And capacitor C₁Is determined by each size.
In each embodiment of the invention of this application, in order to make the time constant at the time of discharging much larger than the time constant at the time of charging, R₁≫R₁₁And
And a₁Is a first modulation signal input terminal, a₂Is a second modulation signal input terminal. (First input terminal a₁And the input point a, and the second input terminal a₂Are connected to the input point a. However, when the output impedance of the previous stage is high, these diodes can be omitted. At that time, terminal a₁, A₂And the distinction of point a becomes unnecessary. )
[0035]
The oscillation operation during self-excited oscillation of the pulse width modulation oscillator 1 will be described.
6B and 6C are diagrams for explaining the operation of the pulse width modulation oscillator 1 during self-excited oscillation.
In the figure, the high input voltage V_HIs the first hysteresis voltage, low input voltage V_LIs the second hysteresis voltage. First hysteresis voltage V_HFor example, the power supply voltage V_CCAbout 2/3 of the second hysteresis voltage V_LFor example, the power supply voltage V_CCIt is about 1/3 of.
Capacitor C before power supply (not shown) of Schmitt trigger inverter ST (t <0)₁The terminal voltage of I, ie, the voltage at the input point a is naturally zero.
In this state, when the power is supplied to the Schmitt trigger inverter ST, the voltage at the output point b becomes high level V._EIt becomes. High level V_EIs the power supply voltage V_CCIt is a value that is slightly lowered from.
The voltage at the output point b is high level V_EThen, from the same point b, the diode D of the feedback circuit₁And resistance R₁₁And resistance R₁Through capacitor C₁Current flows into the terminal, and its terminal voltage, that is, the voltage at the input point a rises rapidly. As shown by the solid line in FIG. 6B, the high input level V_HThat is, the first hysteresis voltage V_HTo reach.
[0036]
The voltage at the input point a is the first hysteresis voltage V_HWhen the voltage exceeds the Schmitt trigger inverter ST, the voltage is inverted as shown in FIG.₀(In this specification, unless specifically required, the zero level and the low level are not distinguished and collectively referred to as “zero level”).
When the voltage at the output point a is inverted to zero level, the capacitor C₁The charge in the resistor element R₁Slowly discharged through. Then, as shown in FIG. 6B, the second hysteresis voltage V_LTo reach.
The voltage at the input point a is the second hysteresis voltage V_LThe output voltage of the Schmitt trigger inverter ST is inverted again as shown by the solid line in FIG._HIt becomes. And capacitor C₁Charging is started.
Similarly, the inversion operation of the Schmitt trigger inverter ST is repeated, and the oscillation pulse train b is output from the output point b.
The duty ratio of the oscillation pulse train b is the resistance R₁And resistance R₁₁Ratio (R₁/ R₁₁) Is almost determined.
[0037]
Next, an oscillation operation at the time of separately excited oscillation of the pulse width modulation oscillator 1 will be described.
If no modulation signal is input, the voltage at the input point a is the voltage V from time 1 to time 4 as shown by the solid line in FIG._HTo voltage V_LUntil then, it should descend slowly. However, at time 2, the first modulation signal input terminal a₁When the negative modulation voltage is applied, the voltage at the input point a drops rapidly and the second hysteresis voltage V_LIt becomes.
Then, the output voltage of the Schmitt trigger inverter ST is inverted, and as shown by the dotted line in FIG._Ebecome.
The voltage at the output point b is high level V_EFrom the same point b, the resistance R of the feedback circuit₁And R₁₁Through capacitor C₁Charge flows into the terminal, and the terminal voltage, that is, the voltage at the input point a starts to rise rapidly as shown by the dotted line in FIG. That is, the terminal voltage at the input point a is the second hysteresis voltage V_LTo the first hysteresis voltage V_HIf there is no input of a modulation signal, it will continue to rise substantially linearly after time 3 in FIG. However, at time 3 in FIG. 5B, the second modulation signal input terminal a₂In addition, when a positive modulation voltage is applied, the voltage at the input point a suddenly increases, and the first hysteresis voltage V_HTo reach.
[0038]
The voltage at the input point a is the first hysteresis voltage V_HExceeds the output voltage, the output voltage of the Schmitt trigger inverter ST is inverted again as indicated by the dotted line in FIG.₀It becomes.
The voltage at the output point b is inverted to zero level V₀Then, capacitor C₁The charge inside is resistance R₁The voltage at the input point a slowly drops as shown by the dotted line in FIG. 6B.
At time 6, the first modulation signal input terminal a₁When a negative polarity modulation voltage is applied, the voltage at the input point a drops rapidly and the second hysteresis voltage V_LIt becomes. Then, the voltage at the output point “b” is inverted again, and as shown by the dotted line in FIG._EIt becomes.
Similarly, the inversion operation of the Schmitt trigger inverter ST is repeated, and the oscillation pulse train b is output from the output point b. The pulse repetition frequency of the oscillation pulse train b at this time is the first modulation signal input terminal a₁Is defined by the pulse repetition frequency of the modulation voltage n applied to.
[0039]
[Pulse train conversion circuit 2],
An example of the internal configuration of the pulse train conversion circuit 2 used in the second embodiment of the invention of this application will be described.
FIG. 7 is a diagram illustrating an example of the internal configuration of the pulse train conversion circuit 2.
In the figure, 2FF is a D flip-flop, 2I is an inverter, N₁, N₃, N₅, N₆Are both NAND circuits and V_CCIs the power supply.
The output voltage of the -Q terminal is fed back and applied to the D terminal of the D flip-flop 2FF.
Accordingly, the D flip-flop 2FF divides the oscillation pulse train b, outputs the pulse train c from the Q terminal, and outputs the inverted pulse train -c from the -Q terminal. The waveform of the pulse train c is as shown by the waveform c in FIG. 4, and its pulse repetition frequency is one half of the pulse repetition frequency of the oscillation pulse train b.
The pulse train conversion circuit 2 receives the oscillation pulse train b, receives the first conversion pulse train d, the second conversion pulse train e, the third conversion pulse train f, the fourth conversion pulse train g, the fifth conversion pulse train h, and the sixth The conversion pulse train i and the seventh conversion pulse train j are output. The waveforms of the first to fourth conversion pulse trains d to i are as shown in the waveforms d to i of FIG. The pulse repetition frequency of the first to fourth conversion pulse trains d to i is half of the pulse repetition frequency of the oscillation pulse train b.
[0040]
NAND circuit N₁Receives a pulse train c and a pulse train b and outputs a first pulse train d. That is, d = ¬ (c · b). However, the symbol ¬ represents negation.
Therefore, the pulse repetition frequency of the pulse train d is half of the pulse repetition frequency of the pulse train b. (The same applies hereinafter).
The inverted pulse train -c from the -Q terminal passes through the node 2 and becomes the second converted pulse train e. That is, e = ¬c.
NAND circuit N₃Receives the inverted pulse train -c and the pulse train b from the -Q terminal, and outputs a third converted pulse train f. That is, f = ¬ (¬c · b).
The pulse train c from the Q terminal passes through the node 1 and becomes the fourth converted pulse train g. That is, g = c.
NAND circuit N₅And inverter I₅Receives a pulse train c and an inverted pulse train -b of the oscillation pulse train b, and outputs a fifth converted pulse train h. That is, h = ¬¬ (c · −b).
NAND circuit N₆And inverter I₆Receives the inverted pulse train -c from the -Q terminal and the inverted pulse train -b of the oscillation pulse train b from the inverter 2I, and outputs a sixth converted pulse train i. That is, i = ¬¬ (-c · -b).
[0041]
In the first to fourth conversion pulse trains d to g, the essential one is the time of voltage inversion. The polarity of each voltage of the pulse trains d to g must be opposite to the polarity shown in FIG. 4 depending on the characteristics of the next-stage vibrating mirror excitation circuit 3.
Similarly, the polarity of each voltage of the conversion pulse trains h to i and j must be selected opposite to the polarity shown in FIG. 4 depending on the characteristics of the voltage sampler 5 and the pulse rising conversion circuit 7 that use the voltage polarity. I must.
There are 2 to the 4th power, that is, 16 combinations of forward and reverse polarities for the first to fourth conversion pulse trains d to g.
The 16 combinations can be realized by combining 1 to 4 new inverters on the output side of the pulse train conversion circuit 2 in FIG. 7, but the use of the new inverters can be limited to only one. Can be realized.
[0042]
The first to fourth output pulse trains of the pulse train conversion circuit 2 of FIG. 7 are d, e, f, g, and the combination thereof is (d, e, f, g), and each inversion of d, e, f, g The outputs are -d, -e, -f, and -g, respectively.
In the second combination (-d, -e, -f, -g), the node 1 shown in FIG. 7 is switched from the Q terminal to the -Q terminal, and the node 2 is switched from the -Q terminal to the Q terminal. It is realized by doing.
The third combination (d, -e, -f, g) is realized by switching the node 2 from the -Q terminal to the Q terminal (or node 1),
The fourth combination (-d, e, f, -g) is realized by switching connection of the node 1 from the Q terminal to the -Q terminal (or node 2).
The fifth combination (-d, e, -f, g) is realized by switching the inverter I immediately after the node 3 just before the node 3.
[0043]
The sixth combination (d, -e, f, -g) is realized by simultaneously performing the connection change in the second combination and the connection change in the fifth combination,
The seventh combination (-d, -e, f, -g) is realized by simultaneously performing the connection change in the third combination and the connection change in the fifth combination,
The eighth combination (d, e, -f, -g) is realized by simultaneously performing the connection change in the fourth combination and the connection change in the fifth combination.
The ninth combination (-d, e, f, g), the tenth combination (d, -e, f, g), the eleventh combination (d, e, -f, g) and the twelfth combination ( d, e, f, -g) inverts any one of d, e, f, g in the first combination (d, e, f, g) using one inverter. This is realized.
In the thirteenth to sixteenth combinations, any one of -d, -e, -f, and -g in the second combination (-d, -e, -f, -g) This is realized by inversion using an inverter.
[0044]
[Vibrating mirror coil excitation circuit 3],
An example of the internal configuration of the vibrating mirror coil excitation circuit 3 used in the second embodiment of the invention of this application will be described.
FIG. 8 is a diagram illustrating an example of the internal configuration of the vibrating mirror coil excitation circuit 3.
In the figure, F₁~ F₄Are both MOS-FETs and F₁And F₃Is the p-channel depletion type, F₂And F₄Is an n-channel depletion type.
p-channel depletion type MOS, FET, F₁And F₃Source and base of the power supply V_CCN-channel depletion type MOS-FET-F₂And F₄The source and base of are connected to the ground potential GND.
That is, at the top of the Wheatstone bridge, the power supply V_CCAre connected to each other, ground potential GND is connected to the lower apex, and MOS, FET, and F are connected to each side of the bridge.₁~ F₄Is connected. The left and right vertices are the first and second input terminals A of the vibrating mirror coil 4.₄And C₄Connected to.
[0045]
p-channel MOS / FET / F₁And F₃Indicates that the gate voltage applied to the base is a positive gate threshold voltage V_TIt turns on at the following times, and when the gate voltage has a large negative value, a large saturation current flows from the source S to the drain D, but the gate voltage is the gate threshold voltage V_TWhen the above positive voltage is reached, no current flows between the source and drain.
n-channel MOS / FET / F₂And F₄The gate voltage applied to the base is a negative gate threshold voltage V_TWhen the gate voltage becomes a positive value, a large saturation current flows from the drain D to the source S, but the gate voltage is the gate threshold voltage V_TWhen the above positive voltage is reached, no current flows between the source and drain.
[0046]
Therefore, the combinations of the voltage polarities of the conversion pulses d, e, f, and g applied to the oscillating mirror excitation circuit 3 of FIG. The voltage polarity combination of (H, O) is
While the voltage polarity combination of the conversion pulses d to g is (H, O, H, H) as shown in FIG. 4, the voltage polarity combination of the points A and B is (*, 0),
While the combination of voltage polarities of the conversion pulses d to g is (H, H, O, O) as shown in FIG. 4, the combination of voltage polarities at points A and B is (O, H).
While the combination of the voltage polarities of the conversion pulses d to g is (H, H, H, O) as shown in FIG. 4, the combination of the voltage polarities at points A and B is (0, *).
Here, the symbol * indicates that it depends on the presence or absence of the counter electromotive force in the vibrating mirror coil 4 at the next stage.
The MOS / FET / F used in the vibration mirror excitation circuit 3 of FIG.₁Is a switching element of a type that conducts when the gate input voltage d is negative.₁On the condition that the inverted pulse train -d is input instead of the first conversion pulse train d, a switching element of a type that conducts when the input voltage is positive (for example, an n-channel enhancement type MOS-FET). , Can be replaced. Similarly, MOS, FET, F₂, F₃And F₄Each can be replaced with a switching element that conducts when the polarity of the input voltage is in an inversion relationship with them.
There are 2 4 combinations, that is, 16 combinations.
[0047]
  [Voltage sampler 5₂],
  No. of the invention of this application2Voltage sampler 5 used in the embodiment₂An example of the internal configuration will be described.
  FIG. 9 shows a voltage sampler 5₂It is a figure which shows an example of the internal structure of.
  In the figure, 5S₁Is the first analog switch (transmission gate), 5S₂Is a second analog switch (transmission gate). These analog switches are of a type in which the input / output terminal AB is in a conductive state while a positive control voltage is applied to the control terminal C.
  First analog switch 5S₁Is the first input terminal A of the oscillating mirror coil 4 during the ON period of the fifth conversion pulse train h applied to the control terminal C (that is, the excitation pulse non-application period).₄Can be detected. The second analog switch 5S₂Is the second input terminal C of the oscillating mirror coil 4 during the ON period of the sixth conversion pulse train i applied to the control terminal C (that is, the excitation pulse non-application period).₄The counter electromotive voltage (analog voltage) appearing in can be detected.
  Analog switch 5S₁And 5S₂Each electromotive voltage detected by the switch 5S₁And 5S₂Is synthesized on the output side.
  Switch 5S₁Is of a type that conducts when a negative control voltage is applied, the switch 5S₁The conversion pulse train applied to the control terminal C must be the inverted pulse train -h of the fifth conversion pulse train h. This means that switch 5S₂The same applies to.
[0048]
[Pulse rise time determination circuit 7],
An example of the internal configuration of the pulse rising point determination circuit 7 used in each embodiment of the invention of this application will be described.
FIG. 10 is a diagram illustrating an example of an internal configuration of the pulse rising point determination circuit 7.
In the figure, 7CO is a comparator, R₇₁, R₇₂, R₇₃And R₇₄Are both resistive elements. These elements together constitute a zero detector.
7FF is a D flip-flop.
At the start, nodal point 1 has a reference voltage V_rBy the minute voltage (R₇₂/ R₇₁) V_rAnd approximately this voltage is applied to the + terminal of the comparator 7CO. The value of each resistance element is R₇₂≫R₇₁, R₇₂≒ R₇₃, R₇₂≫R₇₃, R₇₄≫R₇₁, R₇₄≫R₇₃It is because it is selected so that. Therefore, the output voltage of the comparator 7CO is at a high level (power supply voltage V_CC(See (b) of FIG. 4).
Further, the output voltage of the -Q terminal of the D flip-flop 7FF is set to be high level at the start time.
[0049]
When the counter electromotive voltage due to the free vibration of the oscillating mirror is detected and the output voltage m of the amplifier 6 is applied to the negative terminal of the comparator 7CO, the output voltage n is inverted to zero level. Subsequently, the output voltage m of the amplifier 6 increases, reaches a maximum value, and starts decreasing after inversion, but the output voltage n of the comparator 7CO does not change.
When the output voltage m of the amplifier 6 drops to the zero level, the output voltage n of the comparator 7CO is inverted and becomes a high level.
Then, the state of the D flip-flop 7FF is inverted, and the output voltage of the -Q terminal becomes negative. Then, the first modulation input terminal a of the pulse width modulation oscillator 1 of the next stage₁In contrast, a negative voltage is applied.
After the output voltage of the pulse width modulation oscillator 1 is inverted from the zero level to the high level, the output voltage is inverted from the high level to the zero level. Therefore, when the seventh conversion pulse train j of the signal train conversion circuit 2 becomes the high level, D The state of the flip-flop 7FF is inverted, and the output voltage of the output terminal -Q becomes high level.
Similarly, the inversion operation in which the output voltage of the -Q terminal is changed from the high level to the zero level and from the zero level to the high level is repeated.
[0050]
[Peak holder 8],
An example of the internal configuration of the peak holder 8 used in each embodiment of the invention of this application will be described.
FIG. 11 is a diagram illustrating an example of the internal configuration of the peak holder 8, the pulse falling point determination circuit 9, and the feedback circuit 10.
In the right half of FIG. 11, 8DA is a differential amplifier, D₈₁Is a diode, R₈₁Is a resistance element, C₈Is a capacitor, L₈Is a feedback loop, 8S is an analog switch, R₈₂Is ground resistance, D₈₂Is a constant voltage diode.
The analog switch 8S has a non-conductive state between the input / output terminals AB while a zero potential or a positive potential is supplied to the control input terminal C, and a negative control voltage is applied to the control input terminal C. The output terminals AB are in a conductive state.
Resistance element R₈₂Is a diode D for supplying a constant zero potential to the control input terminal C of the analog switch 8S.₈₂Is for making the magnitude of the pulse voltage constant.
The above differential amplifier 8DA, diode D₈₁, Resistance element R₈₁, Capacitor C₈, Feedback loop L₈And analog switch 8S, resistance element R₈₂And diode D₈₂Together constitute the peak holder 8.
[0051]
When the output voltage m of the amplifier 6 is applied to the + terminal of the differential amplifier 8DA, the diode D₈₁And resistance R₈₁Charging current flows through the capacitor C₈Is charged. While the voltage difference between the voltage applied to the + terminal and the feedback voltage to the − terminal is positive, a charging current proportional to the voltage difference is applied to the diode D.₈₁And resistance R₈₁Through the capacitor C₈The terminal voltage p continues to rise.
Thus, capacitor C₈Terminal voltage p, that is, the output voltage p of the peak holder 8 is the peak value p at the output voltage m of the amplifier 6 as shown by the waveform p in FIG._mWill be held.
The holding voltage of the peak holder 8 is the peak value p when a negative pulse voltage is applied to the control input terminal C of the analog switch 8S._mTo zero level.
In place of the analog switch 8S of FIG. 11, an analog switch having a control characteristic that becomes conductive when a positive control voltage is applied to the control input terminal C can be used.
[0052]
[Pulse falling time determination circuit 9],
An example of the internal configuration of the pulse falling point determination circuit 9 used in each embodiment of the invention of this application will be described.
In the left half of FIG. 11, 9S is an analog switch, 9CO is a comparator, 91 is an inverter, and C₉Is a capacitor, R₉₁, R₉₂And R₉₃Is a resistance element.
When the output voltage of the pulse width modulation oscillator 1 is at a low level, and therefore the seventh converted pulse train j from the pulse train conversion circuit 2 is at a high level, the analog switch 9S is in a conductive state, so that the capacitor C₉Is the reference voltage V_rAnd its terminal voltage q is V in the steady state._r・ R₉₁/ (R₉₁+ R₉₂) (Hereinafter “target value v_m" )
[0053]
When the output voltage of the pulse width modulation oscillator 1 is changed from a low level to a high level, and therefore, the seventh conversion pulse train of the pulse train conversion circuit 2 is inverted from a high level to a low level, the analog switch 9S is turned off.₉Starts discharging, and its terminal voltage q drops rapidly. Capacitor C₉Terminal voltage q drops, and peak voltage p from peak holder 8_mWhen the value is less than, the output of the comparator 9CO is inverted and becomes zero level, and the output of the inverter 9I becomes high level.
Capacitor C₉The time interval from the start of discharge until the output of the comparator 9CO is inverted is the target value v_mAnd peak value p_mVoltage difference between_m-P_m). Therefore, it is proportional to the amplitude difference between the desired amplitude of the vibrating mirror (VM) and the actual amplitude (amplitude at the time of measurement).
[0054]
In this way, the pulse falling time determination circuit 9 has the second modulation signal input terminal a of the next-stage pulse width modulation oscillator 1 when the output of the comparator 9CO is inverted.₂A positive modulation voltage r is applied to the oscillator 1 to cause the oscillation pulse of the oscillator 1 to fall.
At the same time, a negative pulse voltage is applied to the control input terminal C of the analog switch 8S of the peak holder 8 in the previous stage via the feedback circuit 10. Then, since the input / output terminal AB of the switch 8S becomes conductive, the capacitor C is connected through this.₈The terminal voltage q is zero level for a short time.
The feedback circuit 10 includes an inverter 10I and a coupling capacitor C connected in series.₁₀Consists of.
When an analog switch having a control characteristic that becomes conductive when a positive control voltage is applied to the control input terminal C is used as the analog switch 8S in the peak holder 8 in the previous stage, a feedback circuit Ten inverters 10I can be omitted. In that case, constant voltage diode D₈₂The polarity of the must be reversed.
[0055]
【The invention's effect】
Since the invention of this application is configured as described above, the following effects can be achieved.
(A) A vibrating mirror type scanning device that can operate the vibrating mirror (VM) in a resonance mode and does not require a sensor for directly detecting the rotation angle (position) and angular velocity of the vibrating mirror (VM). Drive circuit can be provided. (B) The frequency and phase of the drive voltage can be adjusted without operating the vibration mirror (VM) in the resonance mode and using a sensor that directly detects the rotation angle (position) and angular velocity of the vibration mirror (VM). It is possible to provide a drive circuit for a vibrating mirror type scanning device that can automatically follow the mechanical resonance frequency and phase of the vibrating mirror (VM) and that does not require adjustment.
(C) Driving the oscillating mirror coil with a pulse voltage (current) and automatically synchronizing the pulse voltage (current) with the mechanical vibration of the oscillating mirror (VM) to minimize current consumption and power consumption. Therefore, it is possible to provide a drive circuit for a vibrating mirror type scanning device that can realize a long life of the battery used.
(D) By oscillating the oscillating mirror coil with a pulse voltage (current), it is possible to provide a driving circuit for the oscillating mirror type scanning device that can expand the range of the operating voltage to the limit.
[Brief description of the drawings]
FIG. 1 is a block diagram showing an overall configuration of a drive circuit for a vibrating mirror type scanning device according to a first embodiment of the present invention;
FIG. 2 is an operation explanatory diagram of the vibrating mirror in the first embodiment.
FIG. 3 is a block diagram showing an overall configuration of a drive circuit for a vibrating mirror type scanning device according to a second embodiment of the present invention;
FIG. 4 is a diagram showing input / output waveforms of various elements according to the second embodiment.
FIG. 5 is an operation explanatory diagram of the vibrating mirror in the second embodiment.
FIG. 6 is a diagram showing an internal configuration of a pulse width modulation oscillator used in each embodiment.
FIG. 7 is a diagram showing an internal configuration of a pulse train conversion circuit used in the second embodiment.
FIG. 8 is a diagram showing an internal configuration of the vibration mirror coil excitation circuit.
FIG. 9 is a diagram showing an internal configuration of the voltage sampler.
FIG. 10 is a diagram showing an internal configuration of a pulse rising point determination circuit used in each embodiment.
FIG. 11 is a diagram showing internal configurations of the peak holder, a pulse falling point determination circuit, and a feedback circuit.
[Explanation of symbols]
1₁Pulse width modulation oscillator
1₂Pulse width modulation oscillator
2 Pulse signal string conversion circuit
3 Vibration mirror coil excitation circuit
4 Vibration mirror coil (VM coil)
5 Voltage sampler
6 Amplifier
7 Pulse rise time decision circuit
8 Peak holder
9 Pulse fall time decision circuit
10 Feedback circuit
ST Schmitt trigger inverter
2FF D flip-flop
F₁  MOS FET (eg, p-channel depletion type)
F₂  MOS FET (eg n-channel depletion type)
F₃  MOS FET (eg, p-channel depletion type)
F₄  MOS FET (eg n-channel depletion type)
5S₁  First analog switch
5S₂  Second analog switch
7CO comparator
7FF D flip-flop
8DA differential amplifier
8S analog switch
9S analog switch
9CO comparison circuit

Claims

Pulse width modulation oscillator (1 ₁ ), oscillating mirror coil excitation circuit (3 ₁ ), oscillating mirror coil (4), voltage sampler (5 ₁ ), pulse rise time determination circuit (7), peak holder ( 8) and a pulse falling point determination circuit (9),
The self-excited oscillation of the pulse width modulation oscillator (1 ₁ ) is an oscillation in which the pulse repetition frequency is slightly lower than the mechanical resonance frequency (F) of the rotary vibrating mirror and the duty ratio is less than a quarter. Oscillation in which the pulse repetition frequency follows the mechanical resonance frequency (F) of the oscillating mirror and the duty ratio is smaller than that in the self-excited oscillation so that the pulse train (b ₁ ) is output. Configured to be able to output a pulse train (b ₁ ),
The oscillating mirror coil excitation circuit (3 ₁ ) receives the first input terminal (A ₄ ) of the oscillating mirror coil (4) immediately after the rotational angle (θ) of the oscillating mirror reaches the maximum point in the reverse direction. ) With respect to the oscillation pulse train (b ₁ ), a positive excitation pulse is applied,
When the positive excitation pulse is applied to the first input terminal (A ₄ ), the oscillating mirror coil (4) has a positive direction proportional to the duration of the pulse to the oscillating mirror. Configured to give angular momentum,
The voltage sampler (5 ₁ ) calculates the absolute value of the negative half-wave of the counter electromotive voltage caused by the free vibration of the vibrating mirror when the excitation pulse is not applied, as the first value of the vibrating mirror coil (4). Is configured to detect at the input terminal (A ₄ ) of
The pulse rise time determination circuit (7) detects the time point when the output level of the voltage sampler (5 ₁ ) reaches zero from the peak, and the next oscillation pulse of the pulse width modulation oscillator (1 ₁ ) in the pause state And a negative modulation voltage (q) for causing the oscillation pulse to rise is applied to the first modulation signal input terminal (a ₁ ) of the oscillator (1 ₁ ). Configured
The peak holder (8) is configured to detect and hold the peak value (p _m ) in the output voltage of the voltage sampler (5 ₁ ) every cycle,
The pulse falling time determination circuit (9) receives the oscillation pulse duration signal from the pulse width modulation oscillator (1 ₁ ) and the peak value (p _m ) from the peak holder (8), and receives the oscillation mirror. The oscillation pulse duration time proportional to the voltage difference between the target value (v _r ) corresponding to the desired amplitude of the signal and the peak value (p _m ), and hence the oscillation pulse falling point, is determined, and the oscillator (1 ₁ ) A positive modulation voltage (r) is applied to the second modulation signal input terminal (a ₂ ) to cause the ongoing oscillation pulse to fall.
Drive circuit for vibration mirror type scanning device.

Pulse width modulation oscillator (1 ₂ ), pulse train conversion circuit (2), oscillating mirror coil excitation circuit (3 ₂ ), oscillating mirror coil (4), voltage sampler (5 ₂ ), and pulse rise time determination circuit (7), a peak holder (8), and a pulse falling point determination circuit (9),
In the pulse width modulation oscillator (1 ₂ ), during self-excited oscillation, the pulse repetition frequency is slightly lower than the frequency (2F) twice the mechanical resonance frequency (F) of the rotary vibrating mirror, and the duty ratio is 2 The pulse repetition frequency follows a frequency (2F) that is twice the mechanical resonance frequency (F) of the vibrating mirror so that an oscillation pulse train (b ₂ ) smaller than a fraction is output. And an oscillation pulse train (b ₂ ) whose duty factor is smaller than that at the time of self-excited oscillation,
The pulse train conversion circuit (2) receives the oscillation pulse train (b ₂ ), receives the first conversion pulse train (d), the second conversion pulse train (e), the third conversion pulse train (f), the fourth conversion pulse train (f), It is configured to output a conversion pulse train (g), a fifth conversion pulse train (h), a sixth conversion pulse train (i), and a seventh conversion pulse train (j),
The period of the first to sixth conversion pulse trains is twice (T) the period (T / 2, T = 1 / F) of the oscillation pulse train (b ₂ ) in a steady state.
Each week period of the first conversion pulse train (d) is composed of an excitation period and a non-excitation period. The start point of the excitation period is at the start point of the previous half-week period, and the duty ratio thereof is smaller than a quarter. And
Each week period of the fourth conversion pulse train (g) is composed of a ground period and a non-ground period, the start point of the ground period is at the start point of the previous half-week period, and the duty ratio is ½,
Each week period of the third conversion pulse train (f) is composed of an excitation period and a non-excitation period. The start point of the excitation period is at the start point of the subsequent half-week period, and the duty ratio thereof is smaller than a quarter. And
Each week period of the second conversion pulse train (e) is composed of a ground period and a non-ground period, the start point of the ground period is at the start point of the subsequent half-week period, and the duty ratio is ½,
Each week period of the fifth conversion pulse train (h) includes a sampling allowable period and a sampling non-permissible period, and the sampling allowable period starts with the end of the excitation period of the first conversion pulse train (d), Ends with the end of the previous half-week,
Each week period of the sixth conversion pulse train (i) includes a sampling allowable period and a sampling non-permissible period, and the sampling allowable period starts with the end of the excitation period of the third conversion pulse train (f), Ends with the end of the later half-week period,
Each week period of the seventh converted pulse train (j) includes an operation allowable period and an operation non-permissible period for the pulse fall time determination circuit (9), and the operation allowable period includes the oscillation pulse train (b ₂ ). The duration of
The oscillating mirror coil excitation circuit (3 ₂ ) has a first input terminal (A ₄ ) of the oscillating mirror coil (4) immediately after the rotational angle (θ) of the oscillating mirror reaches the maximum point in the reverse direction. ) Is applied with a positive excitation pulse based on the first conversion pulse train (d), and the fourth conversion is applied to the second input terminal (C ₄ ) of the mirror coil (4). The ground potential is supplied based on the pulse train (g), and immediately after the rotational angle (θ) of the vibrating mirror reaches the maximum point in the positive direction, the second of the vibrating mirror coil (4) is supplied. A positive excitation pulse is applied to the input terminal (C ₄ ) based on the third conversion pulse train (f), and the first input terminal (A ₄ ) of the mirror coil (4) is applied to the input terminal (C ₄ ). Configured to supply ground potential based on second conversion pulse train (e) It is,
When a positive excitation pulse is applied to the first input terminal (A ₄ ), the oscillating mirror coil (4) generates a positive angular momentum proportional to the duration of the pulse. When a positive excitation pulse is applied to the second input terminal (C ₄ ), a negative angular momentum proportional to the duration of the pulse is applied to the vibrating mirror. Configured to give against
Said voltage sampler (5 _2), during each sampling permissible period of the fifth conversion pulse train (h), the vibration of the absolute value of the positive polarity half-wave of the back electromotive voltage due to free vibration of the vibration mirror Detected at the first input terminal (A ₄ ) of the mirror coil (4), the absolute value of the negative half-wave of the back electromotive voltage during each sampling allowable period of the sixth conversion pulse train (h), Configured to detect at the second input terminal (C ₄ ) and synthesize them on the time axis,
The pulse rise time determination circuit (7) detects the time point when the output level of the voltage sampler (5 ₂ ) reaches zero from the peak, and the next oscillation pulse of the paused pulse width modulation oscillator (1 ₂ ) is detected. It is configured to determine a rising time point and to apply a negative modulation voltage for raising the oscillation pulse to the first modulation signal input terminal (a ₁ ) of the oscillator (1 ₂ ),
It said peak holder (8), for each half cycle of the voltage sampler (5 _2), to detect the peak value of the output (p _m) is configured and held,
The pulse falling point determination circuit (9) receives the operation permission signal from the pulse train conversion circuit (2) and the peak value (p _m ) from the peak holder (8), and performs a desired operation of the vibrating mirror. The oscillation pulse duration proportional to the voltage difference between the target value (v _m ) corresponding to the amplitude and the peak value (p _m ), and therefore the oscillation pulse falling point, is determined, and the _{second of} the oscillator (1 ₂ ) is determined. The modulation signal input terminal (a ₂ ) is configured to apply a positive-polarity modulation voltage (r) for causing the oscillation pulse to fall.
Drive circuit for vibration mirror type scanning device.