JP3697252B2 - DC-DC conversion control circuit and DC-DC converter - Google Patents

DC-DC conversion control circuit and DC-DC converter Download PDF

Info

Publication number
JP3697252B2
JP3697252B2 JP2003294614A JP2003294614A JP3697252B2 JP 3697252 B2 JP3697252 B2 JP 3697252B2 JP 2003294614 A JP2003294614 A JP 2003294614A JP 2003294614 A JP2003294614 A JP 2003294614A JP 3697252 B2 JP3697252 B2 JP 3697252B2
Authority
JP
Japan
Prior art keywords
conversion
control circuit
voltage
output voltage
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003294614A
Other languages
Japanese (ja)
Other versions
JP2004007997A (en
Inventor
充雄 佐伯
秀俊 矢野
秀清 小澤
聖也 喜多川
俊幸 松山
敬史 松本
久市 滝本
芳昭 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2003294614A priority Critical patent/JP3697252B2/en
Publication of JP2004007997A publication Critical patent/JP2004007997A/en
Application granted granted Critical
Publication of JP3697252B2 publication Critical patent/JP3697252B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は，各種電子機器などの電源として用いられる直流−直流変換制御回路および直流−直流変換装置に関する。   The present invention relates to a DC-DC conversion control circuit and a DC-DC converter used as a power source for various electronic devices.

いわゆるノートパソコン等の携帯型電子機器においては，装置用の電源として電池が搭載されているが，一般的に電池の電圧は放電が進むに従って低下していくため，電子機器内部で使用する電圧を一定に保つために直流−直流変換（以下，ＤＣ−ＤＣという）装置により電池出力の定電圧化を計っている。   In a portable electronic device such as a so-called laptop computer, a battery is mounted as a power source for the device. However, since the voltage of the battery generally decreases as the discharge proceeds, the voltage used inside the electronic device is reduced. In order to maintain a constant voltage, the battery output is made constant by a DC-DC conversion (hereinafter referred to as DC-DC) device.

また，電子機器内で使用する電圧は通常１種類ではなく複数の電圧が必要とされており，装置が必要とする電圧の種類と同数のＤＣ−ＤＣ装置が用意されている。   In addition, the voltage used in the electronic device is usually not a single type but requires a plurality of voltages, and the same number of DC-DC devices as the types of voltages required by the device are prepared.

ところで，電子機器内の電源として複数の電源を使用している場合，各電源の投入・切断のシーケンスを考慮しないと，半導体デバイスがラッチアップを起こして焼損することがある。電源間の投入・切断シーケンスを制御するには，通常はシーケンス制御のための論理回路を必要とするため，回路規模も大きく複雑な制御回路を必要とする。   By the way, when a plurality of power supplies are used as the power supply in the electronic device, the semiconductor device may be burned up due to latch-up unless the turn-on / off sequence of each power supply is taken into consideration. In order to control the sequence of turning on and off between power supplies, a logic circuit for sequence control is usually required, so that a large circuit scale and a complicated control circuit are required.

本発明は，電源の投入・切断のシーケンスを実現するに当って，特別な回路を必要とせずに簡単にシーケンス制御を実現することを可能としたものである。   The present invention makes it possible to easily realize sequence control without requiring a special circuit when realizing a power-on / off sequence.

図１８は，一般的なノートパソコン等における降圧型ＤＣ−ＤＣ装置の回路図である。図１８（Ａ）において，ＤＣ−ＤＣ制御回路３０へ入力されるＯＮ信号は，ＤＣ−ＤＣの動作の開始・停止を指示するための制御信号であり，ＯＮ信号がＨｉｇｈ状態のときＤＣ−ＤＣは動作し，Ｌｏｗ状態のとき停止する。   FIG. 18 is a circuit diagram of a step-down DC-DC device in a general notebook personal computer or the like. In FIG. 18A, an ON signal input to the DC-DC control circuit 30 is a control signal for instructing start / stop of the operation of the DC-DC. When the ON signal is in a high state, the DC-DC Operates and stops when in the Low state.

Ｔｒ31は，スイッチング用のメイン・トランジスタであり，ＤＣ−ＤＣ制御回路３０によりＯＮ／ＯＦＦの制御が行われる。Ｌ31は，電圧を変換するためのチョークコイルであり，Ｄ31は，メイン・トランジスタＴｒ31がＯＦＦである期間にチョークコイルＬ31に蓄えられたエネルギーを放出するためのフライホィール・ダイオードである。Ｃ31は，出力の平滑用コンデンサである。Ｃ32は，ＤＣ−ＤＣの動作開始時に，入力Ｖｉから突入電流が流れるのを防止するソフトスタート制御用のコンデンサである。 Tr 31 is a main transistor for switching, and ON / OFF control is performed by the DC-DC control circuit 30. L 31 is a choke coil for converting a voltage, and D 31 is a flywheel diode for releasing energy stored in the choke coil L 31 during a period when the main transistor Tr 31 is OFF. . C 31 is an output smoothing capacitor. C 32 is a capacitor for soft start control that prevents inrush current from flowing from the input Vi at the start of DC-DC operation.

図１８（Ｂ）は，図１８（Ａ）に示すＰＷＭ制御方式のＤＣ−ＤＣ制御回路３０の詳細を示す図である。   FIG. 18B is a diagram showing the details of the DC-DC control circuit 30 of the PWM control system shown in FIG.

電源部３５は，外部からのＯＮ信号に従って，この制御回路全体の電源の供給のＯＮ／ＯＦＦを制御することで，制御回路全体のＯＮ／ＯＦＦ制御，言い換えれば，ＤＣ−ＤＣのＯＮ／ＯＦＦの制御を行う。   The power supply unit 35 controls ON / OFF of the power supply of the entire control circuit according to an ON signal from the outside, thereby controlling ON / OFF of the entire control circuit, in other words, ON / OFF of the DC-DC. Take control.

Ｒ31／Ｒ32は，ＤＣ−ＤＣの出力電圧Ｖｏ1 を分圧するための電圧分割抵抗であり，Ｖｏ1 の電圧が規格値のとき分割結果が基準電圧ｅ1 と同じになるように設定される。抵抗Ｒ31／Ｒ32により分割された電圧は，誤差増幅器３１の反転入力として加えられる。誤差増幅器３１は，ＤＣ−ＤＣの出力電圧Ｖｏ1 と基準電圧ｅ31との差を増幅するための増幅器である。 R 31 / R 32 is a voltage dividing resistor for dividing the DC-DC output voltage Vo 1 , and is set so that the dividing result is the same as the reference voltage e 1 when the voltage of Vo 1 is a standard value. The The voltage divided by the resistors R 31 / R 32 is applied as the inverting input of the error amplifier 31. The error amplifier 31 is an amplifier for amplifying the difference between the DC-DC output voltage Vo 1 and the reference voltage e 31 .

ＰＷＭ比較器３３は，１つの反転入力と２つの非反転入力を持つ電圧比較器で，誤差増幅器３１からの入力電圧に応じて出力パルス幅のＯＮ時間を制御する電圧パルス幅変換器である。三角波発振器３２からの三角波の電圧を，誤差増幅器３１からの出力電圧とＳＳ端子に接続されるコンデンサＣ32に印加される電圧と比較し，三角波の電圧が前記２つの入力電圧のいずれよりも低い期間のときＯＮ状態となり，ドライブ回路３４をＯＮさせ，これにより出力用のメイン・トランジスタＴｒ31をＯＮさせる。 The PWM comparator 33 is a voltage comparator having one inverting input and two non-inverting inputs, and is a voltage pulse width converter that controls the ON time of the output pulse width according to the input voltage from the error amplifier 31. The triangular wave voltage from the triangular wave oscillator 32 is compared with the output voltage from the error amplifier 31 and the voltage applied to the capacitor C 32 connected to the SS terminal, and the triangular wave voltage is lower than either of the two input voltages. an ON state when the period is ON the drive circuit 34, thereby causing ON the main transistor Tr 31 for output.

ドライブ回路３４は，メイン・トランジスタＴｒ31を駆動するための回路であり，ＰＷＭ比較器３３の出力がＯＮである期間，メイン・トランジスタＴｒ31をドライブしてＯＮさせる。 Drive circuit 34 is a circuit for driving the main transistor Tr 31, the period the output of the PWM comparator 33 is ON, make ON drives the main transistor Tr 31.

三角波発振器３２は，誤差増幅器３１の出力電圧をＰＷＭ比較器３３でパルス幅に変換するための変換用三角波を一定の周波数で発振させるための発振器である。   The triangular wave oscillator 32 is an oscillator for oscillating a converting triangular wave for converting the output voltage of the error amplifier 31 into a pulse width by the PWM comparator 33 at a constant frequency.

ＦＥＴ31は，ＤＣ−ＤＣ停止時にソフトスタート用コンデンサＣ32の電荷を放電させて，その電位を零ボルト（０Ｖ）に設定するためのクイック・スタート用スイッチ回路である。定電流回路ｉ31は，スイッチ回路ＦＥＴ31がＯＦＦ時にソフトスタート用コンデンサＣ32を充電して，一定の時間でコンデンサＣ32の電位を上昇させるための充電回路である。 The FET 31 is a quick start switch circuit for discharging the electric charge of the soft start capacitor C 32 when the DC-DC is stopped and setting the potential to zero volts (0 V). The constant current circuit i 31 is a charging circuit for charging the soft start capacitor C 32 when the switch circuit FET 31 is OFF and increasing the potential of the capacitor C 32 in a certain time.

図１８において，ダイオードＤ31は，メイン・トランジスタＴｒ31がＯＦＦの間，チョークコイルＬ31の電流経路を形成している。メイン・トランジスタＴｒ31は出力を一定電圧に保つように周波数によって（ＰＷＭ制御によって）コントロールされ，スイッチング動作を行っている。メイン・トランジスタＴｒ31がＯＮしている間，スイッチング素子は飽和状態となり，ＯＦＦしている間は遮断状態となる。 In FIG. 18, the diode D 31 forms a current path for the choke coil L 31 while the main transistor Tr 31 is OFF. The main transistor Tr 31 is controlled by a frequency (by PWM control) so as to keep the output at a constant voltage, and performs a switching operation. The switching element is saturated while the main transistor Tr 31 is ON, and is cut off while it is OFF.

メイン・トランジスタＴｒ31が導通している間，入力電圧ＶｉはＬ31／Ｃ31回路に供給され，メイン・トランジスタＴｒ31がＯＦＦされると，チョークコイル（インダクタンス）Ｌ31に蓄えられたエネルギーは，ダイオードＤ31を通して負荷に供給される。そして，平滑用コンデンサＣ31は入力を平滑して出力電圧を供給する。 While the main transistor Tr 31 is conducting, the input voltage Vi is supplied to the L 31 / C 31 circuit, and when the main transistor Tr 31 is turned off, the energy stored in the choke coil (inductance) L 31 is , it is supplied to the load through the diode D 31. Then, the smoothing capacitor C 31 supplies a smoothed output voltage input.

ここで，メイン・トランジスタＴｒ31がＯＮの時間をＴON，ＯＦＦの時間をＴOFF とすると，出力電圧Ｖｏ1 は次式で与えられる。 Here, when the ON time of the main transistor Tr 31 is T ON and the OFF time is T OFF , the output voltage Vo 1 is given by the following equation.

Ｖｏ1 ＝｛ＴON／（ＴON＋ＴOFF ）｝×Ｖｉ＝（ＴON／Ｔ）×Ｖｉ
また，チョークコイルＬ31に流れる電流は，メイン・トランジスタＴｒ31がＯＮの間は入力より出力に流れ，ＯＦＦの間は，ダイオードＤ31を通して供給される。従って，平均入力電流Ｉinは，出力電流Ｉo とメイン・トランジスタＴｒ31のデューティとの積に等しく，以下の式であらわされる。 Vo 1 = {T ON / (T ON + T OFF )} × Vi = (T ON / T) × Vi
The current flowing through the choke coil L 31 flows from the input to the output while the main transistor Tr 31 is ON, and is supplied through the diode D 31 while the main transistor Tr 31 is OFF. Accordingly, the average input current Iin is equal to the product of the duty cycle of the output current Io and the main transistor Tr 31, represented by the following formula.

Ｉin＝（ＴON／Ｔ）×Ｉｏ
上式より，入力電圧の変動はデューティサイクルをコントロールすることにより補償できる。同様に負荷の変動によりＶｏ1 が変動を受けるときは，Ｖｏ1 の電圧をセンスしてデューティサイクルをコントロールすれば，Ｖｏ1 を一定に補償することが可能である。 Iin = (T ON / T) × Io
From the above equation, fluctuations in the input voltage can be compensated by controlling the duty cycle. Similarly, when Vo 1 is subject to fluctuation due to load fluctuation, it is possible to compensate for Vo 1 at a constant level by sensing the voltage of Vo 1 and controlling the duty cycle.

図１９は，図１８（Ｂ）に示すＤＣ−ＤＣ制御回路３０の動作を説明するためのタイムチャートである。   FIG. 19 is a time chart for explaining the operation of the DC-DC control circuit 30 shown in FIG.

説明を簡単にするために，最初に，図１８（Ｂ）に示す回路においてソフトスタート用コンデンサＣ32がないものとして動作を説明する。 For ease of explanation, first, the operation will be described as it is not soft-start capacitor C 32 in the circuit shown in FIG. 18 (B).

抵抗Ｒ31，Ｒ32により出力電圧Ｖｏ1 を測定して，その電圧を誤差増幅器３１により増幅し，ＰＷＭ比較器３３へと入力する。ＰＷＭ比較器３３には，三角波発振器３２より三角波が加えられており，誤差増幅器３１の出力電圧が大きくなるとＰＷＭ比較器３３の出力パルス幅が大きくなる。一方，誤差増幅器３１の出力電圧が小さくなると，ＰＷＭ比較器３３の出力パルス幅も小さくなる。従って，Ｖｏ1 の電位が低くなると基準電圧との差が大きくなり誤差増幅器３１の出力電圧が高くなるため，ＰＷＭ比較器３３の出力パルス幅が広くなり，ＴONタイムが長くなる。Ｖｏ1 の電位が高くなると基準電圧との差が小さくなり，誤差増幅器３１の出力電圧が低くなるためＰＷＭ比較器３３の出力パルス幅は狭くなり，ＴONタイムが短くなる。 The output voltage Vo 1 is measured by the resistors R 31 and R 32 , and the voltage is amplified by the error amplifier 31 and input to the PWM comparator 33. A triangular wave is applied from the triangular wave oscillator 32 to the PWM comparator 33. When the output voltage of the error amplifier 31 increases, the output pulse width of the PWM comparator 33 increases. On the other hand, when the output voltage of the error amplifier 31 decreases, the output pulse width of the PWM comparator 33 also decreases. Therefore, when the potential of Vo 1 is lowered, the difference from the reference voltage is increased and the output voltage of the error amplifier 31 is increased, so that the output pulse width of the PWM comparator 33 is widened and the T ON time is lengthened. When the potential of Vo 1 becomes higher, the difference from the reference voltage becomes smaller, and the output voltage of the error amplifier 31 becomes lower. Therefore, the output pulse width of the PWM comparator 33 becomes narrower and the T ON time becomes shorter.

これにより上式に示す通り，出力電圧が制御される。   As a result, the output voltage is controlled as shown in the above equation.

このように，ＰＷＭ制御方式のＤＣ−ＤＣ装置では，スイッチング用メイン・トランジスタＴｒ31のＯＮ／ＯＦＦ比（ＴONとＴOFF の比）を制御することにより，出力電圧を制御することが可能となる。 Thus, in the DC-DC device of the PWM control system, the output voltage can be controlled by controlling the ON / OFF ratio (ratio of T ON and T OFF ) of the switching main transistor Tr 31. Become.

ところで，ＤＣ−ＤＣ起動時には出力電圧Ｖｏ1 は０Ｖであるため，入力電圧Ｖｉと出力電圧Ｖｏ1 との差が最大となり，誤差増幅器３１の出力電圧も最大となる。誤差増幅器３１の出力電圧が最大となるため，ＰＷＭ比較器３３の出力パルス幅も最大となり，メイン・トランジスタＴｒ31のＯＮ時間が最大となる。 By the way, since the output voltage Vo 1 is 0 V when DC-DC is started, the difference between the input voltage Vi and the output voltage Vo 1 is maximized, and the output voltage of the error amplifier 31 is also maximized. Since the output voltage of the error amplifier 31 is maximized, the output pulse width of the PWM comparator 33 is also maximized, and the ON time of the main transistor Tr 31 is maximized.

また，チョークコイルＬ31に流れる最大電流ＩPEAKは，チョークコイルＬ31のインダクタンスと入力電圧Ｖｉと出力電圧Ｖｏ1 ，および，メイン・スイッチング・トランジスタのＯＮ時間ＴONにより決まり，以下のようになる。 The maximum current I PEAK flowing through the choke coil L 31 is the inductance between the input voltage Vi and the output voltage Vo 1 of the choke coil L 31, and determined by the ON time T ON of the main switching transistor is as follows .

ＩPEAK＝｛（Ｖｉ−Ｖｏ1 ）／Ｌ｝×ＴON
（Ｌ：チョークコイルのインダクタンス）
上式より，ＤＣ−ＤＣ起動時は出力電圧Ｖｏ1 が０Ｖであるため，チョークコイルＬ31に印加される電圧が最大となると共に，メイン・トランジスタＴｒ31のＯＮ時間ＴONも最大となるため，チョークコイルＬ31やメイン・トランジスタＴｒ31に過大な突入電流が発生することが判る。 I PEAK = {(Vi−Vo 1 ) / L} × T ON
(L: Choke coil inductance)
From the above equation, since the output voltage Vo 1 is 0 V when DC-DC is activated, the voltage applied to the choke coil L 31 is maximized and the ON time T ON of the main transistor Tr 31 is also maximized. , it can be seen that the excessive inrush current is generated in the choke coil L 31 and the main transistor Tr 31.

これを防止するには，ＤＣ−ＤＣ起動時に一時的にＴONタイムを短くするような制御方法があり，これをソフトスタートと呼ぶ。 To prevent this, there is a control method to shorten the temporary T ON time to the DC-DC startup is referred to as soft-start it.

図１８（Ｂ）に示すように，コンデンサＣ32を追加することによりＤＣ−ＤＣの起動時には，ＰＷＭ比較器３３に入力される複数の非反転入力のうち，１個の入力電圧を下げることで強制的にＴONタイムを短くして突入電流を防止する。 As shown in FIG. 18 (B), at the time of starting the DC-DC by adding a capacitor C 32, among the plurality of non-inverting input which is input to the PWM comparator 33, by lowering the one input voltage Forcibly shorten the T ON time to prevent inrush current.

ＰＷＭ比較器３３は，三角波発振器３２の出力電圧値と，誤差増幅器３１の出力電圧値と，ソフトスタート用コンデンサＣ32の両端の電圧とを比較し，三角波発振器３２の出力電圧値が，誤差増幅器３１の出力電圧値とソフトスタート用コンデンサＣ32の両端の電圧値のいずれよりも低いときのみ，パルスを出力してスイッチング用のメイン・トランジスタＴｒ31をＯＮさせる。ＤＣ−ＤＣ起動時，誤差増幅器３１の出力電圧値は最大であるが，ソフトスタート用コンデンサＣ32の両端の電圧値は概ね０Ｖに近いため，ＰＷＭ比較器３３の出力パルス幅は，ソフトスタート用コンデンサＣ32の両端の電圧値で制御され，誤差増幅器３１の出力電圧値に制御されない。その結果，ＰＷＭ比較器３３の出力パルス幅は，非常に短くなる。 PWM comparator 33, an output voltage value of the triangular wave oscillator 32, the output voltage value of the error amplifier 31 compares the voltage across the soft-start capacitor C 32, the output voltage value of the triangular wave oscillator 32, the error amplifier Only when the output voltage value of 31 and the voltage value at both ends of the soft start capacitor C 32 are lower than each other, a pulse is outputted to turn on the switching main transistor Tr 31 . At the time of DC-DC start-up, the output voltage value of the error amplifier 31 is maximum, but the voltage value at both ends of the soft start capacitor C 32 is almost 0 V, so the output pulse width of the PWM comparator 33 is for soft start. It is controlled by the voltage value across the capacitor C 32 and is not controlled by the output voltage value of the error amplifier 31. As a result, the output pulse width of the PWM comparator 33 becomes very short.

上式で示したように，ＤＣ−ＤＣの出力電圧が低くても，メイン・トランジスタＴｒ31のＯＮ時間ＴONタイムが短くなることで，チョークコイルＬ31に流入する電流値を制限することができる。ソフトスタート用コンデンサＣ32の両端の電圧は，定電流回路ｉ31により充電されるため，ＰＷＭ比較器３３の出力パルス幅はソフトスタート用コンデンサＣ32の両端の電圧値の上昇に従って徐々に広がるが，ＤＣ−ＤＣの出力電圧も徐々に上昇しているため，チョークコイルＬ31に流入する電流値が大きくなることはない。 As shown in the above equation, even if the output voltage of DC-DC is low, the ON time T ON time of the main transistor Tr 31 is shortened, so that the current value flowing into the choke coil L 31 can be limited. it can. Since the voltage across the soft start capacitor C 32 is charged by the constant current circuit i 31 , the output pulse width of the PWM comparator 33 gradually increases as the voltage value across the soft start capacitor C 32 increases. , because it increases gradually even if the output voltage of the DC-DC, not the current value flowing into the choke coil L 31 is increased.

そして，一定時間後にソフトスタート用コンデンサＣ32の両端の電圧値が誤差増幅器３１の出力電圧以上になると，以後は誤差増幅器３１の出力電圧により決まるパルス幅でＤＣ−ＤＣは制御される。 When the voltage value across the soft start capacitor C 32 becomes equal to or higher than the output voltage of the error amplifier 31 after a certain time, the DC-DC is controlled with a pulse width determined by the output voltage of the error amplifier 31 thereafter.

このように，コンデンサＣ32の充電時定数に合わせて徐々にＴONタイムを長くしていくことで，突入電流を制御することができる。図１９は，以上の各回路の出力波形の例を示している。 Thus, the inrush current can be controlled by gradually increasing the T ON time in accordance with the charging time constant of the capacitor C 32 . FIG. 19 shows an example of the output waveform of each circuit described above.

以上述べたように，ＰＷＭ比較器３３の入力として，誤差増幅器３１以外にもう一つの電圧を入力して，ＰＷＭ比較器３３の出力であるパルスの幅を強制的に狭くすることで，ＤＣ−ＤＣ起動時の突入電流を防止することができる。   As described above, another voltage is input as an input to the PWM comparator 33 in addition to the error amplifier 31, and the width of the pulse that is the output of the PWM comparator 33 is forcibly narrowed. Inrush current at the time of DC startup can be prevented.

次に，ＤＣ−ＤＣ起動時の出力電圧の立ち上がり特性と負荷の関係について説明する。   Next, the relationship between the rise characteristic of the output voltage at the time of starting DC-DC and the load will be described.

前述したように，メイン・トランジスタＴｒ31のＯＮ時間ＴONは，ＰＷＭ比較器３３に入力される２つの非反転入力である誤差増幅器３１の出力電圧とソフトスタート用コンデンサＣ32の電圧のうち，電圧の低い方の入力により決まる。 As described above, the ON time T ON of the main transistor Tr 31 is the difference between the output voltage of the error amplifier 31 and the voltage of the soft start capacitor C 32 that are two non-inverting inputs input to the PWM comparator 33. Determined by the input with the lower voltage.

図２０は，ＰＷＭ比較器３３の入力波形の例を示す図であり，この図における（Ａ），（Ｂ）は，誤差増幅器３１の出力電圧，ソフトスタート用コンデンサＣ32の電圧，三角波発振器３２の出力電圧との負荷に応じたタイミング関係を示している。 FIG. 20 is a diagram illustrating an example of an input waveform of the PWM comparator 33. In FIG. 20, (A) and (B) indicate the output voltage of the error amplifier 31, the voltage of the soft start capacitor C 32 , and the triangular wave oscillator 32. The timing relationship according to the load with the output voltage is shown.

ＤＣ−ＤＣ装置を起動した瞬間ｔ0 は，誤差増幅器３１の出力電圧は最大であるのに対し，ソフトスタート用コンデンサＣ32の電圧は０Ｖであるため，ソフトスタート用コンデンサＣ32の電圧値によってのみ，メイン・トランジスタＴｒ31のＯＮ時間ＴONが決まる。 At the instant t 0 when the DC-DC device is started, the output voltage of the error amplifier 31 is the maximum, whereas the voltage of the soft start capacitor C 32 is 0 V. Therefore, depending on the voltage value of the soft start capacitor C 32 Only the ON time T ON of the main transistor Tr 31 is determined.

しかし，時間の経過と共にソフトスタート用コンデンサＣ32の電圧値は，コンデンサＣ32の容量値で決まる傾きで徐々に上昇していく。一方，誤差増幅器３１の出力電圧もＤＣ−ＤＣの動作に伴ってＤＣ−ＤＣの出力電圧値が上昇するため，徐々に低下していく。このため，ある時間経過後にはソフトスタート用コンデンサＣ32の電圧値が誤差増幅器３１の出力電圧値を越える。 However, the voltage value of the soft start capacitor C 32 gradually increases with the slope determined by the capacitance value of the capacitor C 32 with the passage of time. On the other hand, the output voltage of the error amplifier 31 gradually decreases because the output voltage value of the DC-DC increases with the DC-DC operation. Therefore, the voltage value of the soft start capacitor C 32 exceeds the output voltage value of the error amplifier 31 after a certain period of time.

ソフトスタート用コンデンサＣ32の電圧値が誤差増幅器３１の出力電圧値を越えた時間以降，メイン・トランジスタＴｒ31のＯＮ時間ＴONは誤差増幅器３１の出力電圧によって制御されることとなる。 After the time when the voltage value of the soft start capacitor C 32 exceeds the output voltage value of the error amplifier 31, the ON time T ON of the main transistor Tr 31 is controlled by the output voltage of the error amplifier 31.

前述したように，ＤＣ−ＤＣの出力電圧は，
Ｖｏ1 ＝｛ＴON／（ＴON＋ＴOFF ）｝×Ｖｉ＝（ＴON／Ｔ）×Ｖｉ
で制御されるため，ソフトスタート用コンデンサＣ32の電圧値と誤差増幅器３１の出力電圧値がクロスした時間が，ＤＣ−ＤＣの出力電圧が定格値に達した時間となる。 As mentioned above, the output voltage of DC-DC is
Vo 1 = {T ON / (T ON + T OFF )} × Vi = (T ON / T) × Vi
Therefore, the time when the voltage value of the soft start capacitor C 32 and the output voltage value of the error amplifier 31 cross each other is the time when the output voltage of the DC-DC reaches the rated value.

このクロス・ポイントの時刻以前には，ＤＣ−ＤＣの出力電圧に関係なくソフトスタート用コンデンサＣ32の電圧値のみで，スイッチング用メイン・トランジスタＴｒ31のＯＮ時間が制御されるため，ＤＣ−ＤＣの出力側に供給される電流値は略一定である。従って，ＤＣ−ＤＣの負荷が軽いときは，ＤＣ−ＤＣの出力電圧値Ｖｏ1 は短時間ｔ1 で上昇しようとするが，ＤＣ−ＤＣの負荷が重いときには，ＤＣ−ＤＣの出力電圧値Ｖｏ1 が上昇するのにｔ1 より遅い時刻のｔ2 まで時間がかかる。誤差増幅器３１の出力電圧は基準電圧値ｅ1 とＤＣ−ＤＣの出力電圧値の差を増幅しているため，クロス・ポイント時刻以前の時間におけるある時間ｔx での誤差増幅器３１の電圧値を比較すると，ＤＣ−ＤＣの負荷が軽いほど誤差増幅器３１の出力電圧値は低いところにあり，ＤＣ−ＤＣの負荷が重いほど誤差増幅器３１の出力電圧値は高いところにある。 Before this cross-point time, the ON-time of the switching main transistor Tr 31 is controlled only by the voltage value of the soft start capacitor C 32 regardless of the output voltage of the DC-DC. The current value supplied to the output side is substantially constant. Accordingly, when the DC-DC load is light, the DC-DC output voltage value Vo 1 tends to rise in a short time t 1 , but when the DC-DC load is heavy, the DC-DC output voltage value Vo 1 It takes time until t 2 which is later than t 1 for 1 to rise. Since the output voltage of the error amplifier 31 amplifies the difference between the reference voltage value e 1 and the output voltage value of DC-DC, the voltage value of the error amplifier 31 at a certain time t x before the cross point time is obtained. In comparison, the lighter the DC-DC load, the lower the output voltage value of the error amplifier 31, and the heavier the DC-DC load, the higher the output voltage value of the error amplifier 31.

言い換えれば，ＤＣ−ＤＣの負荷が軽いほどクロス・ポイントの時間が早く，ＤＣ−ＤＣの負荷が重いほどクロス・ポイントの時間が遅くなる。これは，クロス・ポイントの時間がＤＣ−ＤＣの出力電圧が定格値に達する時間であるため，ＤＣ−ＤＣの立ち上がり特性は，ＤＣ−ＤＣの負荷の軽重によって異なり，負荷が軽いほど早く，負荷が重いほど遅くなることを意味している。   In other words, the lighter DC-DC load, the faster the cross point time, and the heavier DC-DC load, the slower the cross point time. This is because the cross-point time is the time for the output voltage of the DC-DC to reach the rated value, and the DC-DC rising characteristics vary depending on the weight of the DC-DC load. Means that the heavier is, the slower.

以上のことを図２１に従って説明すると，時間Ｔ0 にＯＮ信号がＨｉｇｈになるとＤＣ−ＤＣの電源が投入される。ここで，ＤＣ−ＤＣの負荷が軽いと仮定すると，ＤＣ−ＤＣの出力電圧が徐々に上昇し，時間Ｔ1 に規定の電圧値Ｖｏ1 に達する。 The above will be described with reference to FIG. 21. When the ON signal becomes High at time T 0 , the DC-DC power supply is turned on. Here, assuming that the load of the DC-DC is light, the output voltage of the DC-DC gradually increases and reaches a specified voltage value Vo 1 at time T 1 .

しかし，ＤＣ−ＤＣの負荷が重いと仮定すると，ＤＣ−ＤＣの出力電圧が徐々に上昇するが，負荷が重いため時間Ｔ1 にはまだ規定の電圧値Ｖｏ1 に達せず，ＤＣ−ＤＣの出力電圧が規定の出力電圧Ｖｏ1 に達するのに時間Ｔ2 までかかることになる。 However, assuming that the DC-DC load is heavy, the output voltage of the DC-DC gradually increases. However, since the load is heavy, the specified voltage value Vo 1 is not yet reached at time T 1 , and the DC-DC It takes time T 2 for the output voltage to reach the specified output voltage Vo 1 .

次に，ＤＣ−ＤＣを停止させたときの出力電圧の状況について，図２２に従って説明する。   Next, the state of the output voltage when DC-DC is stopped will be described with reference to FIG.

ＤＣ−ＤＣを停止させたときの出力電圧の状況は，ＤＣ−ＤＣの負荷容量である平滑コンデンサＣ31に蓄えられた電荷が負荷によって放電される時間により決まる。この様子を図２２で説明すると，時間Ｔ0 にＯＮ信号がＨｉｇｈからＬｏｗになると，ＤＣ−ＤＣの電源が切断される。ここで，ＤＣ−ＤＣの負荷が重いと仮定すると，ＤＣ−ＤＣの出力電圧が徐々に低下し，時間Ｔ1 に全ての電荷が放電され０Ｖに達する。 Status of the output voltage when the DC-DC is stopped is determined by the time the charge stored in the smoothing capacitor C 31 is a load capacitance of the DC-DC is discharged by the load. This situation will be described with reference to FIG. 22. When the ON signal changes from High to Low at time T 0 , the DC-DC power supply is cut off. Here, when the load of the DC-DC is assumed to heavy, decreases the output voltage of the DC-DC gradually, all charges are discharged to a time T 1 reaches 0V.

しかし，ＤＣ−ＤＣの負荷が軽いと仮定すると，ＤＣ−ＤＣの出力電圧が徐々に低下するが，負荷が軽いため時間Ｔ1 にはまだ全ての電荷が放電されない。このため出力電圧は０Ｖに達せず，ＤＣ−ＤＣの出力電圧が０Ｖに達するのにＴ1 より遅いＴ2 の時間までかかることになる。 However, when the load of the DC-DC is assumed to light, the output voltage of the DC-DC gradually decreases, in order light load time T 1 not yet all charge discharge. For this reason, the output voltage does not reach 0 V, and it takes a time T 2 later than T 1 for the DC-DC output voltage to reach 0 V.

以上説明したように，従来方式ではＤＣ−ＤＣの負荷が重いときは，ＰＷＭ比較器３１に接続されるソフトスタート用コンデンサＣ32にチャージされる電圧に比例して，ＤＣ−ＤＣの出力電圧が上昇していくため，このコンデンサＣ32の容量で決まる時定数に依存した立ち上がり特性となるが，ＤＣ−ＤＣの負荷が軽い場合にはソフトスタート用コンデンサＣ32で決まる時定数より短い時間でＤＣ−ＤＣの出力電圧が上昇していくこととなる。 As described above, in the conventional method, when the DC-DC load is heavy, the output voltage of the DC-DC is proportional to the voltage charged to the soft start capacitor C 32 connected to the PWM comparator 31. Since the voltage rises, the rise characteristic depends on the time constant determined by the capacitance of the capacitor C 32. However, when the load of the DC-DC is light, the DC becomes shorter in time than the time constant determined by the soft start capacitor C 32. -The output voltage of DC will rise.

従って，従来のソフトスタート制御用の回路は，ＤＣ−ＤＣへの突入電流を防止するための回路であり，ＤＣ−ＤＣ出力電圧の立ち上がり特性を制御する機能は持っていなかったと言える。   Therefore, it can be said that the conventional circuit for soft start control is a circuit for preventing an inrush current to DC-DC, and has no function of controlling the rising characteristic of the DC-DC output voltage.

ところで，電子機器内の電源として複数の電源を使用している場合，各電源の投入，切断のシーケンスを考慮しないと，半導体デバイスがラッチアップを起こして焼損することがある。前述したように，電源投入時のＤＣ−ＤＣの出力電圧の立ち上がり特性はＤＣ−ＤＣの負荷に依存しており，ソフトスタート制御用のコンデンサの容量等で立ち上がり特性を制御することは不可能であることを示した。   By the way, when a plurality of power sources are used as the power source in the electronic device, the semiconductor device may cause a latch-up and burn out unless the sequence of turning on and off each power source is taken into consideration. As described above, the rise characteristic of the DC-DC output voltage when the power is turned on depends on the load of the DC-DC, and it is impossible to control the rise characteristic by the capacitance of the capacitor for soft start control. It showed that there is.

従って，複数の電源間で投入シーケンスを制御するには，シーケンス制御のための論理回路を必要とする。   Therefore, in order to control the turn-on sequence among a plurality of power supplies, a logic circuit for sequence control is required.

図２３は，２個の電源，ＤＣ／ＤＣ−１０とＤＣ／ＤＣ−２０との間で投入シーケンスを制御する場合の回路例を示した図である。また，図２４は，図２３の回路構成における出力電圧の立ち上がり特性を説明する図である。   FIG. 23 is a diagram showing a circuit example in the case of controlling the making sequence between two power supplies, DC / DC-10 and DC / DC-20. FIG. 24 is a diagram for explaining the rising characteristics of the output voltage in the circuit configuration of FIG.

ここで，ＤＣ／ＤＣ−１０およびＤＣ／ＤＣ−２０は，図１８で説明したものと同じものであるので，この部分についての説明は省略し，ＤＣ／ＤＣ−１０およびＤＣ／ＤＣ−２０の電源投入シーケンスを制御している部分についてのみ説明する。   Here, since DC / DC-10 and DC / DC-20 are the same as those described with reference to FIG. 18, description of this part is omitted, and DC / DC-10 and DC / DC-20 are not described. Only the portion that controls the power-on sequence will be described.

図２３において，ＩＣ311 はＤＣ／ＤＣ−１０の出力電圧Ｖｏ1 と基準電圧ｅ311 を比較するための電圧比較器であり，ＤＣ／ＤＣ−１０の出力電圧Ｖｏ1 が基準電圧ｅ311 よりも高いときＨｉｇｈレベルを出力し，そうでないときはＬｏｗレベルを出力する。同様にＩＣ312 もＤＣ／ＤＣ−２０の出力電圧Ｖｏ2 と基準電圧ｅ312 を比較するための電圧比較器であり，ＤＣ／ＤＣ−２０の出力電圧Ｖｏ2 が基準電圧ｅ312 よりも高いときＨｉｇｈレベルを出力し，そうでないときはＬｏｗレベルを出力する。 In Figure 23, IC 311 is a voltage comparator for comparing an output voltage Vo 1 and the reference voltage e 311 of DC / DC-10, than the output voltage Vo 1 is the reference voltage e 311 of DC / DC-10 When it is high, a high level is output, and when not, a low level is output. Similarly, the IC 312 is a voltage comparator for comparing the output voltage Vo 2 of the DC / DC-20 with the reference voltage e 312 , and when the output voltage Vo 2 of the DC / DC-20 is higher than the reference voltage e 312. A high level is output, otherwise a low level is output.

ＯＲ11はＤＣ−ＤＣのＯＮ／ＯＦＦを制御するＯＮ信号と電圧比較器ＩＣ312 のいずれかの信号がＨｉｇｈであるとき，ＤＣ／ＤＣ−１０にＨｉｇｈ信号を送出してＤＣ／ＤＣ−１０の動作を開始させるためのオア回路である。ＡＮＤ12はＤＣ−ＤＣのＯＮ信号とＩＣ311 の両方の信号がＨｉｇｈであるとき，ＤＣ／ＤＣ−２０にＨｉｇｈ信号を送出してＤＣ／ＤＣ−２０の動作を開始させるためのアンド回路である。 The OR 11 sends a high signal to the DC / DC-10 when the ON signal for controlling the ON / OFF of the DC-DC and any signal of the voltage comparator IC 312 is High, and the DC / DC-10 An OR circuit for starting the operation. AND 12 is an AND circuit for sending the High signal to DC / DC-20 and starting the operation of DC / DC-20 when both the DC-DC ON signal and the IC 311 signal are High. .

ＤＣ−ＤＣのＯＮ信号がＬｏｗ状態のとき，ＤＣ／ＤＣ−１０およびＤＣ／ＤＣ−２０の両方は停止しているため，電圧比較器ＩＣ311 およびＩＣ312 はＬｏｗを出力している。 When the DC-DC ON signal is in the Low state, since both DC / DC-10 and DC / DC-20 are stopped, the voltage comparators IC 311 and IC 312 output Low.

ＤＣ−ＤＣのＯＮ信号がＨｉｇｈ状態となりＤＣ−ＤＣの電源投入が指示されると，オア回路ＯＲ11は，電圧比較器ＩＣ312 の出力レベルに依存せずにＤＣ／ＤＣ−１０に対してＨｉｇｈ信号を送出し，ＤＣ／ＤＣ−１０の動作を開始させる。一方，アンド回路ＡＮＤ12は電圧比較器ＩＣ311 の出力がＬｏｗレベルのため，ＤＣ／ＤＣ−２０に対してＬｏｗレベルを出力し続ける。そのため，ＤＣ／ＤＣ−２０は停止状態のままにいる。この結果，ＤＣ／ＤＣ−１０のほうだけに電源が投入されることとなる。 When the DC-DC ON signal is in the high state and the DC-DC power-on is instructed, the OR circuit OR 11 does not depend on the output level of the voltage comparator IC 312 and the DC / DC-10 is high. A signal is sent to start the operation of DC / DC-10. On the other hand, the AND circuit AND 12 continues to output the Low level to the DC / DC-20 because the output of the voltage comparator IC 311 is at the Low level. Therefore, DC / DC-20 remains in a stopped state. As a result, power is turned on only to DC / DC-10.

ＤＣ／ＤＣ−１０の電源投入シーケンスが終了して，Ｖｏ1 が基準電圧ｅ311 の電圧値以上の値となると，電圧比較器ＩＣ311 はＨｉｇｈレベルを出力する。電圧比較器ＩＣ311 の出力がＨｉｇｈレベルとなると，アンド回路ＡＮＤ12の出力もＨｉｇｈレベルを出力することとなり，ＤＣ／ＤＣ−２０の動作を開始させる。 When the power-on sequence of DC / DC-10 is completed and Vo 1 becomes equal to or higher than the voltage value of the reference voltage e 311 , the voltage comparator IC 311 outputs a high level. When the output of the voltage comparator IC 311 becomes a high level, the output of the AND circuit AND 12 also outputs a high level, and the operation of the DC / DC-20 is started.

ＤＣ／ＤＣ−２０の電源投入シーケンスが終了して，Ｖｏ2 が基準電圧ｅ312 の電圧値以上の値となると，電圧比較器ＩＣ312 はＨｉｇｈレベルを出力する。オア回路ＯＲ11はＤＣ−ＤＣのＯＮ信号と電圧比較器ＩＣ312 のいずれかの信号がＨｉｇｈレベルのとき，ＤＣ／ＤＣ−１０に対してＨｉｇｈ信号を送出するため，引続きＨｉｇｈレベル信号を出力し続ける。従って，以後ＤＣ−ＤＣのＯＮ信号がＨｉｇｈ状態のとき，ＤＣ／ＤＣ−１０およびＤＣ／ＤＣ−２０の両方は動作を継続する。このため，電圧比較器ＩＣ311 およびＩＣ312 はＨｉｇｈを出力し続ける。 When the power-on sequence of DC / DC-20 is completed and Vo 2 becomes equal to or higher than the voltage value of the reference voltage e 312 , the voltage comparator IC 312 outputs a high level. The OR circuit OR 11 continues to output a high level signal in order to send a high signal to the DC / DC-10 when either the DC-DC ON signal or the voltage comparator IC 312 signal is at a high level. to continue. Accordingly, when the DC-DC ON signal is in a high state thereafter, both DC / DC-10 and DC / DC-20 continue to operate. For this reason, the voltage comparators IC 311 and IC 312 continue to output High.

次に，上記状態においてＤＣ−ＤＣのＯＮ信号がＬｏｗ状態となり，ＤＣ−ＤＣの電源切断が指示されると，アンド回路ＡＮＤ12は，ＤＣ／ＤＣ−２０に対してＬｏｗ信号を出力することとなり，ＤＣ／ＤＣ−２０に対して停止を指示する。一方，オア回路ＯＲ11は，ＤＣ−ＤＣのＯＮ信号がＬｏｗ状態となっても，電圧比較器ＩＣ312 の信号がＨｉｇｈレベルを送出している間はＤＣ／ＤＣ−１０に対してＨｉｇｈ信号を出力し続けることとなり，ＤＣ／ＤＣ−１０を動作状態に維持する。その結果，ＤＣ／ＤＣ−２０のほうだけ電源が切断されることとなる。 Next, in the above state, when the DC-DC ON signal is in the Low state and the DC-DC power-off is instructed, the AND circuit AND 12 outputs a Low signal to the DC / DC-20. , DC / DC-20 is instructed to stop. On the other hand, the OR circuit OR 11 outputs a High signal to the DC / DC-10 while the signal of the voltage comparator IC 312 is sending a High level even when the DC-DC ON signal is in a Low state. The output continues and DC / DC-10 is maintained in the operating state. As a result, the power source is cut off only for DC / DC-20.

ＤＣ／ＤＣ−２０の電源切断シーケンスが終了して，Ｖｏ2 が基準電圧ｅ312 の電圧値以下の値となると，電圧比較器ＩＣ312 はＬｏｗレベルを出力する。電圧比較器ＩＣ312 の出力がＬｏｗレベルになると，オア回路ＯＲ11も初めてＬｏｗレベルを出力することとなり，ＤＣ／ＤＣ−１０の動作を停止させる。ＤＣ／ＤＣ−１０の電源切断シーケンスが終了して，Ｖｏ1 が基準電圧ｅ311 の電圧値以下の値となると，電圧比較器ＩＣ311 はＬｏｗレベルを出力する。アンド回路ＡＮＤ12は，ＤＣ−ＤＣのＯＮ信号と電圧比較器ＩＣ312 のいずれかの信号がＬｏｗレベルのときＤＣ／ＤＣ−２０に対してＬｏｗ信号を送出するため，引続きＬｏｗレベル信号を出力し続ける。従って，以後ＤＣ−ＤＣのＯＮ信号がＬｏｗ状態のとき，ＤＣ／ＤＣ−１０およびＤＣ／ＤＣ−２０の両方は停止している。このため，電圧比較器ＩＣ311 およびＩＣ312 の出力は，Ｌｏｗ状態のままとなる。 When the power-off sequence of DC / DC-20 is completed and Vo 2 becomes equal to or lower than the voltage value of the reference voltage e 312 , the voltage comparator IC 312 outputs a low level. When the output of the voltage comparator IC 312 becomes a low level, the OR circuit OR 11 also outputs a low level for the first time, and the operation of the DC / DC-10 is stopped. When the DC / DC-10 power-off sequence is completed and Vo 1 becomes equal to or lower than the voltage value of the reference voltage e 311 , the voltage comparator IC 311 outputs a low level. The AND circuit AND 12 continues to output a Low level signal to send a Low signal to the DC / DC-20 when either the DC-DC ON signal or the voltage comparator IC 312 signal is Low level. to continue. Accordingly, when the DC-DC ON signal is in the low state thereafter, both DC / DC-10 and DC / DC-20 are stopped. For this reason, the outputs of the voltage comparators IC 311 and IC 312 remain in the low state.

以上のことを図２４を参照して説明すると，時間Ｔ0 にＯＮ信号がＨｉｇｈになると，ＤＣ／ＤＣ−１０の電源が投入され出力電圧が徐々に上昇し，時間Ｔ1 に規定の電圧値Ｖｏ1 に達する。ＤＣ／ＤＣ−１０の出力電圧が規定値に達するまでは，アンド回路ＡＮＤ12によりＤＣ／ＤＣ−２０の電源の投入は抑止される。 Referring to FIG. 24 of the above, when the ON signal is High in time T 0, DC / Power DC-10 increases gradually the output voltage is turned on is the voltage value of the prescribed time T 1 Vo 1 is reached. Until the output voltage of the DC / DC-10 reaches a specified value, turning on the power of the DC / DC-20 by the AND circuit the AND 12 is inhibited.

ＤＣ／ＤＣ−１０の電圧が時間Ｔ1 に規定の電圧値Ｖｏ1 に達すると，アンド回路ＡＮＤ12によりＤＣ／ＤＣ−２０の電源投入が許可され，ＤＣ／ＤＣ−２０の出力電圧が徐々に上昇し，時間Ｔ2 に規定の電圧値Ｖｏ2 に達する。これにより，ＤＣ／ＤＣ−１０とＤＣ／ＤＣ−２０の電源投入時の出力電圧の順序制御が行われる。 When the voltage of DC / DC-10 reaches the specified voltage value Vo 1 at time T 1 , power-on of DC / DC-20 is permitted by the AND circuit AND 12 , and the output voltage of DC / DC-20 gradually increases. It rises and reaches the specified voltage value Vo 2 at time T 2 . Thereby, the sequence control of the output voltage at the time of power-on of DC / DC-10 and DC / DC-20 is performed.

電源停止時には，時間Ｔ3 にＯＮ信号がＬｏｗになるとアンド回路ＡＮＤ12によりＤＣ／ＤＣ−２０の電源切断が指示され，出力電圧が徐々に下降し，時間Ｔ4 に０Ｖになる。この間，ＤＣ／ＤＣ−１０の電源切断は，ＤＣ／ＤＣ−２０の出力電圧が０Ｖになるまでは，オア回路ＯＲ11により抑止される。 During power down, it is instructed power off DC / DC-20 by the AND circuit the AND 12 When the ON signal is Low in time T 3, gradually descends output voltage becomes 0V a time T 4. During this time, the power supply to the DC / DC-10 is suppressed by the OR circuit OR 11 until the output voltage of the DC / DC-20 becomes 0V.

ＤＣ／ＤＣ−２０の電圧が時間Ｔ4 に０Ｖになると，オア回路ＯＲ11によりＤＣ／ＤＣ−１０の電源切断が許可され，出力電圧が徐々に下降して時間Ｔ5 に０Ｖになる。これにより，ＤＣ／ＤＣ−１０とＤＣ／ＤＣ−２０の電源切断時の順序制御が行われる。 When the voltage of the DC / DC-20 becomes 0V a time T 4, allowed the power off of the DC / DC-10 by the OR circuit OR 11 becomes to 0V to time T 5 descends output voltage gradually. Thereby, the sequence control at the time of power-off of DC / DC-10 and DC / DC-20 is performed.

以上説明したように，ＤＣ／ＤＣ−１０とＤＣ／ＤＣ−２０のＯＮ／ＯＦＦ制御回路部に，図２３に示すような外部論理回路を接続することで，電源投入時には，最初にＤＣ／ＤＣ−１０，次にＤＣ／ＤＣ−２０の順で電源を投入し，電源切断時には，最初にＤＣ／ＤＣ−２０，次にＤＣ／ＤＣ−１０の順で切断することができる。   As described above, by connecting an external logic circuit as shown in FIG. 23 to the ON / OFF control circuit unit of DC / DC-10 and DC / DC-20, when the power is turned on, the first DC / DC The power is turned on in the order of −10 and then DC / DC-20, and when the power is turned off, the power can be cut first in the order of DC / DC-20 and then in the order of DC / DC-10.

しかし，図２３に示す回路のように電源投入シーケンスを制御するための専用のロジック回路として，ＡＮＤ12／ＯＲ11／ＩＣ311 ／ＩＣ312 ／ｅ311 ／ｅ312 を必要とし，また，ここには図示してないがこれらのロジック回路用の別の電源を必要とし，ＤＣ／ＤＣ−１０とＤＣ／ＤＣ−２０だけでは相互の電源投入シーケンスを制御することが不可能な構成になっている。 However, AND 12 / OR 11 / IC 311 / IC 312 / e 311 / e 312 is required as a dedicated logic circuit for controlling the power-on sequence as in the circuit shown in FIG. Although not shown, a separate power source for these logic circuits is required, and the DC / DC-10 and DC / DC-20 alone cannot control the mutual power-on sequence.

図２５は，２個の電源，ＤＣ／ＤＣ−３０とＤＣ／ＤＣ−４０の両方を同時に投入する場合の回路例を示した図である。図２６は，図２５の回路構成における出力電圧の立ち上がり特性を説明する図である。   FIG. 25 is a diagram showing an example of a circuit in the case where two power supplies, both DC / DC-30 and DC / DC-40 are turned on simultaneously. FIG. 26 is a diagram for explaining the rising characteristics of the output voltage in the circuit configuration of FIG.

ここでＤＣ／ＤＣ−３０およびＤＣ／ＤＣ−４０は，図１８で説明したものと同じものであるので，この部分についての説明は省略する。   Here, DC / DC-30 and DC / DC-40 are the same as those described with reference to FIG.

図２５では，ＤＣ／ＤＣ−３０とＤＣ／ＤＣ−４０の両方の電源を同時に投入するために，ＤＣ−ＤＣのＯＮ／ＯＦＦを制御するＯＮ信号がＤＣ／ＤＣ−３０とＤＣ／ＤＣ−４０の両方に共通に接続される。   In FIG. 25, in order to turn on both DC / DC-30 and DC / DC-40 simultaneously, ON signals for controlling ON / OFF of the DC-DC are represented by DC / DC-30 and DC / DC-40. Are commonly connected to both.

ＤＣ−ＤＣのＯＮ／ＯＦＦを制御するＯＮ信号がＬｏｗ状態のとき，ＤＣ／ＤＣ−３０とＤＣ／ＤＣ−４０の両方は停止状態である。ＤＣ−ＤＣのＯＮ信号がＬｏｗ状態からＨｉｇｈ状態に変化すると，ＤＣ／ＤＣ−３０およびＤＣ／ＤＣ−４０は，同時に電源投入シーケンスに入る。しかし，既に図１８ないし図２０で説明したように，ＤＣ／ＤＣ−３０の出力電圧Ｖｏ1 およびＤＣ／ＤＣ−４０の出力電圧Ｖｏ2 の立ち上がり特性は，各々の負荷に依存しており，同時に立ち上がる保証はない。 When the ON signal for controlling ON / OFF of the DC-DC is in the Low state, both the DC / DC-30 and the DC / DC-40 are in the stopped state. When the DC-DC ON signal changes from the Low state to the High state, DC / DC-30 and DC / DC-40 enter the power-on sequence at the same time. However, as already described with reference to FIGS. 18 to 20, the rising characteristics of the output voltage Vo 1 of the DC / DC-30 and the output voltage Vo 2 of the DC / DC-40 depend on each load, and at the same time There is no guarantee of standing up.

上記のことを図２６で説明する。時間Ｔ0 にＯＮ信号がＨｉｇｈになるとＤＣ／ＤＣ−３０およびＤＣ／ＤＣ−４０の両方の電源が投入される。ここで，ＤＣ／ＤＣ−３０側の負荷が重く，ＤＣ／ＤＣ−４０側の負荷が軽いと仮定すると，ＤＣ／ＤＣ−４０の出力電圧が徐々に上昇し，時間Ｔ1 に規定の電圧値Ｖｏ2 に達する。しかし，ＤＣ／ＤＣ−４０側の負荷は重いため時間Ｔ1 にはまだ規定の電圧値Ｖｏ1 に達せず，ＤＣ／ＤＣ−３０が規定の出力電圧Ｖｏ1 に達するのは時間Ｔ2 である。 The above will be described with reference to FIG. When the ON signal becomes High at time T 0 , both DC / DC-30 and DC / DC-40 power supplies are turned on. Here, heavy loading of DC / DC-30 side, DC / the DC-40 side load is assumed to light, the output voltage of the DC / DC-40 gradually rises, the voltage value of the prescribed time T 1 Reach Vo 2 . However, the load of the DC / DC-40 side does not reach the voltage value Vo 1 of yet defined heavy for time T 1, is a time T 2 of DC / DC-30 reaches the output voltage Vo 1 defined .

以上説明したように，複数のＤＣ−ＤＣを同時に電源投入する場合，従来方式では，各々のＤＣ−ＤＣの出力電圧の立ち上がり特性は，各々のＤＣ−ＤＣに接続されている負荷の軽重に依存する。このため，その立ち上がり特性を制御することが不可能であり，複数電源で動作するシステムにおいては，半導体デバイスのラッチアップによる焼損の危険性があった。また，ＤＣ−ＤＣ停止時にも同様の危険性があった。   As described above, when a plurality of DC-DCs are powered on simultaneously, in the conventional method, the rising characteristics of the output voltage of each DC-DC depend on the weight of the load connected to each DC-DC. To do. For this reason, it is impossible to control the rise characteristic, and in a system that operates with multiple power supplies, there is a risk of burning due to latch-up of the semiconductor device. There was also a similar danger when the DC-DC was stopped.

電子機器内の電源として複数の電源を使用している場合，各電源の投入・切断のシーケンスを考慮しないと，半導体デバイスがラッチアップを起こして焼損することがある。電源間の投入・切断シーケンスを制御する場合，従来方式では，シーケンス制御のための論理回路が必要になるため，回路規模も大きく複雑な制御回路が必要になるという問題があった。   When a plurality of power supplies are used as power supplies in an electronic device, the semiconductor device may be latched up and burned out without considering the sequence of turning on / off each power supply. When controlling the power-on / off sequence between power supplies, the conventional method requires a logic circuit for sequence control, and thus has a problem that a circuit scale is large and a complicated control circuit is required.

本発明は，電源の投入・切断のシーケンスを実現するに当って，特別な回路を必要とせずに，簡単にシーケンス制御を実現できるようにする手段を提供することを目的とする。   An object of the present invention is to provide means for easily realizing sequence control without requiring a special circuit in realizing a power-on / off sequence.

そこで，本発明においては上記問題点に鑑み，電子機器内の電源として複数の電源を使用している装置において，複数のＰＷＭ制御方式のＤＣ−ＤＣ装置間の電源の投入・切断のシーケンスを実現するにあたって，電圧制御用誤差増幅器に複数の基準電圧を入力可能とし，電源投入時の出力電圧立ち上がり特性が負荷に依存しないようにしたことを最も主要な特徴とする。   Therefore, in view of the above problems, the present invention realizes a sequence of power on / off between a plurality of PWM control type DC-DC devices in a device using a plurality of power sources as a power source in an electronic device. The most important feature is that a plurality of reference voltages can be input to the voltage control error amplifier so that the output voltage rise characteristic when the power is turned on does not depend on the load.

すなわち，本発明は，ＰＷＭ制御方式のＤＣ−ＤＣ制御回路において，ソフトスタート用コンデンサ回路の接続方式を工夫することで，ＤＣ−ＤＣの負荷に依存せずに出力電圧の立ち上がり特性を制御できるようにしたものである。   That is, according to the present invention, in the PWM control type DC-DC control circuit, the rise characteristic of the output voltage can be controlled without depending on the DC-DC load by devising the connection method of the soft start capacitor circuit. It is a thing.

従来のソフトスタート制御方式では，最大負荷を想定してしか設計できないため，負荷が軽い場合には出力電圧の立ち上がりが早くなり，そのため，ソフトスタート制御方式だけでＤＣ−ＤＣの出力電圧の立ち上がりシーケンスを制御することは難しかった。しかし，本発明によれば，複数の電圧を生成するＰＷＭ制御方式のＤＣ−ＤＣにおいて，ソフトスタート用コンデンサ回路の定数変更だけで，ＤＣ−ＤＣの負荷に依存せず電源投入時の投入シーケンスを制御することが可能となる。   Since the conventional soft start control method can only be designed assuming the maximum load, the output voltage rises quickly when the load is light. Therefore, the DC-DC output voltage rise sequence can be achieved only with the soft start control method. It was difficult to control. However, according to the present invention, in the PWM control type DC-DC that generates a plurality of voltages, the power-on sequence can be changed without depending on the load of the DC-DC by simply changing the constant of the capacitor circuit for soft start. It becomes possible to control.

また，ＤＣ−ＤＣの停止時に，負荷容量と負荷の軽重により出力電圧が零ボルト（０Ｖ）になるまでには時間差がある。このときも電源のシーケンスが守られていないと半導体デバイスがラッチアップを起こしてしまう。全ての電荷が放電しデバイスのラッチアップ状態が解除される前に次の電源投入シーケンスが始まると，ラッチアップによるデバイスの焼損が発生する危険がある。   Further, when the DC-DC is stopped, there is a time difference until the output voltage becomes zero volts (0 V) due to the load capacity and the light weight of the load. At this time, if the power supply sequence is not observed, the semiconductor device will latch up. If the next power-on sequence is started before all charges are discharged and the device is released from the latch-up state, there is a risk of device burnout due to latch-up.

そこで，本発明は，ＤＣ−ＤＣ停止時に同期整流用トランジスタ（ＦＥＴ）を強制的にＯＮ状態として，負荷容量を放電させることにより複数の電源間でＯＦＦタイムが異なる問題を回避する。   Therefore, the present invention avoids the problem that the OFF times differ among a plurality of power supplies by forcibly turning on the synchronous rectification transistor (FET) when DC-DC is stopped and discharging the load capacitance.

図１および図２は，本発明の原理説明図である。   1 and 2 are explanatory diagrams of the principle of the present invention.

図１において，１０はパルス幅変調（ＰＷＭ）制御方式による直流−直流変換の制御を行う直流−直流変換（ＤＣ−ＤＣ）制御回路，１１は電圧制御用の誤差増幅器，１２は三角波を発振する三角波発振器，１３は誤差増幅器１１と三角波発振器１２の出力電圧を比較するパルス幅変調制御のためのＰＷＭ比較器，１４はスイッチング用のメイン・トランジスタを駆動するドライブ回路，１５はソフトスタート用コンデンサ，１６，１７は誤差増幅器１１に基準電圧を入力するための基準電圧回路，１８はＤＣ−ＤＣ停止時に強制的に負荷容量を放電させる負荷容量放電回路，ＤＳＣＨＧは負荷容量放電の有効／無効を制御する信号を表す。   In FIG. 1, 10 is a DC-DC conversion (DC-DC) control circuit for controlling DC-DC conversion by a pulse width modulation (PWM) control system, 11 is an error amplifier for voltage control, and 12 oscillates a triangular wave. A triangular wave oscillator, 13 is a PWM comparator for pulse width modulation control for comparing output voltages of the error amplifier 11 and the triangular wave oscillator 12, 14 is a drive circuit for driving a switching main transistor, 15 is a soft start capacitor, Reference numerals 16 and 17 are reference voltage circuits for inputting a reference voltage to the error amplifier 11, 18 is a load capacity discharge circuit for forcibly discharging the load capacity when DC-DC is stopped, and DSCHG is used to control the validity / invalidity of the load capacity discharge. Represents the signal to be

また，第２図において，２０は同期整流方式の直流−直流変換（ＤＣ−ＤＣ）制御回路，２１は電圧制御用の誤差増幅器，２２は三角波を発振する三角波発振器，２３は誤差増幅器２１と三角波発振器２２の出力電圧を比較するパルス幅変調制御のためのＰＷＭ比較器，２４はスイッチング用メイン・トランジスタＴｒ21を駆動するドライブ回路，２５は同期整流制御回路，２６は同期整流用トランジスタＴｒ22を駆動するドライブ回路，２７はＤＣ−ＤＣ停止時に負荷容量の放電の制御を行う負荷容量放電制御回路を表す。 In FIG. 2, reference numeral 20 denotes a synchronous rectification DC-DC conversion (DC-DC) control circuit, 21 denotes an error amplifier for voltage control, 22 denotes a triangular wave oscillator that oscillates a triangular wave, and 23 denotes an error amplifier 21 and a triangular wave. PWM comparator for pulse width modulation control for comparing the output voltage of the oscillator 22, 24 is a drive circuit for driving the switching main transistor Tr 21, 25 are synchronous rectifier control circuit, 26 a synchronous rectification transistor Tr 22 A drive circuit 27 for driving represents a load capacity discharge control circuit for controlling the discharge of the load capacity when the DC-DC is stopped.

第１の発明は，直流−直流変換制御回路１０の誤差増幅器１１に，直流−直流変換結果の出力電圧から得られる電圧の信号を入力する第１の入力部１１１と，所定の基準電圧を加えるための第２の入力部１１２と，電源投入時にソフトスタート用信号として使用する基準電圧を加えるための第３の入力部１１３とを設け，第１の入力部１１１からの入力信号と第２の入力部１１２および第３の入力部１１３からの入力信号のうち低電位側の入力信号との誤差を増幅してＰＷＭ比較器１３に入力し，電圧制御を行うことを特徴とする。   In the first invention, a first input unit 111 for inputting a voltage signal obtained from the output voltage of the DC-DC conversion result and a predetermined reference voltage are added to the error amplifier 11 of the DC-DC conversion control circuit 10. And a third input unit 113 for applying a reference voltage to be used as a soft start signal when the power is turned on. The input signal from the first input unit 111 and the second input unit Of the input signals from the input unit 112 and the third input unit 113, an error from the input signal on the low potential side is amplified and input to the PWM comparator 13 to perform voltage control.

これにより，ＤＣ−ＤＣの電源投入時の立ち上がり特性を負荷の軽重に依存しないようにすることができる。   As a result, the rising characteristics when the DC-DC power is turned on can be made independent of the load weight.

第２の発明は，直流−直流変換制御回路１０を用いた直流−直流変換装置であって，誤差増幅器１１の第３の入力部１１３への基準電圧入力に基準電圧回路１６を介してソフトスタート用コンデンサ１５を接続し，第３の入力部１１３への基準電圧を定格電圧まで連続的に変化させるようにしたことを特徴とする。   The second invention is a DC-DC converter using the DC-DC conversion control circuit 10, and soft-starts the reference voltage input to the third input unit 113 of the error amplifier 11 via the reference voltage circuit 16. The capacitor 15 is connected, and the reference voltage to the third input unit 113 is continuously changed to the rated voltage.

基準電圧を定格電圧まで連続的に変化させることにより，出力電圧のオーバー・シュート発生を抑止することができる。   By continuously changing the reference voltage to the rated voltage, it is possible to suppress the occurrence of output voltage overshoot.

第３の発明は，複数の電源としての直流−直流変換を行う直流−直流変換装置において，直流−直流変換制御回路１０を複数備え，これらの各誤差増幅器１１の第３の入力部１１３への基準電圧入力にそれぞれソフトスタート用コンデンサ１５を接続し，これらの各ソフトスタート用コンデンサ１５間の容量値を変えることにより，複数の電源間の投入シーケンスを制御することを特徴とする。   According to a third aspect of the present invention, there is provided a DC-DC converter that performs DC-DC conversion as a plurality of power supplies, and includes a plurality of DC-DC conversion control circuits 10, and each of these error amplifiers 11 is supplied to the third input unit 113. A soft start capacitor 15 is connected to each reference voltage input, and a capacitance value between these soft start capacitors 15 is changed to control a turn-on sequence between a plurality of power supplies.

各ソフトスタート用コンデンサ１５の容量値を変えるだけで，電源投入シーケンス制御用の専用ロジック回路を用いることなく，簡単に電源投入シーケンスを制御することが可能になる。   By simply changing the capacitance value of each soft start capacitor 15, the power-on sequence can be easily controlled without using a dedicated logic circuit for controlling the power-on sequence.

第４の発明は，図２に示すような同期整流用トランジスタＴｒ22を備えた降圧型直流−直流変換装置において，ＤＣ−ＤＣ停止時に同期整流用トランジスタＴｒ22を強制的にＯＮさせることにより，直流−直流変換結果の出力電圧を強制的に零ボルトにする負荷容量放電制御回路２７を設けたことを特徴とする。 The fourth aspect of the present invention is a step-down DC-DC converter having a synchronous rectification transistor Tr 22 as shown in FIG. 2, by forcibly turning on the synchronous rectification transistor Tr 22 when DC-DC is stopped. A load capacity discharge control circuit 27 for forcibly setting the output voltage of the DC-DC conversion result to zero volts is provided.

ＤＣ−ＤＣ停止時に同期整流用トランジスタＴｒ22を強制的にＯＮさせることにより，同期整流方式の複数の電源間でＯＦＦタイムを同一にすることが可能になる。 By forcibly turned ON the synchronous rectifier transistor Tr 22 during DC-DC stopped, it is possible to the OFF time in the same between the plurality of power supply of a synchronous rectification type.

以上説明したように，本発明によれば，電源の投入・切断のシーケンスを実現するに当たって，特別な回路を必要とせずに簡単にシーケンス制御を実現することが可能となり，以下の効果がある。   As described above, according to the present invention, it is possible to easily realize sequence control without requiring a special circuit in realizing the power on / off sequence, and the following effects are obtained.

(1) ＰＷＭ制御方式のＤＣ−ＤＣ制御回路において，ソフトスタート用コンデンサ回路の接続方式を工夫することで，ＤＣ−ＤＣの負荷に依存せずに出力電圧の立ち上がり特性が制御できるようになる。従来のソフトスタート制御方式では，最大負荷を想定してしか設計できないため，負荷が軽い場合には出力電圧の立ち上がりが早くなる。このため，ソフトスタート制御方式だけでＤＣ−ＤＣの出力電圧の立ち上げシーケンスを制御することは難しかった。しかし，本方式を用いることにより，複数の電圧を生成するＰＷＭ制御方式のＤＣ−ＤＣにおいて，ソフトスタート用コンデンサ回路の定数変更だけで，ＤＣ−ＤＣの負荷に依存せず電源投入時の投入シーケンスを制御することができる。   (1) In the PWM control type DC-DC control circuit, the rise characteristic of the output voltage can be controlled without depending on the DC-DC load by devising the connection method of the soft start capacitor circuit. The conventional soft start control method can only be designed assuming the maximum load, so the output voltage rises faster when the load is light. For this reason, it is difficult to control the DC-DC output voltage rising sequence only by the soft start control method. However, by using this method, in the PWM control method DC-DC that generates a plurality of voltages, only the constant of the soft start capacitor circuit is changed, and the turn-on sequence at power-on without depending on the load of the DC-DC Can be controlled.

(2) ＤＣ−ＤＣの停止時に，負荷容量と負荷の軽重により出力電圧が零ボルトになるまでには時間差がある。このときも電源のシーケンスが守られていないと半導体デバイスがラッチアップを起こしてしまう。全ての電荷が放電しデバイスのラッチアップ状態が解除される前に次の電源投入シーケンスが始まると，ラッチアップによるデバイスの焼損が発生する危険がある。   (2) When DC-DC is stopped, there is a time difference until the output voltage reaches zero volts due to the load capacity and the light weight of the load. At this time, if the power supply sequence is not observed, the semiconductor device will latch up. If the next power-on sequence is started before all charges are discharged and the device is released from the latch-up state, there is a risk of device burnout due to latch-up.

本発明によれば，同期整流型ＤＣ−ＤＣにおいて，ＤＣ−ＤＣ停止時に同期整流用トランジスタ（ＦＥＴ）を強制的にＯＮ状態として，負荷容量を放電させることにより複数の電源間でＯＦＦタイムが異なる問題を解決することができる。   According to the present invention, in the synchronous rectification type DC-DC, when the DC-DC is stopped, the synchronous rectification transistor (FET) is forcibly turned on, and the load capacitance is discharged, so that the OFF times are different among a plurality of power supplies. The problem can be solved.

以下，図面を用いて本発明の実施の形態について説明する。   Embodiments of the present invention will be described below with reference to the drawings.

図３は，本発明によるＰＭＷ制御方式の直流−直流変換装置の例を示す図である。   FIG. 3 is a diagram showing an example of a PMW control type DC-DC converter according to the present invention.

図３（Ａ）に示す装置全体の構成は，図１８（Ａ）で説明した従来方式によるＰＷＭ制御方式のＤＣ−ＤＣと同じであり，特に異なるところはなく，従来方式と違うのは直流−直流変換（ＤＣ−ＤＣ）制御回路１００の部分である。   The overall configuration of the apparatus shown in FIG. 3A is the same as that of the conventional PWM control system DC-DC described in FIG. 18A, and there is no particular difference. It is a part of the direct current conversion (DC-DC) control circuit 100.

従って，図３（Ａ）の構成についてはここでは説明を省略し，図３（Ｂ）に示す直流−直流変換（ＤＣ−ＤＣ）制御回路１００の部分について詳細に説明する。   Therefore, the description of the configuration in FIG. 3A is omitted here, and the DC-DC conversion (DC-DC) control circuit 100 portion shown in FIG. 3B will be described in detail.

図３（Ｂ）において，電源部１９は外部からのＯＮ信号に従って，制御回路全体に対する電源の供給のＯＮ／ＯＦＦを制御することで，制御回路全体のＯＮ／ＯＦＦ制御（言い換えれば，ＤＣ−ＤＣのＯＮ／ＯＦＦ制御）を行う部分である。誤差増幅器１１は，ＤＣ−ＤＣの出力電圧と複数の基準電圧との差を増幅するための増幅器である。三角波発振器１２は，誤差増幅器１１の出力電圧をＰＷＭ比較器１３でパルス幅に変換するための変換用三角波を一定の周波数で発振させるための発振器である。   In FIG. 3B, the power supply unit 19 controls ON / OFF of power supply to the entire control circuit in accordance with an ON signal from the outside, thereby controlling ON / OFF of the entire control circuit (in other words, DC-DC ON / OFF control). The error amplifier 11 is an amplifier for amplifying a difference between a DC-DC output voltage and a plurality of reference voltages. The triangular wave oscillator 12 is an oscillator for oscillating a converting triangular wave for converting the output voltage of the error amplifier 11 into a pulse width by the PWM comparator 13 at a constant frequency.

ＰＷＭ比較器１３は，誤差増幅器１１の出力と三角波発振器１２の出力を比較する電圧比較器であって，入力電圧に応じて出力パルス幅のＯＮ時間を制御する電圧パルス幅変換器である。三角波発振器１２からの三角波の電圧を誤差増幅器１１からの出力電圧と比較し，三角波の電圧が誤差増幅器１１の出力電圧より低いときＰＷＭ比較器１３の出力がＯＮとなり，ドライブ回路１４を介してスイッチング用メイン・トランジスタＴｒ11をＯＮさせる。 The PWM comparator 13 is a voltage comparator that compares the output of the error amplifier 11 and the output of the triangular wave oscillator 12, and is a voltage pulse width converter that controls the ON time of the output pulse width according to the input voltage. The triangular wave voltage from the triangular wave oscillator 12 is compared with the output voltage from the error amplifier 11. When the triangular wave voltage is lower than the output voltage of the error amplifier 11, the output of the PWM comparator 13 is turned on and switching is performed via the drive circuit 14. the use the main transistor Tr 11 causes ON.

ドライブ回路１４は，スイッチング用メイン・トランジスタＴｒ11を駆動するための駆動回路（Ｄｒｉｖｅｒ）であり，ＰＷＭ比較器１３の出力がＯＮである期間，メイン・トランジスタＴｒ11をドライブしてＯＮさせる。 The drive circuit 14 is a drive circuit (Driver) for driving the switching main transistor Tr 11, and drives and turns on the main transistor Tr 11 while the output of the PWM comparator 13 is ON.

ＦＥＴ1 はＤＣ−ＤＣ停止時にソフトスタート用コンデンサ（Ｃ12）１５の電荷を放電させてその電位を０Ｖに設定するためのクイック・スタート用スイッチ回路である。定電流回路ｉ1 は，スイッチ回路ＦＥＴ1 がＯＦＦ時にソフトスタート用コンデンサＣ12を充電して，一定の時間でソフトスタート用コンデンサＣ12の電位を上昇させるための充電回路である。 The FET 1 is a quick start switch circuit for discharging the electric charge of the soft start capacitor (C 12 ) 15 and setting its potential to 0 V when DC-DC is stopped. The constant current circuit i 1 is a charging circuit for charging the soft start capacitor C 12 when the switch circuit FET 1 is OFF and increasing the potential of the soft start capacitor C 12 in a certain time.

図１８（Ｂ）の従来方式の制御回路と図３（Ｂ）に示す本方式による制御回路とは，ほとんど同じ構成である。異なるのはソフトスタート用コンデンサＣ12／Ｃ32が，図１８（Ｂ）の従来方式ではＰＷＭ比較器３３の非反転入力に接続されているのに対し，図３（Ｂ）の本方式では電圧制御用誤差増幅器１１の非反転入力に基準電圧ｅ1 と同様に接続されていることである。 The conventional control circuit of FIG. 18B and the control circuit of this system shown in FIG. 3B have almost the same configuration. The difference is that the soft start capacitors C 12 / C 32 are connected to the non-inverting input of the PWM comparator 33 in the conventional method of FIG. 18B, whereas in this method of FIG. It is connected to the non-inverting input of the control error amplifier 11 in the same manner as the reference voltage e 1 .

図３（Ｂ）において，誤差増幅器１１は，抵抗Ｒ1 ／Ｒ2 によって分圧された電圧（ＤＣ−ＤＣの出力電圧Ｖｏ1 ＝ＦＢ）と，基準電圧ｅ1 とソフトスタート用コンデンサＣ12の電圧のうちの低い方の電圧値との差を増幅して，その出力をＰＷＭ比較器１３へと出力する。 In FIG. 3B, the error amplifier 11 includes the voltage divided by the resistors R 1 / R 2 (DC-DC output voltage Vo 1 = FB), the reference voltage e 1, and the soft start capacitor C 12 . The difference between the lower voltage value of the voltages is amplified, and the output is output to the PWM comparator 13.

ＤＣ−ＤＣのＯＮ／ＯＦＦを制御するＯＮ信号がＬｏｗ状態であるとき，電源部１９は，制御回路全体を停止状態にすると共に，スイッチ回路ＦＥＴ1 をＯＮとして，ソフトスタート用コンデンサＣ12の電圧を０Ｖ状態にする。ＤＣ−ＤＣのＯＮ信号がＨｉｇｈ状態となり，ＤＣ−ＤＣの電源投入が指示されると，制御回路内の電源がＯＮ状態となり，制御回路全体を動作させると共にスイッチ回路ＦＥＴ1 をＯＦＦとする。制御回路が動作を開始すると，定電流回路ｉ1 によりソフトスタート用コンデンサＣ12の充電が開始され，ソフトスタート用コンデンサＣ12の電位が０Ｖから徐々に上昇し，ソフトスタート用コンデンサＣ12の容量値と定電流回路ｉ1 による充電電流値との時定数で決まる時間後に，ソフトスタート用コンデンサＣ12の電位が誤差増幅器１１の基準電圧ｅ1 と同じ電位に達する。 When the ON signal for controlling ON / OFF of the DC-DC is in the low state, the power supply unit 19 stops the entire control circuit and turns on the switch circuit FET 1 to turn on the voltage of the soft start capacitor C 12 . Is set to 0V. ON signal of the DC-DC is a High state, the power-on of the DC-DC is indicated, the power in the control circuit is turned ON, the switch circuit FET 1 and OFF with operating the entire control circuit. When the control circuit starts to operate, the constant current circuit i 1 is started charging the soft-start capacitor C 12 is, the potential of the soft-start capacitor C 12 is gradually increased from 0V, the capacitance of the soft-start capacitor C 12 After a time determined by the time constant of the value and the charging current value by the constant current circuit i 1 , the potential of the soft start capacitor C 12 reaches the same potential as the reference voltage e 1 of the error amplifier 11.

誤差増幅器１１は，第１の入力部１１１からの反転入力の電圧と，第２および第３の入力部からの複数の非反転入力の電圧のうち，最も低い電圧との差を増幅し，その結果をＰＷＭ比較器１３へ出力する。従って，誤差増幅器１１は，ソフトスタート用コンデンサＣ12の電位が基準電圧ｅ1 より低いときは，ＤＣ−ＤＣの出力電圧Ｖｏ1 とソフトスタート用コンデンサＣ12の電圧差を増幅してＰＷＭ比較器１３の入力とするが，ソフトスタート用コンデンサＣ12の電位が基準電圧ｅ1 より高いときは，ＤＣ−ＤＣの出力電圧Ｖｏ1 と基準電圧ｅ1 の電圧差を増幅してＰＷＭ比較器１３の入力とする。 The error amplifier 11 amplifies the difference between the voltage of the inverting input from the first input unit 111 and the lowest voltage among the plurality of non-inverting input voltages from the second and third input units. The result is output to the PWM comparator 13. Therefore, the error amplifier 11 amplifies the voltage difference between the DC-DC output voltage Vo 1 and the soft start capacitor C 12 when the potential of the soft start capacitor C 12 is lower than the reference voltage e 1 . Although the input 13, when the potential of the soft start capacitor C 12 is higher than the reference voltage e 1 is the PWM comparator 13 amplifies the voltage difference between the output voltage Vo 1 and the reference voltage e 1 of the DC-DC As input.

図４は，図３に示す誤差増幅器１１の構成例を示す。   FIG. 4 shows a configuration example of the error amplifier 11 shown in FIG.

比較器１１４は，第２および第３の入力部１１２，１１３からの入力Ａ，Ｂを比較し，低いほうの電圧をそのままＱとして出力する。例えば，Ａ＝５Ｖ，Ｂ＝３Ｖであった場合には，Ｑには３Ｖが出力される。差動増幅器１１５は，第１の入力部１１１からの反転入力の電圧Ｒと，比較器１１４の出力電圧Ｑとを入力し，（Ｑ−Ｒ）×Ｘ倍の電圧をＺに出力する。この出力Ｚが誤差増幅器１１の出力となり，図３に示すＰＷＭ比較器１３の入力となる。   The comparator 114 compares the inputs A and B from the second and third input units 112 and 113 and outputs the lower voltage as Q as it is. For example, when A = 5V and B = 3V, 3V is output to Q. The differential amplifier 115 receives the inverted input voltage R from the first input unit 111 and the output voltage Q of the comparator 114 and outputs a voltage of (Q−R) × X times to Z. This output Z becomes the output of the error amplifier 11 and becomes the input of the PWM comparator 13 shown in FIG.

本方式では，ＤＣ−ＤＣの出力電圧を決める基準電圧値を徐々に上昇させ，一定時間後に正規の電圧値を出力するように制御するため，ＤＣ−ＤＣの出力電圧はＤＣ−ＤＣの負荷に依存せず，ソフトスタート用コンデンサＣ12の容量で決まる時定数により制御されることとなる。言い換えれば，ソフトスタート用コンデンサＣ12の容量値を小さくすればＤＣ−ＤＣの出力電圧立ち上がり時間が早くなり，容量値を大きくすればＤＣ−ＤＣの出力電圧立ち上がり時間を遅くできるため，ソフトスタート用コンデンサＣ12の容量値により自由にＤＣ−ＤＣの出力電圧立ち上がり特性を制御することが可能となる。 In this method, the reference voltage value that determines the output voltage of the DC-DC is gradually increased, and control is performed so that a normal voltage value is output after a certain time. Therefore, the output voltage of the DC-DC is applied to the load of the DC-DC. independent, will be controlled by the time constant determined by the capacity of the soft-start capacitor C 12. In other words, the output voltage rise time of the DC-DC by reducing the capacitance value of the soft-start capacitor C 12 becomes faster, it is possible to slow down the output voltage rise time of the DC-DC by increasing the capacitance value, a soft start freely it is possible to control the output voltage rise characteristics of the DC-DC by the capacitance value of the capacitor C 12.

また，従来方式では，ＤＣ−ＤＣ制御回路の誤差増幅器は起動開始直後から出力電圧Ｖｏ1 を基準電圧値まで上昇させるように動作する結果，誤差増幅器の出力電圧として大きな値を出力するためにＰＷＭ比較器の出力パルス幅は最大となり突入電流の発生の原因となる。 In the conventional method, the error amplifier of the DC-DC control circuit operates so as to increase the output voltage Vo 1 to the reference voltage value immediately after the start of starting, and as a result, PWM is used to output a large value as the output voltage of the error amplifier. The output pulse width of the comparator is maximized, causing inrush current.

さらに，出力電圧を０Ｖから定格電圧まで急激に立ち上げるため，出力電圧オーバー・シュートが発生し易い。   Furthermore, since the output voltage is suddenly raised from 0V to the rated voltage, output voltage overshoot is likely to occur.

しかし，本方式によるＤＣ−ＤＣ制御回路１００では，ＤＣ−ＤＣの起動直後の誤差増幅器１１は出力電圧として０Ｖを要求しているため，誤差増幅器１１の出力電圧は最低値となり，スイッチング用メイン・トランジスタＴｒ11のＯＮタイムは最小となり入力からの電流の突入を防止する。その後，時間と共に徐々に出力電圧を上昇させ，一定時間をかけて基準電圧値まで上昇させていくため，突入電流が発生することがなく，出力電圧の急激な立ち上がりが存在しないため出力電圧のオーバー・シュート発生も抑制される。 However, in the DC-DC control circuit 100 according to the present system, since the error amplifier 11 immediately after starting DC-DC requires 0 V as the output voltage, the output voltage of the error amplifier 11 becomes the minimum value, and the switching main circuit ON time of the transistor Tr 11 prevents inrush current from becomes minimal input. After that, the output voltage is gradually increased over time and increased to the reference voltage value over a certain period of time, so that no inrush current occurs and there is no sudden rise in the output voltage, so there is no output voltage overload.・ Shooting is also suppressed.

上記のことを図５で説明すると，時間Ｔ0 にＯＮ信号がＨｉｇｈになるとＤＣ−ＤＣの動作が開始し，ソフトスタート用コンデンサＣ12の両端の電圧が０Ｖから徐々に上昇し，時間Ｔ1 に基準電圧ｅ1 の値になる。 The above will be described with reference to FIG. 5. When the ON signal becomes High at time T 0 , the DC-DC operation starts, the voltage across the soft start capacitor C 12 gradually increases from 0 V, and time T 1 Becomes the value of the reference voltage e 1 .

それにつれてＤＣ−ＤＣの出力電圧も０Ｖから徐々に上昇していき，時間Ｔ1 に規定電圧Ｖｏ1 になる。このとき，ＤＣ−ＤＣの出力電圧値が時間Ｔ0 に０Ｖが指示され，時間Ｔ1 にＶｏ1 になるように指示される。すなわち，誤差増幅器１１は，時間Ｔ0 から時間Ｔ1 までは，ソフトスタート用コンデンサＣ12の電圧とＤＣ−ＤＣの出力電圧を分圧した値（ＦＢの分割電圧）との差を増幅して，ＰＷＭ比較器１３に出力し，時間Ｔ1 以降は，基準電圧ｅ1 とＦＢの分割電圧との差を増幅して，ＰＷＭ比較器１３に出力する。 As a result, the output voltage of DC-DC gradually increases from 0V and reaches the specified voltage Vo 1 at time T 1 . At this time, the output voltage value of the DC-DC is instructed to be 0 V at time T 0 and to be Vo 1 at time T 1 . That is, the error amplifier 11 amplifies the difference between the voltage of the soft start capacitor C 12 and the DC-DC output voltage (FB divided voltage) from time T 0 to time T 1. , Output to the PWM comparator 13, and after time T 1 , the difference between the reference voltage e 1 and the divided voltage of the FB is amplified and output to the PWM comparator 13.

図６は，ＰＷＭ比較器１３の動作を説明する図である。   FIG. 6 is a diagram for explaining the operation of the PWM comparator 13.

ＰＷＭ比較器１３は，図６に示すように，誤差増幅器１１の出力が三角波発振器１２の出力より大きいときにＨｉｇｈを出力し，誤差増幅器１１の出力が三角波発振器１２の出力より小さいときにＬｏｗを出力する。誤差増幅器１１の出力は，上述のようにＤＣ−ＤＣの出力電圧値がＶｏ1 になるまで，ソフトスタート用コンデンサＣ12の電圧を基準電圧として誤差出力を行うので，ＤＣ−ＤＣの出力電圧は，ＤＣ−ＤＣの負荷の軽重に依存せずに時間Ｔ0 に０Ｖを出力し，時間経過と共に徐々に上昇し，時間Ｔ1 に規定電圧Ｖｏ1 に達する。 As shown in FIG. 6, the PWM comparator 13 outputs High when the output of the error amplifier 11 is larger than the output of the triangular wave oscillator 12, and sets Low when the output of the error amplifier 11 is smaller than the output of the triangular wave oscillator 12. Output. Since the output of the error amplifier 11 outputs an error using the voltage of the soft start capacitor C 12 as a reference voltage until the DC-DC output voltage value becomes Vo 1 as described above, the output voltage of the DC-DC is , 0V is output at time T 0 without depending on the load of the DC-DC load, gradually increases with time, and reaches the specified voltage Vo 1 at time T 1 .

図７は，ＤＣ／ＤＣ−１とＤＣ／ＤＣ−２との間で，電源の投入シーケンスを制御したい場合の本方式を用いた接続例を示す。   FIG. 7 shows a connection example using this method when it is desired to control the power-on sequence between DC / DC-1 and DC / DC-2.

図７において，ＤＣ／ＤＣ−１およびＤＣ／ＤＣ−２は，図３（Ａ）に示すＤＣ−ＤＣ装置と同じものである。ＤＣ／ＤＣ−１の出力電圧立ち上がり特性は負荷の軽重に依存することなく，前述したようにソフトスタート用コンデンサＣ121 の容量値によって決まる。同様にＤＣ／ＤＣ−２の出力電圧立ち上がり特性も負荷の軽重に依存することなく，前述したようにソフトスタート用コンデンサＣ122 の容量値によって決まる。 In FIG. 7, DC / DC-1 and DC / DC-2 are the same as the DC-DC apparatus shown in FIG. The output voltage rise characteristic of DC / DC-1 is determined by the capacitance value of the soft start capacitor C 121 as described above without depending on the load weight. Similarly, the output voltage rise characteristic of DC / DC-2 is determined by the capacitance value of the soft-start capacitor C 122 as described above without depending on the load weight.

従って，ＤＣ／ＤＣ−１を先に立ち上げ，ＤＣ／ＤＣ−２を後から立ち上げる場合には，ＤＣ−ＤＣ−１とＤＣ／ＤＣ−２との間で，先に立ち上げるＤＣ／ＤＣ−１のソフトスタート用コンデンサＣ121 の容量値をＤＣ／ＤＣ−２のソフトスタート用コンデンサＣ122 の容量値よりも小さく設定することで実現が可能となる。 Therefore, when DC / DC-1 is started up first and DC / DC-2 is started up later, DC / DC is started up first between DC-DC-1 and DC / DC-2. This can be realized by setting the capacitance value of the −1 soft start capacitor C 121 to be smaller than the capacitance value of the DC / DC−2 soft start capacitor C 122 .

この様子を図８に示す。   This is shown in FIG.

ＤＣ／ＤＣ−１とＤＣ／ＤＣ−２の両方の電源を同時に投入するために，ＤＣ−ＤＣのＯＮ／ＯＦＦを制御するＯＮ信号がＤＣ／ＤＣ−１とＤＣ／ＤＣ−２の両方に共通に接続される。ＤＣ／ＤＣ−１のソフトスタート用コンデンサＣ121 の値は，ＤＣ／ＤＣ−１の出力電圧がＴ1 時間で立ち上がるような値に設定される。一方，ＤＣ／ＤＣ−２のソフトスタート用コンデンサＣ122 の値は，ＤＣ／ＤＣ−２の出力電圧がＴ2 時間で立ち上がるような値に設定される。 To turn on both DC / DC-1 and DC / DC-2 simultaneously, an ON signal for controlling DC-DC ON / OFF is common to both DC / DC-1 and DC / DC-2 Connected to. The value of the DC / DC-1 soft start capacitor C 121 is set such that the output voltage of DC / DC-1 rises in T 1 time. On the other hand, the value of the DC / DC-2 soft start capacitor C 122 is set such that the output voltage of DC / DC-2 rises in T 2 time.

ＤＣ−ＤＣのＯＮ／ＯＦＦを制御するＯＮ信号がＬｏｗ状態のとき，ＤＣ／ＤＣ−１とＤＣ／ＤＣ−２の両方は停止状態である。ＤＣ−ＤＣのＯＮ／ＯＦＦを制御するＯＮ信号が時間Ｔ0 においてＬｏｗ状態からＨｉｇｈ状態に変化すると，ＤＣ／ＤＣ−１およびＤＣ／ＤＣ−２は同時に電源投入シーケンスに入る。ＤＣ／ＤＣ−１は，ソフトスタート用コンデンサＣ121 の値に従って時間Ｔ1 に定格出力電圧Ｖｏ1 に達する。同様に，ＤＣ／ＤＣ−２もソフトスタート用コンデンサＣ122 の値に従って時間Ｔ2 に定格出力電圧Ｖｏ2 に達する。 When the ON signal for controlling ON / OFF of DC-DC is in the Low state, both DC / DC-1 and DC / DC-2 are in the stopped state. When the ON signal for controlling ON / OFF of the DC-DC changes from the Low state to the High state at time T 0 , DC / DC-1 and DC / DC-2 simultaneously enter the power-on sequence. DC / DC-1 reaches the rated output voltage Vo 1 at time T 1 according to the value of the soft start capacitor C 121 . Similarly, DC / DC-2 reaches the rated output voltage Vo 2 at time T 2 according to the value of the soft start capacitor C 122 .

このため，各々のＤＣ−ＤＣの出力電圧立ち上がり特性をソフトスタート用コンデンサの値だけで制御できることとなる。   Therefore, the output voltage rising characteristics of each DC-DC can be controlled only by the value of the soft start capacitor.

図９は，ＤＣ／ＤＣ−１とＤＣ／ＤＣ−２の間で，電源を同時に投入して立ち上げる場合のソフトスタート用コンデンサの接続例を示す図である。   FIG. 9 is a diagram showing a connection example of a soft start capacitor in the case where the power is turned on and started up simultaneously between DC / DC-1 and DC / DC-2.

図９において，ＤＣ／ＤＣ−３とＤＣ／ＤＣ−４の両方の電源を同時に投入するために，ＤＣ−ＤＣのＯＮ／ＯＦＦを制御するＯＮ信号がＤＣ／ＤＣ−３とＤＣ／ＤＣ−４の両方に共通に接続される。   In FIG. 9, in order to turn on both DC / DC-3 and DC / DC-4 simultaneously, ON signals for controlling ON / OFF of DC-DC are DC / DC-3 and DC / DC-4. Are commonly connected to both.

ＤＣ−ＤＣのＯＮ／ＯＦＦを制御するＯＮ信号がＬｏｗ状態のとき，ＤＣ／ＤＣ−３とＤＣ／ＤＣ−４の両方は停止状態である。ＤＣ−ＤＣのＯＮ信号がＬｏｗ状態からＨｉｇｈ状態に変化すると，ＤＣ／ＤＣ−３およびＤＣ／ＤＣ−４は同時に電源投入シーケンスに入る。このときソフトスタート用コンデンサＣ123 は，ＤＣ／ＤＣ−３とＤＣ／ＤＣ−４の両方に共通接続されているため，ＤＣ／ＤＣ−３の基準電圧とＤＣ／ＤＣ−４の基準電圧は同時に０Ｖからスタートし，徐々に上昇しながら同時に基準電圧ｅ1 の値に達する。従って，ＤＣ／ＤＣ−３およびＤＣ／ＤＣ−４の出力電圧が基準電圧Ｖｏ3 またはＶｏ4 に達するのも同時刻となる。 When the ON signal for controlling ON / OFF of DC-DC is in the Low state, both DC / DC-3 and DC / DC-4 are in the stopped state. When the DC-DC ON signal changes from the Low state to the High state, DC / DC-3 and DC / DC-4 simultaneously enter the power-on sequence. At this time, since the soft start capacitor C123 is commonly connected to both DC / DC-3 and DC / DC-4, the DC / DC-3 reference voltage and the DC / DC-4 reference voltage are simultaneously set. starting from 0V, it elevated while reaches the value of the reference voltage e 1 simultaneously gradually. Accordingly, the output voltages of DC / DC-3 and DC / DC-4 reach the reference voltage Vo 3 or Vo 4 at the same time.

上記のことを図１０で説明する。時間Ｔ0 にＯＮ信号がＨｉｇｈになるとＤＣ／ＤＣ−３およびＤＣ／ＤＣ−４の両方の動作が開始し，ソフトスタート用コンデンサＣ123 の両端の電圧が０Ｖから徐々に上昇し，時間Ｔ1 に基準電圧ｅ1 の値になる。 The above will be described with reference to FIG. When the ON signal becomes High at time T 0 , the operation of both DC / DC-3 and DC / DC-4 starts, the voltage across the soft start capacitor C 123 gradually increases from 0 V, and time T 1 Becomes the value of the reference voltage e 1 .

それにつれてＤＣ／ＤＣ−３の出力電圧も０Ｖから徐々に上昇していき，時間Ｔ1 に規定電圧Ｖｏ3 になる。同様に，ＤＣ／ＤＣ−４の出力電圧も０Ｖから徐々に上昇していき，時間Ｔ1 に規定電圧Ｖｏ4 になる。 As a result, the output voltage of DC / DC-3 gradually increases from 0V and reaches the specified voltage Vo 3 at time T 1 . Similarly, the output voltage of DC / DC-4 gradually increases from 0 V and reaches the specified voltage Vo 4 at time T 1 .

このとき，ＤＣ／ＤＣ−３の出力電圧値が時間Ｔ0 に０Ｖが指示され，時間Ｔ1 にＶｏ3 になるように指示される。従って，ＤＣ／ＤＣ−３の出力電圧は，ＤＣ−ＤＣの負荷の軽重に依存せずに時間Ｔ0 に０Ｖを出力し，時間経過と共に徐々に上昇し時間Ｔ1 に規定電圧Ｖｏ3 に達する。同じく，ＤＣ／ＤＣ−４の出力電圧値が時間Ｔ0 に０Ｖが指示され，時間Ｔ1 にＶｏ4 になるように指示される。従って，ＤＣ／ＤＣ−４の出力電圧はＤＣ−ＤＣの負荷の軽重に依存せずに時間Ｔ0 に０Ｖを出力し，時間経過と共に徐々に上昇し時間Ｔ1 に規定電圧Ｖｏ4 に達する。 At this time, the output voltage value of DC / DC-3 is instructed to be 0 V at time T 0 and to be Vo 3 at time T 1 . Therefore, the output voltage of DC / DC-3 outputs 0 V at time T 0 without depending on the load of the DC-DC load, and gradually rises with time, reaching the specified voltage Vo 3 at time T 1. . Similarly, the output voltage value of DC / DC-4 is instructed to be 0 V at time T 0 and to be Vo 4 at time T 1 . Therefore, the output voltage of DC / DC-4 outputs 0 V at time T 0 without depending on the load of the DC-DC load, and gradually rises with time, reaching the specified voltage Vo 4 at time T 1 .

以上説明したように，本方式によれば複数の電源間で投入シーケンスを考慮する必要がある場合には，図７に示すように先に立ち上がるべきＤＣ−ＤＣのソフトスタート用コンデンサＣ121 の容量値を，遅く立ち上がるべきＤＣ−ＤＣのソフトスタート用コンデンサＣ122 の容量値より小さくすることで，自由に投入シーケンスを制御することができる。このため，従来方式で必要としていた電源投入シーケンス制御用の外部回路が不要となる。 As described above, according to this method, when it is necessary to consider the turn-on sequence between a plurality of power supplies, the capacitance of the DC-DC soft start capacitor C 121 to be raised first as shown in FIG. By making the value smaller than the capacitance value of the DC-DC soft start capacitor C 122 that should rise slowly, the input sequence can be freely controlled. This eliminates the need for an external circuit for controlling the power-on sequence that is required in the conventional method.

さらに，複数の電源間の投入シーケンスを同一にしたい場合，従来方式では，個々のＤＣ−ＤＣの出力電圧の立ち上がり特性がＤＣ−ＤＣの負荷の軽重に依存して一定しないため，同時立上は不可能であったが，本方式によれば，複数の電源間で各々の負荷の軽重が異なっても，図９に示すようにＤＣ−ＤＣ間でソフトスタート用コンデンサＣ123 を共通接続することで，同一立ち上がり特性を実現することができるようになる。 Furthermore, when it is desired to make the power-on sequence between a plurality of power supplies the same, in the conventional method, the rising characteristics of the output voltage of each DC-DC is not constant depending on the load of the DC-DC load. Although not possible, according to this method, even if the weight of each load is different among a plurality of power supplies, a soft start capacitor C123 is commonly connected between DC and DC as shown in FIG. Thus, the same rise characteristic can be realized.

以上，電源投入時の複数の電源間での電源投入シーケンスの制御方式について説明した。次に，電源切断時のシーケンスについて，本方式による実現例を説明する。   This completes the description of the control method of the power-on sequence between multiple power sources when the power is turned on. Next, a description will be given of an implementation example according to the present system for the sequence at power-off.

図１１は，本方式による電源切断シーケンスを制御するＤＣ−ＤＣ装置の実現例を示す図である。   FIG. 11 is a diagram illustrating an implementation example of a DC-DC device that controls a power-off sequence according to the present method.

図１１（Ａ）に示すＤＣ−ＤＣ制御回路１０５の周辺回路部分は，ＤＣ−ＤＣ制御回路１０５に負荷容量放電の有効／無効を制御するＤＳＣＨＧ信号が入力されるようになっていること以外は，前述した図３（Ａ）と同様である。   In the peripheral circuit portion of the DC-DC control circuit 105 shown in FIG. 11A, the DSCHG signal for controlling the validity / invalidity of the load capacity discharge is inputted to the DC-DC control circuit 105. , Which is similar to FIG.

ＤＣ−ＤＣ制御回路１０５の内部は，図１１（Ｂ）に示すようになっており，内部に負荷容量放電回路１８が設けられている。負荷容量放電回路１８の他の部分は，図３（Ｂ）に示すＤＣ−ＤＣ制御回路１００と同様であるので，その部分の説明については省略する。   The inside of the DC-DC control circuit 105 is as shown in FIG. 11B, and a load capacity discharging circuit 18 is provided inside. The other parts of the load capacity discharging circuit 18 are the same as those of the DC-DC control circuit 100 shown in FIG.

図１１（Ｂ）に示すＮＯＴ1 は，ＤＣ−ＤＣのＯＮ信号がＨｉｇｈレベルのときＬｏｗレベルを出力し，ＤＣ−ＤＣのＯＮ信号がＬｏｗレベルのときＨｉｇｈレベルを出力するノット回路である。ＡＮＤ1 は，ノット回路ＮＯＴ1 の出力と負荷容量放電の有効／無効を制御するＤＳＣＨＧ信号の両方がＨｉｇｈレベルを出力しているとき，Ｈｉｇｈレベルを出力するアンド回路である。ＦＥＴ2 は，アンド回路ＡＮＤ1 の出力がＨｉｇｈレベルを出力しているときＯＮ状態となり，ＤＣ−ＤＣの出力とグランド間を短絡して，ＤＣ−ＤＣの出力負荷容量を強制的に放電する負荷容量放電用スイッチ回路である。 The NOT 1 shown in FIG. 11B is a knot circuit that outputs a low level when the DC-DC ON signal is at a high level and outputs a high level when the DC-DC ON signal is at a low level. AND 1 is an AND circuit that outputs a High level when both the output of the NOT circuit NOT 1 and the DSCHG signal that controls the validity / invalidity of the load capacity discharge are outputting a High level. The FET 2 is turned on when the output of the AND circuit AND 1 outputs a high level, short-circuits between the output of the DC-DC and the ground, and forcibly discharges the output load capacity of the DC-DC. This is a capacitive discharge switch circuit.

ＤＣ−ＤＣのＯＮ／ＯＦＦを制御するＯＮ信号がＨｉｇｈの場合，または負荷容量放電の有効／無効を制御するＤＳＣＨＧ信号がＬｏｗ（無効）の場合，アンド回路ＡＮＤ1 の出力はＬｏｗとなり，スイッチ回路ＦＥＴ2 は切断状態となる。したがって，この場合のＤＣ−ＤＣ制御回路１０５の動作は，負荷容量放電回路１８がない場合と同じである。 When the ON signal for controlling ON / OFF of DC-DC is High, or when the DSCHG signal for controlling validity / invalidity of load capacity discharge is Low (invalid), the output of the AND circuit AND 1 becomes Low, and the switch circuit FET 2 is cut off. Therefore, the operation of the DC-DC control circuit 105 in this case is the same as when the load capacitance discharge circuit 18 is not provided.

一方，負荷容量放電の有効／無効を制御するＤＳＣＨＧ信号がＨｉｇｈ（有効）であり，電源の切断時にＯＮ／ＯＦＦを制御するＯＮ信号がＬｏｗとなると，アンド回路ＡＮＤ1 の出力が直ちにＨｉｇｈになるため，スイッチ回路ＦＥＴ2 は導通状態となる。したがって，ＤＣ−ＤＣの出力（ＦＢ）がスイッチ回路ＦＥＴ2 を通して放電し，ＤＣ−ＤＣの負荷に依存することなく，急速に０Ｖになる。 On the other hand, when the DSCHG signal for controlling the validity / invalidity of the load capacity discharge is High (valid) and the ON signal for controlling the ON / OFF becomes Low when the power is turned off, the output of the AND circuit AND 1 immediately becomes High. Therefore, the switch circuit FET 2 is turned on. Therefore, the DC-DC output (FB) is discharged through the switch circuit FET 2 and rapidly becomes 0V without depending on the load of the DC-DC.

図１２は，図１１に示すＤＣ−ＤＣの立ち上がり立ち下がり特性を示す図である。   FIG. 12 is a diagram showing rising and falling characteristics of the DC-DC shown in FIG.

上記について図１２で説明すると，時間Ｔ0 にＤＣ−ＤＣのＯＮ／ＯＦＦを制御するＯＮ信号がＨｉｇｈになるとＤＣ−ＤＣの動作が開始し，ソフトスタート用コンデンサＣ125 の両端の電圧が０Ｖから徐々に上昇し，時間Ｔ1 に基準電圧ｅ1 の値になる。それにつれてＤＣ−ＤＣの出力電圧も０Ｖから徐々に上昇していき，時間Ｔ1 に規定電圧Ｖｏ1 になる。 The above description will be made with reference to FIG. 12. When the ON signal for controlling ON / OFF of the DC-DC becomes High at time T 0 , the operation of the DC-DC starts, and the voltage across the soft start capacitor C 125 starts from 0V. It gradually rises and reaches the value of the reference voltage e 1 at time T 1 . As a result, the output voltage of DC-DC gradually increases from 0V and reaches the specified voltage Vo 1 at time T 1 .

次に，時間Ｔ2 にＤＣ−ＤＣＯＮ／ＯＦＦを制御するＯＮ信号がＬｏｗになると，ＤＣ−ＤＣの動作が停止すると同時に，スイッチ回路ＦＥＴ2 によってＤＣ−ＤＣの出力側をグランド電位に短絡することで，ＤＣ−ＤＣの負荷側の容量を強制的に放電する。このため，時間Ｔ3 に０Ｖ状態になる。 Next, when the ON signal for controlling the DC-DCON / OFF time T 2 is Low, at the same time when the operation of DC-DC stops, shorting the output side of the DC-DC to the ground potential by the switch circuit FET 2 Thus, the capacity on the load side of the DC-DC is forcibly discharged. Thus, the 0V state time T 3.

これに対し，従来方式の場合には，負荷容量放電回路１８がないため，図１２に点線で示すように，ＤＣ−ＤＣの軽負荷時と重負荷時とで，ＤＣ−ＤＣの出力電圧が０ＶになるまでのＯＦＦタイムが変わってくることになる。本方式によれば，ＯＦＦタイムはＤＣ−ＤＣの負荷に関係なく一定であり，複数の電源間でＯＦＦタイムが異なる問題が解決される。   On the other hand, in the case of the conventional method, since there is no load capacity discharge circuit 18, as shown by the dotted line in FIG. 12, the output voltage of the DC-DC is different between a light load and a heavy load of the DC-DC. The OFF time until it reaches 0V will change. According to this method, the OFF time is constant regardless of the DC-DC load, and the problem that the OFF time differs among a plurality of power supplies is solved.

同期整流方式のＤＣ−ＤＣ装置においては，同期整流用トランジスタに図１１（Ｂ）に示すスイッチ回路ＦＥＴ2 と同等な機能を持たせることができる。 In a synchronous rectification DC-DC device, a synchronous rectification transistor can have a function equivalent to that of the switch circuit FET 2 shown in FIG.

図１３は，その同期整流方式の降圧型ＤＣ−ＤＣ装置による実現例を示す。   FIG. 13 shows an implementation example of the synchronous rectification step-down DC-DC device.

図１３（Ａ）において，Ｔｒ21はスイッチング用メイン・トランジスタ（ＦＥＴ）であり，ＤＣ−ＤＣ制御回路２００によりＯＮ／ＯＦＦの制御が行われる。Ｌ21は電圧変換用のチョーク・コイルである。Ｄ21はスイッチング用メイン・トランジスタＴｒ21がＯＦＦである期間に，チョークコイルＬ21に蓄積されたエネルギーを出力側に放出するためのフライホィール・ダイオードである。 In FIG. 13A, Tr 21 is a switching main transistor (FET), and ON / OFF control is performed by the DC-DC control circuit 200. L 21 is a choke coil for voltage conversion. D 21 is a flywheel diode for discharging the energy stored in the choke coil L 21 to the output side during the period when the switching main transistor Tr 21 is OFF.

Ｔｒ22もダイオードＤ21と同様にスイッチング用メイン・トランジスタＴｒ21がＯＦＦである期間に，チョークコイルＬ21に蓄積されたエネルギーを出力側に放出するためのフライホィール用のスイッチ回路であり，ダイオードＤ21に印加される電圧が順方向のときＯＮ状態となり，逆方向のときＯＦＦ状態となることで，ダイオードＤ21の順方向電圧降下（Ｖｆ）を低減させる同期整流用のＦＥＴであり，ＤＣ−ＤＣ制御回路２００によりＯＮ／ＯＦＦの制御が行われる。 Tr 22 is a flywheel switch circuit for discharging energy stored in the choke coil L 21 to the output side during the period when the switching main transistor Tr 21 is OFF, as is the case with the diode D 21. the voltage applied to the D 21 is turned oN when the forward, by an OFF state when the reverse is the forward voltage drop (Vf) FET synchronous rectifier to reduce the diode D 21, DC The DC control circuit 200 performs ON / OFF control.

抵抗Ｒ21は本ＤＣ−ＤＣ装置から負荷に供給される電流を測定するためのセンス抵抗であり，Ｃ21は平滑用コンデンサである。 Resistor R 21 is the sense resistor for measuring the current supplied to the load from the DC-DC unit, C 21 is a smoothing capacitor.

ＤＣ−ＤＣ制御回路２００は，ＰＷＭ制御方式ＤＣ−ＤＣの制御部であり，ＤＣ−ＤＣ装置の出力電圧を検出してスイッチング用メイン・トランジスタＴｒ21および同期整流用トランジスタＴｒ22のＯＮ／ＯＦＦ比の制御を行う。 The DC-DC control circuit 200 is a control unit of a PWM control system DC-DC, detects the output voltage of the DC-DC device, and turns on / off ratio of the switching main transistor Tr 21 and the synchronous rectification transistor Tr 22. Control.

図１３（Ｂ）は，図１３（Ａ）に示すＤＣ−ＤＣ制御回路２００の詳細図である。   FIG. 13B is a detailed diagram of the DC-DC control circuit 200 shown in FIG.

図１３（Ｂ）において，電源部２９は，ＤＣ−ＤＣ制御回路２００全体の動作のＯＮ／ＯＦＦをするための電源であり，外部からのＯＮ／ＯＦＦを制御するＯＮ信号により動作の開始停止を行う。Ｒ3 ／Ｒ4 は，ＤＣ−ＤＣの出力電圧をセンスするための分割抵抗であり，ｅ2 はＤＣ−ＤＣの出力電圧を比較するための基準電圧である。誤差増幅器２１は，分割抵抗Ｒ3 ／Ｒ4 により得られるＤＣ−ＤＣの出力電圧と複数の基準電圧との差を増幅する増幅器である。 In FIG. 13B, a power source unit 29 is a power source for turning on / off the entire operation of the DC-DC control circuit 200, and starts and stops its operation by an ON signal for controlling ON / OFF from the outside. Do. R 3 / R 4 is a dividing resistor for sensing the DC-DC output voltage, and e 2 is a reference voltage for comparing the DC-DC output voltages. The error amplifier 21 is an amplifier that amplifies the difference between the DC-DC output voltage obtained by the dividing resistors R 3 / R 4 and a plurality of reference voltages.

ＰＷＭ比較器２３は，反転入力と非反転入力を持つ電圧比較器であって，入力電圧に応じて出力パルスのＯＮ時間を制御する電圧パルス幅変換器である。三角波発振器２２からの三角波が誤差増幅器２１の出力電圧よりも低い期間にドライブ回路２４をＯＮさせることにより，スイッチング用メイン・トランジスタＴｒ21をＯＮさせる。三角波発振器２２は，電圧をパルス幅に変換するための変換用三角波を一定の周波数で発振させるための発振器である。 The PWM comparator 23 is a voltage comparator having an inverting input and a non-inverting input, and is a voltage pulse width converter that controls the ON time of the output pulse in accordance with the input voltage. The switching main transistor Tr 21 is turned on by turning on the drive circuit 24 during a period when the triangular wave from the triangular wave oscillator 22 is lower than the output voltage of the error amplifier 21. The triangular wave oscillator 22 is an oscillator for oscillating a converting triangular wave for converting a voltage into a pulse width at a constant frequency.

ＥＲＡ2 は，電流センス抵抗Ｒ21の電圧を測定するための誤差増幅器である。同期整流制御回路２５は，同期整流を行うための制御回路であり，ＰＷＭ比較器２３の出力がＯＦＦ状態であることと，誤差増幅器ＥＲＡ2 の出力が一定値以下であることを検出して，Ｈｉｇｈレベルを出力することで，チョーク・コイルＬ21に蓄積されたエネルギーがフライホィール・ダイオードＤ21を介して出力側に放出されている期間，同期整流用トランジスタＴｒ22をＯＮにする。 ERA 2 is an error amplifier for measuring the voltage of the current sense resistor R 21 . The synchronous rectification control circuit 25 is a control circuit for performing synchronous rectification, and detects that the output of the PWM comparator 23 is in an OFF state and that the output of the error amplifier ERA 2 is below a certain value, by outputting a High level, the period during which energy stored in the choke coil L 21 is discharged to the output side through the flywheel diode D 21, turns oN the synchronous rectifier transistor Tr 22.

チャージポンプ回路２８は，スイッチング用メイン・トランジスタＴｒ21および同期整流用トランジスタＴｒ22をＯＮさせるのに必要な電圧を，ドライブ回路２４／ドライブ回路２６に与えるための電源回路である。 The charge pump circuit 28, a power supply circuit for providing a switching main transistor Tr 21 and the synchronous rectification transistor Tr 22 a voltage required to turned ON, the drive circuit 24 / drive circuit 26.

ドライブ回路２４は，スイッチング用メイン・トランジスタＴｒ21を駆動するための駆動回路であり，ＰＷＭ比較器２３の出力がＯＮである期間，メイン・トランジスタＴｒ21をドライブしてＯＮさせる。 The drive circuit 24 is a drive circuit for driving the switching main transistor Tr 21, and drives and turns on the main transistor Tr 21 while the output of the PWM comparator 23 is ON.

ドライブ回路２６は，同期整流用トランジスタＴｒ22を駆動するための駆動回路であり，スイッチング用メイン・トランジスタＴｒ21がＯＦＦである期間に，チョークコイルＬ21に蓄積されたエネルギーがフライホィール・ダイオードＤ21を介して出力側に放出されている期間，同期整流用トランジスタＴｒ22をドライブしてＯＮさせる。 The drive circuit 26 is a drive circuit for driving the synchronous rectification transistor Tr 22 , and the energy accumulated in the choke coil L 21 during the period when the switching main transistor Tr 21 is OFF is the flywheel diode D. The synchronous rectification transistor Tr 22 is driven and turned ON during the period of being discharged to the output side via 21 .

ＦＥＴ3 は，ＤＣ−ＤＣの停止時にソフトスタート用コンデンサＣ22の電荷を放電させて，その両端の電位を０Ｖに設定するためのクイック・スタート用スイッチ回路である。定電流回路ｉ2 は，スイッチ回路ＦＥＴ3 がＯＦＦ時にソフトスタート用コンデンサＣ22を充電して，一定の時間でコンデンサＣ22の電位を上昇させるための充電回路である。 The FET 3 is a quick start switch circuit for discharging the charge of the soft start capacitor C 22 when the DC-DC is stopped and setting the potential at both ends thereof to 0V. The constant current circuit i 2 is a charging circuit for charging the soft start capacitor C 22 when the switch circuit FET 3 is OFF and increasing the potential of the capacitor C 22 in a certain time.

同期整流型ＤＣ−ＤＣの制御については，ごく一般的なＰＷＭ制御方式のＤＣ−ＤＣであるため，ＤＣ−ＤＣの動作そのものについての詳細な説明は省略し，ここでは，本方式の目的であるＤＣ−ＤＣ切断時のシーケンス制御に関する部分についてのみ説明する。また，誤差増幅器２１に接続されるソフトスタート用コンデンサＣ22と定電流回路ｉ2 およびスイッチ回路ＦＥＴ3 については，図３等で既に説明した本発明の構成に関する部分と同様であるため，詳細な説明は省略する。 Since the control of the synchronous rectification type DC-DC is a general PWM control type DC-DC, a detailed description of the operation of the DC-DC itself is omitted, and here is the purpose of this method. Only the part related to the sequence control at the time of DC-DC disconnection will be described. The soft start capacitor C 22 , the constant current circuit i 2, and the switch circuit FET 3 connected to the error amplifier 21 are the same as those relating to the configuration of the present invention already described with reference to FIG. Description is omitted.

ここでは，本方式の特徴であるノット回路ＮＯＴ2 ，アンド回路ＡＮＤ2 およびオア回路ＯＲ1 から構成される負荷容量放電制御回路の部分についてのみ説明する。 Here, only the part of the load capacity discharge control circuit constituted by the knot circuit NOT 2 , the AND circuit AND 2 and the OR circuit OR 1 , which is a feature of this system, will be described.

図１３（Ｂ）において，ＤＣ−ＤＣ制御回路２００に入力されるＯＮ信号は，この制御回路全体の動作のＯＮ／ＯＦＦを外部から制御するための制御信号であり，この信号がＨｉｇｈレベルであるときＤＣ−ＤＣ制御回路２００は動作し，ＬｏｗレベルのときＤＣ−ＤＣ制御回路２００は停止する。   In FIG. 13B, an ON signal input to the DC-DC control circuit 200 is a control signal for externally controlling ON / OFF of the operation of the entire control circuit, and this signal is at a high level. At this time, the DC-DC control circuit 200 operates, and when it is at the Low level, the DC-DC control circuit 200 stops.

また，同様にＤＣ−ＤＣ制御回路２００に入力されるＤＳＣＨＧ信号は，ＤＣ−ＤＣの停止時にＤＣ−ＤＣの出力電圧を強制的に零ボルト（０Ｖ）にして負荷容量を放電させる回路の有効／無効を指示するための外部制御信号であり，この信号がＨｉｇｈレベルであるとき負荷容量放電機能は有効であり，Ｌｏｗレベルのとき負荷容量放電機能が無効であることを指示する。   Similarly, the DSCHG signal input to the DC-DC control circuit 200 is an effective / effective circuit for discharging the load capacitance by forcing the DC-DC output voltage to zero volts (0 V) when the DC-DC is stopped. This is an external control signal for instructing invalidity. When this signal is at a high level, the load capacity discharging function is valid, and when it is at a low level, it is instructed that the load capacity discharging function is invalid.

ノット回路ＮＯＴ2 は，ＤＣ−ＤＣのＯＮ信号がＨｉｇｈレベルのときＬｏｗレベルを出力し，ＤＣ−ＤＣのＯＮ信号がＬｏｗレベルのときＨｉｇｈレベルを出力する回路である。アンド回路ＡＮＤ2 は，ノット回路ＮＯＴ2 の出力とＤＳＣＨＧ信号の両方がＨｉｇｈレベルを出力しているときＨｉｇｈレベルを出力する回路である。オア回路ＯＲ1 は，アンド回路ＡＮＤ2 の出力と同期整流制御回路２５の出力のいずれかがＨｉｇｈレベルを出力しているときＨｉｇｈレベルを出力する回路である。 The NOT circuit NOT 2 is a circuit that outputs a low level when the DC-DC ON signal is at a high level, and outputs a high level when the DC-DC ON signal is at a low level. The AND circuit AND 2 is a circuit that outputs a high level when both the output of the NOT circuit NOT 2 and the DSCHG signal are outputting a high level. The OR circuit OR 1 is a circuit that outputs a high level when either the output of the AND circuit AND 2 or the output of the synchronous rectification control circuit 25 outputs a high level.

ＤＣ−ＤＣのＯＮ／ＯＦＦを制御するＯＮ信号がＨｉｇｈレベルを出力しているとき，ノット回路ＮＯＴ2 はＬｏｗレベルを出力するため，アンド回路ＡＮＤ2 もＬｏｗレベルを出力する。従って，オア回路ＯＲ1 は同期制御回路２５の出力をそのままドライブ回路２６に出力する。このため，回路全体の動作に影響を与えない。 When the ON signal for controlling ON / OFF of the DC-DC is outputting a High level, the NOT circuit NOT 2 outputs a Low level, and the AND circuit AND 2 also outputs a Low level. Therefore, the OR circuit OR 1 outputs the output of the synchronization control circuit 25 to the drive circuit 26 as it is. For this reason, the operation of the entire circuit is not affected.

また，ＤＣ−ＤＣのＯＮ／ＯＦＦを制御するＯＮ信号が，Ｌｏｗレベルを出力しているとき，ノット回路ＮＯＴ2 はＨｉｇｈレベルを出力するが，ＤＳＣＨＧ信号がＬｏｗレベルを出力しているときは，アンド回路ＡＮＤ2 はＬｏｗレベルを出力するため，オア回路ＯＲ1 は同期制御回路２５の出力をそのままドライブ回路２６に出力することとなり，回路全体の動作に影響を与えない。 Further, when the ON signal for controlling ON / OFF of the DC-DC outputs a low level, the knot circuit NOT 2 outputs a high level, but when the DSCHG signal outputs a low level, Since the AND circuit AND 2 outputs a Low level, the OR circuit OR 1 outputs the output of the synchronous control circuit 25 to the drive circuit 26 as it is, and does not affect the operation of the entire circuit.

一方，ＤＣ−ＤＣのＯＮ／ＯＦＦを制御するＯＮ信号がＬｏｗレベルを出力し，かつＤＳＣＨＧ信号がＨｉｇｈレベルを出力しているときは，アンド回路ＡＮＤ2 もＨｉｇｈレベルを出力するため，オア回路ＯＲ1 は常にＨｉｇｈレベルを出力し，ドライブ回路２６を介して同期整流用トランジスタＴｒ22を常にＯＮ状態とする。その結果，ＤＣ−ＤＣの出力回路は同期整流用トランジスタＴｒ22によってグランド側に短絡されるため，０Ｖを出力することとなる。 On the other hand, when the ON signal for controlling ON / OFF of the DC-DC outputs a low level and the DSCHG signal outputs a high level, the AND circuit AND 2 also outputs a high level, so the OR circuit OR 1 always outputs a high level, and the synchronous rectification transistor Tr 22 is always turned on via the drive circuit 26. As a result, the DC-DC output circuit is short-circuited to the ground side by the synchronous rectification transistor Tr 22 and outputs 0V.

従って，ＤＣ−ＤＣのＯＮ信号がＨｉｇｈで，かつＤＳＣＨＧ信号がＬｏｗレベルを出力しているときは，アンド回路ＡＮＤ2 は常にＬｏｗレベルを出力しているため，ＤＣ−ＤＣの動作は従来と変わらない。ＤＳＣＨＧ信号をＨｉｇｈレベルにしておくと，ＤＣ−ＤＣのＯＮ信号がＨｉｇｈのときは，従来通りのＤＣ−ＤＣ動作を行うが，ＤＣ−ＤＣのＯＮ信号をＬｏｗにすると，従来はＤＣ−ＤＣが停止するだけであるが，本方式ではＤＣ−ＤＣが停止すると同時に同期整流用トランジスタＴｒ22によってＤＣ−ＤＣの出力側をグランド電位に短絡することで，ＤＣ−ＤＣの負荷側の容量を強制的に放電する。このため，ＤＣ−ＤＣに接続される負荷の軽重によらず，概ね一定の時間でＤＣ−ＤＣの出力電圧を０Ｖに設定することが可能となる。 Therefore, when the DC-DC ON signal is High and the DSCHG signal is outputting a Low level, the AND circuit AND 2 always outputs a Low level, so that the operation of the DC-DC is different from the conventional one. Absent. If the DSCHG signal is set to the high level, when the DC-DC ON signal is High, the conventional DC-DC operation is performed. However, if the DC-DC ON signal is set to Low, the DC-DC has been Although only stops, the output side of the DC-DC synchronous rectification transistor Tr 22 at the same time when the DC-DC stopped in this manner by short-circuited to the ground potential, forcing the capacity of the load side of the DC-DC To discharge. For this reason, the output voltage of the DC-DC can be set to 0 V in a substantially constant time regardless of the weight of the load connected to the DC-DC.

このＤＣ−ＤＣの立ち上がり立ち下がり特性は，前述した図１２に示す特性と同様である。   The rising and falling characteristics of DC-DC are the same as the characteristics shown in FIG.

以上説明したように，従来方式では，ＤＣ−ＤＣを停止させた直後のＤＣ−ＤＣの出力電圧の状態は，負荷容量と負荷の軽重により出力電圧が０Ｖになるまでには時間差があり，このときも電源のシーケンスが守られていないと半導体デバイスがラッチアップを起こしてしまうという問題点があったが，本方式によれば，ＤＣ−ＤＣ停止時に同期整流用トランジスタＴｒ22（ＦＥＴ）を強制的にＯＮ状態として負荷容量を放電させるので，複数の電源間でＯＦＦタイムが異なる問題を回避することが可能となる。 As described above, in the conventional system, the state of the output voltage of the DC-DC immediately after the DC-DC is stopped has a time difference until the output voltage becomes 0 V due to the load capacity and the light weight of the load. Even when the power supply sequence is not observed, there is a problem that the semiconductor device causes latch-up. However, according to this method, the synchronous rectification transistor Tr 22 (FET) is forced when DC-DC is stopped. Since the load capacity is discharged in the ON state, it is possible to avoid the problem that the OFF time differs among a plurality of power supplies.

図１４は，ＤＣ／ＤＣ−１とＤＣ／ＤＣ−２の間で，電源の投入・切断シーケンスを制御したい場合の本方式による実現例を示す。   FIG. 14 shows an implementation example according to this method when it is desired to control the power on / off sequence between DC / DC-1 and DC / DC-2.

図１４においてＤＣ／ＤＣ−１およびＤＣ／ＤＣ−２は，図１３に示すＤＣ−ＤＣと同じものである。電源投入時のシーケンス制御については，図７で既に説明した通り，ＤＣ／ＤＣ−１の出力電圧立ち上がり特性は負荷の軽重に依存することなくソフトスタート用コンデンサＣ221 の容量値によって決まる。同様に，ＤＣ／ＤＣ−２の出力電圧立ち上がり特性も負荷の軽重に依存することなく，ソフトスタート用コンデンサＣ222 の容量値によって決まる。従って，ＤＣ／ＤＣ−１を先に立ち上げ，ＤＣ／ＤＣ−２を後から立ち上げる場合には，先に立ち上げるＤＣ／ＤＣ−１のソフトスタート用コンデンサＣ221 の容量値を，後から立ち上げるＤＣ／ＤＣ−２のソフトスタート用コンデンサＣ222 の容量値よりも小さく設定することで実現が可能となる。 In FIG. 14, DC / DC-1 and DC / DC-2 are the same as the DC-DC shown in FIG. Regarding the sequence control at the time of power-on, as already described with reference to FIG. 7, the output voltage rising characteristic of DC / DC-1 is determined by the capacitance value of the soft-start capacitor C 221 without depending on the weight of the load. Similarly, the output voltage rise characteristic of DC / DC-2 is determined by the capacitance value of the soft-start capacitor C 222 without depending on the load weight. Therefore, when DC / DC-1 is started up first and DC / DC-2 is started up later, the capacitance value of the soft start capacitor C 221 of DC / DC-1 that is started up is This can be realized by setting the capacitance smaller than the capacitance value of the DC / DC-2 soft start capacitor C 222 to be started up.

また，ＤＣ／ＤＣ−１およびＤＣ／ＤＣ−２の停止直後の動作についても，図１３で既に説明した通りである。   Further, the operation immediately after the stop of DC / DC-1 and DC / DC-2 is also as already described in FIG.

この様子を図１５に示す。   This is shown in FIG.

図１５において，ＤＣ／ＤＣ−１とＤＣ／ＤＣ−２の両方の電源を同時に投入するために，ＤＣ−ＤＣのＯＮ／ＯＦＦを制御するＯＮ信号がＤＣ／ＤＣ−１とＤＣ／ＤＣ−２の両方に共通に接続される。また，ＤＣ−ＤＣ出力容量放電機能を有効にするためのＤＳＣＨＧ信号も，ＤＣ／ＤＣ−１とＤＣ／ＤＣ−２の両方に共通に接続され，Ｈｉｇｈレベル信号が印加される。   In FIG. 15, in order to turn on both DC / DC-1 and DC / DC-2 simultaneously, the ON signals for controlling ON / OFF of DC-DC are DC / DC-1 and DC / DC-2. Are commonly connected to both. A DSCHG signal for enabling the DC-DC output capacity discharge function is also commonly connected to both DC / DC-1 and DC / DC-2, and a High level signal is applied.

ＤＣ／ＤＣ−１のソフトスタート用コンデンサＣ221 の値は，ＤＣ／ＤＣ−１の出力電圧がＴ1 時間で立ち上がるような値に設定される。同様にＤＣ／ＤＣ−２のソフトスタート用コンデンサＣ222 の値もＤＣ／ＤＣ−２の出力電圧がＴ2 時間で立ち上がるような値に設定される。 The value of the DC / DC-1 soft start capacitor C 221 is set to such a value that the output voltage of DC / DC-1 rises in T 1 time. Similarly, the value of the DC / DC-2 soft start capacitor C 222 is also set to such a value that the output voltage of DC / DC-2 rises in T 2 time.

ＤＣ−ＤＣのＯＮ／ＯＦＦを制御するＯＮ信号がＬｏｗ状態のとき，ＤＣ／ＤＣ−１とＤＣ／ＤＣ−２の両方は停止状態である。ＤＣ−ＤＣのＯＮ信号が時間Ｔ0 においてＬｏｗ状態からＨｉｇｈ状態に変化すると，ＤＣ／ＤＣ−１およびＤＣ／ＤＣ−２は同時に電源投入シーケンスに入る。 When the ON signal for controlling ON / OFF of DC-DC is in the Low state, both DC / DC-1 and DC / DC-2 are in the stopped state. When the DC-DC ON signal changes from the Low state to the High state at time T 0 , DC / DC-1 and DC / DC-2 simultaneously enter the power-on sequence.

ＤＣ／ＤＣ−１はソフトスタート用コンデンサＣ221 の値に従って，時間Ｔ1 に定格出力電圧Ｖｏ1 に達する。同様に，ＤＣ／ＤＣ−２もソフトスタート用コンデンサＣ222 の値に従って，時間Ｔ2 に定格出力電圧Ｖｏ2 に達する。 DC / DC-1 reaches the rated output voltage Vo 1 at time T 1 according to the value of the soft start capacitor C 221 . Similarly, DC / DC-2 reaches the rated output voltage Vo 2 at time T 2 according to the value of the soft start capacitor C 222 .

次に，時間Ｔ3 にＤＣ−ＤＣのＯＮ／ＯＦＦを制御するＯＮ信号がＨｉｇｈ状態からＬｏｗ状態に変化すると，ＤＣ／ＤＣ−１は動作を停止するが，ＤＳＣＨＧ信号にＨｉｇｈレベルが印加されているために，ＤＣ／ＤＣ−１は同期整流用トランジスタＴｒ221 をＯＮとして強制的に負荷容量を放電し，時間Ｔ4 にＤＣ／ＤＣ−１の出力電圧は０Ｖに達する。同様に，ＤＣ／ＤＣ−２は動作を停止するが，ＤＳＣＨＧ信号にＨｉｇｈレベルが印加されているために，ＤＣ／ＤＣ−１は同期整流用トランジスタＴｒ221 をＯＮとして強制的に負荷容量を放電し，時間Ｔ4 にＤＣ／ＤＣ−２の出力電圧も０Ｖに達する。 Next, when the ON signal for controlling ON / OFF of DC-DC changes from the High state to the Low state at time T 3 , DC / DC-1 stops operating, but the High level is applied to the DSCHG signal. to have, DC / DC-1 is discharged forcibly load capacity synchronous rectifier transistor Tr 221 as oN, the output voltage of the DC / DC-1 to time T 4 reaches 0V. Similarly, DC / DC-2 stops operating, but since the High level is applied to the DSCHG signal, DC / DC-1 forcibly discharges the load capacitance by turning on the transistor 221 for synchronous rectification. and, the output voltage of the DC / DC-2 to time T 4 also reaches 0V.

従って，各々のＤＣ−ＤＣの出力電圧立ち下がり時間を概ね同時刻とすることができる。   Therefore, the output voltage fall time of each DC-DC can be set substantially at the same time.

図１６は，ＤＣ／ＤＣ−３とＤＣ／ＤＣ−４の間で，電源を同時に投入・切断する場合のソフトスタート用コンデンサの接続例を示す図である。   FIG. 16 is a diagram showing a connection example of a soft start capacitor in the case where power is simultaneously turned on / off between DC / DC-3 and DC / DC-4.

図１６において，ＤＣ／ＤＣ−３とＤＣ／ＤＣ−４の両方の電源を同時に投入するために，ＤＣ−ＤＣのＯＮ／ＯＦＦを制御するＯＮ信号がＤＣ／ＤＣ−３とＤＣ／ＤＣ−４の両方に共通に接続される。また，ＤＣ−ＤＣ出力容量放電機能を有効にするためのＤＳＣＨＧ信号も，ＤＣ／ＤＣ−３とＤＣ／ＤＣ−４の両方に共通に接続され，Ｈｉｇｈレベル信号が印加される。   In FIG. 16, in order to turn on both DC / DC-3 and DC / DC-4 simultaneously, ON signals for controlling ON / OFF of DC-DC are DC / DC-3 and DC / DC-4. Are commonly connected to both. A DSCHG signal for enabling the DC-DC output capacity discharging function is also commonly connected to both DC / DC-3 and DC / DC-4, and a High level signal is applied.

ＤＣ−ＤＣのＯＮ／ＯＦＦを制御するＯＮ信号がＬｏｗ状態のとき，ＤＣ／ＤＣ−３とＤＣ／ＤＣ−４の両方は停止状態である。ＤＣ−ＤＣのＯＮ信号がＬｏｗ状態からＨｉｇｈ状態に変化すると，ＤＣ／ＤＣ−３およびＤＣ／ＤＣ−４は同時に電源投入シーケンスに入る。このとき，ソフトスタート用コンデンサＣ223 はＤＣ／ＤＣ−３とＤＣ／ＤＣ−４の両方に共通接続されているため，ＤＣ／ＤＣ−３の基準電圧とＤＣ／ＤＣ−４の基準電圧は同時に０Ｖからスタートし，徐々に上昇しながら同時に基準電圧ｅ2 の値に達する。 When the ON signal for controlling ON / OFF of DC-DC is in the Low state, both DC / DC-3 and DC / DC-4 are in the stopped state. When the DC-DC ON signal changes from the Low state to the High state, DC / DC-3 and DC / DC-4 simultaneously enter the power-on sequence. At this time, since the soft start capacitor C 223 is commonly connected to both DC / DC-3 and DC / DC-4, the DC / DC-3 reference voltage and the DC / DC-4 reference voltage are simultaneously set. It starts from 0V and reaches the value of the reference voltage e 2 at the same time while gradually rising.

上記のことを図１７で説明すると，時間Ｔ0 にＯＮ信号がＨｉｇｈになると，ＤＣ／ＤＣ−３およびＤＣ／ＤＣ−４の両方の動作が開始し，ソフトスタート用コンデンサＣ223 の両端の電圧が０Ｖから徐々に上昇して，時間Ｔ1 に基準電圧ｅ2 の値になる。 The above will be explained with reference to FIG. 17. When the ON signal becomes High at time T 0 , both DC / DC-3 and DC / DC-4 operations start, and the voltage across the soft-start capacitor C 223 starts. Gradually increases from 0V and reaches the value of the reference voltage e 2 at time T 1 .

それにつれて，ＤＣ／ＤＣ−３の出力電圧も０Ｖから徐々に上昇していき，時間Ｔ1 に規定電圧Ｖｏ3 になる。同様に，ＤＣ／ＤＣ−４の出力電圧も０Ｖから徐々に上昇していき，時間Ｔ1 に規定電圧Ｖｏ4 になる。このとき，ＤＣ／ＤＣ−３の出力電圧値が時間Ｔ0 に０Ｖが指示され，時間Ｔ1 にＶｏ3 になるように指示される。従って，ＤＣ／ＤＣ−３の出力電圧はＤＣ−ＤＣの負荷の軽重に依存せずに時間Ｔ0 に０Ｖを出力し，時間経過と共に徐々に上昇し時間Ｔ1 に規定電圧Ｖｏ3 に達する。 As a result, the output voltage of DC / DC-3 also gradually increases from 0V and reaches the specified voltage Vo 3 at time T 1 . Similarly, the output voltage of DC / DC-4 gradually increases from 0 V and reaches the specified voltage Vo 4 at time T 1 . At this time, the output voltage value of DC / DC-3 is instructed to be 0 V at time T 0 and to be Vo 3 at time T 1 . Accordingly, the output voltage of DC / DC-3 outputs 0 V at time T 0 without depending on the load of the DC-DC load, and gradually rises with the passage of time and reaches the specified voltage Vo 3 at time T 1 .

同じく，ＤＣ／ＤＣ−４の出力電圧値が時間Ｔ0 に０Ｖが指示され，時間Ｔ1 にＶｏ4 になるように指示される。従って，ＤＣ／ＤＣ−４の出力電圧はＤＣ−ＤＣの負荷の軽重に依存せずに時間Ｔ0 に０Ｖを出力し，時間経過と共に徐々に上昇し時間Ｔ1 に規定電圧Ｖｏ4 に達する。 Similarly, the output voltage value of DC / DC-4 is instructed to be 0 V at time T 0 and to be Vo 4 at time T 1 . Therefore, the output voltage of DC / DC-4 outputs 0 V at time T 0 without depending on the load of the DC-DC load, and gradually rises with time, reaching the specified voltage Vo 4 at time T 1 .

次に，時間Ｔ2 にＤＣ−ＤＣのＯＮ／ＯＦＦを制御するＯＮ信号がＨｉｇｈ状態からＬｏｗ状態に変化すると，ＤＣ／ＤＣ−３は動作を停止する。このとき，ＤＳＣＨＧ信号にＨｉｇｈレベルが印加されているために，ＤＣ／ＤＣ−３は同期整流用トランジスタＴｒ223 をＯＮとして強制的に負荷容量を放電し，時間Ｔ3 にＤＣ／ＤＣ−３の出力電圧は０Ｖに達する。同様に，ＤＣ／ＤＣ−４は動作を停止するが，ＤＳＣＨＧ信号にＨｉｇｈレベルが印加されているために，ＤＣ／ＤＣ−４は同期整流用トランジスタＴｒ224 をＯＮとして強制的に負荷容量を放電し，時間Ｔ3 にＤＣ／ＤＣ−４の出力電圧も０Ｖに達する。 Next, when the ON signal for controlling the ON / OFF of the DC-DC to time T 2 is changed from the High state to the Low state, DC / DC-3 stops operating. At this time, in order to High level is applied to DSCHG signal, DC / DC-3 is discharged forcibly load capacity synchronous rectifier transistor Tr 223 as ON, the DC / DC-3 to time T 3 The output voltage reaches 0V. Similarly, DC / DC-4 stops operating, but since a high level is applied to the DSCHG signal, DC / DC-4 forcibly discharges the load capacitance by turning on the transistor 224 for synchronous rectification. At time T 3 , the output voltage of DC / DC-4 also reaches 0V.

従って，各々のＤＣ−ＤＣの出力電圧立ち下がり時間を概ね同時刻とすることができる。   Therefore, the output voltage fall time of each DC-DC can be set substantially at the same time.

以上のように同期整流方式の降圧型ＤＣ−ＤＣにおいて，ＤＣ−ＤＣ停止時に同期整流用トランジスタ（ＦＥＴ）を強制的に導通状態に制御する回路を設け，ＤＣ−ＤＣ出力負荷容量を強制放電させるようにしたことで，ＤＣ−ＤＣ停止時に出力電圧が０Ｖに達するまでの遷移時間を制御することが可能となった。   As described above, in the synchronous rectification step-down DC-DC, a circuit for forcibly controlling the synchronous rectification transistor (FET) to a conductive state when the DC-DC is stopped is provided to forcibly discharge the DC-DC output load capacitance. By doing so, it is possible to control the transition time until the output voltage reaches 0 V when the DC-DC is stopped.

本発明の原理説明図である。It is a principle explanatory view of the present invention. 本発明の原理説明図である。It is a principle explanatory view of the present invention. 本発明による直流−直流変換装置の例を示す図である。It is a figure which shows the example of the DC-DC converter by this invention. 図３に示す誤差増幅器の構成例を示す図である。It is a figure which shows the structural example of the error amplifier shown in FIG. 誤差増幅器の動作説明図である。It is operation | movement explanatory drawing of an error amplifier. ＰＷＭ比較器の動作説明図である。It is operation | movement explanatory drawing of a PWM comparator. 複数の電源間で電源の投入シーケンスを制御する場合の実現例を示す図である。It is a figure which shows the implementation example in the case of controlling the power-on sequence between several power supplies. シーケンス制御時のＤＣ−ＤＣの立ち上がり特性を示す図である。It is a figure which shows the starting characteristic of DC-DC at the time of sequence control. 複数の電源間で電源を同時に立ち上げる場合の実現例を示す図である。It is a figure which shows the implementation example in the case of starting a power supply simultaneously between several power supplies. 同時立上時のＤＣ−ＤＣの立ち上がり特性を示す図である。It is a figure which shows the rising characteristic of DC-DC at the time of simultaneous start-up. 本方式による電源切断シーケンスを制御するＤＣ−ＤＣ装置の実現例を示す図である。It is a figure which shows the implementation example of the DC-DC apparatus which controls the power-off sequence by this system. 図１１に示すＤＣ−ＤＣの立ち上がり立ち下がり特性を示す図である。It is a figure which shows the rising / falling characteristic of DC-DC shown in FIG. 同期整流方式の降圧型ＤＣ−ＤＣ装置による実現例を示す図である。It is a figure which shows the implementation example by the pressure | voltage fall type DC-DC apparatus of a synchronous rectification system. 複数の電源間で電源の投入・切断シーケンスを制御する場合の実現例を示す図である。It is a figure which shows the implementation example in the case of controlling the power-on / off sequence between several power supplies. 図１４に示すＤＣ−ＤＣのシーケンス制御時の立ち上がり立ち下がり特性を示す図である。It is a figure which shows the rise / fall characteristic at the time of the sequence control of DC-DC shown in FIG. 複数の電源間で電源を同時に投入・切断する場合のソフトスタート用コンデンサの接続例を示す図である。It is a figure which shows the example of a connection of the capacitor | condenser for soft start in the case of turning on / off simultaneously between several power supplies. 図１６に示すＤＣ−ＤＣの立ち上がり立ち下がり特性を示す図である。It is a figure which shows the rising / falling characteristic of DC-DC shown in FIG. 一般的なノートパソコン等における降圧型ＤＣ−ＤＣ装置の回路図である。It is a circuit diagram of a step-down DC-DC device in a general notebook personal computer or the like. 図１８（Ｂ）に示すＤＣ−ＤＣ制御回路の動作を説明するための出力波形の例を示す図である。It is a figure which shows the example of the output waveform for demonstrating operation | movement of the DC-DC control circuit shown to FIG. 18 (B). ＰＷＭ比較器の入力波形の例を示す図である。It is a figure which shows the example of the input waveform of a PWM comparator. 従来方式によるＤＣ−ＤＣの立ち上がり特性を説明する図である。It is a figure explaining the rise characteristic of DC-DC by a conventional system. 従来方式によるＤＣ−ＤＣの立ち下がり特性を説明する図である。It is a figure explaining the fall characteristic of DC-DC by a conventional system. 従来方式による２個の電源の間で投入シーケンスを制御する場合の回路例を示す図である。It is a figure which shows the circuit example in the case of controlling a making-up sequence between two power supplies by a conventional system. 図２３の回路構成における出力電圧の立ち上がり特性を説明する図である。FIG. 24 is a diagram for explaining a rise characteristic of an output voltage in the circuit configuration of FIG. 従来方式による２個の電源を同時に投入する場合の回路例を示す図である。It is a figure which shows the circuit example in the case of turning on two power supplies by a conventional system simultaneously. 図２５の回路構成における出力電圧の立ち上がり特性を説明する図である。FIG. 26 is a diagram for explaining a rise characteristic of an output voltage in the circuit configuration of FIG.

符号の説明Explanation of symbols

１０ 直流−直流変換制御回路
１１ 誤差増幅器
１２ 三角波発振器
１３ ＰＷＭ比較器
１４ ドライブ回路
１５ ソフトスタート用コンデンサ
１６ 基準電圧回路
１７ 基準電圧回路
１８ 負荷容量放電回路
１１１ 第１の入力部
１１２ 第２の入力部
１１３ 第３の入力部
２０ 直流−直流変換制御回路
２１ 誤差増幅器
２２ 三角波発振器
２３ ＰＷＭ比較器
２４ ドライブ回路
２５ 同期整流制御回路
２６ ドライブ回路
２７ 負荷容量放電制御回路
Ｔｒ21 スイッチング用メイン・トランジスタ
Ｔｒ22 同期整流用トランジスタ DESCRIPTION OF SYMBOLS 10 DC-DC conversion control circuit 11 Error amplifier 12 Triangular wave oscillator 13 PWM comparator 14 Drive circuit 15 Soft start capacitor 16 Reference voltage circuit 17 Reference voltage circuit 18 Load capacity discharge circuit 111 1st input part 112 2nd input part 113 Third Input Unit 20 DC-DC Conversion Control Circuit 21 Error Amplifier 22 Triangular Wave Oscillator 23 PWM Comparator 24 Drive Circuit 25 Synchronous Rectification Control Circuit 26 Drive Circuit 27 Load Capacitance Discharge Control Circuit Tr 21 Switching Main Transistor Tr 22 Synchronization Rectifier transistor

Claims (11)

同期整流方式によって直流−直流変換を行う同期整流用トランジスタを備えた降圧型直流−直流変換装置に用いる直流−直流変換制御回路において，
直流−直流変換を停止させるとき前記同期整流用トランジスタをＯＮさせることにより直流−直流変換結果の出力電圧を放電する負荷容量放電制御回路を備えるとともに，
この負荷容量放電制御回路の有効／無効を制御する信号を入力する手段を備え，
該信号により有効が指示されているときに前記負荷容量放電制御回路を動作させるようにした
ことを特徴とする直流−直流変換制御回路。 In a DC-DC conversion control circuit used in a step-down DC-DC converter equipped with a synchronous rectification transistor that performs DC-DC conversion by a synchronous rectification method,
A load capacity discharge control circuit for discharging the output voltage of the DC-DC conversion result by turning on the synchronous rectification transistor when the DC-DC conversion is stopped;
Means for inputting a signal for controlling validity / invalidity of the load capacity discharge control circuit;
The DC-DC conversion control circuit, wherein the load capacity discharge control circuit is operated when the signal is instructed to be valid. 同期整流スイッチを制御して同期整流方式によって直流−直流変換を行う直流−直流変換装置の制御回路において，
前記同期整流スイッチのＯＮ／ＯＦＦを制御するＯＮ／ＯＦＦ制御回路と，
直流−直流変換を停止させるときに，前記同期整流スイッチをＯＮさせることにより直流−直流変換結果の出力電圧を放電する放電制御回路と，
この放電制御回路の有効／無効を制御する信号を入力する手段とを備え，
該信号により有効が指示されているときに前記放電制御回路を動作させるようにした
ことを特徴とする直流−直流変換制御回路。 In a control circuit of a DC-DC converter that controls a synchronous rectifier switch and performs DC-DC conversion by a synchronous rectification method,
An ON / OFF control circuit for controlling ON / OFF of the synchronous rectification switch;
A discharge control circuit for discharging the output voltage of the DC-DC conversion result by turning on the synchronous rectification switch when the DC-DC conversion is stopped;
Means for inputting a signal for controlling validity / invalidity of the discharge control circuit,
The DC-DC conversion control circuit, wherein the discharge control circuit is operated when the signal is instructed to be valid. 前記放電制御回路は，直流−直流変換を停止させるときに，前記同期整流スイッチをＯＮさせることにより，前記直流−直流変換の負荷の軽重にかかわらず，実質的に一定時間内に，前記直流−直流変換の出力電圧を放電する
ことを特徴とする請求項２記載の直流−直流変換制御回路。 When the DC-DC conversion is stopped, the discharge control circuit turns on the synchronous rectification switch, so that the DC-DC conversion is substantially performed within a predetermined time regardless of the load of the DC-DC conversion. The DC-DC conversion control circuit according to claim 2, wherein the output voltage of the DC conversion is discharged. 同期整流スイッチを制御して同期整流方式によって直流−直流変換を行う直流−直流変換装置の制御回路において，
第１の直流−直流変換の出力を第１の負荷に出力する第１の信号線とグランドとの間に設けられた第１の同期整流スイッチのＯＮ／ＯＦＦを制御する第１の制御回路と，
第２の直流−直流変換の出力を第２の負荷に出力する第２の信号線とグランドとの間に設けられた第２の同期整流スイッチのＯＮ／ＯＦＦを制御する第２の制御回路と，
前記直流−直流変換を停止させるときに，前記第１および第２の同期整流スイッチをＯＮさせ，前記直流−直流変換の出力電圧を放電する放電制御回路とを備えた
ことを特徴とする直流−直流変換制御回路。 In a control circuit of a DC-DC converter that controls a synchronous rectifier switch and performs DC-DC conversion by a synchronous rectification method,
A first control circuit for controlling ON / OFF of a first synchronous rectification switch provided between the first signal line for outputting the output of the first DC-DC conversion to the first load and the ground; ,
A second control circuit for controlling ON / OFF of a second synchronous rectification switch provided between the second signal line for outputting the output of the second DC-DC conversion to the second load and the ground; ,
And a discharge control circuit for turning on the first and second synchronous rectification switches and discharging the output voltage of the DC-DC conversion when the DC-DC conversion is stopped. DC conversion control circuit. 前記直流−直流変換を停止させるとき，前記第１および第２の同期整流スイッチをＯＮさせることにより，前記直流−直流変換の各負荷の軽重にかかわらず，実質的に同一時間内に，前記直流−直流変換の各出力電圧を放電する放電制御回路を備えた
ことを特徴とする請求項４記載の直流−直流変換制御回路。 When stopping the DC-DC conversion, by turning on the first and second synchronous rectification switches, the DC-DC conversion is performed within substantially the same time regardless of the weight of each load of the DC-DC conversion. The DC-DC conversion control circuit according to claim 4, further comprising a discharge control circuit that discharges each output voltage of the DC conversion. 前記放電制御回路は，それぞれ第１および第２の出力電圧に対応する第１および第２の放電回路を有し，各放電回路は，前記第１および第２の直流−直流変換に対応して設けられている
ことを特徴とする請求項４記載の直流−直流変換制御回路。 The discharge control circuit has first and second discharge circuits corresponding to the first and second output voltages, respectively, and each discharge circuit corresponds to the first and second DC-DC conversions. The DC-DC conversion control circuit according to claim 4, wherein the DC-DC conversion control circuit is provided. 同期整流方式によって直流−直流変換を行う直流−直流変換装置において，
前記直流−直流変換の出力結果が出力される信号線とグランドとの間に設けられた同期整流スイッチと，
直流−直流変換を停止させるときに，前記同期整流スイッチをＯＮさせることにより直流−直流変換結果の出力電圧を放電する放電制御回路と，
この放電制御回路の有効／無効を制御する信号を入力する手段とを備え，
該信号により有効が指示されているときに前記放電制御回路を動作させるようにした
ことを特徴とする直流−直流変換装置。 In a DC-DC converter that performs DC-DC conversion by synchronous rectification,
A synchronous rectification switch provided between a signal line on which an output result of the DC-DC conversion is output and a ground;
A discharge control circuit for discharging the output voltage of the DC-DC conversion result by turning on the synchronous rectification switch when the DC-DC conversion is stopped;
Means for inputting a signal for controlling validity / invalidity of the discharge control circuit,
The DC-DC converter characterized in that the discharge control circuit is operated when validity is instructed by the signal. 前記放電制御回路は，前記直流−直流変換を停止させるときに，前記同期整流スイッチをＯＮさせることにより，前記直流−直流変換の負荷の軽重にかかわらず，実質的に同一時間内に，前記直流−直流変換の出力電圧を放電する
ことを特徴とする請求項７記載の直流−直流変換装置。 When the DC-DC conversion is stopped, the discharge control circuit turns on the synchronous rectification switch, so that the DC-DC conversion is performed within substantially the same time regardless of the load of the DC-DC conversion. The DC-DC converter according to claim 7, wherein the output voltage of the DC conversion is discharged. 同期整流方式によって直流−直流変換を行う直流−直流変換装置において，
第１の直流−直流変換の出力を第１の負荷に出力する第１の信号線とグランドとの間に設けられた第１の同期整流スイッチと，
第２の直流−直流変換の出力を第２の負荷に出力する第２の信号線とグランドとの間に設けられた第２の同期整流スイッチと，
前記第１の同期整流スイッチのＯＮ／ＯＦＦを制御する第１の制御回路と，
前記第２の同期整流スイッチのＯＮ／ＯＦＦを制御する第２の制御回路と，
前記直流−直流変換を停止させるとき，前記第１および第２の同期整流スイッチをＯＮさせ，前記直流−直流変換の出力電圧を放電する放電制御回路とを備えた
ことを特徴とする直流−直流変換装置。 In a DC-DC converter that performs DC-DC conversion by synchronous rectification,
A first synchronous rectification switch provided between the first signal line for outputting the output of the first DC-DC conversion to the first load and the ground;
A second synchronous rectifier switch provided between the second signal line for outputting the output of the second DC-DC conversion to the second load and the ground;
A first control circuit for controlling ON / OFF of the first synchronous rectification switch;
A second control circuit for controlling ON / OFF of the second synchronous rectification switch;
And a discharge control circuit for turning on the first and second synchronous rectification switches and discharging the output voltage of the DC-DC conversion when the DC-DC conversion is stopped. Conversion device. 前記直流−直流変換を停止させるときに，前記第１および第２の同期整流スイッチをＯＮさせることにより，前記直流−直流変換の各負荷の軽重にかかわらず，実質的に同一時間内に，前記直流−直流変換の各出力電圧を放電する放電制御回路を備えた
ことを特徴とする請求項９記載の直流−直流変換装置。 When the DC-DC conversion is stopped, the first and second synchronous rectification switches are turned on, so that the DC-DC conversion is substantially within the same time regardless of the weight of each load of the DC-DC conversion. The DC-DC converter according to claim 9, further comprising a discharge control circuit that discharges each output voltage of the DC-DC conversion. 前記放電制御回路は，それぞれ第１および第２の出力電圧に対応する第１および第２の放電回路を有し，
前記各放電回路は，前記第１および第２の直流−直流変換に対応して設けられている
ことを特徴とする請求項１０記載の直流−直流変換装置。 The discharge control circuit includes first and second discharge circuits corresponding to first and second output voltages, respectively.
The DC-DC converter according to claim 10, wherein each of the discharge circuits is provided corresponding to the first and second DC-DC conversions.
JP2003294614A 2003-08-18 2003-08-18 DC-DC conversion control circuit and DC-DC converter Expired - Fee Related JP3697252B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003294614A JP3697252B2 (en) 2003-08-18 2003-08-18 DC-DC conversion control circuit and DC-DC converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003294614A JP3697252B2 (en) 2003-08-18 2003-08-18 DC-DC conversion control circuit and DC-DC converter

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003006341A Division JP3490711B2 (en) 2003-01-14 2003-01-14 DC-DC conversion control circuit and DC-DC converter

Publications (2)

Publication Number Publication Date
JP2004007997A JP2004007997A (en) 2004-01-08
JP3697252B2 true JP3697252B2 (en) 2005-09-21

Family

ID=30438866

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003294614A Expired - Fee Related JP3697252B2 (en) 2003-08-18 2003-08-18 DC-DC conversion control circuit and DC-DC converter

Country Status (1)

Country Link
JP (1) JP3697252B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4707400B2 (en) * 2005-01-25 2011-06-22 ローム株式会社 Power supply device, light emitting device and display device
JP4757823B2 (en) * 2007-03-22 2011-08-24 エヌイーシーコンピュータテクノ株式会社 Power supply device control circuit, power supply device, and power supply device control method
JP5176433B2 (en) * 2007-08-27 2013-04-03 株式会社リコー Switching regulator and DC-DC converter using the switching regulator
JP7795858B2 (en) * 2020-11-26 2026-01-08 コイト電工株式会社 power circuit
CN113890369B (en) * 2021-09-15 2025-09-05 无锡芯朋微电子股份有限公司 Synchronous rectification control circuit and switching power supply system
CN116067233A (en) * 2022-05-30 2023-05-05 歌尔股份有限公司 Wearable equipment

Also Published As

Publication number Publication date
JP2004007997A (en) 2004-01-08

Similar Documents

Publication Publication Date Title
JP3405871B2 (en) DC-DC conversion control circuit and DC-DC converter
US7940031B2 (en) Switching power supply circuitry
KR100839885B1 (en) Switching regulator and how to switch the output voltage of the switching regulator
US7683598B2 (en) Power supply circuit, power supply control circuit, and power supply control method
TWI407673B (en) Switch control circuit
KR101309899B1 (en) Switching regulator
JP4347249B2 (en) DC-DC converter, control circuit for DC-DC converter, and control method for DC-DC converter
US11038420B2 (en) Charge pump transient response optimization by controlled flying capacitor discharge during bypass to switching mode transition
US20050189931A1 (en) Power supply unit and portable apparatus using the same
CN1451200A (en) Oscillatorless dc-dc power converter
CN1980025A (en) Step-up type DC-DC converter and method for controlling step-up type dc-dc converter
JP4602341B2 (en) Boost converter
US20050237037A1 (en) Switching power supply controller system and method
CN113381609A (en) Integrated circuit for power supply management system, power supply management system and method
JP3490711B2 (en) DC-DC conversion control circuit and DC-DC converter
KR100756615B1 (en) Constant-voltage circuit, semiconductor apparatus including the constant-voltage circuit, and control method of the constant-voltage circuit
JP3697252B2 (en) DC-DC conversion control circuit and DC-DC converter
JP4236602B2 (en) Switching power supply circuit and electronic device using the same
JP4416689B2 (en) Switching regulator and switching regulator output voltage switching method
CN110557005B (en) Voltage conversion circuit and its control circuit
JP4558001B2 (en) Power circuit
KR20140086909A (en) Charge pump apparatus
JP4545526B2 (en) Semiconductor integrated circuit for power control and switching power supply device
JP3618310B2 (en) Power control circuit
JP2007189771A (en) Power supply

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050628

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050701

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080708

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090708

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100708

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100708

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110708

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110708

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120708

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120708

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130708

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees