JP3322685B2 - 定電圧回路および定電流回路 - Google Patents
定電圧回路および定電流回路Info
- Publication number
- JP3322685B2 JP3322685B2 JP08052692A JP8052692A JP3322685B2 JP 3322685 B2 JP3322685 B2 JP 3322685B2 JP 08052692 A JP08052692 A JP 08052692A JP 8052692 A JP8052692 A JP 8052692A JP 3322685 B2 JP3322685 B2 JP 3322685B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- current
- voltage
- constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052793 cadmium Inorganic materials 0.000 description 1
- BDOSMKKIYDKNTQ-UHFFFAOYSA-N cadmium atom Chemical compound [Cd] BDOSMKKIYDKNTQ-UHFFFAOYSA-N 0.000 description 1
- OJIJEKBXJYRIBZ-UHFFFAOYSA-N cadmium nickel Chemical compound [Ni].[Cd] OJIJEKBXJYRIBZ-UHFFFAOYSA-N 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Direct Current Feeding And Distribution (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は定電圧回路および定電流
回路に関するものであり，特に，アナログＩＣにおいて
基準電圧源として使用される定電圧回路および定電流回
路であって，トランジスタのエネルギバンドギャップ・
リファレンスを用いた温度補償形定電圧回路および定電
流回路に関する。
回路に関するものであり，特に，アナログＩＣにおいて
基準電圧源として使用される定電圧回路および定電流回
路であって，トランジスタのエネルギバンドギャップ・
リファレンスを用いた温度補償形定電圧回路および定電
流回路に関する。
【０００２】
【従来の技術】図４はバイポーラトランジスタのエネル
ギバンドギャップ・リファレンスを用いた従来の定電圧
回路（基準電圧源回路）を示す。図４に示す定電圧回路
は，バッテリ２１，電流源回路２３，および，バンドギ
ャップ・リファレンス回路２５を有する。バンドギャッ
プ・リファレンス回路２５は，抵抗素子Ｒ21，ＮＰＮ形
（型）バイポーラトランジスタＱ21，抵抗素子Ｒ22，Ｎ
ＰＮ形バイポーラトランジスタＱ22，抵抗素子Ｒ23，お
よび，ＮＰＮ形バイポーラトランジスタＱ23が図示のご
とく接続されて構成されている。バンドギャップ・リフ
ァレンス回路２５における基準（リファレンス）電圧Ｖ
ref がほぼ絶対温度０度（０Ｋ）に外挿したシリコンの
エネルギバンドギャップ電圧ＶBG（１．２０５Ｖ）によ
って決まることから，基準電圧Ｖref はバンドギャップ
リファレンスと呼ばれている。
ギバンドギャップ・リファレンスを用いた従来の定電圧
回路（基準電圧源回路）を示す。図４に示す定電圧回路
は，バッテリ２１，電流源回路２３，および，バンドギ
ャップ・リファレンス回路２５を有する。バンドギャッ
プ・リファレンス回路２５は，抵抗素子Ｒ21，ＮＰＮ形
（型）バイポーラトランジスタＱ21，抵抗素子Ｒ22，Ｎ
ＰＮ形バイポーラトランジスタＱ22，抵抗素子Ｒ23，お
よび，ＮＰＮ形バイポーラトランジスタＱ23が図示のご
とく接続されて構成されている。バンドギャップ・リフ
ァレンス回路２５における基準（リファレンス）電圧Ｖ
ref がほぼ絶対温度０度（０Ｋ）に外挿したシリコンの
エネルギバンドギャップ電圧ＶBG（１．２０５Ｖ）によ
って決まることから，基準電圧Ｖref はバンドギャップ
リファレンスと呼ばれている。
【０００３】電流源回路２３はバンドギャップ・リファ
レンス回路２５の電流源として動作し，定電流Ｉ23をバ
ンドギャップ・リファレンス回路２５に供給する。トラ
ンジスタＱ22は，たとえば，トランジスタＱ21の約１０
倍の電流密度で動作し，トランジスタＱ21とトランジス
タＱ22とのベース・エミッタ接合電圧間差電圧ΔＶBEが
抵抗素子Ｒ23の端子間に発生する。トランジスタの電流
利得が高いとき抵抗素子Ｒ22の端子間には下記式で示す
端子電圧ＶR22 が発生する。 ＶR22 ＝ΔＶBE（RV23／RV22） ・・・（１） ただし，RV22は抵抗素子Ｒ22の抵抗値であり， RV23は抵抗素子Ｒ23の抵抗値である。 このバンドギャップ・リファレンス回路２５のエネルギ
バンドギャップ電圧ＶBG（基準電圧Ｖref ）は下記式で
示される。 ＶBG＝Ｖref ＝ＶBE22＋（RV23／RV22）・ΔＶBE ・・・（２） ただし，ＶBE22はトランジスタＱ22のベース・エミッタ
間電圧である。 このエネルギバンドギャップ電圧ＶBGが基準電圧Ｖref
であり，定電圧回路の出力電圧Ｖout として負荷に提供
される。トランジスタＱ23は上記エネルギバンドギャッ
プ電圧ＶBGを安定化する利得段である。
レンス回路２５の電流源として動作し，定電流Ｉ23をバ
ンドギャップ・リファレンス回路２５に供給する。トラ
ンジスタＱ22は，たとえば，トランジスタＱ21の約１０
倍の電流密度で動作し，トランジスタＱ21とトランジス
タＱ22とのベース・エミッタ接合電圧間差電圧ΔＶBEが
抵抗素子Ｒ23の端子間に発生する。トランジスタの電流
利得が高いとき抵抗素子Ｒ22の端子間には下記式で示す
端子電圧ＶR22 が発生する。 ＶR22 ＝ΔＶBE（RV23／RV22） ・・・（１） ただし，RV22は抵抗素子Ｒ22の抵抗値であり， RV23は抵抗素子Ｒ23の抵抗値である。 このバンドギャップ・リファレンス回路２５のエネルギ
バンドギャップ電圧ＶBG（基準電圧Ｖref ）は下記式で
示される。 ＶBG＝Ｖref ＝ＶBE22＋（RV23／RV22）・ΔＶBE ・・・（２） ただし，ＶBE22はトランジスタＱ22のベース・エミッタ
間電圧である。 このエネルギバンドギャップ電圧ＶBGが基準電圧Ｖref
であり，定電圧回路の出力電圧Ｖout として負荷に提供
される。トランジスタＱ23は上記エネルギバンドギャッ
プ電圧ＶBGを安定化する利得段である。
【０００４】バンドギャップ・リファレンス回路２５の
温度補償について述べる。バイポーラトランジスタのベ
ース・エミッタ間電圧ＶBEは下記式で表される。 ＶBE≒ＶG0（１−Ｔ／Ｔ0 ）＋ＶBEO （Ｔ／Ｔ0 ） ・・・（３） ただし，Ｔはバイポーラトランジスタの動作温度（絶対
温度Ｋ）であり， Ｔ0 は絶対０度（０Ｋ）であり， ＶG0は絶対０度（Ｔ0 ）におけるエネルギバンドギャッ
プ電圧であり， ＶBEO はＴ0 およびＴ0 におけるコレクタ電流ＩC0にお
けるベース・エミッタ間接合電圧である。 トランジスタＱ21とトランジスタＱ22の電流密度を
Ｊ1 ，Ｊ2 とすると，両トランジスタのベース・エミッ
タ間電圧の差電圧ΔＶBEは下記式となる。 ΔＶBE＝（ｋＴ／ｑ）ｌｎ（Ｊ1 ／Ｊ2 ） ・・・（４） ただし，ｋはボルツマン定数であり， ｑは電子の電荷である。 基準電圧Ｖref は式２〜式４から下記式で示される。 Ｖref ＝ＶBE22＋（RV23／RV22）・ΔＶBE ＝ＶG0（１−Ｔ／Ｔ0 ）＋ＶBEO （Ｔ／Ｔ0 ） ＋（RV23／RV22）（ｋＴ／ｑ）ｌｎ（Ｊ1 ／Ｊ2 ）・・（５）
温度補償について述べる。バイポーラトランジスタのベ
ース・エミッタ間電圧ＶBEは下記式で表される。 ＶBE≒ＶG0（１−Ｔ／Ｔ0 ）＋ＶBEO （Ｔ／Ｔ0 ） ・・・（３） ただし，Ｔはバイポーラトランジスタの動作温度（絶対
温度Ｋ）であり， Ｔ0 は絶対０度（０Ｋ）であり， ＶG0は絶対０度（Ｔ0 ）におけるエネルギバンドギャッ
プ電圧であり， ＶBEO はＴ0 およびＴ0 におけるコレクタ電流ＩC0にお
けるベース・エミッタ間接合電圧である。 トランジスタＱ21とトランジスタＱ22の電流密度を
Ｊ1 ，Ｊ2 とすると，両トランジスタのベース・エミッ
タ間電圧の差電圧ΔＶBEは下記式となる。 ΔＶBE＝（ｋＴ／ｑ）ｌｎ（Ｊ1 ／Ｊ2 ） ・・・（４） ただし，ｋはボルツマン定数であり， ｑは電子の電荷である。 基準電圧Ｖref は式２〜式４から下記式で示される。 Ｖref ＝ＶBE22＋（RV23／RV22）・ΔＶBE ＝ＶG0（１−Ｔ／Ｔ0 ）＋ＶBEO （Ｔ／Ｔ0 ） ＋（RV23／RV22）（ｋＴ／ｑ）ｌｎ（Ｊ1 ／Ｊ2 ）・・（５）
【０００５】基準電圧Ｖref を絶対温度Ｔで偏微分す
る。 ∂Ｖref ／∂Ｔ＝−（ＶG0／Ｔ0 ）＋ＶBEO ／Ｔ0 ＋（RV23／RV22）（ｋＴ／ｑ）ｌｎ（Ｊ1 ／Ｊ2 ） ・・・（６） 基準電圧Ｖref が温度依存性がなくなる温度補償条件で
ある，∂Ｖref ／∂Ｔ＝０となるのは， ＶG0＝ＶBEO ＋（RV23／RV22）（ｋＴ／ｑ）ｌｎ（Ｊ1 ／Ｊ2 ） ・・・（７） であり，このバンドギャップＶG0を式５に代入すると， Ｖref ＝ＶBE22＋（RV23／RV22）（ｋＴ0 ／ｑ）ｌｎ（Ｊ1 ／Ｊ2 ） ・・・（８） となり，この式における基準電圧Ｖref は動作温度Ｔを
含んでいないから，温度依存性がない。
る。 ∂Ｖref ／∂Ｔ＝−（ＶG0／Ｔ0 ）＋ＶBEO ／Ｔ0 ＋（RV23／RV22）（ｋＴ／ｑ）ｌｎ（Ｊ1 ／Ｊ2 ） ・・・（６） 基準電圧Ｖref が温度依存性がなくなる温度補償条件で
ある，∂Ｖref ／∂Ｔ＝０となるのは， ＶG0＝ＶBEO ＋（RV23／RV22）（ｋＴ／ｑ）ｌｎ（Ｊ1 ／Ｊ2 ） ・・・（７） であり，このバンドギャップＶG0を式５に代入すると， Ｖref ＝ＶBE22＋（RV23／RV22）（ｋＴ0 ／ｑ）ｌｎ（Ｊ1 ／Ｊ2 ） ・・・（８） となり，この式における基準電圧Ｖref は動作温度Ｔを
含んでいないから，温度依存性がない。
【０００６】（ｋＴ0 ／ｑ）ｌｎ（Ｊ1 ／Ｊ2 ）は式４
から明らかなように，温度Ｔ0 におけるΔＶBE0 である
から，基準電圧Ｖref は下記式で表される。 Ｖref ＝ＶBE22＋（RV23／RV22）ΔＶBE0 ・・・（９） トランジスタＱ22のベース・エミッタ間電圧ＶBE22は負
の温度係数を持ち，抵抗素子Ｒ23は正の温度係数を持つ
から，その端子電圧ＶR23 である２つのトランジスタの
ベース・エミッタ間電圧の差電圧ΔＶBEは正の温度係数
を持つ。以上の考察から，分圧抵抗素子の抵抗値比率
（RV23／RV22）を適切に設定してトランジスタＱ22のベ
ース・エミッタ間電圧ＶBE22と（RV22／RV23）・ΔＶBE
（または，（RV22／RV23）・ＶR23 ）とを相殺させて，
エネルギバンドギャップ電圧ＶBGの温度係数を「０」に
近づけることができる。
から明らかなように，温度Ｔ0 におけるΔＶBE0 である
から，基準電圧Ｖref は下記式で表される。 Ｖref ＝ＶBE22＋（RV23／RV22）ΔＶBE0 ・・・（９） トランジスタＱ22のベース・エミッタ間電圧ＶBE22は負
の温度係数を持ち，抵抗素子Ｒ23は正の温度係数を持つ
から，その端子電圧ＶR23 である２つのトランジスタの
ベース・エミッタ間電圧の差電圧ΔＶBEは正の温度係数
を持つ。以上の考察から，分圧抵抗素子の抵抗値比率
（RV23／RV22）を適切に設定してトランジスタＱ22のベ
ース・エミッタ間電圧ＶBE22と（RV22／RV23）・ΔＶBE
（または，（RV22／RV23）・ＶR23 ）とを相殺させて，
エネルギバンドギャップ電圧ＶBGの温度係数を「０」に
近づけることができる。
【０００７】バイポーラトランジスタＱ22のベース・エ
ミッタ間電圧ＶBE22は０．６〜０．７Ｖ程度であり，温
度補償を行う場合の（RV23／RV22）ΔＶBE0 も考慮する
と，シリコンのエネルギバンドギャップ電圧ＶBGは，通
常言われているように，約１．２Ｖ程度となる。したが
って，バンドギャップ・リファレンス回路２５を動作さ
せるバッテリ２１としては１．２Ｖ以上の出力電圧を有
するバッテリを用いる必要がある。通常，１．５Ｖ程度
のバッテリを用いる。
ミッタ間電圧ＶBE22は０．６〜０．７Ｖ程度であり，温
度補償を行う場合の（RV23／RV22）ΔＶBE0 も考慮する
と，シリコンのエネルギバンドギャップ電圧ＶBGは，通
常言われているように，約１．２Ｖ程度となる。したが
って，バンドギャップ・リファレンス回路２５を動作さ
せるバッテリ２１としては１．２Ｖ以上の出力電圧を有
するバッテリを用いる必要がある。通常，１．５Ｖ程度
のバッテリを用いる。
【０００８】
【発明が解決しようとする課題】最近の電子デバイスの
小型化，低電圧動作の傾向，電子機器の小型化，省電力
化にともない，小型で低電圧のバッテリを使用して，バ
ンドギャップ・リファレンス回路２５を駆動させること
が要望されている。たとえば，小型で出力電圧が１Ｖ以
下であるバッテリ，たとえば，約０．９Ｖのニッケル・
カドミウム電池を１本だけ使用して，温度補償された１
Ｖ以下の基準電圧を発生する定電圧回路を動作させるこ
とが強く要望されている。しかしながら，図４を参照し
て述べた従来のバンドギャップ・リファレンス回路２５
を有する定電圧回路は，上述した要望を満足させること
ができないという問題に遭遇している。
小型化，低電圧動作の傾向，電子機器の小型化，省電力
化にともない，小型で低電圧のバッテリを使用して，バ
ンドギャップ・リファレンス回路２５を駆動させること
が要望されている。たとえば，小型で出力電圧が１Ｖ以
下であるバッテリ，たとえば，約０．９Ｖのニッケル・
カドミウム電池を１本だけ使用して，温度補償された１
Ｖ以下の基準電圧を発生する定電圧回路を動作させるこ
とが強く要望されている。しかしながら，図４を参照し
て述べた従来のバンドギャップ・リファレンス回路２５
を有する定電圧回路は，上述した要望を満足させること
ができないという問題に遭遇している。
【０００９】このような観点から，本発明はバンドギャ
ップ・リファレンス回路を用いた定電圧回路における上
記問題を解決し，温度補償が充分に行われ，しかも，た
とえば，１Ｖ以下の電圧でも動作可能で，消費電力が小
さく，高い安定性を示す定電圧回路を提供することを目
的とする。また本発明はかかる定電圧回路に関連する定
電流回路を提供することを目的とする。
ップ・リファレンス回路を用いた定電圧回路における上
記問題を解決し，温度補償が充分に行われ，しかも，た
とえば，１Ｖ以下の電圧でも動作可能で，消費電力が小
さく，高い安定性を示す定電圧回路を提供することを目
的とする。また本発明はかかる定電圧回路に関連する定
電流回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】上記課題を解決し、上述
した目的を達成するために、本発明の定電圧回路は、カ
レントミラー回路と上記カレントミラー回路に接続され
た第１の抵抗素子とを有し、第１の温度係数を有する第
１の電流を出力する第１の定電流源回路と、第１のトラ
ンジスタと上記第１のトランジスタのベースとエミッタ
との間に直列に接続された第２及び第３の抵抗素子と上
記第１のトランジスタのコレクタに対して直列的に接続
された第４の抵抗素子とを有し、上記第１の温度係数と
逆の第２の温度係数を有する第２の電流を出力する第２
の定電流源回路と、上記第１の電流と上記第２の電流と
の和電流を電圧に変換する電流変換素子とを有する。
した目的を達成するために、本発明の定電圧回路は、カ
レントミラー回路と上記カレントミラー回路に接続され
た第１の抵抗素子とを有し、第１の温度係数を有する第
１の電流を出力する第１の定電流源回路と、第１のトラ
ンジスタと上記第１のトランジスタのベースとエミッタ
との間に直列に接続された第２及び第３の抵抗素子と上
記第１のトランジスタのコレクタに対して直列的に接続
された第４の抵抗素子とを有し、上記第１の温度係数と
逆の第２の温度係数を有する第２の電流を出力する第２
の定電流源回路と、上記第１の電流と上記第２の電流と
の和電流を電圧に変換する電流変換素子とを有する。
【００１１】好適には、上記第１の温度係数と上記第２
の温度係数の絶対値が等しい又はおおよそ等しい。特定
的には、上記第１の温度係数と上記第２の温度係数とが
相殺されて上記定電圧回路が温度に依存せずに動作する
ように、上記カレントミラー回路の一対のトランジスタ
における面積比と上記第１の抵抗素子の抵抗値と上記第
２の抵抗素子の抵抗値と上記第３の抵抗素子の抵抗値と
上記第４の抵抗素子の抵抗値とが調整される。
の温度係数の絶対値が等しい又はおおよそ等しい。特定
的には、上記第１の温度係数と上記第２の温度係数とが
相殺されて上記定電圧回路が温度に依存せずに動作する
ように、上記カレントミラー回路の一対のトランジスタ
における面積比と上記第１の抵抗素子の抵抗値と上記第
２の抵抗素子の抵抗値と上記第３の抵抗素子の抵抗値と
上記第４の抵抗素子の抵抗値とが調整される。
【００１２】好適には、上記第２の定電流源回路が、ベ
ースが上記第２の抵抗素子と上記第３の抵抗素子との接
続中点に接続され、コレクタが上記第１のトランジスタ
のベースに接続された第２のトランジスタと、上記第４
の抵抗素子と上記電流変換素子との間に接続され、ベー
スが上記第１のトランジスタのエミッタに接続された第
３のトランジスタとを有する。
ースが上記第２の抵抗素子と上記第３の抵抗素子との接
続中点に接続され、コレクタが上記第１のトランジスタ
のベースに接続された第２のトランジスタと、上記第４
の抵抗素子と上記電流変換素子との間に接続され、ベー
スが上記第１のトランジスタのエミッタに接続された第
３のトランジスタとを有する。
【００１３】また、本発明の定電流回路は、カレントミ
ラー回路と上記カレントミラー回路に接続された第１の
抵抗素子とを有し、第１の温度係数を有する第１の電流
を出力する第１の定電流源回路と、第１のトランジスタ
と上記第１のトランジスタのベースとエミッタとの間に
直列に接続された第２及び第３の抵抗素子と上記第１の
トランジスタのコレクタに対して直列的に接続された第
４の抵抗素子とを有し、上記第１の温度係数と逆の第２
の温度係数を有する第２の電流を出力する第２の定電流
源回路とを有する。
ラー回路と上記カレントミラー回路に接続された第１の
抵抗素子とを有し、第１の温度係数を有する第１の電流
を出力する第１の定電流源回路と、第１のトランジスタ
と上記第１のトランジスタのベースとエミッタとの間に
直列に接続された第２及び第３の抵抗素子と上記第１の
トランジスタのコレクタに対して直列的に接続された第
４の抵抗素子とを有し、上記第１の温度係数と逆の第２
の温度係数を有する第２の電流を出力する第２の定電流
源回路とを有する。
【００１４】
【作用】本発明の定電圧回路において，第１の温度係数
を有する第１の定電流源回路と，第１の定電流源回路の
温度係数と絶対値がほぼ同じで逆の温度係数を有する第
２の定電流源回路とを組み合わせることにより，温度依
存性がなくなる。第１の定電流源回路からの電流と上記
第２の定電流源回路からの電流との加算電流を抵抗素子
などの電流変換素子を介して電圧に変換して，定電圧を
出力する。
を有する第１の定電流源回路と，第１の定電流源回路の
温度係数と絶対値がほぼ同じで逆の温度係数を有する第
２の定電流源回路とを組み合わせることにより，温度依
存性がなくなる。第１の定電流源回路からの電流と上記
第２の定電流源回路からの電流との加算電流を抵抗素子
などの電流変換素子を介して電圧に変換して，定電圧を
出力する。
【００１５】第１の定電流源回路がカレントミラー形定
電流源回路を含んでおり，安定な定電流源回路として機
能する。このカレントミラー形定電流源回路は正の温度
係数を有する。第２の定電流源回路は，負の温度係数を
有するバイポーラトランジスタを有し，上記正の温度係
数と相殺するように回路定数が設計される。特定的に述
べると，第１の定電流源回路内のカレントミラー形定電
流源回路を構成する１対のバイポーラトランジスタのエ
ミッタの面積比率，換言すれば，エミッタ電流の比率と
上記第２の定電流源回路内の直列抵抗素子，および，電
圧降下素子（第４の抵抗素子）の値を調整して，上記正
の温度係数と上記負の温度係数とが相殺されるように形
成する。
電流源回路を含んでおり，安定な定電流源回路として機
能する。このカレントミラー形定電流源回路は正の温度
係数を有する。第２の定電流源回路は，負の温度係数を
有するバイポーラトランジスタを有し，上記正の温度係
数と相殺するように回路定数が設計される。特定的に述
べると，第１の定電流源回路内のカレントミラー形定電
流源回路を構成する１対のバイポーラトランジスタのエ
ミッタの面積比率，換言すれば，エミッタ電流の比率と
上記第２の定電流源回路内の直列抵抗素子，および，電
圧降下素子（第４の抵抗素子）の値を調整して，上記正
の温度係数と上記負の温度係数とが相殺されるように形
成する。
【００１６】本発明の定電流回路は，上記定電圧回路か
ら電流変換素子を除いた回路構成となる。この定電流回
路からの電流は充分温度補償された電流となる。
ら電流変換素子を除いた回路構成となる。この定電流回
路からの電流は充分温度補償された電流となる。
【００１７】
【実施例】図１に本発明の第１実施例の定電圧回路を示
す。この定電圧回路は，バッテリ１，バンドギャップ形
カレントミラー形定電流源回路３，電流源回路５，負荷
抵抗素子Ｒ0 が図示のごとく接続されて，構成されてい
る。バッテリ１は，この実施例では１Ｖ以下，たとえ
ば，０．９Ｖの出力電圧のニッケル・カドミウム（Ｎｉ
Ｃｄ）電池１本である。
す。この定電圧回路は，バッテリ１，バンドギャップ形
カレントミラー形定電流源回路３，電流源回路５，負荷
抵抗素子Ｒ0 が図示のごとく接続されて，構成されてい
る。バッテリ１は，この実施例では１Ｖ以下，たとえ
ば，０．９Ｖの出力電圧のニッケル・カドミウム（Ｎｉ
Ｃｄ）電池１本である。
【００１８】バンドギャップ形カレントミラー形定電流
源回路３は，ベースが共通に接続されたＮＰＮ形（型）
バイポーラトランジスタＱ1 およびＱ2 ，トランジスタ
Ｑ2のエミッタと大地電位点ＧＮＤ（接地）との間に接
続された抵抗素子Ｒ1 ，ベースが共通に接続されたＰＮ
Ｐ形バイポーラトランジスタＱ3 ，Ｑ4 ，Ｑ9 を有して
いる。トランジスタＱ1 のベースとコレクタが接続され
ている。また，トランジスタＱ4 のベースとコレクタが
接続されている。このカレントミラー形定電流源回路３
のうち，ＮＰＮ形トランジスタＱ1 およびＱ2 ，ＰＮＰ
形トランジスタＱ3 およびＱ4 ，および，抵抗素子Ｒ1
で構成される回路は，図４を参照して述べたバンドギャ
ップ形定電流回路と同様のバンドギャップ回路を構成し
ている。
源回路３は，ベースが共通に接続されたＮＰＮ形（型）
バイポーラトランジスタＱ1 およびＱ2 ，トランジスタ
Ｑ2のエミッタと大地電位点ＧＮＤ（接地）との間に接
続された抵抗素子Ｒ1 ，ベースが共通に接続されたＰＮ
Ｐ形バイポーラトランジスタＱ3 ，Ｑ4 ，Ｑ9 を有して
いる。トランジスタＱ1 のベースとコレクタが接続され
ている。また，トランジスタＱ4 のベースとコレクタが
接続されている。このカレントミラー形定電流源回路３
のうち，ＮＰＮ形トランジスタＱ1 およびＱ2 ，ＰＮＰ
形トランジスタＱ3 およびＱ4 ，および，抵抗素子Ｒ1
で構成される回路は，図４を参照して述べたバンドギャ
ップ形定電流回路と同様のバンドギャップ回路を構成し
ている。
【００１９】電流源回路５は定電流源回路５Ａと電圧平
衡回路素子である抵抗素子Ｒ4 とで構成されている。定
電流源回路５Ａは，ＮＰＮ形バイポーラトランジスタＱ
5 ，ＰＮＰ形バイポーラトランジスタＱ6 ，ＮＰＮ形バ
イポーラトランジスタＱ7 ，抵抗素子Ｒ3 ，抵抗素子Ｒ
2 ，および，ＰＮＰ形バイポーラトランジスタＱ8 を有
している。トランジスタＱ6 のコレクタがトランジスタ
Ｑ7 のベースに接続され，また，トランジスタＱ6 のコ
レクタが抵抗素子Ｒ3 を介してそのベースに接続されて
いる。ＮＰＮ形バイポーラトランジスタＱ5 のベースが
カレントミラー形定電流源回路３のトランジスタＱ2 の
ベースと共通に接続され，電流源回路として機能する。
この定電流源回路５Ａにおいて，トランジスタＱ7 のベ
ース・エミッタ間電圧ＶBEQ7が負の温度係数を持つの
で，トランジスタＱ7 は負の温度係数を有する素子とし
て機能する。抵抗素子Ｒ3 および抵抗素子Ｒ2 がトラン
ジスタＱ7 のベース・エミッタ間に直列に接続され，そ
のベース・エミッタ間電圧ＶBEQ7を分圧した抵抗素子Ｒ
3 の端子間電圧Ｖ３がトランジスタＱ6 のベース・コレ
クタ間に印加されている。電圧平衡回路素子としての抵
抗素子Ｒ4 は，その端子間電圧Ｖ４が抵抗素子Ｒ2 の端
子間電圧Ｖ２と同じ端子電圧になる抵抗値である。
衡回路素子である抵抗素子Ｒ4 とで構成されている。定
電流源回路５Ａは，ＮＰＮ形バイポーラトランジスタＱ
5 ，ＰＮＰ形バイポーラトランジスタＱ6 ，ＮＰＮ形バ
イポーラトランジスタＱ7 ，抵抗素子Ｒ3 ，抵抗素子Ｒ
2 ，および，ＰＮＰ形バイポーラトランジスタＱ8 を有
している。トランジスタＱ6 のコレクタがトランジスタ
Ｑ7 のベースに接続され，また，トランジスタＱ6 のコ
レクタが抵抗素子Ｒ3 を介してそのベースに接続されて
いる。ＮＰＮ形バイポーラトランジスタＱ5 のベースが
カレントミラー形定電流源回路３のトランジスタＱ2 の
ベースと共通に接続され，電流源回路として機能する。
この定電流源回路５Ａにおいて，トランジスタＱ7 のベ
ース・エミッタ間電圧ＶBEQ7が負の温度係数を持つの
で，トランジスタＱ7 は負の温度係数を有する素子とし
て機能する。抵抗素子Ｒ3 および抵抗素子Ｒ2 がトラン
ジスタＱ7 のベース・エミッタ間に直列に接続され，そ
のベース・エミッタ間電圧ＶBEQ7を分圧した抵抗素子Ｒ
3 の端子間電圧Ｖ３がトランジスタＱ6 のベース・コレ
クタ間に印加されている。電圧平衡回路素子としての抵
抗素子Ｒ4 は，その端子間電圧Ｖ４が抵抗素子Ｒ2 の端
子間電圧Ｖ２と同じ端子電圧になる抵抗値である。
【００２０】電流変換素子７としての負荷抵抗素子Ｒ0
は，ノードＮ０に流れ込む電流を電圧に変換して，この
定電圧回路が出力電圧Ｖout を出力するように動作す
る。後述するように，この負荷抵抗素子Ｒ0 を除去する
と，図１の回路は定電流回路として機能する。
は，ノードＮ０に流れ込む電流を電圧に変換して，この
定電圧回路が出力電圧Ｖout を出力するように動作す
る。後述するように，この負荷抵抗素子Ｒ0 を除去する
と，図１の回路は定電流回路として機能する。
【００２１】１対のトランジスタＱ1 およびＱ2 で構成
される第１のカレントミラー回路と，１対のトランジス
タＱ3 およびＱ4 で構成される第２のカレントミラー回
路が対称的に接続され，全体として精度が高く安定なカ
レントミラー回路を構成している。このカレントミラー
形定電流源回路３は上述したバンドギャップ形定電流回
路でもあり，温度補償形定電流源回路を構成している。
トランジスタＱ4 のベースと同じベース電流が印加され
るトランジスタＱ9 のコレクタ電流ＩC9は，下記に詳述
するように，正の温度係数を持つ。
される第１のカレントミラー回路と，１対のトランジス
タＱ3 およびＱ4 で構成される第２のカレントミラー回
路が対称的に接続され，全体として精度が高く安定なカ
レントミラー回路を構成している。このカレントミラー
形定電流源回路３は上述したバンドギャップ形定電流回
路でもあり，温度補償形定電流源回路を構成している。
トランジスタＱ4 のベースと同じベース電流が印加され
るトランジスタＱ9 のコレクタ電流ＩC9は，下記に詳述
するように，正の温度係数を持つ。
【００２２】以下，図１に示した定電圧回路の温度補償
について詳述する。まず，トランジスタＱ9 のコレクタ
電流ＩC9が正の温度係数を持っていることを述べる。能
動動作におけるバイポーラトランジスタのベース電流Ｉ
B がエミッタ電流ＩE およびコレクタ電流ＩC に対して
無視できるほど小さいものとし，エミッタ電流ＩE がほ
ぼコレクタ電流ＩC と等しいとすると（ＩE ≒ＩC ），
トランジスタＱ3 のコレクタ電流ＩC3とトランジスタＱ
3 のエミッタ電流ＩE3とはほぼ等しく（ＩC3≒ＩE3）,
トランジスタＱ4 のコレクタ電流ＩC4とトランジスタＱ
4 のエミッタ電流ＩE4もほぼ等しい（ＩC4≒ＩE4）。カ
レントミラー形定電流源回路３においては，その動作原
理からトランジスタＱ3 のコレクタ電流ＩC3とトランジ
スタＱ4 のコレクタ電流ＩC4とは等しい（ＩC3＝
ＩC4）。トランジスタＱ9 はそのベースがトランジスタ
Ｑ4 のベースに接続されており，カレントミラー形定電
流源回路３の一部として動作するから，トランジスタＱ
9 のコレクタ電流ＩC9はトランジスタＱ3 のコレクタ電
流ＩC3およびトランジスタＱ4 のコレクタ電流ＩC4のそ
れぞれに等しく（ＩC9＝ＩC3＝ＩC4），ベース電流を無
視できるとすれば，トランジスタＱ2 のコレクタ電流Ｉ
C2にもほぼ等しい。つまり，ＩC9＝ＩC4＝ＩE2＝ＩC3＝
ＩE1とすれば，トランジスタＱ9 のコレクタ電流ＩC9は
トランジスタＱ2 のコレクタ電流ＩC2にほぼ等しい（Ｉ
C9≒ＩC2）。したがって，下記式が得られる。 ＩC9≒ＩC2＝（ＶBEQ1−ＶBEQ2）／RV1 ・・・（10) ただし，ＶBEQ1はトランジスタＱ1 のベース・エミッタ
間電圧であり， ＶBEQ2はトランジスタＱ2 のベース・エミッタ間電圧で
あり， RV1 は抵抗素子Ｒ1 の抵抗値である。
について詳述する。まず，トランジスタＱ9 のコレクタ
電流ＩC9が正の温度係数を持っていることを述べる。能
動動作におけるバイポーラトランジスタのベース電流Ｉ
B がエミッタ電流ＩE およびコレクタ電流ＩC に対して
無視できるほど小さいものとし，エミッタ電流ＩE がほ
ぼコレクタ電流ＩC と等しいとすると（ＩE ≒ＩC ），
トランジスタＱ3 のコレクタ電流ＩC3とトランジスタＱ
3 のエミッタ電流ＩE3とはほぼ等しく（ＩC3≒ＩE3）,
トランジスタＱ4 のコレクタ電流ＩC4とトランジスタＱ
4 のエミッタ電流ＩE4もほぼ等しい（ＩC4≒ＩE4）。カ
レントミラー形定電流源回路３においては，その動作原
理からトランジスタＱ3 のコレクタ電流ＩC3とトランジ
スタＱ4 のコレクタ電流ＩC4とは等しい（ＩC3＝
ＩC4）。トランジスタＱ9 はそのベースがトランジスタ
Ｑ4 のベースに接続されており，カレントミラー形定電
流源回路３の一部として動作するから，トランジスタＱ
9 のコレクタ電流ＩC9はトランジスタＱ3 のコレクタ電
流ＩC3およびトランジスタＱ4 のコレクタ電流ＩC4のそ
れぞれに等しく（ＩC9＝ＩC3＝ＩC4），ベース電流を無
視できるとすれば，トランジスタＱ2 のコレクタ電流Ｉ
C2にもほぼ等しい。つまり，ＩC9＝ＩC4＝ＩE2＝ＩC3＝
ＩE1とすれば，トランジスタＱ9 のコレクタ電流ＩC9は
トランジスタＱ2 のコレクタ電流ＩC2にほぼ等しい（Ｉ
C9≒ＩC2）。したがって，下記式が得られる。 ＩC9≒ＩC2＝（ＶBEQ1−ＶBEQ2）／RV1 ・・・（10) ただし，ＶBEQ1はトランジスタＱ1 のベース・エミッタ
間電圧であり， ＶBEQ2はトランジスタＱ2 のベース・エミッタ間電圧で
あり， RV1 は抵抗素子Ｒ1 の抵抗値である。
【００２３】式１０は下記式に書き改めることができ
る。 ＩC9＝ＶT ・ｌｎ（ＥA2／ＥA1）／RV1 ・・・（11） ただし，ＥA1はトランジスタＱ1 のエミッタ面積であ
り， ＥA2はトランジスタＱ2 のエミッタ面積であり， ｌｎは自然対数の表記を示す。 バイポーラトランジスタのＶT は下記式で表される。 ＶT ＝ｋＴ／ｑ ・・・（12） ただし，ｋはボルツマン定数， Ｔはトランジスタの温度（絶対温度）であり， ｑは電子の電荷である。 ＶT は，摂氏温度ｔを用いて下記の線形近似式として表
すことができる。 ＶT ＝23.5ｘ10-3 [mV] + 86 [μV/°C]・t [ °C] ・・・（13） したがって，トランジスタＱ2 のコレクタ電流ＩC2およ
びトランジスタＱ9 のコレクタ電流ＩC9は下記式で表さ
れる。 ＩC9＝ＩC2＝（23.5ｘ10-3＋86x10 -6・t ）・ｌｎ（ＥA2／ＥA1）／RV1 ・・・（14) 式１４からトランジスタＱ9 のコレクタ電流ＩC9が正の
温度係数を持つことが判る。
る。 ＩC9＝ＶT ・ｌｎ（ＥA2／ＥA1）／RV1 ・・・（11） ただし，ＥA1はトランジスタＱ1 のエミッタ面積であ
り， ＥA2はトランジスタＱ2 のエミッタ面積であり， ｌｎは自然対数の表記を示す。 バイポーラトランジスタのＶT は下記式で表される。 ＶT ＝ｋＴ／ｑ ・・・（12） ただし，ｋはボルツマン定数， Ｔはトランジスタの温度（絶対温度）であり， ｑは電子の電荷である。 ＶT は，摂氏温度ｔを用いて下記の線形近似式として表
すことができる。 ＶT ＝23.5ｘ10-3 [mV] + 86 [μV/°C]・t [ °C] ・・・（13） したがって，トランジスタＱ2 のコレクタ電流ＩC2およ
びトランジスタＱ9 のコレクタ電流ＩC9は下記式で表さ
れる。 ＩC9＝ＩC2＝（23.5ｘ10-3＋86x10 -6・t ）・ｌｎ（ＥA2／ＥA1）／RV1 ・・・（14) 式１４からトランジスタＱ9 のコレクタ電流ＩC9が正の
温度係数を持つことが判る。
【００２４】ついでトランジスタＱ8 のコレクタ電流Ｉ
C8の温度係数について考察する。抵抗素子Ｒ4 の端子間
電圧Ｖ４は抵抗素子Ｒ2 の端子間電圧Ｖ２と等しく下記
式で規定される。 Ｖ４＝ＶBEQ6＋ＶBEQ7・（RV2 ／（RV2 ＋RV3 ））−ＶBEQ8 ・・（15） ただし，ＶBEQ6はトランジスタＱ6 のベース・エミッタ
間電圧であり， ＶBEQ7はトランジスタＱ7 のベース・エミッタ間電圧で
あり， ＶBEQ8はトランジスタＱ8 のベース・エミッタ間電圧で
あり， RV2 は抵抗素子Ｒ2 の抵抗値であり， RV3 は抵抗素子Ｒ3 の抵抗値である。 トランジスタＱ6 のベース・エミッタ間電圧ＶBEQ6とト
ランジスタＱ8 のベース・エミッタ間電圧ＶBEQ8とがほ
ぼ等しいとすると（ＶBEQ6≒ＶBEQ8），抵抗素子Ｒ4 の
端子間電圧Ｖ４は下記式で表される。 Ｖ４＝（ＶBEQ7・RV2 ）／（RV2 ＋RV3 ） ・・・（16） トランジスタＱ8 のコレクタ電流ＩC8は，上記抵抗素子
Ｒ4 の端子間電圧Ｖ４と抵抗素子Ｒ4 の抵抗値RV4 とに
よって下記式で表される。 ＩC8＝（ＶBEQ7・RV2 ）／〔（RV2 ＋RV3 ）RV4 〕 ・・・（17）
C8の温度係数について考察する。抵抗素子Ｒ4 の端子間
電圧Ｖ４は抵抗素子Ｒ2 の端子間電圧Ｖ２と等しく下記
式で規定される。 Ｖ４＝ＶBEQ6＋ＶBEQ7・（RV2 ／（RV2 ＋RV3 ））−ＶBEQ8 ・・（15） ただし，ＶBEQ6はトランジスタＱ6 のベース・エミッタ
間電圧であり， ＶBEQ7はトランジスタＱ7 のベース・エミッタ間電圧で
あり， ＶBEQ8はトランジスタＱ8 のベース・エミッタ間電圧で
あり， RV2 は抵抗素子Ｒ2 の抵抗値であり， RV3 は抵抗素子Ｒ3 の抵抗値である。 トランジスタＱ6 のベース・エミッタ間電圧ＶBEQ6とト
ランジスタＱ8 のベース・エミッタ間電圧ＶBEQ8とがほ
ぼ等しいとすると（ＶBEQ6≒ＶBEQ8），抵抗素子Ｒ4 の
端子間電圧Ｖ４は下記式で表される。 Ｖ４＝（ＶBEQ7・RV2 ）／（RV2 ＋RV3 ） ・・・（16） トランジスタＱ8 のコレクタ電流ＩC8は，上記抵抗素子
Ｒ4 の端子間電圧Ｖ４と抵抗素子Ｒ4 の抵抗値RV4 とに
よって下記式で表される。 ＩC8＝（ＶBEQ7・RV2 ）／〔（RV2 ＋RV3 ）RV4 〕 ・・・（17）
【００２５】トランジスタＱ7 のベース・エミッタ間電
圧ＶBEQ7は負の温度係数を持ち，バイポーラトランジス
タのベース・エミッタ間電圧ＶBEの代表的な値は下記値
である。 ＶBE＝ 0.76[V]− 2.5X 10-3[V/K] ・t[°C] ・・・（18) このベース・エミッタ間電圧ＶBEを式１７に代入すると
下記式が得られる。 ＩC8＝（ 0.76 − 2.5X 10-3・t ）・RV2 ／〔（RV2 ＋RV3 ）・RV4 〕 ・・・（19)
圧ＶBEQ7は負の温度係数を持ち，バイポーラトランジス
タのベース・エミッタ間電圧ＶBEの代表的な値は下記値
である。 ＶBE＝ 0.76[V]− 2.5X 10-3[V/K] ・t[°C] ・・・（18) このベース・エミッタ間電圧ＶBEを式１７に代入すると
下記式が得られる。 ＩC8＝（ 0.76 − 2.5X 10-3・t ）・RV2 ／〔（RV2 ＋RV3 ）・RV4 〕 ・・・（19)
【００２６】ノードＮ０における出力電圧Ｖout は下記
式で規定される。 Ｖout ＝（ＩC8＋ＩC9）・RV0 ・・・（20) ただし，RV0 は負荷抵抗素子Ｒ0 の抵抗値RV0 である。
式２０に式１４と式１９を代入すると出力電圧Ｖout は
下記式で表される。 Ｖout ＝（RV0/RV1)・ln（ＥA2／ＥA1）・（23.5x10 -3+ 86x10 -6・t ) +(RV0・RV2)/ [(RV2+RV3)・RV4]・( 0.76− 2.5X 10-3・t ) ＝（RV0/RV1)・ln（ＥA2／ＥA1）・（23.5x10 -3） ＋0.76ｘ(RV0・RV2)／[(RV2+RV3)・RV4] ＋(RV0/RV1) ・ln（ＥA2／ＥA1）・（86x10 -6・t ) −(RV0・RV2)/ [(RV2+RV3)・RV4]・（ 2.5X 10-3・t ） ・・・（21）
式で規定される。 Ｖout ＝（ＩC8＋ＩC9）・RV0 ・・・（20) ただし，RV0 は負荷抵抗素子Ｒ0 の抵抗値RV0 である。
式２０に式１４と式１９を代入すると出力電圧Ｖout は
下記式で表される。 Ｖout ＝（RV0/RV1)・ln（ＥA2／ＥA1）・（23.5x10 -3+ 86x10 -6・t ) +(RV0・RV2)/ [(RV2+RV3)・RV4]・( 0.76− 2.5X 10-3・t ) ＝（RV0/RV1)・ln（ＥA2／ＥA1）・（23.5x10 -3） ＋0.76ｘ(RV0・RV2)／[(RV2+RV3)・RV4] ＋(RV0/RV1) ・ln（ＥA2／ＥA1）・（86x10 -6・t ) −(RV0・RV2)/ [(RV2+RV3)・RV4]・（ 2.5X 10-3・t ） ・・・（21）
【００２７】温度補償を考えると，式２１における第３
項と第４項とが相殺すればよい。つまり， ｌｎ（ＥA2／ＥA1）≒29・(RV1・RV2)/ [(RV2+RV3)・RV4] ・・（22) のとき温度補償される。したがって，上記式２２で規定
される条件が満足されるように，図１に示した回路を形
成すればよい。具体的には，トランジスタＱ1 のエミッ
タ面積とトランジスタＱ2 のエミッタ面積との比率（Ｅ
A2／ＥA1），抵抗素子Ｒ1 の抵抗値RV1，抵抗素子Ｒ2
の抵抗値RV2 ，抵抗素子Ｒ3 の抵抗値RV3 および抵抗素
子Ｒ4 の抵抗値RV4 が上記式を満足するように，本発明
の実施例の定電圧回路を構成する。本発明の上記定電圧
回路の製造例としては，通常の半導体デバイスの製造プ
ロセスと同様の半導体製造プロセスによって図１に示し
た定電圧回路をＩＣデバイスとして製造する方法，ある
いは，上記条件を満足する個別回路素子を組み合わせて
構成することができる。
項と第４項とが相殺すればよい。つまり， ｌｎ（ＥA2／ＥA1）≒29・(RV1・RV2)/ [(RV2+RV3)・RV4] ・・（22) のとき温度補償される。したがって，上記式２２で規定
される条件が満足されるように，図１に示した回路を形
成すればよい。具体的には，トランジスタＱ1 のエミッ
タ面積とトランジスタＱ2 のエミッタ面積との比率（Ｅ
A2／ＥA1），抵抗素子Ｒ1 の抵抗値RV1，抵抗素子Ｒ2
の抵抗値RV2 ，抵抗素子Ｒ3 の抵抗値RV3 および抵抗素
子Ｒ4 の抵抗値RV4 が上記式を満足するように，本発明
の実施例の定電圧回路を構成する。本発明の上記定電圧
回路の製造例としては，通常の半導体デバイスの製造プ
ロセスと同様の半導体製造プロセスによって図１に示し
た定電圧回路をＩＣデバイスとして製造する方法，ある
いは，上記条件を満足する個別回路素子を組み合わせて
構成することができる。
【００２８】温度依存性がない状態における時の出力電
圧Ｖout は式２１の第１項および第２項である下記式で
表される。 Ｖout ＝（RV0/RV1)・ln（ＥA2／ＥA1）（23.5x10 -3) +0.76x(RV0・RV2)/ [(RV2+RV3)・RV4] ・・・（23） 式２３に具体的な数値を適用する。抵抗値RV1 ＝3.4 Ｋ
Ω，抵抗値RV2 ＝５ＫΩ，抵抗値RV3 ＝４０ＫΩ，抵抗
値RV4 ＝１０ＫΩ，（ＥA2／ＥA1）＝３，抵抗値RV0 ＝
３１ＫΩのとき，出力電圧Ｖout ≒０．５Ｖとなる。す
なわち，１Ｖ以下の温度補償された基準電圧を得ること
ができる。
圧Ｖout は式２１の第１項および第２項である下記式で
表される。 Ｖout ＝（RV0/RV1)・ln（ＥA2／ＥA1）（23.5x10 -3) +0.76x(RV0・RV2)/ [(RV2+RV3)・RV4] ・・・（23） 式２３に具体的な数値を適用する。抵抗値RV1 ＝3.4 Ｋ
Ω，抵抗値RV2 ＝５ＫΩ，抵抗値RV3 ＝４０ＫΩ，抵抗
値RV4 ＝１０ＫΩ，（ＥA2／ＥA1）＝３，抵抗値RV0 ＝
３１ＫΩのとき，出力電圧Ｖout ≒０．５Ｖとなる。す
なわち，１Ｖ以下の温度補償された基準電圧を得ること
ができる。
【００２９】バッテリ１の最低電圧はトランジスタＱ5
のコレクタ・エミッタ間電圧ＶCEQ5，抵抗素子Ｒ2 の端
子間電圧Ｖ２，トランジスタＱ6 のベース・エミッタ間
電圧ＶBEQ6の和（ＶCEQ5＋Ｖ２＋ＶBEQ6）であり，図１
に図解した定電圧回路は１Ｖ程度のバッテリ１でも充分
動作する。図１に図解した定電圧回路が動作するために
は，電源電圧ＶINが， ＶIN＞ＶOUT ＋ＶCEQ8SAT ＋ＶR4 ＶIN＞ＶBEQ6＋Ｖ２＋ＶCEQ5 の２つの条件式を満たす必要がある。ただし，出力電圧
ＶOUT の設定に際しては，トランジスタＱ８が動作する
値でなければならない。従って，ベース・エミッタ間電
圧がＶBE＝０．６Ｖ程度のバイポーラトランジスタを用
いれば，０．８Ｖの電源電圧で上記定電圧回路は動作す
るということになる。
のコレクタ・エミッタ間電圧ＶCEQ5，抵抗素子Ｒ2 の端
子間電圧Ｖ２，トランジスタＱ6 のベース・エミッタ間
電圧ＶBEQ6の和（ＶCEQ5＋Ｖ２＋ＶBEQ6）であり，図１
に図解した定電圧回路は１Ｖ程度のバッテリ１でも充分
動作する。図１に図解した定電圧回路が動作するために
は，電源電圧ＶINが， ＶIN＞ＶOUT ＋ＶCEQ8SAT ＋ＶR4 ＶIN＞ＶBEQ6＋Ｖ２＋ＶCEQ5 の２つの条件式を満たす必要がある。ただし，出力電圧
ＶOUT の設定に際しては，トランジスタＱ８が動作する
値でなければならない。従って，ベース・エミッタ間電
圧がＶBE＝０．６Ｖ程度のバイポーラトランジスタを用
いれば，０．８Ｖの電源電圧で上記定電圧回路は動作す
るということになる。
【００３０】また本実施例の定電圧回路は，基本的に式
２０で規定される出力電圧Ｖout を出力する。したがっ
て，バッテリ１の電圧としては，エネルギバンドギャッ
プ電圧ＶBGの制約を受けないで，式２０の条件，たとえ
ば，負荷抵抗素子Ｒ0 の抵抗値RV0 で決定される電圧範
囲にすることができる。
２０で規定される出力電圧Ｖout を出力する。したがっ
て，バッテリ１の電圧としては，エネルギバンドギャッ
プ電圧ＶBGの制約を受けないで，式２０の条件，たとえ
ば，負荷抵抗素子Ｒ0 の抵抗値RV0 で決定される電圧範
囲にすることができる。
【００３１】図２は本発明の定電圧回路の第２実施例の
回路構成を示す。図２の回路構成は，図１に示した定電
圧回路がＮＰＮ形トランジスタのエネルギバンドギャッ
プ電圧を用いているのに対して，逆特性であるＰＮＰ形
トランジスタのエネルギバンドギャップ電圧を用いた回
路構成を示すものであり，基本動作は図１を参照して述
べた定電圧回路と同様である。
回路構成を示す。図２の回路構成は，図１に示した定電
圧回路がＮＰＮ形トランジスタのエネルギバンドギャッ
プ電圧を用いているのに対して，逆特性であるＰＮＰ形
トランジスタのエネルギバンドギャップ電圧を用いた回
路構成を示すものであり，基本動作は図１を参照して述
べた定電圧回路と同様である。
【００３２】図３は本発明の定電流回路の実施例の回路
構成を示す。図３の回路構成は図１の回路から電流変換
素子７としての負荷抵抗素子Ｒ0 を除去して定電流回路
として使用する回路である。図１に示した定電圧回路に
いては負荷抵抗素子Ｒ0 の端子間に出力電圧Ｖoutとし
て定電圧が出力されるのに対して，図３に示した定電流
回路においてはノードＮ０からトランジスタＱ9 のコレ
クタ電流ＩC9とトランジスタＱ8 のコレクタ電流ＩC8の
加算電流Ｉ0 が定電流として提供されることを除いて，
図１に示した定電圧回路の動作と同様である。このとき
のノードＮ０における電流Ｉ0 は下記式で表される。 Ｉ0 ＝（ＩC8＋ＩC9） ・・・（24) この電流値Ｉ0 は必ずしも充分大きな電流値ではない
が，この定電流回路はＩ2 Ｌ回路など電流消費量の少な
い回路素子などに，温度依存性のない安定した定電流を
提供するのに好適である。
構成を示す。図３の回路構成は図１の回路から電流変換
素子７としての負荷抵抗素子Ｒ0 を除去して定電流回路
として使用する回路である。図１に示した定電圧回路に
いては負荷抵抗素子Ｒ0 の端子間に出力電圧Ｖoutとし
て定電圧が出力されるのに対して，図３に示した定電流
回路においてはノードＮ０からトランジスタＱ9 のコレ
クタ電流ＩC9とトランジスタＱ8 のコレクタ電流ＩC8の
加算電流Ｉ0 が定電流として提供されることを除いて，
図１に示した定電圧回路の動作と同様である。このとき
のノードＮ０における電流Ｉ0 は下記式で表される。 Ｉ0 ＝（ＩC8＋ＩC9） ・・・（24) この電流値Ｉ0 は必ずしも充分大きな電流値ではない
が，この定電流回路はＩ2 Ｌ回路など電流消費量の少な
い回路素子などに，温度依存性のない安定した定電流を
提供するのに好適である。
【００３３】本発明の定電流回路としては，図１の回路
の変形例と同様，図２に図解した定電圧回路から負荷抵
抗素子Ｒ0 を除去して，定電流回路とすることも可能で
ある（図示せず）。
の変形例と同様，図２に図解した定電圧回路から負荷抵
抗素子Ｒ0 を除去して，定電流回路とすることも可能で
ある（図示せず）。
【００３４】本発明の定電圧回路および定電流回路の実
施に際しては，上述した回路構成に限定されない。また
本発明は，上述した例とは逆に，低いバッテリ電圧で温
度依存性のある条件で動作させることもできる。つま
り，上述した例では，温度依存性のない条件で，定電圧
回路および定電流回路を動作させる例について述べた
が，もし，温度依存性をもった動作をさせたい場合に
は，式２２の条件を適宜，目的とする温度依存性を有す
るように設定すればよい。
施に際しては，上述した回路構成に限定されない。また
本発明は，上述した例とは逆に，低いバッテリ電圧で温
度依存性のある条件で動作させることもできる。つま
り，上述した例では，温度依存性のない条件で，定電圧
回路および定電流回路を動作させる例について述べた
が，もし，温度依存性をもった動作をさせたい場合に
は，式２２の条件を適宜，目的とする温度依存性を有す
るように設定すればよい。
【００３５】
【発明の効果】以上述べたように，本発明のバンドギャ
ップ形定電流源回路を用いた定電圧回路によれば，基本
的にトランジスタが動作可能な電圧以上の低い電圧のバ
ッテリを用いることができ，充分温度補償した１Ｖ以下
の基準電圧を提供できる。この定電圧回路における出力
電圧は負荷抵抗素子の値で調整することができ，出力電
圧がトランジスタのエネルギバンドギャップ電圧に依存
されない。この定電圧回路は低電圧で動作可能な他，消
費電力も少ないから，本数の少ない低電圧バッテリでも
長期間，交換することなく使用することができる。その
結果，本発明の定電圧回路を寸法の制限されている携帯
用電子機器などに搭載することが好適となる。さらに本
発明によれば，定電圧回路から負荷抵抗素子を除去する
だけで，上述した効果を奏する定電流回路を提供でき
る。
ップ形定電流源回路を用いた定電圧回路によれば，基本
的にトランジスタが動作可能な電圧以上の低い電圧のバ
ッテリを用いることができ，充分温度補償した１Ｖ以下
の基準電圧を提供できる。この定電圧回路における出力
電圧は負荷抵抗素子の値で調整することができ，出力電
圧がトランジスタのエネルギバンドギャップ電圧に依存
されない。この定電圧回路は低電圧で動作可能な他，消
費電力も少ないから，本数の少ない低電圧バッテリでも
長期間，交換することなく使用することができる。その
結果，本発明の定電圧回路を寸法の制限されている携帯
用電子機器などに搭載することが好適となる。さらに本
発明によれば，定電圧回路から負荷抵抗素子を除去する
だけで，上述した効果を奏する定電流回路を提供でき
る。
【図１】本発明の定電圧回路の第１実施例の回路図であ
る。
る。
【図２】本発明の定電圧回路の第２実施例の回路図であ
る。
る。
【図３】本発明の定電流回路の実施例の回路図である。
【図４】従来のバンドギャップ形定電圧回路図である。
１・・バッテリ， ３・・バンドギャップ形カレントミラー形定電流源回
路， ５・・電流源回路， ５Ａ・・定電流源回路， ７・・電流変換素子， ２１・・バッテリ， ２３・・電流源回路， ２５・・バンドギャップ・リファレンス回路， Ｑ1 〜Ｑ9 ・・バイポーラトランジスタ， Ｑ11〜Ｑ19・・バイポーラトランジスタ， Ｑ21〜Ｑ23・・バイポーラトランジスタ， Ｒ1 〜Ｒ4 ・・抵抗素子， Ｒ0 ・・負荷抵抗素子， Ｒ21〜Ｒ23・・抵抗素子。
路， ５・・電流源回路， ５Ａ・・定電流源回路， ７・・電流変換素子， ２１・・バッテリ， ２３・・電流源回路， ２５・・バンドギャップ・リファレンス回路， Ｑ1 〜Ｑ9 ・・バイポーラトランジスタ， Ｑ11〜Ｑ19・・バイポーラトランジスタ， Ｑ21〜Ｑ23・・バイポーラトランジスタ， Ｒ1 〜Ｒ4 ・・抵抗素子， Ｒ0 ・・負荷抵抗素子， Ｒ21〜Ｒ23・・抵抗素子。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G05F 3/30 H02J 1/00 H03F 1/30
Claims (8)
- 【請求項１】カレントミラー回路と上記カレントミラー
回路に接続された第１の抵抗素子とを有し、第１の温度
係数を有する第１の電流を出力する第１の定電流源回路
と、 第１のトランジスタと上記第１のトランジスタのベース
とエミッタとの間に直列に接続された第２及び第３の抵
抗素子と上記第１のトランジスタのコレクタに対して直
列的に接続された第４の抵抗素子とを有し、上記第１の
温度係数と逆の第２の温度係数を有する第２の電流を出
力する第２の定電流源回路と、 上記第１の電流と上記第２の電流との和電流を電圧に変
換する電流変換素子と、 を有する定電圧回路。 - 【請求項２】上記第１の温度係数と上記第２の温度係数
の絶対値が等しい又はおおよそ等しい、 請求項１に記載の定電圧回路。 - 【請求項３】上記第１の温度係数と上記第２の温度係数
とが相殺されて上記定電圧回路が温度に依存せずに動作
するように、上記カレントミラー回路の一対のトランジ
スタにおける面積比と上記第１の抵抗素子の抵抗値と上
記第２の抵抗素子の抵抗値と上記第３の抵抗素子の抵抗
値と上記第４の抵抗素子の抵抗値とが調整される、 請求項１又は２に記載の定電圧回路。 - 【請求項４】上記第２の定電流源回路が、ベースが上記
第２の抵抗素子と上記第３の抵抗素子との接続中点に接
続され、コレクタが上記第１のトランジスタのベースに
接続された第２のトランジスタと、上記第４の抵抗素子
と上記電流変換素子との間に接続され、ベースが上記第
１のトランジスタのエミッタに接続された第３のトラン
ジスタとを有する、 請求項１、２又は３に記載の定電圧回路。 - 【請求項５】カレントミラー回路と上記カレントミラー
回路に接続された第１の抵抗素子とを有し、第１の温度
係数を有する第１の電流を出力する第１の定電流源回路
と、 第１のトランジスタと上記第１のトランジスタのベース
とエミッタとの間に直列に接続された第２及び第３の抵
抗素子と上記第１のトランジスタのコレクタに対して直
列的に接続された第４の抵抗素子とを有し、上記第１の
温度係数と逆の第２の温度係数を有する第２の電流を出
力する第２の定電流源回路と、 を有する定電流回路。 - 【請求項６】上記第１の温度係数と上記第２の温度係数
の絶対値が等しい又はおおよそ等しい、 請求項５に記載の定電流回路。 - 【請求項７】上記第１の温度係数と上記第２の温度係数
とが相殺されるように、上記カレントミラー回路の一対
のトランジスタにおける面積比と上記第１の抵抗素子の
抵抗値と上記第２の抵抗素子の抵抗値と上記第３の抵抗
素子の抵抗値と上記第４の抵抗素子の抵抗値とが調整さ
れる、 請求項５又は６に記載の定電流回路。 - 【請求項８】上記第２の定電流源回路が、ベースが上記
第２の抵抗素子と上記第３の抵抗素子との接続中点に接
続され、コレクタが上記第１のトランジスタのベースに
接続された第２のトランジスタと、エミッタが上記第４
の抵抗素子に接続され、ベースが上記第１のトランジス
タのエミッタに接続された第３のトランジスタとを有す
る、 請求項５、６又は７に記載の定電流回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08052692A JP3322685B2 (ja) | 1992-03-02 | 1992-03-02 | 定電圧回路および定電流回路 |
| US08/023,979 US5430395A (en) | 1992-03-02 | 1993-02-26 | Temperature compensated constant-voltage circuit and temperature compensated constant-current circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08052692A JP3322685B2 (ja) | 1992-03-02 | 1992-03-02 | 定電圧回路および定電流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05241672A JPH05241672A (ja) | 1993-09-21 |
| JP3322685B2 true JP3322685B2 (ja) | 2002-09-09 |
Family
ID=13720772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08052692A Expired - Lifetime JP3322685B2 (ja) | 1992-03-02 | 1992-03-02 | 定電圧回路および定電流回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5430395A (ja) |
| JP (1) | JP3322685B2 (ja) |
Families Citing this family (76)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3287001B2 (ja) * | 1992-02-20 | 2002-05-27 | 株式会社日立製作所 | 定電圧発生回路 |
| EP0627817B1 (en) * | 1993-04-30 | 1999-04-07 | STMicroelectronics, Inc. | Voltage comparator with bandgap based direct current summing and power supply switch using it |
| KR100316834B1 (ko) * | 1993-12-27 | 2002-04-24 | 가나이 쓰도무 | 기준전류발생회로,정전류발생회로및그것을사용한장치 |
| JPH08272468A (ja) * | 1995-03-29 | 1996-10-18 | Mitsubishi Electric Corp | 基準電圧発生回路 |
| US5519354A (en) * | 1995-06-05 | 1996-05-21 | Analog Devices, Inc. | Integrated circuit temperature sensor with a programmable offset |
| US5734293A (en) * | 1995-06-07 | 1998-03-31 | Linear Technology Corporation | Fast current feedback amplifiers and current-to-voltage converters and methods maintaining high DC accuracy over temperature |
| US5742154A (en) * | 1995-06-30 | 1998-04-21 | Maxim Integrated Products | Multi-stage current feedback amplifier |
| DE19621110C1 (de) * | 1996-05-24 | 1997-06-12 | Siemens Ag | Ein-/Ausschaltbare Schaltungsanordnung zur Erzeugung eines Referenzpotentials |
| DE19624676C1 (de) * | 1996-06-20 | 1997-10-02 | Siemens Ag | Schaltungsanordnung zur Erzeugung eines Referenzpotentials |
| JP3039454B2 (ja) * | 1997-06-23 | 2000-05-08 | 日本電気株式会社 | 基準電圧発生回路 |
| JP3586073B2 (ja) * | 1997-07-29 | 2004-11-10 | 株式会社東芝 | 基準電圧発生回路 |
| JP3382528B2 (ja) * | 1998-01-23 | 2003-03-04 | キヤノン株式会社 | カレントミラー回路 |
| KR20000003932A (ko) * | 1998-06-30 | 2000-01-25 | 김영환 | 온도 보상된 고정밀 전류원 |
| US6111397A (en) * | 1998-07-22 | 2000-08-29 | Lsi Logic Corporation | Temperature-compensated reference voltage generator and method therefor |
| US6265857B1 (en) * | 1998-12-22 | 2001-07-24 | International Business Machines Corporation | Constant current source circuit with variable temperature compensation |
| GB2355552A (en) | 1999-10-20 | 2001-04-25 | Ericsson Telefon Ab L M | Electronic circuit for supplying a reference current |
| FR2809833B1 (fr) * | 2000-05-30 | 2002-11-29 | St Microelectronics Sa | Source de courant a faible dependance en temperature |
| US8160864B1 (en) | 2000-10-26 | 2012-04-17 | Cypress Semiconductor Corporation | In-circuit emulator and pod synchronized boot |
| US8176296B2 (en) | 2000-10-26 | 2012-05-08 | Cypress Semiconductor Corporation | Programmable microcontroller architecture |
| US6724220B1 (en) | 2000-10-26 | 2004-04-20 | Cyress Semiconductor Corporation | Programmable microcontroller architecture (mixed analog/digital) |
| US8149048B1 (en) | 2000-10-26 | 2012-04-03 | Cypress Semiconductor Corporation | Apparatus and method for programmable power management in a programmable analog circuit block |
| US7765095B1 (en) | 2000-10-26 | 2010-07-27 | Cypress Semiconductor Corporation | Conditional branching in an in-circuit emulation system |
| US8103496B1 (en) | 2000-10-26 | 2012-01-24 | Cypress Semicondutor Corporation | Breakpoint control in an in-circuit emulation system |
| US6608472B1 (en) * | 2000-10-26 | 2003-08-19 | Cypress Semiconductor Corporation | Band-gap reference circuit for providing an accurate reference voltage compensated for process state, process variations and temperature |
| US6854067B1 (en) | 2000-10-30 | 2005-02-08 | Cypress Semiconductor Corporation | Method and system for interaction between a processor and a power on reset circuit to dynamically control power states in a microcontroller |
| EP1229234B1 (en) * | 2001-02-01 | 2005-11-16 | STMicroelectronics S.r.l. | Integrated circuit and method of soft thermal shut down for power devices |
| US6522117B1 (en) | 2001-06-13 | 2003-02-18 | Intersil Americas Inc. | Reference current/voltage generator having reduced sensitivity to variations in power supply voltage and temperature |
| US6563371B2 (en) * | 2001-08-24 | 2003-05-13 | Intel Corporation | Current bandgap voltage reference circuits and related methods |
| US7406674B1 (en) | 2001-10-24 | 2008-07-29 | Cypress Semiconductor Corporation | Method and apparatus for generating microcontroller configuration information |
| US8078970B1 (en) | 2001-11-09 | 2011-12-13 | Cypress Semiconductor Corporation | Graphical user interface with user-selectable list-box |
| US8042093B1 (en) | 2001-11-15 | 2011-10-18 | Cypress Semiconductor Corporation | System providing automatic source code generation for personalization and parameterization of user modules |
| US6971004B1 (en) | 2001-11-19 | 2005-11-29 | Cypress Semiconductor Corp. | System and method of dynamically reconfiguring a programmable integrated circuit |
| US7844437B1 (en) | 2001-11-19 | 2010-11-30 | Cypress Semiconductor Corporation | System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit |
| US8069405B1 (en) | 2001-11-19 | 2011-11-29 | Cypress Semiconductor Corporation | User interface for efficiently browsing an electronic document using data-driven tabs |
| US7774190B1 (en) | 2001-11-19 | 2010-08-10 | Cypress Semiconductor Corporation | Sleep and stall in an in-circuit emulation system |
| US7770113B1 (en) | 2001-11-19 | 2010-08-03 | Cypress Semiconductor Corporation | System and method for dynamically generating a configuration datasheet |
| US8103497B1 (en) | 2002-03-28 | 2012-01-24 | Cypress Semiconductor Corporation | External interface for event architecture |
| US7308608B1 (en) | 2002-05-01 | 2007-12-11 | Cypress Semiconductor Corporation | Reconfigurable testing system and method |
| US7761845B1 (en) | 2002-09-09 | 2010-07-20 | Cypress Semiconductor Corporation | Method for parameterizing a user module |
| US6664847B1 (en) * | 2002-10-10 | 2003-12-16 | Texas Instruments Incorporated | CTAT generator using parasitic PNP device in deep sub-micron CMOS process |
| KR20040084176A (ko) * | 2003-03-27 | 2004-10-06 | 엘지전자 주식회사 | 전류 기준회로 |
| US7026860B1 (en) * | 2003-05-08 | 2006-04-11 | O2Micro International Limited | Compensated self-biasing current generator |
| JP4852827B2 (ja) * | 2004-01-15 | 2012-01-11 | セイコーエプソン株式会社 | 基準電圧発生回路とスターター回路 |
| JP4517062B2 (ja) * | 2004-02-24 | 2010-08-04 | 泰博 杉本 | 定電圧発生回路 |
| US7295049B1 (en) | 2004-03-25 | 2007-11-13 | Cypress Semiconductor Corporation | Method and circuit for rapid alignment of signals |
| KR100588735B1 (ko) * | 2004-05-06 | 2006-06-12 | 매그나칩 반도체 유한회사 | 온도의 변화에 관계없는 기준전압과 기준전류를 공급하는기준전압 및 전류 발생기 |
| US8069436B2 (en) | 2004-08-13 | 2011-11-29 | Cypress Semiconductor Corporation | Providing hardware independence to automate code generation of processing device firmware |
| US8286125B2 (en) | 2004-08-13 | 2012-10-09 | Cypress Semiconductor Corporation | Model for a hardware device-independent method of defining embedded firmware for programmable systems |
| US7332976B1 (en) | 2005-02-04 | 2008-02-19 | Cypress Semiconductor Corporation | Poly-phase frequency synthesis oscillator |
| US7400183B1 (en) | 2005-05-05 | 2008-07-15 | Cypress Semiconductor Corporation | Voltage controlled oscillator delay cell and method |
| US8089461B2 (en) | 2005-06-23 | 2012-01-03 | Cypress Semiconductor Corporation | Touch wake for electronic devices |
| DE102005033434A1 (de) * | 2005-07-18 | 2007-01-25 | Infineon Technologies Ag | Referenzspannungserzeugungsschaltung zur Erzeugung kleiner Referenzspannungen |
| JP2007052569A (ja) * | 2005-08-17 | 2007-03-01 | Rohm Co Ltd | 定電流回路およびそれを用いたインバータならびに発振回路 |
| JP2007065831A (ja) | 2005-08-30 | 2007-03-15 | Sanyo Electric Co Ltd | 定電流回路 |
| US8085067B1 (en) | 2005-12-21 | 2011-12-27 | Cypress Semiconductor Corporation | Differential-to-single ended signal converter circuit and method |
| US8067948B2 (en) | 2006-03-27 | 2011-11-29 | Cypress Semiconductor Corporation | Input/output multiplexer bus |
| US8092083B2 (en) | 2007-04-17 | 2012-01-10 | Cypress Semiconductor Corporation | Temperature sensor with digital bandgap |
| US8026739B2 (en) | 2007-04-17 | 2011-09-27 | Cypress Semiconductor Corporation | System level interconnect with programmable switching |
| US7737724B2 (en) | 2007-04-17 | 2010-06-15 | Cypress Semiconductor Corporation | Universal digital block interconnection and channel routing |
| US8516025B2 (en) | 2007-04-17 | 2013-08-20 | Cypress Semiconductor Corporation | Clock driven dynamic datapath chaining |
| US8040266B2 (en) | 2007-04-17 | 2011-10-18 | Cypress Semiconductor Corporation | Programmable sigma-delta analog-to-digital converter |
| US9564902B2 (en) | 2007-04-17 | 2017-02-07 | Cypress Semiconductor Corporation | Dynamically configurable and re-configurable data path |
| US8130025B2 (en) | 2007-04-17 | 2012-03-06 | Cypress Semiconductor Corporation | Numerical band gap |
| US8065653B1 (en) | 2007-04-25 | 2011-11-22 | Cypress Semiconductor Corporation | Configuration of programmable IC design elements |
| US8266575B1 (en) | 2007-04-25 | 2012-09-11 | Cypress Semiconductor Corporation | Systems and methods for dynamically reconfiguring a programmable system on a chip |
| US9720805B1 (en) | 2007-04-25 | 2017-08-01 | Cypress Semiconductor Corporation | System and method for controlling a target device |
| US8049569B1 (en) | 2007-09-05 | 2011-11-01 | Cypress Semiconductor Corporation | Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes |
| US7812661B2 (en) * | 2007-09-24 | 2010-10-12 | Mediatek Inc. | Electronic system capable of compensating process, voltage and temperature effects |
| KR100901769B1 (ko) | 2007-11-15 | 2009-06-11 | 한국전자통신연구원 | 저전압 고정밀도 밴드갭 기준전압 발생기 |
| US8183914B2 (en) * | 2009-01-12 | 2012-05-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Constant Gm circuit and methods |
| US9448964B2 (en) | 2009-05-04 | 2016-09-20 | Cypress Semiconductor Corporation | Autonomous control in a programmable system |
| US9066021B2 (en) | 2012-10-18 | 2015-06-23 | Ortho-Clinical Diagnostics, Inc. | Full resolution color imaging of an object |
| CN102902296B (zh) * | 2012-10-31 | 2015-10-28 | 沈阳工业大学 | 不受工艺偏差影响的精密恒流源中的温度补偿电路 |
| JP6261882B2 (ja) * | 2013-05-30 | 2018-01-17 | 株式会社 日立パワーデバイス | 電流源回路 |
| JPWO2014208339A1 (ja) * | 2013-06-27 | 2017-02-23 | シャープ株式会社 | 電圧発生回路 |
| KR20160072703A (ko) * | 2014-12-15 | 2016-06-23 | 에스케이하이닉스 주식회사 | 기준전압 생성회로 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4833344A (en) | 1986-02-07 | 1989-05-23 | Plessey Overseas Limited | Low voltage bias circuit |
| JP3127927U (ja) | 2006-07-24 | 2006-12-21 | 市吉 忠三郎 | 直列リアクトル内蔵一体型進相コンデンサー |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6093533A (ja) * | 1983-10-27 | 1985-05-25 | Matsushita Electric Ind Co Ltd | 基準電圧回路 |
-
1992
- 1992-03-02 JP JP08052692A patent/JP3322685B2/ja not_active Expired - Lifetime
-
1993
- 1993-02-26 US US08/023,979 patent/US5430395A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4833344A (en) | 1986-02-07 | 1989-05-23 | Plessey Overseas Limited | Low voltage bias circuit |
| JP3127927U (ja) | 2006-07-24 | 2006-12-21 | 市吉 忠三郎 | 直列リアクトル内蔵一体型進相コンデンサー |
Also Published As
| Publication number | Publication date |
|---|---|
| US5430395A (en) | 1995-07-04 |
| JPH05241672A (ja) | 1993-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3322685B2 (ja) | 定電圧回路および定電流回路 | |
| US7777558B2 (en) | Bandgap reference circuit | |
| US7514987B2 (en) | Bandgap reference circuits | |
| US4789819A (en) | Breakpoint compensation and thermal limit circuit | |
| CN100570528C (zh) | 折叠式级联能隙参考电压电路 | |
| EP0072589B1 (en) | Current stabilizing arrangement | |
| JPS61187020A (ja) | 電圧基準回路 | |
| JPS6365166B2 (ja) | ||
| US6288525B1 (en) | Merged NPN and PNP transistor stack for low noise and low supply voltage bandgap | |
| US6380723B1 (en) | Method and system for generating a low voltage reference | |
| US6842067B2 (en) | Integrated bias reference | |
| JP4031043B2 (ja) | 温度補償を有する基準電圧源 | |
| US6249175B1 (en) | Self-biasing circuit | |
| US6417656B1 (en) | Temperature characteristic compensating circuit and semiconductor integrated circuit having the same | |
| JPH08339232A (ja) | 基準電圧回路 | |
| JP3347896B2 (ja) | 定電圧源回路 | |
| JPS6154286B2 (ja) | ||
| JP3340345B2 (ja) | 定電圧発生回路 | |
| JPH07146727A (ja) | 低電圧基準電圧発生回路 | |
| JPH09146648A (ja) | 基準電圧発生回路 | |
| JP3335984B2 (ja) | 電流発生装置 | |
| JP3300990B2 (ja) | 電源回路 | |
| JPH01288911A (ja) | ＢｉＣＭＯＳ基準電圧発生器 | |
| JP2629234B2 (ja) | 低電圧基準電源回路 | |
| JP2638771B2 (ja) | 基準電圧発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020604 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080628 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090628 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090628 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100628 Year of fee payment: 8 |