JP3016788B2 - Device communication / cache matching processing method - Google Patents
Device communication / cache matching processing methodInfo
- Publication number
- JP3016788B2 JP3016788B2 JP1051152A JP5115289A JP3016788B2 JP 3016788 B2 JP3016788 B2 JP 3016788B2 JP 1051152 A JP1051152 A JP 1051152A JP 5115289 A JP5115289 A JP 5115289A JP 3016788 B2 JP3016788 B2 JP 3016788B2
- Authority
- JP
- Japan
- Prior art keywords
- request
- processing
- inter
- cache
- device communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004891 communication Methods 0.000 title claims description 49
- 238000003672 processing method Methods 0.000 title description 5
- 238000012545 processing Methods 0.000 claims description 66
- 239000000872 buffer Substances 0.000 claims description 29
- 230000015654 memory Effects 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 16
- 230000005540 biological transmission Effects 0.000 description 12
- 238000012546 transfer Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Multi Processors (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は装置間通信キャッシュ一致処理方式に関し、
特に複数の処理装置に接続された装置間通信機能とキャ
ッシュ一致処理機能とを有するシステム制御装置におい
て、その２つの機能を共通に制御する装置間通信・キャ
ッシュ一致処理方式に関する。DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to an inter-device communication cache matching processing method,
In particular, the present invention relates to an inter-device communication / cache matching processing method for commonly controlling the two functions in a system control device having an inter-device communication function and a cache matching processing function connected to a plurality of processing devices.
従来、この種の装置間通信とキャッシュ一致を共用し
た処理方式は第２図に示すようにシステム制御装置201
のリクエストを送出するバッファ202が高速な処理装置2
04,205に対しても低速な処理装置206,207に対しても共
通であった。Conventionally, this type of processing system sharing device-to-device communication and cache matching is a system control device 201 as shown in FIG.
The buffer 202 that sends out the request is a high-speed processing device 2.
This was common to the low-speed processing devices 206 and 207 as well as to the 04 and 205.
このシステム制御装置201は装置間通信又はキャッシ
ュ一致処理のリクエストを貯めるリクエスト送出待ちバ
ッファ202と、装置間通信又はキャッシュ一致処理のリ
クエストを各処理装置へ送出するためのリクエスト送出
バッファ203とを有しており、このリクエスト送出バッ
ファ203はキャッシュメモリ208,209を持つ高速処理装置
204,205とキャッシュメモリを持たない低速処理装置20
6,207とに接続されている装置間通信又はキャッシュ一
致処理のリクエストは、リクエスト送出待ちバッファ20
2から読み出されリクエスト送出バッファ203にセットさ
れる。装置間通信の場合にはそのリクエストは各処理装
置204〜207に送出される。The system control device 201 has a request transmission waiting buffer 202 for storing a request for inter-device communication or cache matching processing, and a request transmission buffer 203 for transmitting a request for inter-device communication or cache matching processing to each processing device. The request sending buffer 203 is a high-speed processing device having cache memories 208 and 209.
204, 205 and low-speed processing unit 20 without cache memory
The request for communication between devices or the cache matching process connected to the
2 is set in the request sending buffer 203. In the case of inter-device communication, the request is sent to each of the processing devices 204 to 207.
またキャッシュ一致処理の場合はそのリクエストはキ
ャッシュメモリ208,209を持つ処理装置204,205だけに送
出される。リクエストの転送時間はキャッシュ一致処理
は1Tサイクルで装置間通信は長いサイクルが必要であ
る。このため、リクエストが連続した場合、第８図のタ
イムチャートで示すように装置間通信があるとそのリク
エストの転送が終了するまで、キャッシュ一致処理のリ
クエストが待たされる。In the case of the cache matching process, the request is sent only to the processing devices 204 and 205 having the cache memories 208 and 209. The request transfer time requires 1T cycle for the cache matching process and a long cycle for inter-device communication. For this reason, if there is a continuous request, if there is inter-device communication as shown in the time chart of FIG. 8, the request for the cache matching process is waited until the transfer of the request is completed.
上述した従来の装置間通信・キャッシュ一致処理方式
では要求を受ける処理装置の動作速度の違いによって、
要求の転送時間の長いもの、短かいものがあり、装置間
通信要求とキャッシュ一致処理要求の送出が連続する
と、要求送出のバッファが共通となっているため、その
共通バッファにつながっている全ての処理装置に装置間
通信要求が転送されるまで、次のキャッシュ一致処理要
求が送出できないという欠点があった。In the above-described conventional inter-device communication / cache matching processing method, due to the difference in the operation speed of the processing device receiving the request,
Request transfer time may be long or short, and if the inter-device communication request and the cache match processing request are sent consecutively, the request sending buffer is common, and all of the requests connected to the common buffer Until the inter-device communication request is transferred to the processing device, the next cache matching process request cannot be transmitted.
本発明の装置間通信・キャッシュ一致処理方式は、複
数の処理装置に接続されて処理装置間の通信を行う装置
間通信手段と、キャッシュメモリを持つ処理装置へのキ
ャッシュ一致処理のための情報を送出する手段と、装置
間通信とキャッシュ一致処理を共用して制御する手段と
を有するシステム制御装置において、装置間通信リクエ
ストとキャッシュ一致処理リクエストを共通に保持する
手段と、キャッシュ一致処理及び装置間通信の両方を必
要とする全ての処理装置に対して、キャッシュ一致処理
のための情報と装置間通信のための情報を送信するため
の１つのバッファ手段と、キャッシュ一致処理を必要と
せず装置間通信を必要とする全ての処理装置に対して装
置間通信のための情報を送出するための１つのバッファ
手段とを有している。An inter-device communication / cache matching processing method according to the present invention includes an inter-device communication unit connected to a plurality of processing devices for performing communication between the processing devices, and information for a cache matching process to a processing device having a cache memory. A system control device having a means for sending and a means for sharing and controlling inter-device communication and cache matching processing, wherein a means for holding an inter-device communication request and a cache matching process request in common; One buffer means for transmitting information for cache matching processing and information for inter-device communication to all processing devices that require both communication, and One buffer means for transmitting information for inter-device communication to all processing devices requiring communication.
次に、本発明について図面を参照して説明する。 Next, the present invention will be described with reference to the drawings.
第１図は本発明の一実施例を示す。第１図において、
本発明の一実施例はシステム制御装置101を有してお
り、このシステム制御装置101は装置間通信又はキャッ
シュ一致処理のリクエストを貯めるリクエスト送出待ち
バッファ102と、このバッファに接続されるリクエスト
送出バッファ103,104とを有している。リクエスト送出
バッファ103はキャッシュメモリ109,110を持つ高速処理
装置105,106に接続されており、リクエスト送出バッフ
ァ104はキャッシュメモリを持たない低速処理装置107,1
08に接続されている。第３図は装置間通信が行われるシ
ステムを示す。第３図においてこのシステムは互に接続
されるシステム制御装置（SCUφ,1）301,302と、このシ
ステム制御装置に接続される主記憶装置（MMU0,1）303,
304と、システム制御装置301に接続される各処理装置30
5〜309と、システム制御装置302に接続される各処理装
置310〜314とから構成されている。装置間通信は、各処
理同士305〜314の間の通信で、例えば、各処理装置305
〜314の中の１つが装置間通信リクエストを発すると、
そのリクエストは、その処理装置305〜314に接続された
システム制御装置301又は302に取り込まれ、このシステ
ム制御装置301とシステム制御装置302の間で転送され、
全ての処理装置305〜314に転送される。各処理装置305
〜314で、装置間通信リクエストを受付けるとそのリク
エストが自装置あてのものと判断したらそのリクエスト
の内容に従い、必要な処理を実行する。FIG. 1 shows an embodiment of the present invention. In FIG.
One embodiment of the present invention includes a system control device 101. The system control device 101 includes a request transmission waiting buffer 102 that stores a request for inter-device communication or cache matching processing, and a request transmission buffer connected to the buffer. 103,104. The request sending buffer 103 is connected to high-speed processing devices 105 and 106 having cache memories 109 and 110, and the request sending buffer 104 is connected to low-speed processing devices 107 and 1 having no cache memory.
Connected to 08. FIG. 3 shows a system in which communication between devices is performed. In FIG. 3, the system includes system controllers (SCUφ, 1) 301 and 302 connected to each other, and main storage devices (MMU0,1) 303 and 302 connected to the system controllers.
304 and each processing device 30 connected to the system control device 301
5 to 309 and processing devices 310 to 314 connected to the system control device 302. The inter-device communication is communication between the processes 305 to 314.
When one of ~ 314 issues an inter-device communication request,
The request is captured by the system control device 301 or 302 connected to the processing device 305 to 314, and transferred between the system control device 301 and the system control device 302.
The data is transferred to all the processing devices 305 to 314. Each processing unit 305
At steps 314 to 314, when an inter-device communication request is received, if the request is determined to be directed to the own device, necessary processing is executed according to the content of the request.
次に第４図はキャッシュ一致処理が行われるシステム
を示す。第４図において、システム制御装置（SCU）401
は主記憶装置（MMU）402と、キャッシュメモリ405,406
を持つ処理装置403,404と、キャッシュメモリを持たな
い処理装置407とに接続されている。処理装置407が主記
憶装置４−２の内容を書き変える時、同じアドレスの内
容がキャッシュメモリ405,406に在ったとするとキャッ
シュメモリ405,406の内容が主記憶装置402と違ってしま
い、データの最新性を失ってしまう。そこで主記憶装置
402で内容の変化があるとキャッシュメモリを持つ処理
装置403,404に通知して、同じ内容がキャッシュメモリ4
05,406に在る場合はその内容をクリアする。この通知は
キャッシュメモリを持たない処理装置には行わない。Next, FIG. 4 shows a system in which cache matching processing is performed. In FIG. 4, a system control unit (SCU) 401
Denotes a main storage unit (MMU) 402 and cache memories 405 and 406
And a processing device 407 having no cache memory. When the processing device 407 rewrites the contents of the main storage device 4-2, if the contents of the same address exist in the cache memories 405 and 406, the contents of the cache memories 405 and 406 are different from those of the main storage device 402, and the data is updated. I will lose. So the main storage
When there is a change in the content in 402, the processing devices 403 and 404 having the cache memory are notified, and the same content is
If it is at 05,406, clear its contents. This notification is not sent to a processing device having no cache memory.
再び、第１図において装置間通信とキャッシュ一致処
理のリクエストの送出について説明する。リクエスト送
出待ちバッファ102から読み出されるリクエストが装置
間通信のリクエストならば、そのリクエストを両方のリ
クエスト送出バッファ103,104にセットして各処理装置1
05〜108に送出する。（第５図） リクエストがキャッシュ一致処理のリクエストならば
キャッシュメモリを持つ高速処理装置105,106につなが
っているリクエスト送出バッファ103だけにデータをセ
ットしてキャッシュメモリを持つ高速処理装置105,106
に送出する。（第６図） 次に装置間通信のリクエストとキャッシュ一致処理の
リクエストが連続した場合の動作について説明する。ま
ず、装置間通信リクエストがリクエスト送出バッファ10
3,104にセットされて各処理装置105〜108に送られる。
ここで低速処理装置107,108はリクエストの転送時間が
高速処理装置よりも長いのでその間、低速処理装置107,
108につながるリクエスト送出バッファ104にリクエスト
を長い時間ホールドする。また高速処理装置105,106に
つながるリクエスト送出バッファ103のリクエストは、
リクエストの転送時間が短かいので、短かい時間だけホ
ールドする。第５図はその事を示したタイムチャートで
ある。The transmission of the request for the inter-device communication and the cache matching process will be described again with reference to FIG. If the request read from the request transmission waiting buffer 102 is a request for inter-device communication, the request is set in both request transmission buffers 103 and 104 and each processing device 1
Send to 05-108. (FIG. 5) If the request is a request for cache matching processing, data is set only in the request sending buffer 103 connected to the high-speed processing devices 105 and 106 having cache memories, and the high-speed processing devices 105 and 106 having cache memories.
To send to. (FIG. 6) Next, an operation when a request for communication between apparatuses and a request for cache matching processing are consecutive will be described. First, an inter-device communication request is sent to the
It is set to 3,104 and sent to each processing device 105-108.
Here, the low-speed processing devices 107 and 108 transfer the request longer than the high-speed processing device,
The request is held in the request sending buffer 104 connected to 108 for a long time. Also, the request of the request sending buffer 103 connected to the high-speed processing devices 105 and 106 is
Since the request transfer time is short, hold only for a short time. FIG. 5 is a time chart showing this fact.
次にキャッシュ一致処理リクエストが、リクエスト送
出待ちバッファ103から読み出されるとそのリクエスト
はキャッシュメモリを持つ高速処理装置105,106だけに
送出する。そのリクエストはリクエスト送出バッファ10
3が装置間通信リクエストを転送してしまうのですぐに
リクエスト送出バッファ103にセットされ、転送され
る。第７図はその事を示したタイムチャートである。Next, when the cache matching processing request is read from the request sending buffer 103, the request is sent only to the high-speed processing devices 105 and 106 having a cache memory. The request is buffer 10
Since 3 transfers the inter-device communication request, it is immediately set in the request sending buffer 103 and transferred. FIG. 7 is a time chart showing this.
以上説明したように本発明は処理速度の違う処理装置
によってリクエスト送出バッファを分けることにより、
装置間通信とキャッシュ一致処理のリクエストが連続し
た場合に、全ての処理装置への装置間通信とリクエスト
の転送が完了しなくてもキャッシュ一致処理リクエスト
を転送することができる効果がある。As described above, the present invention divides a request sending buffer by processing devices having different processing speeds,
When the request for the inter-device communication and the request for the cache matching process are continuous, there is an effect that the cache matching process request can be transferred even if the communication between the devices and the transfer of the request to all the processing devices are not completed.
第１図は本発明の一実施例である装置間通信・キャッシ
ュ一致処理方式を示す図、第２図は従来の装置間通信・
キャッシュ一致処理方式を示す図、第３図は装置間通信
が行われるシステムを示す図、第４図はキャッシュ一致
処理が行われるシステムを示す図、第５図は装置間通信
リクエスト送出のタイムチャートを示す図、第６図はキ
ャッシュ一致処理リクエスト送出のタイムチャートを示
す図、第７図は装置間通信とキャッシュ一致処理のリク
エストが連続した場合のタイムチャートを示す図、第８
図は従来の方式で装置間通信とキャッシュ一致処理のリ
クエストが連続したタイムチャートを示す図である。 101……システム制御装置、102……リクエスト送出待ち
バッファ、103,104……リクエスト送出バッファ、105,1
06……キャッシュメモリを持つ高速処理装置、107,108
……低速処理装置、109,110……キャッシュメモリ、201
……従来のシステム制御装置、202……リクエスト送出
待ちバッファ、203……リクエスト送出バッファ、204,2
05……キャッシュメモリを持つ高速処理装置、206,207
……低速処理装置、208,209……キャッシュメモリ、30
1,302……システム制御装置、303,304……主記憶装置、
305〜314……処理装置、401……システム制御装置、402
……主記憶装置、403,404……キャッシュメモリを持つ
処理装置、405,406……キャッシュメモリ、407……キャ
ッシュメモリを持たない処理装置。FIG. 1 is a diagram showing an inter-device communication / cache matching processing system according to an embodiment of the present invention, and FIG.
FIG. 3 is a diagram showing a system in which inter-device communication is performed, FIG. 4 is a diagram showing a system in which cache coherence processing is performed, and FIG. 5 is a time chart of transmission of an inter-device communication request. FIG. 6 is a diagram showing a time chart of sending a cache matching process request. FIG. 7 is a diagram showing a time chart in a case where inter-device communication and a request for cache matching process continue.
The figure is a diagram showing a time chart in which requests for device-to-device communication and cache matching processing continue in the conventional method. 101: System control device, 102: Request transmission waiting buffer, 103, 104: Request transmission buffer, 105, 1
06 …… High-speed processor with cache memory, 107,108
…… Low-speed processing device, 109,110 …… Cache memory, 201
... Conventional system control device, 202... Request transmission waiting buffer, 203... Request transmission buffer, 204, 2
05 …… High-speed processing unit with cache memory, 206,207
…… Low-speed processor, 208,209 …… Cache memory, 30
1,302 system control device, 303,304 main storage device
305 to 314: Processing device, 401: System control device, 402
... Main storage devices, 403, 404... Processing devices having cache memory, 405, 406... Cache memory, 407.
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 12/08 - 12/12 G06F 15/16 - 15/177 Continuation of the front page (58) Field surveyed (Int.Cl. 7 , DB name) G06F 12/08-12/12 G06F 15/16-15/177
Claims (1)
通信を行う装置間通信手段と、キャッシュメモリを持つ
処理装置へのキャッシュ一致処理のための情報を送出す
る手段と、装置間通信とキャッシュ一致処理を共用して
制御する手段とを有するシステム制御装置において、装
置間通信リクエストとキャッシュ一致処理リクエストを
共通に保持する手段と、キャッシュ一致処理及び装置間
通信の両方を必要とする全ての処理装置に対して、キャ
ッシュ一致処理のための情報と装置間通信のための情報
を送信するための１つのバッファ手段と、キャッシュ一
致処理を必要とせず装置間通信を必要とする全ての処理
装置に対して装置間通信のための情報を送出するための
１つのバッファ手段とを有することを特徴とする装置間
通信・キャッシュ一致処理方式。An inter-device communication means connected to a plurality of processing devices for communicating between the processing devices, a device for sending information for a cache matching process to a processing device having a cache memory, and an inter-device communication And a means for sharing and controlling the cache coherence processing, and a means for holding the inter-device communication request and the cache coherence processing request in common, and all devices that require both the cache coherence process and the inter-device communication. One buffer means for transmitting information for cache matching processing and information for inter-device communication to the processing device of the present invention, and all processes that do not require cache matching processing and require inter-device communication. An inter-device communication / cache having one buffer means for sending information for inter-device communication to the device.致 processing system.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1051152A JP3016788B2 (en) | 1989-03-02 | 1989-03-02 | Device communication / cache matching processing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1051152A JP3016788B2 (en) | 1989-03-02 | 1989-03-02 | Device communication / cache matching processing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02230345A JPH02230345A (en) | 1990-09-12 |
| JP3016788B2 true JP3016788B2 (en) | 2000-03-06 |
Family
ID=12878848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1051152A Expired - Lifetime JP3016788B2 (en) | 1989-03-02 | 1989-03-02 | Device communication / cache matching processing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3016788B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06282528A (en) * | 1993-01-29 | 1994-10-07 | Internatl Business Mach Corp <Ibm> | Method and system for transfer of data |
| JP2845754B2 (en) * | 1994-06-29 | 1999-01-13 | 甲府日本電気株式会社 | Multiprocessor system |
| WO2007097018A1 (en) * | 2006-02-27 | 2007-08-30 | Fujitsu Limited | Data control apparatus, data control method, and data control program |
-
1989
- 1989-03-02 JP JP1051152A patent/JP3016788B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02230345A (en) | 1990-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11314675B2 (en) | Interface circuitry for exchanging information with master, home, and slave nodes using different data transfer protocols | |
| CN112347015B (en) | Device and method for communication between heterogeneous multiprocessors in system-on-chip | |
| JPS63255759A (en) | Control system | |
| JP3970786B2 (en) | Multiprocessor system | |
| US5923852A (en) | Method and system for fast data transmissions in a processing system utilizing interrupts | |
| JPH0122940B2 (en) | ||
| JP2591502B2 (en) | Information processing system and its bus arbitration system | |
| JP3016788B2 (en) | Device communication / cache matching processing method | |
| JPS61165170A (en) | Bus controlling system | |
| JPH08221355A (en) | Multiprocessor system | |
| JP2853607B2 (en) | Communication system between jobs | |
| JPS62168257A (en) | Multiprocessor system sharing memory | |
| JP2971119B2 (en) | High-speed data transfer method in multiple processor system | |
| JPH05314061A (en) | Bus interface control system | |
| JP2961542B2 (en) | Data processing system | |
| JPH03252848A (en) | Variable bus width designation/information reception system for split bus | |
| JPH0511341B2 (en) | ||
| JPS6130300B2 (en) | ||
| JPS6347867A (en) | Inter-dual cpu communication system | |
| JP3098550B2 (en) | Bus control method | |
| JPH0460863A (en) | Multiprocessor system | |
| JPH0544053B2 (en) | ||
| JPS61260350A (en) | Parallel processing control system | |
| JPH08166933A (en) | Inter-host shared data access device | |
| JPH06195297A (en) | DMA circuit |