JP2020140083A - In-cell touch panel - Google Patents

In-cell touch panel Download PDF

Info

Publication number
JP2020140083A
JP2020140083A JP2019035825A JP2019035825A JP2020140083A JP 2020140083 A JP2020140083 A JP 2020140083A JP 2019035825 A JP2019035825 A JP 2019035825A JP 2019035825 A JP2019035825 A JP 2019035825A JP 2020140083 A JP2020140083 A JP 2020140083A
Authority
JP
Japan
Prior art keywords
insulating film
line
gate
touch
touch panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019035825A
Other languages
Japanese (ja)
Inventor
大介 梶田
Daisuke Kajita
大介 梶田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Liquid Crystal Display Co Ltd
Original Assignee
Panasonic Liquid Crystal Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Liquid Crystal Display Co Ltd filed Critical Panasonic Liquid Crystal Display Co Ltd
Priority to JP2019035825A priority Critical patent/JP2020140083A/en
Priority to US16/774,748 priority patent/US11036107B2/en
Publication of JP2020140083A publication Critical patent/JP2020140083A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

To provide an in-cell touch panel which can suppress the reduction in the image quality.SOLUTION: An in-cell touch panel 1 comprises: a transistor 10 and a pixel electrode 20 which are provided in each of a plurality of pixels PX; a plurality of common electrodes 30 which are respectively arrayed in the first direction and the second direction; a plurality of gate lines 40 which extend along the first direction; a plurality of data lines 50 which extend along the second direction; a plurality of touch lines 60 which extend along the second direction; an insulation film which is formed between the plurality of common electrodes 30 and the plurality of touch lines 60; and an alignment film 126 which covers the pixel electrode 20. The plurality of touch lines 60 are respectively connected to the corresponding common electrodes through a contact hole 124a formed on the insulation film. In the plan view, the contact hole 124a is formed so as to be partially overlapped on the touch line 60.SELECTED DRAWING: Figure 5

Description

本開示は、インセルタッチパネルに関する。 The present disclosure relates to an in-cell touch panel.

近年、タッチ機能及び表示機能の両機能を有する液晶表示装置の開発が進められている。タッチ機能を有する液晶表示装置では、例えば、静電容量方式によってタッチセンシングを行う。この場合、ユーザの指やペン等のポインタが表示画面に接触又は近接したときに発生する静電容量の変化をタッチ電極によって検出することで、ユーザがタッチした位置を検知する。 In recent years, the development of a liquid crystal display device having both a touch function and a display function has been promoted. In a liquid crystal display device having a touch function, for example, touch sensing is performed by a capacitance method. In this case, the position touched by the user is detected by detecting the change in capacitance generated when the pointer such as the user's finger or pen touches or approaches the display screen by the touch electrode.

静電容量方式によるタッチセンシングには、指やペン等のタッチ物が液晶表示装置にタッチされたときに、タッチ物とタッチ電極(Rx電極)との静電容量の変化を検出する自己容量方式と、2つのタッチ電極(Rx電極、Tx電極)の間の静電容量の変化を検出する相互容量方式とが知られている。 Touch sensing by the capacitance method is a self-capacitance method that detects a change in capacitance between the touch object and the touch electrode (Rx electrode) when a touch object such as a finger or pen is touched by the liquid crystal display device. And a mutual capacitance method that detects a change in capacitance between two touch electrodes (Rx electrode and Tx electrode) is known.

また、タッチ機能を有する液晶表示装置の構造としては、タッチ機能を備えたタッチパネルを液晶表示パネルの表面に貼り付けるアウトセル方式と、液晶表示装置自体がタッチ機能を備えるインセル方式とが知られている。 Further, as a structure of a liquid crystal display device having a touch function, an out-cell method in which a touch panel having a touch function is attached to the surface of the liquid crystal display panel and an in-cell method in which the liquid crystal display device itself has a touch function are known. ..

例えば、特許文献1に、タッチ機能を有するインセル方式の液晶表示装置(インセルタッチパネル)が開示されている。特許文献1に開示された液晶表示装置は、行方向に延在する複数のゲート線と列方向に延在する複数のデータ線と、複数の画素の各々に設けられた画素電極と、複数の画素電極に対向して設けられた複数の共通電極(対向電極)と、タッチ線として共通電極に接続された信号線とを備える。特許文献1に開示された液晶表示装置では、タッチ位置を検出するためのタッチ駆動信号を対向電極に供給することで信号線を介してタッチ検出信号を受信して、対向電極の位置における静電容量の変化を検出してタッチ位置を検知している。 For example, Patent Document 1 discloses an in-cell liquid crystal display device (in-cell touch panel) having a touch function. The liquid crystal display device disclosed in Patent Document 1 includes a plurality of gate lines extending in the row direction, a plurality of data lines extending in the column direction, a pixel electrode provided for each of the plurality of pixels, and a plurality of pixel electrodes. It includes a plurality of common electrodes (opposite electrodes) provided so as to face the pixel electrodes, and a signal line connected to the common electrode as a touch line. In the liquid crystal display device disclosed in Patent Document 1, the touch drive signal for detecting the touch position is supplied to the counter electrode to receive the touch detection signal via the signal line, and the electrostatic at the position of the counter electrode is electrostatic. The touch position is detected by detecting the change in capacitance.

国際公開第2017/213173号International Publication No. 2017/213173

液晶表示装置は、薄膜トランジスタ(TFT;Thin Film Transistor)、画素電極及び各種配線が形成されたTFT基板と、TFT基板に対向する対向基板と、TFT基板と対向基板との間に配置された液晶層とを備える。 The liquid crystal display device includes a thin film transistor (TFT), a TFT substrate on which pixel electrodes and various wirings are formed, an opposing substrate facing the TFT substrate, and a liquid crystal layer arranged between the TFT substrate and the opposing substrate. And.

液晶表示装置には、液晶層の液晶分子の初期配向角度を制御するために配向膜が形成されている。配向膜は、TFT基板に配向膜液を塗布することで形成される。 An alignment film is formed on the liquid crystal display device in order to control the initial orientation angle of the liquid crystal molecules in the liquid crystal layer. The alignment film is formed by applying the alignment film solution to the TFT substrate.

しかしながら、配向膜液をTFT基板の全域に均一に塗布することが難しい。配向膜液がTFT基板の全域に均一に塗布されないと、液晶層の液晶分子を所望の角度に初期配向させることができず、画像品位が低下する。 However, it is difficult to uniformly apply the alignment film liquid to the entire area of the TFT substrate. If the alignment film liquid is not uniformly applied to the entire area of the TFT substrate, the liquid crystal molecules in the liquid crystal layer cannot be initially oriented at a desired angle, and the image quality is deteriorated.

本開示は、このような課題を解決するためになされたものであり、画像品位が低下することを抑制できるインセルタッチパネルを提供することを目的とする。 The present disclosure has been made to solve such a problem, and an object of the present disclosure is to provide an in-cell touch panel capable of suppressing deterioration of image quality.

上記目的を達成するために、本開示に係るインセルタッチパネルの一態様は、第1方向と前記第1方向に交差する第2方向とに配列された複数の画素によって構成された画像表示領域を有するインセルタッチパネルであって、前記複数の画素の各々に設けられたトランジスタ及び画素電極と、前記第1方向及び前記第2方向の各々に配列され、各々が1つ以上の前記画素電極に対向するとともに互いに分離して設けられた複数の共通電極と、前記第1方向に沿って延在し、前記複数の画素の各々における前記トランジスタにゲート信号を供給する複数のゲート線と、前記第2方向に沿って延在し、前記複数の画素の各々における前記トランジスタにデータ信号を供給する複数のデータ線と、前記第2方向に沿って延在する複数のタッチ線と、前記複数の共通電極と前記複数のタッチ線との間に形成された絶縁膜と、前記画素電極を覆う配向膜とを備え、前記複数のタッチ線は、前記絶縁膜に形成されたコンタクトホールを介して、各々に対応する共通電極に接続されており、平面視において、前記コンタクトホールは、前記タッチ線と部分的に重なるように形成されている。 In order to achieve the above object, one aspect of the in-cell touch panel according to the present disclosure has an image display area composed of a plurality of pixels arranged in a first direction and a second direction intersecting the first direction. An in-cell touch panel, in which transistors and pixel electrodes provided in each of the plurality of pixels are arranged in each of the first direction and the second direction, and each of them faces one or more of the pixel electrodes. A plurality of common electrodes provided separately from each other, a plurality of gate lines extending along the first direction and supplying a gate signal to the transistor in each of the plurality of pixels, and a plurality of gate lines extending in the second direction. A plurality of data lines extending along the plurality of pixels and supplying a data signal to the transistor in each of the plurality of pixels, a plurality of touch lines extending along the second direction, the plurality of common electrodes and the said. An insulating film formed between the plurality of touch lines and an alignment film covering the pixel electrodes are provided, and the plurality of touch lines correspond to each other through contact holes formed in the insulating film. It is connected to a common electrode, and the contact hole is formed so as to partially overlap the touch line in a plan view.

また、本開示に係るインセルタッチパネルの他の一態様は、第1方向と前記第1方向に交差する第2方向とに配列された複数の画素によって構成された画像表示領域を有するインセルタッチパネルであって、前記複数の画素の各々に設けられたトランジスタ及び画素電極と、前記第1方向及び前記第2方向の各々に配列され、各々が1つ以上の前記画素電極に対向するとともに互いに分離して設けられた複数の共通電極と、前記第1方向に沿って延在し、前記複数の画素の各々における前記トランジスタにゲート信号を供給する複数のゲート線と、前記第2方向に沿って延在し、前記複数の画素の各々における前記トランジスタにデータ信号を供給する複数のデータ線と、前記第2方向に沿って延在する複数のタッチ線と、前記複数の共通電極と前記複数のタッチ線との間に形成された絶縁膜と、前記画素電極と同層で、前記画素電極から離間して配置されたコンタクト膜と、前記画素電極及び前記コンタクト膜を覆う配向膜と、備え、前記複数のタッチ線は、前記絶縁膜に形成されたコンタクトホールを介して、各々に対応する共通電極に接続されており、前記コンタクトホールは、前記タッチ線の上に形成され、平面視において、前記コンタクト膜は、前記コンタクトホールと部分的に重なるように形成されている。 Another aspect of the in-cell touch panel according to the present disclosure is an in-cell touch panel having an image display area composed of a plurality of pixels arranged in a first direction and a second direction intersecting the first direction. The transistors and pixel electrodes provided in each of the plurality of pixels are arranged in each of the first direction and the second direction, and each of them faces one or more of the pixel electrodes and is separated from each other. A plurality of common electrodes provided, a plurality of gate lines extending along the first direction and supplying a gate signal to the transistor in each of the plurality of pixels, and a plurality of gate lines extending along the second direction. Then, a plurality of data lines for supplying a data signal to the transistor in each of the plurality of pixels, a plurality of touch lines extending along the second direction, the plurality of common electrodes and the plurality of touch lines. An insulating film formed between the two, a contact film which is in the same layer as the pixel electrode and is arranged apart from the pixel electrode, and an alignment film which covers the pixel electrode and the contact film. The touch line is connected to a common electrode corresponding to each via a contact hole formed in the insulating film, and the contact hole is formed on the touch line, and the contact is formed in a plan view. The film is formed so as to partially overlap the contact hole.

本開示に係る液晶表示パネルによれば、画像品位が低下することを抑制できる。 According to the liquid crystal display panel according to the present disclosure, it is possible to suppress deterioration of image quality.

実施の形態に係るインセルタッチパネルの概略構成を模式的に示す図である。It is a figure which shows typically the schematic structure of the in-cell touch panel which concerns on embodiment. 実施の形態に係る画像表示装置に用いられるインセルタッチパネルの画素回路を示す図である。It is a figure which shows the pixel circuit of the in-cell touch panel used in the image display device which concerns on embodiment. 実施の形態に係るインセルタッチパネルにおける共通電極の配置の一例を示す図である。It is a figure which shows an example of the arrangement of the common electrode in the in-cell touch panel which concerns on embodiment. インセルタッチパネルにおける画像表示駆動とタッチ位置検出駆動との一例を示す図である。It is a figure which shows an example of the image display drive and touch position detection drive in an in-cell touch panel. インセルタッチパネルにおける画像表示駆動とタッチ位置検出駆動との他の一例を示す図である。It is a figure which shows another example of the image display drive and the touch position detection drive in an in-cell touch panel. 実施の形態に係るインセルタッチパネルの画素の構成の一例を示す平面図である。It is a top view which shows an example of the structure of the pixel of the in-cell touch panel which concerns on embodiment. 図5の破線で囲まれる領域VIの拡大図である。It is an enlarged view of the region VI surrounded by the broken line of FIG. 図5のVII−VII線における実施の形態に係るインセルタッチパネルの断面図である。It is sectional drawing of the in-cell touch panel which concerns on embodiment in line VII-VII of FIG. 図6のVIII−VIII線におけ実施の形態に係るインセルタッチパネルの断面図である。It is sectional drawing of the in-cell touch panel which concerns on embodiment in line VIII-VIII of FIG. 変形例1に係るインセルタッチパネルにおけるコンタクトホールの周辺の構成を示す平面図である。It is a top view which shows the structure around the contact hole in the in-cell touch panel which concerns on modification 1. FIG. 図9のX−X線における変形例1に係るインセルタッチパネルの断面図である。It is sectional drawing of the in-cell touch panel which concerns on modification 1 in X-ray of FIG. 変形例2に係るインセルタッチパネルの画素の構成を示す平面図である。It is a top view which shows the structure of the pixel of the in-cell touch panel which concerns on modification 2. FIG.

以下、本開示の実施の形態について説明する。なお、以下に説明する実施の形態は、いずれも本開示の一具体例を示すものである。したがって、以下の実施の形態で示される、数値、形状、材料、構成要素、及び、構成要素の配置位置や接続形態などは、一例であって本開示を限定する主旨ではない。よって、以下の実施の形態における構成要素のうち、本開示の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。 Hereinafter, embodiments of the present disclosure will be described. It should be noted that all of the embodiments described below show a specific example of the present disclosure. Therefore, the numerical values, shapes, materials, components, the arrangement positions of the components, the connection form, and the like shown in the following embodiments are examples and are not intended to limit the present disclosure. Therefore, among the components in the following embodiments, the components not described in the independent claims indicating the highest level concept of the present disclosure will be described as arbitrary components.

各図は模式図であり、必ずしも厳密に図示されたものではない。したがって、各図において縮尺等は必ずしも一致していない。また、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化する。 Each figure is a schematic view and is not necessarily exactly illustrated. Therefore, the scales and the like do not always match in each figure. Further, in each figure, the same reference numerals are given to substantially the same configurations, and duplicate description will be omitted or simplified.

(実施の形態)
実施の形態に係るインセルタッチパネル1を用いた画像表示装置2の概略構成について、図1〜図3を用いて説明する。図1は、実施の形態に係る画像表示装置2の概略構成を模式的に示す図である。図2は、同画像表示装置2に用いられるインセルタッチパネル1の画素回路を示す図である。図3は、同インセルタッチパネル1における共通電極30の配置の一例を示す図である。なお、図2において、「G」はゲート線40を示し、「D」はデータ線50を示し、「T」はタッチ線60を示し、「VG」は、ゲート引出線41を示している。また、図3において、黒丸は、各共通電極30とタッチ線60とのコンタクト部を示している。
(Embodiment)
The schematic configuration of the image display device 2 using the in-cell touch panel 1 according to the embodiment will be described with reference to FIGS. 1 to 3. FIG. 1 is a diagram schematically showing a schematic configuration of an image display device 2 according to an embodiment. FIG. 2 is a diagram showing a pixel circuit of the in-cell touch panel 1 used in the image display device 2. FIG. 3 is a diagram showing an example of the arrangement of the common electrodes 30 in the in-cell touch panel 1. In FIG. 2, “G” indicates a gate line 40, “D” indicates a data line 50, “T” indicates a touch line 60, and “VG” indicates a gate leader line 41. Further, in FIG. 3, black circles indicate contact portions between the common electrodes 30 and the touch line 60.

画像表示装置2は、静止画像又は動画像の画像(映像)を表示する表示装置の一例である。図1に示すように、画像表示装置2は、インセルタッチパネル1と、バックライト3と、画像処理部4とを備える。 The image display device 2 is an example of a display device that displays an image (video) of a still image or a moving image. As shown in FIG. 1, the image display device 2 includes an in-cell touch panel 1, a backlight 3, and an image processing unit 4.

インセルタッチパネル1は、画像が表示される液晶表示パネルである。インセルタッチパネル1は、バックライト3の光出射側に配置される。したがって、インセルタッチパネル1には、バックライト3から出射した光が入射する。 The in-cell touch panel 1 is a liquid crystal display panel on which an image is displayed. The in-cell touch panel 1 is arranged on the light emitting side of the backlight 3. Therefore, the light emitted from the backlight 3 is incident on the in-cell touch panel 1.

インセルタッチパネル1の液晶駆動方式は、例えばIPS(In−Plane Switching)方式及びFFS(Fringe Field Switching)方式等の横電界方式である。また、インセルタッチパネル1は、例えば、ノーマリーブラック方式により電圧の制御が行われるが、電圧制御の方式は、ノーマリーブラック方式に限らない。 The liquid crystal drive system of the in-cell touch panel 1 is a lateral electric field system such as an IPS (In-Plane Switching) system and an FFS (Fringe Field Switching) system. Further, in the in-cell touch panel 1, for example, the voltage is controlled by the normally black method, but the voltage control method is not limited to the normally black method.

図1及び図2に示すように、インセルタッチパネル1は、画像表示領域1a(アクティブ領域)と、画像表示領域1aを囲む額縁領域1bとを有する。画像表示領域1aには、カラー画像又はモノクロ画像が表示される。 As shown in FIGS. 1 and 2, the in-cell touch panel 1 has an image display area 1a (active area) and a frame area 1b surrounding the image display area 1a. A color image or a monochrome image is displayed in the image display area 1a.

画像表示領域1aは、画像が表示される表示領域(有効領域)であり、例えば、第1方向と第1方向に交差する第2方向とに配列された複数の画素PXによって構成されている。本実施の形態において、第1方向と第2方向とは直交している。具体的には、第1方向は、行方向であり、第2方向は、行方向に直交する列方向である。したがって、画像表示領域1aは、行方向と列方向とに配列された複数の画素PXによって構成されている。つまり、複数の画素PXは、マトリクス状に配列されている。 The image display area 1a is a display area (effective area) in which an image is displayed, and is composed of, for example, a plurality of pixel PXs arranged in a first direction and a second direction intersecting the first direction. In the present embodiment, the first direction and the second direction are orthogonal to each other. Specifically, the first direction is the row direction, and the second direction is the column direction orthogonal to the row direction. Therefore, the image display area 1a is composed of a plurality of pixels PX arranged in the row direction and the column direction. That is, the plurality of pixels PX are arranged in a matrix.

額縁領域1bは、インセルタッチパネル1の周辺領域であって、画像表示領域1aの外側に位置する領域である。また、額縁領域1bは、画像が表示されない非表示領域(無効領域)である。本実施の形態において、インセルタッチパネル1の平面視形状は、矩形状である。したがって、画像表示領域1aの平面視形状は、矩形状であり、額縁領域1bの平面視形状は、矩形枠状である。 The frame area 1b is a peripheral area of the in-cell touch panel 1 and is an area located outside the image display area 1a. Further, the frame area 1b is a non-display area (invalid area) in which an image is not displayed. In the present embodiment, the in-cell touch panel 1 has a rectangular shape in a plan view. Therefore, the plan view shape of the image display area 1a is rectangular, and the plan view shape of the frame area 1b is a rectangular frame shape.

複数の画素PXは、行方向に沿って周期的に繰り返して配列された複数種の画素によって構成されている。具体的には、複数の画素PXは、赤色画素PXR、緑色画素PXG及び青色画素PXBの3種類の画素によって構成されている。この場合、本実施の形態では、赤色画素PXR、緑色画素PXG及び青色画素PXBの3つの画素がこの順で1組となって行方向に沿って繰り返して配列されている。なお、列方向には、同一種類の画素PXが配列されている。 The plurality of pixels PX are composed of a plurality of types of pixels arranged periodically and repeatedly along the row direction. Specifically, the plurality of pixels PX are composed of three types of pixels: a red pixel PXR, a green pixel PXG, and a blue pixel PXB. In this case, in the present embodiment, the three pixels of the red pixel PXR, the green pixel PXG, and the blue pixel PXB are arranged in this order as a set repeatedly along the row direction. The same type of pixels PX are arranged in the column direction.

図2に示すように、インセルタッチパネル1は、複数の画素PXの各々に設けられたトランジスタ10及び画素電極20と、画素電極20に対向する共通電極30とを備える。 As shown in FIG. 2, the in-cell touch panel 1 includes a transistor 10 and a pixel electrode 20 provided in each of a plurality of pixel PXs, and a common electrode 30 facing the pixel electrode 20.

また、インセルタッチパネル1は、第1方向である行方向に延在する複数のゲート線40(走査線)と、第1方向に直交する第2方向である列方向に延在する複数のデータ線50(映像信号線)とを備える。 Further, the in-cell touch panel 1 has a plurality of gate lines 40 (scanning lines) extending in the row direction which is the first direction, and a plurality of data lines extending in the column direction which is the second direction orthogonal to the first direction. 50 (video signal line) is provided.

インセルタッチパネル1は、さらに、ゲート線40に接続された複数本のゲート引出線41を備える。複数のゲート引出線41は、複数のデータ線50と同じ方向に延在している。つまり、複数のゲート引出線41は、タッチ線60と同様に、列方向に延在している。したがって、複数のゲート引出線41は、複数のゲート線40と直交している。 The in-cell touch panel 1 further includes a plurality of gate leader lines 41 connected to the gate line 40. The plurality of gate leader lines 41 extend in the same direction as the plurality of data lines 50. That is, the plurality of gate leader lines 41 extend in the row direction as in the touch line 60. Therefore, the plurality of gate leader lines 41 are orthogonal to the plurality of gate lines 40.

また、本実施の形態におけるインセルタッチパネル1は、表示機能だけではなく、タッチ機能を有するインセル型の液晶表示パネルである。したがって、インセルタッチパネル1は、さらに、ユーザがインセルタッチパネル1をタッチしたときのタッチ位置を検出するための複数のタッチ線60を備える。複数のタッチ線60は、複数のデータ線50と同じ方向に延在している。具体的には、複数のタッチ線60は、列方向に延在している。 Further, the in-cell touch panel 1 in the present embodiment is an in-cell type liquid crystal display panel having not only a display function but also a touch function. Therefore, the in-cell touch panel 1 further includes a plurality of touch lines 60 for detecting the touch position when the user touches the in-cell touch panel 1. The plurality of touch lines 60 extend in the same direction as the plurality of data lines 50. Specifically, the plurality of touch lines 60 extend in the row direction.

各画素PXに設けられたトランジスタ10は、薄膜トランジスタであり、ゲート電極10G、ソース電極10S及びドレイン電極10Dを有する。なお、本明細書において、ソース電極10S及びドレイン電極10Dは、まとめてソースドレイン電極と記載することもあり、ソースドレイン電極とは、ソース電極10S及びドレイン電極10Dの少なくとも一方のこと、ソース電極10S及びドレイン電極10Dのいずれかのみのこと、あるいは、ソース電極10S及びドレイン電極10Dの両方のことを意味する。 The transistor 10 provided in each pixel PX is a thin film transistor and has a gate electrode 10G, a source electrode 10S, and a drain electrode 10D. In the present specification, the source electrode 10S and the drain electrode 10D may be collectively referred to as a source / drain electrode, and the source / drain electrode is at least one of the source electrode 10S and the drain electrode 10D, that is, the source electrode 10S. And only one of the drain electrode 10D, or both the source electrode 10S and the drain electrode 10D.

画素電極20は、複数の画素PXの各々に設けられている。画素電極20は、複数の画素PXの各々において、当該画素PXに対応するトランジスタ10を介して当該画素PXに対応するゲート線40及びデータ線50と接続されている。 The pixel electrode 20 is provided on each of the plurality of pixel PXs. The pixel electrode 20 is connected to the gate line 40 and the data line 50 corresponding to the pixel PX at each of the plurality of pixel PXs via a transistor 10 corresponding to the pixel PX.

本実施の形態において、トランジスタ10及び画素電極20は、各画素PXに1つずつ設けられているが、トランジスタ10及び画素電極20は、各画素PXに複数ずつ設けられていてもよい。 In the present embodiment, one transistor 10 and one pixel electrode 20 are provided in each pixel PX, but a plurality of transistors 10 and pixel electrodes 20 may be provided in each pixel PX.

共通電極30は、画素電極20に対向する対向電極である。図3に示すように、本実施の形態において、共通電極30は、複数設けられている。複数の共通電極30は、行方向及び列方向の各々に配列されている。つまり、複数の共通電極30は、マトリクス状に配列されている。複数の共通電極30の各々には、同一の共通電圧(Vcom)が印加される。 The common electrode 30 is a counter electrode facing the pixel electrode 20. As shown in FIG. 3, a plurality of common electrodes 30 are provided in the present embodiment. The plurality of common electrodes 30 are arranged in each of the row direction and the column direction. That is, the plurality of common electrodes 30 are arranged in a matrix. The same common voltage (Vcom) is applied to each of the plurality of common electrodes 30.

複数の共通電極30の各々は、矩形状であり、1つ以上の画素電極20に対向している。本実施の形態において、複数の共通電極30の各々は、複数の画素PXにわたって設けられた矩形状であり、矩形領域に存在する複数の画素PXに対応する複数の画素電極20に対向している。例えば、複数の共通電極30は、一辺が数十〜数十個の複数の画素PXからなる矩形状に形成されている。 Each of the plurality of common electrodes 30 has a rectangular shape and faces one or more pixel electrodes 20. In the present embodiment, each of the plurality of common electrodes 30 has a rectangular shape provided over the plurality of pixel PXs, and faces the plurality of pixel electrodes 20 corresponding to the plurality of pixel PXs existing in the rectangular region. .. For example, the plurality of common electrodes 30 are formed in a rectangular shape having a plurality of pixels PX having tens to tens of sides on each side.

本実施の形態におけるインセルタッチパネル1は、自己容量方式の静電容量方式によるタッチセンシング機能を有する液晶表示パネルである。したがって、共通電極30は、画素電極20との間で容量を形成するタッチ電極でもある。つまり、共通電極30は、画素電極20と対になって、画像表示駆動の際に用いられるだけではなく、タッチ位置検出駆動の際にも用いられる。複数の共通電極30の各々は、タッチ位置を検出するための単位電極(タッチ電極)である。 The in-cell touch panel 1 in the present embodiment is a liquid crystal display panel having a touch sensing function by a self-capacitance method. Therefore, the common electrode 30 is also a touch electrode that forms a capacitance with the pixel electrode 20. That is, the common electrode 30 is paired with the pixel electrode 20 and is used not only when driving the image display but also when driving the touch position detection. Each of the plurality of common electrodes 30 is a unit electrode (touch electrode) for detecting the touch position.

例えば、1つの共通電極30のサイズは、40×40画素分である。つまり、1つの共通電極30の行方向及び列方向の長さが画素40個分の長さである。この場合、1つの共通電極30における1本のタッチ線60とのコンタクト部は、40ヵ所となる。なお、1つの共通電極30のサイズは、これに限るものではなく、32×32画素分であってもよし、また、正方形に限らず、長方形であってもよい。 For example, the size of one common electrode 30 is 40 × 40 pixels. That is, the length of one common electrode 30 in the row direction and the column direction is the length of 40 pixels. In this case, there are 40 contact portions with one touch line 60 in one common electrode 30. The size of one common electrode 30 is not limited to this, and may be 32 × 32 pixels, and may be rectangular as well as square.

複数の共通電極30は、ゲート線40上及びデータ線50上の少なくとも一方を分離領域として互いに分離されている。本実施の形態において、複数の共通電極30は、マトリクス状に配列されており、ゲート線40上及びデータ線50上の両方を分離領域として互いに分離されている。 The plurality of common electrodes 30 are separated from each other with at least one of the gate line 40 and the data line 50 as a separation region. In the present embodiment, the plurality of common electrodes 30 are arranged in a matrix, and are separated from each other by using both the gate line 40 and the data line 50 as separation regions.

図3に示すように、列方向に隣り合う2つの共通電極30は、ゲート線40上を第1分離領域SA1として互いに分離されている。つまり、列方向に隣り合う2つの共通電極30は、第1分離領域SA1を境界として分断されており、第1分離領域SA1ではゲート線40に対向していない。共通電極30を列方向に分離する第1分離領域SA1は、タッチ電極境界であって、行方向に沿って延在している。 As shown in FIG. 3, the two common electrodes 30 adjacent to each other in the row direction are separated from each other with the gate line 40 as the first separation region SA1. That is, the two common electrodes 30 adjacent to each other in the row direction are separated with the first separation region SA1 as a boundary, and do not face the gate line 40 in the first separation region SA1. The first separation region SA1 that separates the common electrode 30 in the column direction is a touch electrode boundary and extends along the row direction.

また、行方向に隣り合う2つの共通電極30は、データ線50上を第2分離領域SA2として互いに分離されている。つまり、行方向に隣り合う2つの共通電極30は、第2分離領域SA2を境界として分断されており、第2分離領域SA2では、データ線50に対向していない。共通電極30を行方向に分離する第2分離領域SA2は、タッチ電極境界であって、列方向に沿って延在している。 Further, the two common electrodes 30 adjacent to each other in the row direction are separated from each other with the data line 50 as the second separation region SA2. That is, the two common electrodes 30 adjacent to each other in the row direction are separated with the second separation region SA2 as a boundary, and the second separation region SA2 does not face the data line 50. The second separation region SA2 that separates the common electrode 30 in the row direction is a touch electrode boundary and extends along the column direction.

行方向に延在する複数のゲート線40の各々は、複数の画素PXの各々におけるトランジスタ10にゲート信号を供給する。複数のゲート線40の各々は、画像表示領域1a内において、列方向に隣り合う2つの画素PXの境界部に設けられている。具体的には、各ゲート線40は、列方向に隣り合う2の画素列の間に設けられている。 Each of the plurality of gate lines 40 extending in the row direction supplies a gate signal to the transistor 10 in each of the plurality of pixels PX. Each of the plurality of gate lines 40 is provided at the boundary between two pixels PX adjacent to each other in the column direction in the image display area 1a. Specifically, each gate line 40 is provided between two pixel rows adjacent to each other in the row direction.

各ゲート線40は、行方向に配列された複数の画素PXの各々のトランジスタ10と接続されている。つまり、各ゲート線40は、各画素PXにおいて、1つのトランジスタ10と接続されている。具体的には、各ゲート線40は、各トランジスタ10のゲート電極10Gと接続されている。 Each gate line 40 is connected to each transistor 10 of a plurality of pixels PX arranged in the row direction. That is, each gate line 40 is connected to one transistor 10 in each pixel PX. Specifically, each gate wire 40 is connected to the gate electrode 10G of each transistor 10.

複数のゲート線40は、列方向に隣り合う2つの画素PXの境界部ごとに1本ずつ設けられている。つまり、本実施の形態におけるインセルタッチパネル1は、シングルゲート構造であり、列方向に隣り合う2つの画素列の境界部ごとに、ゲート線40が1本ずつ設けられている。したがって、列方向に隣り合う2つの共通電極30の間の第1分離領域SA1には、1本のゲート線40が存在する。なお、インセルタッチパネル1は、シングルゲート構造に限らず、デュアルゲート構造であってもよい。この場合、複数のゲート線40が列方向に隣り合う2つの画素PXの境界部ごとに2本ずつ設けられる。 A plurality of gate lines 40 are provided for each boundary portion of two pixel PXs adjacent to each other in the column direction. That is, the in-cell touch panel 1 in the present embodiment has a single gate structure, and one gate line 40 is provided at each boundary portion of two pixel rows adjacent to each other in the row direction. Therefore, one gate line 40 exists in the first separation region SA1 between the two common electrodes 30 adjacent to each other in the row direction. The in-cell touch panel 1 is not limited to the single gate structure, but may have a dual gate structure. In this case, a plurality of gate lines 40 are provided for each boundary portion of two pixel PXs adjacent to each other in the column direction.

列方向に延在する複数のゲート引出線41は、データ線50と同様に、画像表示領域1a内において、行方向に隣り合う2つの画素PXの境界部に設けられている。具体的には、各ゲート引出線41は、行方向に隣り合う2つの画素列の間に設けられている。 Similar to the data line 50, the plurality of gate leader lines 41 extending in the column direction are provided at the boundary between two pixels PX adjacent to each other in the row direction in the image display area 1a. Specifically, each gate leader line 41 is provided between two pixel rows adjacent to each other in the row direction.

複数のゲート引出線41の各々は、ゲートドライバ5から出力されるゲート信号を、当該ゲート引出線41に対応するゲート線40に供給する。つまり、各ゲート引出線41は、中継配線として、ゲートドライバ5から出力されるゲート信号をゲート線40に供給するための中継配線である。したがって、複数のゲート引出線41は、複数のゲート線40と複数のゲート引出線41との複数の交差部のうちの少なくとも1箇所でゲート線40と接続されている。つまり、複数のゲート線40の各々は、1つ以上のゲート引出線41と電気的に接続されている。具体的には、複数のゲート線40と複数のゲート引出線41とは、画像表示領域1a内における複数のゲート線40と複数のゲート引出線41との複数の立体交差部のうちの少なくとも1箇所において、ゲートコンタクトホールを介して接続されている。 Each of the plurality of gate leader lines 41 supplies the gate signal output from the gate driver 5 to the gate line 40 corresponding to the gate leader line 41. That is, each gate leader line 41 is a relay wiring for supplying the gate signal output from the gate driver 5 to the gate line 40 as a relay wiring. Therefore, the plurality of gate leader lines 41 are connected to the gate line 40 at at least one of a plurality of intersections of the plurality of gate lines 40 and the plurality of gate leader lines 41. That is, each of the plurality of gate lines 40 is electrically connected to one or more gate leader lines 41. Specifically, the plurality of gate lines 40 and the plurality of gate leader lines 41 are at least one of a plurality of grade separations of the plurality of gate lines 40 and the plurality of gate leader lines 41 in the image display area 1a. At the points, they are connected via a gate contact hole.

例えば、1本のゲート線40と1本のゲート引出線41とは、1箇所で接続されている。したがって、各ゲート線40は、1箇所のゲートコンタクトホールにおいて1本のゲート引出線41に接続されている。なお、1本のゲート線40が2本以上の複数本のゲート引出線41に接続されていてもよい。この場合、1本のゲート線40は、複数箇所のゲートコンタクトホールにおいて複数本のゲート引出線41に接続される。 For example, one gate line 40 and one gate leader line 41 are connected at one place. Therefore, each gate line 40 is connected to one gate leader line 41 at one gate contact hole. In addition, one gate line 40 may be connected to a plurality of gate leader lines 41 of two or more. In this case, one gate line 40 is connected to a plurality of gate leader lines 41 at a plurality of gate contact holes.

このように、本実施の形態におけるインセルタッチパネル1では、ゲートドライバ5から出力されるゲート信号用の配線として、行方向に延在する横ゲート線であるゲート線40と列方向に延在する縦ゲート線であるゲート引出線41とが設けられている。 As described above, in the in-cell touch panel 1 of the present embodiment, as the wiring for the gate signal output from the gate driver 5, the gate line 40 which is a horizontal gate line extending in the row direction and the vertical gate line 40 extending in the column direction A gate leader line 41, which is a gate line, is provided.

列方向に延在する複数のデータ線50の各々は、複数の画素PXの各々におけるトランジスタ10にデータ信号(映像信号)を供給する。複数のデータ線50の各々は、画像表示領域1a内において、行方向に隣り合う2つの画素PXの境界部に設けられている。具体的には、各データ線50は、行方向に隣り合う2つの画素列の間に1本ずつ設けられている。 Each of the plurality of data lines 50 extending in the column direction supplies a data signal (video signal) to the transistor 10 in each of the plurality of pixels PX. Each of the plurality of data lines 50 is provided at the boundary between two pixels PX adjacent to each other in the row direction in the image display area 1a. Specifically, each data line 50 is provided one by one between two pixel rows adjacent to each other in the row direction.

各データ線50は、列方向に配列された複数の画素PXの各々のトランジスタ10と接続されている。つまり、各データ線50は、各画素PXにおいて、1つのトランジスタ10と接続されている。具体的には、各データ線50は、各トランジスタ10のドレイン電極10Dと接続されている。つまり、本実施の形態において、データ線50は、ドレイン線である。 Each data line 50 is connected to each transistor 10 of a plurality of pixels PX arranged in the column direction. That is, each data line 50 is connected to one transistor 10 in each pixel PX. Specifically, each data line 50 is connected to the drain electrode 10D of each transistor 10. That is, in the present embodiment, the data line 50 is a drain line.

列方向に延在する複数のタッチ線60の各々は、データ線50と同様に、画像表示領域1a内において、行方向に隣り合う2つの画素PXの境界部に設けられている。具体的には、タッチ線60は、行方向に隣り合う2つの画素列の間に設けられている。 Like the data line 50, each of the plurality of touch lines 60 extending in the column direction is provided at the boundary between two pixels PX adjacent to each other in the row direction in the image display area 1a. Specifically, the touch line 60 is provided between two pixel rows adjacent to each other in the row direction.

図3に示すように、複数のタッチ線60は、複数の共通電極30のうち列方向に配列された複数の共通電極30と一対一で接続されている。具体的には、列方向に配列された複数の共通電極30の各列における複数のタッチ線60(列タッチ線群)の各々は、当該列に含まれる複数の共通電極30の全てを横断するように設けられているが、当該列に含まれる複数の共通電極30のいずれか1つのみに接続されている。したがって、各共通電極30は、当該共通電極30を横断する複数のタッチ線60のうちのいずれか1つと接続されているが、他の残りのタッチ線60とは接続されておらず絶縁されている。列方向に並ぶ共通電極30を跨るタッチ線60の本数は、列方向に並ぶ共通電極30と同数あればよい。 As shown in FIG. 3, the plurality of touch lines 60 are connected one-to-one with a plurality of common electrodes 30 arranged in the row direction among the plurality of common electrodes 30. Specifically, each of the plurality of touch lines 60 (row touch line group) in each row of the plurality of common electrodes 30 arranged in the row direction crosses all of the plurality of common electrodes 30 included in the row. However, it is connected to only one of a plurality of common electrodes 30 included in the row. Therefore, each common electrode 30 is connected to any one of the plurality of touch wires 60 traversing the common electrode 30, but is not connected to the other remaining touch wires 60 and is insulated. There is. The number of touch lines 60 straddling the common electrodes 30 arranged in the row direction may be the same as the number of the common electrodes 30 arranged in the row direction.

詳細は後述するが、タッチ線60と共通電極30とは絶縁膜を介して形成されており、タッチ線60と当該タッチ線60に対応する共通電極30とは絶縁膜に形成されたコンタクトホールを介して接続されている。このコンタクトホールは、タッチ線60と共通電極30とを接続するコンタクト部になる。 Although the details will be described later, the touch wire 60 and the common electrode 30 are formed through an insulating film, and the touch wire 60 and the common electrode 30 corresponding to the touch wire 60 have a contact hole formed in the insulating film. It is connected via. This contact hole serves as a contact portion for connecting the touch wire 60 and the common electrode 30.

なお、複数のタッチ線60のうちのいくつかについては、タッチ位置を検出することに寄与しないダミータッチ線であってもよい。ダミータッチ線は、共通電極30に接続されない。ダミータッチ線を設ける場合、例えば、1画素ごとにタッチ線60とダミータッチ線とを交互に配置してもよい。ダミータッチ線には、共通電極30と同様の共通電圧(Vcom)又はゲートトオフ電圧(Vgoff)等の所定の電圧が印加されていてもよいし、所定の電圧が印加されていなくてもよい。つまり、ダミータッチ線は、フローティングであってもよい。 Note that some of the plurality of touch lines 60 may be dummy touch lines that do not contribute to detecting the touch position. The dummy touch wire is not connected to the common electrode 30. When the dummy touch line is provided, for example, the touch line 60 and the dummy touch line may be arranged alternately for each pixel. A predetermined voltage such as a common voltage (Vcom) or a gated-off voltage (Vgoff) similar to that of the common electrode 30 may be applied to the dummy touch line, or a predetermined voltage may not be applied to the dummy touch line. That is, the dummy touch line may be floating.

図1に示すように、インセルタッチパネル1は、入力された映像信号に応じた画像を表示するために、ゲートドライバ5及びソースドライバ6を有する。ゲートドライバ5及びソースドライバ6は、例えばドライバIC(ICパッケージ)である。 As shown in FIG. 1, the in-cell touch panel 1 has a gate driver 5 and a source driver 6 in order to display an image corresponding to an input video signal. The gate driver 5 and the source driver 6 are, for example, driver ICs (IC packages).

ゲートドライバ5及びソースドライバ6は、インセルタッチパネル1の額縁領域1bに実装される。具体的には、ゲートドライバ5及びソースドライバ6は、COF(Chip on Film)方式又はCOG(Chip on Glass)方式によってインセルタッチパネル1の端部に実装される。 The gate driver 5 and the source driver 6 are mounted in the frame area 1b of the in-cell touch panel 1. Specifically, the gate driver 5 and the source driver 6 are mounted on the end of the in-cell touch panel 1 by a COF (Chip on Film) method or a COG (Chip on Glass) method.

ゲートドライバ5及びソースドライバ6をCOF方式によって実装する場合、FFC(Flexible Flat Cable)又はFPC(Flexible Printed Cable)等のフレキシブル配線基板にゲートドライバ5又はソースドライバ6が実装された異方性導電性フィルム(ACF;Anisotropic Conductive Film)からなるCOFを、熱圧着によってインセルタッチパネル1の端部に設けられた電極端子に接続する。 When the gate driver 5 and the source driver 6 are mounted by the COF method, the gate driver 5 or the source driver 6 is mounted on a flexible wiring board such as an FFC (Flexible Flat Cable) or an FPC (Flexible Printed Cable). A COF made of a film (ACF; Anisotropic Conductive Film) is connected to an electrode terminal provided at an end portion of the in-cell touch panel 1 by thermocompression bonding.

一方、ゲートドライバ5及びソースドライバ6をCOG方式によって実装する場合、インセルタッチパネル1のアクティブマトリクス基板にゲートドライバ5及びソースドライバ6を直接実装する。 On the other hand, when the gate driver 5 and the source driver 6 are mounted by the COG method, the gate driver 5 and the source driver 6 are mounted directly on the active matrix board of the in-cell touch panel 1.

なお、ゲートドライバ5及びソースドライバ6の両方をCOF方式又はCOG方式によって実装することに限らず、ゲートドライバ5及びソースドライバ6の一方をCOF方式で実装し、他方をCOG方式によって実装してもよい。 It should be noted that both the gate driver 5 and the source driver 6 are not limited to being mounted by the COF method or the COG method, and one of the gate driver 5 and the source driver 6 may be mounted by the COF method and the other may be mounted by the COG method. Good.

図2に示すように、ゲートドライバ5は、ゲート線40に電気的に接続されている。本実施の形態において、ゲートドライバ5は、ゲート引出線41を介してゲート線40と電気的に接続されている。ゲートドライバ5は、画像処理部4から入力されるタイミング信号に応じてデータ信号を書き込む画素PXを選択し、選択した画素PXのトランジスタ10をオンする電圧(ゲートオン電圧;Vgon)をゲート線40に供給する。これにより、選択された画素PXの画素電極20には、トランジスタ10を介してデータ電圧が供給される。 As shown in FIG. 2, the gate driver 5 is electrically connected to the gate wire 40. In the present embodiment, the gate driver 5 is electrically connected to the gate wire 40 via the gate leader wire 41. The gate driver 5 selects a pixel PX to write a data signal according to a timing signal input from the image processing unit 4, and sets a voltage (gate-on voltage; Vgon) for turning on the transistor 10 of the selected pixel PX to the gate line 40. Supply. As a result, the data voltage is supplied to the pixel electrode 20 of the selected pixel PX via the transistor 10.

ソースドライバ6は、インセルタッチパネル1のデータ線50に接続されている。ソースドライバ6は、ゲートドライバ5によるゲート線40の選択に合わせて、画像処理部4から入力される映像信号に応じた電圧(データ電圧)をデータ線50に供給する。 The source driver 6 is connected to the data line 50 of the in-cell touch panel 1. The source driver 6 supplies the data line 50 with a voltage (data voltage) corresponding to the video signal input from the image processing unit 4 in accordance with the selection of the gate line 40 by the gate driver 5.

本実施の形態では、ソースドライバ6として、タッチ機能付きソースドライバを用いている。タッチ機能付きソースドライバは、画像表示駆動を行う際に必要な画像表示回路とタッチ位置検出駆動を行う際に必要なタッチ位置検出回路とが共用化されたドライバである。本実施の形態において、複数のデータ線50と複数のタッチ線60とは、タッチ機能付きソースドライバであるソースドライバ6に接続されている。また、タッチ機能付きソースドライバは、共通電極30に共通電圧(Vcom)を供給する。 In this embodiment, a source driver with a touch function is used as the source driver 6. The source driver with a touch function is a driver in which an image display circuit required for performing image display drive and a touch position detection circuit required for touch position detection drive are shared. In the present embodiment, the plurality of data lines 50 and the plurality of touch lines 60 are connected to the source driver 6, which is a source driver with a touch function. Further, the source driver with a touch function supplies a common voltage (Vcom) to the common electrode 30.

ゲートドライバ5及びソースドライバ6は、額縁領域1bにおける一対の辺のうちの一方に実装されている。つまり、ゲートドライバ5及びソースドライバ6は、額縁領域1bの同じ辺に設けられている。具体的には、ゲートドライバ5及びソースドライバ6は、インセルタッチパネル1の列方向側の端部に実装される。なお、ゲートドライバ5とソースドライバ6の実装箇所はこれに限るものではなく、ゲートドライバ5及びソースドライバ6が、額縁領域1bの異なる辺に実装されていてもよい。 The gate driver 5 and the source driver 6 are mounted on one of a pair of sides in the frame area 1b. That is, the gate driver 5 and the source driver 6 are provided on the same side of the frame area 1b. Specifically, the gate driver 5 and the source driver 6 are mounted at the end of the in-cell touch panel 1 on the column direction side. The mounting location of the gate driver 5 and the source driver 6 is not limited to this, and the gate driver 5 and the source driver 6 may be mounted on different sides of the frame area 1b.

バックライト3は、図1に示すように、インセルタッチパネル1の背面側に配置されており、インセルタッチパネル1に向けて光を照射する。本実施の形態において、バックライト3は、LED(Light Emitting Diode)を光源とするLEDバックライトであるが、これに限るものではない。また、バックライト3は、インセルタッチパネル1に対面するようにLEDが基板上に二次元状に配列された直下型のLEDバックライトであるが、エッジ型のバックライトであってもよい。バックライト3は、平面状の均一な散乱光(拡散光)を照射する面発光ユニットである。なお、バックライト3は、光源からの光を拡散させるために拡散板(拡散シート)等の光学部材を有していてもよい。 As shown in FIG. 1, the backlight 3 is arranged on the back side of the in-cell touch panel 1 and irradiates light toward the in-cell touch panel 1. In the present embodiment, the backlight 3 is an LED backlight using an LED (Light Emitting Diode) as a light source, but the backlight 3 is not limited thereto. Further, the backlight 3 is a direct type LED backlight in which LEDs are arranged two-dimensionally on a substrate so as to face the in-cell touch panel 1, but an edge type backlight may also be used. The backlight 3 is a surface emitting unit that irradiates a flat and uniform scattered light (diffused light). The backlight 3 may have an optical member such as a diffusing plate (diffusing sheet) in order to diffuse the light from the light source.

画像処理部4は、CPU等の演算処理回路と、ROMやRAM等のメモリとを備える制御装置である。画像処理部4には、インセルタッチパネル1に表示するための映像データが入力される。画像処理部4は、CPUがメモリに格納されたプログラムを読み出して実行することにより各種の処理を実行する。具体的には、画像処理部4は、外部のシステム(図示せず)から入力された映像データに対して色調整等の各種の画像信号処理を行って各画素PXの階調値を示す映像信号と、各画素PXに映像信号を書き込むタイミングを示すタイミング信号とを生成するタイミングコントローラ等を含む。画像処理部4は、映像信号をソースドライバ6に出力するとともにタイミング信号をゲートドライバ5に出力する。 The image processing unit 4 is a control device including an arithmetic processing circuit such as a CPU and a memory such as a ROM or RAM. Video data to be displayed on the in-cell touch panel 1 is input to the image processing unit 4. The image processing unit 4 executes various processes by reading and executing a program stored in the memory by the CPU. Specifically, the image processing unit 4 performs various image signal processing such as color adjustment on the video data input from an external system (not shown) to show the gradation value of each pixel PX. It includes a timing controller and the like that generate a signal and a timing signal indicating the timing of writing a video signal to each pixel PX. The image processing unit 4 outputs the video signal to the source driver 6 and outputs the timing signal to the gate driver 5.

本実施の形態におけるインセルタッチパネル1は、表示機能及びタッチ機能を有する。つまり、インセルタッチパネル1は、画像表示駆動とタッチ位置検出駆動とを行う。この場合、インセルタッチパネル1では、タッチ線60を利用して、時分割によって画像表示駆動とタッチ位置検出駆動とを行う。例えば、図4A及び図4Bに示すように、1フレーム期間(16.6ms)内に画像表示駆動とタッチ位置検出駆動とを交互に複数回繰り返して行う。この場合、タッチ位置検出駆動は、例えばブランキング期間を利用して行うことができる。 The in-cell touch panel 1 in the present embodiment has a display function and a touch function. That is, the in-cell touch panel 1 drives the image display and the touch position detection. In this case, the in-cell touch panel 1 uses the touch line 60 to perform image display drive and touch position detection drive by time division. For example, as shown in FIGS. 4A and 4B, the image display drive and the touch position detection drive are alternately repeated a plurality of times within one frame period (16.6 ms). In this case, the touch position detection drive can be performed using, for example, a blanking period.

インセルタッチパネル1が画像表示駆動を行う際、ゲートドライバ5からのゲートオン電圧がゲート引出線41を介してゲート線40に供給される。これにより、選択された画素PXのトランジスタ10がオンし、このトランジスタ10に接続されたデータ線50からデータ電圧が画素電極20に供給される。そして、画素電極20に供給されたデータ電圧と共通電極30に供給された共通電圧との差により液晶層に電界が生じる。この電界により各画素PXにおける液晶層の液晶分子の配向状態が変化し、インセルタッチパネル1を通過するバックライト3の光の透過率が画素PXごとに制御される。これにより、インセルタッチパネル1の画像表示領域1aに所望の画像が表示される。 When the in-cell touch panel 1 drives the image display, the gate-on voltage from the gate driver 5 is supplied to the gate line 40 via the gate leader line 41. As a result, the transistor 10 of the selected pixel PX is turned on, and the data voltage is supplied to the pixel electrode 20 from the data line 50 connected to the transistor 10. Then, an electric field is generated in the liquid crystal layer due to the difference between the data voltage supplied to the pixel electrode 20 and the common voltage supplied to the common electrode 30. This electric field changes the orientation state of the liquid crystal molecules in the liquid crystal layer in each pixel PX, and the transmittance of the light of the backlight 3 passing through the in-cell touch panel 1 is controlled for each pixel PX. As a result, the desired image is displayed in the image display area 1a of the in-cell touch panel 1.

また、インセルタッチパネル1がタッチ位置検出駆動を行う際は、タッチ機能付きソースドライバであるソースドライバ6によって、タッチ線60を介して複数の共通電極30の各々の静電容量の変化をタッチ検出信号として検出する。これにより、タッチされた位置の共通電極30を特定することができ、ユーザがタッチした位置を検知することができる。 Further, when the in-cell touch panel 1 drives the touch position detection, the source driver 6 which is a source driver with a touch function detects a change in the capacitance of each of the plurality of common electrodes 30 via the touch line 60 as a touch detection signal. Detect as. Thereby, the common electrode 30 at the touched position can be specified, and the position touched by the user can be detected.

なお、図4Bに示される制御は、図4Aに示される制御と比べて、画像表示駆動及びタッチ位置検出駆動の1回あたりの駆動期間が長い。本実施の形態では、図4Bに示される制御と図4Aに示される制御とのいずれを用いてもよい。ただし、図4Bに示される制御は、図4Aに示される制御と比べて、タッチ位置検出駆動中の画像データをメモリに蓄える量が多くなるため、ICドライバのチップサイズが大きくなる。 The control shown in FIG. 4B has a longer driving period per operation of the image display drive and the touch position detection drive than the control shown in FIG. 4A. In this embodiment, either the control shown in FIG. 4B or the control shown in FIG. 4A may be used. However, the control shown in FIG. 4B has a larger amount of image data stored in the memory during the touch position detection drive than the control shown in FIG. 4A, so that the chip size of the IC driver becomes larger.

次に、インセルタッチパネル1の画素構成の一例について、図5及び図6を用いて説明する。図5は、実施の形態に係るインセルタッチパネル1の画素PXの構成の一例を示す平面図である。図6は、図5の破線で囲まれる領域VIの拡大図である。 Next, an example of the pixel configuration of the in-cell touch panel 1 will be described with reference to FIGS. 5 and 6. FIG. 5 is a plan view showing an example of the configuration of the pixel PX of the in-cell touch panel 1 according to the embodiment. FIG. 6 is an enlarged view of the area VI surrounded by the broken line in FIG.

図5に示すように、各画素PXには、トランジスタ10と画素電極20とが1つずつ設けられている。 As shown in FIG. 5, each pixel PX is provided with one transistor 10 and one pixel electrode 20.

各画素電極20には複数のスリットが形成されており、各画素電極20は、列方向にストライプ状に延在する複数本のライン電極を有する。複数本のライン電極は、各々が短冊状であり、列方向に延在する複数本のスリットが画素電極20に形成されることで、ストライプ状に形成されている。各画素電極20において、全てのライン電極21は、略平行に形成されており、隣り合う2本のライン電極21の間隔(スリット幅)は一定である。また、各画素電極20において、全てのライン電極21の間隔は、互いに同じである。なお、各画素PXにおいて、複数のライン電極21の長手方向の一方の端部は、行方向に沿って延在する連結電極22によって連結されている。つまり、本実施の形態における画素電極20は、櫛歯状である。 A plurality of slits are formed in each pixel electrode 20, and each pixel electrode 20 has a plurality of line electrodes extending in a stripe shape in the row direction. Each of the plurality of line electrodes has a strip shape, and a plurality of slits extending in the row direction are formed in the pixel electrode 20 to form a strip shape. In each pixel electrode 20, all the line electrodes 21 are formed substantially in parallel, and the distance (slit width) between the two adjacent line electrodes 21 is constant. Further, in each pixel electrode 20, the intervals of all the line electrodes 21 are the same as each other. In each pixel PX, one end of the plurality of line electrodes 21 in the longitudinal direction is connected by a connecting electrode 22 extending along the row direction. That is, the pixel electrode 20 in this embodiment has a comb-shaped shape.

また、ライン電極21は、各画素PX内において、行方向又は列方向に対して傾斜している。この場合、本実施の形態では、列方向に隣り合う2つの画素PXでライン電極21の向きを反転させており、ライン電極21は、列方向の2画素分で略「く」の字状となるように形成されている。つまり、列方向に配列された複数の画素電極20は、列方向に沿ってジグサグ状となるように形成されている。なお、ライン電極21は、傾斜せずに、行方向又は列方向と平行に形成されていてもよい。 Further, the line electrode 21 is inclined with respect to the row direction or the column direction in each pixel PX. In this case, in the present embodiment, the direction of the line electrode 21 is reversed by two pixels PX adjacent to each other in the row direction, and the line electrode 21 has a substantially "<" shape for two pixels in the row direction. It is formed to be. That is, the plurality of pixel electrodes 20 arranged in the row direction are formed so as to have a zigzag shape along the row direction. The line electrode 21 may be formed in parallel with the row direction or the column direction without being inclined.

複数のゲート線40は、直線状に行方向に延在している。ゲート線40は、列方向に隣り合う2の画素PXの境界部に1本ずつ設けられている。つまり、ゲート線40は、1つの画素PXごとに設けられている。 The plurality of gate lines 40 extend linearly in the row direction. One gate line 40 is provided at the boundary of two pixel PXs adjacent to each other in the column direction. That is, the gate line 40 is provided for each pixel PX.

複数のゲート引出線41は、データ線50と同様に、画素電極20のライン電極21の形状に沿って列方向に延在している。具体的には、各ゲート引出線41は、列方向に隣り合う2つの画素PXで向きを反転させており、列方向の2画素分で略「く」の字状となるように形成されている。つまり、各ゲート引出線41は、列方向に沿ってジグサグ状となるように形成されている。なお、複数のゲート引出線41は、直線状に列方向に延在していてもよい。 Similar to the data line 50, the plurality of gate leader lines 41 extend in the row direction along the shape of the line electrode 21 of the pixel electrode 20. Specifically, each gate leader line 41 has its orientation reversed by two pixels PX adjacent to each other in the column direction, and is formed so as to form a substantially "<" shape with two pixels in the column direction. There is. That is, each gate leader line 41 is formed so as to have a zigzag shape along the row direction. The plurality of gate leader lines 41 may extend linearly in the row direction.

ゲート引出線41は、赤色画素PXR、緑色画素PXG及び青色画素PXBの3つの画素ごとに1本ずつ設けられている。本実施の形態において、ゲート引出線41は、赤色画素PXRと青色画素PXBとの間の領域(V領域)に設けられている。 One gate leader line 41 is provided for each of the three pixels of the red pixel PXR, the green pixel PXG, and the blue pixel PXB. In the present embodiment, the gate leader line 41 is provided in a region (V region) between the red pixel PXR and the blue pixel PXB.

本実施の形態において、ゲート引出線41とデータ線50とは、同層に形成されている。また、ゲート引出線41及びデータ線50は、ゲート線40と直交している。したがって、ゲート引出線41及びデータ線50とゲート線40とは、絶縁膜を介して立体交差している。 In the present embodiment, the gate leader line 41 and the data line 50 are formed in the same layer. Further, the gate leader line 41 and the data line 50 are orthogonal to the gate line 40. Therefore, the gate leader line 41, the data line 50, and the gate line 40 are grade-separated via an insulating film.

複数のデータ線50は、画素電極20のライン電極21の形状に沿って列方向に延在している。具体的には、各データ線50は、列方向に隣り合う2つの画素PXで向きを反転させており、列方向の2画素分で略「く」の字状となるように形成されている。つまり、各データ線50は、列方向に沿ってジグサグ状となるように形成されている。なお、複数のゲート線40は、直線状に列方向に延在していてもよい。 The plurality of data lines 50 extend in the row direction along the shape of the line electrode 21 of the pixel electrode 20. Specifically, each data line 50 has its orientation reversed by two pixels PX adjacent to each other in the column direction, and is formed so as to form a substantially "<" shape with two pixels in the column direction. .. That is, each data line 50 is formed so as to have a zigzag shape along the column direction. The plurality of gate lines 40 may extend linearly in the row direction.

複数のタッチ線60は、データ線50と同様に、画素電極20のライン電極21の形状に沿って列方向に延在している。具体的には、各タッチ線60は、列方向に隣り合う2つの画素PXで向きを反転させており、列方向の2画素分で略「く」の字状となるように形成されている。つまり、各タッチ線60は、列方向に沿ってジグサグ状となるように形成されている。なお、複数のタッチ線60は、直線状に列方向に延在していてもよい。 Similar to the data line 50, the plurality of touch lines 60 extend in the row direction along the shape of the line electrode 21 of the pixel electrode 20. Specifically, each touch line 60 has its orientation reversed by two pixels PX adjacent to each other in the column direction, and is formed so as to form a substantially "<" shape with two pixels in the column direction. .. That is, each touch line 60 is formed so as to have a zigzag shape along the row direction. The plurality of touch lines 60 may extend linearly in the row direction.

タッチ線60は、ゲート引出線41と同様に、赤色画素PXR、緑色画素PXG及び青色画素PXBの3つの画素ごとに1本ずつ設けられている。本実施の形態において、タッチ線60は、ゲート引出線41と同様に、赤色画素PXRと青色画素PXBとの間の領域(V領域)に設けられている。つまり、赤色画素PXRと青色画素PXBとの間の領域には、タッチ線60、ゲート引出線41及びデータ線50が設けられている。具体的には、タッチ線60を挟むようにゲート引出線41とデータ線50が設けられている。なお、1つの画素間における、タッチ線60、ゲート引出線41及びデータ線50の並び順序は、これに限るものではない。 Similar to the gate leader line 41, one touch line 60 is provided for each of the three pixels of the red pixel PXR, the green pixel PXG, and the blue pixel PXB. In the present embodiment, the touch line 60 is provided in a region (V region) between the red pixel PXR and the blue pixel PXB, similarly to the gate leader line 41. That is, a touch line 60, a gate leader line 41, and a data line 50 are provided in the region between the red pixel PXR and the blue pixel PXB. Specifically, a gate leader line 41 and a data line 50 are provided so as to sandwich the touch line 60. The order in which the touch line 60, the gate leader line 41, and the data line 50 are arranged between one pixel is not limited to this.

図5及び図6に示すように、平面視において、タッチ線60とゲート引出線41とは、部分的に重なっている。具体的には、タッチ線60、ゲート引出線41及びデータ線50の3本の配線は、列方向に隣り合う2つのゲート線40の間では並行するように延在しているが、ゲート線40の上では、タッチ線60が屈曲してゲート引出線41に重なっている。つまり、タッチ線60は、ゲート引出線41と重なるように屈曲する屈曲部を有する。 As shown in FIGS. 5 and 6, in a plan view, the touch line 60 and the gate leader line 41 partially overlap each other. Specifically, the three wires of the touch line 60, the gate leader line 41, and the data line 50 extend in parallel between the two gate lines 40 adjacent to each other in the column direction, but the gate line. Above 40, the touch line 60 bends and overlaps the gate leader line 41. That is, the touch line 60 has a bent portion that bends so as to overlap the gate leader line 41.

図6に示すように、タッチ線60は、コンタクトホール124aを介して共通電極30と電気的に接続されている。コンタクトホール124aは、タッチ線60と共通電極30との間に形成された絶縁膜に形成されている。詳細は後述するが、タッチ線60と共通電極30との間に形成された絶縁膜は、第4絶縁膜124である。 As shown in FIG. 6, the touch wire 60 is electrically connected to the common electrode 30 via the contact hole 124a. The contact hole 124a is formed in an insulating film formed between the touch wire 60 and the common electrode 30. Although the details will be described later, the insulating film formed between the touch wire 60 and the common electrode 30 is the fourth insulating film 124.

コンタクトホール124aは、平面視において、タッチ線60と部分的に重なるように形成されている。具体的には、平面視において、コンタクトホール124aは、タッチ線60からはみ出している。本実施の形態において、コンタクトホール124aにおけるタッチ線60の幅方向の両端部のうちの一方のみがタッチ線60からはみ出している。一例として、コンタクトホール124aは、コンタクトホール124aの1/4〜1/2程度がタッチ線60に重なるように形成される。 The contact hole 124a is formed so as to partially overlap the touch line 60 in a plan view. Specifically, in a plan view, the contact hole 124a protrudes from the touch line 60. In the present embodiment, only one of both ends of the touch line 60 in the width direction of the contact hole 124a protrudes from the touch line 60. As an example, the contact hole 124a is formed so that about 1/4 to 1/2 of the contact hole 124a overlaps the touch line 60.

図6において、コンタクトホール124aは、タッチ線60の屈曲部の角部と部分的に重なっており、コンタクトホール124aの1/4程度がタッチ線60に重なっている。 In FIG. 6, the contact hole 124a partially overlaps the corner of the bent portion of the touch line 60, and about 1/4 of the contact hole 124a overlaps the touch line 60.

次に、インセルタッチパネル1の断面構造について、図5及び図6を参照しつつ、図7及び図8用いて説明する。図7は、図5のVII−VII線における同インセルタッチパネル1の断面図である。図8は、図6のVIII−VIII線における同インセルタッチパネル1の断面図である。 Next, the cross-sectional structure of the in-cell touch panel 1 will be described with reference to FIGS. 5 and 6 with reference to FIGS. 7 and 8. FIG. 7 is a cross-sectional view of the in-cell touch panel 1 on lines VII-VII of FIG. FIG. 8 is a cross-sectional view of the in-cell touch panel 1 taken along the line VIII-VIII of FIG.

図7及び図8に示すように、インセルタッチパネル1は、第1基板100と、第1基板100に対向する第2基板200と、第1基板100と第2基板200との間に配置された液晶層300とを備えている。本実施の形態では、第1基板100がバックライト3側に位置し、第2基板200が観察者側に位置する。なお、図示しないが、液晶層300は、枠状の封止部材によって第1基板100と第2基板200との間に封止されている。 As shown in FIGS. 7 and 8, the in-cell touch panel 1 is arranged between the first substrate 100, the second substrate 200 facing the first substrate 100, and the first substrate 100 and the second substrate 200. It includes a liquid crystal layer 300. In the present embodiment, the first substrate 100 is located on the backlight 3 side, and the second substrate 200 is located on the observer side. Although not shown, the liquid crystal layer 300 is sealed between the first substrate 100 and the second substrate 200 by a frame-shaped sealing member.

第1基板100は、トランジスタ10としてTFTを有するTFT基板である。具体的には、第1基板100は、複数のトランジスタ10がマトリクス状に配列されたアクティブマトリクス基板である。また、第1基板100には、トランジスタ10だけではなく、ゲート線40、ゲート引出線41、データ線50及びタッチ線60等の各種配線、これらの配線間を絶縁する絶縁膜、画素電極20、共通電極30及び配向膜126等が設けられている。これらの部材は、第1透明基材110の上に形成される。第1透明基材110は、例えば、ガラス基板等の透明基板である。 The first substrate 100 is a TFT substrate having a TFT as a transistor 10. Specifically, the first substrate 100 is an active matrix substrate in which a plurality of transistors 10 are arranged in a matrix. Further, on the first substrate 100, not only the transistor 10, but also various wirings such as a gate wire 40, a gate leader wire 41, a data wire 50 and a touch wire 60, an insulating film for insulating between these wirings, a pixel electrode 20, and the like. A common electrode 30, an alignment film 126, and the like are provided. These members are formed on the first transparent base material 110. The first transparent substrate 110 is, for example, a transparent substrate such as a glass substrate.

図7に示すように、第1透明基材110に形成されたトランジスタ10は、ゲート電極10Gと、ソース電極10Sと、ドレイン電極10Dと、チャネル層となる半導体層10SCとによって構成されている。本実施の形態において、トランジスタ10は、ボトムゲート構造のTFTであり、第1透明基材110の上に形成されたゲート電極10Gと、ゲート電極10Gの上に形成されたゲート絶縁膜(GI)である第1絶縁膜121と、第1絶縁膜121を介してゲート電極10Gの上方に形成された半導体層10SCとを備える。ソース電極10S及びドレイン電極10Dは、半導体層10SCの一部を覆うように形成されている。第1絶縁膜121は、ゲート電極10Gを覆うように第1透明基材110の全面にわたって形成されている。 As shown in FIG. 7, the transistor 10 formed on the first transparent base material 110 is composed of a gate electrode 10G, a source electrode 10S, a drain electrode 10D, and a semiconductor layer 10SC serving as a channel layer. In the present embodiment, the transistor 10 is a TFT having a bottom gate structure, and the gate electrode 10G formed on the first transparent base material 110 and the gate insulating film (GI) formed on the gate electrode 10G. The first insulating film 121 and the semiconductor layer 10SC formed above the gate electrode 10G via the first insulating film 121 are provided. The source electrode 10S and the drain electrode 10D are formed so as to cover a part of the semiconductor layer 10SC. The first insulating film 121 is formed over the entire surface of the first transparent base material 110 so as to cover the gate electrode 10G.

ゲート電極10Gは、例えば、モリブデン膜と銅膜との2層構造からなる金属膜によって構成されていてもよいし、銅膜等からなる1層の金属膜によって構成されていてもよい。第1絶縁膜121は、例えば、酸化シリコン膜と窒化シリコン膜との2層構造の絶縁膜によって構成されていてもよいし、酸化シリコン膜又は窒化シリコン膜の1層の絶縁膜によって構成されていてもよい。半導体層10SCは、例えば、i−アモルファスシリコン膜とn−アモルファスシリコン膜との2層構造からなる半導体膜によって構成されていてもよいし、i−アモルファスシリコン膜の1層のみの半導体膜によって構成されていてもよい。ソース電極10S及びドレイン電極10Dは、例えば、モリブデン膜と銅膜との2層構造からなる金属膜によって構成されていてもよいし、銅膜等からなる1層の金属膜によって構成されていてもよい。 The gate electrode 10G may be composed of, for example, a metal film having a two-layer structure of a molybdenum film and a copper film, or may be composed of a one-layer metal film made of a copper film or the like. The first insulating film 121 may be composed of, for example, an insulating film having a two-layer structure of a silicon oxide film and a silicon nitride film, or may be composed of a one-layer insulating film of a silicon oxide film or a silicon nitride film. You may. The semiconductor layer 10SC may be composed of, for example, a semiconductor film having a two-layer structure of an i-amorphous silicon film and an n-amorphous silicon film, or may be composed of a semiconductor film having only one layer of the i-amorphous silicon film. It may have been. The source electrode 10S and the drain electrode 10D may be composed of, for example, a metal film having a two-layer structure of a molybdenum film and a copper film, or may be composed of a one-layer metal film made of a copper film or the like. Good.

なお、ゲート電極10G、ソース電極10S、ドレイン電極10D、半導体層10SC及び第1絶縁膜121の材料は、これらに限定されるものではない。例えば、半導体層10SCの材料としては、In−Ga−Zn−O系酸化物半導体等を用いてもよい。 The materials of the gate electrode 10G, the source electrode 10S, the drain electrode 10D, the semiconductor layer 10SC, and the first insulating film 121 are not limited thereto. For example, an In-Ga-Zn-O oxide semiconductor or the like may be used as the material of the semiconductor layer 10SC.

図7及び図8に示すように、第1基板100には、ゲート線40、ゲート引出線41及びデータ線50が形成されている。ゲート線40、ゲート引出線41及びデータ線50は、第1透明基材110の上に形成される。 As shown in FIGS. 7 and 8, a gate line 40, a gate leader line 41, and a data line 50 are formed on the first substrate 100. The gate line 40, the gate leader line 41, and the data line 50 are formed on the first transparent base material 110.

ゲート線40は、ゲート電極10Gと同層に形成されている。つまり、ゲート線40とゲート電極10Gとは、同じ金属膜をパターニングすることによって形成される。ゲート線40とゲート電極10Gとは、メタル層である第1配線層(GAL層)に形成されている。 The gate wire 40 is formed in the same layer as the gate electrode 10G. That is, the gate wire 40 and the gate electrode 10G are formed by patterning the same metal film. The gate wire 40 and the gate electrode 10G are formed in a first wiring layer (GAL layer) which is a metal layer.

データ線50は、ソース電極10S及びドレイン電極10Dと同層に形成されている。つまり、データ線50とソース電極10S及びドレイン電極10Dとは、同じ金属膜をパターニングすることによって形成される。データ線50とソース電極10S及びドレイン電極10Dとは、第1配線層の上のメタル層である第2配線層(SD層)に形成されている。 The data line 50 is formed in the same layer as the source electrode 10S and the drain electrode 10D. That is, the data line 50, the source electrode 10S, and the drain electrode 10D are formed by patterning the same metal film. The data line 50, the source electrode 10S, and the drain electrode 10D are formed in a second wiring layer (SD layer) which is a metal layer above the first wiring layer.

また、ゲート引出線41は、データ線50と同層に形成されている。つまり、ゲート引出線41は、SD層に形成されており、ゲート引出線41とデータ線50とソース電極10S及びドレイン電極10Dとは、同じ金属膜をパターニングすることによって形成される。 Further, the gate leader line 41 is formed in the same layer as the data line 50. That is, the gate leader line 41 is formed in the SD layer, and the gate leader line 41, the data line 50, the source electrode 10S, and the drain electrode 10D are formed by patterning the same metal film.

第1配線層(GAL層)と第2配線層(SD層)との間には、第1絶縁層(GI層)として第1絶縁膜121が形成されている。第1絶縁膜121は、ゲート線40及びゲート電極10Gを覆うように第1透明基材110の全面にわたって形成されている。第1配線層、第1絶縁膜121及び第2配線層は、TFTであるトランジスタ10が形成されたTFT層である。 A first insulating film 121 is formed as a first insulating layer (GI layer) between the first wiring layer (GAL layer) and the second wiring layer (SD layer). The first insulating film 121 is formed over the entire surface of the first transparent base material 110 so as to cover the gate wire 40 and the gate electrode 10G. The first wiring layer, the first insulating film 121, and the second wiring layer are TFT layers on which the transistor 10, which is a TFT, is formed.

なお、トランジスタ10のソース電極10Sは、コンタクトホールを介して画素電極20に接続されている。一方、トランジスタ10のドレイン電極10Dは、データ線50に接続されている。具体的には、データ線50の一部がドレイン電極10Dとなっている。 The source electrode 10S of the transistor 10 is connected to the pixel electrode 20 via a contact hole. On the other hand, the drain electrode 10D of the transistor 10 is connected to the data line 50. Specifically, a part of the data line 50 is a drain electrode 10D.

また、第1絶縁膜121の上には、データ線50及びトランジスタ10のソースドレイン電極を覆うように、第2絶縁層(PAS層)として第2絶縁膜122が形成されている。つまり、データ線50及びトランジスタ10のソースドレイン電極は、第1絶縁膜121と第2絶縁膜122との間に形成されている。第2絶縁膜122は、第1絶縁膜121の全面にわたって形成されている。第2絶縁膜122は、例えば、窒化シリコン膜等の無機材料からなる無機絶縁膜によって構成されている。無機絶縁膜である第2絶縁膜122は、例えばCVD(Chemical Vapor Deposition)法によって成膜することができる。 Further, on the first insulating film 121, a second insulating film 122 is formed as a second insulating layer (PAS layer) so as to cover the data line 50 and the source / drain electrode of the transistor 10. That is, the source / drain electrode of the data line 50 and the transistor 10 is formed between the first insulating film 121 and the second insulating film 122. The second insulating film 122 is formed over the entire surface of the first insulating film 121. The second insulating film 122 is made of an inorganic insulating film made of an inorganic material such as a silicon nitride film. The second insulating film 122, which is an inorganic insulating film, can be formed by, for example, a CVD (Chemical Vapor Deposition) method.

さらに、第2絶縁膜122の上には、第3絶縁層(OPAS層)として第3絶縁膜123が形成されている。第3絶縁膜123は、第2絶縁膜122の全面にわたって形成されている。本実施の形態において、第3絶縁膜123の厚さは、第2絶縁膜122の厚さよりも厚い。具体的には、第3絶縁膜123の厚さは、第2絶縁膜122の厚さの10倍以上であり、一例として、3000nmである。これにより、ゲート線40及びデータ線50等の配線と共通電極30との間の厚み方向の距離を大きくすることができるので、ゲート線40及びデータ線50等の配線と共通電極30とで形成される寄生容量を軽減することができる。しかも、第3絶縁膜123を厚くすることで、トランジスタ10、ゲート線40及びデータ線50を形成することで生じるTFT層の凹凸差を軽減してTFT層を平坦化することもできる。これにより、表面が平坦化された第3絶縁膜123を形成することができるので、第3絶縁膜123の直上の共通電極30を平坦な平面状に形成することができる。つまり、第3絶縁膜123は、平坦化層として機能している。 Further, a third insulating film 123 is formed as a third insulating layer (OPAS layer) on the second insulating film 122. The third insulating film 123 is formed over the entire surface of the second insulating film 122. In the present embodiment, the thickness of the third insulating film 123 is thicker than the thickness of the second insulating film 122. Specifically, the thickness of the third insulating film 123 is 10 times or more the thickness of the second insulating film 122, and is 3000 nm as an example. As a result, the distance in the thickness direction between the wiring of the gate wire 40 and the data line 50 and the common electrode 30 can be increased, so that the wiring of the gate wire 40 and the data line 50 and the common electrode 30 are formed. It is possible to reduce the parasitic capacitance. Moreover, by making the third insulating film 123 thicker, it is possible to reduce the unevenness difference of the TFT layer caused by forming the transistor 10, the gate wire 40, and the data line 50, and flatten the TFT layer. As a result, the third insulating film 123 having a flat surface can be formed, so that the common electrode 30 directly above the third insulating film 123 can be formed into a flat flat surface. That is, the third insulating film 123 functions as a flattening layer.

また、第3絶縁膜123は、炭素を含む有機材料からなる有機絶縁膜によって構成されている。有機絶縁膜である第3絶縁膜123は、例えば液状の有機材料を塗布して硬化することによって形成することができる。これにより、第3絶縁膜123を容易に厚膜化することができるので、全ての画素PXにわたって第3絶縁膜123の表面を容易に平坦にすることができる。 Further, the third insulating film 123 is composed of an organic insulating film made of an organic material containing carbon. The third insulating film 123, which is an organic insulating film, can be formed, for example, by applying a liquid organic material and curing it. As a result, the third insulating film 123 can be easily thickened, so that the surface of the third insulating film 123 can be easily flattened over all the pixels PX.

第3絶縁膜123の上には、タッチ線60が形成されている。タッチ線60は、金属等の低抵抗材料によって構成されている。例えば、タッチ線60は、銅等によって構成された金属膜である。本実施の形態において、タッチ線60は、銅膜からなる銅線である。タッチ線60は、第2配線層の上のメタル層である第3配線層(CMT層)に形成されている。したがって、タッチ線60は、ゲート線40及びデータ線50とは異なる層に設けられている。 A touch line 60 is formed on the third insulating film 123. The touch wire 60 is made of a low resistance material such as metal. For example, the touch wire 60 is a metal film made of copper or the like. In the present embodiment, the touch wire 60 is a copper wire made of a copper film. The touch wire 60 is formed in a third wiring layer (CMT layer), which is a metal layer above the second wiring layer. Therefore, the touch line 60 is provided on a layer different from the gate line 40 and the data line 50.

第3絶縁膜123とタッチ線60の上には、第4絶縁層(TPS層)として第4絶縁膜124が形成されている。したがって、タッチ線60は、第3絶縁膜123と第4絶縁膜124との間に形成されている。第4絶縁膜124は、タッチ線60を覆うように第3絶縁膜123の全面にわたって形成されている。第4絶縁膜124は、例えば、窒化シリコン膜等の無機材料からなる無機絶縁膜によって構成されている。 A fourth insulating film 124 is formed as a fourth insulating layer (TPS layer) on the third insulating film 123 and the touch wire 60. Therefore, the touch wire 60 is formed between the third insulating film 123 and the fourth insulating film 124. The fourth insulating film 124 is formed over the entire surface of the third insulating film 123 so as to cover the touch line 60. The fourth insulating film 124 is made of an inorganic insulating film made of an inorganic material such as a silicon nitride film.

第4絶縁膜124の上には、共通電極30が形成されている。共通電極30は、例えば、インジウム錫酸化物(ITO:Indium Tin Oxide)等の透明金属酸化物によって構成された透明電極である。本実施の形態において、共通電極30は、ITO膜である。共通電極30は、第3配線層の上の第4配線層(MIT層)に形成されている。 A common electrode 30 is formed on the fourth insulating film 124. The common electrode 30 is a transparent electrode composed of, for example, a transparent metal oxide such as indium tin oxide (ITO: Indium Tin Oxide). In the present embodiment, the common electrode 30 is an ITO film. The common electrode 30 is formed in a fourth wiring layer (MIT layer) above the third wiring layer.

上述のように、共通電極30は複数形成されている。具体的には、図3に示すように、共通電極30は、行方向及び列方向に互いに分離した状態でマトリクス状に配置されている。 As described above, a plurality of common electrodes 30 are formed. Specifically, as shown in FIG. 3, the common electrodes 30 are arranged in a matrix in a state of being separated from each other in the row direction and the column direction.

また、複数の共通電極30は、画像表示領域1a内の全ての画素PXにわたって形成されている。これにより、ゲート線40及びデータ線50等の配線が共通電極30によって覆われるので、ゲート線40及びデータ線50等の配線で発生する電界を共通電極30によって遮蔽することができる。つまり、TFT層で発生する電界を共通電極30によってシールドすることができる。したがって、共通電極30の上に形成される画素電極20の形状及び大きさの設計の自由度が向上するので、画素PXの光透過率及び開口率を容易に向上させることができる。 Further, the plurality of common electrodes 30 are formed over all the pixels PX in the image display area 1a. As a result, the wiring of the gate wire 40 and the data line 50 and the like is covered by the common electrode 30, so that the electric field generated by the wiring of the gate wire 40 and the data line 50 and the like can be shielded by the common electrode 30. That is, the electric field generated in the TFT layer can be shielded by the common electrode 30. Therefore, since the degree of freedom in designing the shape and size of the pixel electrode 20 formed on the common electrode 30 is improved, the light transmittance and the aperture ratio of the pixel PX can be easily improved.

図8に示すように、共通電極30は、第4絶縁膜124に形成されたコンタクトホール124aを介して1本のタッチ線60に接続されている。これにより、タッチ位置検出駆動を行う際に、ユーザがタッチした位置の共通電極30の容量変化を、当該共通電極30に接続されたタッチ線60を介して検出することができる。つまり、コンタクトホール124aは、タッチ電極となる共通電極30に給電するための給電用貫通孔である。 As shown in FIG. 8, the common electrode 30 is connected to one touch wire 60 via a contact hole 124a formed in the fourth insulating film 124. As a result, when the touch position detection drive is performed, the capacitance change of the common electrode 30 at the position touched by the user can be detected via the touch line 60 connected to the common electrode 30. That is, the contact hole 124a is a power feeding through hole for supplying power to the common electrode 30 serving as the touch electrode.

また、ITO膜は比較的に抵抗値が高いが、このように低抵抗の金属膜からなるタッチ線60を共通電極30に接続することによって、ITO膜からなる共通電極30を低抵抗化することができ、共通電極30の時定数を下げることができる。つまり、画像表示駆動を行う際に、タッチ線60をコモン線として利用することができる。 Further, although the ITO film has a relatively high resistance value, the resistance of the common electrode 30 made of an ITO film can be reduced by connecting the touch wire 60 made of a metal film having a low resistance to the common electrode 30 in this way. The time constant of the common electrode 30 can be lowered. That is, the touch line 60 can be used as a common line when driving the image display.

さらに、タッチ線60の上に共通電極30を設けることで、共通電極30によってタッチ線60を覆うことができる。これにより、共通電極30上にタッチ線60を設ける場合と比べて、腐食しやすい金属材料からなるタッチ線60の腐食を抑制することができる。 Further, by providing the common electrode 30 on the touch line 60, the touch line 60 can be covered by the common electrode 30. As a result, corrosion of the touch wire 60 made of a metal material that is easily corroded can be suppressed as compared with the case where the touch wire 60 is provided on the common electrode 30.

第4絶縁膜124及び共通電極30の上には、第5絶縁層(UPS層)として第5絶縁膜125が形成されている。第5絶縁膜125は、共通電極30を覆うように第4絶縁膜124の全面にわたって形成されている。第5絶縁膜125は、例えば、窒化シリコン膜等の無機材料からなる無機絶縁膜によって構成されている。 A fifth insulating film 125 is formed as a fifth insulating layer (UPS layer) on the fourth insulating film 124 and the common electrode 30. The fifth insulating film 125 is formed over the entire surface of the fourth insulating film 124 so as to cover the common electrode 30. The fifth insulating film 125 is made of an inorganic insulating film made of an inorganic material such as a silicon nitride film.

上述のように、コンタクトホール124aは、平面視において、タッチ線60と部分的に重なるように形成されている(図6参照)。これにより、図8に示すように、コンタクトホール124aは、タッチ線60の端部に跨って形成される。したがって、コンタクトホール124aの上に形成される共通電極30及び第5絶縁膜125には、段差が形成される。 As described above, the contact hole 124a is formed so as to partially overlap the touch line 60 in a plan view (see FIG. 6). As a result, as shown in FIG. 8, the contact hole 124a is formed so as to straddle the end portion of the touch line 60. Therefore, a step is formed in the common electrode 30 and the fifth insulating film 125 formed on the contact hole 124a.

本実施の形態では、図6に示すように、コンタクトホール124aは、タッチ線60の屈曲部の角部と部分的に重なっている。これにより、タッチ線60の直角の角部の2辺の各々に段差が形成されている。したがって、2方向に段差が形成されている。 In the present embodiment, as shown in FIG. 6, the contact hole 124a partially overlaps the corner portion of the bent portion of the touch line 60. As a result, a step is formed on each of the two sides of the right-angled corner of the touch line 60. Therefore, a step is formed in two directions.

第5絶縁膜125の上には、画素電極20が形成されている。画素電極20は、第5絶縁膜125を介して共通電極30に対向している。つまり、画素電極20は、共通電極30の上に形成されている。画素電極20は、例えば、インジウム錫酸化物等の透明金属酸化物によって構成された透明電極である。本実施の形態において、画素電極20は、共通電極30と同様に、ITO膜である。画素電極20は、第4配線層の上の第5配線層(PIT層)に形成されている。 A pixel electrode 20 is formed on the fifth insulating film 125. The pixel electrode 20 faces the common electrode 30 via the fifth insulating film 125. That is, the pixel electrode 20 is formed on the common electrode 30. The pixel electrode 20 is a transparent electrode composed of, for example, a transparent metal oxide such as indium tin oxide. In the present embodiment, the pixel electrode 20 is an ITO film like the common electrode 30. The pixel electrode 20 is formed in a fifth wiring layer (PIT layer) above the fourth wiring layer.

画素電極20の上には配向膜126が形成されている。配向膜126は、第1透明基材110の上方において、画素電極20を覆うように第5絶縁膜125の上に形成される。具体的には、配向膜126は、全ての画素PIXにわたって形成されている。 An alignment film 126 is formed on the pixel electrode 20. The alignment film 126 is formed on the fifth insulating film 125 so as to cover the pixel electrode 20 above the first transparent base material 110. Specifically, the alignment film 126 is formed over all pixel PIXs.

配向膜126は、液晶層300に接しており、液晶層300の液晶分子の初期配向角度を制御する。本実施の形態では、液晶分子の初期配向角度を一定方向に揃えるために、配向膜126にはラビング処理が施されている。配向膜126は、例えばポリイミドからなる樹脂膜である。 The alignment film 126 is in contact with the liquid crystal layer 300 and controls the initial orientation angle of the liquid crystal molecules of the liquid crystal layer 300. In the present embodiment, the alignment film 126 is subjected to a rubbing treatment in order to align the initial orientation angles of the liquid crystal molecules in a certain direction. The alignment film 126 is, for example, a resin film made of polyimide.

次に、第2基板200について説明する。第2基板200は、第1基板100に対向する対向基板である。図7及び図8に示すように、第2基板200は、第2透明基材210と、第2透明基材210に形成されたブラックマトリクス220と、カラーフィルタ230とを有する。したがって、第2基板200は、カラーフィルタ230を有するカラーフィルタ基板(CF基板)となる。 Next, the second substrate 200 will be described. The second substrate 200 is an opposed substrate facing the first substrate 100. As shown in FIGS. 7 and 8, the second substrate 200 has a second transparent base material 210, a black matrix 220 formed on the second transparent base material 210, and a color filter 230. Therefore, the second substrate 200 is a color filter substrate (CF substrate) having a color filter 230.

第2透明基材210は、第1透明基材110と同様に、例えば、ガラス基板等の透明基板である。 The second transparent substrate 210 is, for example, a transparent substrate such as a glass substrate, like the first transparent substrate 110.

ブラックマトリクス220は、黒色層の遮光層であり、例えばカーボンブラックによって構成されている。ブラックマトリクス220は、第2透明基材210の液晶層300側の面に形成される。ブラックマトリクス220は、行方向及び列方向に隣り合う2つの画素間に形成される。したがった、ブラックマトリクス220は、画素間に配置された各種配線を覆うように形成されている。一例として、ブラックマトリクス220は、全体として格子状に形成される。 The black matrix 220 is a light-shielding layer of a black layer, and is made of, for example, carbon black. The black matrix 220 is formed on the surface of the second transparent base material 210 on the liquid crystal layer 300 side. The black matrix 220 is formed between two pixels adjacent to each other in the row direction and the column direction. Therefore, the black matrix 220 is formed so as to cover various wirings arranged between the pixels. As an example, the black matrix 220 is formed in a grid pattern as a whole.

カラーフィルタ230は、複数の画素PXごとに形成されている。具体的には、カラーフィルタ230は、赤色画素PXR、緑色画素PXG及び青色画素PXBの各々に対応して、赤色カラーフィルタ、青色カラーフィルタ及び緑色カラーフィルタが形成される。各カラーフィルタは、ブラックマトリクス220の間の領域(つまりブラックマトリクス220の開口部)に形成される。 The color filter 230 is formed for each of the plurality of pixels PX. Specifically, the color filter 230 forms a red color filter, a blue color filter, and a green color filter corresponding to each of the red pixel PXR, the green pixel PXG, and the blue pixel PXB. Each color filter is formed in the region between the black matrix 220 (that is, the opening of the black matrix 220).

また、第2基板200は、複数のスペーサ240を有する。複数のスペーサ240の各々は、第1基板100に向かって突出するように第2透明基材210に形成されている。複数のスペーサ240は、第1基板100と第2基板200との間隔(セルギャップ)を一定に維持するための柱状部材である。複数のスペーサ240を設けることで、液晶層300の厚さを容易に一定に維持することができる。一例として、各スペーサ240は、円柱台形状であり、上端部及び下端部の平面視形状は円形である。なお、画像表示領域1aの全域で第1基板100と第2基板200との間隔を一定に維持するために、複数のスペーサ240は、画像表示領域1aの全域にわたって配置されている。 Further, the second substrate 200 has a plurality of spacers 240. Each of the plurality of spacers 240 is formed on the second transparent substrate 210 so as to project toward the first substrate 100. The plurality of spacers 240 are columnar members for maintaining a constant distance (cell gap) between the first substrate 100 and the second substrate 200. By providing the plurality of spacers 240, the thickness of the liquid crystal layer 300 can be easily kept constant. As an example, each spacer 240 has a cylindrical trapezoidal shape, and the upper end portion and the lower end portion have a circular shape in a plan view. The plurality of spacers 240 are arranged over the entire area of the image display area 1a in order to keep the distance between the first substrate 100 and the second substrate 200 constant over the entire area of the image display area 1a.

各スペーサ240は、アクリル樹脂等の樹脂材料によって構成されており、弾性変形することができる。これにより、第1基板100の表面に凹凸が存在してセルギャップ変動が生じていたとしても、スペーサ240の先端部が第1基板100の表面の凹凸に追従して変形することができる。各スペーサ240は、例えばフォトリソグラフィー等によって所定の形状に形成することができる。 Each spacer 240 is made of a resin material such as acrylic resin and can be elastically deformed. As a result, even if the surface of the first substrate 100 has irregularities and cell gap fluctuations occur, the tip of the spacer 240 can be deformed following the irregularities on the surface of the first substrate 100. Each spacer 240 can be formed into a predetermined shape by, for example, photolithography.

このように構成されるインセルタッチパネル1には、一対の偏光板(不図示)が貼り合わされている。例えば、一対の偏光板の一方が第1基板100の外面に形成され、一対の偏光板の他方が第2基板200の外面に形成される。一対の偏光板は、偏光方向が互いに直交するように配置されている。また、一対の偏光板には、位相差板が貼り合わされていてもよい。 A pair of polarizing plates (not shown) are attached to the in-cell touch panel 1 configured in this way. For example, one of the pair of polarizing plates is formed on the outer surface of the first substrate 100, and the other of the pair of polarizing plates is formed on the outer surface of the second substrate 200. The pair of polarizing plates are arranged so that the polarization directions are orthogonal to each other. Further, a retardation plate may be attached to the pair of polarizing plates.

次に、本実施の形態に係るインセルタッチパネル1の作用効果について、本開示に至った経緯も含めて説明する。 Next, the action and effect of the in-cell touch panel 1 according to the present embodiment will be described together with the background to the present disclosure.

液晶表示装置(液晶表示パネル)には、液晶層の液晶分子を所定の角度で初期配向させるために、画素電極を覆うように配向膜が形成されている。配向膜は、配向膜液(液状の配向膜材料)を塗布し、濡れ広がった配向膜液を硬化することで膜状に形成される。例えば、配向膜液は、インクジェット等によってTFT基板の複数箇所に滴下することによって、配向膜液をTFT基板の全面に濡れ広がらせることができる。 In the liquid crystal display device (liquid crystal display panel), an alignment film is formed so as to cover the pixel electrodes in order to initially orient the liquid crystal molecules in the liquid crystal layer at a predetermined angle. The alignment film is formed into a film by applying an alignment film solution (liquid alignment film material) and curing the wet and spread alignment film solution. For example, the alignment film liquid can be wetted and spread over the entire surface of the TFT substrate by dropping the alignment film liquid onto a plurality of locations on the TFT substrate by an inkjet or the like.

このとき、タッチ線を有する液晶表示装置であるインセルタッチパネルでは、タッチ線と共通電極とを接続するためにタッチ線と共通電極との間の絶縁膜にコンタクトホールが形成されているが、このコンタクトホールは、厚みが厚い絶縁膜(本実施の形態では第3絶縁膜123)よりも上に位置しているため、配向膜液を塗布したときに、タッチ線と共通電極とを接続するコンタクトホールの近傍の縁で配向膜液が留まってしまい、コンタクトホール近傍の縁で配向膜液が厚くなったり、コンタクトホール内に配向膜液が入り込まなくなったりすることがある。このため、コンタクトホール近傍で配向膜の膜厚が不均一になったり、コンタクトホール内に配向膜が形成されなかったりして、コンタクトホール付近における液晶層の液晶分子を所望の角度で初期配向することができなくなる。この結果、表示ムラ又は光漏れ等が発生し、画像品位が低下する。 At this time, in the in-cell touch panel, which is a liquid crystal display device having a touch line, a contact hole is formed in the insulating film between the touch line and the common electrode in order to connect the touch line and the common electrode. Since the hole is located above the thick insulating film (third insulating film 123 in the present embodiment), the contact hole that connects the touch line and the common electrode when the alignment film liquid is applied. The alignment film solution may stay at the edge near the contact hole, and the alignment film solution may become thicker at the edge near the contact hole, or the alignment film solution may not enter the contact hole. Therefore, the film thickness of the alignment film becomes non-uniform in the vicinity of the contact hole, or the alignment film is not formed in the contact hole, so that the liquid crystal molecules in the liquid crystal layer in the vicinity of the contact hole are initially oriented at a desired angle. You will not be able to. As a result, display unevenness or light leakage occurs, and the image quality deteriorates.

そこで、本実施の形態におけるインセルタッチパネル1では、共通電極30とタッチ線60とを接続するためのコンタクトホール124aが、平面視において、タッチ線60と部分的に重なるように形成されている。 Therefore, in the in-cell touch panel 1 of the present embodiment, the contact hole 124a for connecting the common electrode 30 and the touch line 60 is formed so as to partially overlap the touch line 60 in a plan view.

これにより、コンタクトホール124aの端部に跨って形成される共通電極30及び第5絶縁膜125には段差が形成されるので、配向膜126を形成するための配向膜液を第5絶縁膜125の表面に塗布したときに、配向膜液は、この段差に触れることで容易に濡れ広がる。これにより、配向膜液を塗布したときにコンタクトホール124aの縁で配向膜液が留まってしまうことを抑制することができる。この結果、コンタクトホール124aの縁で配向膜液を均一な膜厚で塗布することができるとともに、配向膜液をコンタクトホール124a内にまでに容易に導入することができる。したがって、均一な膜厚の配向膜126を形成することができるとともに、コンタクトホール124a内にまで配向膜126を形成することができる。この結果、コンタクトホール124a付近においても、液晶層の液晶分子を所望の角度で初期配向することができる。したがって、表示ムラ又は光漏れ等が発生することを抑制できるので、画像品位が低下することを抑制できる。 As a result, a step is formed in the common electrode 30 and the fifth insulating film 125 formed across the end of the contact hole 124a. Therefore, the alignment film liquid for forming the alignment film 126 is used as the fifth insulating film 125. When applied to the surface of, the alignment film liquid easily wets and spreads by touching this step. As a result, it is possible to prevent the alignment film solution from staying at the edge of the contact hole 124a when the alignment film solution is applied. As a result, the alignment film liquid can be applied at the edge of the contact hole 124a with a uniform film thickness, and the alignment film liquid can be easily introduced into the contact hole 124a. Therefore, the alignment film 126 having a uniform film thickness can be formed, and the alignment film 126 can be formed even in the contact hole 124a. As a result, the liquid crystal molecules in the liquid crystal layer can be initially oriented at a desired angle even in the vicinity of the contact hole 124a. Therefore, it is possible to suppress the occurrence of display unevenness or light leakage, and thus it is possible to suppress the deterioration of image quality.

本実施の形態では、図6に示すように、コンタクトホール124aは、タッチ線60の屈曲部の角部と部分的に重なっているので、2方向に段差が形成されている。 In the present embodiment, as shown in FIG. 6, since the contact hole 124a partially overlaps the corner portion of the bent portion of the touch line 60, a step is formed in two directions.

これにより、配向膜液を塗布したときに配向膜液は2方向の段差に触れることになるので、配向膜液が濡れ広がりやすくなる。したがって、より均一な膜厚で配向膜液を塗布することができるとともに、コンタクトホール124a内に配向膜液がより導入しやすくなる。 As a result, when the alignment film solution is applied, the alignment film solution comes into contact with the step in two directions, so that the alignment film solution tends to get wet and spread. Therefore, the alignment film solution can be applied with a more uniform film thickness, and the alignment film solution can be more easily introduced into the contact hole 124a.

(変形例1)
次に、変形例1に係るインセルタッチパネについて、図9及び図10を用いて説明する。図9は、変形例1に係るインセルタッチパネにおけるコンタクトホール124aの周辺の構成を示す平面図である。図10は、図9のX−X線における断面図である。
(Modification example 1)
Next, the in-cell touch panel according to the first modification will be described with reference to FIGS. 9 and 10. FIG. 9 is a plan view showing the configuration around the contact hole 124a in the in-cell touch panel according to the first modification. FIG. 10 is a cross-sectional view taken along the line XX of FIG.

上記実施の形態におけるインセルタッチパネル1では、共通電極30とタッチ線60とを接続するコンタクトホール124aは、平面視において、タッチ線60と部分的に重なっていてタッチ線60からはみ出していたが、本変形例におけるインセルタッチパネでは、図9及び図10に示すように、コンタクトホール124aは、平面視において、タッチ線60からはみ出すことなくタッチ線60の上に形成されている。 In the in-cell touch panel 1 according to the above embodiment, the contact hole 124a connecting the common electrode 30 and the touch line 60 partially overlaps the touch line 60 in a plan view and protrudes from the touch line 60. In the in-cell touch panel in the modified example, as shown in FIGS. 9 and 10, the contact hole 124a is formed on the touch line 60 without protruding from the touch line 60 in a plan view.

その代わりに、本変形例におけるインセルタッチパネでは、コンタクトホール124aに、コンタクト膜70が形成されている。コンタクト膜124aは、配向膜126に接している。また、コンタクト膜124aは、画素電極20から離間して配置されている。 Instead, in the in-cell touch panel in this modification, the contact film 70 is formed in the contact hole 124a. The contact film 124a is in contact with the alignment film 126. Further, the contact film 124a is arranged apart from the pixel electrode 20.

また、コンタクト膜70は、画素電極20と同層に形成されている。つまり、コンタクト膜70は、ITO膜をパターニングして所定形状の画素電極20を形成すると同時に所定の形状に形成される。本実施の形態において、コンタクト膜70は、平面視において、矩形の島状に形成されているが、コンタクト膜70の形状は、矩形に限らず、円形等であってもよい。 Further, the contact film 70 is formed in the same layer as the pixel electrode 20. That is, the contact film 70 is formed into a predetermined shape at the same time as forming the pixel electrode 20 having a predetermined shape by patterning the ITO film. In the present embodiment, the contact film 70 is formed in a rectangular island shape in a plan view, but the shape of the contact film 70 is not limited to a rectangle and may be a circle or the like.

そして、コンタクト膜70は、平面視において、コンタクトホール124aと部分的に重なるように形成されている。これにより、コンタクト膜70は、コンタクトホール124aの端部の段差部分に跨った状態で形成される。したがって、コンタクト膜70は、段差状に形成される。 The contact film 70 is formed so as to partially overlap the contact hole 124a in a plan view. As a result, the contact film 70 is formed so as to straddle the stepped portion at the end of the contact hole 124a. Therefore, the contact film 70 is formed in a stepped shape.

これにより、配向膜126を形成するための配向膜液を第5絶縁膜125の表面に塗布したときに、配向膜液は、このコンタクト膜70の段差に触れることで容易に濡れ広がる。これにより、上記実施の形態におけるインセルタッチパネル1と同様に、配向膜液を塗布したときにコンタクトホール124aの縁で配向膜液が留まってしまうことを抑制することができる。この結果、コンタクトホール124aの縁で配向膜液を均一な膜厚で塗布することができるとともに、配向膜液をコンタクトホール124a内にまでに容易に導入することができる。つまり、コンタクト膜70は、配向膜液を濡れ広がらせてコンタクトホール124a内に導入するための導入膜として機能し、コンタクト膜70が形成された部分は、配向膜液が導入される導入部となる。したがって、均一な膜厚の配向膜126を形成することができるとともに、コンタクトホール124a内にまで配向膜126を形成することができる。この結果、コンタクトホール124a付近でも、液晶層の液晶分子を所望の角度で初期配向することができる。したがって、表示ムラ又は光漏れ等が発生することを抑制できるので、画像品位が低下することを抑制できる。 As a result, when the alignment film liquid for forming the alignment film 126 is applied to the surface of the fifth insulating film 125, the alignment film liquid easily wets and spreads by touching the step of the contact film 70. As a result, similarly to the in-cell touch panel 1 in the above embodiment, it is possible to prevent the alignment film liquid from staying at the edge of the contact hole 124a when the alignment film liquid is applied. As a result, the alignment film liquid can be applied at the edge of the contact hole 124a with a uniform film thickness, and the alignment film liquid can be easily introduced into the contact hole 124a. That is, the contact film 70 functions as an introduction film for wetting and spreading the alignment film liquid and introducing it into the contact hole 124a, and the portion where the contact film 70 is formed is the introduction portion into which the alignment film liquid is introduced. Become. Therefore, the alignment film 126 having a uniform film thickness can be formed, and the alignment film 126 can be formed even in the contact hole 124a. As a result, the liquid crystal molecules in the liquid crystal layer can be initially oriented at a desired angle even in the vicinity of the contact hole 124a. Therefore, it is possible to suppress the occurrence of display unevenness or light leakage, and thus it is possible to suppress the deterioration of image quality.

しかも、本変形例では、コンタクトホール124aがタッチ線60からはみ出すことなくタッチ線60の上に形成されている。 Moreover, in this modification, the contact hole 124a is formed on the touch line 60 without protruding from the touch line 60.

これにより、コンタクトホール124aをフォトリソグラフィ及びエッチングによって形成する際に、コンタクトホール124aの下のタッチ線60をエッチングストッパとして用いることができる。例えば、無機材料からなる第4絶縁膜124にドライエッチングによってコンタクトホール124aを形成する際に、ドライエッチングによってタッチ線60の下の有機材料からなる第3絶縁膜123にダメージを与えることを防止することができる。 Thereby, when the contact hole 124a is formed by photolithography and etching, the touch line 60 under the contact hole 124a can be used as an etching stopper. For example, when the contact hole 124a is formed on the fourth insulating film 124 made of an inorganic material by dry etching, it is possible to prevent the third insulating film 123 made of an organic material under the touch line 60 from being damaged by the dry etching. be able to.

なお、コンタクト膜70は、各画素PXに1つずつ設けてもよいし、各画素PXに複数ずつ設けてもよい。あるいは、コンタクト膜70は、列方向又は行方向の複数の画素PXに断続的に設けてもよい。この場合、複数のコンタクト膜70は、行方向又は列方向に直線状に並んでいるとよい。 One contact film 70 may be provided for each pixel PX, or a plurality of contact films 70 may be provided for each pixel PX. Alternatively, the contact film 70 may be provided intermittently on a plurality of pixels PX in the column direction or the row direction. In this case, the plurality of contact films 70 may be arranged linearly in the row direction or the column direction.

(変形例2)
次に、変形例2に係るインセルタッチパネについて、図11を用いて説明する。図11は、変形例2に係るインセルタッチパネの画素の構成を示す平面図である。
(Modification 2)
Next, the in-cell touch panel according to the second modification will be described with reference to FIG. FIG. 11 is a plan view showing the configuration of pixels of the in-cell touch panel according to the second modification.

上記実施の形態におけるインセルタッチパネル1では、共通電極30とタッチ線60とを接続するコンタクトホール124aは、平面視において、タッチ線60の屈曲部の角部と部分的に重なっていたが、本変形例におけるインセルタッチパネでは、コンタクトホール124aは、タッチ線60の直線部と部分的に重なっている。 In the in-cell touch panel 1 according to the above embodiment, the contact hole 124a connecting the common electrode 30 and the touch line 60 partially overlaps the corner portion of the bent portion of the touch line 60 in a plan view. In the in-cell touch panel in the example, the contact hole 124a partially overlaps the straight portion of the touch line 60.

また、本変形例では、コンタクトホール124aの中心は、タッチ線60の幅の中心からずれている。具体的には、コンタクトホール124aは、タッチ線60の幅の中心からタッチ線60の幅方向の一方側にずれている。 Further, in this modification, the center of the contact hole 124a is deviated from the center of the width of the touch line 60. Specifically, the contact hole 124a is deviated from the center of the width of the touch line 60 to one side in the width direction of the touch line 60.

さらに、本変形例では、コンタクトホール124aは、複数の画素PXの各々に2つ形成されている。そして、2つのコンタクトホール124aの一方と他方とでは、タッチ線60とのずれ方向が逆方向になっている。具体的には、2つのコンタクトホール124aのうちの一方のコンタクトホール124aは、タッチ線60の幅の中心からタッチ線60の幅方向の一方側にずれており、他方のコンタクトホール124aは、タッチ線60の幅の中心からタッチ線60の幅方向の他方側にずれている。 Further, in this modification, two contact holes 124a are formed in each of the plurality of pixels PX. The deviation direction of the touch line 60 is opposite to that of one of the two contact holes 124a and the other. Specifically, one of the two contact holes 124a is displaced from the center of the width of the touch line 60 to one side in the width direction of the touch line 60, and the other contact hole 124a is touched. It is deviated from the center of the width of the line 60 to the other side in the width direction of the touch line 60.

これにより、コンタクトホール124aを形成するときのマスクが行方向にずれたとしても、2つのコンタクトホール124aの少なくとも1つをタッチ線60と部分的に重ならせることができる。 Thereby, even if the mask for forming the contact hole 124a is displaced in the row direction, at least one of the two contact holes 124a can be partially overlapped with the touch line 60.

なお、本変形例では、デュアルゲート構造が採用されており、列方向に隣り合う2つの画素PXの境界部ごとに2本のゲート線40が設けられているが、これに限らない。また、本変形例では、1つの画素列ごとにタッチ線60とダミータッチ線60Aとが交互に配置されているが、これに限らない。また、本変形例では、1つの画素PXに2つのコンタクトホール124aが形成されているが、これに限らない。例えば、1つの画素PXに3つ以上のコンタクトホール124aが形成されていてもよい。なお、本変形例は、変形例1にも適用することができる。 In this modification, a dual gate structure is adopted, and two gate lines 40 are provided at each boundary portion of two pixel PXs adjacent to each other in the column direction, but the present invention is not limited to this. Further, in this modification, the touch lines 60 and the dummy touch lines 60A are alternately arranged for each pixel row, but the present invention is not limited to this. Further, in this modification, two contact holes 124a are formed in one pixel PX, but the present invention is not limited to this. For example, three or more contact holes 124a may be formed in one pixel PX. This modified example can also be applied to the modified example 1.

(その他の変形例)
以上、本開示に係るインセルタッチパネ及び画像表示装置等について、実施の形態及び変形例に基づいて説明したが、本開示は、上記実施の形態及び変形例に限定されるものではない。
(Other variants)
The in-cell touch panel, the image display device, and the like according to the present disclosure have been described above based on the embodiments and modifications, but the present disclosure is not limited to the embodiments and modifications.

例えば、上記実施の形態及び変形例では、第3絶縁膜123と第4絶縁膜124との間にタッチ線60が形成されるとともに第4絶縁膜124の上に共通電極30が形成されており、タッチ線60の配線層と画素電極20の配線層との間に共通電極30が配置されていたが、これに限らない。 For example, in the above-described embodiment and modification, the touch wire 60 is formed between the third insulating film 123 and the fourth insulating film 124, and the common electrode 30 is formed on the fourth insulating film 124. , The common electrode 30 is arranged between the wiring layer of the touch line 60 and the wiring layer of the pixel electrode 20, but the present invention is not limited to this.

具体的には、第3絶縁膜123と第4絶縁膜124との間に共通電極30が形成され、第4絶縁膜124の上にタッチ線60が形成され、共通電極30の上に画素電極が形成されていてもよい。つまり、共通電極30の配線層と画素電極20の配線層との間にタッチ線60が配置されていてもよい。このように構成することで、開口率や透過率のロスを軽減することができる。 Specifically, a common electrode 30 is formed between the third insulating film 123 and the fourth insulating film 124, a touch line 60 is formed on the fourth insulating film 124, and a pixel electrode is formed on the common electrode 30. May be formed. That is, the touch line 60 may be arranged between the wiring layer of the common electrode 30 and the wiring layer of the pixel electrode 20. With such a configuration, the loss of aperture ratio and transmittance can be reduced.

また、上記実施の形態及び変形例では、データ線50とトランジスタ10のドレイン電極10Dとが接続され、画素電極20とトランジスタ10のソース電極10Sとが接続されていたが、これに限らない。例えば、データ線50とトランジスタ10のソース電極10Sとが接続され、画素電極20とトランジスタ10のドレイン電極10Dとが接続されていてもよい。 Further, in the above-described embodiment and modification, the data line 50 and the drain electrode 10D of the transistor 10 are connected, and the pixel electrode 20 and the source electrode 10S of the transistor 10 are connected, but the present invention is not limited to this. For example, the data line 50 and the source electrode 10S of the transistor 10 may be connected, and the pixel electrode 20 and the drain electrode 10D of the transistor 10 may be connected.

また、上記実施の形態及び変形例では、ゲート線40が行方向に延在し、データ線50、タッチ線60及びゲート引出線41が列方向に延在していたが、これに限らない。ゲート線40が列方向に延在し、データ線50、タッチ線60及びゲート引出線41が行方向に延在していてもよい。つまり、第1方向が列方向で、第1方向に直交する方向が行方向であってもよい。この場合、赤色画素PXR、緑色画素PXG及び青色画素PXBの3種の画素は、所定の配列で列方向に周期的に配列されていればよいし、ゲートドライバ5及びソースドライバ6は、インセルタッチパネル1の行方向側の端部に実装されていればよい。 Further, in the above-described embodiment and modification, the gate line 40 extends in the row direction, and the data line 50, the touch line 60, and the gate leader line 41 extend in the column direction, but the present invention is not limited to this. The gate line 40 may extend in the column direction, and the data line 50, the touch line 60, and the gate leader line 41 may extend in the row direction. That is, the first direction may be the column direction, and the direction orthogonal to the first direction may be the row direction. In this case, the three types of pixels, the red pixel PXR, the green pixel PXG, and the blue pixel PXB, may be periodically arranged in a predetermined arrangement in the column direction, and the gate driver 5 and the source driver 6 are in-cell touch panels. It suffices if it is mounted at the end on the row direction side of 1.

また、上記実施の形態及び変形例では、配向膜126を形成する際に配向膜液を複数箇所に滴下することで配向膜液を塗布したが、これに限らない。例えば、配向膜液を印刷することで配向膜液を塗布してもよい。 Further, in the above-described embodiments and modifications, the alignment film solution is applied by dropping the alignment film solution at a plurality of locations when forming the alignment film 126, but the present invention is not limited to this. For example, the alignment film solution may be applied by printing the alignment film solution.

その他、上記実施の形態及び変形例に対して当業者が思いつく各種変形を施して得られる形態や、本開示の趣旨を逸脱しない範囲で実施の形態及び変形例における構成要素及び機能を任意に組み合わせることで実現される形態も本開示に含まれる。 In addition, a form obtained by applying various modifications to the above-described embodiment and modification that can be conceived by those skilled in the art, and components and functions in the embodiment and modification are arbitrarily combined without departing from the spirit of the present disclosure. The form realized by this is also included in the present disclosure.

1 インセルタッチパネル
1a 画像表示領域
1b 額縁領域
2 画像表示装置
3 バックライト
4 画像処理部
5 ゲートドライバ
6 ソースドライバ
10 トランジスタ
10G ゲート電極
10S ソース電極
10D ドレイン電極
10SC 半導体層
20 画素電極
21 ライン電極
22 連結電極
30 共通電極
40 ゲート線
41 ゲート引出線
50 データ線
60 タッチ線
60A ダミータッチ線
70 コンタクト膜
100 第1基板
110 第1透明基材
121 第1絶縁膜
122 第2絶縁膜
123 第3絶縁膜
124 第4絶縁膜
124a コンタクトホール
125 第5絶縁膜
126 配向膜
200 第2基板
210 第2透明基材
220 ブラックマトリクス
230 カラーフィルタ
240 スペーサ
300 液晶層
PX 画素
PXR 赤色画素
PXG 緑色画素
PXB 青色画素
1 In-cell touch panel 1a Image display area 1b Frame area 2 Image display device 3 Backlight 4 Image processing unit 5 Gate driver 6 Source driver 10 Transistor 10G Gate electrode 10S Source electrode 10D Drain electrode 10SC Semiconductor layer 20 Pixel electrode 21 Line electrode 22 Connection electrode 30 Common electrode 40 Gate wire 41 Gate leader wire 50 Data wire 60 Touch wire 60A Dummy touch wire 70 Contact film 100 First substrate 110 First transparent substrate 121 First insulating film 122 Second insulating film 123 Third insulating film 124 4 Insulating film 124a Contact hole 125 Fifth insulating film 126 Alignment film 200 Second substrate 210 Second transparent base material 220 Black matrix 230 Color filter 240 Spacer 300 Liquid crystal layer PX pixel PXR Red pixel PXG Green pixel PXB Blue pixel

Claims (11)

第1方向と前記第1方向に交差する第2方向とに配列された複数の画素によって構成された画像表示領域を有するインセルタッチパネルであって、
前記複数の画素の各々に設けられたトランジスタ及び画素電極と、
前記第1方向及び前記第2方向の各々に配列され、各々が1つ以上の前記画素電極に対向するとともに互いに分離して設けられた複数の共通電極と、
前記第1方向に沿って延在し、前記複数の画素の各々における前記トランジスタにゲート信号を供給する複数のゲート線と、
前記第2方向に沿って延在し、前記複数の画素の各々における前記トランジスタにデータ信号を供給する複数のデータ線と、
前記第2方向に沿って延在する複数のタッチ線と、
前記複数の共通電極と前記複数のタッチ線との間に形成された絶縁膜と、
前記画素電極を覆う配向膜とを備え、
前記複数のタッチ線は、前記絶縁膜に形成されたコンタクトホールを介して、各々に対応する共通電極に接続されており、
平面視において、前記コンタクトホールは、前記タッチ線と部分的に重なるように形成されている、
インセルタッチパネル。
An in-cell touch panel having an image display area composed of a plurality of pixels arranged in a first direction and a second direction intersecting the first direction.
Transistors and pixel electrodes provided in each of the plurality of pixels
A plurality of common electrodes arranged in each of the first direction and the second direction, each facing one or more of the pixel electrodes and separately provided from each other.
A plurality of gate lines extending along the first direction and supplying a gate signal to the transistor in each of the plurality of pixels.
A plurality of data lines extending along the second direction and supplying a data signal to the transistor in each of the plurality of pixels.
A plurality of touch lines extending along the second direction,
An insulating film formed between the plurality of common electrodes and the plurality of touch lines,
An alignment film that covers the pixel electrodes is provided.
The plurality of touch wires are connected to the corresponding common electrodes via contact holes formed in the insulating film.
In a plan view, the contact hole is formed so as to partially overlap the touch line.
In-cell touch panel.
前記コンタクトホールは、前記タッチ線の角部と部分的に重なっている、
請求項1に記載のインセルタッチパネル。
The contact hole partially overlaps the corner of the touch line.
The in-cell touch panel according to claim 1.
前記コンタクトホールの中心は、前記タッチ線の幅の中心からずれている、
請求項1に記載のインセルタッチパネル。
The center of the contact hole is offset from the center of the width of the touch line.
The in-cell touch panel according to claim 1.
前記コンタクトホールは、前記複数の画素の各々に2つ形成されており、
2つの前記コンタクトホールの一方と他方とでは、前記タッチ線とのずれ方向が逆方向である、
請求項3に記載のインセルタッチパネル。
Two contact holes are formed in each of the plurality of pixels.
In one of the two contact holes and the other, the deviation direction from the touch line is opposite.
The in-cell touch panel according to claim 3.
第1方向と前記第1方向に交差する第2方向とに配列された複数の画素によって構成された画像表示領域を有するインセルタッチパネルであって、
前記複数の画素の各々に設けられたトランジスタ及び画素電極と、
前記第1方向及び前記第2方向の各々に配列され、各々が1つ以上の前記画素電極に対向するとともに互いに分離して設けられた複数の共通電極と、
前記第1方向に沿って延在し、前記複数の画素の各々における前記トランジスタにゲート信号を供給する複数のゲート線と、
前記第2方向に沿って延在し、前記複数の画素の各々における前記トランジスタにデータ信号を供給する複数のデータ線と、
前記第2方向に沿って延在する複数のタッチ線と、
前記複数の共通電極と前記複数のタッチ線との間に形成された絶縁膜と、
前記画素電極と同層で、前記画素電極から離間して配置されたコンタクト膜と、
前記画素電極及び前記コンタクト膜を覆う配向膜と、
を備え、
前記複数のタッチ線は、前記絶縁膜に形成されたコンタクトホールを介して、各々に対応する共通電極に接続されており、
前記コンタクトホールは、前記タッチ線の上に形成され、
平面視において、前記コンタクト膜は、前記コンタクトホールと部分的に重なるように形成されている、
インセルタッチパネル。
An in-cell touch panel having an image display area composed of a plurality of pixels arranged in a first direction and a second direction intersecting the first direction.
Transistors and pixel electrodes provided in each of the plurality of pixels
A plurality of common electrodes arranged in each of the first direction and the second direction, each facing one or more of the pixel electrodes and separately provided from each other.
A plurality of gate lines extending along the first direction and supplying a gate signal to the transistor in each of the plurality of pixels.
A plurality of data lines extending along the second direction and supplying a data signal to the transistor in each of the plurality of pixels.
A plurality of touch lines extending along the second direction,
An insulating film formed between the plurality of common electrodes and the plurality of touch lines,
A contact film that is in the same layer as the pixel electrode and is arranged apart from the pixel electrode.
An alignment film that covers the pixel electrode and the contact film, and
With
The plurality of touch wires are connected to the corresponding common electrodes via contact holes formed in the insulating film.
The contact hole is formed on the touch line and
In a plan view, the contact membrane is formed so as to partially overlap the contact hole.
In-cell touch panel.
前記コンタクトホールは、前記タッチ線の角部と部分的に重なっている、
請求項5に記載のインセルタッチパネル。
The contact hole partially overlaps the corner of the touch line.
The in-cell touch panel according to claim 5.
前記コンタクト膜は、前記コンタクトホールの中心からずれて形成されている、
請求項5に記載のインセルタッチパネル。
The contact film is formed so as to be offset from the center of the contact hole.
The in-cell touch panel according to claim 5.
前記コンタクトホール及び前記コンタクト膜は、前記複数の画素の各々に2組形成されており、
2組の前記コンタクトホール及び前記コンタクト膜の一方の組と他方の組とでは、前記コンタクトホールの中心に対する前記コンタクト膜のずれの方向が逆方向である、
請求項7に記載のインセルタッチパネル。
Two sets of the contact hole and the contact film are formed in each of the plurality of pixels.
In the two sets of the contact hole and one set of the contact film and the other set, the direction of displacement of the contact film with respect to the center of the contact hole is opposite.
The in-cell touch panel according to claim 7.
前記第2方向に延在し、前記複数のゲート線との複数の交差部のうちの少なくとも1箇所で前記ゲート線に接続される複数のゲート引出線を備え、
前記コンタクトホールは、前記ゲート引出線と前記データ線との間に形成されている、
請求項1〜8のいずれか1項に記載のインセルタッチパネル。
A plurality of gate leaders extending in the second direction and connected to the gate line at at least one of a plurality of intersections with the plurality of gate lines are provided.
The contact hole is formed between the gate leader line and the data line.
The in-cell touch panel according to any one of claims 1 to 8.
前記ゲート線の上に形成された第1絶縁膜と、
前記第1絶縁膜の上に形成された第2絶縁膜と、
前記第2絶縁膜の上に形成された、前記第2の絶縁膜よりも厚い第3絶縁膜と、
前記第3絶縁膜の上に形成された第4絶縁膜とを備え、
前記第3絶縁膜は、有機材料によって構成されており、
前記データ線は、前記第1絶縁膜と第2絶縁膜との間に形成され、
前記タッチ線は、前記第3絶縁膜と前記第4絶縁膜との間に形成され、
前記共通電極は、前記第4絶縁膜の上に形成され、
前記画素電極は、前記共通電極の上に形成されており、
前記コンタクトホールが形成される前記絶縁膜は、前記第4絶縁膜である、
請求項1〜9のいずれか1項に記載のインセルタッチパネル。
The first insulating film formed on the gate wire and
A second insulating film formed on the first insulating film and
A third insulating film formed on the second insulating film and thicker than the second insulating film,
A fourth insulating film formed on the third insulating film is provided.
The third insulating film is made of an organic material.
The data line is formed between the first insulating film and the second insulating film, and is formed.
The touch line is formed between the third insulating film and the fourth insulating film, and is formed.
The common electrode is formed on the fourth insulating film and is formed on the fourth insulating film.
The pixel electrode is formed on the common electrode, and the pixel electrode is formed on the common electrode.
The insulating film on which the contact hole is formed is the fourth insulating film.
The in-cell touch panel according to any one of claims 1 to 9.
前記ゲート線の上に形成された第1絶縁膜と、
前記第1絶縁膜の上に形成された第2絶縁膜と、
前記第2絶縁膜の上に形成された、前記第2の絶縁膜よりも厚い第3絶縁膜と、
前記第3絶縁膜の上に形成された第4絶縁膜とを備え、
前記第3絶縁膜は、有機材料によって構成されており、
前記データ線は、前記第1絶縁膜と第2絶縁膜との間に形成され、
前記共通電極は、前記第3絶縁膜と前記第4絶縁膜との間に形成され、
前記タッチ線は、前記第4絶縁膜の上に形成され、
前記画素電極は、前記タッチ線の上に形成され、
前記コンタクトホールが形成される前記絶縁膜は、前記第4絶縁膜である、
請求項1〜9のいずれか1項に記載のインセルタッチパネル。
The first insulating film formed on the gate wire and
A second insulating film formed on the first insulating film and
A third insulating film formed on the second insulating film and thicker than the second insulating film,
A fourth insulating film formed on the third insulating film is provided.
The third insulating film is made of an organic material.
The data line is formed between the first insulating film and the second insulating film, and is formed.
The common electrode is formed between the third insulating film and the fourth insulating film, and is formed.
The touch line is formed on the fourth insulating film and is formed on the fourth insulating film.
The pixel electrode is formed on the touch line and
The insulating film on which the contact hole is formed is the fourth insulating film.
The in-cell touch panel according to any one of claims 1 to 9.
JP2019035825A 2019-02-28 2019-02-28 In-cell touch panel Pending JP2020140083A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019035825A JP2020140083A (en) 2019-02-28 2019-02-28 In-cell touch panel
US16/774,748 US11036107B2 (en) 2019-02-28 2020-01-28 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019035825A JP2020140083A (en) 2019-02-28 2019-02-28 In-cell touch panel

Publications (1)

Publication Number Publication Date
JP2020140083A true JP2020140083A (en) 2020-09-03

Family

ID=72264906

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019035825A Pending JP2020140083A (en) 2019-02-28 2019-02-28 In-cell touch panel

Country Status (1)

Country Link
JP (1) JP2020140083A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115528047A (en) * 2022-09-27 2022-12-27 京东方科技集团股份有限公司 Array substrate and display panel
CN116339019A (en) * 2021-12-24 2023-06-27 乐金显示有限公司 touch display device
US12436639B2 (en) 2022-07-14 2025-10-07 Boe Technology Group Co., Ltd. Display substrate, display panel, and display apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116339019A (en) * 2021-12-24 2023-06-27 乐金显示有限公司 touch display device
US12436639B2 (en) 2022-07-14 2025-10-07 Boe Technology Group Co., Ltd. Display substrate, display panel, and display apparatus
CN115528047A (en) * 2022-09-27 2022-12-27 京东方科技集团股份有限公司 Array substrate and display panel

Similar Documents

Publication Publication Date Title
US11036107B2 (en) Liquid crystal display device
US11126025B2 (en) In-cell touch panel
CN110391253B (en) Wiring board and display device
US10996530B2 (en) Liquid crystal display device
US11287709B2 (en) Active matrix substrate and liquid crystal display device
US11199934B2 (en) Display device with position input function
KR102155051B1 (en) Liquid crystal display device and method of manufacturing the same
JP2020140089A (en) In-cell touch panel
US11054927B2 (en) In-cell touch panel
US11385513B2 (en) Liquid crystal display device and liquid crystal display device manufacturing method
US11366540B2 (en) Display device
US11500237B2 (en) Array substrate and display device
JP2020140083A (en) In-cell touch panel
US11333935B2 (en) Liquid crystal display panel
JP2020140078A (en) Liquid crystal display device
US20180136785A1 (en) Position input device and display device having position input function
JP2020160393A (en) Active matrix substrate and liquid crystal display device
JP7204528B2 (en) liquid crystal display panel
US11119368B2 (en) Liquid crystal display panel
JP2020140075A (en) In-cell touch panel
US20250264770A1 (en) Display substrate and display device with suppressed occurrence of display unevenness
JP2020140489A (en) In-cell touch panel
US20250044629A1 (en) Liquid crystal panel
JP6780062B2 (en) Liquid crystal display device
KR100998021B1 (en) Array Board for Horizontal Electric Field Liquid Crystal Display