JP2017195315A - Thin film transistor - Google Patents

Thin film transistor Download PDF

Info

Publication number
JP2017195315A
JP2017195315A JP2016085573A JP2016085573A JP2017195315A JP 2017195315 A JP2017195315 A JP 2017195315A JP 2016085573 A JP2016085573 A JP 2016085573A JP 2016085573 A JP2016085573 A JP 2016085573A JP 2017195315 A JP2017195315 A JP 2017195315A
Authority
JP
Japan
Prior art keywords
thin film
film transistor
insulating layer
gate
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016085573A
Other languages
Japanese (ja)
Inventor
ちひろ 今村
Chihiro Imamura
ちひろ 今村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2016085573A priority Critical patent/JP2017195315A/en
Publication of JP2017195315A publication Critical patent/JP2017195315A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】ゲート絶縁層とゲート電極との密着性が高く、長期安定性に優れた薄膜トランジスタを提供することを目的とする。【解決手段】薄膜トランジスタは、絶縁基板上に少なくともゲート電極、ゲート絶縁層、ソース電極及びドレイン電極、有機半導体層を有するボトムゲート型薄膜トランジスタであって、ゲート電極は少なくとも一種以上の金属から構成され、ゲート絶縁層にはゲート電極を構成する金属と結合する化合物とを含有する。【選択図】図1An object of the present invention is to provide a thin film transistor having high adhesion between a gate insulating layer and a gate electrode and excellent long-term stability. A thin film transistor is a bottom gate type thin film transistor having at least a gate electrode, a gate insulating layer, a source electrode and a drain electrode, and an organic semiconductor layer on an insulating substrate, wherein the gate electrode is made of at least one kind of metal, The gate insulating layer contains a compound that bonds with the metal forming the gate electrode. [Selection drawing] Fig. 1

Description

本発明は、薄膜トランジスタに関する。   The present invention relates to a thin film transistor.

現在、一般的な平面薄型画像表示装置は非晶質シリコンや多結晶シリコンを用いて半導体層を形成した薄膜トランジスタからなるアクティブマトリックスにより駆動されている。   Currently, a general flat and thin image display device is driven by an active matrix composed of a thin film transistor in which a semiconductor layer is formed using amorphous silicon or polycrystalline silicon.

一方、平面薄型画像表示装置のさらなる薄型化、軽量化、耐破損性の向上を求めて、ガラス基板の替わりに樹脂基板を用いる試みが近年なされている。   On the other hand, in recent years, attempts have been made to use a resin substrate instead of a glass substrate in order to further reduce the thickness, weight, and damage resistance of a flat and thin image display device.

しかし、上述のシリコンを用いる薄膜トランジスタの製造は、比較的高温の熱工程を要し、一般的に耐熱性の低い樹脂基板上に直接形成することは困難である。   However, the manufacture of the above-described thin film transistor using silicon requires a relatively high temperature thermal process and is generally difficult to form directly on a resin substrate having low heat resistance.

そこで、低温形成が可能な有機半導体を用いた薄膜トランジスタ(有機薄膜トランジスタ)の開発が活発に行われている。   Therefore, development of a thin film transistor (organic thin film transistor) using an organic semiconductor that can be formed at a low temperature has been actively conducted.

さらに、有機半導体は印刷法によってパターニングが可能であるという長所を有する。有機薄膜トランジスタは半導体層だけでなく、電極やゲート絶縁層も印刷法によって形成可能な材料を選択することにより、薄膜トランジスタを構成する層を全て印刷により形成することも可能である。   Further, the organic semiconductor has an advantage that it can be patterned by a printing method. In the organic thin film transistor, not only a semiconductor layer but also an electrode and a gate insulating layer can be formed by printing by selecting materials that can be formed by a printing method.

印刷法を用いることにより、真空成膜・フォトリソグラフィーにより製造されるシリコン系薄膜トランジスタと比較して製造コストの大幅な削減が期待される。   By using the printing method, a significant reduction in manufacturing cost is expected as compared with silicon thin film transistors manufactured by vacuum film formation and photolithography.

印刷法で作製される有機薄膜トランジスタの構造は、トップゲート型ではなくボトムゲート型であることが一般的である。トップゲート型の場合、有機半導体の上にゲート絶縁層を形成することになるが、その際に、ゲート絶縁層の材料に含まれる溶剤や焼成時の加熱により有機半導体に損傷を与える可能性が高いためである。   In general, the structure of an organic thin film transistor manufactured by a printing method is not a top gate type but a bottom gate type. In the case of the top gate type, a gate insulating layer is formed on the organic semiconductor. At that time, there is a possibility that the organic semiconductor is damaged by the solvent contained in the material of the gate insulating layer or the heating during firing. This is because it is expensive.

また印刷法でゲート電極を形成する場合のゲート電極材料としてはAgが用いられることが、一般的である(特許文献1)   In addition, Ag is generally used as a gate electrode material when forming a gate electrode by a printing method (Patent Document 1).

しかしながら、有機絶縁層をゲート電極上に形成する場合、ゲート絶縁層とゲート電極との密着性が低いことが問題となる。ゲート電極とゲート絶縁層との密着性を改善する方法として例えば電極表面のオゾン洗浄や酸素プラズマ処理が挙げられるが(非特許文献1)、この方法ではAgが酸化してしまい、ゲート電極としての電気特性が低下してしまう。   However, when the organic insulating layer is formed on the gate electrode, there is a problem that adhesion between the gate insulating layer and the gate electrode is low. Examples of a method for improving the adhesion between the gate electrode and the gate insulating layer include ozone cleaning and oxygen plasma treatment of the electrode surface (Non-Patent Document 1). In this method, Ag is oxidized, and the gate electrode is used as a gate electrode. Electrical characteristics will deteriorate.

国際公開第2010/113931号International Publication No. 2010/113931

薮田哲史、「液晶ディスプレイにおけるTFT製造技術について」、シャープ技報、2007年11月、第96号、p.30−33Satoshi Hamada, “TFT manufacturing technology in liquid crystal displays”, Sharp Technical Report, November 2007, No. 96, p. 30-33

ゲート絶縁層とゲート電極との密着性が低い場合、薄膜トランジスタを繰り返し駆動する際に、ゲート絶縁層とゲート電極間に剥がれが発生し、薄膜トランジスタが動作しなくなる可能性がある。また、例えばフレキシブル基板上に有機薄膜トランジスタを形成し、これを用いたフレキシブルデバイスを作製した場合、使用時の折り曲げにより、ゲート絶縁層とゲート電極間に剥がれが発生し、薄膜トランジスタが動作しなくなる可能性がある。すなわち、ゲート絶縁層とゲート電極との密着性が低い場合、薄膜トランジスタおよびこれを用いたアプリケーションの長期安定性を確保するのは困難である。   In the case where the adhesion between the gate insulating layer and the gate electrode is low, peeling between the gate insulating layer and the gate electrode may occur when the thin film transistor is repeatedly driven, and the thin film transistor may not operate. For example, when an organic thin film transistor is formed on a flexible substrate and a flexible device using the organic thin film transistor is manufactured, peeling between the gate insulating layer and the gate electrode may occur due to bending during use, and the thin film transistor may not operate. There is. That is, when the adhesion between the gate insulating layer and the gate electrode is low, it is difficult to ensure long-term stability of the thin film transistor and the application using the thin film transistor.

そこで本発明は、ゲート絶縁層とゲート電極との密着性が高く、長期安定性に優れた薄膜トランジスタを提供することを目的とする。   In view of the above, an object of the present invention is to provide a thin film transistor having high adhesion between a gate insulating layer and a gate electrode and excellent long-term stability.

上記課題を解決するための本発明の一局面は、絶縁基板上に少なくともゲート電極、ゲート絶縁層、ソース・ドレイン電極、有機半導体層を有するボトムゲート型薄膜トランジスタであって、ゲート電極は少なくとも一種以上の金属から構成され、ゲート絶縁層はゲート電極を構成する金属と結合する化合物を含有する。   One aspect of the present invention for solving the above problems is a bottom-gate thin film transistor having at least a gate electrode, a gate insulating layer, a source / drain electrode, and an organic semiconductor layer on an insulating substrate, and the gate electrode is at least one or more types. The gate insulating layer contains a compound that binds to the metal constituting the gate electrode.

また、ゲート電極を構成する金属が銀を含んでもよい。   Further, the metal constituting the gate electrode may contain silver.

また、ゲート絶縁層に含有されるゲート電極を構成する金属と結合する化合物は、ベンゾトリアール系、トリアジン系またはベンゾチアジアゾール系であってもよい。   Further, the compound bonded to the metal constituting the gate electrode contained in the gate insulating layer may be benzotrial, triazine, or benzothiadiazole.

また、絶縁基板が樹脂基板であってもよい。   The insulating substrate may be a resin substrate.

本発明によれば、ゲート絶縁層とゲート電極との密着性が高く、長期安定性に優れた薄膜トランジスタを提供することができる。   According to the present invention, it is possible to provide a thin film transistor having high adhesion between a gate insulating layer and a gate electrode and excellent long-term stability.

本発明の一実施形態に係る薄膜トランジスタの断面図Sectional drawing of the thin-film transistor which concerns on one Embodiment of this invention 従来技術に係る薄膜トランジスタの断面図Cross-sectional view of a conventional thin film transistor

以下、本発明の実施の形態を、図面を参照しつつ説明する。実施の形態において、同一または対応する構成要素には同一符号を付け、実施の形態の間において重複する説明は省略する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the embodiments, the same or corresponding components are denoted by the same reference numerals, and redundant description among the embodiments is omitted.

図1に本発明の一実施形態に係る薄膜トランジスタ100の断面図を示す。薄膜トランジスタ100は、絶縁基板10上にゲート電極11、ゲート絶縁層12、ソース電極13およびドレイン電極14、半導体層15を備えたボトムゲート−ボトムコンタクト構造の薄膜トランジスタである。ただし、薄膜トランジスタの構造はボトムゲート−トップコンタクト構造等の他の構造でも構わない。   FIG. 1 shows a cross-sectional view of a thin film transistor 100 according to an embodiment of the present invention. The thin film transistor 100 is a bottom gate-bottom contact thin film transistor including a gate electrode 11, a gate insulating layer 12, a source electrode 13 and a drain electrode 14, and a semiconductor layer 15 on an insulating substrate 10. However, the thin film transistor may have another structure such as a bottom gate-top contact structure.

絶縁基板10としてガラス基板または樹脂基板を用いることができる。特に有機薄膜トランジスタの利点を活かしたフレキシブルなデバイスを形成する場合は、樹脂基板を用いることが好ましい。樹脂基板の材質としては、例えば、ポリイミド、ポリメチルメタクリレート、ポリアクリレート、ポリカーボネート、ポリスチレン、ポリエチレンサルファイド、ポリエーテルスルホン(PES)、ポリオレフィン、ポリエチレンテレフタレート、ポリエチレンナフタレート(PEN)、シクロオレフィンポリマー、ポリエーテルサルフェン、トリアセチルセルロース、ポリビニルフルオライドフィルム、エチレン−テトラフルオロエチレン共重合樹脂、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、フッ素系樹脂、環状ポリオレフィン系樹脂等を使用することができる。これらの基板は単独で使用することもでき、2種以上を積層した複合基板を使用することもできる。   A glass substrate or a resin substrate can be used as the insulating substrate 10. In particular, when forming a flexible device taking advantage of the organic thin film transistor, it is preferable to use a resin substrate. Examples of the material of the resin substrate include polyimide, polymethyl methacrylate, polyacrylate, polycarbonate, polystyrene, polyethylene sulfide, polyethersulfone (PES), polyolefin, polyethylene terephthalate, polyethylene naphthalate (PEN), cycloolefin polymer, and polyether. Sulfen, triacetyl cellulose, polyvinyl fluoride film, ethylene-tetrafluoroethylene copolymer resin, glass fiber reinforced acrylic resin film, glass fiber reinforced polycarbonate, fluorine resin, cyclic polyolefin resin, and the like can be used. These substrates can be used alone, or a composite substrate in which two or more kinds are laminated can be used.

ゲート電極11は、Ag、Cu、Auなどの低抵抗金属材料をインキ状、ペースト状にしたものをスクリーン印刷、転写印刷、凸版印刷、インクジェット法等で塗布し、焼成することにより形成することができる。特にAgをインキ状またはペースト状にしたものが、低抵抗および低コストという観点から好ましい。またゲート電極11はスパッタ法等の真空成膜法により成膜したAl、Mo、Ag等の金属材料を、フォトリソグラフィー法等を用いてパターニングすることにより得ることもできるが、これらに限定されるものではない。   The gate electrode 11 can be formed by applying a low resistance metal material such as Ag, Cu, Au or the like in the form of an ink or paste by screen printing, transfer printing, letterpress printing, an ink jet method, or the like, and baking it. it can. In particular, Ag in the form of ink or paste is preferred from the viewpoint of low resistance and low cost. The gate electrode 11 can also be obtained by patterning a metal material such as Al, Mo, Ag, etc. formed by a vacuum film formation method such as sputtering using a photolithography method or the like, but is not limited thereto. It is not a thing.

ゲート絶縁層12は、例えば、ポリビニルフェノール、ポリメタクリル酸メチル、ポリイミド、ポリビニルアルコール、パリレン、フッ素樹脂、エポキシ樹脂などの高分子溶液、アルミナやシリカゲル等の粒子を分散させた溶液、または酸化シリコン、窒化シリコン、シリコンオキシナイトライド、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、酸化ジルコニウム、酸化チタン等の無機材料の前駆体溶液を、スピンコート法やスリットダイコート法等を用いて塗布し、焼成することにより形成することができる。   The gate insulating layer 12 is made of, for example, a polymer solution such as polyvinylphenol, polymethyl methacrylate, polyimide, polyvinyl alcohol, parylene, fluororesin, epoxy resin, a solution in which particles such as alumina and silica gel are dispersed, silicon oxide, A precursor solution of an inorganic material such as silicon nitride, silicon oxynitride, aluminum oxide, tantalum oxide, yttrium oxide, hafnium oxide, zirconium oxide, or titanium oxide is applied using a spin coating method, a slit die coating method, or the like, and baked. Can be formed.

ゲート絶縁層12は金属と結合する化合物16を含有する。化合物16としては、例えばベンゾトリアール系またはトリアジン系またはベンゾチアジアゾール系の化合物が挙げられる。   The gate insulating layer 12 contains a compound 16 that binds to a metal. Examples of the compound 16 include benzotrial, triazine, or benzothiadiazole compounds.

ベンゾトリアゾール系は(化学式1)に示されるベンゾトリアールが基本形であり、他にメタノールの付加物である1H−ベンゾトリアゾール−1−メタノール(化学式2)や、トリアゾール側にアルキル基を付加したもの(化学式3)や、ベンゼン側にアルキル基を付加したものが挙げられる(化学式4)。   The benzotriazole type is based on benzotrial represented by (Chemical Formula 1), and in addition, 1H-benzotriazole-1-methanol (Chemical Formula 2), which is an adduct of methanol, and an alkyl group added to the triazole side (Chemical formula 3) and those obtained by adding an alkyl group to the benzene side (Chemical formula 4).

トリアジンの基本骨格は(化学式5)に示されるものであり、例えば(化学式6)に示される2、4−ジアミノ−6−ビニル−S−トリアジン等が挙げられる。   The basic skeleton of triazine is represented by (Chemical Formula 5), and examples thereof include 2,4-diamino-6-vinyl-S-triazine represented by (Chemical Formula 6).

ベンゾチアジアゾールの基本骨格は(化学式7)に示されるものであり、例えば(化学式8)に示される4−アミノ−2、1、3−ベンゾチアジアゾール等が挙げられる。   The basic skeleton of benzothiadiazole is represented by (Chemical Formula 7), and examples thereof include 4-amino-2, 1,3-benzothiadiazole and the like represented by (Chemical Formula 8).

ソース電極13及びドレイン電極14は、Ag、Cu、Auなどの低抵抗金属材料をインキ状、ペースト状にしたものをスクリーン印刷、転写印刷、凸版印刷、インクジェット法等で塗布し、焼成することにより形成することができるが、特にAgをインキ状またはペースト状にしたものが、低抵抗および低コストという観点から好ましい。またソース電極13及びドレイン電極14はスパッタ法等の真空成膜法により成膜したAl、Mo、Ag等の金属材料を、フォトリソグラフィー法等でパターニングすることにより得ることもできるが、これらに限定されるものではない。   The source electrode 13 and the drain electrode 14 are obtained by applying a low resistance metal material such as Ag, Cu, Au or the like in an ink form or a paste form by screen printing, transfer printing, letterpress printing, an ink jet method, and the like, followed by firing. Although it can be formed, it is particularly preferable to use Ag in the form of an ink or paste from the viewpoint of low resistance and low cost. The source electrode 13 and the drain electrode 14 can also be obtained by patterning a metal material such as Al, Mo, Ag, etc. formed by a vacuum film formation method such as a sputtering method by a photolithography method, but is not limited thereto. Is not to be done.

有機半導体層15の材料としては、ポリチオフェン、フルオレンビチオフェン共重合体、およびそれらの誘導体のような高分子有機半導体材料、およびペンタセン、テトラセン、銅フタロシアニン、およびそれらの誘導体のような低分子有機半導体材料を用いることができる。また、カーボンナノチューブあるいはフラーレンなどの炭素化合物も半導体層の材料として用いることができるがこれらに限定されるものではない。   Examples of the material of the organic semiconductor layer 15 include high molecular organic semiconductor materials such as polythiophene, fluorenebithiophene copolymers, and derivatives thereof, and low molecular organic semiconductors such as pentacene, tetracene, copper phthalocyanine, and derivatives thereof. Materials can be used. Carbon compounds such as carbon nanotubes and fullerenes can also be used as the material for the semiconductor layer, but are not limited thereto.

有機半導体層15は上述の有機半導体材料をトルエンなどの芳香族系の溶媒に溶解又は分散させてインキ状の溶液又は分散液として、グラビア印刷、オフセット印刷、スクリーン印刷およびインクジェット法などを用いて形成することができる。溶媒に適当な分散剤や安定剤等の添加剤を加えてもよい。また有機半導体層15は、蒸着法等の真空成膜法により有機半導体材料を全面形成した後、レジスト印刷等によりパターニングを行うという方法を用いて形成することもできるし、メタルマスクを用いて真空成膜することによりパターンを形成することもできるが、これらに限定されるものではない。   The organic semiconductor layer 15 is formed by dissolving or dispersing the above-described organic semiconductor material in an aromatic solvent such as toluene to form an ink-like solution or dispersion using gravure printing, offset printing, screen printing, an inkjet method, or the like. can do. You may add additives, such as a suitable dispersing agent and a stabilizer, to a solvent. The organic semiconductor layer 15 can also be formed by using a method in which an organic semiconductor material is formed on the entire surface by a vacuum film formation method such as an evaporation method and then patterned by resist printing or the like, or a vacuum can be formed using a metal mask. A pattern can be formed by forming a film, but is not limited thereto.

以下、本発明に係る薄膜トランジスタの具体的な実施例及び比較例について説明する。なお、本発明は各実施例に限るものではない。   Specific examples and comparative examples of the thin film transistor according to the present invention will be described below. Note that the present invention is not limited to each embodiment.

(実施例1)
実施例1では、ゲート絶縁層12にベンゾトリアゾール系化合物を含有させ、図1に示すような薄膜トランジスタ100素子を作製した。
Example 1
In Example 1, a benzotriazole-based compound was included in the gate insulating layer 12 to produce a thin film transistor 100 element as shown in FIG.

初めに、絶縁基板10となるポリエチレンナフタレート(PEN)フィルム[帝人デュポン製]上に、ナノ銀インキ[ハリマ化成製]のパターンを、転写法を用いて形成し、180℃で1時間焼成して、膜厚100nmのゲート電極11を作製した。次に、ゲート絶縁層12となるベンゾトリアール化合物を含有させた樹脂を、ゲート電極11を含む絶縁基板10上にスピンコート法により成膜し、180℃で1時間焼成後、膜厚1μmのゲート絶縁層12を得た。続いて、ゲート絶縁層12上に、ナノ銀インキ[ハリマ化成製]のパターンを、転写法を用いて形成し、180℃で1時間焼成して、膜厚100nmのソース電極13及びドレイン電極14を得た。次にソース電極13及びドレイン電極14を、ペンタフルオロチオフェノールをイソプロピルアルコールで1wt%に希釈した溶液に30分浸漬させ、自己組織化単分子膜を形成した。次に有機半導体材料である6、13−ビス(トリイソプロピルシリルエチニル)ペンタセン[Ardrich製]をテトラリンで2wt%になるように溶解させた溶液を、凸版印刷法を用いて、ソース電極13及びドレイン電極14上の一部を覆うようにソース・ドレイン電極間に印刷し、100℃で60分乾燥させて、膜厚50nmの有機半導体層15を形成した。作製した薄膜トランジスタ100のチャネル長は10μm、チャネル幅は180μmである。   First, a pattern of nano silver ink [manufactured by Harima Kasei] is formed on a polyethylene naphthalate (PEN) film [manufactured by Teijin DuPont] to be an insulating substrate 10 using a transfer method and baked at 180 ° C. for 1 hour. Thus, a gate electrode 11 having a thickness of 100 nm was produced. Next, a resin containing a benzotrial compound to be the gate insulating layer 12 is formed on the insulating substrate 10 including the gate electrode 11 by spin coating, and baked at 180 ° C. for 1 hour. A gate insulating layer 12 was obtained. Subsequently, a pattern of nano silver ink [manufactured by Harima Chemicals] is formed on the gate insulating layer 12 by using a transfer method, and is baked at 180 ° C. for 1 hour, so that the source electrode 13 and the drain electrode 14 having a film thickness of 100 nm are formed. Got. Next, the source electrode 13 and the drain electrode 14 were immersed in a solution of pentafluorothiophenol diluted to 1 wt% with isopropyl alcohol for 30 minutes to form a self-assembled monolayer. Next, a solution prepared by dissolving 6,13-bis (triisopropylsilylethynyl) pentacene [manufactured by Ardrich], which is an organic semiconductor material, with tetralin so as to be 2 wt% is obtained by using a relief printing method to form the source electrode 13 and the drain. It printed between the source-drain electrodes so that a part on electrode 14 might be covered, and it dried at 100 degreeC for 60 minutes, and formed the organic-semiconductor layer 15 with a film thickness of 50 nm. The manufactured thin film transistor 100 has a channel length of 10 μm and a channel width of 180 μm.

以上のようにして作製した薄膜トランジスタ100の作製直後の素子特性はオン電流2.3E−6A、移動度0.3cm/Vsであった。作製した薄膜トランジスタ100に対し曲率半径を10mmとして曲げ試験を1万回行った後の素子特性は2.3E−6A、移動度0.3cm/Vsであり、曲げ試験前後での素子特性の変動は10%以下であった。 The device characteristics of the thin film transistor 100 manufactured as described above immediately after the manufacture were an on-current of 2.3E-6A and a mobility of 0.3 cm 2 / Vs. The device characteristics after the bending test was performed 10,000 times with the curvature radius of 10 mm for the manufactured thin film transistor 100 were 2.3E-6A and the mobility was 0.3 cm 2 / Vs, and the device characteristics fluctuated before and after the bending test. Was 10% or less.

(実施例2)
実施例2では、ゲート絶縁層12にトリアジン系化合物を含有させ、図1に示すような薄膜トランジスタ100素子を作製した。
(Example 2)
In Example 2, the gate insulating layer 12 was made to contain a triazine compound, and a thin film transistor 100 element as shown in FIG. 1 was produced.

初めに、絶縁基板10となるポリエチレンナフタレート(PEN)フィルム[帝人デュポン製]上に、ナノ銀インキ[ハリマ化成製]のパターンを、転写法を用いて形成し、180℃で1時間焼成して、膜厚100nmのゲート電極11を作製した。次に、ゲート絶縁層12となるトリアジン系化合物を含有させた樹脂を、ゲート電極11を含む絶縁基板10上にスピンコート法により成膜し、200℃で1時間焼成後、膜厚1μmのゲート絶縁層12を得た。続いて、ゲート絶縁層12上に、ナノ銀インキ[ハリマ化成製]のパターンを、転写法を用いて形成し、180℃で1時間焼成して、膜厚100nmのソース電極13及びドレイン電極14を得た。次にソース電極13及びドレイン電極14を、ペンタフルオロチオフェノールをイソプロピルアルコールで1wt%に希釈した溶液に30分浸漬させ、自己組織化単分子膜を形成した。次に有機半導体材料である6、13−ビス(トリイソプロピルシリルエチニル)ペンタセン[Ardrich製]をテトラリンで2wt%になるように溶解させた溶液を、凸版印刷法を用いて、ソース電極13及びドレイン電極14上の一部を覆うようにソース・ドレイン電極間に印刷し、100℃で60分乾燥させて、膜厚50nmの有機半導体層15を形成した。作製した薄膜トランジスタ100のチャネル長は10μm、チャネル幅は180μmである。   First, a pattern of nano silver ink [manufactured by Harima Kasei] is formed on a polyethylene naphthalate (PEN) film [manufactured by Teijin DuPont] to be an insulating substrate 10 using a transfer method and baked at 180 ° C. for 1 hour. Thus, a gate electrode 11 having a thickness of 100 nm was produced. Next, a resin containing a triazine compound to be the gate insulating layer 12 is formed on the insulating substrate 10 including the gate electrode 11 by a spin coating method, baked at 200 ° C. for 1 hour, and then a gate having a thickness of 1 μm. An insulating layer 12 was obtained. Subsequently, a pattern of nano silver ink [manufactured by Harima Chemicals] is formed on the gate insulating layer 12 by using a transfer method, and is baked at 180 ° C. for 1 hour, so that the source electrode 13 and the drain electrode 14 having a film thickness of 100 nm are formed. Got. Next, the source electrode 13 and the drain electrode 14 were immersed in a solution of pentafluorothiophenol diluted to 1 wt% with isopropyl alcohol for 30 minutes to form a self-assembled monolayer. Next, a solution prepared by dissolving 6,13-bis (triisopropylsilylethynyl) pentacene [manufactured by Ardrich], which is an organic semiconductor material, with tetralin so as to be 2 wt% is obtained by using a relief printing method to form the source electrode 13 and the drain. It printed between the source-drain electrodes so that a part on electrode 14 might be covered, and it dried at 100 degreeC for 60 minutes, and formed the organic-semiconductor layer 15 with a film thickness of 50 nm. The manufactured thin film transistor 100 has a channel length of 10 μm and a channel width of 180 μm.

以上のようにして作製した薄膜トランジスタ100の作製直後の素子特性はオン電流2.2E−6A、移動度0.3cm/Vsであった。作製した薄膜トランジスタ100に対し曲率半径を10mmとして曲げ試験を1万回行った後の素子特性は2.1E−6A、移動度0.3cm/Vsであり、曲げ試験前後での素子特性の変動は10%以下であった。 The device characteristics of the thin film transistor 100 manufactured as described above immediately after the manufacture were an on-current of 2.2E-6A and a mobility of 0.3 cm 2 / Vs. The device characteristics after the bending test was performed 10,000 times with the curvature radius of 10 mm for the manufactured thin film transistor 100 were 2.1E-6A and the mobility was 0.3 cm 2 / Vs, and the device characteristics fluctuated before and after the bending test. Was 10% or less.

(実施例3)
実施例3では、ゲート絶縁層12にベンゾチアジアゾール系化合物を含有し、図1に示すような薄膜トランジスタ素子を作製した。
(Example 3)
In Example 3, the gate insulating layer 12 contained a benzothiadiazole-based compound to produce a thin film transistor element as shown in FIG.

初めに、絶縁基板10となるポリエチレンナフタレート(PEN)フィルム[帝人デュポン製]上に、ナノ銀インキ[ハリマ化成製]のパターンを、転写法を用いて形成し、180℃で1時間焼成して、膜厚100nmのゲート電極11を作製した。次に、ゲート絶縁層12となるベンゾチアジアゾール系化合物を含有させた樹脂を、ゲート電極11を含む絶縁基板10上にスピンコート法により成膜し、180℃で1時間焼成後、膜厚1μmのゲート絶縁層12を得た。続いて、ゲート絶縁層12上に、ナノ銀インキ[ハリマ化成製]のパターンを、転写法を用いて形成し、180℃で1時間ベークして、膜厚100nmのソース電極13及びドレイン電極14を得た。次にソース電極13及びドレイン電極14を、ペンタフルオロチオフェノールをイソプロピルアルコールで1wt%に希釈した溶液に30分浸漬させ、自己組織化単分子膜を形成した。次に有機半導体材料である6、13−ビス(トリイソプロピルシリルエチニル)ペンタセン[Ardrich製]をテトラリンで2wt%になるように溶解させた溶液を、凸版印刷法を用いて、ソース電極13及びドレイン電極14上の一部を覆うようにソース・ドレイン電極間に印刷し、100℃で60分乾燥させて、膜厚50nmの有機半導体層15を形成した。作製した薄膜トランジスタ100のチャネル長は10μm、チャネル幅は180μmである。   First, a pattern of nano silver ink [manufactured by Harima Kasei] is formed on a polyethylene naphthalate (PEN) film [manufactured by Teijin DuPont] to be an insulating substrate 10 using a transfer method and baked at 180 ° C. for 1 hour. Thus, a gate electrode 11 having a thickness of 100 nm was produced. Next, a resin containing a benzothiadiazole-based compound to be the gate insulating layer 12 is formed on the insulating substrate 10 including the gate electrode 11 by spin coating, and baked at 180 ° C. for 1 hour. A gate insulating layer 12 was obtained. Subsequently, a pattern of nano silver ink [manufactured by Harima Chemicals] is formed on the gate insulating layer 12 by using a transfer method, and baked at 180 ° C. for 1 hour, so that the source electrode 13 and the drain electrode 14 having a film thickness of 100 nm are formed. Got. Next, the source electrode 13 and the drain electrode 14 were immersed in a solution of pentafluorothiophenol diluted to 1 wt% with isopropyl alcohol for 30 minutes to form a self-assembled monolayer. Next, a solution prepared by dissolving 6,13-bis (triisopropylsilylethynyl) pentacene [manufactured by Ardrich], which is an organic semiconductor material, with tetralin so as to be 2 wt% is obtained by using a relief printing method to form the source electrode 13 and the drain. It printed between the source-drain electrodes so that a part on electrode 14 might be covered, and it dried at 100 degreeC for 60 minutes, and formed the organic-semiconductor layer 15 with a film thickness of 50 nm. The manufactured thin film transistor 100 has a channel length of 10 μm and a channel width of 180 μm.

以上のようにして作製した薄膜トランジスタ100の作製直後の素子特性はオン電流2.3E−6A、移動度0.3cm/Vsであった。作製した薄膜トランジスタに対し曲率半径を10mmとして曲げ試験を1万回行った後の素子特性は2.4E−6A、移動度0.3cm/Vsであり、曲げ試験前後での素子特性の変動は10%以下であった。 The device characteristics of the thin film transistor 100 manufactured as described above immediately after the manufacture were an on-current of 2.3E-6A and a mobility of 0.3 cm 2 / Vs. The device characteristics after the bending test is 10,000 times with the curvature radius of 10 mm for the manufactured thin film transistor are 2.4E-6A and the mobility is 0.3 cm 2 / Vs. It was 10% or less.

(比較例1)
比較例では、ゲート絶縁層12にベンゾトリアゾール系やトリアジン系化合物、ベンゾチアジアゾール系化合物を含有させず、図2に示すような従来技術に係る薄膜トランジスタ素子を作製した。
(Comparative Example 1)
In the comparative example, the gate insulating layer 12 did not contain a benzotriazole-based compound, a triazine-based compound, or a benzothiadiazole-based compound, and a thin film transistor element according to the prior art as shown in FIG. 2 was produced.

初めに、絶縁基板10となるポリエチレンナフタレート(PEN)フィルム[帝人デュポン製]上に、ナノ銀インキ[ハリマ化成製]のパターンを、転写法を用いて形成し、180℃で1時間焼成して、膜厚100nmのゲート電極11を作製した。次に、ゲート絶縁層12となるポリイミド[三菱ガス化学製]を、ゲート電極11を含む絶縁基板10上にスピンコート法により成膜し、200℃で1時間焼成後、膜厚1μmのゲート絶縁層12を得た。続いて、ゲート絶縁層12上に、ナノ銀インキ[ハリマ化成製]のパターンを、転写法を用いて形成し、180℃で1時間焼成して、膜厚100nmのソース電極13及びドレイン電極14を得た。次にソース電極13及びドレイン電極14を、ペンタフルオロチオフェノールをイソプロピルアルコールで1wt%に希釈した溶液に30分浸漬させ、自己組織化単分子膜を形成した。次に有機半導体材料である6、13−ビス(トリイソプロピルシリルエチニル)ペンタセン[Ardrich製]をテトラリンで2wt%になるように溶解させた溶液を、凸版印刷法を用いて、ソース電極13及びドレイン電極14上の一部を覆うようにソース・ドレイン電極間に印刷し、100℃で60分乾燥させて、膜厚50nmの有機半導体層15を形成した。作製した薄膜トランジスタのチャネル長は10μm、チャネル幅は180μmである。   First, a pattern of nano silver ink [manufactured by Harima Kasei] is formed on a polyethylene naphthalate (PEN) film [manufactured by Teijin DuPont] to be an insulating substrate 10 using a transfer method and baked at 180 ° C. for 1 hour. Thus, a gate electrode 11 having a thickness of 100 nm was produced. Next, a polyimide [manufactured by Mitsubishi Gas Chemical Co., Ltd.] to be the gate insulating layer 12 is formed on the insulating substrate 10 including the gate electrode 11 by spin coating, fired at 200 ° C. for 1 hour, and then gate insulating with a film thickness of 1 μm. Layer 12 was obtained. Subsequently, a pattern of nano silver ink [manufactured by Harima Chemicals] is formed on the gate insulating layer 12 by using a transfer method, and is baked at 180 ° C. for 1 hour, so that the source electrode 13 and the drain electrode 14 having a film thickness of 100 nm are formed. Got. Next, the source electrode 13 and the drain electrode 14 were immersed in a solution of pentafluorothiophenol diluted to 1 wt% with isopropyl alcohol for 30 minutes to form a self-assembled monolayer. Next, a solution prepared by dissolving 6,13-bis (triisopropylsilylethynyl) pentacene [manufactured by Ardrich], which is an organic semiconductor material, with tetralin so as to be 2 wt% is obtained by using a relief printing method to form the source electrode 13 and the drain. It printed between the source-drain electrodes so that a part on electrode 14 might be covered, and it dried at 100 degreeC for 60 minutes, and formed the organic-semiconductor layer 15 with a film thickness of 50 nm. The manufactured thin film transistor has a channel length of 10 μm and a channel width of 180 μm.

以上のようにして作製した薄膜トランジスタの作製直後の素子特性はオン電流2.1E−6A、移動度0.3cm/Vsであった。作製した薄膜トランジスタに対し曲率半径を10mmとして曲げ試験を1万回行った後の素子特性は2.1E−7A、移動度0.02cm/Vsであり、曲げ試験前後で素子特性が10%以上(90%)減少した。素子の顕微鏡観察を行った結果、ゲート絶縁層の一部がゲート電極から剥離していた。 The device characteristics immediately after the fabrication of the thin film transistor fabricated as described above were an on-current of 2.1E-6A and a mobility of 0.3 cm 2 / Vs. The device characteristics after the bending test was performed 10,000 times with a curvature radius of 10 mm for the manufactured thin film transistor were 2.1E-7A, the mobility was 0.02 cm 2 / Vs, and the device characteristics were 10% or more before and after the bending test. (90%) decrease. As a result of microscopic observation of the element, a part of the gate insulating layer was peeled off from the gate electrode.

以上の評価結果から、ゲート絶縁層がゲート電極を構成する金属と結合する化合物を含有するように構成することで、ゲート絶縁層とゲート電極の密着性を向上させ、長期安定性に優れた薄膜トランジスタを提供できることが確認できた。   From the above evaluation results, it is possible to improve the adhesion between the gate insulating layer and the gate electrode and to improve the long-term stability by configuring the gate insulating layer to contain a compound that binds to the metal constituting the gate electrode. It was confirmed that we could provide.

以上、説明したように、本発明によれば、ゲート絶縁層中に含まれる化合物がゲート電極と結合することにより、ゲート絶縁層とゲート電極の密着性を向上させることができる。   As described above, according to the present invention, the adhesion between the gate insulating layer and the gate electrode can be improved by combining the compound contained in the gate insulating layer with the gate electrode.

また、ゲート電極の主金属を銀とすることで、高い導電率を有することが可能となる。さらに原料として銀ナノインク等を用いれば、印刷法を用いて高精細なゲート電極のパターンを低コストで形成することも可能である。   In addition, when the main metal of the gate electrode is silver, high conductivity can be obtained. Further, if silver nano ink or the like is used as a raw material, a high-definition gate electrode pattern can be formed at low cost by using a printing method.

また、ゲート絶縁層にベンゾトリアゾール系またはトリアジン系またはベンゾチアジアゾール系化合物を含有させることで、化合物とゲート電極との結合が強固となり、ゲート絶縁層とゲート電極の密着性が高くなるため、長期安定性に優れた薄膜トランジスタを形成することが可能となる。   In addition, by containing a benzotriazole-based, triazine-based, or benzothiadiazole-based compound in the gate insulating layer, the bond between the compound and the gate electrode is strengthened, and the adhesion between the gate insulating layer and the gate electrode is increased, so that long-term stability is achieved. A thin film transistor having excellent properties can be formed.

また、絶縁基板を樹脂基板とすることで、ゲート絶縁層とゲート電極の密着性が高いフレキシブルなデバイスを作製することができる。   In addition, when the insulating substrate is a resin substrate, a flexible device with high adhesion between the gate insulating layer and the gate electrode can be manufactured.

本発明は、ディスプレイやフレキシブル電子ペーパー、圧力センサ等のスイッチング素子として利用できる。   The present invention can be used as a switching element such as a display, flexible electronic paper, and pressure sensor.

10 絶縁基板
11 ゲート電極
12 ゲート絶縁層
13 ソース電極
14 ドレイン電極
15 半導体層
16 金属と結合する化合物
100 薄膜トランジスタ
DESCRIPTION OF SYMBOLS 10 Insulating substrate 11 Gate electrode 12 Gate insulating layer 13 Source electrode 14 Drain electrode 15 Semiconductor layer 16 Compound couple | bonded with a metal 100 Thin film transistor

Claims (4)

絶縁基板上に少なくともゲート電極、ゲート絶縁層、ソース電極及びドレイン電極、有機半導体層を有するボトムゲート型薄膜トランジスタであって、前記ゲート電極は少なくとも一種以上の金属から構成され、前記ゲート絶縁層は前記ゲート電極を構成する金属と結合する化合物を含有する、薄膜トランジスタ。   A bottom-gate thin film transistor having at least a gate electrode, a gate insulating layer, a source electrode and a drain electrode, and an organic semiconductor layer on an insulating substrate, wherein the gate electrode is made of at least one metal, and the gate insulating layer is A thin film transistor containing a compound that binds to a metal constituting a gate electrode. 前記ゲート電極を構成する金属が銀を含む、請求項1に記載の薄膜トランジスタ。   The thin film transistor according to claim 1, wherein the metal constituting the gate electrode contains silver. 前記ゲート絶縁層に含有される前記ゲート電極を構成する金属と結合する化合物は、ベンゾトリアゾール系、トリアジン系またはベンゾチアジアゾール系である、請求項1または2に記載の薄膜トランジスタ。   3. The thin film transistor according to claim 1, wherein the compound that binds to the metal constituting the gate electrode contained in the gate insulating layer is a benzotriazole-based, triazine-based, or benzothiadiazole-based compound. 前記絶縁基板が樹脂基板である、請求項1乃至3のいずれかに記載の薄膜トランジスタ。   The thin film transistor according to any one of claims 1 to 3, wherein the insulating substrate is a resin substrate.
JP2016085573A 2016-04-21 2016-04-21 Thin film transistor Pending JP2017195315A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016085573A JP2017195315A (en) 2016-04-21 2016-04-21 Thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016085573A JP2017195315A (en) 2016-04-21 2016-04-21 Thin film transistor

Publications (1)

Publication Number Publication Date
JP2017195315A true JP2017195315A (en) 2017-10-26

Family

ID=60155071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016085573A Pending JP2017195315A (en) 2016-04-21 2016-04-21 Thin film transistor

Country Status (1)

Country Link
JP (1) JP2017195315A (en)

Similar Documents

Publication Publication Date Title
US10312375B2 (en) Thin-film transistor, method for producing thin-film transistor and image display apparatus using thin-film transistor
JP6323055B2 (en) Thin film transistor array and manufacturing method thereof
CN102867914A (en) Electronic device and method of manufacturing semiconductor device
CN102867915A (en) Semiconductor device and method of manufacturing the same, and method of manufacturing image display device
JP2008258608A (en) Bipolar transistor design
CN101714611A (en) Thin film transistor, method for manufacturing thin film transistor, and electronic apparatus
JP2008085315A (en) Thin film transistor and manufacturing method thereof
CN102779949B (en) Thin-film component assembly
CN107078164A (en) Thin film transistor (TFT) and its manufacture method
JP2018041759A (en) Thin film transistor and image display device
JP5760360B2 (en) THIN FILM TRANSISTOR AND METHOD FOR PRODUCING THIN FILM TRANSISTOR
KR102277814B1 (en) Thin film transistor and method of manufacturing the same and electronic device including the thin film transistor
JP6303358B2 (en) Thin film transistor
JP6369098B2 (en) Thin film transistor manufacturing method
JP2017195315A (en) Thin film transistor
JP6446850B2 (en) Thin film transistor
JP2020088026A (en) Organic semiconductor thin film transistor element
JP6492523B2 (en) Organic semiconductor thin film transistor element
JP2016163029A (en) Thin film transistor, thin film transistor array manufacturing method, and pixel display device
JP2020161523A (en) Organic semiconductor thin film transistor element
JP6330408B2 (en) Thin film transistor and manufacturing method thereof
JP2016197621A (en) Thin film transistor and method for manufacturing the same
JP2020096006A (en) Thin film transistor
JP2017034024A (en) Thin film transistor sheet
JP2015185789A (en) Thin film transistor and manufacturing method thereof