JP2016134543A - Semiconductor module, semiconductor device, and electro-optic device - Google Patents
Semiconductor module, semiconductor device, and electro-optic device Download PDFInfo
- Publication number
- JP2016134543A JP2016134543A JP2015009218A JP2015009218A JP2016134543A JP 2016134543 A JP2016134543 A JP 2016134543A JP 2015009218 A JP2015009218 A JP 2015009218A JP 2015009218 A JP2015009218 A JP 2015009218A JP 2016134543 A JP2016134543 A JP 2016134543A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor module
- power supply
- semiconductor
- circuit board
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
本発明は、半導体モジュール、半導体装置、及び電気光学装置に関する。 The present invention relates to a semiconductor module, a semiconductor device, and an electro-optical device.
上記半導体装置を備えたものとして、例えば、基板上に素子基板と対向基板との間に液晶層が挟持された構造の液晶装置が挙げられる。液晶装置は、例えば、プロジェクターのライトバルブなどに用いられる。 As an example of a device including the semiconductor device, a liquid crystal device having a structure in which a liquid crystal layer is sandwiched between an element substrate and a counter substrate over a substrate can be given. The liquid crystal device is used for a light valve of a projector, for example.
半導体装置を構成するものとして、例えば、特許文献1に記載のように、実装用の端子がマトリクス状に配置されたパッケージを有するものが知られている。このような多列状の端子が配列された半導体装置は、例えば、BGA(Ball Grid Array)やHMT(Hybrid Manufacturing Technologies Package)(登録商標)などの半導体モジュールと、半導体モジュールが載置される複数枚の基板が積層されて構成された回路基板と、を有する。
As what constitutes a semiconductor device, for example, as disclosed in
この積層された回路基板は、かかるコストを抑えるために、多列状の端子のうち内周側に、回路基板を貫通する貫通ビア(スルーホールビア)を用いて、電源線と接続された電源層(GND層)などと電気的な接続を行っている。 This stacked circuit board uses a through via (through-hole via) that penetrates the circuit board on the inner peripheral side of the multi-row terminals to reduce the cost. It is electrically connected to a layer (GND layer) or the like.
しかしながら、回路基板における多列状の端子のうち内側に多く貫通孔が形成されることから、半導体モジュールと回路基板との間の抵抗が増え、半導体装置の動作が不安定になるという課題がある。また、抵抗が増えると熱が発生しやすくなり、半導体モジュールの許容の熱量を超えると、半導体モジュールが破壊する恐れがあるという課題がある。更に、繋がった電源線を経路とした放熱効果が低下するという課題がある。 However, since many through holes are formed inside the multi-row terminals on the circuit board, there is a problem that the resistance between the semiconductor module and the circuit board increases and the operation of the semiconductor device becomes unstable. . Further, when the resistance increases, heat is easily generated, and when the allowable heat amount of the semiconductor module is exceeded, there is a problem that the semiconductor module may be broken. Furthermore, there is a problem that the heat dissipation effect using the connected power supply line as a route is reduced.
また、このような半導体装置は、例えば、上記プロジェクターにおいて各色(R、G、B)それぞれに設けられている場合もあるが、小型化に伴って、1つの半導体装置で駆動させることが多くなってきている。よって、多列状に配列された端子数が多くなり、これら多くの貫通孔や端子を避けて外側に引き出し、回路基板の電源線と接続された配線パターンと電気的に接続できないという課題がある。 In addition, for example, such a semiconductor device may be provided for each color (R, G, B) in the projector, but as the size is reduced, the semiconductor device is often driven by one semiconductor device. It is coming. Therefore, the number of terminals arranged in a multi-row is increased, and there is a problem that the wiring pattern connected to the power supply line of the circuit board cannot be electrically connected to the outside by avoiding these many through holes and terminals. .
本発明の態様は、上記課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。 An aspect of the present invention has been made to solve at least a part of the above problems, and can be realized as the following forms or application examples.
[適用例1]本適用例に係る半導体モジュールは、複数の端子が複数列に並んで配置された半導体モジュールであって、前記複数の端子のうち同じ電源線と繋がる端子は、前記複数列のうち少なくとも前記半導体モジュールの外周側の列に配置されていることを特徴とする。 Application Example 1 A semiconductor module according to this application example is a semiconductor module in which a plurality of terminals are arranged in a plurality of rows, and a terminal connected to the same power supply line among the plurality of terminals is the plurality of rows. Of these, the semiconductor modules are arranged at least in a row on the outer peripheral side of the semiconductor module.
本適用例によれば、同じ電源線(GNDを含む)と繋がる端子が、半導体モジュールの外側の列に配置されているので、例えば、半導体モジュールが載置される回路基板に形成された、同じ電源線と繋がる配線パターンに電気的に接続させやすくすることができる。言い換えれば、同じ電源線と繋がる配線を半導体モジュールの外側に容易に引き出すことができる。また、半導体モジュールの端子の数が増えた場合でも、半導体モジュールの外側に電源線を容易に引き出すことができる。加えて、同じ電源線と確実に繋げることが可能となるので、電源線を経路とした放熱効果を高めることができる。 According to this application example, since the terminals connected to the same power supply line (including GND) are arranged in the outer row of the semiconductor module, for example, the same formed on the circuit board on which the semiconductor module is placed It can be easily connected electrically to the wiring pattern connected to the power supply line. In other words, the wiring connected to the same power supply line can be easily drawn outside the semiconductor module. Further, even when the number of terminals of the semiconductor module increases, the power supply line can be easily drawn out of the semiconductor module. In addition, since it can be reliably connected to the same power line, the heat radiation effect using the power line as a route can be enhanced.
[適用例2]上記適用例に係る半導体モジュールにおいて、前記同じ電源線と繋がる端子は、前記半導体モジュールの内側から外側に向かうように連続して並んで配置されていることが好ましい。 Application Example 2 In the semiconductor module according to the application example described above, it is preferable that the terminals connected to the same power supply line are arranged side by side continuously from the inside to the outside of the semiconductor module.
本適用例によれば、同じ電源線(GNDを含む)と繋がる端子を半導体モジュールの内側から外側に向かうように隣り合って(連続して)配置するので、半導体モジュールの電源線を容易に、半導体モジュールの外側に引き出すことができる。また、電源線と繋がる端子を連続的に配置するので、例えば、半導体モジュールが載置される回路基板に貫通孔を形成する必要がなく、半導体モジュールと回路基板との間の電気抵抗を小さくすることが可能となる。よって、電気抵抗に起因に起因して、半導体モジュールの動作が不安定になることを抑えることができる。更に、電気抵抗によって加熱されることに起因する、半導体モジュールが破壊することを防ぐことができる。 According to this application example, the terminals connected to the same power supply line (including GND) are arranged adjacent (continuously) from the inside to the outside of the semiconductor module, so that the power supply line of the semiconductor module can be easily arranged. It can be pulled out of the semiconductor module. Further, since the terminals connected to the power supply line are continuously arranged, for example, it is not necessary to form a through hole in the circuit board on which the semiconductor module is placed, and the electrical resistance between the semiconductor module and the circuit board is reduced. It becomes possible. Therefore, it is possible to prevent the operation of the semiconductor module from becoming unstable due to the electrical resistance. Furthermore, it is possible to prevent the semiconductor module from being destroyed due to being heated by electric resistance.
[適用例3]上記適用例に係る半導体モジュールにおいて、前記複数の端子は、デジタル信号が供給されるデジタル信号端子と、アナログ信号が供給されるアナログ信号端子と、を有し、前記同じ電源線と繋がる端子は、前記デジタル信号端子が配置される第1領域と、前記アナログ信号端子が配置される第2領域との間に、配置されていることが好ましい。 Application Example 3 In the semiconductor module according to the application example, the plurality of terminals include a digital signal terminal to which a digital signal is supplied and an analog signal terminal to which an analog signal is supplied, and the same power line It is preferable that the terminal connected to is disposed between the first region where the digital signal terminal is disposed and the second region where the analog signal terminal is disposed.
本適用例によれば、デジタル信号端子が集まる第1領域と、アナログ信号端子が集まる第2領域と、の間に電源線(GNDを含む)と繋がる端子を配置するので、境界の電位を安定させることが可能となり、ノイズが発生することを抑えることができる。特に、ノイズに弱いアナログ信号端子にノイズが発生することを抑えることができる。 According to this application example, since the terminal connected to the power supply line (including GND) is arranged between the first region where the digital signal terminals gather and the second region where the analog signal terminals gather, the potential at the boundary is stabilized. It is possible to suppress the generation of noise. In particular, it is possible to suppress the occurrence of noise at an analog signal terminal that is vulnerable to noise.
[適用例4]上記適用例に係る半導体モジュールにおいて、前記同じ電源線と繋がる端子は、最短経路で並ぶように配置されていることが好ましい。 Application Example 4 In the semiconductor module according to the application example described above, it is preferable that the terminals connected to the same power supply line are arranged in a shortest path.
本適用例によれば、最短経路になるように並んでいるので、長く引き回すように配置する方法と比較して、電気抵抗を小さくすることができる。よって、電気抵抗に起因して、半導体モジュールの動作が不安定になることを抑えることができる。更に、電気抵抗によって加熱されることに起因する、半導体モジュールが破壊することを防ぐことができる。 According to this application example, since they are arranged so as to be the shortest path, it is possible to reduce the electrical resistance as compared with the method of arranging them so as to be routed for a long time. Therefore, it is possible to prevent the operation of the semiconductor module from becoming unstable due to the electrical resistance. Furthermore, it is possible to prevent the semiconductor module from being destroyed due to being heated by electric resistance.
[適用例5]本適用例に係る半導体装置は、上記半導体モジュールと、前記半導体モジュールの前記複数の端子と電気的に接続される回路基板と、を有することを特徴とする。 Application Example 5 A semiconductor device according to this application example includes the semiconductor module and a circuit board electrically connected to the plurality of terminals of the semiconductor module.
本適用例によれば、上記半導体モジュールと回路基板とを有するので、回路基板に貫通孔を形成することなく、半導体モジュールの電源線と繋がる端子と、回路基板に形成された同じ電源線と繋がる、例えば、配線パターンとを電気的に接続させることができる。よって、回路基板に貫通孔が形成されることによる、半導体モジュールと回路基板との間の電気抵抗を小さくすることが可能となる。これにより、電気抵抗に起因に起因して、半導体モジュールの動作が不安定になることを抑えることができる。更に、電気抵抗によって加熱されることに起因する、半導体モジュールが破壊することを防ぐことができる。 According to this application example, since the semiconductor module and the circuit board are included, the terminal connected to the power supply line of the semiconductor module and the same power supply line formed on the circuit board are connected without forming a through hole in the circuit board. For example, the wiring pattern can be electrically connected. Therefore, the electrical resistance between the semiconductor module and the circuit board can be reduced by forming the through hole in the circuit board. Thereby, it can suppress that operation | movement of a semiconductor module becomes unstable resulting from an electrical resistance. Furthermore, it is possible to prevent the semiconductor module from being destroyed due to being heated by electric resistance.
[適用例6]本適用例に係る電気光学装置は、上記半導体装置を備えることを特徴とする。 Application Example 6 An electro-optical device according to this application example includes the semiconductor device.
本適用例によれば、上記半導体装置を備えているので、信頼性の高い電気光学装置を提供することができる。 According to this application example, since the semiconductor device is provided, a highly reliable electro-optical device can be provided.
以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。 DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, embodiments of the invention will be described with reference to the drawings. Note that the drawings to be used are appropriately enlarged or reduced so that the part to be described can be recognized.
なお、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、または基板の上に他の構成物を介して配置される場合、または基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。 In the following embodiments, for example, when “on the substrate” is described, the substrate is disposed so as to be in contact with the substrate, or is disposed on the substrate via another component, or the substrate. It is assumed that a part is arranged so as to be in contact with each other and a part is arranged via another component.
(第1実施形態)
<半導体装置の基本構成>
図1は、半導体装置の構成を示す概略斜視図である。以下、半導体装置の構成を、図1を参照しながら説明する。なお、図1は、半導体装置を構成する半導体モジュールの一部分の内部構造を図示している。
(First embodiment)
<Basic configuration of semiconductor device>
FIG. 1 is a schematic perspective view showing a configuration of a semiconductor device. Hereinafter, the configuration of the semiconductor device will be described with reference to FIG. FIG. 1 illustrates an internal structure of a part of a semiconductor module constituting the semiconductor device.
図1に示すように、半導体装置100は、半導体モジュール200と、半導体モジュール200と電気的に接続される回路基板300と、を有している。
As shown in FIG. 1, the
半導体モジュール200の内部には、半導体素子201が配置されている。半導体素子201の周辺には、複数の外部接続端子202がアレイ状に配置されている。
A
回路基板300には、半導体モジュール200を載置する載置部301が設けられている。回路基板300は、載置部301の領域から複数の配線302が周囲に延在している。つまり、回路基板300を介して、半導体モジュール200を構成する半導体素子201によって処理された信号を、外部の装置との間で送受することができる。
The
<半導体モジュールの基本構成>
図2は、半導体装置を構成する半導体モジュールの構成を示す概略斜視図である。図3(a)は図2に示す半導体モジュールを上方からみた概略平面図であり、図3(b)は図3(a)の半導体モジュールのA−A’線に沿う概略断面図である。以下、半導体モジュールの構成を、図2及び図3を参照しながら説明する。なお、図2に示す半導体モジュールは、上記したように、一部内部の構造を図示している。
<Basic configuration of semiconductor module>
FIG. 2 is a schematic perspective view showing a configuration of a semiconductor module constituting the semiconductor device. FIG. 3A is a schematic plan view of the semiconductor module shown in FIG. 2 as viewed from above, and FIG. 3B is a schematic cross-sectional view taken along the line AA ′ of the semiconductor module in FIG. Hereinafter, the configuration of the semiconductor module will be described with reference to FIGS. Note that, as described above, the semiconductor module shown in FIG. 2 partially illustrates the internal structure.
図2及び図3に示すように、半導体モジュール200は、半導体素子201と、半導体素子201の下面側に配置された放熱板203と、放熱板203の周囲に多列状に配置された複数の外部接続端子202と、半導体素子201、放熱板203、及び複数の外部接続端子202の一部を覆うように配置された封止樹脂204と、を備えている。半導体素子201と外部接続端子202とは、ボンディングワイヤ205を介して電気的に接続されている。
As shown in FIGS. 2 and 3, the
放熱板203は、半導体素子201に蓄積された熱を放熱させるために広い面積を有している。また、放熱板203は、全面GNDに接続されている。
The
<回路基板の基本構成>
図4は、半導体装置を構成する回路基板の構成を示す模式図であり、(a)は回路基板を上方からみた概略平面図であり、(b)は(a)に示す回路基板のB−B’線に沿う模式断面図である。図5は、回路基板の配線の接続方法を示す模式図であり、(a)は回路基板の構造を示す模式断面図であり、(b)〜(e)は各層の基板を分解して示す概略平面図である。以下、回路基板の構成を、図4及び図5を参照しながら説明する。
<Basic configuration of circuit board>
4A and 4B are schematic views showing the configuration of a circuit board constituting the semiconductor device, wherein FIG. 4A is a schematic plan view of the circuit board as viewed from above, and FIG. 4B is a B- It is a schematic cross section along a B 'line. FIG. 5 is a schematic diagram showing a method of connecting wirings on a circuit board, (a) is a schematic cross-sectional view showing the structure of the circuit board, and (b) to (e) are exploded views of the substrates of each layer. It is a schematic plan view. Hereinafter, the configuration of the circuit board will be described with reference to FIGS.
図4(a)に示すように、回路基板300は、上記した半導体モジュール200と電気的に接続される部分である載置部301と、載置部301に形成された外部接続パッド303と、外部接続パッド303から回路基板300の各領域まで延在して形成された配線302と、を有している。
As shown in FIG. 4A, the
載置部301には、半導体モジュール200の放熱板203と接触する放熱パッド304が形成されている。このように、放熱板203と放熱パッド304とが、広い面積(半導体モジュールの平面的な面積に対して放熱板203の平面的な面積の割合が大きい)で接触していることにより、半導体素子201に蓄積された熱を放熱させることができる。
On the mounting
また、載置部301には、半導体モジュール200の外部接続端子202と電気的に接続される外部接続パッド303が、外部接続端子202の配置位置に対応して形成されている。
In addition, on the mounting
また、回路基板300は、図4(b)に示すように、4つの基板(311,312,313,314)が積層されて構成されている。具体的には、回路基板300は、上層(半導体モジュール200側)から第1基板311、第2基板312、第3基板313、及び最下層の第4基板314が積層されている。
Further, as shown in FIG. 4B, the
第1基板311は、上記したように、半導体モジュール200が載置される基板である。第2基板312〜第4基板314は、例えば、第1基板311で配線の接続ができないような場合、コンタクトホールや配線を介して迂回して接続するために用いられる。
As described above, the
例えば、図4(b)に示す断面図では、放熱パッド304に近い外部接続パッド303aの下層(第1基板311〜第4基板314)に貫通孔(コンタクトホール331,332)を設け、第4基板314の裏面側314aの配線に電気的に接続される例を示している。
For example, in the cross-sectional view shown in FIG. 4B, through holes (contact holes 331 and 332) are provided in the lower layer (
ここで、図5(b)に示すように、最上層の第1基板311において、第1配線321によって互いに分離された、第2配線322から第3配線323に電気的に接続する方法を、図5を参照しながら説明する。
Here, as shown in FIG. 5B, in the uppermost
図5(a)に示すように、回路基板300は、4つの基板(311〜314)が積層されて構成されている。図5(b)は、最上層の第1基板311の構成を示す概略平面図である。図5(c)は、2層目の第2基板312の構成を示す概略平面図である。図5(d)は、3層目の第3基板313の構成を示す概略平面図である。図5(e)は、最下層である4層目の第4基板314の構成を示す概略平面図である。なお、第3基板313には、電源線(GND)と接続された電源/GND層340が形成されている。
As shown in FIG. 5A, the
この電源/GND層340にコンタクトホール331,332などの貫通孔が形成されていると、インピーダンス(抵抗)が高くなる。同じ電源線に繋がる電源/GND層340の抵抗が高くなると、熱を逃がす経路としての抵抗も高くなり、放熱しにくくなる。なお、本実施形態では、電源線にGNDも含まれているものとする。
When through holes such as contact holes 331 and 332 are formed in the power supply /
図5(a)に示すように、第1基板311に形成された第2配線322は、第1基板311〜第4基板314を貫通する第1コンタクトホール331と電気的に接続されている。第1コンタクトホール331は、例えば、かかるコストを抑えるために、第1基板311〜第4基板314まで貫通して形成されている。
As shown in FIG. 5A, the
一方、第3配線323は、第1基板311〜第4基板314を貫通する第2コンタクトホール332と電気的に接続されている。第1コンタクトホール331と第2コンタクトホール332とは、第2基板312に形成された第4配線324によって、電気的に接続されている。
On the other hand, the
これにより、第2配線322と第3配線323との間に、異なる電源線と接続された第1配線321が形成されている場合でも、第2配線322と第3配線323とを電気的に接続させることができる。
Thus, even when the
なお、第1コンタクトホール331及び第2コンタクトホール332を形成することにより、電源/GND層340が形成された第3基板313に貫通孔331a,332aが形成される。これにより、電源/GND層340の抵抗が高くなる。このように、貫通孔を設けることにより、半導体装置100に影響を及ぼすことがある。
By forming the
<第1実施形態の半導体装置の構成の具体例>
図6は、半導体装置の構成の具体例を示す概略図であり、(a)は半導体装置の構成を上方から見た概略平面図、(b)は(a)に示す半導体装置のC−C’線に沿う概略断面図である。図7は、半導体装置を構成する半導体モジュールの構造の具体例を示す概略平面図である。図8は、半導体装置を構成する回路基板の構造の具体例を示す概略平面図である。以下、半導体装置の構成を、図6〜図8を参照しながら説明する。
<Specific Example of Configuration of Semiconductor Device of First Embodiment>
6A and 6B are schematic views illustrating a specific example of the configuration of the semiconductor device, in which FIG. 6A is a schematic plan view of the configuration of the semiconductor device viewed from above, and FIG. 6B is a CC view of the semiconductor device illustrated in FIG. It is a schematic sectional drawing in alignment with a line. FIG. 7 is a schematic plan view showing a specific example of the structure of the semiconductor module constituting the semiconductor device. FIG. 8 is a schematic plan view showing a specific example of the structure of the circuit board constituting the semiconductor device. Hereinafter, the configuration of the semiconductor device will be described with reference to FIGS.
図6に示すように、半導体装置100は、上記したように、半導体モジュール200と、半導体モジュール200と電気的に接続される回路基板300と、を有している。
As illustrated in FIG. 6, the
図6(a)及び図7に示すように、半導体モジュール200を構成する外部接続端子202のうち、同じ電源線(GND)と電気的に接続される外部接続端子202は、放熱板203に近い側から外側に向かって順に、外部接続端子202x、外部接続端子202y、外部接続端子202zが隣り合うように配置されている。
As shown in FIG. 6A and FIG. 7, among the
更に、同じ電源線と接続される外部接続端子202x,202y,202zは、放熱板203側から外側に向かって、最短距離で引き出せるように配置されている。なお、本実施形態では、半導体モジュール200のうちの3か所の部分と、それぞれ異なる電源線とが電気的に接続される場合を示している。
Furthermore, the
一方、図6(a)及び図8に示すように、回路基板300は、半導体モジュール200が配置される載置部301にある外部接続パッド303の一部から、載置部301の外側に引き出された第1電源配線351が形成されている。
On the other hand, as shown in FIGS. 6A and 8, the
なお、回路基板300には、例えば、第1電源線と異なる第2電源線と接続された第2電源配線352、第1電源線及び第2電源線と異なる第3電源線と接続された第3電源配線353が形成されている。
The
このように形成された半導体モジュール200と回路基板300とを貼り合わせると、図6に示すように、回路基板300に形成された、例えば第1電源配線351と半導体モジュール200に設けられた外部接続端子202x,202y,202zまで、最短距離で接続することができる。
When the
なお、第1電源配線351には、半導体モジュールの外部接続端子202x,202y,202zの配置に対応して、外部接続パッド303が形成されている。
The first
更に、外部接続端子202x,202y,202zが放熱板203側から外側に向かうように、隣り合って連続的に配置されているので、回路基板300の第3基板313に形成された電源/GND層340(図5(d)参照)に孔を空けることなく、各電源配線351,352,353を電気的に接続することができる。よって、電源/GND層340の抵抗を小さくすることが可能となり、その結果、半導体モジュール200が加熱することを抑えることができる。
Furthermore, since the
また、複数の外部接続端子202のうちデジタル信号が供給される外部接続端子202(デジタル信号端子)の領域(D)と、アナログ信号が供給される外部接続端子202(アナログ信号端子)の領域(A)との間に、同じ電源線と接続される外部接続端子202x,202y,202zが配置されることが好ましい。
Of the plurality of
これによれば、デジタル信号が供給される領域(第1領域)と、アナログ信号が供給される領域(第2領域)と、の境界の電位を安定させることが可能となり、ノイズが発生することを抑えることができる。特に、ノイズに弱いアナログ信号が供給される領域にノイズが発生することを抑えることができる。 According to this, it is possible to stabilize the potential at the boundary between the region (first region) to which the digital signal is supplied and the region (second region) to which the analog signal is supplied, and noise is generated. Can be suppressed. In particular, it is possible to suppress the occurrence of noise in a region where an analog signal weak against noise is supplied.
<電気光学装置としてのプロジェクターの構成>
図9は、電気光学装置としてのプロジェクターの構成を示す概略図である。以下、プロジェクターの構成を、図9を参照しながら説明する。
<Configuration of projector as electro-optical device>
FIG. 9 is a schematic diagram illustrating a configuration of a projector as an electro-optical device. Hereinafter, the configuration of the projector will be described with reference to FIG.
図9に示すように、本実施形態のプロジェクター1001は、システム光軸Lに沿って配置された偏光照明装置1100と、光分離素子としての2つのダイクロイックミラー1104,1105と、3つの反射ミラー1106,1107,1108と、5つのリレーレンズ1201,1202,1203,1204,1205と、3つの光変調手段としての透過型の液晶ライトバルブ1210,1220,1230と、光合成素子としてのクロスダイクロイックプリズム1206と、投写レンズ1207とを備えている。
As shown in FIG. 9, the
偏光照明装置1100は、超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット1101と、インテグレーターレンズ1102と、偏光変換素子1103とから概略構成されている。
The polarized
ダイクロイックミラー1104は、偏光照明装置1100から射出された偏光光束のうち、赤色光(R)を反射させ、緑色光(G)と青色光(B)とを透過させる。もう1つのダイクロイックミラー1105は、ダイクロイックミラー1104を透過した緑色光(G)を反射させ、青色光(B)を透過させる。
The
ダイクロイックミラー1104で反射した赤色光(R)は、反射ミラー1106で反射した後にリレーレンズ1205を経由して液晶ライトバルブ1210に入射する。ダイクロイックミラー1105で反射した緑色光(G)は、リレーレンズ1204を経由して液晶ライトバルブ1220に入射する。ダイクロイックミラー1105を透過した青色光(B)は、3つのリレーレンズ1201,1202,1203と2つの反射ミラー1107,1108とからなる導光系を経由して液晶ライトバルブ1230に入射する。
The red light (R) reflected by the
液晶ライトバルブ1210,1220,1230は、クロスダイクロイックプリズム1206の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ1210,1220,1230に入射した色光は、映像情報(映像信号)に基づいて変調されクロスダイクロイックプリズム1206に向けて射出される。
The liquid
このプリズムは、4つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって3つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投写光学系である投写レンズ1207によってスクリーン1300上に投写され、画像が拡大されて表示される。
In this prism, four right-angle prisms are bonded together, and a dielectric multilayer film that reflects red light and a dielectric multilayer film that reflects blue light are formed in a cross shape on the inner surface thereof. The three color lights are synthesized by these dielectric multilayer films, and the light representing the color image is synthesized. The synthesized light is projected onto the
液晶ライトバルブ1210は、例えば、液晶パネルを備えた液晶装置が適用されたものである。液晶装置は、色光の入射側と射出側とにおいてクロスニコルに配置された一対の偏光素子の間に隙間を置いて配置されている。他の液晶ライトバルブ1220,1230も同様である。
As the liquid
上記半導体装置100は、外部の装置と液晶装置との間で信号を送受するために、液晶装置の近傍に配置されている。また、本実施形態の半導体装置100は、R用、G用、B用の液晶装置にそれぞれ設けられている形態ではなく、1つの半導体装置100で、それぞれの液晶装置と処理された信号の送受を行っている。
The
このようなプロジェクター1001によれば、上記半導体装置100を備えているので、信頼性の高いプロジェクター1001を提供することができる。
According to such a
なお、半導体装置100が搭載される電気光学装置としては、プロジェクター1001の他、ヘッドアップディスプレイ(HUD)、ヘッドマウントディスプレイ(HMD)、スマートフォン、EVF(Electrical View Finder)、モバイルミニプロジェクター、電子ブック、携帯電話、モバイルコンピューター、デジタルカメラ、デジタルビデオカメラ、ディスプレイ、車載機器、オーディオ機器、露光装置や照明機器など各種電子機器に用いることができる。
The electro-optical device on which the
以上詳述したように、第1実施形態の半導体モジュール200、半導体装置100、及びプロジェクター1001によれば、以下に示す効果が得られる。
As described above in detail, according to the
(1)第1実施形態の半導体モジュール200によれば、同じ電源線(GNDを含む)と繋がる外部接続端子202x,202y,202zを半導体モジュール200の内側から外側に向かうように隣り合って(連続的に)配置するので、半導体モジュール200の電源線を容易に、半導体モジュール200の外側に引き出すことができる。また、電源線と繋がる端子を連続的に配置するので、例えば、半導体モジュール200が載置される回路基板300に貫通孔を形成する必要がなく、半導体モジュール200と回路基板300との間の電気抵抗を小さくすることが可能となる。よって、電気抵抗に起因に起因して、半導体モジュール200の動作が不安定になることを抑えることができる。更に、電気抵抗によって加熱されることに起因する、半導体モジュール200が破壊することを防ぐことができる。
(1) According to the
(2)第1実施形態の半導体モジュール200によれば、外部接続端子202x,202y,202zが最短経路になるように並んでいるので、長く引き回すように配置する方法と比較して、電気抵抗を小さくすることができる。よって、電気抵抗に起因に起因して、半導体モジュールの動作が不安定になることを抑えることができる。更に、電気抵抗によって加熱されることに起因する、半導体モジュールが破壊することを防ぐことができる。
(2) According to the
(3)第1実施形態の半導体モジュール200によれば、デジタル信号端子が集まる領域と、アナログ信号端子が集まる領域と、の間に電源線(GNDを含む)と繋がる外部接続端子202x,202y,202zを配置するので、境界の電位を安定させることが可能となり、ノイズが発生することを抑えることができる。特に、ノイズに弱いアナログ信号の外部接続端子202にノイズが発生することを抑えることができる。
(3) According to the
(4)第1実施形態の半導体装置100によれば、上記半導体モジュールと回路基板とを有するので、回路基板に貫通孔を形成することなく、半導体モジュールの電源線と繋がる端子と、回路基板に形成された同じ電源線と繋がる、例えば、電源配線351,352,353とを電気的に接続させることができる。よって、回路基板に貫通孔が形成されることによる、半導体モジュールと回路基板との間の電気抵抗を小さくすることが可能となる。これにより、電気抵抗に起因して、半導体モジュールの動作が不安定になることを抑えることができる。更に、電気抵抗によって加熱されることに起因する、半導体モジュールが破壊することを防ぐことができる。
(4) According to the
(5)第1実施形態のプロジェクター1001によれば、上記の半導体装置100を備えているので、信頼性の高いプロジェクター1001を提供することができる。
(5) According to the
(第2実施形態)
<半導体装置の構造の具体例>
図10は、第2実施形態の半導体装置の構造の具体例を示す模式図であり、(a)は半導体装置を構成する半導体モジュールの構造を示す概略平面図、(b)は半導体装置を構成する回路基板の構造を示す概略平面図である。以下、半導体装置の構造を、図10を参照しながら説明する。
(Second Embodiment)
<Specific Example of Semiconductor Device Structure>
FIG. 10 is a schematic diagram illustrating a specific example of the structure of the semiconductor device according to the second embodiment. FIG. 10A is a schematic plan view illustrating the structure of a semiconductor module constituting the semiconductor device. FIG. 10B illustrates the semiconductor device. It is a schematic plan view which shows the structure of the circuit board to perform. Hereinafter, the structure of the semiconductor device will be described with reference to FIG.
第2実施形態の半導体装置500は、上述の第1実施形態の半導体装置100と比べて、電源線と繋がる外部接続端子602a,602b,602cの配置位置が半導体モジュール600の外周部の一部に配置されている部分が異なり、その他の部分については概ね同様である。このため第2実施形態では、第1実施形態と異なる部分について詳細に説明し、その他の重複する部分については適宜説明を省略する。
In the
図10に示すように、半導体モジュール600は、外部接続端子602のうち外周部の外部接続端子602a,602b,602cを電源線と繋がる端子としている。
As shown in FIG. 10, in the
本実施形態では、例えば、半導体モジュール600の四隅のうち3か所を電源線と繋がる外部接続端子602a,602b,602cとしている。なお、四隅に電源線と繋がる外部接続端子602a,602b,602cを設定することに限定されず、図11に示す半導体装置800のように、半導体モジュールの各辺811に近い部分を電源線と繋がる外部接続端子812とするようにしてもよい。
In the present embodiment, for example, three of the four corners of the
以上詳述したように、第2実施形態の半導体モジュール600、及び半導体装置500によれば、以下に示す効果が得られる。
As described above in detail, according to the
(6)第2実施形態の半導体モジュール600、及び半導体装置500によれば、各電源線(GNDを含む)と繋がる外部接続端子602a,602b,602cが、半導体モジュール600の外側(外周部)の列に配置されているので、例えば、半導体モジュール600が載置される回路基板700に形成された、電源線と繋がる電源配線351,352,353に電気的に接続させやすくすることができる。言い換えれば、電源線を半導体モジュール600の外側に容易に引き出すことができる。また、半導体モジュール600の端子の数が増えた場合でも、半導体モジュール600の外側に電源線を容易に引き出すことができる。加えて、電源線と繋げることが可能となるので、電源線を経路とした放熱効果を高めることができる。また、回路基板700の外部接続パッドの中央側に貫通孔がある場合でも、貫通孔に影響を受けることなく電源線を外側に引き出すことができる。
(6) According to the
なお、本発明の態様は、上記した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨あるいは思想に反しない範囲で適宜変更可能であり、本発明の態様の技術範囲に含まれるものである。また、以下のような形態で実施することもできる。 The aspect of the present invention is not limited to the above-described embodiment, and can be appropriately changed without departing from the spirit or idea of the invention that can be read from the claims and the entire specification. It is included in the range. Moreover, it can also implement with the following forms.
(変形例1)
上記した第1実施形態のように、半導体モジュール200のコーナーに向かって電源線と繋がる外部接続端子202x,202y,202zを配置することに限定されず、迂回することなく最短距離で引き出せればよく、半導体モジュール200の外周の辺に向かって外部接続端子202を連続的に配置するようにしてもよい。
(Modification 1)
As in the first embodiment described above, the
(変形例2)
上記した第2実施形態のように、最外周の列に、電源線と繋がる外部接続端子602を配置することに限定されず、例えば、外周側から2列目に電源線と繋がる外部接続端子602を配置するようにしてもよい。
(Modification 2)
As in the second embodiment described above, the external connection terminal 602 connected to the power supply line is not limited to being arranged in the outermost row, and for example, the external connection terminal 602 connected to the power supply line in the second row from the outer periphery side. May be arranged.
(変形例3)
上記したように、回路基板300を構成する基板の枚数は、4枚(第1基板311〜第4基板314)であることに限定されず、4枚より少ない枚数でもよいし、4枚より多い枚数であってもよい。
(Modification 3)
As described above, the number of substrates constituting the
100…半導体装置、200…半導体モジュール、201…半導体素子、202…外部接続端子、202x,202y,202z…外部接続端子、203…放熱板、204…封止樹脂、205…ボンディングワイヤ、300…回路基板、301…載置部、302…配線、303,303a…外部接続パッド、304…放熱パッド、311…第1基板、312…第2基板、313…第3基板、314…第4基板、314a…裏面側、321…第1配線、322…第2配線、323…第3配線、324…第4配線、331…第1コンタクトホール、331a…貫通孔、332…第2コンタクトホール、340…電源/GND層、351…第1電源配線、352…第2電源配線、353…第3電源配線、500…半導体装置、600…半導体モジュール、602,602a…外部接続端子、700…回路基板、800…半導体装置、811…半導体モジュールの各辺、812…外部接続端子、1001…プロジェクター、1100…偏光照明装置、1101…ランプユニット、1102…インテグレーターレンズ、1103…偏光変換素子、1104,1105…ダイクロイックミラー、1106,1107,1108…反射ミラー、1201,1202,1203,1204,1205…リレーレンズ、1206…クロスダイクロイックプリズム、1207…投写レンズ、1210,1220,1230…液晶ライトバルブ、1300…スクリーン。
DESCRIPTION OF
Claims (6)
前記複数の端子のうち同じ電源線と繋がる端子は、前記複数列のうち少なくとも前記半導体モジュールの外周側の列に配置されていることを特徴とする半導体モジュール。 A semiconductor module in which a plurality of terminals are arranged in a plurality of rows,
A terminal connected to the same power line among the plurality of terminals is arranged in at least a column on the outer peripheral side of the semiconductor module among the plurality of columns.
前記同じ電源線と繋がる端子は、前記半導体モジュールの内側から外側に向かうように連続して並んで配置されていることを特徴とする半導体モジュール。 The semiconductor module according to claim 1,
Terminals connected to the same power supply line are arranged in a row continuously from the inside to the outside of the semiconductor module.
前記複数の端子は、デジタル信号が供給されるデジタル信号端子と、アナログ信号が供給されるアナログ信号端子と、を有し、
前記同じ電源線と繋がる端子は、前記デジタル信号端子が配置される第1領域と、前記アナログ信号端子が配置される第2領域との間に、配置されていることを特徴とする半導体モジュール。 The semiconductor module according to claim 2,
The plurality of terminals include a digital signal terminal to which a digital signal is supplied and an analog signal terminal to which an analog signal is supplied,
A terminal connected to the same power supply line is disposed between a first region where the digital signal terminal is disposed and a second region where the analog signal terminal is disposed.
前記同じ電源線と繋がる端子は、最短経路で並ぶように配置されていることを特徴とする半導体モジュール。 The semiconductor module according to claim 2 or 3, wherein
The semiconductor module, wherein the terminals connected to the same power line are arranged in a shortest path.
前記半導体モジュールの前記複数の端子と電気的に接続される回路基板と、
を有することを特徴とする半導体装置。 A semiconductor module according to any one of claims 1 to 4,
A circuit board electrically connected to the plurality of terminals of the semiconductor module;
A semiconductor device comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015009218A JP2016134543A (en) | 2015-01-21 | 2015-01-21 | Semiconductor module, semiconductor device, and electro-optic device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015009218A JP2016134543A (en) | 2015-01-21 | 2015-01-21 | Semiconductor module, semiconductor device, and electro-optic device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2016134543A true JP2016134543A (en) | 2016-07-25 |
Family
ID=56464533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015009218A Withdrawn JP2016134543A (en) | 2015-01-21 | 2015-01-21 | Semiconductor module, semiconductor device, and electro-optic device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2016134543A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017038905A1 (en) * | 2015-08-31 | 2017-03-09 | アイシン・エィ・ダブリュ株式会社 | Semiconductor device, chip module, and semiconductor module |
| US12336085B2 (en) | 2020-11-06 | 2025-06-17 | Murata Manufacturing Co., Ltd. | Structure and structure with electronic component |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001144205A (en) * | 1999-11-10 | 2001-05-25 | Canon Inc | Multi-terminal device and printed wiring board |
| JP2001203470A (en) * | 2000-01-21 | 2001-07-27 | Toshiba Corp | Wiring board, semiconductor package, and semiconductor device |
| JP2006216942A (en) * | 2006-01-20 | 2006-08-17 | Seiko Epson Corp | Circuit board, bumped semiconductor element mounting structure, electro-optical device, and electronic device |
| JP2011124549A (en) * | 2009-11-11 | 2011-06-23 | Canon Inc | Semiconductor apparatus |
| JP2012033786A (en) * | 2010-07-31 | 2012-02-16 | Kyocer Slc Technologies Corp | Wiring board |
| JP2014096501A (en) * | 2012-11-09 | 2014-05-22 | Renesas Electronics Corp | Semiconductor device |
-
2015
- 2015-01-21 JP JP2015009218A patent/JP2016134543A/en not_active Withdrawn
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001144205A (en) * | 1999-11-10 | 2001-05-25 | Canon Inc | Multi-terminal device and printed wiring board |
| JP2001203470A (en) * | 2000-01-21 | 2001-07-27 | Toshiba Corp | Wiring board, semiconductor package, and semiconductor device |
| JP2006216942A (en) * | 2006-01-20 | 2006-08-17 | Seiko Epson Corp | Circuit board, bumped semiconductor element mounting structure, electro-optical device, and electronic device |
| JP2011124549A (en) * | 2009-11-11 | 2011-06-23 | Canon Inc | Semiconductor apparatus |
| JP2012033786A (en) * | 2010-07-31 | 2012-02-16 | Kyocer Slc Technologies Corp | Wiring board |
| JP2014096501A (en) * | 2012-11-09 | 2014-05-22 | Renesas Electronics Corp | Semiconductor device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017038905A1 (en) * | 2015-08-31 | 2017-03-09 | アイシン・エィ・ダブリュ株式会社 | Semiconductor device, chip module, and semiconductor module |
| JPWO2017038905A1 (en) * | 2015-08-31 | 2018-05-24 | アイシン・エィ・ダブリュ株式会社 | Semiconductor device, chip module and semiconductor module |
| US10707159B2 (en) | 2015-08-31 | 2020-07-07 | Aisin Aw Co., Ltd. | Semiconductor device, chip module, and semiconductor module |
| US12336085B2 (en) | 2020-11-06 | 2025-06-17 | Murata Manufacturing Co., Ltd. | Structure and structure with electronic component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4151717B2 (en) | Light source module, light source device, and liquid crystal display device | |
| CN102737578B (en) | Pixel chip, display floater, illumination panel, display unit and lighting unit | |
| JP6379616B2 (en) | Electro-optical device and electronic apparatus | |
| JP6531801B2 (en) | Substrate for electro-optical device, electro-optical device, and electronic apparatus | |
| JP5045166B2 (en) | Light source device and liquid crystal display device | |
| US9817157B2 (en) | Lens array substrate, electro-optical apparatus and electronic equipment | |
| US9703104B2 (en) | Electro-optical device comprising first, second, and third color beams having different incident angles relative to a light gathering element and electronic apparatus | |
| US20180031902A1 (en) | Electro-optical device and electronic apparatus | |
| JP6287252B2 (en) | Electro-optical device and electronic apparatus | |
| US8872101B2 (en) | Electrooptic module and electronic device having a cover partitioning a first ventilation path which extends along an extending direction of the first side end surface of a translucent plate | |
| JP2016134543A (en) | Semiconductor module, semiconductor device, and electro-optic device | |
| US20190179191A1 (en) | Display device including a light-emitting diode package | |
| JP6887813B2 (en) | Display device | |
| JP2013054162A (en) | Electro-optical panel, electro-optical apparatus, and electronic apparatus | |
| JP5500217B2 (en) | Electro-optical device and electronic apparatus | |
| US8704992B2 (en) | Electro-optic device and display unit | |
| US9933615B2 (en) | Electro-optic device, eletro-optic unit, and electronic apparatus | |
| JP2015197574A (en) | Electro-optical module and electronic apparatus | |
| US20180074367A1 (en) | Liquid crystal device and electronic apparatus | |
| JP2013224994A (en) | Electro-optic device and electronic apparatus | |
| JP5169153B2 (en) | Electro-optical device and electronic apparatus | |
| CN222813055U (en) | Laser light source device and projection system | |
| JP2010256663A (en) | Electro-optical device and electronic apparatus | |
| JP2006303163A (en) | CIRCUIT BOARD AND MANUFACTURING METHOD THEREOF, AND DEVICE AND ELECTRONIC DEVICE USING THE CIRCUIT BOARD | |
| JP6558434B2 (en) | Projection display |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171226 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180823 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180828 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20180904 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20181029 |