JP2014027286A - 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル - Google Patents

Abstract

【課題】比較的低温で作製でき、屈曲性のある樹脂基板上にも形成可能な半導体薄膜であって、可視光に対して安定で、かつ、トランジスタ特性などの素子特性が高く、表示装置を駆動するスイッチング素子として用いた際に、画素部と重なっても表示パネルの輝度を低下させない半導体薄膜を提供する。
【解決手段】キャリア密度が１０^＋１７ｃｍ^−３以下、ホール移動度が２ｃｍ^２／Ｖ・ｓｅｃ以上、エネルギーバンドギャップが２．４ＥＶ以上であり、Ｘ線散乱測定より求められる動径分布関数における、原子間距離が０．３〜０．３６ｎｍの間のＲＤＦの最大値をＡ、原子間距離が０．３６〜０．４２ｎｍの間のＲＤＦの最大値をＢとしたときに、Ａ／Ｂ＞０．８の関係を満たすように、酸化亜鉛と酸化インジウムを含有する非晶質膜を成膜した後に、酸化処理して透明半導体薄膜４０を形成する。
【選択図】 図１

Description

本発明は、酸化亜鉛と酸化インジウムとを含有する非晶質膜からなる半導体薄膜、及びその製造方法、並びにそのような半導体薄膜を用いた薄膜トランジスタ、そのような薄膜トランジスタを適用したアクティブマトリックス駆動表示パネルに関する。

電界効果型トランジスタは、半導体メモリ集積回路の単位電子素子、高周波信号増幅素子、液晶駆動用素子などとして広く用いられており、現在、最も多く実用化されている電子デバイスである。
そのなかでも、近年における表示装置のめざましい発展に伴い、液晶表示装置（ＬＣＤ）のみならず、エレクトロルミネッセンス表示装置（ＥＬ）や、フィールドエミッションディスプレイ（ＦＥＤ）などの各種の表示装置において、表示素子に駆動電圧を印加して表示装置を駆動させるスイッチング素子として、薄膜トランジスタ（ＴＦＴ）が多用されている。
また、その材料としては、シリコン半導体化合物が最も広く用いられており、一般に、高速動作が必要な高周波増幅素子、集積回路用素子などには、シリコン単結晶が用いられ、液晶駆動用素子などには、大面積化の要求からアモルファスシリコンが用いられている。

しかしながら、結晶性のシリコン系薄膜は、結晶化を図る際に、例えば、８００℃以上の高温が必要となり、ガラス基板上や有機物基板上への構成が困難である。このため、シリコンウェハーや石英などの耐熱性の高い高価な基板上にしか形成できないばかりか、製造に際して多大なエネルギーと工程数を要するなどの問題があった。

一方、比較的低温で形成できる非晶性のシリコン半導体（アモルファスシリコン）は、結晶性のものに比べてスイッチング速度が遅いため、表示装置を駆動するスイッチング素子として使用したときに、高速な動画の表示に追従できない場合がある。
さらに、半導体活性層に可視光が照射されると導電性を示し、漏れ電流が発生して誤動作のおそれがあるなど、スイッチング素子としての特性が劣化するという問題もある。そのため、可視光を遮断する遮光層を設ける方法が知られており、例えば、遮光層としては金属薄膜が用いられている。
しかしながら、金属薄膜からなる遮光層を設けると工程が増えるだけでなく、浮遊電位を持つこととなるので、遮光層をグランドレベルにする必要があり、その場合にも寄生容量が発生するという問題がある。
また、可視光の透過率が低いため、半導体層が電極部にはみ出ると表示部の透過率が下がり、バックライトによる照明効率が低下して画面が暗くなるおそれがあり、加工精度の公差が小さくコストアップの一因となっていた。

なお、現在、表示装置を駆動させるスイッチング素子としては、シリコン系の半導体膜を用いた素子が主流を占めているが、それは、シリコン薄膜の安定性、加工性の良さの他、スイッチング速度が速いなど、種々の性能が良好なためである。そして、このようなシリコン系薄膜は、一般に化学蒸気析出法（ＣＶＤ）法により製造されている。
また、従来の薄膜トランジスタ（ＴＦＴ）は、ガラスなどの基板上にゲ−ト電極、ゲ−ト絶縁層、水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）などの半導体層、ソ−ス及びドレイン電極を積層した逆スタガ構造のものがあり、イメ−ジセンサを始め、大面積デバイスの分野において、アクティブマトリスク型の液晶ディスプレイに代表されるフラットパネルディスプレイなどの駆動素子として用いられている。これらの用途では、従来アモルファスシリコンを用いたものでも高機能化に伴い作動の高速化が求められてきている。

このような状況下、近年にあっては、シリコン系半導体薄膜（アモルファスシリコン）よりも安定性が優れるものとして、酸化亜鉛などの金属酸化物からなる透明半導体薄膜、特に、酸化亜鉛結晶からなる透明半導体薄膜が注目されている。
例えば、特許文献１や、特許文献２などには、酸化亜鉛を高温で結晶化し薄膜トランジスタを構成する方法が記載されている。

特開２００３−８６８０８号公報 特開２００４−２７３６１４号公報

しかしながら、酸化亜鉛を用いた半導体薄膜は、精緻な結晶化制御を行なわないとホール移動度が低くなるため、電界効果移動度が低下してスイッチング速度が低くなるという問題があった。そして、結晶性を上げるためには、シリコン系薄膜と同様に結晶性の高い特殊な基板上に成膜したり、５００℃以上の高温の処理を行なったりする必要があった。そのため、大面積で均一に行なうこと、特に、ガラス基板上で行なうことは困難であり、液晶パネルでは実用化が難しかった。

本発明は、上記の事情に鑑みなされたものであり、比較的低温で作製でき、屈曲性のある樹脂基板上にも形成可能な半導体薄膜であって、可視光に対して安定で、かつ、トランジスタ特性などの素子特性が高く、また、表示装置を駆動するスイッチング素子として用いた際に、画素部と重なっても表示パネルの輝度を低下させない半導体薄膜、及びそのような半導体薄膜の製造方法、並びにそのような半導体薄膜を用いた、電界効果移動度とｏｎ−ｏｆｆ比が高いとともに、漏れ電流の発生などの照射光による影響を小さくして、素子特性を向上させた薄膜トランジスタ、そのような薄膜トランジスタを適用したアクティブマトリックス駆動表示パネルの提供を目的とする。

上記課題を解決する本発明に係る半導体薄膜は、酸化亜鉛と酸化インジウムを含有する非晶質膜からなる半導体薄膜であって、キャリア密度が１０^＋１７ｃｍ^−３以下、ホール移動度が２ｃｍ^２／Ｖ・ｓｅｃ以上、エネルギーバンドギャップが２．４ｅＶ以上であり、Ｘ線散乱測定より求められる動径分布関数（ＲＤＦ）における、原子間距離が０．３〜０．３６ｎｍの間のＲＤＦの最大値をＡ、原子間距離が０．３６〜０．４２ｎｍの間のＲＤＦの最大値をＢとしたときに、Ａ／Ｂ＞０．８の関係を満たす構成としてある。

このような構成とすることにより、本発明に係る半導体薄膜は、広い温度範囲で半導体薄膜を作製しやすくなるとともに、大面積で均一な物性を発現しやすくなるため、表示パネルなどの用途に好適となる。
本発明に係る半導体薄膜において、キャリア密度が１０^＋１７ｃｍ^−３より大きくなると、薄膜トランジスタ１などの素子を構成した際に、漏れ電流が発生してしまうとともに、ノーマリーオンになってしまったり、ｏｎ−ｏｆｆ比が小さくなってしまったりすることにより、良好なトランジスタ性能が発揮できないおそれがある。
また、ホール移動度が２ｃｍ^２／Ｖｓより小さいと、薄膜トランジスタ１の電界効果移動度が小さくなってしまい、表示素子を駆動するスイッチング素子として用いる場合に、アモルファスシリコンと同様に、スイチング速度が遅く、高速な動画の表示に追従できないおそれがある。
また、エネルギーバンドギャップが２．４ｅＶより小さいと、可視光が照射された際に、価電子帯の電子が励起されて導電性を示し、漏れ電流が生じやすくなるおそれがある。
また、比率（Ａ／Ｂ）はインジウム−酸素−インジウムの結合形態が、陵共有と頂点共有をなすものの比率、あるいは短距離秩序の維持比率を表しているものと推定され、この比率が０．８以下だと、ホール移動度や電界効果移動度が低下するおそれがある。

また、本発明に係る半導体薄膜は、大面積上に均一な非晶質の膜を形成できるようにするとともに、膜質が不均一となるのを回避するために、前記非晶質膜中の亜鉛［Ｚｎ］とインジウム［Ｉｎ］の原子比が、Ｚｎ／（Ｚｎ＋Ｉｎ）＝０．１０〜０．８２とするのが好ましく、前記非晶質膜中の亜鉛ＺｎとインジウムＩｎの原子比が、Ｚｎ／（Ｚｎ＋Ｉｎ）＝０．５１〜０．８０とするのがより好ましい。

また、本発明に係る半導体薄膜は、波長５５０ｎｍの透過率が７５％以上であるのがこのましく、このようにすることで、半導体薄膜が画素電極部にはみ出た場合であっても、透過率や輝度を低下させたり、色調が変化したりするような不具合を有効に回避することができる。

また、本発明に係る半導体薄膜は、仕事関数が３．５〜６．５ｅＶの非縮退半導体薄膜であるのが好ましい。仕事関数を上記範囲とすることで、漏れ電流が発生したり、エネルギー障壁などが発生したりすることによるトランジスタの特性低下を有効に回避することができる。さらに、縮退半導体であるとキャリア濃度を低濃度で安定的に制御できないおそれがあるが、本発明に係る半導体薄膜を非縮退半導体薄膜とすることで、このような不具合を有効に回避することもできる。ここで、非縮退半導体薄膜はキャリア濃度が温度に依存して変化する半導体薄膜をいい、キャリア濃度の温度依存性は、ホール測定から求めることができる。

また、本発明に係る半導体薄膜は、非晶質膜にナノクリスタルが分散しているのが好ましく、非晶質膜中にナノクリスタルが分散していると、ホール移動度が向上し、電界効果移動度が高くなりトランジスタ特性が向上する場合があり好ましい。

また、本発明に係る半導体薄膜は、本発明の効果を損なわない範囲で酸化インジウム、酸化亜鉛以外の第三の金属元素［Ｍ］や、その化合物を含有していてもよく、この場合、前記第三の金属元素［Ｍ］とインジウム［Ｉｎ］の原子比［Ｍ／（Ｍ＋Ｉｎ）］は０〜０．５であるのが好ましく、前記第三の金属元素［Ｍ］とインジウム［Ｉｎ］の原子比［Ｍ／（Ｍ＋Ｉｎ）］は０〜０．３であるのがより好ましい。

また、本発明に係る半導体薄膜の製造方法は、前述したような半導体薄膜を製造するにあたり、雰囲気ガス中の水Ｈ_２Ｏの分圧が１０^−３Ｐａ以下となる条件で、酸化亜鉛と酸化インジウムを含有する非晶質膜を成膜する方法とすることができる。

このような方法とすることにより、ホール移動度が低下するおそれがあるという不具合を有効に回避することができる。

また、本発明に係る半導体薄膜の製造方法は、基板温度２００℃以下で物理成膜した前記非晶質膜を酸化処理する工程を含む方法とするのが好ましく、基板温度が２００℃より高いと、酸化処理してもキャリア濃度が下がらなかったり、樹脂製基板を用いた場合に変形や寸法変化を起こすおそれがある。
また、上記範囲で成膜した半導体薄膜を酸素存在下の熱処理やオゾン処理などの酸化処理をすることがキャリア密度を安定化させるために好ましい。
熱処理をする場合は、熱処理時の膜面の温度が、成膜時の基板温度より１００〜２７０℃高い方が好ましい。この温度差が１００℃より小さいと熱処理効果が無く、２７０℃より高いと基板が変形したり、半導体薄膜界面が変質し半導体特性が低下したりするおそれがある。このような不具合をより有効に回避するには、成膜時の基板温度より熱処理時の膜面の温度が１３０〜２４０℃高いものがより好ましく、１６０〜２１０℃高いものが特に好ましい。

また、本発明に係る薄膜トランジスタは、前述したような半導体薄膜を有する構成とすることができ、前記半導体薄膜が、樹脂基板上に設けられている構成とすることができる。

また、本発明に係るアクティブマトリックス駆動表示パネルは、前述したような薄膜トランジスタを有する構成とすることができる。

以上のように、本発明によれば、ガラス基板や樹脂基板などに広い温度範囲で形成することができるとともに、可視光に対して安定で誤作動を起こし難い、漏れ電流の小さい優れた電界効果型トランジスタを構成する半導体薄膜を提供することができる。また、本発明の半導体薄膜は、比較的低温で形成することができるため、樹脂基板上に形成して、屈曲性のある薄膜トランジスタなどを提供することもできる。

以下、本発明の好ましい実施形態について説明する。
なお、図１は、本発明に係る薄膜トランジスタの実施形態の概略を示す説明図である。

図示する例において、電界効果型トランジスタとしての薄膜トランジスタ１は、基板６０上にドレイン電極１０とソース電極２０とを離間して形成するとともに、ドレイン電極１０とソース電極２０のそれぞれの少なくとも一部と接するように透明半導体薄膜４０を形成し、さらに、透明半導体薄膜４０上に、ゲート絶縁膜５０、ゲート電極３０をこの順で形成してなるトップゲート型の薄膜トランジスタ１として構成されている。

本実施形態において、基板６０としては、ガラス基板のほか、ポリエチレンテレフタレート（ＰＥＴ），ポリカーボネート（ＰＣ）などからなる樹脂製基板を用いることもできる。

また、ゲート電極３０、ソ−ス電極２０、ドレイン電極１０の各電極を形成する材料に特に制限はなく、本実施形態の効果を失わない範囲で一般に用いられているものを任意に選択することができる。例えば、ＩＴＯ，ＩＺＯ，ＺｎＯ，ＳｎＯ２などの透明電極や、Ａｌ，Ａｇ，Ｃｒ，Ｎｉ，Ｍｏ，Ａｕ，Ｔｉ，Ｔａなどの金属電極、又はこれらを含む合金の金属電極を用いることができる。
特に図示しないが、ゲート電極３０、ソ−ス電極２０、ドレイン電極１０の各電極は、異なる二層以上の導電層を積層した多層構造とすることもできる。

また、ゲート絶縁膜５０を形成する材料にも特に制限はない。本実施形態の発明の効果を失わない範囲で一般に用いられているものを任意に選択できる。例えば、ＳｉＯ_２，ＳｉＮｘ，Ａｌ_２Ｏ_３，Ｔａ_２Ｏ_５，ＴｉＯ_２，ＭｇＯ，ＺｒＯ_２，ＣｅＯ_２，Ｋ_２Ｏ，Ｌｉ_２Ｏ，Ｎａ_２Ｏ，Ｒｂ_２Ｏ，Ｓｃ_２Ｏ_３，Ｙ_２Ｏ_３，Ｈｆ_２Ｏ_３，ＣａＨｆＯ_３などの酸化物を用いることができる。これらのなかでも、ＳｉＯ_２，ＳｉＮｘ，Ａｌ_２Ｏ_３，Ｙ_２Ｏ_３，Ｈｆ_２Ｏ_３，ＣａＨｆＯ_３を用いるのが好ましく、より好ましくはＳｉＯ_２，ＳｉＮｘ，Ｙ_２Ｏ_３，Ｈｆ_２Ｏ_３，ＣａＨｆＯ_３であり、特に好ましくはＳｉＯ_２，ＳｉＮｘである。
このようなゲート絶縁膜５０は、異なる２層以上の絶縁膜を積層した構造でもよい。また、ゲート絶縁膜５０は、結晶質であっても非晶質であってもよいが、工業的に製造しやすい非晶質であるのが好ましい。

本実施形態において、透明半導体薄膜４０は、酸化亜鉛と酸化インジウムを含有する非晶質からなり、ホール測定で求めたキャリア密度が１０^＋１７ｃｍ^−３以下、ホール移動度が２ｃｍ^２／Ｖｓ以上、伝導帯と価電子帯とのエネルギーバンドギャップが２．４ｅＶ以上となるように形成してある。
このような酸化亜鉛と酸化インジウムを含有する非晶質膜は、広い温度範囲で作製しやすいとともに、非晶質膜とすることにより大面積で均一な物性を発現しやすくなるため、表示パネルなどの用途で特に好ましく、例えば、アクティブマトリックス駆動表示パネルに好適に利用することができる。
なお、非晶質膜であることは、Ｘ線回折で明確なピークが現れないことで確認できる。

ここで、キャリア密度が１０^＋１７ｃｍ^−３より大きくなると、薄膜トランジスタ１などの素子を構成した際に、漏れ電流が発生してしまうとともに、ノーマリーオンになってしまったり、ｏｎ−ｏｆｆ比が小さくなってしまったりすることにより、良好なトランジスタ性能が発揮できないおそれがある。このような不具合をより有効に回避するには、キャリア密度は、１０^＋１６ｃｍ^−３以下とするのが好ましく、より好ましくは１０^＋１５ｃｍ^−３以下であり、１０^＋１４ｃｍ^−３以下とするのが特に好ましい。

また、ホール移動度が２ｃｍ^２／Ｖｓより小さいと、薄膜トランジスタ１の電界効果移動度が小さくなってしまい、表示素子を駆動するスイッチング素子として用いる場合に、アモルファスシリコンと同様に、スイチング速度が遅く、高速な動画の表示に追従できないおそれがある。このような不具合をより有効に回避するには、ホール移動度は、５ｃｍ^２／Ｖｓ以上とするのが好ましく、より好ましくは８ｃｍ^２／Ｖｓ以上、さらに好ましくは１１ｃｍ^２／Ｖｓ以上であり、１４ｃｍ^２／Ｖｓ以上とするのが特に好ましい。

このように、透明半導体薄膜４０をキャリア密度が１０^＋１７ｃｍ^−３以下、ホール移動度が２ｃｍ^２／Ｖｓ以上に形成することで、電界効果移動度とともに、ｏｎｎ−ｏｆｆ比も高く、また、ノーマリーオフを示し、かつ、ピンチオフが明瞭な、従来のアモルファスシリコンを用いた電界効果型トランジスタに代わる大面積化の可能な、新たな優れた電界効果型トランジスタを得ることができる。

また、エネルギーバンドギャップが２．４ｅＶより小さいと、可視光が照射された際に、価電子帯の電子が励起されて導電性を示し、漏れ電流が生じやすくなるおそれがある。このような不具合をより有効に回避するには、エネルギーバンドギャップは、好ましくは２．６ｅＶ以上、より好ましくは２．８ｅＶ以上、さらに好ましくは３．０ｅｖ以上であり、３．２ｅＶ以上が特に好ましい。

また、透明半導体薄膜４０の比抵抗は、通常１０^−１〜１０^＋８Ωｃｍであるが、１０^−１〜１０^＋８Ωｃｍであることが好ましく、１０^０〜１０^＋６Ωｃｍであることがより好ましく、１０^＋１〜１０^＋４Ωｃｍであることがさらに好ましく、１０^＋２〜１０^＋３Ωｃｍであることが特に好ましい。

さらに、透明半導体薄膜４０に酸化インジウムを含有させることで、高いホール移動度を実現するとともに、成膜時における雰囲気ガス中の酸素分圧や、雰囲気ガス中の水Ｈ_２Ｏ、又は水素Ｈ_２の含有量を制御することによって、ホール移動度を制御することができる。

酸化インジウムとともに、酸化亜鉛を含有させるのが有効なのは、結晶化の際に、正三価のインジウムサイトに置換することでキャリアトラップを発生させ、ホール移動度をあまり低下させずにキャリア密度を下げているためと推定される。
そして、正三価元素であるインジウムに対して正二価元素である亜鉛を含有させることで、キャリア濃度を減少させるとともに、後述するように、成膜後に酸化処理を施すことによって、ホール移動度を低下させることなく、キャリア濃度を制御することも可能となる。

また、半導体薄膜５０中に含有されるインジウム［Ｉｎ］と亜鉛［Ｚｎ］の原子比［Ｚｎ／（Ｚｎ＋Ｉｎ）］は、０．１０〜０．８２とすることができる。
原子比［Ｚｎ／（Ｚｎ＋Ｉｎ）］が０．１０より小さく、亜鉛の含有率が少ないと、結晶化しやすくなり、適正な製造条件を選定しないと大面積上に均一な非晶質の膜が得られないおそれがある。
一方、原子比［Ｚｎ／（Ｚｎ＋Ｉｎ）］が０．８２より大きくなり、亜鉛の含有率が過剰になると、耐薬品性が低下したり、酸化亜鉛の結晶が生成して膜質が不均一となったりするおそれがある。
本実施形態において、上記のような不具合をより有効に回避するためには、原子比［Ｚｎ／（Ｚｎ＋Ｉｎ）］は０．５１〜０．８０であるのが好ましくは、より好ましくは０．５５〜０．８０であり、０．６〜０．７５が特に好ましい。

また、透明半導体薄膜４０は、波長５５０ｎｍの透過率が７５％以上であるのが好ましい。波長５５０ｎｍの透過率が７５％より小さいと、半導体薄膜が画素電極部にはみ出た場合に透過率を低下させ、輝度が低下したり、色調が変化したりするおそれがある。このような不具合をより有効に回避するためには、波長５５０ｎｍの透過率は８０％以上が好ましく、８５％以上が特に好ましい。

また、透明半導体薄膜４０は、仕事関数が３．５〜６．５ｅＶであるのが好ましい。仕事関数が３．５ｅＶより小さいと、ゲート絶縁膜との界面で電価の注入などが生じて漏れ電流が発生するなど、トランジスタ特性が低下するおそれがある。一方、６．５ｅＶより大きいと、ゲート絶縁膜との界面でエネルギー障壁などが発生しｐｉｎｃｈ−ｏｆｆ特性が悪化するなどトランジスタ特性が低下するおそれがある。このような不具合をより有効に回避するためには、仕事関数は、３．８〜６．２ｅＶが好ましく、４．０〜６．０ｅＶがより好ましく、４．３〜５．７ｅＶがさらに好ましく、４．５〜５．５ｅＶが特に好ましい。

また、透明半導体薄膜４０は、非縮退半導体薄膜であるのが好ましく、縮退半導体であるとキャリア濃度を低濃度で安定的に制御できないおそれがある。
ここで、非縮退半導体薄膜とは、キャリア濃度が温度に依存して変化する半導体薄膜であり、これに対して、縮退半導体薄膜とは、キャリア濃度が温度に依存せずに一定の値を示す半導体薄膜のことをいう。このキャリア濃度の温度依存性は、ホール測定から求めることができる。

また、透明半導体薄膜４０は、非晶質膜にナノクリスタルが分散しているのが好ましい。非晶質膜中にナノクリスタルが分散していると、ホール移動度が向上し、電界効果移動度が高くなりトランジスタ特性が向上する場合があり好ましい。
ナノクリスタルの存在はＴＥＭで観察することで確認することができる。

ここで、透明半導体薄膜４０には、本実施形態の効果を損なわない範囲で酸化インジウム、酸化亜鉛以外の第三の金属元素や、その化合物が含まれていてもよい。
ただし、この場合には、インジウム［Ｉｎ］と第三金属元素［Ｍ］の原子比［Ｍ／（Ｍ＋Ｉｎ）］を０〜０．５とする。原子比［Ｍ／（Ｍ＋Ｉｎ）］が０．５を超えると、ホール移動度が低下するおそれがある。これは、主元素間の結合数が減り、パーコレーション伝導が困難になるためと推定される。
このような不具合をより有効に回避するためには、原子比［Ｍ／（Ｍ＋Ｉｎ）］は、０〜０．３であるのが好ましい。

また、透明半導体薄膜４０は、Ｘ線散乱測定より求められる動径分布関数（ＲＤＦ）における、原子間距離が０．３〜０．３６ｎｍの間のＲＤＦの最大値をＡ、原子間距離が０．３６〜０．４２ｎｍの間のＲＤＦの最大値をＢとしたときに、Ａ／Ｂ＞０．８の関係を満たすようにする。
この比率（Ａ／Ｂ）は、インジウム−酸素−インジウムの結合形態が、陵共有と頂点共有をなすものの比率、あるいは短距離秩序の維持比率を表しているものと推定され、この比率（Ａ／Ｂ）が０．８以下だとホール移動度や電界効果移動度が低下するおそれがある。
このような不具合をより有効に回避するためには、比率（Ａ／Ｂ）は、Ａ／Ｂ＞０．９を満たしているのがより好ましく、さらに好ましくはＡ／Ｂ＞１．０であり、Ａ／Ｂ＞１．１を満たすものが最も好ましく、比率（Ａ／Ｂ）が大きいことは、短い距離のインジウム−インジウムの短距離秩序が保たれていると推定される。このため、電子の移動経路が確保されて、ホール移動度や電界効果移動度の向上が期待される。

本実施形態において、透明半導体薄膜４０を形成する成膜方法としては、スプレー法、ディップ法、ＣＶＤ法などの化学的成膜方法のほか、物理的成膜方法も利用することができる。キャリア密度の制御や、膜質の向上が容易であるとう観点から、物理的成膜方法の方が好ましい。

物理的成膜方法としては、例えば、スパッタ法、真空蒸着法、イオンプレーティング法、パルスレーザーディポジション法などを挙げることができるが、工業的には量産性が高いスパッタ法が好ましい。
スパッタ法としては、例えば、ＤＣスパッタ法、ＲＦスパッタ法、ＡＣスパッタ法、ＥＣＲスパッタ法、対向ターゲットスパッタ法などが挙げられる。これらのなかでも、工業的に量産性が高く、また、ＲＦスパッタ法よりもキャリア濃度を下げやすいＤＣスパッタ法や、ＡＣスパッタ法が好ましい。また、成膜による界面の劣化を抑えて、漏れ電流を抑制したり、ｏｎｎ−ｏｆｆ比などの透明半導体薄膜４０の特性を向上させたりするには、膜質の制御がしやすいＥＣＲスパッタ法や、対向ターゲットスパッタ法が好ましい。

スパッタ法を用いる場合、酸化インジウムと酸化亜鉛とを含有する焼結ターゲットを用いても、酸化インジウムを含有する焼結ターゲットと酸化亜鉛を含有する焼結ターゲットを用いて共スパッタしてもよい。また、インジウムや亜鉛からなる金属ターゲット、あるいは合金ターゲットを用いて酸素などのガスを導入しながら、反応性スパッタを行なってもよい。
再現性、大面積での均一性から酸化インジウムと正二価元素の酸化物とを含有する焼結ターゲットを用いることが好ましい。

スパッタ法を用いる場合、雰囲気ガス中に含まれる水Ｈ_２Ｏの分圧が、１０^−３Ｐａ以下となるようにする。水Ｈ_２Ｏの分圧が、１０^−３Ｐａより大きいと、ホール移動度が低下するおそれがある。これは、水素がビックスバイト構造のインジウムあるいは酸素と結合して酸素−インジウム結合の稜共有部分を頂点共有化するためと推定される。このような不具合をより有効に回避するためには、Ｈ_２Ｏの分圧は、好ましくは８×１０^−４Ｐａ以下、より好ましくは６×１０^−４Ｐａ以下、さらに好ましくは４×１０^−４Ｐａ以下であり、２×１０^−４Ｐａ以下が特に好ましい。

また、雰囲気ガス中の水素Ｈ_２分圧は、通常１０^−２Ｐａ以下、５×１０^−３Ｐａ以下が好ましく、１０^−３Ｐａ以下がより好ましく、５×１０^−４Ｐａ以下がさらに好ましく、２×１０^−４Ｐａ以下が特に好ましい。雰囲気ガス中にＨ_２が存在すると、キャリア濃度が増えるばかりでなく、ホール移動度が低下するおそれがある。

また、雰囲気ガス中の酸素Ｏ_２分圧は、通常４０×１０^−３Ｐａ以下とする。雰囲気ガス中の酸素分圧が４０×１０^−３Ｐａより大きいと、ホール移動度が低下したり、ホール移動度やキャリア濃度が不安定となったりするおそれがある。これは成膜時に雰囲気ガス中の酸素が多すぎると、結晶格子間に取り込まれる酸素が多くなり散乱の原因となったり、容易に膜中から離脱し不安定化したりするためと推定される。
このような不具合をより有効に回避するためには、雰囲気ガス中の酸素分圧は、好ましくは１５×１０^−３Ｐａ以下、より好ましくは７×１０^−３Ｐａ以下であり、１×１０^−３Ｐａ以下であるのが特に好ましい。

また、到達真空度は、通常１０^−５Ｐａ以下とする。到達真空度が、１０^−５Ｐａより大きいと、水Ｈ_２Ｏの分圧が高くなり、水Ｈ_２Ｏの分圧を１０^−３Ｐａ以下とすることができなくなるおそれがある。このような不具合をより有効に回避するためには、到達圧力は、好ましくは５×１０^−６Ｐａ以下であり、１０^−６Ｐａ以下であるのが特に好ましい。

なお、大面積をスパッタ法で成膜する場合、膜質の均一性を持たせるため、基板を固定したフォルダーは回転させる、マグネットを動かしエロージョン範囲を広げるなどの方法をとることが好ましい。

このような成膜工程において、通常は、基板温度２００℃以下で物理成膜し、成膜工程を終えた後に、酸化インジウムと酸化亜鉛とを含有する薄膜に対して、酸化処理を施すことで、透明半導体薄膜４０中のキャリア濃度を制御することができる。
ここで、成膜時に基板温度が２００℃より高いと、酸化処理してもキャリア濃度が下がらなかったり、樹脂製基板を用いた場合に変形や寸法変化を起こしたりするおそれがある。このような不具合をより有効に回避するためには、基板温度は、好ましくは１８０℃以下、より好ましくは１５０℃以下、さらに好ましくは１２０℃以下であり、９０℃以下であるのが特に好ましい。

このような成膜工程を終えた後に、本実施形態では、酸化インジウムと酸化亜鉛とを含有する薄膜に対して、酸化処理を施すことで、透明半導体薄膜４０中のキャリア濃度を制御することができる。
なお、成膜時に酸素などのガス成分の濃度を制御して、キャリア濃度を制御する方法もあるが、このような方法では、ホール移動度が低下するおそれがある。これは、キャリア制御のために導入したガス成分が、膜中に取り込まれ散乱因子となっているものと推定される。

また、酸化処理としては、酸素存在下で、通常８０〜６５０℃、０．５〜１２０００分の条件で熱処理する。
熱処理の温度が８０℃より低いと処理効果が発現しなかったり、時間がかかりすぎたりするおそれがあり、６５０℃より高いと基板が変形するおそれがある。このような不具合をより有効に回避するために、処理温度は、好ましくは１２０〜５００℃、より好ましくは１５０〜４５０℃、さらに好ましくは１８０〜３５０℃であり、２００〜３００℃が特に好ましい。
また、熱処理の時間が０．５分より短いと内部まで電熱する時間が不足し処理が不十分となるおそれがあり、１２０００分より長いと処理装置が大きくなり工業的に使用できなかったり、処理中に基板が破損・変形したりするおそれがある。このような不具合をより有効に回避するために、処理時間は、好ましくは１〜６００分、より好ましくは５〜３６０分、さらに好ましくは１５〜２４０分であり、３０〜１２０分が特に好ましい。

また、酸化処理としては、酸素存在下、ランプアニール装置（ＬＡ；Ｌａｍｐ Ａｎｎｅａｌｅｒ）、急速熱アニール装置（ＲＴＡ；Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｅｒ）、又はレーザーアニール装置により熱処理することができ、酸化処理としてオゾン処理を適用することもできる。

以下、具体的な実施例を挙げて、本発明をより詳細に説明する。

［実施例１］
（１）スパッタリングターゲットの製造、及び評価
１．ターゲットの製造
原料として、平均粒径が３．４μｍの酸化インジウムと、平均粒径が０．６μｍの酸化亜鉛とを、原子比〔Ｉｎ／（Ｉｎ＋Ｚｎ）〕が０．２８、原子比〔Ｚｎ／（Ｉｎ＋Ｚｎ）〕が０．７２となるように混合して、これを湿式ボールミルに供給し、７２時間混合粉砕して原料微粉末を得た。
得られた原料微粉末を造粒した後、直径１０ｃｍ、厚さ５ｍｍの寸法にプレス成形して、これを焼成炉に入れ、酸素ガス加圧下において、１，４００℃，４８時間の条件で焼成して、焼結体（ターゲット）を得た。このとき、昇温速度は、３℃／分であった。
２．ターゲットの評価
得られたターゲットにつき、密度、バルク抵抗値を測定した。その結果、理論相対密度は９９％であり、四探針法により測定したバルク抵抗値は、０．８ｍΩであった。

（２）透明半導体薄膜の成膜
上記（１）で得られたスパッタリングターゲットを、ＤＣスパッタ法の一つであるＤＣマグネトロンスパッタリング法の成膜装置に装着し、ガラス基板（コーニング１７３７）上に透明導電膜を成膜した。
ここでのスパッタ条件としては、基板温度；２５℃、到達圧力；１×１０^−３Ｐａ、雰囲気ガス；Ａｒ１００％、スパッタ圧力（全圧）；４×１０^−１Ｐａ、投入電力１００Ｗ、成膜時間２０分間とした。
この結果、ガラス基板上に、膜厚が約１００ｎｍの透明導電性酸化物が形成された透明導電ガラスが得られた。
なお、得られた膜組成をＩＣＰ法で分析したところ、原子比〔Ｉｎ／（Ｉｎ＋Ｚｎ）〕が０．２８、原子比〔Ｚｎ／（Ｉｎ＋Ｚｎ）〕が０．７２であった。

（３）透明半導体薄膜の酸化処理
上記（２）で得られた透明半導体薄膜を大気中（酸素存在下）１５０℃で、１００時間加熱（大気下熱処理）することで酸化処理を行なった。

（４）透明半導体薄膜の物性の評価
上記（３）で得られた透明半導体薄膜のキャリア濃度、及びホール移動度をホール測定装置により測定した。キャリア濃度は８×１０^１５ｃｍ^−３、ホール移動度１６ｃｍ^２／Ｖｓであった。また、四探針法により測定した比抵抗値は、４８Ωｃｍであった。
なお、Ｘ線回折で非晶質膜であることを確認した。

ホール測定装置、及びその測定条件は下記のとおりであった。
［ホール測定装置］
東陽テクニカ製：Resi Test８３１０
［測定条件］
室温（２５℃）、０．５［Ｔ］、ＡＣ磁場ホール測定

さらに、この透明導電性酸化物の透明性については、分光光度計により波長５５０ｎｍの光線についての光線透過率が８５％であり、透明性においても優れたものであった。また、エネルギーバンドギャップは３．３ｅＶと十分に大きかった。

［実施例２〜７、比較例１〜４］
原料の組成比、成膜条件、酸化処理条件を表１のように調整した以外は、実施例１と同様に作製評価した。

また、実施例、及び比較例の半導体薄膜について、以下のように薄膜トランジスタを製造して、その評価を行った。

［トップゲート型透明薄膜トランジスタ］
ＰＥＴ基板上に、成膜時間以外は、前記実施例１〜７，比較例１〜４と同じ条件で作成した３０ｎｍの透明半導体薄膜を用い、図１のような構成で、チャンネル長さＬ＝１０μｍ、チャンネルＷ＝１５０μｍのトップゲート型の薄膜トランジスタを構成した。
このとき、ゲート絶縁膜として、誘電率の高い酸化イットリウムを厚み１７０ｎｍに積層して用いた。また、ゲート電極、ソース電極、ドレイン電極の各電極として厚み１５０ｎｍのＩＺＯを用いた。

得られた薄膜トランジスタについて、以下の基準で評価した。その結果をｏｎ−ｏｆｆ比とともに、表１に併せて示す。
［評価基準］
良好：１０回以上動作を繰り返してもＩ−Ｖ特性のヒステリシスが小さい。
やや良好：１０回以上動作を繰り返すとＩ−Ｖ特性に大きなヒステリシスが発生する。
不良：１０回未満の動作の繰り返しでＩ−Ｖ特性に大きなヒステリシスが発生する。

以上、本発明について、好ましい実施形態を示して説明したが、本発明は、前述した実施形態にのみ限定されるものではなく、本発明の範囲で種々の変更実施が可能であることはいうまでもない。

例えば、前述した実施形態では、薄膜トランジスタの例を挙げたが、本発明に係る半導体薄膜は、種々の電界効果型トランジスタに適用することができる。

本発明における半導体薄膜は、薄膜トランジスタなどの電界効果型トランジスタに用いる半導体薄膜として広く利用することができる。

本発明に係る薄膜トランジスタの実施形態の概略を示す説明図である。

１ 薄膜トランジスタ
４０ 透明半導体薄膜

Claims (13)

1. 酸化亜鉛と酸化インジウムを含有する非晶質膜からなる半導体薄膜であって、
   キャリア密度が１０^＋１７ｃｍ^−３以下、ホール移動度が２ｃｍ^２／Ｖ・ｓｅｃ以上、エネルギーバンドギャップが２．４ｅＶ以上であり、
   Ｘ線散乱測定より求められる動径分布関数（ＲＤＦ）における、原子間距離が０．３〜０．３６ｎｍの間のＲＤＦの最大値をＡ、原子間距離が０．３６〜０．４２ｎｍの間のＲＤＦの最大値をＢとしたときに、Ａ／Ｂ＞０．８の関係を満たすことを特徴とする半導体薄膜。
2. 前記非晶質膜中の亜鉛［Ｚｎ］とインジウム［Ｉｎ］の原子比が、Ｚｎ／（Ｚｎ＋Ｉｎ）＝０．１０〜０．８２であることを特徴とする請求項１に記載の半導体薄膜。
3. 前記非晶質膜中の亜鉛ＺｎとインジウムＩｎの原子比が、Ｚｎ／（Ｚｎ＋Ｉｎ）＝０．５１〜０．８０であることを特徴とする請求項１に記載の半導体薄膜。
4. 波長５５０ｎｍの透過率が７５％以上であることを特徴とする請求項１〜３のいずれか１項に記載の半導体薄膜。
5. 仕事関数が３．５〜６．５ｅＶの非縮退半導体薄膜であることを特徴とする請求項１〜４のいずれか１項に記載の半導体薄膜。
6. 非晶質膜にナノクリスタルが分散していることを特徴とする請求項１〜５のいずれか１項に記載の半導体薄膜。
7. 第三の金属元素［Ｍ］を含有し、前記第三の金属元素［Ｍ］とインジウム［Ｉｎ］の原子比［Ｍ／（Ｍ＋Ｉｎ）］が、０〜０．５であることを特徴とする請求項１〜６のいずれか１項に記載の半導体薄膜。
8. 第三の金属元素［Ｍ］を含有し、前記第三の金属元素［Ｍ］とインジウム［Ｉｎ］の原子比［Ｍ／（Ｍ＋Ｉｎ）］が、０〜０．３であることを特徴とする請求項１〜６のいずれか１項に記載の透明酸化物半導体薄膜。
9. 請求項１〜８のいずれか１項に記載の半導体薄膜を製造するにあたり、
   雰囲気ガス中の水Ｈ_２Ｏの分圧が１０^−３Ｐａ以下となる条件で、酸化亜鉛と酸化インジウムを含有する非晶質膜を成膜することを特徴とする半導体薄膜の製造方法。
10. 基板温度２００℃以下で物理成膜した前記非晶質膜を酸化処理する工程を含むことを特徴とする請求項８に記載の半導体薄膜の製造方法。
11. 請求項１〜８のいずれか１項に記載の半導体薄膜を有することを特徴とする薄膜トランジスタ。
12. 前記半導体薄膜が、樹脂基板上に設けられていることを特徴とする請求項１１に記載の薄膜トランジスタ。
13. 請求項１１又は１２のいずれか１項に記載の薄膜トランジスタを有することを特徴とするアクティブマトリックス駆動表示パネル。

Images