JP2011219297A - Silicon carbide single crystal substrate, silicon carbide epitaxial wafer, and thin film epitaxial wafer - Google Patents
Silicon carbide single crystal substrate, silicon carbide epitaxial wafer, and thin film epitaxial wafer Download PDFInfo
- Publication number
- JP2011219297A JP2011219297A JP2010088730A JP2010088730A JP2011219297A JP 2011219297 A JP2011219297 A JP 2011219297A JP 2010088730 A JP2010088730 A JP 2010088730A JP 2010088730 A JP2010088730 A JP 2010088730A JP 2011219297 A JP2011219297 A JP 2011219297A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- substrate
- silicon carbide
- crystal substrate
- carbide single
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
【課題】体積抵抗率が低く、しかも、エピタキシャル成長工程等のウエハプロセスにおいて炭化珪素単結晶基板が１０００℃以上に晒されても、積層欠陥が殆ど発生することがない炭化珪素単結晶基板、および、この基板を用いて得た炭化珪素エピタキシャルウェハ、及び薄膜エピタキシャルウェハを提供する。
【解決手段】体積抵抗率が０．００１Ωcm以上０．０１２Ωcm以下の炭化珪素単結晶基板であり、表裏面のうち少なくとも片面の表面粗さＲａが１．０ｎｍ以下であると共に、外周側面の表面粗さＲａが１．０ｎｍ以下である炭化珪素単結晶基板、および、前記炭化珪素単結晶基板上に炭化珪素薄膜をエピタキシャル成長してなる炭化珪素エピタキシャルウェハ、あるいは、窒化ガリウム、窒化アルミニウム、窒化インジウム又はこれらの混晶をエピタキシャル成長してなる薄膜エピタキシャルウェハ。
【選択図】なしA silicon carbide single crystal substrate having a low volume resistivity and hardly causing stacking faults even when the silicon carbide single crystal substrate is exposed to 1000 ° C. or higher in a wafer process such as an epitaxial growth step, and the like. A silicon carbide epitaxial wafer and a thin film epitaxial wafer obtained by using this substrate are provided.
A silicon carbide single crystal substrate having a volume resistivity of 0.001 Ωcm or more and 0.012 Ωcm or less, a surface roughness Ra of at least one of the front and back surfaces is 1.0 nm or less, and a surface roughness of an outer peripheral side surface. A silicon carbide single crystal substrate having a thickness Ra of 1.0 nm or less, and a silicon carbide epitaxial wafer obtained by epitaxially growing a silicon carbide thin film on the silicon carbide single crystal substrate, or gallium nitride, aluminum nitride, indium nitride, or these A thin film epitaxial wafer formed by epitaxially growing a mixed crystal.
[Selection figure] None
Description
本発明は、炭化珪素単結晶基板、炭化珪素エピタキシャルウェハ、及び薄膜エピタキシャルウェハに関し、詳しくは、高性能の電子デバイスを製造するのに好適な低抵抗率の炭化珪素単結晶基板であり、また、これを用いた炭化珪素エピタキシャルウェハ、及び薄膜エピタキシャルウェハに関する。 The present invention relates to a silicon carbide single crystal substrate, a silicon carbide epitaxial wafer, and a thin film epitaxial wafer. More specifically, the present invention is a low resistivity silicon carbide single crystal substrate suitable for manufacturing a high-performance electronic device. The present invention relates to a silicon carbide epitaxial wafer and a thin film epitaxial wafer using the same.
炭化珪素（SiC）は、耐熱性及び機械的強度に優れ、放射線に強いなどの物理的、化学的性質から、耐環境性半導体材料として注目されている。また、近年、青色から紫外にかけての短波長光デバイス、高周波・高耐圧電子デバイス等のウェハとしてSiC単結晶基板の需要が高まっている。しかしながら、大面積を有する高品質のSiC単結晶基板を、工業的規模で安定に供給し得る基板製造技術は、未だ十分に確立されていない。そのためSiCは、上述のような多くの利点及び可能性を有する半導体材料にもかかわらず、その実用化が阻まれていた。 Silicon carbide (SiC) is attracting attention as an environmentally resistant semiconductor material because of its physical and chemical properties such as excellent heat resistance and mechanical strength and resistance to radiation. In recent years, the demand for SiC single crystal substrates has been increasing as wafers for short wavelength optical devices from blue to ultraviolet, high frequency / high voltage electronic devices, and the like. However, a substrate manufacturing technique that can stably supply a high-quality SiC single crystal substrate having a large area on an industrial scale has not been sufficiently established. Therefore, practical use of SiC has been hindered despite the semiconductor material having many advantages and possibilities as described above.
従来、研究室程度の規模では、例えば、昇華再結晶法（レーリー法）でSiC単結晶を成長させ、半導体素子の作製が可能なサイズのSiC単結晶を得ていた。しかしながら、この方法では、得られた単結晶の面積が小さく、その寸法及び形状を高精度に制御することは困難である。また、SiCが有する結晶多形（ポリタイプ）の制御や、不純物キャリア濃度の制御も容易ではない。一方で、化学気相成長法（CVD法）を用いて珪素（Si）等の異種基板上に、ヘテロエピタキシャル成長させることにより、立方晶のSiC単結晶を成長させることも行われている。この方法では、大面積の単結晶は得られるが、基板との格子不整合が約２０％もあることから、積層欠陥等の結晶欠陥が入り易く、高品質のSiC単結晶を得ることは難しい。 Conventionally, on a laboratory scale scale, for example, a SiC single crystal was grown by a sublimation recrystallization method (Rayleigh method) to obtain a SiC single crystal of a size capable of producing a semiconductor element. However, with this method, the area of the obtained single crystal is small, and it is difficult to control its size and shape with high accuracy. Also, it is not easy to control the crystal polymorph (polytype) of SiC and the impurity carrier concentration. Meanwhile, a cubic SiC single crystal is also grown by heteroepitaxial growth on a heterogeneous substrate such as silicon (Si) using a chemical vapor deposition method (CVD method). With this method, a single crystal having a large area can be obtained, but since there is about 20% of lattice mismatch with the substrate, crystal defects such as stacking faults are likely to occur, and it is difficult to obtain a high-quality SiC single crystal. .
これらの問題点を解決するために、SiC単結晶を種結晶として用いて昇華再結晶化を行う改良型のレーリー法が提案され（非特許文献１）、多くの研究機関で実施されている。この方法では、種結晶を用いているため、結晶の核形成過程が制御でき、また、不活性ガスにより雰囲気圧力を１００Pa〜１５kPa程度に制御することにより、結晶の成長速度等を再現性良くコントロールできる。 In order to solve these problems, an improved Rayleigh method in which sublimation recrystallization is performed using a SiC single crystal as a seed crystal has been proposed (Non-Patent Document 1) and has been implemented in many research institutions. In this method, since the seed crystal is used, the nucleation process of the crystal can be controlled, and by controlling the atmospheric pressure to about 100 Pa to 15 kPa with an inert gas, the crystal growth rate can be controlled with good reproducibility. it can.
そして、上記の改良レーリー法で作製したSiC単結晶から、口径２インチ（50.8mm）から４インチ（101.6mm）のSiC単結晶基板が切り出され、エピタキシャル成長、デバイス作製に供されている。また、例えばSiC単結晶基板をパワーデバイス等の電子デバイスに適用しようとする場合には、通常、SiC単結晶にはｎ型の不純物がドープされ、体積抵抗率（以下、抵抗率とする）の小さな基板が製造される。この際、ｎ型不純物として窒素が使用されるのが一般的であり、実際に窒素のドーピングは、上記の改良レーリー法において、雰囲気ガスであるアルゴン等の不活性ガス中に、窒素ガスを混合させることによって行われる。SiC単結晶中にドープされた窒素原子は、炭素原子位置を置換してドナー（電子供与体）として作用する。 Then, a SiC single crystal substrate having a diameter of 2 inches (50.8 mm) to 4 inches (101.6 mm) is cut out from the SiC single crystal manufactured by the above-described improved Rayleigh method, and is used for epitaxial growth and device manufacturing. For example, when an SiC single crystal substrate is to be applied to an electronic device such as a power device, the SiC single crystal is usually doped with an n-type impurity and has a volume resistivity (hereinafter referred to as resistivity). Small substrates are manufactured. At this time, nitrogen is generally used as an n-type impurity. In practice, nitrogen doping is performed by mixing nitrogen gas into an inert gas such as argon as an atmospheric gas in the above-described improved Rayleigh method. Is done by letting The nitrogen atom doped in the SiC single crystal replaces the carbon atom position and acts as a donor (electron donor).
現在、上記のSiC単結晶基板を用いて、SiCパワーデバイス等の試作が精力的に進められているが、現状市販されているSiC単結晶基板の抵抗率は、０．０１５〜０．０２０Ωcm程度と比較的高いため、基板抵抗が素子抵抗に対して無視できない大きさになっている。そのため、基板の抵抗率を下げるために、窒素のドープ量を増やさなければならない。ところが、窒素のドープ量を増やして基板の抵抗率を０．０１２Ωcm以下まで低減すると、今度は、例えば基板を用いたエピタキシャル膜の成長過程等で１０００℃以上の熱処理が施された場合に、単結晶基板中に積層欠陥が多量に発生してしまう問題がある（非特許文献２）。 Currently, SiC power devices and the like are being vigorously prototyped using the SiC single crystal substrate described above, but the resistivity of SiC single crystal substrates currently on the market is about 0.015 to 0.020 Ωcm. Therefore, the substrate resistance is not negligible with respect to the element resistance. Therefore, in order to reduce the resistivity of the substrate, the nitrogen doping amount must be increased. However, if the nitrogen doping amount is increased to reduce the resistivity of the substrate to 0.012 Ωcm or less, this time, for example, when a heat treatment at 1000 ° C. or higher is performed in the growth process of an epitaxial film using the substrate, etc. There is a problem that a large number of stacking faults occur in the crystal substrate (Non-Patent Document 2).
このような問題に対して、本発明者等は、表面粗さＲａが１．０ｎｍ以下の表裏面を有した炭化珪素単結晶基板を提案している（特許文献１参照）。低い抵抗率の基板が熱処理されることにより発生する積層欠陥は、機械的応力等によって発生する通常の積層欠陥とは異なる２重構造をした積層欠陥であり、本発明者等は、この２重積層欠陥が基板の表面状態に依存して発生するという知見を得ることに成功した。そのため、先の出願では、低抵抗率の基板の表裏面を所定の表面粗さを有するように研磨することで、高温で熱処理されても、２重積層欠陥が発生しないようにしている。 In response to such a problem, the present inventors have proposed a silicon carbide single crystal substrate having front and back surfaces with a surface roughness Ra of 1.0 nm or less (see Patent Document 1). A stacking fault generated by heat-treating a substrate having a low resistivity is a stacking fault having a double structure different from a normal stacking fault generated by a mechanical stress or the like. We succeeded in obtaining the knowledge that stacking faults occur depending on the surface condition of the substrate. Therefore, in the previous application, the front and back surfaces of the low resistivity substrate are polished so as to have a predetermined surface roughness, so that double stacking faults do not occur even if heat treatment is performed at a high temperature.
ところが、本発明者等が提案した特許文献１に係る発明においても、場合によっては、熱処理後の基板内部に積層欠陥が発生してしまうことがあり、技術改良の余地が残されていた。
However, even in the invention according to
即ち、研磨工程を改善して基板の表面粗さをいくら小さくしても、積層欠陥が発生することがあり、素子によっては性能が劣化する問題があった。 That is, no matter how much the surface roughness of the substrate is reduced by improving the polishing process, stacking faults may occur, and there is a problem that the performance deteriorates depending on the element.
本発明は、上記事情に鑑みてなされたものであり、体積抵抗率が低く、しかも、高温で熱処理されても積層欠陥の発生を可及的に抑えることが出来るようにした炭化珪素単結晶基板を提供することを目的とする。 The present invention has been made in view of the above circumstances, and has a low volume resistivity and can suppress the occurrence of stacking faults as much as possible even when heat-treated at high temperatures. The purpose is to provide.
また、本発明の別の目的は、上記炭化珪素単結晶基板を用いて得た炭化珪素エピタキシャルウェハ、及び薄膜エピタキシャルウェハを提供することにある。 Another object of the present invention is to provide a silicon carbide epitaxial wafer and a thin film epitaxial wafer obtained using the silicon carbide single crystal substrate.
本発明者等は、炭化珪素単結晶基板の表面が所定の表面粗さを有した基板であっても積層欠陥が発生してしまう原因について、更に鋭意研究を重ねた結果、驚くべきことには、基板の外周側面の近傍に存在する基底面転位が起因しており、これが基板のなかで伝播して表裏面の積層欠陥として現れるという新たな知見を得た。これまで、基板の外周側面は、いわゆるエッジ部分の割れや欠けを防止するために、研削砥石を使った研削やベベリングといった面取り加工されるのが通常であるが、新たな知見に基づき、基板の外周側面を表裏面と同じ程度に研磨加工することで、上記のような問題が全て解決されることを見出したため、本発明を完成するに至った。 As a result of further earnest research, the inventors have surprisingly investigated the cause of stacking faults even when the surface of the silicon carbide single crystal substrate has a predetermined surface roughness. New knowledge has been obtained that basal plane dislocations exist in the vicinity of the outer peripheral side surface of the substrate, which propagate in the substrate and appear as stacking faults on the front and back surfaces. Until now, the outer peripheral side of the substrate has usually been chamfered by grinding or beveling using a grinding wheel to prevent so-called edge cracks and chipping, but based on new knowledge, It has been found that all the above problems can be solved by polishing the outer peripheral side surface to the same extent as the front and back surfaces, and thus the present invention has been completed.
すなわち、本発明は、以下のようである。
（１）体積抵抗率が０．００１Ωcm以上０．０１２Ωcm以下の炭化珪素単結晶基板であり、表裏面のうち少なくとも片面の表面粗さＲａが１．０ｎｍ以下であると共に、外周側面の表面粗さＲａが１．０ｎｍ以下であることを特徴とする炭化珪素単結晶基板。
（２）１０００℃以上１８００℃以下の熱負荷を受けた後に、該基板内で観察される基底面積層欠陥密度が３０ｃｍ-1以下である（１）に記載の炭化珪素単結晶基板。
（３）上記（１）又は（２）に記載の低抵抗率炭化珪素単結晶基板に、炭化珪素薄膜をエピタキシャル成長してなる炭化珪素エピタキシャルウェハである。
（４）上記（１）又は（２）に記載の低抵抗率炭化珪素単結晶基板に、窒化ガリウム、窒化アルミニウム、窒化インジウム又はこれらの混晶をエピタキシャル成長してなる薄膜エピタキシャルウェハである。
That is, the present invention is as follows.
(1) A silicon carbide single crystal substrate having a volume resistivity of 0.001 Ωcm or more and 0.012 Ωcm or less, and at least one surface roughness Ra of the front and back surfaces is 1.0 nm or less, and the surface roughness of the outer peripheral side surface Ra is 1.0 nm or less, The silicon carbide single crystal substrate characterized by the above-mentioned.
(2) The silicon carbide single crystal substrate according to (1), wherein the base area layer defect density observed in the substrate after receiving a heat load of 1000 ° C. or more and 1800 ° C. or less is 30 cm −1 or less.
(3) A silicon carbide epitaxial wafer obtained by epitaxially growing a silicon carbide thin film on the low resistivity silicon carbide single crystal substrate described in (1) or (2) above.
(4) A thin film epitaxial wafer obtained by epitaxially growing gallium nitride, aluminum nitride, indium nitride, or a mixed crystal thereof on the low resistivity silicon carbide single crystal substrate described in (1) or (2) above.
本発明によれば、抵抗率が０．０１２Ωcm以下のように低く、しかも、例えば１０００℃以上の熱処理によっても積層欠陥が発生し難い、低抵抗率の炭化珪素単結晶基板を得ることができる。そして、このような低抵抗率炭化珪素単結晶基板を用いれば、例えば、電気的特性の優れた高周波・高耐圧電子デバイスのほか、光学的特性に優れた青色発光素子等の発光デバイスを好適に製作することができる。 According to the present invention, it is possible to obtain a silicon carbide single crystal substrate having a low resistivity such that the resistivity is as low as 0.012 Ωcm or less, and hardly causing stacking faults even by heat treatment at, for example, 1000 ° C. or more. If such a low resistivity silicon carbide single crystal substrate is used, for example, in addition to a high frequency / high voltage electronic device having excellent electrical characteristics, a light emitting device such as a blue light emitting element having excellent optical characteristics is suitably used. Can be produced.
先ず、積層欠陥の発生メカニズムについて述べる。体積抵抗率の小さな（0.012Ωcm以下）炭化珪素（SiC）単結晶基板を、例えば１０００℃以上の高温で１〜２時間程アニールすると、SiC単結晶の基底面内に積層欠陥（面状の構造欠陥）が発生することが知られている。この積層欠陥は、機械的応力等によって発生する通常の積層欠陥とは構造が異なっている。機械的応力等によって発生する積層欠陥は、ある１層の分子層の積層位置が、周りと異なった配置を取ることによって形成されるが、低抵抗率のSiC単結晶基板をアニールした際に発生する積層欠陥は、隣り合う２層の分子層が周りとは異なった配置を取る、いわゆる２重積層欠陥であるとされている。このような２重積層欠陥は、電子を捕獲することにより、系全体の自由エネルギーを低下させることが知られており、このことが抵抗率の低い（即ち、電子濃度の高い）SiC単結晶基板において、積層欠陥が発生し易い原因となっている。 First, the generation mechanism of the stacking fault will be described. When a silicon carbide (SiC) single crystal substrate having a small volume resistivity (0.012 Ωcm or less) is annealed at a high temperature of, for example, 1000 ° C. for about 1 to 2 hours, a stacking fault (planar structure) is formed in the basal plane of the SiC single crystal. It is known that defects) occur. This stacking fault has a structure different from that of a normal stacking fault caused by mechanical stress or the like. Stacking faults that occur due to mechanical stress, etc., are formed when the stacking position of a single molecular layer is different from the surroundings, but it occurs when a low resistivity SiC single crystal substrate is annealed. The stacking fault is a so-called double stacking fault in which two adjacent molecular layers are arranged differently from the surroundings. Such double stacking faults are known to reduce the free energy of the entire system by trapping electrons, and this is a SiC single crystal substrate having a low resistivity (ie, a high electron concentration). In this case, stacking faults are likely to occur.
通常の積層欠陥は、単結晶中に存在する基底面転位が拡張することによって発生する。SiC単結晶中の基底面転位は、２つの部分転位に分解しており、これら２つの部分転位に挟まれた領域が積層欠陥となる。これら部分転位に何らかの駆動力が働くと（例えば、電子−正孔対が部分転位で再結合すると）、その一方がすべり運動を起こし、部分転位に挟まれた領域、即ち、積層欠陥が拡張する（面積が大きくなる）。これに対し、低抵抗率SiC単結晶基板で観測される２重積層欠陥の場合は、隣接する分子面に存在する基底面転位が対となって拡張することが必要となる（以下、そのように隣接した分子面に存在する基底面転位を「基底面転位対」と呼ぶ）。しかしながら、SiC単結晶中の基底面転位の密度は、多くとも単位面積当り１０5ｃｍ-2程度であり、上記のような基底面転位対が成長結晶中に存在しているとは考え難い。 Ordinary stacking faults are generated by the expansion of basal plane dislocations existing in a single crystal. The basal plane dislocation in the SiC single crystal is decomposed into two partial dislocations, and a region sandwiched between the two partial dislocations becomes a stacking fault. When some driving force is applied to these partial dislocations (for example, when an electron-hole pair is recombined by partial dislocations), one of them causes a sliding motion, and the region sandwiched by the partial dislocations, that is, stacking faults are expanded. (The area increases). On the other hand, in the case of double stacking faults observed on a low resistivity SiC single crystal substrate, basal plane dislocations existing on adjacent molecular planes need to be expanded in pairs (hereinafter, such as The basal plane dislocation existing on the molecular plane adjacent to is called “basal plane dislocation pair”). However, the density of basal plane dislocations in the SiC single crystal is at most about 10 5 cm −2 per unit area, and it is difficult to think that the basal plane dislocation pairs as described above exist in the grown crystal.
本発明者らは、先の出願において、上記のような２重積層欠陥の発生が、基板の表面状態に大きく依存していることを見出し、表面粗さが大きくなると、積層欠陥の発生量が増大することを明らかにした。このことは、２重積層欠陥の発生核が、炭化珪素単結晶の成長過程で生じると言うよりも、むしろ、基板加工時に導入される表面損傷層に発生すると考えられる。 In the previous application, the present inventors have found that the occurrence of double stacking faults as described above largely depends on the surface state of the substrate. When the surface roughness increases, the amount of stacking faults generated increases. It was revealed that it increased. This is considered to be because the generation nucleus of the double stacking fault is generated in the surface damage layer introduced during the substrate processing, rather than in the growth process of the silicon carbide single crystal.
一般に、SiC単結晶基板を得るためには、所定の体積抵抗率となるように形成されたSiC単結晶インゴットの外周部分（円柱形のインゴットの側面）を砥石等で研削した後に、板状に切断される。この際、所望の面方位を持った基板が切り出せるよう、切断前にSiC単結晶の結晶方位をＸ線回折により測定し、切断のための基準面を単結晶インゴットに付与しておく。SiC単結晶の切断は、内周刃切断機あるいはマルチ（多重）ワイヤーソー等を用いて行われる。内周刃切断機の場合には、ダイヤモンドが内周に装備されたブレードを高速回転させ、ワーク（SiC単結晶インゴット）を切断する。また、マルチワイヤーソーの場合には、溝を切ったガイドローラー間に、一定張力で張った多重の細線ワイヤーを高速で往復走行させながら、ワークを切断する。多重ワイヤー間の間隔を調整することにより、所望の厚さの基板を多数枚同時に単結晶インゴットから切り出すことができる。通常、砥粒は遊離砥粒の形で供給されるため、ワークに与えるダメージを最小限にすることができ、また、切り代が０．２ｍｍ以下と極めて小さいため、材料歩留りが高く、SiC単結晶のような素材単価の高い材料の切断に適している。 In general, in order to obtain a SiC single crystal substrate, after grinding the outer peripheral portion (side surface of a cylindrical ingot) of a SiC single crystal ingot formed to have a predetermined volume resistivity with a grindstone or the like, Disconnected. At this time, the crystal orientation of the SiC single crystal is measured by X-ray diffraction before cutting so that a substrate having a desired plane orientation can be cut out, and a reference plane for cutting is given to the single crystal ingot. The SiC single crystal is cut using an inner cutter or a multi-wire saw. In the case of an inner peripheral cutting machine, a blade equipped with diamond is rotated at high speed to cut a workpiece (SiC single crystal ingot). In the case of a multi-wire saw, the work is cut while reciprocating multiple thin wires stretched at a constant tension between guide rollers cut in a groove at a high speed. By adjusting the interval between the multiple wires, a large number of substrates having a desired thickness can be simultaneously cut out from the single crystal ingot. Normally, the abrasive grains are supplied in the form of loose abrasive grains, so that damage to the workpiece can be minimized, and the cutting allowance is as small as 0.2 mm or less, so the material yield is high and the SiC single unit is high. It is suitable for cutting materials with a high unit price such as crystals.
切断工程にて円盤状に加工されたSiC単結晶（基板）は、ベベリング工程にて、回転させながら円盤の周辺、特に角部に砥石を当てて面取りし、ラップ工程により基板の厚さを調整した後、研磨工程に進む。この時点で基板の表面には、表裏面及び外周側面を含めて、加工による表面損傷層が形成される。そこで、本発明では、SiC単結晶基板の表裏面と外周側面とを、それぞれ研磨するようにする。 The SiC single crystal (substrate) processed into a disk shape in the cutting process is chamfered by applying a grindstone to the periphery of the disk, especially the corner, while rotating in the beveling process, and the thickness of the substrate is adjusted by the lapping process. After that, the process proceeds to the polishing process. At this point, a surface damage layer is formed on the surface of the substrate including the front and back surfaces and the outer peripheral side surface by processing. Therefore, in the present invention, the front and back surfaces and the outer peripheral side surface of the SiC single crystal substrate are each polished.
基板の表裏面の研磨について、好適には、先ずは、砥粒としてダイヤモンドスラリーを用いて、加工損傷層を残さないように、柔らかいポリッシャーで高荷重から低荷重へと研磨していくようにするのが良い。このようなダイヤモンド研磨により、表面粗さＲａを５０ｎｍ〜１ｎｍにすることができる。本発明では、更にメカノケミカル研磨を施し、表裏面を鏡面に仕上げるようにするのが好ましい。この際、SiC単結晶に対してエッチング作用のある液体に、微小粒径のコロイダルシリカを混ぜた研磨液を用いるようにして、低ダメージで高平坦な表面を得るようにするのが良い。また、研磨速度を上げるために、コロイダルシリカスラリーに、過酸化水素水等の酸化促進剤を添加するようにしても良い。 Regarding the polishing of the front and back surfaces of the substrate, preferably, first, diamond slurry is used as abrasive grains, and polishing is performed from a high load to a low load with a soft polisher so as not to leave a processing damaged layer. Is good. By such diamond polishing, the surface roughness Ra can be set to 50 nm to 1 nm. In the present invention, it is preferable to further perform mechanochemical polishing so that the front and back surfaces are mirror-finished. At this time, it is preferable to obtain a highly flat surface with low damage by using a polishing liquid obtained by mixing a colloidal silica having a fine particle diameter with a liquid having an etching action on the SiC single crystal. In order to increase the polishing rate, an oxidation accelerator such as hydrogen peroxide solution may be added to the colloidal silica slurry.
このように、ダイヤモンド研磨及びメカノケミカル研磨を施して、基板の表裏面の表面粗さＲａを１．０ｎｍ以下、好ましくはＲａ０．６ｎｍ以下、より好ましくはＲａ０．３ｎｍ以下になるようにする。表面粗さＲａが１．０ｎｍを超えると、表面近傍の基底面転位対の密度が増加して、高温で熱処理された際に、積層欠陥が発生し易くなる。そのため、表面粗さを、好ましくは０．６ｎｍ以下、より好ましくは０．３ｎｍ以下にすれば、熱処理で発生する表面近傍の基底面転位対の密度をさらに低減して、積層欠陥発生を確実に抑制することができる。なお、表面粗さＲａの下限は理論上０ｎｍ（ゼロ）であるが、現状、最も高精度で測定できる原子間力顕微鏡（AFM）の分解性能が実質上の下限になり、例えば０．０１ｎｍ程度であると言われている。 In this way, diamond polishing and mechanochemical polishing are performed so that the surface roughness Ra of the front and back surfaces of the substrate is 1.0 nm or less, preferably Ra 0.6 nm or less, and more preferably Ra 0.3 nm or less. When the surface roughness Ra exceeds 1.0 nm, the density of basal plane dislocation pairs near the surface increases, and stacking faults are likely to occur when heat treatment is performed at a high temperature. Therefore, if the surface roughness is preferably 0.6 nm or less, more preferably 0.3 nm or less, the density of basal plane dislocation pairs in the vicinity of the surface generated by the heat treatment is further reduced, and stacking faults are reliably generated. Can be suppressed. The lower limit of the surface roughness Ra is theoretically 0 nm (zero), but the resolution of an atomic force microscope (AFM) that can be measured with the highest accuracy is the practical lower limit, for example, about 0.01 nm. It is said that.
一方、基板の外周側面の研磨は、表裏面の研磨と同様に、砥粒としてダイヤモンドスラリーを用いて、加工損傷層を残さないように、柔らかいポリッシャーで研磨し、更に平坦度を上げるためには、表裏面の場合と同様に、メカノケミカル研磨を行うようにするのが良い。このような研磨処理によって、基板の外周側面の表面粗さＲａを１．０ｎｍ以下、好ましくはＲａ０．６ｎｍ以下、より好ましくはＲａ０．３ｎｍ以下になるようにする。この際、いわゆるエッジ部分での割れや欠けを防止するために、少なくとも表裏面の縁に近い部分は、所定の曲率半径を有するように丸みを付けるようにして、外周側面を端面加工するのが望ましい。なお、表面粗さＲａの下限については、表裏面の場合と同様である。 On the other hand, the polishing of the outer peripheral side surface of the substrate is similar to the polishing of the front and back surfaces, using diamond slurry as abrasive grains, polishing with a soft polisher so as not to leave a processing damage layer, and further increasing the flatness As in the case of the front and back surfaces, it is preferable to perform mechanochemical polishing. By such a polishing treatment, the surface roughness Ra of the outer peripheral side surface of the substrate is set to 1.0 nm or less, preferably Ra 0.6 nm or less, more preferably Ra 0.3 nm or less. At this time, in order to prevent so-called cracks and chippings at the edge portion, at least the portions near the edges of the front and back surfaces are rounded so as to have a predetermined radius of curvature, and the outer peripheral side surface is end-face processed. desirable. In addition, about the minimum of surface roughness Ra, it is the same as that of the case of front and back.
ところで、基板の外周側面に２重積層欠陥の発生核が存在すると、２重積層欠陥が基底面内を伝搬して基板内部まで拡がることから、本発明では、外周側面の表面粗さＲａが、表裏面の表面粗さＲａと同じか又はそれより小さくなるようにするのが好ましい。 By the way, when the generation nucleus of the double stacking fault exists on the outer peripheral side surface of the substrate, the double stacking fault propagates in the basal plane and spreads to the inside of the substrate. Therefore, in the present invention, the surface roughness Ra of the outer peripheral side surface is It is preferable that the surface roughness Ra is equal to or smaller than the surface roughness Ra of the front and back surfaces.
外周側面の研磨は、表裏面の研磨工程の後に行うことができるのは勿論であるが、砥石によるベベリング工程の直後、即ち、厚さを調整するためのラップ工程の前に施し、その後に表裏面の研磨を行うようにしても良い。また、基板の方位を示すオリフラ部分についても、上記のような研磨処理されるようにする。なお、平滑な表裏面又は外周側面を実現する方法は、上述したような研磨法に制限されず、例えばプラズマによる表面処理方法等も所望の平坦度を得ることができれば適用可能である。 The polishing of the outer peripheral side surface can be performed after the front and back surface polishing steps, but is performed immediately after the beveling step with a grindstone, that is, before the lapping step for adjusting the thickness, and after that The back surface may be polished. Further, the orientation flat portion indicating the orientation of the substrate is also subjected to the polishing treatment as described above. The method for realizing the smooth front and back surfaces or outer peripheral side surfaces is not limited to the above-described polishing method, and for example, a surface treatment method using plasma can be applied as long as a desired flatness can be obtained.
表面粗さＲａの測定については特に制限されないが、本発明の基板を評価する上では、下記実施例で用いたように原子間力顕微鏡（AFM）を利用するのが好適である。実施例で評価した表面粗さＲａは、測定面の１０μｍ平方の領域における、算術平均表面粗さＲａを指している。ここで、算術平均粗さとは、下記（１）式で表されるように、ある領域（面積Ｓ）の各点（ｑ）において測定された高さ〔Ｈ(ｑ)〕から平均高さ(Ｈav)を算出し、その各測定点の高さ〔Ｈ(ｑ)〕と平均値（Ｈav）との間の偏差の絶対値を積分し、平均した値で定義される。
このような原子間力顕微鏡を用いて基板の表裏面の表面粗さＲａを測定する場合、一般には、中心を含めて合計３箇所で測定すれば、その表面又は裏面の平坦度を十分評価できる。好適には、図２に示したように、SiC単結晶基板２１の中心ａ0と、表面（又は裏面）の縁２２から５〜１０ｍｍの位置（図２で言えばＸ＝５〜１０ｍｍ）にあるａ1及びａ2とを、基板の直径Ｒに乗るように選択して測定するのが良く、より好適には、ａ0、ａ1及びａ2が乗る直径Ｒと直交する別の直径Ｒ'上でＸ＝５〜１０ｍｍの位置のａ'1及びａ'2を測定し、合計５箇所の測定点で評価するのが良い。
When measuring the surface roughness Ra of the front and back surfaces of the substrate using such an atomic force microscope, generally, the flatness of the front surface or back surface can be sufficiently evaluated by measuring at a total of three locations including the center. . Preferably, as shown in FIG. 2, the center a 0 of the SiC
本発明の炭化珪素単結晶基板について、基板の表面及び裏面のいずれもが、任意に直径Ｒを選択して、基板の中心ａ0と、表面（又は裏面）の縁からＸ＝１０ｍｍの位置のａ1及びａ2とを原子間力顕微鏡で測定し（各点では１０μｍ平方の領域を測定）、これら３点の測定結果の全てがＲａ１．０ｎｍ以下、好ましくはＲａ０．６ｎｍ以下、より好ましくはＲａ０．３ｎｍ以下となるようにするのが良い。好適には、任意に直径ＲとＲ'の組み合わせを選択し、Ｘ＝１０ｍｍの場合の５つの測定点（ａ0、ａ1、ａ2、ａ'1、ａ'2）の全ての結果がＲａ１．０ｎｍ以下、好ましくはＲａ０．６ｎｍ以下、より好ましくはＲａ０．３ｎｍ以下となるようにするのが良い。 With respect to the silicon carbide single crystal substrate of the present invention, both the front surface and the back surface of the substrate are arbitrarily selected with a diameter R, and X = 10 mm from the center a 0 of the substrate and the edge of the front surface (or the back surface). a 1 and a 2 are measured with an atomic force microscope (each 10 μm square area is measured at each point), and all of these three measurement results are Ra 1.0 nm or less, preferably Ra 0.6 nm or less, more preferably Ra should be 0.3 nm or less. Preferably, a combination of diameters R and R ′ is arbitrarily selected, and all results of five measurement points (a 0 , a 1 , a 2 , a ′ 1 , a ′ 2 ) when X = 10 mm are obtained. Ra should be 1.0 nm or less, preferably Ra 0.6 nm or less, more preferably Ra 0.3 nm or less.
また、基板の外周側面の表面粗さＲａについて、原子間力顕微鏡で測定する場合には、外周側面で任意の箇所を測定し、この測定点に対して、基板直径方向の反対側の側面についても同様に測定すれば、その基板の外周側面の平坦度を十分評価することができる。好適には、互いに直交する２本の直径のそれぞれ両端方向の外周側面にて測定し、評価するのが良い。 Further, when the surface roughness Ra of the outer peripheral side surface of the substrate is measured with an atomic force microscope, an arbitrary position is measured on the outer peripheral side surface, and the side surface on the opposite side of the substrate diameter direction with respect to this measurement point. In the same way, the flatness of the outer peripheral side surface of the substrate can be sufficiently evaluated. Preferably, it is good to measure and evaluate at the outer peripheral side surfaces in the both end directions of two diameters orthogonal to each other.
本発明の炭化珪素単結晶基板については、基板の直径両端の外周側面において、原子間力顕微鏡で測定し（各点では１０μｍ平方の領域を測定）、両側での測定結果のＲａがいずれも１．０ｎｍ以下である。このように、前記外周面の表面を平滑にすることで、基板の外周側面の近傍に存在する基底面転位が起因して、前記基底面転位が基板のなかで伝播して表裏面の積層欠陥として現れるということを抑制できる。したがって、前記Ｒａが１．０ｎｍを超えると、前記積層欠陥の発生を抑制できない。前記効果を得るためには、好ましくはＲａが０．６ｎｍ以下、より好ましくはＲａが０．３ｎｍ以下となるようにするのが良い。好適には、互いに直交する２本の直径のそれぞれ両端方向の外周側面にて測定し、４方向での測定結果が、全てＲａが１．０ｎｍ以下、好ましくはＲａが０．６ｎｍ以下、より好ましくはＲａが０．３ｎｍ以下となるようにするのが良い。 The silicon carbide single crystal substrate of the present invention was measured with an atomic force microscope on the outer peripheral side surfaces at both ends of the substrate diameter (measured in a 10 μm square area at each point). 0.0 nm or less. In this way, by smoothing the surface of the outer peripheral surface, the basal plane dislocations exist in the vicinity of the outer peripheral side surface of the substrate, and the basal plane dislocation propagates in the substrate to cause stacking faults on the front and back surfaces. It can be suppressed from appearing as. Therefore, when the Ra exceeds 1.0 nm, the occurrence of the stacking fault cannot be suppressed. In order to obtain the effect, Ra is preferably 0.6 nm or less, and more preferably Ra is 0.3 nm or less. Preferably, the measurement is performed on the outer peripheral side surfaces in the both end directions of two diameters orthogonal to each other, and the measurement results in the four directions are all Ra of 1.0 nm or less, preferably Ra of 0.6 nm or less. It is preferable that Ra be 0.3 nm or less.
本発明のSiC単結晶基板は、体積抵抗率が０．００１Ωcm以上０．００１２Ωcm以下である。好ましくは０．００１Ωcm以上０．００９Ωcm以下である。体積抵抗率が０．０１２Ωcmを超えると、デバイス作製に供された場合、基板抵抗が素子抵抗に比して無視できない大きさになるおそれがある。なお、素子特性の観点から、基板の体積抵抗率は、低ければ低い程好ましいが、SiC単結晶中の電気的に活性な不純物には固溶限界があり、実質的に０．００１Ωcmが抵抗率の下限となる。 The SiC single crystal substrate of the present invention has a volume resistivity of 0.001 Ωcm or more and 0.0012 Ωcm or less. Preferably, it is 0.001 Ωcm or more and 0.009 Ωcm or less. If the volume resistivity exceeds 0.012 Ωcm, the substrate resistance may be insignificant compared to the element resistance when used for device fabrication. From the viewpoint of device characteristics, the volume resistivity of the substrate is preferably as low as possible. However, the electrically active impurities in the SiC single crystal have a solid solution limit, and the resistivity is substantially 0.001 Ωcm. Is the lower limit.
本発明のような低抵抗率のSiC単結晶基板を得るには、好適には、改良レーリー法によって作製された低抵抗率のSiC単結晶インゴットを切断、研磨することによって製造することができる。改良レーリー法では、種結晶となるSiC単結晶と、原料となるSiC粉末とを、坩堝（通常黒鉛）の中に収納し、アルゴン等の不活性ガス雰囲気中（133〜13.3kPa）、２０００〜２４００℃程度に加熱する。この際、原料粉末に比して、種結晶がやや低温になるように、温度勾配を設定する。原料は、昇華後、濃度勾配（温度勾配により形成される）により種結晶方向へ拡散、輸送され、種結晶上で再結晶化する。結晶の抵抗率は、不活性ガスからなる雰囲気ガス中に不純物ガスを添加する、あるいはSiC原料粉末中に不純物元素あるいはその化合物を混合することにより、制御可能である。例えばｎ型の低抵抗率SiC単結晶の場合は、アルゴンガス等の雰囲気ガス中に窒素ガスを混入すればよい。なお、SiC単結晶基板へのｎ型不純物のドーピング方法としては、これ以外の方法でも適用可能である。例えば、基板製造後に基板の表面からイオンを注入するようにしてもよく（イオン注入法）、あるいは拡散法によりドーピングした基板であってもよい。 In order to obtain a SiC single crystal substrate having a low resistivity as in the present invention, it can be preferably manufactured by cutting and polishing a SiC single crystal ingot having a low resistivity manufactured by an improved Rayleigh method. In the improved Rayleigh method, a SiC single crystal as a seed crystal and a SiC powder as a raw material are stored in a crucible (usually graphite), in an inert gas atmosphere such as argon (133 to 13.3 kPa), 2000 to 2000 Heat to about 2400 ° C. At this time, the temperature gradient is set so that the seed crystal has a slightly lower temperature than the raw material powder. After sublimation, the raw material is diffused and transported in the direction of the seed crystal by a concentration gradient (formed by a temperature gradient), and recrystallized on the seed crystal. The resistivity of the crystal can be controlled by adding an impurity gas to an atmosphere gas made of an inert gas, or mixing an impurity element or a compound thereof in the SiC raw material powder. For example, in the case of an n-type low resistivity SiC single crystal, nitrogen gas may be mixed in an atmospheric gas such as argon gas. It should be noted that other methods can be applied as a method for doping the n-type impurity into the SiC single crystal substrate. For example, ions may be implanted from the surface of the substrate after manufacturing the substrate (ion implantation method) or a substrate doped by a diffusion method.
また、本発明のSiC単結晶基板の厚みについては、特に制限はないが、好ましくは０．０５ｍｍ以上０．４ｍｍ以下、より好ましくは０．０５ｍｍ以上０．２５ｍｍ以下であるのが良い。基板の厚さが０．４ｍｍを超えると、基板の厚さに起因して基板抵抗が大きくなることがあり、好ましくない。そのため、基板の厚さを０．０５ｍｍ以上０．２５ｍｍ以下にすることによって、基板抵抗を素子抵抗に比してさらに小さくすることができる。なお、素子特性の観点からは、基板は薄ければ薄い程好ましいが、基板のハンドリング性（プロセス中の破損防止等）を考慮すると、基板厚さは実質的には０．０５ｍｍ程度が下限となる。 Moreover, there is no restriction | limiting in particular about the thickness of the SiC single crystal substrate of this invention, Preferably it is 0.05 mm or more and 0.4 mm or less, More preferably, it is 0.05 mm or more and 0.25 mm or less. If the thickness of the substrate exceeds 0.4 mm, the substrate resistance may increase due to the thickness of the substrate, which is not preferable. Therefore, by making the thickness of the substrate 0.05 mm or more and 0.25 mm or less, the substrate resistance can be further reduced as compared with the element resistance. From the viewpoint of device characteristics, the thinner the substrate, the better. However, in consideration of the handling properties of the substrate (breakage prevention during the process, etc.), the lower limit of the substrate thickness is substantially about 0.05 mm. Become.
更に、本発明のSiC単結晶基板の結晶多形（ポリタイプ）については、特に制限はないが、パワーデバイス等の電子デバイスに本発明のSiC単結晶基板を適用することを考えると、４Ｈ型が最も好ましいポリタイプと言える。これは、４Ｈ型ポリタイプのSiC単結晶の電子移動度が、他のポリタイプに比べ大きいため、より高性能のパワーデバイスが作製可能なためである。 Furthermore, the polymorph of the SiC single crystal substrate of the present invention is not particularly limited, but considering that the SiC single crystal substrate of the present invention is applied to an electronic device such as a power device, the 4H type Is the most preferred polytype. This is because the electron mobility of the SiC single crystal of 4H type polytype is larger than that of other polytypes, so that a higher performance power device can be produced.
上記で述べたような本発明の効果は、その原理から、どのような結晶方位のSiC単結晶基板においても、発現するものと考えられる。パワーデバイス等の製造に用いられるSiC単結晶基板は、｛0001｝面から[11-20]あるいは[1-100]方向に１°以上１２°以下程度のオフセット角を有しているのが一般的であることから、これを適用するのが望ましい。このようなオフセット角を備えるようにする理由は、例えば、パワーデバイス等を作製する際、SiC単結晶基板上にSiC単結晶薄膜をエピタキシャル成長する必要があるためである。但し、その際に｛0001｝面からのオフセット角が１°未満あるいは１２°を超えると、良質のSiCエピタキシャル薄膜を堆積させることが困難になる場合がある。 From the principle, the effects of the present invention as described above are considered to be manifested in any single crystal SiC substrate. SiC single crystal substrates used for manufacturing power devices and the like generally have an offset angle of about 1 ° to 12 ° in the [11-20] or [1-100] direction from the {0001} plane. It is desirable to apply this. The reason for providing such an offset angle is that, for example, when producing a power device or the like, it is necessary to epitaxially grow a SiC single crystal thin film on a SiC single crystal substrate. However, if the offset angle from the {0001} plane at that time is less than 1 ° or more than 12 °, it may be difficult to deposit a good-quality SiC epitaxial thin film.
また、本発明のSiC単結晶基板の口径についても特に制限はないが、SiC半導体素子の製造に用いられることを考慮すれば、５０〜３００ｍｍが望ましい。このような口径であれば、本発明の基板を用いて各種デバイスを製造する際、工業的に確立されている従来の半導体（例えばSi、GaAs等）基板用の製造ラインを使用することができ、量産に適している。 Moreover, although there is no restriction | limiting in particular also about the aperture diameter of the SiC single crystal substrate of this invention, when considering using it for manufacture of a SiC semiconductor element, 50-300 mm is desirable. With such a diameter, when manufacturing various devices using the substrate of the present invention, it is possible to use industrially established production lines for conventional semiconductor (eg, Si, GaAs, etc.) substrates. Suitable for mass production.
そして、本発明のSiC単結晶基板は、体積抵抗率が０．００１Ωcm以上０．０１２Ωcm以下の炭化珪素単結晶基板であり、しかも、表裏面の表面粗さＲａが１．０ｎｍ以下であると共に、外周側面の表面粗さＲａが１．０ｎｍ以下であることから、１０００℃以上１８００℃以下の熱負荷を受けた後に表裏面で観察される基底面積層欠陥密度が３０ｃｍ-1以下、好適には１０ｃｍ-1以下にすることができる。これは、既に述べたように、２重積層欠陥の発生核となる基底面転位対が、基板の表裏面と共に外周側面にも殆ど存在しなくなるようにしたことに起因すると考えられる。 The SiC single crystal substrate of the present invention is a silicon carbide single crystal substrate having a volume resistivity of 0.001 Ωcm or more and 0.012 Ωcm or less, and the surface roughness Ra of the front and back surfaces is 1.0 nm or less. Since the surface roughness Ra of the outer peripheral side surface is 1.0 nm or less, the base area layer defect density observed on the front and back surfaces after receiving a heat load of 1000 ° C. or more and 1800 ° C. or less is preferably 30 cm −1 or less, preferably It can be 10 cm −1 or less. This is presumably due to the fact that the basal plane dislocation pairs, which are the generation nuclei of double stacking faults, are hardly present on the outer peripheral side surface as well as the front and back surfaces of the substrate, as described above.
例えば、エピタキシャル成長工程（1500〜1600℃、2〜10時間程度）、熱酸化膜形成工程（1000〜1300℃、1〜4時間程度）、イオン注入後の回復アニール工程（1700〜1800℃、数分〜10分程度）等をはじめ、ウエハプロセスにおいてSiC単結晶基板が１０００℃以上に晒されても、積層欠陥が殆ど発生することがなく、高性能の素子製造に用いることができる。そのため、本発明のSiC単結晶基板は、特に大電流、高出力のデバイス製造に好適である。その理由は、例えば素子面積が５ｍｍ角程度の大電流（素子1個当りの電流定格:50〜100アンペア）SiCパワー素子では、基板中の積層欠陥密度が３０ｃｍ-1超になると、素子中の平均積層欠陥密度が７．５個を超えることになり、素子特性に影響を及ぼすためである。そして、積層欠陥密度が１０ｃｍ-1以下であれば、上記５ｍｍ角のパワー素子中の平均積層欠陥密度が２．５個以下となり、素子特性への影響をさらに低減できるので好ましい。すなわち、SiC単結晶基板をパワーデバイス等の素子に適用しようとする場合、SiC単結晶基板上にエピタキシャル薄膜を堆積する必要があり、本発明のSiC単結晶基板上にエピタキシャル薄膜を堆積することによって、素子形成部の単結晶が高純度且つ高品質となり、より性能の優れた素子を作製することができる。 For example, epitaxial growth process (1500 to 1600 ° C, about 2 to 10 hours), thermal oxide film formation process (1000 to 1300 ° C, about 1 to 4 hours), recovery annealing process after ion implantation (1700 to 1800 ° C, several minutes) Even if the SiC single crystal substrate is exposed to 1000 ° C. or higher in the wafer process, the stacking fault hardly occurs and it can be used for manufacturing a high-performance element. Therefore, the SiC single crystal substrate of the present invention is particularly suitable for manufacturing a large current and high output device. The reason is that, for example, in a large current (element rating: 50 to 100 amperes) SiC element having an element area of about 5 mm square, if the stacking fault density in the substrate exceeds 30 cm −1 , This is because the average stacking fault density exceeds 7.5 and affects device characteristics. If the stacking fault density is 10 cm −1 or less, the average stacking fault density in the 5 mm-square power element is 2.5 or less, which can further reduce the influence on the element characteristics. That is, when applying a SiC single crystal substrate to an element such as a power device, it is necessary to deposit an epitaxial thin film on the SiC single crystal substrate, and by depositing the epitaxial thin film on the SiC single crystal substrate of the present invention. The single crystal of the element forming portion has high purity and high quality, and an element with higher performance can be manufactured.
SiC単結晶基板上へのエピタキシャル薄膜の形成方法としては、幾つかの方法が考えられる。まず、最も一般的なものは、ＣＶＤ法によるエピタキシャル成長である。ＣＶＤ法では、原料をガスで供給し、この原料ガスを熱、プラズマ等により分解することにより、薄膜を形成する。同じ気相からの成長では、昇華エピタキシー法も適用可能である。この方法では、基板結晶の結晶成長面近傍に置かれた固体原料（単結晶、多結晶、焼結体等）からの昇華ガスを原料として薄膜を成長させる。一方、液相からのエピタキシャル成長も広く行なわれている。原料を含有する液体に基板結晶を浸漬し、原料を徐々に固化させることによりエピタキシャル成長を行う。この他、分子線エピタキシー法、レーザーアブレーション法、イオンプレーティング法、メッキ法等も適用可能と考えられる。 There are several methods for forming an epitaxial thin film on a SiC single crystal substrate. First, the most common is epitaxial growth by the CVD method. In the CVD method, a thin film is formed by supplying a raw material with a gas and decomposing the raw material gas with heat, plasma, or the like. For growth from the same vapor phase, a sublimation epitaxy method is also applicable. In this method, a thin film is grown using as a raw material a sublimation gas from a solid raw material (single crystal, polycrystal, sintered body, etc.) placed in the vicinity of the crystal growth surface of the substrate crystal. On the other hand, epitaxial growth from the liquid phase is also widely performed. Epitaxial growth is performed by immersing the substrate crystal in a liquid containing the raw material and gradually solidifying the raw material. In addition, molecular beam epitaxy, laser ablation, ion plating, plating, and the like are also applicable.
以下、実施例に基づき本発明をより詳細に説明するが、本発明は下記実施例の内容に制限されるものではない。 EXAMPLES Hereinafter, although this invention is demonstrated in detail based on an Example, this invention is not restrict | limited to the content of the following Example.
（実施例１）
図１は、本発明の低抵抗率SiC単結晶基板を得るのに用いるSiC単結晶インゴットを製造するための、改良レーリー法によるSiC単結晶成長装置の一例である。まず、この単結晶成長装置について簡単に説明する。結晶成長は、種結晶として用いたSiC単結晶１の上に、原料であるSiC粉末２を昇華再結晶化させることにより行われる。種結晶のSiC単結晶１は、黒鉛製坩堝３の蓋４の内面に取り付けられる。原料のSiC粉末２は、黒鉛製坩堝３の内部に充填されている。このような黒鉛製坩堝３は、二重石英管５の内部に、黒鉛の支持棒６により設置される。黒鉛製坩堝３の周囲には、熱シールドのための黒鉛製フェルト７が設置されている。二重石英管５は、真空排気装置１３により高真空排気（10-3Pa以下）することができ、かつ、内部雰囲気をアルゴンガス及び窒素ガスにより圧力制御することができる。また、二重石英管５の外周には、ワークコイル８が設置されており、高周波電流を流すことにより黒鉛製坩堝３を加熱し、原料及び種結晶を所望の温度に加熱することができる。坩堝温度の計測は、坩堝上部及び下部を覆うフェルトの中央部に直径２〜４ｍｍの光路を設け、坩堝上部及び下部からの光を取り出し、二色温度計を用いて行う。坩堝下部の温度を原料温度、坩堝上部の温度を種結晶温度とする。
Example 1
FIG. 1 is an example of a SiC single crystal growth apparatus by an improved Rayleigh method for manufacturing a SiC single crystal ingot used for obtaining the low resistivity SiC single crystal substrate of the present invention. First, this single crystal growth apparatus will be briefly described. Crystal growth is performed by sublimating and recrystallizing SiC powder 2 as a raw material on SiC
次に、この結晶成長装置を用いて、本発明のSiC単結晶基板を得るための、低抵抗率SiC単結晶インゴットの製造について説明する。先ず、予め成長しておいたSiC単結晶インゴットから、口径５０ｍｍ、厚さ１ｍｍの｛0001｝面を主面とした４Ｈ型のSiC単結晶基板を切り出し、研磨後、種結晶１とした。この種結晶１を、黒鉛製坩堝３の蓋４の内面に取り付けた。黒鉛製坩堝３の内部には、原料（SiC粉末）２を充填した。次いで、原料２を充填した黒鉛製坩堝３を、種結晶１を取り付けた蓋４で閉じ、黒鉛製フェルト７で被覆した後、黒鉛製支持棒６の上に乗せ、二重石英管５の内部に設置した。そして、石英管の内部を真空排気した後、ワークコイル８に電流を流し、原料温度を２０００℃まで上げた。その後、雰囲気ガスとして窒素を４５％含むアルゴンガスを流入させ、石英管内圧力を約８０kPaに保ちながら、原料温度を目標温度である２４００℃まで上昇させた。成長圧力である１．３kPaには約３０分かけて減圧し、その後、約５０時間成長を続けた。この際の坩堝内の温度勾配は１５℃／ｃｍであり、成長速度は平均で約０．６ｍｍ／時であった。得られた結晶の口径は５１．５ｍｍであり、高さは３０ｍｍ程度であった。こうして得られたSiC単結晶をＸ線回折及びラマン散乱により分析したところ、４Ｈ型のSiC単結晶が成長したことを確認できた。
Next, production of a low resistivity SiC single crystal ingot for obtaining the SiC single crystal substrate of the present invention using this crystal growth apparatus will be described. First, a 4H-type SiC single crystal substrate having a {0001} plane with a diameter of 50 mm and a thickness of 1 mm was cut out from a previously grown SiC single crystal ingot, and a
上記で得られたSiC単結晶インゴットを用いて、以下のようにして実施例１に係るSiC単結晶基板を製造した。先ず、SiC単結晶インゴットの口径が５０．８ｍｍになるまで、砥石を用いて外周研削した後、成長結晶の抵抗率、及び高温熱処理後の積層欠陥密度を評価する目的で、成長したSiC単結晶のインゴットから厚さ０．４０ｍｍの｛0001｝面８°オフセット基板（オフセット方向:[11-20]方向）を数枚切り出した。切り出した基板は、それぞれ、粒度#1000のダイヤモンド砥石を用いて基板の端面を面取りし（ベベリング工程）、その後、０．２０ｋｇ／ｃｍ2の加重をかけながら、鋳鉄製の研磨定盤を４０rpmで回転させて、粒径９μｍのダイヤモンドスラリーを用いて、２時間の両面研磨を行った（ラップ工程）。
Using the SiC single crystal ingot obtained above, a SiC single crystal substrate according to Example 1 was manufactured as follows. First, after grinding the outer periphery with a grindstone until the diameter of the SiC single crystal ingot reaches 50.8 mm, the grown SiC single crystal was evaluated for the purpose of evaluating the resistivity of the grown crystal and the stacking fault density after the high-temperature heat treatment. Several pieces of {0001}
次いで、ラップ工程の後に、以下のようにして基板の表裏面を研磨した（仕上げ研磨工程）。研磨としては、酸化促進剤（過酸化水素水）を加えたコロイダルシリカスラリー（フジミインコーポレーテッド社製ＣＯＭＰＯＬ-８０）を用いて、表裏面各々について片面研磨機により４時間ずつ研磨し、基板の表面及び裏面のメカノケミカル研磨を行った。メカノケミカル研磨後の基板の厚さは０．３４ｍｍであった。また、基板の外周側面については、表裏面のメカノケミカル研磨で用いたものと同じコロイダルシリカスラリーを供給しながら、基板の外周側面全面に亘り柔らかいポリッシャーを高速回転させながら押し付け、同時に基板を回転させて、３時間のメカノケミカル研磨を行い、外周側面が丸みを有するように端面加工して、実施例１に係る炭化珪素単結晶基板を完成させた。 Next, after the lapping process, the front and back surfaces of the substrate were polished as follows (finish polishing process). As the polishing, a colloidal silica slurry (COMPOL-80 manufactured by Fujimi Incorporated) with an oxidation accelerator (hydrogen peroxide solution) was added, and each surface was polished for 4 hours by a single-side polishing machine. And mechanochemical polishing of the back surface was performed. The thickness of the substrate after mechanochemical polishing was 0.34 mm. In addition, while supplying the same colloidal silica slurry used for the mechanochemical polishing of the front and back surfaces, press the soft polisher on the outer peripheral side of the substrate while rotating it at a high speed and simultaneously rotate the substrate. Then, the mechanochemical polishing for 3 hours was performed, and the end surface was processed so that the outer peripheral side surface was rounded, and the silicon carbide single crystal substrate according to Example 1 was completed.
上記で得られた炭化珪素単結晶基板の表面と裏面について、それぞれ、以下のようにして原子間力顕微鏡を用いて表面粗さを測定した。図２に示したように、SiC単結晶基板２１の中心ａ0と、表面（又は裏面）の縁２２からＸ＝１０ｍｍの位置にあるａ1及びａ2とを、基板の直径Ｒに乗るように選択し、また、この直径Ｒと直交する別の直径Ｒ'上で、表面（又は裏面）の縁２２からＸ＝１０ｍｍの位置のａ'1及びａ'2を選択し、表面と裏面それぞれについて、合計５箇所で１０μｍ平方の領域における算術平均表面粗さＲａを求めた。結果を表１に示す。
About the surface and the back surface of the silicon carbide single crystal substrate obtained above, the surface roughness was measured using an atomic force microscope as follows. As shown in FIG. 2, the center a 0 of the SiC
一方、基板の外周側面については、図３に示すようにして、原子間力顕微鏡による外周側面の測定点を決めた。先ず、基板２１の表面上で、直径Ｒを含むように、基板の外周に向かって仮想直線Ｌを延ばす。次に、この仮想直線Ｌと基板の表面とが接しなくなる起点２４（即ち、表面の縁２２と交わる点）と、端面加工した外周側面の加工端面の先端２３をこの仮想直線Ｌに投影してできた点２５とを結ぶ線分（24-25）を観念する。そして、この線分（24-25）の中点Ｐを基板２１の加工端面に投影した位置ｂ2を測定点とした。このような手順に従い、直径Ｒの反対側にあたる外周側面についても測定点ｂ1を決めた。更に直径Ｒと直交する別の直径Ｒ’についても同様の手順に従って測定点ｂ'1及びｂ'2を決めた。このようにして、基板の外周側面について、基板の表面側で計４箇所、裏面側でも同じく計４箇所で、それぞれ１０μｍ平方の領域における算術平均表面粗さＲａを求めた。なお、この外周側面の表面粗さＲａの測定は、チャック装置２６に基板２１を吸着させた状態で、基板の表裏面側から原子間力顕微鏡２７を近づけていき、カンチレバーを用いて測定箇所の情報を得るようにした。結果を表１に示す。
On the other hand, with respect to the outer peripheral side surface of the substrate, the measurement points on the outer peripheral side surface by an atomic force microscope were determined as shown in FIG. First, on the surface of the
また、ノマルスキー型微分干渉顕微鏡を用いて、上記原子間力顕微鏡により測定した測定点と同様の表面形態を示す領域の面積を見積もり、基板の表面と裏面、及び外周側面について、それぞれの面積あたりで平滑面（表面粗さRa1.0nm以下）が占める割合を求めた。結果を表１に示す。 Also, using a Nomarski-type differential interference microscope, the area of the region showing the same surface form as the measurement point measured by the atomic force microscope is estimated, and the front and back surfaces of the substrate and the outer peripheral side surface are each per area. The ratio of the smooth surface (surface roughness Ra 1.0 nm or less) was determined. The results are shown in Table 1.
また、この実施例１に係る炭化珪素単結晶基板の抵抗率を渦電流法により測定したところ、０．００８４Ωcmという値を得た。次に、この基板を高温アニール炉に入れ、１１００℃、２時間のアニール（熱処理試験）を行った。アニール時の雰囲気は、アルゴン雰囲気とした。アニール後、取り出した基板から試料を切り出して約５３０℃の溶融ＫＯＨでエッチングし、光学顕微鏡により積層欠陥に対応するエッチピットを観察した。この際、基板の中心を含んだ領域（中心部）での平均積層欠陥密度は７．１ｃｍ-1であり、基板外周から中心側に向かって３ｍｍの地点を含んだ領域（外周部）での平均積層欠陥密度は８．１ｃｍ-1であった。更には、この実施例１に係る別の基板を用いて、アニール温度を１２００℃及び１４００℃にして同様の高温アニールを行ったところ、中心部及び外周部ともに、これらと同程度の平均積層欠陥密度の結果が得られた。 Further, when the resistivity of the silicon carbide single crystal substrate according to Example 1 was measured by the eddy current method, a value of 0.0084 Ωcm was obtained. Next, this substrate was placed in a high temperature annealing furnace and annealed (heat treatment test) at 1100 ° C. for 2 hours. The atmosphere during annealing was an argon atmosphere. After annealing, a sample was cut out from the substrate taken out and etched with molten KOH at about 530 ° C., and etch pits corresponding to stacking faults were observed with an optical microscope. At this time, the average stacking fault density in the region (center portion) including the center of the substrate is 7.1 cm −1 , and in the region (outer periphery portion) including a point of 3 mm from the substrate outer periphery toward the center side. The average stacking fault density was 8.1 cm −1 . Furthermore, when another high temperature annealing was performed using another substrate according to Example 1 at an annealing temperature of 1200 ° C. and 1400 ° C., the average stacking faults at the same level as those at the center portion and the outer peripheral portion were obtained. Density results were obtained.
次に、実施例１に係る低抵抗率SiC単結晶基板（上記熱処理試験に用いたものとは別の基板）を用いて、先の熱処理試験と同様の高温アニール（1100℃、2時間のアルゴン雰囲気アニール）を施し、次いで、ＣＶＤ法により炭化珪素膜のエピタキシャル成長実験を行った。この際、SiCエピタキシャル薄膜の成長条件は、成長温度を１５００℃とし、シラン（SiH4）、プロパン（C3H8）、水素（H2）の流量を、それぞれ５．０×１０-9m3/sec、３．３×１０-9m3/sec、５．０×１０-5m3/secとした。また、成長圧力は大気圧とし、エピタキシャル薄膜は（0001）Si面側に堆積させて、成長時間は２時間として、膜厚として約５μmのSiCエピタキシャル薄膜を成長させた。 Next, using the low resistivity SiC single crystal substrate according to Example 1 (a substrate different from that used in the heat treatment test), high-temperature annealing (1100 ° C., 2 hours argon) similar to the previous heat treatment test is performed. Atmospheric annealing) was performed, and then an epitaxial growth experiment of a silicon carbide film was performed by a CVD method. At this time, the growth condition of the SiC epitaxial thin film is that the growth temperature is 1500 ° C., and the flow rates of silane (SiH 4 ), propane (C 3 H 8 ), and hydrogen (H 2 ) are 5.0 × 10 −9 m, respectively. 3 / sec, 3.3 × 10 −9 m 3 / sec, and 5.0 × 10 −5 m 3 / sec. The growth pressure was atmospheric pressure, the epitaxial thin film was deposited on the (0001) Si surface side, the growth time was 2 hours, and a SiC epitaxial thin film having a thickness of about 5 μm was grown.
SiCエピタキシャル薄膜の成長後、ノマルスキー光学顕微鏡により得られたエピタキシャル薄膜の表面モフォロジーを観察したところ、基板の全面に亘って非常に平滑で、かつ、ピット等の表面欠陥が少ない良好な表面モフォロジーを有するSiCエピタキシャル薄膜が成長されていることが確認された。 After the growth of the SiC epitaxial thin film, the surface morphology of the epitaxial thin film obtained with a Nomarski optical microscope was observed. It was confirmed that the SiC epitaxial thin film was grown.
この実施例１に係る炭化珪素単結晶基板を得る際に、オフ角度が０°の（0001）面SiC単結晶基板を切り出すようにして、それ以降はこの実施例１と同様にして、基板の表裏面及び外周側面のメカノケミカル研磨まで行って、低抵抗率の炭化珪素単結晶基板を得た。この基板の厚さは０．３２ｎｍであり、先の場合と同様の高温アニールを行い、その上にＧａＮ薄膜を有機金属化学気相成長（MOCVD）法によりエピタキシャル成長させた。エピタキシャル成長面には（0001）Si面を用いた。成長条件は、成長温度１０５０℃とし、トリメチルガリウム（TMG）、アンモニア（NH3）、シラン（SiH4）をそれぞれ、５４×１０-6モル/min、４リットル/min、２２×１０-11モル/minで流した。また、成長圧力は大気圧とし、成長時間は６０分間で、ｎ型のＧａＮを３μmの膜厚で成長させた。 When obtaining the silicon carbide single crystal substrate according to the first embodiment, the (0001) plane SiC single crystal substrate having an off angle of 0 ° was cut out, and thereafter the same as in the first embodiment, The front and back surfaces and outer peripheral side surfaces were subjected to mechanochemical polishing to obtain a low resistivity silicon carbide single crystal substrate. The thickness of this substrate was 0.32 nm, and the same high temperature annealing as in the previous case was performed, and a GaN thin film was epitaxially grown thereon by metal organic chemical vapor deposition (MOCVD). A (0001) Si surface was used as the epitaxial growth surface. The growth condition is a growth temperature of 1050 ° C., and trimethylgallium (TMG), ammonia (NH 3 ), and silane (SiH 4 ) are 54 × 10 −6 mol / min, 4 liter / min, and 22 × 10 −11 mol, respectively. Flowed at / min. The growth pressure was atmospheric pressure, the growth time was 60 minutes, and n-type GaN was grown to a thickness of 3 μm.
得られたＧａＮ薄膜の表面状態を調べる目的で、成長表面をノマルスキー光学顕微鏡により観察したところ、基板全面に亘って非常に平滑なモフォロジーが得られ、全面に亘って高品質なＧａＮ薄膜が形成されていることが確認された。 For the purpose of examining the surface state of the obtained GaN thin film, the growth surface was observed with a Nomarski optical microscope. As a result, a very smooth morphology was obtained over the entire surface of the substrate, and a high-quality GaN thin film was formed over the entire surface. It was confirmed that
（実施例２）
炭化珪素単結晶基板の表面粗さの影響を確認する目的で、実施例１とは基板の研磨方法を一部変えて、下記のようにして炭化珪素単結晶基板を製造した。先ず、実施例１と同様にして成長させた低い体積抵抗率のSiC単結晶インゴットから、同じ仕様（面方位、厚さ）の基板を数枚切り出し、ベベリング工程、及びラップ工程まで実施例１と同様に行った。
(Example 2)
For the purpose of confirming the influence of the surface roughness of the silicon carbide single crystal substrate, a silicon carbide single crystal substrate was manufactured as follows by changing a part of the substrate polishing method from that of Example 1. First, several substrates having the same specifications (plane orientation and thickness) are cut out from a low volume resistivity SiC single crystal ingot grown in the same manner as in Example 1 until the beveling process and the lapping process. The same was done.
次いで、０．２５ｋｇ／ｃｍ2の加重をかけながら、無酸素銅製の研磨定盤を５０rpmで回転させ、粒度０．５μｍのダイヤモンドスラリーを用いて３時間の研磨を行い、基板の表裏面を研磨加工した。また、基板の表裏面の研磨を行った後、粒度０．５μｍのダイヤモンドスラリーを用いる以外は実施例１と同様にして、基板の外周側面を研磨加工し、厚さ０．３５ｍｍの炭化珪素単結晶基板を得た。 Next, an oxygen-free copper polishing platen is rotated at 50 rpm while applying a load of 0.25 kg / cm 2 , and polishing is performed for 3 hours using a diamond slurry having a particle size of 0.5 μm to polish the front and back surfaces of the substrate. processed. Further, after polishing the front and back surfaces of the substrate, the outer peripheral side surface of the substrate was polished in the same manner as in Example 1 except that a diamond slurry having a particle size of 0.5 μm was used, and a silicon carbide single-piece having a thickness of 0.35 mm was obtained. A crystal substrate was obtained.
上記で得られた炭化珪素単結晶基板の表面と裏面、及び外周側面について、実施例１と同様にして表面粗さＲａを測定した。また、ノマルスキー型微分干渉顕微鏡を用いて、実施例１と同様にして、基板の表裏面及び外周側面における平滑面（表面粗さRa1.0nm以下）の占める面積割合を求めた。これらの結果を表１に示す。 The surface roughness Ra was measured in the same manner as in Example 1 for the front and back surfaces and the outer peripheral side surface of the silicon carbide single crystal substrate obtained above. Moreover, the area ratio which the smooth surface (surface roughness Ra1.0nm or less) occupies in the front-and-back surface and outer peripheral side surface of the board | substrate was calculated | required similarly to Example 1 using the Nomarski type | mold differential interference microscope. These results are shown in Table 1.
また、得られた炭化珪素単結晶基板に対し、実施例１と同様の熱処理試験を施し（1100℃、2時間のアルゴン雰囲気アニール）、アニール後の基板の平均積層欠陥密度について、実施例１と同様にして溶融ＫＯＨエッチングにより調べたところ、基板の中心部では２３ｃｍ-1であり、基板の外周部では１９ｃｍ-1であった。更に、この実施例２に係る別の基板を用いて、アニール温度を１２００℃及び１４００℃にして同様の高温アニールを行ったところ、中心部及び外周部ともに、これらと同程度の平均積層欠陥密度の結果であることが確認された。 Also, the obtained silicon carbide single crystal substrate was subjected to the same heat treatment test as in Example 1 (1100 ° C., 2 hours argon atmosphere annealing), and the average stacking fault density of the substrate after annealing was compared with that in Example 1. In the same manner, when investigated by molten KOH etching, it was 23 cm −1 at the center of the substrate and 19 cm −1 at the outer periphery of the substrate. Furthermore, when the same high temperature annealing was performed using another substrate according to Example 2 at an annealing temperature of 1200 ° C. and 1400 ° C., the average stacking fault density at the same level as the center portion and the outer periphery portion was obtained. It was confirmed that this was the result.
（実施例３）
炭化珪素単結晶基板の体積抵抗率の影響を確認する目的で、実施例１とは、体積抵抗率を変えて炭化珪素単結晶インゴットを作製し、下記のようにして炭化珪素単結晶基板を製造した。先ず、改良レーリー法により炭化珪素単結晶インゴットを製造する際に、雰囲気ガスとして窒素を３３％含むアルゴンガスを流入させて、結晶成長を行った。その後、成長した炭化珪素単結晶インゴットから口径５０．８ｍｍ、厚さ０．４ｍｍの｛0001｝面８°オフセット基板（オフセット方向:[11-20]方向）を数枚切り出し、以降、ベベリング工程、ラップ工程、及び研磨工程は全て実施例１と同様にして、厚さ０．３５ｍｍの係る炭化珪素単結晶基板を得た。
(Example 3)
For the purpose of confirming the influence of the volume resistivity of the silicon carbide single crystal substrate, Example 1 is to produce a silicon carbide single crystal ingot by changing the volume resistivity, and to produce a silicon carbide single crystal substrate as follows. did. First, when producing a silicon carbide single crystal ingot by the modified Rayleigh method, an argon gas containing 33% nitrogen was introduced as an atmospheric gas to perform crystal growth. Thereafter, several pieces of {0001}
上記で得られた炭化珪素単結晶基板の表面と裏面、及び外周側面について、実施例１と同様にして表面粗さＲａを測定した。また、ノマルスキー型微分干渉顕微鏡を用いて、実施例１と同様にして、基板の表裏面及び外周側面における平滑面（表面粗さRa1.0nm以下）の占める面積割合を求めた。これらの結果を表１に示す。 The surface roughness Ra was measured in the same manner as in Example 1 for the front and back surfaces and the outer peripheral side surface of the silicon carbide single crystal substrate obtained above. Moreover, the area ratio which the smooth surface (surface roughness Ra1.0nm or less) occupies in the front-and-back surface and outer peripheral side surface of the board | substrate was calculated | required similarly to Example 1 using the Nomarski type | mold differential interference microscope. These results are shown in Table 1.
また、得られた炭化珪素単結晶基板について、実施例１と同様にその体積抵抗率を渦電流法により測定したところ、０．０１１４Ωcmという値を得た。 Further, when the volume resistivity of the obtained silicon carbide single crystal substrate was measured by an eddy current method in the same manner as in Example 1, a value of 0.0114 Ωcm was obtained.
更に、得られた炭化珪素単結晶基板に対し、実施例１と同様の熱処理試験を施し（1100℃、2時間のアルゴン雰囲気アニール）、アニール後の基板の平均積層欠陥密度について、実施例１と同様にして溶融ＫＯＨエッチングにより調べたところ、基板の中心部では５．０ｃｍ-1であり、基板の外周部では６．２ｃｍ-1であった。更に、この実施例３に係る別の基板を用いて、アニール温度を１２００℃及び１４００℃にして同様の高温アニールを行ったところ、中心部及び外周部ともに、これらと同程度の平均積層欠陥密度の結果であることが確認された。 Further, the obtained silicon carbide single crystal substrate was subjected to the same heat treatment test as in Example 1 (1100 ° C., 2 hour argon atmosphere annealing), and the average stacking fault density of the substrate after annealing was compared with that in Example 1. was examined by molten KOH etching in the same manner, in the center of the substrate was 5.0 cm -1, at the outer peripheral portion of the substrate was 6.2 cm -1. Furthermore, when the same high temperature annealing was performed using another substrate according to Example 3 at an annealing temperature of 1200 ° C. and 1400 ° C., the average stacking fault density at the same level in both the central portion and the outer peripheral portion was obtained. It was confirmed that this was the result.
（実施例４）
炭化珪素単結晶基板の厚さの影響を確認する目的で、実施例１とは得られる基板の厚さを変えて、以下のようにして炭化珪素単結晶基板を製造した。先ず、実施例１と同様にして成長させた低抵抗率の炭化珪素単結晶インゴットから、厚さ０．３０ｍｍで切り出した以外は実施例１と同様にした。以降、ベベリング工程、ラップ工程、及び研磨工程は全て実施例１と同様にして、厚さ０．２３ｍｍの炭化珪素単結晶基板を得た。
Example 4
In order to confirm the influence of the thickness of the silicon carbide single crystal substrate, the thickness of the obtained substrate was changed from that of Example 1, and a silicon carbide single crystal substrate was manufactured as follows. First, it carried out similarly to Example 1 except having cut out by 0.30 mm in thickness from the low resistivity silicon carbide single crystal ingot grown like Example 1. FIG. Thereafter, the beveling step, lapping step, and polishing step were all carried out in the same manner as in Example 1 to obtain a silicon carbide single crystal substrate having a thickness of 0.23 mm.
上記で得られた炭化珪素単結晶基板の表面と裏面、及び外周側面について、実施例１と同様にして表面粗さＲａを測定した。また、ノマルスキー型微分干渉顕微鏡を用いて、実施例１と同様にして、基板の表裏面及び外周側面における平滑面（表面粗さRa1.0nm以下）の占める面積割合を求めた。これらの結果を表１に示す。 The surface roughness Ra was measured in the same manner as in Example 1 for the front and back surfaces and the outer peripheral side surface of the silicon carbide single crystal substrate obtained above. Moreover, the area ratio which the smooth surface (surface roughness Ra1.0nm or less) occupies in the front-and-back surface and outer peripheral side surface of the board | substrate was calculated | required similarly to Example 1 using the Nomarski type | mold differential interference microscope. These results are shown in Table 1.
また、得られた炭化珪素単結晶基板に対し、実施例１と同様の熱処理試験を施し（1100℃、2時間のアルゴン雰囲気アニール）、アニール後の基板の平均積層欠陥密度について、実施例１と同様にして溶融ＫＯＨエッチングにより調べたところ、基板の中心部では７．５ｃｍ-1であり、基板の外周部では８．７ｃｍ-1であった。更に、この実施例４に係る別の基板を用いて、アニール温度を１２００℃及び１４００℃にして同様の高温アニールを行ったところ、中心部及び外周部ともに、これらと同程度の平均積層欠陥密度の結果であることが確認された。 Also, the obtained silicon carbide single crystal substrate was subjected to the same heat treatment test as in Example 1 (1100 ° C., 2 hours argon atmosphere annealing), and the average stacking fault density of the substrate after annealing was compared with that in Example 1. In the same manner, when investigated by molten KOH etching, it was 7.5 cm −1 at the central portion of the substrate and 8.7 cm −1 at the outer peripheral portion of the substrate. Furthermore, when another substrate according to Example 4 was used and annealing temperatures were 1200 ° C. and 1400 ° C. and the same high-temperature annealing was performed, the average stacking fault density at the same level in both the central portion and the outer peripheral portion was obtained. It was confirmed that this was the result.
（比較例１）
実施例１と同様に成長させた低い体積抵抗率の４Ｈ型炭化珪素単結晶インゴットから、口径５０．８ｍｍ、厚さ０．４ｍｍの［0001］面SiC単結晶基板（基板のオフセット角度:8°、オフセット方向:［11-20］方向）を数枚切り出し、ベベリング工程、及びラップ工程まで実施例１と同様に行った。
(Comparative Example 1)
From a low volume resistivity 4H-type silicon carbide single crystal ingot grown in the same manner as in Example 1, a [0001] plane SiC single crystal substrate having a diameter of 50.8 mm and a thickness of 0.4 mm (substrate offset angle: 8 ° The offset direction: [11-20] direction) was cut out, and the same procedure as in Example 1 was performed until the beveling step and the lapping step.
次に、基板の表裏面に対しては実施例１と同様の研磨を行ったが、外周側面については、粒径３μｍのダイヤモンドスラリーを用いたメカニカル研磨を実施し、厚さ０．３５ｍｍの炭化珪素単結晶基板を得た。 Next, the same polishing as in Example 1 was performed on the front and back surfaces of the substrate, but the outer peripheral side surface was mechanically polished using a diamond slurry having a particle size of 3 μm, and carbonized with a thickness of 0.35 mm. A silicon single crystal substrate was obtained.
上記で得られた炭化珪素単結晶基板の表面と裏面、及び外周側面について、実施例１と同様にして表面粗さＲａを測定した。また、ノマルスキー型微分干渉顕微鏡を用いて、実施例１と同様にして、基板の表裏面及び外周側面における平滑面（表面粗さRa1.0nm以下）の占める面積割合を求めた。これらの結果を表１に示す。 The surface roughness Ra was measured in the same manner as in Example 1 for the front and back surfaces and the outer peripheral side surface of the silicon carbide single crystal substrate obtained above. Moreover, the area ratio which the smooth surface (surface roughness Ra1.0nm or less) occupies in the front-and-back surface and outer peripheral side surface of the board | substrate was calculated | required similarly to Example 1 using the Nomarski type | mold differential interference microscope. These results are shown in Table 1.
また、得られた炭化珪素単結晶基板について、実施例１と同様にその体積抵抗率を渦電流法により測定したところ、０．００８７Ωcmという値を得た。更に、比較例１で得られた炭化珪素単結晶基板に対し、実施例１と同様の熱処理試験を施し（1100℃、2時間のアルゴン雰囲気アニール）、アニール後の基板の平均積層欠陥密度について、実施例１と同様にして溶融ＫＯＨエッチングにより調べたところ、基板の積層欠陥密度については、基板の中心部では値が小さく８．３ｃｍ-1という結果が得られたが、基板の外周に近づくにつれて、その値は大きくなる傾向が確認され、基板の外周部の積層欠陥密度は８７０ｃｍ-1という大きな値であった。 Further, when the volume resistivity of the obtained silicon carbide single crystal substrate was measured by an eddy current method in the same manner as in Example 1, a value of 0.0087 Ωcm was obtained. Further, the silicon carbide single crystal substrate obtained in Comparative Example 1 was subjected to the same heat treatment test as in Example 1 (1100 ° C., 2 hour argon atmosphere annealing), and regarding the average stacking fault density of the substrate after annealing, When investigated by molten KOH etching in the same manner as in Example 1, the value of the stacking fault density of the substrate was small and 8.3 cm −1 was obtained at the center of the substrate. It was confirmed that the value tends to increase, and the stacking fault density at the outer peripheral portion of the substrate was a large value of 870 cm −1 .
次に、上記比較例１に係る低抵抗率SiC単結晶基板（上記熱処理試験に用いたものとは別の基板）を用いて、先の熱処理試験と同様の高温アニール（1100℃、2時間のアルゴン雰囲気アニール）を施し、ＣＶＤ法により炭化珪素膜のエピタキシャル成長実験を行った。この際、SiCエピタキシャル薄膜の成長条件は、成長温度を１５００℃とし、シラン（SiH4）、プロパン（C3H8）、水素（H2）の流量を、それぞれ５．０×１０-9m3/sec、３．３×１０-9m3/sec、５．０×１０-5m3/secとした。また、成長圧力は大気圧とし、エピタキシャル薄膜は（0001）Si面側に堆積させて、成長時間は６時間として、膜厚として約１５μmのSiCエピタキシャル薄膜を成長させた。 Next, using the low resistivity SiC single crystal substrate according to Comparative Example 1 (a substrate different from that used in the heat treatment test), high temperature annealing (1100 ° C., 2 hours) similar to the previous heat treatment test is performed. Argon atmosphere annealing) was performed, and an epitaxial growth experiment of a silicon carbide film was performed by a CVD method. At this time, the growth condition of the SiC epitaxial thin film is that the growth temperature is 1500 ° C., and the flow rates of silane (SiH 4 ), propane (C 3 H 8 ), and hydrogen (H 2 ) are 5.0 × 10 −9 m, respectively. 3 / sec, 3.3 × 10 −9 m 3 / sec, and 5.0 × 10 −5 m 3 / sec. The growth pressure was atmospheric pressure, the epitaxial thin film was deposited on the (0001) Si surface side, the growth time was 6 hours, and a SiC epitaxial thin film having a thickness of about 15 μm was grown.
SiCエピタキシャル薄膜の成長後、ノマルスキー光学顕微鏡により得られたエピタキシャル薄膜の表面モフォロジーを観察したところ、基板中の積層欠陥に対応する位置に、多くのエピ欠陥が発生していることが確認された。 After the growth of the SiC epitaxial thin film, the surface morphology of the epitaxial thin film obtained with a Nomarski optical microscope was observed, and it was confirmed that many epi defects were generated at positions corresponding to stacking faults in the substrate.
また、この比較例１に係る炭化珪素単結晶基板を得る際に、オフ角度が０°の（0001）面SiC単結晶基板を切り出すようにして、それ以降はこの比較例１と同様にして、基板の表裏面をメカノケミカル研磨し、外周側面を粒径３μｍのダイヤモンドスラリーでメカニカル研磨を施した。得られた基板の厚さは０．３２ｎｍであった。そして、先の場合と同様の高温アニールを行い、その上にＧａＮ薄膜を有機金属化学気相成長（MOCVD）法によりエピタキシャル成長させた。エピタキシャル成長面には（0001）Si面を用いた。成長条件は、成長温度１０５０℃とし、トリメチルガリウム（TMG）、アンモニア（NH3）、シラン（SiH4）をそれぞれ、５４×１０-6モル/min、４リットル/min、２２×１０-11モル/minで流した。また、成長圧力は大気圧とし、成長時間は６０分間で、ｎ型のＧａＮを３μmの膜厚で成長させた。 Further, when obtaining the silicon carbide single crystal substrate according to Comparative Example 1, the (0001) plane SiC single crystal substrate having an off angle of 0 ° was cut out, and thereafter, in the same manner as in Comparative Example 1, The front and back surfaces of the substrate were mechanochemically polished, and the outer peripheral side surfaces were mechanically polished with a diamond slurry having a particle size of 3 μm. The thickness of the obtained substrate was 0.32 nm. Then, high-temperature annealing similar to the previous case was performed, and a GaN thin film was epitaxially grown thereon by metal organic chemical vapor deposition (MOCVD). A (0001) Si surface was used as the epitaxial growth surface. The growth conditions are a growth temperature of 1050 ° C., and trimethylgallium (TMG), ammonia (NH 3 ), and silane (SiH 4 ) are 54 × 10 −6 mol / min, 4 liter / min, and 22 × 10 −11 mol, respectively. Flowed at / min. The growth pressure was atmospheric pressure, the growth time was 60 minutes, and n-type GaN was grown to a thickness of 3 μm.
得られたＧａＮ薄膜の表面状態を調べる目的で、成長表面をノマルスキー光学顕微鏡により観察したところ、基板中の積層欠陥の影響と思われる表面欠陥が基板全面に亘って発生していることが確認された。 For the purpose of examining the surface state of the obtained GaN thin film, the growth surface was observed with a Nomarski optical microscope, and it was confirmed that surface defects that seem to be caused by stacking faults in the substrate occurred over the entire surface of the substrate. It was.
（比較例２）
基板外周側面の表面粗さの影響を更に確認する目的で、以下のようにして、比較例２に係る炭化珪素単結晶基板を製造した。先ず、実施例１と同様に成長させた低い体積抵抗率の４Ｈ型炭化珪素単結晶インゴットから、口径５０．８ｍｍ、厚さ０．４ｍｍの［0001］面SiC単結晶基板（基板のオフセット角度:8°、オフセット方向:［11-20］方向）を数枚切り出し、ベベリング工程、及びラップ工程まで実施例１と同様に行った。
(Comparative Example 2)
For the purpose of further confirming the influence of the surface roughness on the outer peripheral side surface of the substrate, a silicon carbide single crystal substrate according to Comparative Example 2 was manufactured as follows. First, from a low volume resistivity 4H type silicon carbide single crystal ingot grown in the same manner as in Example 1, a [0001] plane SiC single crystal substrate having a diameter of 50.8 mm and a thickness of 0.4 mm (substrate offset angle: 8 °, offset direction: [11-20] direction) were cut out, and the same procedures as in Example 1 were performed until the beveling step and the lapping step.
次に、基板の表裏面に対しては実施例１と同様の研磨を行ったが、外周側面については、砥石でベベリングした状態で手を加えず、ベベリング加工後の研磨を行わずに、厚さ０．３５ｍｍの炭化珪素単結晶基板を得た。この炭化珪素単結晶基板について、実施例１と同様にその体積抵抗率を渦電流法により測定したところ、０．００９１Ωcmという値を得た。 Next, polishing was performed on the front and back surfaces of the substrate in the same manner as in Example 1. However, the outer peripheral side surface was thickened without being touched in a state where it was beveled with a grindstone, and without polishing after beveling. A silicon carbide single crystal substrate having a thickness of 0.35 mm was obtained. The volume resistivity of this silicon carbide single crystal substrate was measured by the eddy current method in the same manner as in Example 1, and a value of 0.0091 Ωcm was obtained.
更に、比較例２で得られた炭化珪素単結晶基板に対し、実施例１と同様の熱処理試験を施し（1100℃、2時間のアルゴン雰囲気アニール）、アニール後の基板の平均積層欠陥密度について、実施例１と同様にして溶融ＫＯＨエッチングにより調べたところ、基板の積層欠陥密度については、基板の中心部では２７ｃｍ-1という結果が得られたが、基板の外周に近づくにつれて、その値は大きくなる傾向が確認され、基板の外周部の積層欠陥密度は１００００ｃｍ-1以上という大きな値であり、更に基板外周から中心側に向かって５ｍｍの地点を含んだ領域（外周部）での平均積層欠陥密度は２４００ｃｍ-1であった。 Further, the silicon carbide single crystal substrate obtained in Comparative Example 2 was subjected to the same heat treatment test as in Example 1 (1100 ° C., 2 hour argon atmosphere annealing), and regarding the average stacking fault density of the substrate after annealing, When the molten KOH etching was used in the same manner as in Example 1, the stacking fault density of the substrate was 27 cm −1 at the center of the substrate, but the value increased as it approached the outer periphery of the substrate. The stacking fault density in the outer peripheral portion of the substrate is a large value of 10,000 cm −1 or more, and the average stacking fault in an area (outer peripheral portion) including a point of 5 mm from the outer periphery of the substrate toward the center side. The density was 2400 cm −1 .
１：種結晶(SiC単結晶)
２：SiC粉末原料
３：黒鉛製坩堝
４：黒鉛製坩堝蓋
５：二重石英管
６：支持棒
７：黒鉛製フェルト
８：ワークコイル
９：アルゴンガス配管
１０：アルゴンガス用マスフローコントローラ
１１：窒素ガス配管
１２：窒素ガス用マスフローコントローラ
１３：真空排気装置
２１：炭化珪素単結晶基板
２２：表面(裏面)の縁
２３：加工端面の先端
２４：仮想直線Ｌと表面(裏面)の縁とが交わる点
２５：加工端面先端の投影点
２６：チャック装置
２７：原子間力顕微鏡
1: Seed crystal (SiC single crystal)
2: SiC powder raw material 3: Graphite crucible 4: Graphite crucible lid 5: Double quartz tube 6: Support rod 7: Graphite felt 8: Work coil 9: Argon gas pipe 10: Argon gas mass flow controller 11: Nitrogen Gas piping 12: Nitrogen gas mass flow controller 13: Vacuum exhaust device 21: Silicon carbide single crystal substrate 22: Edge of front surface (back surface) 23: Tip of processing end surface 24: Virtual straight line L intersects with edge of front surface (back surface) Point 25:
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010088730A JP5304713B2 (en) | 2010-04-07 | 2010-04-07 | Silicon carbide single crystal substrate, silicon carbide epitaxial wafer, and thin film epitaxial wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010088730A JP5304713B2 (en) | 2010-04-07 | 2010-04-07 | Silicon carbide single crystal substrate, silicon carbide epitaxial wafer, and thin film epitaxial wafer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011219297A true JP2011219297A (en) | 2011-11-04 |
| JP5304713B2 JP5304713B2 (en) | 2013-10-02 |
Family
ID=45036755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010088730A Active JP5304713B2 (en) | 2010-04-07 | 2010-04-07 | Silicon carbide single crystal substrate, silicon carbide epitaxial wafer, and thin film epitaxial wafer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5304713B2 (en) |
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013219206A (en) * | 2012-04-10 | 2013-10-24 | Sumitomo Electric Ind Ltd | Silicon carbide single crystal substrate and method of manufacturing the same |
| WO2014192411A1 (en) * | 2013-05-29 | 2014-12-04 | 住友電気工業株式会社 | Silicon carbide substrate and silicon carbide semiconductor device, and methods respectively for manufacturing silicon carbide substrate and silicon carbide semiconductor device |
| WO2014199510A1 (en) * | 2013-06-14 | 2014-12-18 | 新電元工業株式会社 | Method for manufacturing semiconductor device and semiconductor device |
| US9165779B2 (en) | 2012-10-26 | 2015-10-20 | Dow Corning Corporation | Flat SiC semiconductor substrate |
| WO2016017319A1 (en) * | 2014-07-28 | 2016-02-04 | 昭和電工株式会社 | METHOD FOR MANUFACTURING SiC EPITAXIAL WAFER AND SiC EPITAXIAL WAFER |
| JP2016028009A (en) * | 2015-09-02 | 2016-02-25 | 住友電気工業株式会社 | Silicon carbide substrate and silicon carbide semiconductor device, and method for manufacturing silicon carbide substrate and silicon carbide semiconductor device |
| US9279192B2 (en) | 2014-07-29 | 2016-03-08 | Dow Corning Corporation | Method for manufacturing SiC wafer fit for integration with power device manufacturing technology |
| US9337277B2 (en) | 2012-09-11 | 2016-05-10 | Dow Corning Corporation | High voltage power semiconductor device on SiC |
| JP2016127051A (en) * | 2014-12-26 | 2016-07-11 | 新日鐵住金株式会社 | Side face processing method of silicon carbide single crystal ingot |
| JP2017065955A (en) * | 2015-09-29 | 2017-04-06 | 新日鐵住金株式会社 | p-type low resistivity silicon carbide single crystal substrate |
| US9738991B2 (en) | 2013-02-05 | 2017-08-22 | Dow Corning Corporation | Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion |
| US9797064B2 (en) | 2013-02-05 | 2017-10-24 | Dow Corning Corporation | Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion |
| WO2018056438A1 (en) * | 2016-09-26 | 2018-03-29 | 昭和電工株式会社 | n-TYPE SiC SINGLE CRYSTAL SUBSTRATE, METHOD FOR PRODUCING SAME AND SiC EPITAXIAL WAFER |
| JP2018078260A (en) * | 2016-11-11 | 2018-05-17 | 株式会社トクヤマ | Aluminum nitride monocrystalline substrate and method for manufacturing the same |
| JP2018107476A (en) * | 2018-03-20 | 2018-07-05 | 昭和電工株式会社 | SiC epitaxial wafer |
| JP2019009400A (en) * | 2017-06-28 | 2019-01-17 | 昭和電工株式会社 | SiC epitaxial wafer and manufacturing method thereof |
| CN111900107A (en) * | 2020-06-30 | 2020-11-06 | 中国电子科技集团公司第五十五研究所 | Method for preparing diamond-based gallium nitride transistor based on direct bonding process |
| JPWO2020235205A1 (en) * | 2019-05-17 | 2020-11-26 | ||
| JP2021070620A (en) * | 2019-10-29 | 2021-05-06 | エスケイシー・カンパニー・リミテッドＳｋｃ Ｃｏ．， Ｌｔｄ． | Production method of silicon carbide ingot, production method of silicon carbide wafer, and growth system thereof |
| JP2021145052A (en) * | 2020-03-12 | 2021-09-24 | 京セラ株式会社 | Manufacturing method of semiconductor element |
| CN115003866A (en) * | 2020-01-29 | 2022-09-02 | 住友电气工业株式会社 | Silicon carbide epitaxial substrate and manufacturing method of silicon carbide semiconductor device |
| CN116288733A (en) * | 2023-01-05 | 2023-06-23 | 山西烁科晶体有限公司 | A Method for Reducing Silicon Carbide Epitaxial Substrate Plane Dislocations |
| CN116623293A (en) * | 2023-07-25 | 2023-08-22 | 北京青禾晶元半导体科技有限责任公司 | A kind of composite silicon carbide substrate and its preparation method and application |
| CN118432569A (en) * | 2024-04-30 | 2024-08-02 | 泉州市三安集成电路有限公司 | Single crystal or polycrystalline substrate and preparation method thereof and electronic device |
| JP2024174923A (en) * | 2018-12-29 | 2024-12-17 | ウルフスピード インコーポレイテッド | Carrier-assisted method for sectioning crystalline materials along laser-damaged regions |
| US12594622B2 (en) | 2018-12-29 | 2026-04-07 | Wolfspeed, Inc. | Laser-assisted method for parting crystalline material |
| JP7855036B2 (en) | 2018-12-29 | 2026-05-07 | ウルフスピード インコーポレイテッド | Carrier-assisted method for separating crystalline materials along laser damage regions |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005277229A (en) * | 2004-03-25 | 2005-10-06 | National Institute Of Advanced Industrial & Technology | Silicon carbide smoothing substrate manufacturing method, silicon carbide smoothing substrate, silicon carbide epitaxial wafer, gallium nitride wafer, and semiconductor manufacturing apparatus |
| JP2006261563A (en) * | 2005-03-18 | 2006-09-28 | Nippon Steel Corp | Method for manufacturing SiC single crystal substrate |
| JP2006290635A (en) * | 2005-04-05 | 2006-10-26 | Nippon Steel Corp | Silicon carbide single crystal manufacturing method and silicon carbide single crystal ingot |
| JP2006328455A (en) * | 2005-05-24 | 2006-12-07 | Nippon Steel Corp | Epitaxial silicon carbide single crystal substrate and manufacturing method thereof |
| JP2007283411A (en) * | 2006-04-13 | 2007-11-01 | Nippon Steel Corp | Outline processing method of conductive ingot |
| JP2008074663A (en) * | 2006-09-21 | 2008-04-03 | Nippon Steel Corp | Silicon carbide single crystal manufacturing method, silicon carbide single crystal ingot, and silicon carbide single crystal substrate |
| JP2008290898A (en) * | 2007-05-23 | 2008-12-04 | Nippon Steel Corp | Low resistivity silicon carbide single crystal substrate |
-
2010
- 2010-04-07 JP JP2010088730A patent/JP5304713B2/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005277229A (en) * | 2004-03-25 | 2005-10-06 | National Institute Of Advanced Industrial & Technology | Silicon carbide smoothing substrate manufacturing method, silicon carbide smoothing substrate, silicon carbide epitaxial wafer, gallium nitride wafer, and semiconductor manufacturing apparatus |
| JP2006261563A (en) * | 2005-03-18 | 2006-09-28 | Nippon Steel Corp | Method for manufacturing SiC single crystal substrate |
| JP2006290635A (en) * | 2005-04-05 | 2006-10-26 | Nippon Steel Corp | Silicon carbide single crystal manufacturing method and silicon carbide single crystal ingot |
| JP2006328455A (en) * | 2005-05-24 | 2006-12-07 | Nippon Steel Corp | Epitaxial silicon carbide single crystal substrate and manufacturing method thereof |
| JP2007283411A (en) * | 2006-04-13 | 2007-11-01 | Nippon Steel Corp | Outline processing method of conductive ingot |
| JP2008074663A (en) * | 2006-09-21 | 2008-04-03 | Nippon Steel Corp | Silicon carbide single crystal manufacturing method, silicon carbide single crystal ingot, and silicon carbide single crystal substrate |
| JP2008290898A (en) * | 2007-05-23 | 2008-12-04 | Nippon Steel Corp | Low resistivity silicon carbide single crystal substrate |
Cited By (52)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013219206A (en) * | 2012-04-10 | 2013-10-24 | Sumitomo Electric Ind Ltd | Silicon carbide single crystal substrate and method of manufacturing the same |
| US9318563B2 (en) | 2012-04-10 | 2016-04-19 | Sumitomo Electric Industries, Ltd. | Silicon carbide single-crystal substrate |
| US9324814B2 (en) | 2012-04-10 | 2016-04-26 | Sumitomo Electric Industries, Ltd. | Silicon carbide single-crystal substrate |
| US9337277B2 (en) | 2012-09-11 | 2016-05-10 | Dow Corning Corporation | High voltage power semiconductor device on SiC |
| US9165779B2 (en) | 2012-10-26 | 2015-10-20 | Dow Corning Corporation | Flat SiC semiconductor substrate |
| US9797064B2 (en) | 2013-02-05 | 2017-10-24 | Dow Corning Corporation | Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion |
| US9738991B2 (en) | 2013-02-05 | 2017-08-22 | Dow Corning Corporation | Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion |
| WO2014192411A1 (en) * | 2013-05-29 | 2014-12-04 | 住友電気工業株式会社 | Silicon carbide substrate and silicon carbide semiconductor device, and methods respectively for manufacturing silicon carbide substrate and silicon carbide semiconductor device |
| US9691608B2 (en) | 2013-05-29 | 2017-06-27 | Sumitomo Electric Industries, Ltd. | Silicon carbide substrate, silicon carbide semiconductor device, and methods for manufacturing silicon carbide substrate and silicon carbide semiconductor device |
| WO2014199510A1 (en) * | 2013-06-14 | 2014-12-18 | 新電元工業株式会社 | Method for manufacturing semiconductor device and semiconductor device |
| JP5802333B2 (en) * | 2013-06-14 | 2015-10-28 | 新電元工業株式会社 | Semiconductor device manufacturing method and semiconductor device |
| US9245753B2 (en) | 2013-06-14 | 2016-01-26 | Shindengen Electric Manufacturing Co., Ltd. | Method of manufacturing semiconductor device and semiconductor device |
| JP2016032002A (en) * | 2014-07-28 | 2016-03-07 | 昭和電工株式会社 | SiC epitaxial wafer manufacturing method, SiC epitaxial wafer |
| US10269554B2 (en) | 2014-07-28 | 2019-04-23 | Showa Denko K.K. | Method for manufacturing SiC epitaxial wafer and SiC epitaxial wafer |
| WO2016017319A1 (en) * | 2014-07-28 | 2016-02-04 | 昭和電工株式会社 | METHOD FOR MANUFACTURING SiC EPITAXIAL WAFER AND SiC EPITAXIAL WAFER |
| US10002760B2 (en) | 2014-07-29 | 2018-06-19 | Dow Silicones Corporation | Method for manufacturing SiC wafer fit for integration with power device manufacturing technology |
| US9279192B2 (en) | 2014-07-29 | 2016-03-08 | Dow Corning Corporation | Method for manufacturing SiC wafer fit for integration with power device manufacturing technology |
| JP2016127051A (en) * | 2014-12-26 | 2016-07-11 | 新日鐵住金株式会社 | Side face processing method of silicon carbide single crystal ingot |
| JP2016028009A (en) * | 2015-09-02 | 2016-02-25 | 住友電気工業株式会社 | Silicon carbide substrate and silicon carbide semiconductor device, and method for manufacturing silicon carbide substrate and silicon carbide semiconductor device |
| JP2017065955A (en) * | 2015-09-29 | 2017-04-06 | 新日鐵住金株式会社 | p-type low resistivity silicon carbide single crystal substrate |
| JP2018052749A (en) * | 2016-09-26 | 2018-04-05 | 国立研究開発法人産業技術総合研究所 | N-type SiC single crystal substrate, manufacturing method thereof, and SiC epitaxial wafer |
| CN109715867B (en) * | 2016-09-26 | 2021-06-22 | 昭和电工株式会社 | n-type SiC single crystal substrate, method for producing same, and SiC epitaxial wafer |
| WO2018056438A1 (en) * | 2016-09-26 | 2018-03-29 | 昭和電工株式会社 | n-TYPE SiC SINGLE CRYSTAL SUBSTRATE, METHOD FOR PRODUCING SAME AND SiC EPITAXIAL WAFER |
| DE112017004799B4 (en) | 2016-09-26 | 2022-06-30 | Showa Denko K.K. | n-type SiC single crystal substrate, method of manufacturing the same and SiC epitaxial wafer |
| CN109715867A (en) * | 2016-09-26 | 2019-05-03 | 昭和电工株式会社 | N-type SiC monocrystal substrate and its manufacturing method and SiC epitaxial wafer |
| US10892334B2 (en) | 2016-09-26 | 2021-01-12 | Showa Denko K.K. | n-Type SiC single crystal substrate, method for producing same and SiC epitaxial wafer |
| JP2018078260A (en) * | 2016-11-11 | 2018-05-17 | 株式会社トクヤマ | Aluminum nitride monocrystalline substrate and method for manufacturing the same |
| JP2019009400A (en) * | 2017-06-28 | 2019-01-17 | 昭和電工株式会社 | SiC epitaxial wafer and manufacturing method thereof |
| US11705329B2 (en) | 2017-06-28 | 2023-07-18 | Showa Denko K.K. | SiC epitaxial wafer and method for manufacturing same |
| JP7133910B2 (en) | 2017-06-28 | 2022-09-09 | 昭和電工株式会社 | SiC epitaxial wafer |
| JP2018107476A (en) * | 2018-03-20 | 2018-07-05 | 昭和電工株式会社 | SiC epitaxial wafer |
| US12594622B2 (en) | 2018-12-29 | 2026-04-07 | Wolfspeed, Inc. | Laser-assisted method for parting crystalline material |
| JP7855036B2 (en) | 2018-12-29 | 2026-05-07 | ウルフスピード インコーポレイテッド | Carrier-assisted method for separating crystalline materials along laser damage regions |
| JP2024174923A (en) * | 2018-12-29 | 2024-12-17 | ウルフスピード インコーポレイテッド | Carrier-assisted method for sectioning crystalline materials along laser-damaged regions |
| JPWO2020235205A1 (en) * | 2019-05-17 | 2020-11-26 | ||
| CN113825863B (en) * | 2019-05-17 | 2024-03-22 | 住友电气工业株式会社 | Silicon carbide substrate |
| US12104278B2 (en) * | 2019-05-17 | 2024-10-01 | Sumitomo Electric Industries, Ltd. | Silicon carbide substrate |
| WO2020235205A1 (en) * | 2019-05-17 | 2020-11-26 | 住友電気工業株式会社 | Silicon carbide substrate |
| CN113825863A (en) * | 2019-05-17 | 2021-12-21 | 住友电气工业株式会社 | Silicon carbide substrate |
| JP7491307B2 (en) | 2019-05-17 | 2024-05-28 | 住友電気工業株式会社 | Silicon Carbide Substrate |
| US20220220637A1 (en) * | 2019-05-17 | 2022-07-14 | Sumitomo Electric Industries, Ltd. | Silicon carbide substrate |
| JP2021070620A (en) * | 2019-10-29 | 2021-05-06 | エスケイシー・カンパニー・リミテッドＳｋｃ Ｃｏ．， Ｌｔｄ． | Production method of silicon carbide ingot, production method of silicon carbide wafer, and growth system thereof |
| JP7258355B2 (en) | 2019-10-29 | 2023-04-17 | セニック・インコーポレイテッド | Method for manufacturing silicon carbide ingot, method for manufacturing silicon carbide wafer, and growth system thereof |
| CN115003866B (en) * | 2020-01-29 | 2024-05-03 | 住友电气工业株式会社 | Silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device |
| CN115003866A (en) * | 2020-01-29 | 2022-09-02 | 住友电气工业株式会社 | Silicon carbide epitaxial substrate and manufacturing method of silicon carbide semiconductor device |
| JP2021145052A (en) * | 2020-03-12 | 2021-09-24 | 京セラ株式会社 | Manufacturing method of semiconductor element |
| CN111900107A (en) * | 2020-06-30 | 2020-11-06 | 中国电子科技集团公司第五十五研究所 | Method for preparing diamond-based gallium nitride transistor based on direct bonding process |
| CN111900107B (en) * | 2020-06-30 | 2022-07-19 | 中国电子科技集团公司第五十五研究所 | Method for preparing diamond-based gallium nitride transistor based on direct bonding process |
| CN116288733A (en) * | 2023-01-05 | 2023-06-23 | 山西烁科晶体有限公司 | A Method for Reducing Silicon Carbide Epitaxial Substrate Plane Dislocations |
| CN116623293B (en) * | 2023-07-25 | 2023-10-13 | 北京青禾晶元半导体科技有限责任公司 | Composite silicon carbide substrate and preparation method and application thereof |
| CN116623293A (en) * | 2023-07-25 | 2023-08-22 | 北京青禾晶元半导体科技有限责任公司 | A kind of composite silicon carbide substrate and its preparation method and application |
| CN118432569A (en) * | 2024-04-30 | 2024-08-02 | 泉州市三安集成电路有限公司 | Single crystal or polycrystalline substrate and preparation method thereof and electronic device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5304713B2 (en) | 2013-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5304713B2 (en) | Silicon carbide single crystal substrate, silicon carbide epitaxial wafer, and thin film epitaxial wafer | |
| JP4964672B2 (en) | Low resistivity silicon carbide single crystal substrate | |
| JP6584428B2 (en) | Method for producing silicon carbide single crystal and silicon carbide single crystal substrate | |
| JP5569112B2 (en) | Method for manufacturing silicon carbide single crystal wafer and silicon carbide single crystal wafer obtained by this method | |
| JP5706823B2 (en) | SiC single crystal wafer and manufacturing method thereof | |
| JP4937685B2 (en) | Epitaxial silicon carbide single crystal substrate and manufacturing method thereof | |
| EP2924150B1 (en) | ß-GA2O3-BASED SINGLE CRYSTAL SUBSTRATE | |
| TWI725910B (en) | Wafer, epitaxial wafer and manufacturing method of the same | |
| KR102192518B1 (en) | Wafer and manufacturing method of wafer | |
| JP6624868B2 (en) | p-type low resistivity silicon carbide single crystal substrate | |
| JP2017065986A (en) | Method for producing low resistivity silicon carbide single crystal substrate | |
| JP4786223B2 (en) | Epitaxial silicon carbide single crystal substrate and manufacturing method thereof | |
| US12270122B2 (en) | Silicon carbide wafer and semiconductor device | |
| JP4818754B2 (en) | Method for producing silicon carbide single crystal ingot | |
| JP4460236B2 (en) | Silicon carbide single crystal wafer | |
| EP3112504B1 (en) | Method for producing epitaxial silicon carbide wafer | |
| JP4408247B2 (en) | Seed crystal for growing silicon carbide single crystal and method for producing silicon carbide single crystal using the same | |
| JP4494856B2 (en) | Seed crystal for silicon carbide single crystal growth, method for producing the same, and crystal growth method using the same | |
| JP2006225232A (en) | Silicon carbide single crystal manufacturing method, silicon carbide single crystal ingot, silicon carbide single crystal substrate, silicon carbide epitaxial wafer, and thin film epitaxial wafer | |
| JP5135545B2 (en) | Seed crystal for growing silicon carbide single crystal ingot and method for producing the same | |
| JP4690906B2 (en) | Seed crystal for growing silicon carbide single crystal, method for producing the same, and method for producing silicon carbide single crystal | |
| JP5370025B2 (en) | Silicon carbide single crystal ingot | |
| WO2015097852A1 (en) | METHOD FOR FORMING SINGLE CRYSTAL SiC EPITAXIAL FILM | |
| TWI776220B (en) | Epitaxial wafer, wafer and manufacturing method of the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120809 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130522 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130528 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130610 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5304713 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |